知財求人 - 知財ポータルサイト「IP Force」
▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 成都京東方光電科技有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-28
(54)【発明の名称】表示基板及びその製造方法、表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240621BHJP
G09F 9/00 20060101ALI20240621BHJP
H10K 59/122 20230101ALI20240621BHJP
H10K 50/813 20230101ALI20240621BHJP
H10K 59/123 20230101ALI20240621BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 365
G09F9/00 338
H10K59/122
H10K50/813
H10K59/123
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023524807
(86)(22)【出願日】2021-06-25
(85)【翻訳文提出日】2023-04-21
(86)【国際出願番号】 CN2021102423
(87)【国際公開番号】W WO2022267016
(87)【国際公開日】2022-12-29
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】511121702
【氏名又は名称】成都京東方光電科技有限公司
【氏名又は名称原語表記】ＣＨＥＮＧＤＵ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１１８８，Ｈｅｚｕｏ Ｒｄ．，（Ｗｅｓｔ Ｚｏｎｅ），Ｈｉ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ，６１１７３１，Ｐ．Ｒ．ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】尚 庭▲華▼
(72)【発明者】
【氏名】▲張▼ 毅
(72)【発明者】
【氏名】▲劉▼ 庭良
(72)【発明者】
【氏名】周 洋
(72)【発明者】
【氏名】▲楊▼ 慧娟
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC33
3K107DD38
3K107DD39
3K107DD89
3K107GG28
3K107HH05
5C094BA03
5C094BA27
5C094CA24
5C094DA13
5C094DB01
5G435BB05
5G435KK05
(57)【要約】
表示基板及びその製造方法、表示装置である。前記表示基板はベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なる。
【特許請求の範囲】
【請求項1】
表示基板であって、ベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なる、表示基板。
【請求項2】
少なくとも１つの回路ユニットにおける前記第２初期信号線は互いに接続される延出部と接続部を含み、前記延出部は前記第２方向に沿って延出し、前記接続部は前記第１方向に沿って延出し、前記接続部はビアを介して前記第１初期信号線に接続される、請求項１に記載の表示基板。
【請求項3】
前記延出部のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なり、前記接続部のベースでの正投影と前記第１初期信号線のベースでの正投影は少なくとも一部が重なる、請求項２に記載の表示基板。
【請求項4】
少なくとも１つの回路ユニットは第２接続電極を含み、前記接続部はビアを介して前記第２接続電極に接続され、前記第２接続電極はビアを介して前記第１初期信号線に接続される、請求項２に記載の表示基板。
【請求項5】
前記第２接続電極はビアを介して、前記画素駆動回路における第１トランジスタの活性層の第１エリア及び第７トランジスタの活性層の第１エリアに接続される、請求項４に記載の表示基板。
【請求項6】
前記駆動回路層は複数のユニット行及び複数のユニット列を含み、前記ユニット行は前記第１方向に沿って配列される複数の回路ユニットを含み、前記ユニット列は前記第２方向に沿って配列される複数の回路ユニットを含み、少なくとも１つのユニット列において、隣接する回路ユニットにおける第２初期信号線は互いに接続され、又は、隣接する回路ユニットにおける第２初期信号線は間隔を置いて設置される、請求項１に記載の表示基板。
【請求項7】
前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、少なくとも一部の前記第２初期信号線は前記第１ユニット列に設置される、請求項６に記載の表示基板。
【請求項8】
前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記第１画素開口のベースでの正投影の第１中心線と前記第２初期信号線のベースでの正投影の第２中心線は少なくとも一部が重なる、請求項７に記載の表示基板。
【請求項9】
前記駆動回路層はデータ信号線を更に含み、前記第２画素開口のベースでの正投影の第３中心線と前記データ信号線のベースでの正投影の第４中心線は少なくとも一部が重なる、請求項８に記載の表示基板。
【請求項10】
前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記駆動回路層はデータ信号線を更に含み、前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第１画素開口のベースでの正投影の第１中心線の両側に位置する、請求項７に記載の表示基板。
【請求項11】
前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第１画素開口のベースでの正投影の第１中心線に関して対称に設置される、請求項１０に記載の表示基板。
【請求項12】
前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第２画素開口のベースでの正投影の第３中心線の両側に位置する、請求項１０に記載の表示基板。
【請求項13】
前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第２画素開口のベースでの正投影の第３中心線に関して対称に設置される、請求項１２に記載の表示基板。
【請求項14】
前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、少なくとも一部の前記第２初期信号線は前記第２ユニット列に設置される、請求項６に記載の表示基板。
【請求項15】
前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記第３画素開口のベースでの正投影の第５中心線と前記第２初期信号線の接続部のベースでの正投影の第７中心線は少なくとも一部が重なる、請求項１４に記載の表示基板。
【請求項16】
前記第４画素開口のベースでの正投影の第６中心線と前記第２初期信号線の接続部のベースでの正投影の第７中心線は少なくとも一部が重なる、請求項１５に記載の表示基板。
【請求項17】
前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、前記第２初期信号線は前記第１ユニット列と前記第２ユニット列に設置される、請求項６に記載の表示基板。
【請求項18】
表示基板に垂直する平面内において、前記駆動回路層はベースに順次に設置される半導体層、第１導電層、第２導電層、第３導電層及び第４導電層を含み、前記半導体層は前記画素駆動回路における複数のトランジスタの活性層を含み、前記第１導電層は走査信号線と複数のトランジスタのゲート電極を含み、前記第２導電層は前記第１初期信号線を含み、前記第３導電層は第１電源線を含み、前記第４導電層はデータ信号線と前記第２初期信号線を含む、請求項１～１７のいずれか１項に記載の表示基板。
【請求項19】
前記第３導電層は第２接続電極を更に含み、前記第２接続電極はビアを介して前記第１初期信号線に接続され、前記第２初期信号線はビアを介して前記第２接続電極に接続される、請求項１８に記載の表示基板。
【請求項20】
前記第２導電層はシールド電極を更に含み、前記第１電源線はビアを介して前記シールド電極に接続される、請求項１８に記載の表示基板。
【請求項21】
前記シールド電極の少なくとも一部の領域の前記ベースでの正投影は、前記データ信号線の前記ベースでの正投影と前記画素駆動回路における第１トランジスタの第２極の前記ベースでの正投影との間に位置する、請求項２０に記載の表示基板。
【請求項22】
請求項１～２１のいずれか１項に記載の表示基板を備える表示装置。
【請求項23】
表示基板の製造方法であって、前記表示基板はベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記製造方法は、前記第１方向に沿って延出する第１初期信号線をベースに形成することと、
前記第２方向に沿って延出する第２初期信号線を形成し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なることと、を含む表示基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は表示技術分野に関するがそれに限らず、特に表示基板及びその製造方法、表示装置に関する。
【背景技術】
【0002】
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤと略称する）と量子ドット発光ダイオード（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤと略称する）は能動発光表示デバイスであり、自律発光、広い視角、高いコントラスト比、低い電力消費、極めて高い応答速度、軽量化、湾曲可能、及び低コスト等の利点を有する。表示技術の継続的な発展に伴って、ＯＬＥＤ又はＱＬＥＤを発光デバイスとし、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴと略称する）により信号制御を行うフレキシブルディスプレイ（Ｆｌｅｘｉｂｌｅ Ｄｉｓｐｌａｙ）は現在の表示分野の主な製品となっている。
【発明の概要】
【課題を解決するための手段】
【0003】
以下は本明細書において詳しく説明する主題の概説である。本概説は特許請求の保護範囲を制限するものではない。
【0004】
一態様では、本開示は表示基板を提供し、ベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なる。
【0005】
例示的な実施形態では、少なくとも１つの回路ユニットにおける前記第２初期信号線は互いに接続される延出部と接続部を含み、前記延出部は前記第２方向に沿って延出し、前記接続部は前記第１方向に沿って延出し、前記接続部はビアを介して前記第１初期信号線に接続される。
【0006】
例示的な実施形態では、前記延出部のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なり、前記接続部のベースでの正投影と前記第１初期信号線のベースでの正投影は少なくとも一部が重なる。
【0007】
例示的な実施形態では、少なくとも１つの回路ユニットは第２接続電極を含み、前記接続部はビアを介して前記第２接続電極に接続され、前記第２接続電極はビアを介して前記第１初期信号線に接続される。
【0008】
例示的な実施形態では、前記第２接続電極はビアを介して、前記画素駆動回路における第１トランジスタの活性層の第１エリア及び第７トランジスタの活性層の第１エリアに接続される。
【0009】
例示的な実施形態では、前記駆動回路層は複数のユニット行及び複数のユニット列を含み、前記ユニット行は前記第１方向に沿って配列される複数の回路ユニットを含み、前記ユニット列は前記第２方向に沿って配列される複数の回路ユニットを含み、少なくとも１つのユニット列において、隣接する回路ユニットにおける第２初期信号線は互いに接続され、又は、隣接する回路ユニットにおける第２初期信号線は間隔を置いて設置される。
【0010】
例示的な実施形態では、前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、少なくとも一部の前記第２初期信号線は前記第１ユニット列に設置される。
【0011】
例示的な実施形態では、前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記第１画素開口のベースでの正投影の第１中心線と前記第２初期信号線のベースでの正投影の第２中心線は少なくとも一部が重なる。
【0012】
例示的な実施形態では、前記駆動回路層はデータ信号線を更に含み、前記第２画素開口のベースでの正投影の第３中心線と前記データ信号線のベースでの正投影の第４中心線は少なくとも一部が重なる。
【0013】
例示的な実施形態では、前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記駆動回路層はデータ信号線を更に含み、前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第１画素開口のベースでの正投影の第１中心線の両側に位置する。
【0014】
例示的な実施形態では、前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第１画素開口のベースでの正投影の第１中心線に関して対称に設置される。
【0015】
例示的な実施形態では、前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第２画素開口のベースでの正投影の第３中心線の両側に位置する。
【0016】
例示的な実施形態では、前記第２初期信号線の延出部のベースでの正投影の第２中心線と前記データ信号線のベースでの正投影の第４中心線は、前記第２画素開口のベースでの正投影の第３中心線に関して対称に設置される。
【0017】
例示的な実施形態では、前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、少なくとも一部の前記第２初期信号線は前記第２ユニット列に設置される。
【0018】
例示的な実施形態では、前記発光デバイスは陽極と画素定義層を含み、前記陽極は前記赤色発光デバイスの第１陽極、前記青色発光デバイスの第２陽極、前記第１緑色発光デバイスの第３陽極、及び前記第２緑色発光デバイスの第４陽極を含み、前記画素定義層には、前記第１陽極を露出させる第１画素開口、前記第２陽極を露出させる第２画素開口、前記第３陽極を露出させる第３画素開口、及び前記第４陽極を露出させる第４画素開口が設置され、前記第３画素開口のベースでの正投影の第５中心線と前記第２初期信号線の接続部のベースでの正投影の第７中心線は少なくとも一部が重なる。
【0019】
例示的な実施形態では、前記第４画素開口のベースでの正投影の第６中心線と前記第２初期信号線の接続部のベースでの正投影の第７中心線は少なくとも一部が重なる。
【0020】
例示的な実施形態では、前記複数の回路ユニットは、赤色光線を射出する赤色発光デバイスに接続される第１回路ユニット、青色光線を射出する青色発光デバイスに接続される第２回路ユニット、緑色光線を射出する第１緑色発光デバイスに接続される第３回路ユニット、及び緑色光線を射出する第２緑色発光デバイスに接続される第４回路ユニットを含み、前記複数のユニット列は第１ユニット列と第２ユニット列を含み、前記第１ユニット列における第１回路ユニットと第２回路ユニットは前記第２方向に沿って交互に設置され、前記第２ユニット列における第３回路ユニットと第４回路ユニットは前記第２方向に沿って交互に設置され、前記第２初期信号線は前記第１ユニット列と前記第２ユニット列に設置される。
【0021】
例示的な実施形態では、表示基板に垂直する平面内において、前記駆動回路層はベースに順次に設置される半導体層、第１導電層、第２導電層、第３導電層及び第４導電層を含み、前記半導体層は前記画素駆動回路における複数のトランジスタの活性層を含み、前記第１導電層は走査信号線と複数のトランジスタのゲート電極を含み、前記第２導電層は前記第１初期信号線を含み、前記第３導電層は第１電源線を含み、前記第４導電層はデータ信号線と前記第２初期信号線を含む。
【0022】
例示的な実施形態では、前記第３導電層は第２接続電極を更に含み、前記第２接続電極はビアを介して前記第１初期信号線に接続され、前記第２初期信号線はビアを介して前記第２接続電極に接続される。
【0023】
例示的な実施形態では、前記第２導電層はシールド電極を更に含み、前記第１電源線はビアを介して前記シールド電極に接続される。
【0024】
例示的な実施形態では、前記シールド電極の少なくとも一部の領域の前記ベースでの正投影は、前記データ信号線の前記ベースでの正投影と前記画素駆動回路における第１トランジスタの第２極の前記ベースでの正投影との間に位置する。
【0025】
他の態様では、本開示は表示装置を更に提供し、上記の表示基板を備える。
【0026】
別の態様では、本開示は表示基板の製造方法を更に提供する。前記表示基板はベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記製造方法は、
前記第１方向に沿って延出する第１初期信号線をベースに形成することと、
前記第２方向に沿って延出する第２初期信号線を形成し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なることと、を含む。
前記第１方向に沿って延出する第１初期信号線をベースに形成することと、
前記第２方向に沿って延出する第２初期信号線を形成し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なることと、を含む。
【0027】
図面及び詳細の説明を読んで理解した後、他の方面を理解できる。
【0028】
図面は本開示の技術案に対する理解を提供するためのものであって、明細書の一部となり、本開示の実施例とともに本開示の技術案を解釈するためのものであり、本開示の技術案を制限するためのものではない。
【図面の簡単な説明】
【0029】
【発明を実施するための形態】
【0030】
本開示の目的、技術案及び利点をより明確にするために、以下、図面を参照しながら本開示の実施例を詳細に説明する。なお、実施形態は多くの異なる形態により実施され得る。当業者が容易に理解できるように、方式と内容は本開示の要旨及び範囲を逸脱しない条件で様々な形態に変換され得る。従って、本開示は下記実施形態の記載のみに限定されるものと解釈されるべきではない。衝突がない場合、本開示の実施例及び実施例の特徴を互いに組み合わせることができる。
【0031】
本開示における図面の比例は、実際のプロセスにおける参考としてもよいが、それに限らない。例えば、チャネルの幅と長さとの比、各膜層の厚さと間隔、各信号線の幅と間隔は、実際の需要に応じて調整してもよい。表示基板における画素の数と各画素におけるサブ画素の数も図示の数に限らず、本開示に説明される図面は構造模式図に過ぎず、本開示の一態様は図面に示す形状又は数値等に限らない。
【0032】
本明細書における「第１」、「第２」、「第３」等の序数詞は構成要素の混乱を避けるためのものであり、数量の面で限定するものではない。
【0033】
本明細書において、便利のために、「中部」、「上」、「下」、「前」、「後」、「垂直」、「水平」、「頂」、「底」、「内」、「外」等の方位又は位置関係を示す用語により、図面を参照して構成要素の位置を説明するが、これは本明細書を説明し及び説明を簡素化するためのものであり、説明された装置又は素子が特定の方位を有し、特定の方位で構成及び操作しなければならないことを指示又は示唆するためのものではない。従って、本開示を制限するためのものではない。構成要素の位置関係は各構成要素を説明する方向に応じて適当に変更する。従って、明細書に説明する用語に限らず、場合によっては適当に変更できる。
【0034】
本明細書において、明確な規定と限定がない限り、「取り付く」、「連結」、「接続」の用語は広義的に理解されるべきである。例えば、固定接続、又は取り外す可能な接続、又は一体化接続であってもよい。機械的接続、又は電気的接続であってもよい。直接接続、又はリンカーを介する間接接続、又は２つの素子の内部連通であってもよい。当業者なら、具体的な状況に応じて上記専門用語の本開示での具体的な意味を理解することができる。
【0035】
本明細書において、トランジスタとは、少なくともゲート電極、ドレイン電極及びソース電極の３つの端子を含む素子を指す。トランジスタはドレイン電極（ドレイン電極端子、ドレイン領域又はドレイン電極）とソース電極（ソース電極端子、ソース領域又はソース電極）との間にチャネル領域を有し、電流はドレイン電極、チャネル領域及びソース電極を流れることができる。なお、本明細書において、チャネル領域とは電流が主に流れる領域を指す。
【0036】
本明細書において、第１極はドレイン電極、第２極はソース電極であってもよく、又は、第１極はソース電極、第２極はドレイン電極であってもよい。極性が反対であるトランジスタを使用する場合、又は回路における作業中の電流方向が変更する場合等に、「ソース電極」と「ドレイン電極」の機能は互いに変換する場合がある。従って、本明細書において、「ソース電極」と「ドレイン電極」は互いに変換し、「ソース端」と「ドレイン端」は互いに変換することができる。
【0037】
本明細書において、「電気的接続」は構成要素が或る電気的作用を有する素子を介して接続される場合を含む。「或る電気的作用を有する素子」は特に制限されず、接続される構成要素間での電気信号の送受信を行えればよい。「或る電気的作用を有する素子」の例は、電極と配線だけでなく、トランジスタ等のスイッチ素子、抵抗器、インダクタ、コンデンサ、及び他の様々な機能を備える素子等も含む。
【0038】
本明細書では、「平行」とは２本の直線からなる角度が－１０°以上１０°以下である状態を指すため、該角度が－５°以上５°以下である状態も含む。また、「垂直」とは２本の直線からなる角度が８０°以上１００°以下である状態を指すため、８５°以上９５°以下の角度の状態も含む。
【0039】
本明細書では、「膜」と「層」は互いに交換可能である。例えば、「導電層」は「導電膜」に変更され得る場合がある。同様に、「絶縁膜」は「絶縁層」に変更され得る場合もある。
【0040】
本明細書における三角形、矩形、台形、五角形又は六角形等は厳密なものではなく、近似の三角形、矩形、台形、五角形又は六角形等であってもよく、公差による小さな変形が存在してもよく、進み角、弧辺及び変形が存在してもよい。
【0041】
本開示における「約」とは境界を厳密に限定せず、プロセスと測定の誤差範囲内の数値を許容する場合を指す。
【0042】
図１は表示装置の構造模式図である。図１に示すように、表示装置はタイミングコントローラー、データドライバー、スキャンドライバー、発光ドライバー及び画素アレイを備える。タイミングコントローラーはそれぞれデータドライバー、スキャンドライバー及び発光ドライバーに接続され、データドライバーはそれぞれ複数のデータ信号線（Ｄ１～Ｄｎ）に接続され、スキャンドライバーはそれぞれ複数の走査信号線（Ｓ１～Ｓｍ）に接続され、発光ドライバーはそれぞれ複数の発光信号線（Ｅ１～Ｅｏ）に接続される。画素アレイは複数のサブ画素Ｐｘｉｊを含み、ｉとｊは自然数である。少なくとも１つのサブ画素Ｐｘｉｊは回路ユニット及び回路ユニットに接続される発光デバイスを含み、回路ユニットは少なくとも１つの走査信号線、少なくとも１つのデータ信号線、少なくとも１つの発光信号線及び画素駆動回路を含む。例示的な実施形態では、タイミングコントローラーはデータドライバーの規格に適合する灰色値及び制御信号をデータドライバーに提供し、スキャンドライバーの規格に適合するクロック信号、走査開始信号等をスキャンドライバーに提供し、発光ドライバーの規格に適合するクロック信号、発射停止信号等を発光ドライバーに提供する。データドライバーはタイミングコントローラーから受信した灰色値及び制御信号を利用して、データ信号線Ｄ１、Ｄ２、Ｄ３、…、Ｄｎに提供するデータ電圧を生成する。例えば、データドライバーはクロック信号を利用して灰色値をサンプリングし、且つ画素行を単位として灰色値に対応するデータ電圧をデータ信号線Ｄ１～Ｄｎに印加することができ、ｎが自然数である。スキャンドライバーはタイミングコントローラーからクロック信号、走査開始信号等を受信することにより、走査信号線Ｓ１、Ｓ２、Ｓ３、…、Ｓｍに提供する走査信号を生成することができる。例えば、スキャンドライバーはターンオンレベルパルス（ｔｕｒｎ－ｏｎ ｌｅｖｅｌ ｐｕｌｓｅ）を有する走査信号を順次に走査信号線Ｓ１～Ｓｍに提供することができる。例えば、スキャンドライバーはシフトレジスタの形式として構成され、クロック信号の制御下でターンオンレベルパルスの形式で提供される走査開始信号を順次に次の段階の回路に伝送することにより走査信号を生成することができ、ｍが自然数である。発光ドライバーはタイミングコントローラーからクロック信号、発射停止信号等を受信することにより、発光信号線Ｅ１、Ｅ２、Ｅ３、…、Ｅｏに提供する発射信号を生成することができる。例えば、発光ドライバーはターンオフレベルパルス（ｔｕｒｎ－ｏｆｆ ｌｅｖｅｌ ｐｕｌｓｅ）を有する発射信号を順次に発光信号線Ｅ１～Ｅｏに提供することができる。例えば、発光ドライバーはシフトレジスタの形式として構成され、クロック信号の制御下でターンオフレベルパルスの形式で提供される発射停止信号を順次に次の段階の回路に伝送することにより発射信号を生成することができ、ｏが自然数である。
【0043】
図２ａと図２ｂは表示基板の平面構造模式図である。例示的な実施形態では、表示基板はマトリックス方式で配列される複数の画素ユニットＰを含む。少なくとも１つの画素ユニットＰは１つの第１色光線を射出する第１サブ画素Ｐ１、１つの第２色光線を射出する第２サブ画素Ｐ２、２つの第３色光線を射出する第３サブ画素Ｐ３及び第４サブ画素Ｐ４を含む。４つのサブ画素はいずれも回路ユニットと発光デバイスを含み得る。回路ユニットは走査信号線、データ信号線、発光信号線及び画素駆動回路を含む。画素駆動回路はそれぞれ走査信号線、データ信号線及び発光信号線に接続される。画素駆動回路は走査信号線と発光信号線の制御下で、データ信号線から伝送されたデータ電圧を受信して、対応の電流を発光デバイスに出力するように設定される。各サブ画素における発光デバイスはそれぞれ所在するサブ画素の画素駆動回路に接続される。発光デバイスは所在するサブ画素の画素駆動回路から出力された電流に応答して、対応の輝度の光を発射するように設定される。
【0044】
例示的な実施形態では、第１サブ画素Ｐ１は赤色光線を射出する赤色サブ画素（Ｒ）であってもよく、第２サブ画素Ｐ２は青色光線を射出する青色サブ画素（Ｂ）であってもよく、第３サブ画素Ｐ３と第４サブ画素Ｐ４は緑色光線を射出する緑色サブ画素（Ｇ）であってもよい。例示的な実施形態では、サブ画素の形状は矩形、菱形、五角形又は六角形であってもよい。例示的な実施形態では、図２ａに示すように、４つのサブ画素は正方形（Ｓｑｕａｒｅ）の方式で配列されて、ＧＧＲＢ画素配列を構成するようにしてもよい。他の例示的な実施形態では、図２ｂに示すように、４つのサブ画素はダイヤモンド形（Ｄｉａｍｏｎｄ）の方式で配列されて、ＲＧＢＧ画素配列を形成するようにしてもよい。他の例示的な実施形態では、４つのサブ画素は水平配列又は垂直配列等の方式で配列されてもよい。例示的な実施形態では、画素ユニットは３つのサブ画素を含んでもよく、３つのサブ画素は水平配列、垂直配列又は品の字形等の方式で配列されてもよく、本開示ではそれを限らない。
【0045】
例示的な実施形態では、水平方向に順次に設置される複数のサブ画素は画素行と呼ばれ、垂直方向に順次に設置される複数のサブ画素は画素列と呼ばれ、複数の画素行と複数の画素列はアレイに配列される画素アレイを構成する。
【0046】
図３は表示基板の断面構造模式図であり、表示基板の３つのサブ画素の構造を示す。図３に示すように、表示基板に垂直する平面において、表示基板はベース１０１に設置される駆動回路層１０２、駆動回路層１０２のベースから離れる側に設置される発光構造層１０３、及び発光構造層１０３のベースから離れる側に設置されるカプセル化層１０４を含む。幾つかの可能な実現形態では、表示基板は他の膜層、例えばポストスペーサー等を含み得ており、本開示ではそれを限らない。
【0047】
例示的な実施形態では、ベース１０１はフレキシブルベースであってもよく、又は剛性ベースであってもよい。各サブ画素の駆動回路層１０２は複数の信号線と画素駆動回路を含み得て、画素駆動回路は複数のトランジスタと蓄積コンデンサを含み得る。図３には１つの駆動トランジスタ２１０と１つの蓄積コンデンサ２１１のみを例示する。各サブ画素の発光構造層１０３は発光デバイスを構成する複数の膜層を含み得て、複数の膜層は陽極３０１、画素定義層３０２、有機発光層３０３及び陰極３０４を含み得る。陽極３０１はビアを介して駆動トランジスタ２１０のドレイン電極に接続され、有機発光層３０３は陽極３０１に接続され、陰極３０４は有機発光層３０３に接続される。有機発光層３０３は陽極３０１と陰極３０４の駆動により、対応の色の光線を射出する。カプセル化層１０４は積層設置される第１カプセル化層４０１、第２カプセル化層４０２及び第３カプセル化層４０３を含み得る。第１カプセル化層４０１と第３カプセル化層４０３は無機材料を採用してもよく、第２カプセル化層４０２は有機材料を採用してもよい。第２カプセル化層４０２は第１カプセル化層４０１と第３カプセル化層４０３との間に設置し、外部の水蒸気の発光構造層１０３への侵入を防止することができる。
【0048】
例示的な実施形態では、有機発光層３０３は積層設置されるホール注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＨＩＬと略称される）、ホール伝送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＨＴＬと略称される）、電子ブロック層（Ｅｌｅｃｔｒｏｎ Ｂｌｏｃｋ Ｌａｙｅｒ、ＥＢＬと略称される）、発光層（Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ、ＥＭＬと略称される）、ホールブロック層（Ｈｏｌｅ Ｂｌｏｃｋ Ｌａｙｅｒ、ＨＢＬと略称される）、電子伝送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＥＴＬと略称される）及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＥＩＬと略称される）を含み得る。例示的な実施形態では、すべてのサブ画素のホール注入層と電子注入層は一体化に接続される共通層であってもよい。すべてのサブ画素のホール伝送層と電子伝送層は一体化に接続される共通層であってもよい。すべてのサブ画素のホールブロック層は一体化に接続される共通層であってもよい。隣接するサブ画素の発光層と電子ブロック層は少し重なってもよく、又は隔離されてもよい。
【0049】
例示的な実施形態では、画素駆動回路は３Ｔ１Ｃ、４Ｔ１Ｃ、５Ｔ１Ｃ、５Ｔ２Ｃ、６Ｔ１Ｃ、７Ｔ１Ｃ又は８Ｔ１Ｃ構造であってもよい。図４は画素駆動回路の等価回路模式図である。図４に示すように、画素駆動回路は７つのトランジスタ（第１トランジスタＴ１～第７トランジスタＴ７）と１つの蓄積コンデンサＣを含んでもよく、画素駆動回路はそれぞれ７つの信号線（データ信号線Ｄ、第１走査信号線Ｓ１、第２走査信号線Ｓ２、発光信号線Ｅ、初期信号線ＩＮＩＴ、第１電源線ＶＤＤ及び第２電源線ＶＳＳ）に接続される。
【0050】
例示的な実施形態では、画素駆動回路は第１ノードＮ１、第２ノードＮ２及び第３ノードＮ３を含み得る。そのうち、第１ノードＮ１はそれぞれ第３トランジスタＴ３の第１極、第４トランジスタＴ４の第２極及び第５トランジスタＴ５の第２極に接続される。第２ノードＮ２はそれぞれ第１トランジスタの第２極、第２トランジスタＴ２の第１極、第３トランジスタＴ３の制御極及び蓄積コンデンサＣの第２端に接続される。第３ノードＮ３はそれぞれ第２トランジスタＴ２の第２極、第３トランジスタＴ３の第２極及び第６トランジスタＴ６の第１極に接続される。
【0051】
例示的な実施形態では、蓄積コンデンサＣの第１端は第１電源線ＶＤＤに接続され、蓄積コンデンサＣの第２端は第２ノードＮ２に接続され、即ち、蓄積コンデンサＣの第２端は第３トランジスタＴ３の制御極に接続される。
【0052】
第１トランジスタＴ１の制御極は第２走査信号線Ｓ２に接続され、第１トランジスタＴ１の第１極は初期信号線ＩＮＩＴに接続され、第１トランジスタの第２極は第２ノードＮ２に接続される。ターンオンレベル走査信号が第２走査信号線Ｓ２に印加された場合、第１トランジスタＴ１は初期電圧を第３トランジスタＴ３の制御極に伝送して、第３トランジスタＴ３の制御極の電荷量を初期化させる。
【0053】
第２トランジスタＴ２の制御極は第１走査信号線Ｓ１に接続され、第２トランジスタＴ２の第１極は第２ノードＮ２に接続され、第２トランジスタＴ２の第２極は第３ノードＮ３に接続される。ターンオンレベル走査信号が第１走査信号線Ｓ１に印加された場合、第２トランジスタＴ２は第３トランジスタＴ３の制御極を第２極に接続する。
【0054】
第３トランジスタＴ３の制御極は第２ノードＮ２に接続され、即ち、第３トランジスタＴ３の制御極は蓄積コンデンサＣの第２端に接続され、第３トランジスタＴ３の第１極は第１ノードＮ１に接続され、第３トランジスタＴ３の第２極は第３ノードＮ３に接続される。第３トランジスタＴ３は駆動トランジスタと称されてもよい。第３トランジスタＴ３はその制御極と第１極との電位差により、第１電源線ＶＤＤと第２電源線ＶＳＳとの間に流れる駆動電流の量を決定する。
【0055】
第４トランジスタＴ４の制御極は第１走査信号線Ｓ１に接続され、第４トランジスタＴ４の第１極はデータ信号線Ｄに接続され、第４トランジスタＴ４の第２極は第１ノードＮ１に接続される。第４トランジスタＴ４はスイッチトランジスタ、スキャントランジスタ等と称されてもよい。ターンオンレベル走査信号が第１走査信号線Ｓ１に印加された場合、第４トランジスタＴ４はデータ信号線Ｄのデータ電圧を画素駆動回路に入力させる。
【0056】
第５トランジスタＴ５の制御極は発光信号線Ｅに接続され、第５トランジスタＴ５の第１極は第１電源線ＶＤＤに接続され、第５トランジスタＴ５の第２極は第１ノードＮ１に接続される。第６トランジスタＴ６の制御極は発光信号線Ｅに接続され、第６トランジスタＴ６の第１極は第３ノードＮ３に接続され、第６トランジスタＴ６の第２極は発光デバイスの第１極に接続される。第５トランジスタＴ５と第６トランジスタＴ６は発光トランジスタと称されてもよい。ターンオンレベル発光信号が発光信号線Ｅに印加された場合、第５トランジスタＴ５と第６トランジスタＴ６は、第１電源線ＶＤＤと第２電源線ＶＳＳとの間に駆動電流経路を形成することにより、発光デバイスに発光させる。
【0057】
第７トランジスタＴ７の制御極は第１走査信号線Ｓ１に接続され、第７トランジスタＴ７の第１極は初期信号線ＩＮＩＴに接続され、第７トランジスタＴ７の第２極は発光デバイスの第１極に接続される。ターンオンレベル走査信号が第１走査信号線Ｓ１に印加された場合、第７トランジスタＴ７は初期電圧を発光デバイスの第１極に伝送して、発光デバイスの第１極に蓄積された電荷量を初期化させ、又は発光デバイスの第１極に蓄積された電荷量を解放する。
【0058】
例示的な実施形態では、発光デバイスはＯＬＥＤであってもよく、積層設置される第１極（陽極）、有機発光層及び第２極（陰極）を含む。又は、発光デバイスはＱＬＥＤであってもよく、積層設置される第１極（陽極）、量子ドット発光層及び第２極（陰極）を含む。
【0059】
例示的な実施形態では、発光デバイスの第２極は第２電源線ＶＳＳに接続され、第２電源線ＶＳＳの信号は低レベル信号であり、第１電源線ＶＤＤの信号は続けて提供された高レベル信号である。第１走査信号線Ｓ１は該表示行の画素駆動回路における走査信号線であり、第２走査信号線Ｓ２は前の１つの表示行の画素駆動回路における走査信号線である。即ち、ｎ番目の表示行について、第１走査信号線Ｓ１はＳ（ｎ）であり、第２走査信号線Ｓ２はＳ（ｎ－１）である。該表示行の第２走査信号線Ｓ２と前の１つの表示行の画素駆動回路における第１走査信号線Ｓ１は同一の信号線であり、表示パネルの信号線を減少して、表示パネルの狭いフレームを実現することができる。
【0060】
例示的な実施形態では、第１トランジスタＴ１～第７トランジスタＴ７はＰ型トランジスタあってもよく、又はＮ型トランジスタであってもよい。画素駆動回路に同じタイプのトランジスタを採用することにより、プロセスフローを簡素化して、表示パネルのプロセス難易度を低減して、製品の良品率を向上させることができる。幾つかの可能な実施形態では、第１トランジスタＴ１～第７トランジスタＴ７はＰ型トランジスタとＮ型トランジスタを含み得る。
【0061】
例示的な実施形態では、第１トランジスタＴ１～第７トランジスタＴ７は低温ポリシリコンフィルムトランジスタ、又は酸化物フィルムトランジスタ、又は低温ポリシリコンフィルムトランジスタと酸化物フィルムトランジスタの両方を採用してもよい。低温ポリシリコンフィルムトランジスタの活性層は低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ、ＬＴＰＳと略称される）を採用し、酸化物フィルムトランジスタの活性層は酸化物半導体（Ｏｘｉｄｅ）を採用する。低温ポリシリコンフィルムトランジスタは高移動度、高速充電等の利点を有し、酸化物フィルムトランジスタは低リーク電流等の利点を有する。低温ポリシリコンフィルムトランジスタと酸化物フィルムトランジスタを１つの表示基板に集積して、低温多結晶酸化物（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ、ＬＴＰＯと略称される）表示基板を形成することにより、両者の利点を利用して、低周波駆動を実現して、消費電力を低減して、表示品質を向上させることができる。
【0062】
図５は画素駆動回路の動作タイミング図である。以下、図４に例示される画素駆動回路の作業過程を参照して、本開示の例示的な実施例を説明する。図４における画素駆動回路は７つのトランジスタ（第１トランジスタＴ１～第７トランジスタＴ７）、１つの蓄積コンデンサＣ及び７つの信号線（データ信号線Ｄ、第１走査信号線Ｓ１、第２走査信号線Ｓ２、発光信号線Ｅ、初期信号線ＩＮＩＴ、第１電源線ＶＤＤ及び第２電源線ＶＳＳ）を含み、７つのトランジスタはいずれもＰ型トランジスタである。
【0063】
例示的な実施形態では、ＯＬＥＤを例として、画素駆動回路の作業過程は下記の第１段階Ａ１、第２段階Ａ２及び第３段階Ａ３を含み得る。
【0064】
第１段階Ａ１はリセット段階と称され、第２走査信号線Ｓ２の信号は低レベル信号であり、第１走査信号線Ｓ１と発光信号線Ｅの信号は高レベル信号である。第２走査信号線Ｓ２の信号が低レベル信号であることにより、第１トランジスタＴ１をターンオンさせ、初期信号線ＩＮＩＴの信号を第２ノードＮ２に提供し、蓄積コンデンサＣを初期化し、蓄積コンデンサにおける元のデータ電圧をクリアする。第１走査信号線Ｓ１と発光信号線Ｅの信号が高レベル信号であることにより、第２トランジスタＴ２、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６及び第７トランジスタＴ７をターンオフさせ、該段階においてＯＬＥＤは発光しない。
【0065】
第２段階Ａ２はデータ書き込み段階又は閾値補償段階と称され、第１走査信号線Ｓ１の信号は低レベル信号であり、第２走査信号線Ｓ２と発光信号線Ｅの信号は高レベル信号であり、データ信号線Ｄはデータ電圧を出力する。この段階では、蓄積コンデンサＣの第２端は低レベルであるため、第３トランジスタＴ３はターンオンされる。第１走査信号線Ｓ１の信号が低レベル信号であることにより、第２トランジスタＴ２、第４トランジスタＴ４及び第７トランジスタＴ７をターンオンさせる。第２トランジスタＴ２と第４トランジスタＴ４のターンオンにより、データ信号線Ｄから出力されたデータ電圧は第１ノードＮ１、ターンオンされた第３トランジスタＴ３、第３ノードＮ３、ターンオンされた第２トランジスタＴ２を経由して第２ノードＮ２に提供され、且つデータ信号線Ｄから出力されたデータ電圧と第３トランジスタＴ３の閾値電圧との差を蓄積コンデンサＣに格納する。蓄積コンデンサＣの第２端（第２ノードＮ２）の電圧はＶｄ－｜Ｖｔｈ｜であり、Ｖｄはデータ信号線Ｄから出力されたデータ電圧であり、Ｖｔｈは第３トランジスタＴ３の閾値電圧である。第７トランジスタＴ７のターンオンにより、初期信号線ＩＮＩＴの初期電圧はＯＬＥＤの第１極に提供され、ＯＬＥＤの第１極を初期化（リセット）し、その内部の予め格納される電圧をクリアし、初期化を完成し、ＯＬＥＤが発光しないように確保する。第２走査信号線Ｓ２の信号が高レベル信号であることにより、第１トランジスタＴ１をターンオフさせる。発光信号線Ｅの信号が高レベル信号であることにより、第５トランジスタＴ５及び第６トランジスタＴ６をターンオフさせる。
【0066】
第３段階Ａ３は発光段階と称され、発光信号線Ｅの信号は低レベル信号であり、第１走査信号線Ｓ１と第２走査信号線Ｓ２の信号は高レベル信号である。発光信号線Ｅの信号が低レベル信号であることにより、第５トランジスタＴ５と第６トランジスタＴ６をターンオンさせ、第１電源線ＶＤＤから出力された電源電圧はターンオンされた第５トランジスタＴ５、第３トランジスタＴ３及び第６トランジスタＴ６を経由してＯＬＥＤの第１極に駆動電圧を提供し、ＯＬＥＤの発光を駆動する。
【0067】
画素駆動回路の駆動過程において、第３トランジスタＴ３（駆動トランジスタ）を流れる駆動電流は、そのゲート電極と第１極との電圧差により決定される。第２ノードＮ２の電圧はＶｄａｔａ－｜Ｖｔｈ｜であるため、第３トランジスタＴ３の駆動電流は下記の式である。
【0068】
Ｉ＝Ｋ＊（Ｖｇｓ－Ｖｔｈ）２＝Ｋ＊［（Ｖｄｄ－Ｖｄ＋｜Ｖｔｈ｜）－Ｖｔｈ］２＝Ｋ＊［（Ｖｄｄ－Ｖｄ］２
【0069】
式中、Ｉは第３トランジスタＴ３を流れる駆動電流、即ちＯＬＥＤを駆動する駆動電流であり、Ｋは定数であり、Ｖｇｓは第３トランジスタＴ３のゲート電極と第１極との電圧差であり、Ｖｔｈは第３トランジスタＴ３の閾値電圧であり、Ｖｄはデータ信号線Ｄから出力されたデータ電圧であり、Ｖｄｄは第１電源線ＶＤＤから出力された電源電圧である。
【0070】
図６ａは本開示の例示的な実施例による駆動回路層の構造模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。図６ａに示すように、表示基板に平行する平面内において、駆動回路層は複数の回路ユニットを含んでもよく、第１方向Ｘに沿って順次に配列される複数の回路ユニットはユニット行と称され、第２方向Ｙに沿って順次に配列される複数の回路ユニットはユニット列と称され、複数のユニット行と複数のユニット列はアレイに配列される回路ユニットアレイを構成し、第１方向Ｘと第２方向Ｙは交差する。
【0071】
例示的な実施形態では、少なくとも１つの回路ユニットは第１電源線、初期信号線、及び第１電源線と初期信号線に接続される画素駆動回路を含んでもよく、画素駆動回路は複数のトランジスタと蓄積コンデンサを含んでもよい。例示的な実施形態では、第１電源線は電源信号を受信する信号線として設置されてもよく、初期信号線は蓄積コンデンサを初期化（リセット）するように設定されてもよい。
【0072】
例示的な実施形態では、少なくとも１つの回路ユニットの初期信号線は主体部分の第１方向Ｘに沿って延出する第１初期信号線３１、及び主体部分の第２方向Ｙに沿って延出する第２初期信号線５２を含み、且つ第１初期信号線３１と第２初期信号線５２はビアを介して接続される。本開示では、ＡがＢ方向に沿って延出することとは、Ａは主要な部分及び主要な部分に接続される副次的部分を含み、主要な部分は線、線分又は長尺形の物であり、主要な部分はＢ方向に沿って延出し、且つ主要な部分がＢ方向に沿って延出する長さは副次的部分が他の方向に沿って延出する長さより大きいことを指す。
【0073】
例示的な実施形態では、少なくとも１つの回路ユニットにおいて、第２初期信号線５２は互いに接続される延出部５２１と接続部５２２を含んでもよく、延出部５２１の主体部分は第２方向Ｙに沿って延出し、接続部５２２の主体部分は第１方向Ｘに沿って延出する。例示的な実施形態では、接続部５２２の延出部５２１から離れる側の端部はビアを介して第１初期信号線３１に接続されてもよい。
【0074】
例示的な実施形態では、少なくとも一部の接続部５２２のベースでの正投影は、第１初期信号線３１のベースでの正投影の範囲内に位置する。
【0075】
例示的な実施形態では、少なくとも一部の延出部５２１のベースでの正投影は、第１電源線４１のベースでの正投影の範囲内に位置する。
【0076】
図６ｂは本開示の例示的な実施例による駆動回路層における初期信号線の模式図である。図６ｂに示すように、駆動回路層は複数のユニット行と複数のユニット列を含んでもよく、第１初期信号線３１は各ユニット行に設置されてもよく、第２初期信号線５２は間隔が置かれたユニット列に設置され、即ち、第１方向Ｘにおいて隣接する２本の第２初期信号線５２の間には、少なくとも１つのユニット列が置かれてもよい。例示的な実施形態では、ユニット行の方向は第１方向Ｘであってもよく、ユニット列の方向は第２方向Ｙであってもよい。
【0077】
例示的な実施形態では、表示基板における複数のサブ画素は赤色光線を射出する赤色サブ画素Ｒ、青色光線を射出する青色サブ画素Ｂ、緑色光線を射出する第１緑色サブ画素Ｇ１及び緑色光線を射出する第２緑色サブ画素Ｇ２を含み得る。赤色サブ画素Ｒは赤色光線を射出する赤色発光デバイス及び赤色発光デバイスに接続される第１回路ユニットＱ１を含み得て、青色サブ画素Ｂは青色光線を射出する青色発光デバイス及び青色発光デバイスに接続される第２回路ユニットＱ２を含み得て、第１緑色サブ画素Ｇ１は緑色光線を射出する第１緑色発光デバイス及び第１緑色発光デバイスに接続される第３回路ユニットＱ３を含み得て、第２緑色サブ画素Ｇ２は緑色光線を射出する第２緑色発光デバイス及び第２緑色発光デバイスに接続される第４回路ユニットＱ４を含み得る。第１回路ユニットＱ１、第２回路ユニットＱ２、第３回路ユニットＱ３及び第４回路ユニットＱ４は１つの回路ユニットセットを構成する。少なくとも１つの回路ユニットセットにおける４つの回路ユニットは正方形（Ｓｑｕａｒｅ）の方式で配列されてもよく、即ち４つの回路ユニットは２つのユニット行と２つのユニット列に配列される。本開示に説明されるサブ画素とは、発光デバイスに応じて区分される領域を指す。本開示に説明される回路ユニットは、画素駆動回路に応じて区分される領域を指す。例示的な実施形態では、サブ画素と回路ユニットの両方の位置は対応してもよく、又は、サブ画素と回路ユニットの両方の位置は対応しなくてもよい。
【0078】
例示的な実施形態では、複数のユニット列は第１ユニット列と第２ユニット列を含んでもよい。第１ユニット列とは複数の第１回路ユニットＱ１と第２回路ユニットＱ２からなる列を指し、第２ユニット列とは複数の第３回路ユニットＱ３と第４回路ユニットＱ４からなる列を指す。第１ユニット列における第１回路ユニットＱ１と第２回路ユニットＱ２は第２方向Ｙに沿って交互に設置され、第２ユニット列における第３回路ユニットＱ３と第４回路ユニットＱ４は第２方向Ｙに沿って交互に設置される。
【0079】
例示的な実施形態では、第２初期信号線５２は第１ユニット列に設置されてもよい。例えば、第Ｎユニット列と第Ｎ＋２ユニット列は第１ユニット列であり、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列は第２ユニット列であってもよい。そうすると、第２初期信号線５２は第Ｎユニット列、第Ｎ＋２ユニット列、第Ｎ＋４ユニット列、…に設置されてもよく、第２初期信号線５２は１つの第２ユニット列を置いて１回繰り返す。
【0080】
他の例示的な実施形態では、第２初期信号線５２は第２ユニット列に設置されてもよい。例えば、第Ｎユニット列と第Ｎ＋２ユニット列は第１ユニット列であり、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列は第２ユニット列であってもよい。そうすると、第２初期信号線５２は第Ｎ＋１ユニット列、第Ｎ＋３ユニット列、第Ｎ＋５ユニット列、…に設置されてもよく、第２初期信号線５２は１つの第１ユニット列を置いて１回繰り返す。
【0081】
更なる例示的な実施形態では、第２初期信号線５２は第１ユニット列と第２ユニット列に設置されてもよい。
【0082】
例示的な実施形態では、第Ｎユニット列と第Ｎ＋２ユニット列は第１ユニット列であってもよく、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列は第２ユニット列であってもよい。第Ｎユニット列において、Ｍ行目の回路ユニットは第１回路ユニットであり、Ｍ＋１行目の回路ユニットは第２回路ユニットであるため、第Ｎユニット列における第１回路ユニットと第２回路ユニットは第２方向Ｙに沿って交互に設置される。第Ｎ＋２ユニット列において、Ｍ行目の回路ユニットは第２回路ユニットであり、Ｍ＋１行目の回路ユニットは第１回路ユニットであるため、第Ｎ＋２ユニット列における第２回路ユニットと第１回路ユニットは第２方向Ｙに沿って交互に設置される。
【0083】
例示的な実施形態では、Ｍ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットはいずれも第１回路ユニットであるため、Ｍ行目のＮ列目の回路ユニットにおける第２初期信号線の形状は、Ｍ＋１行目のＮ＋２列目の回路ユニットにおける第２初期信号線の形状と同じであってもよい。Ｍ＋１行目のＮ列目の回路ユニットとＭ行目のＮ＋２列目の回路ユニットはいずれも第２回路ユニットであるため、Ｍ＋１行目のＮ列目の回路ユニットにおける第２初期信号線の形状は、Ｍ行目のＮ＋２列目の回路ユニットにおける第２初期信号線の形状と同じであってもよい。
【0084】
例示的な実施形態では、Ｍ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットにおいて、延出部５２１は順次に接続される第１初期部、第２初期部及び第３初期部を含み得る。第１初期部と第３初期部は第２方向Ｙに平行してもよく、第２初期部と第２方向Ｙは第１夾角を有してもよく、第１夾角は０°より大きく９０°より小さくてもよい。例示的な実施形態では、第１初期部及び／又は第３初期部の端部は接続部５２２に接続され得る。
【0085】
例示的な実施形態では、Ｍ行目のＮ＋２列目の回路ユニットとＭ＋１行目のＮ列目の回路ユニットにおいて、延出部５２１は順次に接続される第４初期部、第５初期部、第６初期部、第７初期部及び第８初期部を含み得る。第４初期部、第６初期部及び第８初期部は第２方向Ｙに平行してもよく、第５初期部と第２方向Ｙは第１夾角を有してもよく、第７初期部と第２方向Ｙは第２夾角を有してもよい。第１夾角は０°より大きく９０°より小さくてもよい。第２夾角は０°より大きく９０°より小さくてもよい。例示的な実施形態では、第５初期部の延出方向と第７初期部の延出方向は第１方向Ｘに対してミラー対称であってもよい。
【0086】
幾つかの可能な例示的な実施形態では、第２初期信号線５２は間隔が置かれた第１ユニット列又は第２ユニット列に設置されてもよく、即ち第１方向Ｘにおいて隣接する２本の第２初期信号線５２の間には、３つのユニット列が置かれる。例えば、第２初期信号線５２は第Ｎユニット列、第Ｎ＋４ユニット列、第Ｎ＋８ユニット列、…に設置されてもよく、第２初期信号線５２は１つの第１ユニット列と２つの第２ユニット列を置いて１回繰り返す。又は、第２初期信号線５２は第Ｎ＋１ユニット列、第Ｎ＋５ユニット列、第Ｎ＋９ユニット列、…に設置されてもよく、第２初期信号線５２は２つの第１ユニット列と１つの第２ユニット列を置いて１回繰り返す。例示的な実施形態では、隣接する第２初期信号線５２の間に置かれるユニット列の数は特に限定されず、需要に応じて設定されてもよく、本開示ではそれを限らない。
【0087】
例示的な実施形態では、表示基板に垂直する平面内において、駆動回路層はベースに順次に設置される半導体層、第１導電層、第２導電層、第３導電層及び第４導電層を含んでもよく、半導体層は複数のトランジスタの活性層を含んでもよく、第１導電層は走査信号線と複数のトランジスタのゲート電極を含んでもよく、第２導電層は前記第１初期信号線３１を含んでもよく、第３導電層は第１電源線及び複数のトランジスタの第１極と第２極を含んでもよく、第４導電層はデータ信号線と第２初期信号線５２を含んでもよい。
【0088】
例示的な実施形態では、第３導電層は第２接続電極４４を更に含み得る。第３導電層に位置する第２接続電極４４はビアを介して、第２導電層に位置する第１初期信号線３１に接続されてもよい。第４導電層に位置する第２初期信号線５２はビアを介して、第３導電層に位置する第２接続電極４４に接続されてもよい。本開示では、第２接続電極は初期接続電極と称されてもよい。
【0089】
例示的な実施形態では、第２接続電極４４はビアを介して、画素駆動回路における第１トランジスタの活性層の第１エリア及び第７トランジスタの活性層の第１エリアに接続される。
【0090】
例示的な実施形態では、第２導電層はシールド電極を更に含んでもよく、第１電源線はビアを介してシールド電極に接続される。シールド電極の少なくとも一部の領域のベースでの正投影は、データ信号線のベースでの正投影と画素駆動回路における第１トランジスタの第２極のベースでの正投影との間に位置する。
【0091】
例示的な実施形態では、駆動回路層は第１走査信号線２１、第２走査信号線２２、発光制御線２３及び蓄積コンデンサを更に含んでもよく。蓄積コンデンサは第１電極プレートと第２電極プレートを含んでもよく、複数のトランジスタは第１トランジスタ～第７トランジスタを含んでもよく、第３トランジスタは駆動トランジスタである。
【0092】
例示的な実施形態では、第１導電層は第１走査信号線２１、第２走査信号線２２、発光制御線２３、蓄積コンデンサの第１電極プレート、及び複数のトランジスタのゲート電極を含んでもよい。第２導電層は第１初期信号線３１、蓄積コンデンサの第２電極プレート、シールド電極及び電極プレート接続線を含んでもよい。第３導電層は第１電源線４１、データ接続電極、第１接続電極、第２接続電極４４、第３接続電極及び第４接続電極を含んでもよい。第４導電層はデータ信号線５１、第２初期信号線５２及び陽極接続電極を含んでもよい。
【0093】
例示的な実施形態では、駆動回路層は第１絶縁層、第２絶縁層、第３絶縁層、第４絶縁層及び第５絶縁層を含んでもよい。第１絶縁層はベースと半導体層との間に設置され、第２絶縁層は半導体層と第１導電層との間に設置され、第３絶縁層は第１導電層と第２導電層との間に設置され、第４絶縁層は第２導電層と第３導電層との間に設置され、第５絶縁層は第３導電層と第４導電層との間に設置される。
【0094】
以下では表示基板の製造過程を例示的に説明する。本開示に説明される「パターン化プロセス」は、金属材料、無機材料又は透明導電材料に対して、フォトレジスト塗布、マスク露光、現像、エッチング、フォトレジスト剥離等の処理を含み、有機材料に対して、有機材料塗布、マスク露光及び現像等の処理を含む。堆積はスパッタリング、蒸着、化学気相堆積のうちのいずれか１種又は複数種を採用してもよい。塗布はスプレーコーティング、スピンコーティング及びインクジェット印刷のうちのいずれか１種又は複数種を採用してもよい。エッチングは乾式エッチング及び湿式エッチングのうちのいずれか１種又は複数種を採用してもよい。本開示ではそれを限らない。「薄膜」とはある材料を利用してベースにおいて堆積、塗布又は他のプロセスにより製作された１層の薄膜を指す。製作過程全体において該「薄膜」はパターン化プロセスを必要としない場合、該「薄膜」は「層」とも称される。製作過程全体において該「薄膜」はパターン化プロセスを必要とする場合、パターン化プロセスの前に「薄膜」と称され、パターン化プロセスの後に「層」と称される。パターン化プロセスの後の「層」には少なくとも１つの「パターン」が含まれる。本開示に説明される「ＡとＢが同一層に設置される」こととは、ＡとＢが同一回のパターン化プロセスにより同時に形成されることを指す。膜層の「厚さ」は膜層の表示基板に垂直する方向でのサイズである。本開示の例示的な実施例では、「Ｂの正投影がＡの正投影の範囲内に位置する」こと、又は「Ａの正投影がＢの正投影を含む」こととは、Ｂの正投影の境界がＡの正投影の境界範囲内にあること、又はＡの正投影の境界がＢの正投影の境界と重なることを指す。
【0095】
例示的な実施形態では、８つの回路ユニット（２つのユニット行と４つのユニット列）を例として、駆動回路層の製造過程は下記の操作を含み得る。
【0096】
（１）半導体層パターンを形成する。例示的な実施例では、図７に示すように、半導体層パターンの形成は、ベースに順次に第１絶縁薄膜と半導体薄膜を堆積し、パターン化プロセスにより半導体薄膜をパターン化して、ベースを覆う第１絶縁層、及び第１絶縁層に設置される半導体層を形成することを含む。
【0097】
例示的な実施例では、各回路ユニットの半導体層は第１トランジスタＴ１の第１活性層１１～第７トランジスタＴ７の第７活性層１７を含み、且つ第１活性層１１～第７活性層１７は互いに接続される一体化構造であってもよい。各ユニット列におけるＭ行目の回路ユニットの第６活性層１６とＭ＋１行目の回路ユニットの第７活性層１７は互いに接続され、即ち各ユニット列における隣接する回路ユニットの半導体層は互いに接続される一体化構造である。
【0098】
例示的な実施例では、Ｍ行目の回路ユニットにおける第１活性層１１、第２活性層１２、第４活性層１４及び第７活性層１７は、該回路ユニットの第３活性層１３のＭ＋１行目の回路ユニットから離れる側に位置する。第１活性層１１と第７活性層１７は、第２活性層１２と第４活性層１４の第３活性層１３から離れる側に位置する。Ｍ行目の回路ユニットにおける第５活性層１５と第６活性層１６は第３活性層１３のＭ＋１行目の回路ユニットに近い側に位置する。
【0099】
例示的な実施例では、第１活性層１１の形状は「ｎ」字形、第２活性層１２の形状は「７」字形、第３活性層１３の形状は「几」字形、第４活性層１４の形状は「１」字形、第５活性層１５、第６活性層１６及び第７活性層１７の形状は「Ｌ」字形であってもよい。
【0100】
例示的な実施例では、各トランジスタの活性層は第１エリア、第２エリア、及び第１エリアと第２エリアとの間に位置するチャネルエリアを含んでもよい。例示的な実施例では、第１活性層１１の第１エリア１１－１は第７活性層１７の第１エリア１７－１ともされ、第１活性層１１の第２エリア１１－２は第２活性層１２の第１エリア１２－１ともされ、第３活性層１３の第１エリア１３－１は第４活性層１４の第２エリア１４－２及び第５活性層１５の第２エリア１５－２ともされ、第３活性層１３の第２エリア１３－２は第２活性層１２の第２エリア１２－２及び第６活性層１６の第１エリア１６－１ともされ、第６活性層１６の第２エリア１６－２は第７活性層１７の第２エリア１７－２ともされる。例示的な実施例では、第４活性層１４の第１エリア１４－１と第５活性層１５の第１エリア１５－１は個別に設置される。
【0101】
（２）第１導電層パターンを形成する。例示的な実施例では、図８ａと図８ｂに示すように、図８ｂは図８ａにおける第１導電層の平面模式図であり、第１導電層パターンの形成は、前記パターンが形成されたベースにおいて、順次に第２絶縁薄膜と第１導電薄膜を堆積し、パターン化プロセスにより第１導電薄膜をパターン化して、半導体層パターンを覆う第２絶縁層、及び第２絶縁層に設置される第１導電層パターンを形成することを含んでもよい。第１導電層パターンは少なくとも第１走査信号線２１、第２走査信号線２２、発光制御線２３及び第１電極プレート２４を含む。例示的な実施例では、第１導電層は第１ゲート金属（ＧＡＴＥ １）層と称されてもよい。
【0102】
図７～図８ｂに示すように、第１走査信号線２１、第２走査信号線２２及び発光制御線２３は主体部分が第１方向Ｘに沿って延出する。Ｍ行目の回路ユニットにおける第１走査信号線２１と第２走査信号線２２は、該回路ユニットの第１電極プレート２４のＭ＋１行目の回路ユニットから離れる側に位置する。第２走査信号線２２は該回路ユニットの第１走査信号線２１の第１電極プレート２４から離れる側に位置する。発光制御線２３は該回路ユニットの第１電極プレート２４のＭ＋１行目の回路ユニットに近い側に位置してもよい。
【0103】
例示的な実施例では、第１電極プレート２４は矩形であり、矩形の角部に面取りを設置してもよい。第１電極プレート２４のベースでの正投影と第３トランジスタＴ３の第３活性層のベースでの正投影は重なる領域が存在する。例示的な実施例では、第１電極プレート２４は蓄積コンデンサの１つの電極プレートと第３トランジスタＴ３のゲート電極ともされてもよい。
【0104】
例示的な実施例では、第１走査信号線２１と第２活性層１２との重なる領域は第２トランジスタＴ２のゲート電極とされる。第１走査信号線２１には第２走査信号線２２側に突出するゲート電極ブロック２１－１が設置される。ゲート電極ブロック２１－１のベースでの正投影と第２活性層１２のベースでの正投影は重なる領域が存在し、ダブルゲート構造の第２トランジスタＴ２を形成する。第１走査信号線２１と第４活性層１４との重なる領域は第４トランジスタＴ４のゲート電極とされる。第２走査信号線２２と第１活性層１１との重なる領域はダブルゲート構造の第１トランジスタＴ１のゲート電極とされる。第２走査信号線２２と第７活性層１７との重なる領域は第７トランジスタＴ７のゲート電極とされる。発光制御線２３と第５活性層１５との重なる領域は第５トランジスタＴ５のゲート電極とされる。発光制御線２３と第６活性層１６との重なる領域は第６トランジスタＴ６のゲート電極とされる。
【0105】
例示的な実施例では、第１導電層パターンを形成した後、第１導電層をマスクとして利用し、半導体層を導体化処理する。第１導電層に遮られる領域の半導体層には第１トランジスタＴ１～第７トランジスタＴ７のチャネル領域を形成する。第１導電層に遮られていない領域の半導体層は導体化され、即ち第１活性層～第７活性層の第１エリアと第２エリアはいずれも導体化される。
【0106】
（３）第２導電層パターンを形成する。例示的な実施例では、図９ａと図９ｂに示すように、図９ｂは図９ａにおける第２導電層の平面模式図であり、第２導電層パターンの形成は、前記パターンが形成されたベースにおいて、順次に第３絶縁薄膜と第２導電薄膜を堆積し、パターン化プロセスにより第２導電薄膜をパターン化して、第１導電層を覆う第３絶縁層、及び第３絶縁層に設置される第２導電層パターンを形成することを含む。第２導電層パターンは少なくとも第１初期信号線３１、第２電極プレート３２、シールド電極３３及び電極プレート接続線３５を含む。例示的な実施例では、第２導電層は第２ゲート金属（ＧＡＴＥ ２）層と称されてもよい。
【0107】
図７～図９ｂに示すように、第１初期信号線３１は主体部分が第１方向Ｘに沿って延出する。Ｍ行目の回路ユニットにおける第１初期信号線３１は該回路ユニットの第２走査信号線２２のＭ＋１行目の回路ユニットから離れる側に位置する。第２電極プレート３２は蓄積コンデンサのもう１つの電極プレートとされ、該回路ユニットの第１走査信号線２１と発光制御線２３との間に位置する。シールド電極３３は該回路ユニットの第２走査信号線２２と第１走査信号線２１（ゲート電極ブロック２１－１の主体部分を含まない）との間に位置する。シールド電極３３はデータ電圧ジャンプによる肝要なノードへの影響を遮断するように設定され、データ電圧ジャンプによる画素駆動回路の肝要なノードの電位への影響を避け、表示効果を向上させる。
【0108】
例示的な実施例では、第２電極プレート３２の輪郭は矩形であり、矩形の角部に面取りを設置してもよい。第２電極プレート３２のベースでの正投影と第１電極プレート２４のベースでの正投影は重なる領域が存在する。第１電極プレート２４と第２電極プレート３２は画素駆動回路の蓄積コンデンサを構成する。第２電極プレート３２には開口３４が設置され、開口３４は第２電極プレート３２の中部に位置してもよい。開口３４は矩形であってもよく、それにより第２電極プレート３２は環形構造を形成する。開口３４は第１電極プレート２４を覆う第３絶縁層を露出させ、且つ第１電極プレート２４のベースでの正投影は開口３４のベースでの正投影を含む。例示的な実施例では、開口３４は後続に形成される第１ビアを収容するように設定される。第１ビアは開口３４内に位置して、第１電極プレート２４を露出させる。それにより、後続に形成される第１トランジスタＴ１の第２極は第１電極プレート２４に接続される。
【0109】
例示的な実施例では、電極プレート接続線３５は第１方向Ｘ又は第１方向Ｘとの逆方向において隣接する回路ユニットの第２電極プレート３２の間に設置される。電極プレート接続線３５の第１端は該回路ユニットの第２電極プレート３２に接続される。電極プレート接続線３５の第２端は第１方向Ｘ又は第１方向Ｘとの逆方向に沿って延出して、隣接する回路ユニットの第２電極プレート３２に接続される。即ち、電極プレート接続線３５は１つのユニット行において隣接する回路ユニットの第２電極プレート同士に接続させるように設定される。例示的な実施例では、電極プレート接続線３５により、１つのユニット行における複数の回路ユニットの第２電極プレートは互いに接続される一体化構造を形成することができる。一体化構造の第２電極プレートは電源信号線として多重化され得る。それにより、１つのユニット行における複数の第２電極プレートは同じ電位を有し、パネルの均一性の向上に寄与し、表示基板の表示不良を避け、表示基板の表示効果を確保することができる。
【0110】
（４）第４絶縁層パターンを形成する。例示的な実施例では、図１０ａと図１０ｂに示すように、図１０ｂは図１０ａにおける複数のビアの平面模式図であり、第４絶縁層パターンの形成は、前記パターンが形成されたベースにおいて、第４絶縁薄膜を堆積し、パターン化プロセスにより第４絶縁薄膜をパターン化して、第２導電層を覆う第４絶縁層を形成することを含む。各回路ユニットには複数のビアが設置され、複数のビアは少なくとも第１ビアＶ１、第２ビアＶ２、第３ビアＶ３、第４ビアＶ４、第５ビアＶ５、第６ビアＶ６、第７ビアＶ７、第８ビアＶ８及び第９ビアＶ９を含む。
【0111】
図７～図１０ｂに示すように、第１ビアＶ１は第２電極プレート３２の開口３４内に位置する。第１ビアＶ１のベースでの正投影は開口３４のベースでの正投影の範囲内に位置する。第１ビアＶ１内の第４絶縁層と第３絶縁層はエッチングされて、第１電極プレート２４の表面を露出させる。第１ビアＶ１は後続に形成される第１トランジスタＴ１の第２極が該ビアを介して第１電極プレート２４に接続されるように設定される。
【0112】
例示的な実施例では、第２ビアＶ２は第２電極プレート３２のベースでの正投影の範囲内に位置する。第２ビアＶ２のベースでの正投影は第２電極プレート３２のベースでの正投影の範囲内に位置する。第２ビアＶ２内の第４絶縁層はエッチングされて、第２電極プレート３２の表面を露出させる。第２ビアＶ２は後続に形成される第１電源線が該ビアを介して第２電極プレート３２に接続されるように設定される。例示的な実施例では、電源ビアとしての第２ビアＶ２は複数を含み得る。複数の第２ビアＶ２は第２方向Ｙに沿って順次に配列されて、第１電源線と第２電極プレート３２との接続信頼性を向上させる。
【0113】
例示的な実施例では、第３ビアＶ３のベースでの正投影は第５活性層のベースでの正投影の範囲内に位置する。第３ビアＶ３内の第４絶縁層、第３絶縁層及び第２絶縁層はエッチングされて、第５活性層の第１エリアの表面を露出させる。第３ビアＶ３は後続に形成される第１電源線が該ビアを介して第５活性層に接続されるように設定される。
【0114】
例示的な実施例では、第４ビアＶ４のベースでの正投影は第６活性層のベースでの正投影の範囲内に位置する。第４ビアＶ４内の第４絶縁層、第３絶縁層及び第２絶縁層はエッチングされて、第６活性層の第２エリア（第７活性層の第２エリアでもある）の表面を露出させる。第４ビアＶ４は後続に形成される第６トランジスタＴ６の第２極が該ビアを介して第６活性層に接続され、後続に形成される第７トランジスタＴ７の第２極が該ビアを介して第７活性層に接続されるように設定される。
【0115】
例示的な実施例では、第５ビアＶ５のベースでの正投影は第４活性層のベースでの正投影の範囲内に位置する。第５ビアＶ５内の第４絶縁層、第３絶縁層及び第２絶縁層はエッチングされて、第４活性層の第１エリアの表面を露出させる。第５ビアＶ５は後続に形成されるデータ信号線が該ビアを介して第４活性層に接続されるように設定され、第５ビアＶ５はデータ書き込みホールと称される。
【0116】
例示的な実施例では、第６ビアＶ６のベースでの正投影は第２活性層のベースでの正投影の範囲内に位置する。第６ビアＶ６内の第４絶縁層、第３絶縁層及び第２絶縁層はエッチングされて、第２活性層の第１エリア（第１活性層の第２エリアでもある）の表面を露出させる。第６ビアＶ６は後続に形成される第１トランジスタＴ１の第２極が該ビアを介して第１活性層に接続され、後続に形成される第２トランジスタＴ２の第１極が該ビアを介して第２活性層に接続されるように設定される。
【0117】
例示的な実施例では、第７ビアＶ７のベースでの正投影は第７活性層のベースでの正投影の範囲内に位置する。第７ビアＶ７内の第４絶縁層、第３絶縁層及び第２絶縁層はエッチングされて、第７活性層の第１エリア（第１活性層の第１エリアでもある）の表面を露出させる。第７ビアＶ７は後続に形成される第７トランジスタＴ７の第１極が該ビアを介して第７活性層に接続され、後続に形成される第１トランジスタＴ１の第１極が該ビアを介して第１活性層に接続されるように設定される。
【0118】
例示的な実施例では、第８ビアＶ８のベースでの正投影はシールド電極３３のベースでの正投影の範囲内に位置する。第８ビアＶ８内の第４絶縁層はエッチングされて、シールド電極３３の表面を露出させる。第８ビアＶ８は後続に形成される第１電源線が該ビアを介してシールド電極３３に接続されるように設定される。
【0119】
例示的な実施例では、第９ビアＶ９のベースでの正投影は第１初期信号線３１のベースでの正投影の範囲内に位置する。第９ビアＶ９内の第４絶縁層はエッチングされて、第１初期信号線３１の表面を露出させる。第９ビアＶ９は後続に形成される第７トランジスタＴ７の第１極（第１トランジスタＴ１の第１極でもある）が該ビアを介して第１初期信号線３１に接続されるように設定される。
【0120】
（５）第３導電層パターンを形成する。例示的な実施例では、図１１ａと図１１ｂに示すように、図１１ｂは図１１ａにおける第３導電層の平面模式図であり、第３導電層の形成は、前記パターンが形成されたベースにおいて、第３導電薄膜を堆積し、パターン化プロセスにより第３導電薄膜をパターン化して、第４絶縁層に設置される第３導電層を形成することを含む。第３導電層は少なくとも第１電源線４１、データ接続電極４２、第１接続電極４３、第２接続電極４４及び第３接続電極４５を含む。例示的な実施例では、第３導電層は第１ソースドレイン金属（ＳＤ１）層と称されてもよい。
【0121】
図７～図１１ｂに示すように、第１電源線４１の主体部分は第２方向Ｙに沿って延出する。第１電源線４１は第２ビアＶ２を介して第２電極プレート３２に接続されるとともに、第３ビアＶ３を介して第５活性層に接続され、同時に第８ビアＶ８を介してシールド電極３３に接続される。それにより、シールド電極３３と第２電極プレート３２は第１電源線４１と同じ電位を有する。シールド電極３３は第１電源線４１に接続され、且つシールド電極３３の少なくとも一部の領域（例えばシールド電極３３の右側の突出部）のベースでの正投影は、第１接続電極４３（第１トランジスタＴ１の第２極及び第２トランジスタＴ２の第１極とされ、即ち第２ノードＮ２である）のベースでの正投影と後続に形成されるデータ信号線のベースでの正投影との間に位置するため、データ電圧ジャンプによる画素駆動回路の肝要なノードへの影響を効果的に遮断し、データ電圧ジャンプによる画素駆動回路の肝要なノードの電位への影響を避け、表示効果を向上させることができる。
【0122】
例示的な実施例では、シールド電極３３の少なくとも一部の領域のベースでの正投影は、後続に形成されるデータ信号線のベースでの正投影と少なくとも部分的に重なってもよい。例示的な実施例では、第１方向Ｘにおいて隣接する回路ユニットにおけるシールド電極３３は互いに接続されてもよく、これにより、抵抗を低減する。
【0123】
例示的な実施例では、データ接続電極４２は第５ビアＶ５を介して第４活性層の第１エリアに接続され、データ接続電極４２は後続に形成されるデータ信号線に接続されるように設定される。
【0124】
例示的な実施例では、第１接続電極４３は第２方向Ｙに沿って延出する。その第１端は第６ビアＶ６を介して第１活性層の第２エリア（第２活性層の第１エリアでもある）に接続され、その第２端は第１ビアＶ１を介して第１電極プレート２４に接続される。それにより、第１電極プレート２４、第１トランジスタＴ１の第２極及び第２トランジスタＴ２の第１極は同じ電位を有する。例示的な実施形態では、第１接続電極４３は第１トランジスタＴ１の第２極と第２トランジスタＴ２の第１極とされてもよい。
【0125】
例示的な実施例では、第２接続電極４４の第１端は第９ビアＶ９を介して第１初期信号線３１に接続され、その第２端は第７ビアＶ７を介して第７活性層の第１エリア（第１活性層の第１エリアでもある）に接続される。それにより、第７トランジスタＴ７の第１極及び第１トランジスタＴ１の第１極は第１初期信号線３１と同じ電位を有する。例示的な実施形態では、第２接続電極４４は第７トランジスタＴ７の第１極と第１トランジスタＴ１の第１極とされてもよい。第２接続電極は後続に形成される第２初期信号線に接続されるように設定される。本開示では、第２接続電極が第７活性層、第１初期信号線及び第２初期信号線に同時に接続されるように設定することにより、ビアの数及び中継電極の数を減少して、配線空間を節約することができる。
【0126】
例示的な実施例では、第３接続電極４５は第４ビアＶ４を介して第６活性層の第２エリア（第７活性層の第２エリアでもある）に接続される。それにより、第６トランジスタＴ６の第２極及び第７トランジスタＴ７の第２極は同じ電位を有する。例示的な実施形態では、第３接続電極４５は第６トランジスタＴ６の第２極と第７トランジスタＴ７の第２極とされてもよい。例示的な実施例では、第３接続電極４５は後続に形成される陽極接続電極に接続されるように設定される。
【0127】
例示的な実施例では、少なくとも１つの回路ユニットの第１電源線４１は幅が同等ではない折れ線であってもよい。第２方向Ｙに沿って、各回路ユニットの第１電源線４１は順次に接続される第１電源部ｄ１、第２電源部ｄ２、第３電源部ｄ３、第４電源部ｄ４及び第５電源部ｄ５を含む。第１電源部ｄ１、第３電源部ｄ３及び第５電源部ｄ５は第２方向に平行してもよく、第２電源部ｄ２は第１方向Ｘに湾曲してもよく、第４電源部ｄ４は第１方向Ｘとの逆方向に湾曲してもよい。第２電源部ｄ２と第１電源部ｄ１との夾角は０°より大きく９０°より小さくしてもよい。第４電源部ｄ４と第３電源部ｄ３との夾角は０°より大きく９０°より小さくしてもよい。第５電源部ｄ５には第１方向Ｘとの逆方向に延出する接続部ｄ６が設置される。接続部ｄ６は第３ビアを介して第５活性層に接続されるように設定される。第１電源線４１は折れ線に設定されることにより、画素構造のレイアウトに寄与するだけでなく、第１電源線とデータ信号線との間の寄生コンデンサを低減することもできる。
【0128】
例示的な実施例では、各回路ユニットの第１電源線の形状は同じであってもよく、異なってもよい。例示的な実施例では、Ｍ行目のＮ列目の回路ユニットにおける第１電源線の形状とＭ＋１行目のＮ＋２列目の回路ユニットにおける第１電源線の形状は同じであってもよい。Ｍ＋１行目のＮ列目の回路ユニットにおける第１電源線の形状とＭ行目のＮ＋２列目の回路ユニットにおける第１電源線の形状は同じであってもよい。Ｍ行目のＮ＋１列目の回路ユニットにおける第１電源線の形状とＭ＋１行目のＮ＋３列目の回路ユニットにおける第１電源線の形状は同じであってもよい。Ｍ＋１行目のＮ＋１列目の回路ユニットにおける第１電源線の形状とＭ行目のＮ＋３列目の回路ユニットにおける第１電源線の形状は同じであってもよい。
【0129】
例示的な実施例では、Ｎ列目の各回路ユニットにおける第２接続電極の形状とＮ＋２列目の各回路ユニットにおける第２接続電極の形状は同じであってもよい。Ｎ＋１列目の各回路ユニットにおける第２接続電極の形状とＮ＋３列目の各回路ユニットにおける第２接続電極の形状は同じであってもよい。Ｎ＋１列目とＮ＋３列目の回路ユニットにおける第２接続電極の形状は第２方向Ｙに沿って延出する長尺状であってもよい。第２接続電極は第９ビアと第７ビアを介してそれぞれ第１初期信号線と第７活性層の第１エリアに接続されるように設定される。Ｎ列目とＮ＋２列目の回路ユニットにおける第２接続電極４４の形状は、互いに接続される第１部４４－１と第２部４４－２を含んでもよい。第１部４４－１は第２方向Ｙに沿って延出する長尺状であり、第２部４４－２は矩形であってもよい。第２部４４－２は第１部４４－１の第１方向Ｘとの逆方向の側に設置される。第１部４４－１は第９ビアと第７ビアを介してそれぞれ第１初期信号線と第７活性層の第１エリアに接続されるように設定される。第２部４４－２は後続に形成されるビアを介して後続に形成される第２初期信号線に接続されるように設定される。それにより、第１初期信号線と第２初期信号線との接続を実現する。
【0130】
例示的な実施例では、各回路ユニットの第３接続電極の形状は同じであってもよく、異なってもよい。例示的な実施例では、Ｍ行目のＮ列目の回路ユニットにおける第３接続電極の形状とＭ＋１行目のＮ＋２列目の回路ユニットにおける第３接続電極の形状は同じであってもよい。Ｍ＋１行目のＮ列目の回路ユニットにおける第３接続電極の形状とＭ行目のＮ＋２列目の回路ユニットにおける第３接続電極の形状は同じであってもよい。Ｍ行目のＮ＋１列目の回路ユニットにおける第３接続電極の形状とＭ＋１行目のＮ＋３列目の回路ユニットにおける第３接続電極の形状は同じであってもよい。Ｍ＋１行目のＮ＋１列目の回路ユニットにおける第３接続電極の形状とＭ行目のＮ＋３列目の回路ユニットにおける第３接続電極の形状は同じであってもよい。
【0131】
例示的な実施例では、各回路ユニットのデータ接続電極と第１接続電極の形状は同じであってもよく、異なってもよい。
【0132】
（６）第１平坦層パターンを形成する。例示的な実施例では、図１２ａと図１２ｂに示すように、図１２ｂは図１２ａにおける複数のビアの平面模式図であり、第１平坦層パターンの形成は、前記パターンが形成されたベースにおいて、第１平坦薄膜を塗布し、パターン化プロセスにより第１平坦薄膜をパターン化して、第３導電層を覆う第１平坦層を形成することを含む。第１平坦層には第１１ビアＶ１１、第１２ビアＶ１２及び第１３ビアＶ１３が設置される。
【0133】
図７～図１２ｂに示すように、第１１ビアＶ１１のベースでの正投影はデータ接続電極４２のベースでの正投影の範囲内に位置する。第１１ビアＶ１１内の第１平坦層は除去され、データ接続電極４２の表面を露出させる。第１１ビアＶ１１は後続に形成されるデータ信号線が該ビアを介してデータ接続電極４２に接続されるように設定される。
【0134】
例示的な実施例では、第１１ビアＶ１１は長尺状であってもよい。第１１ビアＶ１１の第２方向Ｙの延出長さは第１方向Ｘの延出長さより大きい。本開示では、第１１ビアＶ１１を第２方向Ｙに沿って延出する長尺状に設置することにより、第１１ビアＶ１１の第１方向Ｘでの幅を減少して、後続に形成される陽極の傾斜程度を減少することができる。
【0135】
第１２ビアＶ１２のベースでの正投影は第２接続電極４４のベースでの正投影の範囲内に位置する。第１２ビアＶ１２内の第１平坦層は除去され、第２接続電極４４の表面を露出させる。第１２ビアＶ１２は後続に形成される第２初期信号線が該ビアを介して第２接続電極４４に接続されるように設定される。
【0136】
第１３ビアＶ１３のベースでの正投影は第３接続電極４５のベースでの正投影の範囲内に位置する。第１３ビアＶ１３内の第１平坦層は除去され、第３接続電極４５の表面を露出させる。第１３ビアＶ１３は後続に形成される陽極接続電極が該ビアを介して第３接続電極４５に接続されるように設定される。
【0137】
例示的な実施例では、すべての回路ユニットにはいずれも第１１ビアＶ１１と第１３ビアＶ１３が設置される。Ｎ列目とＮ＋２列目の各回路ユニットには第１２ビアＶ１２が設置される。Ｎ＋１列目とＮ＋３列目の各回路ユニットには第１２ビアＶ１２が設置されていない。
【0138】
例示的な実施例では、各回路ユニットにおける第１１ビアＶ１１と第１３ビアＶ１３の位置は同じであってもよく、異なってもよい。
【0139】
（７）第４導電層パターンを形成する。例示的な実施例では、図１３ａと図１３ｂに示すように、図１３ｂは図１３ａにおける第４導電層の平面模式図であり、第４導電層パターンの形成は、前記パターンが形成されたベースにおいて、第４導電薄膜を堆積し、パターン化プロセスにより第４導電薄膜をパターン化して、第１平坦層に設置される第４導電層を形成することを含む。第４導電層は少なくともデータ信号線５１、第２初期信号線５２及び陽極接続電極５３を含む。
【0140】
図７～図１３ｂに示すように、データ信号線５１は各ユニット列に設置される。データ信号線５１は第２方向Ｙに沿って延出してもよい。データ信号線５１は第１１ビアＶ１１を介してデータ接続電極４２に接続される。データ接続電極４２は第５ビアＶ５を介して第４活性層の第１エリアに接続されるため、データ接続電極４２の介するデータ信号線５１と第４活性層の第１エリアとの接続を実現し、データ信号を第４トランジスタＴ４に書き込む。
【0141】
例示的な実施例では、第２初期信号線５２は第Ｎユニット列と第Ｎ＋２ユニット列に設置され、ユニット列における各回路ユニットの第２初期信号線５２は互いに接続される。第２初期信号線５２の主体部分は第２方向Ｙに沿って延出する。第２初期信号線５２は第１２ビアＶ１２を介して第２接続電極４４に接続される。第２接続電極４４は第９ビアＶ９を介して第１初期信号線３１に接続されるため、第２接続電極４４の介する第２初期信号線５２と第１初期信号線３１との接続を実現し、第１初期信号線３１と第２初期信号線５２は同じ電位を有する。本開示では、主体部分が第１方向Ｘに沿って延出する第１初期信号線３１及び第２方向Ｙに沿って延出する第２初期信号線５２を設置することにより、初期信号線はネット状構造を形成し、初期信号線の抵抗を効果的に低減し、初期電圧の圧力降下を減少するだけでなく、表示基板における初期電圧の均一性を効果的に向上させ、表示均一性を効果的に向上させ、表示品質と表示効果を向上させる。
【0142】
例示的な実施例では、陽極接続電極５３は少なくとも一部の回路ユニットに設置される。陽極接続電極５３は第１３ビアＶ１３を介して第３接続電極４５に接続される。第３接続電極４５は第４ビアＶ４を介して第６活性層の第２エリア（第７活性層の第２エリアでもある）に接続されるため、第３接続電極４５の介する陽極接続電極５３と第６活性層の第２エリア（第７活性層の第２エリアでもある）との接続を実現する。
【0143】
例示的な実施形態では、１つの回路ユニットにおける第２初期信号線５２は延出部５２１と接続部５２２を含み得る。延出部５２１は主体部分が第２方向Ｙに沿って延出する折れ線であってもよい。接続部５２２は主体部分が第１方向Ｘに沿って延出する直線であってもよい。例示的な実施例では、接続部５２２の延出部５２１から離れる側の端部は第１２ビアＶ１２を介して第２接続電極４４に接続されてもよい。
【0144】
例示的な実施例では、少なくとも一部の延出部５２１のベースでの正投影は第１電源線４１のベースでの正投影の範囲内に位置することにより、第１電源線４１は第２初期信号線５２による画素駆動回路の肝要なノードへの影響を効果的に遮断し、初期信号による画素駆動回路の肝要なノードの電位への影響を避けるだけでなく、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることもできる。
【0145】
例示的な実施例では、少なくとも一部の接続部５２２のベースでの正投影は第１初期信号線３１のベースでの正投影の範囲内に位置することにより、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることができる。
【0146】
例示的な実施例では、Ｍ行目のＮ列目の回路ユニットにおける第２初期信号線５２の形状は、Ｍ＋１行目のＮ＋２列目の回路ユニットにおける第２初期信号線５２の形状と同じであってもよい。Ｍ＋１行目のＮ列目の回路ユニットにおける第２初期信号線５２の形状は、Ｍ行目のＮ＋２列目の回路ユニットにおける第２初期信号線５２の形状と同じであってもよい。
【0147】
例示的な実施例では、Ｍ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットにおいて、延出部５２１は第２方向Ｙに沿って順次に接続される第１初期部ｃ１、第２初期部ｃ２及び第３初期部ｃ３を含み得る。第１初期部ｃ１と第３初期部ｃ３は第２方向Ｙに平行し、第２初期部ｃ２は第１方向Ｘとの逆方向に偏向してもよい。第２初期部ｃ２と第２方向Ｙは第１夾角θ１を有し、第１夾角θ１は０°より大きく９０°より小さくしてもよい。
【0148】
例示的な実施例では、Ｍ行目のＮ＋２列目の回路ユニットとＭ＋１行目のＮ列目の回路ユニットにおいて、延出部５２１は第２方向Ｙに沿って順次に接続される第４初期部ｃ４、第５初期部ｃ５、第６初期部ｃ６、第７初期部ｃ７及び第８初期部ｃ８を含み得る。第４初期部ｃ４、第６初期部ｃ６及び第８初期部ｃ８は第２方向Ｙに平行し、第５初期部ｃ５と第２方向Ｙは第１夾角θ１を有し、第７初期部ｃ７と第２方向Ｙは第２夾角θ２を有する。第１夾角θ１は０°より大きく９０°より小さくしてもよい。第２夾角θ２は０°より大きく９０°より小さくしてもよい。
【0149】
例示的な実施例では、第５初期部ｃ５の延出方向と第７初期部ｃ７の延出方向は第１方向Ｘに対してミラー対称であってもよい。
【0150】
例示的な実施例では、少なくとも一部の回路ユニットにはデータ信号線５１と陽極接続電極５３が設置される。Ｎ列目とＮ＋２列目の各回路ユニットには第２初期信号線５２が設置される。Ｎ＋１列目とＮ＋３列目の各回路ユニットには第２初期信号線５２が設置されていない。
【0151】
例示的な実施例では、Ｍ行目のＮ列目の回路ユニットにおける陽極接続電極の形状とＭ＋１行目のＮ＋２列目の回路ユニットにおける陽極接続電極の形状は同じであってもよい。陽極接続電極の形状は矩形であってもよい。Ｍ＋１行目のＮ列目の回路ユニットにおける陽極接続電極の形状とＭ行目のＮ＋２列目の回路ユニットにおける陽極接続電極の形状は同じであってもよい。陽極接続電極の形状はダンベル形であってもよい。Ｍ行目のＮ＋１列目の回路ユニットにおける陽極接続電極の形状とＭ＋１行目のＮ＋３列目の回路ユニットにおける陽極接続電極の形状は同じであってもよい。陽極接続電極の形状は矩形であってもよい。Ｍ＋１行目のＮ＋１列目の回路ユニットにおける陽極接続電極の形状とＭ行目のＮ＋３列目の回路ユニットにおける陽極接続電極の形状は同じであってもよい。陽極接続電極の形状は矩形であってもよい。
【0152】
（８）第２平坦層パターンを形成する。例示的な実施例では、図１４ａと図１４ｂに示すように、図１４ｂは図１４ａにおける複数のビアの平面模式図であり、第２平坦層パターンの形成は、前記パターンが形成されたベースにおいて、第２平坦薄膜を塗布し、パターン化プロセスにより第２平坦薄膜をパターン化して、第４導電層を覆う第２平坦層を形成することを含む。第２平坦層には第１４ビアＶ１４が設置される。
【0153】
図７～図１４ｂに示すように、第１４ビアＶ１４のベースでの正投影は陽極接続電極５３のベースでの正投影の範囲内に位置する。第１４ビアＶ１４内の第２平坦層は除去され、陽極接続電極５３の表面を露出させる。第１４ビアＶ１４は後続に形成される陽極が該ビアを介して陽極接続電極５３に接続されるように設定される。
【0154】
ここまで、ベースにおける駆動回路層の製造は完成する。表示基板に平行する平面内において、駆動回路層は複数の回路ユニットを含み得る。各回路ユニットは画素駆動回路、及び画素駆動回路に接続される第１走査信号線、第２走査信号線、発光制御線、データ信号線、第１電源線、第１初期信号線、第２初期信号線を含み得る。表示基板に垂直する平面内において、駆動回路層はベースに順次に積層設置される第１絶縁層、半導体層、第２絶縁層、第１導電層、第３絶縁層、第２導電層、第４絶縁層、第３導電層、第１平坦層、第４導電層及び第２平坦層を含み得る。
【0155】
例示的な実施例では、駆動回路層の製造が完成した後、駆動回路層において発光構造層を製造し、発光構造層の製造過程は下記の操作を含み得る。
【0156】
（９）陽極パターンを形成する。例示的な実施例では、図１５ａと図１５ｂに示すように、図１５ｂは図１５ａにおける陽極の平面模式図であり、陽極パターンの形成は、前記パターンが形成されたベースにおいて、第５導電薄膜を堆積し、パターン化プロセスにより第５導電薄膜をパターン化して、第２平坦層に設置される陽極パターンを形成することを含む。陽極はＧＧＲＢ画素配列を形成する。
【0157】
図７～図１５ｂに示すように、陽極パターンは赤色発光デバイスの第１陽極７１Ａ、青色発光デバイスの第２陽極７１Ｂ、第１緑色発光デバイスの第３陽極７１Ｃ、及び第２緑色発光デバイスの第４陽極７１Ｄを含んでもよい。第１陽極７１Ａの所在する領域には赤色光線を射出する赤色サブ画素Ｒを形成してもよく、第２陽極７１Ｂの所在する領域には青色光線を射出する青色サブ画素Ｂを形成してもよく、第３陽極７１Ｃの所在する領域には緑色光線を射出する第１緑色サブ画素Ｇ１を形成してもよく、第４陽極７１Ｄの所在する領域には緑色光線を射出する第２緑色サブ画素Ｇ２を形成してもよい。赤色サブ画素Ｒと青色サブ画素Ｂは第２方向Ｙに沿って順次に設置され、第１緑色サブ画素Ｇ１と第２緑色サブ画素Ｇ２は第２方向Ｙに沿って順次に設置される。第１緑色サブ画素Ｇ１と第２緑色サブ画素Ｇ２はそれぞれ赤色サブ画素Ｒと青色サブ画素Ｂの第１方向Ｘ側に設置される。赤色サブ画素Ｒ、青色サブ画素Ｂ、第１緑色サブ画素Ｇ１及び第２緑色サブ画素Ｇ２は１つの画素ユニットを構成する。
【0158】
例示的な実施例では、１つの画素ユニットにおいて、第１陽極７１ＡはＭ行目のＮ列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第２陽極７１ＢはＭ＋１行目のＮ列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第３陽極７１ＣはＭ行目のＮ＋１列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第４陽極７１ＤはＭ＋１行目のＮ＋１列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。他の画素ユニットにおいて、第１陽極７１ＡはＭ＋１行目のＮ＋２列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第２陽極７１ＢはＭ行目のＮ＋２列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第３陽極７１ＣはＭ＋１行目のＮ＋３列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第４陽極７１ＤはＭ行目のＮ＋３列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。
【0159】
例示的な実施例では、少なくとも１つの回路ユニットにおける陽極接続電極５３は第１３ビアＶ１３を介して第３接続電極４５に接続され、第３接続電極４５は第４ビアＶ４を介して第６活性層の第２エリア（第７活性層の第２エリアでもある）に接続され、第３接続電極４５は第６トランジスタＴ６の第２極と第７トランジスタＴ７の第２極とされるため、陽極は陽極接続電極５３と第３接続電極４５を介して第６トランジスタＴ６と第７トランジスタＴ７に接続され、少なくとも１つの画素ユニットにおける４つの陽極はそれぞれ１つの回路ユニットセットにおける４つの回路ユニットの画素駆動回路に対応して接続され、画素駆動回路が発光デバイスの発光を駆動できることを実現する。
【0160】
例示的な実施例では、１つの画素ユニットの４つのサブ画素と１つの回路ユニットセットにおける４つの回路ユニットの位置関係は同じであってもよく、異なってもよい。本開示の例示的な実施例では、第１陽極７１Ａの主体部分は対応して接続される回路ユニットの第１方向Ｘとの逆方向側に位置する。第１陽極７１Ａのベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも部分的に重なってもよい。第２陽極７１Ｂの主体部分は対応して接続される回路ユニットの第１方向Ｘ側に位置する。第２陽極７１Ｂのベースでの正投影とデータ信号線のベースでの正投影は少なくとも部分的に重なってもよい。第３陽極７１Ｃの主体部分は対応して接続される回路ユニットの第２方向Ｙ側に位置する。第４陽極７１Ｄの主体部分は対応して接続される回路ユニットの次の行の回路ユニットに位置する。
【0161】
可能な例示的な実施例では、第１陽極７１Ａの主体部分は対応して接続される回路ユニットの第１方向Ｘ側に位置してもよい。第１陽極７１Ａのベースでの正投影とデータ信号線のベースでの正投影は少なくとも部分的に重なってもよい。第２陽極７１Ｂの主体部分は対応して接続される回路ユニットの第１方向Ｘとの逆方向側に位置してもよい。第２陽極７１Ｂのベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも部分的に重なってもよい。
【0162】
例示的な実施例では、異なる画素ユニットにおける第１陽極７１Ａの形状と位置は同じであってもよく、異なってもよい。異なる画素ユニットにおける第２陽極７１Ｂの形状と位置は同じであってもよく、異なってもよい。異なる画素ユニットにおける第３陽極７１Ｃの形状と位置は同じであってもよく、異なってもよい。異なる画素ユニットにおける第４陽極７１Ｄの形状と位置は同じであってもよく、異なってもよい。本開示の例示的な実施例では、それぞれＭ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットにおける画素駆動回路に接続される２つの第１陽極７１Ａの形状と位置は同じである。それぞれＭ＋１行目のＮ列目の回路ユニットとＭ行目のＮ＋２列目の回路ユニットにおける画素駆動回路に接続される２つの第２陽極７１Ｂの形状と位置は同じである。それぞれＭ行目のＮ＋１列目の回路ユニットとＭ＋１行目のＮ＋３列目の回路ユニットにおける画素駆動回路に接続される２つの第３陽極７１Ｃの形状と位置は同じである。それぞれＭ＋１行目のＮ＋１列目の回路ユニットとＭ行目のＮ＋３列目の回路ユニットにおける画素駆動回路に接続される２つの第４陽極７１Ｄの形状と位置は同じである。
【0163】
例示的な実施例では、１つの画素ユニットにおける４つのサブ画素の陽極の形状と面積は同じであってもよく、異なってもよい。本開示の例示的な実施例では、１つの画素ユニットにおける第１陽極７１Ａ、第２陽極７１Ｂ、第３陽極７１Ｃ及び第４陽極７１Ｄの形状と面積はいずれも異なる。
【0164】
例示的な実施例では、赤色サブ画素における第１陽極７１Ａは第１陽極主体部を含んでもよく、第１陽極主体部の形状は近似六角形であってもよい。例示的な実施例では、第１陽極７１Ａは第１凸起７１－１と第２凸起７１－２を更に含んでもよい。第１凸起７１－１と第２凸起７１－２はいずれも第１陽極主体部に接続される。第１凸起７１－１は接続される画素駆動回路における第３トランジスタＴ３のゲート電極に近いように向かって突出する矩形であってもよい。第２凸起７１－２は接続される画素駆動回路における第６トランジスタＴ６に近いように向かって突出する矩形であってもよい。第１凸起７１－１と第２凸起７１－２は接続される画素駆動回路におけるＮ３ノードの寄生コンデンサを調整するように設置される。それにより、隣接する回路ユニットにおけるＮ３ノードの寄生コンデンサの間の差異を減少して、輝度の差異を減少して、表示効果を向上させる。
【0165】
例示的な実施例では、青色サブ画素における第２陽極７１Ｂは第２陽極主体部を含んでもよく、第２陽極主体部の形状は近似六角形であってもよい。例示的な実施例では、第２陽極７１Ｂは第３凸起７１－３、第４凸起７１－４及び第５凸起７１－５を更に含んでもよい。第３凸起７１－３、第４凸起７１－４及び第５凸起７１－５はいずれも第２陽極主体部に接続される。第３凸起７１－３は接続される画素駆動回路における第１電源線に近いように向かって突出する矩形であってもよい。第４凸起７１－４は接続される画素駆動回路における第１電源線から離れるように向かって突出する矩形であってもよい。第５凸起７１－５は接続される画素駆動回路における第６トランジスタＴ６に近いように向かって突出する多角形であってもよい。第３凸起７１－３、第４凸起７１－４及び第５凸起７１－５は接続される画素駆動回路におけるＮ３ノードの寄生コンデンサを調整するように設置される。それにより、隣接する回路ユニットにおけるＮ３ノードの寄生コンデンサの間の差異を減少して、輝度の差異を減少して、表示効果を向上させる。
【0166】
例示的な実施例では、第３陽極７１Ｃは第３陽極主体部を含んでもよく、第３陽極主体部の形状は近似五角形であってもよい。例示的な実施例では、第３陽極７１Ｃは第６凸起７１－６を更に含んでもよい。第６凸起７１－６は第３陽極主体部に接続される。第６凸起７１－６は接続される画素駆動回路における第６トランジスタＴ６に近いように向かって突出する矩形であってもよい。第６凸起７１－６は接続される画素駆動回路におけるＮ３ノードの寄生コンデンサを調整するように設置される。それにより、隣接する回路ユニットにおけるＮ３ノードの寄生コンデンサの間の差異を減少して、輝度の差異を減少して、特に該サブ画素と第２緑色サブ画素の輝度の差異を減少して、表示効果を向上させる。
【0167】
例示的な実施例では、第４陽極７１Ｄは第４陽極主体部を含んでもよく、第４陽極主体部の形状は近似五角形であってもよい。例示的な実施例では、第４陽極７１Ｄは第７凸起７１－７を更に含んでもよい。第７凸起７１－７は第４陽極主体部に接続される。第７凸起７１－７は接続される画素駆動回路における第３トランジスタＴ３のゲート電極に近いように向かって突出する長尺形であってもよい。第７凸起７１－７は接続される画素駆動回路におけるＮ３ノードの寄生コンデンサを調整するように設置される。それにより、隣接する回路ユニットにおけるＮ３ノードの寄生コンデンサの間の差異を減少して、輝度の差異を減少して、特に該サブ画素と第１緑色サブ画素の輝度の差異を減少して、表示効果を向上させる。
【0168】
（１０）画素定義層パターンを形成する。例示的な実施例では、図１６ａと図１６ｂに示すように、図１６ｂは図１６ａにおける画素定義層の平面模式図であり、画素定義層パターンの形成は、前記パターンが形成されたベースにおいて、画素定義薄膜を塗布し、パターン化プロセスにより画素定義薄膜をパターン化して、画素定義層７２のパターンを形成することを含む。
【0169】
図７～図１６ｂに示すように、画素定義層７２のパターンは第１陽極７１Ａを露出させる第１画素開口７３Ａ、第２陽極７１Ｂを露出させる第２画素開口７３Ｂ、第３陽極７１Ｃを露出させる第３画素開口７３Ｃ、及び第４陽極７１Ｄを露出させる第４画素開口７３Ｄを含む。
【0170】
例示的な実施例では、第１画素開口７３Ａのベースでの正投影は第１中心線Ｚ１を有し、第２初期信号線５２の延出部のベースでの正投影は第２中心線を有する。第１中心線Ｚ１は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第１画素開口７３Ａのベースでの正投影を平等に分ける線である。第２中心線は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第２初期信号線の延出部のベースでの正投影を平等に分ける線である。例示的な実施例では、第２中心線は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて延出部における第１初期部ｃ１のベースでの正投影を平等に分ける線である。例示的な実施例では、第１中心線と第２中心線は少なくとも一部が重なる。本開示では、第１画素開口７３Ａの第１中心線と第２初期信号線の延出部の第２中心線は少なくとも一部が重なるように設定されることにより、第１画素開口７３Ａにおける第２初期信号線は左右対称を維持して、第１陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0171】
例示的な実施例では、第２画素開口７３Ｂのベースでの正投影は第３中心線Ｚ３を有し、データ信号線５１のベースでの正投影は第４中心線を有する。第３中心線Ｚ３は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第２画素開口７３Ｂのベースでの正投影を平等に分ける線である。第４中心線は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいてデータ信号線のベースでの正投影を平等に分ける線である。例示的な実施例では、第３中心線と第４中心線は少なくとも一部が重なる。本開示では、第２画素開口７３Ｂの第３中心線とデータ信号線の第４中心線は少なくとも一部が重なるように設定されることにより、第２画素開口７３Ｂ内のデータ信号線は左右対称を維持して、第２陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0172】
本開示に説明される「Ａを平等に分ける」ことは、中心線によりＡのベースでの正投影の両側と中心線との距離が基本的に等しいことであってもよい。両側と中心線との距離が基本的に等しいことは、プロセス又は公差による許容範囲内のズレが存在してもよい。例えば、Ａのベースでの正投影の両側のエッジと中心線との最小距離の割合は、約０．８～１．２であってもよい。本開示に説明される「ＡとＢが重なる」ことは、ＡとＢが完全に重なることを要求せず、プロセス又は公差による許容範囲内のズレが存在してもよい。
【0173】
例示的な実施例では、他の方式で陽極の平坦性を確保してもよい。例えば、第２平坦層の厚さを増加する方式等は採用可能である。また、信号線の幅を増加して陽極の形状にほぼ一致させてもよい。更に、信号線を左右の両段に分け、両段は中心線の両側に位置して、対称して陽極の両側の下方に敷いてもよい。更に、信号線を中心線の両側に位置させて、２本の線に分けて、それぞれ陽極の左右両側に敷いてもよい。本開示ではそれを限らない。
【0174】
例示的な実施例では、後続の製造フローは、蒸着又はインクジェット印刷プロセスを採用して有機発光層を形成し、有機発光層を画素開口を介して陽極に接続し、有機発光層において陰極を形成し、陰極を有機発光層に接続することを含んでもよい。カプセル化層を形成する。カプセル化層は積層設置される第１カプセル化層、第２カプセル化層及び第３カプセル化層を含んでもよい。第１カプセル化層と第３カプセル化層は無機材料を採用してもよく、第２カプセル化層は有機材料を採用してもよい。第２カプセル化層は第１カプセル化層と第３カプセル化層との間に設置し、外部の水蒸気の発光構造層への侵入を防止することができる。
【0175】
例示的な実施形態では、ベースはフレキシブルベースであってもよく、又は剛性ベースであってもよい。剛性ベースは硝子、石英のうちの１種又は複数種であってもよいがそれに限らない。フレキシブルベースはポリエチレンテレフタレート、エチレンテレフタレート、ポリエーテルエーテルケトン、ポリスチレン、ポリカーボネート、ポリアリールエステル、ポリアリレート、ポリイミド、ポリ塩化ビニル、ポリエチレン、テキスタイル繊維のうちの１種又は複数種であってもよいがそれに限らない。例示的な実施形態では、フレキシブルベースは積層設置される第１フレキシブル材料層、第１無機材料層、半導体層、第２フレキシブル材料層及び第２無機材料層を含んでもよい。第１フレキシブル材料層と第２フレキシブル材料層の材料はポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）又は表面処理されたポリマーソフトフィルム等の材料を採用してもよい。第１無機材料層と第２無機材料層の材料は窒化シリコン（ＳｉＮｘ）又はシリカ（ＳｉＯｘ）等を採用して、ベースの耐水酸素能力を向上させる。半導体層の材料はアモルファスシリコン（ａ－ｓｉ）を採用してもよい。
【0176】
例示的な実施例では、第１導電層、第２導電層、第３導電層及び第４導電層は金属材料、例えば銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）のうちの１種又は複数種、又は上記金属の合金材料、例えばアルミニウム－ネオジム合金（ＡｌＮｄ）又はモリブデン－ニオブ合金（ＭｏＮｂ）を採用してもよく、単層構造、又は複数層複合構造、例えばＭｏ／Ｃｕ／Ｍｏ等であってもよい。第１絶縁層、第２絶縁層、第３絶縁層及び第４絶縁層はケイ素酸化物（ＳｉＯｘ）、ケイ素窒化物（ＳｉＮｘ）及びシリコンオキシニトリド（ＳｉＯＮ）のうちの１種又は複数種を採用してもよく、単層、複数層又は複合層であってもよい。第１絶縁層は緩衝（Ｂｕｆｆｅｒ）層と称され、ベースの耐水酸素能力の向上に用いられる。第２絶縁層と第３絶縁層はゲート絶縁（ＧＩ）層と称され、第４絶縁層は層間絶縁（ＩＬＤ）層と称される。活性層はアモルファス酸化インジウムガリウム亜鉛材料（ａ－ＩＧＺＯ）、亜鉛オキシニトリド（ＺｎＯＮ）、インジウム－亜鉛－スズ－酸化物（ＩＺＴＯ）、アモルファスシリコン（ａ－Ｓｉ）、多結晶シリコン（ｐ－Ｓｉ）、セキシチオフェン又はポリチオフェン等の材料を採用してもよい。即ち、本開示は酸化物（Ｏｘｉｄｅ）技術、ケイ素技術又は有機物技術に基づいて製造されるトランジスタに適用される。第１平坦層と第２平坦層は有機材料、例えば樹脂等を採用してもよい。第５導電層は単層構造、例えば酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）を採用してもよく、或いは複数層複合構造、例えばＩＴＯ／Ａｇ／ＩＴＯ等を採用してもよい。画素定義層はポリイミド、アクリル又はポリエチレンテレフタレートを採用してもよい。陰極はマグネシウム（Ｍｇ）、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及びリチウム（Ｌｉ）のうちの１種又は複数種、又は上記金属のうちの１種又は複数種からなる合金を採用してもよい。
【0177】
上記表示基板の構造及び製造過程から分かるように、本開示による表示基板では、主体部分が第１方向に沿って延出する第１初期信号線及び主体部分が第２方向に沿って延出する第２初期信号線を設置し、第１初期信号線と第２初期信号線はビアを介して接続されることにより、初期信号線はネット状構造を形成し、初期信号線の抵抗を効果的に低減し、初期電圧の圧力降下を減少するだけでなく、表示基板における初期電圧の均一性を効果的に向上させ、表示均一性を効果的に向上させ、表示品質と表示効果を向上させる。本開示では、第１初期信号線と第２初期信号線を異なる導電層に設置し、且つ第２初期信号線の延出部と第１電源線は少なくとも一部が重なり、第２初期信号線の接続部と第１初期信号線は少なくとも一部が重なることにより、第１電源線は第２初期信号線による画素駆動回路の肝要なノードへの影響を効果的に遮断し、初期信号による画素駆動回路の肝要なノードの電位への影響を避けるだけでなく、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避けることもできる。本開示では、第１ユニット列に第２初期信号線を設置することにより、同一の画素ユニットにおける２つの緑色サブ画素の輝度の差異を避け、表示品質を向上させることができる。本開示では、第１画素開口の第１中心線と第２初期信号線の延出部の第２中心線は少なくとも一部が重なるように設定されることにより、第１画素開口内の第２初期信号線は左右対称を維持して、第１陽極の平坦性を確保し、大視角の色かぶりを避け、表示品質を向上させることができる。本開示による製造プロセスは、従来の製造プロセスと良く互換でき、プロセスの実現が簡単であり、実施し易く、生産効率が高く、生産コストが低く、良品率が高い。
【0178】
図１７ａは本開示の例示的な実施例による他の駆動回路層の構造模式図であり、図１７ｂは図１７ａにおける第４導電層の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層における半導体層、第１導電層、第２導電層、第３導電層及び第４導電層におけるデータ信号線５１と陽極接続電極５３の構造は、上記実施例に基本的に近似する。相違点は、第４導電層における第２初期信号線５２が１つのユニット列における一部の回路ユニットに設置され、１つのユニット列における隣接する２つの第２初期信号線５２が互いに隔離されてもよいことである。
【0179】
図１７ａと図１７ｂに示すように、例示的な実施例では、第２初期信号線５２の主体部分はそれぞれＭ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットに設置される。第２初期信号線５２は該回路ユニットの第１２ビアＶ１２を介して該回路ユニットの第２接続電極４４に接続されるとともに、次の行の回路ユニットの第１２ビアＶ１２を介して次の行の回路ユニットの第２接続電極４４に接続される。例えば、Ｍ行目のＮ列目の回路ユニットについて、第２初期信号線５２はＭ行目のＮ列目の回路ユニットの第１２ビアＶ１２を介してＭ行目のＮ列目の回路ユニットの第２接続電極４４に接続され、Ｍ＋１行目のＮ列目の回路ユニットの第１２ビアＶ１２を介してＭ＋１行目のＮ列目の回路ユニットの第２接続電極４４に接続される。Ｍ＋１行目のＮ列目の回路ユニットについて、第２初期信号線５２はＭ＋１行目のＮ列目の回路ユニットの第１２ビアＶ１２を介してＭ＋１行目のＮ列目の回路ユニットの第２接続電極４４に接続され、Ｍ＋２行目のＮ列目の回路ユニットの第１２ビアＶ１２を介してＭ＋２行目のＮ列目の回路ユニットの第２接続電極４４に接続される。
【0180】
例示的な実施形態では、少なくとも１つの第２初期信号線５２は延出部５２１、第１接続部５２３及び第２接続部５２４を含み得る。延出部５２１は主体部分が第２方向Ｙに沿って延出する折れ線であってもよい。第１接続部５２３と第２接続部５２４は主体部分が第１方向Ｘに沿って延出する直線であってもよい。第１接続部５２３は該回路ユニットに設置されてもよく、第２接続部５２４は次の行の回路ユニットに設置されてもよい。例示的な実施例では、第１接続部５２３の延出部５２１から離れる側の端部は該回路ユニットの第１２ビアＶ１２を介して該回路ユニットの第２接続電極４４に接続され、第２接続部５２４の延出部５２１から離れる側の端部は次の行の回路ユニットの第１２ビアＶ１２を介して次の行の回路ユニットの第２接続電極４４に接続される。このように、１つの第２初期信号線５２は２つのユニット行の第１初期信号線に接続され得る。それにより、第１初期信号線と第２初期信号線はネット状構造を形成する。
【0181】
例示的な実施例では、延出部５２１のベースでの正投影の少なくとも一部は、第１電源線４１のベースでの正投影の範囲内に位置する。第１接続部５２３と第２接続部５２４のベースでの正投影の少なくとも一部は、第１初期信号線３１のベースでの正投影の範囲内に位置する。それにより、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることができる。
【0182】
本例示的な実施例では、後続に発光構造層を形成する過程は、上記実施例に基本的に近似する。陽極パターンを形成した後、第１陽極のベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも一部が重なる。第１画素開口の第１中心線と第２初期信号線の延出部の第２中心線は少なくとも一部が重なる。それにより、第１陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0183】
図１８ａは本開示の例示的な実施例による更なる駆動回路層の構造模式図であり、図１８ｂは図１８ａにおける第４導電層の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層における半導体層、第１導電層、第２導電層、第３導電層及び第４導電層におけるデータ信号線５１と陽極接続電極５３の構造は、上記実施例に基本的に近似する。相違点は、第４導電層における第２初期信号線５２が１つのユニット列における一部の回路ユニットに設置され、１つのユニット列における隣接する２つの第２初期信号線５２が互いに隔離されてもよいことである。
【0184】
図１８ａと図１８ｂに示すように、例示的な実施例では、第２初期信号線５２の主体部分はそれぞれＭ＋１行目のＮ列目の回路ユニットとＭ行目のＮ＋２列目の回路ユニットに設置される。第２初期信号線５２は該回路ユニットの第１２ビアＶ１２を介して該回路ユニットの第２接続電極４４に接続されるとともに、次の行の回路ユニットの第１２ビアＶ１２を介して次の行の回路ユニットの第２接続電極４４に接続される。
【0185】
例示的な実施形態では、少なくとも１つの第２初期信号線５２の主体構造は延出部５２１、第１接続部５２３及び第２接続部５２４を含み得る。延出部５２１、第１接続部５２３及び第２接続部５２４は図１７ｂに示す構造に近似してもよい。１つの第２初期信号線５２は２つのユニット行の第１初期信号線に接続されることにより、第１初期信号線と第２初期信号線はネット状構造を形成する。延出部５２１のベースでの正投影の少なくとも一部は、第１電源線４１のベースでの正投影の範囲内に位置する。第１接続部５２３と第２接続部５２４のベースでの正投影の少なくとも一部は、第１初期信号線３１のベースでの正投影の範囲内に位置する。それにより、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることができる。
【0186】
本例示的な実施例では、後続に発光構造層を形成する過程は、上記実施例に基本的に近似する。陽極パターンを形成した後、第１陽極と第２陽極のベースでの正投影と第２初期信号線のベースでの正投影には重なる領域が無くてもよい。第２初期信号線の延出部はいかなる画素開口を通過しない。それにより、第１陽極と第２陽極の平坦性を更に確保し、大視角の色かぶりを避けることができる。
【0187】
図１９ａは本開示の例示的な実施例による更なる駆動回路層の構造模式図であり、図１９ｂは図１９ａにおける第４導電層の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層における半導体層、第１導電層、第２導電層、第３導電層及び第４導電層におけるデータ信号線５１と陽極接続電極５３の構造は、上記実施例に基本的に近似する。相違点は、第４導電層における第２初期信号線５２が第Ｎ＋１ユニット列と第Ｎ＋３ユニット列に設置され、ユニット列における各回路ユニットの第２初期信号線５２が互いに接続されることである。
【0188】
図１９ａと図１９ｂに示すように、例示的な実施例では、Ｎ＋１列目とＮ＋３列目の回路ユニットにおける第２接続電極４４は互いに接続される第１部と第２部を含む。第２初期信号線５２の主体部分は第２方向Ｙに沿って延出する。第２初期信号線５２は各回路ユニットにおける第１２ビアＶ１２を介して第２接続電極４４の第２部に接続される。それにより、第１初期信号線と第２初期信号線はネット状構造を形成する。
【0189】
例示的な実施例では、Ｍ行目のＮ＋１列目の回路ユニットにおける第２初期信号線５２の形状は、Ｍ＋１行目のＮ＋３列目の回路ユニットにおける第２初期信号線５２の形状と同じであってもよい。Ｍ＋１行目のＮ＋１列目の回路ユニットにおける第２初期信号線５２の形状は、Ｍ行目のＮ＋３列目の回路ユニットにおける第２初期信号線５２の形状と同じであってもよい。
【0190】
例示的な実施形態では、１つの回路ユニットにおける第２初期信号線５２は延出部５２５と接続部５２６を含み得る。延出部５２５は主体部分が第２方向Ｙに沿って延出する折れ線であってもよい。接続部５２６は主体部分が第１方向Ｘに沿って延出する直線であってもよい。例示的な実施例では、接続部５２６の延出部５２５から離れる側の端部は第１２ビアＶ１２を介して第２接続電極４４に接続される。
【0191】
例示的な実施例では、延出部５２５のベースでの正投影の少なくとも一部は第１電源線４１のベースでの正投影の範囲内に位置することにより、第１電源線４１は第２初期信号線５２による画素駆動回路の肝要なノードへの影響を効果的に遮断し、初期信号による画素駆動回路の肝要なノードの電位への影響を避けるだけでなく、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることもできる。
【0192】
例示的な実施例では、接続部５２６のベースでの正投影の少なくとも一部は第１初期信号線３１のベースでの正投影の範囲内に位置することにより、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることができる。
【0193】
例示的な実施形態では、隣接する第２初期信号線５２の間に置かれるユニット列の数は特に限定されず、需要に応じて設定されてもよく、本開示ではそれを限らない。
【0194】
本例示的な実施例では、後続に発光構造層を形成する過程は、上記実施例に基本的に近似する。陽極パターンを形成した後、第３陽極と第４陽極のベースでの正投影と第２初期信号線の接続部のベースでの正投影は少なくとも一部が重なるが、第１陽極と第２陽極のベースでの正投影と第２初期信号線のベースでの正投影は重ならず、第１画素開口と第２画素開口のベースでの正投影と第２初期信号線のベースでの正投影は重ならず、即ち第２初期信号線は第１画素開口と第２画素開口を通過しない。それにより、第１陽極と第２陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0195】
本例示的な実施例では、第２初期信号線は第１緑色画素開口及び／又は第２緑色画素開口を通過するため、第１緑色画素開口及び／又は第２緑色画素開口の所在する領域は平坦層の厚さの増加等の手段により第３陽極及び／又は第４陽極の平坦性を改善することができる。
【0196】
例示的な実施例では、第２初期信号線５２は第Ｎ＋１ユニット列と第Ｎ＋３ユニット列における一部の回路ユニットに設置されてもよく、１つのユニット列における隣接する２つの第２初期信号線５２は互いに隔離されてもよい。例えば、第２初期信号線５２の主体部分はそれぞれＭ行目のＮ＋１列目の回路ユニットとＭ＋１行目のＮ＋３列目の回路ユニットに設置されることにより、後続に形成される第３陽極のベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも一部が重なるが、第４陽極のベースでの正投影と第２初期信号線の延出部のベースでの正投影は重なる領域がない。また、例えば、第２初期信号線５２の主体部分はそれぞれＭ＋１行目のＮ＋１列目の回路ユニットとＭ行目のＮ＋３列目の回路ユニットに設置されることにより、後続に形成される第４陽極のベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも一部が重なるが、第３陽極のベースでの正投影と第２初期信号線の延出部のベースでの正投影は重なる領域がない。本開示ではそれを限らない。
【0197】
図２０ａは本開示の例示的な実施例による更なる駆動回路層の構造模式図であり、図２０ｂは図２０ａにおける第４導電層の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層における半導体層、第１導電層、第２導電層、第３導電層及び第４導電層におけるデータ信号線５１と陽極接続電極５３の構造は、上記実施例に基本的に近似する。相違点は、第４導電層における第２初期信号線５２がそれぞれ第Ｎユニット列、第Ｎ＋１ユニット列、第Ｎ＋２ユニット列及び第Ｎ＋３ユニット列に設置され、少なくとも１つのユニット列における各回路ユニットの第２初期信号線５２が互いに接続されることである。
【0198】
図２０ａと図２０ｂに示すように、例示的な実施例では、少なくとも１列の回路ユニットにおける第２接続電極４４は互いに接続される第１部と第２部を含む。第２初期信号線５２の主体部分は第２方向Ｙに沿って延出し、第２初期信号線５２は各回路ユニットにおける第１２ビアＶ１２を介して第２接続電極４４の第２部に接続されることにより、第１初期信号線と第２初期信号線はネット状構造を形成し、初期信号線の抵抗を最大限に低減し、初期電圧の圧力降下を減少し、表示基板における初期電圧の均一性を効果的に向上させ、表示均一性を効果的に向上させ、表示品質と表示効果を向上させる。
【0199】
例示的な実施形態では、第Ｎユニット列と第Ｎ＋２ユニット列において、１つの回路ユニットの第２初期信号線５２は延出部５２１と接続部５２２を含み得る。延出部５２１は主体部分が第２方向Ｙに沿って延出する折れ線であってもよい。接続部５２２は主体部分が第１方向Ｘに沿って延出する直線であってもよい。例示的な実施例では、接続部５２２の延出部５２１から離れる側の端部は第１２ビアＶ１２を介して第２接続電極４４に接続される。
【0200】
例示的な実施形態では、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列において、１つの回路ユニットの第２初期信号線５２は延出部５２５と接続部５２６を含み得る。延出部５２５は主体部分が第２方向Ｙに沿って延出する折れ線であってもよい。接続部５２６は主体部分が第１方向Ｘに沿って延出する直線であってもよい。例示的な実施例では、接続部５２６の延出部５２５から離れる側の端部は第１２ビアＶ１２を介して第２接続電極４４に接続される。
【0201】
例示的な実施例では、延出部５２１と延出部５２５のベースでの正投影の少なくとも一部は第１電源線４１のベースでの正投影の範囲内に位置することにより、第１電源線４１は第２初期信号線５２による画素駆動回路の肝要なノードへの影響を効果的に遮断し、初期信号による画素駆動回路の肝要なノードの電位への影響を避けるだけでなく、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることもできる。
【0202】
例示的な実施例では、接続部５２２と接続部５２６のベースでの正投影の少なくとも一部は第１初期信号線３１のベースでの正投影の範囲内に位置することにより、レイアウト空間を充分に利用して、第２初期信号線の設置による光透過率への影響を避け、表示効果を向上させることができる。
【0203】
本例示的な実施例では、後続に発光構造層を形成する過程は、上記実施例に基本的に近似する。陽極パターンを形成した後、第１陽極、第２陽極、第３陽極及び第４陽極のベースでの正投影と第２初期信号線のベースでの正投影は少なくとも一部が重なる。第１画素開口の第１中心線と第２初期信号線の延出部の第２中心線は少なくとも一部が重なる。第２画素開口の第３中心線とデータ信号線の第４中心線は少なくとも一部が重なる。それにより、各陽極の平坦性の間の差異の除去に寄与し、大視角の色かぶりを避けることができる。第２初期信号線は第１緑色画素開口及び／又は第２緑色画素開口を通過するため、第１緑色画素開口及び／又は第２緑色画素開口の所在する領域は平坦層の厚さの増加等の手段により第３陽極及び／又は第４陽極の平坦性を改善することができる。
【0204】
例示的な実施例では、第２初期信号線５２は第Ｎユニット列、第Ｎ＋１ユニット列、第Ｎ＋２ユニット列及び第Ｎ＋３ユニット列における一部の回路ユニットに設置されてもよく、１つのユニット列における隣接する２つの第２初期信号線５２は互いに隔離されてもよい。例えば、第Ｎユニット列と第Ｎ＋２ユニット列において、隣接する回路ユニットの第２初期信号線５２は互いに接続されてもよいが、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列において、第２初期信号線５２はＭ行目のＮ＋１列目の回路ユニットとＭ＋１行目のＮ＋３列目の回路ユニットのみに設置されてもよく、又は、第２初期信号線５２はＭ行目のＮ＋３列目の回路ユニットとＭ＋１行目のＮ＋１列目の回路ユニットのみに設置されてもよい。また、例えば、第Ｎ＋１ユニット列と第Ｎ＋３ユニット列において、隣接する回路ユニットの第２初期信号線５２は互いに接続されてもよいが、第Ｎユニット列と第Ｎ＋２ユニット列において、第２初期信号線５２はＭ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットのみに設置されてもよく、又は、第２初期信号線５２はＭ行目のＮ＋２列目の回路ユニットとＭ＋１行目のＮ列目の回路ユニットのみに設置されてもよい。更に、例えば、第２初期信号線５２はＭ行目のＮ列目の回路ユニットとＭ＋１行目のＮ＋２列目の回路ユニットのみに設置されてもよい。又は、第２初期信号線５２はＭ行目のＮ＋２列目の回路ユニットとＭ＋１行目のＮ列目の回路ユニットのみに設置されてもよい。又は、第２初期信号線５２はＭ行目のＮ＋１列目の回路ユニットとＭ＋１行目のＮ＋３列目の回路ユニットのみに設置されてもよい。又は、第２初期信号線５２はＭ行目のＮ＋３列目の回路ユニットとＭ＋１行目のＮ＋１列目の回路ユニットのみに設置されてもよい。本開示ではそれを限らない。
【0205】
図２１ａは本開示の例示的な実施例による陽極パターンが形成された後の他の模式図であり、図２１ｂは図２１ａにおける陽極の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層の構造は上記実施例に基本的に近似する。第４導電層における第２初期信号線５２は第Ｎユニット列、第Ｎ＋１ユニット列、第Ｎ＋２ユニット列及び第Ｎ＋３ユニット列に設置され、ユニット列における各回路ユニットの第２初期信号線５２は互いに接続される。相違点は、発光構造層の陽極がダイヤモンド形の方式で配列されて、ＲＧＢＧ画素配列を形成することである。
【0206】
図２１ａと図２１ｂに示すように、陽極パターンは赤色発光デバイスの第１陽極７１Ａ、青色発光デバイスの第２陽極７１Ｂ、第１緑色発光デバイスの第３陽極７１Ｃ、及び第２緑色発光デバイスの第４陽極７１Ｄを含んでもよい。第１陽極７１Ａの所在する領域には赤色光線を射出する赤色サブ画素Ｒを形成してもよく、第２陽極７１Ｂの所在する領域には青色光線を射出する青色サブ画素Ｂを形成してもよく、第３陽極７１Ｃの所在する領域には緑色光線を射出する第１緑色サブ画素Ｇ１を形成してもよく、第４陽極７１Ｄの所在する領域には緑色光線を射出する第２緑色サブ画素Ｇ２を形成してもよい。赤色サブ画素Ｒと青色サブ画素Ｂは第２方向Ｙに沿って順次に設置され、第１緑色サブ画素Ｇ１と第２緑色サブ画素Ｇ２は第１方向Ｘに沿って順次に設置される。第１緑色サブ画素Ｇ１は赤色サブ画素Ｒと青色サブ画素Ｂの第１方向Ｘとの逆方向側に設置され、第２緑色サブ画素Ｇ２は赤色サブ画素Ｒと青色サブ画素Ｂの第１方向Ｘ側に設置される。赤色サブ画素Ｒ、青色サブ画素Ｂ、第１緑色サブ画素Ｇ１及び第２緑色サブ画素Ｇ２は１つの画素ユニットを構成する。
【0207】
例示的な実施例では、１つの画素ユニットにおいて、第１陽極７１ＡはＭ行目のＮ列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第２陽極７１ＢはＭ＋１行目のＮ列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第３陽極７１ＣはＭ行目のＮ＋１列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第４陽極７１ＤはＭ行目のＮ－１列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。他の画素ユニットにおいて、第１陽極７１ＡはＭ＋１行目のＮ＋２列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第２陽極７１ＢはＭ行目のＮ＋２列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第３陽極７１ＣはＭ行目のＮ＋１列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。第４陽極７１ＤはＭ行目のＮ＋３列目の回路ユニットにおける第１４ビアＶ１４を介して該回路ユニットにおける陽極接続電極５３に接続される。
【0208】
例示的な実施形態では、第１陽極７１Ａと第２陽極７１Ｂのベースでの正投影と第２初期信号線の延出部のベースでの正投影は少なくとも一部が重なってもよく、第３陽極７１Ｃと第４陽極７１Ｄのベースでの正投影と第２初期信号線の接続部のベースでの正投影は少なくとも一部が重なってもよい。
【0209】
例示的な実施例では、異なる画素ユニットにおける陽極の形状と位置は同じであってもよく、異なってもよい。１つの画素ユニットにおける４つのサブ画素の陽極の形状と面積は同じであってもよく、異なってもよい。本開示ではそれを限らない。
【0210】
図２２ａは本開示の例示的な実施例による画素定義層パターンが形成された後の他の模式図であり、図２２ｂは図２２ａにおける画素定義層の平面模式図であり、８つの回路ユニット（２つのユニット行、４つのユニット列）の平面構造を示す。例示的な実施形態では、本例示的な実施例による駆動回路層と陽極の構造は上記実施例に基本的に近似する。相違点は、発光構造層における画素定義層７２の開口がダイヤモンド形の方式で配列されることである。
【0211】
図２２ａと図２２ｂに示すように、画素定義層７２のパターンは第１陽極７１Ａを露出させる第１画素開口７３Ａ、第２陽極７１Ｂを露出させる第２画素開口７３Ｂ、第３陽極７１Ｃを露出させる第３画素開口７３Ｃ、及び第４陽極７１Ｄを露出させる第４画素開口７３Ｄを含んでもよい。
【0212】
例示的な実施例では、第１画素開口７３Ａのベースでの正投影は第１中心線Ｚ１を有し、第２初期信号線５２の延出部のベースでの正投影は第２中心線を有する。第２画素開口７３Ｂのベースでの正投影は第３中心線Ｚ３を有し、データ信号線５１のベースでの正投影は第４中心線を有する。第１中心線Ｚ１は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第１画素開口７３Ａのベースでの正投影を平等に分ける線である。第２中心線は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第２初期信号線の延出部のベースでの正投影を平等に分ける線である。第３中心線Ｚ３は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいて第２画素開口７３Ｂのベースでの正投影を平等に分ける線である。第４中心線は第２方向Ｙに沿って延出し且つ第１方向Ｘにおいてデータ信号線のベースでの正投影を平等に分ける線である。
【0213】
本開示に説明される「Ａを平等に分ける」ことは、中心線によりＡのベースでの正投影の両側の面積が基本的に等しいことであってもよい。両側の面積が基本的に等しいことは、プロセス又は公差による許容範囲内のズレが存在してもよい。例えば、両側の面積の割合は約０．８～１．２である。本開示に説明される「ＡとＢが重なる」ことは、ＡとＢが完全に重なることを要求せず、プロセス又は公差による許容範囲内のズレが存在してもよい。
【0214】
例示的な実施例では、第１中心線Ｚ１と第３中心線Ｚ３は少なくとも一部が重なってもよい。第２中心線と第４中心線は第１中心線Ｚ１の両側に位置してもよい。第２中心線と第４中心線は第３中心線の両側に位置してもよい。
【0215】
例示的な実施例では、第２初期信号線の第２中心線とデータ信号線の第４中心線は第１画素開口の第１中心線Ｚ１に関して対称に設置されてもよい。第２初期信号線の第２中心線とデータ信号線の第４中心線は第２画素開口の第３中心線Ｚ３に関して対称に設置されてもよい。本開示では、第２初期信号線の延出部とデータ信号線がそれぞれ第１画素開口７３Ａの第１中心線又は第２画素開口７３Ｂの第３中心線の両側に位置するように設定されることにより、第１陽極と第２陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0216】
本開示に説明される「中心線Ａと中心線Ｂが中心線Ｃに関して対称に設置される」こととは、中心線Ａと中心線Ｃとの距離と、中心線Ｂと中心線Ｃとの距離との割合が約０．８～１．２であることを指す。
【0217】
例示的な実施例では、陽極の回路ユニットでの位置を調整することにより、第２初期信号線の第２中心線はいずれも第１画素開口の第１中心線及び第２画素開口の第３中心線と重なり、又は、データ信号線の第４中心線はいずれも第１画素開口の第１中心線及び第２画素開口の第３中心線と重なる。本開示ではそれを限らない。
【0218】
例示的な実施例では、第３画素開口７３Ｃのベースでの正投影は第５中心線Ｚ５を有し、第４画素開口７３Ｄのベースでの正投影は第６中心線Ｚ６を有し、第２初期信号線５２の接続部のベースでの正投影は第７中心線を有する。第５中心線Ｚ５は第１方向Ｘに沿って延出し且つ第２方向Ｙにおいて第３画素開口７３Ｃのベースでの正投影を平等に分ける線である。第６中心線Ｚ６は第１方向Ｘに沿って延出し且つ第２方向Ｙにおいて第４画素開口７３Ｄのベースでの正投影を平等に分ける線である。第７中心線は第１方向Ｘに沿って延出し且つ第２方向Ｙにおいて第２初期信号線５２の接続部のベースでの正投影を平等に分ける線である。
【0219】
例示的な実施例では、第５中心線Ｚ５と第７中心線は少なくとも一部が重なってもよく、第６中心線Ｚ６と第７中心線は少なくとも一部が重なる。本開示では、第３画素開口７３Ｃの第５中心線と第２初期信号線の接続部の第７中心線は少なくとも一部が重なり、第４画素開口７３Ｄの第６中心線と第２初期信号線の接続部の第７中心線は少なくとも一部が重なるように設定されることにより、第３陽極と第４陽極の平坦性を確保し、大視角の色かぶりを避けることができる。
【0220】
本開示の上記構造及びその製造過程は例示的なものに過ぎない。例示的な実施形態では、実際の需要に応じて対応の構造を変更したり、構成プロセスを増加又は減少したりすることができる。例えば、第１初期信号線は第１導電層（ＧＡＴＥ １）に設置されてもよい。また、例えば、第２初期信号線は第３導電層（ＳＤ１）に設置されてもよく、第１電源線は第４導電層（ＳＤ２）に設置されてもよい。本開示ではそれを限らない。本開示による表示基板は画素駆動回路を備える他の表示装置に適用され得る。本開示ではそれを限らない。
【0221】
本開示は、上記実施例による表示基板を製造するための表示基板の製造方法を更に提供する。例示的な実施例では、前記表示基板はベースに設置される駆動回路層、及び前記駆動回路層の前記ベースから離れる側に設置される発光構造層を含み、前記駆動回路層は複数の回路ユニットを含み、前記発光構造層は複数の発光デバイスを含み、少なくとも１つの回路ユニットは第１電源線、初期信号線及び画素駆動回路を含み、前記初期信号線は第１方向に沿って延出する第１初期信号線及び第２方向に沿って延出する第２初期信号線を含み、前記第１方向は第２方向と交差し、前記製造方法は、
前記第１方向に沿って延出する第１初期信号線をベースに形成することと、
前記第２方向に沿って延出する第２初期信号線を形成し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なることと、を含む。
前記第１方向に沿って延出する第１初期信号線をベースに形成することと、
前記第２方向に沿って延出する第２初期信号線を形成し、前記第２初期信号線のベースでの正投影と前記第１電源線のベースでの正投影は少なくとも一部が重なることと、を含む。
【0222】
本開示による表示基板の製造方法で製作される表示基板については、その実現原理と実現効果は類似し、ここで繰り返して説明しない。
【0223】
本開示は表示装置を更に提供し、表示装置は上記の表示基板を備える。表示装置は携帯電話、タブレット、テレビ、モニター、ラップトップ、デジタルフレーム、ナビゲーター等の表示機能を備える製品又は部品であってもよい。本発明の実施例ではそれを限らない。
【0224】
以上は本開示に開示された実施形態であるが、前記内容は本開示を理解しやすくするために用いた実施形態であり、本発明を制限するためのものではない。当業者は、本開示に開示される趣旨及び範囲を逸脱せずに、実施形態及び細部に対していかなる修正及び変更を行うことができるが、本発明の特許の保護範囲は添付の特許請求の範囲に準じる。
【符号の説明】
【0225】
１１ 第１活性層
１２ 第２活性層
１３ 第３活性層
１４ 第４活性層
１５ 第５活性層
１６ 第６活性層
１７ 第７活性層
２１ 第１走査信号線
２２ 第２走査信号線
２３ 発光制御線
２４ 第１電極プレート
３１ 第１初期信号線
３２ 第２電極プレート
３３ シールド電極
３４ 開口
３５ 電極プレート接続線
４１ 第１電源線
４２ データ接続電極
４３ 第１接続電極
４４ 第２接続電極
４５ 第３接続電極
５１ データ信号線
５２ 第２初期信号線
５３ 陽極接続電極
７１ 陽極
７２ 画素定義層
７３ 画素開口
１０１ ベース
１０２ 駆動回路層
１０３ 発光構造層
１０４ カプセル化層
３０１ 陽極
３０２ 画素定義層
３０３ 有機発光層
３０４ 陰極
４０１ 第１カプセル化層
４０２ 第２カプセル化層
４０３ 第３カプセル化層
１２ 第２活性層
１３ 第３活性層
１４ 第４活性層
１５ 第５活性層
１６ 第６活性層
１７ 第７活性層
２１ 第１走査信号線
２２ 第２走査信号線
２３ 発光制御線
２４ 第１電極プレート
３１ 第１初期信号線
３２ 第２電極プレート
３３ シールド電極
３４ 開口
３５ 電極プレート接続線
４１ 第１電源線
４２ データ接続電極
４３ 第１接続電極
４４ 第２接続電極
４５ 第３接続電極
５１ データ信号線
５２ 第２初期信号線
５３ 陽極接続電極
７１ 陽極
７２ 画素定義層
７３ 画素開口
１０１ ベース
１０２ 駆動回路層
１０３ 発光構造層
１０４ カプセル化層
３０１ 陽極
３０２ 画素定義層
３０３ 有機発光層
３０４ 陰極
４０１ 第１カプセル化層
４０２ 第２カプセル化層
４０３ 第３カプセル化層
【図1】
【図2a】
【図2b】
【図3】
【図4】
【図5】
【図6a】
【図6b】
【図7】
【図8a】
【図8b】
【図9a】
【図9b】
【図10a】
【図10b】
【図11a】
【図11b】
【図12a】
【図12b】
【図13a】
【図13b】
【図14a】
【図14b】
【図15a】
【図15b】
【図16a】
【図16b】
【図17a】
【図17b】
【図18a】
【図18b】
【図19a】
【図19b】
【図20a】
【図20b】
【図21a】
【図21b】
【図22a】
【図22b】
【国際調査報告】