特表 2024-523110 はんだ付けおよびワイヤボンディングが可能な部分マーキングを備えた半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-28

(54)【発明の名称】はんだ付けおよびワイヤボンディングが可能な部分マーキングを備えた半導体装置

(51)【国際特許分類】

   H01L 23/00 20060101AFI20240621BHJP

【ＦＩ】

H01L23/00 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023569844

(86)(22)【出願日】2022-05-26

(85)【翻訳文提出日】2024-01-04

(86)【国際出願番号】 US2022031011

(87)【国際公開番号】W WO2022260864

(87)【国際公開日】2022-12-15

(31)【優先権主張番号】17/345,086

(32)【優先日】2021-06-11

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】516132747

【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100184343

【弁理士】

【氏名又は名称】川崎 茂雄

(74)【代理人】

【識別番号】100112911

【弁理士】

【氏名又は名称】中野 晴夫

(72)【発明者】

【氏名】バーター，マーガレット

(72)【発明者】

【氏名】ボールズ，ティモシー

(57)【要約】

半導体装置（１００）に識別可能なマークまたは英数字テキストをマーキングする技術は、装置の耐圧能力に影響を与えず、端子のはんだ付け性およびボンディング性を損なうことなく、装置の電気端子上に高コントラストで容易に識別可能なマークをもたらす。この方法では、パラジウムのパターン化された層としてマーク（２０２）を端子（１０２）に堆積するため、端子（１０２）のベース金属とのコントラストが良好で、端子のはんだ付け性とボンディング性を維持できる。

【特許請求の範囲】

【請求項1】

金属パッドを含む端子と、
端子上に堆積されたパラジウムのパターン化された層であって、端子上にマークを形成するパターン化された層と、を含む半導体装置。

【請求項2】

端子は、金、銅、銀、またはアルミニウムの少なくとも１つである請求項１に記載の半導体装置。

【請求項3】

パラジウムのパターン化された層は、蒸着、リフトオフプロセス、エッチング、スパッタリング、またはめっきの少なくとも１つにより端子上に堆積される請求項１に記載の半導体装置。

【請求項4】

マークは、記号、英数字テキストの行、または英数字テキストの複数行のうちの少なくとも１つである請求項１に記載の半導体装置。

【請求項5】

半導体装置は、コンデンサ、ダイオード、トランジスタ、サイリスタ、抵抗器、インダクタ、またはフィルタのいずれかである請求項１に記載の半導体装置。

【請求項6】

パラジウムのパターン化された層の端子への付加は、端子のはんだ付け性およびワイヤボンディング性を維持する請求項１に記載の半導体装置。

【請求項7】

半導体装置は、半導体装置上の構成要素間で、１０００ボルト以上のスタンドオフ電圧に耐えることができる請求項１に記載の半導体装置。

【請求項8】

請求項１に記載の半導体装置を製造する半導体装置製造システム。

【請求項9】

第１のメタライゼーションプロセスにより形成され、第２のメタライゼーションプロセスにより電気端子上に堆積されたパラジウム層により形成されたマークを含む電気コンタクト、を含む半導体装置。

【請求項10】

電気コンタクトは、金、銅、銀、またはアルミニウムの少なくとも１つで形成され、
マークは、記号、英数字テキストの行、または英数字テキストの複数行のうちの少なくとも１つであり、
半導体装置は、コンデンサ、ダイオード、トランジスタ、サイリスタ、抵抗器、インダクタ、またはフィルタのいずれかである請求項９に記載の半導体装置。

【請求項11】

第２のメタライゼーションプロセスは、蒸発、リフトオフプロセス、エッチング、スパッタリング、またはメッキのうちの少なくとも１つを使用して、電気コンタクト上にパラジウムの層を堆積させる工程であり、
第２のメタライゼーションプロセスによる電気コンタクトへのパラジウム層の付加は、電気コンタクトのはんだ付け性およびワイヤボンディング性を維持する請求項９に記載の半導体装置。

【請求項12】

半導体装置は、半導体装置上の構成要素間で、１０００ボルト以上のスタンドオフ電圧を支持する請求項９に記載の半導体装置。

【請求項13】

半導体装置をマーキングする方法であって、
半導体装置上に少なくとも１つの電気端子をもたらす製造中に、第１のメタライゼーションプロセスを半導体装置に実施する工程、および、
少なくとも１つの電気端子の内の１つの電気端子の上にパラジウムマークを堆積させる第２のメタライゼーションプロセスを実施する工程、を含む方法。

【請求項14】

第１のメタライゼーションプロセスを実施する工程は、金、銅、銀、またはアルミニウムのうちの少なくとも１つを用いて、少なくとも１つの電気端子を形成する工程を含み、
第２のメタライゼーションプロセスを実行する工程は、蒸着、リフトオフプロセス、エッチング、スパッタリング、またはメッキのうちの少なくとも１つによりパラジウムマークを堆積する工程を含む請求項１３に記載の方法。

【請求項15】

第１のメタライゼーションプロセスを実施する工程は、金、銅、銀、またはアルミニウムのうちの少なくとも１つを用いて少なくとも１つの電気端子を形成する工程を含み、
第２のメタライゼーションプロセスを実施する工程は、記号、英数字テキストの行、または英数字テキストの複数行のうちの少なくとも１つを規定するパターンで、電気端子上にパラジウムマークを堆積させる工程を含む請求項１３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般に半導体装置に関し、特に半導体製造技術に関する。

【背景技術】

【0002】

装置を一意に識別するか、または装置に関する他の情報を伝える記号または英数字情報を半導体装置にマーキングすることは、しばしば有益である。しかしながら、半導体装置のマーキングは、これらの装置が小型化され続けるにつれて、より困難になる。さらに、このようなマーキングは、能動接合を取り囲む寄生容量、寄生インダクタンス、または誘電体スタックアップを増加または変化させる可能性がある。その結果、これらのマーキングは、特に高周波数および高電圧において、装置の構造、その後の組立制約、または電気的動作を妨害または変更する可能性がある。

【0003】

上述の説明は、単に半導体マーキングの文脈的な概要を提供することを意図したものであり、網羅的であることを意図したものではない。

【発明の概要】

【0004】

以下は、本明細書に記載されるいくつかの態様の基本的な理解を提供するために、簡略化した概要を示す。この概要は、開示された主題の広範な概要ではない。本開示の重要な鍵や重要な要素を特定することも、その範囲を画定することも意図していない。その唯一の目的は、後に提示される、より詳細な説明の前段階として、簡略化された形態でいくつかの概念を提示することである。

【0005】

１つまたは複数の実施形態では、金属パッドを含む端子と、端子上に堆積されたパラジウムのパターン化された層とを含み、パターン化された層が端子上にマークを形成する、半導体装置が提供される。

【0006】

また、１つまたは複数の実施形態によれば、第１のメタライゼーションプロセスによって形成された電気コンタクトを含み、第２のメタライゼーションプロセスによって電気端子上に堆積されたパラジウムの層によって形成されたマークを含む、半導体装置が提供される。

【0007】

また、１つまたは複数の実施形態によれば、半導体装置にマーキングするための方法であって、半導体装置上の少なくとも１つの電気端子をもたらす製造中の半導体装置に対して第１のメタライゼーションプロセスを実行する工程と、少なくとも１つの電気端子の電気端子上にパラジウムマークを堆積させる第２のメタライゼーションプロセスを実行する工程と、を含む方法が提供される。

【0008】

上記および関連する目的を達成するために、特定の例示的な態様を、以下の説明および付属図面に関連して本明細書に記載する。これらの態様は、実施可能な様々な態様を示すものであり、その全てが本明細書でカバーされることを意図している。他の利点および新規な特徴は、図面と併せて考慮すると、以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0009】

【図1】例示的な半導体装置の断面図である。

【図2】上部金属層の金属パッド上に形成された例示的な英数字マーキングを示す、例示的な半導体装置の上面図である。

【図3】様々なサイズの英数字マーキングがパラジウム層として堆積された金の金属層の画像である。

【図4】パラジウムマーキングの近影を提供する別の画像である。

【図5】パラジウムマーキングプロセスを含む、半導体装置を製造するための様々なプロセスを実施する、例示的な集積回路製造システムの一般化された図である。

【図6】半導体装置の金属層をマーキングするための例示的な非限定的方法のフローダイアグラムである。

【発明を実施するための形態】

【0010】

本明細書の開示は、図面を参照して説明され、ここで、同様の参照数字は、全体を通して同様の要素を参照するために使用される。以下の説明では、説明の目的で、主題の技術革新の完全な理解を提供するために、多数の具体的な詳細が記載される。しかしながら、様々な開示された態様は、これらの具体的な詳細がなくても実施可能であることは明らかであろう。他の例では、主題の革新の説明を容易にするために、周知の構造および装置がブロックダイアグラムの形態で示される。

【0011】

図１は、例示的な半導体装置１００の断面図である。半導体装置１００は、図１では数キロボルトのコンデンサとして描かれているが、本明細書で説明するマーキング技術は、ダイオード、トランジスタ（例えば、バイポーラ接合トランジスタ、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタなど）、サイリスタ、抵抗器、インダクタ、フィルタ、または他のそのような装置を含むが、これらに限定されない、実質的にあらゆるタイプの受動または能動半導体装置に適用可能であることを理解されたい。この例では、半導体装置１００は、装置の下部端子として機能するシリコン基板１０８の層を含み、その上に裏面メタライゼーション１０６の層が形成されている。シリコン基板１０８の上面には、１つ以上の誘電体層１１６（二酸化シリコン、窒化シリコンなど）が堆積されている。誘電体層１１６の上には、低温酸化物層１２０とドープされたポリシリコン１１４が堆積される。ドープされたポリシリコン１１４上には、上部装置端子となる上部金属層１０２が形成され、ワイヤなどの導体がボンディングされる金属パッドが得られる。窒化シリコン層１１８およびベンゾシクロブテン（ＢＣＢ）層１１２が、上部金属層１０２の周囲に堆積される。上述のように、この設計およびタイプの半導体装置は例示を意図したものに過ぎず、本明細書で説明するマーキング技術は、図１に図示した半導体装置の設計またはタイプに限定されると解釈されるものではない。

【0012】

装置（または装置のタイプ）を一意に識別するため、または装置に関する他の情報を提供するために、英数字情報または他のシンボルで半導体装置をマーキングすることは、場合によっては有益である。能動半導体装置の種類によっては、対象フィールド外の誘電体レイアウトに文字や数字をエッチングすることでマーキングできるものもある。しかし、高耐圧のコンデンサなど、一部の装置には、装置の高耐圧を損なうことなく、この方法でマーキングできる誘電体が対象領域外にない。

【0013】

別の方法として、マーキングは、半導体装置の電気端子（例えば、図１に描かれた例では、上部金属層１０２の表面）に適用することができる。例示的なアプローチによれば、電気端子の一部を除去して、角を面取りしたり、特徴的な端子形状（例えば、長方形、正方形、六角形、八角形、円形など）を形成したりするなど、識別可能な方法で端子の形状を変更することができる。別のアプローチによれば、端子から材料を除去して、独特または認識可能な構成要素で配置された孔を形成することができる。しかし、装置の電気端子からの材料の除去に依存するアプローチは、寄生容量またはインダクタンスを変化させることにより、端子の電気的挙動を損なう可能性がある。また、端子の一部を除去すると、端子のはんだ付け性やワイヤへの接合能力が弱まるため、これらのアプローチによって端子の機械的動作が影響を受ける可能性もある。

【0014】

固有のキャパシタンスおよび耐圧能力を破壊しない方法で半導体装置にマークを付けるには、代わりに、高コントラストのマークを追加の金属層として電気端子上に堆積させることが考えられる。図２は、上部金属層２０２の金属パッド上に形成された例示的な英数字マーキング２０２を描いた例示的な半導体装置１００の上面図である。高周波、高電圧装置１００の場合、活性装置への信頼性の高い端子接続を確保するために、上部金属層２０２として金を使用することができる。従って、本明細書で説明する例では、金属層２０２として金を使用することを前提としている。しかしながら、本明細書で説明するマーキング技術は、銅、銀、またはアルミニウムを含むがこれらに限定されない他の材料で作られた電気端子に適用することができる。

【0015】

理想的には、マーキング２０２は、電気端子の金のメタライゼーションに対して高いコントラストを提供する一方で、端子の元の金の表面のはんだ付け性およびワイヤボンディング性を維持する必要がある。端子自体の一部を除去することなくこのようなマーキング２０２を適用するために、本明細書で説明する半導体装置製造プロセスの１つまたは複数の実施形態は、上部金属層２０２に適用される追加の金属層としてマーキング２０２を適用することができる。この追加金属層は、寄生キャパシタンスまたは寄生インダクタンスをほとんどまたは全く追加しない一方で、最終的な金属電気端子に採用されるベースメタライゼーションに対して著しい光学的コントラストを提供する金属材料から構成要素することができる。また、追加の金属層は、装置の絶縁誘電体設計を変更せず、はんだ付け性、ワイヤボンディング性、または他の後続のアセンブリ条件の点で、端子の機械的側面を損なうべきではない。

【0016】

これらの基準を念頭に置いて多くの実験を行った結果、本発明者らは、パラジウムメタライゼーションがこれらの要件を満たすと結論付けた。特に、この実験により、パラジウムの追加層を提供することによって形成されたマーキング２０２を有する金の電気端子に対して、はんだ付けおよびワイヤボンディングする能力が確認された。パラジウム層でマーキングされた金の端子は、はんだ接合部の剥離や層間剥離がなく、はんだ濡れ性が良好であることも確認された。ダイシェア試験の結果、得られたはんだ接合部は半導体材料そのものよりも強度が高いことが判明した。ワイヤボンドとリボンボンドを使用した試験は、３．１９９６グラム－力から９．６２２０グラム－力の範囲の荷重で実施され、すべての場合において、引っ張り試験は、ワイヤボンドの浮き上がり、剥離、または層間剥離を伴うことなく、ワイヤアタッチメント自体のヒール破断をもたらした。

【0017】

マーキング材料としてのパラジウム層の使用は、本発明者らによって、試験された他のメタライゼーションスキームと比較して優れた結果を達成することが見出された。例えば、本発明者らは、段差の高さまたは粒径の違いが２つの金層間に十分なコントラストをもたらすかどうかを確認するために、第２のパターン化された金膜を端子に追加することによって金の電気端子をマーキングしようと試みた。しかし、この方法では、マーキングを確認するのに十分なコントラストは得られなかった。本発明者らは、パターン化した白金を金の端子上に蒸着するメタライゼーション方式も検討した。この方法では、端子のはんだ付け性を維持しながら、許容可能なコントラストを有するマーキングが得られたが、得られたマーキング付き端子は、白金層の硬度のためにワイヤボンディング性試験に不合格であった。白金の代わりにニッケルを使用した同様のメタライゼーション方式もテストされ、同様の結果が得られた。さらに、マーキング材料としてチタンを使用した別のメタライゼーション方式もテストされた。合理的なコントラストを達成する一方で、このアプローチは、得られるマーキングされた端子のはんだ付け性および接合性を弱めることが判明した。

【0018】

パラジウム層またはパラジウムマーキングとは、パラジウム層／マーキングが少なくとも７５重量％のパラジウムを含むことを意味する。従って、本明細書の開示に従ったパラジウム層またはマーキングは、純パラジウム（少なくとも９９．９９重量％のパラジウム）、本質的に純パラジウム（少なくとも９９重量％のパラジウム）、実質的に純パラジウム（少なくとも９５重量％のパラジウム）、および少なくとも７５重量％のパラジウムを含むパラジウム合金を含む。パラジウム合金が上述した主な特性および性質を保持する限り、パラジウム合金に他の金属を含めることができる。

【0019】

図３は、様々なサイズの英数字のマーキング２０２がパラジウム層として蒸着された金の金属層２０２の画像３００である。図４は、パラジウムマーキング２０２の近影を提供する別の画像４００である。パラジウムマーキング２０２は、１つ以上の記号、１行の英数字テキスト、または複数行の英数字テキストを含むことができる。装置の電気端子上にパラジウムマーキング層を堆積するための任意の適切な技術は、本開示の１つまたは複数の実施形態の範囲内であり、蒸発、リフトオフプロセス、エッチング、スパッタリング堆積、メッキ、または他のこのような堆積プロセスを含むが、これらに限定されない。

【0020】

図５は、マスキング、エッチング、ドーピング、およびメタライゼーションプロセスを含む、半導体装置を製造するための様々なプロセス５０４を実施する例示的な半導体装置製造システム５０２の一般化されたダイアグラムである。メタライゼーションプロセスの一部として、システム５０２は、装置の導電性相互接続および電気端子（例えば、図１に描かれた例示的な装置１００の上部金属層１０２）を形成するために金属材料を堆積させる。金属材料は、例えば、金、アルミニウム、銅、銀、または他の金属を含むことができる。

【0021】

さらに、製造システムは、メタライゼーションプロセスの完了後にパラジウムマーキングプロセスを実施する。このパラジウムマーキングプロセスは、メタライゼーションプロセスによって形成された１つ以上の金属パッドまたは端子上に、パラジウムのパターン化された層または膜を堆積させる。パラジウムマーキングプロセスは、１行以上の英数字テキスト、１つ以上の記号、または別のタイプの識別可能なマーキングなど、所望のマーキングに対応する所定のパターンでパラジウムの層を堆積させることができる。

【0022】

本明細書で説明するように、半導体装置の最終的な金属電気端子をマーキングするためにパラジウムを使用すると、端子のメタライゼーションに対して高い光学的コントラストを有するマークが得られる。また、この方法では、端子から金属を除去するなどの機械的変形を必要としないため、得られるマークは寄生容量や寄生インダクタンスを追加せず、装置の絶縁誘電体設計を変更せず、端子のはんだ付け性やワイヤボンディング性を損なわない。装置のスタンドオフ電圧能力は影響を受けないため、このマーキング手法は、１０００ボルトを超えるスタンドオフ電圧をサポートする装置を含む、高電圧半導体装置に適している。

【0023】

図６は、主題出願の１つまたは複数の実施形態にかかる方法を示す。説明を簡単にする目的で、本明細書に示される方法論は、一連の行為として示され、説明されるが、いくつかの行為は、それに従って、本明細書に示され、説明されるものとは異なる順序で、および／または他の行為と同時に起こり得るので、主題の革新は、行為の順序によって限定されないことが理解される。例えば、当業者は、方法論が、状態図のような一連の相互に関連する状態または事象として代替的に表され得ることを理解するであろう。さらに、すべての図示された行為が、本革新に従った方法論を実施するために必要とされるとは限らない。さらに、相互作用図（単数または複数）は、異なるエンティティが方法論の異なる部分を実施する場合に、主題の開示に従った方法論、または方法を表すことができる。さらに、開示された例示的な方法のうちの２つ以上が、本明細書に記載された１つ以上の特徴または利点を達成するために、互いに組み合わせて実施され得る。

【0024】

図６は、半導体装置の金属層をマーキングするための例示的な、非限定的な方法論６００のフローダイアグラムである。方法論６００は、半導体装置を製造するための、より包括的な製造プロセスのサブプロセスであり得る。最初に、６０２において、製造中の半導体装置に対して第１のメタライゼーションステップが実行される。第１のメタライゼーションステップは、現在製造中の装置上に金属材料を堆積させて、装置の導電性相互接続および電気端子を形成することを含む。メタライゼーションステップに使用される材料は、例えば、金、アルミニウム、銅、銀、または他の適切な金属を含むことができる。

【0025】

６０４では、ステップ６０２で形成された電気端子上にパラジウムマーキングを堆積させる第２のメタライゼーション工程が実行される。このマーキングは、蒸発、リフトオフプロセス、エッチング、スパッタリング、メッキ、または他のそのような堆積プロセスを含むが、これらに限定されない、任意の適切な金属堆積技術を用いて堆積させることができる。パラジウムは、装置（または装置のタイプ）を識別するため、または装置に関する情報を伝達するために使用できる識別可能なマークまたは英数字テキストを形成するパターンで堆積させることができる。一部の実施形態では、第２のメタライゼーション工程は、電気端子以外の半導体装置のメタライゼーション層の別の金属成分上にパラジウムマーキングを堆積させても良い。

【0026】

本明細書全体を通して、「一実施形態（one embodiment）」、「ある実施形態（an embodiment）」、「一例（an example）」、「開示された態様（a disclosed aspect）
」、または「一態様（an aspect）」を参照することは、実施形態または態様に関連して説明される特定の特徴、構造、または特性が、本開示の少なくとも１つの実施形態または態様に含まれることを意味する。従って、本明細書を通じて様々な箇所で「一実施形態において（in one embodiment）」、「一態様において（in one aspect）」、または「一実施形態において（in an embodiment）」という表現が現れるが、必ずしもすべてが同じ実施形態を示すわけではない。さらに、特定の特徴、構造、または特性は、様々な開示された実施形態において任意の好適な方法で組み合わせることができる。

【0027】

本明細書で利用されるように、「構成要素（component）」、「システム（system）」、「エンジン（engine）」、「アーキテクチャ（architecture）」などの用語は、コンピュータ、または電子関連エンティティ、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア（例えば、実行中）のいずれか、またはファームウェアを示すことを意図している。例えば、構成要素は、１つまたは複数のトランジスタ、メモリセル、トランジスタまたはメモリセルの配列、ゲートアレイ、プログラマブルゲートアレイ、特定用途向け集積回路、コントローラ、プロセッサ、プロセッサ上で実行されるプロセス、半導体メモリ、コンピュータなどにアクセスまたはインタフェイスするオブジェクト、実行可能ファイル、プログラムまたはアプリケーション、またはそれらの適切な組み合わせとすることができる。構成要素は、消去可能プログラミング（例えば、消去可能メモリに少なくとも部分的に記憶されたプロセス命令）またはハードプログラミング（例えば、製造時に消去不可能メモリに焼き付けられたプロセス命令）を含むことができる。

【0028】

例示として、メモリから実行されるプロセスおよびプロセッサの両方が、構成要素であり得る。別の例として、アーキテクチャは、電子ハードウェアの配置（例えば、並列または直列トランジスタ）、処理命令、および電子ハードウェアの配置に適した方法で処理命令を実装するプロセッサを含むことができる。さらに、アーキテクチャは、単一の構成要素（例えば、トランジスタ、ゲートアレイなど）または構成要素の配置（例えば、トランジスタの直列または並列配置、プログラム回路と接続されたゲートアレイ、電源リード、電気接地、入力信号線および出力信号線など）を含むことができる。システムは、１つまたは複数のアーキテクチャと同様に、１つまたは複数の構成要素を含むことができる。一例のシステムは、交差した入力／出力ラインおよびパスゲートトランジスタ、ならびに電源（複数可）、信号発生器（複数可）、通信バス（複数可）、コントローラ、Ｉ／Ｏインタフェイス、アドレスレジスタなどを含むスイッチングブロックアーキテクチャを含むことができる。定義に重複があることが予想され、アーキテクチャまたはシステムは、独立した構成要素、または別のアーキテクチャ、システムなどの構成要素であり得ることを理解されたい。

【0029】

上述の内容は、主題の技術革新の例を含む。もちろん、主題の技術革新を説明する目的で、構成要素または方法論の考えられるすべての組み合わせを説明することは不可能であるが、当業者であれば、主題の技術革新のさらに多くの組み合わせおよび順列が可能であることを認識することができる。従って、開示された主題は、本開示の精神および範囲内に入る全てのそのような変更、修正および変形を包含することが意図される。さらに、用語「含む（includes）」、「含む（including）」、「有する（has）」または「有する（having）」およびそれらの変形が詳細な説明または特許請求の範囲のいずれかで使用される限りにおいて、そのような用語は、特許請求の範囲において経過的な単語として採用される場合に解釈される「含む（comprising）」という用語と同様の方法で包括的であることを意図する。

【0030】

さらに、「例示的」という語は、本明細書において、例、実例、または説明として役立つことを意味するために使用される。本明細書において「例示的（exemplary）」として記載される態様または設計は、必ずしも他の態様または設計よりも好ましいまたは有利であると解釈されるものではない。むしろ、例示的という言葉の使用は、具体的な方法で概念を提示することを意図している。本出願において使用される場合、用語「または（or）」は、排他的な「または（or）」ではなく、包括的な「または（or）」を意味することが意図される。すなわち、別段の指定がない限り、または文脈から明らかでない限り、「ＸがＡまたはＢを採用する」とは、自然な包括的順列のいずれかを意味することを意図している。つまり、ＸがＡを採用している場合、ＸがＢを採用している場合、またはＸがＡとＢの両方を採用している場合、前述のいずれの場合でも「ＸがＡまたはＢを採用する」は満たされる。

【0031】

加えて、本出願および添付の特許請求の範囲で使用される冠詞「ある（ａ）」および「ある（ａｎ）」は、別段の指定がない限り、または文脈から単数形に向けられていることが明らかでない限り、一般に「１つまたは複数（one or more）」を意味すると解釈されるべきである。

【0032】

さらに、詳細な説明のいくつかの部分は、電子メモリ内のデータビットに対するアルゴリズムまたはプロセス操作の観点から提示されてきた。これらのプロセス記述または表現は、当業者によって採用されるメカニズムであり、その仕事の本質を他の同等の当業者に効果的に伝達するために使用される。ここでいうプロセスとは、一般に、所望の結果をもたらす自己矛盾のない一連の行為である。行為とは、物理量の物理的操作を必要とするものである。典型的には、必ずしもそうではないが、これらの量は、記憶、転送、結合、比較、および／またはその他の操作が可能な電気信号および／または磁気信号の形をとる。

【0033】

主に一般的な使用法の理由から、これらの信号をビット、値、要素、記号、文字、用語、数字などと呼ぶのが便利であることが証明されている。しかし、これらおよび類似の用語はすべて、適切な物理量と関連付けられるべきものであり、これらの量に適用される便宜的なラベルに過ぎないことに留意すべきである。特に別段の記載がない限り、または前述の議論から明らかでない限り、開示された主題全体を通じて、処理、計算、計算、決定、または表示などの用語を使用する議論は、電子装置（単数または複数）のレジスタまたはメモリ内の物理的（電気的および／または電子的）量として表されるデータを、機械および／またはコンピュータシステムのメモリまたはレジスタ、または他のそのような情報記憶、送信、および／または表示装置内の物理的量として同様に表される他のデータに操作または変換する、処理システム、および／または同様の消費者または産業用電子装置または機械の作用およびプロセスを指すことが理解される。

【0034】

所定の特性に関する任意の数値または数値範囲に関して、ある範囲の数値またはパラメータを、同じ特性に関する別の範囲の数値またはパラメータと組み合わせて数値範囲を生成することができる。

【0035】

操作例、または別段の指示がある場合以外で、本明細書および特許請求の範囲において使用される、成分の量、反応条件などに言及するすべての数値、値および／または表現は、すべての場合において、「約（about）」という用語により修正されると理解される。

【0036】

上述した構成要素、アーキテクチャ、回路、プロセス等によって実行される様々な機能に関して、そのような構成要素を説明するために使用される用語（「手段」への言及を含む）は、別段の指示がない限り、開示された構造と構造的に等価でなくても、本明細書に例示される実施形態の例示的側面において機能を実行する、説明された構成要素の指定された機能を実行する任意の構成要素（例えば、機能的等価物）に対応することが意図される。加えて、特定の特徴は、いくつかの実施態様のうちの１つのみに関して開示されている可能性があるが、そのような特徴は、任意の所定のまたは特定の用途に対して所望され有利であり得るように、他の実施態様の１つまたは複数の他の特徴と組み合わされてもよい。また、実施形態は、システムだけでなく、様々なプロセスの行為および／または事象を実行するためのコンピュータ実行可能命令を有するコンピュータ読み取り可能媒体を含むことが認識されるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】