特表 2024-523430 クロストーク効果を軽減する撮像画素

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-28

(54)【発明の名称】クロストーク効果を軽減する撮像画素

(51)【国際特許分類】

   H04N 25/77 20230101AFI20240621BHJP

   H04N 25/62 20230101ALI20240621BHJP

【ＦＩ】

H04N25/77

H04N25/62

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023578122

(86)(22)【出願日】2022-05-31

(85)【翻訳文提出日】2023-12-19

(86)【国際出願番号】 EP2022064755

(87)【国際公開番号】W WO2022268452

(87)【国際公開日】2022-12-29

(31)【優先権主張番号】17/352,776

(32)【優先日】2021-06-21

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523367130

【氏名又は名称】エーエムエス・センサーズ・ベルギー・ベーフェーベーアー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】ジェイソン・インマン

(72)【発明者】

【氏名】ケヴィン・フロンクザク

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CX11

5C024GX03

5C024GX16

5C024GX18

5C024GY39

5C024GY41

5C024HX09

(57)【要約】

クロストーク効果を軽減する撮像画素(2)は、電源電圧(VDD)を受け取る電圧源ノード(VN)と、画素出力信号を提供する出力ノード(ON)とを備える。撮像画素(2)は、感光素子(10)と、感光素子(10)に結合される制御ノードを有するソースフォロワトランジスタ(31)とをさらに備える。ソースフォロワトランジスタ(31)は、電圧源ノード(VN)と出力ノード(ON)との間に挿入される。撮像画素(2)は、電圧源ノード(VN)と出力ノード(ON)との間に挿入されているクランプ回路(20)を備える。

【特許請求の範囲】

【請求項1】

クロストーク効果を軽減する撮像画素であって、
電源電圧(VDD)を受け取る電圧源ノード(VN)と、
画素出力信号を提供する出力ノード(ON)と、
感光素子(10)と、
前記感光素子(10)に結合される制御ノードを有するソースフォロワトランジスタ(31)であって、前記電圧源ノード(VN)と前記出力ノード(ON)との間に挿入されている、ソースフォロワトランジスタ(31)と、
前記電圧源ノード(VN)と前記出力ノード(ON)との間に挿入されているクランプ回路(20)と
を備える、撮像画素。

【請求項2】

前記画素出力信号を読み出すために前記撮像画素(2)を選択する選択トランジスタ(32)であって、前記ソースフォロワトランジスタ(31)と前記出力ノード(ON)との間に挿入されている、選択トランジスタ(32)
を備える、請求項1に記載の撮像画素。

【請求項3】

前記クランプ回路(20)が、前記電圧源ノード(VN)と前記撮像画素(2)の内部ノード(IN)との間に挿入され、前記内部ノード(IN)が、前記ソースフォロワトランジスタ(31)と前記選択トランジスタ(32)との間に設けられている、請求項1または2に記載の撮像画素。

【請求項4】

前記クランプ回路(20)が、前記電圧源ノード(VN)と前記内部ノード(IN)との間に挿入されている第2のソースフォロワトランジスタ(21)によって形成される、請求項3に記載の撮像画素。

【請求項5】

前記クランプ回路(20)が、前記ソースフォロワトランジスタ(31)および前記選択トランジスタ(32)の直列接続に並列に配置される、請求項2に記載の撮像画素。

【請求項6】

前記クランプ回路(20)が、第2のソースフォロワトランジスタ(21)および第2の選択トランジスタ(22)によって形成される、請求項5に記載の撮像画素。

【請求項7】

前記選択トランジスタ(32)および前記第2の選択トランジスタ(22)が、同じ制御信号によって制御されるように配置される、請求項6に記載の撮像画素。

【請求項8】

前記ソースフォロワトランジスタ(31)および前記第2のソースフォロワトランジスタ(21)が、互いにマッチングされるように構成される、請求項6または7に記載の撮像画素。

【請求項9】

撮像センサであって、
請求項1から8のいずれか一項に記載の撮像画素(2)を複数含む画素アレイ(40)
を備え、
前記画素アレイ(40)が、複数の列ライン(41)および複数の行ライン(42)を含み、
前記撮像画素(2)は、前記撮像画素(2)の各行が、行制御信号(RS)を受け取るそれぞれの行ライン(42)に接続され、かつ前記撮像画素(2)の各列が、それぞれの列ライン(41)に接続される前記撮像画素(2)から前記画素出力信号を読み出すための前記それぞれの列ライン(41)に接続されるように、前記画素アレイ(40)の行および列に配置される、
撮像センサ。

【請求項10】

複数のバイアス回路構成(80)
を備え、
前記バイアス回路構成(80)の各々が、それぞれの列ライン(41)に接続される前記撮像画素(2)にバイアス信号を供給するための前記それぞれの列ライン(41)に接続される、
請求項9に記載の撮像センサ。

【請求項11】

前記撮像画素(2)の前記第2のソースフォロワトランジスタ(21)の各々が、それぞれの第2のソースフォロワトランジスタ(21)の動作状態を制御するクランプ制御信号(VC1,…,VCn)を受け取るクランプ制御ノードを備える、請求項9または10に記載の撮像センサ。

【請求項12】

前記撮像画素(2)の各行(42)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項11に記載の撮像センサ。

【請求項13】

前記撮像画素(2)の各列(41)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項11に記載の撮像センサ。

【請求項14】

前記画素アレイ(40)の各撮像画素(2)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項11に記載の撮像センサ。

【請求項15】

電子デバイスであって、
請求項9から14のいずれか一項に記載の撮像センサ(1)
を備え、
前記電子デバイス(3)が、カメラまたはスマートフォンまたはタブレットコンピュータまたはビデオ監視システムまたは自動車撮像システムとして具現化され、
前記撮像センサ(1)が、前記電子デバイス(3)の感光部品として具現化される、
電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、画素アレイの行内のクロストーク効果を軽減する撮像画素に関する。本開示は、画素アレイの行内のクロストーク効果を軽減する複数の画像画素を持つイメージセンサ、およびイメージセンサを備える電子デバイスにさらに関する。

【背景技術】

【0002】

イメージセンサは、画像を捕捉するための機能性を有するカメラ、タブレットコンピュータまたはスマートフォンなどの複数の電子デバイスにおいて使用される。イメージセンサは通常、画素行および画素列に配置される撮像画素のアレイを含む。

【0003】

図1は、画素アレイ40の行および列に配置される複数の撮像画素2を備える撮像センサ1の一実施形態を図示する。各撮像画素2は、入射光に応答して電荷を発生させるための感光素子、例えばフォトダイオードを含む。原則として、入射光は、撮像画素の感光素子によって集光され、感光素子が光を電荷に変換する。

【0004】

各撮像画素2は、それぞれの列ライン41およびそれぞれの行ライン42に接続される。撮像センサ1は、行制御回路構成60および列制御回路構成/画像読出回路構成70に結合される制御回路構成50を備える。行制御回路構成60は、制御回路構成50から行アドレスを受け取り、そして行ライン42を通じて撮像画素2に、行選択制御信号などの、対応する行制御信号RSを供給してよい。列ライン41は、撮像画素2から画素出力信号を読み出すためにおよび撮像画素2にバイアス信号、例えばバイアス電流またはバイアス電圧を供給するために使用される。

【0005】

特に、画素読出動作の間、行制御回路構成60から発生される行制御信号RSを使用して画素アレイ40内の行が選択されてよく、そして画素アレイ40の上記画素行に位置する撮像画素2によって発生される画素出力信号を、それぞれの撮像画素2が接続される列ライン41に沿って読み出すことができる。画像読出回路構成70が列ライン41を通じて画素出力信号を受け取る。画像読出回路構成70は、受け取ったアナログ画素出力信号を対応するデジタル画素値へ変換するように構成されてよい。

【0006】

図2は、複数の撮像画素2が画素アレイ内の行および列に配置されている画素アレイ40の構成を図示する。明瞭にするため、図2は、1つの撮像画素2だけが列ライン41に接続されているのを図示する。

【0007】

撮像画素2は、感光素子10の感光領域に入射する光の明るさに依存するレベルを有する感光信号VPIXを提供するように構成されている感光素子10を備える。撮像画素2は、ソースフォロワトランジスタ31のゲート制御信号として使用される感光信号VPIXを印加する制御ノードを有するソースフォロワトランジスタ31を備える。感光素子10は、ソースフォロワトランジスタ31の制御ノードに結合される。撮像画素2は、列バス41に画素出力信号を読み出すために撮像画素を選択する選択トランジスタ32をさらに備える。ソースフォロワトランジスタ31および選択トランジスタ32は、列ライン41と電源電位VDDとの間に直列接続で配置される。

【0008】

撮像センサ2は、列ライン41の各々にバイアス信号、例えばバイアス電流またはバイアス電圧を供給するためのバイアス回路構成を一般に備える。図2は、バイアス回路構成80が列ライン41にバイアス信号を供給するために列ライン41に結合されているのを図示する。列ライン41の各々は、それぞれのバイアス回路構成80に接続される。慣例によれば、バイアス回路構成80は、画素アレイ40の一端に設けられる。

【0009】

可能な一実装例によれば、バイアス回路構成80は、制御信号Vbiasによって制御されるソースフォロワトランジスタ81およびバイアスイネーブル信号BIAS_ENによって制御されるバイアス回路構成80を起動/イネーブルするトランジスタ82の直列接続を備えてよい。ソースフォロワトランジスタ81および起動トランジスタ82の直列接続は、基準電位VSSに、および列ライン41にバイアス信号を供給するために列ライン41に結合される。

【0010】

図2に図示されるイメージセンサ1の構成によれば、列ライン41の各々は、クランプ回路20が接続されるそれぞれの列ライン/バス41上に最低電圧を設定するように構成されるクランプ回路(白レベルクランプ)20に結合される。特に、クランプ回路20は、バイアス回路構成80が停止されるのを回避するために列ライン41上の撮像画素によって発生される出力電圧があまりに低くなるまたはグランドに降下するのを防止するように構成される。

【0011】

クランプ回路20は、電源電位VDDを提供する電源ラインと列ライン41との間に直列に結合されるソースフォロワトランジスタ21および選択トランジスタ22を備えてよい。図2に図示されるように、ソースフォロワトランジスタ21は、制御信号VCによって制御され、そして選択トランジスタ22は、選択/イネーブル信号CLAMP_ENによって制御される。

【0012】

画素アレイ40の端に、または列バイアス回路構成80付近の論理チップ上にクランプ回路20を有することが慣例である。クランプ回路20の結果として、列ライン/バス41を駆動する電流は、画素2/ソースフォロワトランジスタ31かクランプ回路20かを通ることになる。特に、画素アレイにおいて電源電圧VDDを供給する電源ライン上に信号依存電圧降下があるであろう。大信号、すなわち感光信号VPIXの低レベルに対して、電流は、もはや撮像画素2のソースフォロワトランジスタ31を流れるのではなく、画素アレイ40の下部におけるクランプ回路20に分流される。これは、同じ行内の他の画素に関する読出しに逆に影響し得る。

【0013】

結論として、画素アレイ40の端のまたは列バイアス回路構成80付近の論理チップ上の位置にクランプ回路構成20を有することは、選択された行内の感光信号VPIXのレベルの関数として画素ソースフォロワトランジスタ31を流れる電流量を変化させることがある。結果として、行の中央付近のビクティム画素は、その画素出力信号レベルが同じ行内のその他の画素(アグレッサ画素)の画素出力信号のレベルの結果として変化されることがある。

【0014】

図3は、画素アレイ40の端に、例えば上部または下部に位置するクランプ回路20の、様々な行に位置する撮像画素の電源電圧の変化への影響を例示する。図3の上の図は、小さい感光信号VPIXの場合における、クランプ回路20から最も遠い行である行R1の電源ライン上の電圧降下への影響、中間行R2の電源ライン上の電圧降下への影響、およびクランプ回路20に最も近い行R3の電源ライン上の電圧降下への影響を図示する。この場合、電流は、撮像画素2のそれぞれのソースフォロワトランジスタ31に分流される。

【0015】

下の3つの図は、大きい感光信号VPIXの場合における、画素アレイ40の上部または下部に位置するクランプ回路20の、クランプ回路20から最も遠い行R1の電源ライン上の電圧降下、中間行R2の電源ライン上の電圧降下およびクランプ回路20に最も近い行R3の電源ライン上の電圧降下への影響を図示する。大きい感光信号VPIXの場合、バイアス回路構成80によって発生されるバイアス電流は、クランプ回路20に分流される。

【0016】

図3に例示されるように、クランプ回路20から遠く離れた行内の撮像画素の画素出力信号が最も影響を受けることになり、そしてクランプ回路20に最も近い行に位置する撮像画素の画素出力信号は、供給ルートが既に近く、電源ライン上の電圧降下勾配の小変化になるので、影響されにくくなる。

【発明の概要】

【発明が解決しようとする課題】

【0017】

撮像画素に結合される列ライン上のバイアス信号に起因する電源電圧を通じたクロストーク効果を軽減する撮像画素を提供する必要がある。また、撮像センサの列ライン上のバイアス信号に起因する電源電圧を通じたクロストーク効果を軽減する複数の撮像画素を備える撮像センサを提供する要望がある。さらに、電源電圧を通じたクロストーク効果を軽減する撮像画素を有する改善された撮像センサを持つ電子デバイスを提供する要望がある。

【課題を解決するための手段】

【0018】

クロストーク効果を軽減する撮像画素が、請求項1において特定される。

【0019】

画像画素は、電源電圧を受け取る電圧源ノードと、画素出力信号を提供する出力ノードとを備える。撮像画素は、感光素子と、感光素子に結合される制御ノードを有するソースフォロワトランジスタとをさらに備える。ソースフォロワトランジスタは、電圧源ノードと出力ノードとの間に挿入される。撮像画素は、電圧源ノードと出力ノードとの間に挿入されているクランプ回路をさらに備える。

【0020】

撮像画素の提案された構成によれば、クランプ回路構成は、感光素子からの感光信号の信号レベルから独立した画素を通る定電流フローがあり、画素アレイVDD電源上の定電圧降下に至るように、画素内に移される。特に、画素内にクランプ回路を有することによって、電源上の電流、そのため電源上の電圧降下は、一定で、かつアグレッサ画素、すなわち一行の画素、一行の画素の中央領域の左右の側の画素を指す、の感光素子からの感光信号のレベルから独立していることになる。

【0021】

撮像画素は、画素出力信号を読み出すために撮像画素を選択する選択トランジスタを備えてよい。選択トランジスタは、撮像画素のソースフォロワトランジスタと出力ノードとの間に挿入される。

【0022】

撮像画素の可能な一実施形態によれば、クランプ回路は、撮像画素の電圧源ノードと内部ノードとの間に挿入される。内部ノードは、ソースフォロワトランジスタと選択トランジスタとの間に設けられる。クランプ回路は、撮像画素の電圧源ノードと内部ノードとの間に挿入されている第2のソースフォロワトランジスタによって形成されてよい。本実施形態によれば、クランプソースフォロワは、あらゆる画素において、既存の画素ソースフォロワと並列に置かれる。

【0023】

撮像画素の別の可能な実施形態によれば、クランプ回路は、ソースフォロワトランジスタおよび選択トランジスタの直列接続に並列に配置される。この構成では、クランプ回路は、第2のソースフォロワトランジスタおよび第2の選択トランジスタによって形成される。それは、クランプ回路の第2のソースフォロワトランジスタおよび第2の選択トランジスタの直列接続が画素ソースフォロワトランジスタおよび画素選択トランジスタの直列接続に並列に配置されることを意味する。

【0024】

撮像画素の可能な一実施形態によれば、選択トランジスタおよび第2の選択トランジスタは、同じ制御信号によって制御されるように配置されてよい。撮像画素の別の実施形態によれば、ソースフォロワトランジスタおよび第2のソースフォロワトランジスタは、ミスマッチ効果を軽減するために互いにマッチングされるように構成される。

【0025】

クロストーク効果を軽減する複数の撮像画素を備える撮像センサが、請求項9において特定される。

【0026】

撮像センサは、上で説明したような構成に係る複数の撮像画素を含む画素アレイを備える。画素アレイは、複数の列ラインおよび行ラインを含む。撮像画素は、撮像画素の各行が、行制御信号を受け取るそれぞれの行ラインに接続され、かつ撮像画素の各列が、それぞれの列ラインに接続される撮像画素から画素出力信号を読み出すためのそれぞれの列ラインに接続されるように、画素アレイの行および列に配置される。

【0027】

撮像センサは、複数のバイアス回路構成を備える。バイアス回路構成の各々は、それぞれの列ラインに接続される撮像画素にバイアス信号を供給するためのそれぞれの列ラインに接続される。

【0028】

撮像センサの一実施形態によれば、撮像画素の第2のソースフォロワトランジスタの各々は、それぞれの第2のソースフォロワトランジスタの動作状態を制御するクランプ制御信号を受け取るクランプ制御ノードを備える。

【0029】

撮像センサの可能な一実施形態によれば、撮像画素のそれぞれのクランプ制御ノードによって受け取られるクランプ制御信号は、VT(電圧/温度)プロセス勾配を扱うように校正できる。この目的で、撮像センサは、各行の撮像画素に対してそれぞれのクランプ制御信号を提供するように構成されるクランプ制御回路を備えてよい。この構成は、クランプ制御信号が行ベースで、すなわち画素アレイの一行にわたってクランプ制御信号の同じレベルを使用して、異なる行内の撮像画素に対して異なるクランプ制御信号を使用して、校正されることを可能にする。

【0030】

別の可能な実施形態によれば、撮像センサは、各列の撮像画素に対してそれぞれのクランプ制御信号を提供するように構成されるクランプ制御回路を備える。この構成は、撮像画素に対するそれぞれのクランプ制御信号が列ベースで、すなわち画素アレイの一列にわたってクランプ制御信号の同じレベルを使用して、異なる列内の撮像画素に対して異なるクランプ制御信号を使用して、校正されることを可能にする。

【0031】

別の可能な実施形態によれば、撮像センサは、画素アレイの各撮像画素に対してそれぞれのクランプ制御信号を提供するように構成されているクランプ制御回路を備える。この構成は、各撮像画素のそれぞれのクランプ制御信号が個々に、すなわち画素ベースで校正されるのを可能にする。

【0032】

上で説明したような、実施形態の1つに係る撮像センサを備える電子デバイスの一実施形態が、請求項15において特定される。

【0033】

電子デバイスの可能な一実施形態によれば、電子デバイスは、カメラまたはスマートフォンまたはタブレットコンピュータまたはビデオ監視システムまたは自動車撮像システムとして具現化される。撮像センサは、電子デバイスの感光部品として具現化される。

【0034】

撮像画素、撮像センサおよび電子デバイスの追加の特徴および利点は、次の詳細な説明に記載される。上記の一般的説明も以下の詳細な説明も単に例証であり、特許請求の範囲の本質および特性を理解するための概観またはフレームワークを提供するように意図されることが理解されるはずである。

【0035】

添付の図面が、更なる理解を提供するために含まれており、本明細書に組み込まれて、その一部を構成する。そのため、本開示は、添付の図と併せて、以下の詳細な説明から、より完全に理解されるであろう。

【図面の簡単な説明】

【0036】

【図1】画素アレイの行および列に配置される撮像画素を備える撮像センサの一実施形態を示す図である。

【図2】従来の技術に係る、画素アレイ、バイアス回路構成およびクランプ回路を備える撮像センサの一実施形態を示す図である。

【図3】従来の技術に係る撮像センサのための撮像画素の小さい感光信号および大きい感光信号に対する画素アレイの様々な行の電源ライン上のそれぞれの電圧降下を例示する図である。

【図4】それぞれの画素内クランプ回路を持つ撮像画素を有する画素アレイを備える撮像センサの一実施形態を示す図である。

【図5】電源電圧を通じたクロストーク効果を軽減する撮像画素の一実施形態を例示する図である。

【図6】画素内クランプ回路を持つ撮像画素を有する撮像センサのための撮像画素の小さい感光信号および大きい感光信号に対する画素アレイの様々な行の電源ライン上のそれぞれの電圧降下を例示する図である。

【図7A】撮像画素のクランプ制御信号が行ベースで校正される撮像センサの第1の実施形態を示す図である。

【図7B】撮像画素のそれぞれのクランプ制御信号が列ベースで校正される撮像センサの一実施形態を示す図である。

【図7C】撮像画素のそれぞれのクランプ制御信号が画素ベースで校正される撮像センサの一実施形態を示す図である。

【図8】電源電圧を通じたクロストーク効果を軽減する撮像画素を持つ撮像センサを備える電子デバイスの一実施形態を示す図である。

【発明を実施するための形態】

【0037】

図4は、画素アレイ40の行および列に配置されている複数の撮像画素2を備える撮像センサ1を図示する。画素アレイ40は、複数の列ライン/バス41および行ライン42を含む。撮像画素2は、撮像画素2の各行が、行制御信号を受け取るそれぞれの行ライン42に接続され、かつ撮像画素2の各列が、それぞれの列ライン41に接続される撮像画素から画素出力信号を読み出すためのそれぞれの列ライン41に接続されるように、画素アレイ40の行および列に配置される。

【0038】

撮像センサ1は、複数のバイアス回路構成80を備える。バイアス回路構成80の各々は、それぞれの列ライン/バス41に接続される撮像画素2にバイアス信号を供給するためのそれぞれの列ライン41に接続される。

【0039】

図4に図示される可能な一実施形態によれば、バイアス回路構成80は、制御信号VBIASによって制御されているソースフォロワトランジスタ81、およびバイアス回路構成80が接続されるそれぞれの列ライン41にバイアス信号、例えばバイアス電流またはバイアス電圧を供給するそれぞれのバイアス回路構成80を起動する、制御信号BIAS_ENによって制御されている起動トランジスタ82を備える。各バイアス回路構成80は、それぞれの列ライン/バス41と基準電位VSSとの間に配置される。図4に図示されるように、バイアス回路構成80は、画素アレイ40の端に、すなわち上部または下部側に設けられる。

【0040】

簡略例示の理由で、図1に図示される制御回路構成50、行制御回路構成60および画像読出/列制御回路構成70は省略されている。代わりに、以下は、画素アレイ40に含まれる撮像画素2の実施形態に重点を置くことになる。撮像画素2の1つが、画素アレイ40の全ての他の撮像画素に代わる一例として図4に拡大図で示される。

【0041】

撮像画素2は、電源電圧VDDを受け取る電圧源ノードVN、および画素出力信号を提供する出力ノードONを備える。撮像画素2は、フォトダイオードとして構成されてよい感光素子10をさらに備える。感光素子10は、感光信号VPIXを提供するように具現化される。感光信号VPIXのレベルは、感光素子10に入射する光の明るさに依存して感光素子10によって発生される。

【0042】

撮像画素2は、制御/ゲート信号として感光信号VPIXを受け取るために感光素子10に結合される制御ノードを有するソースフォロワトランジスタ31をさらに備える。ソースフォロワトランジスタ31は、電圧源ノードVNと出力ノードONとの間に挿入される。撮像画素2は、撮像画素の画素出力信号を読み出すために撮像画素2を選択する選択トランジスタ32をさらに備える。選択トランジスタ32は、ソースフォロワトランジスタ31と出力ノードONとの間に挿入される。

【0043】

図4に図示される撮像画素2の実施形態を参照すると、ソースフォロワトランジスタ31は、電圧源ノードVNに結合されるドレインノード、選択トランジスタ32のドレインノードに結合されるソースノード、および感光素子10から感光信号VPIXを受け取る制御/ゲートノードを有する。選択トランジスタ32は、画素出力信号を読み出すために撮像画素2を選択する選択/行制御信号SELを受け取る制御/ゲートノードを有する。

【0044】

撮像画素2は、列ライン/バス41上に最低電圧を設定するクランプ回路20を備える。図4に図示される撮像画素2の実施形態を参照すると、クランプ回路20は、ソースフォロワトランジスタ31および選択トランジスタ32の直列接続に並列に配置される。

【0045】

クランプ回路20は、第2のソースフォロワトランジスタ21および第2の選択トランジスタ22によって形成される。ソースフォロワトランジスタ21は、電圧源ノードVNに結合されるドレインノード、第2のソースフォロワトランジスタ21の動作状態を制御するクランプ制御信号VCを受け取るクランプ制御/ゲートノード、および第2の選択トランジスタ22のドレインノードに接続されるソースノードを有する。第2の選択トランジスタ22は、クランプ回路20を選択/起動する選択信号SELを受け取る制御/ゲートノードを有する。クランプ回路20の第2の選択トランジスタ22のソースノードが撮像画素2の出力ノードONに結合される。

【0046】

図4に図示される撮像画素2の可能な一実施形態によれば、選択トランジスタ32およびクランプ回路20の第2の選択トランジスタ22は、同じ制御信号SELによって制御されるように配置される。

【0047】

撮像画素2の可能な一実施形態によれば、ソースフォロワトランジスタ31およびクランプ回路20の第2のソースフォロワトランジスタ21は、互いにマッチングされるように構成される。それは、画素ソースフォロワ31およびクランプソースフォロワ21が、ミスマッチ効果を軽減するために、可能であれば、例えば同じサイズ、近接性および共通の重心を有するべきであることを意味する。

【0048】

図5は、撮像画素2の別の実施形態を図示しており、クランプ回路20の第2の選択トランジスタ22が省略される。撮像画素2の例示される構成によれば、クランプ回路20は、撮像画素2の電圧源ノードVNと内部ノードINとの間に挿入されている第2のソースフォロワトランジスタ21によって形成されるだけである。内部ノードINは、ソースフォロワトランジスタ31と選択トランジスタ32との間に設けられる。

【0049】

図5に図示される撮像画素2のこの構成では、クランプ回路20は、電圧源ノードVNと内部ノードINとの間に挿入される。特に、図5に例示されるように、第2のソースフォロワトランジスタ21のドレインノードは、電圧源ノードVNに結合され、そしてクランプ回路20の第2のソースフォロワトランジスタ21のソースノードは、撮像画素2の内部ノードINに結合される。

【0050】

図4および図5に図示される撮像画素2の概念を参照すると、画素アレイ40の一端にクランプ回路20を置く代わりに、クランプ回路20は、撮像画素2内に移される。それは、クランプ回路20が画素アレイ40の各撮像画素2に組み込まれ、そのため画素内クランプ回路として具現化されることを意味する。

【0051】

各撮像画素2内にそれぞれのクランプ回路20を有することによって、電源上の電流、そのため電源上の電圧降下は、一定で、かつアグレッサ画素の感光信号VPIXのレベルから独立していることになる。アグレッサ画素とは、一行の画素の中央領域に位置するビクティム画素のいずれの側でも画素行内に配置される画素である。各撮像画素2内にクランプ回路20を移すことによって、感光信号VPIXの信号レベルから独立している画素を通る定電流フローがあり、画素アレイVDD電源上の定電圧降下に至る。結論として、画素内クランプ回路20の構成は、ビクティム画素のアグレッサ依存信号変化(クロストーク)が画素アレイの行内で低減されるのを可能にする。

【0052】

より大きな画素領域サイズに関しては、より多数の列、およびそのために信号レベルに基づくより大きな電圧降下の変化の可能性があり(現在の技術において)、利益はより実質的であり得る。提案された画素内クランプ回路の概念は、そのような懸念を緩和し得る。

【0053】

ソースフォロワトランジスタに対してより大きなバイアス電流が使用されることになれば、同様の効果が見られ得る。この場合、画素アレイの端に配置されるクランプ回路20は、画素アレイからより多くの電流を分流しているであろう。結論として、列負荷電流が増加した結果、画素アレイ内の電圧降下変化増加になれば、または撮像画素内の電源抵抗が増加すれば、例えば薄いトレースを有する電源上でソースフォロワトランジスタが給電されれば、またはアレイサイズ増加の場合、特に画素アレイの行により多くの列があれば、画素内クランプ回路は一層効果的である。

【0054】

図6は、画素アレイの様々な行ラインに結合される撮像画素の各々に電源電圧VDDを提供する電源ライン上の定電圧降下を達成する効果を例示する。様々な電源ライン上の定電圧降下は、各撮像画素2内にそれぞれのクランプ回路20を組み込んだことに由来する。

【0055】

特に、図6は、上の3つの画素アレイ40の図において、撮像画素内に小レベルの感光信号がある場合に、バイアス回路構成80から最も遠くに設けられる行である行R1に配置される撮像画素、中間行R2に位置する撮像画素、およびバイアス回路構成80に最も近い行R3に位置する撮像画素に対して電源電圧VDDを提供する電源ライン上の電圧降下を図示する。この場合バイアス回路構成80によって提供されるバイアス信号/バイアス電流は、撮像画素のそれぞれのソースフォロワトランジスタ31に分流される。図6は、下の3つの図において、行R1、R2およびR3に配置される撮像画素に対して電源電圧VDDを提供する電源ライン上の電圧降下への撮像画素内の大レベルの感光信号の影響を図示する。

【0056】

図6に例示されるように、クランプ回路20が画素アレイの各撮像画素の画素内クランプ回路として具現化される場合、画素アレイ内の異なる電源ライン上の電圧降下勾配は、もはや行内に配置される撮像画素の感光信号VPIXのレベルまたは行位置に基づいて変化しない。

【0057】

撮像画素2の第2のソースフォロワトランジスタ21のそれぞれのクランプ制御/ゲートノードに印加されるクランプ制御信号VCは、行もしくは列ベースで駆動できる、または2Dルーティング方式で分配され得る。

【0058】

可能な一実施形態によれば、撮像センサ1は、図7Aに例示されるように、画素アレイ40の各行42に対してそれぞれのクランプ制御信号VC1,…,VCnを提供するように構成されているクランプ制御回路90を備える。この場合クランプ制御信号は、行ベースで校正できる。可能な一実装例によれば、クランプ制御信号VC1は水平にルーティングでき、そして異なるクランプ制御信号VC2,…,VCnを各水平ルートに対して適用できる。この場合、クランプ制御回路90は、複数タップが複数行を駆動するDAC(デジタルアナログ変換器)として実現されてよい。

【0059】

クランプ制御信号の校正を行ベースで実現する別の可能な実施形態によれば、クランプ制御信号VC1,…,VCnは水平にも垂直にもルーティングされ得、そして次の列が選択されるときにグローバルクランプ制御信号/クランプ電圧は変化され得る。この実装例は、高速セトリングDACまたはバッファによって実現されてよい。

【0060】

別の可能な実施形態によれば、撮像センサ1は、図7Bに例示されるように、撮像画素2の各列41に対してそれぞれのクランプ制御信号VC1,…,VCnを提供するように構成されているクランプ制御回路90を備えてよい。この構成は、クランプ制御信号の列ベースでの校正が実現されるのを可能にする。この場合、クランプ制御信号VC1は垂直にルーティングでき、そして異なるクランプ制御信号VC2,…,VCnを各垂直ルートに対して適用できる。列ベースでの校正は、複数タップが複数列を駆動するDACによって実現できる。

【0061】

撮像センサ1の別の可能な実施形態によれば、クランプ制御信号は、画素ベースで校正できる。この場合、撮像センサ1は、図7Cに例示されるように、画素アレイ40の各撮像画素2に対して個々にそれぞれのクランプ制御信号VC1,…,VCnを提供するように構成されているクランプ制御回路90を備えてよい。特に、クランプ制御回路90は、クランプ制御信号VC1,…,VCnを垂直ルートごとにそれぞれの異なる電圧レベルで垂直にルーティングするように構成されてよい。次の行が選択されるとき、選択された行を駆動する、DACによって実現されてよい行制御回路構成60からクランプ制御信号の新たなレベルが選択されてよい。

【0062】

提案された画素内クランプ回路の概念は、列ベースでも白クランプが使用されるソースフォロワトランジスタを活用する任意の種類の画素に基本的に使用され得る。図8は、撮像センサ1を備える電子デバイス3の一実施形態を図示する。電子デバイス3は、例えばカメラまたはスマートフォンまたはタブレットコンピュータまたはビデオ監視システムまたは自動車撮像システムとして具現化できる。撮像センサ1は、図4および図5に図示されるように撮像画素が画素内クランプ回路20を有する画素アレイ40を備える。撮像センサ1は、電子デバイスの感光部品として具現化されてよい。

【0063】

本明細書に開示される撮像画素、撮像センサおよび電子デバイスの実施形態は、撮像画素、撮像センサおよび電子デバイスの設計の新規な態様に読者を精通させる目的で述べられた。好適な実施形態が図示および記載されたが、特許請求の範囲の範囲から不必要に逸脱することなく、当業者によって、開示された概念の多くの変更、変形、均等物および置換がなされ得る。

【0064】

特に、撮像画素、撮像センサおよび電子デバイスの設計は、開示された実施形態に限定されず、述べられた実施形態に含まれる特徴の可能な限り多くの代替の例を与える。しかしながら、開示された概念のいかなる変形、均等物および置換も本明細書に添付される特許請求の範囲の範囲内に含まれることが意図される。

【0065】

別々の従属請求項に詳述される特徴は、有利に組み合わされ得る。その上、特許請求の範囲において使用される参照符号は、特許請求の範囲の範囲を限定するものとして解釈されるように限定されない。

【0066】

さらには、本明細書で使用される場合、用語「備える」は他の要素を排除しない。加えて、本明細書で使用される場合、冠詞「a（一つ）」は、1つまたは2つ以上の部品または要素を含むように意図され、1つだけを意味するものとして解釈されるように限定されない。

【0067】

本特許出願は、米国特許出願第17,352,776号の米国特許出願の優先権を主張するものであり、その開示内容が参照により本明細書に組み込まれる。

【符号の説明】

【0068】

1 撮像センサ
2 撮像画素
3 電子デバイス
10 感光素子
20 クランプ回路
21 第2のソースフォロワトランジスタ
22 第2の選択トランジスタ
31 ソースフォロワトランジスタ
32 選択トランジスタ
40 画素アレイ
41 列ライン
42 行ライン
50 制御回路構成
60 行制御回路構成
70 列制御回路構成
80 バイアス回路構成
81 ソースフォロワトランジスタ
82 起動トランジスタ
90 クランプ制御回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8】

【手続補正書】

【提出日】2023-12-19

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

クロストーク効果を軽減する撮像画素であって、
電源電圧(VDD)を受け取る電圧源ノード(VN)と、
画素出力信号を提供する出力ノード(ON)と、
感光素子(10)と、
前記感光素子(10)に結合される制御ノードを有するソースフォロワトランジスタ(31)であって、前記電圧源ノード(VN)と前記出力ノード(ON)との間に挿入されている、ソースフォロワトランジスタ(31)と、
前記電圧源ノード(VN)と前記出力ノード(ON)との間に挿入されているクランプ回路(20)と、
前記画素出力信号を読み出すために前記撮像画素(2)を選択する選択トランジスタ(32)であって、前記ソースフォロワトランジスタ(31)と前記出力ノード(ON)との間に挿入されている、選択トランジスタ(32)と
を備え、
前記クランプ回路(20)が、前記電圧源ノード(VN)と前記撮像画素(2)の内部ノード(IN)との間に挿入され、前記内部ノード(IN)が、前記ソースフォロワトランジスタ(31)と前記選択トランジスタ(32)との間に設けられ、
前記クランプ回路(20)が、前記電圧源ノード(VN)と前記内部ノード(IN)との間に挿入されている第2のソースフォロワトランジスタ(21)によって形成される、
撮像画素。

【請求項2】

前記ソースフォロワトランジスタ(31)および前記第2のソースフォロワトランジスタ(21)が、互いにマッチングされるように構成される、請求項1に記載の撮像画素。

【請求項3】

撮像センサであって、
請求項1に記載の撮像画素(2)を複数含む画素アレイ(40)
を備え、
前記画素アレイ(40)が、複数の列ライン(41)および複数の行ライン(42)を含み、
前記撮像画素(2)は、前記撮像画素(2)の各行が、行制御信号(RS)を受け取るそれぞれの行ライン(42)に接続され、かつ前記撮像画素(2)の各列が、それぞれの列ライン(41)に接続される前記撮像画素(2)から前記画素出力信号を読み出すための前記それぞれの列ライン(41)に接続されるように、前記画素アレイ(40)の行および列に配置される、
撮像センサ。

【請求項4】

複数のバイアス回路構成(80)
を備え、
前記バイアス回路構成(80)の各々が、それぞれの列ライン(41)に接続される前記撮像画素(2)にバイアス信号を供給するための前記それぞれの列ライン(41)に接続される、
請求項3に記載の撮像センサ。

【請求項5】

前記撮像画素(2)の前記第2のソースフォロワトランジスタ(21)の各々が、それぞれの第2のソースフォロワトランジスタ(21)の動作状態を制御するクランプ制御信号(VC1,…,VCn)を受け取るクランプ制御ノードを備える、請求項3または4に記載の撮像センサ。

【請求項6】

前記撮像画素(2)の各行(42)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項5に記載の撮像センサ。

【請求項7】

前記撮像画素(2)の各列(41)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項5に記載の撮像センサ。

【請求項8】

前記画素アレイ(40)の各撮像画素(2)に対してそれぞれのクランプ制御信号(VC1,…,VCn)を提供するように構成されているクランプ制御回路(90)
を備える、請求項5に記載の撮像センサ。

【請求項9】

電子デバイスであって、
請求項3に記載の撮像センサ(1)
を備え、
前記電子デバイス(3)が、カメラまたはスマートフォンまたはタブレットコンピュータまたはビデオ監視システムまたは自動車撮像システムとして具現化され、
前記撮像センサ(1)が、前記電子デバイス(3)の感光部品として具現化される、
電子デバイス。

【手続補正2】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正の内容】

【図5】

【国際調査報告】