知財求人 - 知財ポータルサイト「IP Force」
特表2024-523507ＭＥＭＳアレイおよび関連付けられるＡＳＩＣを試験するためのシステムおよび方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-28
(54)【発明の名称】ＭＥＭＳアレイおよび関連付けられるＡＳＩＣを試験するためのシステムおよび方法
(51)【国際特許分類】
A61B 8/00 20060101AFI20240621BHJP
H04R 29/00 20060101ALI20240621BHJP
H04R 3/00 20060101ALI20240621BHJP
G01N 29/36 20060101ALI20240621BHJP
【ＦＩ】
A61B8/00
H04R29/00 330
H04R3/00 330
G01N29/36
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023579157
(86)(22)【出願日】2021-06-23
(85)【翻訳文提出日】2024-02-14
(86)【国際出願番号】 US2021038736
(87)【国際公開番号】W WO2022271169
(87)【国際公開日】2022-12-29
(81)【指定国・地域】
(71)【出願人】
【識別番号】520342725
【氏名又は名称】エコー イメージング，インク．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】ストロード，ジョナサン
(72)【発明者】
【氏名】シヴァダサン，ラジーブ
(72)【発明者】
【氏名】ササモリ，ゴードン
【テーマコード（参考）】
2G047
4C601
5D019
【Ｆターム（参考）】
2G047AA12
2G047GB02
2G047GF05
2G047GF10
2G047GG28
4C601EE14
4C601GB03
4C601GB18
4C601GD04
5D019AA27
5D019BB19
5D019FF04
(57)【要約】
トランスデューサおよび関連付けられる集積回路を試験するための方法およびシステムが本明細書において説明される。一部の事例において、本明細書において説明される方法またはシステムは、並行して、トランスデューサアレイの複数のトランスデューサを試験することにおいて有用な、変調されたバイアス電圧信号を生み出すために、試験信号を使用してバイアス電圧を変調するステップを含み得る。
【特許請求の範囲】
【請求項1】
トランスデューサアレイを試験するための方法であって、変調されたバイアス電圧信号を生成するために、試験信号をバイアス電圧信号に付与するステップと、
前記変調されたバイアス電圧信号を超音波トランスデューサアレイに提供するステップと、
前記超音波トランスデューサアレイの出力信号を測定するステップと、
前記測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップと
を含む、方法。
【請求項2】
前記出力信号は、前記超音波トランスデューサアレイのＭＥＭＳトランスデューサまたは低雑音増幅器（ＬＮＡ）から測定される、請求項１に記載の方法。
【請求項3】
並行して、前記超音波トランスデューサアレイの行の各ＭＥＭＳトランスデューサまたはＬＮＡについて、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項２に記載の方法。
【請求項4】
順次、前記超音波トランスデューサアレイの各行について、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項３に記載の方法。
【請求項5】
並行して、前記超音波トランスデューサアレイの列の各ＭＥＭＳトランスデューサまたはＬＮＡについて、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項２に記載の方法。
【請求項6】
順次、前記超音波トランスデューサアレイの各列について、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項５に記載の方法。
【請求項7】
予期される出力限度の前記集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定するステップをさらに含む、請求項１～６のいずれか一項に記載の方法。
【請求項8】
前記全エラー数がエラー計数限度を上回る場合に、前記超音波トランスデューサアレイを、棄却されるとして識別するステップをさらに含む、請求項１～７のいずれか一項に記載の方法。
【請求項9】
予期される出力限度の前記集合は、予期される出力電圧振幅値の３０％以内の出力電圧振幅を含む、請求項１～８のいずれか一項に記載の方法。
【請求項10】
予期される出力限度の前記集合は、予期される信号周波数値の５％以内の信号周波数を含む、請求項１～９のいずれか一項に記載の方法。
【請求項11】
トランスデューサアレイを試験するためのシステムであって、複数のＭＥＭＳトランスデューサを含む超音波トランスデューサアレイ、
バイアス電圧信号源、
直列に前記バイアス電圧信号源および前記超音波トランスデューサアレイに接続される試験電圧信号源、
前記超音波トランスデューサアレイの出力信号を測定するステップと、
前記測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップと
を実行するように構成される１つまたは複数のコントローラ、
前記超音波トランスデューサアレイおよび前記１つまたは複数のコントローラと直列に接続される複数の低雑音増幅器（ＬＮＡ）
を含む、システム。
【請求項12】
前記出力信号は、前記超音波トランスデューサアレイのＭＥＭＳトランスデューサまたはＬＮＡのうちの１つまたは複数から測定される、請求項１１に記載のシステム。
【請求項13】
前記コントローラは、並行して、前記超音波トランスデューサアレイの行の各ＭＥＭＳおよびＬＮＡについて、前記測定するステップおよび決定するステップを実行するように構成される、請求項１２に記載のシステム。
【請求項14】
前記コントローラは、順次、前記超音波トランスデューサアレイの各行について、前記測定するステップおよび決定するステップを実行するように構成される、請求項１３に記載のシステム。
【請求項15】
前記コントローラは、並行して、前記超音波トランスデューサアレイの列の各ＭＥＭＳおよびＬＮＡについて、前記測定するステップおよび決定するステップを実行するように構成される、請求項１２に記載のシステム。
【請求項16】
前記コントローラは、順次、前記超音波トランスデューサアレイの各列について、前記測定するステップおよび決定するステップを実行するように構成される、請求項１５に記載のシステム。
【請求項17】
前記コントローラは、予期される出力限度の前記集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定するようにさらに構成される、請求項１１～１６のいずれか一項に記載のシステム。
【請求項18】
前記コントローラは、前記全エラー数がエラー計数限度を上回る場合に、前記超音波トランスデューサアレイを、棄却されるとして識別するようにさらに構成される、請求項１１～１７のいずれか一項に記載のシステム。
【請求項19】
予期される出力限度の前記集合は、予期される出力電圧振幅値の３０％以内の出力電圧振幅を含む、請求項１１～１８のいずれか一項に記載のシステム。
【請求項20】
予期される出力限度の前記集合は、予期される信号周波数値の５％以内の信号周波数を含む、請求項１１～１９のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]本出願は、医用システム、方法、および、特に、超音波によるなどの医用イメージングのためのシステムに関する。
【背景技術】
【0002】
[0002]最近開発および商業化された超音波技術は、従前の圧電トランスデューサ、例えばＰＺＴトランスデューサに勝る数多くの利点を有し得る、ＭＥＭＳ（微小電気機械システム）超音波トランスデューサのアレイを使用している。超音波ＭＥＭＳアレイは、ｐＭＵＴ（圧電微小機械加工超音波トランスデューサ（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ））およびｃＭＵＴ（容量性微小機械加工超音波トランスデューサ（ｃａｐａｃｉｔｉｖｅ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ））などの超音波トランスデューサの大きいアレイを含み得る。これらのアレイは、典型的には、ＡＳＩＣ（特定用途向け集積回路）上に実装され、多くの事例において、各超音波トランスデューサは、それが機能的であることを確実にするために、試験されることを必要とする。製造中に起こり得る不良は、中でも、破損した膜を有するＭＥＭＳデバイス、短絡させられる、または、ＡＳＩＣへの脆いもしくは実在しない接続を有するＭＥＭＳデバイスを含んでいることがある。既存の技術を使用する超音波ＭＥＭＳアレイの試験は、厄介で時間がかかるものであり、例えば、なぜならば、現在の試験技術は、トランスデューサが、試験可能な出力を生み出すために、機械的（例えば、超音波）刺激にさらされることを要するからである。そのようにすることは、試験環境において、技術的に難題である上に高価であり得る。
【発明の概要】
【課題を解決するための手段】
【0003】
[0003]本明細書において開示される方法およびシステムは、超音波ＭＥＭＳトランスデューサアレイおよび関連付けられるＡＳＩＣを試験するコストおよび複雑さを大幅に低減する。一部の態様において、トランスデューサアレイを試験するための方法は、変調されたバイアス電圧信号を生成するために、試験信号をバイアス電圧信号に付与するステップと、変調されたバイアス電圧信号を超音波トランスデューサアレイに提供するステップと、超音波トランスデューサアレイの出力信号を測定するステップと、測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップとを含む。一部の事例において、出力信号は、超音波トランスデューサアレイのＭＥＭＳトランスデューサまたは低雑音増幅器（ＬＮＡ）から測定される。一部の事例において、方法は、並行して、超音波トランスデューサアレイの行の各ＭＥＭＳトランスデューサまたはＬＮＡについて、測定するステップおよび決定するステップを実行するステップをさらに含む。一部の事例において、方法は、順次、超音波トランスデューサアレイの各行について、測定するステップおよび決定するステップを実行するステップをさらに含む。一部の事例において、方法は、並行して、超音波トランスデューサアレイの列の各ＭＥＭＳトランスデューサまたはＬＮＡについて、測定するステップおよび決定するステップを実行するステップをさらに含む。一部の事例において、方法は、順次、超音波トランスデューサアレイの各列について、測定するステップおよび決定するステップを実行するステップをさらに含む。一部の事例において、方法は、予期される出力限度の集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定するステップをさらに含む。一部の事例において、方法は、全エラー数がエラー計数限度を上回る場合に、超音波トランスデューサアレイを、棄却されるとして識別するステップをさらに含む。一部の事例において、予期される出力限度の集合は、予期される出力電圧振幅値の３０％以内の出力電圧振幅を含む。一部の事例において、予期される出力限度の集合は、予期される信号周波数値の５％以内の信号周波数を含む。
【0004】
[0004]様々な態様において、トランスデューサアレイを試験するためのシステムは、複数のＭＥＭＳトランスデューサを含む超音波トランスデューサアレイ、バイアス電圧信号源、直列にバイアス電圧信号源および超音波トランスデューサアレイに接続される試験電圧信号源、超音波トランスデューサアレイの出力信号を測定するステップと、測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップとを実行するように構成される１つまたは複数のコントローラ、超音波トランスデューサアレイおよび１つまたは複数のコントローラと直列に接続される複数の低雑音増幅器（ＬＮＡ）を含む。一部の事例において、出力信号は、超音波トランスデューサアレイのＭＥＭＳトランスデューサまたはＬＮＡのうちの１つまたは複数から測定される。一部の事例において、コントローラは、並行して、超音波トランスデューサアレイの行の各ＭＥＭＳおよびＬＮＡについて、測定するステップおよび決定するステップを実行するように構成される。一部の事例において、コントローラは、順次、超音波トランスデューサアレイの各行について、測定するステップおよび決定するステップを実行するように構成される。一部の事例において、コントローラは、並行して、超音波トランスデューサアレイの列の各ＭＥＭＳおよびＬＮＡについて、測定するステップおよび決定するステップを実行するように構成される。一部の事例において、コントローラは、順次、超音波トランスデューサアレイの各列について、測定するステップおよび決定するステップを実行するように構成される。一部の事例において、コントローラは、予期される出力限度の集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定するようにさらに構成される。一部の事例において、コントローラは、全エラー数がエラー計数限度を上回る場合に、超音波トランスデューサアレイを、棄却されるとして識別するようにさらに構成される。一部の事例において、予期される出力限度の集合は、予期される出力電圧振幅値の３０％以内の出力電圧振幅を含む。一部の事例において、予期される出力限度の集合は、予期される信号周波数値の５％以内の信号周波数を含む。
【0005】
[0005]本主題の特徴および利点のより良好な理解は、本発明の原理が利用される例示的な実施形態を論述する、後に続く詳細な説明、および、添付図面への参照により得られることになる。
【図面の簡単な説明】
【0006】
【図1】[0006]実施形態による、ハンドヘルド超音波プローブの概略図である。
【図3】[0010]実施形態による、試験回路の図である。
【図4】[0011]実施形態による、試験回路の図である。
【図5】[0012]実施形態による、試験プロセスのブロック図である。
【発明を実施するための形態】
【0007】
[0013]超音波トランスデューサアレイの改善された試験のための方法およびシステムが本明細書において開示される。例えば、本明細書において説明される方法およびシステムは、超音波トランスデューサイメージャシステムのバイアス電圧の変調を含み、または、それらの方法およびシステムの一部分は、超音波トランスデューサイメージャの超音波トランスデューサアレイおよび特定用途向け集積回路（ＡＳＩＣ）を試験する時間、コスト、および技術的困難を大幅に低減し得る。超音波トランスデューサイメージャシステムのバイアス電圧を変調することによって、複数の超音波イメージャシステムトランスデューサ（例えば、ＭＥＭＳ要素）、および一部の事例において、それらのトランスデューサと関連付けられる特定用途向け集積回路（ＡＳＩＣ）の、接続および構築の同時的な調査が可能となり得る。一部の事例において、バイアス電圧を変調することによって、アレイ（または、アレイの試験される一部分）の各トランスデューサ要素（例えば、ＭＥＭＳ要素）に（例えば、特殊化された試験機器を使用して）精密な機械的入力を付与する必要性を回避しながら、超音波イメージャの回路網の接続および構築の調査が可能となる。例えば、本明細書において説明されるような、超音波イメージャシステム構成要素を試験する時間および複雑さにおける低減は、生産のコストを有意に減少し得、品質制御を改善し得る。
デバイス
[0014]一部の事例において（例えば、図１において示されるように）、超音波イメージャシステムは、例えば、圧力波を送り出し受け取るための、（例えば、複数のトランスデューサ要素を各々が含むことがある、１つまたは複数のトランシーバタイルを含む）トランスデューサアレイ１０１と、圧力波の伝搬方向をセットすること、および／または、圧力波を集束させるためのレンズとして動作し得る、ならびにさらには、トランシーバタイルと人体１１０との間の音響インピーダンスインターフェースとして機能するコーティング層２１２と、トランシーバタイル１０１を制御するための、ＡＳＩＣチップ（または、短くＡＳＩＣ）などの制御ユニット２０２と、例えば、超音波イメージャシステムの構成要素を制御するための、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４と、例えば、信号を処理／調節するための、アナログフロントエンド（ＡＦＥ）などの回路２１５と、例えば、回路２１５の方に伝搬することがある、トランスデューサタイル２１０により発生させられる波を吸収するための、音響吸収体層２０３と、例えば、ワイヤレスで、または、１つもしくは複数のポート２１６を通して、外部デバイスとデータを通信するための、通信ユニット２０８と、例えば、データを記憶するための、メモリ２１８と、イメージャの構成要素に電力を提供するためのバッテリ２０６と、任意選択で、例えば、患者の内臓などの標的物体の画像を表示するための、ディスプレイ２１７とを含んでいることがある。
デバイス
[0014]一部の事例において（例えば、図１において示されるように）、超音波イメージャシステムは、例えば、圧力波を送り出し受け取るための、（例えば、複数のトランスデューサ要素を各々が含むことがある、１つまたは複数のトランシーバタイルを含む）トランスデューサアレイ１０１と、圧力波の伝搬方向をセットすること、および／または、圧力波を集束させるためのレンズとして動作し得る、ならびにさらには、トランシーバタイルと人体１１０との間の音響インピーダンスインターフェースとして機能するコーティング層２１２と、トランシーバタイル１０１を制御するための、ＡＳＩＣチップ（または、短くＡＳＩＣ）などの制御ユニット２０２と、例えば、超音波イメージャシステムの構成要素を制御するための、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４と、例えば、信号を処理／調節するための、アナログフロントエンド（ＡＦＥ）などの回路２１５と、例えば、回路２１５の方に伝搬することがある、トランスデューサタイル２１０により発生させられる波を吸収するための、音響吸収体層２０３と、例えば、ワイヤレスで、または、１つもしくは複数のポート２１６を通して、外部デバイスとデータを通信するための、通信ユニット２０８と、例えば、データを記憶するための、メモリ２１８と、イメージャの構成要素に電力を提供するためのバッテリ２０６と、任意選択で、例えば、患者の内臓などの標的物体の画像を表示するための、ディスプレイ２１７とを含んでいることがある。
【0008】
[0015]一部の事例において、超音波トランスデューサアレイの複数のトランスデューサ要素は、（例えば、例えば図２Ａにおいて示されるように、列１および行１によって開始する）列および行へと空間的に配置構成され得る。一部の事例において、（例えば、図２Ｂにおいて示されるように）超音波トランスデューサアレイ部分２５０の複数のトランスデューサが、平坦な基板２５５上に配置構成され、被覆部２６０が設けられることがある。一部の事例において、超音波トランスデューサアレイ部分の複数のトランスデューサは、例えば、図２Ｃにおいて示されるように、（例えば、断面において）湾曲した基板上に配置構成される。一部の事例において、超音波トランスデューサアレイの複数のトランスデューサ要素は、（例えば、図２Ｃにおいて示されるように）複数のトランスデューサアレイ部分２５０ａ、２５０ｂ、２５０ｃへと分割され得る。
トランスデューサアレイ
[0016]超音波イメージャシステム（または超音波イメージャ試験システム１００）は、例えば、図３において例示されるような、トランスデューサアレイ１０１を含み得る。超音波トランスデューサアレイまたは超音波トランスデューサアレイの一部分は、（例えば、超音波イメージャシステムの基板上に行および列をなして配置構成される）複数の微小電気機械システム（ＭＥＭＳ）トランスデューサ要素を含み得る。一部の事例において、ＭＥＭＳトランスデューサ要素は、機械加工超音波トランスデューサ（ＭＵＴ：ｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ）であり得る。一部の事例において、機械加工超音波トランスデューサ（ＭＵＴ）は、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）であり得る。一部の事例において、微小機械加工超音波トランスデューサ（ＭＵＴ：ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ）は、容量性微小機械加工超音波トランスデューサ（ｃＭＵＴ）であり得る。超音波イメージャシステム（または超音波イメージャ試験システム１００）は、複数の特定用途向け集積回路（ＡＳＩＣ）構成要素１０２を含み得る。一部の事例において、超音波イメージャシステムまたは超音波イメージャ試験システム１００の複数のＡＳＩＣ構成要素１０２は、トランスデューサアレイの複数のトランスデューサ要素に結合され得る。超音波イメージャ試験システム１００のＡＳＩＣ構成要素１０２は、低雑音増幅器（ＬＮＡ）のうちの１つまたは複数を含み得る（例えば、ＬＮＡは、１つまたは複数のトランスデューサからの、例えば、トランスデューサの行からの信号を処理するために使用される）。一部の事例において、超音波イメージャシステムの１つまたは複数のＡＳＩＣ構成要素１０２は、トランスデューサアレイの複数のトランスデューサ要素を制御するために使用され得る。一部の事例において、１つまたは複数のＡＳＩＣ構成要素１０２は、基板および／または複数のトランスデューサ要素と一体で、１つのユニットとして組み立てられることがある。一部の事例において、１つまたは複数のＡＳＩＣ構成要素１０２は、超音波イメージャデバイスの外側に場所を定められ、複数のトランスデューサ要素に（例えば、ケーブルを介して）電気的に結合されることがある。
トランスデューサアレイ
[0016]超音波イメージャシステム（または超音波イメージャ試験システム１００）は、例えば、図３において例示されるような、トランスデューサアレイ１０１を含み得る。超音波トランスデューサアレイまたは超音波トランスデューサアレイの一部分は、（例えば、超音波イメージャシステムの基板上に行および列をなして配置構成される）複数の微小電気機械システム（ＭＥＭＳ）トランスデューサ要素を含み得る。一部の事例において、ＭＥＭＳトランスデューサ要素は、機械加工超音波トランスデューサ（ＭＵＴ：ｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ）であり得る。一部の事例において、機械加工超音波トランスデューサ（ＭＵＴ）は、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）であり得る。一部の事例において、微小機械加工超音波トランスデューサ（ＭＵＴ：ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｕｎｄ ｔｒａｎｓｄｕｃｅｒ）は、容量性微小機械加工超音波トランスデューサ（ｃＭＵＴ）であり得る。超音波イメージャシステム（または超音波イメージャ試験システム１００）は、複数の特定用途向け集積回路（ＡＳＩＣ）構成要素１０２を含み得る。一部の事例において、超音波イメージャシステムまたは超音波イメージャ試験システム１００の複数のＡＳＩＣ構成要素１０２は、トランスデューサアレイの複数のトランスデューサ要素に結合され得る。超音波イメージャ試験システム１００のＡＳＩＣ構成要素１０２は、低雑音増幅器（ＬＮＡ）のうちの１つまたは複数を含み得る（例えば、ＬＮＡは、１つまたは複数のトランスデューサからの、例えば、トランスデューサの行からの信号を処理するために使用される）。一部の事例において、超音波イメージャシステムの１つまたは複数のＡＳＩＣ構成要素１０２は、トランスデューサアレイの複数のトランスデューサ要素を制御するために使用され得る。一部の事例において、１つまたは複数のＡＳＩＣ構成要素１０２は、基板および／または複数のトランスデューサ要素と一体で、１つのユニットとして組み立てられることがある。一部の事例において、１つまたは複数のＡＳＩＣ構成要素１０２は、超音波イメージャデバイスの外側に場所を定められ、複数のトランスデューサ要素に（例えば、ケーブルを介して）電気的に結合されることがある。
【0009】
[0017]超音波イメージャシステム１００は、バイアス電圧源１０３を含み得る。バイアス電圧は、アレイにより生み出される画像の正確度および精密度を改善し得る、超音波トランスデューサアレイの超音波トランスデューサ要素により生み出される電圧変調を正規化するために超音波アレイの試験および動作中に使用され得る、基準電圧（例えば、一定の０Ｖまたは－１８Ｖ入力信号などの、静的な直流（ＤＣ）電圧）であり得る。バイアス電圧は、動作における間、超音波トランスデューサアレイの各要素に分配され得る。各個々のトランスデューサアレイ要素（例えば、ＭＥＭＳ要素）へのバイアス電圧の分配は、例えば、製造プロセスと関連付けられるトランスデューサおよび／またはＡＳＩＣ構築における変動性に起因して、（例えば、同じ入力音波信号を与えられたとして）互いとはわずかに異なり得る、各個々のトランスデューサアレイ要素の出力電圧の正規化をたやすくし得る。
【0010】
[0018]本明細書において説明されるように、（例えば、バイアス電圧源１０３により生み出される）バイアス電圧は、例えば、（例えば、試験信号源１０６により生成される）試験信号によって変調され得る。試験信号によるバイアス電圧の変調によって、（例えば、試験信号およびバイアス電圧の重ね合わせを含む）変調されたバイアス電圧が結果的に生じ得る。一部の事例において、変圧器１０５（例えば、降圧変圧器）が、例えば、図３において示されるように、超音波トランスデューサイメージャ）のバイアス電圧（例えば、－１８Ｖバイアス電圧などの、一定のバイアス電圧）を変調するために使用される試験信号の振幅を調整（例えば、低減）するために使用され得る。変圧器１０５は、バイアス電圧源１０３と直列に接続され得る。
【0011】
[0019]一部の事例において、試験において使用される試験信号源１０６および降圧変圧器１０５は、超音波トランスデューサシステムまたはアレイの外部にあり得る。一部の事例において、試験信号源１０６および／または降圧変圧器１０５は、超音波トランスデューサイメージャのバイアス電圧源１０３と、超音波トランスデューサアレイ１０１（例えば、ＭＥＭＳ要素アレイ）との間で、超音波トランスデューサイメージャに結合され得る。トランスデューサ要素アレイ１０１のトランスデューサ要素は、（例えば、複数の低雑音増幅器と、一部の事例において、１つまたは複数のバイパスコンデンサとを含み得る、特定用途向け集積回路（ＡＳＩＣ）１０２を含む）超音波イメージャの制御回路に結合され得る。変調されたバイアス電圧信号が、ＡＳＩＣ回路の後に受け取られ得、超音波イメージャのＭＥＭＳトランスデューサアレイおよび／またはＡＳＩＣのうちの１つまたは複数における不良または欠陥から結果的に生じることがある、予期される変調されたバイアス電圧信号に対する（例えば、振幅、周波数、および／または波形形状に関する）変化について分析され得る。
【0012】
[0020]バイアス電圧の変調（例えば、本明細書において説明されるような、試験信号による）によって、変調されないバイアス電圧（または、変調されないバイアス電圧を利用するＡＳＩＣ出力信号）よりも情報価値のある出力信号（例えば、測定システム１０７により測定および／または処理されることになる）が結果的に生じ得る。例えば、注入される試験信号は、例えば、超音波イメージャのトランスデューサアレイのＭＥＭＳトランスデューサおよび／またはＡＳＩＣのハードウェアにおける欠陥から結果的に生じることがある、振幅、波形形状における変化、および／または、周期性に対する変化について（例えば、測定システム１０７を使用して）容易に評価され得る、規定された波形を有し得る。一部の事例において、試験信号は、周期的波形を含む。例えば、試験信号は、正弦波形を有し得る。一部の事例において、試験信号は、非ゼロ最大振幅を有する。一部の事例において、試験信号は、０．１ミリボルトから３ミリボルトの（例えば、降圧変圧器の後の）ピークツーピーク振幅を有し得る。一部の事例において、試験信号は、０．１ミリボルトから０．３ミリボルト、０．１ミリボルトから０．５ミリボルト、０．１ミリボルトから１ミリボルト、０．１ミリボルトから２ミリボルト、０．１ミリボルトから２．５ミリボルト、０．１ミリボルトから３ミリボルト、０．３ミリボルトから０．５ミリボルト、０．３ミリボルトから１ミリボルト、０．３ミリボルトから２ミリボルト、０．３ミリボルトから２．５ミリボルト、０．３ミリボルトから３ミリボルト、０．５ミリボルトから１ミリボルト、０．５ミリボルトから２ミリボルト、０．５ミリボルトから２．５ミリボルト、０．５ミリボルトから３ミリボルト、１ミリボルトから２ミリボルト、１ミリボルトから２．５ミリボルト、１ミリボルトから３ミリボルト、２ミリボルトから２．５ミリボルト、２ミリボルトから３ミリボルト、または、２．５ミリボルトから３ミリボルトの（例えば、降圧変圧器の後の）ピークツーピーク振幅を有し得る。一部の事例において、試験信号は、０．１ミリボルト、０．３ミリボルト、０．５ミリボルト、１ミリボルト、２ミリボルト、２．５ミリボルト、または３ミリボルトの（例えば、降圧変圧器の後の）ピークツーピーク振幅を有し得る。一部の事例において、試験信号は、少なくとも０．１ミリボルト、０．３ミリボルト、０．５ミリボルト、１ミリボルト、２ミリボルト、２．５ミリボルト、または３ミリボルトの（例えば、降圧変圧器の後の）ピークツーピーク振幅を有し得る。一部の事例において、試験信号は、多くとも０．１ミリボルト、０．３ミリボルト、０．５ミリボルト、１ミリボルト、２ミリボルト、２．５ミリボルト、または３ミリボルトの（例えば、降圧変圧器の後の）ピークツーピーク振幅を有し得る。
【0013】
[0021]一部の事例において、超音波トランスデューサアレイ（例えば、ＭＥＭＳトランスデューサアレイ）またはＡＳＩＣにおける不良または欠陥は、例えば、図４において示されるような、（例えば、ＭＥＭＳバイアスノードにおける、または、Ｘノードにおける）バイアス電圧源１０３（または変圧器１０５）とトランスデューサアレイ１０１との間の、（例えば、Ｏノードにおける、または、ＡＳＩＣ ＬＮＡ入力における）トランスデューサアレイ１０１とＡＳＩＣ１０２との間の、および／または、（例えば、ＡＳＩＣ ＬＮＡ出力における）ＡＳＩＣの後の、超音波トランスデューサシステムにおける点において測定される信号の電圧または形状により決定され得る。表１は、製造中に起こり得る一部の不良、ならびに、－１８ボルト（Ｖ）の一定のバイアス電圧入力、および、バイアス電圧を変調するために使用される１ミリボルト（ｍＶ）のピークツーピーク交流（ＡＣ）試験信号を想定して、回路における様々な点において測定される、変調されたバイアス電圧信号にそれらの不良が及ぼし得る影響を示す。表１において示される（および、「＊」によって表象される）、ＭＥＭＳトランスデューサ要素短絡状態のもとでの、ＡＳＩＣ ＬＮＡ入力における予期される信号電圧は、保護ダイオードを使用して電圧クランピングによって測定されることが留意される。図４は、試験回路の図を示し、ＸノードおよびＯノード基準点が、回路上で識別される。
【0014】
[0022]
【0015】
【表1】
【0016】
[0023]示されるように、ＡＳＩＣのＬＮＡの後に測定される出力信号は、Ｏノードにおける失敗した熱圧着（ＴＣＢ）、または、破損したＭＥＭＳトランスデューサなどの状態について、０Ｖの一定の信号として測定され得る。バイアス電圧がＭＥＭＳトランスデューサアレイへと導入される前の回路の失敗によって、さらには、ＡＳＩＣ ＬＮＡの後の出力される一定の０Ｖの出力信号が結果的に生じ得るが、そのような不良は、さらには、ＭＥＭＳバイアスノードにおける一定の０Ｖの出力信号を示すことになる（例えば、出力される周期的信号の振幅の低減または増大は、不良のＬＮＡなどの、不良のＡＳＩＣ構成要素を指し示し得る）。
【0017】
[0024]一部の事例において、超音波イメージャ試験システム１００の試験測定システム１０７は、１つまたは複数のアナログデジタルコンバータ（ＡＤＣ）２０１を含み得る。一部の事例において、超音波イメージャ試験システム１００の各ＬＮＡから出力される信号は、試験測定システム１０７の異なるＡＤＣに渡される。コントローラ２０２（例えば、プロセッサと、任意選択で、非一時的メモリとを含む）が、試験測定システム１０７の１つまたは複数のＡＤＣに結合され得る。一部の事例において、超音波イメージャシステムの１つまたは複数のオンボードＡＤＣが、超音波イメージャシステムを試験することにおいて利用され得る（例えば、超音波イメージャ試験システム１００のＡＤＣは、例えば、別個の試験測定システム１０７のＡＤＣを利用することとは対照的に、超音波イメージャシステムのオンボードＡＤＣを含む）。一部の事例において、コントローラ２０２は、１つまたは複数のＬＮＡから受け取られたデータに関して高速フーリエ変換（ＦＦＴ）を実行するように構成される。一部の事例において、コントローラ２０２は、マルチチャネルＦＦＴシステムを含む。一部の事例において、試験測定システム１０７は、信号分析ユニット２０３を含む。一部の事例において、信号分析ユニット２０３は、（例えば、試験測定システム１０７のＡＤＣまたはコントローラを介して）超音波イメージャシステムの１つまたは複数のＬＮＡから受け取られた信号に関して１つまたは複数の分析を実行するように構成されるプロセッサ（例えば、および非一時的メモリ）を含む。一部の事例において、信号分析ユニット２０３は、（例えば、超音波イメージャシステムの１つまたは複数のＬＮＡから受け取られた１つまたは複数の信号に関して）信号振幅比較、波形形状比較、および／または合格／不合格論理機能を実行するように構成される。
【0018】
[0025]一部の事例において、試験測定システム１０７は、試験信号源１０６を含み得る。一部の事例において、試験測定システム１０７は、変圧器１０５を含み得る。一部の事例において、試験測定システム１０７は、バイアス電圧源１０３を含み得る。
【0019】
[0026]一部の事例において、試験測定システム１０７または試験測定システム１０７の一部分は、ＡＳＩＣに対して局所的に場所を定められる。一部の事例において、試験測定システム１０７または試験測定システム１０７の一部分は、ＡＳＩＣから遠隔に場所を定められる（例えば、試験測定システム１０７または試験測定システム１０７の一部分は、ワイヤレスで、または、ケーブルにより、ＡＳＩＣに結合される）。一部の事例において、試験測定システム１０７のすべてまたは一部分（例えば、試験信号源１０６、変圧器１０５、１つもしくは複数のＡＤＣ、１つもしくは複数のコントローラ、および／または、１つもしくは複数の信号分析ユニット）は、超音波トランスデューサイメージャのトランスデューサアレイ１０１および／またはＡＳＩＣ１０２に、取り外し可能に結合され得る。
【0020】
[0027]図４は、超音波イメージャシステム１００の例を示す。信号源は、周期的試験信号（例えば、正弦信号）を生み出す能力をもつ、低インピーダンス試験信号源１０６（例えば、５０オーム、１０ＶＲＭＳ）であり得る。低インピーダンス（例えば、０．３５オーム）降圧変圧器（例えば、試験信号のピークツーピーク電圧を＋／－１ｍＶＲＭＳに低減するための）が、（例えば、例えば－１８Ｖの、一定の電圧バイアス入力を供給するために使用されることがある）バイアス電圧源と直列に配置され得る。一部の事例において、－１８ＶＤＣ＋／－１ｍＶＲＭＳ信号が、超音波トランスデューサイメージャのＭＥＭＳトランスデューサアレイ１０１の入力ノードにおいて測定され得る。一部の事例において、このＭＥＭＳ入力信号は、１ｍＶＲＭＳ信号として、ＡＳＩＣ ＬＮＡのための入力ノードにおいて測定されることがある。一部の事例において、信号は、３０ｍＶＲＭＳ信号として、ＡＳＩＣ ＬＮＡ出力ノードにおいて測定され得る。
ＭＥＭＳアレイおよび関連付けられるＡＳＩＣを試験する方法
[0028]図５は、ＭＥＭＳトランスデューサアレイおよび関連付けられるＡＳＩＣを試験するための方法のステップを示す。一部の事例において、ＡＳＩＣおよびＭＥＭＳアレイは、試験よりも前にパワーオンおよび構成され得る（例えば、ステップ１００１）。このことは、バイアス電圧パラメータなどのベースラインシステムパラメータの検証を含み得、試験信号源、変圧器、および／または出力信号測定構成要素の接続を必然的に含み得る。一部の事例において、超音波トランスデューサアレイの第１の行（例えば、行１）が、試験信号導入よりも前に試験のために選択され得る（例えば、ステップ１００２）。第１の行は、必ずしもトランスデューサの最も上部または最も左の行ではないことがある。一部の事例において、第１の行は、アレイ上の物理的位置にかかわらず、単純に、試験される第１の行である。一部の事例において、第１の列が、（例えば、各行の要素が、例えば図５において示されるように、並行して試験されるのではなく、各列の要素が並行して試験される、方法およびシステムにおいて）第１の行ではなく選択される。
ＭＥＭＳアレイおよび関連付けられるＡＳＩＣを試験する方法
[0028]図５は、ＭＥＭＳトランスデューサアレイおよび関連付けられるＡＳＩＣを試験するための方法のステップを示す。一部の事例において、ＡＳＩＣおよびＭＥＭＳアレイは、試験よりも前にパワーオンおよび構成され得る（例えば、ステップ１００１）。このことは、バイアス電圧パラメータなどのベースラインシステムパラメータの検証を含み得、試験信号源、変圧器、および／または出力信号測定構成要素の接続を必然的に含み得る。一部の事例において、超音波トランスデューサアレイの第１の行（例えば、行１）が、試験信号導入よりも前に試験のために選択され得る（例えば、ステップ１００２）。第１の行は、必ずしもトランスデューサの最も上部または最も左の行ではないことがある。一部の事例において、第１の行は、アレイ上の物理的位置にかかわらず、単純に、試験される第１の行である。一部の事例において、第１の列が、（例えば、各行の要素が、例えば図５において示されるように、並行して試験されるのではなく、各列の要素が並行して試験される、方法およびシステムにおいて）第１の行ではなく選択される。
【0021】
[0029]図５のステップ１００３において示されるように、試験信号が、（例えば、図３～図５において示される試験回路などの試験回路を使用して）超音波イメージャシステムに付与され得る。試験信号は、変圧器１０５を使用してＭＥＭＳのためのバイアス電圧へと注入され得る（例えば、変圧器１０５は、バイアス電圧源１０３と直列に配置される）。試験信号（例えば、バイアス電圧信号の変調のための）は、周期波形を有し得る。一部の事例において、正弦試験信号が使用され得る。超音波トランスデューサアレイ１０１および／またはＡＳＩＣ１０２を試験するための方法およびシステムにおける使用のための試験信号を選択することにおいて、過度に高くない、または低くない周波数を伴う周期的信号を使用することが有利であり得る。周期的信号の減衰（例えば、トランスデューサボード上の静電容量に起因する）は、非常に高い周波数を伴う試験信号を回避することにより、低減または回避され得る。一部の事例において、ＡＳＩＣ ＬＮＡからの利得の不十分性は、非常に低い周波数を伴う試験信号が回避される場合に回避され得る。一部の事例において、試験信号は、５ｋＨｚ未満、５ｋＨｚから１０ｋＨｚ、１０ｋＨｚから１５ｋＨｚ、１５ｋＨｚから２０ｋＨｚ、２０ｋＨｚから２５ｋＨｚ、２５ｋＨｚから３０ｋＨｚ、３０ｋＨｚから３５ｋＨｚ、３５ｋＨｚから４０ｋＨｚ、４０ｋＨｚから４５ｋＨｚ、４５ｋＨｚから５０ｋＨｚ、または、５０ｋＨｚ超の周波数を有し得る。一部の事例において、２０ｋＨｚの範囲内（例えば、１５ｋＨｚから２５ｋＨｚ）の周波数が、最適であることがある。
【0022】
[0030]一部の事例において、試験信号は、信号変圧器１０５（例えば、降圧信号変圧器）を使用してバイアス電圧信号へと注入される。一部の事例において、信号変圧器の使用は、源インピーダンスを低減することを、例えば、それが、大きい容量性負荷を駆動し得るように行う利点を有する。この試験信号は、ＭＥＭＳ静電容量により、ＡＳＩＣ１０２の入力に容量結合されることがある。
【0023】
[0031]ステップ１００４において示されるように、（例えば、列１についての）ＡＳＩＣの出力が、例えば、ＭＥＭＳアレイおよび／またはＡＳＩＣにおける不良を検出するために、捕捉され得る。一部の事例において、（例えば、本明細書において説明されるように）変調されたバイアス信号により刺激される超音波ＭＥＭＳアレイおよびＡＳＩＣシステムの出力が、例えば、ステップ１００５において示されるように、その出力が試験限度に適合するかどうかに関して評価され得る。一部の事例において、（例えば、振幅、周期性、位相、および／または周波数に関する）予期される（または要される）出力限度の中にない、測定された信号は、エラー信号と分類され得る（例えば、そのことによって、不良として超音波イメージャシステムが結果的に生じることがある）。一部の事例において、損傷されたＭＥＭＳは、より低い利得を結果的に生じさせ得る、有意に、より低い静電容量を有し得る。一部の事例において、損傷されたＭＥＭＳ要素は、ＡＳＩＣ出力が飽和することを引き起こし得る、短絡を含み得る。ＡＳＩＣとＭＥＭＳとの間の失敗した接合によって、出力を生み出すことに失敗するトランスデューサ回路が結果的に生じ得る。一部の事例において、（例えば、ステップ１００６において示されるように）測定された信号が出力限度の中にない場合に、エラー計数が、（例えば、１だけ）インクリメントされることがあり、測定システムは、（例えば、次の列、例えば列＋１において場所を定められる）次のＭＥＭＳ／ＡＳＩＣからの出力を分析することを続けて行い得る。代わりに、測定された信号が出力限度の中にある場合に、測定システムは、エラー計数をインクリメントすることなく、ステップ１００７において示されるように、（例えば、次の列、例えば列＋１において場所を定められる）次のＭＥＭＳ／ＡＳＩＣからの出力を分析することを続けて行い得る。新しい列（例えば、列＋１）において場所を定められるＭＥＭＳ／ＡＳＩＣからの出力は、（例えば、ステップ１００８において示されるように）予期される／要される出力限度との適合性について分析され得る。予期される／要される出力限度との非適合性によって、１００９において示されるように、（例えば、１だけの）エラー計数のインクリメントが結果的に生じることがある。エラー計数がインクリメントされた場合に、または、出力が、限度の中にあることを見出された場合に、先に試験されたＭＥＭＳ／ＡＳＩＣがアレイの最後の列におけるものであったかどうかを決定するために（例えば、ステップ１０１０において示されるように）チェックが実行されることがあり、または、そのチェックの一部分が実行されることがある。一部の事例において、試験システムは、先に分析されたＭＥＭＳ／ＡＳＩＣが行／アレイの最後の列におけるものでなかった場合に、ステップ１００７に戻り、行における次のＭＥＭＳ／ＡＳＩＣを分析し得る。ステップ１００４から１０１０は、図５において示されるような列単位の代わりに、行単位で進行することにより実行され得ることが思索される。一部の事例において、超音波イメージャシステムの列（または行）における各ＭＥＭＳ／ＡＳＩＣ要素の試験（例えば、図５における破線囲みにより指し示されるような、ステップ１００４から１０１０）は、並行して実行され得る。ＭＥＭＳは、修正されたバイアス電圧信号が同時にすべてのＭＥＭＳに付与され得る際に、並行して試験され得る。
【0024】
[0032]ステップ１００８から１０１０において先に分析されたＭＥＭＳ／ＡＳＩＣが、行の最終の列（または、列の最終の行）において場所を定められたものである場合に、分析された行がアレイの最後の行であったかどうか（または、分析された列がアレイの最後の列であったかどうか）を決定するために（例えば、ステップ１０１１において示されるように）判断チェックが実行され得る。行（または列）がアレイにおける最後でなかった場合に、測定システムは、例えば、ステップ１０１２において示されるように、次の行（例えば、行＋１）の第１の列におけるＭＥＭＳ／ＡＳＩＣからの出力を分析することを続けて行い得る（または、各列の行に沿って続ける場合に、次の列が次に分析され得る）ものであり、測定システムは、例えば並行して、次の行（または列）におけるＭＥＭＳ／ＡＳＩＣ要素の分析を実行し得る。
【0025】
[0033]ステップ１０１１における判断チェックが、先に分析されたＭＥＭＳ／ＡＳＩＣが最後の行および列（例えば、行＋ｘ、列＋ｘ）であったことを指し示す結果を返す場合に、判断チェックが、例えば、ステップ１０１３において示されるように、全エラー計数が、許容可能な限度未満であるかどうかを決定するためになされ得る。エラー計数が限度以上である（またはその代わりに、限度よりも大である）場合に、（例えば、ステップ１０１５において示されるように）デバイス／アレイは、棄却される（または「不合格」）として標識されることがあり、試験は終了されることがある。全エラー計数が限度未満である（またはその代わりに、限度以下である）場合に、（例えば、ステップ１０１４において示されるように）デバイス／アレイは、容認される（または「合格」）として標識されることがあり、試験は終了されることがある。一部の事例において、中間判断チェックが、全エラー計数が満たされたまたは上回られたかどうかを決定するために、ステップ１００４および１０１３の間の任意のステップにおいて実行されることがある。一部の事例において、そのような中間判断チェックによって、全エラー計数が限度を上回る（またはその代わりに、限度を満たす）場合に、デバイス／アレイが、棄却される（または「不合格」）として標識されること、および、試験が終了されることが結果的に生じることがある。そのような中間判断チェック中、エラー計数が限度未満である（またはその代わりに、限度に等しい）ことが見出される場合に、試験システムは、試験方法１０００に関して継続することを可能とされることがある。
【0026】
[0034]上記のステップは、実施形態による、ＭＥＭＳアレイトランスデューサを試験するための、図５の方法の実施形態を示すが、当業者は、本明細書において説明される教示に基づく多くの変形を認識することになる。ステップは、異なる順序において完了されることがある。ステップは、追加または削除されることがある。ステップのうちの一部は、サブステップを含むことがある。ステップのうちの多くは、試験に有利な限り何度でも反復されることがある。
【0027】
[0035]図５の方法のステップのうちの１つまたは複数は、本明細書において説明されるような回路網によって、例えば、本明細書において説明されるＡＳＩＣ、または、他の処理もしくは論理回路網を使用して実行されることがある。回路網は、図５の方法のステップのうちの１つまたは複数をもたらすようにプログラムされることがあり、プログラムは、例えば、コンピュータ可読メモリ上に記憶されるプログラム命令、または、処理もしくは論理回路網のプログラムされたステップを含むことがある。
エラー状態および超音波システム不良
[0036]超音波トランスデューサアレイ（例えば、ＭＥＭＳアレイ）またはその超音波トランスデューサアレイの一部分を試験する方法は、試験中のエラーを識別するステップを含み得る。試験中のエラーは、予期される値または波形形状から外れる、電圧、電流、波形、または、波形の一部分を含み得る。一部の事例において、試験中に識別、測定、または検出されるエラーは、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分（例えば、アレイにおけるＭＥＭＳ要素またはＭＥＭＳ要素の群）における不良の結果であり得る。ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分を試験する方法は、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分（例えば、アレイのＭＥＭＳ要素またはＭＥＭＳ要素の群）における不良を識別するステップを含み得る。一部の事例において、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分における、より低い数の不良によって、ＭＥＭＳアレイが、例えば、より大きい数の不良を有するＭＥＭＳアレイまたはＭＥＭＳアレイの一部分と比較して、より高い感度、より高い正確度、および／または、より再現性のある測定を有することが結果的に生じ得る。
エラー状態および超音波システム不良
[0036]超音波トランスデューサアレイ（例えば、ＭＥＭＳアレイ）またはその超音波トランスデューサアレイの一部分を試験する方法は、試験中のエラーを識別するステップを含み得る。試験中のエラーは、予期される値または波形形状から外れる、電圧、電流、波形、または、波形の一部分を含み得る。一部の事例において、試験中に識別、測定、または検出されるエラーは、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分（例えば、アレイにおけるＭＥＭＳ要素またはＭＥＭＳ要素の群）における不良の結果であり得る。ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分を試験する方法は、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分（例えば、アレイのＭＥＭＳ要素またはＭＥＭＳ要素の群）における不良を識別するステップを含み得る。一部の事例において、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分における、より低い数の不良によって、ＭＥＭＳアレイが、例えば、より大きい数の不良を有するＭＥＭＳアレイまたはＭＥＭＳアレイの一部分と比較して、より高い感度、より高い正確度、および／または、より再現性のある測定を有することが結果的に生じ得る。
【0028】
[0037]一部の事例において、エラーは、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分における不良から発生し得る。不良は、アレイにおける、または、アレイへの、アレイからの、もしくはアレイの中の１つもしくは複数の接続における欠陥から発生し得る。例えば、不良は、損傷されたＭＥＭＳ要素、短絡、または、ＡＳＩＣ構成要素とＭＥＭＳ構成要素との間の失敗した接合から発生し得る。
【0029】
[0038]一部の事例において、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分における（例えば、不良の結果としての）エラーを識別するステップは、（例えば、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分に付与される試験信号に応答した）ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分の出力を測定するステップを含み得る。例えば、（システム不良から結果的に生じる）エラーは、超音波イメージャシステムまたは超音波イメージャシステムの一部分（例えば、アレイのＭＥＭＳ要素またはＭＥＭＳ要素の群）において、超音波イメージャシステム（または超音波イメージャ試験システム１００）またはその超音波イメージャシステムの一部分の出力を、予期される出力電圧値、または、予期される出力電圧範囲と比較することにより識別され得る。一部の事例において、本明細書において説明される方法は、超音波イメージャシステム（または超音波イメージャ試験システム１００）の出力信号が、出力限度の集合の中にあるかどうかを決定するステップを含み得る。一部の事例において、出力限度の集合は、予期される出力信号電圧振幅値の範囲を含む。一部の事例において、予期される出力信号電圧振幅値は、０．１ボルトから１ボルト、０．１ボルトから２ボルト、０．１ボルトから３ボルト、０．１ボルトから４ボルト、０．１ボルトから５ボルト、０．１ボルトから７．５ボルト、０．１ボルトから１０ボルト、０．１ボルトから１５ボルト、０．１ボルトから１８ボルト、０．１ボルトから２０ボルト、１ボルトから２ボルト、１ボルトから３ボルト、１ボルトから４ボルト、１ボルトから５ボルト、１ボルトから７．５ボルト、１ボルトから１０ボルト、１ボルトから１５ボルト、１ボルトから１８ボルト、１ボルトから２０ボルト、２ボルトから３ボルト、２ボルトから４ボルト、２ボルトから５ボルト、２ボルトから７．５ボルト、２ボルトから１０ボルト、２ボルトから１５ボルト、２ボルトから１８ボルト、２ボルトから２０ボルト、３ボルトから４ボルト、３ボルトから５ボルト、３ボルトから７．５ボルト、３ボルトから１０ボルト、３ボルトから１５ボルト、３ボルトから１８ボルト、３ボルトから２０ボルト、４ボルトから５ボルト、４ボルトから７．５ボルト、４ボルトから１０ボルト、４ボルトから１５ボルト、４ボルトから１８ボルト、４ボルトから２０ボルト、５ボルトから７．５ボルト、５ボルトから１０ボルト、５ボルトから１５ボルト、５ボルトから１８ボルト、５ボルトから２０ボルト、７．５ボルトから１０ボルト、７．５ボルトから１５ボルト、７．５ボルトから１８ボルト、７．５ボルトから２０ボルト、１０ボルトから１５ボルト、１０ボルトから１８ボルト、１０ボルトから２０ボルト、１５ボルトから１８ボルト、１５ボルトから２０ボルト、または、１８ボルトから２０ボルト、または、２０ボルト超であり得る。一部の事例において、予期される出力信号電圧振幅値は、０．１ボルト、１ボルト、２ボルト、３ボルト、４ボルト、５ボルト、７．５ボルト、１０ボルト、１５ボルト、１８ボルト、または２０ボルトであり得る。一部の事例において、出力限度の集合は、予期される出力信号周波数値の範囲を含む。一部の事例において、予期される出力信号周波数値は、０．１ｋＨｚから１ｋＨｚ、０．１ｋＨｚから５ｋＨｚ、０．１ｋＨｚから１０ｋＨｚ、０．１ｋＨｚから１５ｋＨｚ、０．１ｋＨｚから２０ｋＨｚ、０．１ｋＨｚから２５ｋＨｚ、０．１ｋＨｚから３０ｋＨｚ、０．１ｋＨｚから３５ｋＨｚ、０．１ｋＨｚから４０ｋＨｚ、１ｋＨｚから５ｋＨｚ、１ｋＨｚから１０ｋＨｚ、１ｋＨｚから１５ｋＨｚ、１ｋＨｚから２０ｋＨｚ、１ｋＨｚから２５ｋＨｚ、１ｋＨｚから３０ｋＨｚ、１ｋＨｚから３５ｋＨｚ、１ｋＨｚから４０ｋＨｚ、５ｋＨｚから１０ｋＨｚ、５ｋＨｚから１５ｋＨｚ、５ｋＨｚから２０ｋＨｚ、５ｋＨｚから２５ｋＨｚ、５ｋＨｚから３０ｋＨｚ、５ｋＨｚから３５ｋＨｚ、５ｋＨｚから４０ｋＨｚ、１０ｋＨｚから１５ｋＨｚ、１０ｋＨｚから２０ｋＨｚ、１０ｋＨｚから２５ｋＨｚ、１０ｋＨｚから３０ｋＨｚ、１０ｋＨｚから３５ｋＨｚ、１０ｋＨｚから４０ｋＨｚ、１５ｋＨｚから２０ｋＨｚ、１５ｋＨｚから２５ｋＨｚ、１５ｋＨｚから３０ｋＨｚ、１５ｋＨｚから３５ｋＨｚ、１５ｋＨｚから４０ｋＨｚ、２０ｋＨｚから２５ｋＨｚ、２０ｋＨｚから３０ｋＨｚ、２０ｋＨｚから３５ｋＨｚ、２０ｋＨｚから４０ｋＨｚ、２５ｋＨｚから３０ｋＨｚ、２５ｋＨｚから３５ｋＨｚ、２５ｋＨｚから４０ｋＨｚ、３０ｋＨｚから３５ｋＨｚ、３０ｋＨｚから４０ｋＨｚ、または、３５ｋＨｚから４０ｋＨｚ、または、４０ｋＨｚ超であり得る。一部の事例において、予期される出力信号周波数値は、０．１ｋＨｚ、１ｋＨｚ、５ｋＨｚ、１０ｋＨｚ、１５ｋＨｚ、２０ｋＨｚ、２５ｋＨｚ、３０ｋＨｚ、３５ｋＨｚ、または４０ｋＨｚであり得る。
【0030】
[0039]一部の事例において、測定された値（例えば、測定された出力信号電圧振幅、および／または、測定された出力信号周波数が、予期される値または範囲よりも、０．１％から１％、０．１％から５％、０．１％から１０％、０．１％から２０％、０．１％から２５％、０．１％から３０％、０．１％から４０％、０．１％から５０％、１％から５％、１％から１０％、１％から２０％、１％から２５％、１％から３０％、１％から４０％、１％から５０％、５％から１０％、５％から２０％、５％から２５％、５％から３０％、５％から４０％、５％から５０％、１０％から２０％、１０％から２５％、１０％から３０％、１０％から４０％、１０％から５０％、２０％から２５％、２０％から３０％、２０％から４０％、２０％から５０％、２５％から３０％、２５％から４０％、２５％から５０％、３０％から４０％、３０％から５０％、または、４０％から５０％、または、５０％超だけ大であり得る場合に、エラーが、存在すると決定されることがある（または、エラー計数が、１だけ増大されることがある）。一部の事例において、測定された値（例えば、測定された出力信号電圧振幅、および／または、測定された出力信号周波数が、予期される値または範囲よりも、０．１％から１％、０．１％から５％、０．１％から１０％、０．１％から２０％、０．１％から２５％、０．１％から３０％、０．１％から４０％、０．１％から５０％、１％から５％、１％から１０％、１％から２０％、１％から２５％、１％から３０％、１％から４０％、１％から５０％、５％から１０％、５％から２０％、５％から２５％、５％から３０％、５％から４０％、５％から５０％、１０％から２０％、１０％から２５％、１０％から３０％、１０％から４０％、１０％から５０％、２０％から２５％、２０％から３０％、２０％から４０％、２０％から５０％、２５％から３０％、２５％から４０％、２５％から５０％、３０％から４０％、３０％から５０％、４０％から５０％、または、５０％超だけ少なくあり得る場合に、エラーが、存在すると決定されることがある（または、エラー計数が、１だけ増大されることがある）。
【0031】
[0040]例えば、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分における不良の全数の総和による、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分において検出された不良の数の評価が、ＭＥＭＳアレイが使用され得るか、それとも棄却されるべきであるかを決定するために使用され得る。例えば、検出された不良の全数が全不良限度またはしきい値の値を上回るＭＥＭＳアレイは、棄却されるとして識別または標識されることがあり、一方で、アレイにおいて検出された不良の全数が限度またはしきい値の値以下であるＭＥＭＳアレイは、容認可能として識別または標識される（例えば、「合格」として標識される）ことがある。
【0032】
[0041]一部の事例において、全不良限度またはしきい値は、予期されるシステム性能パラメータに基づいて決定され得る。一部の事例において、全不良限度（例えば、合格／不合格しきい値の値）は、少なくとも部分的に、感度、正確度、および／または、測定の再現性の所望されるレベルに基づいて決定され得る。一部の事例において、全不良限度（例えば、合格／不合格しきい値の値）は、少なくとも部分的に、所望されるレベルまたは性能が失われる前にＭＥＭＳアレイまたはＭＥＭＳアレイの一部分が有することがある不良の予期される数に基づき得る。一部の事例において、全エラー限度（例えば、合格／不合格しきい値）は、１平方ミリメートルあたりでＭＥＭＳ要素の０．０１パーセントから５０パーセントであり得る。一部の事例において、全エラー限度（例えば、合格／不合格しきい値）は、１平方ミリメートルあたりでＭＥＭＳ要素の０．０１パーセントから０．１パーセント、０．０１パーセントから１パーセント、０．０１パーセントから２パーセント、０．０１パーセントから３パーセント、０．０１パーセントから４パーセント、０．０１パーセントから５パーセント、０．０１パーセントから７パーセント、０．０１パーセントから１０パーセント、０．０１パーセントから２０パーセント、０．０１パーセントから２５パーセント、０．０１パーセントから５０パーセント、０．１パーセントから１パーセント、０．１パーセントから２パーセント、０．１パーセントから３パーセント、０．１パーセントから４パーセント、０．１パーセントから５パーセント、０．１パーセントから７パーセント、０．１パーセントから１０パーセント、０．１パーセントから２０パーセント、０．１パーセントから２５パーセント、０．１パーセントから５０パーセント、１パーセントから２パーセント、１パーセントから３パーセント、１パーセントから４パーセント、１パーセントから５パーセント、１パーセントから７パーセント、１パーセントから１０パーセント、１パーセントから２０パーセント、１パーセントから２５パーセント、１パーセントから５０パーセント、２パーセントから３パーセント、２パーセントから４パーセント、２パーセントから５パーセント、２パーセントから７パーセント、２パーセントから１０パーセント、２パーセントから２０パーセント、２パーセントから２５パーセント、２パーセントから５０パーセント、３パーセントから４パーセント、３パーセントから５パーセント、３パーセントから７パーセント、３パーセントから１０パーセント、３パーセントから２０パーセント、３パーセントから２５パーセント、３パーセントから５０パーセント、４パーセントから５パーセント、４パーセントから７パーセント、４パーセントから１０パーセント、４パーセントから２０パーセント、４パーセントから２５パーセント、４パーセントから５０パーセント、５パーセントから７パーセント、５パーセントから１０パーセント、５パーセントから２０パーセント、５パーセントから２５パーセント、５パーセントから５０パーセント、７パーセントから１０パーセント、７パーセントから２０パーセント、７パーセントから２５パーセント、７パーセントから５０パーセント、１０パーセントから２０パーセント、１０パーセントから２５パーセント、１０パーセントから５０パーセント、２０パーセントから２５パーセント、２０パーセントから５０パーセント、または、２５パーセントから５０パーセントであり得る。一部の事例において、全エラー限度（例えば、合格／不合格しきい値）は、１平方ミリメートルあたりでＭＥＭＳ要素の０．０１パーセント、０．１パーセント、１パーセント、２パーセント、３パーセント、４パーセント、５パーセント、７パーセント、１０パーセント、２０パーセント、２５パーセント、または５０パーセントであり得る。一部の事例において、全エラー限度（例えば、合格／不合格しきい値）は、少なくとも０．０１パーセント、０．１パーセント、１パーセント、２パーセント、３パーセント、４パーセント、５パーセント、７パーセント、１０パーセント、２０パーセント、２５パーセント、または５０パーセントであり得る。一部の事例において、全エラー限度（例えば、合格／不合格しきい値）は、１平方ミリメートルあたりでＭＥＭＳ要素の多くとも０．０１パーセント、０．１パーセント、１パーセント、２パーセント、３パーセント、４パーセント、５パーセント、７パーセント、１０パーセント、２０パーセント、２５パーセント、または５０パーセントであり得る。
【0033】
[0042]一部の事例において、全エラー限度（例えば、合格／不合格しきい値の値）は、少なくとも部分的に、ＭＥＭＳアレイの生産バッチにわたる、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分あたりの全不良の分布に基づき得る。例えば、合格／不合格決定は、全不良数により値域ごとに分類された、生産操業からのＭＥＭＳアレイの分析に基づいてなされ得る。一部の実施形態において、（例えば、アレイあたりの不良、ＭＥＭＳ要素あたりの不良、または、アレイ区域の１平方ミリメートルあたりのエラーの全数により、ランク付けされた、または、値域ごとに分類された）試験されたＭＥＭＳアレイの最上位の五分位、上位２つの五分位、上位３つの五分位、上位４つの五分位、最上位の四分位、上位２つの四分位、上位３つの四分位、最上位の３分の１、上位２つの３分の１、または、上位の半分のみが、「合格」として識別または標識される（例えば、使用可能として識別もしくは標識され、および／または、引き続いて、販売のための最終的なデバイス内へと組み込まれる）。
【0034】
[0043]超音波デバイスおよび超音波デバイスの一部分（例えば、ＭＥＭＳアレイまたはＭＥＭＳアレイの一部分、ＡＳＩＣ、その他）を試験するための方法およびシステムは、例えば、順次、個々のトランスデューサ要素に機械的信号を提供するためのプローブを使用することを要し得る、現在の生産および試験方法およびシステムと比較して、超音波デバイス構成要素（例えば、ＭＥＭＳアレイ、ＭＥＭＳアレイの一部分、ＡＳＩＣ、その他）を生産および試験する時間（およびコスト）を有意に低減し得る。有利には、本明細書において説明される方法およびシステムは、変形可能なトランスデューサ要素の機械的変調を必要とすることなく、並行してデバイス構成要素を試験するために（例えば、本明細書において説明されるように変調された）バイアス電圧を利用し得る。一部の事例において、方法およびシステムは、並行して複数の要素を試験するために使用され得る。例えば、本明細書において説明される試験システムまたは方法は、並行して、１、２、３、４、５、６、７、８、９、１０、１０から２０、２０から３０、３０から４０、４０から５０、５０から１００、１００から２００、２００から５００、５００から１０００、または、１０００超のＭＥＭＳ要素を試験するように構成され得る。一部の事例において、超音波トランスデューサアレイの要素は、基板上のそれらの要素の配置構成の順序によって試験され得る。例えば、（例えば、図２Ａにおいて示されるような）アレイの行、または、アレイの列におけるＭＥＭＳ要素のすべてまたは一部分が、並行して試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、２０マイクロ秒から５０，０００マイクロ秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、２０マイクロ秒から５０マイクロ秒、２０マイクロ秒から１００マイクロ秒、２０マイクロ秒から１５０マイクロ秒、２０マイクロ秒から２００マイクロ秒、２０マイクロ秒から５００マイクロ秒、２０マイクロ秒から１，０００マイクロ秒、２０マイクロ秒から５，０００マイクロ秒、２０マイクロ秒から１０，０００マイクロ秒、２０マイクロ秒から５０，０００マイクロ秒、５０マイクロ秒から１００マイクロ秒、５０マイクロ秒から１５０マイクロ秒、５０マイクロ秒から２００マイクロ秒、５０マイクロ秒から５００マイクロ秒、５０マイクロ秒から１，０００マイクロ秒、５０マイクロ秒から５，０００マイクロ秒、５０マイクロ秒から１０，０００マイクロ秒、５０マイクロ秒から５０，０００マイクロ秒、１００マイクロ秒から１５０マイクロ秒、１００マイクロ秒から２００マイクロ秒、１００マイクロ秒から５００マイクロ秒、１００マイクロ秒から１，０００マイクロ秒、１００マイクロ秒から５，０００マイクロ秒、１００マイクロ秒から１０，０００マイクロ秒、１００マイクロ秒から５０，０００マイクロ秒、１５０マイクロ秒から２００マイクロ秒、１５０マイクロ秒から５００マイクロ秒、１５０マイクロ秒から１，０００マイクロ秒、１５０マイクロ秒から５，０００マイクロ秒、１５０マイクロ秒から１０，０００マイクロ秒、１５０マイクロ秒から５０，０００マイクロ秒、２００マイクロ秒から５００マイクロ秒、２００マイクロ秒から１，０００マイクロ秒、２００マイクロ秒から５，０００マイクロ秒、２００マイクロ秒から１０，０００マイクロ秒、２００マイクロ秒から５０，０００マイクロ秒、５００マイクロ秒から１，０００マイクロ秒、５００マイクロ秒から５，０００マイクロ秒、５００マイクロ秒から１０，０００マイクロ秒、５００マイクロ秒から５０，０００マイクロ秒、１，０００マイクロ秒から５，０００マイクロ秒、１，０００マイクロ秒から１０，０００マイクロ秒、１，０００マイクロ秒から５０，０００マイクロ秒、５，０００マイクロ秒から１０，０００マイクロ秒、５，０００マイクロ秒から５０，０００マイクロ秒、または、１０，０００マイクロ秒から５０，０００マイクロ秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、２０マイクロ秒、５０マイクロ秒、１００マイクロ秒、１５０マイクロ秒、２００マイクロ秒、５００マイクロ秒、１，０００マイクロ秒、５，０００マイクロ秒、１０，０００マイクロ秒、または５０，０００マイクロ秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、少なくとも２０マイクロ秒、５０マイクロ秒、１００マイクロ秒、１５０マイクロ秒、２００マイクロ秒、５００マイクロ秒、１，０００マイクロ秒、５，０００マイクロ秒、１０，０００マイクロ秒、または５０，０００マイクロ秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、多くとも２０マイクロ秒、５０マイクロ秒、１００マイクロ秒、１５０マイクロ秒、２００マイクロ秒、５００マイクロ秒、１，０００マイクロ秒、５，０００マイクロ秒、１０，０００マイクロ秒、または５０，０００マイクロ秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、０．０５秒から０．１０秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、０．１秒から１００秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、０．１秒から０．２秒、０．１秒から０．５秒、０．１秒から１秒、０．１秒から２秒、０．１秒から３秒、０．１秒から４秒、０．１秒から５秒、０．１秒から１０秒、０．１秒から１００秒、０．２秒から０．５秒、０．２秒から１秒、０．２秒から２秒、０．２秒から３秒、０．２秒から４秒、０．２秒から５秒、０．２秒から１０秒、０．２秒から１００秒、０．５秒から１秒、０．５秒から２秒、０．５秒から３秒、０．５秒から４秒、０．５秒から５秒、０．５秒から１０秒、０．５秒から１００秒、１秒から２秒、１秒から３秒、１秒から４秒、１秒から５秒、１秒から１０秒、１秒から１００秒、２秒から３秒、２秒から４秒、２秒から５秒、２秒から１０秒、２秒から１００秒、３秒から４秒、３秒から５秒、３秒から１０秒、３秒から１００秒、４秒から５秒、４秒から１０秒、４秒から１００秒、５秒から１０秒、５秒から１００秒、または、１０秒から１００秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、０．１秒、０．２秒、０．５秒、１秒、２秒、３秒、４秒、５秒、１０秒、または１００秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、少なくとも０．１秒、０．２秒、０．５秒、１秒、２秒、３秒、４秒、５秒、１０秒、または１００秒内で試験され得る。一部の事例において、ＭＥＭＳ要素の行または列は、多くとも０．１秒、０．２秒、０．５秒、１秒、２秒、３秒、４秒、５秒、１０秒、または１００秒内で試験され得る。
【0035】
[0044]一部の事例において、超音波アレイまたは超音波アレイの一部分の行または列は、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１、３２、３３、３４、３５、３５から４０、４０から５０、５０から１００、１００から２００、２００から５００、または、５００超のＭＥＭＳ要素を有し得る。
【0036】
[0045]一部の事例において、ＭＥＭＳ超音波アレイは、０．０１ミリ秒から５０ミリ秒内で試験され得る。一部の事例において、ＭＥＭＳ超音波アレイは、０．０１ミリ秒から０．１ミリ秒、０．０１ミリ秒から１ミリ秒、０．０１ミリ秒から２ミリ秒、０．０１ミリ秒から３ミリ秒、０．０１ミリ秒から３．５ミリ秒、０．０１ミリ秒から４ミリ秒、０．０１ミリ秒から５ミリ秒、０．０１ミリ秒から７．５ミリ秒、０．０１ミリ秒から１０ミリ秒、０．０１ミリ秒から２０ミリ秒、０．０１ミリ秒から５０ミリ秒、０．１ミリ秒から１ミリ秒、０．１ミリ秒から２ミリ秒、０．１ミリ秒から３ミリ秒、０．１ミリ秒から３．５ミリ秒、０．１ミリ秒から４ミリ秒、０．１ミリ秒から５ミリ秒、０．１ミリ秒から７．５ミリ秒、０．１ミリ秒から１０ミリ秒、０．１ミリ秒から２０ミリ秒、０．１ミリ秒から５０ミリ秒、１ミリ秒から２ミリ秒、１ミリ秒から３ミリ秒、１ミリ秒から３．５ミリ秒、１ミリ秒から４ミリ秒、１ミリ秒から５ミリ秒、１ミリ秒から７．５ミリ秒、１ミリ秒から１０ミリ秒、１ミリ秒から２０ミリ秒、１ミリ秒から５０ミリ秒、２ミリ秒から３ミリ秒、２ミリ秒から３．５ミリ秒、２ミリ秒から４ミリ秒、２ミリ秒から５ミリ秒、２ミリ秒から７．５ミリ秒、２ミリ秒から１０ミリ秒、２ミリ秒から２０ミリ秒、２ミリ秒から５０ミリ秒、３ミリ秒から３．５ミリ秒、３ミリ秒から４ミリ秒、３ミリ秒から５ミリ秒、３ミリ秒から７．５ミリ秒、３ミリ秒から１０ミリ秒、３ミリ秒から２０ミリ秒、３ミリ秒から５０ミリ秒、３．５ミリ秒から４ミリ秒、３．５ミリ秒から５ミリ秒、３．５ミリ秒から７．５ミリ秒、３．５ミリ秒から１０ミリ秒、３．５ミリ秒から２０ミリ秒、３．５ミリ秒から５０ミリ秒、４ミリ秒から５ミリ秒、４ミリ秒から７．５ミリ秒、４ミリ秒から１０ミリ秒、４ミリ秒から２０ミリ秒、４ミリ秒から５０ミリ秒、５ミリ秒から７．５ミリ秒、５ミリ秒から１０ミリ秒、５ミリ秒から２０ミリ秒、５ミリ秒から５０ミリ秒、７．５ミリ秒から１０ミリ秒、７．５ミリ秒から２０ミリ秒、７．５ミリ秒から５０ミリ秒、１０ミリ秒から２０ミリ秒、１０ミリ秒から５０ミリ秒、または、２０ミリ秒から５０ミリ秒内で試験され得る。一部の事例において、ＭＥＭＳ超音波アレイは、０．０１ミリ秒、０．１ミリ秒、１ミリ秒、２ミリ秒、３ミリ秒、３．５ミリ秒、４ミリ秒、５ミリ秒、７．５ミリ秒、１０ミリ秒、２０ミリ秒、または５０ミリ秒内で試験され得る。一部の事例において、ＭＥＭＳ超音波アレイは、少なくとも０．０１ミリ秒、０．１ミリ秒、１ミリ秒、２ミリ秒、３ミリ秒、３．５ミリ秒、４ミリ秒、５ミリ秒、７．５ミリ秒、１０ミリ秒、２０ミリ秒、または５０ミリ秒内で試験され得る。一部の事例において、ＭＥＭＳ超音波アレイは、多くとも０．０１ミリ秒、０．１ミリ秒、１ミリ秒、２ミリ秒、３ミリ秒、３．５ミリ秒、４ミリ秒、５ミリ秒、７．５ミリ秒、１０ミリ秒、２０ミリ秒、または５０ミリ秒内で試験され得る。
【0037】
[0046]一部の事例において、本明細書において説明されるＭＥＭＳアレイまたはＭＥＭＳアレイの一部分を試験するための方法およびシステムは、例えば、（例えば、試験超音波の波を使用する）機械的試験と比較して、少なくとも５％、少なくとも１０％、少なくとも１５％、少なくとも２０％、少なくとも２５％、少なくとも３０％、少なくとも３５％、少なくとも４０％、少なくとも４５％、少なくとも５０％、１％から５％、５％から１０％、１０％から２０％、２０％から３０％、３０％から４０％、４０％から５０％、または、５０％超だけ、超音波アレイを試験するために要される時間を低減し得る。
【0038】
[0047]別段に定義されない限り、本明細書において使用されるすべての技術的用語は、本主題が属する技術分野における当業者により、通常理解されるのと同じ意味を有する。
[0048]ある決まった実施形態および例が、前述の説明において提供されているが、本発明の主題は、具体的に開示される実施形態を超えて、他の代替的な実施形態および／または使用に、ならびに、それらの修正形態および均等物にまで広がる。そうして、本明細書に添付される特許請求の範囲は、本明細書において説明される個別の実施形態のいずれによっても制限されない。例えば、本明細書において開示されるいずれの方法またはプロセスにおいても、方法またはプロセスの行為または動作は、任意の適するシーケンスにおいて実行されることがあり、必ずしも何らかの個別の開示されるシーケンスに制限されるわけではない。様々な動作が、ある決まった実施形態を理解することにおいて助けになることがある様式において、複数個の別々の動作として順番に説明されることがあるが、説明の順序は、必ずしも、これらの動作が順序に依存的であることを含意すると解釈されるべきではない。加えて、本明細書において説明される構造、システム、および／またはデバイスは、統合された構成要素として、または、別個の構成要素として実施されることがある。
[0048]ある決まった実施形態および例が、前述の説明において提供されているが、本発明の主題は、具体的に開示される実施形態を超えて、他の代替的な実施形態および／または使用に、ならびに、それらの修正形態および均等物にまで広がる。そうして、本明細書に添付される特許請求の範囲は、本明細書において説明される個別の実施形態のいずれによっても制限されない。例えば、本明細書において開示されるいずれの方法またはプロセスにおいても、方法またはプロセスの行為または動作は、任意の適するシーケンスにおいて実行されることがあり、必ずしも何らかの個別の開示されるシーケンスに制限されるわけではない。様々な動作が、ある決まった実施形態を理解することにおいて助けになることがある様式において、複数個の別々の動作として順番に説明されることがあるが、説明の順序は、必ずしも、これらの動作が順序に依存的であることを含意すると解釈されるべきではない。加えて、本明細書において説明される構造、システム、および／またはデバイスは、統合された構成要素として、または、別個の構成要素として実施されることがある。
【0039】
[0049]様々な実施形態を比較する目的のために、これらの実施形態のある決まった態様および利点が説明される。必ずしもすべてのそのような態様または利点が、いずれの個別の実施形態によっても達成されるわけではない。そうして例えば、様々な実施形態が、本明細書において教示されるような１つの利点または利点の群を達成または最適化することを、さらには本明細書において教示または示唆されることがあるような他の態様または利点を必ずしも達成することなく行う様式において遂行されることがある。
【0040】
[0050]本明細書において使用される際、Ａおよび／またはＢは、ＡまたはＢのうちの１つまたは複数、ならびに、ＡおよびＢなどのそれらの組み合わせを包含する。用語「第１の」、「第２の」、「第３の」、その他が、様々な要素、構成要素、領域、および／またはセクションを説明するために本明細書において使用されることがあるが、これらの要素、構成要素、領域、および／またはセクションは、必ずしもこれらの用語により制限されるべきではないことが理解されることになる。これらの用語は、ただ単に、１つの要素、構成要素、領域、またはセクションを、別の要素、構成要素、領域、またはセクションと区別するために使用されることがある。そうして、本明細書において論考される第１の要素、構成要素、領域、またはセクションは、一部の事例において、本開示の教示から逸脱することなく、第２の要素、構成要素、領域、またはセクションと称され得る。
【0041】
[0051]本明細書において使用される際、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈で別段に明確に指し示さない限り、複数形もまた含んでいることが意図される。用語「含む（ｃｏｍｐｒｉｓｅｓ）」および／もしくは「含む（ｃｏｍｐｒｉｓｉｎｇ）」、または、「含む（ｉｎｃｌｕｄｅｓ）」および／もしくは「含む（ｉｎｃｌｕｄｉｎｇ）」は、本明細書において使用されるとき、説述される特徴、領域、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の、他の特徴、領域、整数、ステップ、動作、要素、構成要素、および／または、それらの群の追加の存在を排除しないことがさらに理解されることになる。本明細書において使用される際、用語「および／または」は、関連付けられる列挙される項目のうちの１つまたは複数の一切の組み合わせを含んでいる。
【0042】
[0052]本開示の全体を通して、様々な実施形態が、範囲形式において提示される。範囲形式における説明は、ただ単に便利さおよび簡潔さのためのものであり、任意の実施形態の範囲に関する、柔軟性を欠く制限と解釈されるべきでないことが理解されるべきである。よって、範囲の説明は、文脈で別段に明確に指示しない限り、すべての可能な部分範囲、および、下限の単位の１０分の１までの、その範囲の中の個々の数値を具体的に開示していると考えられるべきである。例えば、１から６などの範囲の説明は、１から３、１から４、１から５、２から４、２から６、３から６、その他などの部分範囲、ならびに、その範囲の中の個々の値、例えば、１．１、２、２．３、５、および５．９を具体的に開示していると考えられるべきである。このことは、範囲の広さにかかわらず当てはまる。これらの介在範囲の上限および下限は、より小さい範囲内に独立的に含められることがあり、さらには、説述される範囲における具体的に除外される限度があれば、それにしたがって、本発明の中に包含される。説述される範囲が、限度の１つまたは両方を含んでいる場合、それらの含められる限度のいずれかまたは両方を除外する範囲は、文脈で別段に明確に指示しない限り、さらには本発明に含められる。
【0043】
[0053]本明細書および特許請求の範囲において使用される際、別段に説述されない限り、用語「約」および「近似的に」または「実質的に」は、実施形態に依存する数値の増分を内に含んでいる、＋／－０．１％、＋／－１％、＋／－２％、＋／－３％、＋／－４％、＋／－５％、＋／－６％、＋／－７％、＋／－８％、＋／－９％、＋／－１０％、＋／－１１％、＋／－１２％、＋／－１４％、＋／－１５％、または＋／－２０％以下の変動を指す。非制限的な例として、約１００メートルは、実施形態に依存して、（１００メートルの＋／－５％である）９５メートルから１０５メートル、（１００メートルの＋／－１０％である）９０から１１０メートル、または、（１００メートルの＋／－１５％である）８５メートルから１１５メートルの範囲を表す。
【0044】
[0054]本発明の好まれる実施形態が、本明細書において示され説明されたが、そのような実施形態は、単に例として提供されることが、当業者には明白であることになる。数多くの変形、変更、および代用が、今や、本発明から逸脱することなく、当業者の頭に浮かぶことになる。本明細書において説明された本発明の実施形態に対する様々な代替法が、本発明を実践することにおいて用いられることがあることが理解されるべきである。後に続く特許請求の範囲が、本発明の範囲を定義することと、これらの特許請求の範囲の中の方法および構造、ならびに、それらの方法および構造の均等物が、本発明の範囲により包含されることとが意図される。
【図1】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【手続補正書】
【提出日】2024-02-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
トランスデューサアレイを試験するための方法であって、変調されたバイアス電圧信号を生成するために、試験信号をバイアス電圧信号に付与するステップと、
前記変調されたバイアス電圧信号を超音波トランスデューサアレイに提供するステップと、
前記超音波トランスデューサアレイの出力信号を測定するステップと、
前記測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップと
を含む、方法。
【請求項2】
前記出力信号は、前記超音波トランスデューサアレイのＭＥＭＳトランスデューサまたは低雑音増幅器（ＬＮＡ）から測定される、請求項１に記載の方法。
【請求項3】
並行して、前記超音波トランスデューサアレイの行の各ＭＥＭＳトランスデューサまたはＬＮＡについて、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項２に記載の方法。
【請求項4】
順次、前記超音波トランスデューサアレイの各行について、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項３に記載の方法。
【請求項5】
並行して、前記超音波トランスデューサアレイの列の各ＭＥＭＳトランスデューサまたはＬＮＡについて、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項２に記載の方法。
【請求項6】
順次、前記超音波トランスデューサアレイの各列について、前記測定するステップおよび決定するステップを実行するステップをさらに含む、請求項５に記載の方法。
【請求項7】
予期される出力限度の前記集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定し、前記全エラー数がエラー計数限度を上回る場合に、前記超音波トランスデューサアレイを、棄却されるとして識別するステップをさらに含む、請求項１～６のいずれか一項に記載の方法。
【請求項8】
トランスデューサアレイを試験するためのシステムであって、複数のＭＥＭＳトランスデューサを含む超音波トランスデューサアレイ、
バイアス電圧信号源、
直列に前記バイアス電圧信号源および前記超音波トランスデューサアレイに接続される試験電圧信号源、
前記超音波トランスデューサアレイの出力信号を測定するステップと、
前記測定された出力信号が、予期される出力限度の集合の中にあるかどうかを決定するステップと
を実行するように構成される１つまたは複数のコントローラ、
前記超音波トランスデューサアレイおよび前記１つまたは複数のコントローラと直列に接続される複数の低雑音増幅器（ＬＮＡ）
を含む、システム。
【請求項9】
前記出力信号は、前記超音波トランスデューサアレイのＭＥＭＳトランスデューサまたはＬＮＡのうちの１つまたは複数から測定される、請求項８に記載のシステム。
【請求項10】
前記コントローラは、並行して、前記超音波トランスデューサアレイの行の各ＭＥＭＳおよびＬＮＡについて、前記測定するステップおよび決定するステップを実行するように構成される、請求項９に記載のシステム。
【請求項11】
前記コントローラは、順次、前記超音波トランスデューサアレイの各行について、前記測定するステップおよび決定するステップを実行するように構成される、請求項１０に記載のシステム。
【請求項12】
前記コントローラは、並行して、前記超音波トランスデューサアレイの列の各ＭＥＭＳおよびＬＮＡについて、前記測定するステップおよび決定するステップを実行するように構成される、請求項９に記載のシステム。
【請求項13】
前記コントローラは、順次、前記超音波トランスデューサアレイの各列について、前記測定するステップおよび決定するステップを実行するように構成される、請求項１２に記載のシステム。
【請求項14】
前記コントローラは、予期される出力限度の前記集合の中にないと決定される測定された出力信号の全数に基づいて、全エラー数を決定するようにさらに構成され、前記コントローラは、前記全エラー数がエラー計数限度を上回る場合に、前記超音波トランスデューサアレイを、棄却されるとして識別するようにさらに構成される、請求項８～１３のいずれか一項に記載のシステム。
【請求項15】
予期される出力限度の前記集合は、予期される出力電圧振幅値の３０％以内の出力電圧振幅を含む、請求項８～１４のいずれか一項に記載のシステム。
【請求項16】
予期される出力限度の前記集合は、予期される信号周波数値の５％以内の信号周波数を含む、請求項８～１５のいずれか一項に記載のシステム。【国際調査報告】