知財求人 - 知財ポータルサイト「IP Force」
▶ マイクロソフト テクノロジー ライセンシング，エルエルシーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-28
(54)【発明の名称】静電的に境界付けられる活性領域を持つ半導体デバイス
(51)【国際特許分類】
H10N 60/00 20230101AFI20240621BHJP
【ＦＩ】
H10N60/00 Z ZAA
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023580431
(86)(22)【出願日】2021-06-29
(85)【翻訳文提出日】2023-12-27
(86)【国際出願番号】 EP2021067876
(87)【国際公開番号】W WO2023274511
(87)【国際公開日】2023-01-05
(81)【指定国・地域】
(71)【出願人】
【識別番号】314015767
【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ヒード，セバスチャン
(72)【発明者】
【氏名】アシーブ，パベル
(72)【発明者】
【氏名】デ ランゲ，ギスベルトゥス
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AC45
4M113AC50
4M113CA12
4M113CA14
(57)【要約】
表面を持つ基板と、該基板の前記表面上に配置されたメサであり、外周を持つメサと、１つ以上のゲート電極と、を有する半導体デバイスが提供される。メサは、選択エリア成長によって得られ、２次元電子ガス又は２次元正孔ガスをホストするための半導体ヘテロ構造を有する。前記１つ以上のゲート電極は、半導体ヘテロ構造の活性領域の境界を画成するように半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、境界は、メサの外周から離される。選択エリア成長されたメサを使用し、活性領域の境界を静電的に画成することにより、例えば電荷キャリアの散漫散乱を回避することによって、改善された電子特性を得ることができる。デバイスを製造する方法、及び半導体コンポーネントの活性領域を画成するための１つ以上のゲート電極の使用も提供される。
【特許請求の範囲】
【請求項1】
表面を持つ基板と、前記基板の前記表面上に配置されたメサであり、外周を持つメサと、
１つ以上のゲート電極と、
を有し、
前記メサは、選択エリア成長によって得られ、２次元電子ガス又は２次元正孔ガスをホストするための半導体ヘテロ構造を有し、
前記１つ以上のゲート電極は、前記半導体ヘテロ構造の活性領域の境界を画成するように前記半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、前記メサの前記外周から離される、
半導体デバイス。
【請求項2】
前記１つ以上のゲート電極のうち少なくとも１つは、前記メサの頂面の上に配置され、及び／又は前記１つ以上のゲート電極のうち少なくとも１つは、前記メサの側面上に配置される、請求項１に記載の半導体デバイス。
【請求項3】
前記メサは、２μｍ以下の幅を持ち、オプションで、前記メサは、１μｍ以下の幅を持つ、請求項１又は２に記載の半導体デバイス。
【請求項4】
前記活性領域の前記境界は、前記メサの前記外周から１０ｎｍ以上離される、請求項１乃至３のいずれか一項に記載の半導体デバイス。
【請求項5】
前記基板の前記表面は｛１１１｝結晶面である、請求項１乃至４のいずれか一項に記載の半導体デバイス。
【請求項6】
当該半導体デバイスは更に、前記活性領域の上に配置された超伝導体コンポーネントを有し、オプションで、前記１つ以上のゲート電極のうち少なくとも１つが前記超伝導体コンポーネントの上に延在し、当該半導体デバイスは更に、前記１つ以上のゲート電極と前記超伝導体コンポーネントとの間に配置されたゲート誘電体を有する、請求項１乃至５のいずれか一項に記載の半導体デバイス。
【請求項7】
前記活性領域はナノワイヤの形態であり、又は前記活性領域は量子ドットの形態である、請求項１乃至６のいずれか一項に記載の半導体デバイス。
【請求項8】
当該半導体デバイスは強磁性コンポーネントを含み、オプションで、ｉ）前記１つ以上のゲート電極のうち少なくとも１つは、強磁性コンポーネントであり、強磁性金属を含む、又は
ｉｉ）前記強磁性コンポーネントは、強磁性金属を有し、前記ゲート電極のうち少なくとも１つと前記活性領域との間に配置される、
請求項１乃至７のいずれか一項に記載の半導体デバイス。
【請求項9】
請求項１乃至８のいずれか一項に記載の半導体デバイスを複数有する量子ビットデバイス。
【請求項10】
半導体デバイスを製造する方法であって、選択エリア成長によって基板の表面上にメサを成長させ、該メサは、２次元電子ガス又は２次元正孔ガスをホストするのに適した半導体ヘテロ構造を有し、
その後、１つ以上のゲート電極を製造する、
ことを有し、
前記１つ以上のゲート電極は、使用時に前記半導体ヘテロ構造の活性領域の境界を画成するように前記半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、前記メサの外周から離される、
方法。
【請求項11】
前記メサは、２μｍ以下の幅を持ち、オプションで、前記メサは、１μｍ以下の幅を持つ、請求項１０に記載の方法。
【請求項12】
当該方法は更に、超伝導体コンポーネントを製造することを有し、オプションで、前記超伝導体コンポーネントは、前記メサを成長させた後、且つ前記１つ以上のゲート電極を製造する前に製造され、当該方法は更に、前記１つ以上のゲート電極を製造する前に、前記超伝導体コンポーネントを覆うゲート誘電体を製造することを有し、前記１つ以上のゲート電極は、前記ゲート誘電体上に、且つ前記超伝導体コンポーネントの上に製造される、
請求項１０又は１１に記載の方法。
【請求項13】
当該方法は、強磁性コンポーネントを製造することを含み、オプションで、前記１つ以上のゲート電極のうち少なくとも１つは強磁性金属から製造される、請求項１０乃至１２のいずれか一項に記載の方法。
【請求項14】
半導体コンポーネントの活性領域を、該活性領域の境界を電気的に空乏化させることによって画成するための１つ以上のゲート電極の使用であって、前記半導体コンポーネントは選択エリア成長によって得られ、前記境界は前記半導体コンポーネントのエッジから離され、オプションで、前記半導体コンポーネントは、２次元電子ガス又は２次元正孔ガスをホストする半導体ヘテロ構造である、使用。
【請求項15】
前記半導体コンポーネントは、２μｍ以下の幅を持ち、及び／又は前記１つ以上のゲート電極は強磁性材料を有し、前記１つ以上のゲート電極は更に、前記活性領域に磁場を印加するために使用される、
請求項１４に記載の使用。
【発明の詳細な説明】
【背景技術】
【0001】
トポロジカル量子コンピューティングは、半導体が超伝導体に結合されている領域内に、“マヨラナゼロモード”（Majorana zero modes；ＭＺＭｓ）の形態をした非アーベル（non-abelian）エニオンが形成され得る現象に基づく。非アーベルエニオンは、準粒子の一種であり、正確には粒子ではないが、少なくとも部分的に粒子のように振る舞う電子液体における励起を意味する。ＭＺＭはそのような準粒子の特定の束縛状態である。
【0002】
特定の条件下で、半導体と超伝導体との間の界面の近くにＭＺＭを形成することができる。例えば、ＭＺＭは、超伝導体で被覆された半導体ナノワイヤを有するデバイス内で形成され得る。ナノワイヤは、その直径よりも何倍も大きい長さを持ち、１次元系とみなされることができる。ＭＺＭはまた、例えば、Suominen et al, Phys. Rev. Lett. 119, 176805 (2017) and Nichele et al, Phys. Rev. Lett. 119, 136803 (2017)に記載されるように、２次元電子ガスをホストする量子井戸に結合された超伝導体を有する２次元系でも形成されることができる。
【0003】
ＭＺＭがある構造内で誘起されるとき、該構造は“トポロジカルレジーム”にあると言われる。これを誘起するには、従来は外部から印加されるものである磁場とともに、超伝導体材料において超伝導挙動を誘起する温度への該構造の冷却を必要とする。
【0004】
トポロジカルデバイスは、量子コンピューティングの目的で操作されることができる量子ビットを作り出すのに有用である。量子ビットは、キュービットとも称され、２つの可能な結果を持つ測定をその上で行うことができるが、任意の所与の時点（測定されないとき）で実際に、それら相異なる結果に対応する２つの状態の量子重ね合わせであることができる要素である。
【0005】
ＭＺＭを誘起するため、超伝導体（例えば、アルミニウム）が超伝導挙動を示す温度までデバイスを冷却する。超伝導体が、隣接する半導体に近接効果を引き起こし、それにより、超伝導体との界面付近の半導体の領域も超伝導特性を示し、すなわち、超伝導体及び隣接する半導体の中に、トポロジカル相挙動が誘起される。ＭＺＭが形成されるのは半導体のこの領域内である。
【0006】
ＭＺＭが生じることができるトポロジカル相を誘起するための別の１つの条件は、半導体中のスピン縮退を解除（リフト）するための磁場の印加である。量子系の文脈における縮退は、相異なる量子状態が同じエネルギー準位を持つ場合を指す。縮退を解除するとは、それらの状態が相異なるエネルギー準位を採るようにさせることを指す。スピン縮退は、相異なるスピン状態が同じエネルギー準位を持つ場合を指す。スピン縮退は磁場によって解除されることができ、異なるようにスピン偏極した電子間でエネルギー準位分裂を生じさせる。これはゼーマン効果として知られている。典型的に、磁場は外部の電磁石によって印加される。
【発明の概要】
【0007】
一態様において、本発明は半導体デバイスを提供する。当該半導体デバイスは、表面を持つ基板と、前記基板の前記表面上に配置されたメサであり、外周を持つメサと、１つ以上のゲート電極と、を有する。前記メサは、選択エリア成長によって得られ、２次元電子ガス又は２次元正孔ガスをホストするための半導体ヘテロ構造を有する。前記１つ以上のゲート電極は、前記半導体ヘテロ構造の活性領域の境界を画成するように前記半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、前記メサの前記外周から離される。
【0008】
他の一態様において、本発明は、半導体デバイスを製造する方法を提供する。当該方法は、選択エリア成長によって基板の表面上にメサを成長させ、該メサは、２次元電子ガス又は２次元正孔ガスをホストするのに適した半導体ヘテロ構造を有し、その後、１つ以上のゲート電極を製造する、ことを有する。前記１つ以上のゲート電極は、使用時に前記半導体ヘテロ構造の活性領域の境界を画成するように前記半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、前記メサの外周から離される。
【0009】
より更なる一態様において、本発明は、半導体コンポーネントの活性領域を、該活性領域の境界を電気的に空乏化させることによって画成するための１つ以上のゲート電極の使用を提供し、前記半導体コンポーネントは選択エリア成長によって得られ、前記境界は前記半導体コンポーネントのエッジから離される。
【0010】
この概要は、詳細な説明で更に後述される複数の概念の一部を簡略化した形態で紹介するために提示されるものである。この概要は、特許請求される事項の主要な特徴又は本質的な特徴を特定することを意図したものではないし、特許請求される事項の範囲を限定するために使用されることを意図したものでもない。特許請求される事項は、ここに記載される欠点のいずれか又は全てを解決する実装に限定されるものでもない。
【図面の簡単な説明】
【0011】
本開示の実施形態の理解を助けるとともに、それらの実施形態がどのように実施され得るかを示すために、単に例として、添付の図面を参照する。
【図1】半導体デバイスの第１の例の概略断面図である。
【図2】半導体デバイスの第２の例の概略平面図である。
【図3a】半導体デバイスの第３の例の概略平面図である。
【図4】半導体デバイスの第４の例の概略平面図である。
【図5】基板上の半導体ヘテロ構造の走査電子顕微鏡（ＳＥＭ）写真である。
【図7】インジウムガリウム砒素を有する半導体コンポーネント中のガリウムの分布を示す元素マップである。
【図8】半導体デバイスを製造する方法を概説するフローチャートである。
【図9】半導体デバイスを動作させる方法を概説するフローチャートである。
【発明を実施するための形態】
【0012】
ここで使用されるとき、動詞‘有する’は、‘含む又はからなる’の省略表現として使用される。換言すれば、動詞‘有する’は、閉じていない用語であることを意図しているが、特に、化学組成に関連して使用される場合、閉じた用語‘からなる’でのこの用語の置き換えが明示的に企図される。
【0013】
例えば“頂部”、“底部”、“左”、“右”、“上”、“下”、“水平”、及び“垂直”などの方向用語は、ここでは説明の便宜上、基板がデバイスの“底部”にあるものとして使用される。誤解を避けるために、この用語は、外部座標系におけるデバイスの向きを限定することを意図していない。
【0014】
略語“２ＤＥＧ”は２次元電子ガスを指す。“２ＤＨＧ”は２次元正孔ガスを指す。
【0015】
用語“超伝導体”は、その材料の臨界温度Ｔｃより低い温度に冷却されたときに超伝導となる材料を指す。この用語の使用は、デバイスの温度を限定することを意図していない。
【0016】
“半導体－超伝導体ハイブリッド構造”は、特定の動作条件下で互いに結合され得る半導体コンポーネント及び超伝導体コンポーネントを有する。特に、この用語は、例えばマヨラナゼロモードなどのトポロジカル挙動又は量子コンピューティング用途に有用な他の励起を示すことが可能な構造を指す。動作条件は、一般に、構造体を超伝導体コンポーネントの臨界温度Ｔｃより低い温度に冷却すること、構造体に磁場を印加すること、及び構造体に静電ゲーティングを適用することを有する。一般に、半導体コンポーネントの少なくとも一部は超伝導体コンポーネントと密接に接触し、例えば、超伝導体コンポーネントが半導体コンポーネント上にエピタキシャル成長され得る。しかしながら、半導体コンポーネントと超伝導体コンポーネントとの間に１つ以上の更なるコンポーネントを持つ特定のデバイス構造が提案されている。
【0017】
半導体ヘテロ構造を形成するための比較技術は、各々が基板の表面全体を覆う複数の半導体の層のスタックを成長させ、次いで、それらの層を所望の形状にエッチングすることを有する。基板は、数平方センチメートルの表面積を持ち得る。この比較技術を使用する場合、十分な品質の結晶を得るために、隣接し合う材料層の間の非常に良好な格子整合が必須である。換言すれば、隣接し合う材料がほぼ等しい格子定数を持たなければならない。これは、使用できる材料の組み合わせを制約する。
【0018】
ハイブリッドデバイスの製造に適用される場合に、この比較技術の別の制限はファセット形成に関する。一般に、ファセット形成の好ましい成長キネティクスに起因して、高品質の平坦な半導体層は｛００１｝結晶ファセット上に成長される。
【0019】
しかし、最も高品質の超伝導体は｛１１１｝ファセット上に成長される。ハイブリッドデバイスでは、｛１１１｝ファセット上に高品質の半導体を成長させることが望まれる。選択エリア成長の場合、成長キネティクスがかなり異なり、｛１１１｝ファセット上の高品質な半導体の成長を可能にし、それが、より高品質のハイブリッドデバイスをもたらす。
【0020】
ここでは、より広範囲の材料の組み合わせの使用を可能にするように構成され、良好な電子性能を持ちながら、より広範囲の結晶面上に製造されることができる半導体デバイスが提供される。
【0021】
第１の例の半導体デバイス１００を図１に断面図で示す。デバイス例１００は、半導体－超伝導体ハイブリッドデバイスである。デバイス例１００は、トポロジカル量子ビットのコンポーネントとして有用であり得る。
【0022】
当該デバイス例は、半導体ヘテロ構造１２２、１２４、１２６を含む。半導体ヘテロ構造は、基板１１０の表面から延びるメサの形態をしている。
【0023】
基板１１０は、その上に半導体ヘテロ構造１２２、１２４、１２６が成長される基材を提供する。基板１１０は、典型的に、ウエハ、すなわち、一片の単結晶材料を有する。ウエハ材料の一例はインジウム燐である。ウエハ材料の他の例は、ガリウム砒素、インジウムアンチモン、インジウム砒素、及びシリコンを含む。基板は、ウエハ上又はウエハを覆って配置された追加の構造を更に有した、より精巧なワークピースであってもよい。基板は、２つ以上の材料の層を含んでもよい。
【0024】
基板は｛１１１｝結晶面を持つことができる。従って、メサの頂面も｛１１１｝結晶面を持つことができる。これは、超伝導体コンポーネントがメサ上に形成される実装において有用であることができ、何故なら、例えば鉛及びアルミニウムなどの超伝導体は｛１１１｝ファセット上に最もよく成長するからである。
【0025】
半導体ヘテロ構造は、基板１１０上にエピタキシャルに配置された下部バリア１２２と、下部バリア１２２上にエピタキシャルに配置された量子井戸１２４と、量子井戸１２４上にエピタキシャルに配置された上部バリア層１２６とを有している。この構造は、量子井戸が下部バリア及び上部バリアの材料とは異なる材料を有するので、ヘテロ構造と呼ばれる。下部バリア層及び上部バリア層の材料は、各々独立して選択されることができる。
【0026】
下部バリア１２２、量子井戸１２４、及び上部バリア１２６は各々が層の形態をしている。理解されることには、メサのエッジで過成長が起こり得る。例えば、上部バリア１２６がメサのエッジを包み込むことができる。
【0027】
量子井戸１２４は、下部バリア１２２及び上部バリア１２６の材料と比較して相対的に小さいバンドギャップを持つ半導体材料の層を有し得る。量子井戸を形成するのに有用な例示的な材料は、例えば、Odoh及びNjapba，“A Review of Semiconductor Quantum Well Devices”，Advances in Physics Theories and Applications，vol．46，2015，pp．26-32、及び、S．Kasap，P．Capper（編集），“Springer Handbook of Electronic and Photonic Materials”，DOI 10.1007/978-3-319-48933-9_40に記載されている。
【0028】
量子井戸１２４は典型的に数原子層の厚さである。例えば、量子井戸１２４は、２ｎｍから７ｎｍの範囲内の厚さを持ち得る。
【0029】
上部バリア及び下部バリアの構成は、量子井戸層に２次元電子ガス（２ＤＥＧ）又は２次元正孔ガス（２ＤＨＧ）を形成することができる限り、特に限定されない。下部バリアは、１つ以上の異なる材料の１つ以上の層を有し得る。上部バリアは、１つ以上の異なる材料の１つ以上の層を有し得る。複数の層からバリアを構築することは、欠陥フィルタリングを提供することができ、すなわち、使用される材料の結晶構造内の転位の影響を低減させることができる。
【0030】
使用時、２ＤＥＧ又は２ＤＨＧが量子井戸層１２４内に、より具体的には活性領域１２４ａ内に形成され、これについてはより詳細に後述する。例えばマヨラナゼロモードなどの関心のある励起が２ＤＥＧ内に誘起され得る。上部バリア及び下部バリアは、量子井戸１２４内の電荷を局在化させるための絶縁コンポーネントとしての役割を果たす。
【0031】
ここで提供される半導体ヘテロ構造は、選択エリア成長によって製造される。選択エリア成長は、基板上にアモルファスマスクを形成し、次いで、マスクの開口内に半導体ヘテロ構造を成長させることを伴う。換言すれば、半導体ヘテロ構造が成長する位置を制御するためにアモルファスマスクが使用される。アモルファスマスク１１２は典型的に、完成したデバイスに残り、メサの底部を取り囲む。
【0032】
選択エリア成長される構造の周囲での成長中に、効率的な歪み緩和が起こり得る。従って、隣接し合う材料の格子定数間の差が十分に許容される。その結果、異なる材料の非常に広範囲の組み合わせが使用され得る。
【0033】
メサが比較的小さい幅ｗを持つ場合、歪みの緩和は特に効率的である。典型的に、メサの幅ｗは２μｍ以下であり、より好ましくは１μｍ以下である。
【0034】
分かっていることには、歪み緩和は、メサのエッジに近いエリア内の半導体材料に不均一性をもたらす。半導体材料の化学量論が変わり得る。量子井戸の厚さが変わり得る。不均一性は、例えば、２ＤＥＧをホストする構造の場合には電子の、２ＤＨＧをホストする構造の場合には正孔の、散漫散乱を引き起こすことによって、材料の電荷輸送特性を低下させてしまい得る。周囲から離れた領域では、材料は良好な均一性を持つ。
【0035】
材料境界に頼るのではなく、活性領域１２４ａの境界を静電的に画成することによって、不均一性の影響を回避することができる。本例では、ゲートスタック１４０、１４２を、該ゲートスタックによって印加される静電場から活性領域１２４ａを遮蔽する超伝導体コンポーネントと共に用いることによって、活性領域１２４ａの境界が画成される。
【0036】
超伝導体コンポーネント１３０は、上部バリア１２６上に配置される。超伝導体コンポーネント１３０のエッジは、メサのエッジから距離Ｓ１、Ｓ２だけ離される。超伝導体コンポーネントは、量子井戸の半導体材料とのエネルギー準位混成を受けるように構成され得る。換言すれば、当該デバイスは半導体－超伝導体ハイブリッドデバイスであることができる。上部バリア層１２６は、米国特許出願公開第２０２１／０１２６１８１号に記載されるように、超伝導体コンポーネント１３０と量子井戸層１２４との間の相互作用の強さを調整する働きをすることができる。
【0037】
超伝導体の性質は特に限定されず、適宜に選択され得る。該超伝導体は、典型的には、ｓ波超伝導体である。当技術分野で知られている様々なｓ波超伝導体のいずれが使用されてもよい。例は、アルミニウム、インジウム、錫、及び鉛を含み、一部の状況ではアルミニウムが好ましい。アルミニウムが使用される実施形態において、超伝導体コンポーネントは、例えば、３ｎｍから２０ｎｍの範囲内の厚さを持ち得る。
【0038】
ゲートスタックは、メサの上に配置され、ゲート誘電体１４０と、ゲート誘電体１４０上に配置されたゲート電極１４２とを有する。ゲート誘電体は、ゲート電極１４２と超伝導体コンポーネント１３０との間の電流の流れを防止する役割を果たす。ゲート誘電体１４０はまた、ゲート電極１４２と半導体ヘテロ構造１２２、１２４、１２６との間の電流の流れを防止する。
【0039】
動作時、ゲート電極１４２を用いて、量子井戸層１２４の領域１２４ｂ、１２４ｃを電気的に空乏化させる静電場が印加され、それによって活性領域１２４ａの境界が画成される。ゲート電極１４２を“空乏化ゲート”として参照することがある。活性領域１２４ａは空乏化されない。
【0040】
この例において、超伝導体コンポーネント１３０は、活性領域１２４ａを静電場から遮蔽する。代わりに、ゲート電極が活性領域１２４ａの上に延在しないように構成されてもよい。
【0041】
理解されるように、半導体ヘテロ構造が２ＤＥＧをホストする場合、ゲート電極１４２に印加される電圧は負電圧であり、半導体ヘテロ構造が２ＤＨＧをホストする場合、ゲート電極１４２に印加される電圧は正電圧である。
【0042】
活性領域１２４ａは、事実上、空乏領域１２４ｂ、１２４ｃによってデバイスの周辺領域から電気的に絶縁される。メサの中央の方の材料よりも均質でないものである周辺領域の材料は、それ故に、デバイスの活性部分として使用されない。これは、例えば電荷キャリアの散漫散乱を回避することによって、電気的性能を向上させ得る。
【0043】
空乏領域の構成は、メサのエッジにある不均質な材料から活性領域が分離される限り、特に限定されない。歪み緩和によって作り出される不均質な領域は比較的小さい空間的広がりを持つことが分かっている。メサの外周と活性領域１２４ａのエッジとの間の間隔は、例えば、少なくとも１０ｎｍ、オプションで１０ｎｍから２００ｎｍの範囲内、更なるオプションで１００ｎｍから２００ｎｍの範囲内とし得る。空乏領域は、空乏領域１２４ｂによって示されるように、メサの外周まで延在し得る。あるいは、空乏領域は、空乏領域１２４ｃによって示されるように、必ずしも外周まで延在し尽くさずに、活性領域１２４ａとメサの外周との間にあってもよい。
【0044】
【0045】
図１のデバイスと同様に、図２のデバイスは、基板上に配置された、選択エリア成長されたメサの形態の半導体ヘテロ構造を有する。メサの例は、平面視で矩形である。メサは、メサの結晶層の成長中に歪み緩和を可能にするために、狭く、典型的に２μｍ以下の幅を持つ。メサの長さＬは特に限定されず、その幅ｗよりも何倍も大きいことができる。
【0046】
メサの頂面上に超伝導体コンポーネント２３０が配置される。超伝導体コンポーネント２３０は、一端のコンタクトパッド領域と、メサの長さ方向Ｌに延びる細長い部分とを含む。コンタクトパッドは、例えばワイヤボンドを介して、超伝導体コンポーネントを更なるコンポーネントに接続するためのものである。超伝導体コンポーネントは、２つ以上のコンタクトパッドを含んでもよい。例えば、超伝導体コンポーネントの２つの端部にコンタクトパッドが存在してもよい。
【0047】
【0048】
空乏化ゲートは、第１の活性領域２２４ａの境界を画成するように構成された第１対のゲート電極２４２ａ、２４２ｂを含んでいる。第２対のゲート電極２４２ｃ、２４２ｄが、第２の活性領域２２４ｂの境界を画成するように構成される。これらの境界は、電極の下の領域の量子井戸を電気的に空乏化させるためにゲート電極に電圧を印加することによって画成される。量子井戸の活性領域２２４は超伝導体コンポーネントの下にある。
【0049】
ここで提供されるデバイスは、所望に応じて、任意数の活性領域を含んでもよく、各々が任意数のゲート電極によって画成される。
【0050】
図示した例において、２つの活性領域２２４は互いに離隔されている。この間隔空けは、活性領域同士の間のジャンクションを提供する。このようなジャンクションは、様々な目的に役立ち得る。例えば、該ジャンクションにおいて電極を注入するために、更なる電極が設けられ得る。
【0051】
この例において、ゲート電極２４２は、超伝導体コンポーネント２３０の上に延在していない。これは、一部の実施形態において、図１に示したようなゲート誘電体が省略されることを可能にすることができ、半導体ヘテロ構造の上部バリアが、ゲート電極から量子井戸の活性領域への電流の流れを防止するように機能し得る。ゲート誘電体を含めることは、ゲート電極と量子井戸との間の電流の流れをいっそう効果的に防止し得るので、典型的には、ゲート電極２４２と半導体ヘテロ構造の上部バリアとの間にゲート誘電体が存在する。
【0052】
図３ａに第３の例のデバイス３００が平面図で示され、図３ｂに断面図が示されている。図３ａ及び図３ｂのデバイスは、スピン量子ビットデバイス又は高移動度電界効果トランジスタのコンポーネントとして有用であり得る。
【0053】
図１及び図２のデバイスと同様に、デバイス例３００は、基板３１０上に配置され、半導体ヘテロ構造３２２、３２４、３２６を有するメサを含んでいる。メサは、前述の通りであり、例えば２μｍ以下の幅といった狭い幅ｗを持つ。メサは選択エリア成長されており、マスク３１２によって取り囲まれている。
【0054】
デバイス３００は更に、デバイスの活性領域の境界を画成するためにメサの頂面の上に配置された複数の空乏化ゲート電極３４２を含んでいる。空乏化ゲート３４２と半導体ヘテロ構造の上部バリア３２６との間にオプションの誘電体３４０が配置される。
【0055】
メサの一端において、当該デバイスは一対の空乏化ゲート３４２ａ、３４２ｂを含んでいる。更なる一対の空乏化ゲート３４２ｃ、３４２ｄがメサの反対側の端部に配置されている。空乏化ゲート３４２ａ、３４２ｂ、３４２ｃ、３４２ｄは、図２のデバイスの電極２４２を参照して説明した通りである。
【0056】
当該デバイスは、使用時に半導体ヘテロ構造の部分から電荷キャリアを空乏化させることによって２つの活性領域３２４ａ、３２４ｂの外周を画成する更なる空乏化ゲート３４２ｅ－３４２ｎを含んでいる。第１の活性領域３２４ａの外周は、電極３４２ｅ、３４２ｆ、３４２ｇ、３４２ｊ、３４２ｋ、及び３２４ｌによって画成される。第２の活性領域３２４ｂの外周は、電極３４２ｇ、３４２ｈ、３４２ｉ、４３２ｌ、３４２ｍ、及び３４２ｎによって画成される。活性領域３２４ａ、３２４ｂは量子ドットの形態をしている。
【0057】
図３ｂに示すように、この例のデバイスは、空乏化ゲートの上に配置された更なる誘電体３７０と、更なる誘電体３７０の上に配置された追加の電極３７２とを含んでいる。この例において、追加の電極は、空乏化ゲート３４２ｆと重なっており、また、第１の活性領域３２４ａの上を延在している。追加の電極３７２は活性領域の上を延在するので、追加の電極３７２は活性領域をゲーティングするのに有用である。これは、ここで提供されるデバイスが、空乏化ゲートに加えて更なる電極を含み得ることを示している。
【0058】
量子ドットを用いてスピン量子ビットを実装するためには、スピン縮退を解除するための磁場が必要とされる。当該デバイスは、量子ドットに磁場を印加するための１つ以上の強磁性コンポーネントを含むことができる。
【0059】
例えば、量子ドットの外周を画成するゲート電極のうちの１つ以上が、例えばコバルトといった強磁性材料を有することができる。そのような実装では、該１つ以上のゲート電極が強磁性コンポーネントとして働き得る。
【0060】
代わりに、あるいは加えて、当該デバイスは、ゲート電極ではない強磁性コンポーネントを更に有してもよい。これを、デバイス４００の概略平面図を示すものである図４に示す。デバイス４００は、専用の強磁性体を含むこと、及び各量子ドットを画成するために異なる配置のゲート電極を用いることによって、デバイス３００とは異なる。
【0061】
【0062】
デバイス４００は更に強磁性体４６０を含んでいる。強磁性体４６０は、デバイスの活性量子ドット領域４２４ａ、４２４ｂに磁場を印加するために選択された形状を持つ。この例の強磁性体４６０は、例えばコバルトといった強磁性金属を有する。
【0063】
複数の活性領域を含むデバイスでは、それら活性領域の個々の活性領域に個別に選択された磁場を印加することが有用であり得る。例えば、スピン量子ビットを実装するために、２つ以上の量子ドットにわたって不均一な磁場を印加することが必要であり得る。この例では、第１の量子ドット領域４２４ａとアライメントされた強磁性体４６０の部分は、第２の量子ドット領域４２４ｂとアライメントされた強磁性体４６０の部分よりも小さい幅を持っている。従って、２つの量子ドット領域が相異なる磁場を受ける。
【0064】
強磁性体４６０の一部の上に、ストリップの形態をしたゲート電極４４２ａ、４４２ｂが延在している。ゲート電極４４２ａ、４４２ｂは、幅方向における電荷キャリアの閉じ込めを提供し、すなわち、量子ドット４２４ａ、４２４ｂの横方向の境界を画成する。ゲート電極４４２ａ、４４２ｂは、誘電体によって強磁性体４６０から隔てられる。該誘電体は、図１のデバイスの誘電体１４０を参照して説明した通りとし得る。
【0065】
ゲート電極４４２ａ、４４２ｂが強磁性体の上を延在し、この例の強磁性体は強磁性金属を有するので、強磁性体４６０は、当該強磁性体の下にある半導体コンポーネントの領域を、ゲート電極４４２ａ、４４２ｂによって印加される静電場から遮蔽する。これらの遮蔽される領域はデバイス４００の活性領域である。強磁性体４６０はまた、活性領域に磁場を印加する。
【0066】
ゲート電極が活性領域の上に延在しない代わりの実装において、強磁性体は強磁性絶縁体材料を有し得る。
【0067】
デバイス例４００は更に、トンネルゲート４７０ａ、４７０ｂ、４７０ｃを含んでいる。トンネルゲートの対が、長手方向における量子ドット４２４ａ、４２４ｂの境界を画成する。第１の量子ドット４２４ａの横方向の境界は、トンネルゲート４７０ａ及び４７０ｂによって画成される。第２の量子ドット４２４ｂの横方向の境界は、トンネルゲート４７０ｂ及び４７０ｃによって画成される。トンネルゲートは、デバイスの動作を制御するためにも有用であり得る。
【0068】
図示した例において、トンネルゲート４７０ａ、４７０ｂ、４７０ｃは、強磁性体４６０と重なっている。重なり領域において、強磁性体４６０は比較的狭い幅を持つ。重なり領域における強磁性体の幅は、動作電圧がトンネルゲートに印加されたときに、強磁性体の下の量子井戸からの電荷キャリアの部分的な空乏化を可能にするように選定される。動作電圧を印加することによってこれらの領域における導電性を抑制することができ、それによってトンネルバリアを形成することができる。変形例において、トンネルバリアは省略されてもよい。そのような変形例において、強磁性体は、デバイスの活性領域の上にのみ配置され得る。
【0069】
理解されることには、デバイス例３００及び４００は、半導体ヘテロ構造の量子井戸とのエネルギー準位混成を受けるように構成された超伝導体コンポーネントを含んでいない。換言すれば、デバイス例３００及び４００はトポロジカルデバイスではない。これは、ここで提供される概念が、必ずしも半導体－超伝導体ハイブリッドデバイスであるわけではないデバイスに適用され得ることを示している。
【0070】
図示されたデバイスに対して様々な変更が為され得る。
【0071】
ゲート電極の形状は、ゲート電極が半導体ヘテロ構造の活性領域の境界を画成するように動作可能である限り、特に限定されない。ゲート電極は、任意の所望の構成で、直線部分及び／又は曲線部分を含み得る。
【0072】
空乏化ゲートの数は特に限定されない。任意の所与の活性領域が、単一のゲート電極によって、又は複数のゲート電極によって画成され得る。
【0073】
当該デバイスは、更なる機能を実行するための任意数の更なる電極を含み得る。更なる電極は、空乏化ゲートと同時に製造されてもよく、換言すれば、空乏化ゲートと同じ層に配置されてもよい。このような更なるゲートを含めることはオプションである。
【0074】
代わりに、あるいは加えて、空乏化ゲートの上に誘電体が設けられてもよく、該誘電体上に更なる電極が配置されてもよい。換言すれば、当該デバイスは、電極の更なる層を含んでもよい。そのような実装において、更なる電極は、空乏化電極と重なることができ、上記誘電体によって空乏化電極から隔てられることができる。
【0075】
存在する場合、更なる電極は、例えば、デバイスの活性領域をゲーティングするための電極を有し得る。
【0076】
メサの形状も特に限定されない。図示したメサは平面視では矩形であるが、選択エリア成長は任意の形状のメサが製造されることを可能にするので、他の形状も可能である。例えば、メサは分岐構造を持ってもよい。分岐上に電極が配置され得る。１つのそのような分岐構造が、図５に示す走査型電子顕微鏡画像に示されている。
【0077】
メサの幅は、メサの外周上の点から活性領域を通ってメサの外周上の別の点まで通る最短の線の長さとして定義され得る。幅は、基板の表面に平行に測定される。活性領域から離れたエリアにおいて、メサは任意の形状を有してもよい。
【0078】
図示した例は、メサの頂部に配置されたゲート電極を示しており、換言すれば、デバイスはトップゲート型である。他の変形例は、ゲートスタックをメサの側壁上に配置するサイドゲート型であってもよい。理解されるように、半導体が空乏化される深さは、印加されるゲーティング電圧に応じて変わる。ゲート電極の動作電圧は、量子井戸層のエッジを選択的に空乏化させるように選定され得る。ボトムゲート型のデバイスも企図される。
【0079】
デバイスは、多様な機能を提供し得るものである任意数の追加の電極を含み得る。追加の電極の例には、活性領域を選択的にゲーティングするための電極、活性領域に電子を注入するための電極、活性領域から電子を受け取るための電極、及びデバイスの１つ以上の部分を１つ以上の更なるデバイスに接続するための電極を含む。そのような追加の電極は、任意の適切な組み合わせで存在してもよい。
【0080】
特に、活性領域は、活性領域のそれぞれの端部にソース電極及びドレイン電極を設けることによって、電界効果トランジスタのチャネルとして動作するように構成され得る。活性領域の境界を画成する１つ以上のゲート電極は、ゲート電極に印加される電圧を変化させることによって、チャネルをゲーティングするように動作可能であることができる。ゲート電極は、大きい振幅を持つ電圧で動作されるときに活性領域を空乏化させ得る。あるいは、チャネルをゲーティングするための別個のゲート電極が設けられてもよい。特に、図２に示したタイプのデバイスは電界効果トランジスタとして構成され得る。
【0081】
ここで提供されるデバイスは、回路に組み込まれ得るとともに、更なるコンポーネントに結合され得る。例えば、デバイスは、当該デバイスからの信号の読み出しを可能にするための増幅器回路と通信し得る。
【0082】
強磁性体を含むデバイスにおいて、半導体ヘテロ構造の上部バリアは、量子井戸と強磁性体４６０との間の電流の流れを防止し得る。強磁性体と上部バリアとの間にオプションで追加の誘電体が配置されてもよい。該追加の誘電体は、例えば、酸化シリコンＳｉＯｘ、窒化シリコンＳｉＮｘ、酸化アルミニウムＡｌＯｘ、及び酸化ハフニウムＨｆＯｘから選択される材料の層を有し得る。
【0083】
強磁性コンポーネントを含むデバイスにおいて、強磁性コンポーネントは、必ずしも、印加された静電場からデバイスの活性領域を遮蔽するように構成されるわけではない。そのような実装において、１つ以上のゲート電極は、活性領域の上に延在しない。これは、強磁性体が、例えばＥｕＳ、ＥｕＯ、ＧｄＮ、Ｙ３Ｆｅ５Ｏ１２、Ｂｉ３Ｆｅ５Ｏ１２、ＹＦｅＯ３、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｓｒ２ＣｒＲｅＯ６、ＣｒＢｒ３／ＣｒＩ３、及びＹＴｉＯ３から選択される材料といった、強磁性絶縁体材料から形成されることを可能にする。
【0084】
図４の例は単一の強磁性体を含んでいる。２つ以上の強磁性体を含むデバイスも企図される。例えば、個々の活性領域がそれぞれの個別の強磁性コンポーネントと関連付けられてもよい。
【0085】
１つ以上の更なるコンポーネントが基板の表面上に配置されてもよい。例えば、基板は、その上に配置された１つ以上のシャドウ壁を有してもよい。シャドウ壁は、デバイスの製造中に、材料の堆積を制御するために有用である。特に、シャドウ壁は、例えば超伝導体コンポーネント及び電極などの金属コンポーネントの制御された堆積を可能にし得る。これは、エッチングの使用なしに、制御された形状の金属コンポーネントが製造されることを可能にする。エッチングを回避することは、デバイスの半導体部分へのダメージを回避する助けとなることができ、及び／又はコンポーネント間のより良好なインタフェースを可能にすることができる。シャドウ壁及びその使用は、例えば、米国特許出願公開第２０２０／０２４３７４２号に詳細に説明されている。
【0086】
【0087】
この例ではインジウム燐を有する基板６１０上にヘテロ構造が配置されている。インジウムガリウム砒素の層の形態をした下部バリア６２２が基板上に配置されている。下部バリア上に、インジウム砒素の層を有する量子井戸、及びインジウムガリウム砒素の層を有する上部バリアが配置されている。量子井戸及び上部バリアは一緒に６２８としてラベル付けられている。上部バリアは、ＴＥＭ顕微鏡写真において暗いストライプとして見える自然酸化物の層によって覆われている。上部バリアの自然酸化物層は、この例では酸化ハフニウムＨｆＯｘを有するものである誘電体６４０の層によって覆われている。
【0088】
下部バリア、量子井戸、及び上部バリアのおおよその厚さは、それぞれ、３５ｎｍ、２ｎｍ、及び７ｎｍである。
【0089】
理解されることには、層の厚さは適宜に選定されることができ、数多くの他の組み合わせの材料が可能である。
【0090】
ヘテロ構造はＩＩＩ－Ｖ族半導体材料を有し得る。ＩＩＩ－Ｖ族半導体材料は、インジウム、アルミニウム、及びガリウムから選択される少なくとも１つのＩＩＩ族元素と、砒素、燐、及びアンチモンから選択される少なくとも１つのＶ族元素と、を各々含む化合物又は合金とし得る。ヘテロ構造の材料は、例えば、各々独立に、式１：
ＡｌｘＩｎｙＧａｚＡｓ
の材料を有することができ、ｘ、ｙ、及びｚの値は独立に選択され、０から１の範囲である。ｘ、ｙ、及びｚは合計で１とし得る。特に有用な材料の例は、インジウム砒素、アルミニウムインジウム砒素、インジウムガリウム砒素、アルミニウムガリウム砒素、及びアルミニウムインジウムガリウム砒素を含む。理解されるように、ヘテロ構造の材料の電子的特性は、それらの組成及び化学量論を変えることによって制御され得る。典型的に、ヘテロ構造が式１の材料を有する場合、ヘテロ構造は２ＤＥＧをホストする。
ＡｌｘＩｎｙＧａｚＡｓ
の材料を有することができ、ｘ、ｙ、及びｚの値は独立に選択され、０から１の範囲である。ｘ、ｙ、及びｚは合計で１とし得る。特に有用な材料の例は、インジウム砒素、アルミニウムインジウム砒素、インジウムガリウム砒素、アルミニウムガリウム砒素、及びアルミニウムインジウムガリウム砒素を含む。理解されるように、ヘテロ構造の材料の電子的特性は、それらの組成及び化学量論を変えることによって制御され得る。典型的に、ヘテロ構造が式１の材料を有する場合、ヘテロ構造は２ＤＥＧをホストする。
【0091】
他のクラスの半導体材料の使用も企図される。例えば、ヘテロ構造は、ＩＩ－ＶＩ族半導体材料を有してもよい。ＩＩ－ＶＩ半導体材料の例は、テルル化カドミウム、テルル化水銀、テルル化鉛及びテルル化スズを含む。ヘテロ構造はＩＶ族半導体材料を有してもよい。例えば、ヘテロ構造は、シリコン、ゲルマニウム、及び／又はシリコン－ゲルマニウム合金を有してもよい。ＩＶ族半導体材料を有するヘテロ構造は２ＤＨＧをホストし得る。
【0092】
図７は、選択エリア成長された半導体ヘテロ構造の一例におけるガリウムの分布を示す元素マップである。所与の位置における輝度が、その位置に存在するガリウムの量に比例する。見てとり得るように、ヘテロ構造の左側及び右側の領域は、デバイスの中央と比較して相対的に高い濃度のガリウムを有する。これは、半導体コンポーネント中の元素の分布が不均一であり、デバイスのエッジがデバイスの中央とは異なる組成を持ち得ることを示している。
【0093】
【0094】
ブロック８０１にて、２ＤＥＧをホストするのに好適な半導体ヘテロ構造を有するメサが、選択エリア成長によって基板の表面上に成長される。
【0095】
基板は、図１を参照して上述した通りとし得る。特に、基板はインジウム燐のウエハとし得る。
【0096】
基板の表面は、特にデバイスが超伝導体コンポーネントを含むことになる実装において、｛１１１｝結晶面とし得る。例えばアルミニウムなどの超伝導体材料の結晶は｛１１１｝面上に特に良好に成長することが分かっている。
【0097】
選択エリア成長は、基板の表面上にマスクを形成することを含む。マスクは、メサが成長することになる位置を画成する開口を持つ。マスクは、マスク材料の層を堆積させ、次いで、リソグラフィ及びエッチングによって開口を形成することによって形成され得る。
【0098】
マスクは、成長中に選択性を提供する任意の材料を有することができ、特に、アモルファス誘電体材料を有し得る。マスクを形成するのに有用な誘電体材料の例は、酸化シリコンＳｉＯｘ、窒化シリコンＳｉＮｘ、酸化アルミニウムＡｌＯｘ、及び酸化ハフニウムＨｆＯｘを含む。
【0099】
マスクを形成した後、開口内の基板の表面上にメサがエピタキシャル成長される。半導体コンポーネントを成長させるのに有用な技術の例は、例えば分子線エピタキシー（“ＭＢＥ”）、有機金属気相エピタキシー（“ＭＯＶＰＥ”）などを含む。メサはヘテロ構造を有するので、異なる材料の層が順次に構築される。例えば、メサを成長させることは、開口内に下部バリアを成長させ、下部バリア上に成長された量子井戸を成長させ、量子井戸上に上部バリアを成長させることを有し得る。
【0100】
マスクの開口は、例えば２μｍ以下の幅を持つなど、メサが狭くなるように構成される。これは、成長される結晶内での歪みの緩和を可能にする。
【0101】
オプションで、半導体ヘテロ構造を成長させた後に、半導体ヘテロ構造上に超伝導体コンポーネントが形成され得る。これは、超伝導体材料の層をグローバル（全体）に堆積させ、次いで、該層を、例えば選択エッチングを用いて、パターニングして超伝導体コンポーネントを得ることを有し得る。
【0102】
あるいは、米国特許出願公開第２０２０／０２４３７４２号に記載されるように、シャドウ壁を用いて超伝導体材料の堆積を制御してもよい。そのような実装において、シャドウ壁は、基板上にメサを成長させる前に形成され得る。
【0103】
オプションで、半導体ヘテロ構造の上にゲート誘電体が堆積される。超伝導体コンポーネントが形成される実装において、この処理は、超伝導体コンポーネントを製造した後に実行され得る。
【0104】
半導体ヘテロ構造を成長させた後に、ブロック８０２にて、１つ以上のゲート電極が製造される。任意の適切な技術を用いてゲート電極を製造し得る。
【0105】
例えば、電極材料が、基板の表面全体にわたってグローバルに堆積され、そして続いて、ゲート電極を形成するようにパターニングされ得る。電極をパターニングすることは、電極材料の上にマスクを形成し、次いで、電極材料の一部を選択的にエッチングすることを有し得る。別の可能性は、リフトオフプロセスを使用してゲート電極をパターニングすることである。
【0106】
別の可能性は、基板の所望部分の上に選択的に電極材料を堆積させることである。該堆積は、例えば米国特許出願公開第２０２０／０２４３７４２号に記載されるように、シャドウ壁の使用によって制御されてもよい。
【0107】
当該方法は、必要に応じて更なるステップを含むことができ、例えば、デバイスの１つ以上の部分を更なるコンポーネントに接続することを含み得る。
【0108】
例えば図２のデバイスなど、ゲート電極が重ならない超伝導体コンポーネントをデバイスが含む実装において、ゲート電極及び超伝導体コンポーネントは、同時に同じ材料から製造されてもよい。
【0109】
半導体デバイスを動作させる方法の一例を図９に示す。該半導体デバイスは、ここで説明された半導体デバイスとし得る。
【0110】
ブロック９０１にて、選択エリア成長されたメサ内に配置された量子井戸内に２次元電子ガス又は２次元正孔ガスが生成される。
【0111】
ブロック９０２にて、１つ以上のゲート電極を用いて量子井戸に静電場を印加して、量子井戸の活性領域の境界を画成するように量子井戸の領域を選択的に空乏化させ、活性領域はメサの外周から離される。
【0112】
理解されることには、以上の実施形態は単に例として記載されたものである。
【0113】
より一般的には、ここに開示される一態様によれば、半導体デバイスが提供され、当該半導体デバイスは、表面を持つ基板と、前記基板の前記表面上に配置されたメサであり、外周を持つメサと、１つ以上のゲート電極と、を有する。メサは、選択エリア成長によって得られ、２次元電子ガス又は２次元正孔ガスをホストするための半導体ヘテロ構造を有する。前記１つ以上のゲート電極は、半導体ヘテロ構造の活性領域の境界を画成するように半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、メサの外周から離される。分かっていることには、選択エリア成長されたメサを用いることにより、成長中にメサの外周に向かって歪みの緩和が起こることができるので、広範囲の材料の組み合わせからヘテロ構造を得ることが可能になる。メサの活性領域の境界を画成するために、材料境界に頼るのではなく、静電ゲーティングを用いることにより、メサの外周に近い不均質な材料を活性領域から除外することによって、デバイスの電気的特性が改善され得る。
【0114】
選択される材料の選択に応じて、半導体ヘテロ構造は、２次元電子ガス又は２次元正孔ガスをホストするように構成され得る。
【0115】
ゲート電極のうち少なくとも１つがメサの頂面の上に配置され得る。そのような実装では、ゲート電極がメサに静電場を印加するときに、電極の下にある半導体ヘテロ構造の領域が空乏化される。
【0116】
ゲート電極のうち少なくとも１つがメサの側面に配置されてもよい。前記１つ以上のゲート電極に印加される電圧を調整することにより、ゲート電極から選択可能な距離内にある材料が電気的に空乏化され得る。
【0117】
半導体ヘテロ構造は、下部バリアと上部バリアとの間に配置された量子井戸を有し得る。
【0118】
メサは、２μｍ以下、オプションで１μｍ以下の幅を持ち得る。活性領域の境界を画成するのに十分な精度でゲート電極を製造できる限り、メサの幅に特に下限はない。例えば、メサは、少なくとも１００ｎｍ幅とし得る。
【0119】
活性領域の境界は、メサの外周から少なくとも１０ｎｍ、オプションで少なくとも２５ｎｍだけ離され得る。成長中の歪み緩和は、メサの外周に近い材料の組成の不均一性をもたらす。不均質な領域の空間的広がりは一般に小さい。１０ｎｍ以上の間隔空けは、活性領域から全ての不均質材料を除外するのに有効であり得る。
【0120】
当該半導体デバイスは更に、活性領域の上に配置された超伝導体コンポーネントを有し得る。換言すれば、当該半導体デバイスは、半導体－超伝導体ハイブリッドデバイスであってもよい。このようなハイブリッドデバイスは、トポロジカル量子コンピュータのコンポーネントとして有用であり得る。
【0121】
基板の表面は｛１１１｝結晶面とし得る。当該デバイスは、超伝導体コンポーネントを更に含むことができ、超伝導体コンポーネントは、｛１１１｝結晶面上に特に良好に成長する。メサは選択エリア成長によって成長されるので、そして、歪み緩和が可能であるので、メサは任意の所望の結晶方位を持つ基板上に形成されてもよい。
【0122】
当該デバイスが超伝導体コンポーネントを含む実装において、前記１つ以上のゲート電極のうち少なくとも１つが超伝導体コンポーネントの上に延在し得る。当該半導体デバイスは更に、前記１つ以上のゲート電極と超伝導体コンポーネントとの間に配置されたゲート誘電体を有し得る。このような実装において、超伝導体コンポーネントは、前記少なくとも１つのゲート電極によって印加される静電場から活性領域を遮蔽し得る。変形例において、強磁性金属コンポーネントが超伝導体コンポーネントを置き換える。
【0123】
活性領域はナノワイヤの形態であってもよい。換言すれば、活性領域は、ナノスケールの幅と、少なくとも１０、少なくとも１００、又は少なくとも５００、又は少なくとも１０００の長さ対幅の比とを持つ細長い領域であってもよい。ナノワイヤは典型的に、１０－５００ｎｍ、オプションで、５０－１００ｎｍ、４０－２００ｎｍ、又は７５－１２５ｎｍの範囲内の幅を持つ。ナノワイヤは、１次元系として扱われることができ、興味深い挙動を示し得る。
【0124】
あるいは、活性領域は、１つ以上のゲート電極によって画成される境界を持つ量子ドットであってもよい。量子ドットはスピン量子ビットデバイスにおいて有用である。
【0125】
当該デバイスは、特に活性領域が量子ドットである実装において、複数の活性領域を含み得る。
【0126】
当該デバイスは強磁性コンポーネントを含んでもよい。強磁性コンポーネントは、デバイスの活性領域に磁場を印加し得る。特に、活性領域が量子ドットである場合、当該デバイスは強磁性コンポーネントを含み得る。
【0127】
ゲート電極のうち少なくとも１つが強磁性コンポーネントとして構成されてもよい。換言すれば、ゲート電極のうち少なくとも１つが強磁性材料を有してもよい。強磁性金属はコバルトとし得る。１つ以上のゲート電極を強磁性材料から形成することにより、ゲート電極は、活性領域の境界を静電的に画成することに加えて、活性領域に磁場を印加する。
【0128】
加えて、あるいは代わりに、当該デバイスは、ゲート電極ではない強磁性コンポーネントを含んでもよい。
【0129】
強磁性コンポーネントは強磁性絶縁体コンポーネントを有してもよい。そのような実装では、ゲート電極は典型的に強磁性絶縁体コンポーネントに重ならない。
【0130】
あるいは、強磁性コンポーネントは、強磁性金属を含んでもよく、ゲート電極のうち少なくとも１つと活性領域との間に配置され得る。強磁性金属は、量子ドットを画成するためにゲートによって印加される電場を活性領域から遮蔽しながら、同時に、量子ドットに磁場を印加することができる。
【0131】
当該デバイスが２つ以上の活性領域を含む実装において、強磁性コンポーネントは、それらの活性領域の個々の活性領域に、個別に選択された磁場を印加するように構成され得る。２つ以上の強磁性コンポーネントが存在してもよい。各強磁性コンポーネントがそれぞれの活性領域に関連付けられ得る。
【0132】
他の一態様において、ここで提供される半導体デバイスを複数有する量子ビットデバイスが提供される。量子ビットは、トポロジカル量子ビット又はスピン量子ビットとし得る。
【0133】
より更なる一態様において、半導体デバイスを製造する方法が提供される。当該方法は、選択エリア成長によって基板の表面上にメサを成長させ、該メサは、２次元電子ガス又は２次元正孔ガスをホストするのに適した半導体ヘテロ構造を有し、その後、１つ以上のゲート電極を製造する、ことを有する。前記１つ以上のゲート電極は、使用時に半導体ヘテロ構造の活性領域の境界を画成するように半導体ヘテロ構造の一部を電気的に空乏化させるように構成され、前記境界は、メサの外周から離される。
【0134】
選択エリア成長は、基板の表面上にマスクを形成し、該マスクの開口内に半導体材料を成長させることを有する。マスクは、半導体材料が成長する（１つ以上の）位置を制御する。
【0135】
メサを成長させることは、基板の表面上に下部バリアを成長させ、その後、下部バリア上に量子井戸を成長させ、その後、量子井戸の上に上部バリアを成長させることを有し得る。
【0136】
メサは、２μｍ以下、オプションで１μｍ以下の幅を持ち得る。これは、半導体ヘテロ構造の成長中に、より効果的な歪みの緩和を可能にし得る。
【0137】
当該方法は更に、超伝導体コンポーネント又は強磁性体を製造することを有し得る。超伝導体コンポーネント又は強磁性体は、メサを成長させた後、且つ前記１つ以上のゲート電極を製造する前に製造され得る。当該方法は更に、前記１つ以上のゲート電極を製造する前に、超伝導体コンポーネント又は強磁性体を覆うゲート誘電体を製造することを有し得る。前記１つ以上のゲート電極は、ゲート誘電体上に、且つ超伝導体コンポーネントの上に製造され得る。前記１つ以上のゲート電極を製造する前に強磁性体が製造され、且つ前記１つ以上のゲート電極が強磁性体の上に延在する実装において、強磁性体は強磁性金属を有する。
【0138】
前記１つ以上のゲート電極は強磁性材料から製造されてもよい。強磁性材料はコバルトとし得る。
【0139】
より更なる一態様は、半導体ヘテロ構造の活性領域を、該活性領域の境界を電気的に空乏化させることによって画成するための１つ以上のゲート電極の使用を提供し、半導体ヘテロ構造は選択エリア成長によって得ることができ、前記境界は半導体ヘテロ構造のエッジから離される。活性領域を境界付けるために物理的な材料境界に頼るのではなく、活性領域を静電的に画成することにより、活性領域の電子輸送特性が改善され得る。例えば、例えば電子といった電荷キャリアの散漫散乱が回避され得る。
【0140】
当該使用は、ここで定義されるデバイスの文脈にあり得る。
【0141】
半導体ヘテロ構造は、２μｍ以下、オプションで１μｍ以下の幅を持ち得る。
【0142】
前記１つ以上のゲート電極は強磁性材料を有し得る。そのような実装において、前記１つ以上のゲート電極は更に、活性領域に磁場を印加するために使用される。
【0143】
関連する一態様は、特にはここで定義される半導体デバイスである半導体デバイスを動作させる方法を提供する。当該方法は、選択エリア成長されたメサ内に配置された量子井戸内に２次元電子ガス又は２次元正孔ガスを生成し、量子井戸の活性領域の境界を画成するように、静電場を量子井戸に印加して量子井戸の領域を選択的に空乏化させることを含み、活性領域はメサの外周から離される。量子井戸の物理的なエッジにおける材料境界に頼るのではなく、活性領域の境界を静電的に画成することにより、電荷輸送特性が改善され得る。例えば、材料境界の近くでの無秩序に起因した電子又は正孔の散漫散乱が回避され得る。
【0144】
メサは、上述の通りとし得る。特に、メサは２μｍ以下の幅を持ち得る。狭いメサを設けることにより、メサの成長中の歪み緩和が可能になる。歪み緩和は、より高品質な結晶構造を得ることを可能にする。歪み緩和は、より広範囲の材料の組み合わせが使用されることを可能にし得る。理論に束縛されることは望まないが、狭いメサは幾何学的な変形によって歪みの解放を可能にし得ると考えられる。伝統的なプレーナ構造では、歪みは通常、代わりに欠陥の生成によって解放される。欠陥の生成は、伝統的なシステムが許容することができる格子不整合の量を大幅に制限する。
【0145】
当該方法は更に、デバイスの少なくとも活性領域に磁場を印加することを有し得る。そのような実装において、静電場は、強磁性材料を有するゲート電極を用いて印加されてもよい。斯くして、ゲート電極は静電場と磁場の両方を印加することができる。
【0146】
半導体デバイスは超伝導体コンポーネントを含んでもよい。そのような実装において、半導体デバイスは、超伝導体コンポーネントの臨界温度よりも低い温度で動作される。
【0147】
ここでの開示を所与として、当業者には、開示された技術の他の変形又はユースケースが明らかになり得る。本開示の範囲は、記載された実施形態によって限定されるものではなく、添付の請求項によってのみ限定される。
【図1】
【図2】
【図3a】
【図3b】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】