特表 2024-523768 メモリモジュールの活線挿抜方法及び装置、メモリモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-02

(54)【発明の名称】メモリモジュールの活線挿抜方法及び装置、メモリモジュール

(51)【国際特許分類】

   G06F 11/16 20060101AFI20240625BHJP

   G06F 3/00 20060101ALI20240625BHJP

   G06F 1/26 20060101ALI20240625BHJP

【ＦＩ】

G06F11/16 666

G06F3/00 B

G06F1/26

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022562319

(86)(22)【出願日】2022-06-20

(85)【翻訳文提出日】2022-10-14

(86)【国際出願番号】 CN2022099681

(87)【国際公開番号】W WO2023221227

(87)【国際公開日】2023-11-23

(31)【優先権主張番号】202210550689.X

(32)【優先日】2022-05-18

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】522246670

【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】ファン グオウェイ

【テーマコード（参考）】

5B011

5B034

【Ｆターム（参考）】

5B011DA01

5B011EA06

5B011JA04

5B011MB06

5B034BB03

5B034BB15

5B034CC02

5B034DD05

(57)【要約】

メモリモジュールの活線挿抜方法、メモリモジュールの活線挿抜装置、メモリモジュールであって、集積回路の技術分野に関する。該メモリモジュールの活線挿抜方法は、システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることと、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換することと、前記新しいメモリモジュールの電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにすることと、を含む。システムの電源をオフにせずに、メモリモジュールに対して活線挿抜を実行する方式を提供する。
【選択図】図１

【特許請求の範囲】

【請求項1】

メモリモジュールの活線挿抜方法であって、
システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることと、
前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換することと、
前記新しいメモリモジュールの電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにすることと、を含む、メモリモジュールの活線挿抜方法。

【請求項2】

前記異常メモリモジュールの電源をオフにすることは、
前記異常メモリモジュールに対応する電源管理チップイネーブル信号をプルダウンして、前記異常メモリモジュールの電源をオフにすること、を含む、
請求項１に記載のメモリモジュールの活線挿抜方法。

【請求項3】

前記異常メモリモジュールの電源をオフにした後、前記メモリモジュールの活線挿抜方法は、
前記異常メモリモジュールをシステムのメモリマッピングテーブルから削除すること、を更に含む、
請求項１又は２に記載のメモリモジュールの活線挿抜方法。

【請求項4】

前記新しいメモリモジュールの電源をオンにした後、前記メモリモジュールの活線挿抜方法は、
前記新しいメモリモジュールをシステムのメモリマッピングテーブルに追加すること、を更に含む、
請求項１に記載のメモリモジュールの活線挿抜方法。

【請求項5】

前記メモリモジュールの活線挿抜方法は、
異常データの倫理アドレスに基づいて、前記異常メモリモジュールの物理アドレスを決定すること、を更に含む、
請求項１に記載のメモリモジュールの活線挿抜方法。

【請求項6】

前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることは、
前記異常メモリモジュールへの書き込み動作を停止し、読み出し動作を介して、前記異常メモリモジュール内のデータをバッファに格納することと、
前記バッファ内のデータを前記アイドルメモリモジュールに書き込むことと、を含む、
請求項１に記載のメモリモジュールの活線挿抜方法。

【請求項7】

前記新しいメモリモジュールの電源をオンにすることは、
前記新しいメモリモジュールに対応する電源管理チップイネーブル信号をプルアップすることにより、前記新しいメモリモジュールの電源をオンにすること、を含む、
請求項１に記載のメモリモジュールの活線挿抜方法。

【請求項8】

メモリモジュールの活線挿抜装置であって、
システムが電源オン状態にある場合、異常メモリモジュールにおける交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータを、アイドルメモリモジュールにコピーするように構成されるデータコピーモジュールと、
前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換するように構成される電源オフモジュールと、
前記新しいメモリモジュールにおける電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにするように構成される電源オンモジュールと、を含む、メモリモジュールの活線挿抜装置。

【請求項9】

メモリモジュール本体と、前記メモリモジュール本体に配置される交換キー及び電源オンキーと、を含む、メモリモジュールであって、
前記交換キー及び前記電源オンキーは、それぞれ入出力インタフェースを介して中継器に接続され、前記中継器は、前記入出力インタフェースのレベルが変換される時に、システム管理バス信号をＣＰＵに送信するように構成され、
前記ＣＰＵは、前記システム管理バス信号を受信した後、前記メモリモジュールの電源をオン又はオフにするように構成される、メモリモジュール。

【請求項10】

前記メモリモジュールは更に、第１電源と、第１抵抗器とを含み、
前記入出力インタフェースは、前記交換キーを介して接地され、前記第１電源は、前記入出力インタフェースと前記交換キーとの間の接続線に配置され、前記第１抵抗器は、前記第１電源の接続線に配置される、
請求項９に記載のメモリモジュール。

【請求項11】

前記メモリモジュールは更に、第２電源と、第２抵抗器とを含み、
前記入出力インタフェースは、前記電源オンキーを介して接地され、前記第２電源は、前記入出力インタフェースと前記電源オンキーとの間の接続線に配置され、前記第２抵抗器は、前記第２電源の接続線に配置される、
請求項９に記載のメモリモジュール。

【請求項12】

前記メモリモジュールは更に、第３電源を含み、
前記入出力インタフェースは接地され、前記交換キーは、前記第３電源と前記入出力インタフェースとの間に配置される、
請求項９に記載のメモリモジュール。

【請求項13】

前記メモリモジュールは更に、第４電源を含み、
前記入出力インタフェースは接地され、前記電源オンキーは、前記第４電源と前記入出力インタフェースとの間に配置される、
請求項９に記載のメモリモジュール。

【請求項14】

前記電源オンキーと前記交換キーはすべて、スイッチである、
請求項９乃至１３のいずれか一項に記載のメモリモジュール。

【請求項15】

前記ＣＰＵは、前記メモリモジュールの電源管理チップに接続され、前記ＣＰＵは、電源管理チップイネーブル信号をプルダウンすることにより、前記メモリモジュールの電源をオフにするように制御し、
前記ＣＰＵは、前記電源管理チップイネーブル信号をプルアップすることにより、前記メモリモジュールの電源をオンにするように制御する、
請求項９に記載のメモリモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願への相互参照
本願は、２０２２年０５月１８日に中国特許局に提出された、出願番号が２０２２１０５５０６８９．Ｘであり、発明の名称が「メモリモジュールの活線挿抜方法及装置、メモリモジュール」である中国特許出願の優先権を主張し、その内容の全てを参照により本願に組み込まれるものとする。

【0002】

本発明は、集積回路の技術分野に関し、具体的には、メモリモジュールの活線挿抜方法、メモリモジュールの活線挿抜装置、メモリモジュールに関する。

【背景技術】

【0003】

ＤＩＭＭ（Ｄｕａｌ－Ｉｎｌｉｎｅ－Ｍｅｍｏｒｙ－Ｍｏｄｕｌｅｓ）メモリモジュールは、６４ビットデータチャネルを提供し、広く使用される。

【0004】

一般的に、メモリモジュールの実際の適用では、活線挿抜ができない。メモリモジュールに異常が発生すると、システムの電源がオフになるときにメモリモジュールに対する交換を実行する必要がある。

【0005】

しかしながら、通常、システムの電源オフ過程は、長い時間がかかるため、メモリモジュールの交換は非常に不便である。

【発明の概要】

【0006】

本発明に第１の態様によれば、システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることと、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換することと、前記新しいメモリモジュールの電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにすることと、を含むメモリモジュールの活線挿抜方法を提供する。

【0007】

本発明の例示的な実施形態では、前記異常メモリモジュールの電源をオフにすることは、前記異常メモリモジュールに対応する電源管理チップイネーブル信号をプルダウンすることにより、前記異常メモリモジュールの電源をオフにすること、を含む。

【0008】

本発明の例示的な実施形態では、前記異常メモリモジュールの電源をオフにした後、前記方法は、前記異常メモリモジュールをシステムのメモリマッピングテーブルから削除すること、を更に含む。

【0009】

本発明の例示的な実施形態では、前記新しいメモリモジュールの電源をオンにした後、前記方法は、前記新しいメモリモジュールをシステムのメモリマッピングテーブルに追加すること、を更に含む。

【0010】

本発明の例示的な実施形態では、前記方法は、異常データの倫理アドレスに基づいて、前記異常メモリモジュールの物理アドレスを決定すること、を更に含む。

【0011】

本発明の例示的な実施形態では、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることは、前記異常メモリモジュールへの書き込み動作を停止し、読み出し動作を介して、前記異常メモリモジュール内のデータをバッファに格納することと、前記バッファ内のデータを前記アイドルメモリモジュールに書き込むことと、を含む。

【0012】

本発明の例示的な実施形態では、前記新しいメモリモジュールの電源をオンにすることは、前記新しいメモリモジュールに対応する電源管理チップイネーブル信号をプルアップすることにより、前記新しいメモリモジュールの電源をオンにすること、を含む。

【0013】

本発明の第２の態様によれば、システムが電源オン状態にある場合、異常メモリモジュールにおける交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーするように構成されるデータコピーモジュールと、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換するように構成される電源オフモジュールと、前記新しいメモリモジュールにおける電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにするように構成される電源オンモジュールと、を含む、メモリモジュールの活線挿抜装置を提供する。

【0014】

本発明の第３の態様によれば、メモリモジュール本体と、前記メモリモジュール本体に配置される交換キー及び電源オンキーと、を含む、メモリモジュールを提供し、ここで、前記交換キー及び前記電源オンキーは、それぞれ入出力インタフェースを介して中継器に接続され、前記中継器は、前記入出力インタフェースのレベルが変換される時に、システム管理バス信号をＣＰＵに送信するように構成され、前記ＣＰＵは、前記システム管理バス信号を受信した後、前記メモリモジュールの電源をオン又はオフにするように構成される。

【0015】

本発明の例示的な実施形態では、第１電源と、第１抵抗器とを更に含み、ここで、前記入出力インタフェースは、前記交換キーを介して接地され、前記第１電源は、前記入出力インタフェースと前記交換キーとの間の接続線に配置され、前記第１抵抗器は、前記第１電源の接続線に配置される。

【0016】

本発明の例示的な実施形態では、第２電源と、第２抵抗器とを更に含み、ここで、前記入出力インタフェースは、前記電源オンキーを介して接地され、前記第２電源は、前記入出力インタフェースと前記電源オンキーとの間の接続線に配置され、前記第２抵抗器は、前記第２電源の接続線に配置される。

【0017】

本発明の例示的な実施形態では、第３電源を更に含み、ここで、前記入出力インタフェースは接地され、前記交換キーは、前記第３電源と前記入出力インタフェースとの間に配置される。

【0018】

本発明の例示的な実施形態では、第４電源を更に含み、ここで、前記入出力インタフェースは接地され、前記電源オンキーは、前記第４電源と前記入出力インタフェースとの間に配置される。

【0019】

本発明の例示的な実施形態では、前記電源オンキーと前記交換キーはすべて、スイッチである。

【0020】

本発明の例示的な実施形態では、前記ＣＰＵは、前記メモリモジュールの電源管理チップに接続され、前記ＣＰＵは、電源管理チップイネーブル信号をプルダウンすることにより、前記メモリモジュールの電源をオフにするように制御し、前記ＣＰＵは、前記電源管理チップイネーブル信号をプルアップすることにより、前記メモリモジュールの電源をオンにするように制御する。

【図面の簡単な説明】

【0021】

【図1】本発明の例示的な実施形態によるメモリモジュールの活線挿抜方法のフローチャートを模式的に示す。

【図2】本発明の例示的な実施形態による異常データから異常メモリモジュールを決定するフローチャートを模式的に示す。

【図3】本発明の例示的な実施形態による異常メモリモジュール内のデータコピーのフローチャートを模式的に示す。

【図4】本発明の例示的な実施形態によるメモリモジュールの活線挿抜方法のステップのフローチャートを模式的に示す。

【図5】本発明の例示的な実施形態によるメモリモジュールの活線挿抜装置のブロック図を模式的に示す。

【図6】本発明の例示的な実施形態によるメモリモジュール構造の概略図１を模式的に示す。

【図7】本発明の例示的な実施形態によるメモリモジュール構造の概略図２を模式的に示す。

【図8】本発明の例示的な実施形態によるメモリモジュール構造の概略図３を模式的に示す。

【図9】本発明の例示的な実施形態による上記のメモリモジュールが挿入されるメインボードの概略構造図を模式的に示す。

【発明を実施するための形態】

【0022】

ここで、例示的な実施形態を添付の図面を参照しながらより全面的に説明する。しかしながら、例示的な実施形態は様々な形態で実施することができ、本明細書に記載された例に限定されると解釈されるべきではなく、むしろ、これらの実施形態の提供によって本発明がより徹底的かつ完全になり、当業者に例示的な実施形態の概念を完全に伝えることができるようにする。記載された特徴、構造または特性は、１つまたは複数の実施形態に、任意の適切な方法で組み合わせることができる。以下の説明では、本発明の実施形態を完全に理解してもらうために、多くの具体的な詳細が提供される。しかしながら、当業者は、記載された特定の詳細の１つ又は複数を省略しても、または他の方法、構成要素、装置、ステップなどを採用しても、本発明の技術的解決策を実施することが可能であることを理解するであろう。他の例では、本発明の各態様が不明瞭になることを避けるために、周知の技術的解決策を詳細に示したり説明しない。

【0023】

さらに、添付の図面は、本発明を模式的に示したものに過ぎず、必ずしも縮尺通りに描かれたものではない。図面中の同一の符号は、同一または類似の部分を示し、その繰り返し説明を省略する。添付図面に示されたブロック図の一部は、機能的な実体であり、物理的または論理的に分離した実体に必ずしも対応する必要はない。ソフトウェアの形態を採用してこれらの機能的な実体を実現してもよいし、１つ又は複数のハードウェアモジュール又は集積回路を採用してこれらの機能実体を実現しもよいし、異なるネットワーク及び／又はプロセッサデバイス及び／又はマイクロコントローラデバイスでこれらの機能実体を実現してもよい。

【0024】

添付図面に示されたフローチャートは単なる例示的な説明であり、必ずしもすべてのステップを含むわけではない。例えば、一部のステップは分解してもよく、一部のステップは合弁又は部分的に合弁してもよく、このため、実際の実行順序は実際の状況に応じて変更されることがある。さらに、以下のすべての用語「第１」、「第２」、「第３」は、単に区別のためのものであり、本発明を限定するものとして使用されるべきではない。

【0025】

ＤＤＲ４は、第４世代のＤＤＲ ＳＤＲＡＭの略語であり、ＤＤＲ５は、第５世代のＤＤＲ ＳＤＲＡＭの略語であり、ＤＤＲ ＳＤＲＡＭは、英語でのＤｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ＳＤＲＡＭの略語で、中国語でダブルデータレートＳＤＲＡＭであり、ＳＤＲＡＭは、Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略語で、同期動態ランダムアクセスメモリと翻訳され、同期オブジェクトはシステムクロック周波数である。このため、それらを組み合わせると、ＤＤＲ４は、第４世代のダブルデータレート同期動態ランダムアクセスメモリであり、ＤＤＲ５は、第５世代のダブルデータレート同期動態ランダムアクセスメモリである。ＤＤＲ４からＤＤＲ５へ、ＤＩＭＭメモリモジュールの電源ユニットは、メインボードからＤＩＭＭメモリモジュールに移動され、各ＤＩＭＭメモリモジュールの電源オンは、独立している。このため、各ＤＩＭＭメモリモジュールに個別に電源のオン及びオフを実行できる。

【0026】

これに基づき、本発明の実施例は、メモリモジュールに対して個別に電源オンできるＤＤＲ５のようなメモリに適用され、システムをシャットダウンせずに、異常メモリモジュールに対して交換を実行して、メモリモジュールの活線挿抜方式を実現する、メモリモジュールの活線挿抜方法を提供する。図１を参照すると、該メモリモジュールの活線挿抜方法は、以下のステップを含み得る。

【0027】

ステップＳ１１０において、システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーする。

【0028】

ステップＳ１２０において、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換する。

【0029】

ステップＳ１３０において、前記新しいメモリモジュールの電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにする。

【0030】

本発明の例示的な実施形態によって提供されるメモリモジュールの活線挿抜方法は、システムが動作状態にあるとき、異常メモリモジュールの交換キーのトリガ動作に応答して、先ず、異常メモリモジュール内のデータをアイドルメモリモジュールにコピーし、データのコピーが完了した後、異常メモリモジュールのみをパワーオフし、次に、異常メモリモジュールを新しいメモリモジュールに交換でき、その後、新しいメモリモジュールの電源オンキーのトリガ動作に応答して、新しいメモリモジュールへのパワーオンを完成できる。上記した全プロセスは、システムが動作状態にあるときの異常メモリモジュールの交換プロセス、即ち、メモリモジュールの活線挿抜方法を実現できる。

【0031】

以下、具体的な動作プロセスを結合して、上記したメモリモジュールの活線挿抜方法を具体的に説明する。

【0032】

ステップＳ１１０において、システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーする。

【0033】

本発明の例示的な実施形態では、システムは、コンピュータシステム又はサーバーシステムを含み、人間の要求に従って情報を受信及び記憶し、データの処理及び演算を自動で実行し、結果の情報を出力する機械システムである。

【0034】

一般的に、システムは、データを記憶する必要があるため、システムにメモリモジュールも含まれ、システムは、動作過程では、メモリモジュールからデータを読み出すことができ、データをメモリモジュールに記憶することもできる。

【0035】

本発明の例示的な実施形態では、システムが電源オンの状態にあることは、例えば、システムがデータアクセス演算を実行している状態など、システムがパワーオン状態であり得、またはシステムが動作中の状態もあり得る。ここのシステムが電源オンの状態にあることは、さらに、システムがシャットダウン状態になく、且つ、メモリモジュールの活線挿抜の全過程では、システムをシャットダウンする必要がない、と理解できる。

【0036】

実際の適用では、異常メモリモジュールは、データ読み出しエラーが発生するメモリモジュールであり得、即ち、異常メモリモジュールには異常データが発見される。異常データが発見された後、異常データの倫理アドレスに基づいて、異常メモリモジュールの物理アドレスを決定することができる。

【0037】

図２を参照すると、異常データから異常メモリモジュールを決定することのフローチャートを示す。図２に示されるように、メモリコントローラがメモリデータに異常データがあることを発見した時に、メモリコントローラは、倫理アドレスマッピングゾーンから異常データの倫理アドレスを取得でき、メモリコントローラは更に、倫理アドレスと物理アドレスとの変換関係に従って、異常データの倫理アドレスを、異常メモリモジュールの物理アドレスに変換し、それにより、物理アドレスに基づいて、対応するメモリモジュールＤＩＭＭを見つけることができる。図２では、メモリコントローラの物理アドレスマッピングゾーンは、メモリマッピングテーブルのメモリモジュールの物理アドレスに対応する。物理アドレスマッピングゾーンの物理アドレスから、具体的な異常メモリモジュールを決定することができる。

【0038】

本発明の例示的な実施形態では、交換キーは、異常メモリモジュールに配置される物理的なキーであり得、ＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）のインタフェースに追加される仮想的なキーであり得る。該交換キーは、中継器を介してシステムの中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に接続され、更に、システム管理バス（Ｓｍｂｕｓ：Ｓｙｓｔｅｍ ｍａｎａｇｅｍｅｎｔ ｂｕｓ）又はＩ３Ｃ（Ｉｍｐｒｏｖｅｄ Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）信号を介して、ＣＰＵ又はメモリコントローラ（ＭＣ：Ｍｅｍｅｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）に、対応するメモリモジュールに対して電源オフし、交換を実行する必要があることを通知する。

【0039】

ユーザが異常メモリモジュールの交換を希望し、交換キーを押した後、本発明の実施例によって提供されるメモリモジュールの活線挿抜方法は、交換キーのトリガ動作に応答して、先ず、異常メモリモジュール内のデータをアイドルメモリモジュールにコピーすることにより、異常メモリモジュール内のデータを記憶することができる。ここで、交換キーに対するトリガ動作は、クリック動作、ダブルクリック動作、長押し動作又は他のトリガ動作であり得、本発明の例示的な実施形態は、トリガ動作の具体的な形態を特に限定しない。

【0040】

本発明の例示的な実施形態では、図３を参照すると、図３は、異常メモリモジュール内のデータのコピーのフローチャートを示し、異常メモリモジュール内のデータをコピーする過程で、先ず、異常メモリモジュールへの書き込み動作を停止し、データの損失を防止するために、異常メモリモジュールに新たなデータを書き込まないようにする必要がある。続いて、読み出し（ｒｅａｄ）動作を介して、異常メモリモジュール内のデータを読み取ることができ、読み取ったデータを、一時的にデータを記憶できるバッファに格納し、最後に、書き込み（ｗｒｉｔｅ）動作を介して、バッファ内のデータを異常メモリモジュール以外のアイドルメモリモジュールに書き込むことができる。ここでのアイドルメモリモジュールは、一部のデータを格納する正常メモリモジュールであり得、データを格納しない正常メモリモジュールであり得る。

【0041】

なお、上記した異常メモリモジュールのデータをコピーする過程は、メモリコントローラによって実行されることができる。

【0042】

ステップＳ１２０において、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換する。

【0043】

本発明の例示的な実施形態では、異常メモリモジュール内のデータをアイドルメモリモジュールにコピーした後、異常メモリモジュールに電源オフ動作を実行できる。具体的な電源オフ動作は、ＣＰＵ又はＭＣがＳｍｂｕｓ又はＩ３Ｃ信号を受信した後、異常メモリモジュールに対応する電源管理チップイネーブル信号をプルダウンすることにより、異常メモリモジュールの電源をオフにすることができる。ここで、電源管理チップイネーブル信号は、電源管理チップ（ＰＭＩＣ：Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）の動作中のイネーブル（Ｅｎａｂｌｅ）信号である。

【0044】

実際の適用では、指示ランプを介して、異常メモリモジュールの電源がオフになっているかどうかを指示できる。例えば、交換キーを２色の指示ランプ付きのキーに設置する。交換キーを押すと、指示ランプの色が変わり、異常メモリモジュールの電源がオフになったことを示す。

【0045】

異常メモリモジュールの電源をオフにした後、異常メモリモジュールを交換でき、新しいメモリモジュールに交換し、このプロセスは手動で行うことができる。

【0046】

本発明の例示的な実施形態では、異常メモリモジュールの電源をオフにした後、異常メモリモジュールをシステムのメモリマッピングテーブル（Ｍｅｍｏｒｙ Ｍａｐｐｉｎｇ）から削除することにより、システムに該異常メモリモジュールを記録されないようにする。ここで、メモリマッピングテーブルは、メモリモジュールの物理アドレスが記憶されるレコードテーブルであり、システムがメモリマッピングテーブルから正常メモリモジュールの物理アドレスを取得できるために、一般的に、メモリマッピングテーブルから異常メモリモジュールを削除する必要がある。

【0047】

ステップＳ１３０において、前記新しいメモリモジュールの電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにする。

【0048】

本発明の例示的な実施形態では、異常メモリモジュールを新しいメモリモジュールに交換した後、新たに挿入された新しいメモリモジュールに対してトリガ動作を実行する必要があり、該トリガ動作は、クリック動作、ダブルクリック動作、長押し動作又は他のトリガ動作であり得、本発明の例示的な実施形態は、トリガ動作の具体的な形態に対して特に限定しない。

【0049】

新しいメモリモジュールの電源オンキーのトリガ動作に応答して、該電源オンキーは、ＣＰＵ又はメモリコントローラに、新しいメモリモジュールに対する電源オン初期化を実行するように通知することができる。

【0050】

本発明の例示的な実施形態では、電源オンキーは、新しいメモリモジュールに配置される物理的なキーであり得、ＢＭＣのインタフェースに追加される仮想的なキーであり得る。該電源オンキーは、中継器及びシステムのＣＰＵ又はメモリコントローラに接続されることを介して、更に、Ｓｍｂｕｓ又はＩ３Ｃ信号を介して、ＣＰＵ又はメモリコントローラに、対応するメモリモジュールに対して電源オン動作を実行する必要があると通知する。

【0051】

具体的な電源オン動作は、ＣＰＵ又はメモリコントローラがＳｍｂｕｓ又はＩ３Ｃ信号を受信した後、新しいメモリモジュールに対応する電源管理チップイネーブル信号をプルアップすることにより、新しいメモリモジュールの電源をオンにすることができる。ここで、電源管理チップイネーブル信号は、電源管理チップ（ＰＭＩＣ：Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）の動作中のイネーブル（Ｅｎａｂｌｅ）信号である。

【0052】

実際の適用では、指示ランプを介して、新しいメモリモジュールの電源がオンされたかどうかを指示できる。例えば、電源オンキーを２色指示ランプ付きのキーに設置する。電源オンキーを押した後、指示ランプの色が変わると、新しいメモリモジュールの電源がオンになったことを示す。

【0053】

実際の適用では、新しいメモリモジュールの電源をオンにした後、システムは、さらに、新しいメモリモジュールを初期化及び調整することにより、新しいメモリモジュールを最適な動作状態にする必要があり、次に、システムは、システムの正常の使用のために、新しいメモリモジュールをシステムのメモリマッピングテーブルに追加することができる。ここで、新しいメモリモジュールを初期化及び調整することは、従来の技術的手段であるため、ここで説明を繰り返さない。

【0054】

本発明の例示的な実施形態によって提供されるメモリモジュールの活線挿抜方法は、システムが電源オン状態にある場合、異常メモリモジュールの交換キーのトリガ動作に応答することができ、異常メモリモジュールのデータをアイドルメモリモジュールにコピーした後、異常メモリモジュールの電源をオフにし、新しいメモリモジュールに交換することができ、これは、異常メモリモジュールの交換プロセス中にシステムをシャットダウンする必要がないのと同等であり、即ち、交換プロセス中にシステムをシャットダウンするのにかかる時間がなく、それにより、異常メモリモジュールの交換にかかる時間を短縮でき、システムが電源オン又は動作状態にある時に、異常メモリモジュールの活線挿抜方式を実現し、ユーザのために便利を提供する。

【0055】

図４を参照すると、図４は、本発明の例示的な実施形態によって提供されるメモリモジュールの活線挿抜方法のステップのフローチャートを示す。図４に示されるように、先ず、ステップＳ４０１に進み、システムが電源オン状態にある場合、異常メモリモジュールの交換キーをトリガし、ステップＳ４０２で、異常メモリモジュールの交換キーのトリガ動作に応答して、異常メモリモジュール内のデータをアイドルメモリモジュールにコピーし、これを、データのコピーと略称し、ステップＳ４０３で、データのコピーが完了した後、電源管理チップイネーブル信号をプルダウンすることにより、異常メモリモジュールの電源をオフにし、ステップＳ４０４で、異常メモリモジュールの電源をオフにした後、異常メモリモジュールを新しいメモリモジュールに交換し、ステップＳ４０５で、新しいメモリモジュールの電源オンキーをトリガし、ステップＳ４０６で、新しいメモリモジュールの電源オンキーのトリガ動作に応答して、新しいメモリモジュールを電源オン及び初期化し、ステップＳ４０７で、初期化された後、新しいメモリモジュールをシステムのメモリマッピングテーブルに追加することにより、新しいメモリモジュールが正常に動作できるようにする。

【0056】

更に、本発明の例示的な実施形態は、メモリモジュールの活線挿抜装置を更に提供する。図５を参照すると、該メモリモジュールの活線挿抜装置５００は、データコピーモジュール５１０と、電源オフモジュール５２０と、電源オンモジュール５３０と、削除モジュール５４０と、追加モジュール５５０と、アドレス決定モジュール５６０と、を含み、ここで、
データコピーモジュール５１０は、システムが電源オン状態にある場合、異常メモリモジュールにおける交換キーのトリガ動作に応答して、前記異常メモリモジュール内のデータをアイドルメモリモジュールにコピーするように構成されることができ、
電源オフモジュール５２０は、前記データのコピーが完了した後、前記異常メモリモジュールの電源をオフにし、前記異常メモリモジュールを新しいメモリモジュールに交換するように構成されることができ、
電源オンモジュール５３０は、前記新しいメモリモジュールにおける電源オンキーのトリガ動作に応答して、前記新しいメモリモジュールの電源をオンにするように構成されることができる。

【0057】

本発明の例示的な実施形態では、電源オフモジュール５２０は、前記異常メモリモジュールに対応する電源管理チップイネーブル信号をプルダウンすることにより、前記異常メモリモジュールの電源をオフにするように構成されることができる。

【0058】

本発明の例示的な実施形態では、削除モジュール５４０は、前記異常メモリモジュールを、システムのメモリマッピングテーブルから削除するように構成されることができる。

【0059】

本発明の例示的な実施形態では、追加モジュール５５０は、前記新しいメモリモジュールをシステムのメモリマッピングテーブルに追加するように構成されることができる。

【0060】

本発明の例示的な実施形態では、アドレス決定モジュール５６０は、異常データの倫理アドレスに基づいて、前記異常メモリモジュールの物理アドレスを決定するように構成されることができる。

【0061】

本発明の例示的な実施形態では、データコピーモジュール５１０は、前記異常メモリモジュールへの書き込み動作を停止し、読み出し動作を介して、前記異常メモリモジュール内のデータを、バッファに格納し、前記バッファ内のデータを前記アイドルメモリモジュールに書き込むように構成されることができる。

【0062】

本発明の例示的な実施形態では、電源オンモジュール５３０は、前記新しいメモリモジュールに対応する電源管理チップイネーブル信号をプルアップすることにより、前記新しいメモリモジュールの電源をオンにするように構成される。

【0063】

上記したメモリモジュールの活線挿抜装置における各モジュールの具体的な詳細は、対応するメモリモジュールの活線挿抜方法で詳しく説明したため、ここで説明を繰り返さない。

【0064】

更に、上記したメモリモジュールの活線挿抜方法を実現するために、本発明の例示的な実施形態は、該メモリモジュールの活線挿抜方法を適用できるメモリモジュールを更に提供し、図６を参照すると、該メモリモジュールは、メモリモジュール本体６１０と、メモリモジュール本体６１０に設置される交換キー６２０及び電源オンキー６３０と、を含み、ここで、
交換キー６２０及び電源オンキー６３０は、それぞれ入出力インタフェースＩＯを介して中継器ＨＵＢ６４０に接続され、中継器６４０は、入出力インタフェースＩＯにレベル変換が生じる時に、システム管理バス信号を、ＣＰＵに送信するように構成されることができ、即ち、該中継器６４０は、ＣＰＵに接続される必要があるが、ＣＰＵは、システム内のメモリモジュールから独立して存在する素子であり得る。

【0065】

該メモリモジュールは、ＣＰＵを介してメモリモジュールに対して電源オン又は電源オフを実行するために、中継器６４０を介してＣＰＵに接続することが必要である。即ち、ＣＰＵがシステム管理バス信号を受信した後、メモリモジュールに電源オン又はオフ動作を実行できる。

【0066】

実際の適用では、交換キー６２０及び電源オンキー６３０に接続される入出力インタフェースＩＯは、同じＩＯチップの異なるＰＩＮであり得、ここで、一方のＰＩＮは、交換キー６２０に接続され、他方のＰＩＮは、電源オンキー６３０に接続される。

【0067】

本発明の例示的な実施形態では、上記したシステム管理バス信号は、前述した実施例に記載のＳｍｂｕｓ又はＩ３Ｃ信号を含み得る。

【0068】

本発明の例示的な実施形態では、入出力インタフェースＩＯでのレベル変換が生じることは、交換キー６２０をトリガする時に、入出力インタフェースＩＯでのレベルが、高レベルから低レベルに変換することであり得、又は、交換キー６２０をトリガする時に、入出力インタフェースＩＯでのレベルが、低レベルから高レベルに変換することであり得る。

【0069】

更に、入出力インタフェースＩＯでのレベル変換が生じることは、電源オンキー６３０をトリガする時に、入出力インタフェースＩＯでのレベルが、高レベルから低レベルに変換することであり得、又は、電源オンキー６３０をトリガする時に、入出力インタフェースＩＯでのレベルが、低レベルから高レベルに変換することであり得る。

【0070】

入出力インタフェースＩＯでのレベルの変換を実現するために、図７を参照すると、メモリモジュールは更に、第１電源７１０と、第１抵抗器７２０と、を含み得、ここで、入出力インタフェースＩＯは、交換キー６２０を介して接地され、第１電源７１０は、入出力インタフェースＩＯと交換キー６２０との接続線に設置されることにより、入出力インタフェースＩＯのために高レベルを提供する。第１電源７１０の接続線にはさらに、第１抵抗器７２０が設置され、第１抵抗器７２０は、電圧を安定化させるように機能する。ここで、第１抵抗器７２０の抵抗値は、実際の状況に応じて設定でき、本発明の例示的な実施形態は、これに対して特に限定しない。

【0071】

本発明の例示的な実施形態では、交換キー６２０を押した後、入出力インタフェースＩＯは、接地端に連通することにより、入出力インタフェースＩＯでのレベルを高レベルから低レベルに変換させる。図７に示されるように、ここでの入出力インタフェースＩＯは、ＩＯチップの第１ＰＩＮ１であり得る。

【0072】

実際の適用では、交換キー６２０は、スイッチであり得、交換キー６２０を押す時に、入出力インタフェースＩＯと接地端とを連通させることができる。

【0073】

本発明の例示的な実施形態では、引き続き図７に示されるように、メモリモジュールはさらに、第２電源７３０と、第２抵抗器７４０とを含み得、ここで、入出力インタフェースＩＯは、電源オンキー６３０を介して接地され、第２電源７３０は、入出力インタフェースＩＯと電源オンキー６３０との接続線に設置されることにより、入出力インタフェースＩＯのために高レベルを提供する。第２電源７３０の接続線にはさらに、第２抵抗器７４０が設置され、第２抵抗器７４０は、電圧を安定化させるように機能する。ここで、第２抵抗器７４０の抵抗値は、実際の状況に応じて設定でき、本発明の例示的な実施形態は、これに対して特に限定しない。

【0074】

本発明の例示的な実施形態では、電源オンキー６３０を押した後、入出力インタフェースＩＯは、接地端に連通して、入出力インタフェースＩＯでのレベルを高レベルから低レベルに変換させる。図７に示されるように、ここでの入出力インタフェースＩＯは、ＩＯチップの第２ＰＩＮ２であり得る。

【0075】

実際の適用では、電源オンキー６３０は、スイッチであり得、電源オンキー６３０を押す時に、入出力インタフェースＩＯと接地端とを連通させることができる。

【0076】

本発明の例示的な実施形態は、別の入出力インタフェースＩＯでのレベル変換を実現する方法を更に提供し、図８を参照すると、該メモリモジュールは、第３電源８１０を更に含み得、該メモリモジュールでは、入出力インタフェースＩＯは、直接的に接地され、入出力インタフェースＩＯのために低レベルを提供できる。更に、交換キー６２０は、第３電源８１０と入出力インタフェースＩＯとの間に設置され、交換キー６２０を押すかトリガする時に、第３電源８１０が入出力インタフェースＩＯに連通され、それにより、入出力インタフェースＩＯでのレベルを、低レベルから高レベルに変換させる。図８に示されるように、ここでの入出力インタフェースＩＯは、ＩＯチップの第１ＰＩＮ１であり得る。

【0077】

実際の適用では、第３電源８１０の隣に抵抗器を設置してもよく、抵抗器を設置しなくてもよく、本発明の例示的な実施形態は、これに対して特に限定しない。ここで、抵抗器の抵抗値は、実際の状況に応じて設定でき、ここで限定しない。

【0078】

本発明の例示的な実施形態では、交換キー６２０は、スイッチであり得、交換キー６２０を押した後、第３電源８１０と入出力インタフェースＩＯとを連通させることができる。

【0079】

本発明の例示的な実施形態では、引き続き図８に示されるように、メモリモジュールはさらに、第４電源８２０を含み得、このようなメモリモジュールでは、入出力インタフェースＩＯが直接的に接地されるため、入出力インタフェースＩＯでのレベルは、最初には低レベルである。更に、電源オンキー６３０を、第４電源８２０と入出力インタフェースＩＯとの間に設置することにより、電源オンキー６３０を押すかトリガする時に、第４電源８２０が入出力インタフェースＩＯに連通され、それにより、入出力インタフェースＩＯでのレベルを、低レベルから高レベルに変換させる。図８に示されるように、ここでの入出力インタフェースＩＯは、ＩＯチップの第２ＰＩＮ２であり得る。

【0080】

本発明の例示的な実施形態では、上記した電源オンキー６３０は、スイッチでもあり得、電源オンキー６３０を押した後、第４電源８２０と入出力インタフェースＩＯとを連通させることができる。

【0081】

本発明の例示的な実施形態では、ＣＰＵを介してメモリモジュールに対して電源オン又はオフを実行するために、図６に示されるように、ＣＰＵはさらに、メモリモジュールの電源管理チップＰＭＩＣ６５０に接続される必要があり、ＣＰＵは、電源管理チップイネーブル信号をプルダウンすることにより、メモリモジュールの電源をオフにするように制御でき、ＣＰＵは、電源管理チップイネーブル信号をプルアップすることにより、メモリモジュールの電源をオンにするように制御できる。

【0082】

本発明の例示的な実施形態では、図７及び図８に示されるように、入出力インタフェースＩＯは、中継器ＨＵＢを介してメモリモジュールのピンに接続される。ピンは、メインボード上の配線を通過し、それにより、中継器ＨＵＢをＣＰＵに接続させ、更に信号の伝送を実現する。

【0083】

本発明の実施例によって提供されるメモリモジュールは、入出力インタフェースを、電源又は接地端に接続させることにより、電源と接地端との間に切り替えることができ、それにより、入出力インタフェースにおけるレベル変換を実現し、入出力インタフェースでのレベル変換が生じる時に、中継器は、システム管理バス信号をＣＰＵに送信でき、ＣＰＵを介してメモリモジュールに対する電源オン又はオフを実行でき、それにより、異常メモリモジュールの電源オフと交換、及び、交換されたメモリモジュールへの電源オンを実現でき、即ち、上記の実施例に記載のメモリモジュールの活線挿抜のプロセスに使用できる。

【0084】

図９を参照すると、図９は、上記したメモリモジュールが挿入されたメインボードを提供する。図９に示されたメインボードにおいて、各メモリモジュールの電源オン電源ＰＭＩＣは、メインボードからメモリモジュールに移動され、ＤＤＲ５ ＤＩＭＭモジュールのように、各ＤＩＭＭには独立なＰＭＩＣを有し、それにより、各ＤＩＭＭに対して独立に電源オン及びオフを実行できる。

【0085】

なお、ＣＰＵの各チャネル（ｃｈａｎｎｅｌ）のサブメモリコントローラ（ＳＭＣ：Ｓｕｂ Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）も独立なものであり、１つのＳＭＣは、１つのＤＩＭＭを制御する。例えば、図９に示されるように、ＣＰＵ上のＳＭＣ０は、ＤＩＭＭ０を制御し、ＳＭＣ１は、ＤＩＭＭ１を制御する。ＤＩＭＭ０を交換する時に、ＳＭＣ０が制御すればよく、ＤＩＭＭ１を交換する時に、ＳＭＣ１が制御すればいい。

【0086】

このため、その中の１つのメモリモジュールに異常が生じて交換する必要がある時に、該メモリモジュールに対して電源オフ動作を実行すればよく、他のメモリモジュールの正常な使用に影響せず、ＣＰＵも正常に動作でき、同様に、新たに交換されたメモリモジュールに対しても直接的に電源オンを実行でき、他のメモリモジュール及びＣＰＵに影響を与えなく、更に、メモリモジュールの活線挿抜の基盤になる。

【0087】

上記の実施例では、ソフトウェア、ハードウェア、ファームウェア、又はそれらの任意の組み合わせによって全体的または部分的に実現され得る。ソフトウェアプログラムを用いて実現する場合、コンピュータプログラム製品の形で全体的または部分的に実現されることができる。該コンピュータプログラム製品は、１つ又は複数のコンピュータ命令を含む。コンピュータに、コンピュータプログラム命令がロードされ実行される時に、本発明の実施形態に応じて記載のプロセス又は機能を全体的または部分的に生成する。前記コンピュータは、汎用コンピュータ、専用コンピュータ、コンピュータネットワーク、又は他のプログラマブルデバイスであり得る。前記コンピュータ命令は、コンピュータ可読記憶媒体に記憶されてもよいし、あるコンピュータ可読記憶媒体から別のコンピュータ可読記憶媒体に伝送されてもよい。前記コンピュータ可読記憶媒体は、コンピュータがアクセス可能な任意の利用可能な媒体、又は使用可能な媒体で統合できる１つ以上のサーバ、データセンターなどのデータ記憶装置であり得る。前記使用可能な媒体は、磁気媒体（例えば、フロッピーディスク、ハードディスク、磁気テープ）、光媒体（例えば、ＤＶＤ）、又は半導体媒体（例えば、ＳＳＤ：ｓｏｌｉｄ ｓｔａｔｅ ｄｉｓｋ）等であり得る。本発明の実施例では、コンピュータは、前述した装置を含み得る。

【0088】

ここで各実施例に結合して本発明を説明したが、特許請求される本発明を実施する過程では、当業者は、前記添付図面、開示された内容、及び添付の特許請求の範囲を検討することによって、前記開示された実施例の他の変化を理解及び実施され得る。特許請求の範囲では、「含む」（ｃｏｍｐｒｉｓｉｎｇ）という用語は、他の構成要素又はステップを排除せず、「１」又は「１つ」は、複数の場合を排除しない。１つのプロセッサ又は他のユニットは、特許請求の範囲に列挙された機能のうちのいくつかを実現することができる。特定の対策が異なる従属請求項に記載されているが、これらの対策を組み合わせて良い結果を生じることができないわけではない。

【0089】

特定の特徴およびその実施形態に結合して本発明を説明したが、本発明の精神及び範囲から逸脱することなく、本発明に対して様々な修正および組合せを実行できることは自明である。それに対応して、本明細書および添付の図面は、単なる添付の特許請求の範囲によって定義される本発明の例示であり、且つ、本発明の範囲内の任意及びあらゆる修正、変形、組み合わせ又は均等物をカバーすると見なされる。したがって、当業者は、本発明の精神及び範囲から逸脱することなく、本発明に対して様々な変更及び変形を実行することができることは明らかである。このように、本発明のこれらの変更及び変形は、本発明の特許請求の範囲およびその技術的均等物の範囲内にある限り、本発明は、このような修正および変形も含むことが意図されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【国際調査報告】