特表 2024-524168 反射軽減のためのパッケージ内受動誘導素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-05

(54)【発明の名称】反射軽減のためのパッケージ内受動誘導素子

(51)【国際特許分類】

   H04L 25/03 20060101AFI20240628BHJP

   H04L 25/02 20060101ALI20240628BHJP

【ＦＩ】

H04L25/03 C

H04L25/02 F

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023578144

(86)(22)【出願日】2022-04-04

(85)【翻訳文提出日】2023-12-19

(86)【国際出願番号】 US2022023364

(87)【国際公開番号】W WO2022271254

(87)【国際公開日】2022-12-29

(31)【優先権主張番号】17/357,087

(32)【優先日】2021-06-24

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591025439

【氏名又は名称】ザイリンクス インコーポレイテッド

【氏名又は名称原語表記】ＸＩＬＩＮＸ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ウー，チャオイン・ダニエル

(72)【発明者】

【氏名】ウパディアヤ，パラグ

(72)【発明者】

【氏名】シ，ホン

【テーマコード（参考）】

5K029

【Ｆターム（参考）】

5K029AA03

5K029JJ08

(57)【要約】

パッケージデバイスは、第１の集積回路（ＩＣ）ダイ及び送信回路（１１２）を備える第１のトランシーバ１１０と、第２のＩＣダイ及び受信回路（１２４）を備える第２のトランシーバ（１２０）とを備える。受信回路は、チャネル（１４０）を介して送信回路に結合される。パッケージデバイスは、第１のＩＣダイ及び第２のＩＣダイに接続された相互接続デバイス（１３０）を更に備える。相互接続デバイスは、送信回路を受信回路に接続するチャネル（１４０）と、第１のＩＣダイ及び第２のＩＣダイの外部にチャネルに沿って配置された受動誘導素子（１４２）とを備える。

【特許請求の範囲】

【請求項1】

パッケージデバイスであって、
第１の集積回路（ＩＣ）ダイ及び送信回路を含む第１のトランシーバと、
第２のＩＣダイ、及びチャネルを介して前記送信回路に結合された受信回路を含む第２のトランシーバと、
前記第１のＩＣダイ及び前記第２のＩＣダイに接続された相互接続デバイスであって、前記相互接続デバイスが、
前記送信回路を前記受信回路に接続するチャネルと、
前記第１のＩＣダイ及び前記第２のＩＣダイの外部に、かつ前記チャネルに沿って配置された受動誘導素子と、
を含む、相互接続デバイスと、
を備える、パッケージデバイス。

【請求項2】

前記相互接続デバイスが基板であり、前記チャネル及び前記受動誘導素子が前記基板の本体内に配置される、請求項１に記載のパッケージデバイス。

【請求項3】

前記相互接続デバイスが複数の層を含み、前記チャネル及び前記受動誘導素子が前記複数の層内に配置される、請求項１に記載のパッケージデバイス。

【請求項4】

前記相互接続デバイスがインターポーザであり、前記チャネル及び前記受動誘導素子が、前記インターポーザの本体内に配置される、請求項１に記載のパッケージデバイス。

【請求項5】

前記第２のＩＣダイが、第１のバンプに接続された第１のバンプパッドを含み、前記相互接続デバイスが、前記第１のバンプに接続された第２のバンプパッドを含み、前記受動誘導素子が、前記第２のバンプパッドに近接して配置される、請求項１に記載のパッケージデバイス。

【請求項6】

前記チャネルが第１のトレースを含み、前記受動誘導素子が前記第１のトレースから形成される、請求項１に記載のパッケージデバイス。

【請求項7】

前記チャネルが第２のトレースを更に含み、前記受動誘導素子が前記第２のトレースから更に形成され、前記受動誘導素子の外部の前記第１のトレースと前記第２のトレースとの間の距離が、前記受動誘導素子の内部の前記第１のトレースと前記第２のトレースとの間の距離よりも大きい、請求項６に記載のパッケージデバイス。

【請求項8】

前記第１のトレースが、（ａ）前記相互接続デバイスのバンプパッドを少なくとも部分的に取り囲み、（ｂ）経路に関連付けられ、かつ、前記第１のトレースが、前記経路に対して直角な１つ又は複数の延長部を含む部分を含むか、又は（ｃ）波形を有する部分を含む、請求項６に記載のパッケージデバイス。

【請求項9】

相互接続デバイスであって、
第１の集積回路（ＩＣ）ダイの送信回路を第２のＩＣダイの受信回路に接続するように構成されたチャネルであって、前記相互接続デバイスが前記第１のＩＣダイ及び前記第２のＩＣダイに接続される、チャネルと、
前記第２のＩＣダイに近接して前記チャネルに沿って配置された受動誘導素子と、
を備える、相互接続デバイス。

【請求項10】

本体と、第１のバンプパッドと、を更に備え、
前記チャネル及び前記受動誘導素子が、前記本体内に配置され、
前記第２のＩＣダイが、バンプを介して前記第１のバンプパッドに接続された第２のバンプパッドを含み、
前記受動誘導素子が、前記第１のバンプパッドに近接して配置される、請求項９に記載の相互接続デバイス。

【請求項11】

複数の層と、第１のバンプパッドと、を更に備え、
前記チャネル及び前記受動誘導素子が、前記複数の層内に配置され、
前記第２のＩＣダイが、バンプを介して前記第１のバンプパッドに接続された第２のバンプパッドを含み、
前記受動誘導素子が、前記第１のバンプパッドに近接して配置される、請求項９に記載の相互接続デバイス。

【請求項12】

前記チャネルが第１のトレースを含み、前記受動誘導素子が前記第１のトレースから形成される、請求項９に記載の相互接続デバイス。

【請求項13】

前記第１のトレースが、前記受動誘導素子の外部の第１の部分と、前記受動誘導素子の内部の第２の部分と、を含み、前記第１のトレースの前記第１の部分の幅が、前記第１のトレースの前記第２の部分の幅よりも大きい、請求項１２に記載の相互接続デバイス。

【請求項14】

前記チャネルが第２のトレースを更に含み、前記受動誘導素子が前記第２のトレースから更に形成され、前記受動誘導素子の外部の領域における前記第１のトレースと前記第２のトレースとの間の距離が、前記受動誘導素子の内部の領域における前記第１のトレースと前記第２のトレースとの間の距離よりも大きい、請求項１２に記載の相互接続デバイス。

【請求項15】

前記第１のトレースが経路に関連付けられ、前記第１のトレースが、前記経路に垂直な１つ又は複数の延長部を含む部分を含むか、
前記第１のトレースが、波形を有する部分を含むか、
のうちの少なくとも１つである、請求項１２に記載の相互接続デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の例は、概して、電子回路に関し、特に、受信信号における反射軽減のための受動誘導素子に関する。

【背景技術】

【0002】

異なる集積回路（ＩＣ）ダイのトランシーバは、１つ又は複数のチャネルを介して接続される。チャネルは、１つ又は複数のトレースを含む。Ｅｘｔｒａ Ｓｈｏｒｔ Ｒｅａｃｈ（ＸＳＲ）及びＵｌｔｒａ Ｓｈｏｒｔ Ｒｅａｃｈ（ＵＳＲ）チャネルでは、超低電力トランシーバが使用される。ＸＳＲ及びＵＳＲチャネルは、約５ｍｍから約５０ｍｍの長さを有する通信リンクに対応する。ＸＳＲ及びＵＳＲチャネルは超低電力トランシーバを使用するので、判定帰還型等化器（decision feedback equalizer、ＤＦＥ）及びフィードフォワード等化器（feed forward equalizer、ＦＦＥ）は、反射によるシンボル間干渉（inter－symbol interference、ＩＳＩ）を軽減するために、対応する受信回路内では通常利用できない。多くの場合、等化技法は、オンダイインダクタ（例えば、Ｔコイル）に依存する。オンダイインダクタは、ＩＣダイ間の寄生容量の大部分を補償して、反射を減少させることができる。しかしながら、オンダイインダクタは、ＩＣダイのバンプパッドと対応するオフダイバンプとの間の容量を補償することができない。

【発明の概要】

【0003】

誘導素子は、集積回路（ＩＣ）ダイ内（例えば、オンダイインダクタ）で使用され、ＩＣダイ内の容量成分によって引き起こされる影響を軽減する。しかしながら、ＩＣダイ内の誘導素子は、送信回路から受信回路に信号を送信するときに生じ得る反射の一部を軽減することしかできない。例えば、ＩＣダイ内の誘導素子は、オフダイバンプとＩＣダイのバンプパッドとの間の容量を軽減しない。一例では、バンプ対バンプパッドの容量の影響を軽減するために、受動誘導素子が、ＩＣダイの外部でバンプに近接して配置される。受動インダクタは、インターフェース素子（例えば、基板、インターポーザ、又はＩＣダイの外部にあるがそれに接続された１つ又は複数の層）の１つ又は複数の層内に含まれてもよい。

【0004】

一例では、パッケージデバイスは、第１の集積回路（ＩＣ）ダイ及び送信回路を備える第１のトランシーバと、第２のＩＣダイ及び受信回路を備える第２のトランシーバとを備える。受信回路は、チャネルを介して送信回路に結合される。パッケージデバイスは、第１のＩＣダイ及び第２のＩＣダイに接続された相互接続デバイスを更に備える。相互接続デバイスは、送信回路を受信回路に接続するチャネルと、第１のＩＣダイ及び第２のＩＣダイの外部にチャネルに沿って配置された受動誘導素子とを備える。

【0005】

一例では、相互接続デバイスは、第１の集積回路（ＩＣ）ダイの送信回路を第２のＩＣダイの受信回路に接続するように構成されたチャネルを備える。相互接続デバイスは、第１のＩＣダイ及び第２のＩＣダイに接続される。相互接続デバイスは、第２のＩＣダイに近接してチャネルに沿って配置された受動誘導素子を更に備える。

【0006】

一例では、電子デバイスはパッケージデバイスを含む。パッケージデバイスは、第１の集積回路（ＩＣ）ダイ及び送信回路を備える第１のトランシーバと、第２のＩＣダイ及び受信回路を備える第２のトランシーバと、相互接続デバイスとを備える。相互接続デバイスは、第１のＩＣダイ及び第２のＩＣダイに接続される。相互接続デバイスは、本体と、送信回路を受信回路に接続するチャネルとを備える。チャネルは相互接続デバイス内に配置される。相互接続デバイスは、第２のＩＣダイに近接して相互接続デバイス内のチャネルに沿って配置された受動誘導素子を更に備える。

【0007】

これら及び他の態様は、以下の「発明を実施するための形態」を参照して理解され得る。

【0008】

上記の特徴が詳細に理解され得るように、上記で簡潔に要約されたより具体的な説明が、例示的な実装形態を参照することによって行われ得、それらの実装形態のうちのいくつかが添付の図面に示される。しかしながら、添付の図面は、典型的な例示の実装形態のみを示しており、したがって、その範囲を限定するものと見なされるべきではないことに留意されたい。

【図面の簡単な説明】

【0009】

【図1】１つ又は複数の例による例示的なパッケージデバイスを示すブロック図である。

【図2】１つ又は複数の例による例示的なパッケージデバイスの側面図である。

【図3】１つ又は複数の例による例示的なパッケージデバイスの側面図である。

【図4】１つ又は複数の例による信号における潜在的な応答誤差のグラフである。

【図5】１つ又は複数の例による例示的な通信システムの一部分の概略図である。

【図6】１つ又は複数の例による受信信号における誤差の減少を示すグラフである。

【図7】１つ又は複数の例による例示的な受動誘導素子を示す。

【図8】１つ又は複数の例による例示的な受動誘導素子を示す。

【図9】１つ又は複数の例による例示的な受動誘導素子を示す。

【図10】１つ又は複数の例による例示的な受動誘導素子を示す。

【図11】１つ又は複数の例による例示的な受動誘導素子を示す。

【図12】１つ又は複数の例による例示的な受動誘導素子を示す。

【発明を実施するための形態】

【0010】

理解を容易にするために、可能な場合には、図面に共通する同一の要素を示すために同一の参照番号が使用されている。一例の要素は、他の例に有益に組み込まれ得ることが企図される。

【0011】

短距離チャネル又はリンク（例えば、約１５ｍｍ未満のチャネル）では、反射は、短距離チャネルの受信回路によって受信される信号に悪影響を及ぼす支配的要因である。いくつかの例では、短距離チャネルリンクにおいて、反射は、９番目から１４番目のポストカーソル内にある。シンボル間干渉（ＩＳＩ）は、受信回路内の判定帰還型等化器（ＤＦＥ）及びフィードフォワード等化器（ＦＦＥ）によって軽減され得るが、低電力デバイスでは、ＤＦＥ及びＦＦＥは含まれない。更に、送信回路内の送信有限インパルス応答（transmitter finite impulse response、ＴＸＦＩＲ）フィルタ、及び受信回路内の連続時間線形等化器（continuous time linear equalizer、ＣＴＬＥ）は、反射によってもたらされるＩＳＩを軽減することができない。したがって、低電力トランシーバデバイスでは、反射に伴うＩＳＩは、受信回路における信号の受信に悪影響を及ぼす。

【0012】

ＩＣダイ内の誘導素子（又はインダクタ）（例えば、オンダイインダクタ）は、ＩＣダイ内の容量成分によって引き起こされる影響を軽減する。しかしながら、ＩＣダイ内の誘導素子は、ＩＣダイの外部の容量に起因するトランシーバデバイスの受信回路と送信回路との間の反射を減少させない。例えば、ＩＣダイ内の誘導素子は、ＩＣダイのバンプとバンプパッドとの間の容量に対応する効果を軽減しない。一例では、オンダイバンプパッドの容量に対するオフダイバンプの影響を軽減するために、受動誘導素子が、ＩＣダイの外部でバンプに近接して追加される。受動誘導素子は、相互接続デバイスの１つ又は複数の層内に含まれてもよい。相互接続デバイスは、基板、インターポーザ、又はＩＣダイの外部にあるがそれに接続された１つ又は複数の再配線層である。

【0013】

図１は、１つ又は複数の例による例示的なパッケージデバイス１００を示す。パッケージデバイス１００は、トランシーバ１１０及びトランシーバ１２０を含む。一例では、トランシーバ１１０及びトランシーバ１２０は、シリアル通信システムを形成する。例えば、トランシーバ１１０及びトランシーバ１２０は、各々がシリアライザ・デシリアライザ（serializer－deserializer、ＳｅｒＤｅｓ）デバイスである。トランシーバ１１０及びトランシーバ１２０は、より大きな送信回路の一部である。トランシーバ１１０及びトランシーバ１２０は、ＩＣダイを含む。更に、トランシーバ１１０及びトランシーバ１２０は、特定用途向けＩＣ（application specific IC、ＡＳＩＣ）又はフィールド・プログラマブル・ゲート・アレイ（field programmable gate array、ＦＰＧＡ）であってもよい。

【0014】

トランシーバ１１０は、送信回路１１２及び受信回路１１４を含む。更に、トランシーバ１２０は、送信回路１２２及び受信回路１２４を含む。一例では、トランシーバ１１０の送信回路１１２は、チャネル１４０を介してトランシーバ１２０の受信回路１２４に接続される。トランシーバ１１０及びトランシーバ１２０は、相互接続デバイス１３０に実装され（又は何らかの他の方法で接続され）、チャネル１４０を介して通信可能に結合される。相互接続デバイス１３０は、基板、インターポーザ、パッケージ基板、又はチップパッケージの他のルーティングである。別の例では、相互接続デバイス１３０は、導電層及び非導電層を含む複数の層である。更に、相互接続デバイス１３０は、とりわけ、１つ又は複数の有機材料及び／又はシリコン材料を含む。一例では、相互接続デバイス１３０は、チャネル１４０及び受動誘導素子１４２が存在する本体を含む。

【0015】

トランシーバ１１０の送信回路１１２は、あるデータレートでデータ信号を生成する。一例では、データ信号は、並列データ経路から送信回路１１２によって生成されたシリアルデータ信号である（直列化）。送信回路１１２は、変調技術を使用してチャネル１４０上にデータ信号を駆動する。例えば、送信回路１１２は、パルス振幅変調（pulse amplitude modulation、ＰＡＭ）又は別の変調技術を使用してデータ信号を駆動することができる。チャネル１４０は、データ信号のシンボル（例えば、論理「１」及び論理「０」）を表す電気信号を受信回路１２４に向けて伝搬する。

【0016】

チャネル１４０は、通信媒体、通信リンク、又はリンクと呼ばれることもある。一例では、チャネル１４０は、複数のトレース又は電気経路を含む。チャネル１４０は、とりわけ、相互接続デバイス１３０の本体内のトレース及びビア、相互接続デバイス１３０とトランシーバ１１０及び１２０のＩＣダイとの間のバンプ、並びに相互接続デバイス１３０とトランシーバ１１０及び１２０のＩＣダイとのバンプパッドを含む。チャネル１４０は、送信回路１１２を受信回路１２４と接続する２つのトレース（例えば、ワイヤ）を有する差動チャネルであってもよい。そのような例では、差動チャネル上のデータは、２つの電気信号（例えば、真信号及び補信号）を使用することによって表される。一例では、論理「０」は、第１の電気信号を下限電圧に駆動し、第２の電気信号を上限電圧に駆動することによって表される。論理「１」は、第１の電気信号を上限電圧に駆動し、第２の電気信号を下限電圧に駆動することによって表される。したがって、各送信シンボルの論理値は、第１の電気信号と第２の電気信号との間の差に基づく。真信号と補信号との間のピーク間差は、電圧の振れ幅（例えば、信号の振れ幅又は振れ幅）である。一例では、チャネル１４０は、各々が特性インピーダンス（Ｚ_０）を有する整合伝送線路（トレース）対を含む。

【0017】

トランシーバ１１０の送信回路１１２は、他の回路素子の中でも、ＦＩＲフィルタ、プリドライバ、出力ドライバ、及び制御論理を含んでもよい。送信回路１１２は、チャネル１４０を介して送信する前にシリアルデータ信号を等化する。一例では、送信回路１１２のＦＩＲフィルタは、チャネル１４０によって引き起こされる前駆ＩＳＩを軽減する。送信回路１１２の出力ドライバは、データ信号をチャネル１４０に結合する。データ信号は、差動データ信号であってもよい。

【0018】

一例では、データ信号がチャネル１４０を介して送信されると、データ信号は劣化する。例えば、データ信号は、チャネル挿入損失を受ける可能性がある。チャネル挿入損失は、送信されるデータ信号の信号電力における周波数依存性の劣化である。データ信号がチャネル１４０を通って進むとき、送信されたデータ信号の高周波数成分は、低周波数成分よりも減衰される。チャネル挿入損失は、周波数が増加するにつれて増加する。送信されたデータ信号中の信号パルスのエネルギーは、データ信号がチャネル１４０上で送信されるとき、あるシンボル期間から別のシンボル期間に拡散される可能性がある。結果として生じる歪みは、シンボル間干渉（ＩＳＩ）と呼ばれることがある。様々な例では、ＩＳＩは、通信システムが動作する速度が増加するにつれて悪化する。

【0019】

トランシーバ１２０の受信回路１２４は、とりわけ、誘導素子１３２、静電放電（electrostatic discharge、ＥＳＤ）回路、連続時間線形等化器（ＣＴＬＥ）回路、自動利得制御（automatic gain control、ＡＧＣ）回路、アナログ－デジタル（analog－to－digital、ＡＤＣ）回路、及びデジタル信号処理（digital signal processing、ＤＳＰ）回路を含む。誘導素子１３２は、受信データ信号に対する受信機の容量の影響を最小限に抑える。一例では、誘導素子１３２は、トランシーバ１２０のＩＣダイ内に１つ若しくは複数のインダクタ並びに１つ若しくは複数のキャパシタを含むＴコイル回路である。誘導素子１３２のインダクタンスは約１００ｐＨである。他の実施形態では、誘導素子１３２のインダクタンスは、１００ｐＨより大きいか又は小さい。更に、誘導素子１３２はトランシーバ１２０のＩＣダイ内に配置されるので、誘導素子１３２はオンダイ要素である。誘導素子１３２は、トランシーバ１２０のＩＣダイ上のバンプパッドと受信回路１２４のＥＳＤ回路との間に配置される。

【0020】

誘導素子１３２の出力は、ＥＳＤ回路を介してＣＴＬＥ回路又はＡＧＣ回路に提供される。ＥＳＤ回路は、静電気の影響を減少させる１つ又は複数のダイオードを含む。ＡＧＣ回路は、チャネル１４０から受信したデータ信号の利得を調整する。ＣＴＬＥ回路は、ＡＧＣ回路から利得調整された信号を受信し、チャネル１４０の低域通過特性を補償する高域通過フィルタとして動作する。ＣＴＬＥ回路及びＡＧＣ回路は、任意の順序で配置されてもよい。ＡＤＣ回路は、ＣＴＬＥ回路又はＡＧＣ回路から出力信号を受信し、デジタル信号を生成する。デジタル信号はＤＳＰ回路によって受信され、ＤＳＰ回路は、受信回路１２４によって出力される処理されたデジタル信号を生成する。

【0021】

チャネル１４０は、受動誘導素子１４２を含む。受動誘導素子１４２は、トランシーバ１２０のＩＣダイの外部に配置される。更に、受動誘導素子１４２は、チャネル１４０を構成するトレースから形成された１つ又は複数のインダクタを含む。受動誘導素子１４２は、相互接続デバイス１３０のバンプパッド及び関連するバンプパッドの容量によってもたらされる悪影響を補償する。一例では、受動誘導素子１４２は、送信回路１１２と受信回路１２４との間の反射を減少させる。受動誘導素子１４２は、相互接続デバイス１３０のバンプパッドに近接して配置される。更に、受動誘導素子１４２は、チャネル１４０を形成するトレースから形成される。受動誘導素子１４２は、相互接続デバイス１３０の１つ又は複数の層内に形成されてもよい。受動誘導素子１４２は、相互接続デバイス１３０内に水平及び／又は垂直に形成される。

【0022】

受動誘導素子１４２は、約１００ｐＨのインダクタンス値を有する。他の例では、受動誘導素子１４２は、１００ｐＨ未満又は１００ｐＨ超のインダクタンス値を有する。受動誘導素子１４２のインダクタンスは、トランシーバ１２０のＩＣダイと相互接続デバイス１３０との間のバンプ及びバンプパッドの容量に対応する。

【0023】

一例では、異なる受動誘導素子１４２が、通信システムの送信回路と受信回路との間の２つ以上のチャネルに沿って配置されてもよい。別の例では、受動誘導素子１４２は、第１のチャネルの第１のトレースに沿って配置され、第１のチャネルの第２のトレース及び／又は第２のチャネルのトレースは、受動誘導素子を含まない。

【0024】

パッケージデバイス１００は、電子デバイス１０２の一部である。例えば、パッケージデバイス１００は、トランシーバ１１０及びトランシーバ１２０が電子デバイス１０２の他の素子と通信することができるように、電子デバイス１０２の基板に実装される。電子デバイス１０２は、とりわけ、コンピューティングデバイス、感知デバイス、又は通信デバイスであってもよい。電子デバイス１０２は、１つ又は複数のパッケージデバイス、及び各々が電子デバイス１０２の動作に関係する機能を実行する他の回路素子（例えば、受動成分及び能動成分）を含んでもよい。

【0025】

図２は、１つ又は複数の例による、パッケージ基板２５０に実装されたパッケージデバイス２００の側面図を示す。トランシーバ１１０のＩＣダイは、バンプパッド２１１、２１２及びバンプ２１０を介して基板２３０に実装される。基板２３０は図２に関して説明されているが、他の例では、基板２３０は、チップパッケージ内の複数のＩＣダイ間の接続を形成することができるインターポーザ又は他のチップパッケージ内ルーティングである。一例では、基板２３０はパッケージ基板である。バンプパッド２１１は、トランシーバ１１０のＩＣダイの表面上に配置され、バンプパッド２１２は、基板２３０の本体２３１の表面上に配置される。バンプパッド２１１は、トランシーバ１１０内の回路（例えば、送信回路１１２）に接続される。バンプパッド２１２は、基板２３０の本体２３１内のトレース及びビアに接続される。バンプ２１０は、信号が基板２３０内のトレース及びビア（例えば、２０４、２０２、及び２１８）を介してトランシーバ１１０との間で通信され得るように、バンプパッド２１１とバンプパッド２１２との間の接続を形成する。

【0026】

トランシーバ１２０は、バンプパッド２１５及び２１６並びにバンプ２１４を介して基板２３０に実装される。バンプパッド２１５は、トランシーバ１２０のＩＣダイの表面上に配置され、バンプパッド２１６は、基板２３０の本体２３１の表面上に配置される。バンプパッド２１５は、トランシーバ１２０内の回路（例えば、受信回路１２４）に接続される。バンプパッド２１６は、基板２３０の本体２３１内のトレース及びビア（例えば、２０４、２０２、及び２１９）に接続される。バンプ２１４は、信号が基板２３０の本体内のトレース及びビア（例えば、２０４、２０２、及び２１９）を介してトランシーバ１２０との間で通信され得るように、バンプパッド２１５とバンプパッド２１６との間の接続を形成する。

【0027】

一例では、バンプ２１０及び２１４は、Ｃ４バンプと呼ばれることがある。図２に示す例では、基板２３０は、バンプ２２０を介してパッケージ基板２５０に実装され、チップパッケージを形成する。チップパッケージは、より大きい電子デバイス（例えば、電子デバイス１０２）の一部として含まれてもよい。

【0028】

トランシーバ１１０は、チャネル１４０を介してトランシーバ１２０に接続される。チャネル１４０は、トレース２０２及び２０４を含む。トレース２０２は、バンプパッド２１２ａとバンプパッド２１６ａとの間に接続され、トレース２０４は、バンプパッド２１２ｂとバンプパッド２１６ｂとの間に接続される。トレース２０２及び２０４は、基板２３０の本体２３１内に配置される。一例では、受動誘導素子１４２は、基板２３０の本体２３１内でトレース２０２がバンプパッド２１６ａと接触し、トレース２０４がバンプパッド２１６ｂと接触する場所に形成される。受動誘導素子１４２は、トランシーバ１１０のＩＣダイをトランシーバ１２０のＩＣダイに接続する各トレース（例えば、トレース２０２及びトレース２０４）のための受動インダクタ（例えば、受動インダクタ２４２ａ及び受動インダクタ２４２ｂ）を含む。一例では、受動インダクタ２４２ａは、トレース２０２が基板２３０の本体２３１内のバンプパッド２１６ａと接触するトレース２０２に沿って形成され、受動インダクタ２４２ｂは、トレース２０４が基板２３０の本体２３１内のバンプパッド２１６ｂと接触するトレース２０４に沿って形成される。受動誘導素子１４２は、基板２３０内で、トランシーバ１２０のＩＣダイの外部に形成される。例えば、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、基板２３０の本体２３１内に、かつトランシーバ１２０のＩＣダイの外部に形成される。受動誘導素子１４２は、トレース２０２及び２０４から形成される。例えば、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、それぞれトレース２０２及び２０４から形成される。一例では、受動誘導素子１４２は、基板２３０の本体２３１内に水平に（例えば、単一層内に）形成される。例えば、受動インダクタ２４２ａ及び２４２ｂのうちの１つ又は複数は、基板２３０の本体２３１内に水平に形成される。別の例では、受動誘導素子１４２は、基板２３０内の１つ又は複数の層が受動誘導素子１４２を形成するために使用されるように、基板２３０の本体２３１内に水平及び垂直の両方に形成される。例えば、受動インダクタ２４２ａ及び２４２ｂのうちの１つ又は複数は、基板２３０内に水平及び垂直に形成される。

【0029】

受動誘導素子１４２は、基板２３０の本体２３１内のバンプパッド２１６ａ及び２１６ｂに近接している。例えば、受動インダクタ２４２ａは、バンプパッド２１６ａに近接し、基板２３０の本体２３１内の受動インダクタ２４２ｂは、基板２３０の本体２３１内のバンプパッド２１６ｂに近接する。一例では、受動誘導素子１４２は、受動誘導素子１４２が基板２３０の本体２３１内のバンプパッド２１６ａ及び２１６ｂで終端するように、バンプパッド２１６ａ及び２１６ｂに接続される。そのような例では、受動インダクタ２４２ａは、バンプパッド２１６ａに接続され、基板２３０の本体２３１内のバンプパッド２１６ａで終端し、受動インダクタ２４２ｂは、バンプパッド２１６ｂに接続され、基板２３０の本体２３１内のバンプパッド２１６ｂで終端する。一例では、受動誘導素子１４２とバンプパッド２１６ａ及び２１６ｂとの間に他の素子はない。受動誘導素子１４２は、バンプとバンプパッドとの間の容量（例えば、バンプ２１４のそれぞれのバンプパッド２１６ａと２１６ｂとの間に形成される容量）の影響を軽減する。

【0030】

図３は、１つ又は複数の例によるパッケージデバイス３００の側面図を示す。図２の例と比較すると、図３の例では、トランシーバ１１０及びトランシーバ１２０は、層３３０の上に配置され、それに接続される。層３３０は、チャネル１４０を形成するために使用され得る導電層及び非導電層を含む。例えば、チャネル１４０は、層３３０の異なる層に配置されたトレース３０２及び３０４を含む。層３３０は、トレース及びビアを含む再配線層（redistribution layer、ＲＤＬ）を含む。チャネル１４０は、トレース３０４及び３０２並びに層３３０内の対応するビアから形成される。

【0031】

層３３０は、パッケージ基板３４０上に実装又は配置される。パッケージ基板３４０は、より大きい電子デバイス（例えば、電子デバイス１０２）内に実装されてもよい。

【0032】

トランシーバ１１０は、バンプパッド３１１及び３１２並びにバンプ３１０を介して層３３０に接続される。バンプパッド３１１は、トランシーバ１１０のＩＣダイの表面上に配置され、バンプパッド３１２は、層３３０上に配置される。バンプパッド３１１は、トランシーバ１１０内の回路（例えば、送信回路１１２）に接続される。バンプパッド３１２は、層３３０内のトレース及びビアに接続される。バンプ３１０は、信号が層３３０内のトレース及びビアを介してトランシーバ１１０との間で通信され得るように、バンプパッド３１１とバンプパッド３１２との間の接続を形成する。

【0033】

トランシーバ１２０は、バンプパッド３１５及び３１６並びにバンプ３１４を介して層３３０に実装される。バンプパッド３１５は、トランシーバ１２０のＩＣダイの表面上に配置され、バンプパッド３１６は、層３３０上に配置される。バンプパッド３１５は、トランシーバ１２０内の回路（例えば、受信回路１２４）に接続される。バンプパッド３１６は、層３３０内のトレース及びビアに接続される。バンプ３１４は、信号が層３３０内のトレース及びビアを介してトランシーバ１２０との間で通信され得るように、バンプパッド３１５とバンプパッド３１６との間の接続を形成する。

【0034】

一例では、層３３０内のトレースの密度は、図２の基板２３０内のトレースの密度よりも大きい。更に、層３３０のトレースは、基板２３０のトレースよりも薄く、層３３０のトレースのピッチは、基板２３０のトレースのピッチよりも小さい。例えば、トレース３０２及び３０４は、図２のトレース２０２及び２０４よりも薄い。バンプパッド３１１、３１２、３１５、３１６は、バンプパッド２１１、２１２、２１５、２１６よりも小さい。更に、バンプ３１０及び３１４の幅及び／又は高さは、バンプ２１０及び２１４の幅及び／又は高さよりも小さい。一例では、バンプ３１０及び３１４はマイクロバンプと呼ばれることがある。

【0035】

図２に関して説明したように、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、それぞれトレース３０２の端部及びトレース３０４の端部に形成される。更に、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、層３３０のうちの１つ又は複数の層内に形成される。例えば、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、層３３０内に垂直及び水平に形成される。一例では、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、それぞれトレース３０２及び３０４から形成される。更に、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、それぞれバンプパッド３１６ａ及び３１６ｂに近接している。一例では、受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、層３３０のトレース３０２とバンプパッド３１６ａとの間の接続、及び層３３０のトレース３０４とバンプパッド３１６ａとの間の接続を形成する。受動誘導素子１４２の受動インダクタ２４２ａ及び２４２ｂは、受動誘導素子１４２がバンプパッド３１６ａ、３１６ｂで終端するように、バンプパッド３１６ａ、３１６ｂに接続される。

【0036】

図２及び図３の例では、差動チャネル１４０が説明されている。そのような例では、チャネル１４０の各トレースは、受動誘導素子１４２の受動インダクタ（例えば、受動インダクタ２４２ａ又は２４２ｂ）を含む。他の例では、チャネル１４０は、２つより少ない又は多いトレースを含むことができる。そのような例では、受動誘導素子１４２は、チャネル１４０の各トレースのための受動インダクタを含む。代替的に、そのような例では、受動誘導素子１４２は、チャネル１４０のトレースの全てではないが少なくとも１つのための受動インダクタを含む。更に、１つ又は複数の例では、パッケージデバイス１００は、複数のチャネルを含む。そのような例では、チャネルのうちの２つ以上のトレースは、受動誘導素子を含む。一例では、２つ以上のチャネルの各トレースは、対応する受動誘導素子の受動インダクタを含む。他の例では、各チャネルのトレースの全てではないが少なくとも１つが受動インダクタを含む。

【0037】

図４は、１つ又は複数の例による、単一ビット応答のグラフ４００を示す。線４１０は、反射４２０を有する単一ビット応答を示す。反射４２０は、開始点４３０から約７ＵＩの間隔を有する。反射４２０は、トランシーバ１２０の受信回路１２４においてＩＳＩとして現れる。一例では、反射４２０は、受信回路１２４からトランシーバ１１０の送信回路１１２に進み、次いで受信回路１２４に戻るパルスをトリガする。受信回路１２４のフィルタリング素子（例えば、ＡＧＣ回路、ＣＴＬＥ回路、及び／又はＤＳＰ回路）は、反射４２０によってもたらされる干渉（例えば、ＩＳＩ）を軽減することができない。したがって、反射４２０の影響を軽減するために追加のフィルタリング技術が使用される。例えば、反射４２０の影響を軽減するために、トランシーバ１２０のＩＣダイの外部に受動誘導素子（例えば、受動誘導素子１４２）がもたらされる。

【0038】

図５は、１つ又は複数の例による、パッケージデバイス１００の一部分の概略ブロック図を示す。図５の例では、トランシーバ１１０は、チャネル１４０を介してトランシーバ１２０に結合される。チャネル１４０は、トレース５０２及び５０４、並びに受動誘導素子１４２を含む。トレース５０２及び５０４は、図２のトレース２０２及び２０４、並びに図３のトレース３０２及び３０４と同様に構成される。

【0039】

一例では、受動誘導素子１４２はバンプ接続部５０６及び５０８に接続される。バンプ接続部５０６及び５０８は各々、２つ以上のバンプパッド（例えば、２１５及び２１６、又は３１５及び３１６）と、バンプ（例えば、２１４又は３１４）とを含む。

【0040】

バンプ接続部５０６及び５０８は、容量、例えば容量５１２及び５１４に関連付けられる。例えば、容量５１２及び５１４は、対応するパッケージのバンプ（又は他の接続部）に関連付けられることができる。一例では、容量５１２及び５１４は、図２のバンプ２１４又は図３のバンプ３１４に関連付けられる。一例では、容量５１２及び５１４は、約３０ｆＦの値を有する。別の実施形態では、容量５１２及び５１４は、３０ｆＦよりも大きいか又は小さい値を有する。受動誘導素子１４２のインダクタンス値は、容量５１２及び５１４の影響を減少させるように選択されることができる。

【0041】

トランシーバ１２０は、接続部５０６及び５０８に接続され、誘導素子１３２を含む。誘導素子１３２は、トランシーバ１２０のＩＣダイ内に含まれる。更に、誘導素子１３２は、トランシーバ１２０のＩＣダイ内にあり、トランシーバ１２０のＩＣダイのバンプパッド（例えば、バンプパッド２１５又は３１５）に接続される。誘導素子１３２は、受信信号に対する容量５２２及び５２４の影響を減少させる。容量５２２及び５２４は、トランシーバ１２０の回路素子に対応する寄生容量である。例えば、寄生容量は、とりわけ、ＥＳＤ回路、ＣＴＬＥ回路、ＡＧＣ回路、及びＡＤＣ回路、並びにＤＳＰ回路のうちの１つ又は複数に対応する。

【0042】

受動誘導素子１４２のインダクタンス及び誘導素子１３２のインダクタンスは、チャネル１４０のインピーダンス及び下流の容量（例えば、容量５１２及び５１４の合成容量）に基づいて決定される。受動誘導素子１４２及び誘導素子１３２のインダクタンスは、Ｚ＝ｓｑｒｔ（Ｌ＿ｌｕｍｐ／Ｃ＿ｌｕｍｐ）から決定される。Ｚはチャネル１４０のインピーダンスであり、Ｃ＿ｌｕｍｐは容量５１２、５１４、５２２及び５２４の合成容量である。インダクタンスＬ＿ｌｕｍｐは、受動誘導素子１４２と誘導素子１３２との間で分割される。インダクタンスＬ＿ｌｕｍｐは、受動誘導素子１４２と誘導素子１３２との間で均等に割り当てられてもよい。別の例では、インダクタンスＬ＿ｌｕｍｐは、容量５２２及び５２４に対する容量５１２及び５１４の比に基づいて割り当てられる。一例では、インダクタンスＬ＿ｌｕｍｐは約４００ｐＨであり、受動誘導素子１４２のインダクタンス値は約２００ｐＨであり、誘導素子１３２のインダクタンス値は約２００ｐＨである。

【0043】

図６は、１つ又は複数の例によるグラフ６００を含む。グラフ６００は、内部誘導素子を含むが、トランシーバの外部に含まれる誘導素子を含まないトランシーバの時間領域反射率測定法（time domain reflectometry、ＴＤＲ）の測定値を示す線６１０を含む。グラフ６００は更に、図２、図３及び図５に示すような内部誘導素子及び外部誘導素子の両方を含むトランシーバのＴＤＲの測定値を示す線６２０を含む。線６１０及び６２０から分かるように、ＴＤＲの測定値は、内部誘導素子及び外部誘導素子を含むトランシーバにおいて改善される。

【0044】

図７は、１つ又は複数の例によるチャネル７００の一部を示す。チャネル７００は、図１、図２及び図３のチャネル１４０と同様に構成されている。チャネル７００は、バンプパッド７１６ａ、７１６ｂに接続されたトレース７０２及び７０４を含む。チャネル７００は、トレース７０２及び７０４から形成された受動誘導素子７０６を更に含む。受動誘導素子７０６は、トレース７０２及び７０４からそれぞれ形成された受動インダクタ７０６ａ及び７０６ｂを含む。一例では、トレース７０２及び７０４のトレース幅は変化する。例えば、受動誘導素子７０６を形成するトレース７０２及び７０４の部分（例えば、トレース７０２、７０４の第１の領域）の幅（例えば、幅７２２及び７２４）は、受動誘導素子７０６を形成しないトレース７０２及び７０４の部分（例えば、トレース７０２、７０４の第２の領域）の幅（例えば、幅７２０及び７２２）よりも小さい。更に、受動誘導素子７０６では、トレース７０２及び７０４の各々の経路の少なくとも一部は非線形である。トレース７０２及び７０４は、それぞれのバンプパッド７１６ａ及び７１６ｂを少なくとも部分的に取り囲むそれぞれの部分７３０及び７３２を含む。一例では、部分７３０及び７３２は、それぞれのバンプパッド７１６ａ、７１６ｂの周りを回転する螺旋又は円弧セグメントと呼ばれることがある。例えば、バンプパッド内の終端点に関して、部分７３０は時計回り方向に回転し、部分７３２は反時計回り方向に回転する。部分７３０及び７３２は、互いに対して逆回転する。部分７３０及び７３２は、互いに対して鏡像対称であってもよい。トレース７０２及び７０４の各々は、部分７３０及び７３２の始まりにおいてトレース７０２と７０４との間の距離を減少させる角度付き部分７３４、７３６を含む。一例では、受動誘導素子７０６は、トランシーバ（例えば、トランシーバ１２０）のＩＣダイの外部の１つ又は複数の層（例えば、図２の基板２３０又は図３の層３３０）内に配置される。例えば、部分７３０及び７３２は、図３の層３３０の複数の層を通って延在することができる。そのような例では、受動誘導素子７０６は三次元構造である。一例では、受動誘導素子７０６は、バンプパッド７１６ａ及び７１６ｂに対して距離を減少させる螺旋形状を含むことができる。他の例では、他の三次元形状が使用されることができる。

【0045】

受動誘導素子７０６は、中心線７４０に関して鏡像対称である。他の例では、トレース７０２及び７０４の一方がトレース７０２及び７０４の他方と形状及び／又は厚さが異なるように、受動誘導素子７０６は中心線７４０に対して対称ではない。

【0046】

幅７２２及び７２４、トレース７０２と７０４との間の距離、並びにトレース７０２及び７０４が境界パッド７１６ａ及び７１６ｂを取り囲む量を変化させることにより、受動誘導素子７０６のインダクタンスを決定する。例えば、これらの特徴を調整することによって、受動誘導素子７０６のインダクタンスは増減させられ得る。図７に関して説明したように受動誘導素子７０６を形成することにより、受動誘導素子７０６が相互接続デバイス（例えば、基板、インターポーザ、又はＩＣチップの外部の１つ若しくは複数の層）内に形成されることを可能にし、送信されたデータ信号内の反射及び他の干渉を減少させる。一例では、受動誘導素子７０６の形状及び位置は、対応するバンプ及びバンプパッドに近接する誘導負荷を提供し、これは、バンプとバンプパッドとの間の容量負荷を補償する効率を高める。

【0047】

図８は、１つ又は複数の例によるチャネル８００の一部を示す。チャネル８００は、図１、図２及び図３のチャネル１４０と同様に構成されている。チャネル８００は、バンプパッド８１６ａ、８１６ｂに接続されたトレース８０２及び８０４を含む。チャネル８００は、トレース８０２及び８０４から形成された受動誘導素子８０６を更に含む。受動誘導素子８０６は、受動誘導素子７０６と同様に構成される。例えば、受動誘導素子８０６を形成するトレース８０２及び８０４の幅は、受動誘導素子８０６の外部のトレース８０２及び８０４の幅よりも小さい。更に、受動誘導素子８０６は、図７に示す部分７３０及び７３２と同様に、バンプパッド８１６ａ及び８１６ｂを少なくとも部分的に取り囲むトレース８０２、８０４の部分を含む。受動誘導素子８０６は、受動インダクタ８０６ａ及び８０６ｂを含む。更に、受動誘導素子８０６は、トレース８０２と８０４との間の距離が減少された角度付き部分８３４、８３６を含む。受動誘導素子８０６は、トレース８０２及び８０４が少なくとも１回の方向変更を含み、トレース８０２及び８０４の経路８０８に対して直角な方向に延在する１つ又は複数の部分（例えば、８１０及び８１２）を更に含む。一例では、トレース８０２及び８０４は、垂直方向及び／又は水平方向に延在することができる。経路８０８は、トレース８０２及び８０４がバンプパッド８１６ａ及び８１６ｂに到達するために移動する最短距離の方向を表す。部分８１０及び８１２は、とりわけ正弦波形又は方形波形などの波形（又はウェーブフォーム）を有する。図８の例では、トレース８０２及び８０４の部分８１０及び８１２は、経路８０８に対して直角な方向に延在する複数の延長部を含む。更に、延長部は、水平方向及び／又は垂直方向に延在してもよい。図８には４つの延長部が示されているが、他の例では、トレース８０２及び８０４の部分８１０及び８１２は、経路８０８に対して直角な方向に延在する４つよりも多い又は少ない延長部を含む。延長部は、同じ長さを有してもよく、又は延長部のうちの１つ若しくは複数が、延長部のうちの別の１つ若しくは複数よりも長い長さを有してもよい。

【0048】

一例では、部分８１０及び８１２は、バンプパッド８１６ａ及び８１６ｂと傾斜部分８３４及び８３６との間に配置され、又は角度付き部分８３４及び８３６は、バンプパッド８１６ａ及び８１６ｂと部分８１０及び８１２との間に配置される。

【0049】

部分８１０及び８１２内の延長部の数、部分８１０及び８１２内の延長部が延在する距離、トレース８０２及び８０４の幅、並びにトレース８０２及び８０４がバンプパッド８１６ａ及び８１６ｂを取り囲む量を変化させることにより、受動誘導素子８０６のインダクタンスを調整する。例えば、これらの特徴を調整することによって、受動誘導素子８０６のインダクタンスは増減させられ得る。図８に関して説明したように受動誘導素子８０６を形成することにより、受動誘導素子８０６が相互接続デバイス（例えば、基板、インターポーザ、又はＩＣチップの外部の１つ若しくは複数の層）内に形成されることを可能にし、送信されたデータ信号内の反射及び他の干渉を減少させる。更に、図７の受動誘導素子７０６に関して、受動誘導素子８０６は、インターフェースデバイス内のより小さい面積に配置されてもよい。一例では、受動誘導素子８０６の形状及び位置は、対応するバンプ及びバンプパッドに近接する誘導負荷を提供し、バンプとバンプパッドとの間の容量負荷を補償する効率を高める。

【0050】

図９は、１つ又は複数の例によるチャネル９００の一部を示す。チャネル９００は、図１、図２及び図３のチャネル１４０と同様に構成されている。チャネル９００は、バンプパッド９１６ａ、９１６ｂに接続されたトレース９０２及び９０４を含む。チャネル９００は、トレース９０２及び９０４から形成された受動誘導素子９０６を更に含む。受動誘導素子９０６は、図７及び図８の受動誘導素子７０６及び８０６と同様に構成される。受動誘導素子９０６は、受動インダクタ９０６ａ及び９０６ｂを含む。更に、受動誘導素子９０６を形成するトレース９０２及び９０４の幅は、受動誘導素子９０６の外部のトレース９０２及び９０４の幅よりも小さい。更に、受動誘導素子９０６はまた、トレース９０２と９０４との間の距離が減少された角度付き部分を含む。受動誘導素子９０６は、トレース９０２及び９０４が少なくとも１回の方向変更を含み、トレース９０２及び９０４の経路９０８に対して直角な方向に延在する１つ又は複数の部分（例えば、９１０及び９１２）を更に含む。加えて、又は代替として、トレースは、垂直方向及び／又は水平方向に延在してもよい。経路９０８は、トレース９０２及び９０４がバンプパッド９１６ａ及び９１６ｂに到達するために移動する最短距離の方向を表す。部分９１０及び９１２は、正弦波形又は方形波形などの波形（例えば、ウェーブフォーム）を有してもよい。トレース９０２及び９０４の部分９１０及び９１２は、経路９０８に対して直角な方向に延在する複数の延長部を含む。図９の例では、部分９１０及び９１２は８つの延長部を含む。他の例では、トレース９０２及び９０４の部分９１０及び９１２は、経路９０８に対して直角な方向に延在する８つよりも多い又は少ない延長部を含む。更に、部分９１０及び９１２は、少なくとも６回の方向変更を含む。別の例では、部分９１０及び９１２は、６回より多い又は少ない方向変更を含む。一例では、図１０に示すように、受動誘導素子１００６は、経路１００８に対して直角に延在する少なくとも８つの延長部と、少なくとも１０回の方向変更とを含むトレース１００２及び１００４の部分１０１０及び１０１２を含む。

【0051】

部分９１０及び９１２、若しくは１０１０及び１０１２内の延長部の数、部分９１０及び９１２、若しくは１０１０及び１０１２内の延長部が延在する距離、並びにトレース９０２及び９０４、若しくは１００２及び１００４の幅を変化させることにより、受動誘導素子９０６及び１００６のインダクタンスを調整する。例えば、これらの特徴を調整することによって、受動誘導素子９０６又は１００６のインダクタンスは増減させられ得る。図９及び図１０に関して説明したように受動誘導素子９０６及び１００６を形成することにより、受動誘導素子９０６及び１００６が相互接続デバイス（例えば、基板、インターポーザ、又はＩＣチップの外部の１つ若しくは複数の層）内に形成されることを可能にし、送信されたデータ信号内の反射及び他の干渉を減少させる。一例では、受動誘導素子９０６及び１００６の形状及び位置は、対応するバンプ及びバンプパッドに近接する誘導負荷を提供し、バンプとバンプパッドとの間の容量負荷を補償する効率を高める。

【0052】

図１１は、１つ又は複数の例によるチャネル１１００の一部を示す。チャネル１１００は、図１、図２及び図３のチャネル１４０と同様に構成されている。チャネル１１００は、バンプパッド１１１６ａ、１１１６ｂに接続されたトレース１１０２及び１１０４を含む。チャネル１１００は、トレース１１０２及び１１０４から形成された受動誘導素子１１０６を更に含む。受動誘導素子１１０６は、図７、図８、図９及び図１０の受動誘導素子７０６、８０６、９０６及び１００６と同様に構成される。受動誘導素子１１０６は、受動インダクタ１１０６ａ及び１１０６ｂを含む。更に、受動誘導素子１１０６を形成するトレース１１０２及び１１０４の幅は、受動誘導素子１１０６の外部のトレース１１０２及び１１０４の幅よりも小さい。更に、受動誘導素子１１０６はまた、トレース１１０２と１１０４との間の距離が減少された角度付き部分を含む。受動誘導素子１１０６は、トレース１１０２と１１０４との間の距離が増加された、バンプパッド１１１６ａ及び１１１６ｂに近接する角度付き部分を更に含む。

【0053】

受動誘導素子１１０６を形成するトレース１１０２及び１１０４は、蛇行経路を含む。蛇行経路は、相互接続デバイス内で水平及び／又は垂直に延在してもよい。受動誘導素子１１０６の部分１１１０及び１１１２は、（ｉ）波形（例えば、正弦波形又は方形波形を有するウェーブフォーム）を有するサブ部分、（ｉｉ）隣接するサブ部分の方向と反対の方向を有する少なくとも１つのサブ部分、（ｉｉｉ）２つの隣接するサブ部分の間の方向と反対の方向を有する少なくとも１つのサブ部分、のうちの１つ又は複数を含む。一例では、部分１１１０及び１１１２の異なるサブ部分は、（ｉ）、（ｉｉ）、及び（ｉｉｉ）のうちの１つ又は複数を有する。

【0054】

受動誘導素子１１０６は、トレース１１０２及び１１０４が少なくとも１回の方向変更を含み、トレース１１０２及び１１０４の経路１１０８に対して直角で経路１１０８に対して平行な方向に延在する１つ又は複数の部分（例えば、１１１０及び１１１２）を更に含む。経路１１０８は、トレース１１０２及び１１０４がバンプパッド１１１６ａ及び１１１６ｂに到達するために移動する最短距離の方向を表す。トレース１１０２及び１１０４の部分１１１０及び１１１２は、経路１１０８に対して直角な方向に延在する複数の延長部を含む。図１１に示すように、部分１１１０及び１１１２は、経路１１０８に対して直角に延在する２つの延長部を含む。他の例では、トレース１１０２及び１１０４の部分１１１０及び１１１２は、経路１１０８に対して直角な方向に延在する２つよりも多い又は少ない延長部を含む。更に、図１１に示すように、部分１１１０及び１１１２の各々は、経路１１０８に平行な複数の延長部を含む。図１１の例では、部分１１１０及び１１１２の各々は、経路１１０８に平行な２つの延長部を含む。他の例では、部分１１１０及び１１１２は、経路１１０８に平行な２つ未満又は２つを超える延長部を含む。更に、経路１１０８に平行に延在する延長部は、バンプパッド１１１６ａ及び１１１６ｂから離れる方向及び／又はそれに向かう方向に延在する。延長部は、経路１１０８に平行に同じ距離だけ延在してもよく、又は１つ若しくは複数の延長部が、別の延長部よりも経路１１０８に平行に短い若しくは長い距離だけ延在してもよい。

【0055】

部分１１１０及び１１１２内の延長部の数、若しくは部分１１１０及び１１１２内の延長部が１つ若しくは複数の方向に延在する距離、並びにトレース１１０２及び１１０４の幅を変化させることにより、受動誘導素子１１０６のインダクタンスを調整する。例えば、これらの特徴を調整することによって、受動誘導素子１１０６のインダクタンスは増減させられ得る。図１１に関して説明したように受動誘導素子１１０６を形成することにより、受動誘導素子１１０６を相互接続デバイス（例えば、基板、インターポーザ、又はＩＣチップへの１つ若しくは複数の層）内に形成されることを可能にし、送信されたデータ信号内の反射及び他の干渉を減少させる。一例では、受動誘導素子１１０６の形状及び位置は、対応するバンプ及びバンプパッドに近接する誘導負荷を提供し、バンプとバンプパッドとの間の容量負荷を補償する効率を高める。

【0056】

図１２は、１つ又は複数の例によるチャネル１２００の一部を示す。チャネル１２００は、図１、図２及び図３のチャネル１４０と同様に構成されている。チャネル１２００は、バンプパッド１２１６ａ、１２１６ｂに接続されたトレース１２０２及び１２０４を含む。チャネル１２００は、トレース１２０２及び１２０４から形成された受動誘導素子１２０６を更に含む。更に、受動誘導素子１２０６は、受動インダクタ１２０６ａ及び１２０６ｂを含む。受動誘導素子１２０６は、受動誘導素子７０６と同様に構成される。例えば、受動誘導素子１２０６を形成するトレース１２０２及び１２０４の幅は、受動誘導素子１２０６の外部のトレース１２０２及び１２０４の幅よりも小さい。更に、受動誘導素子１２０６は、バンプパッド１２１６ａ及び１２１６ｂを少なくとも部分的に取り囲むトレース１２０２、１２０４の一部分（例えば、部分１２１０及び１２１２）を含む。一例では、受動誘導素子７０６に関して、部分１２１０及び１２１２は、部分７３０及び７３２がバンプパッド７１６ａ及び７１６ｂを取り囲むよりも多くのバンプパッド１２１６ａ及び１２１６ｂを取り囲む。一例では、部分１２１０及び１２１２は、バンプパッド１２１６ａ及び１２１６ｂを完全に取り囲む。図１２に示すように、部分１２１０及び１２１２の形状は、図７の部分７３０及び７３２の形状とは逆である。一例では、部分１２１０及び１２１２は、それぞれのバンプパッド１２１６ａ、１２１６ｂの周りを回転する螺旋又は円弧セグメントと呼ばれることがある。

【0057】

受動誘導素子（例えば、図１、図２、及び図３の受動誘導素子１４２）は、受動誘導素子７００～１２００の異なる特徴を組み合わせることによって形成されてもよい。例えば、受動誘導素子は、バンプパッドを少なくとも部分的に取り囲む少なくとも１つの部分、波形を有する少なくとも１つの部分、蛇行経路を有する少なくとも１つの部分、減少された幅を有するトレース、トレース間の減少された距離、及び少なくとも１回の方向変更、の任意の組合せを含むことができる。受動誘導素子を形成するために使用される異なる特徴を変更することによって、受動誘導素子のインダクタンスが調整され得る。

【0058】

図７～図１２の例では、各受動誘導素子は、２つの異なるトレースから形成された２つの異なる受動インダクタを含むものとして示されている。他の例では、受動誘導素子は、２つ未満又は２つを超えるトレースからそれぞれ形成された２つ未満又は２つを超える受動インダクタから形成されてもよい。例えば、受動誘導素子７０６は受動インダクタ７０６ａ又は７０６ｂから形成されてもよく、受動誘導素子８０６は受動インダクタ８０６ａ又は８０６ｂから形成されてもよく、受動誘導素子９０６は受動インダクタ９０６ａ又は９０６ｂから形成されてもよく、受動誘導素子１００６は受動インダクタ１００６ａ又は１００６ｂから形成されてもよく、受動誘導素子１１０６は受動インダクタ１１０６ａ又は１１０６ｂから形成されてもよく、及び／又は受動誘導素子１２０６は受動インダクタ１２０６ａ又は１２０６ｂから形成されてもよい。

【0059】

ＩＣダイ内の誘導素子（例えば、オンダイインダクタ）は、ＩＣダイ内の成分の容量に対応する影響を軽減する。更に、ＩＣダイの外部の受動誘導素子を使用して、送信機から受信機に送信される信号の反射を軽減することができる。例えば、ＩＣダイの外部の受動誘導素子は、バンプ対バンプパッドの容量の影響を軽減する。受動インダクタは、基板、インターポーザ、又はＩＣダイの外部にあるがそれに接続された１つ若しくは複数のＲＤＬの１つ又は複数の層内に含まれてもよい。

【0060】

上記は特定の例を対象とするが、他の例及び更なる例が、その基本的な範囲から逸脱することなく考案され得、その範囲は、以下の「特許請求の範囲」によって決定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【国際調査報告】