ホーム > 特許ランキング > ＺＳ ＥＬＥＣＴＲＩＣ ＡＢ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-05
(54)【発明の名称】電流ブースター
(51)【国際特許分類】
H02M 3/28 20060101AFI20240628BHJP
【ＦＩ】
H02M3/28 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023581007
(86)(22)【出願日】2022-07-07
(85)【翻訳文提出日】2024-02-13
(86)【国際出願番号】 SE2022050700
(87)【国際公開番号】W WO2023282841
(87)【国際公開日】2023-01-12
(31)【優先権主張番号】2150913-8
(32)【優先日】2021-07-08
(33)【優先権主張国・地域又は機関】SE
(81)【指定国・地域】
(71)【出願人】
【識別番号】524002946
【氏名又は名称】ゼットエス エレクトリック アクチエボラグ
【氏名又は名称原語表記】ＺＳ ＥＬＥＣＴＲＩＣ ＡＢ
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】スタニシッチ，ゾラン
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730BB26
5H730BB27
5H730BB61
5H730DD04
5H730EE03
5H730EE13
5H730EE73
5H730ZZ11
(57)【要約】
本開示は、電源（３０）から負荷（４０）にブーストされた電流を供給するための電流ブースター回路（１００）を提示する。電流ブースター回路（１００）は、変圧器（１２０）と、電源（３０）を変圧器（１２０）の少なくとも１つの一次巻線（１２２）に動作可能に接続するための少なくとも２つの入力端子（１４２、１４４）と、負荷（４０）を変圧器（１２０）の少なくとも２つの二次巻線（１２６ａ、１２６ｂ）に並列に動作可能に接続するための少なくとも２つの出力端子（１４６、１４８）とを備える。これに加えて、電流ブースター（１００）は、ブーストされた電流の方向を制御するために配置され、二次巻線（１２６ａ、１２６ｂ）のそれぞれの極性を相互に反転させた状態で二次巻線（１２６ａ、１２６ｂ）を少なくとも２つの出力端子（１４６、１４８）に接続するように配置された複数の二次スイッチ（１３１、１３２、１３３、１３４）からなる二次側電気回路（１３０）を備える。これに加えて、プリント基板アセンブリ、電流ブースターアセンブリ、電流ブースターシステムおよび装置が提示される。
【選択図】 図１０
【選択図】 図１０
【特許請求の範囲】
【請求項1】
電源（３０）から負荷（４０）にブーストされた電流を供給するための電流ブースター回路（１００）であって、前記電流ブースター回路（１００）は、変圧器（１２０）と、
電源（３０）を前記変圧器（１２０）の少なくとも１つの一次巻線（１２２）に動作可能に接続するための少なくとも２つの入力端子（１４２、１４４）と、
負荷（４０）を前記変圧器（１２０）の少なくとも２つの二次巻線（１２６ａ、１２６ｂ）に並列に動作可能に接続するための少なくとも２つの出力端子（１４６、１４８）と、
前記ブーストされた電流の方向を制御するために配置され、前記二次巻線（１２６ａ、１２６ｂ）のそれぞれの極性を相互に反転させた状態で前記二次巻線（１２６ａ、１２６ｂ）を少なくとも２つの出力端子（１４６、１４８）に接続するように配置された複数の二次スイッチ（１３１、１３２、１３３、１３４）を備える二次側電気回路（１３０）を有し、前記複数の二次スイッチ（１３１、１３２、１３３、１３４）は、少なくとも、
前記少なくとも２つの二次巻線（１２６ａ、１２６ｂ）の第１の二次巻線（１２６ａ）のプラス端子（１２７）を、前記負荷（４０）に接続可能な第１の出力端子（１４６）に接続するように配置された第１の二次スイッチ（１３１）と、
前記少なくとも２つの二次巻線（１２６ａ、１２６ｂ）の前記第１の二次巻線（１２６ａ）のマイナス端子（１２８）を、前記負荷（４０）に接続可能な第２の出力端子（１４８）に接続するように配置された第２の二次スイッチ（１３２）と、
前記少なくとも２つの二次巻線（１２６ａ、１２６ｂ）の第２の二次巻線（１２６ｂ）のプラス端子（１２７）を、前記負荷（４０）に接続可能な第２の出力端子（１４８）に接続するように配置された第３の二次スイッチ（１３３）と
前記少なくとも２つの二次巻線（１２６ａ、１２６ｂ）の前記の第２の二次巻線（１２６ｂ）のマイナス端子（１２８）を、前記負荷（４０）に接続可能な第１の出力端子（１４６）に接続するように配置された第４の二次スイッチ（１３４）と、有することを特徴とする電流ブースター回路（１００）。
【請求項2】
前記二次側電気回路（１３０）は、前記一次巻線（１２２）に供給される前記電力と実質的に同期して制御されるように配置されている、請求項１に記載の電流ブースター回路（１００）。
【請求項3】
前記複数の二次スイッチ（１３１、１３２、１３３、１３４）は、３０ｋＨｚ以上、好ましくは５０ｋＨｚ以上、最も好ましくは１００ｋＨｚ以上のスイッチング周波数で制御される、請求項１または２に記載の電流ブースター回路（１００）。
【請求項4】
前記二次側電気回路（１３０）は、前記少なくとも２つの入力端子（１４２、１４４）から電気的に絶縁されている、請求項１から３のいずれか１項に記載の電流ブースター回路（１００）。
【請求項5】
各一次巻線（１２２）の巻数（ＮＰ１）は、各二次巻線（１２６ａ、１２６ｂ）の巻数（ＮＳ１、ＮＳ２）の少なくとも５倍であり、好ましくは、各一次巻線（１２２）の前記巻数（ＮＰ１）は、各二次巻線（１２６ａ、１２６ｂ）の前記巻数（ＮＳ１、ＮＳ２）の少なくとも１０倍である、請求項１から４のいずれか１項に記載の電流ブースター回路（１００）。
【請求項6】
前記少なくとも２つの入力端子（１４２、１４４）を前記変圧器（１２０）の前記少なくとも１つの一次巻線（１２２）に動作可能に接続するための少なくとも１つの一次側電気回路（１１０）をさらに有し、前記一次側電気回路（１１０）は、前記電源（３０）の前記変圧器（１２０）の一次巻線（１２２）への接続を制御するように配置された複数の一次スイッチ（１１１、１１２）を有する、請求項１から５のいずれか１項に記載の電流ブースター回路（１００）。
【請求項7】
前記複数の一次スイッチ（１１１、１１２）は、ハーフブリッジ配置で配置されている、求項６に記載の電流ブースター回路（１００）。
【請求項8】
前記複数の一次スイッチ（１１１、１１２、...）は、フルブリッジ配置で配置されている、請求項６に記載の電流ブースター回路（１００）。
【請求項9】
前記複数の二次スイッチ（１３１、１３２、１３３、１３４）および／または前記複数の一次スイッチ（１１１、１１２）は、トランジスタ、好ましくはＦＥＴトランジスタとして提供される、請求項１から８のいずれか１項に記載の電流ブースター回路（１００）。
【請求項10】
前記変圧器（１２０）は、コア（１２５）、好ましくはフェライトコア（１２５）を有する、請求項１から８のいずれか１項に記載の電流ブースター回路（１００）。
【請求項11】
多層プリント回路基板（ＰＣＢ）（２１０）を備えるプリント回路基板アセンブリ（２００）であって、前記ＰＣＢ（２１０）は、請求項１から５のいずれか１項に記載の電流ブースター回路（１００）と、前記ＰＣＢ（２１０）の全層を貫通する貫通孔（２１５）とを有し、前記変圧器（１２０）の前記少なくとも１つの一次巻線（１２２）および前記少なくとも２つの二次巻線（１２６ａ、１２６ｂ）は、前記貫通孔（２１５）の周囲に配線される、プリント回路基板アセンブリ（２００）。
【請求項12】
前記電流ブースター回路（１００）の前記変圧器（１２０）の前記二次巻線（１２６ａ、１２６ｂ）の少なくとも１つが、前記ＰＣＢ（２１０）の内部層に配置されている、請求項１１に記載のプリント回路基板アセンブリ（２００）。
【請求項13】
前記電流ブースター回路（１００）の前記変圧器（１２０）は、１つまたは２つの一次巻線（１２２）を有し、前記１つまたは２つの一次巻線（１２２）の少なくとも１つは、前記ＰＣＢ（２１０）の外層（２１２、２１４）に配置される、請求項１１または１２に記載のプリント回路基板アセンブリ（２００）。
【請求項14】
請求項１１から１３のいずれか１項に記載の複数のプリント回路基板アセンブリ（２００）を有する電流ブースターアセンブリ（３００）であって、前記プリント回路基板アセンブリ（２００）の前記一次巻線（１２２）の前記少なくとも２つの入力端子（１４２、１４４）は直列に接続され、前記プリント回路基板アセンブリ（２００）の前記少なくとも２つの出力端子（１４６、１４８）は並列に接続される、電流ブースターアセンブリ（３００）。
【請求項15】
前記複数のプリント回路基板アセンブリ（２００）の前記貫通孔（２１５）が位置合わせされ、前記複数のプリント回路基板アセンブリ（２００）の前記貫通孔（２１５）を通って変圧器コア（１２５）が配置される、請求項１４に記載の電流ブースターアセンブリ（３００）。
【請求項16】
電流ブースタシステム（４００）であって、請求項１４または１５のいずれかに記載の１つまたは複数の電流ブースタアセンブリ（３００）と、複数のソケット（４１２）を備えるキャリア（４１０）と、を有し、前記１つまたは複数の電流ブースタアセンブリ（３００）の各プリント回路基板アセンブリ（２００）が、前記キャリア（４１０）の関連するソケット（４１２）に配置され、前記プリント回路基板アセンブリ（２００）の前記少なくとも２つの出力端子（１４６、１４８）の並列接続が、前記キャリア（４１０）によって提供される、電流ブースターシステム（４００）。
【請求項17】
前記キャリア（４１０）が、前記１つ以上の電流ブースタアセンブリ（３００）の、前記プリント回路基板アセンブリ（２００）の入力端子（１４２、１４４）の直列接続にわたって並列に動作可能に接続された一次側電気回路（１１０）をさらに有する、請求項１６に記載の電流ブースターシステム（４００）。
【請求項18】
前記１つまたは複数の電流ブースタアセンブリ（３００）の前記プリント回路基板アセンブリ（２００）の少なくとも前記二次側電気回路（１３０）を制御するための制御モジュール（６００）をさらに有する、請求項１６または１７に記載の電流ブースターシステム（４００）。
【請求項19】
請求項１から１０のいずれか１項に記載の１つまたは複数の電流ブースター回路（１００）を含む電気試験または測定用の試験装置（５００）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電流ブースターに関し、より正確には、ブーストされた電流（昇圧電流）の方向を制御するための電流ブースターに関する。より詳細には、本開示において、電流ブースター回路が提示される。また、関連するプリント回路基板アセンブリ、電流ブースターアセンブリ、電流ブースターシステム、および試験装置も提示する。
【背景技術】
【0002】
分散電源の安定性に関する最も重要な試験のひとつは、あらゆるタイプの保護リレーとモータースイッチギアのトリップレベルを測定することである。トリップレベルは非常に高く、場合によっては数千アンペアを超えることもある。数千アンペアの範囲でこのような大電流を発生させるには、通常、重くて高価な試験装置が必要である。この試験装置は一般的に取り扱いが難しく、さらに輸送も困難であるため、装置を取り扱う人員に不便と潜在的な作業上の危険をもたらす可能性がある。いくつかの装置の抵抗試験中にも同じ欠点が存在する可能性がある。例えば、一般に、非常に高い直流電流レベルを発生させ、被試験デバイス（ＤＵＴ）にかかる測定可能な電圧降下レベルを発生させ、この電圧降下レベルを生成された電流値で割ると、所望の抵抗値が得られる。高い注入電流は、接続の問題や端子の酸化を克服する能力がある。高い直流電流は、一般的に、静的および動的抵抗測定を実行する際に、高電圧回路ブレーカの接点で生成される。
【0003】
上記の理由から、多くの場合、試験装置はＤＵＴの二次側に電流を注入するように作られている。
【0004】
一次注入とは異なり、二次側注入に基づく試験方法には、電流センサー、配線、その他の遮断器通電部品などは試験に含まれない。これは、これらの部品が一般的に十分に試験されず、法的要件および／または品質要件を満たさない可能性があることを意味する。さらに、熱磁気式または電気機械式のトリップユニットを有するサーキットブレーカは、一次側での電流注入を利用した試験方法によってのみ、正しく機能することを確認することができる。また、変流器（current transformers （ＣＴｓ））を使用した一次電流注入試験は、三相すべてに対して同時に実施する必要があり、試験装置の重量と複雑さをさらに大幅に増加させる可能性がある。
【0005】
その結果、既存の装置は複雑で、かさばり、重く、通常は地上から使用され、長く、太く、重いケーブルを被検査物に取り付けているため、損失が大きく、消費電力が大きく、輸送コストが高い。
【0006】
ＵＳ８，４９７，６９２では、試験体に接続可能な電流源を含む装置が提示されている。この電流源はコンデンサであり、試験対象物の近くに配置できるため、太くて長い電源ケーブルの必要性を減らすことができる。しかし、この装置は直流のみを供給し、交流の発生には適していない。
【発明の概要】
【0007】
本発明の実施形態は、上記および他の考慮事項に鑑みてなされたものである。本開示は、数千アンペアの範囲の高い直流電流および／または交流電流の両方を連続的に発生させる能力を有する、一次および／または二次試験に使用される、携帯性に優れ軽量な装置の必要性が存在するという事実を認識している。
【0008】
従って、本発明の目的は、従来技術よりも改良され、上述した欠点を解消または少なくとも緩和する新しいタイプの電流ブースターを提供することである。より具体的には、本発明の目的は、軽量で持ち運び可能であり、２方向で負荷にブーストされた電流（昇圧電流）を供給できる電流ブースターを提供することである。これらの目的は、これらに関連する従属請求項に定義された好ましい実施形態とともに、添付の独立請求項に記載された技術によって達成される。
【0009】
第１の態様では、電源から負荷にブーストされた電流を供給するための電流ブースター回路が提示される。電流ブースター回路は、変圧器（トランス、変成器（transformer））と、変圧器の少なくとも１つの一次巻線に電源を動作可能に接続するための少なくとも２つの入力端子と、負荷を変圧器の少なくとも２つの二次巻線に並列に動作可能に接続するための少なくとも２つの出力端子とを有する。さらに、電流ブースターは、ブーストされた電流の方向を制御するために配置され、二次巻線のそれぞれの極性を相互に反転させた状態で二次巻線を少なくとも２つの出力端子に接続するように配置された複数の二次スイッチを備える二次側電気回路を有する。当該複数の二次スイッチは、少なくとも、当該少なくとも２つの二次巻線の第１の二次巻線のプラス端子を負荷に接続可能な第１の出力端子に接続するように配置された少なくとも第１の二次スイッチと、当該少なくとも２つの二次巻線の第１の二次巻線のマイナス端子を負荷に接続可能な第２の出力端子に接続するように配置された第２の二次スイッチと、当該少なくとも２つの二次巻線の第２の二次巻線のプラス端子を負荷に接続可能な第２の出力端子に接続するように配置された第３の二次スイッチと、当該少なくとも２つの二次巻線の第２の二次巻線のマイナス端子を負荷に接続可能な第１の出力端子に接続するように配置された第４の二次スイッチ、を有する。
【0010】
一実施形態では、二次側電気回路は、一次巻線に供給される電力と実質的に同期して制御されるように配置される。これは、同期動作により、一次側スイッチングと二次側スイッチングとの間の不一致を最小限に抑えながら、変圧器におけるエネルギーを効率的に伝達することができるため有益である。
【0011】
一実施形態では、複数の二次スイッチは、３０ｋＨｚ以上、好ましくは５０ｋＨｚ以上、最も好ましくは１００ｋＨｚ以上のスイッチング周波数で制御される。スイッチング周波数の増加により、変圧器のサイズを小さくすることができ、電流ブースターのサイズと重量を低減し、電流ブースターの携帯性を高めることができる。
【0012】
一実施形態では、二次側電気回路は、当該少なくとも２つの入力端子から電気的に絶縁されている。これは、安全に使用でき、試験体に確実かつ安全に接続できる電流ブースターを提供するので有益である。
【0013】
一実施形態では、各一次巻線の巻数は、各二次巻線の巻数の少なくとも５倍であり、好ましくは、各一次巻線の巻数は、各二次巻線の巻数の少なくとも１０倍である。これは、巻線間の比率が電流のブースト（昇圧）を助けるので有益である。
【0014】
一実施形態では、電流ブースター回路は、当該少なくとも２つの入力端子を変圧器の当該少なくとも１つの一次巻線に動作可能に接続するための少なくとも１つの一次側電気回路をさらに有し、一次側電気回路は、電源の変圧器の一次巻線への接続を制御するように配置された複数の一次スイッチを有する。一次側電気回路は、電源に応じて適合または制御され得るので、より広範囲の電源を電流ブースターと共に使用することを可能にするので有益である。
【0015】
一実施形態では、複数の一次スイッチがハーフブリッジ配置で配置されている。これは、ハーフブリッジが、使用されるスイッチの数に関して効率的であるため有益である。
【0016】
一実施形態では、複数の一次スイッチがフルブリッジ配置で配置されている。これは、フルブリッジによって一次巻線のスイッチングを正確に制御できるため有益である。
【0017】
一実施形態では、当該複数の二次スイッチおよび／または当該複数の一次スイッチは、トランジスタ、好ましくはＦＥＴトランジスタとして提供される。これは、トランジスタが高速スイッチング時間で容易に制御され、ＦＥＴトランジスタが比較的に低いオン抵抗を示すため有益である。
【0018】
一実施形態では、変圧器は、コア、好ましくはフェライトコアを有する。これは、コアが変圧器の一次側と二次側の間の結合の損失を大幅に低減するため有益である。
【0019】
第２の態様では、多層プリント回路基板（ＰＣＢ）を備えるプリント回路基板アセンブリが提示される。ＰＣＢは、第１の態様による電流ブースター回路と、ＰＣＢの全層を貫通する貫通孔（through hole）とを備える。さらに、変圧器の当該少なくとも１つの一次巻線および当該少なくとも２つの二次巻線は、当該貫通孔の周囲に配線される。
【0020】
一実施形態では、電流ブースター回路の変圧器の二次巻線の少なくとも１つは、ＰＣＢの内部層に配置されている。これは、巻線間の結合を増加させ、寄生効果を減少させるので有益である。
【0021】
一実施形態では、電流ブースター回路の変圧器は、１つまたは２つの一次巻線を有し、当該１つまたは２つの一次巻線の少なくとも１つは、ＰＣＢの外層に配置される。これにより、ＰＣＢの効率的な配線とフロアプランが実現する。
【0022】
第３の態様では、第２の態様による複数のプリント回路基板アセンブリを有する電流ブースターアセンブリが提示される。電流ブースターアセンブリにおいて、プリント回路基板アセンブリの一次巻線の当該少なくとも２つの入力端子は直列に接続され、プリント回路基板アセンブリの当該少なくとも２つの出力端子は並列に接続される。
【0023】
一実施形態では、当該複数のプリント回路基板アセンブリの貫通孔は位置合わせ（整列）され、当該複数のプリント回路基板アセンブリの貫通孔を通って（貫通して）変圧器コア（トランスコア）が配置される。これは、複数の一次巻線が直列に、二次巻線が並列に、同じ変圧器コアを共有するコンパクトな設計を可能にし、軽量かつコンパクトな設計をもたらすので有益である。
【0024】
第４の態様では、電流ブースターシステムが提示される。この電流ブースターシステムは、第３の態様による１つ以上の電流ブースターアセンブリと、複数のソケットを備えるキャリアとを備える。当該１つ以上の電流ブースターアセンブリの各プリント回路基板アセンブリは、当該キャリアの関連するソケットに配置され、プリント回路基板アセンブリの当該少なくとも２つの出力端子の並列接続は、キャリアによって提供される。
【0025】
一実施形態では、キャリアは、当該１つ以上の電流ブースターアセンブリの、プリント回路基板アセンブリの入力端子の直列接続にわたって（横切って）並列に動作可能に接続された一次側電気回路をさらに有する。これは、一次側電気回路が複数の電流ブースターアセンブリ間で効率的に共有され得るので有益である。
【0026】
一実施形態では、電流ブースターシステムは、当該１つ以上の電流ブースターアセンブリのプリント回路基板アセンブリの少なくとも二次側電気回路を制御するための制御モジュールをさらに備える。
【0027】
第５の態様では、第１の態様による１つまたは複数の電流ブースター回路を含む、電気試験または測定用の試験装置。
【図面の簡単な説明】
【0028】
以下、本発明の実施形態について説明するが、本発明概念をどのように実施に移すことができるかの非限定的な例を示す添付の図面を参照されたい。
【発明を実施するための形態】
【0029】
以下、添付図面を参照して、特定の実施形態をより完全に説明する。しかしながら、本発明は、多くの異なる形態で具体化され得、本明細書に記載された実施形態に限定されると解釈されるべきではなく、むしろ、これらの実施形態は、本開示が徹底的かつ完全であり、添付の特許請求の範囲に定義されるような本発明の範囲を当業者に十分に伝えるように、例示として提供される。
【0030】
「ｃｏｕｐｌｅｄ」という用語は、必ずしも直接的に、また必ずしも機械的にではないが、接続されていると定義される。「ｃｏｕｐｌｅｄ」されている２つ以上のアイテムは、互いに一体であってもよい。用語「ａ」および「ａｎ」は、本開示が明示的に別を要求しない限り、１つ以上と定義される。「ｓｕｂｓｔａｎｔｉａｌｌｙ」、「ａｐｐｒｏｘｉｍａｔｅｌｙ」、および「ａｂｏｕｔ」という用語は、当業者によって理解されるように、大部分が特定されたものであるが、必ずしもすべてが特定されたものではないものとして定義される。「ｃｏｍｐｒｉｓｅ」（および「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」などｃｏｍｐｒｉｓｅの任意の形）、「ｈａｖｅ」（および「ｈａｓ」、「ｈａｖｉｎｇ」などｈａｖｅの任意の形）、「ｉｎｃｌｕｄｅ」（および「ｉｎｃｌｕｄｅｓ」、「ｉｎｃｌｕｄｉｎｇ」などｉｎｃｌｕｄｅの任意の形）、「ｃｏｎｔａｉｎ」（および「ｃｏｎｔａｉｎｓ」、「ｃｏｎｔａｉｎｉｎｇ」などｃｏｎｔａｉｎの任意の形）という用語は、オープンエンドの連結動詞である。その結果、１つまたは複数のステップを「ｃｏｍｐｒｉｓｅｓ」、「ｈａｓ」、「ｉｎｃｌｕｄｅｓ」または「ｃｏｎｔａｉｎｓ」する方法は、それらの１つまたは複数のステップを有するが、それらの１つまたは複数のステップのみを有することに限定されない。
【0031】
図１から始めて、本発明の様々な実施形態に背景（context）を与えるために、先行技術の電流ブースター１０００が示されている。先行技術の電流ブースター１０００は、一般に、地域の適応に応じて５０Ｈｚまたは６０ＨｚのグリッドＡＣ（交流）で供給されるが、先行技術の電流ブースター１０００の第１ステージ１０１０がバイパスされる場合、直流（ＤＣ）でも供給され得ることを当業者は理解する。いずれにせよ、第１ステージ１０１０は、入力電力として交流が供給される場合に使用される。この交流は、先行技術の電流ブースター１０００の第１ステージ１０１０に供給され、整流されてから先行技術の電流ブースター１０００の第２段１０２０に供給される。先行技術の電流ブースター１０００の第２ステージ１０２０は、先行技術の電流ブースター１０００の第３ステージ１０３０に供給される整流電流を制御するために、典型的にはフルブリッジとして配置された第１の複数のスイッチ１０２５を有する。第３ステージ１０３０は変圧器１０３５を有し、第２ステージ１０２０によって供給される電流を、先行技術の電流ブースター１０００の第４ステージ１０４０に供給されるより高い電流に変換する。第１の複数のスイッチ１０２５は、第１の複数のスイッチ１０２５のスイッチング周波数がＡＣグリッドの５０Ｈｚまたは６０Ｈｚよりもはるかに高い可能性があるため、小型の変圧器１０３５の使用を可能にするために設けられている。指定された電流で動作可能な５０Ｈｚまたは６０Ｈｚの変圧器は、想像を絶する大きさと重さになる。第４ステージ１０４０は、先行技術の電流ブースター１０００の第５ステージ１０５０によって負荷に供給され得る二次直流を提供するように配置された第２の複数のスイッチ１０４５を有する。第５ステージ１０５０は、負荷への電流を制御するためにフルブリッジに配置された第３の複数のスイッチ１０５５を有する。先行技術の電流ブースター１０００の複雑さは、制御された交流または直流電流を負荷に供給するという要件に起因しており、直流電流は負荷を通して２つの方向に供給することができる。第４および第５のステージ１０４０、１０５０のスイッチ１０４５、１０５５は、負荷を通る全電流を処理する必要があり、これらの部品に莫大な制約を与えていることに留意されたい。二次側のスイッチ１０４５、１０５５をＦＥＴトランジスタで実現しても、スイッチ１０４５、１０５５には莫大な量の熱が放散される。１００μΩのＲｄｓ（ｏｎ）で１０ｋＡを処理できるトランジスタが経済的に実現可能であると仮定する。二次側の各導通スイッチにおける散逸電力（dissipated power）Ｐは、Ｐ＝Ｉ２・Ｒｄｓ（ｏｎ）＝（１０・１０３）２・１００・１００－６Ｗ＝１０ｋＷとなり得る。デバイスは定常状態で動作する必要があるため、指定された１０ｋＡは実効値（RMS value）であり、三相交流動作の場合、すべての象限で電流を生成するために３つの電流ブースターを追加する必要があり、その結果、スイッチング損失と導通損失が大きくなる。したがって、半導体の量が極端に増え、信頼性と効率が低下し、コスト高と複雑さを招く。
【0032】
図２ａおよび図２ｂを参照して、本開示の概念的思想をより詳細に説明する。図２ａ－ｂでは、正出力コンバータが図示されている。コンバータは電流源３０の形で電源３０から電力を受け取る。電流源３０は、例示の目的で、全波整流された正弦波電流として一次側電流ｉｐを供給する。一次側電流ｉｐは、ハーフブリッジ接続された２つの一次側トランジスタ１１１、１１２を介して変圧器１２０の一次巻線１２２に供給される。一次側トランジスタ１１１、１１２は、それぞれの第１および第２の制御信号Ｇ１、Ｇ２によって制御される。第１および第２の制御信号Ｇ１、Ｇ２は、好ましくは、一方がアクティブであれば他方が非アクティブとなるように、互いに対して１８０°位相シフトされる。変圧器１２０の二次側は、第１の二次巻線１２６ａと第２の二次巻線１２６ｂとを備える。図２ａ－ｂに見られるように、巻線１２２、１２６ａ、１２６ｂのそれぞれにマーキングが見える。このマーキングは、当業者には周知のように極性マーキング（polarity marking）であり、本開示全体を通じて変圧器の巻線のプラス端子を示すために使用される。二次巻線１２６ａ、１２６ｂは、第１の二次巻線１２６ａのマイナス端子が第２の二次巻線１２６ｂのプラス端子に接続されるように、直列に接続される。
【0033】
第１の制御信号Ｇ１が第１の一次側トランジスタ１１１を短絡させるようなものであるとき、第２の制御信号Ｇ２は、第２の一次側トランジスタ１１２が導通しないようなものであることが好ましい。第１の一次側トランジスタ１１１が導通している場合、電流は一次巻線１２２のプラス端子に流れ込み、その結果、二次巻線１２６ａ、１２６ｂのプラス端子から流出する。Ｇ１とＧ２は実質的に互いに逆であるため、第１の一次側トランジスタ１１１が導通していない場合、第２の一次側トランジスタ１１２は短絡され、一次巻線１２２のプラス端子から電流が流入するようになる。電流が一次巻線１２２のプラス端子から流れ出るように制御されると、電流は二次巻線１２６ａ、１２６ｂのプラス端子に流れ込む。簡単のため、一次側制御信号Ｇ１、Ｇ２は、一次側トランジスタ１１１、１１２を十分に速くスイッチングし、実質的にリップルのない二次側電流ｉｓを負荷４０に供給するのに十分な速さであると仮定する。
【0034】
図２ａの例示では、第１のダイオードＤ１は、そのアノードが第１の一次巻線１２６ａのプラス端子に対向する状態で、第１の一次巻線１２６ａのプラス端子と負荷４０のプラス端子とに直列に配置される。第２のダイオードＤ２は、そのアノードが第２の二次巻線１２６ｂのマイナス端子に対向する状態で、第２の二次巻線１２６ｂのマイナス端子と負荷４０のプラス端子とに直列に配置される。負荷４０のマイナス側は、第１の二次巻線１２６ａのマイナス端子と、第２の二次巻線１２６ｂのプラス端子とに接続されている。これにより、負荷４０は、負荷４０に対して位相がずれた、または鏡像された二次巻線１２６ａ、１２６ｂと並列に効果的に接続される。一次側電流ｉｐが全波整流されると、第１の一次トランジスタ１１１が短絡しているときは一次巻線１２２のプラス端子から電流が流れ、第２の一次トランジスタが導通している、すなわち短絡しているときは第二の二次巻線１２６ｂのプラス端子に電流が流れる。二次側では、ダイオードＤ１、Ｄ２がなければ、二次巻線１２６ａ、１２６ｂが直列に接続され、第１の二次巻線１２６ａのプラス端子が第２の二次巻線１２６ｂのマイナス端子に短絡されるため、負荷４０に電流は供給されない。しかし、第２のダイオードＤ２はアノードを第２の二次巻線１２６ｂのマイナス端子に向けて配置されているため、第２の二次巻線１２６ｂのプラス端子から外れる方向に第２の二次巻線１２６ｂを流れる電流を止めることができる。しかしながら、第１のダイオードＤ１は、そのアノードを第１の二次巻線１２６ａのプラス端子に向けて配置されているため、電流は、第１の二次巻線１２６ａを通って第１の二次巻線１２６ａのプラス端子から外れる方向に流れる可能性がある。言い換えれば、図２ａのシナリオでは、変圧器１２０の二次側において、電流は、第１の二次巻線１２６ａのプラス端子から流出するか、または第２の二次巻線１３６ｂのプラス端子に流入することが許容される。先に説明したように、二次電流ｉｓが第１の二次巻線１２６ａまたは第２の二次巻線１２６ｂのどちらから供給されるかは、一次巻線１２２に流れる電流の方向、すなわち現在導通している第１または第２の一次トランジスタ１１１、１１２のどちらに応じて決定される。その結果、二次電流ｉはｓ、負荷４０の極性に関しては正となり、第１の二次巻線１２６ａから供給される。一次側電流ｉｐは全波整流され、スイッチング周波数が十分に高かったため、二次電流ｉｓも滑らかな全波整流電流となる。
【0035】
次に図２ｂに目を向ける。図２ｂに示された例は、変圧器１２０の二次側におけるダイオードＤ１、Ｄ２の配置を除いて、図２ａと同一である。図２ｂにおいて、ダイオードＤ１、Ｄ２の配置は、第１のダイオードＤ１が、そのアノードが第１の一次巻線１２６ａのマイナス端子に対向する状態で、第１の一次巻線１２６ａのマイナス端子と負荷４０のマイナス端子とに直列に配置されるようにシフトしている。第２のダイオードＤ２は、そのアノードが第２の一次巻線１２６ｂのプラス端子に対向する状態で、第２の二次巻線１２６ｂのプラス端子と負荷４０のマイナス端子とに直列に配置される。他には何も変化しておらず、一次電流ｉｐは依然としてプラスの全波整流電流であるため、第１のダイオードＤ１は、第１の二次巻線１２６ａのプラス端子から電流が流出するのを阻止するが、第１の二次巻線１２６ａのプラス端子へ電流が流入するのを許容する。しかし、電流が第二の二次巻線１２６ｂのプラス端子から第二のダイオードＤ２を通って負荷４０のマイナス端子へ流れ出ることが許容されるようになったため、負荷４０に対する二次電流ｉｓの方向は、図２ａの例と比較して変化している。
【0036】
図２ａ－ｂのダイオードＤ１、Ｄ２は固有の順方向電圧降下を有し、変圧器１２０の二次側に損失をもたらす。これらの損失を低減するために、挿入損失の低いスイッチを導入することができる。
【0037】
図３ａでは、図２ａと対応する回路図が示されているが、図２ａの第１のダイオードＤ１が図３ａの第１の二次スイッチ１３１に置き換えられ、図２ａの第２のダイオードＤ２が図３ａの第４の二次スイッチ１３４に置き換えられている。図３ａの第１および第４の二次スイッチ１３１、１３４はＦＥＴトランジスタとして図示されているが、ＩＧＢＴトランジスタ、ＢＪＴなど、任意の適切なスイッチを利用することができる。当業者であれば、それぞれのスイッチのオン抵抗が増加するとブースターの効率が低下することを理解し、好ましくは、できるだけ挿入損失の低いスイッチング技術が選択される。図３ａの第１の二次スイッチ１３１は第３の制御信号Ｇ３によって制御され、第４の二次スイッチ１３４は第４の制御信号Ｇ４によって制御される。図２ａを参照して与えられた説明から、第１の二次スイッチ１３１および第４の二次スイッチ１３４は、好ましくは、先に指定された第１および第２の制御信号Ｇ１、Ｇ２と同様の相互に反転された制御信号Ｇ３、Ｇ４によって制御されることが理解される。すなわち、第３および第４の制御信号Ｇ３、Ｇ４は、好ましくは、一方がアクティブであれば他方が非アクティブとなるように、互いに対して１８０°位相シフトされる。好ましくは、第３の制御信号Ｇ３は、第１の一次スイッチ１１１と第１の二次スイッチ１３１とが同時に短絡されるように、すなわち、電流が一次巻線１２２のプラス端子に流入し、第１の二次巻線１２６ａのプラス端子から流出するように、第１の制御信号Ｇ１に実質的に同期して制御される。これに対応して、第４の制御信号Ｇ４は、第２の一次スイッチ１１２と第４の二次スイッチ１３４とが同時に短絡されるように、すなわち電流が一次巻線１２２のプラス端子から流出し、第２の二次巻線１２６ａのプラス端子から流入するように、第２の制御信号Ｇ２に実質的に同期して制御される。同期制御は、各スイッチが高い挿入損失を持つ固有のスイッチング時間を持ち、その結果スイッチング中に電力を消費するため、有益である。一次側のスイッチング中に伝達される電力は比較的少ないため、スイッチング損失を最小限に抑え、ブースター効率を最大化するためには、二次側で同期的にスイッチングすることが有益である。
【0038】
従って、図３ｂは図２ｂに対応するが、図３ｂでは図３ｂである。しかし、図２ａと図３ａとの違いに対応して、図２ｂの第１のダイオードＤ１は、図３ｂでは第２の二次スイッチ１３２に置き換えられ、図２ｂの第２のダイオードＤ２は、図３ｂでは第３の二次スイッチ１３３に置き換えられる。図３ｂの第２および第３の二次スイッチ１３２、１３３は、ＦＥＴトランジスタとして図示されているが、ＩＧＢＴトランジスタ、リレーなどの任意の適切なスイッチを利用することができる。図３ｂの第２の二次スイッチ１３２は第５の制御信号Ｇ５によって制御され、第３の二次スイッチ１３３は第６の制御信号Ｇ６によって制御される。図２ｂを参照して与えられた説明から、第２の二次スイッチ１３２と第３の二次スイッチ１３３は、好ましくは相互に反転された制御信号Ｇ５、Ｇ６によって制御されることが理解される。すなわち、第５および第６の制御信号Ｇ５、Ｇ６は、好ましくは、一方がアクティブであれば他方が非アクティブとなるように、互いに対して１８０°位相がずれている。好ましくは、第５の制御信号Ｇ５は、第２の一次スイッチ１１２と第２の二次スイッチ１３２とが同時に短絡されるように、すなわち電流が一次巻線１２２のプラス端子から第１の二次巻線１２６ａのプラス端子に流れ出るように、第２の制御信号Ｇ２に実質的に同期して制御される。これに対応して、第６の制御信号Ｇ６は、第１の一次スイッチ１１１と第３の二次スイッチ１３３とが同時に短絡されるように、すなわち電流が一次巻線１２２のプラス端子に流入し、第２の二次巻線１２６ｂのプラス端子から流出するように、第１の制御信号Ｇ１に実質的に同期して制御される。
【0039】
図２ａ－ｂおよび図３ａ－ｂを参照して与えられた説明から、当業者は、図３ａ－３ｂの実施形態を１つの回路に組み合わせることができることを理解するであろう；電流ブースター１００のそのような実施形態が図４に示されている。図４において、変圧器１２０の二次側は、第１から第４の二次スイッチ１３１、１３２、１３３、１３４を有し、変圧器１２０の一次側は、図２ａ－ｂおよび図３ａ－ｂのものと同一である。第１の二次側スイッチ１３１は、第１の二次巻線１２６ａのプラス端子と負荷４０のプラス端子との接続を制御するように接続されている。第１の二次スイッチ１３１は、好ましくは第１の制御信号Ｇ１と同期した第３の制御信号Ｇ３によって制御される。第２の二次スイッチ１３２は、第１の二次巻線１２６ａのマイナス端子と負荷４０のマイナス端子との間の接続を制御するように接続されている。第２の二次スイッチ１３２は、好ましくは第２の制御信号Ｇ２と同期した第５の制御信号Ｇ５によって制御される。第３の二次スイッチ１３３は、第２の二次巻線１２６ｂのプラス端子と負荷４０のマイナス端子との間の接続を制御するように接続されている。第３の二次スイッチ１３３は、好ましくは第１の制御信号Ｇ１と同期した第６の制御信号Ｇ６によって制御される。第４の二次スイッチ１３４は、第２の二次巻線１２６ｂのマイナス端子と負荷４０のプラス端子との間の接続を制御するように接続されている。第４の二次スイッチ１３４は、好ましくは第１の制御信号Ｇ１と同期した第４の制御信号Ｇ４によって制御される。図４に具現化されたような回路により、負荷４０のプラスまたはマイナスの端子のいずれかに二次電流ｉｓを供給することが可能である。すなわち、負荷４０を通る二次電流ｉｓの方向は、電源３０によって供給される一次電流ｉｐの極性に関係なく制御可能である。
【0040】
【0041】
二次電流ｉｓの正の半周期は、一次側電流ｉｐの最初の半周期について、図４の回路が図３ａに示された回路として動作するようにすることによって提供されてもよい。これは、第１の一次スイッチ１１１が短絡されると同時に第１の二次スイッチ１３１と第２の二次スイッチ１３２が短絡され、第２の一次スイッチ１１２が短絡されると同時に第３の二次スイッチ１３３と第４の二次スイッチ１３４が短絡されることによって達成され得る。その結果、第１の一次スイッチが導通しているときには、第３の二次スイッチ１３３と第４の二次スイッチ１３４の少なくとも一方が非導通となり、第２の一次スイッチ１１２がアクティブ、すなわち導通しているときには、第１の二次スイッチ１３１と第２の二次スイッチの少なくとも一方が非導通となる。この制御方式により、図４の回路は、負荷４０に正の二次電流ｉｓ、すなわち負荷４０のプラス端子に流れる二次電流ｉｓを供給する図３ａの回路と同様に動作することができる。このシナリオを正電流シナリオと呼ぶ。
【0042】
二次電流ｉｓの負の半周期は、一次側電流ｉｐの第２の半周期に対して、図４の回路が図３ｂに示された回路として動作するようにすることによって提供されてもよい。これは、第２の一次スイッチ１１２が短絡されると同時に第１の二次スイッチ１３１と第２の二次スイッチ１３２が短絡され、第１の一次スイッチ１１１が短絡されると同時に第３の二次スイッチ１３３と第４の二次スイッチ１３４が短絡されることによって達成することができる。その結果、第２の一次スイッチ１１２が導通しているときには、第３の二次スイッチ１３３と第４の二次スイッチ１３４の少なくとも一方が非導通となり、第１の一次スイッチ１１１がアクティブ、すなわち導通しているときには、第１の二次スイッチ１３１と第２の二次スイッチ１３２の少なくとも一方が非導通となる。この制御方式により、図４の回路は、負荷４０に負の二次電流ｉｓ、すなわち負荷４０のプラス端子から流出する二次電流ｉｓを供給する図３ｂの回路に同様に動作することができる。このシナリオを負電流シナリオと呼ぶ。
【0043】
スイッチング損失や制御ロジックの複雑さなどを低減するために、図５に示すような制御方式を利用することができる。図５では、すべての信号が共通の時間ｘ軸に沿って図示されている。図５は、対応する一次電流ｉｐ、二次電流ｉｓ、第１の一次スイッチ１３１を流れる第一の二次スイッチ電流ｉ１３１、第２の二次スイッチ１３２を流れる第２の二次スイッチ電流ｉ１３２、第３の二次スイッチ１３３を流れる第３の二次スイッチ電流ｉ１３３、第４の二次スイッチ１３２を流れる第４の二次スイッチ電流ｉ１３４と並んだ制御信号Ｇ１－Ｇ６の時間プロットを示している。正電流シナリオは、一次電流ｉｐの第１および第３の半周期の間であり、負電流シナリオは、一次電流ｉｐの第２および第４の半周期の間である。
【0044】
図５の方式では、正電流シナリオの間、第３制御信号Ｇ３によって制御される第１の二次スイッチ１３１は、第１制御信号Ｇ１によって制御される第１の一次スイッチ１１１と同期しており、第５制御信号Ｇ５によって制御される第２の二次スイッチ１３２は、常時アクティブ、すなわち短絡または導通している。さらに、正電流シナリオの間、第４の制御信号Ｇ４によって制御される第４の二次スイッチ１３４は、第２の制御信号Ｇ２によって制御される第２の一次スイッチ１１２と同期し、第６の制御信号Ｇ６によって制御される第３の二次スイッチ１３２は、常時アクティブ、すなわち短絡または導通している。
【0045】
図５のままであるが、負電流シナリオに焦点を当てると、第３制御信号Ｇ３によって制御される第１の二次スイッチ１３１は、第１制御信号Ｇ１によって制御される第１の一次スイッチ１１１と同期しており、第５制御信号Ｇ５によって制御される第２二次スイッチ１３２は、常にアクティブ、すなわち短絡または導通している。さらに、正電流シナリオの間、第４の制御信号Ｇ４によって制御される第４の二次スイッチ１３４は、第２の制御信号Ｇ２によって制御される第２の一次スイッチ１１２と同期し、第６の制御信号Ｇ６によって制御される第３の二次スイッチ１３２は、常時アクティブ、すなわち短絡または導通している。
【0046】
図４の電流ブースター１００の制御は、ソフトウェアおよび／またはハードウェアを通じて多数の方法で提供することができる。図６を参照して、図５の制御方式を提供するための制御ロジック６００を示す。図６では、制御ロジック６００と共にロジック図（論理図）が図示されている。ロジック図において、二次電流ｉｓのシナリオは、正電流シナリオを「＋」、負電流シナリオを「－」で示す。制御ロジック６００は、比較的に高いスイッチング周波数ｆｓｗでパルス信号６１５を生成するように構成されたパルス発生器６１０を有する。スイッチング周波数ｆｓｗは一般に３０ｋＨｚ以上であるが、好ましくは５０ｋＨｚ以上であり、最も好ましくは１００ｋＨｚ以上である。高いスイッチング周波数ｆｓｗは、低いスイッチング周波数ｆｓｗが使用される場合と比較して、変圧器１２０を比較的に小型軽量にすることができるため有益である。第１の制御信号Ｇ１はパルス信号６１５と同期して同位相であり、第２の制御信号Ｇ２はパルス信号６１５に対して逆位相、すなわち位相が１８０°シフトしている。制御ロジック６００はさらに、一次電流ｉｐの正または負の位相を示す位相信号６４５を提供するように配置された位相クロス検出器６４０を有する。このシナリオでは、一次電流ｉｐの位相が正の場合、位相信号６４５はハイであり、一次電流ｉｐの位相が負の場合、位相信号はローである。制御ロジック６００は、反転パルス信号６１５’を提供するように配置された第１のインバータ６２１と、反転位相信号６４５’を提供するように配置された第２のインバータ６２２とをさらに有する。第６の制御信号Ｇ６は、パルス信号６１５と反転位相信号６４５’との論理ＮＡＮＤを提供するように配置された第１のＮＡＮＤゲート６３１によって提供される。第３の制御信号Ｇ３は、反転パルス信号６１５’と位相信号６４５との論理ＮＡＮＤを提供するように配置された第２のＮＡＮＤゲート６３２によって提供される。第４の制御信号Ｇ４は、パルス信号６１５と位相信号６４５との論理ＮＡＮＤを提供するように配置された第３のＮＡＮＤゲート６３３によって提供される。第５の制御信号Ｇ５は、反転パルス信号６１５’と反転位相信号６４５’との論理ＮＡＮＤを提供するように配置された第４のＮＡＮＤゲート６３４によって提供される。
【0047】
本開示から理解されるように、本発明の概念の大部分は、二次スイッチ１３１、１３２、１３３、１３４を介して変圧器１２０の二次巻線１２６ａ、１２６ｂを並列接続し、負荷４０を挟んで位相シフトさせることにある。これにより、正負両方向の電流を負荷に供給することが可能になるとともに、数ｋＨｚのスイッチング周波数を増加させることができ、変圧器のサイズを小さくすることができる。しかしながら、完全性を期すために、電源３０を一次巻線１２２に接続するためのいくつかの異なる回路を、図７ａ－ｃを参照して提示する。電源３０を変圧器１２０の一次巻線１２２に動作可能に接続する回路を、一次側電気回路１１０と呼ぶ。
【0048】
図７ａの実施形態では、一次側電気回路１１０は、ハーフブリッジ状に配置された第１の一次スイッチ１１１と第２の一次スイッチ１１２とから構成されている。変圧器を飽和させないために、コンデンサＣを一次巻線１２２と直列に配置してもよい。
【0049】
図７ｂに目を向けると、プッシュプル配置で配置された第１の一次トランジスタ１１１と第２の一次トランジスタ１１２を有する一次側電気回路１１０が示されている。本実施形態において、一次巻線１２２は、第１の一次巻線１２２ａと第２の一次巻線１２２ｂを有する。プッシュプル配置は、第１の一次巻線１２２ａまたは第２の一次巻線１２２ｂのいずれかを介して電流を制御するために設けられる。
【0050】
図７ｃにおいて、一次側回路は、フルブリッジの第１のレグを形成するように配置された第１の一次スイッチ１１１および第２の一次スイッチ１１２と、フルブリッジの第２のレグを形成するように配置された第３の一次スイッチ１１３および第４の一次スイッチ１１４とを備えたフルブリッジ配置の形態で提供される。第３の一次スイッチ１１３は、第２の制御信号Ｇ２となり得る第７の制御信号Ｇ７によって制御され、第４の二次スイッチ１１４は、第１の制御信号Ｇ１となり得る第８の制御信号Ｇ８によって制御される。
【0051】
いくつかの実施形態では、電源３０は一次側電気回路１１０を有し得る。
【0052】
図８を参照して、電流ブースターアセンブリ３００の一実施形態を示す。図８の電流ブースターアセンブリ３００は、負荷４０を挟んで並列に接続された複数の電流ブースター１００ａ、１００ｂ、．．．、１００ｎを有する。これにより、二次電流ｉｓを電流ブースター１００ａ、１００ｂ、．．．、１００ｎで分割することができ、１ｋＡをはるかに超える二次電流ｉｓを生成するために、任意の数の電流ブースター１００ａ、１００ｂ、．．．、１００ｎを並列に追加することが可能になる。図８の実施形態では、変圧器１２０は複数の一次巻線１２２ａ、１２２ｂ、．．．、１２２ｎを有し、電流ブースター１００ａ、１００ｂ、．．．、１００ｎの各々は、別々の第１および第２の二次巻線１２６ａ、１２６ｂに接続されている。これは一例であり、１つの一次巻線１２２のみを有する実施形態、または任意の他の数の二次巻線１２６ａ、１２６ｂを有する実施形態は、本明細書の教示を理解した後に当業者が理解するように、本開示の範囲内に十分に含まれる。電流ブースターアセンブリ３００の変圧器１２０の一次巻線１２２ａ、１２２ｂ、．．．、１２２ｎは、直列に配置され、ハーフブリッジの形態の一次側電気回路１１０を介して電源３０に接続される。一次側回路の他の任意の適切なトポロジーが可能であり、一次巻線１２２ａ、１２２ｂ、．．．、１２２ｎの１つ以上が、いくつかの実施形態では、電源３０に並列に接続されてもよい。電流ブースターアセンブリ３００は、電流ブースター１００ａ、１００ｂ、．．．、１００ｎの各々がアクティブに（活性化）され、例えば前述のように制御されてもよいし、電流ブースター１００ａ、１００ｂ、．．．、１００ｎの数のみがアクティブに（活性化）されてもよい。アクティブな電流ブースター１００ａ、１００ｂ、．．．、１００ｎの数を制御することで、二次電流ｉｓの振幅を制御することができる。
【0053】
図８の電流ブースターアセンブリ３００は、図４に示した電流ブースター１００と同様の電流ブースター１００ａ、１００ｂ、．．．、１００ｎを備えて図示されている。しかし、完全を期すため、当業者は、図２ａおよび図２ｂの回路を負荷４０に並列に接続し、例えば二次電流ｉｓの希望する極性、すなわち位相、に応じて回路の一方のみを作動させることにより、電流ブースター１００を形成することが大いに可能であることを理解するであろう。このような制御は、例えばリレー、スイッチまたはトランジスタにより行うことができる。図３ａおよび図３ｂの実施形態の組み合わせにも同じ理屈が当てはまるが、この実施形態では追加のスイッチは必要ない。要約すると、また、二次巻線１２６ａ、１２６ｂを負荷に接続する回路は、多数の異なる方法で形成されてもよく、すべてが本開示によってカバーされると考えられる。
【0054】
図８において、変圧器１２０は、一次巻線１２２ａ、１２２ｂ、．．．、１２２ｎから二次巻線１２６ａ、１２６ｂへの結合を著しく増加させるコア１２５を有する。本開示の変圧器１２０のほとんどの実施形態は、コア１２５を備えて図示されているが、変圧器コア１２５は本発明にとって必須ではないことに言及すべきである。
【0055】
電流ブースター１００の好ましい実施形態では、必ずしも図８の電流ブースター１００ではないが、変圧器１２０のコア１２５はフェライトコアである。これにより、結合は増加するが、例えば鉄コアを使用した場合に高いスイッチング周波数で発生するコア損失を低減することができる。
【0056】
電流ブースターアセンブリ３００は、図４に示されるような電流ブースター１００によっても形成され得ることに言及すべきである。このような実施形態では、各電流ブースター１００が一次側電気回路１１０を構成し、これらの電流ブースター１００の複数が負荷４０を挟んで並列に接続され、数十ｋＡのブーストされた二次電流ｉｓを供給することができる。
【0057】
電流ブースター１００の多数の異なる実施形態が提示されており、これらは図９に概略的に示される電流ブースター１００にまとめることができる。この実施形態では、電流ブースターは、少なくとも１つの一次巻線１２２を有する変圧器１２０を有する。先に提示したように、任意の数の一次巻線１２２があってもよい。変圧器１２０は、少なくとも２つの二次巻線１２６ａ、１２６ｂをさらに備え、任意でコア１２５を有してもよい。一次巻線１２２は、電源３０、好ましくは電流源３０に接続されるように適合されている。電流源３０にどのような回路が含まれるかによって、変圧器１２０の一次巻線１２２に直接接続されることもある。好ましくは、電源３０は、一次側電気回路１１０を介して一次巻線１２２に接続される。一次側電気回路１１０は、例えばシステム要件に応じて、電流ブースター１００内に構成されてもよいし、電流ブースター１００の外部に構成されてもよく、本明細書で提示される例に限定されず、任意の適切な方法で形成される。変圧器の第１および第２の二次巻線１２６ａ、１２６ｂは、二次側電気回路１３０を介して負荷４０に接続されるように配置される。二次側電気回路１３０は、本明細書で説明するように、任意の数のダイオード、スイッチまたはトランジスタを用いて任意の適切な方法で具体化することができる。重要なことは、二次側電気回路１３０が、二次巻線１２６ａ、１２６ｂのそれぞれの極性を相互に反転させた状態で、二次巻線１２６ａ、１２６ｂを負荷に接続するように配置されていることである。すなわち、二次側電気回路１３０は、第１の二次巻線１２６ａのプラス端子と第２の二次巻線１２６ｂのマイナス端子とを、負荷４０のプラス端子またはマイナス端子、あるいは電流ブースター１００に構成された、または電流ブースター１００の外部に設けられた負荷３０の接続端子など、負荷４０の同じ端子に接続するように配置されている。二次側電気回路１３０は、さらに、第１の二次巻線１２６ａのマイナス端子および第２の二次巻線１２６ｂのプラス端子を、負荷４０の同じ端子（負荷４０の上記以外の端子）に接続するように配置される。
【0058】
図１０に電流ブースター１００の好ましい実施形態を示す。この実施形態の電流ブースター１００は自立型（autonomous）であり、電源３０と負荷４０の間に直接接続することができる。電流ブースターは、電源３０に接続するための少なくとも２つの入力端子１４２、１４４と、負荷４０に接続するための少なくとも第１の出力端子１４６および第２の出力端子１４８と、少なくとも１つの一次巻線１１０と、少なくとも第１の二次巻線１２６ａおよび第２の二次巻線１２６ｂとを備える少なくとも１つの変圧器１２０と、当該少なくとも２つの入力端子１４２、１４４を当該少なくとも１つの一次巻線１２２に動作可能に接続する少なくとも１つの一次側電気回路１１０と、当該少なくとも２つの出力端子１４６、１４８を当該少なくとも２つの二次巻線１２６ａ、１２６ｂに動作可能に接続する少なくとも１つの二次側電気回路１３０と、を有する。ここで、二次側電気回路１３０は、第１の二次巻線１２６ａのプラス端子１２７が第１の二次スイッチ１３１を介して第１の出力端子１４６に接続され、第１の二次巻線１２６ａのマイナス端子１２８が第２の二次スイッチ１３２を介して第２の出力端子１４８に接続され、第２の二次巻線１２６ｂのプラス端子１２７が第３の二次スイッチ１３３を介して第１の出力端子１４６に接続され、第２の二次巻線１２６ｂのマイナス端子１２８が第４の二次スイッチ１３４を介して第２の出力端子１４８に接続されるように配置される。
【0059】
先に提示したように、二次電流ｉｓをさらに増加させるために、開示された電流ブースター１００を複数並列に接続してもよい。これを効率的に行うために、本開示の発明者は、電流ブースター１００の設計が、図１１ａおよび図１１ｂを参照するプリント基板アセンブリ２００上に効率的に提供され得ることに気付いた。プリント基板アセンブリ２００は、コンポーネントを実装し、二次側電気回路１３０の選択された実施形態のためのルーティングを提供するためのプリント回路基板（ＰＣＢ）２１０を有する。変圧器の一次巻線１２２および二次巻線１２６ａ、１２６ｂは、ＰＣＢ１１０のループによって形成される。一次巻線１２２は、好ましくは、二次巻線１２６ａ、１２６ｂが配線されるＰＣＢの１つ以上の層とは異なるＰＣＢの１つ以上の層に配置される。本発明者は、さらに、他の箇所で詳述するように、ＰＣＢ２１０に貫通孔２１５を設け、一次巻線１２２および二次巻線１２６ａ、１２６ｂを貫通孔の周囲に配線することにより、プリント基板アセンブリ２００の積層をより効率的にすることができることに気付いた。プリント基板２１０が二層プリント基板である場合、一次巻線１２２はプリント基板２１０の第１の面２１２、図１１ａに配置され、二次巻線１２６ａ、１２６ｂはプリント基板２１４の第２の面、図１１ｂに配置される。二次側電気回路１３０の実施形態に応じて、二次スイッチ１３１、１３２、１３３、１３４は、ＰＣＢ２１０の片面２１２、２１４のいずれかに配置されてもよいし、両方に配置されてもよい。ＰＣＢ２１０は、一次巻線１２２に動作可能に接続された入力端子１４２、１４４をさらに有してもよい。入力端子１４２、１４４は、例えば図８に示されるように、直列または並列の２つ以上のプリント基板アセンブリ２００の一次巻線１２２の接続を単純化するために、ＰＣＢ２１０の共通の端部に配置されることが好ましい。ＰＣＢ２１０は、二次側電気回路１３０を介して二次巻線１２６ａ、１２６ｂに動作可能に接続された出力端子１４６、１４８をさらに有し得る。出力端子１４６、１４８は、例えば図８に示されるように、２つ以上のプリント基板アセンブリ２００の二次巻線１２２の並列接続を簡略化するために、ＰＣＢ２１０の共通の端部に配置されることが好ましい。
【0060】
プリント基板アセンブリ２００の一実施形態では、ＰＣＢ２１０は２層以上で形成され、この実施形態では、二次巻線１２６ａ、１２６ｂは好ましくはＰＣＢ２１０の内層に配置される。電流ブースター１００が２つの一次巻線１２２ａ、１２２ｂを備える場合、それらは好ましくはＰＣＢ２１０の２つの外層のそれぞれに１つずつ配置される。これにより、一次側と二次側との間の効率的な配線と良好なガルバニック絶縁（galvanic isolation）が得られる。さらに、寄生効果（parasitic effects）が低減され、電流ブースター１００の効率が向上する。
【0061】
図１２を参照して、一実施形態による電流ブースターアセンブリ３００について説明する。図１２の電流ブースターアセンブリ３００は、図８に示されるような電流ブースターアセンブリ３００であってもよい。図１２の電流ブースターアセンブリ３００は、先に提示したように、少なくとも２つのプリント基板アセンブリ２００から形成される。プリント基板アセンブリ２００の各々の入力端子１４２、１４４を直列に接続し、プリント基板アセンブリの出力端子１４６、１４８を並列に接続することにより、非常に高い電流を供給することができる電流ブースターアセンブリ３００が提供される。
【0062】
電流ブースターアセンブリ３００の好ましい実施形態では、プリント基板アセンブリ２００の貫通孔２１５が位置合わせされ、共通の変圧器コア１２５がプリント基板アセンブリ２００の貫通孔２１５を通って配置される。
【0063】
図１３では、電流ブースターシステム４００が示されている。電流ブースターシステム４００は、図１２を参照して説明した電流ブースターアセンブリ２００の１つまたは複数を有する。電流ブースターシステム４００は、複数のソケット４１２を備えたキャリア４１０をさらに有する。ソケット４１２は、好ましくは、各ソケット４１２が電流ブースターアセンブリ２００の一部を受け入れることができるように、間隔をあけて整列して配置される。好ましくは、電流ブースターシステム４００の各電流ブースターアセンブリ２００は、キャリア４１０の２つのソケット４１２によって受け取られ、一方は電流ブースターアセンブリ２００の第１の出力端子１４６をキャリア４１０に動作可能に接続し、他方は電流ブースターアセンブリ２００の第２の出力端子１４８をキャリア４１０に動作可能に接続する。キャリア４１０は、電流ブースターアセンブリ２００の出力端子１４６、１４８を並列に動作可能に接続するように配置された例えばルーティングを備えることができる。キャリア４１０は、電流ブースターアセンブリ２００の並列出力端子１４６、１４８を負荷４０に動作可能に接続するための負荷端子（図示せず）をさらに備えることができる。
【0064】
電流ブースターアセンブリ３００の一実施形態では、電流ブースターアセンブリ２００の入力端子１４２、１４４は直列に接続され、キャリア４１０は、電流ブースターアセンブリ２００の入力端子１４２、１４４の直列接続にわたって並列に動作可能に接続された一次側電気回路１１０をさらに備える。
【0065】
さらなる実施形態では、電流ブースターシステム４００は、プリント回路基板アセンブリ２００の少なくとも二次側電気回路１３０を制御するための制御モジュール６００を有する。一実施形態では、制御モジュール６００は、一次側電気回路１１０も制御するように配置される。さらなる実施形態では、制御モジュール６００は、図６を参照して説明した制御ロジック６００である。
【0066】
図１４は、本開示内で与えられる実施例のいずれかによる、少なくとも１つの電流ブースター１００を含む装置５００の概略図である。装置５００は、電流変換が必要とされる、または所望されるあらゆる種類の装置であってよい。好ましくは、装置５００は試験または測定用の装置５００である。装置５００は、例えば保護リレーおよび／またはモータスイッチリレーにおけるトリップレベルの試験または測定に使用することができる。さらに、本開示の教示は、例えば変流器の変圧比の測定、高電圧回路遮断器の接触抵抗の測定などにも使用可能である。さらに、本教示は、マイクロオームメーターとしての使用や、ウルトラキャパシターの急速充電などにも適用可能である。
【0067】
明確には詳述しないが、負荷４０は好ましくは電源３０からガルバニック絶縁されている。変圧器１２０はガルバニック絶縁を提供するが、当業者が理解するように、一次側を二次側からガルバニック絶縁することは、一部またはすべての制御信号Ｇ１－Ｇ８にもガルバニック絶縁を導入することを伴う場合がある。これは、例えば光カプラ、容量性カプラ、信号変圧器等によって提供することができ、これらは全て当業者に既知である。これは、安全に使用でき、試験対象物に確実かつ安全に接続できる電流ブースターを提供するので有益である。
【0068】
さらに、当業者は、本開示を読んだ後、各一次巻線１２２の巻数ＮＰ１が、各二次巻線１２６ａ、１２６ｂの巻数ＮＳ１、ＮＳ２よりも大きいことが好ましいことを理解するであろう。一実施形態では、各一次巻線１２２の巻数ＮＰ１は、各二次巻線１２６ａ、１２６ｂの巻数ＮＳ１、ＮＳ２の少なくとも５倍以上である。さらなる実施形態では、各一次巻線１２２の巻数ＮＰ１は、各二次巻線１２６ａ、１２６ｂの巻数ＮＳ１、ＮＳ２の少なくとも１０倍である。これは、巻線間の比率が電流のブースティング（増加）を補助するため有益であり、差が大きいほどブーストされる電流が大きくなる。
【0069】
本開示のほとんどの実施形態において、電源３０は、全波整流正弦波電流を供給するものとして図示されていることに留意すべきである。当業者が理解するように、これは例示的な説明のためだけである。電源３０は、示されるように、電流および電圧の両方の形態で、任意の適切な電力源であってよい。電力は、プラス（正）の方向またはマイナス（負）の方向のいずれかの交流または直流の任意の形状で提供されてもよい。
【0070】
さらに、二次電流ｉｐは、交流結合正弦はとして図示されているが、任意の所望の形状の交流に制御してもよいし、プラス方向またはマイナス方向の直流として制御してもよいことに言及しておく。
【0071】
本発明の電流ブースター１００は、いくつかの実施形態で示されている。これらの実施形態の多くは、電流ブースター１００の、明示的に開示されていない代替の実施形態を形成するために組み合わせることができる。また、そのような組み合わせは、本開示によって完全に開示され、カバーされると考えられる。同じことが、例えば、提示されたプリント基板アセンブリ２００、電流ブースターアセンブリ３００、電流ブースターシステム４００および装置５００に適用され、電流ブースター１００の異なる実施形態は、所望の効果を達成するために任意の適切な方法で組み合わせることができる。一例として、電流ブースター１００を提示して説明したが、当業者であれば、本開示を読めば、電流ブースター１００と同じ回路から電圧ブースターも提供できることが理解できるであろう。電流ブースター１００の回路は可換であり、電源３０と負荷４０の位置を変えることで、電圧ブースターを提供することができる。電圧ブースト（昇圧）の実施形態は、プリント基板アセンブリ２００、電流ブースターアセンブリ３００、電流ブースターシステム４００および試験装置５００にも適用可能である。
【図1】
【図2a】
【図2b】
【図3a】
【図3b】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図7c】
【図8】
【図9】
【図10】
【図11a】
【図11b】
【図12】
【図13】
【図14】
【国際調査報告】