知財求人 - 知財ポータルサイト「IP Force」
特表2024-524588ベクトル合成命令のための処理装置、方法及びコンピュータプログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-05
(54)【発明の名称】ベクトル合成命令のための処理装置、方法及びコンピュータプログラム
(51)【国際特許分類】
G06F 17/16 20060101AFI20240628BHJP
【ＦＩ】
G06F17/16 D
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024500529
(86)(22)【出願日】2022-06-22
(85)【翻訳文提出日】2024-02-08
(86)【国際出願番号】 GB2022051584
(87)【国際公開番号】W WO2023002145
(87)【国際公開日】2023-01-26
(31)【優先権主張番号】2110506.9
(32)【優先日】2021-07-21
(33)【優先権主張国・地域又は機関】GB
(81)【指定国・地域】
(71)【出願人】
【識別番号】500395107
【氏名又は名称】アーム・リミテッド
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】マンセル、デビッド ヘナ
(72)【発明者】
【氏名】ビスコンディ、エリック
【テーマコード（参考）】
5B056
【Ｆターム（参考）】
5B056BB32
5B056BB71
5B056FF01
5B056FF02
5B056FF10
(57)【要約】
処理装置、方法及びコンピュータプログラムが提供される。装置は、命令を復号する復号回路と、命令によって指定されたベクトル処理演算を適用する処理回路とを備える。復号回路は、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理回路に、各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって結果データ要素を生成し、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶するようにさせるために構成される。
【特許請求の範囲】
【請求項1】
処理装置であって、命令を復号する復号回路と、
前記命令によって指定されたベクトル処理演算を、複数の入力データ項目を含む入力データベクトルに、前記入力データベクトル内のそれぞれの位置で選択的に適用する処理回路とを備え、
前記復号回路が、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、前記処理回路に、前記複数のデータ要素位置の各データ要素位置について、
各ソースベクトルレジスタの前記データ要素位置から第１のソースデータ要素を抽出し、
前記１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、
結果データ要素であって、結果データ要素が前記第１のソースデータ要素及び前記第２のソースデータ要素の各要素を合成することによって計算される、結果データ要素を生成するために合成演算を実行し、
前記結果データ要素を前記１つ以上の宛先レジスタの前記データ要素位置に記憶するようにさせる制御信号を生成するために構成される、処理装置。
【請求項2】
前記合成演算が、中間データ要素を生成するソース合成演算であって、各中間データ要素が、前記第１のソースデータ要素のうちの対応する第１のソースデータ要素を前記第２のソースデータ要素と合成することによって生成される、ソース合成演算と、
前記中間データ要素を合成して前記結果データ要素を生成する中間合成演算とを含む、請求項１に記載の処理装置。
【請求項3】
前記ソース合成演算が乗算演算であり、前記第１のソースデータ要素のうちの前記対応する第１のソースデータ要素を前記第２のソースデータ要素と合成することが、前記中間データ要素を生成するために、前記対応する第１のソースデータ要素と前記第２のソースデータ要素のうちの対応する第２のソースデータ要素とを乗算することを含む、
請求項２に記載の処理装置。
【請求項4】
前記ソース合成演算が、前記第２のソースデータ要素から１つ以上の第１のスケーリング値を抽出することと、
前記第２のソースデータ要素から１つ以上の第２のスケーリング値を抽出することと、
前記１つ以上の第１のスケーリング値のうちの対応する第１のスケーリング値を前記第１のソースデータ要素のうちの対応する第１のソースデータ要素に加算して前記対応する中間スケーリングされた要素を生成する加算演算、及び前記対応する第１のソースデータ要素から前記対応する第１のスケーリング値を減算して前記対応する中間スケーリングされた要素を生成する減算演算のうちの１つを実行することと、
前記中間データ要素のうちの対応する中間データ要素を生成するために、前記対応する中間スケーリングされた要素の各々に、前記１つ以上の第２のスケーリング値の対応する第２のスケーリング値を乗算することとを含む、スケーリング演算である、請求項２に記載の処理装置。
【請求項5】
前記中間合成演算が、累積演算であり、前記中間データ要素を合成して前記結果データ要素を生成することが、前記中間データ要素を累積することを含む、
請求項２～４のいずれか一項に記載の処理装置。
【請求項6】
前記中間データ要素が第１の中間データ要素であり、前記中間合成演算が、前記第１の中間データ要素を合成して第２の中間データ要素を生成する第１の中間合成演算と、
前記第２の中間データ要素を、前記１つ以上の宛先レジスタの前記データ要素位置から抽出された宛先データ要素と合成する第２の中間合成演算とを含む、請求項２～４のいずれか一項に記載の処理装置。
【請求項7】
前記第１の中間合成演算が累積演算であり、前記第２の中間データ要素を生成するために前記第１の中間データ要素を合成することが、前記第１の中間要素を累算することを含む、
請求項６に記載の処理装置。
【請求項8】
前記第２の中間合成演算が累積演算であり、前記第２の中間データ要素を前記宛先データ要素と合成することが、前記第２の中間データ要素を前記宛先データ要素と累算することを含む、
請求項６又は７に記載の処理装置。
【請求項9】
各データ要素位置について、前記ソース合成演算の少なくともサブセットが、前記中間合成演算と並列に実行される、請求項２～８のいずれか一項に記載の処理装置。
【請求項10】
前記合成演算が、前記結果データ要素として、前記第１のソースデータ要素及び前記第２のソースデータ要素のドット積を生成するためのドット積演算を含む、請求項１に記載の処理装置。
【請求項11】
各結果データ要素の結果データ要素サイズが、各ソースデータ要素のソースデータ要素サイズに等しい、請求項１～１０のいずれか一項に記載の処理装置。
【請求項12】
各結果データ要素の結果データ要素サイズが、各ソースデータ要素のソースデータ要素サイズよりも大きい、請求項１～１０のいずれか一項に記載の処理装置。
【請求項13】
前記ソースデータ要素サイズが８ビットであり、前記結果データ要素サイズが３２ビットであるか、又は前記ソースデータ要素サイズが１６ビットであり、前記結果データ要素サイズが６４ビットである、
かのいずれかである、請求項１２に記載の処理装置。
【請求項14】
前記１つ以上の宛先レジスタのうちの宛先レジスタの数が、前記結果データ要素サイズと前記ソースデータ要素サイズとの比に基づいて決定される、請求項１１～１３のいずれか一項に記載の処理装置。
【請求項15】
前記１つ以上の宛先レジスタが、前記宛先レジスタの数に等しい数の行と、各宛先レジスタ内のデータ要素の数に等しい数の列とを含む結果アレイを形成するように配置され、結果データ要素が、行優先順序で前記結果アレイに配置される、
請求項１４に記載の処理装置。
【請求項16】
前記１つ以上の宛先レジスタが、前記宛先レジスタの数に等しい数の行と、各宛先レジスタ内のデータ要素の数に等しい数の列とを含む結果アレイを形成するように配置され、結果データ要素が、列優先順序で前記結果アレイに配置される、
請求項１４に記載の処理装置。
【請求項17】
前記ベクトル合成命令が、前記１つ以上の更なるソースベクトルレジスタ内の前記第２のソースデータ要素の場所を指定する、請求項１～１６のいずれか一項に記載の処理装置。
【請求項18】
前記複数のソースベクトルレジスタが、２つのソースベクトルレジスタを含み、前記１つ以上の更なるソースベクトルレジスタが各々、２つのソースデータ要素を含む、請求項１～１７のいずれか一項に記載の処理装置。
【請求項19】
前記複数のソースベクトルレジスタが、４つのソースベクトルレジスタを含み、前記１つ以上の更なるソースベクトルレジスタがそれぞれ４つのソースデータ要素を含む、請求項１～１７のいずれか一項に記載の処理装置。
【請求項20】
各データベクトルの各要素が、符号付き整数値と、
符号なし整数値とのうちの１つを含む、請求項１～１９のいずれか一項に記載の処理装置。
【請求項21】
前記１つ以上の更なるベクトルレジスタの各要素が、符号付き整数値と、
符号なし整数値とのうちの１つを含む、請求項１～２０のいずれか一項に記載の処理装置。
【請求項22】
前記処理回路が、各データ要素位置について前記結果データ要素を並列に生成するように構成される、請求項１～２１のいずれか一項に記載の処理装置。
【請求項23】
前記１つ以上の更なるソースベクトルレジスタから抽出された第２のソースデータ要素の数が、前記複数のソースレジスタ内のソースレジスタの数に等しい、請求項１～２２のいずれか一項に記載の処理装置。
【請求項24】
前記１つ以上の宛先レジスタが、１つ以上のタイルレジスタの１つ以上の水平又は垂直タイルスライスであり、前記１つ以上のタイルレジスタの各々が、データ要素の垂直及び水平にアドレス可能な２次元アレイを含む、請求項１～２３のいずれか一項に記載の処理装置。
【請求項25】
前記１つ以上の更なるソースベクトルレジスタが、前記複数のソースベクトルレジスタと同じ数のベクトルレジスタを含み、前記１つ以上の更なるソースベクトルレジスタから前記第２のソースデータ要素を抽出することが、各更なるソースベクトルレジスタの前記データ要素位置から前記第２のソースデータ要素を抽出することを含む、
請求項１～２４のいずれか一項に記載の処理装置。
【請求項26】
前記１つ以上の更なるソースベクトルレジスタから前記第２のソースデータ要素を抽出することが、各データ要素位置についてソースデータ要素の同じセットを抽出することを含む、請求項１～２４のいずれか一項に記載の処理装置。
【請求項27】
前記１つ以上の更なるソースベクトルレジスタが、単一の更なるソースベクトルレジスタを含む、請求項２６に記載の処理装置。
【請求項28】
命令を復号する復号回路と、前記命令によって指定されたベクトル処理演算を、複数の入力データ項目を含む入力データベクトルに前記入力データベクトル内のそれぞれの位置で選択的に適用する処理回路とを備える処理装置を動作させるための方法であって、前記復号回路を使用して、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、前記処理回路に、前記複数のデータ要素位置の各データ要素位置について、
各ソースベクトルレジスタの前記データ要素位置から第１のソースデータ要素を抽出する工程と、
前記１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出する工程と、
結果データ要素を生成するために合成演算を実行する工程であって、前記結果データ要素が、前記第１のソースデータ要素及び前記第２のソースデータ要素の各要素を合成することによって計算される、工程と、
前記結果データ要素を前記１つ以上の宛先レジスタの前記データ要素位置に記憶する工程とを実行させる制御信号を生成することを含む、方法。
【請求項29】
命令実行環境を提供するようにホスト処理装置を制御するコンピュータプログラムであって、命令を復号する復号論理と、
前記命令によって指定されたベクトル処理演算を、複数の入力データ項目を含む入力データベクトルに、前記入力データベクトル内のそれぞれの位置において選択的に適用する処理論理とを備え、
前記復号論理が、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、前記処理論理に、前記複数のデータ要素位置の各データ要素位置について、
各ソースベクトルレジスタの前記データ要素位置から第１のソースデータ要素を抽出し、
前記１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、
結果データ要素であって、結果データ要素が前記第１のソースデータ要素及び前記第２のソースデータ要素の各要素を合成することによって計算される、結果データ要素を生成するために合成演算を実行し、
前記結果データ要素を前記１つ以上の宛先レジスタの前記データ要素位置に記憶するようにさせる制御信号を生成するために構成される、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
処理装置は、ベクトル処理演算を実行する処理回路を備えることができる。そのような演算は、１つ以上の命令の効率的な処理を可能にするように設計された処理回路を用いたベクトルレジスタの要素に対する演算を伴い得る。
【0002】
いくつかの例示的な構成によれば、命令を復号する復号回路と、命令によって指定されたベクトル処理演算を、入力データベクトル内のそれぞれの位置に複数の入力データ項目を含む入力データベクトルに選択的に適用する処理回路とを備える処理装置が提供され、復号回路は、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理回路に、複数のデータ要素位置の各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、結果データ要素を生成するために合成演算を実行するようにさせる制御信号を生成するように構成され、結果データ要素は、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって計算され、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶する。
【0003】
他の例示的な構成によれば、命令を復号する復号回路と、入力データベクトル内のそれぞれの位置に複数の入力データ項目を含む入力データベクトルに、命令によって指定されたベクトル処理演算を選択的に適用する処理回路とを備える処理装置を動作させる方法が提供され、方法は、復号回路を使用して、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理回路に、複数のデータ要素位置の各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出する工程と、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出する工程と、結果データ要素を生成するために合成演算を実行する工程であって、結果データ要素は、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって計算される、工程と、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶する工程とを実行させる制御信号を生成することを含む。
【0004】
他の例示的な構成によれば、命令実行環境を提供するようにホスト処理装置を制御するためのコンピュータプログラムが提供され、このコンピュータプログラムは、命令を復号する復号論理と、命令によって指定されたベクトル処理演算を、入力データベクトル内のそれぞれの位置に複数の入力データ項目を含む入力データベクトルに選択的に適用する処理論理とを備え、復号論理は、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理論理に、複数のデータ要素位置の各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、結果データ要素を生成するために合成演算を実行するようにさせる制御信号を生成するように構成され、結果データ要素は、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって計算され、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶する。
【図面の簡単な説明】
【0005】
添付図面に示されるそれらの実施形態を参照して、あくまで一例として本技法を更に説明する。
【図1】本技法の様々な構成による、処理装置を概略的に示す。
【図2】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図3】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図4A】本技法の様々な構成による、ベクトル合成命令を実行するために使用される処理装置の更なる詳細を概略的に示す。
【図4B】本技法の様々な構成による、ベクトル合成命令を実行するために使用される処理装置の更なる詳細を概略的に示す。
【図5】本技法の様々な構成によるベクトルレジスタ及びタイルレジスタの詳細を概略的に示す。
【図6】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図7】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図8】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図9】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図10】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図11A】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図11B】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図12】本技法の様々な構成による処理回路の更なる詳細を概略的に示す。
【図13】本技法の様々な構成による、処理装置によって実行される一連の工程を概略的に示す。
【図14】本技法の様々な構成による処理装置のシミュレータ実装を概略的に示す。
【0006】
いくつかの例示的な構成は、命令を復号する復号回路と、命令によって指定されたベクトル処理演算を、入力データベクトル内のそれぞれの位置に複数の入力データ項目を含む入力データベクトルに選択的に適用する処理回路とを備える処理装置を提供する。復号回路は、それぞれが複数のデータ要素位置にソースデータ要素を含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、制御信号を生成するように構成される。処理装置は、処理回路に、複数のデータ要素位置の各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、結果データ要素を生成するために合成演算を実行するようにさせる制御信号を生成するように構成され、結果データ要素は、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって計算され、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶する。
【0007】
処理装置は、入力データベクトルに対してデータ処理演算を実行する処理回路を備えることができる。入力データベクトルは、データベクトル内の異なる位置に複数のデータ要素を有する。いくつかの処理装置は、算術演算又は論理演算を実行して、入力データベクトルからの要素を合成し、結果データベクトルに記憶するための結果データ要素を生成するように構成される。本発明者らは、特定のタイプの計算中に特定の演算を繰り返し実行することが望まれることが多いことを認識した。これらの演算は、一般的な処理回路を使用して実行される多数の既存の命令を実行することによって、例えば、一度に１つのソース要素に対して動作することによって提供することができるが、この手法は、性能に著しい影響を及ぼす可能性がある。したがって、単一のベクトル合成命令に応答するように調整された特定の回路を有する処理回路を提供することによって、特に効率的な処理装置を提供することができる。
【0008】
このため、本構成はベクトル合成命令に応答するように構成されている。ベクトル合成命令は、処理回路と対話するプログラマに利用可能な命令の完全なセットを提供する命令セットアーキテクチャの一部である。命令セットアーキテクチャの命令は、命令に応答するように処理回路を制御するために、命令セットアーキテクチャの命令を解釈するように機能する復号回路によって復号される。各ベクトル合成命令は、複数（すなわち、２つ以上）のソースベクトルレジスタを指定する。複数のソースベクトルレジスタの各々は、複数のデータ要素位置に記憶された複数のデータ要素から構成される。異なるサイズのデータ要素は、特定の構成に従って提供されてもよく、特定の構成に基づいて柔軟に調整されてもよい。いくつかの例示的な構成では、ベクトルレジスタは、例えば、８ビットサイズの６４個のデータ要素、１６ビットサイズの３２個のデータ要素、３２ビットサイズの１６個のデータ要素、６４ビットサイズの８個のデータ要素、１２８ビットサイズの４個のデータ要素、又は２５６ビットサイズの２個のデータ要素として構成され得る５１２ビットベクトルレジスタである。他の例示的な構成では、ベクトルレジスタは、例えば、１６ビットサイズの１６個のデータ要素、８ビットサイズの３２個のデータ要素、３２ビットサイズの８個のデータ要素、又は６４ビットサイズの４個のデータ要素として構成され得る２５６ビットベクトルレジスタである。これらのサイズは例としてのみ提供され、他のベクトルレジスタサイズが本明細書で説明される構成に組み込まれ得ることが、当業者には容易に明らかになるであろう。ベクトル合成命令はまた、１つ以上の更なるソースベクトルレジスタを指定し、１つ以上の更なるソースベクトルレジスタは、複数のソースベクトルレジスタに加えて指定される。１つ以上の更なるソースベクトルレジスタはそれぞれ、更なる複数のデータ要素位置における更なる複数のデータ要素から構成される。ベクトル合成命令はまた、複数の宛先データ要素位置における複数の宛先データ要素から構成される１つ以上の宛先レジスタを指定する。１つ以上の更なるソースベクトルレジスタの各々及び１つ以上の宛先レジスタの各々は、複数のソースレジスタと同じサイズの同じ数のデータ要素を有するように構成され得る。代替的に、１つ以上の更なるソースベクトルレジスタ及び／又は１つ以上の宛先レジスタは、複数のソースレジスタに対して異なるサイズの異なる数のデータ要素を保持するように構成され得る。
【0009】
復号回路は、ベクトル合成命令に応答して、処理回路に、複数のデータ要素位置の各データ要素位置について一連の工程を実行させる。例えば、各ソースレジスタがＮ個のデータ要素を保持する場合、復号回路は、処理回路に、データ要素位置０、１、２、．．．、Ｎ－２、Ｎ－１に対する工程を実行させる。工程は逐次的に提示されるが、これは説明目的のためだけであり、任意の以下の工程は、指定された順序とは異なる順序で実行されてもよく、又は複数の工程が並列に実行されてもよい。復号回路は、処理回路に第１のソースデータ要素のセットを抽出させる。第１のソースデータ要素の各々は、各ソースベクトルレジスタのデータ要素位置から抽出される。復号回路はまた、処理回路に、１つ以上の更なるソースベクトルレジスタからソースデータ要素の第２のセットを抽出させる。第１のソースデータ要素の要素は、各データ要素が複数のソースベクトルレジスタのうちの異なる１つの同じデータ要素位置から抽出されるように抽出される。第２のソースデータ要素の各データ要素は、１つ以上の更なるソースベクトルレジスタから抽出される。しかしながら、第２のソースデータ要素が抽出される更なるソースベクトルレジスタ内の位置は、そのように限定されず、実装された構成に基づいて柔軟に決定され得る。復号回路はまた、結果データ要素を生成するために合成演算を実行するように処理回路を制御するように構成される。結果データ要素は、結果データ要素が第１のソースデータ要素及び第２のソースデータ要素の各データ要素に依存するように、第１のソースデータ要素及び第２のソースデータ要素からの要素を合成することによって計算される。このようにして、各結果データ要素は、複数のソースベクトルレジスタの各々から抽出されたデータ要素と、１つ以上の更なるソースベクトルレジスタから抽出されたデータ要素とに依存する。復号回路はまた、結果データ要素を１つ以上の宛先レジスタのデータ処理要素位置に記憶するように処理回路を制御する。このようにして、生成される結果データ要素の数は、複数のソースベクトルレジスタの各々における要素の数に等しい。
【0010】
合成演算は限定されず、合成演算の様々な構成が以下で説明される。いくつかの例示的な構成では、合成演算は、中間データ要素を生成するソース合成演算であって、各中間データ要素が、第１のソースデータ要素のうちの対応する第１のソースデータ要素を第２のソースデータ要素と合成することによって生成される、ソース合成演算と、中間データ要素を合成して結果データ要素を生成する中間合成演算とを含む。ソース合成演算及び中間合成演算という用語は、実行される合成演算を区別するために（例えば、実行される数学演算又は論理演算を区別するために）使用される。これらの演算は、回路の同じ機能ブロックによって並列に実行されてもよく、又は互いに対して順次動作する回路の順次ブロックによって実行されてもよいことが当業者によって理解されよう。ソース合成演算は、中間データ要素を生成するために、第１のソースデータ要素の各対応する第１のソースデータ要素を第２のソースデータ要素と合成する。したがって、各中間データ要素は、対応する第１のソースデータ要素及び第２のソースデータ要素の１つ以上の要素に依存する。合成演算は、第２のソースデータ要素の各第２のソースデータ要素、又は第２のソースデータ要素のサブセットのみを使用することができる。結果として、中間データ要素の数は、第１のソースデータ要素の数と同じである。合成演算はまた、中間データ要素の各々を一緒に合成することによって結果データ要素を生成する中間合成演算を含む。したがって、中間合成演算によって単一の結果データ要素が生成される（ただし、これは、複数のソースベクトルレジスタ内の複数のデータ要素位置の各データ要素位置に対して順次又は並列に繰り返される）。
【0011】
いくつかの構成では、ソース合成演算は乗算演算であり、第１のソースデータ要素のうちの対応する第１のソースデータ要素を第２のソースデータ要素と合成することは、中間データ要素を生成するために、対応する第１のソースデータ要素と第２のソースデータ要素のうちの対応する第２のソースデータ要素とを乗算することを含む。したがって、中間データ要素は、１つ以上の更なるソースベクトルレジスタの要素によって乗算された複数のソースベクトルの各々の同じ位置から受け取った要素を含む。これらの構成において、中間データ要素内の要素は、以下の式によって表すことができる。
【0012】
【数1】
【0013】
いくつかの代替構成では、ソース合成演算は、第２のソースデータ要素から１つ以上の第１のスケーリング値を抽出することと、第２のソースデータ要素から１つ以上の第２のスケーリング値を抽出することと、１つ以上の第１のスケーリング値のうちの対応する第１のスケーリング値を第１のソースデータ要素のうちの対応する第１のソースデータ要素に加算して対応する中間スケーリングされた要素を生成する加算演算、及び対応する第１のソースデータ要素から対応する第１のスケーリング値を減算して対応する中間スケーリングされた要素を生成する減算演算のうちの１つを実行することと、中間データ要素のうちの対応する中間データ要素を生成するために、対応する中間スケーリングされた要素の各々に、１つ以上の第２のスケーリングの対応する第２のスケーリング値を乗算することとを含むスケーリング演算である。したがって、中間データ要素は、第２のソースデータ要素に記憶された（及び１つ以上の更なるソースベクトルレジスタから抽出された）情報に基づく、（第１の複数のソースベクトルレジスタから抽出された）第１のソースデータ要素のスケーリングに対応する。これらの代替構成では、中間データ要素内の要素は、以下の式によって表すことができる。
【0014】
【数2】
【0015】
【数3】
【0016】
中間合成演算は、多様に定義することができ、いくつかの構成では、式（１）に記載のソース合成演算と合成することができ、又は他の構成では、式（２）又は式（３）に記載のソース合成演算と合成することができる。いくつかの例示的な構成では、中間合成演算は累積演算であり、中間データ要素を合成して結果データ要素を生成することは、中間データ要素を累算することを含む。したがって、中間合成演算は、複数のソースベクトルレジスタの複数のデータ要素位置の各データ要素位置について、中間データ要素の全てを受け取り、それらを累算して単一の結果データ要素を生成する。数学的には、累積演算は次のように表すことができる。
【0017】
【数4】
【0018】
いくつかの例示的な構成では、中間データ要素は第１の中間データ要素であり、中間合成演算は、第１の中間データ要素を合成して第２の中間データ要素を生成する第１の中間合成演算と、第２の中間データ要素を１つ以上の宛先レジスタのデータ要素位置から抽出された宛先データ要素と合成する第２の中間合成演算とを含む。このようにして、宛先レジスタは、複数のソースベクトルレジスタ及び１つ以上の更なるソースベクトルレジスタと合成されるべきデータ要素の更なるセットを記憶するために使用され得る。これにより、ベクトル合成命令に応答するときの処理装置の柔軟性が向上する。
【0019】
第１の中間合成演算及び第２の中間合成演算は、多様に定義することができる。いくつかの例示的な構成では、第１の中間合成演算は累積演算であり、第２の中間データ要素を生成するために第１の中間データ要素を合成することは、第１の中間要素を累算することを含む。このような構成では、第２の中間データ要素は次のように表すことができる。
【0020】
【数5】
【0021】
第２の中間合成演算は、多様に定義することができる。いくつかの例示的な構成では、第２の中間合成演算は、第２の中間データ要素の値をマスクするマスキング演算、又は第２の中間データ要素をスケーリングする乗算演算若しくはスケーリング演算のうちの１つである。いくつかの構成では、第２の中間合成演算は累積演算であり、第２の中間データ要素を宛先データ要素と合成することは、第２の中間データ要素を宛先データ要素と累算することを含む。そのような構成では、結果データ要素は次のように表すことができる。
【0022】
【数6】
【0023】
合成演算が第１の合成演算及び第２の合成演算として分割される構成の場合、第１の処理演算及び第２の処理演算は、順次又は並列に実行され得る。いくつかの構成では、各データ要素位置について、第１の合成演算の少なくともサブセットが、第２の合成演算と並列に実行される。第１の合成演算のサブセットは、各第１の合成演算の一部が第２の合成演算の一部と並列に実行されるように、各演算のサブセットを指すことができる。代替的に又は追加的に、処理回路は、第１の合成演算のサブセットが、完全な第２の合成演算と並列に実行される完全な合成演算のサブセットを含むように配置されてもよい。例えば、第１の合成演算が乗算演算であり、第２の合成演算が累積演算である構成では、第１の合成演算及び第２の合成演算は、第１の合成演算の乗算演算を第２の合成演算の合成演算と並列に実行するために、１つ以上の融合型乗算累積回路を使用して実装され得る。このようにして、合成演算は、コンパクトで効率的な方法で回路に実装することができる。
【0024】
いくつかの構成では、合成演算は、結果データ要素として、第１のソースデータ要素と第２のソースデータ要素とのドット積を生成するためのドット積演算を含む。そのような構成では、ドット積演算は、任意のドット積回路を使用して実装することができる。いくつかの例示的な構成では、ドット積演算は、上述したように第１の合成演算及び第２の合成演算に分割することができるが、他の構成では、ドット積演算は、ドット積演算の乗算及び加算工程に必要な全ての回路を組み込む単一の機能回路によって実行することができる。
【0025】
１つ以上の宛先レジスタの結果データ要素は、多様に定義されてよく、いくつかの構成では、１つ以上の宛先レジスタ全体に分散される。いくつかの構成では、結果データ要素のサイズは、ベクトル合成命令において指定される。いくつかの例示的な構成では、各結果データ要素の結果データ要素サイズは、各ソースデータ要素のソースデータ要素サイズに等しい。そのような構成では、１つ以上の宛先レジスタは、複数のソースベクトルレジスタの各々と同じサイズ（ビット数及びデータ要素の数）である単一の宛先レジスタである。いくつかの構成では、各結果データ要素の結果データ要素サイズは、各ソースデータ要素のソースデータ要素サイズよりも大きい。そのような構成では、ベクトル合成命令は、データ要素に関連付けられたビットの数を広げるための拡張命令であり、結果データ要素は、複数の宛先レジスタにわたって拡散される。
【0026】
例えば、いくつかの構成では、ソースデータ要素サイズは８ビットのうちの１つであり、結果データ要素サイズは３２ビットであり、ソースデータ要素サイズは１６ビットであり、結果データ要素サイズは６４ビットである。いくつかの構成では、１つ以上の宛先レジスタのうちのいくつかの宛先レジスタは、結果データ要素サイズとソースデータ要素サイズとの比に基づいて決定される。結果及びソースデータ要素サイズの前述のセットの各々において、結果データ要素サイズは、ソースデータ要素サイズの４倍の大きさであり、したがって、１つ以上の宛先レジスタは、４つの宛先レジスタを含む。このようにして、精度を失うことなく合成演算を実行できるようにするために、１つ以上の宛先レジスタに十分な数のビットを提供することが可能である。
【0027】
宛先レジスタ内の結果要素の分布は、多様に定義することができる。いくつかの例示的な構成では、１つ以上の宛先レジスタは、宛先レジスタの数に等しい行の数と、各宛先レジスタ内のデータ要素の数に等しい列の数とを含む結果アレイを形成するように配置され、結果データ要素は、行優先順序で結果アレイ内に配置される。このようにして、結果要素は、ソースレジスタに現れる順序と同じ順序になるように、１つ以上の宛先レジスタに配置することができる。いくつかの代替構成では、１つ以上の宛先レジスタは、宛先レジスタの数に等しい行の数と、各宛先レジスタ内のデータ要素の数に等しい列の数とを含む結果アレイを形成するように配置され、結果データ要素は、列優先順序で結果アレイ内に配置される。このように１つ以上の宛先レジスタ内に結果データ要素を配置することによって、結果データ要素は、宛先レジスタ内の、ソースデータ要素が抽出される場所により近い位置に記憶され、したがって、よりコンパクトな設計を実現することができる。
【0028】
いくつかの例示的な構成では、処理回路は、１つ以上の更なるソースベクトルレジスタ内のデータ要素の全てを使用する。しかしながら、いくつかの構成では、１つ以上の更なるソースベクトルレジスタのデータ要素のサブセットのみが使用される。ソース要素の選択は、データ処理装置にハードコード化することができる。しかしながら、いくつかの構成では、ベクトル合成命令は、１つ以上の更なるソースベクトルレジスタ内の第２のソースデータ要素の場所を指定する。これは、改善された柔軟性を提供し、同じ更なるソースベクトルレジスタが複数のベクトル合成演算のために使用されることを可能にすることができる。いくつかの構成では、１つ以上の更なるソースベクトルレジスタ内で指定された場所は、１つ以上の更なるソースベクトルレジスタ内の特定の場所に対応する。代替的に、場所は、１つ以上の更なるソースベクトルレジスタの複数のサブセクションの各々内の相対場所を指す。これは、１つ以上の更なるソースベクトルレジスタの異なる部分が各演算のために使用され、場所が演算の現在のインスタンスのために読み取られる場所に対して指定される、反復ベクトル合成演算を実行するための特に効率的な装置を提供する。いくつかの例示的な構成では、複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタの各々は、チャンクに分割され得る。例えば、レジスタ（１つ以上の更なるソースベクトルレジスタ、複数のソースベクトルレジスタ、及び宛先レジスタを含む）の各々は、４つの１２８ビットチャンクに分割することができ、ベクトル合成命令において指定された場所は、複数のソースベクトルレジスタの各々の１２８ビットチャンクに関して（例えば、識別された１つ以上のデータ要素の複製によって）使用されるべき、１２８ビットチャンクの各々内から第２のソースデータ要素として抽出されるべき１つ以上のデータ要素を識別する。例えば、要素が８ビットであり、４つの連続データ要素が（チャンク当たり合計１６個の８ビット要素のうち）各１２８ビットチャンクから抽出される場合、選択され得る各チャンク内に４つの位置がある。この場合、相対場所は、各１２８ビットチャンク内の（例えば）第３の相対場所に設定することができる。この場合、データ要素８～１１（すなわち、第１の１２８ビットチャンクの第３の位置内から）が選択され、複数のソースベクトルレジスタ内のデータ要素の第１の１２８ビットチャンクに関連付けられた合成演算に適用され（例えば、１つ以上の更なるソースベクトルレジスタから抽出されたデータ要素８～１１を４回複製することによって、又は同じ抽出されたデータ要素を繰り返し使用することによって）、次いで、第１の１２８ビットチャンクに関連付けられた合成演算からの結果データ要素は、１つ以上の宛先レジスタの第１の１２８ビットチャンクに記憶される。データ要素２４～２７（すなわち、第２の１２８ビットチャンクの第３の位置内から）が選択され、複数のソースベクトルレジスタ内のデータ要素の第２の１２８ビットチャンクに関連付けられた合成演算に適用され（例えば、１つ以上の更なるソースベクトルレジスタから抽出されたデータ要素２４～２７を４回複製することによって、又は同じ抽出されたデータ要素を繰り返し使用することによって）、次いで、第２の１２８ビットチャンクに関連付けられた合成演算からの結果データ要素は、１つ以上の宛先レジスタの第２の１２８ビットチャンクに記憶される。データ要素４０～４３が選択され、複数のソースベクトルレジスタ内のデータ要素の第３の１２８ビットチャンクに関連付けられた合成演算に適用され（例えば、１つ以上の更なるソースベクトルレジスタから抽出されたデータ要素４０～４３を４回複製することによって、又は同じデータ要素を繰り返し使用することによって）、次いで、第３の１２８ビットチャンクに関連付けられた合成演算からの結果データ要素は、１つ以上の宛先レジスタの第３の１２８ビットチャンクに記憶される。データ要素５６～５９が選択され、複数のソースベクトルレジスタ内のデータ要素の第４の１２８ビットチャンクに関連付けられた合成演算に適用され（例えば、１つ以上の更なるソースベクトルレジスタから抽出されたデータ要素５６～５９を４回複製することによって、又は同じデータ要素を繰り返し使用することによって）、次いで、第４の１２８ビットチャンクに関連付けられた合成演算からの結果データ要素は、１つ以上の宛先レジスタの第４の１２８ビットチャンクに記憶される。１２８ビットサイズが例として使用され、任意のチャンクサイズ（１つ以上の更なるソースベクトルレジスタのうちの１つのサイズよりも小さい、同じ、又は大きい）が使用され得ることが、当業者には容易に明らかになるであろう。
【0029】
１つ以上の更なるソースベクトルレジスタ内で使用されるソースベクトルレジスタの数及びソースデータ要素の数は、前述の構成のいずれかに従って多様に定義され得るが、いくつかの例示的な構成では、複数のソースベクトルレジスタは２つのソースベクトルレジスタを含み、１つ以上の更なるソースベクトルレジスタはそれぞれ２つのソースデータ要素を含む。他の例示的な構成では、複数のソースベクトルレジスタは、４つのソースベクトルレジスタを含み、１つ以上の更なるソースベクトルレジスタはそれぞれ、４つのソースデータ要素を含む。
【0030】
各要素の数値フォーマットは多様に定義することができ、いくつかの例示的な構成では、各データベクトルの各要素は、符号付き整数値、及び符号なし整数値のうちの１つを含む。更に、いくつかの例示的な構成では、更なるベクトルレジスタの各要素は、符号付き整数値及び符号なし整数値のうちの１つを含む。したがって、異なる構成は、複数のソースベクトルレジスタの各データベクトルの任意の組み合わせ及び更なるベクトルレジスタを提供する。したがって、いくつかの構成では、各データベクトルの各要素は符号付き整数値であり、更なるベクトルレジスタの各要素は符号付き整数値であり、他の構成では、各データベクトルの各要素は符号付き整数値であり、更なるベクトルレジスタの各要素は符号なし整数値であり、他の構成では、各データベクトルの各要素は符号なし整数値であり、更なるベクトルレジスタの各要素は符号付き整数値であり、他の例示的な構成では、各データベクトルの各要素は符号なし整数値であり、更なるベクトルレジスタの各データ要素は符号なし整数値である。
【0031】
いくつかの例示的な構成では、処理回路は、各要素位置に対する各結果データを順に生成するように配置され、その結果、回路フットプリントが低減される。他の例示的な構成では、処理回路は、各データ要素位置について結果データ要素を並列に生成するように構成される。結果データ要素を並列に生成することにより、ベクトル合成命令の演算がより速くなり、スケーラビリティが改善される。
【0032】
説明したように、第２のソースデータ要素の数は、多様に定義することができ、ベクトル合成命令の一部として指定することができる。しかしながら、いくつかの構成では、１つ以上の更なるソースベクトルレジスタから抽出される第２のソースデータ要素の数は、複数のソースレジスタ内のソースレジスタの数に等しい。このオプションは、ドット積演算又は行列－ベクトル積計算を実行するときに特に有用である。
【0033】
いくつかの構成では、宛先レジスタはベクトルレジスタである。しかしながら、いくつかの構成では、１つ以上の宛先レジスタは、１つ以上のタイルレジスタの１つ以上の水平又は垂直タイルスライスであり、１つ以上のタイルレジスタの各々は、データ要素の垂直及び水平にアドレス可能な２次元アレイを含む。概念的には、タイルレジスタはベクトルレジスタに対するものであり、ベクトルレジスタはスカラレジスタに対するものである。タイルレジスタは、スカラデータ要素の２次元アレイを提供し、行列－ベクトル計算又は行列－行列計算に特に効率的である。各タイルレジスタは、その全体において、又はタイルレジスタの垂直若しくは水平スライス（それぞれ、列又は行に対応する）に関してアドレス指定することができる。タイルレジスタを記憶先として提供することによって、後続の算術又は論理処理演算は、結果データ要素を再順序付け又は再配置するための更なる演算を必要とせずに、結果データ要素に基づくことができる。むしろ、適切な行又は列（水平又は垂直タイルスライス）をタイルレジスタから選択することができる。
【0034】
第２のソースデータ要素が１つ以上の更なるソースベクトルレジスタから抽出される方法は、多様に定義され得る。いくつかの構成では、１つ以上の更なるソースベクトルレジスタは、複数のソースベクトルレジスタと同じ数のベクトルレジスタを含み、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出することは、各更なるソースベクトルレジスタのデータ要素位置から第２のソースデータ要素を抽出することを含む。そのような構成では、１つ以上の更なるソースベクトルレジスタは、複数のソースベクトルレジスタと同じ方法で扱われる。したがって、各データ要素位置について、第１のソースデータ要素は、複数のソースベクトルレジスタの各々について１つの要素を含み、要素は、複数のソースベクトルレジスタの各々の同じ位置から抽出される。同様に、各データ要素位置について、第２のソースデータ要素は、１つ以上のソースベクトルレジスタの各々について１つの要素を含み、１つ以上の更なるソースベクトルレジスタの各々から抽出された要素は、１つ以上の更なるソースベクトルレジスタの同じ位置から抽出されている。
【0035】
いくつかの代替構成では、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出することは、各データ要素位置についてソースデータ要素の同じセットを抽出することを含む。そのような構成では、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出する工程を繰り返し実行する必要がない場合がある。むしろ、複数のデータ要素位置の各データ要素位置における合成演算のために使用される抽出は、１回実行することができる。そのような構成では、１つ以上の更なるソースベクトルレジスタの数は、多様に定義され得る。いくつかの構成では、複数の更なるソースベクトルレジスタが定義され得る。他の構成では、１つ以上の更なるソースベクトルレジスタは、単一の更なるソースベクトルレジスタを含む。このアプローチは、より少ないベクトルレジスタを含むよりコンパクトな実装を可能にする。
【0036】
ここで、添付の図面を参照して、特定の例示的な構成を説明する。
【0037】
図１は、本技法の様々な例を具体化できる処理装置１０を概略的に示す。装置はデータ処理回路１２を備え、この回路は、この回路が実行する一連の命令に応答してデータ項目にデータ処理演算を行う。命令は、データ処理装置がアクセスするメモリ１４から取り出され、この目的のために、当業者にはよく知られた様式でフェッチ回路１６が提供される。更に、フェッチ回路１６によって取り出された命令は命令復号回路１８（又は復号回路とも称する）に渡され、命令復号回路１８は、処理回路１２並びにレジスタのセット２０及びロード／ストアユニット２２の構成及び演算の様々な側面を制御するように配置された制御信号を生成する。一般に、データ処理回路１２はパイプライン方式で配置されてもよいが、その詳細は本技法に関連しない。図１が表す一般的な構成は当業者にはよく知られており、更に詳細な説明は、単に簡潔性の理由から免じられる。図１を見て分かるように、レジスタ２０はそれぞれ、複数のデータ要素のための記憶装置を備え、処理回路が指定のレジスタ内の指定のデータ要素にデータ処理演算を適用することができ、又は、指定のレジスタ内の指定のデータ要素グループ（「ベクトル」）にデータ処理演算を適用することができるようになっている。特に、図示されたデータ処理装置は、ベクトル化されたデータ処理演算の性能に関し、特に、レジスタ２０に保持されたデータ要素に関する複素数処理命令の実行に関し、その更なる説明は、いくつかの特定の実施形態を参照して以下により詳細に続く。命令の実行においてデータ処理回路１２が必要とするデータ値、及び、データ処理命令の結果として生成されたデータ値は、ロード／ストアユニット２２によってメモリ１４に書き込まれ、メモリ１４から読み出される。また、一般に、図１のメモリ１４は、典型的には、処理回路が次に実行する一連の所定命令（「プログラム」）の一部として本技法の命令が記憶され得る、コンピュータ可読記憶媒体の例として見ることができることに留意されたい。ただし、処理回路は、ＲＡＭ内、ＲＯＭ内、ネットワークインタフェース経由等、様々な異なるソースからの、そのようなプログラムにアクセスしてもよい。本開示は、処理回路１２が実行することができる様々な新規の命令を説明し、以下の図は、これらの命令の性質、これらの命令の実行をサポートするためのデータ処理回路の変形例等の更なる説明を提供する。
【0038】
図２は、いくつかの例示的な構成による図１の処理回路３０の更なる詳細を概略的に示す。特に、処理回路３０は、複数のソースベクトルレジスタ、すなわち、ソースベクトルレジスタＡ３２及びソースベクトルレジスタＢ３４を備える。処理回路３０はまた、更なるソースベクトルレジスタ３６を備える（いくつかの構成では、更なるソースベクトルレジスタは、１つ以上の更なるソースベクトルレジスタであり得る）。処理回路３０は、復号回路によって生成された制御信号によって制御されて、合成演算４０（Ａ）、４０（Ｂ）、４０（Ｃ）、４０（Ｄ）を実行し、結果データ要素を生成して１つ以上の宛先レジスタに記憶する。合成演算４０（Ａ）、４０（Ｂ）、４０（Ｃ）、４０（Ｄ）はそれぞれ、ソースベクトルレジスタＡ３２及びソースベクトルレジスタＢ３４のデータ要素位置のうちの１つにおけるデータ要素に対して実行される。更に、各合成演算４０（Ａ）、４０（Ｂ）、４０（Ｃ）、４０（Ｄ）は、更なるソースベクトルレジスタ３６の要素に基づく。特に、合成演算４０（Ａ）は、入力として、ソースベクトルレジスタＡ３２からの要素３２（Ａ）と、ソースベクトルレジスタＢ３４からの要素３４（Ａ）と、更なるソースベクトルレジスタ３６からの要素３６（Ｃ）及び３６（Ｄ）とを受け取る。これらの要素は、結果データ要素を生成するために、合成演算４０（Ａ）によって合成される。合成演算４０（Ｂ）は、入力として、ソースベクトルレジスタＡ３２からの要素３２（Ｂ）と、ソースベクトルレジスタＢ３４からの要素３４（Ｂ）と、更なるソースベクトルレジスタ３６からの要素３６（Ｃ）及び３６（Ｄ）とを受け取る。これらの要素は、結果データ要素を生成するために、合成演算４０（Ｂ）によって合成される。合成演算４０（Ｃ）は、入力として、ソースベクトルレジスタＡ３２からの要素３２（Ｃ）と、ソースベクトルレジスタＢ３４からの要素３４（Ｃ）と、更なるソースベクトルレジスタ３６からの要素３６（Ｃ）及び３６（Ｄ）とを受け取る。これらの要素は、結果データ要素を生成するために合成演算４０（Ｃ）によって合成される。合成演算４０（Ｄ）は、入力として、ソースベクトルレジスタＡ３２からの要素３２（Ｄ）と、ソースベクトルレジスタＢ３４からの要素３４（Ｄ）と、更なるソースベクトルレジスタ３６からの要素３６（Ｃ）及び３６（Ｄ）とを受け取る。これらの要素は、結果データ要素を生成するために合成演算４０（Ｄ）によって合成される。
【0039】
図３は、合成演算４０がソース合成演算４４、４６及び中間合成演算４２を含むいくつかの例示的な構成による処理回路４８の詳細を概略的に示す。ソース合成演算４４、４６はそれぞれ、ソースベクトルレジスタＡ３２又はソースベクトルレジスタＢ３４の対応する要素を、更なるソースレジスタ３６の要素と合成する。図示された例において、ソース合成演算４４、４６は、入力として、更なるソースレジスタ３６の２つの要素を受け取る。しかしながら、これは説明のためだけのものであり、ソース合成演算４４、４６はそれぞれ、更なるソースレジスタから要素の任意の同じ又は異なるサブセットを受け取ることができることが当業者には理解されよう。ソース合成演算は、ソースベクトルレジスタＡ３２、ソースベクトルレジスタＢ３４、及び更なるソースベクトルレジスタ３６から抽出されたデータ要素を合成して、中間データ要素を生成する。中間データ要素は中間合成演算４２に供給され、中間合成演算４２の各々は、１つ以上の宛先レジスタに記憶される結果データ要素を生成する。
【0040】
処理回路４８は、ソースベクトルレジスタＡ３２及びソースベクトルレジスタＢ３４の各々における各要素位置について、ソース合成演算４４及び４６と中間合成演算４２とを含む合成演算を実行する。特に、要素位置がソースベクトルレジスタＡ３２内のデータ要素３２（Ａ）及びソースベクトルレジスタＢ３４内のデータ要素３４（Ａ）に対応する最下位位置である場合、ソース合成演算４４（Ａ）は、ソースベクトルレジスタＡ３２のデータ要素３２（Ａ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｃ）及び３６（Ｄ）と合成する。同様に、ソース合成演算４６（Ａ）は、ソースベクトルレジスタＢ３４のデータ要素３４（Ａ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｄ）及び３６（Ｃ）と合成する。ソース合成演算４４（Ａ）及び４６（Ａ）の出力は中間データ要素を生成し、中間データ要素は中間合成演算４２（Ａ）に供給されて、１つ以上の宛先レジスタに記憶される結果データ要素を生成する。
【0041】
同様に、要素位置が、ソースベクトルレジスタＡ３２内のデータ要素３２（Ｂ）及びソースベクトルレジスタＢ３４内のデータ要素３４（Ｂ）に対応する２番目に下位の位置であるとき、ソース合成演算４４（Ｂ）は、ソースベクトルレジスタＡ３２のデータ要素３２（Ｂ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｃ）及び３６（Ｄ）と合成する。同様に、ソース合成演算４６（Ｂ）は、ソースベクトルレジスタＢ３４のデータ要素３４（Ｂ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｄ）及び３６（Ｃ）と合成する。ソース合成演算４４（Ｂ）及び４６（Ｂ）の出力は中間データ要素を生成し、中間データ要素は中間合成演算４２（Ｂ）に供給されて、１つ以上の宛先レジスタに記憶される結果データ要素を生成する。
【0042】
同様に、要素位置が、ソースベクトルレジスタＡ３２内のデータ要素３２（Ｃ）及びソースベクトルレジスタＢ３４内のデータ要素３４（Ｃ）に対応する２番目に上位の位置であるとき、ソース合成演算４４（Ｃ）は、ソースベクトルレジスタＡ３２のデータ要素３２（Ｃ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｃ）及び３６（Ｄ）と合成する。同様に、ソース合成演算４６（Ｃ）は、ソースベクトルレジスタＢ３４のデータ要素３４（Ｃ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｄ）及び３６（Ｃ）と合成する。ソース合成演算４４（Ｃ）及び４６（Ｃ）の出力は中間データ要素を生成し、中間データ要素は中間合成演算４２（Ｃ）に供給されて、１つ以上の宛先レジスタに記憶される結果データ要素を生成する。
【0043】
同様に、要素位置がソースベクトルレジスタＡ３２内のデータ要素３２（Ｄ）及びソースベクトルレジスタＢ３４内のデータ要素３４（Ｄ）に対応する最上位位置である場合、ソース合成演算４４（Ｄ）は、ソースベクトルレジスタＡ３２のデータ要素３２（Ｄ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｃ）及び３６（Ｄ）と合成する。同様に、ソース合成演算４６（Ｄ）は、ソースベクトルレジスタＢ３４のデータ要素３４（Ｄ）を、更なるソースベクトルレジスタ３６からのデータ要素３６（Ｄ）及び３６（Ｃ）と合成する。ソース合成演算４４（Ｄ）及び４６（Ｄ）の出力は中間データ要素を生成し、中間データ要素は中間合成演算４２（Ｄ）に供給されて、１つ以上の宛先レジスタに記憶される結果データ要素を生成する。
【0044】
上述の合成演算は、ソースベクトルレジスタＡ３２及びソースベクトルレジスタＢ内の最下位位置、２番目の最下位位置、２番目の最上位位置、及び最上位位置の各々について別個の合成ユニットによって実行される。しかしながら、合成回路ブロックの単一のセット（例えば、ソース合成要素４４（Ａ）及び４６（Ａ）並びに単一の中間合成演算４２（Ａ））を提供することができ、その入力は、例えば、一連のデマルチプレクサを通して供給することができ、中間合成演算４４（Ａ）の出力は、１つ以上の宛先レジスタの各結果要素位置に多重化され得ることが、当業者によって理解されるであろう。
【0045】
図４Ａは、本技法の様々な構成による、ベクトル合成命令に応答して一連のドット積演算を実行するように構成された処理装置５０の使用を概略的に示す。処理装置５０は、命令を復号し、制御信号を処理回路５４に提供する復号回路５６を備える。処理装置５０は、データベクトルを記憶するために使用される一連のレジスタ５２を更に備える。図示された構成において、データ処理装置５０は、行列－ベクトル乗算に対応する一連のドット積演算を実行するために使用される。特に、データ処理装置５０は、行列５８にベクトル６０を乗算した結果を計算するために使用される。数学的には、この演算は、行列５８の各行とベクトル６０とのドット積を計算するために一連のドット積を実行することによって実行される。
【0046】
行列５８は、行列５８の第１の列がソースベクトルレジスタＡ６２に記憶され、行列５８の第２の列がソースベクトルレジスタＢ６４に記憶されるように、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢ６４を含む複数のソースベクトルレジスタに記憶される。ベクトル６０は、単一の更なるソースベクトルレジスタ６６に記憶される。図示された実施形態において、ベクトル６０の２つの要素は、更なるソースベクトルレジスタ６６の２つの最下位要素として記憶される。しかしながら、これは説明のためだけのものであり、更なるソースベクトルレジスタ内の任意の位置が交換可能に使用され得る（及び任意選択でベクトル合成命令において指定され得る）ことが当業者によって理解されるであろう。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢ６４を含む複数のソースベクトルレジスタ、並びに更なるソースベクトルレジスタは、データ処理装置５０のレジスタ記憶装置にレジスタ５２として記憶されるレジスタである。
【0047】
記憶されたベクトルレジスタ５２を有するデータ処理装置５０は、ベクトル合成命令に応答する。ベクトル合成命令は、復号回路５６によって受信され、処理回路５４に、ソースベクトルレジスタの各データ要素位置について一連の演算を実行させる。この場合、処理回路は、４つのソースベクトルレジスタ位置の各々に対して１つずつ、４つの一連の演算を（任意選択で並列に）実行する。図示された実施形態では、合成演算は、ドット積命令、或いは、ソース合成演算としての乗算演算、及び結果データ要素を生成するための中間合成演算としての累積演算を含む。結果データ要素は、（例えば、ベクトル合成命令において定義されるように）ソースベクトル要素の２倍の幅であり、したがって、結果データ要素のための十分な記憶空間を提供するために２つの宛先ベクトルレジスタを必要とする。この場合、宛先ベクトルレジスタは、結果データ要素６８（Ａ）、６８（Ｂ）を含む結果ベクトルレジスタＡ６８と、結果データ要素７０（Ａ）及び７０（Ｂ）を含む結果ベクトルレジスタＢ７０とを含む。
【0048】
復号回路５６は、処理回路５４を制御して、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ１，１及びＡ１，２を抽出し、更なるソースベクトルレジスタ６６から第２のソースデータ要素ｂ１及びｂ２を抽出することによって結果データ要素６８（Ｂ）を生成する。復号回路５６は更に、計算Ａ１，１ｂ１＋Ａ１，２ｂ２の値が記憶される結果データ要素６８（Ｂ）を生成するためにドット積演算を実行することによって、第１のソースデータ要素と第２のソースデータ要素とを合成するように処理回路５４を制御する。したがって、このデータ要素は、行列５８にベクトル６０を乗算することによって得られる結果行列７２の第１の値を含む。
【0049】
復号回路５６は、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢ６４の対応する位置から要素を抽出するために同じ一連の演算を実行することによって結果データ要素６８（Ａ）、７０（Ｂ）、及び７０（Ａ）を生成するように処理回路５４を制御する。これらの演算は、各ソースベクトルレジスタ位置に対して並列に又は順次に実行され得る。特に、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ２，１及びＡ２，２を抽出し、第１のソース要素と以前に抽出された第２のソース要素とのドット積を実行することによって、処理回路は、Ａ２，１ｂ１＋Ａ２，２ｂ２の値を有する結果ベクトルレジスタＡ６８に記憶された結果データ要素６８（Ａ）を生成することができる。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ３，１及びＡ３，２を抽出し、第１のソース要素と以前に抽出された第２のソース要素とのドット積を実行することによって、処理回路は、Ａ３，１ｂ１＋Ａ３，２ｂ２の値を有する結果ベクトルレジスタＢ７０に記憶された結果データ要素７０（Ｂ）を生成することができる。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ４，１及びＡ４，２を抽出し、第１のソース要素と以前に抽出された第２のソース要素とのドット積を実行することによって、処理回路は、Ａ４，１ｂ１＋Ａ４，２ｂ２の値を有する結果ベクトルレジスタＡ７０に記憶された結果データ要素７０（Ａ）を生成することができる。
【0050】
図４Ｂは、１つ以上の更なるソースベクトルレジスタが２つの更なるソースベクトルレジスタを含む構成を概略的に示す。図示された構成の各々について、１つ以上の更なるソースベクトルレジスタがベクトル合成命令において指定され得ることが、当業者によって理解されよう。図示された構成では、データ処理装置５０は、２つの行列からの要素を合成することに対応する一連のコーミング演算を実行するために使用される。特に、データ処理装置５０は、行列５８に行列６００を乗算した結果を計算するために使用される。数学的には、この演算は、行列５８の各行と行列６００の各行とのドット積を計算するために一連のドット積を実行することによって実行される。
【0051】
行列５８は、行列５８の第１の列がソースベクトルレジスタＡ６２に記憶され、行列５８の第２の列がソースベクトルレジスタＢ６４に記憶されるように、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢ６４を含む複数のソースベクトルレジスタに記憶される。行列６００は、行列６００の第１の列が更なるソースベクトルレジスタＡ６６０に記憶され、行列６００の第２の列が更なるソースベクトルレジスタＢ６７０に記憶されるように、複数の更なるソースベクトルレジスタに記憶される。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢ６４を含む複数のソースベクトルレジスタ、並びに更なるソースベクトルレジスタＡ６６０及び更なるソースベクトルレジスタＢ６７０を含む複数の更なるソースベクトルレジスタは、データ処理装置５０のレジスタ記憶装置にレジスタ５２として記憶される。
【0052】
記憶されたベクトルレジスタ５２を有するデータ処理装置５０は、ベクトル合成命令に応答する。ベクトル合成命令は、復号回路５６によって受信され、処理回路５４に、ソースベクトルレジスタの各データ要素位置について一連の演算を実行させる。この場合、処理回路は、４つのソースベクトルレジスタ位置の各々に対して１つずつ、４つの一連の演算を（任意選択で並列に）実行する。図示された実施形態では、合成演算は、ドット積命令、或いは、ソース合成演算としての乗算演算、及び結果データ要素を生成するための中間合成演算としての累積演算を含む。結果データ要素は、（例えば、ベクトル合成命令において定義されるように）ソースベクトル要素の２倍の幅であり、したがって、結果データ要素のための十分な記憶空間を提供するために２つの宛先ベクトルレジスタを必要とする。この場合、宛先ベクトルレジスタは、結果データ要素６８（Ａ）、６８（Ｂ）を含む結果ベクトルレジスタＡ６８と、結果データ要素７０（Ａ）及び７０（Ｂ）を含む結果ベクトルレジスタＢ７０とを含む。
【0053】
復号回路５６は、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ１，１及びＡ１，２を抽出し、更なるソースベクトルレジスタＡ６６０及び更なるソースベクトルレジスタＢ６７０からそれぞれ第２のソースデータ要素Ｂ１，１及びＢ１，２を抽出することによって結果データ要素６８（Ｂ）を生成するように処理回路５４を制御する。復号回路５６は更に、計算Ａ１，１Ｂ１，１＋Ａ１，２Ｂ１，２の値が記憶される結果データ要素６８（Ｂ）を生成するためにドット積演算を実行することによって、第１のソースデータ要素と第２のソースデータ要素とを合成するように処理回路５４を制御する。したがって、このデータ要素は、行列５８にベクトル６０を乗算することによって得られる結果行列７２の第１の値を含む。
【0054】
復号回路５６は、処理回路５４を制御して、ソースベクトルレジスタＡ６２、ソースベクトルレジスタＢ６４、更なるソースベクトルレジスタＡ６６０、及び更なるソースベクトルレジスタＢ６７０の対応する位置から要素を抽出するために同じ一連の演算を実行することによって結果データ要素６８（Ａ）、７０（Ｂ）、及び７０（Ａ）を生成する。これらの演算は、各ソースベクトルレジスタ位置に対して並列に又は順次に実行され得る。特に、ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ２，１及びＡ２，２を抽出し、第１のソース要素と、更なるソースベクトルレジスタＡ６６０及び更なるソースベクトルレジスタＢ６７０から抽出された第２のソース要素Ｂ２，１及びＢ２，２とのドット積を実行することによって、処理回路は、Ａ２，１Ｂ２，１＋Ａ２，２Ｂ２，２の値を有する結果ベクトルレジスタＡ６８に記憶された結果データ要素６８（Ａ）を生成することができる。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ３，１及びＡ３，２を抽出し、第１のソース要素と、更なるソースベクトルレジスタＡ６６０及び更なるソースベクトルレジスタＢ６７０から抽出された第２のソース要素Ｂ３，１及びＢ３，２とのドット積を実行することによって、処理回路は、Ａ３，１Ｂ３，１＋Ａ３，２Ｂ３，２の値を有する結果ベクトルレジスタＢ７０に記憶された結果データ要素７０（Ｂ）を生成することができる。ソースベクトルレジスタＡ６２及びソースベクトルレジスタＢからそれぞれ第１のソースデータ要素Ａ４，１及びＡ４，２を抽出し、第１のソース要素と、更なるソースベクトルレジスタＡ６６０及び更なるソースベクトルレジスタＢ６７０から抽出された第２のソース要素Ｂ４，１及びＢ４，２とのドット積を実行することによって、処理回路は、Ａ４，１Ｂ４，１＋Ａ４，２Ｂ４，２の値を有する結果ベクトルレジスタＢ７０に記憶された結果データ要素７０（Ａ）を生成することができる。
【0055】
図５は、様々な例示的構成によるデータ処理装置８０のために提供されるレジスタの更なる詳細を概略的に示す。処理装置８０は、上述した復号回路９２及び処理回路９０に加えて、ベクトルレジスタ記憶装置８２及びタイルレジスタ記憶装置８６を備える。ベクトルレジスタ記憶装置８２は、Ｎ個のベクトルレジスタ８４（１）、８４（２）、．．．、８４（Ｎ）を備える。タイルレジスタ記憶装置８６は、タイルレジスタ８８（１）、．．．、８８（Ｍ）を備える。提供されるベクトル及びタイルレジスタの数は、構成に応じて変化し得る。各ベクトルレジスタは複数の要素を含み、ベクトルレジスタベース又はベクトル要素ベースでアドレス指定することができる。タイルレジスタ８８は、要素の２次元アレイとして配置される。各タイルレジスタは、タイルベースで、要素ベースで、又はタイルレジスタの行（水平スライス）若しくは列（垂直スライス）に関してアドレス指定され得る。
【0056】
図６は、本技法の様々な例示的な構成による処理回路の演算を概略的に示す。図示の構成では、合成演算は、乗算演算９６、９８である第１の合成演算と、加算演算１００である第２の合成演算とを含む。処理回路は、ベクトル合成命令に応答して、ソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２を含む複数のソースベクトルレジスタと、更なるソースベクトルレジスタ９４とを合成する。処理回路は、ソースベクトルレジスタ９０、９２の各々と同じサイズの同じ数の要素を含む結果ベクトルレジスタＡ１０２に結果要素を出力するように構成される。演算において、処理回路は、ソースベクトルレジスタＡ９０の要素を更なるソースベクトルレジスタ９４の要素ｂ１と合成するために乗算演算９８を実行し、ソースベクトルレジスタＢ９２の要素を更なるソースベクトルレジスタ９４の要素ｂ２と合成するために乗算演算９６を実行する。乗算演算の対応するセットの結果は、累積演算１００を介して合成されて、結果ベクトルレジスタＡ１０２に記憶される結果データ要素を生成する。
【0057】
図６の処理回路は、それぞれが結果データ要素のうちの１つに関連付けられた（参照番号の末尾の括弧内に含まれる文字によって識別される）４セットのコーミング演算を実行する回路を提供する。最上位（最左）結果データ要素は、乗算演算９６（Ｄ）及び９８（Ｄ）、並びに乗算演算９６（Ｄ）及び９８（Ｄ）の出力を合成するための累積演算１００（Ｄ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の最上位要素から生成される。同様に、結果ベクトルレジスタ１０２の２番目に上位の要素は、乗算演算９６（Ｃ）及び９８（Ｃ）、並びに乗算演算９６（Ｃ）及び９８（Ｃ）の出力を合成するための累積演算１００（Ｃ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の２番目に上位の要素から生成される。同様に、結果ベクトルレジスタ１０２の２番目に下位の要素は、乗算演算９６（Ｂ）及び９８（Ｂ）、並びに乗算演算９６（Ｂ）及び９８（Ｂ）の出力を合成するための累積演算１００（Ｂ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の２番目に下位の要素から生成される。最後に、最下位（右端）結果データ要素は、乗算演算９６（Ａ）及び９８（Ａ）、並びに乗算演算９６（Ａ）及び９８（Ａ）の出力を合成するための累積演算１００（Ａ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の最下位要素から生成される。
【0058】
図７は、様々な例示的な構成による処理回路によって実行される演算の詳細を概略的に示す。図７の処理回路は、図６に関連して説明したものと同一のソース合成演算を含む。図６の中間合成演算は、図６の中間合成演算１００と同一である第１の中間合成演算１００を含む。加えて、図７の処理回路は、図示された実施形態では累積演算である第２の中間合成演算１０４が設けられている。第２の中間合成演算は、第１の中間合成演算１００からの出力を、宛先ベクトルレジスタ１０２内に既に存在するデータ要素の値と合成する。結果ベクトルレジスタ１０２の結果データ要素はそれぞれ、ソースベクトルレジスタ９０、９２のデータ要素と同じサイズである。
【0059】
図７の処理回路は、結果データ要素のうちの１つにそれぞれ関連付けられた４セットのコーミング演算を実行する回路を提供する。最下位結果データ要素は、乗算演算９６（Ｄ）及び９８（Ｄ）、並びに乗算演算９６（Ｄ）及び９８（Ｄ）の出力を合成するための累積演算１００（Ｄ）、並びに累積演算１００（Ｄ）の出力及び結果ベクトルレジスタ１０２内の既存の値を累算する累積演算１０４（Ｄ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の最下位要素から生成される。同様に、結果ベクトルレジスタ１０２の２番目に下位の要素は、乗算演算９６（Ｃ）及び９８（Ｃ）、並びに乗算演算９６（Ｃ）及び９８（Ｃ）の出力を合成するための累積演算１００（Ｃ）、並びに累積演算１００（Ｃ）の出力及び結果ベクトルレジスタ１０２内の既存の値を累算する累積演算１０４（Ｃ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の２番目に下位の要素から生成される。同様に、結果ベクトルレジスタ１０２の２番目に上位の要素は、乗算演算９６（Ｂ）及び９８（Ｂ）、並びに乗算演算９６（Ｂ）及び９８（Ｂ）の出力を合成するための累積演算１００（Ｂ）、並びに累積演算１００（Ｂ）の出力及び結果ベクトルレジスタ１０２内の既存の値を累算する累積演算１０４（Ｂ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の２番目に上位の要素から生成される。最後に、最上位結果データ要素は、乗算演算９６（Ａ）及び９８（Ａ）、並びに乗算演算９６（Ａ）及び９８（Ａ）の出力を合成するための累積演算１００（Ａ）、並びに累積演算１００（Ａ）の出力及び結果ベクトルレジスタ１０２内の既存の値を累算する累積演算１０４（Ａ）を使用して、更なるソースベクトルレジスタ９４の対応する要素と合成されたソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２の最上位要素から生成される。累積演算１００及び１０４、並びに乗算演算９６及び９８は、累積演算１００及び１０４、並びに乗算演算９６及び９８の各々を参照して説明されるような累算及び乗算の工程を実行する、別個の別々の論理ブロック又は単一の合成された回路として提供することができる。更に、スイッチ（デマルチプレクサ）を使用して選択されたソースベクトルレジスタＡ及びソースベクトルレジスタＢからのオペランドと、スイッチ（マルチプレクサ）を使用して宛先レジスタ内の対応する位置に供給される結果データ要素とを用いて上述の工程を順次実行するために、例えば乗算回路９６（Ａ）及び９８（Ａ）並びに累算ユニット１００（Ａ）及び１０４（Ａ）など、累積回路及び乗算回路の単一の完全なセットを設けることができる。
【0060】
図８は、様々な例示的な構成による、処理回路によって実行される演算の詳細を概略的に示す。図８の処理回路は、図６に関連して説明したように、ソース合成演算及び中間合成演算を含む。中間合成演算は、図７に関連して説明した第２の中間合成演算を同様に含むことができる。処理回路は、入力ソースレジスタ９０、９２のデータ要素の２倍の幅の結果データ要素を生成するように構成される。結果データ要素は、宛先レジスタＡ１０６及び宛先レジスタＢ１０８に記憶される。宛先レジスタＡ１０６及び宛先レジスタＢ１０８は、宛先レジスタの数に等しい行の数と、各宛先レジスタ内のデータ要素の数に等しい列の数とを含む結果アレイを形成するように配置される。更に、処理回路は、結果アレイ内の結果データ要素を行優先順序で配置するように構成される。特に、ソースレジスタＢ９２の要素Ａ１，２及びＡ２，２並びにソースレジスタＡ９０の要素Ａ１，１及びＡ２，１に関連付けられた結果データ要素は、宛先レジスタＡ１０６に記憶される。同様に、ソースレジスタＢ９２の要素Ａ３，２及びＡ４，２並びにソースレジスタＡ９０の要素Ａ３，１及びＡ４，１に関連付けられた結果データ要素は、宛先レジスタＢ１０８に記憶される。
【0061】
図９は、様々な例示的な構成による、処理回路によって実行される演算の詳細を概略的に示す。図９の処理回路は、図６及び図８に関連して説明したものと同一のソース合成演算及び中間合成演算を含む。処理回路は、入力ソースレジスタ９０、９２のデータ要素の２倍の幅の結果データ要素を生成するように構成される。結果データ要素は、宛先レジスタＡ１０６及び宛先レジスタＢ１０８に記憶される。宛先レジスタＡ１０６及び宛先レジスタＢ１０８は、宛先レジスタの数に等しい行の数と、各宛先レジスタ内のデータ要素の数に等しい列の数とを含む結果アレイを形成するように配置される。更に、処理回路は、結果アレイ内の結果データ要素を列優先順序で配置するように構成される。特に、ソースレジスタＢ９２の要素Ａ１，２及びＡ３，２並びにソースレジスタＡ９０の要素Ａ１，１及びＡ－３，１に関連付けられた結果データ要素は、宛先レジスタＡ１０６に記憶される。同様に、ソースレジスタＢ９２の要素Ａ２，２及びＡ４，２並びにソースレジスタＡ９０の要素Ａ２，１及びＡ４，１に関連付けられた結果データ要素は、宛先レジスタＢ１０８に記憶される。
【0062】
図１０は、様々な例示的な構成による、処理回路によって実行される演算の詳細を概略的に示す。図１０の処理回路は、図６、図８及び図９に関連して説明したソース合成演算及び中間合成演算と機能的に等価であるソース合成演算及び中間合成演算を含む。いくつかの構成では、図１０の中間合成演算はまた、図７に関して説明された第２の中間合成演算を組み込むように修正され得ることに留意されたい。図１０の処理回路は、ソース合成演算の少なくともサブセットが中間合成演算と並列に実行されるという点で、前述の実施形態とは異なる。特に、ソース合成演算は乗算演算であり、中間合成演算は累積演算である。ソースベクトルレジスタＢ９２に関連付けられたソース合成演算９６は、２つの入力、すなわちソースベクトルレジスタＢ９２からの１つの入力と、更なるソースベクトルレジスタ９４からの１つの入力とを受け取る乗算演算として実行される。ソースベクトルレジスタＡ９０に関連付けられたソース合成演算及び中間合成演算は、それぞれ、融合型乗算累算（ＦＭＡ）ユニット１１０によって並列に実行される。各融合型乗算累算ユニット１１０は、乗算１１２を実行する回路と、累積１１４を実行する回路とを備える。融合型乗算累算ユニット１１０（Ａ）は、ソース合成演算９６（Ａ）及びソースベクトルＡ９０から入力を受け取り、結果データ要素を宛先レジスタＡ１０６に出力する。融合型乗算累算ユニット１１０（Ｂ）は、ソース合成演算９６（Ｂ）及びソースベクトルＡ９０から入力を受け取り、結果データ要素を宛先レジスタＡ１０６に出力する。融合型乗算累算ユニット１１０（Ｃ）は、ソース合成演算９６（Ｃ）及びソースベクトルＡ９０から入力を受け取り、結果データ要素を宛先レジスタＢ１０８に出力する。融合型乗算累算ユニット１１０（Ｄ）は、ソース合成演算９６（Ｄ）及びソースベクトルＡ９０から入力を受け取り、結果データ要素を宛先レジスタＢ１０８に出力する。図示した実施形態では、結果要素は、図８に関連して説明したように、行優先順序で出力される。しかしながら、データ要素は、任意のサイズの結果データ要素を記憶するように構成することもできる宛先レジスタ１０６、１０８に列優先順序で出力することができ、中間合成演算は、結果を宛先レジスタ１０６、１０８に累積する第２の中間合成演算を含むこともできることが当業者には理解されよう。
【0063】
図１１Ａ及び図１１Ｂは、スケーリング演算が実行される本技法による処理装置の詳細を概略的に示す。図１１Ａは、スケーリング値の単一のセットが命令において指定される場合を概略的に示し、図１１Ｂは、スケーリング値の１つのセットが各入力ベクトルレジスタに対して提供される場合を概略的に示す。
【0064】
図１１Ａは、本技法の様々な構成による、処理回路によって実行される演算の詳細を概略的に示す。図示の実施形態では、処理回路は、ソース合成演算及び中間合成演算を含み、ソース合成演算は、加算／減算演算１１６、１１８及び乗算演算１２０、１２２を含むスケーリング演算である。演算は、複数のソースベクトルレジスタ、すなわち、ソースベクトルレジスタＡ９０及びソースベクトルレジスタＢ９２内の各データ要素位置に対して実行される。演算の各セット（参照番号の末尾の括弧内の同じ文字によって識別される）は、複数のソースベクトルレジスタの各々の位置から第１のソースデータ要素を抽出し、更なるソースベクトルレジスタ９４から第２のソースデータ要素を抽出することを含む。演算は、更なるソースベクトルレジスタ９４から抽出された第２のソースデータ要素から第１のスケーリング値（この場合ｂ２）を抽出することを含む。第１のスケーリング値は、第１のソースデータ要素のうちの１つとともに加算／減算ユニット１１６、１１８に入力される。各第１のソースデータ要素は、加算／減算ユニット１１６、１１８による第１のスケーリング値の加算／減算を通じてスケーリングされる。演算は、第２のソースデータ要素（この場合、ｂ１）から第２のスケーリング値を抽出することを更に含む。加算／減算演算１１６、１１８の結果は、乗算ユニット１２０、１２２に供給され、加算／減算演算の結果に第２のスケーリング値を乗算して中間データ要素を生成する。中間データ要素は、乗算ユニット１２０、１２２の出力を合成するために中間合成演算を実行する合成ユニット１２４に供給される。実行される中間合成演算は、本明細書で説明される演算のいずれかであり得る。例えば、中間合成演算は、乗算、累積演算、又は別の数学的若しくは論理的演算であり得る。累積演算１２４からの出力は、宛先レジスタ１０６、１０８に記憶される。
【0065】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ４，２は、加算／減算ユニット１１６（Ｄ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｄ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ４，１は、加算／減算ユニット１１８（Ｄ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｄ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｄ）及び乗算ユニット１２２（Ｄ）によって出力された中間データ要素は、合成演算１２４（Ｄ）を通じて合成されて、宛先レジスタＢ１０８に記憶された結果データ要素
【0066】
【数7】
【0067】
【数8】
【0068】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ３，２は、加算／減算ユニット１１６（Ｃ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｃ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ３，１は、加算／減算ユニット１１８（Ｃ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｃ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｃ）及び乗算ユニット１２２（Ｃ）によって出力された中間データ要素は、合成演算１２４（Ｃ）を通じて合成されて、宛先レジスタＢ１０８に記憶される結果データ要素
【0069】
【数9】
【0070】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ２，２は、加算／減算ユニット１１６（Ｂ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｂ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ２，１は、加算／減算ユニット１１８（Ｂ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｂ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｂ）及び乗算ユニット１２２（Ｂ）によって出力された中間データ要素は、合成演算１２４（Ｂ）を通じて合成されて、宛先レジスタＡ１０８に記憶される結果データ要素
【0071】
【数10】
【0072】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ１，２は、加算／減算ユニット１１６（Ａ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ａ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ１，１は、加算／減算ユニット１１８（Ａ）を使用して第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ａ）を使用して第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ａ）及び乗算ユニット１２２（Ａ）によって出力された中間データ要素は、合成演算１２４（Ａ）を通じて合成されて、宛先レジスタＡ１０８に記憶される結果データ要素
【0073】
【数11】
【0074】
図１１Ａに示される構成では、ソースベクトルレジスタＡ９０及びソースベクトルレジスタＢの各々は、同じ第１のスケーリング値及び同じ第２のスケーリング値によってスケーリングされる。図１１Ｂに示される代替構成では、ソースベクトルレジスタＡ９０は、対応する第１のスケーリング値ｂ４及び対応する第２のスケーリング値ｂ３によってスケーリングされ、ソースベクトルレジスタＢ９２は、対応する第１のスケーリング値ｂ２及び対応する第２のスケーリング値ｂ１によってスケーリングされる。スケーリング値ｂ１，ｂ２、ｂ３、及びｂ４はそれぞれ、更なるソースベクトルレジスタ９４に記憶される。代替構成では、第１のスケーリング値ｂ２及びｂ４は、１つの更なるソースベクトルレジスタに記憶することができ、第２のスケーリング値ｂ１及びｂ３は、異なる更なるソースベクトルレジスタに記憶することができる。他の構成では、４つのスケーリング値の各々を別個のソースベクトルレジスタに記憶することができる。図１１Ｂに示す回路の演算は、図１１Ａに関連して説明した回路と同様である。
【0075】
図１１Ｂでは、ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ４，２は、加算／減算ユニット１１６（Ｄ）を使用して対応する第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｄ）を使用して対応する第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ４，１は、加算／減算ユニット１１８（Ｄ）を使用して対応する第１のスケーリング値ｂ４と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｄ）を使用して対応する第２のスケーリング値ｂ３と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｄ）及び乗算ユニット１２２（Ｄ）によって出力された中間データ要素は、合成演算１２４（Ｄ）を通じて合成されて、宛先レジスタＢ１０８に記憶される結果データ要素
【0076】
【数12】
【0077】
【数13】
【0078】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ３，２は、加算／減算ユニット１１６（Ｃ）を使用して対応する第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｃ）を使用して対応する第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ３，１は、加算／減算ユニット１１８（Ｃ）を使用して対応する第１のスケーリング値ｂ４と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｃ）を使用して対応する第２のスケーリング値ｂ３と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｃ）及び乗算ユニット１２２（Ｃ）によって出力された中間データ要素は、合成演算１２４（Ｃ）を通じて合成されて、宛先レジスタＢ１０８に記憶される結果データ要素
【0079】
【数14】
【0080】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ２，２は、加算／減算ユニット１１６（Ｂ）を使用して対応する第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ｂ）を使用して対応する第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ２，１は、加算／減算ユニット１１８（Ｂ）を使用して対応する第１のスケーリング値ｂ４と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ｂ）を使用して対応する第２のスケーリング値ｂ３と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ｂ）及び乗算ユニット１２２（Ｂ）によって出力された中間データ要素は、合成演算１２４（Ｂ）を通じて合成されて、宛先レジスタＡ１０８に記憶される結果データ要素
【0081】
【数15】
【0082】
ソースベクトルレジスタＡ９０の最下位位置からの要素Ａ１，２は、加算／減算ユニット１１６（Ａ）を使用して対応する第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２０（Ａ）を使用して対応する第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。同様に、ソースベクトルレジスタＢ９２の最下位位置からの要素Ａ１，１は、加算／減算ユニット１１８（Ａ）を使用して対応する第１のスケーリング値ｂ２と合成されて、中間スケーリングされた要素を生成する。中間スケーリングされた要素は、乗算ユニット１２２（Ａ）を使用して対応する第２のスケーリング値ｂ１と合成されて、中間データ要素を生成する。乗算ユニット１２０（Ａ）及び乗算ユニット１２２（Ａ）によって出力された中間データ要素は、合成演算１２４（Ａ）を通じて合成されて、宛先レジスタＡ１０８に記憶される結果データ要素
【0083】
【数16】
【0084】
図１２は、本技法の様々な構成による、処理回路によって実行される演算の更なる詳細を概略的に示す。図１２のベクトル合成演算は、複数のソースベクトルレジスタ１３０及び更なるソースベクトルレジスタ１３２からのデータ要素を合成する。各ソースベクトルレジスタ１３０は、合成回路１３６を使用して更なるソースレジスタ１３２の異なる要素と合成される。この場合、合成演算は乗算演算であり、中間データ要素１３４をもたらす。ソースベクトルレジスタＡ１３０（Ａ）は、合成回路１３６（Ａ）を使用して更なるソースベクトルレジスタ１３２の最上位（最左）要素によって乗算されて、中間データ要素１３４（Ａ）を生成する。ソースベクトルレジスタＢ１３０（Ｂ）は、合成回路１３６（Ｂ）を使用して更なるソースベクトルレジスタ１３２の２番目に上位の要素によって乗算されて、中間データ要素１３４（Ｂ）を生成する。ソースベクトルレジスタＣ１３０（Ｃ）は、合成回路１３６（Ｃ）を使用して、更なるソースベクトルレジスタ１３２の２番目に下位の要素によって乗算されて、中間データ要素１３４（Ｃ）を生成する。ソースベクトルレジスタＤ１３０（Ｄ）は、合成回路１３６（Ｄ）を使用して更なるソースベクトルレジスタ１３２の最下位（右端）要素によって乗算されて、中間データ要素１３４（Ｄ）を生成する。中間データ要素は、複数のソースベクトルレジスタの要素と同じ幅の要素であってもよく、又はソースデータ要素よりも広くてもよい。
【0085】
中間データ要素１３４は、中間合成回路１４０を使用して合成される。図示の実施形態では、合成演算は累積演算である。中間合成回路１４０（Ａ）は、中間データ要素１３４の各セットの最上位要素を合成して、結果データ要素１４２（Ａ）を生成する。中間合成回路１４０（Ｂ）は、中間データ要素１３４の各セットの２番目に上位の要素を合成して、結果データ要素１４２（Ｂ）を生成する。中間合成回路１４０（Ｃ）は、中間データ要素１３４の各セットの２番目に下位の要素を合成して、結果データ要素１４２（Ｃ）を生成する。中間合成回路１４０（Ｄ）は、中間データ要素の各セットの最下位要素を合成して、結果データ要素１４２（Ｄ）を生成する。このようにして生成された結果データ要素は、ソースベクトルレジスタ１３０及び更なるソースベクトルレジスタ１３２内の同じ要素位置の要素から形成されるベクトル間で実行される一連のドット積演算に対応する。結果データ要素は、ベクトルレジスタのアレイ又は１つ以上のタイルレジスタの水平又は垂直スライスのアレイであり得る結果アレイ１４２に記憶される。
【0086】
図１３は、一連の命令に応答して処理装置によって実行される一連の工程を概略的に示す。フローは工程Ｓ１００から始まり、ここで次の命令が復号回路によって受信される。次に、フローは工程Ｓ１０２に進み、受信された命令が、複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令であるかどうかが判定される。命令がベクトル合成命令でないと判定された場合、次の命令を待つためにフローが工程Ｓ１００に戻る前に、命令は、特定の命令及びそれが属する命令セットアーキテクチャの要件に基づいて復号回路によって発行される。工程Ｓ１０２において、命令がベクトル合成命令であると判定された場合、フローは工程Ｓ１０４に進み、ソースベクトルの各位置ｉについて、一連の工程が（任意選択で並列に）実行される。フローは（各位置ｉについて）工程Ｓ１０６に進み、複数のソースベクトルレジスタのそれぞれの位置ｉから第１のソースデータ要素が抽出される。次いで、フローは工程Ｓ１０８に進み、第２のソースデータ要素が１つ以上の更なるソースベクトルレジスタから抽出される。次に、フローは工程Ｓ１１０に進み、合成演算が実行されて結果データ要素が生成される。合成演算は、第１のソースデータ要素及び第２のソースデータ要素の各データ要素を合成することを含む。次に、フローは工程Ｓ１１２に進み、結果データ要素が１つ以上の宛先ベクトルレジスタの位置ｉに記憶される。次に、方法は工程Ｓ１００に戻り、次の命令を待つ。
【0087】
図１４は、使用され得るシミュレータ実施態様を示す。上記の実施形態は、当該技法をサポートする特定の処理ハードウェアを動作させる装置及び方法の点において本発明を実装しているが、コンピュータプログラムの使用によって実装される本明細書に記載の実施形態による命令実行環境を提供することも可能である。このようなコンピュータプログラムは、コンピュータプログラムがハードウェアアーキテクチャのソフトウェアベースの実装形態を提供する限り、シミュレータと称されることがよくある。様々なシミュレータコンピュータプログラムは、エミュレータ、仮想マシン、モデル、及び動的バイナリトランスレータを含むバイナリトランスレータを含む。典型的には、シミュレータ実装は、ホストハードウェア５１５で実行することができ、ホストハードウェア５１５は、任意選択的に、ホストオペレーティングシステム（ホストＯＳ）５１０を実行し、ホストオペレーティングシステム５１０は、シミュレータプログラム５０５をサポートする。いくつかの配置では、ハードウェアと提供されている命令実行環境との間に複数のレイヤのシミュレーションがあってもよく、及び／又は、同じホストプロセッサ上に提供されている複数の異なる命令実行環境があってもよい。歴史的に、強力なプロセッサが、合理的な速度で実行されるシミュレータ実装形態を提供するのに必要とされてきたが、このようなアプローチは、互換性又は再使用の理由から別のプロセッサにネイティブなコードを実行することが望まれるようなときなど一定の状況では、正当化され得る。例えば、シミュレータ実装形態は、ホストプロセッサハードウェアによってサポートされていない追加の機能性を有する命令実行環境を提供し得るか、又は典型的には異なるハードウェアアーキテクチャに関連付けられた命令実行環境を提供し得る。シミュレーションの概要は、「Ｓｏｍｅ Ｅｆｆｉｃｉｅｎｔ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｉｍｕｌａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ」、Ｒｏｂｅｒｔ Ｂｅｄｉｃｈｅｋ、１９９０年冬ＵＳＥＮＩＸ Ｃｏｎｆｅｒｅｎｃｅ、５３～６３頁に記載されている。
【0088】
これまで特定のハードウェア構成又は機能を参照して実施形態を説明してきたが、その点で同等の機能が、シミュレーションされた実施形態では適切なソフトウェア構成又は機能によって提供されてもよい。例えば、特定の回路構成は、シミュレーションされた実施形態で、コンピュータプログラムロジックとして実装されてもよい。同様に、レジスタ又はキャッシュなどのメモリハードウェアは、シミュレーションされた実施形態で、ソフトウェアのデータ構造として実装されてもよい。前述の実施形態で参照されているハードウェア要素のうちの１つ以上がホストハードウェア（例えば、ホストプロセッサ７３０）に存在する配置では、いくつかのシミュレーションされた実施形態は、好適な場合、ホストハードウェアを使用し得る。
【0089】
シミュレータプログラム５０５は、コンピュータ可読記憶媒体（非一時的媒体であってもよい）に記憶されてもよく、シミュレータプログラム５０５によってモデル化されているハードウェアアーキテクチャのアプリケーションプログラムインタフェースと同じプログラムインタフェース（命令実行環境）をターゲットコード５００に提供する。シミュレータプログラム５０５は、命令を復号する復号論理５２０と、命令によって指定されたベクトル処理演算を、入力データベクトル内のそれぞれの位置に複数の入力データ項目を含む入力データベクトルに選択的に適用する処理論理５３０とを備える。復号論理５２０は、複数のデータ要素位置内のソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理論理５３０に、複数のデータ要素位置の各データ要素位置について各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、結果データ要素を生成するために合成演算を実行するようにさせる制御信号を生成するように構成され、結果データ要素は、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって計算され、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶する。したがって、前述の複素数処理命令を含む、ターゲットコード５００のプログラム命令は、シミュレータプログラム５０５を使用する命令実行環境内から実行されてもよく、その結果、上述の装置のハードウェア特性を実際には有していないホストハードウェア５１５が、これらの特性をエミュレーションできる。
【0090】
要約すると、処理装置、方法及びコンピュータプログラムが提供される。装置は、命令を復号する復号回路と、命令によって指定されたベクトル処理演算を適用する処理回路とを備える。復号回路は、複数のデータ要素位置にソースデータ要素をそれぞれ含む複数のソースベクトルレジスタ、１つ以上の更なるソースベクトルレジスタ、及び１つ以上の宛先レジスタを指定するベクトル合成命令に応答して、処理回路に、各データ要素位置について、各ソースベクトルレジスタのデータ要素位置から第１のソースデータ要素を抽出し、１つ以上の更なるソースベクトルレジスタから第２のソースデータ要素を抽出し、第１のソースデータ要素及び第２のソースデータ要素の各要素を合成することによって結果データ要素を生成し、結果データ要素を１つ以上の宛先レジスタのデータ要素位置に記憶するようにさせるために構成される。
【0091】
本出願において、「～ように構成された（configured to...）」という用語は、装置の要素が、定義された動作を実施することが可能である構成を有することを意味するために使用される。この文脈において、「構成」とは、ハードウェア又はソフトウェアの配設又は相互接続の方法を意味する。例えば、装置は、定義された動作を提供する専用ハードウェアを有し得るか、又はプロセッサ若しくは他の処理デバイスが、機能を実行するようにプログラムされ得る。「ように構成された」は、装置要素が、定義された動作を提供するために何らかの変更がなされる必要があることを意味しない。
【0092】
本明細書では例示的な実施形態について添付の図面を参照して詳細に説明してきたが、理解されるように、本発明はそれらと寸分違わない実施形態に制限されるのではなく、また、添付の特許請求の範囲に定める本発明の範囲及び精神から逸脱することなく、当業者によって様々な変更、追加、及び修正を行うことができる。例えば、従属請求項の特徴の様々な組み合わせは、本発明の範囲から逸脱することなく、独立請求項の特徴でなされ得る。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【国際調査報告】