知財求人 - 知財ポータルサイト「IP Force」
特表2024-524805量子状態準備回路の生成、及び量子状態準備方法、装置、並びに量子チップ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-09
(54)【発明の名称】量子状態準備回路の生成、及び量子状態準備方法、装置、並びに量子チップ
(51)【国際特許分類】
G06N 10/20 20220101AFI20240702BHJP
【ＦＩ】
G06N10/20
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023554051
(86)(22)【出願日】2023-04-07
(85)【翻訳文提出日】2023-09-05
(86)【国際出願番号】 CN2023086794
(87)【国際公開番号】W WO2023221680
(87)【国際公開日】2023-11-23
(31)【優先権主張番号】202210542256.X
(32)【優先日】2022-05-18
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517392436
【氏名又は名称】▲騰▼▲訊▼科技（深▲セン▼）有限公司
【氏名又は名称原語表記】ＴＥＮＣＥＮＴ ＴＥＣＨＮＯＬＯＧＹ （ＳＨＥＮＺＨＥＮ） ＣＯＭＰＡＮＹ ＬＩＭＩＴＥＤ
【住所又は居所原語表記】３５／Ｆ，Ｔｅｎｃｅｎｔ Ｂｕｉｌｄｉｎｇ，Ｋｅｊｉｚｈｏｎｇｙｉ Ｒｏａｄ，Ｍｉｄｗｅｓｔ Ｄｉｓｔｒｉｃｔ ｏｆ Ｈｉ－ｔｅｃｈ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100150197
【弁理士】
【氏名又は名称】松尾 直樹
(72)【発明者】
【氏名】袁 佩
(72)【発明者】
【氏名】▲張▼ ▲勝▼誉
(57)【要約】
本願は、量子状態準備回路の生成方法、装置、量子チップ、電子機器、記憶媒体、及びコンピュータプログラム製品に関する。該方法は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートを第１ターゲット子ノード量子ビットに作用させるステップ（７０２、及び７０４）と、２量子ビット位相シフトゲートを子ノード量子ビットの間に作用させるステップ（７０６）と、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させるステップ（７０８）と、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで反復して実行するステップ（７１０）と、経路制限下での２量子ビット位相シフトゲートをリーフノード量子ビットの間に作用させ、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、量子状態準備回路を得るステップ（７１２、及び７１４）と、を含む。
【特許請求の範囲】
【請求項1】
量子状態準備回路の生成装置であって、前記装置は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられる量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられる反転ゲート作用モジュールと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられる位相シフトゲート作用モジュールと、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられるスワップゲート作用モジュールであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、スワップゲート作用モジュールと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに戻って実行することに用いられる反復モジュールと、
前記経路制限下での２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ前記１量子位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられるリーフノード作用モジュールと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる組み合わせモジュールと、を含むことを特徴とする量子状態準備回路の生成装置。
【請求項2】
前記量子ゲート取得モジュールは、さらに、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得することと、前記１量子ビットゲート、及び前記経路制限下での制御ＮＯＴゲートに基づいて組み合わせて前記２量子ビットスワップゲート、及び前記経路制限下での２量子ビット位相シフトゲートを形成することと、に用いられることを特徴とする請求項１に記載の装置。
【請求項3】
前記ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数であることを特徴とする請求項１１に記載の装置。
【請求項4】
前記装置は、前記ｎが１であるときに、二分木制限下での３つの量子ビットを決定することと、前記１量子ビット反転ゲートを前記３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて前記３つの量子ビットに対応する量子状態準備回路を形成することと、に用いられる生成モジュールをさらに含むことを特徴とする請求項３に記載の装置。
【請求項5】
前記反転ゲートサブ回路の回路深さは１であり、前記位相シフトゲートサブ回路の回路深さは０（１）であり、前記スワップゲートサブ回路の回路深さは３であり、前記リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、前記１量子ビット位相シフトサブ回路の回路深さは１であり、前記装置は、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、前記量子状態準備回路の回路深さを決定することに用いられる回路深さ決定モジュールをさらに含み、ここで、前記回路深さは０（ｎ）であることを特徴とする請求項３に記載の装置。
【請求項6】
前記第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、前記反転ゲート作用モジュールは、さらに、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得ることに用いられ、
前記スワップゲート作用モジュールは、さらに、前記２量子ビットスワップゲートを前記第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得ることに用いられることを特徴とする請求項１に記載の装置。
【請求項7】
前記第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、前記反転ゲート作用モジュールは、さらに、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得ることに用いられ、
前記スワップゲート作用モジュールは、さらに、前記２量子ビットスワップゲートを前記第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得ることに用いられることを特徴とする請求項１に記載の装置。
【請求項8】
前記装置は、ターゲットデータベクトルを取得することと、前記ターゲットデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を得ることと、予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得ることと、に用いられる量子状態準備モジュールをさらに含むことを特徴とする請求項１に記載の装置。
【請求項9】
前記装置は、推奨プリファレンスデータベクトルを取得することと、前記推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得ることと、予め設定された初期量子状態を前記推奨量子状態準備回路に入力して量子状態準備を行い、前記推奨プリファレンスデータベクトルに対応する量子状態を得ることと、前記推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、前記ターゲット量子状態に基づいて量子測定を行い、前記推奨プリファレンスデータベクトルに対応する推奨結果を得ることと、に用いられる量子推奨モジュールをさらに含むことを特徴とする請求項１に記載の装置。
【請求項10】
量子状態準備装置であって、前記装置は、ターゲットデータベクトルを取得し、前記ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられるターゲット量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、前記ターゲット１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられるターゲット反転ゲート作用モジュールと、
前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられるターゲット位相シフトゲート作用モジュールと、
前記ターゲット２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられるターゲットスワップゲート作用モジュールであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ターゲットスワップゲート作用モジュールと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられるターゲット反復モジュールと、
前記経路制限下でのターゲット２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つ前記ターゲット１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられるターゲットリーフノード作用モジュールと、
前記ターゲット反転ゲートサブ回路、前記ターゲット位相シフトゲートサブ回路、前記ターゲットスワップゲートサブ回路、前記ターゲットリーフ位相シフトゲートサブ回路、及び前記ターゲット１量子ビット位相シフトサブ回路を組み合わせて前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられるターゲット組み合わせモジュールと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する１進符号化された量子状態を得ることに用いられる準備モジュールと、を含むことを特徴とする量子状態準備装置。
【請求項11】
電子機器によって実行される量子状態準備回路の生成方法であって、前記方法は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
前記経路制限下での２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含むことを特徴とする量子状態準備回路の生成方法。
【請求項12】
２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得する前記ステップは、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得するステップと、
前記１量子ビットゲート、及び前記経路制限下での制御ＮＯＴゲートに基づいて組み合わせて前記２量子ビットスワップゲート、及び前記経路制限下での２量子ビット位相シフトゲートを形成するステップと、を含むことを特徴とする請求項１１に記載の方法。
【請求項13】
前記ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数であることを特徴とする請求項１１に記載の方法。
【請求項14】
前記方法は、前記ｎが１であるときに、二分木制限下での３つの量子ビットを決定するステップと、
前記１量子ビット反転ゲートを前記３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて前記３つの量子ビットに対応する量子状態準備回路を形成するステップと、をさらに含むことを特徴とする請求項１３に記載の方法。
【請求項15】
前記反転ゲートサブ回路の回路深さは１であり、前記位相シフトゲートサブ回路の回路深さは０（１）であり、前記スワップゲートサブ回路の回路深さは３であり、前記リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、前記１量子ビット位相シフトサブ回路の回路深さは１であり、前記方法は、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、前記量子状態準備回路の回路深さを決定するステップであって、ここで、前記回路深さは０（ｎ）である、ステップをさらに含むことを特徴とする請求項１３に記載の方法。
【請求項16】
前記第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る前記ステップは、
前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得るステップを含み、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る前記ステップは、
前記２量子ビットスワップゲートを前記第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得るステップを含むことを特徴とする請求項１１に記載の方法。
【請求項17】
前記第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る前記ステップは、
前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得るステップを含み、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る前記ステップは、
前記２量子ビットスワップゲートを前記第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得るステップを含むことを特徴とする請求項１１に記載の方法。
【請求項18】
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成する前記ステップの後に、ターゲットデータベクトルを取得するステップと、
前記ターゲットデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を得るステップと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得るステップと、をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項19】
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成する前記ステップの後に、推奨プリファレンスデータベクトルを取得するステップと、
前記推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得るステップと、
予め設定された初期量子状態を前記推奨量子状態準備回路に入力して量子状態準備を行い、前記推奨プリファレンスデータベクトルに対応する量子状態を得るステップと、
前記推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、前記ターゲット量子状態に基づいて量子測定を行い、前記推奨プリファレンスデータベクトルに対応する推奨結果を得るステップと、をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項20】
量子状態準備方法であって、前記方法は、ターゲットデータベクトルを取得し、前記ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、前記ターゲット１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
前記ターゲット２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
前記経路制限下でのターゲット２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つ前記ターゲット１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
前記ターゲット反転ゲートサブ回路、前記ターゲット位相シフトゲートサブ回路、前記ターゲットスワップゲートサブ回路、前記ターゲットリーフ位相シフトゲートサブ回路、及び前記ターゲット１量子ビット位相シフトサブ回路を組み合わせて前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得るステップと、を含むことを特徴とする量子状態準備方法。
【請求項21】
量子状態準備回路を含む量子チップであって、前記量子状態準備回路は、請求項１～１０のいずれか一項に記載の量子状態準備回路の生成方法により実現されることを特徴とする量子チップ。
【請求項22】
メモリと、プロセッサとを含み、前記メモリには、コンピュータ可読命令が記憶されている電子機器であって、前記プロセッサは、前記コンピュータ可読命令を実行するときに請求項１～１０のいずれか一項に記載の方法のステップを実現することを特徴とする電子機器。
【請求項23】
コンピュータ可読命令が記憶されているコンピュータ可読記憶媒体であって、前記コンピュータ可読命令がプロセッサによって実行されるときに請求項１～１０のいずれか一項に記載の方法のステップを実現することを特徴とするコンピュータ可読記憶媒体。
【請求項24】
コンピュータ可読命令を含むコンピュータプログラム製品であって、該コンピュータ可読命令がプロセッサによって実行されるときに請求項１～１０のいずれか一項に記載の方法のステップを実現することを特徴とするコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、量子技術分野に関し、特に量子状態準備回路の生成、及び量子状態準備方法、装置、量子チップ、電子機器、記憶媒体、並びにコンピュータプログラム製品に関する。
【0002】
本願は、２０２２年５月１８日に中国特許局に提出された、出願番号が第２０２２１０５４２２５６Ｘ号であり、出願の名称が「量子状態準備回路の生成、及び量子状態準備方法、装置、並びに量子チップ」である中国特許出願の優先権を主張し、その全内容が引用により本願に組み込まれている。
【背景技術】
【0003】
量子技術の発展に伴い、量子状態準備技術が出現し、古典的なデータを量子状態にロードするという過程は、量子状態準備と呼ばれている。量子システムにおいては、量子のデコヒーレンスによって、もし量子回路の深さが深過ぎると、量子回路が古典的な回路に退化し得る。実際の量子機器において、量子ビットの空間的配列、又は、他の原因によって、量子ビット間の相互作用が制限される可能性があり得る。従って、量子状態準備回路において、ＣＮＯＴゲート（２量子ビットゲート）が作用できる量子ビットは、具体的な物理機器の制限を受ける。
【0004】
現状では、回路制限下で従来の量子状態準備回路を直接改良すると、回路深さが大幅に上昇し得る。
【発明の概要】
【発明が解決しようとする課題】
【0005】
これに基づいて、上記技術的問題に対して、回路深さを効果的に低減させることができる量子状態準備回路の生成、及び量子状態準備方法、装置、量子チップ、電子機器、記憶媒体、並びにコンピュータプログラム製品を提供する必要がある。
【課題を解決するための手段】
【0006】
一態様では、本願は、量子状態準備回路の生成方法を提供する。前記方法は、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含む。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含む。
【0007】
別の態様では、本願は、量子状態準備回路の生成装置をさらに提供する。前記装置は、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられる量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられる反転ゲート作用モジュールと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられる位相シフトゲート作用モジュールと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられるスワップゲート作用モジュールであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、スワップゲート作用モジュールと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することに用いられる反復モジュールと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられるリーフノード作用モジュールと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる組み合わせモジュールと、を含む。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられる量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられる反転ゲート作用モジュールと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられる位相シフトゲート作用モジュールと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられるスワップゲート作用モジュールであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、スワップゲート作用モジュールと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することに用いられる反復モジュールと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられるリーフノード作用モジュールと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる組み合わせモジュールと、を含む。
【0008】
別の態様では、本願は、量子状態準備回路を含む量子チップをさらに提供し、前記量子状態準備回路は、量子状態準備回路の生成方法により実現され、前記量子状態準備回路の生成方法は、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含むことを特徴とする。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含むことを特徴とする。
【0009】
別の態様では、本願は、電子機器をさらに提供する。前記電子機器は、メモリと、プロセッサとを含み、前記メモリには、コンピュータ可読命令が記憶されており、前記プロセッサは、前記コンピュータ可読命令を実行するときに、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
【0010】
別の態様では、本願は、コンピュータ可読記憶媒体をさらに提供する。前記コンピュータ可読記憶媒体において、コンピュータ可読命令が記憶されており、前記コンピュータ可読命令がプロセッサによって実行されるときに、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
【0011】
別の態様では、本願は、コンピュータプログラム製品をさらに提供する。前記コンピュータプログラム製品は、コンピュータ可読命令を含み、該コンピュータ可読命令がプロセッサによって実行されるときに、
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を実現する。
【0012】
前記量子状態準備回路の生成方法、装置、量子チップ、電子機器、記憶媒体、及びコンピュータプログラム製品は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ことと、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することと、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することと、により、量子状態準備回路の回路深さを効果的に低減させることができ、更に量子状態準備の時間を効果的に低減させ、量子計算の動作効率を向上させることができる。
【0013】
一態様では、本願は、量子状態準備方法を提供する。前記方法は、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を含む。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を含む。
【0014】
別の態様では、本願は、量子状態準備装置をさらに提供する。前記装置は、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられるターゲット量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられるターゲット反転ゲート作用モジュールと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられるターゲット位相シフトゲート作用モジュールと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられるターゲットスワップゲート作用モジュールであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ターゲットスワップゲート作用モジュールと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられるターゲット反復モジュールと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられるターゲットリーフノード作用モジュールと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられるターゲット組み合わせモジュールと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることに用いられる準備モジュールと、を含む。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられるターゲット量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられるターゲット反転ゲート作用モジュールと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられるターゲット位相シフトゲート作用モジュールと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられるターゲットスワップゲート作用モジュールであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ターゲットスワップゲート作用モジュールと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられるターゲット反復モジュールと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられるターゲットリーフノード作用モジュールと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられるターゲット組み合わせモジュールと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることに用いられる準備モジュールと、を含む。
【0015】
別の態様では、本願は、量子状態準備回路を含む量子チップをさらに提供し、前記量子状態準備回路は、量子状態準備回路の生成方法により実現され、前記量子状態準備回路の生成方法は、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を含むことを特徴とする。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を含むことを特徴とする。
【0016】
別の態様では、本願は、電子機器をさらに提供する。前記電子機器は、メモリと、プロセッサとを含み、前記メモリには、コンピュータ可読命令が記憶されており、前記プロセッサは、前記コンピュータ可読命令を実行するときに、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
【0017】
別の態様では、本願は、コンピュータ可読記憶媒体をさらに提供する。前記コンピュータ可読記憶媒体において、コンピュータ可読命令が記憶されており、前記コンピュータ可読命令がプロセッサによって実行されるときに、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
【0018】
別の態様では、本願は、コンピュータプログラム製品をさらに提供する。前記コンピュータプログラム製品は、コンピュータ可読命令を含み、該コンピュータ可読命令がプロセッサによって実行されるときに、
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得るステップと、を実現する。
【発明の効果】
【0019】
上記量子状態準備方法、装置、量子チップ、電子機器、記憶媒体、及びコンピュータプログラム製品は、ターゲットデータベクトルに対応するターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することと、次にターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを使用して二分木制限下でのターゲット量子ビットセットによりターゲットデータベクトルに対応するターゲット量子状態準備回路を生成することと、ターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートの回路深さを二分木制限下でのターゲット量子ビットに作用させることであって、該二分木制限下での経路制限は、いずれも交差しない、ことと、により、得られた量子状態準備回路の回路深さを著しく低減させることができ、それによって量子状態準備回路の回路深さを効果的に低減させることができる。次に、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得る、すなわち、回路深さを低減させたターゲット量子状態準備回路を使用して量子状態を準備することで、量子状態準備の時間を効果的に低減させ、量子計算の動作効率を向上させることができ、それによって量子状態の準備効率を向上させる。
【0020】
本願の実施例における技術的解決手段をより明確に説明するために、以下、実施例の記述に使用される必要がある図面を簡単に紹介する。明らかなように、以下の記述における図面は、単に本願のいくつかの実施例であり、当業者であれば、創造的な労働をしない前提において、さらにこれらの図面に基づき他の図面を取得することができる。
【図面の簡単な説明】
【0021】
【図1】１つの実施例における量子状態準備回路の生成方法の応用環境図である。
【図2】１つの実施例における量子回路の二分木制限の模式図である。
【図3】１つの実施例におけるｎ－量子ビット回路のｎ－経路制限の模式図である。
【図4】１つの実施例における２量子ビットスワップゲート［数１］の回路実現の模式図である。
【図5】１つの実施例における２量子ビット回転ゲート［数２］の回路実現の模式図である。
【図6】１つの実施例におけるＣＮＯＴゲート［数３］の経路制限下での回路実現の模式図である。
【図7】１つの実施例における量子状態準備回路の生成方法のプロセス模式図である。
【図8】１つの実施例における３つの量子ビットの量子状態準備回路を生成するプロセス模式図である。
【図9】１つの実施例におけるターゲットデータベクトルに対応する量子状態を得るプロセス模式図である。
【図10】１つの実施例における量子推奨のプロセス模式図である。
【図11】１つの実施例における量子状態準備方法のプロセス模式図である。
【図12】１つの具体的な実施例における量子状態準備回路を生成する模式図である。
【図13】１つの実施例における量子状態準備回路の生成装置の構造ブロック図である。
【図14】１つの実施例における量子状態準備装置の構造ブロック図である。
【図15】１つの実施例における電子機器の内部構造図である。
【0022】
【数1】
【数2】
【数3】
【発明を実施するための形態】
【0023】
本願の目的、技術的解決手段、及び利点をより明確で明瞭にするために、以下、図面、及び実施例を参照しながら本願を更に詳細に説明する。理解すべきである点として、ここでは、記述される具体的な実施例は、単に本願を解釈するために用いられ、本願を限定することに用いられるものではない。
【0024】
本願の実施例が提供する量子状態準備回路の生成方法は、図１に示す応用環境に応用できる。ここで、電子機器１０２は、ネットワークにより量子チップ１０４と通信する。データ記憶システムは、電子機器１０２が処理する必要があるデータを記憶できる。データ記憶システムは、電子機器１０２において集積されてもよく、クラウドにおいて、又は、他のネットワークサーバにおいて配置されてもよい。電子機器１０２は、量子状態準備回路１０４２を生成することに用いることができ、電子機器１０２は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得する。電子機器１０２は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る。電子機器１０２は、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得る。電子機器１０２は、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る。第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである。電子機器１０２は、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行する。電子機器１０２は、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得る。電子機器１０２は、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路１０４２を形成する。量子状態準備回路１０４２に基づき最終的に量子チップ１０４を制作することができる。
【0025】
ここで、電子機器１０２は、量子状態準備回路１０４２を制作することに用いられる工業化されたスマート機器であってもよく、例えば、フォトエッチング機器、ロボットアーム、及び工業生産に必要な他の機器である。量子状態準備回路１０４２を利用して量子チップ１０４を制作した後に、該量子チップ１０４を、スマートフォン、タブレットパソコン、ノートパソコン、デスクトップコンピュータ、スマートスピーカー、スマートウォッチ、モノのインターネット機器、及びポータブルウェアラブル機器を含む様々なスマート端末上に集積することができ、モノのインターネット機器は、スマートスピーカー、スマートテレビ、スマートエアコン、及びスマート車載機器等であってもよい。ポータブルウェアラブル機器は、スマートウォッチ、スマートバンド、及びヘッドマウント機器等であってもよい。
【0026】
本願の実施例を更に詳細に説明する前に、本願の実施例における関連の名詞、用語、記号、関連のパラメータ、及び基本的な量子ゲートを説明する。本願の実施例における関連の名詞、及び用語は、以下の解釈に適用される。
【0027】
（１）量子計算（Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔａｔｉｏｎ）：量子状態の重ね合わせ、及びもつれ等の性質を利用して計算タスクを迅速に完了する一種の計算方式である。
【0028】
（２）量子ビット（Ｑｕｂｉｔ）：量子情報の搬送形式である。
【0029】
（３）量子回路（Ｑｕａｎｔｕｍ Ｃｉｒｃｕｉｔ）：一種の量子計算モデルであり、一連の量子ゲートシーケンスからなり、且つ量子ゲートによって計算を完了する。
【0030】
（４）量子チップ（ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ ｑｕａｎｔｕｍ ｃｈｉｐ）：量子コンピュータの中央プロセッサである。該量子コンピュータは、量子力学の重ね合わせ原理、及び量子もつれを利用して計算する一種の機械であり、比較的高い並行処理能力を有し、古典的なコンピュータで計算され難いいくつかの問題を解決することができる。
【0031】
（５）本願に係る基本的な記号：［ｎ］０は、集合｛０，１，…，ｎ｝を表す。Ｆ２は、バイナリフィールドを表す。［数４］は、空文字列を表す。任意のｘ∈｛０，１｝ｎについて、ｅｘは、番号ｘの要素が１、他の要素が０のベクトルを表す。任意の量子ビットの番号ｉについて、｜ψ＞ｉは、量子状態｜ψ＞が量子ビットｉにおける量子状態であることを表す。
【0032】
【数4】
【0033】
（６）本願に係る基本的な量子ゲート：二分木制限下での量子回路の構造をよりよく記述するために、本願はまずいくつかの基本的な量子ゲートを説明する。
【0034】
１量子ビット反転ゲートＸは、｜０＞→｜１＞，｜１＞→｜０＞と定義される。
【0035】
任意の実数θ∈Ｒについて、１ビット量子ゲートＲ（θ）、及びＲｙ（θ）は、それぞれ
Ｒ（θ）：｜０＞→｜０＞，｜１＞→ｅｉθ｜１＞，
Ｒｙ（θ）：｜０＞→ｃｏｓ（θ／２）｜０＞＋ｓｉｎ（θ／２）｜１＞，｜１＞→－ｓｉｎ（θ／２）｜０＞＋ｃｏｓ（θ／２）｜１＞と定義される。
Ｒ（θ）：｜０＞→｜０＞，｜１＞→ｅｉθ｜１＞，
Ｒｙ（θ）：｜０＞→ｃｏｓ（θ／２）｜０＞＋ｓｉｎ（θ／２）｜１＞，｜１＞→－ｓｉｎ（θ／２）｜０＞＋ｃｏｓ（θ／２）｜１＞と定義される。
【0036】
量子ビットｉ、及びｊに作用する２量子ビット回転（位相シフト）ゲート［数５］（ｙ軸の周りに回転する（位相シフト））は、
｜０＞ｉ｜０＞ｊ→｜０＞ｉ｜０＞ｊ，
｜１＞ｉ｜０＞ｊ→ｃｏｓ（θ／２） ｜１＞ｉ｜０＞ｊ＋ｓｉｎ（θ／２）｜０＞ｉ｜１＞ｊ，
｜０＞ｉ｜１＞ｊ→－ｓｉｎ（θ／２） ｜１＞ｉ｜０＞ｊ＋ｃｏｓ（θ／２）｜０＞ｉ｜１＞ｊ，
｜１＞ｉ｜１＞ｊ→｜１＞ｉ｜１＞ｊと定義される。
｜０＞ｉ｜０＞ｊ→｜０＞ｉ｜０＞ｊ，
｜１＞ｉ｜０＞ｊ→ｃｏｓ（θ／２） ｜１＞ｉ｜０＞ｊ＋ｓｉｎ（θ／２）｜０＞ｉ｜１＞ｊ，
｜０＞ｉ｜１＞ｊ→－ｓｉｎ（θ／２） ｜１＞ｉ｜０＞ｊ＋ｃｏｓ（θ／２）｜０＞ｉ｜１＞ｊ，
｜１＞ｉ｜１＞ｊ→｜１＞ｉ｜１＞ｊと定義される。
【0037】
【数5】
【0038】
量子ビットｉ、及びｊに作用するＣＮＯＴ（制御ＮＯＴゲート）ゲート［数６］は、
｜０＞ｉ｜０＞ｊ→｜０＞ｉ｜０＞ｊ，｜０＞ｉ｜１＞ｊ→｜０＞ｉ｜１＞ｊ，｜１＞ｉ｜０＞ｊ→｜１＞ｉ｜１＞ｊ，｜１＞ｉ｜１＞ｊ→｜１＞ｉ｜０＞ｊと定義される。
｜０＞ｉ｜０＞ｊ→｜０＞ｉ｜０＞ｊ，｜０＞ｉ｜１＞ｊ→｜０＞ｉ｜１＞ｊ，｜１＞ｉ｜０＞ｊ→｜１＞ｉ｜１＞ｊ，｜１＞ｉ｜１＞ｊ→｜１＞ｉ｜０＞ｊと定義される。
【0039】
【数6】
【0040】
量子ビットｉ、及びｊに作用するスワップゲート［数７］は、
｜ｘ＞ｉ｜ｙ＞ｊ→｜ｙ＞ｉ｜ｘ＞ｊ，∀ｘ，ｙ∈｛０，１｝と定義される。
｜ｘ＞ｉ｜ｙ＞ｊ→｜ｙ＞ｉ｜ｘ＞ｊ，∀ｘ，ｙ∈｛０，１｝と定義される。
【数7】
【0041】
（７）二分木制限：もしＣＮＯＴゲートが隣接する２つの量子ビット上にのみ作用することを許可するならば、該回路は二分木制限下にあると呼ばれる。図２は、量子回路の二分木制限を表し、頂点［数８］は、それぞれ２ｎ－１個の量子ビットを表す。二分木において、もし２つの量子ビットが１本の辺で連結されるとすれば、ＣＮＯＴゲートは、これら２つの量子ビットに作用できる。
【0042】
【数8】
【0043】
（８）ｎ－経路制限：ｎ－量子ビット回路において、もしＣＮＯＴゲートが隣接する２つの量子ビット上にのみ作用することを許可するならば、該回路がｎ－経路制限下にあると呼ばれる。図３は、ｎ－量子ビット回路のｎ－経路制限を表し、頂点Ｒ１、Ｒ２、…、及びＲｎは、それぞれｎ個の量子ビットを表す。もし２つの量子ビットが１本の辺で連結されるとすれば、ＣＮＯＴゲートは、これら２つの量子ビットに作用できる。
【0044】
（９）本願は、まず、４つのサブ回路の実現について説明する。
【0045】
１、２量子ビットスワップゲート［数９］の回路実現は、図４に示される。
【0046】
【数9】
【0047】
２、２量子ビット回転（位相シフト）ゲート［数１０］の回路実現は、図５に示される。
【0048】
【数10】
【0049】
３、ＣＮＯＴゲート［数１１］の経路制限下での回路実現：経路制限下で、［数１１］は、深さ、及びサイズがいずれも０（｜ｉ－ｊ｜）であるＣＮＯＴ回路によって実現することができ、図６に示される。
【0050】
【数11】
【0051】
４、経路制限下での２量子ビット回転ゲート［数１２］の回路実現：２量子ビット回転ゲート［数１３］の回路実現（図５）とＣＮＯＴゲート［数１４］の経路制限下での回路実現（図６）とを組み合わせてわかるように、経路制限下では、［数１５］は、深さが０（｜ｉ－ｊ｜）である量子回路によって実現することができる。
【0052】
【数12】
【数13】
【数14】
【数15】
【0053】
【0054】
ステップ７０２：１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得する。
【0055】
ここで、１量子ビット反転ゲートは、単一量子ビットを反転することに用いられる量子ゲートである。１量子ビット位相シフトゲートは、単一量子ビットに対して位相シフトを行うことに用いられる量子ゲートである。２量子ビットスワップゲートは、２量子ビットをスワップすることに用いられる量子ゲートである。２量子ビット位相シフトゲートは、２量子ビットに対して位相シフトを行うことに用いられる量子ゲートである。
【0056】
具体的には、電子機器は、初期ベクトルを取得し、初期ベクトルに基づき１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを決定する。該初期ベクトルは、初期の古典的なデータのベクトルであり、予め設定されたものであってもよい。電子機器は、データベースから１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを直接取得してもよい。電子機器は、端末からアップロードされた１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートをさらに取得してもよい。
【0057】
ステップ７０４：二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る。
【0058】
ここで、二分木制限下でのターゲット量子ビットセットとは、該ターゲット量子ビットセットにおける量子ビットが二分木の形式で配列され、且つＣＮＯＴゲートが隣接する２つの量子ビット上にのみ作用することを許可する量子ビットの集合を指す。二分木とは、木におけるノードの次数が２以下である順序付き木を指す。二分木は、１つの空の木であるか、又は、１つのルートノードと互いに交差せず、それぞれルートと呼ばれる２つの左子木、及び右子木と、からなる１つの空でない木であり、左子木、及び右子木は、同様に二分木である。ルートノード量子ビットとは、二分木におけるルートノード位置の量子ビットを指す。第１ターゲット子ノード量子ビットとは、ルートノード量子ビットに対応するターゲット子ノード位置の量子ビットを指し、該ターゲット子ノード位置は、左子ノード位置であってもよいし、右子ノードの位置であってもよい。反転ゲートサブ回路とは、１量子ビット反転ゲートを第１ターゲット子ノード量子ビットに作用させて得た量子回路を指す。
【0059】
具体的には、電子機器は、各量子ビットを取得し、各量子ビットを使用して二分木制限下でのターゲット量子ビットセットを決定する。次に１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る、すなわち、ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットにおいて１量子ビット反転ゲートを実現し、このときに、該第１ターゲット子ノードを通過する量子ビットに対して１量子ビット反転操作を行うことができ、例えば、｜０＞を｜１＞に反転してもよく、又は、｜１＞を｜０＞に反転してもよい。
【0060】
ステップ７０６：２量子ビット位相シフトゲートを、ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得る。
【0061】
ここで、子ノード量子ビットの間とは、左子ノード位置にある量子ビットと右子ノード位置にある量子ビットとの間を指す。位相シフトゲートサブ回路とは、２量子ビット位相シフトゲートを、ルートノード量子ビットの左子ノード位置にある量子ビットと右子ノード位置にある量子ビットとの間に作用させて得た量子回路を指す。
【0062】
具体的には、電子機器は、経路制限下での２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得る、すなわち、左子ノード位置にある量子ビットと右子ノード位置にある量子ビットとの間で２量子ビット位相シフトゲートを実現し、このときに、左子ノード位置にある量子ビットと右子ノード位置にある量子ビットと、に対して位相シフト操作を行うことができる。
【0063】
ステップ７０８：２量子ビットスワップゲートを、第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る。第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである。
【0064】
ここで、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである。第２ターゲット子ノード量子ビットとは、第１ターゲット子ノード量子ビットを親ノード量子ビットとするときに対応するターゲット子ノード位置の量子ビットを指し、該ターゲット子ノード位置は、左子ノード位置であってもよいし、右バイトの位置であってもよい。スワップゲートサブ回路とは、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させて得た量子回路を指す。親ノード量子ビットとは、親ノード位置の量子ビットを指し、該親ノード位置は、二分木の中間ノード位置に対応する親ノード位置であってもよいし、リーフノード位置に対応する親ノード位置であってもよい。
【0065】
具体的には、電子機器は、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る。すなわち、電子機器は、第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間で２量子ビットスワップゲートを実現し、このときに、第１ターゲット子ノードの量子ビットと第２ターゲット子ノードの量子ビットと、に対して量子ビットスワップ操作を行うことができる。
【0066】
１つの実施例において、第１ターゲット子ノード量子ビットが親ノード量子ビットに対応する左子ノード位置の量子ビットであるときに、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットに対応する左子ノード位置の量子ビットである。第１ターゲット子ノード量子ビットが親ノード量子ビットに対応する右子ノード位置の量子ビットであるときに、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットに対応する右子ノード位置の量子ビットである。ここで、該親ノード量子ビットは、ルートノード量子ビットであってもよいし、ルートノードでない量子ビットであってもよく、例えば、親ノード量子ビットは、中間ノード量子ビットであってもよい。
【0067】
ステップ７１０：子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行する。
【0068】
ここで、リーフノード量子ビットとは、二分木におけるリーフノード位置の量子ビットを指す。
【0069】
具体的には、電子機器は、スワップゲートサブ回路を得た後に、子ノード量子ビットがリーフノード量子ビットであるか否かを判断する。すなわち、第２ターゲット子ノード量子ビットがリーフノード量子ビットであるか否かを判断する、すなわち、第２ターゲット子ノード量子ビットに対応する子ノード量子ビットがまだ存在するか否かを判断する。第２ターゲット子ノード量子ビットに対応する子ノード量子ビットが存在しないときに、第２ターゲット子ノード量子ビットがリーフノード量子ビットであると示され、第２ターゲット子ノード量子ビットに対応する子ノード量子ビットが存在するときに、第２ターゲット子ノード量子ビットがリーフノード量子ビットでないと示される。子ノード量子ビットがリーフノード量子ビットでないときに、子ノード量子ビットをルートノード量子ビットとし、且つ２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行する。すなわち、電子機器は、反復を実行し、子ノード量子ビットを親ノード量子ビットとし、次に２量子ビット位相シフトゲートを親ノード量子ビットの２つの子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得て、子ノード量子ビットがリーフノード量子ビットになるまで行うと、反復を完了する。このときに、各位相シフトゲートサブ回路、及び各スワップゲートサブ回路を得る。
【0070】
ステップ７１２：経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得る。
【0071】
ここで、親ノード量子ビットとは、リーフノード位置に対応する親ノード位置の量子ビットを指す。リーフ位相シフトゲートサブ回路とは、親ノード量子ビットに対応するリーフノード量子ビットの間に経路制限下での２量子ビット位相シフトゲートを作用させて得た量子回路を指す。１量子ビット位相シフトサブ回路とは、１量子位相シフトゲートをリーフノード量子ビットに作用させて得た量子回路を指す。
【0072】
具体的には、電子機器は、子ノード量子ビットがリーフノード量子ビットであると判断する。このときに、反復を完了し、次にリーフノード量子ビットを処理する、すなわち、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得る。すなわち、親ノード量子ビットが存在するリーフノード量子ビットの間で経路制限下での２量子ビット位相シフトゲートを実現する。且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得て、すなわち、リーフノード量子ビットにおいて１量子位相シフトゲートを実現する。
【0073】
ステップ７１４：反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成する。
【0074】
ここで、量子状態準備回路とは、生成された初期ベクトルに対応する量子状態準備回路を指す。他の古典的なデータベクトルの量子状態準備回路を生成する必要がある場合、他の古典的なデータベクトルを使用して量子状態準備回路におけるパラメータを更新することで、他の古典的なデータベクトルに対応する量子状態準備回路を得る。
【0075】
具体的には、電子機器は、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせ、量子状態準備回路を得る。
【0076】
上記量子状態準備回路の生成方法は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることであって、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである、ことと、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することと、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、ターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートの回路深さを二分木制限下でのターゲット量子ビットに作用させることであって、該二分木制限下での経路制限は、いずれも交差しない、ことと、により、得られた量子状態準備回路の回路深さを著しく低減させることができ、それによって量子状態準備回路の回路深さを効果的に低減させることができ、次に回路深さを低減させたターゲット量子状態準備回路を使用して量子状態を準備することで、量子状態準備の時間を効果的に低減させ、量子計算の動作効率を向上させることができる。
【0077】
１つの実施例において、ステップ７０２、すなわち、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップは、
１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得するステップと、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートに基づいて組み合わせて２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを形成するステップと、を含む。
１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得するステップと、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートに基づいて組み合わせて２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを形成するステップと、を含む。
【0078】
ここで、１量子ビットゲートとは、１つの量子ビットに対して操作を行う量子ゲートを指し、１ビット量子反転ゲート、及び１ビット量子位相シフト等を含むが、これらに限定されない。経路制限下での制御ＮＯＴゲートとは、経路制限下でのＣＮＯＴゲートを指す。
【0079】
具体的には、電子機器は、データベースから１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得し、次に１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを組み合わせ、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを得るようにしてもよい。ここで、組み合わせることは、異なる量子ゲートを量子回路の接続方式に応じて接続することであってもよい。１つの実施例において、電子機器は、２量子ビットスワップゲートを確立するときに必要な１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートの数量に基づき所要数量の１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得し、次に各１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを組み合わせ、２量子ビットスワップゲートを得るようにしてもよい。電子機器は、経路制限下での２量子ビット位相シフトゲートを確立するときに必要な１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートの数量に基づき所要数量の１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得し、次に各１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを組み合わせ、経路制限下での２量子ビット位相シフトゲートを得るようにしてもよい。
【0080】
１つの実施例において、ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数である。具体的には、電子機器は、２ｎの量子ビットを取得し、次に２ｎの量子ビットに基づき補助量子ビットを取得し、次に２ｎの量子ビット、及び補助量子ビットに基づき二分木制限下での２ｎ＋１－１個の量子ビットを得る、すなわち、ターゲット量子ビットセットを得て、次にターゲット量子ビットセットで生成される２ｎの量子状態準備回路により２ｎの量子ビット量子状態｜ψｖ＞を準備することができる。補助量子ビットとは、ターゲット量子ビットセットを生成するときに補助的に使用される量子ビットを指す。
【0081】
１つの実施例において、図８に示すように、量子状態準備回路の生成方法は、
ｎが１であるときに、二分木制限下での３つの量子ビットを決定するステップ８０２と、
１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ８０４と、
２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップ８０６と、
１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップ８０８と、
反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて３つの量子ビットに対応する量子状態準備回路を形成するステップ８１０と、をさらに含む。
ｎが１であるときに、二分木制限下での３つの量子ビットを決定するステップ８０２と、
１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ８０４と、
２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップ８０６と、
１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップ８０８と、
反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて３つの量子ビットに対応する量子状態準備回路を形成するステップ８１０と、をさらに含む。
【0082】
具体的には、ｎが１であるときに、２量子ビット回路を生成しようとしていることを示しており、２量子ビット回路を使用して２量子ビット量子状態を準備する。このときに、電子機器は、１つの補助量子ビットと２つの量子ビットとを取得し、二分木制限下での３つの量子ビットを決定する。次に電子機器は、１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得る。このときに、子ノード量子ビットが既にリーフノード量子ビットであると判断すると、リーフノード量子ビットを直接処理する、すなわち、２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得る。さらに１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得る。最後に、反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせ、ｎ＝１であるときの量子状態準備回路を得る。ｎが１よりも大きいときに、２量子ビットスワップゲートを使用して親ノード量子ビットと子ノード量子ビットとの間に作用させ、次に２量子ビット位相シフトゲートを親ノード量子ビットに対応する２つの子ノード量子ビットの間に作用させ、さらに連続的で循環的に反復を行うことにより、最終的に、ｎが１よりも大きいときの量子状態準備回路を得る。
【0083】
上記実施例において、二分木制限下での３つの量子ビットを決定する。次に、１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得る。２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得る。１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得る。反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて３つの量子ビットに対応する量子状態準備回路を形成する。すなわち、二分木制限下で量子状態準備回路を生成することにより、経路制限が交差することを回避でき、それによって量子状態準備回路の回路深さを効果的に低減させることができる。
【0084】
１つの実施例において、反転ゲートサブ回路の回路深さは１であり、位相シフトゲートサブ回路の回路深さは０（１）であり、スワップゲートサブ回路の回路深さは３であり、リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、１量子ビット位相シフトサブ回路の回路深さは１であり、該方法は、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、量子状態準備回路の回路深さを決定するステップであって、ここで、回路深さは０（ｎ）である、ステップをさらに含む。
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、量子状態準備回路の回路深さを決定するステップであって、ここで、回路深さは０（ｎ）である、ステップをさらに含む。
【0085】
具体的には、反転ゲートサブ回路において１つの１量子ビット反転ゲートのみが含まれると、該回路深さは１である。長さが３である経路制限下では、位相シフトゲートサブ回路の回路深さは０（１）であり、該長さが３であることとは、ルートノード量子ビットと２つの子ノード量子ビットとで形成される経路の長さが３であることを指す。スワップゲート［数１６］の回路実現に基づきわかるように、スワップゲートサブ回路の回路深さは３である。二分木制限下では、ルートノード量子ビットと２つの子ノード量子ビットとで形成される経路制限は、いずれも交差せず、従って、すべての２量子ビット位相シフトゲートは、並行して実現でき、深さは、依然として０（１）である。１量子ビット相位シフトサブ回路は、異なる量子ビットに作用する１量子ビットゲートから構成され、従って、回路深さは１である。この場合、最終的に量子状態準備回路の回路深さが０（ｎ）であることを得る。すなわち、本願において生成される二分木制限下での１進符号化された量子状態準備回路の深さは、線形深さである。本願は、ＣＮＯＴゲートのみが二分木における結ぶ辺を有する２つの量子ビットに作用することを許可することにより、すなわち、回路が二分木制限下にあるときに、任意の１進符号化された２ｎ－量子ビット量子状態｜ψｖ＞は、回路深さが０（ｎ）である２ｎ－量子ビット回路によって準備できる。本願において、量子回路において任意の１ビット量子ゲート、及びＣＮＯＴゲートの使用のみを許可する。すなわち、ＣＮＯＴゲートのみが二分木における結ぶ辺を有する２つの量子ビットに作用することを許可することにより、経路制限下での量子回路は、いずれも交差せず、それによって本願で生成された量子状態準備回路の回路深さを著しく低減させる。
【0086】
【数16】
【0087】
１つの実施例において、第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ７０４は、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップを含む。
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ７０４は、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップを含む。
【0088】
ここで、第１左子ノード量子ビットとは、ルートノード量子ビットに対応する２つの子ノードのうち左ノード位置の量子ビットを指す。
【0089】
具体的には、電子機器は、１量子ビット反転ゲートを第１左子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることができる、すなわち、第１左子ノード量子ビットにおいて量子ビット反転ゲートを実現し、すなわち、第１左子ノード位置において量子ビット反転操作を行う。
【0090】
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップ７０８は、
２量子ビットスワップゲートを第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップを含む。
２量子ビットスワップゲートを第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップを含む。
【0091】
ここで、第２左子ノード量子ビットとは、第１左子ノード量子ビットに対応する２つの子ノードのうち左ノード位置の量子ビットを指す。
【0092】
具体的には、電子機器は、２量子ビットスワップゲートを第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることができ、すなわち、第１左子ノード量子ビットと第２左子ノード量子ビットとの間で２量子ビットスワップゲートを実現する。すなわち、第１左子ノード量子ビットと第２左子ノード量子ビットと、に対して量子ビットスワップ操作を行うことができる。
【0093】
上記実施例において、電子機器は、１量子ビット反転ゲートを子ノードの量子ビットに作用させるときに、２量子ビットスワップゲートを同方向ノードの量子ビットの間に作用させることで、二分木制限下での経路が交差するという問題の出現を回避し、それによって得られた量子回路の精度を向上させることができる。
【0094】
１つの実施例において、第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ７０４は、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップを含む。
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップ７０４は、
１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップを含む。
【0095】
ここで、第１右子ノード量子ビットとは、ルートノード量子ビットに対応する２つの子ノードのうち右ノード位置の量子ビットを指す。
【0096】
具体的には、電子機器は、１量子ビット反転ゲートを第１右子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることができる。すなわち、第１右子ノード量子ビットにおいて量子ビット反転ゲートを実現し、すなわち、第１右子ノード位置において量子ビット反転操作を行う。
【0097】
２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップ７０８は、
２量子ビットスワップゲートを第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップを含む。
２量子ビットスワップゲートを第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップを含む。
【0098】
ここで、第２右子ノード量子ビットとは、第１右子ノード量子ビットに対応する２つの子ノードのうち右ノード位置の量子ビットを指す。
【0099】
具体的には、電子機器は、２量子ビットスワップゲートをターゲット子ノード量子ビットに作用させるときに、２量子ビットスワップゲートをターゲット子ノード量子ビットと同じ位置の子ノード量子ビットの間に作用させる必要があり、得られたスワップゲートサブ回路の正確性を確保する。すなわち、第１右子ノード量子ビットと第２右子ノード量子ビットとの間で２量子ビットスワップゲートを実現し、すなわち、第１右子ノード量子ビットと第２右子ノード量子ビットと、に対して量子ビットスワップ操作を行うことができる。
【0100】
上記実施例において、電子機器は、１量子ビット反転ゲートを子ノードの量子ビットに作用させるときに、２量子ビットスワップゲートを同方向ノードの量子ビットの間に作用させることで、二分木制限下での経路が交差するという問題の出現を回避し、それによって得られた量子回路の精度を向上させることができる。
【0101】
１つの具体的な実施例において、二分木制限下での１進符号化された量子状態準備問題の具体的な定義は、以下の通りである。||ｖ||２＝１を満たす任意の複素ベクトル［数１７］を与え、初期状態［数１８］を与え、以下［数１９］のように２ｎビットの量子状態を準備する。
【0102】
【数17】
【数18】
【数19】
【0103】
二分木制限下での１進符号化された量子状態準備回路の構造についての説明は、以下の通りである。
【0104】
まず、二分木制限下での２ｎ＋１－１個の量子ビットを番号付けする。
【0105】
１、二分木ルートノードにおける量子ビットは、［数２０］とマークされ、ここで、［数２１］は、空文字列を表す。このときに、二分木のルートノードは、二分木の第０層にある。
【0106】
【数20】
【数21】
【0107】
２、任意の０≦ｋ≦ｎ－１、且つｘ∈｛０，１｝ｋについて、二分木の第ｋ層において、量子ビットｑｘの左子ノードは、ｑｘ０とマークされ、右子ノードは、ｑｘ１とマークされる。
【0108】
上記すべての量子ビットの初期状態は、いずれも｜０＞である。任意の１進量子状態は、以下［数２２］の通りであってもよい。
【0109】
【数22】
【0110】
【数23】
【0111】
次に、二分木制限下での１進符号化された量子状態準備回路を生成する。構造の過程は、以下の通りである。
【0112】
ステップ０：
量子ビットｑ０上に１ビット量子ゲートＸを作用させる。
量子ビットｑ０上に１ビット量子ゲートＸを作用させる。
【0113】
ステップ１：
ステップ１．１：経路［数２４］の制限下で２量子ビット位相シフトゲート［数２５］を作用させ、ここで、［数２６］、且つ［数２７］である。
ステップ１．１：経路［数２４］の制限下で２量子ビット位相シフトゲート［数２５］を作用させ、ここで、［数２６］、且つ［数２７］である。
【0114】
【数24】
【数25】
【数26】
【数27】
【0115】
ステップ１．２：ｑ０、及びｑ００上に２量子ビット交換ゲート［数２８］を作用させ、ｑ１、及びｑ１０上に交換ゲート［数２９］を作用させる。
【0116】
【数28】
【数29】
【0117】
ステップ２：
ステップ２．１：経路ｑ００－ｑ０－ｑ０１の制限下で２量子ビット位相シフトゲート［数３０］を作用させ、ここで、ｃｏｓ（２α０）＝ｖ００／ｖ０、且つｓｉｎ（２α０）＝ｖ０１／ｖ０である。経路ｑ１０－ｑ１－ｑ１１の制限下で２量子ビット位相シフトゲート［数３１］を作用させ、ここで、ｃｏｓ（２α１）＝ｖ１０／ｖ１、且つｓｉｎ（２α１）＝ｖ１１／ｖ１である。
ステップ２．１：経路ｑ００－ｑ０－ｑ０１の制限下で２量子ビット位相シフトゲート［数３０］を作用させ、ここで、ｃｏｓ（２α０）＝ｖ００／ｖ０、且つｓｉｎ（２α０）＝ｖ０１／ｖ０である。経路ｑ１０－ｑ１－ｑ１１の制限下で２量子ビット位相シフトゲート［数３１］を作用させ、ここで、ｃｏｓ（２α１）＝ｖ１０／ｖ１、且つｓｉｎ（２α１）＝ｖ１１／ｖ１である。
【0118】
【数30】
【数31】
【0119】
ステップ２．２：ｑ００、及びｑ０００上に２量子ビット交換ゲート［数３２］を作用させ、ｑ０１、及びｑ０１０上に２量子ビット交換ゲート［数３３］を作用させ、ｑ１０、及びｑ１００上に２量子ビット交換ゲート［数３４］を作用させ、ｑ１１、及びｑ１１０上に２量子ビット交換ゲート［数３５］を作用させる。
【0120】
【数32】
【数33】
【数34】
【数35】
【0121】
ステップｊ（２≦ｊ≦ｎ－１）：
ステップｊ．１：すべてのｚ∈｛０，１｝ｊ－１について、経路ｑｚ０－ｑｚ－ｑｚ１の制限下で２量子ビット位相シフトゲート［数３６］を作用させ、ここで、ｃｏｓ（２αｚ）＝ｖｚ０／ｖｚ、且つｓｉｎ（２αｚ）＝ｖｚ１／ｖｚである。
ステップｊ．１：すべてのｚ∈｛０，１｝ｊ－１について、経路ｑｚ０－ｑｚ－ｑｚ１の制限下で２量子ビット位相シフトゲート［数３６］を作用させ、ここで、ｃｏｓ（２αｚ）＝ｖｚ０／ｖｚ、且つｓｉｎ（２αｚ）＝ｖｚ１／ｖｚである。
【0122】
【数36】
【0123】
ステップｊ．２：すべてのｚ∈｛０，１｝ｊ－１について、ｑｚ０、及びｑｚ００上に２量子ビット交換ゲート［数３７］を作用させ、ｑｚ１、及びｑｚ１０上に２量子ビット交換ゲート［数３８］を作用させる。
【0124】
【数37】
【数38】
【0125】
ステップｎ：
ステップｎ．１：すべてのｚ∈｛０，１｝ｎ－１について、経路ｑｚ０－ｑｚ－ｑｚ１の制限下で２量子ビット位相シフトゲート［数３９］を作用させ、ここで、ｃｏｓ（２αｚ）＝ｖｚ０／ｖｚ、且つｓｉｎ（２αｚ）＝ｖｚ１／ｖｚである。
ステップｎ．１：すべてのｚ∈｛０，１｝ｎ－１について、経路ｑｚ０－ｑｚ－ｑｚ１の制限下で２量子ビット位相シフトゲート［数３９］を作用させ、ここで、ｃｏｓ（２αｚ）＝ｖｚ０／ｖｚ、且つｓｉｎ（２αｚ）＝ｖｚ１／ｖｚである。
【0126】
【数39】
【0127】
ステップｎ．２：すべてのｘ∈｛０，１｝ｎについて、ｑｘ上に１量子位相シフトゲートＲ（θｘ）を作用させる。
【0128】
上記二分木制限下での１進符号化された量子状態準備回路構造の正確性を説明する。上記構造に応じて以下［数４０］のことがわかる。
【0129】
【数40】
【0130】
最終的に１進符号化された量子状態を得るため、従って、該量子回路の正確性が確保される。
【0131】
上記二分木制限下での１進符号化された量子状態準備回路構造の回路深さを説明する。
【0132】
１、ステップ０：１つの１ビット量子ゲートであるＸゲートのみを含み、回路深さは１である。
【0133】
２、ステップ１：本願における４つのサブ回路の実現における２ビット回転ゲートの経路制限下での回路を実現することからわかるように、ステップ１．１において、長さが３である経路制限下では、［数４１］は、深さが０（１）である回路によって実現できる。本願における４つのサブ回路の実現における２量子ビットスワップゲートの実現からわかるように、ステップ１．２は、深さが３である回路によって実現できる。
【0134】
【数41】
【0135】
３、ステップｊ（２≦ｊ≦ｎ－１）：すべてのｚ∈｛０，１｝ｊ－１について、本願における４つのサブ回路の実現における２量子ビット回転ゲートの経路制限下での回路実現からわかるように、経路ｑｚ０－ｑｚ－ｑｚ１の制限下での［数４２］ゲートは、深さが０（１）である回路によって実現できる。且つこれらの経路制限がいずれも交差しないため、ステップｊ．１におけるすべての２量子ビット回転ゲートは、並行して実現でき、深さは、依然として０（１）である。本願における４つのサブ回路の実現における２量子ビットスワップゲートの実現からわかるように、ステップｊ．２は、深さが３である回路によって実現できる。
【0136】
【数42】
【0137】
４、ステップｎ：すべてのｚ∈｛０，１｝ｎ－１について、本願における４つのサブ回路の実現における２量子ビット回転ゲートの経路制限下での回路実現からわかるように、経路ｑｚ０－ｑｚ－ｑｚ１の制限下での［数４３］ゲートは、深さが０（１）である回路によって実現できる。且つこれらの経路制限がいずれも交差しないため、ステップｎ．１におけるすべての２量子ビット回転ゲートは、並行して実現でき、深さは、依然として０（１）である。ステップｎ．２が異なる量子ビットに作用する１ビット量子ゲートから構成されるため、回路深さは１である。
【0138】
【数43】
【0139】
以上のように、該１進符号化された量子状態準備回路の回路深さは０（ｎ）であり、すなわち、ＣＮＯＴゲートのみが二分木における結ぶ辺を有する２つの量子ビットに作用することを許可することにより、経路制限は、いずれも交差せず、それによって生成された量子状態準備回路の回路深さを著しく低減させる。
【0140】
１つの実施例において、図９に示すように、ステップ７１４の後、すなわち、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップの後に、ステップ９０２～ステップ９０６をさらに含む。
【0141】
ステップ９０２：ターゲットデータベクトルを取得する。
【0142】
ここで、ターゲットデータベクトルとは、ターゲットデータに対応するベクトルを指し、該ターゲットデータは、古典的なデータである。該古典的なデータは、テキストデータ、画像データ、ビデオデータ、及び音声データ等であってもよい。該ターゲットデータは、対応する量子状態を準備する必要があるデータである。
【0143】
具体的には、電子機器は、量子状態を準備する必要があるターゲットデータベクトルを取得する。電子機器は、データベースからターゲットデータベクトルを取得してもよい。電子機器は、端末からアップロードされたターゲットデータベクトルを取得してもよい。電子機器は、さらにサービス側からターゲットデータベクトルを取得してもよい。
【0144】
ステップ９０４：ターゲットデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得る。
【0145】
ここで、量子ビット演算子は、ターゲットデータベクトルに基づき量子ビットゲートに対応するパラメータを決定した後に得られるものであり、量子ビット演算子は、２量子ビット位相シフト演算子、及び１量子ビット位相シフト演算子等を含むが、これらに限定されない。２量子ビット位相シフト演算子は、ターゲットデータベクトルに基づき２量子ビット位相シフトゲートに対応する位相シフトパラメータを決定した後に得られるものである。１量子ビット位相シフト演算子は、ターゲットデータベクトルに基づき１量子ビット位相シフトゲートに対応する位相シフトパラメータを決定した後に得られるものであり、位相シフトパラメータは、予め設定されたパラメータであり、ニーズに基づき設定できる。ターゲット量子状態準備回路とは、ターゲットデータベクトルに対応する量子状態準備回路を指し、ターゲットデータベクトルに対応する量子状態を準備することに用いられる。
【0146】
具体的には、電子機器は、ターゲットデータベクトルに基づき量子ビット演算子を決定し、次に量子ビット演算子を使用して量子状態準備回路における量子ビット量子ゲートを更新し、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得る。すなわち、電子機器は、ターゲットデータベクトルに対応する量子ビット演算子を使用して量子状態準備回路における同じ量子ビット量子ゲートを置換し、それによって量子ゲートを更新した量子状態準備回路を得る、すなわち、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得る。
【0147】
ステップ９０６：予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得る。
【0148】
ここで、予め設定された初期量子状態とは、予め設定された初期量子状態を指し、該初期量子状態は、［数４４］であってもよい。
【0149】
【数44】
【0150】
具体的には、電子機器は、予め設定された初期量子状態をターゲット量子状態準備回路に入力し、ターゲット量子状態準備回路は、量子ビット演算子を使用して量子演算を行い、最後に、出力されたターゲットデータベクトルに対応する量子状態を得る。
【0151】
上記実施例において、ターゲットデータベクトルを使用して量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新することにより、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得て、次に予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得る。すなわち、量子ビット演算子を使用して量子状態準備回路を更新し、ターゲット量子状態準備回路を得て、次に量子状態準備を行うことにより、ターゲットデータベクトルに対応する量子状態を得る効率を向上させる。
【0152】
１つの実施例において、図１０に示すように、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップの後に、ステップ１００２～ステップ１００８をさらに含む。
【0153】
ステップ１００２：推奨プリファレンスデータベクトルを取得する。
【0154】
ここで、推奨プリファレンスデータベクトルとは、推奨プリファレンスデータに対応するベクトルを指し、該推奨プリファレンスデータは、推奨しようとする対象のプリファレンス情報を特徴付けることに用いられる。
【0155】
具体的には、電子機器は、推奨サービスシステムから推奨プリファレンスデータを取得し、次に推奨プリファレンスデータをベクトル化し、推奨プリファレンスデータベクトルを得るようにしてもよい。
【0156】
ステップ１００４：推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得る。
【0157】
ここで、推奨量子状態準備回路は、推奨プリファレンスデータベクトルに対応する量子状態を準備することに用いられる量子回路である。
【0158】
具体的には、電子機器は、推奨プリファレンスデータベクトルを使用して計算して該推奨プリファレンスデータベクトルに対応する量子ビット演算子を得て、２量子ビット位相シフト演算子、及び１量子ビット位相シフト演算子等を含むが、これらに限定されない。次に量子ビット演算子を使用して量子状態準備回路における量子ビット量子ゲートを更新し、推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得る。すなわち、電子機器は、推奨プリファレンスデータベクトルに対応する量子ビット演算子を使用して量子状態準備回路における同じ量子ビット量子ゲートを置換し、それによって量子ゲートを更新した量子状態準備回路を得る。すなわち、推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得る。
【0159】
ステップ１００６：予め設定された初期量子状態を推奨量子状態準備回路に入力して量子状態準備を行い、推奨プリファレンスデータベクトルに対応する量子状態を得る。
【0160】
ここで、予め設定された初期量子状態とは、予め設定された初期量子状態を指し、該初期量子状態は、［数４５］であってもよい。
【0161】
【数45】
【0162】
具体的には、電子機器は、予め設定された初期量子状態を推奨量子状態準備回路に入力し、推奨量子状態準備回路は、量子ビット演算子を使用して量子演算を行い、最後に、出力された推奨プリファレンスデータベクトルに対応する量子状態を得る。
【0163】
ステップ１００８：推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、ターゲット量子状態に基づいて量子測定を行い、推奨プリファレンスデータベクトルに対応する推奨結果を得る。
【0164】
ここで、量子特異値推定アルゴリズム回路とは、量子特異値推定アルゴリズムに対応する量子回路を指す。ターゲット量子状態とは、量子特異値推定アルゴリズム回路により推奨プリファレンスデータベクトルに対応する量子状態に対して量子演算を行った後に出力した量子状態を指す。量子測定は、量子崩壊を引き起こし、不確定性を確定性に変え得る。量子測定により崩壊後の確定値を取得することができる。推奨プリファレンスデータベクトルに対応する推奨結果とは、推奨プリファレンスデータベクトルに対応する、推奨を行うか否かの結果を指し、該推奨結果は、推奨を行うことと、推奨を行わないこととを含む。
【0165】
具体的には、電子機器は、推奨プリファレンスデータベクトルに対応する量子状態を量子特異値推定アルゴリズム回路に入力して量子演算を行い、出力されたターゲット量子状態を得て、次にターゲット量子状態に対して量子測定を行う、すなわち、平方演算の測定操作を行う。推奨プリファレンスデータベクトルに対応する推奨結果を得て、推奨結果が推奨を行うことであるときには、推奨情報を推奨プリファレンスデータに対応する推奨対象端末に送信できる。推奨結果が推奨を行わないことであるときには、処理をせず、すなわち、推奨情報を推奨プリファレンスデータに対応する推奨対象端末に送信する必要がない。
【0166】
上記実施例において、推奨プリファレンスデータベクトルを推奨量子状態準備回路において使用して量子状態準備を行うことにより、推奨プリファレンスデータベクトルに対応する量子状態を得て、回路深さを低減させた量子状態準備回路を使用して量子状態準備を行うため、それによって推奨プリファレンスデータベクトルに対応する量子状態を得る効率を向上させる。次に量子特異値推定アルゴリズム回路を使用して量子演算を行い、ターゲット量子状態を得て、ターゲット量子状態に基づいて量子測定を行い、推奨プリファレンスデータベクトルに対応する推奨結果を得て、次に推奨プリファレンスデータベクトルに対応する量子状態を使用して量子テストを行い、それによって推奨結果を得る効率を向上させる。
【0167】
１つの具体的な実施例において、量子推奨システムにおいて、古典的なデータは、プリファレンス行列Ｐ＝［Ｐｉｊ］ｎ×ｍである。量子推奨システムを実行する前に、プリファレンス行列における各行のデータＰｉ＝［Ｐｉ１，Ｐｉ２，…，Ｐｉｍ］を対応する量子状態［数４６］にロードする必要があり、ここで、｛｜ｊ＞：ｊ＝１，…，ｍ｝は、１組の直交基底を表す。量子推奨システムに加えて、量子線形連立方程式による量子サポートベクトルマシンの求解、量子クラスタリングアルゴリズム、及びハミルトニアンシミュレーション等の量子アルゴリズムにおいても、量子状態準備回路により古典的なデータを量子データに変換する必要がある。
【0168】
【数46】
【0169】
【0170】
ステップ１１０２：ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得する。
【0171】
ここで、ターゲットデータベクトルとは、ターゲットデータに対応するベクトルを指し、該ターゲットデータは、古典的なデータである。該古典的なデータは、テキストデータ、画像データ、ビデオデータ、及び音声データ等であってもよい。該ターゲットデータは、対応する量子状態を準備する必要があるデータである。ターゲット１量子ビット反転ゲートとは、ターゲットデータベクトルに対応する１量子ビット反転ゲートを指す。ターゲット１量子ビット位相シフトゲートとは、ターゲットデータベクトルに対応する１量子ビット位相シフトゲートを指す。ターゲット２量子ビットスワップゲートとは、ターゲットデータベクトルに対応する２量子ビットスワップゲートを指す。ターゲット２量子ビット位相シフトゲートとは、ターゲットデータベクトルに対応する２量子ビット位相シフトゲートを指す。
【0172】
具体的には、電子機器は、量子状態を準備する必要があるターゲットデータベクトルを取得する。電子機器は、データベースからターゲットデータベクトルを取得してもよい。電子機器は、端末からアップロードされたターゲットデータベクトルを取得してもよい。電子機器は、さらにサービス側からターゲットデータベクトルを取得してもよい。ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得する。
【0173】
ステップ１１０２：二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得る。
【0174】
ここで、ターゲット反転ゲートサブ回路とは、ターゲット１量子ビット反転ゲートを第１ターゲット子ノード量子ビットに作用させて得た量子回路を指す。
【0175】
具体的には、電子機器は、各量子ビットを取得し、各量子ビットを使用して二分木制限下でのターゲット量子ビットセットを決定する。次にターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得る。すなわち、ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットにおいてターゲット１量子ビット反転ゲートを実現する。
【0176】
ステップ１１０４：ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得る。
【0177】
ここで、ターゲット位相シフトゲートサブ回路は、ターゲット２量子ビット位相シフトゲートを、ルートノード量子ビットの左子ノード位置にある量子ビットと右子ノード位置にある量子ビットとの間に作用させて得た量子回路である。
【0178】
具体的には、電子機器は、経路制限下での２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得て、すなわち、左子ノード位置にある量子ビットと右子ノード位置にある量子ビットとの間で２量子ビット位相シフトゲートを実現する。ここで、２量子ビット位相シフトゲートが１量子ビットゲートと経路制限下でのＣＮＯＴゲートとを組み合わせることによって実現されるため、位相シフトゲートサブ回路は、左子ノード位置にある量子ビットとルートノード量子ビットとの間に経路制限下でのＣＮＯＴゲートを作用させ、及び右子ノード位置にある量子ビットとルートノード量子ビットとの間に経路制限下でのＣＮＯＴゲートを作用させ、１量子ビットゲートを左子ノード位置にある量子ビット、右子ノード位置にある量子ビット、及びルートノード量子ビットに作用させた後に組み合わせることにより得られる。
【0179】
ステップ１１０６：ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得る。第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットである。
【0180】
ここで、ターゲットスワップゲートサブ回路とは、ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させて得た量子回路を指す。
【0181】
具体的には、電子機器は、ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得る、すなわち、電子機器は、第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間でターゲット２量子ビットスワップゲートを実現する。
【0182】
ステップ１１０８：子ノード量子ビットをルートノード量子ビットとし、子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行する。
【0183】
具体的には、電子機器は、子ノード量子ビットをルートノード量子ビットとし、子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行する。このときに、電子機器は、反復を完了し、子ノード量子ビットがリーフノード量子ビットではないときには反復を実行し続ける。反復を完了するときには、電子機器は、各ターゲット位相シフトゲートサブ回路、及び各ターゲットスワップゲートサブ回路を得る。
【0184】
ステップ１１１０：経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、ターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得る。
【0185】
ここで、ターゲットリーフ位相シフトゲートサブ回路とは、親ノード量子ビットに対応するリーフノード量子ビットの間に経路制限下でのターゲット２量子ビット位相シフトゲートを作用させて得た量子回路を指す。１量子ビット位相シフトサブ回路とは、ターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させて得た量子回路を指す。
【0186】
具体的には、電子機器は、子ノード量子ビットがリーフノード量子ビットであると判定するときに、経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、ターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得る。
【0187】
ステップ１１１２：ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成する。
【0188】
ここで、ターゲットデータベクトルに対応するターゲット量子状態準備回路とは、生成されたターゲットデータベクトルに対応する量子状態準備回路を指す。
【0189】
具体的には、電子機器は、ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成する。
【0190】
ステップ１１１４：予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得る。
【0191】
ここで、予め設定された初期量子状態とは、予め設定された初期量子状態を指し、該初期量子状態は、［数４７］であってもよい。
【0192】
【数47】
【0193】
具体的には、電子機器は、予め設定された初期量子状態をターゲット量子状態準備回路に入力し、ターゲット量子状態準備回路は、量子ビット演算子を使用して量子演算を行い、最後に、出力されたターゲットデータベクトルに対応する量子状態を得る。
【0194】
上記量子状態準備方法は、ターゲットデータベクトルに対応するターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することと、次にターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを使用して二分木制限下でのターゲット量子ビットセットによりターゲットデータベクトルに対応するターゲット量子状態準備回路を生成することと、ターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートの回路深さを二分木制限下でのターゲット量子ビットに作用させることであって、該二分木制限下での経路制限は、いずれも交差しない、ことと、により、得られた量子状態準備回路の回路深さを著しく低減させることができ、それによって量子状態準備回路の回路深さを効果的に低減させることができる。次に、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得る、すなわち、回路深さを低減させたターゲット量子状態準備回路を使用して量子状態を準備することで、量子状態準備の時間を効果的に低減させ、量子計算の動作効率を向上させることができ、それによって量子状態の準備効率を向上させる。
【0195】
１つの具体的な実施例において、二分木制限下で１進符号化された量子状態準備回路の生成について、具体的に言えば、以下［数４８］のように準備すべきベクトルを取得する。
【0196】
【数48】
【0197】
以下のように準備すべきベクトルｖに対応する２量子ビット演算子を取得する。
【0198】
［数４９］に対応する量子ビット演算子は、［数５０］であり、［数５１］に対応する量子ビット演算子は、［数５２］であり、［数５３］に対応する量子ビット演算子は、［数５４］であり、［数５５］に対応する量子ビット演算子は、［数５６］であり、［数５７］に対応する量子ビット演算子は、［数５８］であり、［数５９］に対応する量子ビット演算子は、［数６０］である。
【0199】
【数49】
【数50】
【数51】
【数52】
【数53】
【数54】
【数55】
【数56】
【数57】
【数58】
【数59】
【数60】
【0200】
図１２は、準備すべきベクトルｖに対応する１進符号化された量子状態準備回路の実現の模式図であり、具体的に言えば、以下の通りである。
【0201】
ステップ０：量子ビットｑ０上にＸゲートを作用させる。
【0202】
ステップ１：
ステップ１．１：経路［数６１］の制限下でｑ０、及びｑ１に作用する２量子ビット回転ゲート［数６２］
を実現する。
ステップ１．１：経路［数６１］の制限下でｑ０、及びｑ１に作用する２量子ビット回転ゲート［数６２］
を実現する。
【0203】
【数61】
【数62】
【0204】
ステップ１．２：同時にｑ０、及びｑ００上に［数６３］を作用させ、ｑ１、及びｑ１０上に［数６４］を作用させる。
【0205】
【数63】
【数64】
【0206】
ステップ２：
ステップ２．１：同時に経路のｑ００－ｑ０－ｑ０１の制限下でｑ００、及びｑ０１に作用する２量子ビット回転ゲート［数６５］を実現し、経路ｑ１０－ｑ１－ｑ１１の制限下でｑ１０、及びｑ１１に作用する２量子ビット回転ゲート［数６６］を実現する。
ステップ２．１：同時に経路のｑ００－ｑ０－ｑ０１の制限下でｑ００、及びｑ０１に作用する２量子ビット回転ゲート［数６５］を実現し、経路ｑ１０－ｑ１－ｑ１１の制限下でｑ１０、及びｑ１１に作用する２量子ビット回転ゲート［数６６］を実現する。
【0207】
【数65】
【数66】
【0208】
ステップ２．２：同時にｑ００、及びｑ０００上に［数６７］を作用させ、ｑ０１、及びｑ０１０上に［数６８］を作用させ、ｑ１０、及びｑ１００上に［数６９］を作用させ、ｑ１１、及びｑ１１０上に［数７０］を作用させる。
【0209】
【数67】
【数68】
【数69】
【数70】
【0210】
ステップ３：
ステップ３．１：同時に経路ｑ０００－ｑ００－ｑ００１の制限下でｑ０００、及びｑ００１に作用する２量子ビット回転ゲート［数７１］を実現し、経路ｑ０１０－ｑ０１－ｑ０１１の制限下でｑ０１０、及びｑ０１１に作用する２量子ビット回転ゲート［数７２］を実現し、経路ｑ１００－ｑ１０－ｑ１０１の制限下でｑ１００、及びｑ１０１に作用する２量子ビット回転ゲート［数７３］を実現し、経路ｑ１１０－ｑ１１－ｑ１１１の制限下でｑ１１０、及びｑ１１１に作用する２量子ビット回転ゲート［数７４］を実現する。
ステップ３．１：同時に経路ｑ０００－ｑ００－ｑ００１の制限下でｑ０００、及びｑ００１に作用する２量子ビット回転ゲート［数７１］を実現し、経路ｑ０１０－ｑ０１－ｑ０１１の制限下でｑ０１０、及びｑ０１１に作用する２量子ビット回転ゲート［数７２］を実現し、経路ｑ１００－ｑ１０－ｑ１０１の制限下でｑ１００、及びｑ１０１に作用する２量子ビット回転ゲート［数７３］を実現し、経路ｑ１１０－ｑ１１－ｑ１１１の制限下でｑ１１０、及びｑ１１１に作用する２量子ビット回転ゲート［数７４］を実現する。
【0211】
【数71】
【数72】
【数73】
【数74】
【0212】
ステップ３．１：すべてのｘ∈｛０，１｝３について、同時に量子ビットｑｘ上に１ビット量子ゲートＲ（θｘ）を作用させる。
【0213】
以上のように、準備すべきベクトルｖに対応する１進符号化された量子状態準備回路を得て、該１進符号化された量子状態準備回路の回路深さは０（ｎ）となり、量子状態準備回路の回路深さを効果的に低減させる。次に、予め設定された初期量子状態を準備すべきベクトルｖに対応する１進符号化された量子状態準備回路に入力して量子状態準備を行い、準備すべきベクトルｖに対応する量子状態を得て、更に量子状態準備の時間を効果的に低減させ、量子計算の動作効率を向上させ、それによって量子状態の準備効率を向上させる。
【0214】
１つの具体的な実施例において、該量子状態準備方法は、画像データに対応する量子状態の準備シーンに応用できる。具体的に言えば、電子機器は、画像データを取得し、次に画像データに対してベクトル化を行い、画像ベクトルを得る。次に本願の量子状態準備回路の生成方法を使用して生成された量子準備回路を取得する。次に画像ベクトルを使用して、２量子ビット位相シフト演算子、及び１量子ビット位相シフト演算子等を含む量子ビット演算子を計算する。次に量子ビット演算子を使用して量子準備回路における対応する量子ゲートを更新し、例えば、２量子ビット位相シフト演算子を使用して量子準備回路における２量子ビット位相シフトゲートを更新でき、１量子ビット位相シフト演算子を使用して量子準備回路における１量子ビット位相シフトゲートを更新できる。量子準備回路における量子ビット演算子を使用して更新する必要があるすべての量子ゲートの更新を完了すると、画像ベクトルに対応するターゲット量子状態準備回路を得る。最後に初期量子状態を画像ベクトルに対応するターゲット量子状態準備回路に入力して量子状態の準備を行い、ターゲット量子状態準備回路の出力を得る、すなわち、画像ベクトルに対応する量子状態を得る。次に画像ベクトルに対応する量子状態を使用して量子演算を行い、画像ベクトルに対応する量子状態の処理結果を得て、それによって画像データの処理効率を大幅に向上させることができる。
【0215】
理解すべきである点として、上記各実施例に係るフローチャートにおける各ステップは、矢印の指示に応じて順に表示されているが、これらのステップは、必ずしも矢印で指示される順序に応じて順に実行されるわけではない。本明細書において明確な説明がない限り、これらのステップの実行は、厳密な順序に制限されず、これらのステップは、他の順序で実行されてもよい。そして、上記各実施例に係るフローチャートにおける少なくとも一部のステップは、複数のステップ、又は、複数の段階を含んでもよく、これらのステップ、又は、段階は、必ずしも同一時刻において実行されて完了するわけではなく、異なる時刻において実行されてもよい。これらのステップ、又は、段階の実行順序も必ずしも順に行われるわけではなく、他のステップ、又は、他のステップのうちのステップ、又は、段階の少なくとも一部と交替して、又は、交互に実行されてもよい。
【0216】
同様の発明の技術的思想に基づいて、本願の実施例は、上記に係る量子状態準備回路の生成方法を実現することに用いられる量子状態準備回路の生成装置、又は、量子状態準備方法、及び量子状態準備装置をさらに提供する。該装置が提供する問題を解決する実現手段は、上記方法に記載される実現手段と類似しているため、以下に提示れる１つ、又は、複数の量子状態準備回路の生成装置、又は、量子状態準備装置の実施例における具体的な限定については、上記の量子状態準備回路の生成方法、又は、量子状態準備方法についての限定を参照すればよいため、ここでは、重複した説明を省略する。
【0217】
１つの実施例において、図１３に示すように、量子状態準備回路の生成装置１３００は、量子ゲート取得モジュール１３０２、反転ゲート作用モジュール１３０４、位相シフトゲート作用モジュール１３０６、スワップゲート作用モジュール１３０８、反復モジュール１３１０、リーフノード作用モジュール１３１２、及び組み合わせモジュール１３１４を含み、ここで、
量子ゲート取得モジュール１３０２は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられ、
反転ゲート作用モジュール１３０４は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
位相シフトゲート作用モジュール１３０６は、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられ、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットであり、
反復モジュール１３１０は、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することに用いられ、
リーフノード作用モジュール１３１２は、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられ、
組み合わせモジュール１３１４は、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる。
量子ゲート取得モジュール１３０２は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられ、
反転ゲート作用モジュール１３０４は、二分木制限下でのターゲット量子ビットセットを決定し、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
位相シフトゲート作用モジュール１３０６は、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられ、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットであり、
反復モジュール１３１０は、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行することに用いられ、
リーフノード作用モジュール１３１２は、経路制限下での２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられ、
組み合わせモジュール１３１４は、反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる。
【0218】
１つの実施例において、量子ゲート取得モジュール１３０２は、さらに、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得することと、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートに基づいて組み合わせて２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを形成することと、に用いられる。
【0219】
１つの実施例において、ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数である。
【0220】
１つの実施例において、量子状態準備回路の生成装置１３００は、
ｎが１であるときに、二分木制限下での３つの量子ビットを決定することと、１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて３つの量子ビットに対応する量子状態準備回路を形成することと、に用いられる生成モジュールをさらに含む。
ｎが１であるときに、二分木制限下での３つの量子ビットを決定することと、１量子ビット反転ゲートを３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、２量子ビット位相シフトゲートをルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、１量子位相シフトゲートをリーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、反転ゲートサブ回路、位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路を組み合わせて３つの量子ビットに対応する量子状態準備回路を形成することと、に用いられる生成モジュールをさらに含む。
【0221】
１つの実施例において、反転ゲートサブ回路の回路深さは１であり、位相シフトゲートサブ回路の回路深さは０（１）であり、スワップゲートサブ回路の回路深さは３であり、リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、１量子ビット位相シフトサブ回路の回路深さは１であり、量子状態準備回路の生成装置１３００は、
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、量子状態準備回路の回路深さを決定することに用いられる回路深さ決定モジュールをさらに含み、ここで、回路深さは０（ｎ）である。
反転ゲートサブ回路、位相シフトゲートサブ回路、スワップゲートサブ回路、リーフ位相シフトゲートサブ回路、及び１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、量子状態準備回路の回路深さを決定することに用いられる回路深さ決定モジュールをさらに含み、ここで、回路深さは０（ｎ）である。
【0222】
１つの実施例において、第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、
反転ゲート作用モジュール１３０４は、さらに、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、さらに、２量子ビットスワップゲートを第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられる。
反転ゲート作用モジュール１３０４は、さらに、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、さらに、２量子ビットスワップゲートを第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられる。
【0223】
１つの実施例において、第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、
反転ゲート作用モジュール１３０４は、さらに、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、さらに、２量子ビットスワップゲートを第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられる。
反転ゲート作用モジュール１３０４は、さらに、１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられ、
スワップゲート作用モジュール１３０８は、さらに、２量子ビットスワップゲートを第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられる。
【0224】
１つの実施例において、量子状態準備回路の生成装置１３００は、
ターゲットデータベクトルを取得することと、ターゲットデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得ることと、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることと、に用いられる量子状態準備モジュールをさらに含む。
ターゲットデータベクトルを取得することと、ターゲットデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、ターゲットデータベクトルに対応するターゲット量子状態準備回路を得ることと、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることと、に用いられる量子状態準備モジュールをさらに含む。
【0225】
１つの実施例において、量子状態準備回路の生成装置１３００は、
推奨プリファレンスデータベクトルを取得することと、推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得ることと、予め設定された初期量子状態を推奨量子状態準備回路に入力して量子状態準備を行い、推奨プリファレンスデータベクトルに対応する量子状態を得ることと、推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、ターゲット量子状態に基づいて量子測定を行い、推奨プリファレンスデータベクトルに対応する推奨結果を得ることと、に用いられる量子推奨モジュールをさらに含む。
推奨プリファレンスデータベクトルを取得することと、推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、量子ビット演算子に基づいて量子状態準備回路における量子ビット量子ゲートを更新し、推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得ることと、予め設定された初期量子状態を推奨量子状態準備回路に入力して量子状態準備を行い、推奨プリファレンスデータベクトルに対応する量子状態を得ることと、推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、ターゲット量子状態に基づいて量子測定を行い、推奨プリファレンスデータベクトルに対応する推奨結果を得ることと、に用いられる量子推奨モジュールをさらに含む。
【0226】
１つの実施例において、図１４に示すように、量子状態準備装置１４００を提供し、ターゲット量子ゲート取得モジュール１４０２、ターゲット反転ゲート作用モジュール１４０４、ターゲット位相シフトゲート作用モジュール１４０６、ターゲットスワップゲート作用モジュール１４０８、ターゲット反復モジュール１４１０、ターゲットリーフノード作用モジュール１４１２、ターゲット組み合わせモジュール１４１４、及び準備モジュール１４１６を含み、ここで、
ターゲット量子ゲート取得モジュール１４０２は、ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられ、
ターゲット反転ゲート作用モジュール１４０４は、二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられ、
ターゲット位相シフトゲート作用モジュール１４０６は、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられ、
ターゲットスワップゲート作用モジュール１４０８は、ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられ、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットであり、
ターゲット反復モジュール１４１０は、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられ、
ターゲットリーフノード作用モジュール１４１２は、経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられ、
ターゲット組み合わせモジュール１４１４は、ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられ、
準備モジュール１４１６は、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることに用いられる。
ターゲット量子ゲート取得モジュール１４０２は、ターゲットデータベクトルを取得し、ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられ、
ターゲット反転ゲート作用モジュール１４０４は、二分木制限下でのターゲット量子ビットセットを決定し、ターゲット１量子ビット反転ゲートをターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられ、
ターゲット位相シフトゲート作用モジュール１４０６は、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられ、
ターゲットスワップゲート作用モジュール１４０８は、ターゲット２量子ビットスワップゲートを第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられ、第２ターゲット子ノード量子ビットは、第１ターゲット子ノード量子ビットの子ノード量子ビットであり、
ターゲット反復モジュール１４１０は、子ノード量子ビットをルートノード量子ビットとし、且つ子ノード量子ビットがリーフノード量子ビットになるまで、ターゲット２量子ビット位相シフトゲートをルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられ、
ターゲットリーフノード作用モジュール１４１２は、経路制限下でのターゲット２量子ビット位相シフトゲートをターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つターゲット１量子位相シフトゲートをリーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられ、
ターゲット組み合わせモジュール１４１４は、ターゲット反転ゲートサブ回路、ターゲット位相シフトゲートサブ回路、ターゲットスワップゲートサブ回路、ターゲットリーフ位相シフトゲートサブ回路、及びターゲット１量子ビット位相シフトサブ回路を組み合わせてターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられ、
準備モジュール１４１６は、予め設定された初期量子状態をターゲット量子状態準備回路に入力して量子状態準備を行い、ターゲットデータベクトルに対応する量子状態を得ることに用いられる。
【0227】
上記量子状態準備回路の生成装置、又は、量子状態準備装置における各モジュールの全部、又は、一部は、ソフトウェア、ハードウェア、及びそれらの組み合わせにより実現することができる。上記各モジュールは、ハードウェア形式で電子機器におけるプロセッサ内に内蔵され、又は、それから独立してもよく、ソフトウェア形式で電子機器におけるメモリに記憶されてもよく、それによってプロセッサは、以上の各モジュールに対応する操作を呼び出して実行する。
【0228】
１つの実施例において、電子機器を提供し、該電子機器は、工業化されたスマート機器であってもよく、その内部構造図は、図１５に示されてもよい。該電子機器は、プロセッサ、メモリ、入力／出力インタフェース（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ、Ｉ／Ｏと略称する）、及び通信インタフェースを含む。ここで、プロセッサ、メモリ、及び入力／出力インタフェースは、システムバスにより接続され、通信インタフェースは、入力／出力インタフェースによりシステムバスに接続される。ここで、該電子機器のプロセッサは、計算、及び制御能力を提供することに用いられる。該電子機器のメモリは、不揮発性記憶媒体と、内部メモリとを含む。該不揮発性記憶媒体には、オペレーティングシステム、コンピュータ可読命令、及びデータベースが記憶されている。該内部メモリは、不揮発性記憶媒体におけるオペレーティングシステム、及びコンピュータ可読命令の動作のために環境を提供する。該電子機器のデータベースは、ターゲットデータベクトルを記憶することに用いられる。該電子機器の入力／出力インタフェースは、プロセッサと外部機器との間で情報を交換することに用いられる。該電子機器の通信インタフェースは、外部の端末とネットワークにより接続して通信することに用いられる。該コンピュータ可読命令がプロセッサによって実行されるときに量子状態準備回路の生成方法、又は、量子状態準備方法を実現する。
【0229】
当業者が理解できるように、図１５に示す構造は、単に本願の手段に関連する一部の構造のブロック図であり、本願の手段をそれに応用した電子機器に対する限定を構成せず、具体的な電子機器は、図示よりも多い、又は、少ない部材を含む、又は、あるいくつかの部材を組み合わせる、又は、異なる部材配置を有するようにしてもよい。
【0230】
１つの実施例において、量子チップを提供し、量子状態準備回路を含み、上記量子状態準備回路は、本願における量子状態準備回路の生成方法により実現される。該量子チップは、各スマート端末、及び車載機器に応用できる。
【0231】
１つの実施例において、電子機器をさらに提供し、メモリと、プロセッサとを含み、メモリには、コンピュータ可読命令が記憶されており、該プロセッサは、コンピュータ可読命令を実行するときに上記各方法実施例におけるステップを実現する。
【0232】
１つの実施例において、コンピュータ可読記憶媒体を提供し、それにおいてコンピュータ可読命令が記憶されており、該コンピュータ可読命令がプロセッサによって実行されるときに上記各方法実施例におけるステップを実現する。
【0233】
１つの実施例において、コンピュータプログラム製品を提供し、コンピュータ可読命令を含み、該コンピュータ可読命令がプロセッサによって実行されるときに上記各方法実施例におけるステップを実現する。
【0234】
説明する必要がある点として、本願に係るユーザー情報（ユーザー機器情報、及びユーザー個人情報等を含むが、これらに限定されない）、及びデータ（分析に用いられるデータ、記憶されるデータ、及び展示されるデータ等を含むが、これらに限定されない）は、いずれもユーザーによって認可され、又は、各関係者によって十分に認可された情報、及びデータであり、関連データの収集、使用、及び処理は、関連国や地域の関連法律・法規、及び標準に準拠する必要がある。プッシュされる情報については、推奨対象端末は拒否することができ、広告プッシュ情報等を簡易に拒否することができる。
【0235】
当業者が理解できるように、上記実施例方法における全部、又は、一部のプロセスの実現は、コンピュータ可読命令により関連ハードウェアに命令して完了させてもよく、上記コンピュータ可読命令は、１つの不揮発性コンピュータ読み取り可能な記憶媒体に記憶されてもよく、該コンピュータ可読命令が実行されるときに、上記各方法の実施例のプロセスを含んでもよい。ここで、本願が提供する各実施例において使用されるメモリ、データベース、又は、他の媒体についての何らの引用は、いずれも不揮発性、及び揮発性メモリのうちの少なくとも一種を含んでもよい。不揮発性メモリは、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、磁気テープ、フロッピーディスク、フラッシュメモリ、光メモリ、高密度組み込み式不揮発性メモリ、抵抗変化型メモリ（ＲｅＲＡＭ）、磁気抵抗メモリ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＭＲＡＭ）、強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＦＲＡＭ（登録商標））、相変化メモリ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ、ＰＣＭ）、及びグラフェンメモリ等を含んでもよい。揮発性メモリは、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、又は、外部高速キャッシュメモリ等を含んでもよい。制限ではなく説明として、ＲＡＭは、例えばスタティックランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＳＲＡＭ）、又は、ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＤＲＡＭ）等の複数種の形式であってもよい。本願が提供する各実施例に係るデータベースは、リレーショナルデータベース、及び非リレーショナルデータベースのうちの少なくとも一種を含んでもよい。非リレーショナルデータベースは、ブロックチェーンに基づく分散型データベース等を含んでもよいが、これに限定されない。本願が提供する各実施例に係るプロセッサは、汎用プロセッサ、中央プロセッサ、グラフィックスプロセッサ、デジタル信号プロセッサ、プログラマブルロジックデバイス、及び量子計算に基づくデータ処理ロジックデバイス等であってもよいが、これらに限定されない。
【0236】
以上の実施例の各技術的特徴は任意に組み合わせることができるが、記述を簡潔にするために、上記実施例における各技術的特徴のすべての可能な組み合わせを記述してはいない。しかし、これらの技術的特徴の組み合わせが矛盾しない限り、本明細書に記載される範囲に属すると考えられるべきである。
【0237】
上記実施例は、単に本願のいくつかの実施形態を示しており、その記述は、比較的具体的で詳細であるが、本願の特許の範囲を制限するものではないと理解すべきである。なお、当業者であれば、本願の発想を逸脱せずに種々の変形や改良を行うこともでき、これらは、すべて本願の保護範囲に属する。従って、本願の保護範囲は、添付する特許請求の範囲に準じるべきである。
【符号の説明】
【0238】
１０２ 電子機器
１０４ 量子チップ
１０４２ 量子状態準備回路
１３００ 生成装置
１３０２ 量子ゲート取得モジュール
１３０４ 反転ゲート作用モジュール
１３０６ 位相シフトゲート作用モジュール
１３０８ スワップゲート作用モジュール
１３１０ 反復モジュール
１３１２ リーフノード作用モジュール
１４００ 量子状態準備装置
１４０２ ターゲット量子ゲート取得モジュール
１４０４ ターゲット反転ゲート作用モジュール
１４０６ ターゲット位相シフトゲート作用モジュール
１４０８ ターゲットスワップゲート作用モジュール
１４１０ ターゲット反復モジュール
１４１２ ターゲットリーフノード作用モジュール
１４１６ 準備モジュール
１０４ 量子チップ
１０４２ 量子状態準備回路
１３００ 生成装置
１３０２ 量子ゲート取得モジュール
１３０４ 反転ゲート作用モジュール
１３０６ 位相シフトゲート作用モジュール
１３０８ スワップゲート作用モジュール
１３１０ 反復モジュール
１３１２ リーフノード作用モジュール
１４００ 量子状態準備装置
１４０２ ターゲット量子ゲート取得モジュール
１４０４ ターゲット反転ゲート作用モジュール
１４０６ ターゲット位相シフトゲート作用モジュール
１４０８ ターゲットスワップゲート作用モジュール
１４１０ ターゲット反復モジュール
１４１２ ターゲットリーフノード作用モジュール
１４１６ 準備モジュール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【手続補正書】
【提出日】2023-09-05
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
量子状態準備回路の生成装置であって、前記装置は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得することに用いられる量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得ることに用いられる反転ゲート作用モジュールと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに用いられる位相シフトゲート作用モジュールと、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得ることに用いられるスワップゲート作用モジュールであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、スワップゲート作用モジュールと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることに戻って実行することに用いられる反復モジュールと、
前記経路制限下での２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることに用いられるリーフノード作用モジュールと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成することに用いられる組み合わせモジュールと、を含むことを特徴とする量子状態準備回路の生成装置。
【請求項2】
前記量子ゲート取得モジュールは、さらに、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得することと、前記１量子ビットゲート、及び前記経路制限下での制御ＮＯＴゲートに基づいて組み合わせて前記２量子ビットスワップゲート、及び前記経路制限下での２量子ビット位相シフトゲートを形成することと、に用いられることを特徴とする請求項１に記載の装置。
【請求項3】
前記ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数であることを特徴とする請求項１に記載の装置。
【請求項4】
前記装置は、前記ｎが１であるときに、二分木制限下での３つの量子ビットを決定することと、前記１量子ビット反転ゲートを前記３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得ることと、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得ることと、前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得ることと、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて前記３つの量子ビットに対応する量子状態準備回路を形成することと、に用いられる生成モジュールをさらに含むことを特徴とする請求項３に記載の装置。
【請求項5】
前記反転ゲートサブ回路の回路深さは１であり、前記位相シフトゲートサブ回路の回路深さは０（１）であり、前記スワップゲートサブ回路の回路深さは３であり、前記リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、前記１量子ビット位相シフトサブ回路の回路深さは１であり、前記装置は、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、前記量子状態準備回路の回路深さを決定することに用いられる回路深さ決定モジュールをさらに含み、ここで、前記回路深さは０（ｎ）であることを特徴とする請求項３に記載の装置。
【請求項6】
前記第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、前記反転ゲート作用モジュールは、さらに、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得ることに用いられ、
前記スワップゲート作用モジュールは、さらに、前記２量子ビットスワップゲートを前記第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得ることに用いられることを特徴とする請求項１に記載の装置。
【請求項7】
前記第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、前記反転ゲート作用モジュールは、さらに、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得ることに用いられ、
前記スワップゲート作用モジュールは、さらに、前記２量子ビットスワップゲートを前記第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得ることに用いられることを特徴とする請求項１に記載の装置。
【請求項8】
前記装置は、ターゲットデータベクトルを取得することと、前記ターゲットデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を得ることと、予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得ることと、に用いられる量子状態準備モジュールをさらに含むことを特徴とする請求項１に記載の装置。
【請求項9】
前記装置は、推奨プリファレンスデータベクトルを取得することと、前記推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得ることと、予め設定された初期量子状態を前記推奨量子状態準備回路に入力して量子状態準備を行い、前記推奨プリファレンスデータベクトルに対応する量子状態を得ることと、前記推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、前記ターゲット量子状態に基づいて量子測定を行い、前記推奨プリファレンスデータベクトルに対応する推奨結果を得ることと、に用いられる量子推奨モジュールをさらに含むことを特徴とする請求項１に記載の装置。
【請求項10】
量子状態準備装置であって、前記装置は、ターゲットデータベクトルを取得し、前記ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得することに用いられるターゲット量子ゲート取得モジュールと、
二分木制限下でのターゲット量子ビットセットを決定し、前記ターゲット１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得ることに用いられるターゲット反転ゲート作用モジュールと、
前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得ることに用いられるターゲット位相シフトゲート作用モジュールと、
前記ターゲット２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得ることに用いられるターゲットスワップゲート作用モジュールであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ターゲットスワップゲート作用モジュールと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行することに用いられるターゲット反復モジュールと、
前記経路制限下でのターゲット２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つ前記ターゲット１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得ることに用いられるターゲットリーフノード作用モジュールと、
前記ターゲット反転ゲートサブ回路、前記ターゲット位相シフトゲートサブ回路、前記ターゲットスワップゲートサブ回路、前記ターゲットリーフ位相シフトゲートサブ回路、及び前記ターゲット１量子ビット位相シフトサブ回路を組み合わせて前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を形成することに用いられるターゲット組み合わせモジュールと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する１進符号化された量子状態を得ることに用いられる準備モジュールと、を含むことを特徴とする量子状態準備装置。
【請求項11】
電子機器によって実行される量子状態準備回路の生成方法であって、前記方法は、１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得るステップであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
前記経路制限下での２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、リーフ位相シフトゲートサブ回路を得て、且つ前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成するステップと、を含むことを特徴とする量子状態準備回路の生成方法。
【請求項12】
１量子ビット反転ゲート、１量子ビット位相シフトゲート、２量子ビットスワップゲート、及び経路制限下での２量子ビット位相シフトゲートを取得する前記ステップは、１量子ビットゲート、及び経路制限下での制御ＮＯＴゲートを取得するステップと、
前記１量子ビットゲート、及び前記経路制限下での制御ＮＯＴゲートに基づいて組み合わせて前記２量子ビットスワップゲート、及び前記経路制限下での２量子ビット位相シフトゲートを形成するステップと、を含むことを特徴とする請求項１１に記載の方法。
【請求項13】
前記ターゲット量子ビットセットにおける量子ビットの数量は、２ｎ＋１－１であり、ｎは、１以上の正整数であることを特徴とする請求項１１に記載の方法。
【請求項14】
前記方法は、前記ｎが１であるときに、二分木制限下での３つの量子ビットを決定するステップと、
前記１量子ビット反転ゲートを前記３つの量子ビットのうちのルートノード量子ビットに対応する第１ターゲットリーフノード量子ビットに作用させ、反転ゲートサブ回路を得るステップと、
前記２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応するリーフノード量子ビットの間に作用させ、位相シフトゲートサブ回路を得るステップと、
前記１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、１量子ビット位相シフトサブ回路を得るステップと、
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて前記３つの量子ビットに対応する量子状態準備回路を形成するステップと、をさらに含むことを特徴とする請求項１３に記載の方法。
【請求項15】
前記反転ゲートサブ回路の回路深さは１であり、前記位相シフトゲートサブ回路の回路深さは０（１）であり、前記スワップゲートサブ回路の回路深さは３であり、前記リーフ位相シフトゲートサブ回路の回路深さは０（１）であり、前記１量子ビット位相シフトサブ回路の回路深さは１であり、前記方法は、前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路にそれぞれ対応する回路深さに基づいて、前記量子状態準備回路の回路深さを決定するステップであって、ここで、前記回路深さは０（ｎ）である、ステップをさらに含むことを特徴とする請求項１３に記載の方法。
【請求項16】
前記第１ターゲット子ノード量子ビットは、第１左子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２左子ノード量子ビットを含み、二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る前記ステップは、
前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１左子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得るステップを含み、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る前記ステップは、
前記２量子ビットスワップゲートを前記第１左子ノード量子ビットと第２左子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得るステップを含むことを特徴とする請求項１１に記載の方法。
【請求項17】
前記第１ターゲット子ノード量子ビットは、第１右子ノード量子ビットを含み、前記第２ターゲット子ノード量子ビットは、第２右子ノード量子ビットを含み、二分木制限下でのターゲット量子ビットセットを決定し、前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、反転ゲートサブ回路を得る前記ステップは、
前記１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１右子ノード量子ビットに作用させ、前記反転ゲートサブ回路を得るステップを含み、
前記２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、スワップゲートサブ回路を得る前記ステップは、
前記２量子ビットスワップゲートを前記第１右子ノード量子ビットと第２右子ノード量子ビットとの間に作用させ、前記スワップゲートサブ回路を得るステップを含むことを特徴とする請求項１１に記載の方法。
【請求項18】
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成する前記ステップの後に、ターゲットデータベクトルを取得するステップと、
前記ターゲットデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を得るステップと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得るステップと、をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項19】
前記反転ゲートサブ回路、前記位相シフトゲートサブ回路、前記スワップゲートサブ回路、前記リーフ位相シフトゲートサブ回路、及び前記１量子ビット位相シフトサブ回路を組み合わせて量子状態準備回路を形成する前記ステップの後に、推奨プリファレンスデータベクトルを取得するステップと、
前記推奨プリファレンスデータベクトルに基づいて量子ビット演算子を決定し、前記量子ビット演算子に基づいて前記量子状態準備回路における量子ビット量子ゲートを更新し、前記推奨プリファレンスデータベクトルに対応する推奨量子状態準備回路を得るステップと、
予め設定された初期量子状態を前記推奨量子状態準備回路に入力して量子状態準備を行い、前記推奨プリファレンスデータベクトルに対応する量子状態を得るステップと、
前記推奨プリファレンスデータベクトルに対応する量子状態、及び量子特異値推定アルゴリズム回路に基づいて量子演算を行い、ターゲット量子状態を得て、前記ターゲット量子状態に基づいて量子測定を行い、前記推奨プリファレンスデータベクトルに対応する推奨結果を得るステップと、をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項20】
量子状態準備方法であって、前記方法は、ターゲットデータベクトルを取得し、前記ターゲットデータベクトルに基づいてターゲット１量子ビット反転ゲート、ターゲット１量子ビット位相シフトゲート、ターゲット２量子ビットスワップゲート、及び経路制限下でのターゲット２量子ビット位相シフトゲートを取得するステップと、
二分木制限下でのターゲット量子ビットセットを決定し、前記ターゲット１量子ビット反転ゲートを前記ターゲット量子ビットセットにおけるルートノード量子ビットに対応する第１ターゲット子ノード量子ビットに作用させ、ターゲット反転ゲートサブ回路を得るステップと、
前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップと、
前記ターゲット２量子ビットスワップゲートを前記第１ターゲット子ノード量子ビットと第２ターゲット子ノード量子ビットとの間に作用させ、ターゲットスワップゲートサブ回路を得るステップであって、前記第２ターゲット子ノード量子ビットは、前記第１ターゲット子ノード量子ビットの子ノード量子ビットである、ステップと、
前記子ノード量子ビットをルートノード量子ビットとし、且つ前記子ノード量子ビットがリーフノード量子ビットになるまで、前記ターゲット２量子ビット位相シフトゲートを前記ルートノード量子ビットに対応する子ノード量子ビットの間に作用させ、ターゲット位相シフトゲートサブ回路を得るステップに戻って実行するステップと、
前記経路制限下でのターゲット２量子ビット位相シフトゲートを前記ターゲット量子ビットセットにおける親ノード量子ビットに対応するリーフノード量子ビットの間に作用させ、ターゲットリーフ位相シフトゲートサブ回路を得て、且つ前記ターゲット１量子ビット位相シフトゲートを前記リーフノード量子ビットに作用させ、ターゲット１量子ビット位相シフトサブ回路を得るステップと、
前記ターゲット反転ゲートサブ回路、前記ターゲット位相シフトゲートサブ回路、前記ターゲットスワップゲートサブ回路、前記ターゲットリーフ位相シフトゲートサブ回路、及び前記ターゲット１量子ビット位相シフトサブ回路を組み合わせて前記ターゲットデータベクトルに対応するターゲット量子状態準備回路を形成するステップと、
予め設定された初期量子状態を前記ターゲット量子状態準備回路に入力して量子状態準備を行い、前記ターゲットデータベクトルに対応する量子状態を得るステップと、を含むことを特徴とする量子状態準備方法。
【請求項21】
量子状態準備回路を含む量子チップであって、前記量子状態準備回路は、請求項１～１０のいずれか一項に記載の量子状態準備回路の生成方法により実現されることを特徴とする量子チップ。
【請求項22】
メモリと、プロセッサとを含み、前記メモリには、コンピュータ可読命令が記憶されている電子機器であって、前記プロセッサは、前記コンピュータ可読命令を実行するときに請求項１～１０のいずれか一項に記載の方法を実現することを特徴とする電子機器。
【請求項23】
コンピュータプログラムであって、プロセッサによって実行されるときに請求項１～１０のいずれか一項に記載の方法を実現することを特徴とするコンピュータプログラム。
【国際調査報告】