知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-09
(54)【発明の名称】表示装置、電子装置、及び表示装置製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240702BHJP
G09F 9/00 20060101ALI20240702BHJP
G09F 9/302 20060101ALI20240702BHJP
H10K 59/123 20230101ALI20240702BHJP
H10K 59/131 20230101ALI20240702BHJP
H10K 59/124 20230101ALI20240702BHJP
H10K 59/121 20230101ALI20240702BHJP
H10K 65/00 20230101ALI20240702BHJP
H10K 71/30 20230101ALI20240702BHJP
H10K 71/20 20230101ALI20240702BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 348A
G09F9/30 337
G09F9/00 338
G09F9/00 313
G09F9/30 365
G09F9/00 366Z
G09F9/302 Z
H10K59/123
H10K59/131
H10K59/124
H10K59/121 213
H10K65/00
H10K71/30
H10K71/20
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023574808
(86)(22)【出願日】2022-06-10
(85)【翻訳文提出日】2023-12-05
(86)【国際出願番号】 KR2022008215
(87)【国際公開番号】W WO2022265310
(87)【国際公開日】2022-12-22
(31)【優先権主張番号】10-2021-0078318
(32)【優先日】2021-06-16
(33)【優先権主張国・地域又は機関】KR
(81)【指定国・地域】
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100121382
【弁理士】
【氏名又は名称】山下 託嗣
(72)【発明者】
【氏名】チャ，ミョングン
(72)【発明者】
【氏名】ク，ソヨン
(72)【発明者】
【氏名】シム，ドンファン
(72)【発明者】
【氏名】チェ，サンゴン
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107BB08
3K107CC43
3K107CC45
3K107DD39
3K107DD90
3K107EE04
3K107EE07
3K107EE61
3K107EE68
3K107FF04
3K107FF14
3K107FF15
5C094AA43
5C094AA45
5C094BA03
5C094BA27
5C094CA19
5C094DA15
5C094DB01
5C094EA04
5C094EA05
5C094FA01
5C094FA02
5C094FB02
5C094FB05
5C094FB12
5C094FB14
5C094FB15
5C094HA05
5C094HA08
5G435AA17
5G435BB05
5G435CC09
5G435DD11
5G435EE49
5G435GG43
5G435HH05
5G435HH20
5G435KK05
5G435KK10
5G435LL04
5G435LL07
5G435LL08
5G435LL17
(57)【要約】
表示装置を提供する。表示装置は、第１画素及び第２画素を含む。第２画素の発光素子と駆動回路は第２領域に配置される。第１画素は第２領域に配置されたシリコントランジスタ及び酸化物トランジスタを含む。第１画素は前記トランジスタの中で１つと第１領域に配置された発光素子を電気的に連結する連結配線を含む。連結配線は、酸化物半導体パターンと同一の層に配置され、透明導電性酸化物を含む。
【特許請求の範囲】
【請求項1】
第１領域、及び前記第１領域と隣接する第２領域を含む表示領域、及び、前記表示領域に隣接する周辺領域を含むベース層、前記ベース層上に配置された絶縁層、及び前記ベース層上に配置された第１画素、及び第２画素を含む表示パネルを含み、前記第１画素は、前記第１領域に配置された第１発光素子、及び前記第１発光素子に電気的に連結された第１画素回路を含み、
前記第２画素は、前記第２領域に配置された第２発光素子及び前記第２発光素子に電気的に連結され、前記第２領域に配置された第２画素回路を含み、
前記第１画素回路は、
ドレーン領域、アクティブ領域、ソース領域を含む酸化物半導体パターン及び前記アクティブ領域に重畳するゲートを含み、前記第２領域又は前記周辺領域に配置された第１トランジスタと、
ドレーン領域、アクティブ領域、ソース領域を含むシリコン半導体パターン及び前記アクティブ領域に重畳するゲートを含み、前記第２領域又は前記周辺領域に配置された第２トランジスタと、
前記第１トランジスタ又は前記第２トランジスタと前記第１発光素子とを電気的に連結し、少なくとも前記第１領域に重畳され、前記酸化物半導体パターンと同一の層に配置され、透明導電性酸化物を含む連結配線と、を含む表示装置。
【請求項2】
前記表示領域は、前記第２領域に隣接する第３領域をさらに含み、前記表示パネルは、前記第３領域に配置された第３画素をさらに含み、
前記第３画素は、前記第３領域に配置された第３発光素子、及び、前記第３発光素子に電気的に連結され、前記第３領域に配置された第３画素回路を含み、
基準面積内にて、前記第１発光素子は、前記第３発光素子よりも少なく配置された請求項１に記載の表示装置。
【請求項3】
前記絶縁層は、第１絶縁層及び第２絶縁層を含み、前記酸化物半導体パターンは、前記第１絶縁層の上側に配置され、前記シリコン半導体パターンは、前記第１絶縁層の下側に配置され、
前記第２絶縁層は、前記酸化物半導体パターンをカバーする請求項１に記載の表示装置。
【請求項4】
前記第２絶縁層は、前記連結配線をカバーする請求項３に記載の表示装置。
【請求項5】
前記第２絶縁層は、前記第１領域に対応する開口が区画形成され、前記連結配線の少なくとも一部分は、前記第２絶縁層から露出された請求項３に記載の表示装置。
【請求項6】
前記絶縁層は、前記開口を満たし、前記第２絶縁層上に配置された第３絶縁層をさらに含む請求項５に記載の表示装置。
【請求項7】
前記第１画素回路は、連結電極をさらに含み、前記連結電極は、前記第３絶縁層上に配置され、前記第３絶縁層を貫通するコンタクトホールを通じて前記連結配線に連結された請求項６に記載の表示装置。
【請求項8】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域よりも大きい導電性を有する請求項１に記載の表示装置。
【請求項9】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域に比べて弗素元素の含量が高い請求項１に記載の表示装置。
【請求項10】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域に比べてアルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、又は珪素Ｓｉをさらに含む請求項１に記載の表示装置。
【請求項11】
前記絶縁層は、前記第１トランジスタの前記ゲートに重畳され、第１トランジスタの前記ゲートと前記第１トランジスタのアクティブ領域との間に配置された絶縁パターンを含み、平面上で前記第１トランジスタの前記ドレーン領域及び前記ソース領域は、前記絶縁パターンから露出された請求項１に記載の表示装置。
【請求項12】
前記連結配線は、前記第２領域に重畳する請求項１に記載の表示装置。
【請求項13】
前記第１画素回路は、連結電極をさらに含み、前記第１発光素子は、楕円形状の第１電極を含み、
前記連結電極は、前記連結配線に直接連結され、
前記第１発光素子の前記第１電極は、前記連結電極に直接連結された請求項１に記載の表示装置。
【請求項14】
前記第２発光素子は、曲線のエッジを有する第１電極を含み、前記第２発光素子の前記第１電極は、前記第１発光素子の前記第１電極よりも小さい面積を有する請求項１３に記載の表示装置。
【請求項15】
前記表示パネルに結合されたウインドーをさらに含み、前記ウインドーは、ベースフィルム及び前記周辺領域に重畳するベゼルパターンを含む請求項１に記載の表示装置。
【請求項16】
光信号が通過するセンシング領域、前記センシング領域に隣接する表示領域、及び前記表示領域に隣接する周辺領域を含み、前記センシング領域は、発光素子が重畳する素子領域、及び、発光素子が非重畳である透過領域を含む表示装置と、前記表示装置の下側に配置され、前記センシング領域に重畳し、前記光信号を受信する電子モジュールと、を含み、
前記表示装置は、第１画素を含み、
前記第１画素は、前記素子領域に配置された第１発光素子、及び前記第１発光素子に電気的に連結された第１画素回路を含み、
前記第１画素回路は、酸化物半導体パターンを含み、前記表示領域又は前記周辺領域に配置されたトランジスタを含み、
前記トランジスタと前記第１発光素子を電気的に連結し、少なくとも前記表示領域に重畳され、前記酸化物半導体パターンと同一の層に配置され、透明導電性酸化物を含む連結配線を含む請求項１に記載の電子装置。
【請求項17】
前記表示装置は、第２画素をさらに含み、前記第２画素は、前記表示領域に配置された第２発光素子、及び、前記第２発光素子に電気的に連結され、前記表示領域に配置された第２画素回路を含む請求項１６に記載の電子装置。
【請求項18】
前記表示装置は、ウインドーを含み、前記ウインドーは、ベースフィルム及び前記周辺領域に重畳するベゼルパターンを含む請求項１６に記載の電子装置。
【請求項19】
前記電子モジュールは、カメラモジュールを含む請求項１６に記載の電子装置。
【請求項20】
第１領域に配置された第１発光素子、第２領域に配置された第１シリコントランジスタ、及び前記第２領域に配置された第１酸化物トランジスタを含む第１画素及び前記第２領域に配置された第２発光素子、第２シリコントランジスタ、及び第２酸化物トランジスタを含む第２画素を含む表示装置の製造方法において、前記第２領域に重畳する前記第１シリコントランジスタを形成する段階と、
前記第２領域に重畳する前記第１酸化物トランジスタの酸化物半導体パターン及び少なくとも第１領域に重畳する酸化物半導体配線を含む酸化物半導体層を形成する段階と、
前記第１酸化物トランジスタのアクティブ領域に重畳する前記第１酸化物トランジスタのゲートを形成する段階と、
前記第１酸化物トランジスタの前記ゲートと前記酸化物半導体配線をカバーする絶縁層を形成する段階と、
前記絶縁層上に配置され、前記酸化物半導体配線と電気的に連結された前記第１発光素子を形成する段階と、を含む表示装置の製造方法。
【請求項21】
ドーパントを利用して前記酸化物半導体配線をドーピングする段階をさらに含む請求項２０に記載の表示装置の製造方法。
【請求項22】
前記ドーパントは、アルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、珪素Ｓｉ、又はインジウム（Ｉｎ）を含む請求項２１に記載の表示装置の製造方法。
【請求項23】
前記絶縁層に前記第１領域に対応する開口が形成されるようにフッ化ガスを利用して前記絶縁層をドライエッチングする段階をさらに含む請求項２０に記載の表示装置の製造方法。
【請求項24】
前記第２領域に重畳する前記第２シリコントランジスタを形成する段階と、前記第２領域に重畳する前記第２酸化物トランジスタを形成する段階と、
前記第２領域に重畳する前記第２発光素子を形成する段階と、をさらに含み、
前記第２酸化物トランジスタを形成する段階は、
前記第２領域に重畳する前記第２酸化物トランジスタの酸化物半導体パターンを形成する段階と、
前記第２酸化物トランジスタの前記酸化物半導体パターンのソース領域及びドレーン領域に非重畳であって、アクティブ領域に重畳する前記第２酸化物トランジスタのゲートを形成する段階と、を含み、
前記第２酸化物トランジスタの酸化物半導体パターンを形成する段階は、前記酸化物半導体層を形成する段階との単一の工程で遂行され、
前記第２酸化物トランジスタのゲートを形成する段階は、前記第１酸化物トランジスタのゲートを形成する段階との単一の工程で遂行される請求項２０に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光信号が透過する表示領域を含む表示装置、表示装置を含む電子装置、及び表示装置の製造方法に関する。
【背景技術】
【0002】
電子装置は、表示パネル及び電子モジュール等様々な電子部品を含むことができる。電子モジュールは、カメラ、赤外線感知センサー、又は近接センサー等を含むことができる。電子モジュールは表示パネルの下に配置されうる。表示パネルの一部領域の透過率は、表示パネルの他の一部領域の透過率より高いのでありうる。電子モジュールは、透過率が高い領域を通じて光信号を受信するか、又は光信号を出力することができる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の目的は、積層構造が単純な表示装置を提供することにある。
【0004】
本発明の目的は、前記表示装置を含む電子装置を提供することにある。
【0005】
本発明の目的は、製造工程が単純な表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明による表示装置は、第１領域、及び前記第１領域と隣接する第２領域を含む表示領域、及び前記表示領域に隣接する周辺領域を含むベース層、前記ベース層上に配置された絶縁層、及び、前記ベース層上に配置された第１画素及び第２画素を含む表示パネルを含む。前記第１画素は、前記第１領域に配置された第１発光素子、及び、前記第１発光素子に電気的に連結された第１画素回路を含む。前記第２画素は、前記第２領域に配置された第２発光素子、及び、前記第２発光素子に電気的に連結され、前記第２領域に配置された第２画素回路を含む。前記第１画素回路は、ドレーン領域、アクティブ領域、ソース領域を含む酸化物半導体パターン、及び、前記アクティブ領域に重畳する(重なり合う)ゲートを含み、前記第２領域又は前記周辺領域に配置された第１トランジスタ、ドレーン領域、アクティブ領域、ソース領域を含むシリコン半導体パターン、及び、前記アクティブ領域に重畳するゲートを含み、前記第２領域又は前記周辺領域に配置された第２トランジスタ、及び、前記第１トランジスタ、又は前記第２トランジスタと前記第１発光素子を電気的に連結し、少なくとも前記第１領域に重畳され、前記酸化物半導体パターンと同一の層に配置され、透明導電性酸化物を含む連結配線を含むことができる。
【0007】
前記表示領域は、前記第２領域に隣接する第３領域をさらに含み、前記表示パネルは、前記第３領域に配置された第３画素をさらに含み、前記第３画素は、前記第３領域に配置された第３発光素子及び前記第３発光素子に電気的に連結され、前記第３領域に配置された第３画素回路を含むことができる。基準面積内で、前記第１発光素子は、前記第３発光素子より少なく配置されうる。
【0008】
前記絶縁層は第１絶縁層及び第２絶縁層を含み、前記酸化物半導体パターンは前記第１絶縁層の上側に配置され、前記シリコン半導体パターンは前記第１絶縁層の下側に配置され、前記第２絶縁層は前記酸化物半導体パターンをカバーすることができる。
【0009】
前記第２絶縁層は、前記連結配線をカバーすることができる。
【0010】
前記第２絶縁層は、前記第１領域に対応する開口が定義され、前記連結配線の少なくとも一部分は前記第２絶縁層から露出されることができる。
【0011】
前記絶縁層は、前記開口を満たし、前記第２絶縁層上に配置された第３絶縁層をさらに含むことができる。
【0012】
前記第１画素回路は連結電極をさらに含み、前記連結電極は前記第３絶縁層上に配置され、前記第３絶縁層を貫通するコンタクトホールを通じて前記連結配線に連結されることができる。
【0013】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域より大きい導電性を有することができる。
【0014】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域に比べて弗素元素の含量が高いのでありうる。
【0015】
前記連結配線は、前記酸化物半導体パターンの前記ドレーン領域及び前記ソース領域に比べてアルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、又は珪素Ｓｉをさらに含むことができる。
【0016】
前記絶縁層は、前記第１トランジスタの前記ゲートに重畳され、第１トランジスタの前記ゲートと前記第１トランジスタのアクティブ領域との間に配置された絶縁パターンを含み、平面上で前記第１トランジスタの前記ドレーン領域及び前記ソース領域は前記絶縁パターンから露出されることができる。
【0017】
前記連結配線は、前記第２領域に重畳することができる。
【0018】
前記第１画素回路は連結電極をさらに含み、前記第１発光素子は楕円形状の第１電極を含み、前記連結電極は前記連結配線に直接連結され、前記第１発光素子の前記第１電極は前記連結電極に直接連結されるのでありうる。
【0019】
前記第２発光素子は、曲線のエッジを有する第１電極を含み、前記第２発光素子の前記第１電極は、前記第１発光素子の前記第１電極より小さい面積を有することができる。
【0020】
前記表示パネルに結合されたウインドーをさらに含み、前記ウインドーは、ベースフィルム及び前記周辺領域に重畳するベゼルパターンを含むことができる。
【0021】
本発明の一実施形態による電子装置は、光信号が通過するセンシング領域、前記センシング領域に隣接する表示領域、及び、前記表示領域に隣接する周辺領域を含み、前記センシング領域は、発光素子が重畳する素子領域、及び発光素子が非重畳である(重なり合わない)透過領域を含む表示装置及び前記表示装置の下側に配置され、前記センシング領域に重畳し、前記光信号を受信する電子モジュールを含むことができる。前記表示装置は第１画素を含むことができる。前記第１画素は、前記素子領域に配置された第１発光素子、及び、前記第１発光素子に電気的に連結された第１画素回路を含むことができる。前記第１画素回路は、酸化物半導体パターンを含み、前記表示領域又は前記周辺領域に配置されたトランジスタを含むことができる。前記トランジスタと前記第１発光素子を電気的に連結し、少なくとも前記表示領域に重畳され、前記酸化物半導体パターンと同一の層に配置され、透明導電性酸化物を含む連結配線を含むことができる。
【0022】
前記表示装置は第２画素をさらに含むことができる。前記第２画素は、前記表示領域に配置された第２発光素子、及び、前記第２発光素子に電気的に連結され、前記表示領域に配置された第２画素回路を含むことができる。
【0023】
前記表示装置はウインドーを含むことができる。前記ウインドーは、ベースフィルム及び前記周辺領域に重畳するベゼルパターンを含むことができる。
【0024】
前記電子モジュールはカメラモジュールを含むことができる。
【0025】
表示装置の製造方法は、前記第２領域に重畳する前記第１シリコントランジスタを形成する段階、前記第２領域に重畳する前記第１酸化物トランジスタの酸化物半導体パターン、及び少なくとも第１領域に重畳する酸化物半導体配線を含む酸化物半導体層を形成する段階、前記第１酸化物トランジスタにおける前記酸化物半導体パターンのソース領域及びドレーン領域に対して非重畳であって、アクティブ領域に重畳する、前記第１酸化物トランジスタのゲートを形成する段階、前記第１酸化物トランジスタの前記ゲートと前記酸化物半導体配線をカバーする絶縁層を形成する段階、及び、前記絶縁層上に配置され、前記酸化物半導体配線と電気的に連結された前記第１発光素子を形成する段階を含むことができる。
【0026】
ドーパントを利用して前記酸化物半導体配線をドーピングする段階をさらに含むことができる。
【0027】
前記ドーパントは、アルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、珪素Ｓｉ、又はインジウム（Ｉｎ）を含むことができる。
【0028】
前記絶縁層に、前記第１領域に対応する開口が形成されるように、フッ化ガスを利用して前記絶縁層をドライエッチングする段階をさらに含むことができる。
【0029】
前記第２領域に重畳する前記第２シリコントランジスタを形成する段階、前記第２領域に重畳する前記第２酸化物トランジスタを形成する段階、及び、前記第２領域に重畳する前記第２発光素子を形成する段階を、さらに含むことができる。
【0030】
前記第２酸化物トランジスタを形成する段階は、前記第２領域に重畳する前記第２酸化物トランジスタの酸化物半導体パターンを形成する段階、及び、前記第２酸化物トランジスタの前記酸化物半導体パターンのソース領域及びドレーン領域に非重畳であって、アクティブ領域に重畳する前記第２酸化物トランジスタのゲートを形成する段階を含むことができる。前記第２酸化物トランジスタの酸化物半導体パターンを形成する段階は、前記酸化物半導体層を形成する段階と単一の工程で遂行されるのであって、前記第２酸化物トランジスタのゲートを形成する段階は、前記第１酸化物トランジスタのゲートを形成する段階と単一の工程で遂行されるのでありうる。
【発明の効果】
【0031】
上述したことによれば、第１画素回路と第１発光素子を連結するための追加的な透明導電性層が要求されない。本実施形態によれば、連結配線は、酸化物半導体パターンの製造工程の中での、少なくとも一部の段階と同一の製造段階を通じて形成されうる。表示装置の積層構造が単純になりうる。
【0032】
連結配線は、相対的に大きい導電性を有することによって、第１領域に配置された発光素子に、データ信号に対応する駆動電流を提供することができる。
【図面の簡単な説明】
【0033】
【図1】本発明の一実施形態による電子装置の斜視図である。
【図2】本発明の一実施形態による電子装置の一部構成を示した分解斜視図である。
【図3】本発明の一実施形態による表示装置の断面図である。
【図4】本発明の一実施形態による画素の等価回路図である。
【図5A】本発明の一実施形態による表示パネルの平面図である。
【図5E】本発明の一実施形態による表示パネルの平面図である。
【図6A】本発明の一実施形態による表示装置の第３領域に対応する断面図(1)である。
【図6B】本発明の一実施形態による表示装置の第３領域に対応する断面図(2)である。
【図7】本発明の一実施形態による表示装置の第１領域及び第２領域に対応する断面図である。
【図9】本発明の一実施形態による表示装置の第１領域及び第２領域に対応する断面図である。
【図10A】本発明の一実施形態による表示装置の製造方法を示した断面図(1)である。
【図10B】本発明の一実施形態による表示装置の製造方法を示した断面図(2)である。
【図10C】本発明の一実施形態による表示装置の製造方法を示した断面図(3)である。
【図10D】本発明の一実施形態による表示装置の製造方法を示した断面図(4)である。
【図10E】本発明の一実施形態による表示装置の製造方法を示した断面図(5)である。
【図10F】本発明の一実施形態による表示装置の製造方法を示した断面図(6)である。
【図10G】本発明の一実施形態による表示装置の製造方法を示した断面図(7)である。
【図10H】本発明の一実施形態による表示装置の製造方法を示した断面図(8)である。
【発明を実施するための形態】
【0034】
本明細書で、所定の構成要素（又は、領域、層、部分等）が他の構成要素の“上にある”、“連結される”、又は“結合される”と記述される場合に、このことは、他の構成要素上に直接配置／連結／結合されうるか、又はそれらの間に第３の構成要素が配置されることもできることを意味する。
【0035】
同一の図面符号は、同一の構成要素を称する。また、図面において、構成要素の厚さは、技術的な内容の効率的な説明のために誇張されたものである。“及び／又は”は、連関された構成要素が定義することができる１つ以上の組合せを全て含む。
【0036】
第１、第２等の用語は、様々な構成要素を説明するために使用されうるが、前記構成要素は、前記用語によって限定されてはならない。前記用語は１つの構成要素を他の構成要素から区別する目的のみで使用される。例えば、本発明の権利範囲を逸脱しないのでありながら、第１構成要素は第２構成要素として称されうるのであり、類似な具合に、第２構成要素も第１構成要素として称されうる。単数の表現は、文脈上に明確に異なるように表現しない限り、複数の表現を含む。
【0037】
また、“下に”、“下側に”、“上に”、“上側に”等の用語は図面に図示された構成要素の連関関係を説明するために使用される。前記用語は相対的な概念であって、図面に表示された方向を基準に説明される。
【0038】
“含む”又は“有する”等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとすることであり、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものについての存在又は付加の可能性を、予め排除しないことと理解されなければならない。
【0039】
異なるように定義されない限り、本明細書で使用されたすべての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般的に理解されることと同一の意味を有する。また、一般的に使用される辞書で定義された用語などの用語は、関連技術の脈絡で有する意味と一致する意味を有することと解釈されなければならないのであり、ここで明示的に定義されない限り、あまりにも理想的であるか、或いは過度に形式的な意味に解釈されてはならない。
【0040】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【0041】
図１は、本発明の一実施形態による電子装置１０００の斜視図である。
【0042】
図１を参照すれば、電子装置１０００は表示装置を含むことができ、本実施形態では携帯電話を例示的に図示した。しかし、これに制限されず、電子装置１０００はタブレット、モニター、テレビ、自動車ナビゲーション、ゲーム機、又はウェアラブル装置であり得る。
【0043】
電子装置１０００は、表示領域１０００Ａを通じてイメージを表示することができる。表示領域１０００Ａは、第１方向ＤＲ１及び第２方向ＤＲ２によって定義された平面を含むことができる。表示領域１０００Ａは、前記平面の少なくとも２つの側から各々ベンディングされた曲面をさらに含むことができる。しかし、表示領域１０００Ａの形状が、これに制限されることではない。例えば、表示領域１０００Ａは前記平面のみを含んでもよく、表示領域１０００Ａは、前記平面の少なくとも２つ以上、例えば４つの側から各々ベンディングされた４つの曲面をさらに含んでもよい。
【0044】
表示領域１０００Ａの一部の領域は、センシング領域１０００ＳＡとして定義されうる。図１では１つのセンシング領域１０００ＳＡを例示的に図示したが、センシング領域１０００ＳＡの数がこれに制限されることではない。センシング領域１０００ＳＡは、表示領域１０００Ａの一部分であるが、表示領域１０００Ａの他の領域に比べて高い光信号の透過率を有することができる。したがって、センシング領域１０００ＳＡを通じてイメージを表示することができ、センシング領域１０００ＳＡを通じて光信号を提供することができる。
【0045】
電子装置１０００は、センシング領域１０００ＳＡと重畳する領域に配置された電子モジュールを含むことができる。電子モジュールは、センシング領域１０００ＳＡを通じて外部から提供される光信号を受信するか、又はセンシング領域１０００ＳＡを通じて光信号を出力することができる。例えば、電子モジュールは、カメラモジュール、近接センサーといった、事物と携帯電話との間の距離を測定するセンサー、ユーザの身体の一部（例、指紋、虹彩、又は顔）を認識するセンサー、又は、光を出力する小型ランプであり、特別にこれに制限されることではない。
【0046】
電子装置１０００の厚さ方向は、表示領域１０００Ａの法線方向である第３方向ＤＲ３であり得る。電子装置１０００を構成する部材の前面（又は上面）と背面（又は下面）は、第３方向ＤＲ３を基準として定義されうる。
【0047】
図２は、本発明の一実施形態による電子装置１０００の一部構成を示した分解斜視図である。
【0048】
図２を参照すれば、電子装置１０００は表示装置ＤＤ及びカメラモジュールＣＭを含むことができる。表示装置ＤＤはイメージを生成し、外部入力を感知することができる。カメラモジュールＣＭは表示装置ＤＤの下に配置される。表示装置ＤＤが電子装置１０００を構成する第１電子モジュールとして定義されるとき、カメラモジュールＣＭは第２電子モジュールとして定義されてもよい。
【0049】
表示装置ＤＤには表示領域１００Ａ及び周辺領域１００Ｎを含むことができる。表示領域１００Ａは図１に図示された表示領域１０００Ａに対応されることができる。表示装置ＤＤの一部領域はセンシング領域１００ＳＡとして定義されうるのであり、センシング領域１００ＳＡは、表示領域１００Ａの他の領域（以下、主要表示領域）よりも高い透過率を有することができる。したがって、センシング領域１００ＳＡは、外部の自然光をカメラモジュールＣＭに提供することができる。センシング領域１００ＳＡは、表示領域１００Ａの一部分であるので、イメージを表示することができる。
【0050】
表示領域１００Ａには画素ＰＸが配置される。表示領域１００Ａには発光素子が配置され、周辺領域１００Ｎには発光素子が未配置となっている。センシング領域１００ＳＡと主要表示領域とに、各々の画素ＰＸが配置される。但し、センシング領域１００ＳＡと主要表示領域に配置された画素ＰＸの構成は異なることができる。これに対する詳細な説明は後述する。
【0051】
図３は、本発明の一実施形態による表示装置ＤＤの断面図である。
【0052】
図３を参照すれば、表示装置ＤＤは、表示パネル１００、センサー層２００、反射防止層３００、及びウインドー４００を含むことができる。反射防止層３００とウインドー４００とは、接着層ＡＤでもって結合されうる。
【0053】
表示パネル１００は、実質的にイメージを生成する構成であり得る。表示パネル１００は、発光型表示パネルであり、例えば表示パネル１００は有機発光表示パネル、無機発光表示パネル、マイクロＬＥＤ表示パネル、又はナノＬＥＤ表示パネルであり得る。表示パネル１００は表示層とも称されうる。
【0054】
表示パネル１００は、ベース層１１０、回路層１２０、発光素子層１３０、及び封止層１４０を含むことができる。
【0055】
ベース層１１０は、回路層１２０が配置されるベース面を提供する部材であり得る。ベース層１１０はリジッド（ｒｉｇｉｄ）基板であるか、或いはベンディング（ｂｅｎｄｉｎｇ）、フォールディング（ｆｏｌｄｉｎｇ）、ローリング（ｒｏｌｌｉｎｇ）等が可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。ベース層１１０は、ガラス基板、金属基板、又は高分子基板等であり得る。しかし、本発明の実施形態がこれに限定されることではなく、ベース層１１０は、無機層、有機層、又は複合材料層であり得る。
【0056】
ベース層１１０は、多層構造を有することができる。例えば、ベース層１１０は、第１合成樹脂層、多層又は単層の無機層、前記多層又は単層の無機層上に配置された第２合成樹脂層を含むことができる。前記第１及び第２合成樹脂層の各々は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）系樹脂を含むことができるのであり、特別に制限されない。
【0057】
回路層１２０は、ベース層１１０上に配置されうる。回路層１２０は、絶縁層、半導体パターン、導電パターン、及び信号ライン等を含むことができる。
【0058】
発光素子層１３０は、回路層１２０上に配置されうる。発光素子層１３０は発光素子を含むことができる。例えば、発光素子は、有機発光物質、無機発光物質、有機－無機発光物質、クォンタム(量子)ドット、クォンタムロッド、マイクロＬＥＤ、又はナノＬＥＤを含むことができる。
【0059】
封止層１４０は、発光素子層１３０上に配置されうる。封止層１４０は、水分、酸素、及びほこり粒子のような異物質から発光素子層１３０を保護することができる。封止層１４０は、少なくとも１つの無機層を含むことができる。封止層１４０は、無機層／有機層／無機層の積層構造物を含むことができる。
【0060】
センサー層２００は、表示パネル１００上に配置されうる。センサー層２００は、外部から印加される外部入力を感知することができる。外部入力はユーザの入力であり得る。ユーザの入力は、使用者の身体の一部、光、熱、ペン、又は圧力等の様々な形態の外部入力を含むことができる。
【0061】
センサー層２００は、連続された工程を通じて表示パネル１００上に形成されうる。この場合、センサー層２００は、表示パネル１００上に直接配置されうる。ここで。“直接配置される”ということは、センサー層２００と表示パネル１００との間に第３の構成要素が配置されないことを意味しうる。即ち、センサー層２００と表示パネル１００との間には別の接着部材が配置されなくともよい。
【0062】
反射防止層３００は、センサー層２００上に直接配置されうる。反射防止層３００は、表示装置ＤＤの外部から入射される外部光の反射率を減少させることができる。反射防止層３００は、連続された工程を通じてセンサー層２００上に形成されうる。反射防止層３００はカラーフィルターを含むことができる。前記カラーフィルターは所定の配列を有することができる。例えば、前記カラーフィルターは、表示パネル１００に含まれた画素の発光カラーを考慮して配列されうる。また、反射防止層３００は、前記カラーフィルターに隣接するブラックマトリックスをさらに含むことができる。反射防止層３００に対する具体的な説明は後述される。
【0063】
本発明の一実施形態にて、センサー層２００は省略されてもよい。この場合、反射防止層３００は表示パネル１００上に直接配置されうる。本発明の一実施形態で、センサー層２００と反射防止層３００の位置は互いに入れ替わりうる。
【0064】
図示していないが、本発明の一実施形態にて、表示装置ＤＤは、反射防止層３００上に配置された光学層をさらに含むことができる。例えば、光学層は、連続された工程を通じて反射防止層３００上に形成されるのでありうる。光学層は、表示パネル１００から入射された光の方向を制御して、表示装置ＤＤの正面輝度を向上させることができる。例えば、光学層は、表示パネル１００に含まれた画素の発光領域に各々対応して開口部が区画形成（define; 定義）された有機絶縁層、及び有機絶縁層をカバーし、前記開口部に充填された高屈折層を含むことができる。高屈折層は、有機絶縁層より高い屈折率を有することができる。
【0065】
ウインドー４００は、反射防止層３００上に配置されるか、或いは形成されるのでありうる。ウインドー４００は電子装置１０００の前面を提供することができる。ウインドー４００は、ガラスフィルム又は合成樹脂フィルムをベースフィルムとして含むことができる。ウインドー４００は、反射防止層又は指紋防止層をさらに含むことができる。ウインドー４００は、ガラスフィルム又は合成樹脂フィルムを含むことができる。ウインドー４００は、表示パネル１００の周辺領域ＤＰ－ＮＡに重畳するベゼルパターンＢＺ（図５Ｅ参照）をさらに含むことができる。
【0066】
図４は、本発明の一実施形態による画素ＰＸの等価回路図である。
【0067】
図４を参照すれば、図２に図示された複数の画素ＰＸの中で１つの画素ＰＸの等価回路図を図示した。画素ＰＸは、発光素子ＬＤ及び画素回路ＰＣを含むことができる。発光素子ＬＤは図３の発光素子層１３０に含まれる構成であり、画素回路ＰＣは図３の回路層１２０に含まれる構成であり得る。
【0068】
画素回路ＰＣは、複数のトランジスタＴ１乃至Ｔ７（又は、薄膜トランジスタ）及びストレージキャパシタＣｓｔを含むことができる。複数のトランジスタＴ１乃至Ｔ７及びストレージキャパシタＣｓｔは、信号線ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ１＋１、ＥＬ、ＤＬ、第１初期化電圧線ＶＬ１、第２初期化電圧線ＶＬ２（又は、アノード初期化電圧線）、及び駆動電圧線ＰＬに、電気的に連結されるのでありうる。
【0069】
複数のトランジスタＴ１乃至Ｔ７は、駆動トランジスタＴ１（又は、第１トランジスタ）、スイッチングトランジスタＴ２（又は、第２トランジスタ）、補償トランジスタＴ３（又は、第３トランジスタ）、第１初期化トランジスタＴ４（又は、第４トランジスタ）、動作制御トランジスタＴ５（又は、第５トランジスタ）、発光制御トランジスタＴ６（又は、第６トランジスタ）、及び第２初期化トランジスタＴ７（又は、第７トランジスタ）を含むことができる。
【0070】
発光素子ＬＤは、第１電極（例えば、アノード電極又は画素電極）及び第２電極（例えば、カソード電極又は共通電極）を含むことができ、発光素子ＬＤの第１電極は発光制御トランジスタＴ６を媒介として駆動トランジスタＴ１に連結されて駆動電流ＩＬＤが提供され、前記第２電極は低電源電圧ＥＬＶＳＳが提供されうる。発光素子ＬＤは駆動電流ＩＬＤに相応する輝度の光を生成することができる。
【0071】
複数のトランジスタＴ１乃至Ｔ７の中で、一部はＮＭＯＳ（ｎ－ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であり、残りはＰＭＯＳ（ｐ－ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であり得る。例えば、複数のトランジスタＴ１乃至Ｔ７の中で、補償トランジスタＴ３及び第１初期化トランジスタＴ４はＮＭＯＳ（ｎ－ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であり、残りはＰＭＯＳ（ｐ－ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であり得る。
【0072】
本発明の一実施形態によれば、複数のトランジスタＴ１乃至Ｔ７の中で、補償トランジスタＴ３、第１初期化トランジスタＴ４、及び第２初期化トランジスタＴ７はＮＭＯＳであり、残りはＰＭＯＳであり得る。本発明の一実施形態によれば、複数のトランジスタＴ１乃至Ｔ７の中で、１つのみがＮＭＯＳであり、残りはＰＭＯＳであり得る。本発明の一実施形態によれば、複数のトランジスタＴ１乃至Ｔ７は、全てＮＭＯＳであるか、或いは全てＰＭＯＳであり得る。
【0073】
信号線は、第１スキャン信号Ｓｎを伝達する第１現在スキャン線ＳＬ１、第２スキャン信号Ｓｎ’を伝達する第２現在スキャン線ＳＬ２、第１初期化トランジスタＴ４に第３スキャン信号Ｓｉを伝達する第３スキャン線ＳＬ３、動作制御トランジスタＴ５及び発光制御トランジスタＴ６に発光制御信号Ｅｎを伝達する発光制御線ＥＬ、第２初期化トランジスタＴ７にその後のスキャン信号Ｓｎ＋１を伝達した後、スキャン線ＳＬ１＋１（ｎｅｘｔ ｓｃａｎ ｌｉｎｅ）、及び第１現在スキャン線ＳＬ１と交差し、データ信号Ｄｍを伝達するデータラインＤＬを含むことができる。第１スキャン信号Ｓｎは現在のスキャン信号であり、その後のスキャン信号Ｓｎ＋１は、第１スキャン信号Ｓｎの直後のスキャン信号であり得る。
【0074】
駆動電圧線ＰＬは駆動トランジスタＴ１に駆動電圧ＥＬＶＤＤを伝達し、第１初期化電圧線ＶＬ１は、駆動トランジスタＴ１及び発光素子ＬＤの第１電極を初期化する初期化電圧Ｖｉｎｔ１を伝達することができる。
【0075】
駆動トランジスタＴ１のゲートはストレージキャパシタＣｓｔと連結されており、駆動トランジスタＴ１のソースは動作制御トランジスタＴ５を経由して駆動電圧線ＰＬに連結されており、駆動トランジスタＴ１のドレーンは、発光制御トランジスタＴ６を経由して発光素子ＬＤの第１電極と電気的に連結されうる。駆動トランジスタＴ１は、スイッチングトランジスタＴ２のスイッチング動作に応じてデータ信号Ｄｍが伝達されて、発光素子ＬＤに駆動電流ＩＬＤを供給することができる。
【0076】
スイッチングトランジスタＴ２のゲートは第１スキャン信号Ｓｎを伝達する第１現在スキャン線ＳＬ１に連結されており、スイッチングトランジスタＴ２のソースはデータラインＤＬに連結されており、スイッチングトランジスタＴ２のドレーンは、駆動トランジスタＴ１のソースに連結され、また動作制御トランジスタＴ５を経由して駆動電圧線ＰＬに連結されることができる。スイッチングトランジスタＴ２は第１現在スキャン線ＳＬ１を通じて伝達された第１スキャン信号Ｓｎに応じてターンオンされてデータラインＤＬに伝達されたデータ信号Ｄｍを駆動トランジスタＴ１のソースに伝達するスイッチング動作を遂行することができる。
【0077】
補償トランジスタＴ３のゲートは、第２現在スキャン線ＳＬ２に連結されている。補償トランジスタＴ３のドレーンは駆動トランジスタＴ１のドレーンに連結され、また発光制御トランジスタＴ６を経由して発光素子ＬＤの第１電極と連結されるのでありうる。補償トランジスタＴ３のソースは、ストレージキャパシタＣｓｔの第１電極ＣＥ１０及び駆動トランジスタＴ１のゲートに連結されるのでありうる。また、補償トランジスタＴ３のソースは、第１初期化トランジスタＴ４のドレーンに連結されるのでありうる。
【0078】
補償トランジスタＴ３は、第２現在スキャン線ＳＬ２を通じて伝達された第２スキャン信号Ｓｎ’に応じてターンオンされて、駆動トランジスタＴ１のゲートとドレーンとを電気的に連結して駆動トランジスタＴ１をダイオード連結させることができる。
【0079】
第１初期化トランジスタＴ４のゲートは第３スキャン線ＳＬ３に連結されるのでありうる。第１初期化トランジスタＴ４のソースは、第２初期化トランジスタＴ７のソースと第１初期化電圧線ＶＬ１に連結されるのでありうる。第１初期化トランジスタＴ４のドレーンは、ストレージキャパシタＣｓｔの第１電極ＣＥ１０、補償トランジスタＴ３のソース、及び駆動トランジスタＴ１のゲートに連結されるのでありうる。第１初期化トランジスタＴ４は、第３スキャン線ＳＬ３を通じて伝達された第３スキャン信号Ｓｉに応じてターンオンされて、初期化電圧Ｖｉｎｔ１を駆動トランジスタＴ１のゲートに伝達することで駆動トランジスタＴ１のゲートの電圧を初期化させる初期化動作を遂行することができる。
【0080】
動作制御トランジスタＴ５のゲートは発光制御線ＥＬに連結されており、動作制御トランジスタＴ５のソースは駆動電圧線ＰＬと連結されており、動作制御トランジスタＴ５のドレーンは、駆動トランジスタＴ１のソース及びスイッチングトランジスタＴ２のドレーンと連結されるのでありうる。
【0081】
発光制御トランジスタＴ６のゲートは発光制御線ＥＬに連結されており、発光制御トランジスタＴ６のソースは駆動トランジスタＴ１のドレーン及び補償トランジスタＴ３のドレーンに連結されており、発光制御トランジスタＴ６のドレーンは、第２初期化トランジスタＴ７のドレーン及び発光素子ＬＤの第１電極に電気的に連結されるのでありうる。
【0082】
動作制御トランジスタＴ５及び発光制御トランジスタＴ６は、発光制御線ＥＬを通じて伝達された発光制御信号Ｅｎに応じて同時にターンオンされて、駆動電圧ＥＬＶＤＤが発光素子ＬＤに伝達されて発光素子ＬＤに駆動電流ＩＬＤが流れるようにする。
【0083】
第２初期化トランジスタＴ７のゲートは、その後のスキャン線ＳＬ１＋１に連結されており、第２初期化トランジスタＴ７のドレーンは、発光制御トランジスタＴ６のドレーン及び発光素子ＬＤの第１電極に連結されており、第２初期化トランジスタＴ７のソースは、第２初期化電圧線ＶＬ２に連結されて、アノード初期化電圧Ｖｉｎｔ２が提供されるのでありうる。第２初期化トランジスタＴ７は、その後のスキャン線ＳＬ１＋１を通じて伝達された後、スキャン信号Ｓｎ＋１に応じてターンオンされて発光素子ＬＤの第１電極を初期化させる。
【0084】
他の実施形態として、第２初期化トランジスタＴ７は、発光制御線ＥＬに連結されて発光制御信号Ｅｎに応じて駆動されうる。一方、ソース及びドレーンは、トランジスタの種類（ｐ－ｔｙｐｅ ｏｒ ｎ－ｔｙｐｅ）に応じてその位置が互いに入れ替わりうる。
【0085】
ストレージキャパシタＣｓｔは、第１電極ＣＥ１０と第２電極ＣＥ２０を含むことができる。ストレージキャパシタＣｓｔの第１電極ＣＥ１０は駆動トランジスタＴ１のゲートと連結され、ストレージキャパシタＣｓｔの第２電極ＣＥ２０は駆動電圧線ＰＬと連結される。ストレージキャパシタＣｓｔには、駆動トランジスタＴ１のゲートの電圧と駆動電圧ＥＬＶＤＤとの差に対応する電荷が格納されうる。
【0086】
ブースティングキャパシタＣｂｓは、第１電極ＣＥ１１及び第２電極ＣＥ２１を含むことができる。ブースティングキャパシタＣｂｓの第１電極ＣＥ１１は、ストレージキャパシタＣｓｔの第１電極ＣＥ１０に連結され、ブースティングキャパシタＣｂｓの第２電極ＣＥ２１は第１スキャン信号Ｓｎが提供されうる。ブースティングキャパシタＣｂｓは、第１スキャン信号Ｓｎの提供が中断される時点で、駆動トランジスタＴ１のゲートの電圧を上昇させることによって、前記ゲートの電圧降下を補償することができる。
【0087】
一実施形態による各画素ＰＸの具体的動作は、次の通りである。
【0088】
初期化期間の間に、第３スキャン線ＳＬ３を通じて第３スキャン信号Ｓｉが供給されれば、第３スキャン信号Ｓｉに対応して第１初期化トランジスタＴ４がターンオン（Ｔｕｒｎ ｏｎ）されるのであり、第１初期化電圧線ＶＬ１から供給される初期化電圧Ｖｉｎｔ１によって駆動トランジスタＴ１が初期化される。
【0089】
データプログラミング期間の間に、第１現在スキャン線ＳＬ１及び第２現在スキャン線ＳＬ２を通じて第１スキャン信号Ｓｎ及び第２スキャン信号Ｓｎ’が供給されれば、第１スキャン信号Ｓｎ及び第２スキャン信号Ｓｎ’に対応してスイッチングトランジスタＴ２及び補償トランジスタＴ３がターンオンされる。この時、駆動トランジスタＴ１はターンオンされた補償トランジスタＴ３によってダイオード連結され、順方向にバイアスされる。
【0090】
そうすると、データラインＤＬから供給されたデータ信号Ｄｍで駆動トランジスタＴ１の閾値電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ、Ｖｔｈ）くらい減少した補償電圧（Ｄｍ＋Ｖｔｈ、Ｖｔｈは（－）の値）が駆動トランジスタＴ１のゲートに印加される。
【0091】
ストレージキャパシタＣｓｔの両端には駆動電圧ＥＬＶＤＤと補償電圧Ｄｍ＋Ｖｔｈが印加され、ストレージキャパシタＣｓｔには両端電圧差に対応する電荷が格納される。
【0092】
発光期間の間に、発光制御線ＥＬから供給される発光制御信号Ｅｎによって動作制御トランジスタＴ５及び発光制御トランジスタＴ６がターンオンされる。駆動トランジスタＴ１のゲートの電圧と駆動電圧ＥＬＶＤＤとの間の電圧差に応じた駆動電流ＩＬＤが発生し、発光制御トランジスタＴ６を通じて駆動電流ＩＬＤが発光素子ＬＤに供給される。
【0093】
本実施形態では、複数のトランジスタＴ１乃至Ｔ７の中で、少なくとも１つは酸化物を含む半導体層を含み、残りはシリコンを含む半導体層を含んでいる。
【0094】
具体的に、ディスプレー装置の明るさに直接的に影響を及ぶ駆動トランジスタＴ１の場合、高い信頼性を有する多結晶シリコンで構成された半導体層を含むように構成し、これを通じて高解像度のディスプレー装置を具現することができる。
【0095】
一方、酸化物半導体は、相対的に高いキャリヤー移動度（ｈｉｇｈ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）及び相対的に低い漏洩電流を有するので、駆動時間が相対的に長くても電圧降下は大きくない。即ち、低周波駆動時にも電圧降下に応じた画像の色変化が大きくないので、相対的に低周波駆動が可能である。
【0096】
このように酸化物半導体の場合、相対的に漏洩電流が少ない長所を有するので、駆動トランジスタＴ１のゲートと連結される補償トランジスタＴ３、第１初期化トランジスタＴ４、及び第２初期化トランジスタＴ７の中で少なくとも１つを酸化物半導体で採用してゲートに流れて行く漏洩電流を減少させるか、或いは防止すると同時に消費電力を減らすことができる。
【0097】
図４に図示されたように、様々な回路構成要素が前述したピクセルＰＸに例示されているが、本発明による実施形態は図４に図示された回路構成に限定されない。例えば、一実施形態によれば、本明細書にしたがう実施形態の思想及び範囲を逸脱しないのでありながら、追加的な構成要素又はさらに少ない数の構成要素を含むことができる。
【0098】
図５Ａは、本発明の一実施形態による表示パネルＤＰの平面図である。図５Ｂは、図５Ａの一部分１０Ａを拡大した平面図である。図５Ｃは、図５Ｂの一部分２００Ａを拡大した平面図である。図５Ｄは、図５Ｂの一部分３００Ａを拡大した平面図である。図５Ｅは、本発明の一実施形態による表示パネルの平面図である。
【0099】
図５Ａを参照すれば、表示パネル１００は表示領域ＤＰ－Ａ及び周辺領域ＤＰ－ＮＡを含むことができる。周辺領域ＤＰ－ＮＡは表示領域ＤＰ－Ａと隣接し、表示領域ＤＰ－Ａの少なくとも一部を囲むことができる。周辺領域ＤＰ－ＮＡは図３の周辺領域１００Ｎに対応することができる。
【0100】
表示領域ＤＰ－Ａは第１領域ＤＰ－Ａ１、第２領域ＤＰ－Ａ２、及び第３領域ＤＰ－Ａ３を含むことができる。第１領域ＤＰ－Ａ１は、図１に図示されたセンシング領域１０００ＳＡ又は図２に図示されたセンシング領域１００ＳＡと重畳（又は対応）しうる。本実施形態で、第１領域ＤＰ－Ａ１は円形状に図示されたが、多角形、楕円、少なくとも１つの曲線辺を有する図形、又は非定型の形状等の様々な形状を有することができ、いずれか１つの実施形態として限定されない。
【0101】
表示パネル１００は複数の画素ＰＸを含むことができる。表示パネル１００は第１領域ＤＰ－Ａ１に配置された発光素子を含む第１画素ＰＸ１、第２領域ＤＰ－Ａ２に配置された発光素子を含む第２画素ＰＸ２、及び第３領域ＤＰ－Ａ３に配置された発光素子を含む第３画素ＰＸ３を含むことができる。第１画素ＰＸ１、第２画素ＰＸ２、及び第３画素ＰＸ３の各々は図４に図示された画素回路ＰＣを含むことができる。図５Ａに図示された第１画素ＰＸ１、第２画素ＰＸ２、及び第３画素ＰＸ３は、対応する発光素子ＬＤ（図４参照）の位置を基準に図示されたことである。
【0102】
第１画素ＰＸ１、第２画素ＰＸ２、及び第３画素ＰＸ３の各々は複数が提供されうる。この場合、第１乃至第３画素ＰＸ１、ＰＸ２、ＰＸ３の各々は、赤色画素、緑色画素、及び青色画素を含むことができ、実施形態にしたがって、白色画素をさらに含んでもよい。
【0103】
第１領域ＤＰ－Ａ１、第２領域ＤＰ－Ａ２、及び第３領域ＤＰ－Ａ３は、光透過率又は解像度によって区分されうる。光透過率及び解像度は、基準面積内で測定される。
【0104】
第１領域ＤＰ－Ａ１は、第２領域ＤＰ－Ａ２及び第３領域ＤＰ－Ａ３に比べて光透過率が高い。これは第１領域ＤＰ－Ａ１は第２領域ＤＰ－Ａ２及び第３領域ＤＰ－Ａ３に比べて後述する遮光構造物の占有面積比率が低いためである。遮光構造物の比占有領域は光信号の透過領域に該当する。遮光構造物は後述する回路層の導電パターン、画素画定(区画形成)膜、画素画定(区画形成)パターン等を含むことができる。
【0105】
第３領域ＤＰ－Ａ３は、第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に比べて解像度が高い。第３領域ＤＰ－Ａ３は、第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に比べて基準面積（又は同一な面積）内にて、より多い数の発光素子が配置される。
【0106】
光透過率を基準に区分するとき、第１領域ＤＰ－Ａ１は第１透過率領域であり、第２領域ＤＰ－Ａ２と第３領域ＤＰ－Ａ３は第１透過率領域と区分される第２透過率領域の互いに異なる部分であり得る。第２領域ＤＰ－Ａ２と第３領域ＤＰ－Ａ３の透過率は実質的に同一であることができる。第２領域ＤＰ－Ａ２と第３領域ＤＰ－Ａ３の透過率が同一ではなくても、第１領域ＤＰ－Ａ１の透過率が、第２領域ＤＰ－Ａ２と第３領域ＤＰ－Ａ３の各々の透過率に比べて相当に高いので、第１領域ＤＰ－Ａ１が第１透過率領域として定義されるとき、第２領域ＤＰ－Ａ２及び第３領域ＤＰ－Ａ３は第２透過率領域として定義されうる。
【0107】
解像度を基準に区分するとき、第１領域ＤＰ－Ａ１と第２領域ＤＰ－Ａ２は第１解像度領域における互いに異なる部分であり、第３領域ＤＰ－Ａ３は、第１解像度領域と区分される第２解像度領域であり得る。第１領域ＤＰ－Ａ１の基準面積当たりの発光素子の数は、第２領域ＤＰ－Ａ２の基準面積当たりの発光素子の数と、実質的に同一でありうる。
【0108】
図５Ｂを参照すれば、第１画素ＰＸ１は、第１発光素子ＬＤ１及び第１発光素子ＬＤ１に電気的に連結された第１画素回路ＰＣ１を含むことができる。第２画素ＰＸ２は、第２発光素子ＬＤ２及び第２発光素子ＬＤ２を駆動するための第２画素回路ＰＣ２を含み、第３画素ＰＸ３は、第３発光素子ＬＤ３及び第３発光素子ＬＤ３を駆動するための第３画素回路ＰＣ３を含むことができる。
【0109】
第１発光素子ＬＤ１は第１領域ＤＰ－Ａ１に配置され、第１画素回路ＰＣ１は、第２領域ＤＰ－Ａ２に配置される。第２発光素子ＬＤ２及び第２画素回路ＰＣ２は、第２領域ＤＰ－Ａ２に配置される。第３発光素子ＬＤ３及び第３画素回路ＰＣ３は、第３領域ＤＰ－Ａ３に配置される。
【0110】
第１領域ＤＰ－Ａ１の光透過率を高めるために、第１画素回路ＰＣ１を第１領域ＤＰ－Ａ１から第２領域ＤＰ－Ａ２に移転させたことである。トランジスタのような遮光構造物を除去して透過領域の占有率を高めたのであって、その結果、第１領域ＤＰ－Ａ１の透過率は向上される。第１画素回路ＰＣ１は、第２領域ＤＰ－Ａ２以外に周辺領域ＤＰ－ＮＡに配置されてもよい。
【0111】
図５Ｂには、２種の第１画素ＰＸ１を例示的に図示した。１つの第１画素ＰＸ１は、第１画素回路ＰＣ１から第１方向ＤＲ１に離隔されて配置された第１発光素子ＬＤ１を含む。他の１つの第１画素ＰＸ１は、第１画素回路ＰＣ１から第２方向ＤＲ２に離隔されて配置された第１発光素子ＬＤ１を含む。未図示であるが、第１領域ＤＰ－Ａ１の右側に配置された第１画素ＰＸ１も、やはり左側に配置された第１画素ＰＸ１との間で、類似の、第１発光素子ＬＤ１と第１画素回路ＰＣ１の配置関係を有することができる。また、第１領域ＤＰ－Ａ１の下側に配置された第１画素ＰＸ１も、やはり上側に配置された第１画素ＰＸ１との間で、類似の、第１発光素子ＬＤ１と第１画素回路ＰＣ１の配置関係を有することができる。
【0112】
図５Ｃには、発光素子の第１電極ＡＥ１、ＡＥ２、ＡＥ３が、第１発光素子ＬＤ１、第２発光素子ＬＤ２、及び第３発光素子ＬＤ３をそれぞれ代表するように図示された。第１領域ＤＰ－Ａ１の透過率を向上させるために、基準面積内にて、第１発光素子ＬＤ１は第３発光素子ＬＤ３よりも少なく配置される。例えば、第１領域ＤＰ－Ａ１の解像度は、第３領域ＤＰ－Ａ３の解像度の、約１／２、３／８、１／３、１／４、２／９、１／８、１／９、１／１６等であり得る。例えば、第３領域ＤＰ－Ａ３の解像度は約４００ｐｐｉ以上であり、第１領域ＤＰ－Ａ１の解像度は約２００ｐｐｉ又は１００ｐｐｉであり得る。但し、これは一例であり、これに特別に制限されることではない。但し、第１領域ＤＰ－Ａ１の輝度を高めるために、第１発光素子ＬＤ１の第１電極ＡＥ１は、第３発光素子ＬＤ３の第１電極ＡＥ３よりも大きい面積を有することができる。
【0113】
第１領域ＤＰ－Ａ１における第１発光素子ＬＤ１が配置されない領域は、透過領域として定義されうる。例えば、第１領域ＤＰ－Ａ１における第１発光素子ＬＤ１の第１電極ＡＥ１が配置されない領域は、透過領域として定義されうる。
【0114】
第２領域ＤＰ－Ａ２内に、第１画素回路ＰＣ１が配置される領域を確保するために、基準面積内にて、第２発光素子ＬＤ２は第３発光素子ＬＤ３よりも少なく配置される。第２領域ＤＰ－Ａ２内における第２画素回路ＰＣ２が未配置である領域に、第１画素回路ＰＣ１が配置される。
【0115】
第１発光素子ＬＤ１は、連結配線ＴＷＬを通じて第１画素回路ＰＣ１に電気的に連結されうる。連結配線ＴＷＬは、第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に重畳する。連結配線ＴＷＬは透過領域ＴＡ（図９参照）と重畳することができる。連結配線ＴＷＬの少なくとも一部分は、透明導電性物質を含むことができる。図５Ｃの第１領域ＤＰ－Ａ１内における第１電極ＡＥ１が未配置である領域は、実質的に透過領域ＴＡであり得る。透過領域ＴＡに対する詳細な説明は、図９を参照する。
【0116】
第１電極ＡＥ１、ＡＥ２、ＡＥ３は、曲線のエッジを有することができる。曲線のエッジを有する第１電極ＡＥ１、ＡＥ２、ＡＥ３は、光の回折を最小化することができる。特に、第１発光素子ＬＤ１の第１電極ＡＥ１は、透過領域を通過する光の回折を最小化することができる。
【0117】
第１発光素子ＬＤ１の第１電極ＡＥ１は、平面上で楕円形状を有することができる。第１電極ＡＥ１は、発光領域を確保する同時に連結配線ＴＷＬの接続領域を確保することができる。
【0118】
図５Ｄを参考すれば、３色の第１発光素子ＬＤ１が図示された。第１電極ＡＥ１－Ｒ、第１電極ＡＥ１－Ｇ、及び第１電極ＡＥ１－Ｂが、第１色の第１発光素子ＬＤ１、第２色の第１発光素子ＬＤ１、及び第３色の第１発光素子ＬＤ１をそれぞれ代表するようにして図示された。第１色は赤色、第２色は緑色、第３色は青色であるが、これに制限されず、第１色乃至第３色には、その他の主要な３色が採択されうる。
【0119】
第１領域ＤＰ－Ａ１内に配置された第１乃至第４発光素子行ＰＸＬ１乃至ＰＸＬ４が図示された。第１及び第３発光素子行ＰＸＬ１及びＰＸＬ３の各々には、第２色の第１電極ＡＥ１－Ｇが第１方向ＤＲ１に沿って羅列されうる。第２及び第４発光素子行ＰＸＬ２及びＰＸＬ４の各々には、第１色の第１電極ＡＥ１－Ｒと第３色の第１電極ＡＥ１－Ｂとが第１方向ＤＲ１に沿って交互に配置されうる。第２方向ＤＲ２内にて、第２発光素子行ＰＸＬ２における第１色の第１電極ＡＥ１－Ｒは、第４発光素子行ＰＸＬ４の第３色の第１電極ＡＥ１－Ｂと整列される。このような第１乃至第４発光素子行ＰＸＬ１乃至ＰＸＬ４の配列は、第２領域ＤＰ－Ａ２と第３領域ＤＰ－Ａ３に拡張されうる。
【0120】
一部領域３００Ａ１に配置された第１電極ＡＥ１－Ｒ、ＡＥ１－Ｇ、ＡＥ１－Ｂは、図５Ｂに図示された第１領域ＤＰ－Ａ１の左側に配置された第１画素ＰＸ１の第１電極に該当し、他の一部領域３００Ａ２に配置された第１電極ＡＥ１－Ｒ、ＡＥ１－Ｇ、ＡＥ１－Ｂは、図５Ｂに図示された第１領域ＤＰ－Ａ１の上側に配置された第１画素ＰＸ１の第１電極に該当する。第１電極ＡＥ１－Ｒ、ＡＥ１－Ｇ、ＡＥ１－Ｂの位置に応じて、連結配線ＴＷＬの延長方向が異なるということが分かる。
【0121】
図５Ｅを参照すれば、第１画素回路ＰＣ１は、第１領域ＤＰ－Ａ１、第２領域ＤＰ－Ａ２、及び第３領域ＤＰ－Ａ３以外の第４領域に配置されてもよい。図５Ｅに図示されたように、第１画素回路ＰＣ１は、周辺領域ＤＰ－ＮＡに配置されてもよい。連結配線ＴＷＬは、第１領域ＤＰ－Ａ１、第２領域ＤＰ－Ａ２、第３領域ＤＰ－Ａ３、及び周辺領域ＤＰ－ＮＡに重畳することができる。
【0122】
図６Ａ及び図６Ｂは、本発明の一実施形態による表示装置ＤＤにおける第３領域ＤＰ－Ａ３に対応する断面図である。図７は、本発明の一実施形態による表示装置における第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に対応する断面図である。
【0123】
図６Ａ及び図６Ｂには、第３発光素子ＬＤ３及び第３画素回路ＰＣ３（図５Ｃ参照）のシリコントランジスタＳ－ＴＦＴ及び酸化物トランジスタＯ－ＴＦＴが図示された。図４に図示された等価回路において、第３及び第４トランジスタＴ３、Ｔ４は酸化物トランジスタＯ－ＴＦＴであり、残りのトランジスタはシリコントランジスタＳ－ＴＦＴであり得る。図７には、第１発光素子ＬＤ１及び第１画素回路ＰＣ１の一部が図示され、第２発光素子ＬＤ２及び第２画素回路ＰＣ２の一部が図示された。図７に図示されたシリコントランジスタＳ－ＴＦＴは、図４に図示された第６トランジスタＴ６であり得る。
【0124】
バッファ層１０ｂｒは、ベース層１１０上に配置されうる。バッファ層１０ｂｒは、ベース層１１０から金属原子や不純物が上側の第１半導体パターンＳＰ１に拡散される現象を防止することができる。第１半導体パターンＳＰ１は、シリコントランジスタＳ－ＴＦＴのアクティブ領域ＡＣ１を含む。バッファ層１０ｂｒは、第１半導体パターンＳＰ１を形成するための結晶化工程の間に、熱の提供速度を調節して、第１半導体パターンＳＰ１が均一に形成されるようにすることができる。
【0125】
シリコントランジスタＳ－ＴＦＴの下部には第１背面金属層ＢＭＬａが配置され、酸化物トランジスタＯ－ＴＦＴの下部には第２背面金属層ＢＭＬｂが配置されるのでありうる。第１及び第２背面金属層ＢＭＬａ、ＢＭＬｂは、第１乃至第３画素回路ＰＣ１、ＰＣ２、ＰＣ３と重畳して配置されうる。第１及び第２背面金属層ＢＭＬａ、ＢＭＬｂは、外部光が第１乃至第３画素回路ＰＣ１、ＰＣ２、ＰＣ３に到達することを遮断することができる。
【0126】
第１背面金属層ＢＭＬａは第１乃至第３画素回路ＰＣ１、ＰＣ２、ＰＣ３（図５Ｃ参照）の各々の少なくとも一部領域に対応して配置されることができる。第１背面金属層ＢＭＬａはシリコントランジスタＳ－ＴＦＴで具現される駆動トランジスタＴ１（図４参照）と重畳するように配置されることができる。
【0127】
第１背面金属層ＢＭＬａは、ベース層１１０とバッファ層１０ｂｒとの間に配置されることができる。本発明の一実施形態で、第１背面金属層ＢＭＬａとバッファ層１０ｂｒとの間には、無機バリアー層がさらに配置されてもよい。第１背面金属層ＢＭＬａは、電極又は配線と連結されうるのであり、これらから定電圧又は信号を受信することができる。本発明の一実施形態によれば、第１背面金属層ＢＭＬａは、他の電極又は配線から孤立した（ｉｓｏｌａｔｅｄ）形態のフローティング電極であってもよい。
【0128】
第２背面金属層ＢＭＬｂは、酸化物トランジスタＯ－ＴＦＴの下部に対応して配置されることができる。第２背面金属層ＢＭＬｂは、第２絶縁層２０と第３絶縁層３０との間に配置されうる。第２背面金属層ＢＭＬｂは、ストレージキャパシタＣｓｔの第２電極ＣＥ２０と同一の層に配置されうる。第２背面金属層ＢＭＬｂは、コンタクト電極ＢＭＬ２－Ｃと連結されて定電圧又は信号が印加されることができる。コンタクト電極ＢＭＬ２－Ｃは酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２と同一層に配置されることができる。
【0129】
第１背面金属層ＢＭＬａ及び第２背面金属層ＢＭＬｂの各々は、反射形金属を含むことができる。例えば、第１背面金属層ＢＭＬａ及び第２背面金属層ＢＭＬｂの各々は、銀（Ａｇ）、銀（Ａｇ）を含有する合金、モリブデン（Ｍｏ）、モリブデンを含有する合金、アルミニウム（Ａｌ）、アルミニウムを含有する合金、アルミニウム窒化物（ＡｌＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、銅（Ｃｕ）、及びｐ+ドーピングされた非晶質シリコン等を含むことができる。第１背面金属層ＢＭＬａ及び第２背面金属層ＢＭＬｂは同一の物質を含んでもよく、異なる物質を含んでもよい。
【0130】
別に図示しなかったが、本発明の一実施形態によれば、第２背面金属層ＢＭＬｂは省略されうる。第１背面金属層ＢＭＬａが酸化物トランジスタＯ－ＴＦＴの下部にまで延長されて、第１背面金属層ＢＭＬａが、酸化物トランジスタＯ－ＴＦＴの下部に入射される光を遮断することができる。
【0131】
第１半導体パターンＳＰ１は、バッファ層１０ｂｒ上に配置されうる。第１半導体パターンＳＰ１は、シリコン半導体を含むことができる。例えば、シリコン半導体は、非晶質シリコン、多結晶シリコン等を含むことができる。例えば、第１半導体パターンＳＰ１は、低温ポリシリコンを含むことができる。
【0132】
図６Ａ及び図６Ｂは、バッファ層１０ｂｒ上に配置された第１半導体パターンＳＰ１の一部分を示したものであり、他の領域に第１半導体パターンＳＰ１がさらに配置されうる。第１半導体パターンＳＰ１は、複数の画素にわたって特定の規則で配列されうる。第１半導体パターンＳＰ１は、ドーピングがされたかどうかに応じて電気的性質が異なりうる。第１半導体パターンＳＰ１は、伝導率が高い第１領域と、伝導率が低い第２領域とを含むことができる。第１領域は、Ｎ形ドーパント又はＰ形ドーパントでドーピングされうる。ＰタイプのトランジスタはＰ形ドーパントでドーピングされたドーピング領域を含み、Ｎタイプのトランジスタは、Ｎ形ドーパントでドーピングされたドーピング領域を含むことができる。第２領域は、非ドーピング領域であるか、或いは第１領域に比べて低い濃度でドーピングされた領域であり得る。
【0133】
第１領域の導電性は第２領域の伝導性より大きく、第１領域は、実質的に電極又は信号ラインの役割をすることができる。第２領域は、実質的にトランジスタのアクティブ領域（又はチャンネル）に該当することができる。言い換えれば、第１半導体パターンＳＰ１の一部分はトランジスタのアクティブ領域であり、他の一部分はトランジスタのソース又はドレーンであり、その他の一部分は連結電極又は連結信号ラインであり得る。
【0134】
シリコントランジスタＳ－ＴＦＴのソース領域ＳＥ１（又は、ソース）、アクティブ領域（ＡＣ１（又は、チャンネル）、及びドレーン領域ＤＥ１（又は、ドレーン）は、第１半導体パターンＳＰ１から形成されうる。ソース領域ＳＥ１及びドレーン領域ＤＥ１は、断面上でアクティブ領域ＡＣ１から互いに反対方向に延長されるのでありうる。
【0135】
第１絶縁層１０は、バッファ層１０ｂｒ上に配置されうる。第１絶縁層１０は、複数の画素に共通に重畳し、第１半導体パターンＳＰ１をカバーすることができる。第１絶縁層１０は、無機層及び／又は有機層であり、単層又は多層の構造を有することができる。第１絶縁層１０は、アルミニウムオキサイド、チタニウムオキサイド、シリコンオキサイド、シリコンナイトライド、シリコンオキシナイトライド、ジルコニウムオキサイド、及びハフニウムオキサイドの中で少なくとも１つを含むことができる。本実施形態で第１絶縁層１０は、単層のシリコンオキサイド層であり得る。第１絶縁層１０のみならず、後述する回路層１２０の絶縁層は、無機層及び／又は有機層であり、単層又は多層の構造を有することができる。無機層は、上述した物質の中での少なくとも１つを含むことができるが、これに制限されることではない。
【0136】
シリコントランジスタＳ－ＴＦＴのゲートＧＴ１は、第１絶縁層１０上に配置される。ゲートＧＴ１は、金属パターンの一部分であり得る。ゲートＧＴ１は、アクティブ領域ＡＣ１に重畳する。第１半導体パターンＳＰ１をドーピングする工程で、ゲートＧＴ１はマスクとして機能することができる。ゲートＧＴ１は、チタニウム（Ｔｉ）、銀（Ａｇ）、銀を含有する合金、モリブデニウム（Ｍｏ）、モリブデニウムを含有する合金、アルミニウム（Ａｌ）、アルミニウムを含有する合金、アルミニウム窒化物（ＡｌＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、銅（Ｃｕ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等を含むことができるが、これに特別に制限されることではない。
【0137】
第２絶縁層２０は、第１絶縁層１０上に配置され、ゲートＧＴ１をカバーすることができる。第３絶縁層３０は、第２絶縁層２０上に配置されるのでありうる。第２絶縁層２０と第３絶縁層３０との間には、ストレージキャパシタＣｓｔの第２電極ＣＥ２０が配置されうる。また、ストレージキャパシタＣｓｔの第１電極ＣＥ１０は、第１絶縁層１０と第２絶縁層２０との間に配置されうる。
【0138】
第２半導体パターンＳＰ２は、第３絶縁層３０上に配置されうる。第２半導体パターンＳＰ２は、後述する酸化物トランジスタＯ－ＴＦＴのアクティブ領域ＡＣ２を含むことができる。第２半導体パターンＳＰ２は酸化物半導体を含むことができる。第２半導体パターンＳＰ２は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、亜鉛酸化物（ＺｎＯ）、又はインジウム酸化物（Ｉｎ2Ｏ3）等の透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）を含むことができる。
【0139】
酸化物半導体は、透明導電性酸化物が還元されたか否かに応じて区分される複数の領域を含むことができる。透明導電性酸化物が還元された領域（以下、還元領域）は、そうでない領域（以下、比還元領域）に比べて大きい導電性を有する。還元領域は、実質的にトランジスタのソース／ドレーン又は信号ラインの役割を有する。非還元領域が、実質的にトランジスタの半導体領域（又はアクティブ領域又はチャンネル）に該当する。言い換えれば、第２半導体パターンＳＰ２の一部の領域はトランジスタの半導体領域でありうるのであって、他の一部の領域はトランジスタのソース領域／ドレーン領域でありうるのであり、その他の一部分は信号伝達領域であり得る。
【0140】
酸化物トランジスタＯ－ＴＦＴのソース領域ＳＥ２（又は、ソース）、アクティブ領域ＡＣ２（又は、チャンネル）、及びドレーン領域ＤＥ２（又は、ドレーン）は、第２半導体パターンＳＰ２から形成されうる。ソース領域ＳＥ２及びドレーン領域ＤＥ２は、断面上でアクティブ領域ＡＣ２から互いに反対方向に延長されるのでありうる。
【0141】
第４絶縁層４０は、第３絶縁層３０上に配置されうる。図６Ａに図示されたように、第４絶縁層４０は、酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２に重畳され、酸化物トランジスタＯ－ＴＦＴのソース領域ＳＥ２及びドレーン領域ＤＥ２を露出させる絶縁パターンであり得る。図６Ｂに図示されたように、第４絶縁層４０は、複数の画素に共通に重畳し、第２半導体パターンＳＰ２をカバーすることができる。
【0142】
図６Ａ及び図６Ｂに図示されたように、酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２は、第４絶縁層４０上に配置される。酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２は、金属パターンの一部分であり得る。酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２は、アクティブ領域ＡＣ２に重畳する。
【0143】
第５絶縁層５０は、第４絶縁層４０上に配置され、ゲートＧＴ２をカバーすることができる。第１連結電極ＣＮＥ１は、第５絶縁層５０上に配置されうる。第１連結電極ＣＮＥ１は、第１乃至第５絶縁層１０、２０、３０、４０、５０を貫通するコンタクトホールを通じて、シリコントランジスタＳ－ＴＦＴのドレーン領域ＤＥ１に接続されうる。
【0144】
第６絶縁層６０は、第５絶縁層５０上に配置されうる。第２連結電極ＣＮＥ２は、第６絶縁層６０上に配置されうる。第２連結電極ＣＮＥ２は、第６絶縁層６０を貫通するコンタクトホールを通じて、第１連結電極ＣＮＥ１に接続されうる。第７絶縁層７０は、第６絶縁層６０上に配置され、第２連結電極ＣＮＥ２をカバーすることができる。第８絶縁層８０は第７絶縁層７０上に配置されうる。
【0145】
第６絶縁層６０、第７絶縁層７０、及び第８絶縁層８０の各々は有機層であり得る。例えば、第６絶縁層６０、第７絶縁層７０、及び第８絶縁層８０の各々は、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）、Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ（ＰＭＭＡ）や、Ｐｏｌｙｓｔｙｒｅｎｅ（ＰＳ）のような一般汎用高分子、フェノール系グループ(基)を有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、弗素系高分子、ｐ－キシレン系高分子、ビニルアルコール系高分子、及びこれらのブレンド等を含むことができる。
【0146】
第３発光素子ＬＤ３は、第１電極Ｅ３（又は、画素電極）、発光層ＥＬ３、及び第２電極ＣＥ（又は、共通電極）を含むことができる。後述する第１発光素子ＬＤ１及び第２発光素子ＬＤ２の第２電極ＣＥは、第３発光素子ＬＤ３の第２電極ＣＥと一体の形状を有することができる。即ち、第２電極ＣＥは、第１発光素子ＬＤ１、第２発光素子ＬＤ２、及び第３発光素子ＬＤ３に共通に提供されうる。
【0147】
第３発光素子ＬＤ３の第１電極ＡＥ３は、第８絶縁層８０上に配置されうる。第３発光素子ＬＤ３の第１電極ＡＥ３は、（半）透光性電極又は反射電極であり得る。本発明の一実施形態によれば、第３発光素子ＬＤ３の第１電極ＡＥ３の各々は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、又はこれらの化合物等で形成された反射層と、反射層上に形成された透明又は半透明の電極層を含むことができる。透明又は半透明の電極層は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、亜鉛酸化物（ＺｎＯ）、インジウム酸化物（Ｉｎ2Ｏ3）、又はアルミニウムドーピングされた亜鉛酸化物（ＡＺＯ）を含むグループから選択された少なくとも１つ以上を具備することができる。例えば、第３発光素子ＬＤ３の第１電極ＡＥ３は、ＩＴＯ／Ａｇ／ＩＴＯの積層構造物を含むことができる。
【0148】
画素画定膜ＰＤＬは、第８絶縁層８０上に配置されうる。画素画定膜ＰＤＬは、光を吸収する性質を有することができ、例えば画素画定膜ＰＤＬは、ブラックの色を有することができる。画素画定膜ＰＤＬは、ブラック成分（ｂｌａｃｋ ｃｏｌｏｒｉｎｇ ａｇｅｎｔ）を含むことができる。ブラック成分は、ブラック染料、ブラック顔料を含むことができる。ブラック成分は、カーボンブラック、クロムといった金属、又はこれらの酸化物を含むことができる。画素画定膜ＰＤＬは、遮光特性を有する遮光パターンに該当することができる。
【0149】
画素定義膜ＰＤＬは、第３発光素子ＬＤ３の第１電極ＡＥ３の一部分をカバーすることができる。例えば、画素定義膜ＰＤＬには第３発光素子ＬＤ３の第１電極ＡＥ３の一部分を露出させる第２開口ＰＤＬ－ＯＰ２が区画形成されうる。画素画定膜ＰＤＬは、第３発光素子ＬＤ３の第１電極ＡＥ３の縁と、第２電極ＣＥとの距離を増加させることができる。したがって、画素画定膜ＰＤＬによって、第１電極ＡＥ３の縁でアーク等が発生することを防止する役割をすることができる。
【0150】
図示しないが、第１電極ＡＥ３と発光層ＥＬ３との間には、正孔制御層が配置されうる。正孔制御層は正孔輸送層を含み、正孔注入層をさらに含むことができる。発光層ＥＬ３と第２電極ＣＥとの間には電子制御層が配置されうる。電子制御層は、電子輸送層を含み、電子注入層をさらに含むことができる。正孔制御層と電子制御層とは、オープンマスクを利用して複数の画素ＰＸ（図５Ａ参照）に共通に形成されるのでありうる。
【0151】
封止層１４０は、発光素子層１３０上に配置されうる。封止層１４０は、順次に積層された、無機層１４１、有機層１４２、及び無機層１４３を含むことができるが、封止層１４０を構成する層がこれに制限されることではない。
【0152】
無機層１４１、１４３は、水分及び酸素から発光素子層１３０を保護するのであって、有機層１４２は、ほこり粒子といった異物質から発光素子層１３０を保護するのでありうる。無機層１４１、１４３はシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキサイド層、チタニウムオキサイド層、又はアルミニウムオキサイド層等を含むことができる。有機層１４２は、アクリル系列の有機層を含むことができるのであって、これに制限されない。
【0153】
センサー層２００は、表示パネル１００上に配置されうる。センサー層２００は、センサー、入力感知層、又は入力感知パネルと指称されうる。センサー層２００は、ベース層２１０、第１導電層２２０、感知絶縁層２３０、及び第２導電層２４０を含むことができる。
【0154】
ベース層２１０は、表示パネル１００上に直接配置されうる。ベース層２１０は、シリコンナイトライド、シリコンオキシナイトライド、及びシリコンオキサイドの中での、少なくともいずれか１つを含む無機層であり得る。又はベース層２１０は、エポキシ樹脂、アクリル樹脂、又はイミド系列樹脂を含む有機層であってもよい。ベース層２１０は単層構造を有するか、或いは第３方向ＤＲ３に沿って積層された多層構造を有することができる。
【0155】
第１導電層２２０及び第２導電層２４０の各々は、単層構造を有するか、或いは第３方向ＤＲ３に沿って積層された多層構造を有することができる。第１導電層２２０及び第２導電層２４０は、メッシュ形状の感知電極を定義する導電ラインを含むことができる。導電ラインは、第１開口ＰＤＬ－ＯＰ１、第２開口ＰＤＬ－ＯＰ２、及び開口ＰＤＰ－ＯＰに対して非重畳であって、画素画定パターンＰＤＰと画素画定膜ＰＤＬに重畳する。第１導電層２２０及び第２導電層２４０が画定(define)する感知電極は、少なくとも図５Ａに図示された第３領域ＤＰ－Ａ３に重畳する。
【0156】
単層構造の導電層は、金属層又は透明導電層を含むことができる。金属層は、モリブデン、銀、チタニウム、銅、アルミニウム、又はこれらの合金を含むことができる。透明導電層は、インジウムスズ酸化物（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ、ＩＴＯ）、インジウム亜鉛酸化物（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ、ＩＺＯ）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ、ＺｎＯ）、又はインジウム亜鉛スズ酸化物（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ、ＩＺＴＯ）等といった透明な伝導性酸化物を含むことができる。その他に、透明導電層は、ＰＥＤＯＴといった伝導性高分子、金属ナノワイヤ、グラフェン等を含むことができる。
【0157】
多層構造の導電層は、金属層を含むことができる。金属層は、例えばチタニウム／アルミニウム／チタニウムの３層構造を有することができる。多層構造の導電層は、少なくとも１つの金属層及び少なくとも１つの透明導電層を含むことができる。
【0158】
感知絶縁層２３０は、第１導電層２２０と第２導電層２４０との間に配置されうる。感知絶縁層２３０は、無機膜を含むことができる。無機膜は、アルミニウムオキサイド、チタニウムオキサイド、シリコンオキサイド、シリコンナイトライド、シリコンオキシナイトライド、ジルコニウムオキサイド、及びハフニウムオキサイドの中での少なくとも１つを含むことができる。
【0159】
又は、感知絶縁層２３０は、有機膜を含むことができる。有機膜は、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニル系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、及びペリレン系樹脂の中での少なくともいずれか１つを含むことができる。
【0160】
反射防止層３００は、センサー層２００上に配置されうる。反射防止層３００は、分割層３１０、第１カラーフィルター３２１、第２カラーフィルター３２２、第３カラーフィルター３２３、及び平坦化層３３０を含むことができる。
【0161】
分割層３１０を構成する物質は、光を吸収する物質であれば、特別に限定されない。分割層３１０はブラックカラーを有する層であって、一実施形態で、分割層３１０は、ブラック成分（ｂｌａｃｋ ｃｏｌｏｒｉｎｇ ａｇｅｎｔ）を含むことができる。ブラック成分はブラック染料、ブラック顔料を含むことができる。ブラック成分は、カーボンブラック、クロムといった金属、又はこれらの酸化物を含むことができる。
【0162】
分割層３１０は、センサー層２００の第２導電層２４０をカバーすることができる。分割層３１０は、第２導電層２４０による外部光反射を防止することができる。分割層３１０は、第２領域ＤＰ－Ａ２（図７参照）及び第３領域ＤＰ－Ａ３と重畳するのであって、第１領域ＤＰ－Ａ１（図７参照）と非重畳でありうる。即ち、第１領域ＤＰ－Ａ１（図７参照）に分割層３１０が未配置であることによって、第１領域ＤＰ－Ａ１の透過率は、より向上されうる。
【0163】
分割層３１０には、第２開口３１０－ＯＰ２が区画形成(define)されうる。第２開口３１０－ＯＰ２は、第３発光素子ＬＤ３の第１電極ＡＥ３と重畳することができる。第３カラーフィルター３２３は、第３領域ＤＰ－Ａ３と重畳することができる。第３カラーフィルター３２３は、第３発光素子ＬＤ３の第１電極ＡＥ３と重畳することができる。第３カラーフィルター３２３は、第２開口３１０－ＯＰ２をカバーすることができる。第３カラーフィルター３２３は分割層３１０と接触することができる。
【0164】
平坦化層３３０は、分割層３１０及び第３カラーフィルター３２３をカバーすることができる。平坦化層３３０は、有機物を含むことができ、平坦化層３３０の上面に平坦面を提供することができる。本発明の一実施形態で、平坦化層３３０は省略されてもよい。
【0165】
図７には、図６Ａに図示された、絶縁パターンの第４絶縁層４０が適用された第２領域ＤＰ－Ａ２を図示した。図７において、第１画素回路ＰＣ１と異なり、第２画素回路ＰＣ２の酸化物トランジスタＯ－ＴＦＴは未図示となっている。図６を参照して説明した第３画素ＰＸ３の構成と共通している、第１画素ＰＸ１の構成及び第２画素ＰＸ２の構成に対する説明は省略する。
【0166】
第１発光素子ＬＤ１の第１電極ＡＥ１は、第２領域ＤＰ－Ａ２に配置された第１画素回路ＰＣ１と電気的に連結されうる。第１発光素子ＬＤ１の第１電極ＡＥ１は、シリコントランジスタＳ－ＴＦＴ又は酸化物トランジスタＯ－ＴＦＴに電気的に連結されうる。図７にて、シリコントランジスタＳ－ＴＦＴに連結された第１発光素子ＬＤ１の第１電極ＡＥ１を図示した。
【0167】
第１発光素子ＬＤ１の第１電極ＡＥ１は、連結配線ＴＷＬ及び連結電極ＣＮＥ１’、ＣＮＥ２’、ＣＰＮを通じて、第１画素回路ＰＣ１と電気的に連結されうる。本発明の一実施形態によれば、連結電極ＣＮＥ１’、ＣＰＮの中での１つが省略されうる。連結電極ＣＮＥ１’が、連結配線ＴＷＬとシリコントランジスタＳ－ＴＦＴを直接連結することができる。連結電極ＣＮＥ２’が省略され、第１電極ＡＥ１が連結配線ＴＷＬに直接連結されてもよい。
【0168】
連結配線ＴＷＬは、透過領域ＴＡと重畳することができる。連結配線ＴＷＬは、光透過性物質を含むことができる。連結配線ＴＷＬは、例えば、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、亜鉛酸化物（ＺｎＯ）、又はインジウム酸化物（Ｉｎ2Ｏ3）等の透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）を含むことができる。連結配線ＴＷＬが、光信号が移動する透過領域ＴＡと重畳しても、透明な連結配線ＴＷＬは、回折のような光信号の変形を最小化することができる。
【0169】
本実施形態で連結配線ＴＷＬは、第１領域ＤＰ－Ａ１と第２領域ＤＰ－Ａ２に重畳され、第３絶縁層３０上に配置される。第５絶縁層５０は、連結配線ＴＷＬをカバーすることができる。連結配線ＴＷＬは、第３領域ＤＰ－Ａ３（図６Ａ参照）に対して非重畳である。
【0170】
連結配線ＴＷＬは、第２半導体パターンＳＰ２と同一の絶縁層上に配置され、連結配線ＴＷＬは、第２半導体パターンＳＰ２と同一の未加工酸化物半導体層から形成されるのでありうる。未加工酸化物半導体層が、エッチング工程を通じて複数のパターンに分割されるのであって、このような複数のパターンは、第２半導体パターンＳＰ２と連結配線ＴＷＬを含む。
【0171】
但し、第２半導体パターンＳＰ２と連結配線ＴＷＬは後続工程が完全に同一なことではないので、互いに異なる電気的性質を有する。連結配線ＴＷＬは第２半導体パターンＳＰ２のソース領域ＳＥ２及びドレーン領域ＤＥ２に対応する導電性を有することができる。以下、連結配線ＴＷＬと第２半導体パターンＳＰ２のソース領域ＳＥ２を中心に説明する。
【0172】
連結配線ＴＷＬと第２半導体パターンＳＰ２のソース領域ＳＥ２は、第２半導体パターンＳＰ２のアクティブ領域ＡＣ２に比べて大きい導電性を有することができる。連結配線ＴＷＬと第２半導体パターンＳＰ２のソース領域ＳＥ２は、第２半導体パターンＳＰ２のアクティブ領域ＡＣ２に比べて弗素元素の含量が高いのでありうる。絶縁パターンの第４絶縁層４０を形成する過程で、ＣＦ4及び／又はＳＦ6といったフッ化ガスが、エッチングガスとして利用されるが、透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）の酸素が、弗素により置換されたためである。フッ化ガスを利用したドライエッチング工程は、透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）を弗素でドーピングしたことと類似の結果を有する。
【0173】
還元された透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）の導電性は増加される。第２半導体パターンＳＰ２のアクティブ領域ＡＣ２は、ゲートＧＴ２がフッ化ガスをマスキングするので、相対的に弗素元素の含量が低い。
【0174】
連結配線ＴＷＬは、第２半導体パターンＳＰ２のソース領域ＳＥ２よりも大きい導電性を有することができる。ドーピング工程を通じて、連結配線ＴＷＬと第２半導体パターンＳＰ２のソース領域ＳＥ２のドーピング濃度を調節することができる。連結配線ＴＷＬは、第２半導体パターンＳＰ２のソース領域ＳＥ２に比べて、ドーパントとして利用されるアルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、又は珪素Ｓｉをさらに含むことができる。連結配線ＴＷＬは、第２半導体パターンＳＰ２のソース領域ＳＥ２よりも前記ドーパントの含量がさらに高いのでありうる。第２半導体パターンＳＰ２と連結配線ＴＷＬを形成する詳細な工程は後述する。
【0175】
画素定義パターンＰＤＰは、第１領域ＤＰ－Ａ１に重畳するように第８絶縁層８０上に配置されうる。画素定義パターンＰＤＰは、画素定義膜ＰＤＬと同一の物質を含み、同一の工程を通じて形成されうる。画素画定パターンＰＤＰは、第１発光素子ＬＤ１の第１電極ＡＥ１の一部分をカバーすることができる。例えば、画素画定パターンＰＤＰは、第１発光素子ＬＤ１の第１電極ＡＥ１の縁をカバーすることができ、画素画定膜ＰＤＬのようにアークの発生を抑制することができる。第１領域ＤＰ－Ａ１における第１発光素子ＬＤ１の第１電極ＡＥ１及び画素定義パターンＰＤＰが配置された部分と重畳する領域は、素子領域ＥＡとして定義され、残りの領域は透過領域ＴＡとして定義されうる。
【0176】
分割層３１０には、第１開口３１０－ＯＰ１が区画形成されうる。第１開口３１０－ＯＰ１は、第２発光素子ＬＤ２の第１電極ＡＥ２と重畳することができる。第１カラーフィルター３２１は、第１領域ＤＰ－Ａ１と重畳され、第２カラーフィルター３２２は、第２領域ＤＰ－Ａ２と重畳するのでありうる。第１カラーフィルター３２１及び第２カラーフィルター３２２の各々は、第１電極ＡＥ１、ＡＥ２の中での対応する電極と重畳することができる。
【0177】
分割層３１０は第１領域ＤＰ－Ａ１に重畳しないので、第１カラーフィルター３２１は分割層３１０と離隔されうる。即ち、第１カラーフィルター３２１は、分割層３１０と接触しない。第２カラーフィルター３２２は、第１開口３１０－ＯＰ１をカバーすることができる。平坦化層３３０は、分割層３１０、第１カラーフィルター３２１、及び第２カラーフィルター３２２をカバーすることができる。
【0178】
図８Ａ及び図８Ｂは、図５Ａの一部分を拡大した平面図である。図９は、本発明の一実施形態による表示装置ＤＤの第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に対応する断面図である。図８を参照して記述した、第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に対する説明と共通される説明は省略する。
【0179】
図８Ａ及び図８Ｂは、図９Ａに図示された第５絶縁層５０に形成された開口５０－ＯＰを、平面上で図示した。開口５０－ＯＰは、第１領域ＤＰ－Ａ１に重畳することができる。開口５０－ＯＰを中心に配置された、第１画素回路ＰＣ１のシリコントランジスタＳ－ＴＦＴ、第１発光素子ＬＤ１、及び連結配線ＴＷＬを、簡略に図示した。
【0180】
図８Ａに図示されたように、連結配線ＴＷＬは、第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２に重畳され、一体の形状を有することができる。図８Ｂに図示されたように、連結配線ＴＷＬは、第１領域ＤＰ－Ａ１に重畳する第１部分ＴＷＬ１及び第２領域ＤＰ－Ａ２に重畳する第２部分ＴＷＬ２を含むことができる。第１部分ＴＷＬ１と第２部分ＴＷＬ２は互いに異なる層上に配置されうる。
【0181】
図９に図示されたように、開口５０－ＯＰによって連結配線ＴＷＬの一部は、第５絶縁層５０から露出されうる。ＣＦ4及び／又はＳＦ6といったフッ化ガスが開口５０－ＯＰを形成するエッチングガスとして利用されるのであって、その過程で、連結配線ＴＷＬの導電性が増加されうる。開口５０－ＯＰによって露出された連結配線ＴＷＬの一部は、開口５０－ＯＰを満たす第６絶縁層６０によってカバーされうる。
【0182】
第２半導体パターンＳＰ２のソース領域ＳＥ２は、連結配線ＴＷＬと異なり、開口５０－ＯＰを形成するエッチングの過程で、エッチングガスに露出されない。したがって、エッチングガスに露出された連結配線ＴＷＬは、第２半導体パターンＳＰ２のソース領域ＳＥ２よりも大きい導電性を有することができる。連結配線ＴＷＬは、第２半導体パターンＳＰ２のアクティブ領域ＡＣ２に比べて、弗素元素の含量が高いのでありうる。
【0183】
【0184】
図１０Ａ乃至図１０Ｈは、図９に図示された断面を基準に図示した。図１０Ａ乃至図１０Ｈに、第２発光素子ＬＤ２と第２画素回路ＰＣ２は未図示となっているが、後述する第１発光素子ＬＤ１及び第１画素回路ＰＣ１と同一の工程を通じて形成されうる。別に図示しなかったが、図６Ａに図示された第３領域ＤＰ－Ａ３も、後述する第１領域ＤＰ－Ａ１及び第２領域ＤＰ－Ａ２と同一の工程を通じて形成されうる。
【0185】
図１０Ａに図示されたように、第２領域ＤＰ－Ａ２に重畳する第１背面金属層ＢＭＬａ及びシリコントランジスタＳ－ＴＦＴを形成することができる。ベース層１１０上に、コーティング、蒸着等の方式でもって、絶縁層、半導体層、又は導電層を形成し、その後、フォトリソグラフィー工程及びエッチング工程を通じて、絶縁層、半導体層、及び導電層を選択的にパターニングすることができる。別に図示しなかったが、第２画素回路ＰＣ２及び第３画素回路ＰＣ３のシリコントランジスタＳ－ＴＦＴも、やはり第１画素回路ＰＣ１のシリコントランジスタＳ－ＴＦＴとの単一の工程で形成されうる。
【0186】
図１０Ａに図示されたように、第３絶縁層３０上に、酸化物半導体層ＳＰ２、ＴＷＬを形成する。酸化物半導体層ＳＰ２、ＴＷＬは、酸化物半導体パターンＳＰ２及び連結配線ＴＷＬを含むことができる。未加工酸化物半導体層を形成した後、パターニングして、第２領域ＤＰ－Ａ２に重畳する酸化物半導体パターンＳＰ２及び少なくとも第１領域ＤＰ－Ａ１に重畳する連結配線ＴＷＬを形成する。第１領域ＤＰ－Ａ１と第２領域ＤＰ－Ａ２に重畳する連結配線ＴＷＬを例示的に図示した。
【0187】
別に図示しなかったが、第２画素回路ＰＣ２の酸化物半導体パターンと、第３画素回路ＰＣ３の酸化物半導体パターンとは、上述した酸化物半導体層ＳＰ２、ＴＷＬとの単一の工程で形成されうる。即ち、未加工酸化物半導体層をパターニングして、第２画素回路ＰＣ２及び第３画素回路ＰＣ３の酸化物半導体パターンを形成することができる。
【0188】
図１０Ｂに図示されたように、第３絶縁層３０上に酸化物半導体パターンＳＰ２及び連結配線ＴＷＬをカバーする予備絶縁層４０－Ｐを形成する。無機物の蒸着を通じて予備絶縁層４０－Ｐを形成することができる。
【0189】
その後、予備絶縁層４０－Ｐ上に、酸化物半導体パターンＳＰ２の一部の領域に重畳する酸化物トランジスタＯ－ＴＦＴ（図９参照）のゲートＧＴ２を形成する。予備導電層を形成した後、パターニングして、ゲートＧＴ２を形成する。別に図示しなかったが、第２画素回路ＰＣ２及び第３画素回路ＰＣ３のゲートＧＴ２も、やはり第１画素回路ＰＣ１のゲートＧＴ２との単一の工程で形成されうる。
【0190】
図１０Ｃに図示されたように、絶縁パターン４０を形成する。図１０Ｂの予備絶縁層４０－Ｐをドライエッチングして絶縁パターン４０を形成することができる。エッチングガスはＣＦ4及び／又はＳＦ6といったフッ化ガスを含むことができる。ドライエッチング工程で透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）に酸素空乏（Ｏｘｙｇｅｎ Ｖａｃａｃｎｃｙ）が発生し、これを弗素が代替する。このように還元された透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）は、金属化され、導電性が向上される。
【0191】
図１０Ｃには、酸化物半導体パターンＳＰ２のアクティブ領域ＡＣ２と区分されるように酸化物半導体パターンＳＰ２のソース領域ＳＥ２とドレーン領域ＤＥ２が図示された。ゲートＧＴ２によってフッ化ガスが遮断された、酸化物半導体パターンＳＰ２のアクティブ領域ＡＣ２は、相対的に低い導電性を有し、チャンネルの性質を有する。酸化物半導体パターンＳＰ２のソース領域ＳＥ２と連結配線ＴＷＬとは同一のドライエッチング工程を経たので、酸化物半導体パターンＳＰ２のソース領域ＳＥ２と連結配線ＴＷＬとは現在の段階で、実質的に同一の導電性を有することができる。
【0192】
本発明の一実施形態で、予備絶縁層４０－Ｐのドライエッチング工程は省略されうる。したがって、形成された表示装置ＤＤは、図６Ｂに図示された。
【0193】
図１０Ｄに図示されたように、第３絶縁層３０上に連結配線ＴＷＬとゲートＧＴ２をカバーする第５絶縁層５０を形成する。無機物蒸着を通じて、第５絶縁層５０を形成することができる。
【0194】
その後、ドーピング工程を進行する。連結配線ＴＷＬと、酸化物半導体パターンＳＰ２のソース領域ＳＥ２と、ドレーン領域ＤＥ２とをドーピングする。Ｎ形ドーパント又はＰ形ドーパントが、酸化物トランジスタＯ－ＴＦＴの性質に合わせて利用されうる。連結配線ＴＷＬ、ソース領域ＳＥ２、及びドレーン領域ＤＥ２は、同一のドーパントでもってドーピングされうる。アルミニウム（Ａｌ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、又は珪素Ｓｉが、ドーパントとして利用されうるが、ドーパントの種類は制限されない。
【0195】
ドーピング工程を通じて、連結配線ＴＷＬの導電性をさらに高めることができる。ドーピング工程を通じて、酸化物半導体パターンＳＰ２におけるソース領域ＳＥ２とドレーン領域ＤＥ２の導電性を、より高めることができる。本発明の一実施形態で、追加的なマスクを利用して連結配線ＴＷＬのみがドーピングされてもよい。本発明の一実施形態で、本ドーピング工程は省略されてもよい。
【0196】
次に、図１０Ｅに図示されたように、第１乃至第５絶縁層１０、２０、３０、４０、５０を貫通するコンタクトホールＣＨを形成する。コンタクトホールＣＨはシリコントランジスタＳ－ＴＦＴのドレーン領域ＤＥ１を露出させることができる。
【0197】
その後、第５絶縁層５０上に導電パターンを形成する。導電パターンは第１連結電極ＣＮＥ１’を含むことができる。
【0198】
次に、図１０Ｆに図示されたように、連結配線ＴＷＬの少なくとも一部が露出されるように第５絶縁層５０に開口５０－ＯＰを形成する。第４絶縁層４０を形成する工程で説明したドライエッチング工程を進行することができる。連結配線ＴＷＬの一部分はフッ化ガスによって追加的に還元されることができる。本工程によって連結配線ＴＷＬの導電性は増加されることができる。連結配線ＴＷＬの一部分は酸化物半導体パターンＳＰ２のソース領域ＳＥ２より大きい導電性を有することができる。
【0199】
【0200】
その後、図１０Ｇに図示されたように、第５絶縁層５０上に第６絶縁層６０を形成する。第６絶縁層６０は開口５０－ＯＰを満たす。第６絶縁層６０は、有機物質を含むことができ、コーティング、蒸着、プリンティング工程等によって形成されうる。
【0201】
次に、コンタクトホール形成工程、導電パターン形成工程、絶縁層形成工程が進行されるのでありうる。したがって、図１０Ｈに図示された連結電極ＣＮＥ２’、ＣＰＮ及びデータラインＤＬが形成されうる。幾つかの追加工程を進行して、図１０Ｈに図示された回路層１２０を完成させることができる。次に、第８絶縁層８０上に、第１発光素子ＬＤ１を形成することができる。発光素子層１３０、封止層１４０、センサー層２００、及び反射防止層３００の形成工程の各々は、公知された絶縁層形成及びパターニング工程、導電層形成及びパターニング工程、及びコンタクトホール形成工程を含むことができるので、以下に詳細な説明は省略する。
【0202】
以上では発明の好ましい実施形態を参照して説明したが、該当技術分野の熟練された当業者又は該当技術分野の通常の知識を有する者であれば、後述される特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更させることができることを理解することができる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲によって定まれなければならないのである。
【産業上の利用可能性】
【0203】
本発明は、表示領域が拡張された表示装置を提供することができる。信号透過領域がユーザに認知されないのであって、信号透過領域も、表示領域の一部を構成することができる。追加工程無しで表示領域を拡張させることができるので、本発明は、表示装置に適用される可能性が高い。
【図1】
【図2】
【図3】
【図4】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】
【図6a】
【図6b】
【図7】
【図8a】
【図8b】
【図9】
【図10a】
【図10b】
【図10c】
【図10d】
【図10e】
【図10f】
【図10g】
【図10h】
【国際調査報告】