特表 2024-525659 ＨＭＢ喪失からの回復

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-12

(54)【発明の名称】ＨＭＢ喪失からの回復

(51)【国際特許分類】

   G06F 15/78 20060101AFI20240705BHJP

【ＦＩ】

G06F15/78 518C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024501140

(86)(22)【出願日】2022-05-09

(85)【翻訳文提出日】2024-01-22

(86)【国際出願番号】 US2022028244

(87)【国際公開番号】W WO2023043502

(87)【国際公開日】2023-03-23

(31)【優先権主張番号】17/479,795

(32)【優先日】2021-09-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】セゲブ、アミール

(72)【発明者】

【氏名】ベニスティ、シェイ

【テーマコード（参考）】

5B062

【Ｆターム（参考）】

5B062EE10

(57)【要約】

データ記憶デバイスは、メモリデバイス、及びメモリデバイスに結合されたコントローラを含む。コントローラは、ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、ＦＴＬテーブルの最新のコピーに対する１つ以上の更新を生成し、コマンドフェッチを再有効化するように構成される。コントローラは、判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている。接続のブートの後、コントローラは、メモリデバイスからＦＴＬテーブルをＨＭＢにコピーし、コマンドを処理し、ＨＭＢとメモリデバイスとの間のＦＴＬテーブル差を保存し、メモリデバイス内のＦＴＬテーブルを更新するように更に構成される。

【特許請求の範囲】

【請求項1】

データ記憶デバイスであって、
メモリデバイスと、
前記メモリデバイスに結合されたコントローラであって、前記コントローラは、
ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、
前記メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、
前記ＦＴＬテーブルの前記最新のコピーに対する１つ以上の更新を生成し、
コマンドフェッチを再有効化する、ように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項2】

前記コントローラは、前記ホストデバイスの前記ＨＭＢへの前記接続が失われたと判定すると、前記コマンドフェッチを無効にするように更に構成されている、請求項１に記載のデータ記憶デバイス。

【請求項3】

前記フェッチを再有効化することは、前記ホストデバイスから１つ以上のコマンドをフェッチすることを含む、請求項１に記載のデータ記憶デバイス。

【請求項4】

前記メモリデバイスは、不揮発性メモリデバイスである、請求項１に記載のデータ記憶デバイス。

【請求項5】

前記コントローラは、前記ＦＴＬテーブルをＨＭＢ及び前記メモリデバイスの両方に記憶するように構成されている、請求項１に記載のデータ記憶デバイス。

【請求項6】

前記生成された１つ以上の更新は、前記メモリデバイスに記憶される、請求項１に記載のデータ記憶デバイス。

【請求項7】

前記コントローラは、前記ＨＭＢへの前記接続の回復時に、前記メモリデバイスに記憶された前記生成された１つ以上の更新を用いて、前記ＨＭＢに記憶されたＦＴＬテーブルを更新するように構成されている、請求項６に記載のデータ記憶デバイス。

【請求項8】

前記コントローラは、前記判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている、請求項１に記載のデータ記憶デバイス。

【請求項9】

前記エラー状態は、前記マークされた１つ以上のコマンドを前記コントローラに送信して実行することを再試行することを前記ホストデバイスに提案し、前記コントローラは、前記マークされた１つ以上のコマンドを前記ホストデバイスから前記再有効化及び受信した後に、前記マークされた１つ以上のコマンドを実行するように更に構成されている、請求項８に記載のデータ記憶デバイス。

【請求項10】

データ記憶デバイスであって、
メモリデバイスと、
前記メモリデバイスに結合されたコントローラであって、前記コントローラは、
前記コントローラとホストデバイスのホストメモリバッファ（ＨＭＢ）との間の接続が回復されたと判定し、
前記メモリデバイスから前記ＨＭＢにフラッシュ変換レイヤ（ＦＴＬ）テーブルをコピーし、前記コピーすることは、前記コントローラと前記ＨＭＢとの間の前記接続が回復された後に行われ、
コマンドデータベースに記憶された１つ以上のコマンドを実行する、ように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項11】

前記１つ以上のコマンドは、１つ以上のマークされたコマンドを含み、前記１つ以上のマークされたコマンドは、前記ＨＭＢ喪失によるエラー状態でマークされたコマンドを含む、請求項１０に記載のデータ記憶デバイス。

【請求項12】

前記コントローラは、前記実行された１つ以上のコマンドを用いて、前記ＨＭＢに記憶された前記ＦＴＬテーブルを更新するように更に構成されている、請求項１１に記載のデータ記憶デバイス。

【請求項13】

前記コントローラは、前記メモリデバイスに記憶された前記ＦＴＬテーブルが、前記ＨＭＢに記憶された前記ＦＴＬテーブルと異なると判定するように更に構成されている、請求項１２に記載のデータ記憶デバイス。

【請求項14】

前記コントローラは、前記メモリデバイスに記憶された前記ＦＴＬテーブルが前記ＨＭＢに記憶された前記ＦＴＬテーブルと異なると前記判定すると、前記メモリデバイスに記憶された前記ＦＴＬテーブルを、前記ＨＭＢに記憶された前記ＦＴＬテーブルで更新するように更に構成されている、請求項１３に記載のデータ記憶デバイス。

【請求項15】

前記コントローラは、前記ＨＭＢに記憶された前記ＦＴＬテーブルが、前記メモリデバイスに記憶された前記ＦＴＬテーブルと異なると判定するように更に構成されている、請求項１０に記載のデータ記憶デバイス。

【請求項16】

前記コピーすることは、前記ＨＭＢに記憶された前記ＦＴＬテーブルが、前記メモリデバイスに記憶された前記ＦＴＬテーブルと異なると決定すると、前記メモリデバイスに記憶された前記ＦＴＬテーブルからの変更を用いて、前記ＨＭＢに記憶された前記ＦＴＬテーブルを更新することを含む、請求項１５に記載のデータ記憶デバイス。

【請求項17】

データ記憶デバイスであって、
メモリ手段と、
前記メモリ手段に結合されたコントローラであって、前記コントローラは、
第１の時間にホストデバイスからコマンドを受信し、
前記コマンドに対する再試行提案を有するエラー指示を前記ホストデバイスに送信し、
第２の時間に前記ホストデバイスから前記コマンドを受信し、
前記コマンドを実行し、前記エラー指示を送ることと前記コマンドを実行することとの間に、前記コントローラは、前記メモリ手段からフラッシュ変換レイヤ（ＦＴＬ）テーブルをロードするように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項18】

前記コントローラは、ホストメモリバッファ（ＨＭＢ）への接続が失われたと判定するように更に構成されている、請求項１７に記載のデータ記憶デバイス。

【請求項19】

前記コントローラは、再試行制限に達したことに起因して、前記ホストデバイスからリブート動作の指示を受信するように更に構成されている、請求項１７に記載のデータ記憶デバイス。

【請求項20】

前記コントローラは、前記リブート動作のための前記指示に起因して、前記ホストデバイスからリブートコマンドを受信するように更に構成されている、請求項１９に記載のデータ記憶デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２１年９月２０日に出願された「ＲＥＣＯＶＥＲＹ ＦＲＯＭ ＨＭＢ ＬＯＳＳ」と題する米国非仮出願第１７／４７９，７９５号の利益を主張し、その内容の全体はあらゆる目的のために参照により本出願に組み込まれる。

【0002】

（発明の分野）
本開示の実施形態は、概して、ソリッドステートドライブ（ＳＳＤ）などのデータ記憶デバイスに関し、より具体的には、ホストメモリバッファ（ＨＭＢ）喪失からの回復に関する。

【背景技術】

【0003】

（関連技術の説明）
ホストデバイスのダイナミックランダムアクセスメモリ（ＤＲＡＭ）の一部は、データ記憶デバイスＤＲＡＭ上に通常記憶され得る情報を記憶するために、データ記憶デバイスによって利用され得る。ホストデバイスのＤＲＡＭの一部は、ホストメモリバッファ（ＨＭＢ）であり得る。ＨＭＢは、ホストデバイスによってデータ記憶デバイスにプロビジョニングされ、データ記憶デバイスは、ホストデバイスとの相互作用なしに、ＨＭＢにアクセスし、ＨＭＢに書き込み、ＨＭＢから読み取ることができる。したがって、データ記憶デバイスのコストを低減するために、より少ないＤＲＡＭを用いて、又はＤＲＡＭを用いずにデータ記憶デバイスを製造することができる。

【0004】

しかしながら、データ記憶デバイスのコントローラが保持する必要がある制御データの量は減少しない。したがって、制御データは、ＨＭＢ又はデータ記憶デバイスのメモリデバイスに記憶されてもよい。ＨＭＢへアクセスすること、ＨＭＢからデータを取り出すこと、及びＨＭＢへデータを書き込むことは、メモリデバイスにアクセスすること、メモリデバイスからデータを取り出すこと、及びメモリデバイスにデータを書き込むことよりも高速であり得る。しかしながら、ＨＭＢに記憶されたデータはデータ記憶デバイスの外部にあるので、電力喪失イベント、データ記憶デバイスとＨＭＢとの間の接続問題などの場合に、データの実行可能なコピーをメモリデバイスに記憶することができる。加えて、ＨＭＢがホストデバイスに属するので、ホストデバイスは、ＨＭＢに割り当てられたＤＲＡＭの領域をいつでも取り戻すことができる。このような場合、データ記憶デバイスは、ホストデバイスをタイムアウトさせることなく、安全に回復できなければならない。

【0005】

したがって、当技術分野では、ＨＭＢ喪失からの回復が必要とされている。

【発明の概要】

【0006】

本開示は、概して、ソリッドステートドライブ（ＳＳＤ）などのデータ記憶デバイスに関し、より具体的には、ＨＭＢ喪失からの回復に関する。データ記憶デバイスは、メモリデバイス、及びメモリデバイスに結合されたコントローラを含む。コントローラは、ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、ＦＴＬテーブルの最新のコピーに対する１つ以上の更新を生成し、コマンドフェッチを再有効化するように構成される。コントローラは、判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている。接続のブートの後、コントローラは、メモリデバイスからＦＴＬテーブルをＨＭＢにコピーし、コマンドを処理し、ＨＭＢとメモリデバイスとの間のＦＴＬテーブル差を保存し、メモリデバイス内のＦＴＬテーブルを更新するように更に構成される。

【0007】

一実施形態では、データ記憶デバイスは、メモリデバイスと、メモリデバイスに結合されたコントローラと、を含む。コントローラは、ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、ＦＴＬテーブルの最新のコピーに対する１つ以上の更新を生成し、コマンドフェッチを再有効化するように構成される。

【0008】

別の実施形態では、データ記憶デバイスは、メモリデバイスと、メモリデバイスに結合されたコントローラと、を含む。コントローラは、コントローラとホストデバイスのホストメモリバッファ（ＨＭＢ）との間の接続が回復されたことを判定し、メモリデバイスからＨＭＢにフラッシュ変換レイヤ（ＦＴＬ）テーブルをコピーし、コピーはコントローラとＨＭＢとの間の接続が回復された後に行われ、コマンドデータベースに記憶された１つ以上のコマンドを実行するように構成される。

【0009】

別の実施形態では、データ記憶デバイスは、メモリ手段と、メモリ手段に結合されたコントローラと、を含む。コントローラは、第１の時間にホストデバイスからコマンドを受信し、コマンドに対する再試行提案を有するエラー指示をホストデバイスに送信し、第２の時間にホストデバイスからコマンドを受信し、コマンドを実行するように構成される。コントローラは、エラー指示を送ることとコマンドを実行することとの間に、メモリ手段からフラッシュ変換レイヤ（ＦＴＬ）テーブルをロードするように更に構成される。

【図面の簡単な説明】

【0010】

本開示の上記の特徴を詳細に理解することができるように、簡潔に上で要約した本開示のより具体的な説明は、実施形態を参照することによってなされ得、それらのいくつかが添付の図面に例示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを例示し、したがって、その範囲を限定するものと見なされるべきではなく、本開示が他の同等に有効な実施形態を認め得ることに留意すべきである。

【図1】特定の実施形態による、データ記憶デバイスがホストデバイスの記憶デバイスとして機能し得る記憶システムを示す概略ブロック図である。

【図2A】特定の実施形態による、ＤＲＡＭ所有を示すデータ記憶デバイスの概略図である。

【図2B】特定の実施形態による、ＨＭＢ所有を示す図２Ａのデータ記憶デバイスの概略図である。

【図3】特定の実施形態による、ＮＶＭｅコマンドフローの概略図である。

【図4】特定の実施形態による、データ記憶デバイスがホストデバイスの記憶デバイスとして機能し得る記憶システムを示す概略ブロック図である。

【図5】特定の実施形態による、ハードウェア側及びファームウェア側からコマンドを実行する方法を示すフロー図である。

【図6A】特定の実施形態による、ホストコマンド発行の方法を示すフロー図である。

【図6B】特定の実施形態による、データ記憶デバイスによるＨＭＢ喪失を処理する方法を示すフロー図である。

【図6C】特定の実施形態による、データ記憶デバイスによるブート後処理の方法を示すフロー図である。

【0011】

理解を容易にするために、図面に共通する同一の要素を示すために、可能な限り、同一の参照番号を使用している。一実施形態で開示される要素は、特に断ることなく、他の実施形態に有益に利用され得ることが企図される。

【発明を実施するための形態】

【0012】

以下では、本開示の実施形態を参照する。しかしながら、本開示は、具体的に説明される実施形態に限定されないことを理解されたい。その代わりに、以下の特徴及び要素の任意の組み合わせが、異なる実施形態に関連するか否かに関わらず、本開示を実施及び実践すると企図される。更に、本開示の実施形態は、他の可能な解決策に勝る、及び／又は先行技術に勝る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは、本開示を限定するものではない。したがって、以下の態様、特徴、実施形態、及び利点は、単なる例示に過ぎず、請求項（複数可）に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定と見なされない。同様に、「本開示」への言及は、本明細書に開示される任意の発明の主題の一般化として解釈されるものではなく、請求項に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定であると見なされるべきではない。

【0013】

本開示は、概して、ソリッドステートドライブ（ＳＳＤ）などのデータ記憶デバイスに関し、より具体的には、ＨＭＢ喪失からの回復に関する。データ記憶デバイスは、メモリデバイス、及びメモリデバイスに結合されたコントローラを含む。コントローラは、ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、ＦＴＬテーブルの最新のコピーに対する１つ以上の更新を生成し、コマンドフェッチを再有効化するように構成される。コントローラは、判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている。接続のブートの後、コントローラは、メモリデバイスからＦＴＬテーブルをＨＭＢにコピーし、コマンドを処理し、ＨＭＢとメモリデバイスとの間のＦＴＬテーブル差を保存し、メモリデバイス内のＦＴＬテーブルを更新するように更に構成される。

【0014】

図１は、特定の実施形態による、ホストデバイス１０４がデータ記憶デバイス１０６と通信する記憶システム１００を示す概略ブロック図である。例えば、ホストデバイス１０４は、データ記憶デバイス１０６に含まれる不揮発性メモリ（ＮＶＭ）１１０を利用して、データを記憶及び取得し得る。ホストデバイス１０４は、ホストメモリバッファ（ＨＭＢ）１５０を含むホストＤＲＡＭ１３８を備える。ＨＭＢ１５０は、データ記憶デバイス１０６のコントローラ１０８による使用のために割り当てられたホストＤＲＡＭ１３８のセクションである。ＨＭＢ１５０は、制御情報、メタデータ、パリティデータ、エラー訂正コード、及び一般にコントローラ１０８のメモリ又は同様のメモリに記憶され得る他のデータを記憶し得る。いくつかの実施例では、記憶システム１００は、記憶アレイとして動作し得るデータ記憶デバイス１０６などの複数の記憶デバイスを含み得る。例えば、記憶システム１００は、ホストデバイス１０４のための大量記憶デバイスとして集合的に機能する安価／独立ディスクの冗長アレイ（ＲＡＩＤ）として構成された複数のデータ記憶デバイス１０６を含み得る。

【0015】

ホストデバイス１０４は、データ記憶デバイス１０６などの１つ以上の記憶デバイスに及び／又はからデータを記憶及び／又は取得し得る。図１に例示されるように、ホストデバイス１０４は、インターフェース１１４を介してデータ記憶デバイス１０６と通信し得る。ホストデバイス１０４は、コンピュータサーバ、ネットワーク接続記憶（ＮＡＳ）ユニット、デスクトップコンピュータ、ノートブック（すなわち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、いわゆる「スマート」フォンなどの電話機、いわゆる「スマート」パッド、テレビ、カメラ、ディスプレイデバイス、デジタルメディアプレーヤ、ビデオゲームコンソール、ビデオストリーミングデバイス、又はデータ記憶デバイスからデータを送信又は受信することができる他のデバイスなど、広範なデバイスのうちのいずれも備え得る。

【0016】

データ記憶デバイス１０６は、コントローラ１０８、ＮＶＭ１１０、電源１１１、揮発性メモリ１１２、インターフェース１１４、及び書き込みバッファ１１６を含む。いくつかの実施例では、データ記憶デバイス１０６は、明瞭化のために図１に示されていない追加の構成要素を含み得る。例えば、データ記憶デバイス１０６は、データ記憶デバイス１０６の構成要素が機械的に取り付けられ、データ記憶デバイス１０６の構成要素を電気的に相互接続する導電性トレースを含む、プリント回路基板（ＰＣＢ）を含み得る。いくつかの実施例では、データ記憶デバイス１０６の物理的寸法及びコネクタ構成は、１つ以上の標準的フォームファクタに適合し得る。いくつかの例示的な標準的フォームファクタとしては、３．５”データ記憶デバイス（例えば、ＨＤＤ又はＳＳＤ）、２．５”データ記憶デバイス、１．８”データ記憶デバイス、周辺部品相互接続（ＰＣＩ）、ＰＣＩ拡張（ＰＣＩ－Ｘ）、ＰＣＩエクスプレス（ＰＣＩｅ）（例えば、ＰＣＩｅ×１、×４、×８、×１６、ＰＣＩｅミニカード、ミニＰＣＩなど）が挙げられるが、これらに限定されない。いくつかの実施例では、データ記憶デバイス１０６は、ホストデバイス１０４のマザーボードに直接結合（例えば、直接半田付け又はコネクタにプラグ接続される）され得る。

【0017】

インターフェース１１４は、ホストデバイス１０４とデータを交換するためのデータバス、及びホストデバイス１０４とコマンドを交換するための制御バスのうちの一方又は両方を含み得る。インターフェース１１４は、任意の好適なプロトコルに従って動作し得る。例えば、インターフェース１１４は、以下のプロトコルのうちの１つ以上：先進技術アタッチメント（ＡＴＡ）（例えば、シリアルＡＴＡ（ＳＡＴＡ）及びパラレルＡＴＡ（ＰＡＴＡ））、ファイバチャネルプロトコル（ＦＣＰ）、シリアル接続ＳＣＳＩ（ＳＡＳ）、ＰＣＩ、及びＰＣＩｅ、スモールコンピュータシステムインターフェース（ＳＣＳＩ）、不揮発性メモリエクスプレス（ＮＶＭｅ）、ＯｐｅｎＣＡＰＩ、ＧｅｎＺ、キャッシュ・コヒーレント・インターフェース・アクセラレータ（ＣＣＩＸ）、オープンチャネルＳＳＤ（ＯＣＳＳＤ）などに従って動作し得る。インターフェース１１４（例えば、データバス、制御バス、又はその両方）は、コントローラ１０８に電気的に接続され、ホストデバイス１０４とコントローラ１０８との間に電気的接続を提供し、ホストデバイス１０４とコントローラ１０８との間でデータを交換することを可能にする。いくつかの実施例では、インターフェース１１４の電気的接続はまた、データ記憶デバイス１０６がホストデバイス１０４から電力を受け取り得る。例えば、図１に例示されるように、電源１１１は、インターフェース１１４を介してホストデバイス１０４から電力を受け取り得る。

【0018】

ＮＶＭ１１０は、複数のメモリデバイス又はメモリユニットを含み得る。ＮＶＭ１１０は、データを記憶及び／又は取得するように構成され得る。例えば、ＮＶＭ１１０のメモリユニットは、データと、データを記憶するようにメモリユニットに命令するメッセージと、をコントローラ１０８から受信し得る。同様に、メモリユニットは、データを取得するようにメモリユニットに命令するメッセージをコントローラ１０８から受信し得る。いくつかの実施例では、メモリユニットの各々は、ダイと称され得る。いくつかの実施例では、ＮＶＭ１１０は、複数のダイ（すなわち、複数のメモリユニット）を含み得る。いくつかの実施例では、各メモリユニットは、比較的大量のデータ（例えば、１２８ＭＢ、２５６ＭＢ、５１２ＭＢ、１ＧＢ、２ＧＢ、４ＧＢ、８ＧＢ、１６ＧＢ、３２ＧＢ、６４ＧＢ、１２８ＧＢ、２５６ＧＢ、５１２ＧＢ、１ＴＢなど）を記憶するように構成され得る。

【0019】

いくつかの実施例では、各メモリユニットは、フラッシュメモリデバイス、相変化メモリ（ＰＣＭ）デバイス、抵抗ランダムアクセスメモリ（ＲｅＲＡＭ）デバイス、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス、強誘電性ランダムアクセスメモリ（Ｆ－ＲＡＭ）、ホログラフィックメモリデバイス、及び任意の他の種類の不揮発性メモリデバイスなどの、任意の種類の不揮発性メモリデバイスを含み得る。

【0020】

ＮＶＭ１１０は、複数のフラッシュメモリデバイス又はメモリユニットを備え得る。ＮＶＭフラッシュメモリデバイスは、ＮＡＮＤ又はＮＯＲベースのフラッシュメモリデバイスを含み得、各フラッシュメモリセルのトランジスタの浮遊ゲートに含まれる電荷に基づいてデータを記憶し得る。ＮＶＭフラッシュメモリデバイスでは、フラッシュメモリデバイスは、複数のダイに分割され得、複数のダイの各ダイは複数の物理又は論理ブロックを含み、これらは更に複数のページに分割され得る。特定のメモリデバイス内の複数のブロックの各ブロックは、複数のＮＶＭセルを含み得る。ＮＶＭセルの行は、複数のページの各ページを定義するためにワード線を使用して電気的に接続され得る。複数のページの各々におけるそれぞれのセルは、それぞれのビット線に電気的に接続され得る。更に、ＮＶＭフラッシュメモリデバイスは、２Ｄ又は３Ｄデバイスであってもよく、単一レベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、又はクアッドレベルセル（ＱＬＣ）であってもよい。コントローラ１０８は、ページレベルで、ＮＶＭフラッシュメモリデバイスにデータを書き込み、かつＮＶＭフラッシュメモリデバイスからデータを読み取り得、ブロックレベルで、ＮＶＭフラッシュメモリデバイスからデータを消去し得る。

【0021】

電源１１１は、データ記憶デバイス１０６の１つ以上の構成要素に電力を提供し得る。標準モードで動作するとき、電源１１１は、ホストデバイス１０４などの外部デバイスによって提供される電力を使用して、１つ以上の構成要素に電力を提供し得る。例えば、電源１１１は、インターフェース１１４を介してホストデバイス１０４から受け取った電力を使用して、１つ以上の構成要素に電力を提供し得る。いくつかの実施例では、電源１１１は、外部デバイスから電力を受け取ることを停止する場合などのシャットダウンモードで動作するときに、１つ以上の構成要素に電力を供給するように構成された１つ以上の電力貯蔵構成要素を含み得る。このように、電源１１１は、積載電源として機能し得る。１つ以上の電力貯蔵構成要素のいくつかの例としては、コンデンサ、超コンデンサ、バッテリなどが挙げられるが、これらに限定されない。いくつかの実施例では、１つ以上の電力貯蔵構成要素によって貯蔵され得る電力の量は、１つ以上の電力貯蔵構成要素のコスト及び／又はサイズ（例えば、面積／体積）の関数であり得る。換言すれば、１つ以上の電力貯蔵構成要素によって貯蔵される電力の量が増加するにつれて、１つ以上の電力貯蔵構成要素のコスト及び／又はサイズも増加する。

【0022】

揮発性メモリ１１２は、情報を記憶するためにコントローラ１０８によって使用され得る。揮発性メモリ１１２は、１つ以上の揮発性メモリデバイスを含み得る。いくつかの実施例では、コントローラ１０８は、揮発性メモリ１１２をキャッシュとして使用し得る。例えば、コントローラ１０８は、キャッシュされた情報がＮＶＭ１１０に書き込まれるまで、揮発性メモリ１１２にキャッシュされた情報を記憶してもよい。図１に例示されるように、揮発性メモリ１１２は、電源１１１から受け取った電力を消費し得る。揮発性メモリ１１２の例としては、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、及び同期ダイナミックＲＡＭ（ＳＤＲＡＭ（例えば、ＤＤＲ１、ＤＤＲ２、ＤＤＲ３、ＤＤＲ３Ｌ、ＬＰＤＤＲ３、ＤＤＲ４、ＬＰＤＤＲ４など））が挙げられるが、これらに限定されない。

【0023】

コントローラ１０８は、データ記憶デバイス１０６の１つ以上の動作を管理してもよい。例えば、コントローラ１０８は、ＮＶＭ１１０からのデータの読み取り及び／又はＮＶＭ１１０へのデータの書き込みを管理し得る。いくつかの実施形態では、データ記憶デバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データ記憶コマンドを開始して、データをＮＶＭ１１０に記憶し、データ記憶コマンドの進捗を監視し得る。コントローラ１０８は、記憶システム１００の少なくとも１つの動作特性を判定し、少なくとも１つの動作特性をＮＶＭ１１０に記憶し得る。いくつかの実施形態では、データ記憶デバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データをＮＶＭ１１０に送信する前に、内部メモリ又は書き込みバッファ１１６内の書き込みコマンドに関連付けられたデータを一時的に記憶する。

【0024】

図２Ａは、特定の実施形態による、ＤＲＡＭ所有を示すデータ記憶デバイス２０２の概略図である。データ記憶デバイス２０２は、図１のデータ記憶デバイス１０６であってもよい。データ記憶デバイス２０２は、図１の揮発性メモリ１１２であり得るＤＲＡＭ２０４と、図１のコントローラ１０８であり得るＤＲＡＭコントローラ２０６とを含む。ＤＲＡＭ２０４は、ＳＲＡＭなどの任意の適用可能な揮発性メモリとすることができることを理解されたい。ＤＲＡＭ２０４にＳＥＣＤＥＤ検出二重エラーのような致命的な故障は発生した場合、その故障はＤＲＡＭコントローラ２０６がデータ記憶デバイス２０２のリセットを開始することである。したがって、ＤＲＡＭコントローラ２０６は、ＤＲＡＭ２０４を制御する。

【0025】

図２Ｂは、特定の実施形態による、ＨＭＢ所有を示す図２Ａのデータ記憶デバイス２０２の概略図である。データ記憶デバイスは、ＨＭＢコントローラ２５６に結合された、図１のインターフェース１１４であり得るＰＣＩＥ、ＭＡＣ、及びＰＨＹモジュール２５４を含む。ＰＣＩＥ、ＭＡＣ、及びＰＨＹモジュール２５４は、図１のホストデバイス１０４などのホストデバイスのホストＰＣＩＥ及びホストＤＲＡＭ２５２に結合され、ホストＤＲＡＭはＨＭＢを含む。ホストＰＣＩＥ及びホストＤＲＡＭ２５２のＨＭＢと共に動作するとき、ホストデバイス１０４は、ＨＭＢへのＨＭＢコントローラ２５６アクセスを無効にし得るか、又はＨＭＢとＨＭＢコントローラ２５６との間の接続が中断され得る。接続が中断されたとき、データ記憶デバイス２０２は、ホストデバイス１０４に「ブルースクリーン」効果又はタイムアウトシナリオを経験させることなく安全に回復することができなければならない。回復は、ＳＥＣＤＥＤ、認証エラー、リンク問題、及びＤＲＡＭデータを無効にする他の場合に完了することができる。「ブルースクリーン」効果又はタイムアウトシナリオは、ＰＣＩＥレベルでホストデバイス１０４に応答しないことによって、又はＮＶＭｅレベルでコマンドをタイムアウトすることによって引き起こされ得る。

【0026】

図３は、特定の実施形態による、ＮＶＭｅコマンドフロー３００の概略図である。ＮＶＭｅコマンドフロー３００は、図１のホストデバイス１０４であり得るホストデバイス３０２と、図１のデータ記憶デバイス１０６であり得るデータ記憶デバイス３０４とを含む。ホストデバイス３０２が読み取りコマンド又は書き込みコマンドを生成すると、読み取りコマンド又は書き込みコマンドは、ホストデバイス３０２の送信キューに記憶される。送信キューは、図１のホストＤＲＡＭ１３８などのホストＤＲＡＭにおいて実装され得る。ホストデバイス３０２は、データ記憶デバイス３０４の送信キュードアベルを鳴らし、これは、データ記憶デバイス３０４、又はより具体的には、データ記憶デバイス３０４のコントローラ１０８などのコントローラに、送信キューがキューに入れられたコマンドを有することを示す。

【0027】

データ記憶デバイス３０４は、ホストデバイス３０２の送信キューからコマンドを読み取ることによって応答する。一例では、コマンドは読み出しコマンドであり、関連するデータが、データ記憶デバイス３０４の図１のＮＶＭ１１０などのメモリデバイスから読み出され、ホストデバイス３０２に転送して戻される。読み出しコマンドを完了した後、データ記憶デバイス３０４のコントローラ１０８は、完了したコマンドの完了メッセージを生成し、完了メッセージを、ホストＤＲＡＭ１３８内にあり得るホストデバイス３０２の完了キューに書き込む。また、データストレージ３０４は、ホストデバイス３０２に割り込みメッセージを送信する。ホストデバイス３０２は、完了メッセージ及び割り込みメッセージの両方を受信した後、コマンドが完了したことを示す。ホストデバイス３０２は、データ記憶デバイス３０４のコマンド完了キュードアベルを鳴らすことによって、コマンドの完了を確認応答する。

【0028】

図４は、特定の実施形態による、データ記憶デバイス４１２がホストデバイス４０２の記憶デバイスとして機能し得る記憶システム４００を示す概略ブロック図である。記憶システム４００の態様は、図１の記憶システム１００と同様であってもよい。記憶システム４００は、簡略化のために図示されていない追加の構成要素及びフローを含んでもよいことを理解されたい。ホストデバイス４０２は、ホストＤＲＡＭ４０４及びホストＣＰＵ（Central Processing Unit）４１０を含む。ホストＤＲＡＭ４０４は、送信キュー及び完了キューを含み得るコマンドキュー４０６と、データ４０８とを含む。ホストＣＰＵ４１０は、少なくとも、データ記憶デバイス４１２の割り込み状態機械であってもよい割り込みマネージャ４２８から受信した割り込みメッセージを処理するように構成される。コマンドキュー４０６は、データ記憶デバイス４１２のコントローラ４１４によってフェッチされるコマンド、並びにコントローラ４１４の、完了状態マシンであってもよい完了マネージャ４２６によって送信される完了メッセージを記憶する。

【0029】

データ記憶デバイス４１２は、コントローラ４１４と、図１のＮＶＭ４３８であってもよいＮＶＭ１１０とを含む。コントローラ４１４は、ＰＣＩｅプロトコルインターフェース４１６と、制御パス４１８と、コマンドデータベース４２２と、データパス４２４とを含む。ＰＣＩｅプロトコルインターフェース４１６は、ホストＤＲＡＭ４０４からデータ及びコマンドをフェッチし、データ、完了メッセージ、及び割り込みメッセージをホストデバイス４０２に送信するように構成される。ＰＣＩｅプロトコルインターフェース４１６がコマンドキュー４０６からコマンドをフェッチすると、コマンドは制御パス４１８に送信され、コマンドはプロセッサ４２０で受信される。同時に、コマンドはコマンドデータベース４２２に渡される。プロセッサ４２０がコマンドを処理及び分析した後、制御パス４１８は、コマンドの実行のためにデータパス４２４への要求を生成する。

【0030】

コマンドのデータは、データ４０８からＰＣＩｅプロトコルインターフェース４１６に転送され、ＰＣＩｅインターフェース４１６は、データをダイレクトメモリアクセス（ＤＭＡ）４３０に渡す。ＤＭＡ４３０は、エンコーダ／デコーダ４３２、エラー訂正コード（ＥＣＣ）エンジン４３４、及びフラッシュインターフェースモジュール（ＦＩＭ）４３６又はＤＲＡＭなどのコントローラ４１４の内部メモリを介して間接的にＮＶＭ４３８にアクセスするように構成されてもよい。データは、他の実装形態では、別個の構成要素であり得るエンコーダ／デコーダ４３２に渡される。

【0031】

エンコーダ／デコーダ４３２は、ＮＶＭ４３８からデータを読み取るときに、データをエラーから保護するための論理を含んでもよく、又はデータのエラーを訂正するための論理を含んでもよい。例えば、エンコーダ／デコーダ４３２のエンコーダは、ＮＶＭ４３８に記憶されるべきデータを符号化し、エンコーダ／デコーダ４３２のデコーダは、ＮＶＭ４３８から取り出されたデータを復号する。データを符号化することは、データ整形並びにデータ暗号化を含み得る。符号化されたデータは、エンコーダ／デコーダ４３２からＥＣＣエンジン４３４に渡される。ＥＣＣエンジン４３４は、符号化されたデータにＥＣＣデータをプログラムし、データがＮＶＭから読み出されるときに、ＥＣＣデータを使用してエラーが訂正され得るようにする。いくつかの実施形態では、データパス４２４はまた、低密度パリティチェック（ＬＤＰＣ）エンジン及び／又はＸＯＲパリティエンジンを含む。次に、データはＦＩＭ４３６に渡され、ＦＩＭは、データをＮＶＭ４３８にスケジュールし、プログラムする。

【0032】

読み出しコマンドが実行されると、ＦＩＭ４３６は、ＮＶＭ４３８から関連データを検索し、ＥＣＣエンジン４３４は、その能力の範囲内で任意のエラーを訂正し、その後データをエンコーダ／デコーダ４３２のデコーダに渡して復号／解読する。次いで、データはＤＭＡに渡され、ＰＣＩｅプロトコルインターフェース４１６を介してホストＤＲＡＭ４０４に送られる。データがホストＤＲＡＭに渡されると、完了マネージャ４２６は完了メッセージを生成し、その完了メッセージをコマンドキュー４０６の完了キューに送る。同様に、割り込みマネージャ４２８は、割り込みメッセージを生成し、割り込みメッセージは、ホストＣＰＵ４１０に送信されて、完了メッセージがコマンドキューにポストされたことをホストＣＰＵ４１０に通知する。

【0033】

データパス４２４内のデータ読み出し中にエラーがない場合、コマンドデータベース４２２内の読み出しコマンドは、データ転送成功インジケータで更新される。しかしながら、データパス４２４内のデータ読み出し中にエラーがある場合、コマンドデータベース４２２内の読み出しコマンドは、エラーインジケータと共に転送されたデータで更新される。

【0034】

図５は、特定の実施形態による、ハードウェア側５５０及びファームウェア側５６０からコマンドを実行する方法５００を示すフロー図である。方法５００は、図４のコントローラ４１４によって実施することができる。したがって、例示的な目的で、記憶システム４００の態様は、本明細書の説明において参照され得る。

【0035】

ブロック５０２において、コントローラ４１４は、ホストデバイス４０２からコマンドを受信する。コマンドは、コマンドキュー４０６、又はより具体的には、コマンドキュー４０６の送信キューからフェッチされ得る。ブロック５０４において、プロセッサ４２０は、フェッチされたコマンドに関連付けられたネームスペース及びホスト論理ブロックアドレス（ＬＢＡ）を抽出する。ブロック５０６において、コントローラ４１４は、ＤＲＡＭ、ＨＭＢ、又はＮＶＭ４３８のいずれかに記憶された変換テーブル（例えば、フラッシュ変換レイヤ（ＦＴＬ）テーブル）をフェッチする。いくつかの例では、ＮＶＭ４３８のアクセス時間が大きすぎて性能要件を満たすことができない場合があるので、変換テーブルは、代わりにＤＲＡＭ又はＨＭＢに記憶され得る。したがって、コントローラ４１４は、変換テーブルの関連部分がキャッシュされているＤＲＡＭ又はＨＭＢから関連する変換テーブルをフェッチすることができる。ブロック５０６において、プロセッサ４２０は、フェッチされた変換テーブルを使用して、ＮＶＭ４３８上のフェッチされたコマンドに関連付けられた関連位置を計算する。ブロック５０８において、ファームウェア側５６０は、ハードウェア側５５０のハードウェアエンジンをトリガする。

【0036】

ブロック５１０において、コントローラ４１４は、コマンドが正常に完了したかどうかを判定する。ブロック５１０においてコマンドが正常に完了した場合、ブロック５１２において、完了マネージャ４２６などのハードウェアは、完了メッセージをホストデバイス４０２に返送する。しかしながら、ブロック５１０においてコマンドが正常に完了しなかった場合、ファームウェアは、失敗した完了メッセージをホストデバイスに送信する。失敗した完了メッセージは、失敗したコマンドに関連付けられたエラー情報を含み得る。ファームウェア（例えば、プロセッサ４２０）は、ハードウェアエンジン（例えば、データパス４２４）をトリガすることを担い得る。

【0037】

図６Ａは、特定の実施形態による、図４のホストデバイス４０２などのホストデバイスによって発行されるホストコマンドの方法６００を示すフロー図である。方法６００は、図４のコントローラ４１４によって実施することができる。したがって、例示的な目的で、記憶システム４００の態様は、本明細書の説明において参照され得る。

【0038】

ブロック６０２において、ホストデバイス４０２はコマンドを発行する。コマンドは、送信キューに記憶されてもよく、ホストデバイス４０２は、送信キューがフェッチされるキューコマンドを有することをデータ記憶デバイス４１２に通知するために、データ記憶デバイス４１２にドアベルを送信する。ブロック６０４において、ホストデバイス４０２は、コマンドが正常に完了したかどうかを判定する。例えば、コントローラ４１４の完了マネージャ４２６は、フェッチされたコマンドの実行に応答して、成功完了インジケータを有する完了メッセージ、又はエラーインジケータを有する完了をホストデバイス４０２に発行し得る。コマンドが正常に完了していない場合、ホストデバイス４０２は、ブロック６０６において、コマンドを再送する（例えば、別のドアベルを発行する）ことによってコマンドを再試行する。ブロック６０８において、ホストデバイス４０２は、再試行されたコマンドが正常に完了したかどうかを判定する。

【0039】

ブロック６０４又はブロック６０８のいずれかにおいてコマンドが正常に完了した場合、方法６００はブロック６０２に戻る。しかしながら、ブロック６０８においてコマンドが正常に完了しなかった場合、ブロック６１０において、ホストデバイス４０２は、コマンドの再試行制限に達したかどうかを判定する。例えば、再試行制限は１回の再試行であってもよい。再試行制限は、システム性能に対して最適化又は調整された任意の正の整数であってよいことを理解されたい。いくつかの例では、コントローラ４１４は、ホストデバイス４０２が再試行限界に達したことに起因して、接続のリブート（例えば、ホストデバイス４０２によって発行されたリブートコマンド）に備えるための指示を受信することができる。

【0040】

ブロック６１０で再試行制限に達していない場合、ホストデバイス４０２はブロック６０６でコマンドを再試行する。しかしながら、ブロック６１０で再試行制限に達した場合、データ記憶デバイス４１２とホストデバイス４０２との間の接続がリブートされる。いくつかの例では、ホストデバイス４０２は、データ記憶デバイス４１２をリブートすることを決定することができる。接続がリブートされるとき、ＨＭＢは、コントローラ４１４によって一時的にアクセス不可能であり得る。したがって、図１のＨＭＢ１５０などのＨＭＢに記憶された任意のＦＴＬテーブル、並びに他の情報は、接続が再確立されるまでアクセス不可能であり得る。

【0041】

図６Ｂは、特定の実施形態による、図４のデータ記憶デバイス４１２などのデータ記憶デバイスによってＨＭＢ喪失に対処する方法６２５を示すフロー図である。方法６２５は、図４のコントローラ４１４によって実施することができる。したがって、例示的な目的で、記憶システム４００の態様は、本明細書の説明において参照され得る。

【0042】

ブロック６２６において、コントローラ４１４は、ＨＭＢ１５０の喪失があったと判定する。例えば、ＨＭＢ１５０喪失は、図６Ａのブロック６１２におけるリブート、又は接続チャネルにおける接続リセット若しくはノイズなどの任意の他の適用可能なＨＭＢ１５０接続喪失であってもよい。ブロック６２８において、コントローラ４１４は、コマンドデータベース４２２内にあり、正常に実行されなかったか、又は成功完了インジケータを有さないすべてのコマンドを、エラー状態（例えば、エラーインジケータ）でマークする。ブロック６２８において、コントローラ４１４はまた、ＨＭＢ１５０への接続が失われたと判定すると、ホストデバイス４０２からのコマンドのフェッチを無効にする。ブロック６３０において、ＦＴＬテーブル（すなわち、変換テーブル）の最後のコピーがＮＶＭ４３８からロードされる。ＮＶＭ４３８からロードされたＦＴＬテーブルの最後のコピーは、ＨＭＢ１５０に記憶されたＦＴＬテーブルと同じでなくてもよいこと考えられる。

【0043】

ブロック６３２で、コントローラ４１４は、ロードされたＦＴＬテーブル及びコマンドデータベース４２２内のコマンドを使用して、最新のＦＴＬテーブルを再作成する。生成されたＦＴＬテーブルに対する１つ以上の更新は、ＮＶＭ４３８に記憶され、ＨＭＢ１５０接続が回復されたときにＨＭＢ１５０に転送され得る。ブロック６３４において、１つ以上のコマンドがホストデバイス４０２からフェッチ又は再フェッチされ得るように、コマンドフェッチが再有効化される。ホストデバイス４０２は、失敗したコマンドの正常な完了を得るために、コントローラ４１４にホストデバイス４０２から失敗したコマンドをフェッチさせることによって、失敗したコマンド（例えば、エラー状態でマークされたコマンド）を再試行し得る。

【0044】

図６Ｃは、特定の実施形態による、図４のデータ記憶デバイス４１２などのデータ記憶デバイスによるブート後処理の方法６５０を示すフロー図である。方法６５０は、図４のコントローラ４１４によって実施することができる。したがって、例示的な目的で、記憶システム４００の態様は、本明細書の説明において参照され得る。

【0045】

ブロック６５２において、ＨＭＢ１５０への接続がブートされる。ブロック６５４において、ＦＴＬテーブルは、ＮＶＭ４３８からＨＭＢ１５０にコピーされる。コピーすることは、ＦＴＬテーブル全体をＮＶＭ４３８からＨＭＢ１５０にコピーすること、又はＦＴＬテーブルの更新された部分のみをＮＶＭ４３８からＨＭＢ１５０にコピーすることを含むことができる。例えば、更新された部分は、ＮＶＭ４３８に配置されたＦＴＬテーブルとＨＭＢ１５０に配置されたＦＴＬテーブルとの間の差であってもよい。更に、データ記憶デバイス４１２の動作中に、ＦＴＬテーブルに対する更新は、ローカルＳＲＡＭの履歴バッファ、又はデータ記憶デバイス４１２のＤＲＡＭなどの任意の他の適用可能なバッファに記憶され得る。

【0046】

例えば、ブロック６５６において、コントローラ４１４がキューに入れられたコマンド又はフェッチされたコマンドに作用すると、ＦＴＬテーブル更新が生成される。ブロック６５８において、ＦＴＬテーブル更新（すなわち、ＨＭＢ１５０とＮＶＭ４３８との間の差）が、ＳＲＡＭ又は任意の他の適用可能なバッファ並びにＨＭＢ１５０に記憶される。いくつかの例では、バッファはＤＲＡＭであり得る。ＨＭＢ１５０へのアクセスは、一般に、ＮＶＭ４３８へのアクセスよりも高速であり得るので、ＦＴＬ更新は、ＳＲＡＭ及びＨＭＢ１５０の両方に記憶される。したがって、ＨＭＢ１５０は、ＮＶＭ４３８と比較して、ＦＴＬテーブルのより最新のバージョンを有することができる。

【0047】

ブロック６６０において、コントローラ４１４は、ＮＶＭ４３８が、ＮＶＭ４３８に記憶されたＦＴＬテーブルを更新してＨＭＢ１５０に記憶されたＦＴＬテーブルに一致させるための更新を必要とするかどうかを判定する。例えば、コントローラ４１４は、強制ユニットアクセス（ＦＵＡ）コマンド、履歴バッファが一杯になること、トランザクションの数又は経過時間による周期的な更新、実行されるべきコマンドの欠如によって引き起こされ得るＮＶＭ４３８のアイドリング、又は履歴バッファがパージされることに起因して、ＮＶＭ４３８が更新される必要があると判定してもよい。ブロック６６０でＮＶＭ４３８の更新が必要とされない場合、方法６５０はブロック６５６に戻る。しかしながら、ブロック６６０においてＮＶＭ４３８の更新が必要とされる場合、コントローラ４１４は、ブロック６６２において、ＨＭＢ１５０に記憶されたＦＴＬテーブルに一致するようにＮＶＭ４３８内のＦＴＬテーブルを更新する。一例では、更新は、ＨＭＢ１５０又はＳＲＡＭのいずれかに記憶されたＦＴＬテーブルから更新された部分を、ＮＶＭ４３８のＦＴＬテーブルにコピーすることができる。別の例では、ＨＭＢ１５０のＦＴＬテーブルとＮＶＭ４３８のＦＴＬテーブルとの間の差が決定されてもよく、ＮＶＭ４３８のＦＴＬテーブルは、決定された差に基づいて更新されてもよい。

【0048】

ホストデバイスにコマンドを再試行させるために、エラー状態を有するコマンドを完了することによって、ホストデバイスをタイムアウトさせることなく、ＨＭＢ喪失からの回復を実行することができる。

【0049】

一実施形態では、データ記憶デバイスは、メモリデバイスと、メモリデバイスに結合されたコントローラと、を含む。コントローラは、ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、メモリデバイスからフラッシュ変換レイヤ（ＦＴＬ）テーブルの最新のコピーをロードし、ＦＴＬテーブルの最新のコピーに対する１つ以上の更新を生成し、コマンドフェッチを再有効化するように構成される。

【0050】

コントローラは、ホストデバイスのＨＭＢへの接続が失われたと判定すると、コマンドフェッチを無効にするように更に構成されている。フェッチを再有効化することは、ホストデバイスから１つ以上のコマンドをフェッチすることを含む。メモリデバイスは不揮発性メモリデバイスである。コントローラは、ＦＴＬテーブルをＨＭＢ及びメモリデバイスの両方に記憶するように構成されている。生成された１つ以上の更新は、メモリデバイスに記憶される。コントローラは、ＨＭＢへの接続の回復時に、メモリデバイスに記憶された生成された１つ以上の更新を用いて、ＨＭＢに記憶されたＦＴＬテーブルを更新するように構成されている。コントローラは、判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている。エラー状態は、マークされた１つ以上のコマンドを、実行されるコントローラに送信することを再試行することをホストデバイスに提案する。コントローラは、マークされた１つ以上のコマンドを再有効化し、ホストデバイスから受信した後に、マークされた１つ以上のコマンドを実行するように更に構成される。

【0051】

別の実施形態では、データ記憶デバイスは、メモリデバイスと、メモリデバイスに結合されたコントローラと、を含む。コントローラは、コントローラとホストデバイスのホストメモリバッファ（ＨＭＢ）との間の接続が回復されたことを判定し、メモリデバイスからＨＭＢにフラッシュ変換レイヤ（ＦＴＬ）テーブルをコピーし、コピーはコントローラとＨＭＢとの間の接続が回復された後に行われ、コマンドデータベースに記憶された１つ以上のコマンドを実行するように構成される。

【0052】

１つ以上のコマンドは、１つ以上のマークされたコマンドを含む。１つ以上のマークされたコマンドは、ＨＭＢ喪失によるエラー状態でマークされたコマンドを含む。コントローラは、実行された１つ以上のコマンドを用いて、ＨＭＢに記憶されたＦＴＬテーブルを更新するように更に構成されている。コントローラは、メモリデバイスに記憶されたＦＴＬテーブルが、ＨＭＢに記憶されたＦＴＬテーブルと異なると判定するように更に構成されている。コントローラは、メモリデバイスに記憶されたＦＴＬテーブルがＨＭＢに記憶されたＦＴＬテーブルと異なると判定すると、メモリデバイスに記憶されたＦＴＬテーブルを、ＨＭＢに記憶されたＦＴＬテーブルで更新するように更に構成されている。コントローラは、ＨＭＢに記憶されたＦＴＬテーブルが、メモリデバイスに記憶されたＦＴＬテーブルと異なると判定するように更に構成されている。コピーすることは、ＨＭＢに記憶されたＦＴＬテーブルが、メモリデバイスに記憶されたＦＴＬテーブルと異なると決定すると、メモリデバイスに記憶されたＦＴＬテーブルからの変更を用いて、ＨＭＢに記憶されたＦＴＬテーブルを更新することを含む。

【0053】

別の実施形態では、データ記憶デバイスは、メモリ手段と、メモリ手段に結合されたコントローラと、を含む。コントローラは、第１の時間にホストデバイスからコマンドを受信し、コマンドに対する再試行提案を有するエラー指示をホストデバイスに送信し、第２の時間にホストデバイスからコマンドを受信し、コマンドを実行するように構成される。コントローラは、エラー指示を送ることとコマンドを実行することとの間に、メモリ手段からフラッシュ変換レイヤ（ＦＴＬ）テーブルをロードするように更に構成される。

【0054】

コントローラは、ホストメモリバッファ（ＨＭＢ）への接続が失われたと判定するように更に構成されている。コントローラは、再試行制限に達したことに起因して、ホストデバイスからリブート動作の指示を受信するように更に構成されている。コントローラは、リブート動作のための指示に起因して、ホストデバイスからリブートコマンドを受信するように更に構成されている。

【0055】

上記は本開示の実施形態を目的とするが、本開示の他の及び更なる実施形態が、その基本的範囲から逸脱することなく考案され得、その範囲は、以下の特許請求の範囲によって決定される。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【手続補正書】

【提出日】2024-06-03

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

データ記憶デバイスであって、
メモリデバイスと、
前記メモリデバイスに結合されたコントローラであって、前記コントローラは、
ホストデバイスのホストメモリバッファ（ＨＭＢ）への接続が失われたと判定し、前記ホストデバイスと前記データ記憶デバイスとの間の接続はリブートされ、前記リブートは、コマンドの再試行限界に達したことに応答して行われ、前記コマンドの再試行は、前記コントローラによって前記ホストデバイスに送られる再試行提案に応答して前記ホストデバイスから前記データ記憶デバイスに前記コマンドを再送信することを含み、前記ＨＭＢは、フラッシュ変換レイヤ（ＦＴＬ）テーブルの更新されたコピーを記憶しており、
前記メモリデバイスから前記コントローラへ前記ＦＴＬテーブルの最新のコピーをロードし、前記ＦＴＬテーブルの前記最新のコピーは、前記ＦＴＬテーブルの前記更新されたコピーの前のバージョンであり、
前記ＦＴＬテーブルの前記最新のコピーに対する１つ以上の更新を生成し、
コマンドフェッチを再有効化する、ように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項2】

前記コントローラは、前記ホストデバイスの前記ＨＭＢへの前記接続が失われたと判定すると、前記コマンドフェッチを無効にするように更に構成されている、請求項１に記載のデータ記憶デバイス。

【請求項3】

前記フェッチを再有効化することは、前記ホストデバイスから１つ以上のコマンドをフェッチすることを含む、請求項１に記載のデータ記憶デバイス。

【請求項4】

前記メモリデバイスは、不揮発性メモリデバイスである、請求項１に記載のデータ記憶デバイス。

【請求項5】

前記コントローラは、前記ＦＴＬテーブルをＨＭＢ及び前記メモリデバイスの両方に記憶するように構成されている、請求項１に記載のデータ記憶デバイス。

【請求項6】

前記生成された１つ以上の更新は、前記メモリデバイスに記憶される、請求項１に記載のデータ記憶デバイス。

【請求項7】

前記コントローラは、前記ＨＭＢへの前記接続の回復時に、前記メモリデバイスに記憶された前記生成された１つ以上の更新を用いて、前記ＨＭＢに記憶されたＦＴＬテーブルを更新するように構成されている、請求項６に記載のデータ記憶デバイス。

【請求項8】

前記コントローラは、前記判定の際に、コマンドデータベース内の１つ以上のコマンドにエラー状態をマークするように更に構成されている、請求項１に記載のデータ記憶デバイス。

【請求項9】

前記エラー状態は、前記マークされた１つ以上のコマンドを前記コントローラに送信して実行することを再試行することを前記ホストデバイスに提案し、前記コントローラは、前記マークされた１つ以上のコマンドを前記ホストデバイスから前記再有効化及び受信した後に、前記マークされた１つ以上のコマンドを実行するように更に構成されている、請求項８に記載のデータ記憶デバイス。

【請求項10】

データ記憶デバイスであって、
メモリデバイスと、
前記メモリデバイスに結合されたコントローラであって、前記コントローラは、
前記コントローラとホストデバイスのホストメモリバッファ（ＨＭＢ）との間の接続が回復されたと判定し、前記ホストデバイスと前記データ記憶デバイスとの間の接続はリブートされ、前記リブートは、コマンドの再試行限界に達したことに応答して行われ、前記コマンドの再試行は、前記コントローラによって前記ホストデバイスに送られる再試行提案に応答して前記ホストデバイスから前記データ記憶デバイスに前記コマンドを再送信することを含み、
前記メモリデバイスから前記ＨＭＢに第１のフラッシュ変換レイヤ（ＦＴＬ）テーブルをコピーし、前記コピーすることは、前記コントローラと前記ＨＭＢとの間の前記接続が回復されたとの判定に応答して行われ、前記ＨＭＢは第２のＦＴＬテーブルを記憶し、前記第１のＦＴＬテーブルと前記第２のＦＴＬテーブルとは異なるバージョンであり、
コマンドデータベースに記憶された１つ以上のコマンドを実行する、ように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項11】

前記１つ以上のコマンドは、１つ以上のマークされたコマンドを含み、前記１つ以上のマークされたコマンドは、前記ＨＭＢ喪失によるエラー状態でマークされたコマンドを含む、請求項１０に記載のデータ記憶デバイス。

【請求項12】

前記コントローラは、前記実行された１つ以上のコマンドを用いて、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルを更新するように更に構成されている、請求項１１に記載のデータ記憶デバイス。

【請求項13】

前記コントローラは、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルが、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルと異なると判定するように更に構成されている、請求項１２に記載のデータ記憶デバイス。

【請求項14】

前記コントローラは、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルが前記ＨＭＢに記憶された前記第２のＦＴＬテーブルと異なると前記判定すると、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルを、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルで更新するように更に構成されている、請求項１３に記載のデータ記憶デバイス。

【請求項15】

前記コントローラは、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルが、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルと異なると判定するように更に構成されている、請求項１０に記載のデータ記憶デバイス。

【請求項16】

前記コピーすることは、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルが、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルと異なると決定すると、前記メモリデバイスに記憶された前記第１のＦＴＬテーブルからの変更を用いて、前記ＨＭＢに記憶された前記第２のＦＴＬテーブルを更新することを含む、請求項１５に記載のデータ記憶デバイス。

【請求項17】

データ記憶デバイスであって、
メモリ手段と、
前記メモリ手段に結合されたコントローラであって、前記コントローラは、
第１の時間にホストデバイスからコマンドを受信し、
前記コマンドに対する再試行提案を有するエラー指示を前記ホストデバイスに送信し、前記ホストデバイスと前記データ記憶デバイスとの間の接続は、コマンドの再試行限界に達したことに応答してリブートされ、
前記接続がリブートされた後、前記再試行提案を送信することに応答して第２の時間に前記ホストデバイスから前記コマンドを受信し、
前記第２の時間に前記ホストデバイスから前記コマンドを受信することに応答して前記コマンドを実行し、前記エラー指示を送ることと前記コマンドを実行することとの間に、前記コントローラは、前記メモリ手段からフラッシュ変換レイヤ（ＦＴＬ）テーブルをロードするように構成されている、コントローラと、
を備える、データ記憶デバイス。

【請求項18】

前記コントローラは、ホストメモリバッファ（ＨＭＢ）への接続が失われたと判定するように更に構成されている、請求項１７に記載のデータ記憶デバイス。

【請求項19】

前記コントローラは、前記再試行制限に達したことに起因して、前記ホストデバイスからリブート動作の指示を受信するように更に構成されている、請求項１７に記載のデータ記憶デバイス。

【請求項20】

前記コントローラは、前記リブート動作のための前記指示に起因して、前記ホストデバイスからリブートコマンドを受信するように更に構成されている、請求項１９に記載のデータ記憶デバイス。

【国際調査報告】