特表 2024-525823 同軸テストソケット及びプリント回路基板のインタフェースのためのシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-12

(54)【発明の名称】同軸テストソケット及びプリント回路基板のインタフェースのためのシステム及び方法

(51)【国際特許分類】

   H01R 33/76 20060101AFI20240705BHJP

   H01R 13/24 20060101ALI20240705BHJP

【ＦＩ】

H01R33/76 505Z

H01R13/24

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024502133

(86)(22)【出願日】2022-07-12

(85)【翻訳文提出日】2024-03-07

(86)【国際出願番号】 US2022036835

(87)【国際公開番号】W WO2023287798

(87)【国際公開日】2023-01-19

(31)【優先権主張番号】63/222,118

(32)【優先日】2021-07-15

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】519417551

【氏名又は名称】スミスズ インターコネクト アメリカズ インコーポレイテッド

【氏名又は名称原語表記】ＳＭＩＴＨＳ ＩＮＴＥＲＣＯＮＮＥＣＴ ＡＭＥＲＩＣＡＳ， ＩＮＣ．

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100225543

【弁理士】

【氏名又は名称】上原 真

(72)【発明者】

【氏名】ハリド エルマドブリー

(72)【発明者】

【氏名】ジアチュン ジョウ

【テーマコード（参考）】

5E024

【Ｆターム（参考）】

5E024CA18

5E024CB06

(57)【要約】

テストソケットが提供される。テストソケットは、プリント回路基板（ＰＣＢ）に対面するように構成された第１表面、及び集積回路（ＩＣ）チップに対面するように構成される第２表面を有する導電体を含む。導電体は、第１表面から第２表面まで延在する信号キャビティ及びグラウンドキャビティを画定する。テストソケットは、さらに、信号キャビティの中に配置される信号プローブを含む。信号プローブは、ＰＣＢの信号導体及びＩＣチップの信号パッドに電気的に接続するように構成される。テストソケットは、さらに、グラウンドキャビティの中に配置されるグラウンドプローブを含む。グラウンドプローブは、ＰＣＢのグラウンド導体及びＩＣチップのグラウンドパッドに電気的に接続するように構成される。導電体は、ＰＣＢのグラウンド導体に電気的に接続されるように構成される。
【選択図】図１

【特許請求の範囲】

【請求項1】

集積回路（ＩＣ）チップをプリント回路基板（ＰＣＢ）に結合するためのテストソケットであって、前記テストソケットは、
前記ＰＣＢに対面するように構成される第１表面、及び前記ＩＣチップに対面するように構成される第２表面を有する導電体であり、前記導電体は、信号キャビティ及びグラウンドキャビティを画定し、前記信号キャビティ及び前記グラウンドキャビティは、前記第１表面から前記第２表面まで延在するものである、該導電体と、
前記信号キャビティ内に配置される信号プローブであり、前記信号プローブは、前記ＰＣＢの信号導体及び前記ＩＣチップの信号パッドに電気的に接続するように構成される、該信号プローブと、並びに、
グラウンドキャビティ内に配置されるグラウンドプローブであり、前記グラウンドプローブは、前記ＰＣＢのグラウンド導体及び前記ＩＣチップのグラウンドパッドに電気的に接続するように構成され、前記導電体は、前記ＰＣＢのグラウンド導体に電気的に接続されるように構成される、該グラウンドプローブと、
を備える、テストソケット。

【請求項2】

請求項１に記載のテストソケットにおいて、前記導電体は、さらに、前記第１表面から前記第２表面まで延在する電力キャビティを画定し、前記テストソケットは、さらに、前記電力キャビティ内に配置された電力プローブを備え、前記電力プローブは、前記ＰＣＢの電力導体及び前記ＩＣチップの電力パッドに電気的に接続するように構成される、テストソケット。

【請求項3】

請求項２に記載のテストソケットにおいて、前記信号プローブ、前記グラウンドプローブ、又は前記電力プローブのうちの少なくとも１つはスプリングプローブを含む、テストソケット。

【請求項4】

請求項２に記載のテストソケットにおいて、前記導電体は、さらに、前記第１表面から内方に延在する凹部を画定し、前記信号キャビティ又は前記電力キャビティのうちの少なくとも一方は、前記凹部に開口する、テストソケット。

【請求項5】

請求項４に記載のテストソケットにおいて、前記凹部が、０．０２ミリメートル～０．１ミリメートルの深さを有する、テストソケット。

【請求項6】

請求項２に記載のテストソケットにおいて、前記信号プローブ又は前記電力プローブのうちの少なくとも一方は、絶縁コーティングを含む、テストソケット。

【請求項7】

請求項１に記載のテストソケットであって、さらに、前記第１表面に隣接して配置され、前記導電体を前記ＰＣＢのグラウンド導体に電気的に接続するように構成される導電性エラストマーを備える、テストソケット。

【請求項8】

請求項１に記載のテストソケットであって、さらに、前記第１表面上に配置され、前記導電体を前記ＰＣＢのグラウンド導体に電気的に接続するように構成される金箔を備える、テストソケット。

【請求項9】

請求項１に記載のテストソケットであって、さらに、前記第１表面から延在し、前記導電体を前記ＰＣＢのグラウンド導体に電気的に接続するように構成されるシールドプローブを備える、テストソケット。

【請求項10】

請求項９に記載のテストソケットにおいて、前記シールドプローブはスプリングプローブを含む、テストソケット。

【請求項11】

請求項１に記載のテストソケットであって、さらに、前記信号プローブ上に配置される絶縁部材を備え、前記絶縁部材は、前記信号プローブを前記導電体から電気的に絶縁するように構成される、テストソケット。

【請求項12】

請求項１１に記載のテストソケットにおいて、前記絶縁部材はポリテトラフルオロエチレン（ＰＴＦＥ）を含む、テストソケット。

【請求項13】

請求項１１に記載のテストソケットにおいて、前記絶縁部材の形状は環状である、テストソケット。

【請求項14】

集積回路（ＩＣ）チップをプリント回路基板（ＰＣＢ）に結合するように構成されるテストソケットを製造するための方法であって、前記方法は、
前記ＰＣＢに対面するように構成される第１表面、及び前記ＩＣチップに対面するように構成される第２表面を有する導電体に、前記第１表面から前記第２表面まで延在する信号キャビティ及びグラウンドキャビティを形成するステップと、
前記信号キャビティ内に信号プローブを位置決めするステップであり、前記信号プローブは、前記ＰＣＢの信号導体及び前記ＩＣチップの信号パッドに電気的に接続するように構成される、該信号プローブを位置決めするステップと、並びに、
前記グラウンドキャビティ内にグラウンドプローブを位置決めするステップであり、前記グラウンドプローブは、前記ＰＣＢのグラウンド導体及び前記ＩＣチップのグラウンドパッドに電気的に接続するように構成され、前記導電体は、前記ＰＣＢのグラウンド導体に電気的に接続されるように構成される、該グラウンドプローブを位置決めするステップと、
を備える、方法。

【請求項15】

請求項１４に記載の方法であって、さらに、
前記導電体に、前記第１表面から前記第２表面まで延在する電力キャビティを形成するステップと、並びに、
前記電力キャビティ内に電力プローブを位置決めするステップであり、前記電力プローブは、前記ＰＣＢの電力導体及び前記ＩＣチップの電力パッドに電気的に接続するように構成される、該電力プローブを位置決めするステップと、
を備える、方法。

【請求項16】

請求項１５に記載の方法であって、さらに、前記導電体に、前記第１表面から内方に延在する凹部を形成するステップを備え、前記信号キャビティ又は前記電力キャビティのうちの少なくとも一方は前記凹部に開口する、方法。

【請求項17】

請求項１４に記載の方法であって、さらに、前記第１表面に隣接するように導電性エラストマーを位置決めするステップを備え、前記導電性エラストマーは、前記導電体を前記ＰＣＢのグラウンド導体に電気的に接続するように構成される、方法。

【請求項18】

請求項１４に記載の方法であって、さらに、前記第１表面から延在するようにシールドプローブを位置決めするステップを備え、前記シールドプローブは、前記導電体を前記ＰＣＢの前記グラウンド導体に電気的に接続するように構成される、方法。

【請求項19】

請求項１４に記載の方法であって、さらに、前記信号プローブ上に絶縁部材を位置決めするステップを備え、前記絶縁部材は、前記信号プローブを前記導電体から電気的に絶縁するように構成される、方法。

【請求項20】

集積回路（ＩＣ）テストアセンブリであって、
信号パッド及びグラウンドパッドを含む集積回路（ＩＣ）チップと、
信号導体及びグラウンド導体を含むプリント回路基板（ＰＣＢ）と、並びに、
テストソケットと、
を備え、
前記テストソケットは、
前記ＰＣＢに対面するように構成される第１表面、及び前記ＩＣチップに対面するように構成される第２表面を有する導電体であり、前記導電体は、信号キャビティ及びグラウンドキャビティを画定し、前記信号キャビティ及び前記グラウンドキャビティは、前記第１表面から前記第２表面まで延在し、前記導電体は、前記グラウンド導体に電気的に接続されるように構成される、該導電体、
前記信号キャビティ内に配置される信号プローブであり、前記信号プローブは、前記信号導体及び前記信号パッドに電気的に接続するように構成される、該信号プローブ、並びに、
前記グラウンドキャビティ内に配置されるグラウンドプローブであり、前記グラウンドプローブは、前記グラウンド導体及び前記グラウンドパッドに電気的に接続するように構成される、該グラウンドプローブ、
を含む、集積回路（ＩＣ）テストアセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２１年７月１５日に出願された「SYSTEMS AND METHODS FOR COAXIAL TEST SOCKET AND PRINTED CIRCUIT BOARD INTERFACES」という名称の米国仮出願第６３／２２２，１１８号に対する優先権の利益を主張し、その内容及び開示は、その全体が参照により本明細書に組み込まれる。

【0002】

本明細書に記載されている実施形態は、一般的に電磁相互接続に関し、より詳細には、同軸テストソケット及びプリント回路基板（ＰＣＢ）のためのインタフェースに関する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

電子工学及び半導体産業では、集積回路（ＩＣ）半導体チップをテストするために使用されるシステムが、しばしばテストソケットを含む。テストソケットは、ＰＣＢ又は「ロードボード（load board）」上に配置され、ソケット本体と、ＩＣチップをＰＣＢに電気的に接続する１つ以上のプローブ（すなわち、電気接点又はピン）とを含む場合がある。テストソケットは、一般的に、所与のＩＣチップを十分にテストするための種々の電気的及び機械的性能閾値を満たさなければならない。例えば、テストソケットは、テスト中のＩＣに対して所望のデータ転送率で、所望のエラー率又は信号対雑音比等のシグナルインテグリティ（信号整合性）を維持する必要がある。現在のテストソケットは、一般的に、毎秒約３０ギガビットのデータ転送率までは、シグナルインテグリティを維持する。５Ｇの電気通信又は人工知能などのいくつかの用途は、より高いデータ転送率を必要とする場合がある。したがって、より高いデータ転送率でシグナルインテグリティを維持することが可能なテストソケットが望まれている。

【課題を解決するための手段】

【0004】

一態様では、集積回路（ＩＣ）チップをプリント回路基板（ＰＣＢ）に結合するためのテストソケットが提供される。テストソケットは、ＰＣＢに対面するように構成される第１表面、及びＩＣチップに対面するように構成される第２表面を有する導電体を含む。導電体は、信号キャビティ及びグラウンドキャビティを画定する。信号キャビティ及びグラウンドキャビティは、第１表面から第２表面まで延在する。テストソケットは、さらに、信号キャビティ内に配置される信号プローブを含む。信号プローブは、ＰＣＢの信号導体及びＩＣチップの信号パッドに電気的に接続するように構成される。テストソケットは、さらに、グラウンドキャビティ内に配置されるグラウンドプローブを含む。グラウンドプローブは、ＰＣＢのグラウンド導体及びＩＣチップのグラウンドパッドに電気的に接続するように構成される。導電体は、ＰＣＢのグラウンド導体に電気的に接続されるように構成される。

【0005】

別の態様では、テストソケットを製造するための方法が提供される。テストソケットは、集積回路（ＩＣ）チップをプリント回路基板（ＰＣＢ）に結合するように構成される。本方法は、ＰＣＢに対面するように構成される第１表面、及びＩＣチップに対面するように構成される第２表面を有する導電体に、信号キャビティ及びグラウンドキャビティを形成するステップを含む。信号キャビティ及びグラウンドキャビティは、第１表面から第２表面まで延在する。本方法は、さらに、信号キャビティ内に信号プローブを位置決めするステップを含む。信号プローブは、ＰＣＢの信号導体及びＩＣチップの信号パッドに電気的に接続するように構成される。本方法は、さらに、グラウンドキャビティ内にグラウンドプローブを位置決めするステップを含む。グラウンドプローブは、ＰＣＢのグラウンド導体及びＩＣチップのグラウンドパッドに電気的に接続するように構成される。導電体は、ＰＣＢのグラウンド導体に電気的に接続されるように構成される。

【0006】

別の態様では、テストアセンブリが提供される。テストアセンブリは、信号パッド及びグラウンドパッドを含む集積回路（ＩＣ）チップを備える。テストアセンブリは、さらに、信号導体及びグラウンド導体を含むプリント回路基板（ＰＣＢ）を備える。テストアセンブリは、さらに、導電体を含むテストソケットを備え、導電体は、ＰＣＢに対面するように構成される第１表面、及びＩＣチップに対面するように構成される第２表面を有する。導電体は、信号キャビティ及びグラウンドキャビティを画定する。信号キャビティ及びグラウンドキャビティは、第１表面から第２表面まで延在する。導電体は、グラウンド導体に電気的に接続されるように構成される。テストソケットは、さらに、信号キャビティ内に配置される信号プローブを含む。信号プローブは、信号導体及び信号パッドに電気的に接続するように構成される。テストソケットは、さらに、グラウンドキャビティ内に配置されるグラウンドプローブを含む。グラウンドプローブは、グラウンド導体及びグラウンドパッドに電気的に接続するように構成される。

【図面の簡単な説明】

【0007】

図１～図７は、本明細書に記載されているシステム及び方法の例示的な実施形態を示す。

【図1】例示的なテストソケットを含む例示的なテストアセンブリの断面図である。

【図2】図１に示すテストアセンブリで使用するための例示的なＰＣＢの平面図である。

【図3】別の例示的なテストソケットを含む別の例示的なテストアセンブリの断面図である。

【図4】図３に示す例示的なテストアセンブリにおいて使用するための例示的なＰＣＢの平面図である。

【図5】別の例示的なＰＣＢの平面図である。

【図6】図５に示す例示的なＰＣＢの部分的に透明な平面図である。

【図7】図１に示すテストソケットを製造するための例示的な方法のフローチャートである。

【発明を実施するための形態】

【0008】

以下の明細書及び特許請求の範囲ではいくつかの用語が参照されており、それらは以下の意味を有するように定義される。

【0009】

単数「a」、「an」、及び「the」は、文脈から明らかでない限り、複数の場合も含む。

【0010】

本明細書及び特許請求の範囲の全体にわたって本明細書で使用される近似を表す文言は、その文言が関連する基本的な機能の変化をもたらすことなく許容可能に変化可能な任意の定量的表現を修飾するために適用される。したがって、「約（about）」、「ほぼ（approximately）」、及び「実質的に（substantially）」等の用語によって修飾される値は、指定されている正確な値に限定されるべきではない。少なくともいくつかの事例では、近似を表す文言は、値を測定するための機器の精度に対応する場合がある。ここで、並びに本明細書及び特許請求の範囲の全体にわたって、範囲の限定は、組み合わされ且つ交換され、そのような範囲は、文脈又は文言がそうでないことを示さない限り、その範囲の中に含まれるすべての部分範囲によって特定され、且つそれらのすべての部分範囲を含む。

【0011】

開示されるシステム及び方法は、集積回路（ＩＣ）チップ及びプリント回路基板（ＰＣＢ）を結合して、例えば、ＰＣＢを使用してＩＣチップをテストすることを容易にする、テストソケットを開示する。テストソケットは、ＰＣＢに面する第１表面、及びＩＣチップに面する第２表面を有する導電体を含む。導電体は、１つ以上の信号キャビティ及び１つ以上のグラウンドキャビティを画定し、各キャビティは第１表面から第２表面まで延在する。テストソケットは、さらに１つ以上の信号プローブを含み、各信号プローブは、信号キャビティのうちの１つの中に配置される。信号プローブは、ＰＣＢの信号導体及びＩＣチップの信号パッドに電気的に接続して、例えば、ＰＣＢとＩＣチップの間で電気信号を伝送可能にするように構成される。テストソケットは、さらに１つ以上のグラウンドプローブを含み、各グラウンドプローブは、グラウンドキャビティのうちの１つの中に配置される。グラウンドプローブは、ＰＣＢのグラウンド導体及びＩＣチップのグラウンドパッドに電気的に接続して、ＰＣＢ及びＩＣチップの各グラウンドの電気的接続を可能にするように構成される。また、導電体は、第１表面から第２表面まで延在する１つ以上の電力キャビティも画定してもよく、電力キャビティの中に電力プローブが配置されてもよい。同様に、電力プローブは、ＰＣＢの電力導体及びＩＣチップの電力パッドに電気的に接続するように構成される。導電体は、ＰＣＢのグラウンド導体に電気的に接続されるように構成され、それにより、導電体が信号プローブ用の同軸シールド（遮蔽）体として機能することが可能になり、またテストソケットがパラメータの向上した電気性能、例えばより高いデータ転送率などを達成することが可能になる。

【0012】

図１は、テストソケット１０２、プリント回路基板（ＰＣＢ）１０４、及び集積回路（ＩＣ）チップ１０６を含む例示的なテストアセンブリ１００の一部分の断面図である。いくつかの実施形態において、テストソケット１０２は、ＩＣチップ１０６をテストするために、ＩＣチップ１０６をＰＣＢ１０４に通信可能に結合できるように構成される。以下でさらに詳細に説明するように、テストソケット１０２は、ＰＣＢ１０４とＩＣチップ１０６と、ＰＣＢ１０４及びＩＣチップ１０６のそれぞれに対応する電気グラウンドの接続部との間で電気信号及び電力を伝送する。

【0013】

テストソケット１０２は、導電体１０８と、信号プローブ１１０と、グラウンドプローブ１１２と、電力プローブ１１４とを含む。導電体１０８は、ＰＣＢ１０４に隣接して配置される第１表面１１６、及びＩＣチップ１０６に隣接して配置される第２表面１１８を有する。導電体１０８は導電性であり、例えば、アルミニウム、マグネシウム、チタン、ジルコニウム、銅、鉄、又はそれらのうちの１つ以上を含む合金などの導電材料を含む。導電体１０８は複数のキャビティを備え、キャビティは、第１表面１１６における第１信号開口部１２２から第２表面１１８における第２信号開口部１２４まで延在する信号キャビティ１２０と、第１表面１１６における第１グラウンド開口部１２８から第２表面１１８における第２グラウンド開口部１３０まで延在するグラウンドキャビティ１２６と、第１表面面１１６における第１電力開口部１３４から第２表面１１８における第２電力開口部１３６まで延在する電力キャビティ１３２とを含む。いくつかの実施形態において、導電体１０８は、複数の信号キャビティ１２０、グラウンドキャビティ１２６、及び／又は電力キャビティ１３２を含む。特定の実施形態では、信号プローブ１１０、グラウンドプローブ１１２、及び電力プローブ１１４のうち任意の２つの間における距離が、中心から中心まで約５０ミリメートルを超える。

【0014】

信号プローブ１１０は、信号キャビティ１２０内に配置され、また、ＰＣＢ１０４の基板１４０上に配置された信号導体１３８と、ＩＣチップ１０６の信号パッド１４２とに接触し且つ電気的に接続して、ＰＣＢ１０４とＩＣチップ１０６の間で電気信号を伝送できるように構成される。信号プローブ１１０は、単一の導電性部片（ピース）を含んでもよく、又は多数の構成要素（コンポーネント）を含んでもよい。例えば、いくつかの実施形態において、信号プローブ１１０はスプリングプローブである。信号プローブ１１０は、導電体１０８から電気的に絶縁される。例えば、特定の実施形態において、信号プローブ１１０又は信号キャビティ１２０は、電気絶縁コーティング（図示せず）を含んでもよい。そのような実施形態において、絶縁コーティングは、例えば、金属の上に生成される陽極皮膜、ポリテトラフルオロエチレン（ＰＴＦＥ）コーティング、それらの組み合わせ、又は別のコーティング若しくはシール材であってもよい。例えば、いくつかのそのような実施形態において、コーティングとして、約０．０２ミリメートルを超える厚さを有する陽極酸化アルミニウム層、及び約０．００１ミリメートルを超える厚さを有するＰＴＦＥシール層が挙げられる。いくつかの実施形態において、信号プローブ１１０は、信号プローブ１１０上に配置される１つ以上の絶縁部材１４４を含む。２つの絶縁部材１４４が図示されているが、信号プローブ１１０上には２つより多い又は少ない絶縁部材１４４が存在してもよい。絶縁部材１４４は、信号プローブ１１０の外面の周囲の一部に巻き付くリングでもよいし、信号プローブ１１０の外面の周囲の全体に巻き付いてもよい。したがって、絶縁部材１４４の形状は環状であり得る。いくつかの実施形態において、絶縁部材１４４は、例えばＰＴＦＥ等の絶縁材料を含む。特定の実施形態において、導電体１０８は、信号プローブ１１０と電気グラウンドの間で追加的に電気絶縁するために、第１の信号開口部１２２の周りに画定された凹部１４６を含む。以下でさらに詳細に説明されるように、凹部１４６の深さは、特定の電気的特性を達成するように選択されてもよい。いくつかのそのような実施形態において、凹部１４６の深さは約０．０２ミリメートル～約０．１ミリメートルである。

【0015】

信号プローブ１１０及び信号キャビティ１２０は、共に同軸伝送ラインを形成する。したがって、信号プローブ１１０、信号キャビティ１２０、絶縁部材１４４、及び凹部１４６は、例えば、定インピーダンスを達成すること、電気信号の反射若しくは歪みを低減すること、挿入損失及び反射損失を低減すること、所望の特性インピーダンスを達成すること、並びに／又はクロストークを低減すること等の所望の電気的特性を達成するような形状及びサイズにされてもよい。

【0016】

グラウンドプローブ１１２は、グラウンドキャビティ１２６内に配置されており、また、ＰＣＢ１０４のグラウンド導体１４８及びＩＣチップ１０６のグラウンドパッド１５０に接触し且つ電気的に接続して、ＰＣＢ１０４及びＩＣチップ１０６の各グラウンドを電気的に接続するように構成される。信号プローブ１１０と同様に、グラウンドプローブ１１２は、単一の導電性部片を含んでもよく、又は多数の構成要素を含んでもよい。例えば、いくつかの実施形態において、グラウンドプローブ１１２はスプリングプローブである。以下でさらに詳細に説明されるように、導電体１０８は、ＰＣＢ１０４のグラウンド導体１４８に電気的に接続されてもよい。したがって、信号プローブ１１０とは異なり、グラウンドプローブ１１２は、導電体１０８から電気的に絶縁されなくてもよい。

【0017】

電力プローブ１１４は、電力キャビティ１３２内に配置され、ＰＣＢ１０４の電力導体１５２及びＩＣチップ１０６の電力パッド１５４に接触し且つ電気的に接続して、ＰＣＢ１０４からＩＣチップ１０６に電力を供給するように構成される。信号プローブ１１０及びグラウンドプローブ１１２と同様に、電力プローブ１１４は、単一の導電性部片を含んでもよく、又は多数のコンポーネントを含んでもよい。例えば、いくつかの実施形態において、電力プローブ１１４はスプリングプローブである。信号プローブ１１０と同様に、電力プローブ１１４は、導電体１０８から電気的に絶縁される。例えば、特定の実施形態において、電力プローブ１１４は、絶縁部材１４４と同様の電気絶縁コーティング（図示せず）及び／又は絶縁部材を含んでもよい。特定の実施形態において、導電体１０８は、電力プローブ１１４と電気グラウンドの間で追加的に電気絶縁するために、第１電力開口部１３４の周りに画定された凹部１４６を含む。

【0018】

導電体１０８は、ＰＣＢ１０４のグラウンド導体１４８に電気的に接続される。いくつかの実施形態では、図１に示すように、導電性エラストマー１５６が、導電体１０８とＰＣＢ１０４のグラウンド導体１４８との間に配置されて、導電体１０８とグラウンド導体１４８との間に電気接続を形成する。付加的に又は代替的に、導電体１０８とグラウンド導体１４８の間に金箔などの導電箔を配置して、電気接続をさらに改善することができる。特定の実施形態では、導電体１０８とグラウンド導体１４８の間の接触を改善するために、第１表面１１６が粗くなっている。

【0019】

図２は、テストアセンブリ１００で使用される例示的なＰＣＢ１０４の平面図である。ＰＣＢ１０４は、信号導体１３８、基板１４０、グラウンド導体１４８、及び電力導体１５２を含む。基板１４０は、例えば、ＦＲ－４材料又ソルダーマスク材料などの１つ以上の絶縁材を含む。信号導体１３８、グラウンド導体１４８、及び電力導体１５２は、基板１４０上に配置された導電層、基板１４０を貫通して延在するビア、又はそれらの組み合わせを含む。図２に示すように、いくつかの実施形態において、グラウンド導体１４８はグラウンド面を含み、グラウンド面は、上述のように、テストソケット１０２の導電体１０８に電気的に接続可能である。信号導体１３８及び電力導体１５２は、それぞれ信号プローブ１１０及び電力プローブ１１４に接触するように位置決めされたパッドを含む。信号導体１３８及び電力導体１５２の配置は、テストソケット１０２を使用してテストされる特定のＩＣチップ１０６の設計に基づいて選択されてもよい。例えば、信号導体１３８及び電力導体１５２は、ＩＣチップ１０６における各信号パッド１４２又は各電力パッド１５４と整列するように位置決めされてもよい。図２に示すように、特定の実施形態において、信号導体１３８及び電力導体１５２は、円形の導電層を含む。代替的に、いくつかの実施形態において、信号導体１３８及び電力導体１５２は、別の形状を有してもよい。特定の実施形態において、信号導体１３８は、テストソケット１０２を介してＩＣチップ１０６に信号を伝送するために、マイクロストリップ若しくは同軸伝送ライン等の伝送ラインを含む又は伝送ラインに結合される。

【0020】

図３は、例示的なテストアセンブリ３００の断面図である。テストアセンブリ３００は、テストソケット１０２、ＰＣＢ１０４、及びＩＣチップ１０６を含み、これらは一般的に、図１に関して説明したように機能する。図４は、テストアセンブリ３００で使用されるＰＣＢ１０４の平面図である。図３に示すように、いくつかの実施形態において、テストソケット１０２は、１つ以上のシールドプローブ３０２を含む。シールドプローブ３０２は、導電体１０８内に部分的に配置され、導電体１０８に電気的に接続され、第１表面１１６から延在する。シールドプローブ３０２は、グラウンド導体１４８に接触して導電体１０８をグラウンド導体１４８に電気的に接続するように構成される。いくつかの実施形態において、シールドプローブ３０２はスプリングプローブである。図３及び４に示すように、特定の実施形態において、シールドプローブ３０２は、信号プローブ１１０及び信号キャビティ１２０の周囲に、並びに／又はグラウンドプローブ１１２及びグラウンドキャビティ１２６の周囲に配置される。シールドプローブ３０２は、導電体１０８及びグラウンド導体を結合する、例えば、導電体１０８及びグラウンド導体を接触するよう位置決めする、又は図１に示すように導電性エラストマー１５６を利用する等の、他のタイプに付加して又はその代替として使用されてもよい。

【0021】

図５は例示的なＰＣＢ５００の平面図であり、ＰＣＢ５００は、テストアセンブリ１００又はテストアセンブリ３００等のテストアセンブリにおいて使用可能である。図６は、ＰＣＢ５００の部分透視図である。ＰＣＢ５００は、基板５０２と、グラウンド面５０４、複数の信号パッド５０６、及びグラウンドパッド５０８を含む。いくつかの実施形態において、基板５０２は一般的に、基板１４０（図１に示す）に関して説明したように機能する。グラウンド面５０４は、例えば銅などの導電材料の層であり、基板５０２の表面上に配置されており、グラウンド導体１４８の少なくとも一部を形成してもよい。いくつかの実施形態において、グラウンド面５０４は、約０．０５ミリメートルの厚さである。グラウンド面５０４は、信号パッド５０６及びグラウンドパッド５０８を露出させるように位置決めされた信号ホール５１０及びグラウンドホール５１２を含む。信号パッド５０６及びグラウンドパッド５０８は、それぞれ信号プローブ１１０及びグラウンドプローブ１１２と整列するように位置決めされる。特定の実施形態において、信号ホール５１０は、直径が約０．３８ミリメートルであり、グラウンド穴５１２は、直径が約０．２ミリメートルを超える。図６に示すように、各信号パッド５０６は、ソルダーマスクを含まない非信号パッド領域６０２によって囲まれている。

【0022】

図７は、テストソケット１０２を製造するための例示的な方法７００のフローチャートである。方法７００は、第１表面１１６及び第２表面１１８を有する導電体１０８に、信号キャビティ１２０及びグラウンドキャビティ１２６を形成するステップ７０２を含む。信号キャビティ１２０及びグラウンドキャビティ１２６は、第１表面１１６から第２表面１１８まで延在する。

【0023】

方法７００は、さらに、信号キャビティ１２０内に信号プローブ１１０を位置決めするステップ７０４を含む。信号プローブ１１０は、ＰＣＢ１０４の信号導体１３８及びＩＣチップ１０６の信号パッド１４２に電気的に接続するように構成される。いくつかの実施形態において、信号プローブ１１０、又は信号キャビティ１２０の周囲の導電体１０８のうちの少なくとも一方は、絶縁コーティングを含む。いくつかのそのような実施形態において、絶縁コーティングは、陽極皮膜を含む。特定の実施形態において、方法７００は、さらに、信号プローブ１１０上に絶縁部材１４４を位置決めするステップを含み、絶縁部材１４４は、信号プローブ１１０を導電体１０８から電気的に絶縁するように構成される。いくつかのそのような実施形態において、絶縁部材１４４はリング状の形状である。特定のそのような実施形態において、絶縁部材は、ＰＴＦＥ又は別の絶縁材料を含む。

【0024】

方法７００は、さらに、グラウンドキャビティ１２６内にグラウンドプローブ１１２を位置決めするステップ７０６を含む。グラウンドプローブ１１２は、ＰＣＢ１０４のグラウンド導体１４８及びＩＣチップ１０６のグラウンドパッド１５０に電気的に接続するように構成される。また、導電体１０８は、ＰＣＢ１０４のグラウンド導体１４８に電気的に接続されるように構成される。いくつかの実施形態において、信号プローブ１１０又はグラウンドプローブ１１２のうちの少なくとも一方は、スプリングプローブである。

【0025】

いくつかの実施形態において、方法７００は、さらに、導電体１０８に、第１表面１１６から第２表面１１８まで延在する電力キャビティ１３２を形成するステップと、及び電力キャビティ１３２内に電力プローブ１１４を位置決めするステップとを含む。電力プローブ１１４は、ＰＣＢの電力導体１５２及びＩＣチップの電力パッドに電気的に接続するように構成される。特定の実施形態において、電力プローブ１１４はスプリングプローブである。いくつかの実施形態において、電力プローブ１１４、又は電力キャビティ１３２の周囲の導電体１０８のうちの少なくとも一方は、絶縁コーティングを含む。

【0026】

いくつかの実施形態において、方法７００は、さらに、第１表面１１６に隣接するように導電性エラストマー１５６を位置決めするステップを含む。導電性エラストマー１５６は、導電体１０８をグラウンド導体１４８に電気的に接続するように構成される。特定の実施形態において、方法７００は、さらに、第１表面１１６上に金箔を位置決めするステップを含む。金箔は、導電体１０８をグラウンド導体１４８に電気的に接続するように構成される。いくつかの他の実施形態において、方法７００は、さらに、第１表面１１６から延在するようにシールドプローブ３０２を位置決めするステップを含む。シールドプローブ３０２は、導電体１０８をグラウンド導体１４８に電気的に接続するように構成される。いくつかのそのような実施形態において、シールドプローブ３０２はスプリングプローブである。

【0027】

特定の実施形態において、方法７００は、さらに、導電体１０８に、第１表面１１６から内方に延在する凹部１４６を形成するステップを含み、信号キャビティ１２０又は電力キャビティ１３２は凹部１４６に開口する。いくつかのそのような実施形態において、凹部１２０は、０．０２ミリメートル～０．１ミリメートルの深さを有する。

【0028】

同軸テストソケット及びＰＣＢインタフェースのための方法及びシステムの例示的な実施形態は、上記で詳細に説明されている。方法及びシステムは、本明細書で説明される特定の実施形態に限定されず、むしろ、システムの構成要素及び／又は方法のステップは、本明細書で説明される他の構成要素及び／又はステップとは独立して且つ別々に使用されてもよい。したがって、例示的な実施形態は、本明細書で具体的に説明されていない多くの他の用途に関連して実施及び使用することができる。

【0029】

本明細書で説明するシステム及び方法の技術的効果は、（ａ）テストソケットの導電体と電気グラウンドとの間の電気結合を改善することにより、同軸テストソケットのシグナルインテグリティ（信号整合性）を改善すること、及び（ｂ）テストソケットの導電体と電気グラウンドとの間の電気結合を改善することにより、同軸テストソケットのデータ転送率を増加させること、のうちの少なくとも一方を含む。

【0030】

本開示の様々な実施形態の特定の特徴はいくつかの図面に示されており、他の図面に示されない場合があるが、これは単に便宜上のためである。本開示の原理によれば、図面における任意の特徴は、任意の他の図面における任意の特徴と組み合わせて参照及び／又は請求することができる。

【0031】

本明細書は、最良の形態を含む様々な実施形態を開示するために実施例を使用しており、また本明細書により、任意の当業者は、本開示を実施して、任意のデバイス又はシステムを製造及び使用し、並びに任意の組み込まれた技術を実施することができる。本開示における特許可能な範囲は、特許請求の範囲によって定義され、当業者に想起される他の実施例を含む場合がある。そのような他の実施例が、特許請求の言語の文言と相違しない構造要素を有する場合、又は特許請求の言語の文言と実質的に相違しない同等の構造要素を含む場合、そのような他の実施例は、特許請求の範囲の範囲内にあるように意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】