特表 2024-525829 製造方法およびパワー半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-12

(54)【発明の名称】製造方法およびパワー半導体デバイス

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240705BHJP

   H01L 29/78 20060101ALI20240705BHJP

【ＦＩ】

H01L29/78 658E

H01L29/78 652E

H01L29/78 653A

H01L29/78 652F

H01L29/78 652S

H01L29/78 652K

【審査請求】未請求

【予備審査請求】有

(21)【出願番号】P 2024502155

(86)(22)【出願日】2022-07-13

(85)【翻訳文提出日】2024-03-14

(86)【国際出願番号】 EP2022069647

(87)【国際公開番号】W WO2023285557

(87)【国際公開日】2023-01-19

(31)【優先権主張番号】21186114.1

(32)【優先日】2021-07-16

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】グプタ，ガウラブ

(72)【発明者】

【氏名】デ－ミキエリス，ルカ

(72)【発明者】

【氏名】ビターレ，ボルフガング・アマデウス

(57)【要約】

少なくとも１つの実施形態では、パワー半導体デバイス（１）は、
－第１の導電型のソース領域（２１）および第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）であって、ウェル領域（２２）がソース領域（２１）に直接あるチャネル領域（２２０）を含む、半導体本体（２）と、
－半導体本体（２）とゲート電極（３１）との間に直接あるゲート絶縁体（４）とを備え、
チャネル領域（２２０）は、ゲート絶縁体（４）に沿って不均一なチャネルドーピングプロファイル（６）を有し、その結果、チャネル領域（２２０）内のドーピング濃度N_Aは、ソース領域（２１）から離れた第１のセクション（６１）において最大である。

【特許請求の範囲】

【請求項1】

パワー半導体デバイス（１）を製造するための方法であって、
－半導体基板を設けることと、
－前記半導体基板上に少なくとも１つの半導体層をエピタキシャル成長させることと、
－ゲート絶縁体（４）およびゲート電極（３１）を設けることであって、前記ゲート絶縁体（４）が、前記少なくとも１つの半導体層と前記ゲート電極（３１）との間に直接位置する、設けることと
を含み、
－前記半導体基板および／または前記少なくとも１つの半導体層が、第１の導電型のソース領域（２１）および前記第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）を構成し、前記ウェル領域（２２）が、前記ソース領域（２１）に直接チャネル領域（２２０）を含み、
－前記チャネル領域（２２０）が、前記ゲート絶縁体（４）に沿って不均一なチャネルドーピングプロファイル（６）を有し、その結果、前記チャネル領域（２２０）内のドーピング濃度N_Aが、前記ソース領域（２１）から離れた第１のセクション（６１）において最大であり、前記不均一なチャネルドーピングプロファイル（６）が、前記少なくとも１つの半導体層の前記エピタキシャル成長によって完全または部分的に形成される、
方法。

【請求項2】

前記半導体本体（２）が、前記ソース領域（２１）から離れた前記ウェル領域（２２）の側に直接前記第１の導電型の強化層（２７）をさらに備え、
前記チャネル領域（２２０）内の前記ドーピング濃度N_Aが、少なくとも０．５μmの前記半導体本体（２）の上面（２０）からの深度において最大である、
先行する請求項に記載の方法。

【請求項3】

前記ドーピング濃度N_Aが、複数の階段（５３）を含む、
先行する請求項のいずれか１項に記載の方法。

【請求項4】

前記ドーピング濃度N_Aが、前記ソース領域（２１）からドリフト領域（２３）まで直線的またはほぼ直線的に増加し、
ほぼ直線的が、実際のドーピング濃度が、前記不均一なチャネルドーピングプロファイル（６）の線形適合から、前記ウェル領域（２２）内の前記ゲート絶縁体（４）に沿った前記不均一なチャネルドーピングプロファイル（６）の最大ドーピング濃度の多くとも０．１だけ逸脱することを意味する、
請求項１または２に記載の方法。

【請求項5】

－第１の導電型のソース領域（２１）および前記第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）であって、前記ウェル領域（２２）が前記ソース領域（２１）に直接チャネル領域（２２０）を含む、半導体本体（２）と、
－前記半導体本体（２）と前記ゲート電極（３１）との間に直接あるゲート絶縁体（４）と
を備える、パワー半導体デバイス（１）であって、
前記チャネル領域（２２０）が、前記ゲート絶縁体（４）に沿って不均一なチャネルドーピングプロファイル（６）を有し、その結果、前記チャネル領域（２２０）内のドーピング濃度N_Aが、前記ソース領域（２１）から離れた第１のセクション（６１）において最大であり、
以下の
－前記ドーピング濃度N_Aが複数の階段（５３）を含むか、または
－前記ドーピング濃度N_Aが、前記ソース領域（２１）からドリフト領域（２３）まで直線的もしくはほぼ直線的に増加する
のうちの１つが当てはまる、
パワー半導体デバイス（１）。

【請求項6】

－前記ソース領域（２１）が、前記ゲート絶縁体（４）および前記チャネル領域（２２０）と直接接触し、
－前記半導体本体（２）が、前記ゲート絶縁体（４）と直接接触し、前記チャネル領域（２２０）に直接ある、前記第１の導電型の前記ドリフト領域（２３）をさらに備え、
－前記パワー半導体デバイス（１）が、金属－絶縁体－半導体電界効果トランジスタ、MISFET、金属－酸化物－半導体電界効果トランジスタ、MOSFET、絶縁ゲートバイポーラトランジスタ、IGBT、または逆導通絶縁ゲートバイポーラトランジスタ、RC－IGBTである、
先行する請求項に記載のパワー半導体デバイス（１）。

【請求項7】

前記ゲート絶縁体（４）に沿って、前記チャネル領域（２２０）内の前記ドーピング濃度N_Aが、前記ドリフト領域（２３）において直接最も高い、
２つの先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項8】

前記ドーピング濃度N_Aが、前記ソース領域（２１）から離れる方向に前記ゲート絶縁体（４）に沿った前記チャネル領域（２２０）において単調または厳密に単調に増加する、
請求項５～７のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項9】

前記ドーピング濃度N_Aが直線的に増加する、
先行する請求項に記載のパワー半導体デバイス（１）。

【請求項10】

前記ドーピング濃度N_Aが、前記ソース領域（２１）からドリフト領域（２３）まで単調に増加せず、その結果、前記ドーピング濃度N_Aが、前記チャネル領域（２２０）の中間セクション（６３）内にピークを含む、
請求項５～７のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項11】

前記第１のセクション（６１）の長さが、前記ゲート絶縁体（４）に沿った前記チャネル領域（２２０）の全長Lの少なくとも１０％および多くとも４０％である、
請求項５～１０のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項12】

前記不均一なチャネルドーピングプロファイル（６）が、前記ゲート絶縁体（４）に沿って前記ソース領域（２１）に延在する第２のセクション（６４）を有し、前記ドーピング濃度N_Aが、前記第２のセクション（６４）内で前記ゲート絶縁体（４）に沿って一定である、
請求項５～１１のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項13】

前記ドーピング濃度N_Aが、前記不均一なチャネルドーピングプロファイル（６）の最大ドーピング濃度の少なくとも５０％だけ前記チャネル領域（２２０）に沿って変化する、
請求項５～１２のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項14】

－前記不均一なチャネルドーピングプロファイル（６）の前記最大ドーピング濃度が、少なくとも５×１０^１６cm^－３および多くとも３×１０^１８cm^－３であるか、または
－前記不均一なチャネルドーピングプロファイル（６）の前記最小ドーピング濃度が、多くとも２×１０^１７cm^－３もしくは多くとも１×１０^１７cm^－３である
のうちの少なくとも１つである、
先行する請求項に記載のパワー半導体デバイス（１）。

【請求項15】

前記不均一なチャネルドーピングプロファイル（６）が、前記ゲート絶縁体（４）に沿って前記不均一なチャネルドーピングプロファイル（６）に少なくとも１つの階段（５３）が存在するように階段状に構成される、
請求項５～１４のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項16】

前記ゲート電極（３１）が、前記半導体本体（２）内に前記ウェル領域（２２）を貫通して形成されたトレンチ内に少なくとも部分的に配置される、
請求項５～１５のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項17】

前記ゲート電極（３１）および前記ゲート絶縁体（４）が、前記半導体本体（２）の平坦な上面（２０）に配置される、
請求項５～１５のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項18】

前記ウェル領域（２２）が、前記ウェル領域（２２）が異なる最大ドーピング濃度を有する少なくとも２つの副層（５１、５２）を含むように多層形式である、
請求項５～１７のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項19】

前記チャネル領域（２２０）の外側で前記ウェル領域（２２）の深さに沿って、前記ウェル領域（２２）が少なくとも所々に一定のドーピング濃度を有する、
請求項５～１８のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項20】

前記ゲート絶縁体（４）が、前記チャネル領域（２２０）に沿って不均一な厚さを有し、その結果、前記チャネル領域（２２０）に沿って、前記ゲート絶縁体（４）は前記第１のセクション（６１）において最も厚い、
請求項５～１９のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項21】

以下の
－前記チャネル領域（２２０）が、前記ゲート絶縁体（４）に沿って不均一なチャネルドーピングプロファイルを有し、その結果、前記チャネル領域（２２０）内のドーピング濃度N_Aが、前記第１のセクション（６１）において最大であるか、または
－前記ゲート絶縁体（４）が、前記チャネル領域（２２０）に沿って不均一なゲート誘電率プロファイルを有し、その結果、前記ゲート絶縁体（４）の比誘電率が、前記ソース領域（２１）から離れた前記チャネル領域（２２０）の前記第１のセクション（６１）において最も低い、
のうちの少なくとも１つが真である、
請求項５～２０のいずれか１項に記載のパワー半導体デバイス（１）。

【発明の詳細な説明】

【技術分野】

【0001】

明細書
パワー半導体デバイスのための製造方法が提供される。さらに、対応するパワー半導体デバイスが提供される。

【背景技術】

【0002】

文献米国特許第６５７３５６１Ｂ１号は、非対称傾斜チャネルプロファイルを有する縦型MOSFETに言及している。

【0003】

文献米国特許第６６６４５９４Ｂ２号は、線形動作能力を向上させるための非対称チャネル構造を有するパワーMOSデバイスを開示している。

【0004】

文献米国特許第８０６７７９７Ｂ２号は、オフセットエミッタ接点を有する可変閾値トレンチIGBTを記載している。

【0005】

文献米国特許出願公開第２０１６／００６４５５０Ａ１号は、パワーデバイスに言及している。

【0006】

文献米国特許出願公開第２０２１／０１１１２７９Ａ１号および米国特許出願公開第２００５／０１３３８３３Ａ１号は、電子デバイスに言及している。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本開示の実施形態は、改善された電気的挙動を示すパワー半導体デバイスおよび対応する製造方法に関する。

【課題を解決するための手段】

【0008】

この目的は、とりわけ、独立請求項に定義された製造方法およびパワー半導体デバイスによって実現される。例示的なさらなる発展形態は、従属請求項の主題を構成する。

【0009】

少なくとも１つの実施形態では、パワー半導体デバイスを製造するための方法は、例えば記載された順序で、
－半導体基板を設けることと、
－半導体基板上に少なくとも１つの半導体層をエピタキシャル成長させることと、
－ゲート絶縁体およびゲート電極を設けることであって、ゲート絶縁体（４）が、少なくとも１つの半導体層とゲート電極との間に直接位置する、設けることと
を含み、
－半導体基板および／または少なくとも１つの半導体層は、第１の導電型のソース領域および第１の導電型とは異なる第２の導電型のウェル領域を有する半導体本体を構成し、ウェル領域はソース領域に直接あるチャネル領域を含み、
－チャネル領域は、ゲート絶縁体に沿って不均一なチャネルドーピングプロファイルを有し、その結果、チャネル領域内のドーピング濃度N_Aは、ソース領域から離れた第１のセクションにおいて最大であり、不均一なチャネルドーピングプロファイルは、少なくとも１つの半導体層のエピタキシャル成長によって完全または部分的に形成される。

【0010】

パワー半導体デバイスがさらに提供される。方法によって、以下に述べられる実施形態の少なくとも１つに関連して示されるように、パワー半導体モジュールが製造される。したがって、パワー半導体デバイスの特徴も方法について開示され、逆もまた同様である。

【0011】

少なくとも１つの実施形態では、パワー半導体デバイスは、
－第１の導電型のソース領域および第１の導電型とは異なる第２の導電型のウェル領域を有する半導体本体であって、ウェル領域がソース領域から直接始まるチャネル領域を含む、半導体本体と、
－半導体本体に配置され、少なくとも１つのチャネル領域に割り当てられた少なくとも１つのゲート電極と、
－半導体本体と少なくとも１つの割り当てられたゲート電極との間に直接ある少なくとも１つのゲート絶縁体と
を備え、
チャネル領域は、ゲート絶縁体に沿って意図的に不均一なチャネルドーピングプロファイルを有し、その結果、チャネル領域内のドーピング濃度は、ソース領域から離れた第１のセクションにおいて最大である。

【0012】

ゲート電極は、ゲート絶縁体によって半導体本体から絶縁されている。
例えば、少なくとも１つのソース領域は、割り当てられたゲート絶縁体と直接接触し、かつ／または割り当てられたチャネル領域に直接存在する。第１の導電型は、例えばn導電型であり、したがって、少なくとも１つのソース領域はnドープされる。

【0013】

少なくとも１つのウェル領域、その結果少なくとも１つのチャネル領域は、第１の導電型とは異なる第２の導電型である。第２の導電型は、例えばp導電型であり、したがって、少なくとも１つのチャネル領域はpドープされる。少なくとも１つのウェル領域および／または少なくとも１つのチャネル領域の最大ドーピング濃度は、少なくとも１つのソース領域の最大ドーピング濃度よりも低いことが可能である。

【0014】

少なくとも１つの実施形態によれば、半導体本体は、第１の導電型であり得るドリフト領域もさらに備える。例えば、ドリフト領域は、ゲート絶縁体と直接接触し、かつ／またはチャネル領域に直接存在する。ドリフト領域は、例えば、半導体本体の上面に垂直な方向で、半導体本体のチャネル領域とドレイン領域またはコレクタ領域との間に位置する場合がある。例えば、オプションのトレンチは、ドリフト領域内で終端することができる。

【0015】

オプションとして、半導体本体は強化層を備えることができる。例えば、強化層は、ウェル領域とドリフト領域との間に直接位置し、ドリフト領域よりも高い最大ドーピング濃度を有する場合がある。強化層も、第１の導電型であり得る。強化層は、正孔阻止層として機能することができ、すなわち、E_offを過度に増加させることなく、ソース側近くのプラズマ濃度を高め、改善されたV_ce－satをもたらす。さらに、強化層はまた、チャネル領域の長さを制御するのに役立ち、製造プロセスに起因するばらつきを最小化する。例えば、強化層の厚さは、少なくとも１μmおよび／または多くとも５μmである。

【0016】

少なくとも１つの実施形態によれば、チャネル領域内のドーピング濃度N_Aは、少なくとも０．５μmまたは少なくとも１．５μmの半導体本体の上面からの深さにおいて最大である。前記最大ドーピング濃度N_Aはまた、ゲート絶縁体に沿って見ると、ソース領域から少なくとも０．５μmまたは少なくとも１．５μmの距離にあり得る。前記最大値は、ウェル領域内に位置する場合がある。したがって、前記最大値は、イオン注入ではなくエピタキシャル成長によって実現される。

【0017】

少なくとも１つの実施形態によれば、パワー半導体デバイスは、金属－絶縁体－半導体電界効果トランジスタ、MISFET、金属－酸化物－半導体電界効果トランジスタ、MOSFET、または絶縁ゲートバイポーラトランジスタ、IGBTもしくは逆導通絶縁ゲートバイポーラトランジスタ、RC－IGBTである。

【0018】

少なくとも１つの実施形態によれば、ウェル領域は、半導体本体の上面からドリフト領域まで延在する。チャネル領域はウェル領域の一部であり、同じドーピング濃度を有することができる。動作中、電子は、ゲート絶縁体に沿ってソース領域からドリフト領域までチャネル領域内を流れる。チャネル領域は、ゲート絶縁体とウェル領域との間の界面に垂直な方向に、例えばナノメートルの範囲で、例示的に１nm～５０nmの厚さを有する。

【0019】

例えば、半導体本体は、シリコン、略してSi製である。しかしながら、半導体本体は、代替として、SiC、Ga_２O_３、またはGaNのようなワイドバンドギャップ半導体材料製であり得る。

【0020】

ゲート絶縁体は、酸化物であり得る任意の絶縁材料から作られる。例えば、ゲート絶縁体は、以下の材料：SiO_２、Si_３N_４、Al_２O_３、Y_２O_３、ZrO_２、HfO_２、La_２O_３、Ta_２O_５、TiO_２のうちの少なくとも１つから作られる。したがって、ゲート絶縁体はゲート酸化物と呼ばれる場合もある。

【0021】

少なくとも１つの実施形態によれば、パワー半導体デバイスはパワーデバイスである。例えば、パワー半導体デバイスは、少なくとも０．２kVまたは少なくとも０．６kVまたは少なくとも１．２kVの最大電圧向けに構成される。

【0022】

パワー半導体デバイスは、例えば、ハイブリッド自動車またはプラグイン電気自動車において、バッテリまたは燃料電池からの直流電流を電動機用の交流電流に変換する車両内のパワーモジュール向けである。その上、パワー半導体デバイスは、例えば自動車のような車両内のヒューズであり得る。

【0023】

簡略化のために、以下では、ただ１つのチャネル領域および割り当てられた構成要素が言及される。複数のチャネル領域および割り当てられた構成要素が存在する場合、以下に記載される特徴は、ただ１つ、複数、またはすべてのチャネル領域および割り当てられた構成要素に当てはまる場合がある。

【0024】

少なくとも１つの実施形態によれば、チャネル領域において、ドーピング濃度は、ゲート絶縁体に沿って、例えばドリフト領域に向かって、単調または厳密に単調に増加する。単調には、ドーピング濃度が一定であるか、または増加することを意味し、厳密に単調には、ドーピング濃度がドリフト領域に向かって連続的に増加することを意味する。

【0025】

少なくとも１つの実施形態によれば、ゲート絶縁体に沿って見ると、不均一なチャネルドーピングプロファイルは、ソース領域から離れてドリフト領域に隣接する第１のセクションを有する。ドーピング濃度は、第１のセクションにおいて最も高い。

【0026】

そうでない場合、ドーピング濃度は、第１のセクションと第２のセクションとの間のチャネル領域の中間セクションにおいて最も高く、第２のセクションは、割り当てられたソース領域に近く、ドリフト領域から離れている。

【0027】

そのような中間セクションが存在しない場合、チャネル領域は、最も高いドーピング濃度を有する第１のセクション、およびソース領域に隣接する第２のセクションから構成される場合がある。

【0028】

少なくとも１つの実施形態によれば、第１のセクションおよび／または中間セクションの長さは、ゲート絶縁体に沿ったチャネル領域の全長の少なくとも５％であるか、または少なくとも１０％であるか、または少なくとも１５％である。代替または追加として、前記長さは、前記全長の多くとも４０％であるか、または多くとも３０％であるか、または多くとも２５％である。存在する場合、同じことが第２のセクションに当てはまる場合がある。

【0029】

少なくとも１つの実施形態によれば、ドーピング濃度は、第２のセクションおよび／または中間セクション内のゲート絶縁体に沿って一定である。一定は、例えば、製造公差に起因する変動が無視され得るようにドーピング濃度の意図的な変動がないことを意味する。例えば、一定は、チャネル領域内に存在する最大ドーピング濃度の５％を超えるか、または１０％を超えるか、または１５％を超える第２のセクションおよび／または中間セクション内のドーピング濃度の変化がないことを意味する場合がある。

【0030】

少なくとも１つの実施形態によれば、ドーピング濃度は、不均一なチャネルドーピングプロファイルの最大ドーピング濃度の少なくとも５０％または少なくとも６５％または少なくとも８０％だけチャネル領域に沿って変化する。例えば、第２のセクションは、第１のセクションの、または最大ドーピング濃度が中間セクションにある場合は中間セクションの、最大ドーピング濃度の多くとも５０％または多くとも３５％または多くとも２０％の最大ドーピング濃度を有する。

【0031】

少なくとも１つの実施形態によれば、チャネルドーピングプロファイルは、チャネル領域内のゲート絶縁体に沿ってチャネルドーピングプロファイルに１つまたは複数の階段が存在するように階段状に構成される。そうでない場合、ゲート絶縁体に沿ったチャネルドーピングプロファイルは、連続的に階段なしで変化する場合がある。

【0032】

少なくとも１つの実施形態によれば、ゲート電極は、半導体本体内に形成された少なくとも１つのトレンチ内に部分的または完全に配置される。少なくとも１つのトレンチ、したがって割り当てられたゲート電極は、例えば、半導体本体の上面から離れる方向に、ウェル領域を通ってドリフト領域内に延在する。その結果、ゲート絶縁体も、割り当てられたトレンチ内に部分的または完全に位置する。したがって、パワー半導体デバイスは、トレンチベースのデバイスであり得る。

【0033】

そうでない場合、ゲート電極およびゲート絶縁体は、半導体本体の上面に塗布される。したがって、上面は平面であり得る。

【0034】

少なくとも１つの実施形態によれば、ウェル領域が少なくとも２つの副層を含むように、ウェル領域は多層形式である。例えば、副層は、エピタキシャル成長してもよく、イオン注入および／または熱処理によって生成されてもよい。副層は同じ材料からなるが、それらのドーピング濃度が異なることが可能である。したがって、副層の間にはドーピング濃度に明確な飛躍が存在する場合があり、それぞれの副層内では、ドーピング濃度は、例えば、それぞれの層の最大ドーピング濃度の多くとも５％の許容差で一定であり得る。例えば、上面に平行な少なくともいくつかの平面では、この場合、ドーピング濃度はウェル領域全体にわたって一定であることが可能である。言い換えれば、ウェル領域の深さに沿ってのみ意図的なドーピング勾配が存在する場合があり、上面と平行な横方向には意図的なドーピング勾配が存在しない場合がある。

【0035】

そうでない場合、ウェル領域は単層形式であり、ドーピングプロファイルが確立される１つの層のみを含む。そのようなドーピングプロファイルは、階段がない連続的な方形状であり得、例えば、イオン注入および／または熱処理によって生成される場合がある。

【0036】

複数の副層が存在する場合、副層は、異なるドーパントを塗布することによって作製される場合があり、かつ／またはエピタキシャル成長中にそれぞれのドーピング濃度が加えられる異なるエピタキシャル成長ステップで成長する場合がある。ドーパントの塗布は、例えば、異なる注入エネルギーまたは異なるドーパントを使用することにより、単一のステップで、または２つ以上の塗布ステップによって行われる場合がある。平面デバイスの場合、ドーパントを塗布して不均一なチャネルドーピングプロファイルを実現するために、マスクが使用される場合がある。ドーパントを塗布した後またはエピタキシャル成長の後に熱処理ステップが続く場合がある。

【0037】

少なくとも１つの実施形態によれば、チャネル領域の外側でウェル領域の深さに沿って、すなわち上面に垂直に、ウェル領域は少なくとも所々に一定のドーピング濃度を有する。したがって、少なくともいくつかの垂直交点に沿って、ドーピング濃度はウェル領域内で一定であり得る。したがって、ウェル領域内で、不均一なチャネルドーピングプロファイルは、ゲート絶縁体に隣接する領域に制限される場合がある。例えば、不均一なチャネルドーピングプロファイルは、例えば、多くとも０．５μmの許容差でチャネル領域に制限される。

【0038】

少なくとも１つの実施形態によれば、ゲート絶縁体は、チャネル領域に沿って不均一な厚さを有する。例えば、チャネル領域に沿って、ゲート絶縁体は第１のセクションにおいて最も厚い。

【0039】

少なくとも１つの実施形態によれば、ゲート電極は、ゲート電極の閾値電圧が第１のセクションにおいて最も高くなるように、チャネル領域に沿って不均一なゲート電極仕事関数プロファイルを有する。したがって、ソース領域から離れた第１のセクション内のゲート電極の仕事関数Φ_mは、p型ドープウェル領域、およびそれに応じてp型ドープチャネル領域を有するデバイスの場合最大であり、n型ドープウェル領域、およびそれに応じてn型ドープチャネル領域を有するデバイスの場合最小である。

【0040】

少なくとも１つの実施形態によれば、ゲート絶縁体は、チャネル領域に沿って不均一なゲート絶縁体厚さプロファイルを有する。言い換えれば、ゲート絶縁体の厚さは、チャネル領域に沿って変化する。前記厚さのばらつきは、連続的または非連続的、すなわち階段状であり得る。例えば、チャネル領域に沿って、ゲート絶縁体は第１のセクションで最も厚く、その結果、第２のセクションで最も薄くなり得る。

【0041】

少なくとも１つの実施形態によれば、ゲート絶縁体は、ゲート絶縁体の比誘電率がソース領域から離れたチャネル領域の第１の部分において最も低くなるように、チャネル領域に沿って不均一なゲート誘電率プロファイルを有する。

【0042】

少なくとも１つの実施形態によれば、不均一な厚さプロファイル、ならびに不均一なチャネルドーピングプロファイルおよび／または不均一なゲート電極仕事関数プロファイルおよび／または不均一なゲート誘電率プロファイルが存在する。すなわち、不均一なチャネルドーピングプロファイルは、不均一なゲート絶縁体厚さ、不均一なゲート電極仕事関数プロファイル、もしくは不均一なゲート誘電率プロファイルと組み合わせることができるか、または不均一なチャネルドーピングプロファイル、不均一なゲート電極仕事関数プロファイル、および不均一なゲート誘電率プロファイルのうちの２つと組み合わせることができるか、または３つの他の不均一なプロファイルすべてと組み合わせることができる。

【0043】

少なくとも１つの実施形態によれば、パワー半導体デバイスは、例えば、コレクタ－エミッタ飽和電圧V_ce－sat、したがってオン状態損失が影響を受けないままであり得る間に、飽和電流および短絡電流の両方が減少するように構成される。これは、不均一なチャネルドーピングプロファイルのために真であり、ゲート絶縁体に沿ったチャネル領域の不均一なチャネルドーピングプロファイルと同じ積分ドーピング濃度を有する均一なドーピングプロファイルを有する同様にセットアップされた基準半導体デバイスと比較される場合がある。

【0044】

パワー半導体デバイスは、図面を参照して例示的な実施形態によって、以下でより詳細に説明される。個々の図の中の同じ要素は、同じ参照番号で示されている。しかしながら、要素間の関係は縮尺通りには示されず、むしろ個々の要素は、理解を助けるために誇張して大きく示されている場合がある。

【図面の簡単な説明】

【0045】

【図1】基準半導体デバイスの概略断面図である。

【図2】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図3】図２のパワー半導体デバイスの上面図である。

【図4】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。

【図5】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。

【図6】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。

【図7】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。

【図8】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスのドープングプロファイルの概略図である。

【図9】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データのシミュレーション結果を示す図である。

【図10】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図11】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図12】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図13】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図14】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図15】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図16】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。

【発明を実施するための形態】

【0046】

図１は、ウェル領域２２に含まれるチャネル領域２２０内のチャネルドーピングプロファイル６、６９を除き、本明細書に記載されたパワー半導体デバイス１の例示的な実施形態に対応する基準半導体デバイス９を示す。パワー半導体デバイス１と同様に、基準半導体デバイス９は、例えばSi製である半導体本体２を備える。

【0047】

半導体本体２はまた、半導体本体２の上面２０にソース領域２１を備える。トレンチは、ウェル領域２２およびソース領域２１の両方を貫通する。ソース領域２１は、n導電性のような第１の導電型であり、ウェル領域２２、その結果、ウェル領域２２によって含まれるチャネル領域２２０は、p導電性のような第２の異なる導電型である。トレンチ内には、電気絶縁ゲート絶縁体４によって半導体本体２から分離されたゲート電極３１が存在する。トレンチ、したがってゲート電極３１は、半導体本体２のドリフト領域２３内で終端する。ドリフト領域２３も第１の導電型である。

【0048】

基準半導体デバイス９では、チャネル領域２２０は、均一な基準ドーピングプロファイル６９でドープされる。すなわち、ソース領域２１からドリフト領域２３に向かう方向xに沿って、一定のドーピング濃度N_Aが存在する。例えば、ゲート絶縁体４に隣接して、ソース領域２１とチャネル領域２２０が直接接する場所、x＝０である。例えば、ゲート絶縁体４に隣接して、チャネル領域２２０とドリフト領域２３が直接接する場所、x＝Lである。すなわち、Lはチャネル領域２２０のチャネル長に相当する。例えば、xは、半導体層本体２の上面２０に対して垂直に延びる。したがって、長さLは、ゲート絶縁体４において直接ソース領域２１とドリフト領域２３との間の距離に相当する場合がある。したがって、長さLは、第１の導電型の層、すなわちソース領域２１とドリフト領域２３との間の第２の導電型の層の長さとして定義される場合があり、ドリフト領域２３は、図示されていない低いドーピング濃度の層を含む場合がある。

【0049】

チャネル領域２２０の形状は、非常に概略的に描かれているに過ぎず、図面の簡略化のため、ゲート電極３１の片側のみに沿って描かれている。

【0050】

図２および図３に示されたパワー半導体デバイス１の例示的な実施形態によれば、ウェル領域は、不均一なチャネルドーピングプロファイル６を含み、それはウェル領域２２全体に存在する場合があるか、またはチャネル領域２２０もしくはチャネル領域２２０およびウェル領域２２の隣接領域に限定される場合がある。したがって、ドーピング濃度N_Aは、ドーピングプロファイル６が階段５３を有するように階段状に変化する。階段５３は、テータ関数または単位階段関数に厳密に従う必要はないが、遷移セクション６２が存在する可能性がある。チャネル長Lと比較して、遷移セクション６２の長さは小さく、例えば、チャネル長Lの多くとも２％または多くとも５％になる。

【0051】

その結果、ドーピング濃度N_Aは、ドーピングプロファイル６の第１のセクション６１内のドリフト領域２３に隣接して最も高い。第１のセクション６１の長さは、例えば、チャネル長Lの１／４または１／３である。例えば、第１のセクション６１の長さは、チャネル長Lの２０％～４０％である。階段５３におけるドーピング濃度N_Aの変化量は、図２に概略的にのみ示されている。

【0052】

例えば、第１のセクション６１内の最大ドーピング濃度N_Aは、チャネル領域２２０の残り、すなわち、第１のセクション６１および遷移セクション６２の外の第２のセクション６４内の最大ドーピング濃度N_Aを、少なくとも２倍もしくは少なくとも５倍および／または多くとも１０倍もしくは多くとも８倍超える。第２のセクション６４では、ドーピング濃度N_Aは実質的に一定であり得る。ソース領域２１とウェル領域２２の両方は、上面２０に位置する少なくとも１つのソース電極３２によって電気的に接続される場合がある。

【0053】

オプションとして、チャネル領域２２０に電気的に接触するために、半導体本体２の上面２０に少なくとも１つのプラグ２５が存在する可能性がある。プラグ２５は、プラグ２５がウェル領域２２よりも深くまたは浅く半導体本体２内に延在することができるように、ウェル領域２２とは異なる厚さを有する場合がある。さらに、ソース領域２１とプラグ２５の厚さは、同じであってもよく、異なっていてもよい。

【0054】

さらに、ドリフト領域２３とウェル領域２２との間には、強化層２７が存在する。強化層２７も、第１の導電型である。

【0055】

ソース領域２１と少なくとも１つのプラグ２５の両方は、上面２０に位置する少なくとも１つのソース電極３２によって電気的に接続される場合がある。例示的に、プラグ２５は、ウェル領域２２またはチャネル領域２２０よりも高い最大ドーピング濃度を有する。プラグの深さは、ウェル領域／チャネル領域の深さよりも低いか、深いか、または同じであり得る。

【0056】

図２および図３では、ソース領域２１およびオプションの少なくとも１つのプラグ２５は、ゲート電極３１の片側のみに沿って位置する。しかしながら、ソース領域２１およびオプションの少なくとも１つのプラグ２５は、例えば図１０と比較して、ゲート電極３１の両側に沿って、またはすべてゲート電極３１の周りに配置することもできる。

【0057】

例えば、パワー半導体デバイス１は、絶縁ゲートバイポーラトランジスタ、略してIGBTである。したがって、ウェル領域２２から離れたドリフト領域２３の側には、第２の導電型のコレクタ領域２６も存在する。コレクタ領域２６には、コレクタ電極３４が存在する。さらに、さらなるオプションとして、ドリフト領域２３とコレクタ領域２６との間に第１の導電型のバッファ領域が存在する可能性がある。図示されていないそのようなバッファ領域のドーピング濃度は、ドリフト領域２６のドーピング濃度よりも高い可能性がある。

【0058】

上面２０の上面図で見ると、ゲート電極３１およびゲート絶縁体４を収容するトレンチは引き伸ばされた形状であり得る。ソース領域２１、少なくとも１つのプラグ２５、ならびにチャネル領域２２０は、トレンチの両側に対称的に配置される場合がある、図３参照。

【0059】

例えば、ソース領域２１、コレクタ領域２６またはドレイン領域２４の代わりに、および少なくとも１つのプラグ２５の最大ドーピング濃度は、少なくとも１×１０^１８cm^－３もしくは少なくとも５×１０^１８cm^－３もしくは少なくとも１×１０^１９cm^－３および／または多くとも５×１０^２０cm^－３もしくは多くとも２×１０^２０cm^－３もしくは多くとも１×１０^２０cm^－３である。さらに、ウェル領域２２、したがってチャネル領域２２０の最大ドーピング濃度は、少なくとも５×１０^１６cm^－３もしくは少なくとも１×１０^１７cm^－３および／または多くとも５×１０^１９cm^－３もしくは多くとも５×１０^１８cm^－３であり得る。例えば、第１のセクション６１内の最大ドーピング濃度は、少なくとも１．５×１０^１７cm^－３および／または多くとも３×１０^１８cm^－３である。例えば、不均一なチャネルドーピングプロファイル６に存在する最大ドーピング濃度は、少なくとも５×１０^１６cm^－３および多くとも３×１０^１８cm^－３であり、かつ／または不均一なチャネルドーピングプロファイル６に存在する最小ドーピング濃度は、多くとも２×１０^１７cm^－３もしくは多くとも１×１０^１７cm^－３である。例えば、強化層２７の最大ドーピング濃度は、少なくとも１０^１５cm^－３であり、かつ／または多くとも１０^１８cm^－３である。

【0060】

パワー半導体デバイス１の電圧クラスに応じて、ドリフト領域２３の最大ドーピング濃度は、少なくとも１×１０^１１cm^－３もしくは少なくとも１×１０^１２cm^－３もしくは少なくとも１×１０^１３cm^－３および／または多くとも１×１０^１７cm^－３もしくは多くとも５×１０^１６cm^－３もしくは多くとも１×１０^１６cm^－３であり得る。

【0061】

例えば、半導体本体２は、少なくとも部分的にエピタキシャル成長によって製造される。すなわち、半導体本体２のそれぞれの層のドーピング濃度は、成長中に生成される場合があり、成長後に、例えばイオン注入によって生成されない場合がある。これは、例えば、少なくとも強化層２７およびウェル領域２２に当てはまり、それらは、このようにエピタキシャル成長によってドープすることができる。オプションとして、ドリフト領域２３は、部分的または完全に成長基板の一部であり得る。すべての他の例に同じことが当てはまる。

【0062】

そうでない場合、図１に関して同じことが図２および図３にも当てはまる場合がある。
不均一なチャネルドーピングプロファイル６を有するチャネル領域２２０の背後にある概念が以下に説明される。

【0063】

パワー半導体デバイス１の場合、例示的には低周波数用途の場合、総電気損失を最小化するために、オン状態損失を可能な限り低くすることが望ましい場合がある。さらに、デバイスの信頼性の観点から、低い短絡電流を有することが有利であり得る。したがって、オン状態損失を最小化し、短絡能力を向上させたパワー半導体デバイス１が望まれる場合がある。

【0064】

しかしながら、例えば、チャネル長Lを減少させるかまたはチャネル幅Wを増加させることによってオン状態電圧降下V_ce－satを低下させるいくつかの手段は、出力特性I_c対V_ceを使用して概略的に示されたように、望ましくないより高い飽和電流I_satをもたらすことが多い、図４参照。高いI_satは高い短絡電流I_scに直接関係し、パワー半導体デバイス１の短絡能力に悪影響を及ぼす。一方、例えばチャネルドーピング濃度を増加させることによってI_satを低下させるために、パワー半導体デバイス１の閾値電圧V_thを上昇させると、図５に示されたようにV_ce－satが高くなる。したがって、図４および図５は、チャネル領域全体に沿って均一な閾値プロファイルを有するIGBTの典型的な出力特性の概略図であり、図４では、同じV_thおよび異なるチャネル抵抗の場合であり、図５では、異なる閾値電圧V_thの場合である。

【0065】

ａ）チャネル長Lを増加させること、
ｂ）アノードインプラントドーズを低減することによってアノード注入効率を低減すること、
ｃ）トレンチに沿ってソースカバレッジを減少させることによってチャネル幅を低減すること、および
ｄ）セルピッチを増加させることによってチャネル幅を低減すること
などの、短絡電流を低減するための他の技法はまた、望ましくないことに、より高いオン状態損失をもたらす。その上、ｄ）などの技法も、パワー半導体デバイス１の絶縁破壊能力に悪影響を及ぼす可能性がある。短絡電流を低減するためにゲートバイアスを低減することはまた、不安定な動的挙動につながり、さらに、主に用途の要件によって規定されるので、望ましくない場合がある。

【0066】

したがって、従来のMISFETデバイスまたはIGBTデバイスでは、オン状態損失を最小化することと短絡電流を低減することとの間にはトレードオフが存在する。改善された短絡能力を必要とする用途の場合、V_ce－satに影響を与えることなく短絡電流I_scを減少させることができることが望ましい場合がある。

【0067】

本明細書に記載されたパワー半導体デバイス１では、オン状態損失と短絡電流との間のトレードオフは、前者に悪影響を及ぼすことなく後者を改善することによって改善される。他の手法とは異なり、記載された設計は、所与のV_ce－satに対する飽和電流を低下させるために、ゲート絶縁体４に隣接するチャネル領域２２０に沿った不均一な閾値電圧プロファイルを特徴とする。本明細書に記載されたパワー半導体デバイス１において提案された不均一なV_thは、チャネル領域２２０内の不均一なチャネルドーピングプロファイル６を実装することによって実現される。記載されたパワー半導体デバイス１は、破壊能力に悪影響を及ぼさず、さらにもっと、パワー半導体デバイス１のターンオフ損失に悪影響を及ぼさない。加えて、記載された概念は、パワーMOSFETまたはIGBTまたは逆導通IGBTなどの一般に任意のMOSデバイスに適用可能であり、平面アーキテクチャとトレンチアーキテクチャの両方との互換性さえある。

【0068】

本明細書に記載されたパワー半導体デバイス１では、オン状態損失に有害な影響を及ぼすことなく、短絡能力が向上した改良されたMISFET、MOSFET、またはIGBTもしくはRC－IGBTデバイスが導入される。改善された設計はまた、IGBTの設計制約を緩和し、それぞれのデバイスの短絡能力によって通常制限されるオン状態損失を最小化するために、上述された他の方法を独立して探索する可能性を可能にする。

【0069】

以下では、本明細書に記載された半導体デバイス１の着想に対するいくつかの理論的背景が提示される。

【0070】

基準のロングチャネルMOSデバイスの場合、高V_ceでのチャネルピンチオフが出力特性における電流飽和の原因となり、それが最終的に短絡電流を決定することが知られている。チャネルピンチオフ電圧V_pinch－offは、閾値電圧V_thによって決定される。例示的には、印加されたバイアスV_ceがピンチオフ電圧V_pinch－off≒（V_g－V_th）を超えると、チャネルは、x＝Lにおいてそのドレイン端付近でピンチオフを開始する、ここで、V_gは印加されたゲート電圧であり、Lはチャネル長である。そのように印加されたV_ceにおいて、チャネルに垂直な電圧降下はV_thより小さく、したがって、チャネルはドレイン端付近でもはや持続することができない。

【0071】

しかしながら、デバイスのより詳細な理解のために、チャネルピンチオフは、どちらかというと局所的な現象であり、具体的にチャネルのドレイン端付近で起こると考えられるべきである。したがって、より正確には、ピンチオフ点、したがって飽和電流を決定するのは、局所閾値電圧V_th（x）である。これは、チャネル端部、すなわちドリフト領域２３付近の第１のセクション６１において、V_th（L）を局所的に増加させることによってV_pinch－offを低減することが可能であることを意味する。

【0072】

さらに、全体的なチャネル抵抗を保持し、それによってV_ce－satに影響を与えないようにするために、チャネルの残りの部分でV_th（x）を減少させることができる。

【0073】

これは、基準半導体デバイス９を指す曲線がチャネル全体に沿って均一な閾値電圧V_th－１プロファイルを含む図６に概略的に示されている。一方、パワー半導体デバイス１の曲線は、チャネルに沿った不均一なV_thプロファイルから構成され、V_thは、ピンチオフ点を下げるためにV_th－２（L）＞V_th－１となるようにチャネル端部付近、すなわち第１のセクション６１内で局所的に上昇し、チャネルの残りでは、全体のチャネル抵抗を同じに保つためにV_th－２’＜V_th－１となる。このようにして、図７の概略出力に示されたように、オン状態損失に影響を及ぼすことなく、飽和電流、それによって短絡電流を大幅に低減することができる。したがって、局所的なV_th変動は、MISFETまたはMOSFETまたはIGBTデバイスの短絡能力を改善するための鍵を保持する。

【0074】

チャネルのV_thは、以下の式に示されたような様々な他のMOSセル設計パラメータの関数である。

【0075】

【数1】

【0076】

ここで、V_tは閾値電圧であり、V_fbはフラットバンド電圧であり、V_fb＝（φ_m－φ_s）であり、ここで、φ_mおよびφ_sは、それぞれ、ゲート金属仕事関数および半導体仕事関数である。N_Aはチャネル本体のドーピングであり、ε_sは半導体の誘電率であり、C_oxはゲート絶縁体容量であり、φ_Bは半導体表面電位であり、

【0077】

【数2】

【0078】

であり、ここで、kはボルツマン定数であり、Tは温度であり、n_iは半導体の真性キャリア濃度である。

【0079】

したがって、第１のセクション６１内の比較的高いV_thを有するチャネルにわたって必要とされる不均一なV_thプロファイルは、以下のMOS設計パラメータのうちの１つまたは任意の組合せにおいて不均一性を導入することによって実現することができる。

【0080】

１．本明細書で詳述されたチャネルドーピングプロファイル、N_A（x）、
２．ゲート酸化膜厚、Tox（x）、
３．ゲート誘電率、ε_ox（y）、および／または
４．V_fb＝（φ_m－φ_s）なので、ゲート金属仕事関数φ_m（x）。

【0081】

以下では、チャネルドーピングプロファイルの変化に焦点を合わせているが、前記ドーピング濃度の変化は、当然ながら、変化するゲート絶縁体厚さ、変化するゲート誘電率、および／または変化するゲート金属仕事関数と組み合わせることができる。

【0082】

上記の図１および図２は、以下に提示されるシミュレーションにおいて実装される、均一なドーピングプロファイル６９を有する基準半導体デバイス９および不均一なチャネルドーピングプロファイル６を有するパワー半導体デバイス１の概略断面図を示す。３つの異なるドーピングプロファイルA、B、Cが調査された、図８参照。

【0083】

すなわち、不均一なチャネルドーピングプロファイルN_A（x）は、オン状態性能に影響を与えることなく飽和電流を低減する目的で局所的に変化するV_thプロファイルを取得するために、技術コンピュータ支援設計、TCAD、シミュレーションにおいて実装されている。これらの設計A、B、Cでは、チャネル領域２２０に沿ったホウ素濃度N_A（x）は、図８に示されたように、そのピーク位置がチャネル領域２２０の上部x＝０から下部x＝Lまでシフトするように変化した。比較のために、基準半導体デバイス９の均一なドーピングプロファイル６９も示されている。しかしながら、これらの４つの設計A、B、C、６９のすべてについて、チャネルに沿った総積分ドーピング濃度は、同一のV_ce－satを維持するために同じに保たれた。

【0084】

出力特性、図９参照、は、不均一なチャネルドーピングプロファイル６に起因する局所的なV_th変動に起因する予想される効果を示している。チャネル領域２２０の第１のセクション６１にホウ素ピークを有する設計、すなわち設計Aは、ソース領域２１に隣接する第２のセクション６４にピークドーピング濃度を有する設計Cと比較して、低減されたI_satを示す。設計Aはまた、同じ理由で、すなわち、チャネル領域端部でのより高い局所的なV_thに起因して、基準均一ドーピングプロファイル６９と比較してより良好である。さらに、設計Cは、短絡電流が低減される必要がある用途には望ましくない場合があることに留意されたい。短絡問題は、すなわち、ソースとコレクタとの間の電流を低減するために、本明細書に記載されたパワー半導体デバイス１では、チャネル端付近でより高いドーピングを有する、すなわち、設計BおよびAのようにドレイン領域に隣接する中間セクション６３または第１のセクション６１でより高いドーピング濃度を有する不均一なチャネルドーピングプロファイル６を導入することによって解決されている。

【0085】

V_ce－satを固定するチャネルの他の部分におけるドーピングを低下させることによって、全体的なチャネル抵抗が同じに保たれる。設計Bでは、第２のセクション６４と第１のセクション６１との間の中間セクション６３におけるピークドーピング濃度、およびI_satは、基準半導体デバイス９と比較してすでに低減されている。

【0086】

デバイスの破壊特性は、不均一なチャネルドーピングプロファイル６を有することによって影響を受けないままである。スイッチング損失E_offは、不均一なチャネルドーピングプロファイル６を有することによってほとんど影響を受けないままであり、設計A、B、およびCについてのシミュレーション結果を要約する以下のリストを、図８に示された異なるドーピングプロファイルと比較する。

【0087】

ソース領域２１に隣接する第１のセクション６４にドーピングピークを有する半導体デバイスの設計C：
－１５０AでのV_ce－sat：１．６６７V
－１０mAでのV_th：７．１２V
－E_off：１３．７６mJ
－I_sc：＝１００％
中間セクション６３にドーピングピークを有する例示的なパワー半導体デバイス１の設計B：
－１５０AでのV_ce－sat：１．６７６V
－１０mAでのV_th：７．１２V
－E_off：１３．５８mJ
－I_sc：＝設計CのI_scの約７３％
第１のセクション６１にドーピングピークを有する例示的なパワー半導体デバイス１の設計A：
－１５０AでのV_ce－sat：１．６８８V
－１０mAでのV_th：７．０８V
－E_off：１３．７２mJ
－I_sc：＝設計CのI_scの約６２％
例えば、チャネルの長さLは、いずれの場合も１μm～１０μmまたは１μm～５μmである。例示的なデバイス９、A、B、Cでは、チャネルの長さLは、いずれの場合も２．５μmであり、設計Aの第１のセクション６１は０．５μmの長さを有する。

【0088】

図１０のパワー半導体デバイス１の例示的な実施形態では、ドーピングプロファイル６は、ここでも１つの階段５３を有する。任意選択で、チャネル領域２２０は、例えば、成長中にドープされ得る第１の副層５１および第２の副層５２を用いて、例えば成長して生成されるので、この例示的な実施形態では実質的に遷移領域は存在しない。

【0089】

すべての他の例示的な実施形態では、ゲート電極３１を収容するトレンチは、ドリフト領域２３内に丸い端部を有する必要はないが、断面で見ると、長方形の形状、または他の形状でもあり得、図１０も比較されたい。

【0090】

パワー半導体デバイス１のすべての他の例示的な実施形態において可能であるように、半導体本体２に面するゲート絶縁体４の外側は、少なくともチャネル領域２２０に沿って平面状であり得る。

【0091】

その上、図１０のパワー半導体デバイス１は、IGBTではなく、MISFETまたはMOSFETであることが示されている。その結果、パワー半導体デバイス１は、コレクタ領域２６の代わりにドレイン領域２４を備える。したがって、ウェル領域２２から離れたドリフト領域２３の側にも、第１の導電型であるが、例えば、ドリフト領域２３よりも高い最大ドーピング濃度を有するドレイン領域２４が存在する。ドレイン領域２４には、ドレイン電極３３が存在する。

【0092】

もちろん、IGBTのパワー半導体デバイス１のすべてのゲート絶縁体の設計をMOSFETおよびMISFETのパワー半導体デバイス１に適用することができ、逆もまた同様である。

【0093】

そうでない場合、図２～図９に関して同じことが図１０にも当てはまる場合があり、逆もまた同様である。

【0094】

図１１によれば、ドーピングプロファイル６は、複数の階段５３、例えば、２つの階段５３を含む。例えば、ドリフト領域２３に近い第２の階段は、ソース領域２１に近い第１の階段よりも大きい。第１の階段は、第１のセクション６１の開始を画定することができる。

【0095】

オプションとして、不均一なチャネルドーピングプロファイル６は、ゲート絶縁体４の様々な厚さと組み合わせることができる。例えば、端部の外のチャネル領域に沿った第１のセクションでは、ゲート絶縁体４の厚さは、２０nm以上８０nm以下であるか、または４０nm以上８０nm以下である。

【0096】

すべての他の例示的な実施形態と同様に、これらの２つの考え、すなわち非対称の不均一なゲート絶縁体厚さおよび不均一なチャネルドーピングプロファイル６を有することは、互いに組み合わせることができる。この場合、ゲート絶縁体４は、第１のセクション６１において最も厚い場合がある。ゲート絶縁体６１の厚さは、ドーピング濃度N_Aと同じように増加してもよく、異なるように増加してもよい。したがって、本明細書に記載された不均一なチャネルドーピングプロファイル６の概略的な進行は、不均一なゲート絶縁体厚さにも適用することができ、不均一なチャネルドーピングプロファイル６および不均一なゲート絶縁体厚さの進行は、同じであってもよく、異なっていてもよい。

【0097】

代替または追加として、ドリフト領域２３に隣接するセクションでは、したがって第１のセクション６１では、前記厚さは、１２０nm以上２５０nm以下または１２０nm以上１８０nm以下であり得る。例えば、ゲート絶縁体４のこれら２つの厚さは、少なくとも１．５倍および／または多くとも５倍異なる。ゲート絶縁体厚さの飛躍位置Jは、例えば、第１のセクション６１内にある。例えば、前記位置Jは、ドーピングプロファイル６の２つの階段５３の間にある。

【0098】

そうでない場合、図２～図１０に関して同じことが図１１にも当てはまる場合があり、逆もまた同様である。

【0099】

図１２では、ドーピング濃度N_Aは階段状に形成されず、第１のセクション６１の開始時に連続的に変化することが示されている。ドーピング濃度N_Aが変化する遷移セクション６２は、例えば、長さLの少なくとも２％および／または多くとも１５％もしくは多くとも１０％もしくは多くとも５％になる。図１１と同様に、２つ以上のそのような遷移セクション６１が存在してもよい。

【0100】

そうでない場合、図２～図１１に関して同じことが図１２にも当てはまる場合があり、逆もまた同様である。

【0101】

図１３によれば、ドーピング濃度N_Aは単調に増加しない。したがって、ソース領域２１付近のより高いドーピング濃度N_Aへの小さい第１の階段および元のドーピング濃度N_Aに戻る小さい第２の階段が存在する可能性があり、ドリフト領域２３に隣接してより高い、最終的な最大ドーピング濃度N_Aへの大きい第３の階段が存在する。ドーピング濃度N_Aの小さいピークは、中間セクション６３に位置する場合がある。

【0102】

そうでない場合、図２～図１２に関して同じことが図１３にも当てはまる場合があり、逆もまた同様である。

【0103】

図１４の例示的な実施形態では、ドーピング濃度N_Aは、第２のセクション６４から第１のセクション６１まで直線状に連続して増加する。したがって、第１のセクション６１と第２のセクション６４との間に明確に画定された界面または分割線は必要でない。

【0104】

そうでない場合、図２～図１３に関して同じことが図１４にも当てはまる場合があり、逆もまた同様である。

【0105】

図１５によれば、パワー半導体デバイス１は平面設計であり、例えば、図２および図３のパワー半導体デバイス１のようなトレンチ設計ではない。したがって、上面２０は平面であり、ゲート絶縁体４およびゲート電極３１は上面２０に塗布される。その結果、ソース領域２１とドリフト領域２３との間の長さLは、上面２０と平行であり、上面２０に垂直な他の例示的な実施形態とは異なる。それに沿ってドーピング濃度N_Aが変化する方向xにも同じことが当てはまる。

【0106】

図１５では、ウェル領域２２は、横方向に、すなわち上面２０と平行にソース領域２１から突出し、ゲート絶縁体４の下に延在する。また、ソース領域２１は、ゲート絶縁体４の下に延在する場合があるが、それほどではない。

【0107】

ドーピングプロファイル６の上述された異なる設計はすべて、MISFETまたはMOSFETの場合ならびにIGBTの場合の両方とも、図１５の平面概念に同様に適用することができる。したがって、図２～図１３に関して同じことが図１４にも当てはまる場合がある。

【0108】

その上、図１６では、ゲート絶縁体４が構成される、任意選択で存在する少なくとも２つの異なる材料８１、８２に起因するゲート絶縁体４の不均一なチャネルドーピングプロファイルだけでなく、不均一なゲート絶縁体厚さプロファイルおよび不均一なゲート誘電率プロファイルも存在することが示されている。すなわち、ゲート絶縁体４の厚さは、チャネル領域２２０に沿って変化する。

【0109】

例えば、少なくとも２つの異なる材料８１、８２に起因するチャネル領域２２０に沿った比誘電率の差は、少なくとも２．０であるか、または少なくとも３．０であるか、または少なくとも３．５である。代替または追加として、前記差は多くとも５０であるか、または多くとも２５である。それぞれの比誘電率を比較するとき、室温、すなわち３００K、および多くとも１kHzの変動電界の周波数でのそれぞれの材料のテキストブック値が使用される場合がある。

【0110】

例えば、第１のセクション６１内の第１の材料８１の厚さは、第２のセクション６４内の第２の材料８２の厚さを超えており、逆もまた同様である。例えば、第１の材料８１と第２の材料８２との間の厚さの差は、チャネル領域２２０に沿ったゲート絶縁体４の最大厚さの少なくとも２０％または少なくとも４０％である。不均一なゲート絶縁体厚さプロファイルおよび均一なゲート誘電率プロファイルのみが存在する場合、ゲート絶縁体４は単一の材料製であり得る。

【0111】

例えば、第２のセクション６４内のゲート絶縁体４の厚さは、５０nm以上１００nm以下であり、かつ／または、第１のセクション６１内のゲート絶縁体４の厚さは、１００nm以上２４０nm以下である。しかしながら、図１６に示された以外に、第１のセクション６１内のゲート絶縁体４の厚さは、代替的に第２のセクション６４内よりも小さい可能性があり、最大厚さが代わりに第２のセクション６４内に存在する可能性がある。

【0112】

したがって、第１のセクション６１と第２のセクション６４との間の界面で不均一なゲートチャネルドーピングプロファイル６に階段が存在する、図１６の挿入図参照。

【0113】

不均一なゲート誘電率プロファイルおよび／または不均一なゲート絶縁体厚さプロファイルに加えて、またはその代わりに、不均一なゲート電極仕事関数プロファイル７２が存在する可能性がある。したがって、ゲート電極３１は、ソース領域２１に隣接する第１のゲート材料８４と、ドレイン領域２３に隣接する第２のゲート材料８５とを含むことができる。ゲート材料８４、８５は、ゲート絶縁体４の材料８１、８２が変化する場所で変化する場合がある。したがって、ソース領域２１から離れた第１のセクション６１内のゲート電極３１の仕事関数Φ_mは、pドープウェル領域２２を有するデバイス１の場合最大であり、nドープウェル領域２２を有するデバイス１の場合最小である。

【0114】

例えば、チャネル領域２２０に沿ったゲート電極の仕事関数差は、少なくとも０．７eVであるか、または少なくとも１．０eVであるか、または少なくとも１．１eVである。これは、例えば、ゲート電極３１がポリシリコンに基づくときに当てはまる。低い仕事関数のためのLi、Zn、Hfのような金属、または高い仕事関数のためのPt、Pd、もしくはAuのような金属も考慮される場合、仕事関数差は、少なくとも１．３eVまたは少なくとも１．４eVであり得る。例えば、仕事関数差は、多くとも２．０eVまたは多くとも１．５eVである。

【0115】

例えば、第２のゲート材料８５は、約５．２２eVの仕事関数Φ_mを有するp^＋ドープポリシリコンである。例えば、第１のゲート材料８４は、約４．１eVの仕事関数Φ_mを有するn^＋ドープポリシリコンである。シリコンをベースとしているが、これらの第１のゲート材料８４および第２の材料８５は、異なるゲート電極金属と呼ばれる場合がある。

【0116】

不均一なゲート絶縁体厚さプロファイル、不均一なゲート絶縁体誘電率プロファイル、および不均一なゲート絶縁体厚さプロファイルのうちのそのような少なくとも１つも、すべての他の例示的な実施形態に類似的に存在する可能性がある。

【0117】

そうでない場合、図２～図１５に関して同じことが図１６にも当てはまる場合があり、逆もまた同様である。

【0118】

図に示された構成要素は、特に指示のない限り、例示的に指定された順序で直接重なって続く。図の中で接触していない構成要素は、例示的に互いに離間している。線が互いに平行に引かれている場合、対応する表面は互いに平行に向けられる場合がある。同様に、特に指示のない限り、描かれた構成要素の互いに対する位置は、図面内で正確に再現される。

【0119】

本明細書に記載されたパワー半導体デバイスは、例示的な実施形態に基づく説明によって限定されない。むしろ、この特徴またはこの組合せ自体が特許請求の範囲または例示的な実施形態において明示的に指定されていない場合でも、パワー半導体デバイスは、任意の新しい特徴、および特許請求の範囲における特徴の任意の組合せを含む特徴の任意の組合せも包含する。

【0120】

本特許出願は、欧州特許出願第２１１８６１１４．１号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

【符号の説明】

【0121】

参照符号のリスト
１ パワー半導体デバイス
２ 半導体本体
２０ 上面
２１ ソース領域
２２ ウェル領域
２２０ チャネル領域
２３ ドリフト領域
２４ ドレイン領域
２５ プラグ
２６ コレクタ領域
２７ 強化層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
３４ コレクタ電極
４ ゲート絶縁体
５１ チャネル領域の第１の副層
５２ チャネル領域の第２の副層
５３ ドーピング濃度の階段
６ 不均一なチャネルドーピングプロファイル
６１ 第１のセクション
６２ 遷移セクション
６３ 中間セクション
６４ 第２のセクション
６９ 均一な基準ドーピングプロファイル
７２ 不均一なゲート電極仕事関数プロファイル
８１ 第１の材料
８２ 第２の材料
８４ 第１のゲート材料
８５ 第２のゲート材料
９ 基準半導体デバイス
A 第１の例示的なパワー半導体デバイス
B 第２の例示的なパワー半導体デバイス
C 第３の例示的なパワー半導体デバイス
J ゲート絶縁体厚さの飛躍位置
I_sat 飽和電流
L ゲート絶縁体に沿ったチャネル領域の長さ
N_A ドーピング濃度
V_th 閾値電圧
x チャネル領域に沿った長さ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【国際調査報告】