(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-12
(54)【発明の名称】パワー半導体デバイスおよび製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240705BHJP
H01L 29/739 20060101ALI20240705BHJP
【ＦＩ】
H01L29/78 652E
H01L29/78 653A
H01L29/78 655A
H01L29/78 652J
H01L29/78 652K
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024502167
(86)(22)【出願日】2022-07-13
(85)【翻訳文提出日】2024-03-13
(86)【国際出願番号】 EP2022069644
(87)【国際公開番号】W WO2023285555
(87)【国際公開日】2023-01-19
(31)【優先権主張番号】21186132.3
(32)【優先日】2021-07-16
(33)【優先権主張国・地域又は機関】EP
(81)【指定国・地域】
(71)【出願人】
【識別番号】523380173
【氏名又は名称】ヒタチ・エナジー・リミテッド
【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】グプタ，ガウラブ
(72)【発明者】
【氏名】デ－ミキエリス，ルカ
(72)【発明者】
【氏名】ビターレ，ボルフガング・アマデウス
(57)【要約】
少なくとも１つの実施形態では、パワー半導体デバイス（１）は、
－第１の導電型のソース領域（２１）および第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）であって、ウェル領域（２２）がソース領域（２１）から直接始まるチャネル領域（２２０）を含む、半導体本体（２）と、
－半導体本体（２）とゲート電極（３１）との間に直接あるゲート絶縁体（４）とを備え、
ゲート絶縁体（４）は、ゲート絶縁体（４）の比誘電率（εox）がソース領域（２１）から離れたチャネル領域（２２０）の第１のセクション（６１）において最も低くなるように、チャネル領域（２２０）に沿って不均一なゲート誘電率プロファイルを有する。
－第１の導電型のソース領域（２１）および第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）であって、ウェル領域（２２）がソース領域（２１）から直接始まるチャネル領域（２２０）を含む、半導体本体（２）と、
－半導体本体（２）とゲート電極（３１）との間に直接あるゲート絶縁体（４）とを備え、
ゲート絶縁体（４）は、ゲート絶縁体（４）の比誘電率（εox）がソース領域（２１）から離れたチャネル領域（２２０）の第１のセクション（６１）において最も低くなるように、チャネル領域（２２０）に沿って不均一なゲート誘電率プロファイルを有する。
【特許請求の範囲】
【請求項1】
－第１の導電型のソース領域（２１）および前記第１の導電型とは異なる第２の導電型のウェル領域（２２）を有する半導体本体（２）であって、前記ウェル領域（２２）が前記ソース領域（２１）から直接始まるチャネル領域（２２０）を含む、半導体本体（２）と、－前記半導体本体（２）とゲート電極（３１）との間に直接あるゲート絶縁体（４）と
を備える、パワー半導体デバイス（１）であって、
前記ゲート絶縁体（４）が、前記ゲート絶縁体（４）の比誘電率（εox）が前記ソース領域（２１）から離れた前記チャネル領域（２２０）の第１のセクション（６１）において最も低くなるように、前記チャネル領域（２２０）に沿って不均一なゲート誘電率プロファイルを有し、
以下の
－前記チャネル領域（２２０）が、前記ゲート絶縁体（４）に沿って不均一なチャネルドーピングプロファイル（７１）を有するか、
－前記ゲート電極（３）の閾値電圧（Vth）が第１の部分（４４）において最も高くなるように、前記ゲート電極（３１）が前記チャネル領域（２２０）に沿って不均一なゲート電極仕事関数プロファイル（７２）を有するか、または
－前記ゲート絶縁体（４）が、前記チャネル領域（２２０）に沿って不均一な厚さを有し、その結果、前記チャネル領域（２２０）に沿って、前記ゲート絶縁体（４）が、前記ソース領域（２１）から離れた前記第１のセクション（６１）において最も厚い
のうちの少なくとも１つが当てはまる、
パワー半導体デバイス（１）。
【請求項2】
前記チャネル領域（２２０）に沿った前記比誘電率（εox）の差が少なくとも２．０であり、前記半導体本体（２）が、前記ソース領域（２１）から離れた前記ウェル領域（２２）の側に直接前記第１の導電型の強化層（２７）をさらに備える、
先行する請求項に記載のパワー半導体デバイス（１）。
【請求項3】
以下の－前記第１のセクション（６１）の長さが、前記ゲート絶縁体（４）に沿った前記チャネル領域（２２０）の全長（L）の少なくとも１０％および多くとも４０％であり、
－前記ゲート絶縁体（４）の前記厚さが、前記チャネル領域（２２０）全体にわたって一定である
のうちの少なくとも１つが当てはまる、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項4】
前記ゲート絶縁体（４）の前記厚さが、前記チャネル領域（２２０）に沿って変化する、請求項１または２に記載のパワー半導体デバイス（１）。
【請求項5】
前記ゲート絶縁体（４）が、第１の材料（８１）および第２の材料（８２）を含み、前記第２の材料（８２）が前記第１の材料（８１）に塗布され、前記ゲート絶縁体（４）の全体的な厚さが、前記チャネル領域（２２０）全体にわたって一定のままである、請求項１～３のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項6】
前記第１の材料（８１）および前記第２の材料（８２）の前記厚さが直線的に変化する、先行する請求項に記載のパワー半導体デバイス（１）。
【請求項7】
前記チャネル領域（２２０）に沿った前記ゲート絶縁体（４）の前記不均一なゲート誘電率プロファイルが、前記チャネル領域（２２０）に沿った前記ゲート絶縁体（４）の前記比誘電率（εox）に少なくとも１つの階段（４３）が存在するように階段状に変化する、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項8】
前記ゲート絶縁体（４）が、前記チャネル領域（２２０）に沿って見ると、前記ソース領域（２１）の隣に位置する第２のセクション（６２）を有し、前記ゲート絶縁体（４）の前記比誘電率（εox）が、前記第１のセクション（６１）において特定の第１の値を有し、前記第２のセクション（６２）において特定の第２の値を有する、
先行する請求項に記載のパワー半導体デバイス（１）。
【請求項9】
前記チャネル領域（２２０）に垂直に、前記比誘電率（εox）が前記ゲート絶縁体（４）内で変化する、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項10】
前記ゲート電極（３１）に面する前記ゲート絶縁体（４）の内側（４３）が、前記チャネル領域（２２０）に沿って平面状である、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項11】
前記半導体本体（２）に面する前記ゲート絶縁体（４）の外側（４２）が、前記チャネル領域（２２０）に沿って平面状である、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項12】
前記チャネル領域（２２０）に沿った前記ゲート電極（３１）の仕事関数差が、少なくとも１．０eVである、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項13】
前記ゲート絶縁体（４）に沿って、前記チャネル領域（２２０）の最小ドーピング濃度が、前記チャネル領域（２２０）の最大ドーピング濃度の多くとも５０％である、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項14】
前記ゲート電極（３１）が、前記半導体本体（２）内に前記ウェル領域（２２）を貫通して形成されたトレンチ内に少なくとも部分的に配置される、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項15】
前記ゲート電極（３１）および前記ゲート絶縁体（４）が、前記半導体本体（２）の平坦な上面（２０）に配置される、請求項１～１３のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項16】
前記不均一なゲート誘電率プロファイル、ならびに前記不均一な厚さプロファイル、前記不均一なチャネルドーピングプロファイル、および前記不均一なゲート誘電率プロファイルのうちの少なくとも１つが少なくとも１つの階段を有し、前記不均一なゲート誘電率プロファイル、ならびに前記不均一な厚さプロファイル、前記不均一なチャネルドーピングプロファイル、および前記不均一なゲート誘電率プロファイルのうちの少なくとも１つにおける前記階段が、前記チャネル領域（２２０）に沿って同じ位置に位置する、
先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項17】
前記不均一なゲート誘電率プロファイル、ならびに前記不均一な厚さプロファイル、前記不均一なチャネルドーピングプロファイル、および前記不均一なゲート誘電率プロファイルのうちの少なくとも１つが少なくとも１つの階段を有し、前記不均一なゲート誘電率プロファイル、ならびに前記不均一な厚さプロファイル、前記不均一なチャネルドーピングプロファイル、および前記不均一なゲート誘電率プロファイルのうちの少なくとも１つにおける前記階段が、前記チャネル領域（２２０）に沿って異なる位置に位置するか、または
前記不均一な仕事関数プロファイル、前記不均一な厚さプロファイル、前記不均一なチャネルドーピングプロファイル、もしくは前記不均一なゲート誘電率プロファイルのうちの少なくとも２つが異なる形状である、
請求項１～１５のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項18】
－前記ソース領域（２１）が、前記ゲート絶縁体（４）および前記チャネル領域（２２０）と直接接触し、－前記半導体本体（２）が、前記ゲート絶縁体（４）と直接接触し、前記チャネル領域（２２０）に直接位置する、第１の導電型のドリフト領域（２３）をさらに備え、
－前記パワー半導体デバイス（１）が、金属－絶縁体－半導体電界効果トランジスタ、MISFET、金属－酸化物－半導体電界効果トランジスタ、MOSFET、絶縁ゲートバイポーラトランジスタ、IGBT、または逆導通絶縁ゲートバイポーラトランジスタ、RC－IGBTである、
先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。
【請求項19】
先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）を製造するための方法であって、－半導体基板を設けることと、
－前記半導体基板上に少なくとも１つの半導体層をエピタキシャル成長させることと
を含む、方法。
【請求項20】
請求項１８に記載のパワー半導体デバイス（１）が製造され、前記半導体基板が、前記ドリフト領域（２３）の少なくとも一部を含み、
前記少なくとも１つのエピタキシャル成長半導体層が、前記ウェル領域（２２）および前記ソース領域（２１）を含む、
先行する請求項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
明細書
パワー半導体デバイスが提供される。さらに、そのようなパワー半導体デバイスのための製造方法が提供される。
パワー半導体デバイスが提供される。さらに、そのようなパワー半導体デバイスのための製造方法が提供される。
【背景技術】
【0002】
文献米国特許第６２２５６６９Ｂ１号は、不均一なゲート／誘電体電界効果トランジスタに言及している。
【0003】
文献米国特許第６５０３７８６Ｂ２号は、線形動作能力を向上させるための非対称チャネル構造を有するパワーMOSデバイスに言及している。
【0004】
文献米国特許出願公開第２０１６／００６４５５０Ａ１号は、パワーデバイスに言及している。
【0005】
中国特許出願公開第１０９０８７９５１号、米国特許出願公開第２０１５／０２１４３６２Ａ１号、米国特許出願公開第２０１６／０１０４７９４Ａ１号、およびTHE EUROPEAN PHYSICAL JOURNAL APPLIED PHYSICS、第２８巻、第３号、２００４年１２月１日、ページ２６５～２９１のJ．Robertson、「High dielectric constant oxides」は、電子デバイスに言及している。
【発明の概要】
【課題を解決するための手段】
【0006】
本開示の実施形態は、改善された電気的挙動を示すパワー半導体デバイスに関する。
この目的は、とりわけ、独立請求項に定義されたパワー半導体デバイスおよびそのようなパワー半導体デバイスのための製造方法によって実現される。例示的なさらなる発展形態は、従属請求項の主題を構成する。
この目的は、とりわけ、独立請求項に定義されたパワー半導体デバイスおよびそのようなパワー半導体デバイスのための製造方法によって実現される。例示的なさらなる発展形態は、従属請求項の主題を構成する。
【0007】
少なくとも１つの実施形態では、パワー半導体デバイスは、
－第１の導電型のソース領域および第１の導電型とは異なる第２の導電型のウェル領域を有する半導体本体であって、ウェル領域がソース領域から直接始まるチャネル領域を含む、半導体本体と、
－半導体本体とゲート電極との間に直接あるゲート絶縁体と
を備え、
ゲート絶縁体は、ゲート絶縁体の比誘電率がソース領域から離れたチャネル領域の第１のセクションにおいて最も低くなるように、チャネル領域に沿って不均一なゲート誘電率プロファイルを有する。
－第１の導電型のソース領域および第１の導電型とは異なる第２の導電型のウェル領域を有する半導体本体であって、ウェル領域がソース領域から直接始まるチャネル領域を含む、半導体本体と、
－半導体本体とゲート電極との間に直接あるゲート絶縁体と
を備え、
ゲート絶縁体は、ゲート絶縁体の比誘電率がソース領域から離れたチャネル領域の第１のセクションにおいて最も低くなるように、チャネル領域に沿って不均一なゲート誘電率プロファイルを有する。
【0008】
例えば、ゲート絶縁体は、異なる比誘電率を有する少なくとも２つの異なる材料からなり、比誘電率がより小さい材料は、第１のセクションに位置するか、または第１のセクションに主に位置する。
【0009】
したがって、ソース領域から離れたチャネル領域の第１のセクション内で閾値電圧Vthが最も高くなるようにすることができる。
【0010】
ゲート電極は、ゲート絶縁体によって半導体本体から絶縁されている。
例えば、少なくとも１つのソース領域は、割り当てられたゲート絶縁体と直接接触し、かつ／または割り当てられたチャネル領域に直接存在する。第１の導電型は、例えばn導電型であり、したがって、少なくとも１つのソース領域はnドープされる。
例えば、少なくとも１つのソース領域は、割り当てられたゲート絶縁体と直接接触し、かつ／または割り当てられたチャネル領域に直接存在する。第１の導電型は、例えばn導電型であり、したがって、少なくとも１つのソース領域はnドープされる。
【0011】
少なくとも１つのウェル領域、その結果少なくとも１つのチャネル領域は、第１の導電型とは異なる第２の導電型である。第２の導電型は、例えばp導電型であり、したがって、少なくとも１つのチャネル領域はpドープされる。少なくとも１つのウェル領域および／または少なくとも１つのチャネル領域の最大ドーピング濃度は、少なくとも１つのソース領域の最大ドーピング濃度よりも低いことが可能である。
【0012】
少なくとも１つの実施形態によれば、半導体本体は、第１の導電型であり得るドリフト領域もさらに備える。例えば、ドリフト領域は、ゲート絶縁体と直接接触し、かつ／またはチャネル領域に直接存在する。ドリフト領域は、例えば、半導体本体の上面に垂直な方向で、半導体本体のチャネル領域とドレイン領域またはコレクタ領域との間に位置する場合がある。例えば、オプションのトレンチは、ドリフト領域内で終端することができる。
【0013】
オプションとして、半導体本体は強化層を備えることができる。例えば、強化層は、ウェル領域とドリフト領域との間に直接位置し、ドリフト領域よりも高い最大ドーピング濃度を有する場合がある。強化層も、第１の導電型であり得る。強化層は、正孔阻止層として機能することができ、すなわち、Eoffを過度に増加させることなく、ソース側近くのプラズマ濃度を高め、改善されたVce－satをもたらす。さらに、強化層はまた、チャネル領域の長さを制御するのに役立ち、製造プロセスに起因するばらつきを最小化する。例えば、強化層の厚さは、少なくとも１μmおよび／または多くとも５μmである。
【0014】
少なくとも１つの実施形態によれば、パワー半導体デバイスは、金属－絶縁体－半導体電界効果トランジスタ、MISFET、金属－酸化物－半導体電界効果トランジスタ、MOSFET、または絶縁ゲートバイポーラトランジスタ、IGBTもしくは逆導通絶縁ゲートバイポーラトランジスタ、RC－IGBTである。
【0015】
少なくとも１つの実施形態によれば、ウェル領域は、半導体本体の上面からドリフト領域まで延在する。チャネル領域はウェル領域の一部であり、同じドーピング濃度を有することができる。動作中、電子は、ゲート絶縁体に沿ってソース領域からドリフト領域までチャネル領域内を流れる。チャネル領域は、ゲート絶縁体とウェル領域との間の界面に垂直な方向に、例えばナノメートルの範囲で、例示的に１nm～５０nmの厚さを有する。
【0016】
例えば、半導体本体は、シリコン、略してSi製である。しかしながら、半導体本体は、代替として、SiC、Ga２O３、またはGaNのようなワイドバンドギャップ半導体材料製であり得る。
【0017】
例えば、チャネル領域に沿った比誘電率の差は、少なくとも２．０であるか、または少なくとも３．０であるか、または少なくとも３．５である。代替または追加として、前記差は多くとも５０であるか、または多くとも２５である。それぞれの比誘電率を比較するとき、室温、すなわち３００K、および多くとも１kHzの変動電界の周波数でのそれぞれの材料のテキストブック値が使用される場合がある。ここで、および以下では、「チャネル領域に沿って」という用語は、パワー半導体デバイスの意図された使用におけるチャネル領域内の電流の方向を指す場合がある。
【0018】
ゲート絶縁体は、酸化物であり得る絶縁材料の任意の組合せから作られる。例えば、ゲート絶縁体は、以下の材料：SiO２、Si３N４、Al２O３、Y２O３、ZrO２、HfO２、La２O３、Ta２O５、TiO２のうちの少なくとも１つまたは少なくとも２つを含む場合がある。したがって、ゲート絶縁体はゲート酸化物と呼ばれる場合もある。
【0019】
例えば、ゲート絶縁体は、high－k材料を含む。high－k材料は、約３．９である酸化シリコンの比誘電率よりも大きい比誘電率を有する材料である。また、ゲート絶縁体は、酸化シリコンの比誘電率よりも小さい、すなわち３．９よりも小さい比誘電率を有するlow－k材料を含む場合がある。例えば、ゲート絶縁体は、low－k材料だけでなくhigh－k材料を含む。
【0020】
少なくとも１つの実施形態によれば、パワー半導体デバイスはパワーデバイスである。例えば、パワー半導体デバイスは、少なくとも０．２kVまたは少なくとも０．６kVまたは少なくとも１．２kVの最大電圧向けに構成される。
【0021】
パワー半導体デバイスは、例えば、ハイブリッド自動車またはプラグイン電気自動車において、バッテリまたは燃料電池からの直流電流を電動機用の交流電流に変換する車両内のパワーモジュール向けである。その上、パワー半導体デバイスは、例えば自動車のような車両内のヒューズであり得る。
【0022】
簡略化のために、以下では、ただ１つのチャネル領域および割り当てられた構成要素が言及される。複数のチャネル領域および割り当てられた構成要素が存在する場合、以下に記載される特徴は、ただ１つ、複数、またはすべてのチャネル領域および割り当てられた構成要素に当てはまる場合がある。
【0023】
少なくとも１つの実施形態によれば、ゲート絶縁体は、第１のセクション内の第１の材料と、ソース領域に隣接する第２のセクション内の第２の材料とを含む。第１の材料は、第２の材料よりも小さい比誘電率を有する。
【0024】
ゲート絶縁体は、第１のセクションおよび第２のセクションから構成されることが可能である。そうでない場合、チャネル領域に沿って見ると、第１のセクションと第２のセクションとの間に位置する中間セクションのような少なくとも１つの追加のセクションが存在する可能性がある。少なくとも１つの追加のセクションが存在する場合、第１の材料および第２の材料の比誘電率とは異なる比誘電率を有する少なくとも１つの追加の材料が存在する可能性がある。
【0025】
少なくとも１つの実施形態によれば、第１のセクションの長さは、ゲート絶縁体に沿ったチャネル領域の全長の少なくとも５％であるか、または少なくとも１０％であるか、または少なくとも１５％である。代替または追加として、前記長さは、前記全長の多くとも４０％であるか、または多くとも３０％であるか、または多くとも２５％である。存在する場合、少なくとも１つの追加のセクションに同じことが当てはまる場合がある。
【0026】
少なくとも１つの実施形態によれば、ゲート絶縁体は、チャネル領域に沿って均一な厚さプロファイルを有する。言い換えれば、ゲート絶縁体の厚さは、チャネル領域全体にわたって一定である。
【0027】
少なくとも１つの実施形態によれば、ゲート絶縁体は、チャネル領域に沿って不均一なゲート絶縁体厚さプロファイルを有する。言い換えれば、ゲート絶縁体の厚さは、チャネル領域に沿って変化する。前記厚さのばらつきは、連続的または非連続的、すなわち階段状であり得る。例えば、チャネル領域に沿って、ゲート絶縁体は第１のセクションで最も厚く、その結果、第２のセクションで最も薄くなり得る。
【0028】
少なくとも１つの実施形態によれば、チャネル領域は、ゲート絶縁体に沿って不均一なチャネルドーピングプロファイルを有する。例えば、チャネル領域内のドーピング濃度NAは、第１のセクションで最も大きく、その結果、第２のセクションで最も小さくなり得る。例えば、チャネル領域内のドーピング濃度NAは、少なくとも０．５μmまたは少なくとも１．５μmの半導体本体の上面からの深さにおいて最大である。前記最大ドーピング濃度NAはまた、ゲート絶縁体に沿って見ると、ソース領域から少なくとも０．５μmまたは少なくとも１．５μmの距離にあり得る。前記最大値は、ウェル領域内に位置する場合がある。したがって、前記最大値は、イオン注入ではなくエピタキシャル成長によって実現される。
【0029】
少なくとも１つの実施形態によれば、ゲート電極は、ゲート電極の閾値電圧が第１のセクションにおいて最も高くなるように、チャネル領域に沿って不均一なゲート電極仕事関数プロファイルを有する。したがって、ソース領域から離れた第１のセクション内のゲート電極の仕事関数Φmは、p型ドープウェル領域、したがってp型ドープチャネル領域を有するデバイスの場合最大であり、n型ドープウェル領域、したがってn型ドープチャネル領域を有するデバイスの場合最小である。
【0030】
少なくとも１つの実施形態によれば、チャネル領域に沿ったゲート電極の仕事関数差は、少なくとも０．７eVであるか、または少なくとも１．０eVであるか、または少なくとも１．１eVである。これは、例えば、ゲート電極がポリシリコンに基づくときに当てはまる。低い仕事関数のためのLi、Zn、Hfのような金属、または高い仕事関数のためのPt、Pd、もしくはAuのような金属も考慮される場合、仕事関数差は、少なくとも１．３eVまたは少なくとも１．４eVであり得る。例えば、仕事関数差は、多くとも２．０eVまたは多くとも１．５eVである。
【0031】
例えば、ゲート電極は、第１のセクション内の第１のゲート材料と、第２のセクション内の第２のゲート材料とを含む。第１のゲート材料は、pドープウェル領域２２を有するデバイス１の場合は第２のゲート材料よりも高い仕事関数Φmを有し、nドープウェル領域２２を有するデバイス１の場合はその逆である。
【0032】
少なくとも１つの実施形態によれば、ゲート絶縁体の厚さは、チャネル領域に沿って著しく変化する。これは、例えば、ゲート絶縁体の最小厚さが、ゲート絶縁体の最大厚さの多くとも７０％、または多くとも５０％であることを意味する。この点において、チャネル領域に沿ったゲート絶縁体のみが関係があり得る。
【0033】
少なくとも１つの実施形態によれば、ゲート絶縁体に沿って、チャネル領域の最小ドーピング濃度は、チャネル領域の最大ドーピング濃度の多くとも５０％であるか、または多くとも２０％であるか、または多くとも１０％である。
【0034】
少なくとも１つの実施形態によれば、不均一なゲート誘電率プロファイル、ならびに不均一なゲート絶縁体厚さプロファイル、不均一なチャネルドーピングプロファイル、および不均一なゲート電極仕事関数プロファイルのうちの少なくとも１つが存在する。したがって、ゲート絶縁体の比誘電率、ならびにゲート電極の仕事関数Φm、ゲート絶縁体の厚さ、およびチャネル領域内のドーピング濃度NAは、チャネル領域に沿って変化する場合がある。
【0035】
少なくとも１つの実施形態によれば、不均一なゲート誘電率プロファイル、不均一なゲート絶縁体厚さプロファイル、不均一なチャネルドーピングプロファイル、および不均一なゲート電極仕事関数プロファイルのうちの少なくとも１つは、連続的に階段なしで延びる。したがって、少なくとも１つのそれぞれのプロファイルは、微分可能関数によって表されてもよい。
【0036】
少なくとも１つの実施形態によれば、不均一なゲート誘電率プロファイル、不均一なゲート絶縁体厚さプロファイル、不均一なチャネルドーピングプロファイル、および不均一なゲート電極仕事関数プロファイルのうちの少なくとも１つは、階段状に延びる。したがって、少なくとも１つのそれぞれのプロファイルは、１つまたは複数の階段を含み、微分可能関数によって表されなくてもよい。
【0037】
階段状および連続的なプロファイルの任意の組合せを使用することができる。例えば、階段状で不均一なゲート誘電率プロファイルが、階段状で不均一なゲート絶縁体厚さプロファイル、連続的で不均一なチャネルドーピングプロファイル、および階段状で不均一なゲート電極仕事関数プロファイルのうちの少なくとも１つと組み合わされることが可能である。
【0038】
少なくとも１つの実施形態によれば、不均一なゲート誘電率プロファイル、ならびに不均一なゲート電極仕事関数プロファイル、不均一なゲート絶縁体厚さプロファイル、および不均一なチャネルドーピングプロファイルのうちの少なくとも１つは、同じように延びる。例えば、不均一なゲート誘電率プロファイル内の少なくとも１つの階段、ならびに不均一なゲート電極仕事関数プロファイル、不均一なゲート絶縁体厚さプロファイル、および不均一なチャネルドーピングプロファイルのうちの少なくとも１つの中の少なくとも１つの階段は、チャネル領域に沿った同じ位置にある。
【0039】
少なくとも１つの実施形態によれば、ゲート電極は、半導体本体内に形成された少なくとも１つのトレンチ内に部分的または完全に配置される。少なくとも１つのトレンチ、したがって割り当てられたゲート電極は、例えば、半導体本体の上面から離れる方向に、ウェル領域を通ってドリフト領域内に延在する。その結果、ゲート絶縁体も、割り当てられたトレンチ内に部分的または完全に位置する。したがって、パワー半導体デバイスは、トレンチベースのデバイスであり得る。
【0040】
そうでない場合、ゲート電極およびゲート絶縁体は、半導体本体の上面に塗布される。したがって、上面は平面であり得る。
【0041】
少なくとも１つの実施形態によれば、パワー半導体デバイスは、例えば、コレクタ－エミッタ飽和電圧Vce－sat、したがってオン状態損失が影響を受けないままであり得る間に、飽和電流および短絡電流の両方が減少するように構成される。これは、不均一なゲート誘電率プロファイル、不均一なゲート電極仕事関数プロファイル、不均一なゲート絶縁体厚さプロファイル、および不均一なチャネルドーピングプロファイルのうちの少なくとも１つによって任意選択的にサポートされ、同様に設定されるが均一なゲート誘電率プロファイルを有する基準半導体デバイス、ならびに任意選択的にゲート絶縁体に沿った均一なゲート電極仕事関数プロファイル、均一なゲート絶縁体厚さプロファイル、および均一なチャネルドーピングプロファイルのうちの少なくとも１つと比較される、不均一なゲート誘電率プロファイルのために真であり得る。
【0042】
パワー半導体デバイスを製造するための方法がさらに提供される。方法によって、上述された実施形態の少なくとも１つに関連して示されたように、パワー半導体デバイスが製造される。したがって、パワー半導体デバイスの特徴も方法について開示され、逆もまた同様である。
【0043】
少なくとも１つの実施形態では、パワー半導体デバイスを製造するための方法は、以下のステップを、特に記載された順序で含む。
－半導体基板を設けること、
－半導体基板上に少なくとも１つの半導体層をエピタキシャル成長させること。
－半導体基板を設けること、
－半導体基板上に少なくとも１つの半導体層をエピタキシャル成長させること。
【0044】
例えば、半導体基板は、ドリフト領域の少なくとも一部を備える。
例えば、少なくとも１つのエピタキシャル成長半導体層は、ウェル領域およびソース領域を備える。
例えば、少なくとも１つのエピタキシャル成長半導体層は、ウェル領域およびソース領域を備える。
【0045】
パワー半導体デバイスおよび製造方法は、図面を参照して例示的な実施形態によって、以下でより詳細に説明される。個々の図の中の同じ要素は、同じ参照番号で示されている。しかしながら、要素間の関係は縮尺通りには示されず、むしろ個々の要素は、理解を助けるために誇張して大きく示されている場合がある。
【図面の簡単な説明】
【0046】
【図1】基準半導体デバイスの概略断面図である。
【図2】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【図5】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。
【図6】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。
【図7】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。
【図8】本明細書に記載されたパワー半導体デバイスおよび基準半導体デバイスの電気データの概略図である。
【図9】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【図10】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【図11】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【図12】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【図13】本明細書に記載されたパワー半導体デバイスの例示的な実施形態の概略断面図である。
【発明を実施するための形態】
【0047】
図１は、ウェル領域２２に含まれるチャネル領域２２０内のゲート絶縁体４のゲート誘電率プロファイルを除き、本明細書に記載されたパワー半導体デバイス１の例示的な実施形態に対応する基準半導体デバイス９を示す。パワー半導体デバイス１と同様に、基準半導体デバイス９は、例えばSi製である半導体本体２を備える。
【0048】
半導体本体２はまた、半導体本体２の上面２０にソース領域２１を備える。トレンチは、ウェル領域２２およびソース領域２１の両方を貫通する。ソース領域２１は、n導電性のような第１の導電型であり、ウェル領域２２、その結果、ウェル領域２２によって含まれるチャネル領域２２０は、p導電性のような第２の異なる導電型である。トレンチ内には、電気絶縁ゲート絶縁体４によって半導体本体２から分離されたゲート電極３１が存在する。トレンチ、したがってゲート電極３１は、半導体本体２のドリフト領域２３内で終端する。ドリフト領域２３も第１の導電型である。
【0049】
基準半導体デバイス９内で、ゲート絶縁体４はただ１つの材料からなり、その結果、ウェル領域２２に面するゲート絶縁体４の領域において、チャネル領域２２０全体にわたって一定の比誘電率εoxを有する。すなわち、ソース領域２１から離れてドリフト領域２３に向かうチャネル領域２２０の長さ方向xに沿って、均一なゲート誘電率プロファイルが存在する。
【0050】
例えば、ゲート絶縁体４に隣接して、ソース領域２１とチャネル領域２２０が直接接する場所、x＝０である。例えば、ゲート絶縁体４に隣接して、チャネル領域２２０とドリフト領域２３が直接接する場所、x＝Lである。すなわち、Lはチャネル領域２２０のチャネル長に相当する。チャネル領域２２０の形状は非常に概略的に描かれているにすぎないことに留意されたい。
【0051】
例えば、xは、半導体層本体２の上面２０に対して垂直に延びる。したがって、長さLは、ゲート絶縁体４において直接ソース領域２１とドリフト領域２３との間の距離に相当する場合がある。したがって、長さLは、第１の導電型の層、すなわちソース領域２１とドリフト領域２３との間の第２の導電型の層の長さとして定義される場合がある。オプションとして、ドリフト領域２３は、図示されていないデバイスの裏面に向かってより低いドーピング濃度の層を備える場合がある。xは、基準半導体デバイス９の意図された使用における電流方向と見なされてもよい。
【0052】
図２および図３に示されたパワー半導体デバイス１の例示的な実施形態によれば、ゲート絶縁体４は、第１の材料８１と第２の材料８２とを含む。長さ方向xに沿って、第１の材料８１は第２の材料８２に直接続く。その結果、ゲート絶縁体４は、チャネル領域２２０に沿って不均一なゲート誘電率プロファイルを有する。
【0053】
第１の材料８１の比誘電率は、第２の材料８２の比誘電率よりも小さい。したがって、ソース領域２１から離れた第１のセクション６１では、不均一なゲート誘電率プロファイルの最小値が存在する。チャネル領域２２０の残りは、第２のセクション６２と呼ばれる。それぞれ、第１のセクション６１内では、第２のセクション６２内でも、比誘電率は変化しない。
【0054】
したがって、チャネル領域２２０に沿って、ゲート絶縁体４は、それぞれ、第２の材料８２および第１の材料８１を有する、第２のセクション６２および第１のセクション６１から構成される場合がある。長さ方向xに垂直な方向において、ゲート絶縁体４は、ただ１つの材料、すなわち、第１の材料８１または第２の材料８２のいずれかを含むことが可能である。
【0055】
ゲート絶縁体４は、チャネル領域２２０全体にわたって一定の厚さであり得る。例えば、ゲート電極３１に面するゲート絶縁体４の内側４３および／または半導体本体２に面するゲート絶縁体４の外側４２は、チャネル領域２２全体にわたって平面形状であり得る。例えば、断面で見ると、内側４３および／または外側４２は直線として見える場合がある。したがって、チャネル領域２２０に沿って、内側４３および／または外側４２は、いかなる階段も含まない場合がある。
【0056】
例えば、第１の材料８１は、２．６の比誘電率εox２を有するlow－k材料であり、第２の材料８２は、６．５の比誘電率εox１を有するhigh－k材料である、図４参照。ゲート絶縁体４の厚さは、例えば、チャネル領域２２０全体にわたって１００nmである。例えば、low－k材料は、シリカ系、シルセスキオキサン（SSQ）系、またはポリマー系であり、high－k材料は、HfO２またはZrO２のような酸化物であり得る。第１のセクション６１内の誘電率が低いので、第１のセクション６１では、閾値電圧Vth－１は、第２のセクション６２内の閾値電圧Vth－２よりも低い。チャネル領域２２０に沿った閾値電圧Vthに対する影響は、図５～図８に関連して以下でより詳細に説明される。
【0057】
オプションとして、チャネル領域２２０に電気的に接触するために、半導体本体２の上面２０に少なくとも１つのプラグ２５が存在することができる。プラグ２５は、プラグ２５がウェル領域２２よりも深くまたは浅く半導体本体２内に延在することができるように、ウェル領域２２とは異なる厚さを有する場合がある。さらに、ソース領域２１とプラグ２５の厚さは、同じであってもよく、異なっていてもよい。
【0058】
さらに、ドリフト領域２３とウェル領域２２との間には、強化層２７が存在する。強化層２７も、第１の導電型である。
【0059】
ソース領域２１と少なくとも１つのプラグ２５またはウェル領域２２の両方は、例えば、上面２０に位置する少なくとも１つのソース電極３２によって電気的に接続される場合がある。例示的に、プラグ２５は、ウェル領域２２またはチャネル領域２２０よりも高い最大ドーピング濃度を有する。プラグの深さは、ウェル領域２２およびチャネル領域２２０の深さよりも低いか、深いか、または同じであり得る。
【0060】
例えば、パワー半導体デバイス１は、絶縁ゲートバイポーラトランジスタ、略してIGBTである。したがって、ウェル領域２２から離れたドリフト領域２３の側には、第２の導電型のコレクタ領域２６も存在する。コレクタ領域２６には、コレクタ電極３４が存在する。さらに、ドリフト領域２３とコレクタ領域２６との間に第１の導電型のバッファ領域が存在することができる。そのようなバッファ領域のドーピング濃度は、ドリフト領域２３のドーピング濃度よりも高くすることができる。
【0061】
例えば、半導体本体２は、少なくとも部分的にエピタキシャル成長によって製造される。すなわち、半導体本体２のそれぞれの層のドーピング濃度は、成長中に生成される場合があり、成長後に、例えばイオン注入によって生成されない場合がある。これは、例えば、少なくとも強化層２７およびウェル領域２２に当てはまり、それらは、このようにエピタキシャル成長によってドープすることができる。オプションとして、ドリフト領域２３は、部分的または完全に成長基板の一部であり得る。すべての他の例に同じことが当てはまる。
【0062】
上面２０の上面図で見ると、ゲート電極３１およびゲート絶縁体４を収容するトレンチは引き伸ばされた形状であり得る。ソース領域２１、少なくとも１つのプラグ２５、ならびにチャネル領域２２０は、トレンチの両側に対称的に配置される場合がある、図３参照。
【0063】
例えば、ソース領域２１、コレクタ領域２６（またはデバイスがMISFETもしくはMOSFETである場合にはドレイン領域２４の代わりに）、および少なくとも１つのプラグ２５の最大ドーピング濃度は、少なくとも１×１０１８cm－３もしくは少なくとも５×１０１８cm－３もしくは少なくとも１×１０１９cm－３および／または多くとも５×１０２０cm－３もしくは多くとも２×１０２０cm－３もしくは多くとも１×１０２０cm－３である。さらに、ウェル領域２２、したがってチャネル領域２２０の最大ドーピング濃度は、少なくとも５×１０１６cm－３もしくは少なくとも１×１０１７cm－３および／または多くとも５×１０１９cm－３もしくは多くとも５×１０１８cm－３であり得る。例えば、強化層２７の最大ドーピング濃度は、少なくとも１０１５cm－３であり、かつ／または多くとも１０１８cm－３である。
【0064】
パワー半導体デバイス１の電圧クラスに応じて、ドリフト領域２３の最大ドーピング濃度は、少なくとも１×１０１１cm－３もしくは少なくとも１×１０１２cm－３もしくは少なくとも１×１０１３cm－３および／または多くとも１×１０１７cm－３もしくは多くとも５×１０１６cm－３もしくは多くとも１×１０１６cm－３であり得る。
【0065】
例えば、ゲート絶縁体４の厚さは、５０nm～２５０nmまたは８０nm～１５０nmである。
図２および図３では、ソース領域２１および少なくとも１つのプラグ２５は、ゲート電極３１の片側のみに沿って配置され、その結果、ゲート絶縁体４の１つの外側４２のみに沿ってチャネル領域２２０が存在する。しかしながら、ソース領域２１ならびに少なくとも１つのプラグ２５は、例えば図９と比較して、ゲート電極３１の２つの側面に沿って、または上面図で見ると、すべてゲート電極３１の周りに配置することもできる。
図２および図３では、ソース領域２１および少なくとも１つのプラグ２５は、ゲート電極３１の片側のみに沿って配置され、その結果、ゲート絶縁体４の１つの外側４２のみに沿ってチャネル領域２２０が存在する。しかしながら、ソース領域２１ならびに少なくとも１つのプラグ２５は、例えば図９と比較して、ゲート電極３１の２つの側面に沿って、または上面図で見ると、すべてゲート電極３１の周りに配置することもできる。
【0066】
【0067】
パワー半導体デバイス１の場合、例示的には低周波数用途の場合、総電気損失を最小化するために、オン状態損失を可能な限り低くすることが望ましい場合がある。さらに、デバイスの信頼性の観点から、低い短絡電流を有することが有利であり得る。したがって、オン状態損失を最小化し、短絡能力を向上させたパワー半導体デバイス１が望まれる場合がある。
【0068】
しかしながら、例えば、チャネル長Lを減少させるかまたはチャネル幅Wを増加させることによってオン状態電圧降下Vce－satを低下させるいくつかの手段は、出力特性Ic対Vceを使用して概略的に示されたように、望ましくないより高い飽和電流Isatをもたらすことが多い、図５参照。高いIsatは高い短絡電流Iscに直接関係し、パワー半導体デバイス１の短絡能力に悪影響を及ぼす。一方、例えばチャネルドーピング濃度を増加させることによってIsatを低下させるために、パワー半導体デバイス１の閾値電圧Vthを上昇させると、図６に示されたようにVce－satが高くなる。したがって、図５および図６は、チャネル領域２２０全体に沿って均一な閾値電圧プロファイルを有するIGBTの典型的な出力特性の概略図であり、図５では、同じVthおよび異なるチャネル抵抗の場合であり、図６では、異なる閾値電圧Vthの場合である。
【0069】
ａ）チャネル長Lを増加させること、
ｂ）アノードインプラントドーズを低減することによってアノード注入効率を低減すること、
ｃ）トレンチに沿ってソースカバレッジを減少させることによってチャネル幅を低減すること、および
ｄ）セルピッチを増加させることによってチャネル幅を低減すること
などの、短絡電流を低減するための他の技法はまた、望ましくないことに、より高いオン状態損失をもたらす。その上、ｄ）などの技法も、パワー半導体デバイス１の絶縁破壊能力に悪影響を及ぼす可能性がある。短絡電流を低減するためにゲートバイアスを低減することはまた、不安定な動的挙動につながり、さらに、主に用途の要件によって規定されるので、望ましくない場合がある。
ｂ）アノードインプラントドーズを低減することによってアノード注入効率を低減すること、
ｃ）トレンチに沿ってソースカバレッジを減少させることによってチャネル幅を低減すること、および
ｄ）セルピッチを増加させることによってチャネル幅を低減すること
などの、短絡電流を低減するための他の技法はまた、望ましくないことに、より高いオン状態損失をもたらす。その上、ｄ）などの技法も、パワー半導体デバイス１の絶縁破壊能力に悪影響を及ぼす可能性がある。短絡電流を低減するためにゲートバイアスを低減することはまた、不安定な動的挙動につながり、さらに、主に用途の要件によって規定されるので、望ましくない場合がある。
【0070】
したがって、従来のMISFETデバイスまたはIGBTデバイスでは、オン状態損失を最小化することと短絡電流を低減することとの間にはトレードオフが存在する。改善された短絡能力を必要とする用途の場合、Vce－satに影響を与えることなく短絡電流Iscを減少させることができることが望ましい場合がある。
【0071】
本明細書に記載されたパワー半導体デバイス１では、オン状態損失と短絡電流との間のトレードオフは、前者に悪影響を及ぼすことなく後者を改善することによって改善される。他の手法とは異なり、記載された設計は、所与のVce－satに対する飽和電流を低下させるために、ゲート絶縁体４に隣接するチャネル領域２２０に沿った不均一な閾値電圧プロファイルを特徴とする。
【0072】
本明細書に記載されたパワー半導体デバイス１において提案された不均一なVthは、チャネル領域２２０に沿ったゲート絶縁体４の不均一なゲート誘電率プロファイルを実装することによって実現される。加えて、記載された概念は、パワーMOSFETまたはIGBTまたは逆導通IGBTなどの一般に任意のMOSデバイスに適用可能であり、平面アーキテクチャとトレンチアーキテクチャの両方との互換性さえある。
【0073】
本明細書に記載されたパワー半導体デバイス１では、オン状態損失に有害な影響を及ぼすことなく、短絡能力が向上した改良されたMISFET、MOSFET、IGBT、またはRC－IGBTデバイスが導入される。改善された設計はまた、IGBTまたはRC－IGBTの設計制約を緩和し、それぞれのデバイスの短絡能力によって通常制限されるオン状態損失を最小化するために、上述された他の方法を独立して探索する可能性を可能にする。
【0074】
以下では、本明細書に記載された半導体デバイス１の着想に対するいくつかの理論的背景が提示される。
【0075】
基準のロングチャネルMOSデバイスの場合、高Vceでのチャネルピンチオフが出力特性における電流飽和の原因となり、それが最終的に短絡電流を決定することが知られている。チャネルピンチオフ電圧Vpinch－offは、閾値電圧Vthによって決定される。例示的には、印加されたバイアスVceがピンチオフ電圧Vpinch－off≒（Vg－Vth）を超えると、チャネルは、x＝Lにおいてそのドレイン端付近でピンチオフを開始する、ここで、Vgは印加されたゲート電圧であり、Lはチャネル長である。そのように印加されたVceにおいて、チャネルに垂直な電圧降下はVthより小さく、したがって、チャネルはドレイン端付近でもはや持続することができない。
【0076】
しかしながら、デバイスのより詳細な理解のために、チャネルピンチオフは、どちらかというと局所的な現象であり、具体的にチャネルのドレイン端付近で起こると考えられるべきである。したがって、より正確には、ピンチオフ点、したがって飽和電流を決定するのは、局所閾値電圧Vth（x）である。これは、チャネル端部、すなわちドリフト領域２３付近の第１のセクション６１において、Vth（L）を局所的に増加させることによってVpinch－offを低減することが可能であることを意味する。
【0077】
さらに、全体的なチャネル抵抗を保持し、それによってVce－satに影響を与えないようにするために、チャネルの残りの部分でVth（x）を減少させることができる。
【0078】
これは、基準半導体デバイス９を参照する曲線がチャネル全体に沿って均一な閾値電圧Vth－１プロファイルを含む図７に概略的に示されている。一方、パワー半導体デバイス１の曲線は、チャネルに沿った不均一なVthプロファイルから構成され、Vthは、ピンチオフ点を下げるためにVth－２（L）＞Vth－１となるようにチャネル端部付近、すなわち第１のセクション６１内で局所的に上昇し、チャネルの残りでは、全体のチャネル抵抗を同じに保つためにVth－２’＜Vth－１となる。このようにして、図８の概略出力に示されたように、オン状態損失に影響を及ぼすことなく、飽和電流、それによって短絡電流を大幅に低減することができる。したがって、局所的なVth変動は、MISFETまたはMOSFETまたはIGBTデバイスの短絡能力を改善するための鍵を保持する。
【0079】
チャネルのVthは、以下の式に示されたような様々な他のMOSセル設計パラメータの関数である。
【0080】
【数1】
【0081】
ここで、Vthは閾値電圧であり、Vfbはフラットバンド電圧であり、Vfb＝（Φm－Φs）であり、ここで、ΦmおよびΦsは、それぞれ、ゲート電極仕事関数および半導体仕事関数である。NAはチャネル本体のドーピングであり、εsは半導体の誘電率であり、Coxはゲート絶縁体容量であり、φBは半導体表面電位であり、
【0082】
【数2】
【0083】
であり、ここで、kはボルツマン定数であり、Tは温度であり、niは半導体の真性キャリア濃度である。
【0084】
したがって、第１のセクション６１内の比較的高いVthを有するチャネルにわたって必要とされる不均一なVthプロファイルは、以下のMOS設計パラメータのうちの１つまたは任意の組合せにおいて不均一性を導入することによって実現することができる。
【0085】
１．チャネルドーピングプロファイル、NA（x）、
２．ゲート酸化膜厚、Tox（x）、
３．本明細書で詳述されるゲート誘電率、εox（y）、および／または
４．Vfb＝（Φm－Φs）なので、ゲート金属仕事関数φm（x）。
２．ゲート酸化膜厚、Tox（x）、
３．本明細書で詳述されるゲート誘電率、εox（y）、および／または
４．Vfb＝（Φm－Φs）なので、ゲート金属仕事関数φm（x）。
【0086】
以下では、ゲート誘電率プロファイルの変化に焦点を合わせているが、前記誘電率の変化は、当然ながら、変化するゲート絶縁体の厚さ、変化するゲート電極仕事関数、および／または変化するチャネルドーピング濃度と組み合わせることができる。
【0087】
チャネル端部付近でより低いεoxを有する、誘電率の２つ以上の組合せまたは誘電率の勾配さえも、同じ目的を実現できることに留意されたい。その上、より高いεox領域およびより低いεox領域の物理的長ささえも、目的に適合し、製造上の課題を克服するように調整することができる。
【0088】
したがって、チャネル領域２２０に沿って異なるゲート誘電体材料８１、８２を採用することにより、チャネル領域２２０に沿ったVthプロファイルの不均一性を導入することができる。これは、両方ともVth×Coxに関係し、εox／toxの比に比例するので、代わりにゲート酸化膜厚toxを変化させる手法と同等であり得る、上記参照。したがって、図４に示されたのと同じ比で比誘電率εoxを減少または増加させることによっても、ゲート酸化膜厚toxを増加または減少させることによって観察されるのと同じ効果を得ることができる。例えば、１００nmの均一なゲート酸化膜厚toxの場合、一定の比誘電率εoxを仮定すると、第２のセクション６２内の６０nmから第１のセクション６１内の１５０nmまでの厚さの変化は、チャネル領域の開始時における第２のセクション６２内のεoxが６．５に上げられ、チャネル領域２２０の端部、すなわち第１のセクション６１内のεoxが２．６に設定された場合に効果的に複製することができる。
【0089】
図９によれば、ゲート電極３１の両側には、ソース領域２１および少なくとも１つのプラグ２５が存在し、その結果、チャネル領域２２０も２つの外側４２に沿っている。さらに、オプションとして、ゲート絶縁体４は、第１の材料８１、第２の材料８２、およびチャネル領域２２０に沿って見ると第１のセクション６１と第２のセクション６２との間の中間セクション６３に位置する第３の材料８３から構成されることが図９に示されている。第３の材料８３の比誘電率は、第１の材料８１および第２の材料８２の比誘電率の間である。
【0090】
図９では、ゲート絶縁体４内に３つの材料８１、８２、８３が存在するが、ゲート絶縁体４は３つ以上の異なる材料を含むことが可能である。
【0091】
その上、図９のパワー半導体デバイス１は、IGBTではなく、MISFETまたはMOSFETであることが示されている。その結果、パワー半導体デバイス１は、コレクタ領域２６の代わりにドレイン領域２４を備える。したがって、ウェル領域２２から離れたドリフト領域２３の側にも、第１の導電型であるが、例えば、ドリフト領域２３よりも高い最大ドーピング濃度を有するドレイン領域２４が存在する。ドレイン領域２４には、ドレイン電極３３が存在する。
【0092】
もちろん、IGBTのパワー半導体デバイス１のすべてのゲート絶縁体の設計をMOSFETおよびMISFETのパワー半導体デバイス１に適用することができ、逆もまた同様である。
【0093】
【0094】
図１０では、ゲート絶縁体４およびゲート電極３１が収容されるトレンチは、ドリフト領域２３内に丸い端部を有する必要がなく、断面で見ると長方形または台形の形状でもあり得ることが示されている。
【0095】
その上、図１０では、少なくとも２つの異なる材料８１、８２に起因する不均一なゲート誘電率プロファイルだけでなく、不均一なゲート絶縁体厚さプロファイルも存在することが示されている。すなわち、ゲート絶縁体４の厚さは、チャネル領域２２０に沿って変化する。例えば、第１のセクション６１内の第１の材料８１の厚さは、第２のセクション６２内の第２の材料８２の厚さを超えており、逆もまた同様である。例えば、第１の材料８１と第２の材料８２との間の厚さの差は、チャネル領域２２０に沿ったゲート絶縁体４の最大厚さの少なくとも２０％または少なくとも４０％である。不均一なゲート絶縁体厚さプロファイルおよび均一なゲート誘電率プロファイルのみが存在する場合、ゲート絶縁体４は単一の材料製であり得る。
【0096】
例えば、第２のセクション６２内のゲート絶縁体４の厚さは、５０nm以上１００nm以下であり、かつ／または、第１のセクション６１内のゲート絶縁体４の厚さは、１００nm以上２４０nm以下である。しかしながら、図１０に示された以外に、第１のセクション６１内のゲート絶縁体４の厚さは、代替的に第２のセクション６２内よりも小さい可能性があり、最大厚さが代わりに第２のセクション６２内に存在する可能性がある。
【0097】
不均一なゲート絶縁体厚さプロファイルに加えて、またはその代わりに、ゲート電極３１の不均一なゲート電極仕事関数プロファイル７２が存在する可能性がある。したがって、ゲート電極３１は、ソース領域２１に隣接する第１のゲート材料８４と、ドレイン領域２３に隣接する第２のゲート材料８５とを含むことができる。ゲート材料８４、８５は、ゲート絶縁体４の材料８１、８２が変化する場所で変化する場合がある。したがって、ソース領域２１から離れた第１のセクション６１内のゲート電極３１の仕事関数Φmは、pドープウェル領域２２を有するデバイス１の場合最大であり、nドープウェル領域２２を有するデバイス１の場合最小である。
【0098】
例えば、第２のゲート材料８５は、約５．２２eVの仕事関数Φmを有するp＋ドープポリシリコンである。例えば、第１のゲート材料８４は、約４．１eVの仕事関数Φmを有するn＋ドープポリシリコンである。シリコンをベースとしているが、これらの第１のゲート材料８４および第２の材料８５は、異なるゲート電極金属と呼ばれる場合がある。
【0099】
したがって、第１のセクション６１と第２のセクション６２との間の界面で不均一なゲート電極仕事関数プロファイル７２に階段が存在する、図１０の挿入図参照。
【0100】
不均一なゲート絶縁体厚さプロファイルおよび／または不均一なゲート電極仕事関数プロファイル７２に加えて、またはその代わりに、不均一なチャネルドーピングプロファイル７１が存在する可能性がある。すなわち、ウェル領域２２内のドーピング濃度NAは、チャネル領域２２０に沿って変化する。
【0101】
例えば、不均一なチャネルドーピングプロファイル７１に存在する最大ドーピング濃度は、少なくとも５×１０１６cm－３および多くとも５×１０１９cm－３であり、かつ／または不均一なチャネルドーピングプロファイル７１に存在する最小ドーピング濃度は、多くとも２×１０１７cm－３もしくは多くとも１×１０１７cm－３である。最大ドーピング濃度は、第１のセクション６１に存在する場合があり、最小ドーピング濃度は、第２のセクション６２に存在する場合がある。それぞれ、第１のセクション６１および第２のセクション６２の全体にわたって、ドーピング濃度NAは、例えば、ドーピング濃度NAが階段状に変化するように一定であり得る。しかしながら、ドーピング濃度NAにおける階段は、テータ関数または単位階段関数に正確に従う必要はないが、正弦波形状の階段が存在する可能性がある、図１０の挿入図参照。前記階段は、ゲート絶縁体４の材料８１、８２が変化する場所にあり得る。
【0102】
不均一なゲート電極仕事関数プロファイル７２、不均一なゲート絶縁体厚さプロファイル、および不均一なチャネルドーピングプロファイル７１のうちのそのような少なくとも１つも、すべての他の例示的な実施形態に類似的に存在する可能性がある。
【0103】
【0104】
図１１によれば、パワー半導体デバイス１は平面設計であり、例えば、図２および図３のパワー半導体デバイス１のようなトレンチ設計ではない。したがって、上面２０は平面であり、ゲート絶縁体４およびゲート電極３１は上面２０に塗布される。その結果、長さ方向xは、ソース領域２１からドリフト領域２３まで上面２０と平行に延び、上面２０に垂直な他の例示的な実施形態とは異なる。図１１のパワー半導体デバイス１は、任意のMISFETデバイスまたは任意のIGBTデバイスであり得る。
【0105】
図１１では、ウェル領域２２は、横方向に、すなわち上面２０と平行にソース領域２１から突出し、ゲート絶縁体４の下に延在する。また、ソース領域２１は、ゲート絶縁体４の下に延在する場合があるが、それほどではない。第２の材料８２から第１の材料８１への変化は、ウェル領域２２の上面２０で起こる。その結果、チャネル領域２２０は上面２０に沿って延びる。
【0106】
【0107】
図１２によれば、図２のように、不均一なゲート誘電率プロファイルにも階段が存在するが、第１の材料８１および第２の材料８２は、長さ方向xに垂直な平面界面をもたない。代わりに、界面は、製造プロセスに起因してランプのような形状を有する場合がある。したがって、遷移セクション６４が形成される。遷移セクション６４では、材料８１、８２は上下に積層されることが可能であり、その結果、例えば、ゲート絶縁体４の意図しないわずかな厚さのばらつきが存在する。例えば、そのような厚さのばらつきは、チャネル領域２２０に沿ったゲート絶縁体４の最大厚さの多くとも５０％または多くとも１０％になる。
【0108】
チャネル全長Lと比較して、長さ方向xに沿った遷移セクション６４の長さは小さく、例えば、チャネル全長Lの多くとも２％または多くとも５％になる。同じことがすべての他の例示的な実施形態に当てはまる場合がある。そのような遷移セクション６２または複数のそのような遷移セクションは、すべての他の例示的な実施形態において、ゲート絶縁体４の異なる材料８１、８２、８３の間の界面に存在する可能性もある。そのような少なくとも１つの遷移セクション６４は、存在する場合、不均一なゲート電極仕事関数プロファイル７２、不均一なゲート絶縁体厚さプロファイル、および／または不均一なチャネルドーピングプロファイル７１に存在する場合もある。
【0109】
【0110】
図１３では、第２の材料８２が第１の材料８１に塗布されることが示されている。ゲート絶縁体４の全体的な厚さは、チャネル領域２２０全体にわたって一定のままであり得る。したがって、材料８１、８２の厚さは、チャネル領域２２０に沿って直線的に変化する場合があり、その結果、ゲート絶縁体４の実効比誘電率は、チャネル領域２２０に沿って連続的に、例えば直線的に変化する場合がある。
【0111】
【0112】
図に示された構成要素は、特に指示のない限り、例示的に指定された順序で直接重なって続く。図の中で接触していない構成要素は、例示的に互いに離間している。線が互いに平行に引かれている場合、対応する表面は互いに平行に向けられる場合がある。同様に、特に指示のない限り、描かれた構成要素の互いに対する位置は、図面内で正確に再現される。
【0113】
本明細書に記載されたパワー半導体デバイスは、例示的な実施形態に基づく説明によって限定されない。むしろ、この特徴またはこの組合せ自体が特許請求の範囲または例示的な実施形態において明示的に指定されていない場合でも、パワー半導体デバイスは、任意の新しい特徴、および特許請求の範囲における特徴の任意の組合せを含む特徴の任意の組合せも包含する。
【0114】
本特許出願は、欧州特許出願第２１１８６１３２．３号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。
【符号の説明】
【0115】
参照符号
１ パワー半導体デバイス
２ 半導体本体
２０ 上面
２１ ソース領域
２２ チャネル領域
２３ ドリフト領域
２４ ドレイン領域
２５ プラグ
２６ コレクタ領域
２７ 強化層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
３４ コレクタ電極
４ ゲート絶縁体
４２ ゲート絶縁体の外側
４３ ゲート絶縁体の内側
６１ 第１のセクション
６２ 第２のセクション
６３ 中間セクション
６４ 遷移セクション
７１ 不均一なチャネルドーピングプロファイル
７２ 不均一なゲート電極仕事関数プロファイル
８１ 第１の材料
８２ 第２の材料
８３ 第３の材料
８４ 第１のゲート材料
８５ 第２のゲート材料
εox 比誘電率
L ゲート絶縁体に沿ったチャネル領域の長さ
Vth 閾値電圧
x チャネル領域に沿った長さ方向
１ パワー半導体デバイス
２ 半導体本体
２０ 上面
２１ ソース領域
２２ チャネル領域
２３ ドリフト領域
２４ ドレイン領域
２５ プラグ
２６ コレクタ領域
２７ 強化層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
３４ コレクタ電極
４ ゲート絶縁体
４２ ゲート絶縁体の外側
４３ ゲート絶縁体の内側
６１ 第１のセクション
６２ 第２のセクション
６３ 中間セクション
６４ 遷移セクション
７１ 不均一なチャネルドーピングプロファイル
７２ 不均一なゲート電極仕事関数プロファイル
８１ 第１の材料
８２ 第２の材料
８３ 第３の材料
８４ 第１のゲート材料
８５ 第２のゲート材料
εox 比誘電率
L ゲート絶縁体に沿ったチャネル領域の長さ
Vth 閾値電圧
x チャネル領域に沿った長さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【国際調査報告】