特表 2024-525917 回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-12

(54)【発明の名称】回路基板

(51)【国際特許分類】

   H05K 3/28 20060101AFI20240705BHJP

【ＦＩ】

H05K3/28 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024503731

(86)(22)【出願日】2022-07-22

(85)【翻訳文提出日】2024-01-19

(86)【国際出願番号】 KR2022010820

(87)【国際公開番号】W WO2023003435

(87)【国際公開日】2023-01-26

(31)【優先権主張番号】10-2021-0096679

(32)【優先日】2021-07-22

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】517099982

【氏名又は名称】エルジー イノテック カンパニー リミテッド

(74)【代理人】

【識別番号】100114188

【弁理士】

【氏名又は名称】小野 誠

(74)【代理人】

【識別番号】100119253

【弁理士】

【氏名又は名称】金山 賢教

(74)【代理人】

【識別番号】100129713

【弁理士】

【氏名又は名称】重森 一輝

(74)【代理人】

【識別番号】100137213

【弁理士】

【氏名又は名称】安藤 健司

(74)【代理人】

【識別番号】100183519

【弁理士】

【氏名又は名称】櫻田 芳恵

(74)【代理人】

【識別番号】100196483

【弁理士】

【氏名又は名称】川嵜 洋祐

(74)【代理人】

【識別番号】100160749

【弁理士】

【氏名又は名称】飯野 陽一

(74)【代理人】

【識別番号】100160255

【弁理士】

【氏名又は名称】市川 祐輔

(74)【代理人】

【識別番号】100219265

【弁理士】

【氏名又は名称】鈴木 崇大

(74)【代理人】

【識別番号】100203208

【弁理士】

【氏名又は名称】小笠原 洋平

(74)【代理人】

【識別番号】100146318

【弁理士】

【氏名又は名称】岩瀬 吉和

(72)【発明者】

【氏名】イ，キーハン

(72)【発明者】

【氏名】キム，サンイル

(72)【発明者】

【氏名】ナ，セウォン

【テーマコード（参考）】

5E314

【Ｆターム（参考）】

5E314AA21

5E314BB06

5E314BB12

5E314CC01

5E314CC02

5E314CC07

5E314EE01

5E314EE02

5E314FF02

5E314FF03

5E314FF05

5E314FF06

5E314GG03

5E314GG11

(57)【要約】

実施例の回路基板は、第１絶縁層と、前記第１絶縁層の上に配置される第１回路パターン層と、前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、前記第１回路パターン層は、第１パッドを含み、前記第１保護層は、前記第１絶縁層の上に配置された第１部分と、前記第１部分の上に配置され、前記第１部分の上面の一部および前記第１パッドの上面を露出する開口部を有する第２部分と、を含み、前記第２部分の側壁には、内側方向に陥没した凹部が形成される。

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層の上に配置される第１回路パターン層と、
前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、
前記第１回路パターン層は、第１パッドを含み、
前記第１保護層は、厚さ方向に前記第１絶縁層上に配置された第１部分と前記第１部分上に配置された第２部分とに区分され、
前記第１保護層の前記第２部分は、前記第１パッドの幅よりも大きい幅の開口部を含み、
前記開口部を構成する前記第２部分の側壁には、内側方向に陥没した凹部が備えられる、回路基板。

【請求項2】

前記第２部分の側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である、請求項１に記載の回路基板。

【請求項3】

前記第１保護層の第１部分の厚さは、
前記第１パッドの厚さよりも小さい、請求項１に記載の回路基板。

【請求項4】

前記第１保護層の第１部分の厚さは、
前記第１パッドの厚さの４０％～９８％の範囲を満たす、請求項３に記載の回路基板。

【請求項5】

前記凹部は、
前記開口部を介して露出された前記第１部分の上面と前記第１部分の上面に連結される前記第２部分の開口部の側壁との間の段差部分に形成される、請求項１に記載の回路基板。

【請求項6】

前記第１保護層の第１部分の上面は、前記第１パッドの上面よりも低く位置し、
前記第１保護層の第２部分の上面は、前記第１パッドの上面よりも高く位置する、請求項１に記載の回路基板。

【請求項7】

前記第１回路パターン層は、前記第１パッドに隣接して配置され、前記第１保護層の前記第２部分によって覆われるトレースを含み、
前記トレースの側面と前記第２部分の側壁の最外側端との間の最短水平距離は、１μｍ～３０μｍの範囲を満たす、請求項１に記載の回路基板。

【請求項8】

第１絶縁層と、
前記第１絶縁層の上に配置される第１回路パターン層と、
前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、
前記第１回路パターン層は、第１パッドおよび前記第１パッドに隣接する隣接パターンを含み、
前記第１保護層は、
前記第１パッドと前記隣接パターンとの間に配置される第１領域の第１部分と、
前記第１領域の第１部分の上に前記隣接パターンを覆って配置され、前記第１領域の第１部分の上面の一部および前記第１パッドの上面を露出する第１開口部を有する第１領域の第２部分と、を含み、
前記第１領域の第２部分は、前記第１開口部に対応する第１側壁を含み、
前記隣接パターンの側面から前記第１側壁までの最短水平距離は、３０μｍ以下である、回路基板。

【請求項9】

前記隣接パターンは、前記第１パッドに隣接して配置されたトレースである、請求項８に記載の回路基板。

【請求項10】

前記第２部分の第１側壁には、内側方向に陥没した凹部が形成され、
前記第２部分の第１側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である、請求項９に記載の回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

実施例は、回路基板およびこれを含むパッケージ基板に関する。

【背景技術】

【0002】

一般に、印刷回路基板ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）は、絶縁層と導体層が交互に積層された積層構造体であり、導体層は、パターニングによって回路パターンで形成され得る。

【0003】

このような印刷回路基板は、積層体の最外側に形成された回路を保護し、導体層の酸化を防止するとともに、印刷回路基板上に実装されるチップまたは他の基板との電気的接続時に絶縁の役割をするソルダーレジストＳＲが備えられる。

【0004】

通常のソルダーレジストは、ソルダーまたはバンプなどの接続手段が結合されて、電気的連結通路となるオープニング領域ＳＲＯ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ Ｏｐｅｎｉｎｇ）が形成され、ソルダーレジストのオープニング領域は、印刷回路基板が高性能、高密度化するにつれてＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）性能が向上されることにより、より多くのオープニング領域が要求され、これによりオープニング領域の小さなバンプピッチ（ｂｕｍｐ ｐｉｔｃｈ）が要求される。このとき、オープニング領域のバンプピッチは、ソルダーレジストのオープニング領域のバンプピッチは、隣接するオープニング領域間の中心距離を意味する。

【0005】

一方、前記ソルダーレジストのオープニング領域ＳＲＯは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ ｔｙｐｅ）タイプとＮＳＭＤ（Ｎｏｎ－Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ ｔｙｐｅ）タイプとを含む。

【0006】

前記ＮＳＭＤタイプは、前記オープニング領域ＳＲＯの幅が、前記オープニング領域ＳＲＯを介して露出されるパッドの幅よりも小さいことを特徴とし、これにより、ＳＭＤタイプにおいて、パッドの上面の少なくとも一部は、前記ソルダーレジストによって覆われる。

【0007】

また、ＮＳＭＤタイプは、前記オープニング領域ＳＲＯの幅が前記オープニング領域ＳＲＯを介して露出されるパッドの幅よりも大きいことを特徴とし、これにより、前記ＮＳＭＤタイプにおいて、前記ソルダーレジストは、前記パッドと一定間隔で離隔して配置され、これにより前記パッドの上面および側面の両方が露出される構造を有する。

【0008】

しかし、前記ＳＭＤタイプの場合、メインボードに半導体パッケージが結合された後、ソルダーボールの結合力に対するソルダーボールジョイント信頼性（Ｓｏｌｄｅｒ ｂａｌｌ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ）テスト時に、前記オープニング領域ＳＲＯを介して露出されたパッドから前記ソルダーボールが分離されるという問題点がある。また、ＮＳＭＤタイプの場合、ソルダーボールが配置されるパッドが基板から分離されるという問題点がある。これにより、従来は一つの回路基板にＳＭＤタイプとＮＳＭＤタイプを適切に組み合わせて適用している。

【0009】

しかし、従来のＳＭＤタイプとＮＳＭＤタイプのオープニング領域ＳＲＯを含む回路基板の場合、ソルダーレジスト層を露光する過程において、前記ソルダーレジスト層の露光領域の下部領域まで十分に光が伝達されず、これにより前記露光領域の下部領域が十分に硬化できない問題がある。そして、前記露光領域の下部領域が十分に硬化できない状態で現像工程を行う場合、前記露光領域の下部領域が一緒に除去されるアンダーカット（ｕｎｄｅｒｃｕｔ）が発生する問題がある。さらに、前記ソルダーレジスト層の厚さが増加するほど、前記アンダーカットの幅がさらに大きくなり、これによる回路基板の信頼性が低下する問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0010】

実施例では、ソルダーレジストのオープン領域におけるアンダーカットに対応する凹部の水平距離を最小限に抑えることができる回路基板およびこれを含むパッケージ基板を提供する。

【0011】

また、実施例では、複数の回路パターン間に配置されるソルダーレジストの幅を減らすことができる回路基板およびこれを含むパッケージ基板を提供する。

【0012】

また、実施例では、回路基板の最上側に配置される回路パターン間の間隔を減らすことができる回路基板およびこれを含むパッケージ基板を提供する。

【0013】

提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた他の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解できるであろう。

【課題を解決するための手段】

【0014】

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上に配置される第１回路パターン層と、前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、前記第１回路パターン層は、第１パッドを含み、前記第１保護層は、厚さ方向に前記第１絶縁層上に配置された第１部分と前記第１部分上に配置された第２部分とに区分され、前記第１保護層の前記第２部分は、前記第１パッドの幅よりも大きい幅の開口部を含み、前記開口部を構成する前記第２部分の側壁には、内側方向に陥没した凹部が備えられる。

【0015】

また、前記第２部分の側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である。

【0016】

また、前記第１保護層の第１部分の厚さは、前記第１パッドの厚さよりも小さい。

【0017】

また、前記第１保護層の第１部分の厚さは、前記第１パッドの厚さの４０％～９８％の範囲を満たす。

【0018】

また、前記凹部は、前記開口部を介して露出された前記第１部分の上面と前記第１部分の上面に連結される前記第２部分の開口部の側壁との間の段差部分に形成される。

【0019】

また、前記第１保護層の第１部分の上面は、前記第１パッドの上面よりも低く位置し、前記第１保護層の第２部分の上面は、前記第１パッドの上面よりも高く位置する。

【0020】

また、前記第１回路パターン層は、前記第１パッドに隣接して配置され、前記第１保護層の前記第２部分によって覆われるトレースを含み、前記トレースの側面と前記第２部分の側壁の最外側端との間の最短水平距離は、１μｍ～３０μｍの範囲を満たす。

【0021】

一方、実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上に配置される第１回路パターン層と、前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、前記第１回路パターン層は、第１パッドおよび前記第１パッドに隣接する隣接パターンを含み、前記第１保護層は、前記第１パッドと前記隣接パターンとの間に配置される第１領域の第１部分と、前記第１領域の第１部分の上に前記隣接パターンを覆って配置され、前記第１領域の第１部分の上面の一部および前記第１パッドの上面を露出する第１開口部を有する第１領域の第２部分と、を含み、前記第１領域の第２部分は、前記第１開口部に対応する第１側壁を含み、前記隣接パターンの側面から前記第１側壁までの最短水平距離は、３０μｍ以下である。

【0022】

また、前記隣接パターンは、前記第１パッドに隣接して配置されたトレースである。

【0023】

また、前記第２部分の第１側壁には、内側方向に陥没した凹部が形成され、前記第２部分の第１側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である。

【0024】

また、前記隣接パターンは、前記第１パッドに隣接して配置される第３パッドである。

【0025】

また、前記第２部分は、前記第３パッドの上面の一部を露出する第２開口部をさらに含む。

【0026】

また、前記第２部分の第１側壁には、内側方向に陥没した第１凹部が形成される。

【0027】

また、前記第２部分は、前記第２開口部に対応する第２側壁を含み、前記第２部分の側壁には、内側方向に陥没する第２凹部が形成される。

【0028】

また、前記第２部分は、前記第３パッドの上面の一部を露出する第２開口部を含み、前記第２部分の第１側壁には、内側に陥没した第１凹部が形成され、前記第２部分は、前記第２開口部に対応する第２側壁を含み、前記第２部分の第２側壁には、内側方向に陥没する第２凹部が形成され、前記第１凹部の最内側端から前記第１側壁の最外側端までの水平距離は、前記第２凹部の最内側端から前記第２側壁の最外側端までの水平距離よりも大きい。

【0029】

また、前記第１凹部の最内側端から前記第１側壁の最外側端までの水平距離は、１３μｍ以下である。

【0030】

また、前記第１回路パターン層は、第２－１パッドおよび第２－２パッドを含み、前記第１保護層は、前記第２－１パッドと前記第２－２パッドとの間の領域のうち前記第１回路パターン層が配置されていない領域に配置される第２領域の第１部分と、前記第２領域の第１部分の上に配置され、前記第２領域の第１部分の上面の一部を露出する第２領域の第２部分と、を含み、前記第２領域の第２部分の幅は、４０μｍ以下である。

【0031】

また、前記第１領域の第１部分の厚さは、前記第１パッドの厚さの４０％～９８％の範囲を満たす。

【0032】

一方、実施例に係るパッケージ基板は、回路基板、前記回路基板の第１回路パターン層上に配置された接続部、前記接続部上に実装されたチップ、および前記チップをモールディングするモールディング層を含み、前記回路基板に形成された少なくとも一つの凹部内には、前記接続部および前記モールディング層のうち少なくとも一つが配置される。

【0033】

また、前記チップは、幅方向に互いに離隔するか、上下方向に配置される第１チップおよび第２チップを含む。

【発明の効果】

【0034】

実施例に係る回路基板は、第１保護層を含む。前記第１保護層は、段差を有する第１部分および第２部分を含む。そして、実施例では、前記第１保護層に形成される開口部は、前記第１部分を除いた第２部分のみを選択的に除去することによって形成され得る。このとき、前記第１保護層の第１部分の厚さは、前記開口部を介して露出される第１回路パターン層の厚さよりも小さい。これにより、前記第１保護層の第２部分に形成された開口部は、前記第１回路パターン層の側面の一部および前記第１回路パターン層の上面を露出することができる。これにより、実施例では、前記開口部の深さが、第１保護層の全厚さに対応する深さを有するのではなく、前記第２部分の厚さに対応する深さを有する。これにより、実施例では、比較例に比べ、前記開口部の側壁に形成されるアンダーカットに対応する凹部の水平距離を著しく減らすことができる。これにより、実施例では、前記凹部の水平距離を減らすことによって、回路基板の電気的信頼性または物理的信頼性を向上させることができる。例えば、前記凹部の水平距離が増加することによって、ソルダーボールの一部が前記凹部間に浸透することがあり、これに基づいて隣接する回路パターン間が連結されることによるショート問題が発生することがある。例えば、前記凹部の水平距離が増加するにつれて、前記第１保護層と絶縁層との接触面積が減少し、これにより前記第１保護層と前記絶縁層との接合力が減少することがある。これに対し、実施例では、前記凹部の水平距離を減らすことによって、前記ショートなどの電気的信頼性問題を解決することができ、さらに、前記接合力減少などの物理的信頼性問題を解決することができる。

【0035】

また、実施例では、前記第１保護層の第１部分の厚さが前記第１回路パターン層の４０％～９８％の範囲を有するようにする。これにより、実施例では、前記第２部分に形成される開口部を介して前記第１回路パターン層の上面が安定して露出できるようにしながら、前記凹部の水平距離を画期的に減少させることができる。

【0036】

また、実施例では、前記凹部の水平距離を減らすことによって、前記第１回路パターン層のパッド間またはパッドとトレースとの間またはトレース間の間隔を減らすことができる。具体的には、前記第１回路パターン層のパッド間またはパッドとトレースとの間またはトレース間の間隔は、前記電気的信頼性問題を解決するために、前記凹部の水平距離が反映されて決定される。このとき、実施例では、前記凹部の水平距離を減らすことによって、前記凹部の水平距離によって決定される前記第１回路パターン層のパッド間またはパッドとトレースとの間またはトレース間の間隔を画期的に減らすことができる。

【図面の簡単な説明】

【0037】

【図1a】比較例に係る回路基板を示す図である。

【図1b】図１ａの第１保護層の第１領域の拡大図である。

【図1c】図１ｂの第１保護層の第１領域における不良を説明するための図である。

【図1d】図１ａの第１保護層の第２領域の拡大図である。

【図1e】図１ｄの第１保護層の第２領域における不良を説明するための図である。

【図2a】実施例に係る回路基板の断面図である。

【図2b】図２ａの回路基板を上側から見た平面図である。

【図3a】実施例に係るソルダーレジスト層の露光および硬化工程を説明するための図である。

【図3b】ソルダーレジスト層の厚さによる凹部の水平距離を説明するための図である。

【図3c】ソルダーレジスト層の現像深さによる凹部の水平距離を説明するための図である。

【図4a】第１絶縁物質からなるソルダーレジスト層における凹部の水平距離に対する実験結果を示す図である。

【図4b】第１絶縁物質とは異なる第２絶縁物質からなるソルダーレジスト層における凹部の水平距離に対する実験結果を説明するための図である。

【図5a】図２ａの第１保護層の第１領域における第１－１領域を示す図である。

【図5b】図５ａに対応する回路基板のＳＡＭ写真を示す図である。

【図6a】図２ａの第１保護層の第１領域における第１－２領域を示す図である。

【図6b】図６ａに対応する回路基板のＳＡＭ写真を示す図である。

【図7a】図２ａの第１保護層の第２領域を示す図である。

【図7b】図７ａに対応する回路基板のＳＡＭ写真を示す図である。

【図8a】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8b】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8c】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8d】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8e】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8f】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8g】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8h】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8i】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図8j】図２ａの回路基板の製造方法を工程順に説明するための図である。

【図9】第１実施例にパッケージ基板を示す図である。

【図10】第２実施例にパッケージ基板を示す図である。

【発明を実施するための形態】

【0038】

以下、添付された図面を参照して、本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似する構成要素は、同じ参照番号を付し、それに対する重複説明は省略することにする。以下の説明で使用される構成要素に対する接尾辞「モジュール」および「部」は、明細書の作成を容易にするために付与また混用されるものとして、それ自体で相互区別される意味または役割を有するものではない。また、本明細書に開示された実施例の説明において、係る公知技術に対する具体的な説明が本明細書に開示された実施例の要旨を妨害すると判断される場合には、その詳細な説明は省略する。また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想および技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解されるべきである。

【0039】

第１、第２などの序数を含む用語が多様な構成要素を説明するために使用されることができるが、前記構成要素は、前記用語によって限定されることはない。前記用語は、一つの構成要素を他の構成要素から区別する目的にのみ使用される。

【0040】

ある構成要素が他の構成要素に「連結」または「接続」されていると言及された場合には、その他の構成要素に直接的に「連結」または「接続」されていてもよく、間に他の構成要素が存在してもよいと理解されるべきである。一方、ある構成要素が他の構成要素に「直接連結」または「直接接続」されていると言及されたときには、その間に他の構成要素が存在しないものと理解されるべきである。

【0041】

単数の表現は、文脈上明らかに異なる意味を持たない限り、複数の表現を含む。

【0042】

本出願で、「含む」または「有する」等の用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組合せたものが存在することを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組合せたものの存在または付加可能性をあらかじめ排除しないものと理解されるべきである。

【0043】

以下、添付した図面を参照して本発明の実施例を詳細に説明すれば以下の通りである。

【0044】

－比較例－
実施例の説明に先立ち、本願の実施例の回路基板と比較される比較例について説明する。

【0045】

図１ａは、比較例に係る回路基板を示す図であり、図１ｂは，図１ａの第１保護層の第１領域の拡大図であり、図１ｃは、図１ｂの第１保護層の第１領域における不良を説明するための図であり、図１ｄは、図１ａの第１保護層の第２領域の拡大図であり、図１ｅは、図１ｄの第１保護層の第２領域における不良を説明するための図である。

【0046】

図１ａを参照すると、比較例に係る回路基板は、絶縁層、回路パターン、ビア、および保護層を含む。

【0047】

絶縁層は、コア層１、第１絶縁層５、および第２絶縁層８を含む。比較例の回路基板は、コア層１を中心に、その上部および下部に第１絶縁層５および第２絶縁層８が対称構造を有して配置される。コア層１は、プリプレグを含むＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）であるか、インターポーザで使用されるシリコン、ガラス、およびセラミックなどの材料を含む。

【0048】

第１絶縁層５および第２絶縁層８は、前記コア層１の上面および下面にそれぞれ配置される。前記第１絶縁層５および第２絶縁層８は、プリプレグを含む。例えば、第１絶縁層５および第２絶縁層８は、樹脂および前記樹脂内に強化繊維を含む。

【0049】

第１回路パターン２は、第１絶縁層５の下面に配置される。また、前記第１回路パターン２は、コア層１の上面に配置される。前記第１回路パターン２は、前記コア層１の上面の上に突出して配置され、これにより側面および上面が前記第１絶縁層５によって覆われる。

【0050】

第２回路パターン７は、第１絶縁層５の上面に配置される。前記第２回路パターン７は、前記第１絶縁層５の上面の上に突出して配置される。

【0051】

第３回路パターン３は、第２絶縁層８の上面に配置される。また、前記第３回路パターン３は、第２絶縁層８の下面に配置される。

【0052】

第４回路パターン１０は、第２絶縁層８の下面に配置される。前記第４回路パターン１０は、第２絶縁層８の下面の下に突出して配置される。

【0053】

このとき、比較例の回路基板において、第１絶縁層５は、多層構造において第１最外側または最上側に配置された絶縁層であり、第２絶縁層８は、第２最外側または最下側に配置された絶縁層である。

【0054】

前記第１回路パターン２、第２回路パターン７、第３回路パターン３、および第４回路パターン１０は、それぞれパッドおよびトレースを含む。前記パッドは、ビアと連結されるか、チップが実装されるか、または外部基板のメインボードと連結される接着部（図示せず）が配置される部分である。前記トレースは、前記パッドから長く延びる信号ラインである。

【0055】

ビアは、それぞれの絶縁層を貫通して配置される。例えば、第１ビア６は、第１絶縁層５を貫通して配置される。第１ビア６は、一端が第１回路パターン２と連結され、他端が第２回路パターン７と連結される。例えば、第２ビア４は、コア層１を貫通して配置される。例えば、第３ビア９は、第２絶縁層８を貫通して配置される。例えば、第３ビア９は、一端が第３回路パターン３と連結され、他端が第４回路パターン１０と連結される。

【0056】

前記第１保護層１１および第２保護層１２は、前記第１絶縁層５の上面および前記第２絶縁層８の下面にそれぞれ配置される。前記第１保護層１１および第２保護層１２は、それぞれ第２回路パターン７および第４回路パターン１０の表面を露出する開口部を有する。前記第１保護層１１および前記第２保護層１２は、ソルダーレジストである。

【0057】

このとき、比較例の回路基板において、第１および第２最外側に配置された回路パターンのうち一つは、チップが実装される実装部を含み、他の一つは、外部基板のメインボードと連結される端子部を含む。

【0058】

例えば、比較例では、第１最外側に配置された第２回路パターン７は、チップが実装される実装パッドを含み、第２最外側に配置された第４回路パターン１０は、外部基板のメインボードが連結される端子パッドを含む。

【0059】

例えば、第２回路パターン７は、複数のパッドおよびトレースを含む。前記複数のパッドは、チップが実装される実装パッドであってもよく、別の上部基板と連結されるコアパッドであってもよい。具体的には、前記第２回路パターン７は、第１パッド７－１、第２パッド７－２、およびトレース７－３を含む。

【0060】

そして、前記第１保護層１１は、前記第１絶縁層５の上面で、前記第２回路パターン７のトレース７－３の上面を覆って配置される。そして、前記第１保護層１１は、前記第２回路パターン７の第１パッド７－１および第２パッド７－２の上面を露出する開口部を有する。

【0061】

このとき、前記第１保護層１１は、配置位置によって複数の領域に区分され得る。

【0062】

図１ｂを参照すると、前記第１保護層１１は、第１領域１１－１を含む。

【0063】

例えば、前記第１保護層１１は、第２－１パッド７－２１と第２－２パッド７－２２との間に配置される第１領域１１－１を含む。そして、前記第１保護層１１の第１領域１１－１は、第２－１パッド７－２１と第２－２パッド７－２２の上面を露出するＮＳＭＤタイプの開口部ＳＯＲ１が含まれた領域である。そして、前記第１保護層１１の第１領域１１－１は、第２－１パッド７－２１と第２－２パッド７－２２との間に配置された第２回路パターン７（例えば、トレースやパッド）が存在しない領域を意味する。

【0064】

このとき、前記第１保護層１１の第１領域１１－１の開口部ＳＯＲ１は、前記第２パッド７－２の幅よりも大きい。これにより、前記第１保護層１１の第１領域１１－１は、前記第２パッド７－２から一定間隔を隔てた位置に配置される。

【0065】

ここで、前記第２回路パターン７の厚さｔ１は、１０μｍ～３５μｍである。そして、前記第１保護層１１の第１領域１１－１の厚さｔ２は、前記第２回路パターン７の厚さｔ１よりも大きい。具体的には、前記第１保護層１１の第１領域１１－１の厚さｔ２は、前記第２回路パターン７の厚さｔ１に比べて１０μｍ～３０μｍ程度大きい。例えば、前記第１保護層１１の第１領域１１－１の厚さｔ２は、２０μｍ～６５μｍである。

【0066】

このとき、比較例における前記第１保護層１１の第１領域１１－１には、凹部が形成される。

【0067】

具体的には、前記第２－１パッド７－２１に隣接する前記第１保護層１１の第１領域１１－１の第１側壁１１－１１には、第１凹部ｕ１が形成される。そして、前記第２－２パッド７－２２に隣接する前記第１保護層１１の第１領域１１－１の第２側壁１１－１２には、第２凹部ｕ２が形成される。

【0068】

このとき、比較例では、前記第１保護層１１の第１領域１１－１の開口部ＳＯＲ１の深さは、前記第１保護層１１の前記第１領域１１－１の厚さｔ２に対応する。そして、比較例では、前記第１領域１１－１の下部領域の露光および硬化が完全に行われず、これにより、前記第１領域１１－１の第１側壁１１－１１および第２側壁１１～１２には、前記第１凹部ｕ１および第２凹部ｕ２が形成される。

【0069】

ここで、前記比較例における前記第１凹部ｕ１および前記第２凹部ｕ２の水平距離ｗ１は、少なくとも４０μｍ以上を有する。ここで、前記第１凹部ｕ１の水平距離ｗ１は、前記第１領域１１－１の第１側壁１１－１１の最外側端から前記第１凹部ｕ１の最内側端までの水平距離を意味することができる。そして、前記第２凹部ｕ２の水平距離ｗ１は、前記第１領域１１－１の第２側壁１１－１２の最外側端から前記第２凹部ｕ２の最内側端までの水平距離を意味することができる。

【0070】

そして、比較例では、前記第１凹部ｕ１および前記第２凹部ｕ２との水平距離ｗ１を考慮して、前記第１領域１１－１の幅ｗ２が最小９０μｍ以上を有する。

【0071】

そして、前記第１保護層１１の第１領域１１－１の第１側壁１１－１１と前記第２－１パッド７－２１との間の離隔間隔ｗ３および前記第１ ２側壁１１－１２と前記第２－２パッド７－２２との間の離隔間隔ｗ３は、少なくとも１５μｍ以上を有する。

【0072】

これにより、比較例では、前記第１保護層１１の第１領域１１－１に対応する位置で、前記第２－１パッド７－２１と前記第２－２パッド７－２２との間の離隔間隔ｗ４は、少なくとも１２０μｍ以上を有する。

【0073】

このとき、比較例では、前記第２－１パッド７－２１と前記第２－２パッド７－２２との間の離隔間隔を減らすために、前記第１保護層１１の第１領域１１－１の幅を減らした。

【0074】

例えば、図１ｃのように、比較例では、前記第１保護層１１の第１領域１１－１ａが９０μｍよりも小さい幅ｗ２－１を有するようにして、前記第２－１パッド７－２１と前記第２－２パッド７－２２との間の離隔間隔を減らした。しかし、前記第１領域１１－１ａの幅ｗ２－１が９０μｍよりも小さい幅を有する場合、前記第１領域１１－１ａの下部には、前記開口部ＳＯＲ１を形成する過程で、前記第１凹部ｕ１と前記第２凹部ｕ２とが互いに連通する連通部ＣＲ１が形成される。

【0075】

これにより、比較例では、前記第２－１パッド７－２１および第２－２パッド７－２２上にソルダーボール１３を配置した後、前記ソルダーボール１３をリフローする工程で、前記ソルダーボール１３の一部１３－１が前記連通部ＣＲ１に浸透することによる回路ショートが発生する問題がある。例えば、比較例では、第２－１パッド７－２１上に配置されるソルダーボール１３の一部１３－１が前記連通部ＣＲ１に浸透して前記第２－２パッド７－２２と接触し、これにより互いに電気的に分離しなければならない第２－１パッド７－２１と第２－２パッド７－２２とが互いに連結されることによるショートが発生する問題がある。

【0076】

一方、図１ｄに示すように、前記第１保護層１１は、第２パッド７－２とトレース７－３との間に配置される第２領域１１－２を含む。

【0077】

前記第１保護層１１の第２領域１１－２は、第２パッド７－２の上面を露出するＮＳＭＤタイプの開口部ＳＯＲ２を含みながら、前記第２パッド７－２に隣接する第２回路パターン７（例えば、トレース７－３）を覆う領域であってもよい。

【0078】

そして、前記第２パッド７－２に隣接する前記第２領域１１－２の第１側壁１１－２１には、凹部ｕ３が形成される。そして、前記凹部ｕ３の水平距離ｗ１は、少なくとも４０μｍ以上を有する。

【0079】

また、比較例では、前記凹部ｕ３の水平距離ｗ１を考慮して、前記第２領域１１－２の第１側壁１１－２１と前記第２領域１１－２によって覆われるトレース７－３のエッジ７－３１との間の幅ｗ５は、少なくとも４５μｍ以上を有する。

【0080】

これにより、比較例では、前記第１保護層１１の第２領域１１－２に対応する位置で、前記第２パッド７－２と前記トレース７－３との間の離隔間隔ｗ６は、少なくとも６０μｍ以上を有する。

【0081】

このとき、比較例では、前記第２パッド７－２と前記トレース７－３との間の離隔間隔を減らすために、前記幅ｗ５を減らした。

【0082】

例えば、図１ｅのように、比較例では、前記第２領域１１－２の第１側壁１１－２１と前記第２領域１１－２によって覆われるトレース７－３のエッジ７－３１との間が４５μｍよりも小さい幅ｗ５－１を有するようにして、前記第２パッド７－２と前記トレース７－３との間の離隔間隔ｗ６－１を減らした。しかし、前記幅ｗ５－１が４５μｍよりも小さい幅を有する場合、前記第２領域１１－２の開口部ＳＯＲ２を形成する過程で生じる凹部ｕ３によって前記トレース７－3）のエッジが露出される問題が発生する。

【0083】

そして、比較例では、前記第２パッド７－２上にソルダーボール１４を配置した後、前記ソルダーボール１４をリフローする工程で、前記ソルダーボール１４の一部１４－１が前記凹部ｕ３に浸透し、それにより前記凹部ｕ３を介して露出されたトレース７－３の側面と接触することによるショートが発生する問題がある。

【0084】

また、前記第１保護層１１の第３領域１１－３は、第１パッド７－１上に配置され、前記第１パッド７－１の上面を露出するＳＭＤタイプの開口部が含まれた領域であってもよい。前記第１保護層１１の前記第３領域１１－３は、第１パッド７－１の上面の中央領域を露出しながら、前記第１パッド７－１の上面の縁領域を保護する機能を果たす。

【0085】

上記のように、比較例では、前記第１保護層１１に形成される開口部の深さは、前記第１保護層１１の厚さｔ２に対応し、これにより、前記第１保護層１１の前記開口部の側壁に４０μｍ以上の水平距離を有する凹部が発生する。前記水平距離とは、開口部の側壁の最外側端から前記凹部の最内側端までの水平距離を意味する。そして、比較例では、前記凹部の水平距離を考慮して第２回路パターン７のデザインが設計されるので、前記第２回路パターン７を構成するパッド間またはトレース間またはパッドとトレースとの間の離隔間隔が増加する問題がある。これにより、比較例では、回路集積度が低下し、これによる回路基板の水平方向への全体体積が増加する問題がある。

【0086】

さらに、最近は、電気／電子製品の高性能化が進むにつれて、限られたサイズの基板により多くのパッケージを付着するための技術が研究されており、これにより回路パターンの微細化が求められている。しかし、比較例の回路基板を用いたパッケージ基板の場合、前記第２回路パターン７の離隔間隔を減らすには限界がある。また、最近、アプリケーションプロセッサＡＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）で処理される機能の増加により、これを一つのチップとして具現することが難しくなっている。しかし、比較例で提供される回路基板を用いては、限られた空間内に互いに異なる機能を有する２つのアプリケーションプロセッサＡＰを実装するのに困難がある。

【0087】

実施例は、このような比較例の問題点を解決するためのものであり、ソルダーレジストの側壁に形成されるアンダーカットに対応する凹部の水平距離を最小限に抑えることができる。さらに、実施例では、前記凹部の水平距離を最小限に抑えるすることにより、回路パターン間の離隔間隔を減らすことができるようにする。さらに、実施例では、前記回路パターン間の離隔間隔を減らすことにより、一つの回路基板に複数のチップを実装できるようにする。例えば、実施例では、一つの回路基板に互いに異なる機能を果たす複数のプロセッサチップやメモリチップを全て実装できる新しい構造の回路基板およびこれを含むパッケージ基板を提供できるようにする。

【0088】

－電子デバイス－
実施例の説明に先立ち、実施例のパッケージ基板を含む電子デバイスについて簡単に説明する。電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的および／または電気的に連結され得る。例えば、メインボードは、実施例のパッケージ基板と電気的に連結され得る。前記パッケージ基板には、多様なチップが実装され得る。主に、前記パッケージ基板には、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、アンテナチップ、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが実装され得る。

【0089】

そして、実施例では、パッドのピッチを微細化できるようにし、前記ピッチの微細化によって一つの基板に互いに異なる種類の少なくとも２つのチップを実装できる回路基板およびパッケージ基板を提供する。さらに、実施例では、比較例よりも小さいピッチを有する実装パッド間に比較例よりも多くのトレースを配置できるようにした回路基板およびパッケージ基板を提供する。

【0090】

このとき、前記電子デバイスは、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。但し、これに限定されず、これらに加えてデータを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0091】

－実施例－
図２ａは、実施例に係る回路基板の断面図であり、図２ｂは、図２ａの回路基板を上側から見た平面図である。

【0092】

先ず、図２ａおよび図２ｂを参照して、実施例に係る回路基板の全体構造について説明する。但し、図２ｂでは、第１回路パターン層１２０のトレース１２４の上面の全体が露出されることを示したが、これは説明の便宜のためのものだけであり、実質的に第１回路パターン層１２０のトレース１２４は、第１保護層１９０の第２部分１９０ｂによって覆われる。

【0093】

図２ａおよび図２ｂを参照すると、回路基板は、絶縁層１１０、回路パターン層、ビア、および保護層を含む。

【0094】

絶縁層１１０は、複数の層構造を有することができる。例えば、絶縁層１１０は、第１絶縁層１１１、第２絶縁層１１２、および第３絶縁層１１３を含むことができる。このとき、図面上では、前記回路基板が絶縁層の層数を基準に３層構造を有するものと示したが、これに限定されない。例えば、前記回路基板は、絶縁層の層数を基準に２層以下の構造を有してもよく、これとは異なり、４層以上の構造を有してもよい。

【0095】

例えば、前記第１絶縁層１１１は、多層構造において、第１最外側に配置された第１最外側絶縁層であってもよい。例えば、第１絶縁層１１１は、回路基板の最上側に配置された絶縁層であってもよい。第２絶縁層１１２は、多層構造の回路基板で内側に配置された内側絶縁層であってもよい。第３絶縁層１１３は、多層構造において第２最外側に配置された第２最外側絶縁層であってもよい。例えば、第３絶縁層１１３は、回路基板の最下側に配置された絶縁層であってもよい。そして、前記内側絶縁層は、１層で構成されるものと示したが、これとは異なり２層以上で構成されてもよい。

【0096】

絶縁層１１０は、配線を変更できる電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁物質からなるプリント、配線板、および絶縁基板を全て含むことができる。

【0097】

例えば、絶縁層１１０のうち少なくとも一つは、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であってもよい。例えば、前記絶縁層１１０のうち少なくとも一つは、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層１１０のうち少なくとも一つは、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラス等の化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリカーボネート（ＰＣ）などの強化或は延性プラスチックを含むか、サファイアを含むことができる。

【0098】

また、前記絶縁層１１０のうち少なくとも一つは、光等方性フィルムを含むことができる。一例として、前記絶縁層１１０のうち少なくとも一つは、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。

【0099】

また、絶縁層１１０のうち少なくとも一つは、無機フィラーおよび絶縁樹脂を含む材料で形成され得る。例えば、絶縁層１１０を構成する材料として、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂とともにシリカ、アルミナなどの無機フィラーなどの補強材を含む樹脂、具体的にはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ ｒｅｓｉｎ）、ＢＴなどが使用され得る。

【0100】

また、前記絶縁層１１０のうち少なくとも一つは、部分的に曲面を有して曲がることがある。即ち、前記絶縁層１１０のうち少なくとも一つは、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記絶縁層１１０のうち少なくとも一つは、終端が曲面を有して曲がるか、ランダムな曲率を含む表面を有して曲がるか折曲がることがある。

【0101】

絶縁層１１０の表面に回路パターン層が配置され得る。

【0102】

例えば、第１絶縁層１１１の第１面または上面には、第１回路パターン層１２０が配置され得る。例えば、第１絶縁層１１１の第２面または下面と第２絶縁層１１２の第１面または上面との間には、第２回路パターン層１３０が配置され得る。例えば、第２絶縁層１１２の第２面または下面と第３絶縁層１１３の第１面または上面との間には、第３回路パターン層１４０が配置され得る。例えば、第３絶縁層１１３の第２面または下面には、第４回路パターン層１５０が配置され得る。前記第１回路パターン層１２０は、回路基板の第１最外側または第１最外郭または最上側に配置された回路パターン層であってもよい。そして、第２回路パターン層１３０および第３回路パターン層１４０は、回路基板の内側に配置された内側回路パターン層であってもよい。また、第４回路パターン層１５０は、回路基板の第２最外側または第２最外郭または最下側に配置された回路パターン層であってもよい。

【0103】

前記第１回路パターン層１２０、第２回路パターン層１３０、第３回路パターン層１４０、および第４回路パターン層１５０は、電気信号を伝達する配線であって、電気伝導性の高い金属物質で形成され得る。このために、前記第１回路パターン層１２０、第２回路パターン層１３０、第３回路パターン層１４０、および第４回路パターン層１５０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質で形成され得る。また、前記第１回路パターン層１２０、第２回路パターン層１３０、第３回路パターン層１４０、および第４回路パターン層１５０は、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストで形成され得る。好ましくは、前記第１回路パターン層１２０、第２回路パターン層１３０、第３回路パターン層１４０、および第４回路パターン層１５０は、電気伝導性が高く、かつ価格が比較的安価な銅（Ｃｕ）で形成され得る。

【0104】

前記第１回路パターン層１２０、第２回路パターン層１３０、第３回路パターン層１４０、および第４回路パターン層１５０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。

【0105】

一方、前記第１～第４回路パターン層１２０、１３０、１４０、１５０のそれぞれは、トレースおよびパッドを含む。

【0106】

トレースは、電気信号を伝達する長いライン形状の配線を意味する。そして、前記パッドは、チップなどの部品が実装される実装パッドであるか、外部ボードとの連結のためのコアパッドまたはＢＧＡパッドであるか、ビアと連結されるビアパッドを意味することができる。

【0107】

前記絶縁層１１０には、ビアが形成され得る。前記ビアは、前記絶縁層１１０を貫通して形成され、これにより互いに異なる層に配置された回路パターン層間を電気的に連結することができる。

【0108】

例えば、前記第１絶縁層１１１には、第１ビア１６０が形成され得る。前記第１ビア１６０は、前記第１絶縁層１１１を貫通し、これにより前記第１回路パターン層１２０と前記第２回路パターン層１３０とを電気的に連結することができる。

【0109】

例えば、前記第２絶縁層１１２には、第２ビア１７０が形成され得る。前記第２ビアＶ２は、絶対第２絶縁層１１２を貫通し、これにより前記第２回路パターン層１３０と前記第３回路パターン層１４０とを電気的に連結することができる。このとき、前記第２絶縁層１１２は、コア層であってもよい。そして、前記第２絶縁層１１２がコア層である場合、前記第２ビア１７０は、砂時計形状を有することができる。

【0110】

例えば、前記第３絶縁層１１３には、第３ビアＶ３が形成され得る。前記第３ビアＶ３は、前記第３絶縁層１１３を貫通し、これにより前記第３回路パターン層１４０と第４回路パターン層１５０とを電気的に連結することができる。

【0111】

上記のようなビア１６０、１７０、１８０は、それぞれの絶縁層内に形成されたビアホールの内部を金属物質で充填して形成され得る。前記ビアホールは、機械、レーザーおよび化学加工のいずれか一つの加工方式によって形成され得る。前記ビアホールが機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、およびルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができ、レーザー加工によって形成される場合には、ＵＶやＣＯ_２レーザー方式を使用することができ、化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を用いて絶縁層１１０を開放することができる。

【0112】

前記ビアホールが形成されると、前記ビアホール内部を導電性物質で充填して、前記ビア１６０、１７０、１８０を形成することができる。前記ビア１６０、１７０、１８０は、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、およびパラジウム（Ｐｄ）のうちから選択されるいずれか一つの金属物質で形成され得る。また、前記導電性物質の充填は、無電解メッキ、電解メッキ、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、およびディスフェンシングのうちいずれか一つまたはこれらの組み合わせた方式を用いることができる。

【0113】

一方、前記第１絶縁層１１１の第１面または上面上には、第１保護層１９０が配置され得る。前記第１保護層１９０は、ソルダーレジストを含むことができる。前記第１保護層１９０は、前記第１回路パターン層１２０の表面を露出する開口部ＳＯＲを含むことができる。例えば、前記第１保護層１９０は、前記第１回路パターン層１２０のパッド１２１、１２２、１２３を露出する開口部ＳＯＲを含むことができる。

【0114】

これに対応して、前記第３絶縁層１１３の第２面上には、第２保護層１９５が配置され得る。前記第２保護層１９５は、ソルダーレジストを含むことができる。前記第２保護層１９５は、前記第４回路パターン層１５０のパッド（図示せず）の表面を露出する開口部（図示せず）を含むことができる。

【0115】

このとき、前記第１保護層１９０は、段差構造を有することができる。例えば、前記第１保護層１９０は、前記第１絶縁層１１１の上面に配置される第１部分１９０ａと前記第１部分１９０ａ上に配置される第２部分１９０ｂとを含むことができる。

【0116】

前記第１保護層１９０の第１部分１９０ａは、前記第１絶縁層１１１の上面と接触することがある。また、前記第１保護層１９０の第１部分１９０ａは、前記第１回路パターン層１２０の側面の一部と接触することがある。一方、前記第１保護層１９０の第１部分１９０ａは、前記第１回路パターン層１２０の側面の少なくとも一部を露出することができる。

【0117】

具体的には、前記第１保護層１９０の第１部分１９０ａの厚さは、前記第１回路パターン層１２０の厚さよりも小さくてもよい。例えば、前記第１保護層１９０の前記第１部分１９０ａの上面は、前記第１回路パターン層１２０の上面よりも低く位置することができる。これにより、前記第１保護層１９０の第１部分１９０ａは、前記第１回路パターン層１２０の側面の下部領域を覆いながら、前記第１回路パターン層１２０の側面の上部領域を露出することができる。

【0118】

前記第１保護層１９０の第２部分１９０ｂは、前記第１保護層１９０の第１部分１９０ａおよび前記第１回路パターン層１２０の一部の上面に配置される得る。また、前記第１保護層１９０の第２部分１９０ｂは、前記第１回路パターン層１２０の他の一部の上面を露出する開口部ＳＯＲを含むことができる。このとき、前記第１保護層１９０の第２部分１９０ｂの開口部ＳＯＲの幅は、前記開口部ＳＯＲを介して露出される第１回路パターン層１２０の第１パッド１２１の幅よりも大きくてもよい。これにより、前記第１保護層１９０の前記第２部分１９０ｂの開口部ＳＯＲは、前記第１パッド１２１に隣接する前記第１保護層１９０の第１部分１９０ａの上面および前記第１パッド１２１の側面の上部領域を露出することができる。

【0119】

このとき、実施例における前記第１保護層１９０に形成される開口部ＳＯＲの深さは、前記第１保護層１９０の厚さよりも小さくてもよい。例えば、前記第１保護層１９０の開口部ＳＯＲは、前記第１保護層１９０の全厚さから前記第１部分１９０ａの厚さを除いた前記第２部分１９０ｂの厚さだけの深さを有する。したがって、実施例では、前記第１保護層１９０の前記第１部分１９０ａを除いた前記第２部分１９０ｂにのみ前記開口部ＳＯＲを形成することによって、比較例に比べて前記第１保護層１９０に形成されるアンダーカットに対応する凹部の水平距離を減らすことができるようにする。前記凹部の水平距離が減る理由については、以下で説明する。

【0120】

一方、前記第１保護層１９０は、第１領域１９１、第２領域１９２、および第３領域１９３を含むことができる。

【0121】

前記第１保護層１９０の第１領域１９１は、前記第１回路パターン層１２０の第１パッド１２１の上面を露出する開口部が形成された領域であってもよい。また、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１に隣接して前記第１回路パターン層１２０の一部が配置された領域であってもよい。例えば、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１および前記第１パッド１２１に隣接して配置された隣接パターンが存在する領域であってもよい。前記隣接パターンは、第１回路パターン層１２０のトレース１２４および第３パッド１２３のうちいずれか一つであってもよい。これにより、前記第１保護層１９０の前記第１領域１９１は、前記第１パッド１２１に隣接してトレース１２４が配置された領域に形成され得る。例えば、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１および前記第１パッド１２１に隣接して第３パッド１２３が配置された領域に形成され得る。そして、前記第１保護層１９０の前記第１領域１９１の第２部分１９０ｂは、前記トレース１２４または前記第３パッド１２３の上面を覆いながら、前記第１パッド１２１を露出する開口部を含むことができる。

【0122】

前記第１保護層１９０の第２領域１９２は、前記第１回路パターン層１２０の第２パッド１２２の上面を露出する開口部が形成された領域であってもよい。また、前記第１保護層１９０の第２領域１９２は、互いに隣接する複数の第２パッド１２２の上面を露出しながら、前記複数の第２パッド１２２間に他の第１回路パターン層１２０が配置されていない領域であってもよい。

【0123】

前記第１保護層１９０の第３領域１９３は、前記第１回路パターン層１２０の第３パッド１２３の上面を露出する開口部が形成された領域であってもよい。例えば、前記第１保護層１９０の第３領域１９３は、前記第３パッド１２３の幅よりも小さい開口部を含む領域であってもよい。例えば、前記第１保護層１９０の第３領域１９３は、前記第３パッド１２３の上面の中央領域を露出しながら、前記第３パッド１２３の上面の縁領域を覆う領域であってもよい。

【0124】

前記第１保護層１９０の第１領域１９１、第２領域１９２、および第３領域１９３については、以下でより詳細に説明する。

【0125】

一方、実施例では、前記第１保護層１９０が段差を有する第１部分１９０ａと第２部分１９０ｂとを含むようにする。そして、実施例における第１保護層１９０には、前記第２部分１９０ｂの側壁にアンダーカットに対応する凹部が形成される。このとき、比較例では、実質的に前記第１保護層の第１部分の側壁に凹部が形成された。これにより、比較例では、前記第１保護層に形成される凹部が少なくとも４０μｍ以上の水平距離を有する。これに対し、実施例では、前記第１保護層１９０に開口部を形成する際に、前記開口部が前記第１保護層１９０の全厚さで前記第２部分１９０ｂの厚さに対応する深さを有するようにする。これにより、実施例における凹部の水平距離は、比較例の凹部の水平距離の３５％以下のレベルを有するようにする。例えば、実施例における凹部の水平距離は、比較例の凹部の水平距離の２５％以下のレベルを有するようにする。例えば、実施例における凹部の水平距離は、比較例の凹部の水平距離の１５％以下のレベルを有するようにする。例えば、実施例における凹部の水平距離は、比較例の凹部の水平距離の５％以下のレベルを有するようにする。

【0126】

具体的には、実施例における第１保護層１９０の第２部分１９０ｂには、凹部が形成される。そして、実施例における前記凹部の水平距離は、０μｍを超えながら１３μｍ以下であってもよい。例えば、実施例における前記凹部の水平距離は、０μｍを超えながら１０μｍ以下であってもよい。例えば、実施例における前記凹部の水平距離は、０μｍを超えながら６μｍ以下であってもよい。例えば、実施例における前記凹部の水平距離は、０μｍを超えながら２μｍ以下であってもよい。

【0127】

ここで、水平とは、実施例の回路基板において第１回路パターン層１２０が延びる平面と平行な面を意味することができる。これにより、前記水平距離は、前記第１回路パターン層１２０が延びる平面と平行な面方向への距離を意味することができる。例えば、前記水平距離は、前記第１回路パターン層１２０の幅方向に対応する第１方向への距離を意味することができる。例えば、前記水平距離は、前記第１回路パターン層１２０の長手方向に対応する第２方向への距離を意味することができる。例えば、前記水平距離は、前記第１回路パターン層１２０の幅方向と長手方向との間の対角方向に対応する第３方向への距離を意味することができる。

【0128】

以下では、比較例に比べて実施例における凹部の水平距離が減少できる理由と、前記第１保護層１９０のそれぞれの領域の形状および凹部の水平距離について説明する。

【0129】

図３ａは、実施例に係るソルダーレジスト層の露光および硬化工程を説明するための図であり、図３ｂは、ソルダーレジスト層の厚さによる凹部の水平距離を説明するための図であり、図３ｃは、ソルダーレジスト層の現像深さによる凹部の水平距離を説明するための図である。

【0130】

図３ａを参照すると、第１保護層１９０を形成するためには、第１絶縁層１１１上にソルダーレジスト層１９０Ｌを形成し、前記ソルダーレジスト層１９０Ｌに開口部ＳＯＲが形成される領域１９０Ｌ２を除いた残りの領域１９０Ｌ１を露光する工程を行う。このとき、ソルダーレジスト層１９０Ｌは、スクリーン印刷法、ローラーコーティング法（Ｒｏｌｌｅｒ Ｃｏａｔｉｎｇ）、カーテンコーティング法（Ｃｕｒｔａｉｎ Ｃｏａｔｉｎｇ）、スプレーコーティング法（Ｓｐｒａｙ Ｃｏａｔｉｎｇ）、およびソルダーレジストフィルム積層法などにより形成され得るが、これに限定されない。スクリーン印刷法の場合、製版を用いてソルダーレジストパターンを直接印刷する方法であって、この場合は、露光と現像は不要であり、直ちに硬化を行うことができる。ローラーコーティング法の場合は、スクリーン印刷法に使用されるものよりも粘度の低い光硬化性樹脂をゴムなどの材質のローラーに薄く塗って基板にコーティングすることができる。但し、この方法は、基板によってコーティングされるソルダーレジスト層の厚さを調節することが困難であり、均一なコーティング層を作ることが困難なことがある。カーテンコーティング法の場合は、ローラーコーティングに使用されるものよりも粘度の低い光硬化性樹脂を使用し、光硬化性樹脂をスリット（ｓｌｉｔ、図示せず）を通じて出しながらスリットの下部に基板を通過させながらソルダーレジスト層をコーティングする方法である。この方法は、非常に均一なコーティング品質を得ることができ、基板のサイズに制限なく適用することができる。スプレーコーティング法は、光硬化性樹脂インクを噴霧してコーティングする方法であって、ソルダーレジスト層の厚さを調節しやすいという長所があり得る。

【0131】

一方、前記露光工程は、前記開口部ＳＯＲが形成される領域１９０Ｌ２上にマスク（図示せず）を形成して、紫外線などの光が透過しないようにし、それにより前記残りの領域１９０Ｌ１に紫外線などの光を照射することによって行われ得る。

【0132】

このとき、前記残りの領域１９０Ｌ１に均一な光を照射しても、前記残りの領域１９０Ｌ１の厚さ方向に前記光が照射される量が異なり、これにより前記残りの領域１９０Ｌ１の厚さ方向への露光程度が変わる。

【0133】

例えば、前記露光が行われる前記残りの領域１９０Ｌ１は、厚さ方向を基準に、前記ソルダーレジスト層１９０Ｌの上面に隣接する上部領域１９０Ｌ１Ｔ、前記ソルダーレジスト層１９０Ｌの下面に隣接する下部領域１９０Ｌ１ｂ、および上部領域１９０Ｌ１Ｔと下部領域１９０Ｌ１ｂとの間の中間領域１９０Ｌ１ｃに分けられ得る。

【0134】

そして、前記ソルダーレジスト層１９０Ｌの上面から光を照射する場合、前記上部領域１９０Ｌ１Ｔに照射される光の量と、前記中間領域１９０Ｌ１ｃに照射される光の量と、前記下部領域１９０Ｌ１ｂに照射される光の量とが異なる。具体的には、前記照射される光の量は、前記上部領域１９０Ｌ１Ｔから下部領域１９０Ｌ１ｂに行くほど減少する。

【0135】

これにより、前記露光工程により、前記ソルダーレジスト層１９０Ｌの上部領域１９０Ｌ１Ｔの露光程度を１００％としたとき、前記中間領域１９０Ｌ１ｃの露光程度は、前記上部領域１９０Ｌ１Ｔの露光程度よりも小さい９０％程度のレベルを有し、前記下部領域１９０Ｌ１ｂの露光程度は、前記中間領域１９０Ｌ１ｃの露光程度よりも小さい８０％以下のレベルを有する。

【0136】

そして、上記のような露光工程の後に、前記露光された前記残りの領域１９０Ｌ１に対する硬化工程を行うことができる。このとき、前記それぞれの領域における露光程度が互いに異なるので、硬化の程度も異なって現れる。例えば、前記ソルダーレジスト層１９０Ｌの上部領域１９０Ｌ１Ｔの硬化度を１００％としたとき、前記中間領域１９０Ｌ１ｃの硬化度は、前記上部領域１９０Ｌ１Ｔの硬化度よりも小さい９０％程度のレベルを有し、前記下部領域１９０Ｌ１ｂの硬化度は、前記中間領域１９０Ｌ１ｃの硬化度よりも小さい８０％以下のレベルを有する。

【0137】

これにより、前記硬化工程が行われた後、前記硬化が行われていない前記開口部ＳＯＲが形成される領域１９０Ｌ２に対する現像を行う場合、前記硬化が完全に行われていない下部領域１９０Ｌ１ｂも一緒に現像が行われてエッチングされ、これによるアンダーカットのような凹部が形成される。

【0138】

また、最近、前記第１回路パターン層１２０を安定して保護するために形成される前記ソルダーレジスト層１９０Ｌの厚さがますます増加している傾向である。これにより、前記ソルダーレジスト層１９０Ｌの厚さが増加するほど、前記下部領域１９０Ｌ１ｂの硬化度が減少し、これにより、前記下部領域１９０Ｌ１ｂに形成される凹部の水平距離は、ますます大きくなっている。

【0139】

具体的には、図３ｂを参照すると、前記凹部の水平距離は、前記ソルダーレジスト層１９０Ｌの厚さに比例して増加することがある。図３（ｂ）のＩは、最上側絶縁層を意味し、Ｓ１、Ｓ２、Ｓ３は、前記最上側絶縁層に形成されるソルダーレジスト層を意味する。

【0140】

例えば、図３ｂ（Ａ）に示すように、第１厚さＴａを有するソルダーレジスト層Ｓ１に第１深さＴａを有する開口部を形成する場合、凹部は、ａ水平距離Ｗａを有することができる。

【0141】

そして、図３ｂの（Ｂ）に示すように、前記第１厚さＴａよりも大きい第２厚さＴｂを有するソルダーレジスト層Ｓ２に前記第１深さＴａよりも大きい第２深さＴｂの開口部を形成する場合、凹部は、前記ａ水平距離よりも大きいｂ水平距離Ｗｂを有するようになる。

【0142】

また、図３ｂの（Ｃ）に示すように、前記第２厚さＴｂよりも大きい第３厚さＴｃを有するソルダーレジスト層Ｓ３に前記第２深さＴｂよりも大きい第３深さＴｃの開口部を形成する場合、凹部は、前記ａおよびｂ水平距離よりも大きいｃ水平距離Ｗｃを有するようになる。

【0143】

図３ｂのように、ソルダーレジスト層の厚さに対応する深さを有するように開口部を形成する場合、前記凹部の水平距離は、前記ソルダーレジスト層の厚さに比例して増加することがわかる。

【0144】

また、図３ｃを参照すると、前記凹部の水平距離は、前記ソルダーレジスト層１９０Ｌに形成される開口部の深さに比例し、厚さに比例して増加することがａる。

【0145】

例えば、図３ｃの（Ａ）に示すように、第４厚さＴｄを有するソルダーレジスト層に第１残存領域Ｔｄ－１を残して開口部を形成する場合、凹部は、ｄ水平距離Ｗｄを有することができる。

【0146】

そして、図３ｃの（Ｂ）に示すように、前記第４厚さＴｄを有するソルダーレジスト層に前記第１残存領域Ｔｄ－１よりも薄い第２残存領域Ｔｄ－２を残して開口部を形成する場合、凹部は、前記ｄ水平距離Ｗｄよりも大きいｅ水平距離Ｗｅを有するようになる。

【0147】

そして、図３ｃの（Ｃ）に示すように、前記第４厚さＴｄを有するソルダーレジスト層に前記第１および第２残存領域Ｔｄ－１、Ｔｄ－２よりも薄い第３残存領域Ｔｄ－３を残して開口部を形成する場合、凹部は、前記ｄ水平距離Ｗｄおよびｅ水平距離Ｗｅよりも大きいｆ水平距離Ｗｆを有するようになる。

【0148】

図３ｃのように、ソルダーレジスト層の一部を除去して開口部を形成する場合、前記ソルダーレジスト層から除去されない残存領域の厚さに反比例して前記凹部の水平距離が減少することが分かる。

【0149】

これにより、実施例では、上述したように、第１保護層１９０の全厚さに対応して開口部ＳＯＲを形成するのではなく、前記第１保護層１９０の第１部分１９０ａを除いた第２部分１９０ｂに対してのみ前記開口部ＳＯＲを形成するようにして、比較例に比べて前記第２部分１９０ｂに形成される凹部の水平距離を減らすことができる。

【0150】

以下では、実施例に係る第１保護層を形成した場合における凹部の水平距離の実験結果を説明する。

【0151】

図４ａは、第１絶縁物質からなるソルダーレジスト層における凹部の水平距離に対する実験結果を示す図であり、図４ｂは、第１絶縁物質とは異なる第２絶縁物質からなるソルダーレジスト層における凹部の水平距離に対する実験結果を説明するための図である。

【0152】

このとき、前記第１絶縁物質と第２絶縁物質は、ソルダーレジスト層を構成する物質であってもよく、これは互いに異なってもよい。例えば、前記第１絶縁物質と第２絶縁物質とが互いに異なることは、ソルダーレジスト層に含まれるフィラーの種類またはフィラーの含有量が互いに異なることを意味することができるが、これに限定されない。

【0153】

先ず、図４ａの（Ａ）は、第１パッドの幅が第１－１幅を有し、前記第１－１幅よりも大きい第１－２幅（例えば、８０μｍ）を有する開口部を含む第１絶縁物質の第１保護層の凹部を示す。このとき、前記第１－１幅と前記第１－２幅との差値は、「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0154】

図４ａの（Ｂ）は、第１パッドの幅が前記第１－１幅よりも大きい第２－１幅を有し、前記第２－１幅よりも大きい第２－２幅（例えば、９５μｍ）を有する開口部を含む第１絶縁物質の第１保護層の凹部を示す。このとき、前記第２－１幅と前記第２－２幅との差値は、図４ａの（Ａ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第２－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0155】

図４ａの（Ｃ）は、第１パッドの幅が前記第２－１幅よりも大きい第３－１幅を有し、前記第３－１幅よりも大きい第３－２幅（例えば、１００μｍ）を有する開口部を含む第１絶縁物質の第１保護層の凹部を示す。このとき、前記第３－１幅と前記第３－２幅との差値は、図４ａに（Ａ）および（Ｂ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0156】

図４ａの（Ｄ）は、第１パッドの幅が第３－１幅よりも大きい第４－１幅を有し、前記第４－１幅よりも大きい第４－２幅（例えば、１１０μｍ）を有する開口部を含む第１絶縁物質の第１保護層の凹部を示す。このとき、前記第４－１幅と前記第４－２幅との差値は、図４ａの（Ａ）～（Ｃ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0157】

そして、図４ａの（Ａ）の場合、凹部の最小水平距離は、０．５７μｍであることが確認でき、最大水平距離は、１．８２μｍであることが確認でき、これによる凹部の平均水平距離は、１．４０μｍであって、比較例に比べて著しく減少したことが確認できた。

【0158】

また、図４ａの（Ｂ）の場合、凹部の最小水平距離は、０．６２μｍであることが確認でき、最大水平距離は、２．２５μｍであることが確認でき、これによる凹部の平均水平距離は、１．３７μｍであって、比較例に比べて著しく減少したことが確認できた。

【0159】

図４ａの（Ｃ）の場合、凹部の最小水平距離は、０．１０μｍであることが確認でき、最大水平距離は、２．２２μｍであることが確認でき、これによる凹部の平均水平距離は、１．０５μｍであって、比較例に比べて著しく減少したことが確認できた。

【0160】

図４ａの（Ｄ）の場合、凹部の最小水平距離は、０．６８μｍであることが確認でき、最大水平距離は、２．４４μｍであることが確認でき、これによる凹部の平均水平距離は、１．４４μｍあって、比較例に比べて著しく減少したことが確認できた。

【0161】

一方、図４ｂの（Ａ）は、第１パッドの幅が第１－１幅を有し、前記第１－１幅よりも大きい第１－２幅（例えば、８０μｍ）を有する開口部を含む第２絶縁物質の第１保護層の凹部を示す。このとき、前記第１－１幅と前記第１－２幅との差値は「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0162】

図４ｂの（Ｂ）は、第１パッドの幅が前記第１－１幅よりも大きい第２－１幅を有し、前記第２－１幅よりも大きい第２－２幅（例えば、９５μｍ）を有する開口部を含む第２絶縁物質の第１保護層の凹部を示す。このとき、前記第２－１幅と前記第２－２幅との差値は、図４ｂの（Ａ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第２－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平街を調べた。

【0163】

図４ｂの（Ｃ）は、第１パッドの幅が前記第２－１幅よりも大きい第３－１幅を有し、前記第３－１幅より大きい第３－２幅（例えば、１００μｍ）を有する開口部を含む第２絶縁物質の第１保護層の凹部を示す。このとき、前記第３－１幅と前記第３－２幅との差値は、図４ｂの（Ａ）および（Ｂ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平距離を調べた。

【0164】

図４ｂの（Ｄ）は、第１パッドの幅が第３－１幅よりも大きい第４－１幅を有し、前記第４－１幅よりも大きい第４－２幅（例えば、１１０μｍ）を有する開口部を含む第２絶縁物質の第１保護層の凹部を示す。このとき、前記第４－１幅と前記第４－２幅との差値は、図４ｂの（Ａ）～（Ｃ）と同じ「Ａ」であってもよい。そして、上記のような条件において第１保護層で、第１部分を除いた第２部分のみを現像して前記第１－２幅を有する開口部を形成した場合において、前記第２部分に形成された凹部の水平街を調べた。

【0165】

そして、図４ｂの（Ａ）の場合、凹部の最小水平距離は、４．４０μｍであることが確認でき、最大水平距離は、５．８３μｍであることが確認でき、これによる凹部の平均水平距離は、４．６１μｍであって、比較例に比べて著しく減少したことが確認できた。

【0166】

また、図４ｂの（Ｂ）の場合、凹部の最小水平距離は、３．３５μｍであることが確認でき、最大水平距離は、５．５０μｍであることが確認でき、これによる凹部の平均水平距離は、４．７４μｍであって、比較例に比べて著しく減少したことが確認できた。

【0167】

図４ｂの（Ｃ）の場合、凹部の最小水平距離は、４．１１μｍであることが確認でき、最大水平距離は、６．０７μｍであることが確認でき、これによる凹部の平均水平距離は、５．０７μｍであって、比較例に比べて著しく減少したことが確認できた。

【0168】

図４ｂの（Ｄ）の場合、凹部の最小水平距離は、４．１１μｍであることが確認でき、最大水平距離は、６．１２μｍであることが確認でき、これによる凹部の平均水平距離は、５．３６μｍであって、比較例に比べて著しく減少したことが確認できた。

【0169】

具体的には、実施例では、第１保護層１９０の第１部分１９０ａを除いた第２部分１９０ｂのみを開放して、第１回路パターン層１２０のパッドを露出する開口部を形成することにより、比較例に比べて凹部の水平距離を著しく減らすことができる。

【0170】

以下では、実施例の第１保護層の領域ごとの構造について説明する。

【0171】

図５ａは、図２ａの第１保護層の第１領域の第１－１領域を示す図であり、図５ｂは、図５ａに対応する回路基板のＳＡＭ写真を示す図である。図５ａは、図２ｂのＬ１ライン方向への断面図である。

【0172】

図５ａおよび図５ｂの説明に先立ち、実施例の第１保護層１９０の第１領域１９１は、第１部分１９１－１ａ、１９１－２ａと第２部分１９１－１ｂ、１９１－２ｂとを含む。

【0173】

例えば、第１保護層１９０の第１領域１９１は、第１パッド１２１を基準に、前記第１パッド１２１の一側における第１部分１９１－１ａと前記第１パッド１２１の他側における第１部分１９１－２ａとを含むことができる。そして、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１の一側における第１部分１９１－１ａ上の第２部分１９１－１ｂと前記第１パッド１２１の他側における第１部分１９１－２ａ上の第２部分１９１－２ｂとを含むことができる。

【0174】

以下では、その説明の便宜上、前記第１パッド１２１を基準に、その一側の第１領域１９１を第１－１領域１９１－１と言い、その他側の第１領域１９１を第１－２領域１９１－２と言う。

【0175】

図５ａおよび図５ｂを参照すると、第１保護層１９０の第１領域１９１は、前記第１回路パターン層１２０の第１パッド１２１の上面を露出する第１開口部ＳＯＲ１が形成された領域であってもよい。また、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１に隣接して前記第１回路パターン層１２０の一部（例えば、隣接パターン）が配置された領域であってもよい。

【0176】

前記隣接パターンは、前記第１回路パターン層１２０の前記トレース１２４および前記第３パッド１２３のうちいずれか一つであってもよい。これにより、前記第１保護層１９０の前記第１領域１９１は、前記第１パッド１２１に隣接してトレース１２４が配置された領域または第３パッド１２３が配置された領域であってもよい。

【0177】

これにより、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１と前記トレース１２４との間の第１－１領域１９１－１と前記第１パッド１２１と前記第３パッド１２３との間の第１－２領域１９１－２とを含むことができる。また、図５ａは、前記第１領域１９１の一部である第１－１領域１９１－１を示すものであってもよい。

【0178】

そして、前記第１保護層１９０の前記第１－１領域１９１－１は、前記第１回路パターン層１２０の第１パッド１２１と前記トレース１２４との間に配置される第１－１部分１９１－１ａを含む。前記第１－１部分１９１－１ａは、前記第１保護層１９０の第１領域１９１の第１部分とも言える。

【0179】

また、前記第１保護層１９０の前記第１－１領域１９１－１は、前記第１－１領域１９１－１の第１－１部分１９１－１ａ上に前記トレース１２４を覆って配置され、前記第１パッド１２１の上面を露出する開口部ＳＯＲを有する第１－２部分１９１－１ｂを含むことができる。前記第１－２部分１９１－１ｂは、前記第１保護層１９０の第１領域１９１の第２部分とも言える。

【0180】

このとき、前記第１回路パターン層１２０の前記第１パッド１２１の厚さＴ１は、１０μｍ～３５μｍであってもよい。例えば、前記第１回路パターン層１２０の前記第１パッド１２１の厚さＴ１は、１２μｍ～３０μｍであってもよい。例えば、前記第１回路パターン層１２０の前記第１パッド１２１の厚さＴ１は、１５μｍ～２５μｍであってもよい。前記第１回路パターン層１２０の前記第１パッド１２１の厚さＴ１が１０μｍよりも小さいと、前記第１パッド１２１の抵抗が増加し、これによる信号損失が増加することがある。前記第１回路パターン層１２０の前記第１パッド１２１の厚さＴ１が３５μｍよりも大きいと、前記第１パッド１２１の微細化が困難であり、これにより回路基板の集積度が低くなって、全体体積が増加することがある。

【0181】

一方、前記第１保護層１９０の第１－１領域１９１－１の厚さＴ２は、前記第１パッド１２１の厚さＴ１の１１０％～２００％であってもよい。例えば、前記第１保護層１９０の前記第１－１領域１９１－１の厚さＴ２は、前記第１パッド１２１の厚さＴ１の１２０％～１９０％であってもよい。前記第１保護層１９０の前記第１－１領域１９１－１の厚さＴ２は、前記第１パッド１２１の厚さＴ１の１３０％～１８０％であってもよい。

【0182】

前記第１保護層１９０の前記第１－１領域１９１－１の厚さＴ２が前記第１パッド１２１の厚さＴ１の１１０％よりも小さいと、前記第１保護層１９０によって前記トレース１２４が安定して保護されない問題が発生することがある。また、前記第１保護層１９０の前記第１－１領域１９１－１の厚さＴ２が前記第１パッド１２１の厚さＴ１の２００％よりも大きいと、回路基板の全厚さが増加することがある。また、前記第１保護層１９０の前記第１－１領域１９１－１の厚さＴ２が前記第１パッド１２１の厚さＴ１の２００％よりも大きいと、これによる前記第１－２部分１９１－１ｂの厚さＴ４が増加し、これにより、前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓに形成される凹部ＵＣ（Ｕｎｄｅｒｃｕｔ）の水平距離Ｗ１が増加することがある。

【0183】

前記第１－１領域１９１－１における第１－１部分１９１－１ａの厚さＴ３は、前記第１パッド１２１の厚さＴ１よりも小さくてもよい。また、前記第１－２部分１９１－１ｂの厚さＴ４は、前記第１保護層１９０の第１－１領域１９１－１の厚さＴ２から前記第１－１部分１９１－１ａの厚さＴ３を差し引いた厚さＴ４であってもよい。そして、前記第１－２部分１９１－１ｂに形成された開口部ＳＯＲ１の深さは、前記第１－２部分１９１－１ｂの厚さＴ４に対応することができる。

【0184】

このとき、前記第１－１部分１９１－１ａの厚さＴ３は、前記第１パッド１２１の厚さＴ１の４０％～９８％の範囲を有することができる。例えば、前記第１－１部分１９１－１ａの厚さＴ３は、前記第１パッド１２１の厚さＴ１の４５％～９５％の範囲を有することができる。例えば、前記第１－１部分１９１－１ａの厚さＴ３は、前記第１パッド１２１の厚さＴ１の５０％～９０％の範囲を有することができる。

【0185】

このとき、前記第１－１部分１９１－１ａの上面は、平面ではなく曲面または傾斜した傾斜面を有することができる。そして、前記第１－１部分１９１－１ａの上面が平面または傾斜面を有する場合、前記第１－１部分１９１－１ａの厚さＴ３は、前記第１－１部分１９１－１ａの平均厚さを意味することができる。

【0186】

前記第１－１部分１９１－１ａの厚さＴ３が前記第１パッド１２１の厚さＴ１の４０％よりも小さいと、これに対応して前記第１－２部分１９１－１ｂの厚さＴ４および開口部ＳＯＲ１の深さが増加し、これにより、前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓに形成される凹部ＵＣの水平距離が増加するころがある。また、前記第１－１領域１９１－１の第１－１部分１９１－１ａの厚さＴ３が前記第１パッド１２１の厚さＴ１の９８％よりも大きいと、前記開口部ＳＯＲ１を形成する工程における工程偏差により、前記第１－１部分１９１－１ａが前記第１パッド１２１の上面を覆う問題が発生することがあり、これによる前記第１パッド１２１の上面が完全に露出されないので、回路断線の問題が発生することがある。

【0187】

前記第１保護層１９０の第１－１部分１９１－１ａは、前記第１絶縁層１１１の上面と接触することがある。また、前記第１保護層１９０の第１－１部分１９１－１ａは、前記第１パッド１２１の側面の一部および前記トレース１２４の側面の一部を覆うことができる。また、前記第１保護層１９０の第１－１部分１９１－１ａは、前記第１パッド１２１の側面の残りの部分および前記トレース１２４の側面の残りの部分を露出することができる。 。

【0188】

前記第１保護層１９０の前記第１－２部分１９１－１ｂは、前記第１パッド１２１と一定間隔Ｗ３を隔てた位置で、前記第１－１部分１９１－１ａおよび前記トレース１２４上に配置され得る。例えば、前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓは、前記第１パッド１２１から前記間隔Ｗ３だけ離隔し得る。これにより、第１保護層１９０の第１－１部分１９１－１ａの上面のうち前記第１パッド１２１に隣接する上面は、前記間隔Ｗ３に対応して露出し得る。

【0189】

一方、前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓには、凹部ＵＣが形成され得る。例えば、前記凹部ＵＣは、前記第１－１部分１９１－１ａの上面と前記第１－１部分１９１－１ａの上面に連結される前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓとの間に形成され得る。例えば、前記凹部ＵＣは、前記第１－１部分１９１－１ａと前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓとの間の段差部分に形成され得る。

【0190】

前記凹部ＵＣの幅は、０よりも大きい値を有することができる。このとき、実施例では、前記第１保護層１９０の全厚さではなく、前記第１－１部分１９１－１ａを除いた前記第１－２部分１９１－１ｂについてのみ現像によるエッチングを行うことにより、前記凹部ＵＣの水平距離Ｗ１を減らすことができる。前記凹部ＵＣの水平距離Ｗ１は、前記凹部ＵＣの最内側端から前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓの最外側端までの水平距離を意味することができる。

【0191】

前記凹部ＵＣの水平距離Ｗ１は、１３μｍ以下であってもよい。例えば、実施例における前記凹部ＵＣの水平距離Ｗ１は、１０μｍ以下であってもよい。例えば、実施例における前記凹部ＵＣの水平距離Ｗ１は、６μｍ以下であってもよい。例えば、実施例における前記凹部ＵＣの水平距離Ｗ１は、２μｍ以下であってもよい。

【0192】

これにより、実施例における前記第１－２部分１９１－１ｂは、前記トレース１２４の最外側端１２４－１と前記側壁１９１－１ｂｓとの間の幅Ｗ２を比較例に比べて減らすことができる。

【0193】

例えば、比較例では、前記凹部の水平距離が少なくとも４０μｍ以上を有しており、これにより前記トレースの最外側端と前記側壁との間の幅が少なくとも４５μｍ以上を有するべきであった。

【0194】

これに対し、実施例では、前記第１保護層１９０の第１－１領域１９１－１の開口部ＳＯＲ１が前記第１－２部分１９１－１ｂのみを開放して形成されるようにして、前記凹部ＵＣの水平距離Ｗ１は、比較例に比べて著しく減少させることができる。これにより、実施例では、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２は、１μｍ～３０μｍの範囲（例えば、１μｍを超えながら３０μｍ以下）を有することができる。例えば、実施例では、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２は、２μｍ～２５μｍの範囲（例えば、２μｍ以上でありながら２５μｍ以下）を有することができる。例えば、実施例では、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２は、３μｍ～２０μｍの範囲（例えば、３μｍ以上でありながら２０μｍ以下）を有することができる。例えば、実施例では、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２は、５μｍ～１８μｍの範囲（例えば、５μｍ以上でありながら、１８μｍ以下）を有することができる。例えば、実施例では、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２は、７μｍ～１６μｍの範囲（例えば、７μｍ以上でありながら１６μｍ以下）を有することができる。

【0195】

前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２が１μｍ以下であると、前記凹部により前記トレース１２４の最外側端の一部が露出されることがあり、これによる回路ショートなどの電気的な信頼性問題が発生することがある。また、前記トレース１２４の最外側端１２４－１と前記第１－２部分１９１－１ｂの開口部の側壁１９１－１ｂｓの最外側端との間の最短距離の幅Ｗ２が３０μｍを超えると、これに対応して第１パッドとトレースとの間の離隔間隔が増加し、これによる回路基板の回路集積度が減少し、回路基板の水平方向への幅が増加することがある。

【0196】

これにより、実施例では、前記第１パッド１２１と前記トレース１２４との最短距離の離隔間隔Ｗ４を比較例に比べて著しく減らすことができる。例えば、前記第１－２部分１９１－１ｂの側壁１９１－１ｂｓと前記第１パッド１２１との間の離隔間隔Ｗ３が比較例と同じ１５μｍのレベルを有しても、前記第１パッド１２１と前記トレース１２４との最短距離の離隔間隔Ｗ４を４５μｍ以下、さらに３０μｍ以下、さらに、２７μｍ以下、さらに２２μｍ以下、さらに１８μｍ以下に減らすことができる。

【0197】

これにより、実施例では、回路基板の平面積が比較例と同じレベルを有する場合、前記回路基板に配置される回路パターン層の集積度を高めることができ、これにより比較例に比べてより多くの回路パターンを配置することができる効果がある。また、実施例では、比較例と同じ数の回路パターンを含む場合、上記のような第１保護層１９０の構造により、回路パターン層の間隔を減らすことができ、これにより回路基板の水平方向への幅を減らすことができる。

【0198】

図６ａは、図２ａの第１保護層の第１領域における第１－２領域を示す図であり、図６ｂは、図６ａに対応する回路基板のＳＡＭ写真を示す図である。図６ａは、図２ｂのＬ２ライン方向への断面図である。

【0199】

図６ａおよび図６ｂを参照すると、第１保護層１９０の第１領域１９１は、前記第１回路パターン層１２０の第１パッド１２１の上面を露出する第１開口部ＳＯＲ１が形成された領域であってもよい。また、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１に隣接して前記第１回路パターン層１２０の一部が配置された領域であってもよい。例えば、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１および前記第１パッド１２１に隣接して第１回路パターン層１２０のトレース１２４が配置された領域であってもよい。例えば、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１および前記第１領域１９１に隣接して第３パッド１２３が配置された領域であってもよい。

【0200】

これにより、前記第１保護層１９０の第１領域１９１は、前記第１パッド１２１と前記トレース１２４との間の第１－１領域１９１－１と、前記第１パッド１２１と前記第３パッド１２３との間の第１－２領域１９１－２とを含むことができる。そして、図６ａは、前記第１領域１９１における第１－２領域１９１－２を示すものであってもよい。

【0201】

そして、前記第１保護層１９０の前記第１－２領域１９１－２は、前記第１回路パターン層１２０の第１パッド１２１と前記第３パッド１２３との間に配置される前記第２－１部分１９１－２ａを含む。前記第２－１部分１９１－２ａは、第１保護層１９０の第１領域１９１の第１部分とも言える。

【0202】

また、前記第１保護層１９０の前記第１－２領域１９１－２は、前記第２－１部分１９１－２ａ上に前記第３パッド１２３の上面の一部を覆って配置され、前記第１パッド１２１の上面を露出する第１開口部ＳＯＲ１および前記第３パッド１２３の上面を露出する第２開口部ＳＯＲ２を含む前記第２－２部分１9１－２ｂを含むことができる。前記第２－２部分１９１－２ｂは、前記第２－１部分１９１－２ａ上に配置される第１保護層１９０の第１領域１９１の第２部分とも言える。

【0203】

ここで、前記第３パッド１２３の厚さＴ１、前記第１保護層１９０の第１－２領域１９１－２の厚さＴ２、前記第２－１部分１９１－２ａの厚さＴ３、および前記第２－２部分１９１－２ｂは、前記第１－１領域１９１－１で既に説明したので、これについての詳細な説明は省略する。

【0204】

一方、前記第２－２部分１９１－２ｂは、前記第１開口部ＳＯＲ１に対応する第１側壁１９１－２ｂｓ１および前記第２開口部ＳＯＲ２に対応する第２側壁１９１－２ｂｓ２を含む。

【0205】

そして、前記第１側壁１９１－２ｂｓ１には、第１凹部ＵＣ１が形成され、前記第２側壁１９１－２ｂｓ２には、第２凹部ＵＣ２が形成され得る。

【0206】

このとき、前記第１凹部ＵＣ１の水平距離Ｗ１は、１３μｍ以下であってもよい。例えば、実施例における前記第１凹部ＵＣ１の水平距離Ｗ１は、１０μｍ以下であってもよい。例えば、実施例における前記第１凹部ＵＣ１の水平距離Ｗ１は、６μｍ以下であってもよい。例えば、実施例における前記第１凹部ＵＣ１の水平距離Ｗ１は、２μｍ以下であってもよい。

【0207】

これにより、実施例における第２－２部分１９１－２ｂは、前記第３パッド１２３の最外側端１２３－１と前記第１側壁１９１－２ｂｓ１との間の幅Ｗ２を比較例に比べて減らすことができる。

【0208】

例えば、実施例では、前記第１保護層１９０の第１－２領域１９１－２の第１開口部ＳＯＲ１が前記第２－２部分１９１－２ｂのみを開放して形成されるようにして、前記第１凹部ＵＣ１の水平距離Ｗ１は、比較例に比べて著しく減少させることができる。これにより、実施例では、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１の最外側端と前記第３パッド１２３の最外側端１２３－１との間の最短距離の幅Ｗ２は、１μｍ～３０μｍの範囲（例えば、１μｍを超えながら３０μｍ以下）を有することができる。例えば、実施例では、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１の最外側端と前記第３パッド１２３の最外側端１２３－１との間の最短距離の幅Ｗ２は、２μｍ～２５μｍの範囲（例えば、２μｍ以上でありながら２５μｍ以下）を有することができる。例えば、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１の最外側端と前記第３パッド１２３の最外側端１２３－１との間の最短距離の幅Ｗ２が３μｍ～２０μｍの範囲（例えば、３μｍ以上でありながら、２０μｍ以下）を有することができる。例えば、実施例では、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１の最外側端と前記第３パッド１２３の最外側端１２３－１との間の最短距離の幅Ｗ２は、５μｍ～１８μｍの範囲（例えば、５μｍ以上でありながら、１８μｍ以下）を有することができる。例えば、実施例では、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１の最外側端と前記第３パッド１２３の最外側端１２３－１との間の最短距離の幅Ｗ２は、７μｍ～１６μｍの範囲（例えば、７μｍ以上でありながら１６μｍ以下）を有することができる。

【0209】

これにより、実施例では、前記第１パッド１２１と前記第３パッド１２３との間の最短距離の離隔間隔Ｗ４を比較例に比べて著しく減らすことができる。例えば、前記第２－２部分１９１－２ｂの第１側壁１９１－２ｂｓ１と前記第１パッド１２１との離隔間隔Ｗ３が比較例と同じ１５μｍのレベルを有しても、前記第１パッド１２１と前記第３パッド１２３との間の最短距離の離隔間隔Ｗ４を４５μｍ以下、さらに３０μｍ以下、さらに２７μｍ以下、さらに２２μｍ以下、さらに１８μｍ以下に減らすことができる。

【0210】

一方、前記第２－２部分１９１－２ｂの第２側壁１９１－２ｂｓ２には、第２凹部ＵＣ２が形成され得る。

【0211】

このとき、前記第２凹部ＵＣ２が形成される位置は、前記第１凹部ＵＣ１が形成される位置よりも高い。即ち、前記第１凹部ＵＣ１は、前記第３パッド１２３の上面よりも低い高さで形成される一方で、前記第２凹部ＵＣ２は、前記第３パッド１２３の上面と同じ高さまたは高い高さで形成される。これにより、前記第２凹部ＵＣ２の水平距離Ｗ１－１は、前記第１凹部ＵＣ１の水平距離よりも小さくてもよい。

【0212】

図７ａは、図２ａの第１保護層の第２領域を示す図であり、図７ｂは、図７ａに対応する回路基板のＳＡＭ写真を示す図である。図７ａは、図２ｂのＬ３ライン方向への断面図である。

【0213】

図７ａおよび図７ｂを参照すると、前記第１保護層１９０の第２領域１９２は、前記第１回路パターン層１２０の第２パッド１２２の上面を露出する開口部が形成された領域であってもよい。例えば、前記第１保護層１９０の第２領域１９２は、複数の第２パッド１２２間に配置され得る。例えば、前記第１保護層１９０の第２領域１９２は、前記複数の第２パッド１２２間の領域のうち第１回路パターン層１２０が配置されていない領域であってもよい。前記第１保護層１９０の前記第２領域１９２は、前記複数の第２パッド１２２間の領域を区画するダム機能を果たすことができる。

【0214】

例えば、前記第１保護層１９０の前記第２領域１９２は、第２－１パッド１２２－１と第２－２パッド１２２－２との間に配置され得る。

【0215】

前記第１保護層１９０の第２領域１９２は、前記第２－１パッド１２１と前記第２－２パッド１２２－２との間の前記第１絶縁層１１１の上面に配置される第２領域１９２の第１部分１９２－１を含む。

【0216】

そして、前記第２領域１９２は、前記第２領域１９２の第１部分１９２－１の上に配置される第２領域１９２の第２部分１９２－２を含むことができる。前記第２領域１９２の第２部分１９２－２の幅は、前記第２領域１９２の第１部分１９２－１の幅よりも小さくてもよい。これにより、前記第２領域１９２の第１部分１９２－１の上面の一部は露出し得る。

【0217】

前記第２領域１９２の第１部分１９２－１の一側端は、前記第２－１パッド１２２－１の側面と接触することがある。また、前記第２領域１９２の第１部分１９２－１の他側端は、前記第２－２パッド１２２－２の側面と接触することがある。

【0218】

前記第２領域１９２の第１部分１９２－１の厚さＴ３は、前記第２－１パッド１２２－１および第２－２パッド１２２－２の厚さＴ１の４０％～９８％の範囲を有することができる。例えば、前記第２領域１９２の第１部分１９２－１の厚さＴ３は、前記第２－１パッド１２２－１および第２－２パッド１２２－２の厚さＴ１の４５％～９５％の範囲を有することができる。例えば、前記第２領域１９２の第１部分１９２－１の厚さＴ３は、前記第２－１パッド１２２－１および第２－２パッド１２２－２の厚さＴ１の５０％～９０％の範囲を有することができる。

【0219】

このとき、前記第２領域１９２の第１部分１９２－１の上面は、平面ではない曲面または傾斜した傾斜面を有することができる。そして、前記第２領域１９２の第１部分１９２－１の上面が平面または傾斜面を有する場合、前記第２領域１９２の第１部分１９２－１の厚さＴ３は、前記第２領域１９２の第１部分１９２－１の平均厚さを意味することができる。

【0220】

前記第２領域１９２の第１部分１９２－１の厚さＴ３が前記第２－１パッド１２２－１および第２－２パッド１２２－２の厚さＴ１の４０％よりも小さいと、前記第２領域１９２の第２部分１９２－２の側壁に形成される凹部の水平距離が増加することがある。前記第２領域１９２の第１部分１９２－１の厚さＴ３が前記第２－１パッド１２２－１および第２－２パッド１２２－２の厚さＴ１の９８％よりも大きいと、前記開口部を形成する工程における工程偏差により、前記第２－１パッド１２２－１および前記第２－２パッド１２２－２の上面が完全に露出されないことによる回路断線の問題が発生することがある。

【0221】

前記第２領域１９２の第２部分１９２－２は、前記第２－１パッド１２２－１の上面および前記第２－１パッド１２２－１の側面の一部を露出する開口部に対応する第１側壁１９２－２１を含む。

【0222】

また、前記第２領域１９２の第２部分１９２－２は、前記第２－２パッド１２２－２の上面および前記第２－２パッド１２２－２の側面の一部を露出する開口部に対応する第２側壁１９２－２２を含む。

【0223】

そして、前記第２領域１９２の第２部分１９２－２の第１側壁１９２－２１には、第１凹部Ｕ１が形成され、第２側壁１９２－２２には、第２凹部Ｕ２が形成され得る。

【0224】

このとき、前記第１凹部Ｕ１および前記第２凹部Ｕ２の水平距離Ｗ１は、１３μｍ以下であってもよい。例えば、実施例における前記第１凹部Ｕ１および前記第２凹部Ｕ２の水平距離Ｗ１は、１０μｍ以下であってもよい。例えば、前記第１凹部Ｕ１および前記第２凹部Ｕ２の水平距離Ｗ１は、６μｍ以下であってもよい。例えば、前記第１凹部Ｕ１および前記第２凹部Ｕ２の水平距離Ｗ１は、２μｍ以下であってもよい。

【0225】

これにより、実施例における前記第２領域１９２の第２部分１９２－２の幅Ｗ５を比較例に比べて減らすことができる。

【0226】

例えば、実施例では、前記第１保護層１９０の第２領域１９２の開口部が前記第２部分１９２－２のみを開放して形成されるようにして、前記第１凹部Ｕ１および第２凹部Ｕ２の水平距離を比較例に比べて減らすことができる。

【0227】

例えば、比較例では、前記第２領域における第１保護層の幅が９０μｍ以上を有した。これに対し、実施例における第１保護層１９０の第２領域１９２の第２部分１９２－２の幅Ｗ５は、４０μｍ以下であってもよい。実施例における第１保護層１９０の第２領域１９２の第２部分１９２－２の幅Ｗ５は、３０μｍ以下であってもよい。実施例における第１保護層１９０の第２領域１９２の第２部分１９２－２の幅Ｗ５は、２０μｍ以下であってもよい。実施例における第１保護層１９０の第２領域１９２の第２部分１９２－２の幅Ｗ５は、１０μｍ以下であってもよい。実施例における第１保護層１９０の第２領域１９２の第２部分１９２－２の幅Ｗ５は、５μｍ以下であってもよい。

【0228】

これにより、実施例では、前記第２－１パッド１２２－１と第２－２パッド１２２－２との間の離隔間隔Ｗ６を比較例に比べて著しく減らすことができる。例えば、前記第２領域１９２の第２部分１９２－２の第１側壁１９２－２１と第２－１パッド１２２－１との間の離隔間隔Ｗ３および前記第２側壁１９２－２２と第２－２パッド１２２－２との間の離隔間隔Ｗ３が比較例と同じ１５μｍのレベルを有しても、前記第２－１パッド１２２－１と第２ ２－２パッド１２２－２との間の最短距離の離隔間隔Ｗ６を７０μｍ以下、さらに６０μｍ以下、さらに５０μｍ以下、さらに３５μｍ以下に減らすことができる。

【0229】

上記のように、実施例に係る回路基板は、第１保護層を含む。前記第１保護層は、段差を有する第１部分および第２部分を含む。そして、実施例では、前記第１保護層に形成される開口部は、前記第１部分を除いた第２部分のみを選択的に除去することによって形成され得る。このとき、前記第１保護層の第１部分の厚さは、前記開口部を介して露出される第１回路パターン層の厚さよりも小さい。これにより、前記第１保護層の第２部分に形成された開口部は、前記第１回路パターン層の側面の一部および前記第１回路パターン層の上面を露出することができる。これにより、実施例では、前記開口部の深さは、第１保護層の全厚さに対応する深さを有するのではなく、前記第２部分の厚さに対応する深さを有する。これにより、実施例では、比較例に比べて、前記開口部の側壁に形成されるアンダーカットに対応する凹部の水平距離を著しく減らすことができる。これにより、実施例では、前記凹部の水平距離を減らすことにより、回路基板の電気的信頼性または物理的信頼性を向上させることができる。例えば、前記凹部の水平距離が増加するによって、前記凹部間にソルダーボールの一部が浸透することがあり、これに基づいて隣接する回路パターン間が連結されることによるショートの問題が発生することがある。例えば、前記凹部の水平距離が増加するによって、前記第１保護層と絶縁層との間の接触面積が減少し、これにより前記第１保護層と前記絶縁層との間の接合力が減少することがある。これに対し、実施例では、前記凹部の水平距離を減らすことによって、前記ショートなどの電気的信頼性の問題を解決することができ、さらに、前記接合力の減少などの物理的信頼性の問題を解決することができる。

【0230】

また、実施例では、前記第１保護層の第１部分の厚さが前記第１回路パターン層の４０％～９８％の範囲を有するようにする。これにより、実施例では、前記第２部分に形成される開口部を介して前記第１回路パターン層の上面が安定して露出できるようにしながら、前記凹部の水平距離を画期的に減少させることができる。

【0231】

また、実施例では、前記凹部の水平距離を減らすことによって、前記第１回路パターン層のパッド間またはパッドと前記トレースとの間またはトレース間の間隔を減らすことができる。具体的には、前記第１回路パターン層のパッド間またはパッドとトレースとの間またはトレース間の間隔は、前記電気的信頼性の問題を解決するために、前記凹部の水平距離が反映されて決定される。このとき、実施例では、前記凹部の水平距離を減らすことにより、前記凹部の水平距離によって決定される前記第１回路パターン層のパッド間またはパッドとトレースとの間またはトレース間の間隔を画期的に減らすことができる。

【0232】

以下では、実施例に係る回路基板の製造方法について説明する。

【0233】

図８ａ～図８Ｊは、図２ａの回路基板の製造方法を工程順に説明するための図である。

【0234】

図８ａを参照すると、実施例では、第２絶縁層１１２を用意する。前記第２絶縁層１１２は、コア層であってもよい。これにより、前記第２絶縁層１１２は、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）であってもよい。そして、実施例では、前記第２絶縁層１１２を貫通する第２ビアホールＶＨ２を形成する工程を行うことができる。このとき、前記第２絶縁層１１２は、一定厚さ以上を有するコア層であり、これにより前記第２ビアホールＶＨ２の形成工程は、前記第２絶縁層１１２の上側で前記第２ビアホールＶＨ２の第１パートを形成する第１工程と、前記第２絶縁層１１２の下側で前記第２ビアホールＶＨ２の前記第１パートと連結される第２パートを形成する第２工程とを含むことができる。これにより、前記第２ビアホールＶＨ２は、前記第１パートと第２パートとの組み合わせによる砂時計形状を有することができる。一方、図８ａには示しなかったが、第２絶縁層１１２の上面および下面には、それぞれ銅箔層（図示せず）が積層され得る。

【0235】

次に、実施例では、前記第２絶縁層１１２の第２ビアホールＶＨ２を充填する第２ビア１７０と、前記第２絶縁層１１２の上面に配置される第２回路パターン層１３０および前記第２絶縁層１１２の下面に配置される第３回路パターン層１４０とを形成する工程を行うことができる。

【0236】

このために、図８ｂに示すように、実施例では、前記第２絶縁層１１２の上面および下面にそれぞれ前記第２回路パターン層１３０および第３回路パターン層１４０が形成される領域を露出する開口部を有するドライフィルムＤＦ１を形成することができる。

【0237】

そして、実施例では、図８ｃに示すように、前記第２ビアホールＶＨ２および前記ドライフィルムＤＦ１の開口部を充填するめっきを行い、第２ビア１７０、第２回路パターン層１３０、および第３回路パターン層１４０を形成することができる。このとき、前記めっきは、前記第２絶縁層１１２または前記銅箔層（図示せず）上に無電解めっきを行って化学銅めっき層（図示せず）を形成した後、前記化学銅めっき層をシード層として行うことができる。

【0238】

次に、図８ｄに示すように、実施例では、前記第２絶縁層１１２の第１面または上面に第１絶縁層１１１を積層し、前記第２絶縁層１１２の第１ ２面または下面に第３絶縁層１１３を積層する工程を行うことができる。

【0239】

このとき、前記第１絶縁層１１１および第３絶縁層１１３は、プリプレグであってもよく、これとは異なりＲＣＣであってもよい。

【0240】

また、図面上には示しなかったが、前記第１絶縁層１１１の第１面および前記第３絶縁層１１３の第２面には、それぞれ銅箔層（図示せず）が形成され得る。

【0241】

次に、実施例では、前記第１絶縁層１１１および第３絶縁層１１３にビアホールＶＨ１、ＶＨ３を形成する工程を行うことができる。

【0242】

次に、図８ｆに示すように、実施例では、めっきを行って前記ビアホールＶＨ１、ＶＨ３を充填する第１ビア１６０および第３ビア１８０と、前記第１絶縁層１１１の上面に第１回路パターン層１２０と、前記第３絶縁層１１３の下面に第４回路パターン層１５０とを形成する工程とを行うことができる。

【0243】

次に、図８ｇに示すように、実施例では、前記第１絶縁層１１１の上面に第１ソルダーレジスト層１９０Ｌを形成し、前記第３絶縁層１１３の下面に第２ソルダーレジスト層１９５Ｌを形成する工程を行うことができる。このとき、第１ソルダーレジスト層１９０Ｌおよび第２ソルダーレジスト層１９５Ｌは、前記第１絶縁層１１１の上部および前記第３絶縁層１１３の下部に全体的に形成され得る。

【0244】

次に、図８ｈに示すように、実施例では、前記第１ソルダーレジスト層１９０Ｌおよび第２ソルダーレジスト層１９５Ｌをそれぞれ露光する工程を行うことができる。

【0245】

例えば、実施例では、第１ソルダーレジスト層１９０Ｌで開口部が形成される領域１９０Ｌ１を除いた残りの領域１９０Ｌ２を露光する工程を行うことができる。また、実施例では、第２ソルダーレジスト層１９５Ｌで開口部が形成される領域１９５Ｌ１を除いた残りの領域１９５Ｌ２を露光する工程を行うことができる。

【0246】

その後、実施例では、前記露光工程によって、露光が行われた前記残りの領域１９０Ｌ２、１９５Ｌ２を硬化する工程を行うことができる。但し、前記硬化工程は、別に行わず、前記露光工程と共に行われることもあろう。

【0247】

次に、実施例では、図８ｉに示すように、前記硬化が行われた領域１９０Ｌ２、１９５Ｌ２を除いた未硬化領域１９０Ｌ１、１９５Ｌ１を現像して開口部を形成する工程を行うことができる。

【0248】

このとき、実施例では、前記開口部を形成するために、未硬化領域１９０Ｌ１、１９５Ｌ１をシンニング（ｔｈｉｎｎｉｎｇ）して、前記未硬化領域１９０Ｌ１、１９５Ｌ１の厚さを減らす工程を行うことができる。このとき、前記シンニング（ｔｈｉｎｎｉｎｇ）は、前記露光されていない領域に対して、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）またはトリメチル－２－ヒドロキシエチルアンモニウムヒドロキシド（コリン）などが含まれた有機アルカリ性化合物を用いて行われ得る。

【0249】

これにより、実施例では、前記シンニング（ｔｈｉｎｎｉｎｇ）工程において、前記第１ソルダーレジスト層１９０Ｌの未硬化領域１９０Ｌ１の厚さを制御することにより、前記未硬化領域１９０Ｌ１の全体を除去することなく、一部のみを除去することができる。

【0250】

これにより、前記第１ソルダーレジスト層１９０Ｌは、第１回路パターン層１２０よりも小さい厚さを有する第１部分１９０ａと、前記第１部分１９０ａ上に開口部ＳＯＲを有する第２部分１９０ｂとに区分され得る。具体的には、実施例では、図５ａ、図６ａ、および図７ａに示す第１領域１９１および第２領域１９２に対応する形状を有するように前記シンニング（ｔｈｉｎｎｉｎｇ）工程を行うことができる。

【0251】

その後、実施例では、前記未硬化領域１９０Ｌ１のうち前記シンニング（ｔｈｉｎｎｉｎｇ）工程で除去されていない領域１９０Ｎ、明確には前記開口部ＳＯＲを介して露出された第１部分１９０ａを硬化する工程を行うことができる。

【0252】

そして、実施例では、上記のような工程を通じて第１保護層１９０および第２保護層１９５が形成され得る。

【0253】

図９は、第１実施例に係るパッケージ基板を示す図である。

【0254】

第１実施例のパッケージ基板は、図２ａの回路基板上に少なくとも一つのチップが実装された構造を有することができる。

【0255】

例えば、パッケージ基板は、回路基板の第１最外側に配置された第１回路パターン層１２０のパッド１２１、１２２、１２３上に配置された接続部２１０を含むことができる。

【0256】

前記接続部２１０は、球形状を含むことができる。例えば、前記接続部２１０の断面は、円形状または半円形状を含むことができる。例えば、前記接続部２１０の断面は、部分的または全体的にラウンドした形状を含むことができる。前記接続部２１０の断面形状は、一側面で平面であり、他の一側面で曲面であってもよい。前記接続部２１０は、ソルダーボールであってもよいが、これに限定されない。

【0257】

これとは異なり、前記接続部２１０は、六面体形状を有することができる。例えば、前記接続部２１０の断面は、四角形状を含むことができる。前記接続部２１０の断面は、長方形または正方形を含むことができる。

【0258】

一方、前記接続部２１０は、前記回路基板の第１保護層１９０に形成された凹部の少なくとも一部を充填することができる。例えば、前記接続部２１０は、リフロー工程において、少なくとも一部が前記第１保護層１９０に形成された凹部に浸透することができる。

【0259】

実施例のパッケージ基板は、前記接続部２１０に配置されるチップ２２０を含むことができる。前記チップ２２０は、プロセッサチップであってもよい。例えば、前記チップ２２０は、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうちいずれか一つのアプリケーションプロセッサ（ＡＰ）チップであってもよい。

【0260】

このとき、前記チップ２２０の下面には、端子２２５が含まれ得、前記端子２２５は、前記接続部２１０を介して前記回路基板の第１回路パターン層１２０のパッド１２１、１２２、１２３と電気的に連結され得る。

【0261】

一方、実施例のパッケージ基板は、一つの回路基板上に互いに一定間隔で離隔して複数のチップが配置されるようにすることができる。例えば、前記チップ２２０は、互いに離隔する第１チップおよび第２チップを含むことができる。

【0262】

そして、第１チップおよび第２チップは、互いに異なる種類のアプリケーションプロセッサ（ＡＰ）チップであってもよい。

【0263】

一方、前記第１チップと前記第２チップは、前記回路基板上に一定間隔で離隔し得る。例えば、前記第１チップと前記第２チップとの間の間隔幅は、１５０μｍ以下であってもよい。例えば、前記第１チップと第２チップとの間の間隔幅は、１２０μｍ以下であってもよい。例えば、前記第１チップと前記第２チップとの間の離隔幅は、１００μｍ以下であってもよい。

【0264】

好ましくは、例えば、前記第１チップと前記第２チップとの間の離隔幅は、６０μｍ～１５０μｍの範囲を有することができる。例えば、前記第１チップと前記第２チップとの間の離隔幅は、７０μｍ～１２０μｍの範囲を有することができる。例えば、前記第１チップと前記第２チップとの間の離隔幅は、８０μｍ～１１０μｍの範囲を有することができる。例えば、前記第１チップと前記第２チップとの間の離隔幅が６０μｍよりも小さいと、前記第１チップと前記第２チップの相互間の干渉により、前記第１チップまたは前記第２チップの動作信頼性に問題が発生することがある。例えば、前記第１チップと前記第２チップとの間の離隔幅が１５０μｍよりも大きいと、前記第１チップと前記第２チップとの間の距離が遠くなるにつれて、信号伝送損失が増加することがある。

【0265】

前記パッケージ基板は、モールディング層２３０を含むことができる。前記モールディング層２３０は、前記チップ２２０を覆って配置され得る。例えば、前記モールディング層２３０は、前記実装されたチップ２２０を保護するために形成されるＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）であってもよいが、これに限定されない。

【0266】

一方、回路基板の保護層１９０には、少なくとも一つの凹部ＵＣが形成される。そして、第１実施例における前記凹部ＵＣは、接続部２１０またはモールディング層２３０によって充填され得る。

【0267】

例えば、図９の第１拡大図のように、前記凹部ＵＣは、接続部２１０によって充填され得る。即ち、前記接続部２１０上にチップ２２０を実装する過程で、前記接続部２１０のリフロー工程が行われ得る。そして、前記リフロー工程において、前記接続部２１０の広がりが発生することがあり、これにより、前記接続部２１０によって前記凹部ＵＣが充填され得る。

【0268】

例えば、図９の第２拡大図のように、前記接続部２１０のリフロー過程で、前記接続部２１０は、前記凹部ＵＣまで広がらないことがある。このとき、前記凹部ＵＣは、前記モールディング層２３０によって充填され得る。

【0269】

このとき、前記モールディング層２３０は、放熱特性を高めるために低誘電率を有することができる。例えば、前記モールディング層２３０の誘電率Ｄｋは、０．２～１０であってもよい。例えば、前記モールディング層２３０の誘電率Ｄｋは、０．５～８であってもよい。例えば、前記モールディング層２３０の誘電率Ｄｋは、０．８～５であってもよい。これにより、実施例では、前記モールディング層２３０が低誘電率を有するようにして、前記チップ２２０で発生する熱に対する放熱特性を高めることができる。

【0270】

一方、パッケージ基板は、前記回路基板の最下側に配置されたソルダーボール２４０を含むことができる。前記ソルダーボール２４０は、前記パッケージ基板と外部基板（例えば、外部装置のメインボード）との間の接合のためのものであってもよい。

【0271】

図１０は、第２実施例に係るパッケージ基板を示す図である。

【0272】

図１０の第２実施例に係るパッケージ基板は、図９と実質的に同じであり、モールディング層２３０内にフィレット層２５０が追加で配置されることに違いがあり得る。

【0273】

前記フィレット層２５０は、回路基板上に前記接続部２１０およびチップ２２０の端子２２５を囲んで形成され得る。前記フィレット層２５０は、前記チップ２２０の実装後に、前記回路基板と前記チップ２２０との間の空間に異物（例えば、水分など）が浸透することを防止するために追加で形成され得る。

【0274】

そして、前記フィレット層２５０を含む場合、前記図１０の第１および第２拡大図のように、前記回路基板の保護層の凹部ＵＣは、前記接続部２１０によって充填されてもよく、これとは異なり、前記フィレット層２５０で充填されてもよい。

【0275】

以上で、実施例で説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対しても組合せまたは変形して実施可能である。したがって、このような組合せと変形に係る内容は、本発明の範囲に含まれると解釈されるべきである。

【図1a】

【図1b】

【図1c】

【図1d】

【図1e】

【図2a】

【図2b】

【図3a】

【図3b】

【図3c】

【図4a】

【図4b】

【図5a】

【図5b】

【図6a】

【図6b】

【図7a】

【図7b】

【図8a】

【図8b】

【図8c】

【図8d】

【図8e】

【図8f】

【図8g】

【図8h】

【図8i】

【図8j】

【図9】

【図10】

【手続補正書】

【提出日】2024-01-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層の上に配置される第１回路パターン層と、
前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、
前記第１回路パターン層は、第１パッドを含み、
前記第１保護層は、厚さ方向に前記第１絶縁層上に配置された第１部分と前記第１部分上に配置された第２部分とに区分され、
前記第１保護層の前記第２部分は、前記第１パッドの幅よりも大きい幅の開口部を含み、
前記開口部を構成する前記第２部分の側壁には、内側方向に陥没した凹部が備えられる、回路基板。

【請求項2】

前記第２部分の側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である、請求項１に記載の回路基板。

【請求項3】

前記第１保護層の第１部分の厚さは、
前記第１パッドの厚さよりも小さい、請求項１に記載の回路基板。

【請求項4】

前記第１保護層の第１部分の厚さは、
前記第１パッドの厚さの４０％～９８％の範囲を満たす、請求項３に記載の回路基板。

【請求項5】

前記凹部は、
前記開口部を介して露出された前記第１部分の上面と前記第１部分の上面に連結される前記第２部分の開口部の側壁との間の段差部分に形成される、請求項１に記載の回路基板。

【請求項6】

前記第１保護層の第１部分の上面は、前記第１パッドの上面よりも低く位置し、
前記第１保護層の第２部分の上面は、前記第１パッドの上面よりも高く位置する、請求項１に記載の回路基板。

【請求項7】

前記第１回路パターン層は、前記第１パッドに隣接して配置され、前記第１保護層の前記第２部分によって覆われるトレースを含み、
前記トレースの側面と前記第２部分の側壁の最外側端との間の最短水平距離は、１μｍ～３０μｍの範囲を満たす、請求項１に記載の回路基板。

【請求項8】

第１絶縁層と、
前記第１絶縁層の上に配置される第１回路パターン層と、
前記第１絶縁層および前記第１回路パターン層の上に配置される第１保護層と、を含み、
前記第１回路パターン層は、第１パッドおよび前記第１パッドに隣接する隣接パターンを含み、
前記第１保護層は、
前記第１パッドと前記隣接パターンとの間に配置される第１領域の第１部分と、
前記第１領域の第１部分の上に前記隣接パターンを覆って配置され、前記第１領域の第１部分の上面の一部および前記第１パッドの上面を露出する第１開口部を有する第１領域の第２部分と、を含み、
前記第１領域の第２部分は、前記第１開口部に対応する第１側壁を含み、
前記隣接パターンの側面から前記第１側壁までの水平距離は、垂直方向に沿って異なり、
前記隣接パターンの側面から前記第１側壁までの最短水平距離は、３０μｍ以下である、回路基板。

【請求項9】

前記隣接パターンは、前記第１パッドに隣接して配置されたトレースである、請求項８に記載の回路基板。

【請求項10】

前記第２部分の第１側壁には、内側方向に陥没した凹部が形成され、
前記第２部分の第１側壁の最外側端から前記凹部の最内側端までの水平距離は、１３μｍ以下である、請求項９に記載の回路基板。

【請求項11】

前記隣接パターンは、前記第１パッドに隣接して配置された第３パッドである、請求項８に記載の回路基板。

【請求項12】

前記第２部分は、前記第３パッドの上面の一部を露出する第２開口部をさらに含む、請求項１１に記載の回路基板。

【請求項13】

前記第２部分の第１側壁には、内側方向に陥没した第１凹部が形成される、請求項１１に記載の回路基板。

【請求項14】

前記第２部分は、前記第２開口部に対応する第２側壁を含み、
前記第２部分の側壁には、内側方向に陥没する第２凹部が形成される、請求項１２に記載の回路基板。

【請求項15】

前記第２部分は、前記第３パッドの上面の一部を露出する第２開口部を含み、
前記第２部分の第１側壁には、内側方向に陥没した第１凹部が形成され、
前記第２部分は、前記第２開口部に対応する第２側壁を含み、
前記第２部分の第２側壁には、内側方向に陥没する第２凹部が形成され、
前記第１凹部の最内側端から前記第１側壁の最外側端までの水平距離は、
前記第２凹部の最内側端から前記第２側壁の最外側端までの水平距離よりも大きい、請求項１１に記載の回路基板。

【請求項16】

前記第１凹部の最内側端から前記第１側壁の最外側端までの水平距離は、１３μｍ以下である、請求項１５に記載の回路基板。

【請求項17】

前記第１回路パターン層は、第２－１パッドおよび第２－２パッドを含み、
前記第１保護層は、
前記第２－１パッドと前記第２－２パッドとの間の領域のうち前記第１回路パターン層が配置されていない領域に配置される第２領域の第１部分と、
前記第２領域の第１部分の上に配置され、前記第２領域の第１部分の上面の一部を露出する第２領域の第２部分と、を含み、
前記第２領域の第２部分の幅は、４０μｍ以下である、請求項８に記載の回路基板。

【請求項18】

前記第１領域の第１部分の厚さは、
前記第１パッドの厚さの４０％～９８％の範囲を満たす、請求項８に記載の回路基板。

【請求項19】

第１絶縁層と、
前記第１絶縁層の上に配置される第１回路パターン層と、
前記第１絶縁層および前記第１回路パターン層の上に配置され、前記第１回路パターン層と垂直方向に沿って重なる開口部を備えた第１保護層と、
前記第１保護層の前記開口部内に配置された接続部と、
前記接続部上に配置されたチップと、
前記チップをモールディングするモールディング層と、を含み、
前記第１保護層は、
前記第１絶縁層の上に配置された第１部分と、
前記第１部分の上に配置され、前記第１部分の上面の一部および第１パッドの上面を露出する開口部を有する第２部分と、を含み、
前記第２部分の側壁には、内側方向に陥没した凹部が備えられ、
前記接続部および前記モールディング層のうち少なくとも一つは、前記凹部を充填して備えられる、半導体パッケージ。

【請求項20】

前記チップは、幅方向に互いに離隔するか、上下方向に配置される第１チップおよび第２チップを含む、請求項１９に記載の半導体パッケージ。

【国際調査報告】