知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-17
(54)【発明の名称】画素駆動回路及びその駆動方法、表示パネル
(51)【国際特許分類】
G09G 3/32 20160101AFI20240709BHJP
G09G 3/20 20060101ALI20240709BHJP
G09F 9/33 20060101ALI20240709BHJP
H01L 33/00 20100101ALI20240709BHJP
H01L 33/62 20100101ALI20240709BHJP
【ＦＩ】
G09G3/32 A
G09G3/20 624B
G09G3/20 680H
G09F9/33
H01L33/00 L
H01L33/62
H01L33/00 J
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023534624
(86)(22)【出願日】2021-11-22
(85)【翻訳文提出日】2023-06-07
(86)【国際出願番号】 CN2021132151
(87)【国際公開番号】W WO2022252508
(87)【国際公開日】2022-12-08
(31)【優先権主張番号】202110605113.4
(32)【優先日】2021-05-31
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】リュウ ウェイシン
(72)【発明者】
【氏名】ポン クアンジュン
(72)【発明者】
【氏名】チン ビン
(72)【発明者】
【氏名】ドン シュエ
(72)【発明者】
【氏名】ジャン ファンジェン
(72)【発明者】
【氏名】テン ワンポン
(72)【発明者】
【氏名】ワン ティエシ
(72)【発明者】
【氏名】チェン ワンジー
(72)【発明者】
【氏名】グオ カイ
(72)【発明者】
【氏名】ジャン チュンファン
【テーマコード（参考）】
5C080
5C094
5C380
5F142
5F241
【Ｆターム（参考）】
5C080AA07
5C080BB05
5C080CC03
5C080DD05
5C080DD20
5C080DD26
5C080DD29
5C080FF11
5C080HH14
5C080JJ02
5C080JJ03
5C080JJ05
5C080JJ06
5C094BA03
5C094BA25
5C094DA06
5C094DA09
5C094DB01
5C380AA03
5C380AB06
5C380AB15
5C380AB34
5C380BA05
5C380BA39
5C380BB01
5C380BB21
5C380BD05
5C380BD08
5C380BD17
5C380CC19
5C380CC26
5C380CC33
5C380CC37
5C380CC62
5C380CC65
5C380CC66
5C380CC77
5C380CD012
5C380CD017
5C380CD018
5C380CD019
5F142AA34
5F142BA32
5F142CA11
5F142CB15
5F142CB16
5F142CB18
5F142CB23
5F142CG01
5F142GA02
5F241AA03
5F241BB07
5F241BB12
5F241BB14
5F241BC03
5F241BC47
5F241BD08
5F241BD09
5F241CA04
5F241CA05
5F241CA12
5F241FF06
(57)【要約】
画素駆動回路（１００）は、データ書込回路（１）と、発光制御回路（２）と、発光ダイオードチップ（３）とを含む。データ書込回路（１）は、第１走査信号端子（Ｇａｔｅ１）、データ信号端子（Ｄａｔａ）、及び第１ノード（Ｎ１）に電気的に接続される。発光制御回路（２）は、第１ノード（Ｎ１）、イネーブル信号端子（ＥＭ）、第１電圧信号端子（ＶＤＤ）、及び第２ノード（Ｎ２）に電気的に接続される。発光制御回路（２）は、第１電圧信号端子（ＶＤＤ）で受信された第１電圧信号を第２ノード（Ｎ２）に伝送するように構成される。発光ダイオードチップ（３）は、第２ノード（Ｎ２）と第２電圧信号端子（ＶＳＳ）とに電気的に接続される。ここで、発光ダイオードチップ（３）は、複数の発光部（３２）を含む。発光ダイオードチップ（３）は、第２ノード（Ｎ２）からの第１電圧信号と第２電圧信号端子（ＶＳＳ）で受信された第２電圧信号との協働下で、それに含まれる複数の発光部（３２）をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部（３２）を同じ期間に発光させるように駆動する、ように構成される。
【選択図】図５
【選択図】図５
【特許請求の範囲】
【請求項1】
画素駆動回路であって、第１走査信号端子、データ信号端子、及び第１ノードに電気的に接続されるデータ書込回路であって、前記第１走査信号端子で受信された第１走査信号に応答して、前記データ信号端子で受信されたデータ信号を前記第１ノードに伝送するように構成される、データ書込回路と、
前記第１ノード、イネーブル信号端子、第１電圧信号端子、及び第２ノードに電気的に接続される発光制御回路であって、前記第１ノードの電圧と、前記イネーブル信号端子によって伝送されたイネーブル信号との制御下で、前記第１電圧信号端子で受信された第１電圧信号を前記第２ノードに伝送するように構成される、発光制御回路と、
前記第２ノードと第２電圧信号端子とに電気的に接続される発光ダイオードチップと、を含み、
ここで、前記発光ダイオードチップは、複数の発光部を含み、
前記発光ダイオードチップは、前記第２ノードからの第１電圧信号と、前記第２電圧信号端子で受信された第２電圧信号との協働下で、前記複数の発光部をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部を同じ期間に発光させるように駆動する、ように構成される、画素駆動回路。
【請求項2】
前記複数の発光部は、少なくとも１つの第１発光部と、少なくとも１つの第２発光部とを含み、ここで、前記第１発光部の第１ボンディング電極は前記第２ノードに電気的に接続され、前記第１発光部の第２ボンディング電極は前記第２電圧信号端子に電気的に接続され、
前記第２発光部の第１ボンディング電極は前記第２電圧信号端子に電気的に接続され、前記第２発光部の第２ボンディング電極は前記第２ノードに電気的に接続される、請求項１に記載の画素駆動回路。
【請求項3】
前記発光制御回路は、第１トランジスタと第２トランジスタとを含み、前記第１トランジスタの制御電極は前記イネーブル信号端子に電気的に接続され、前記第１トランジスタの第１電極は前記第１電圧信号端子に電気的に接続され、前記第１トランジスタの第２電極は第３ノードに電気的に接続され、
前記第２トランジスタの制御電極は前記第１ノードに電気的に接続され、前記第２トランジスタの第１電極は前記第３ノードに電気的に接続され、前記第２トランジスタの第２電極は前記第２ノードに電気的に接続される、請求項２に記載の画素駆動回路。
【請求項4】
第１リセット補償回路をさらに含み、前記第１リセット補償回路は、前記第１走査信号端子、第２走査信号端子、前記第１ノード、前記第２ノード、前記第３ノード、および前記第２電圧信号端子に電気的に接続され、前記第１リセット補償回路は、前記第１走査信号と、前記第２走査信号端子で受信された第２走査信号との制御下で、前記画素駆動回路をリセットし、前記第２トランジスタの閾値電圧を補償するように構成される、請求項３に記載の画素駆動回路。
【請求項5】
前記第１リセット補償回路は、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、及び第１コンデンサを含み、前記第３トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第３トランジスタの第１電極は前記第２電圧信号端子に電気的に接続され、前記第３トランジスタの第２電極は第４ノードに電気的に接続され、
前記第４トランジスタの制御電極は前記第２走査信号端子に電気的に接続され、前記第４トランジスタの第１電極は前記第３ノードに電気的に接続され、前記第４トランジスタの第２電極は第５ノードに電気的に接続され、
前記第５トランジスタの制御電極は前記第２走査信号端子に電気的に接続され、前記第５トランジスタの第１電極は前記第２ノードに電気的に接続され、前記第５トランジスタの第２電極は前記第５ノードに電気的に接続され、
前記第６トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第６トランジスタの第１電極は前記第４ノードに電気的に接続され、前記第６トランジスタの第２電極は前記第１ノードに電気的に接続され、
前記第１コンデンサの第１端は前記第４ノードに電気的に接続され、前記第１コンデンサの第２端は前記第５ノードに電気的に接続される、請求項４に記載の画素駆動回路。
【請求項6】
複数のスイッチングトランジスタをさらに含み、前記発光部の第１ボンディング電極は、少なくとも1つのスイッチングトランジスタを介して前記第２ノードに電気的に接続され、
及び／又は、
前記発光部の第２ボンディング電極は、少なくとも１つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続される、請求項１に記載の画素駆動回路。
【請求項7】
前記発光部の数は、前記複数のスイッチングトランジスタの数に等しく、前記発光部の第１ボンディング電極は前記第２ノードに電気的に接続され、前記発光部の第２ボンディング電極は一つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続される、請求項６に記載の画素駆動回路。
【請求項8】
前記発光部の数は、前記複数のスイッチングトランジスタの数よりも少なく、一つの前記発光部の第１ボンディング電極は前記第２ノードに電気的に接続され、少なくとも１つのスイッチングトランジスタを介して他の前記発光部の第１ボンディング電極に電気的に接続され、
一つの前記発光部の第２ボンディング電極は、少なくとも１つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続され、少なくとも１つのスイッチングトランジスタを介して他の前記発光部の第１ボンディング電極に電気的に接続され、
他の前記発光部の第２ボンディング電極は第２電圧信号端子に電気的に接続される、請求項６に記載の画素駆動回路。
【請求項9】
前記発光制御回路は、第７トランジスタと第８トランジスタとを含み、前記第７トランジスタの制御電極は前記第１ノードに電気的に接続され、前記第７トランジスタの第１電極は前記第１電圧信号端子に電気的に接続され、前記第７トランジスタの第２電極は第６ノードに電気的に接続され、
前記第８トランジスタの制御電極は前記イネーブル信号端子に電気的に接続され、前記第８トランジスタの第１電極は前記第６ノードに電気的に接続され、前記第８トランジスタの第２電極は前記第２ノードに電気的に接続される、請求項６～８のいずれか一項に記載の画素駆動回路。
【請求項10】
第２リセット補償回路をさらに含み、前記第２リセット補償回路は、前記第１走査信号端子、前記第１ノード、および前記第６ノードに電気的に接続され、前記第２リセット補償回路は、前記第１走査信号に応答して前記第７トランジスタの閾値電圧を補償するように構成され、
前記第２リセット補償回路は、さらに、初期信号端子、第３走査信号端子及び第４走査信号端子のうちの少なくとも一方に電気的に接続され、前記第２リセット補償回路は、前記第３走査信号端子で受信された第３走査信号または前記第４走査信号端子で受信された第４走査信号に応答して、前記初期信号端子で受信された初期信号を前記第１ノードに伝送し、前記第１ノードをリセットするようにさらに構成される、請求項９に記載の画素駆動回路。
【請求項11】
前記第２リセット補償回路は、第１１トランジスタと第２コンデンサとを含み、前記第１１トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第１１トランジスタの第１電極は第７ノードに電気的に接続され、前記第１１トランジスタの第２電極は前記第６ノードに電気的に接続され、
前記第２コンデンサの第１端は前記第１ノードに電気的に接続され、前記第２コンデンサの第２端は前記第７ノードに電気的に接続され、
ここで、前記第７トランジスタの制御電極は、前記第２コンデンサを介して前記第１ノードに電気的に接続され、
前記第２リセット補償回路が第３走査信号端子にさらに電気的に接続される場合、前記第２リセット補償回路は第９トランジスタをさらに含み、
前記第９トランジスタの制御電極は前記第３走査信号端子に電気的に接続され、前記第９トランジスタの第１電極は前記初期信号端子に電気的に接続され、前記第９トランジスタの第２電極は前記第１ノードに電気的に接続され、
前記第２リセット補償回路が第４走査信号端子にさらに電気的に接続される場合、前記第２リセット補償回路は第１０トランジスタをさらに含み、
前記第１０トランジスタの制御電極は、前記第４走査信号端子に電気的に接続され、前記第１０トランジスタの第１電極は、前記初期信号端子に電気的に接続され、前記第１０トランジスタの第２電極は、前記第１ノードに電気的に接続される、請求項１０に記載の画素駆動回路。
【請求項12】
前記データ書込回路は、第１２トランジスタを含み、前記第１２トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第１２トランジスタの第１電極は前記データ信号端子に電気的に接続され、前記第１２トランジスタの第２電極は前記第１ノードに電気的に接続される、請求項１～１１のいずれか一項に記載の画素駆動回路。
【請求項13】
請求項１～１２のいずれか一項に記載の画素駆動回路の駆動方法であって、データ書込段階と発光段階とを含み、
前記データ書込段階では、第１走査信号端子で受信された第１走査信号に応答して、データ書込回路がオンにされて、データ信号端子で受信されたデータ信号を第１ノードに伝送し、
前記発光段階では、前記第１ノードの電圧とイネーブル信号端子で受信されたイネーブル信号との制御下で、発光制御回路がオンにされて、第１電圧信号端子で受信された第１電圧信号を第２ノードに伝送し、
前記第２ノードからの第１電圧信号と、第２電圧信号端子で受信された第２電圧信号との協働下で、発光ダイオードチップにおける複数の発光部をそれぞれ異なる期間に発光させるか、又は、少なくとも２つの発光部を同じ期間に発光させる、画素駆動回路の駆動方法。
【請求項14】
表示基板であって、基板と、
複数の請求項１～１２のいずれか一項に記載の画素駆動回路と、を含み、複数の前記画素駆動回路は、前記基板の一方側に設けられ、
前記画素駆動回路における発光ダイオードチップに含まれる複数の発光部のうち、各発光部は、順次に積層された第１半導体層、量子井戸層、及び第２半導体層を含み、前記第１半導体層と前記第２半導体層とは、異なるドーピングタイプを有し、
ここで、前記発光部は、第１ボンディング電極及び第２ボンディング電極のうちの少なくとも一方をさらに含み、
前記第１ボンディング電極は、前記発光部の第１半導体層に電気的に接続され、
前記第２ボンディング電極は、前記発光部の第２半導体層に電気的に接続される、表示基板。
【請求項15】
前記発光ダイオードチップは、ベースをさらに含み、前記発光ダイオードチップに含まれる複数の発光部は、前記ベースの同じ側に位置する、請求項１４に記載の表示基板。
【請求項16】
前記発光部は、前記第１ボンディング電極と前記第２ボンディング電極とを含み、異なる前記発光部に含まれる第１ボンディング電極は異なり、異なる前記発光部に含まれる第２ボンディング電極は異なる、請求項１４または１５に記載の表示基板。
【請求項17】
前記発光部は、直列に配置された複数のサブ発光部を含み、各サブ発光部は、順次に積層された第１サブ半導体層、第１サブ量子井戸層、及び第２サブ半導体層を含み、
一つの前記サブ発光部の第１サブ半導体層は、前記発光部の第１ボンディング電極に電気的に接続され、
他の前記サブ発光部の第２サブ半導体層は、前記発光部の第２ボンディング電極に電気的に接続される、請求項１６に記載の表示基板。
【請求項18】
前記複数の発光部が少なくとも１つの第１発光部と少なくとも１つの第２発光部とを含む場合には、前記第１発光部の第１半導体層及び前記第２発光部の第２半導体層は、一つの第２ボンディング電極に電気的に接続され、
前記第１発光部の第２半導体層及び前記第２発光部の第１半導体層は、他の第２ボンディング電極に電気的に接続される、請求項１４または１５に記載の表示基板。
【請求項19】
前記発光ダイオードチップは、複数の接続部をさらに含み、前記第１発光部の第１半導体層は、１つの接続部を介して前記第２発光部の第２半導体層に電気的に接続され、
前記第２発光部の第１半導体層は、１つの接続部を介して前記第１発光部の第２半導体層に電気的に接続される、請求項１８に記載の表示基板。
【請求項20】
前記第１発光部は、直列に配置された複数の第１サブ発光部を含み、前記第２発光部は、直列に配置された複数の第２サブ発光部を含み、各第１サブ発光部は、順次に積層された第３サブ半導体層、第２サブ量子井戸層、及び第４サブ半導体層を含み、各第２サブ発光部は、順次に積層された第５サブ半導体層、第３サブ量子井戸層及び第６サブ半導体層を含み、
一つの第１サブ発光部の第３サブ半導体層は、前記一つの第２ボンディング電極に電気的に接続され、且つ一つの第２サブ発光部の第６サブ半導体層に電気的に接続され、
一つの第２サブ発光部の第５サブ半導体層は、前記他の第２ボンディング電極に電気的に接続され、且つ一つの第１サブ発光部の第４サブ半導体層に電気的に接続される、請求項１８または１９に記載の表示基板。
【請求項21】
少なくとも２つの前記発光部の第１半導体層は、一体構造であり、且つ同じ第１ボンディング電極に電気的に接続される、請求項１４または１５に記載の表示基板。
【発明の詳細な説明】
【関連出願の相互参照】
【0001】
この出願は、２０２１年０５月３１日に出願された出願番号が２０２１１０６０５１１３．４である中国特許出願を基礎出願とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
【技術分野】
【0002】
本開示は、表示技術分野に関し、特に画素駆動回路及びその駆動方法、表示パネルに関するものである。
【背景技術】
【0003】
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、略称ＬＥＤ）は、高効率、高輝度、高信頼性、省エネルギー及び速い反応速度等の多くの利点を有するため、従来のディスプレイ、ニアアイディスプレイ、３Ｄ（３Ｄｉｍｅｎｓｉｏｎ）ディスプレイ及び透明ディスプレイ（ｔｒａｎｓｐａｒｅｎｔ ｄｉｓｐｌａｙｓ）等の分野に広く用いられている。
【発明の概要】
【課題を解決するための手段】
【0004】
一態様では、画素駆動回路が提供される。前記画素駆動回路は、データ書込回路と、発光制御回路と、発光ダイオードチップとを含む。前記データ書込回路は、第１走査信号端子、データ信号端子、及び第１ノードに電気的に接続される。前記データ書込回路は、前記第１走査信号端子で受信された第１走査信号に応答して、前記データ信号端子で受信されたデータ信号を前記第１ノードに伝送する、ように構成される。前記発光制御回路は、前記第１ノード、イネーブル（ｅｎａｂｌｅ）信号端子、第１電圧信号端子、及び第２ノードに電気的に接続される。前記発光制御回路は、前記第１ノードの電圧と前記イネーブル信号端子によって伝送されたイネーブル信号との制御下で、前記第１電圧信号端子で受信された第１電圧信号を前記第２ノードに伝送する、ように構成される。前記発光ダイオードチップは、前記第２ノードと第２電圧信号端子とに電気的に接続される。ここで、前記発光ダイオードチップは、ベースと、前記ベースの一方側に設けられた複数の発光部とを含む。前記発光ダイオードチップは、前記第２ノードからの第１電圧信号と、前記第２電圧信号端子で受信された第２電圧信号との協働下で、前記複数の発光部をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部を同じ期間に発光させるように駆動する、ように構成される。
【0005】
いくつかの実施例において、前記複数の発光部は、少なくとも１つの第１発光部と、少なくとも１つの第２発光部とを含む。ここで、前記第１発光部の第１ボンディング電極（ｂｏｎｄｉｎｇ ｅｌｅｃｔｒｏｄｅ）は前記第２ノードに電気的に接続され、前記第１発光部の第２ボンディング電極は前記第２電圧信号端子に電気的に接続される。前記第２発光部の第１ボンディング電極は前記第２電圧信号端子に電気的に接続され、前記第２発光部の第２ボンディング電極は前記第２ノードに電気的に接続される。
【0006】
いくつかの実施例において、前記発光制御回路は、第１トランジスタと第２トランジスタとを含む。前記第１トランジスタの制御電極（ｃｏｎｔｒｏｌ ｅｌｅｃｔｒｏｄｅ）は前記イネーブル信号端子に電気的に接続され、前記第１トランジスタの第１電極（ｆｉｒｓｔ ｅｌｅｃｔｒｏｄｅ）は前記第１電圧信号端子に電気的に接続され、前記第１トランジスタの第２電極は第３ノードに電気的に接続される。前記第２トランジスタの制御電極は前記第１ノードに電気的に接続され、前記第２トランジスタの第１電極は前記第３ノードに電気的に接続され、前記第２トランジスタの第２電極は前記第２ノードに電気的に接続される。
【0007】
いくつかの実施例において、前記画素駆動回路は、第１リセット補償回路をさらに含む。前記第１リセット補償回路は、前記第１走査信号端子、第２走査信号端子、前記第１ノード、前記第２ノード、前記第３ノード、および前記第２電圧信号端子に電気的に接続される。前記第１リセット補償回路は、前記第１走査信号と、前記第２走査信号端子で受信された第２走査信号との制御下で、前記画素駆動回路をリセットし、前記第２トランジスタの閾値電圧を補償するように構成される。
【0008】
いくつかの実施例において、前記第１リセット補償回路は、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、及び第１コンデンサ（ｃａｐａｃｉｔｏｒ）を含む。前記第３トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第３トランジスタの第１電極は前記第２電圧信号端子に電気的に接続され、前記第３トランジスタの第２電極は第４ノードに電気的に接続される。前記第４トランジスタの制御電極は前記第２走査信号端子に電気的に接続され、前記第４トランジスタの第１電極は前記第３ノードに電気的に接続され、前記第４トランジスタの第２電極は第５ノードに電気的に接続される。前記第５トランジスタの制御電極は前記第２走査信号端子に電気的に接続され、前記第５トランジスタの第１電極は前記第２ノードに電気的に接続され、前記第５トランジスタの第２電極は前記第５ノードに電気的に接続される。前記第６トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第６トランジスタの第１電極は前記第４ノードに電気的に接続され、前記第６トランジスタの第２電極は前記第１ノードに電気的に接続される。前記第１コンデンサの第１端は前記第４ノードに電気的に接続され、前記第１コンデンサの第２端は前記第５ノードに電気的に接続される。
【0009】
いくつかの実施例において、前記画素駆動回路は、複数のスイッチングトランジスタをさらに含む。前記発光部の第１ボンディング電極は、少なくとも1つのスイッチングトランジスタを介して前記第２ノードに電気的に接続される。及び／又は、前記発光部の第２ボンディング電極は、少なくとも１つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続される。
【0010】
いくつかの実施例において、前記発光部の数は、前記複数のスイッチングトランジスタの数に等しい。前記発光部の第１ボンディング電極は前記第２ノードに電気的に接続され、前記発光部の第２ボンディング電極は一つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続される。
【0011】
いくつかの実施例において、前記発光部の数は、前記複数のスイッチングトランジスタの数よりも少ない。一つの前記発光部の第１ボンディング電極は、前記第２ノードに電気的に接続され、少なくとも１つのスイッチングトランジスタを介して他の前記発光部の第１ボンディング電極に電気的に接続される。一つの前記発光部の第２ボンディング電極は、少なくとも１つのスイッチングトランジスタを介して前記第２電圧信号端子に電気的に接続され、少なくとも１つのスイッチングトランジスタを介して他の前記発光部の第１ボンディング電極に電気的に接続される。他の前記発光部の第２ボンディング電極は第２電圧信号端子に電気的に接続される。
【0012】
いくつかの実施例において、前記発光制御回路は、第７トランジスタと第８トランジスタとを含む。前記第７トランジスタの制御電極は前記第１ノードに電気的に接続され、前記第７トランジスタの第１電極は前記第１電圧信号端子に電気的に接続され、前記第７トランジスタの第２電極は第６ノードに電気的に接続される。前記第８トランジスタの制御電極は前記イネーブル信号端子に電気的に接続され、前記第８トランジスタの第１電極は前記第６ノードに電気的に接続され、前記第８トランジスタの第２電極は前記第２ノードに電気的に接続される。
【0013】
いくつかの実施例において、前記画素駆動回路は、第２リセット補償回路をさらに含む。前記第２リセット補償回路は、前記第１走査信号端子、前記第１ノード、および前記第６ノードに電気的に接続される。前記第２リセット補償回路は、前記第１走査信号に応答して前記第７トランジスタの閾値電圧を補償するように構成される。前記第２リセット補償回路は、さらに、初期信号端子、第３走査信号端子及び第４走査信号端子のうちの少なくとも一方に電気的に接続される。前記第２リセット補償回路は、前記第３走査信号端子で受信された第３走査信号または前記第４走査信号端子で受信された第４走査信号に応答して、前記初期信号端子で受信された初期信号を前記第１ノードに伝送し、前記第１ノードをリセットするようにさらに構成される。
【0014】
いくつかの実施例において、前記第２リセット補償回路は、第１１トランジスタと第２コンデンサとを含む。前記第１１トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第１１トランジスタの第１電極は第７ノードに電気的に接続され、前記第１１トランジスタの第２電極は前記第６ノードに電気的に接続される。前記第２コンデンサの第１端は前記第１ノードに電気的に接続され、前記第２コンデンサの第２端は前記第７ノードに電気的に接続される。ここで、前記第７トランジスタの制御電極は、前記第２コンデンサを介して前記第１ノードに電気的に接続される。前記第２リセット補償回路が第３走査信号端子にさらに電気的に接続される場合、前記第２リセット補償回路は第９トランジスタをさらに含む。前記第９トランジスタの制御電極は前記第３走査信号端子に電気的に接続され、前記第９トランジスタの第１電極は前記初期信号端子に電気的に接続され、前記第９トランジスタの第２電極は前記第１ノードに電気的に接続される。前記第２リセット補償回路が第４走査信号端子にさらに電気的に接続される場合、前記第２リセット補償回路は第１０トランジスタをさらに含む。前記第１０トランジスタの制御電極は、前記第４走査信号端子に電気的に接続され、前記第１０トランジスタの第１電極は、前記初期信号端子に電気的に接続され、前記第１０トランジスタの第２電極は、前記第１ノードに電気的に接続される。
【0015】
いくつかの実施例において、前記データ書込回路は、第１２トランジスタを含む。前記第１２トランジスタの制御電極は前記第１走査信号端子に電気的に接続され、前記第１２トランジスタの第１電極は前記データ信号端子に電気的に接続され、前記第１２トランジスタの第２電極は前記第１ノードに電気的に接続される。
【0016】
別の態様では、上記した実施例のいずれかに記載の画素駆動回路の駆動方法が提供される。前記駆動方法は、データ書込段階と発光段階とを含む。前記データ書込段階では、第１走査信号端子で受信された第１走査信号に応答して、データ書込回路がオンにされて、データ信号端子で受信されたデータ信号を第１ノードに伝送する。前記発光段階では、前記第１ノードの電圧とイネーブル信号端子で受信されたイネーブル信号との制御下で、発光制御回路がオンにされて、第１電圧信号端子で受信された第１電圧信号を第２ノードに伝送する。前記第２ノードからの第１電圧信号と、第２電圧信号端子で受信された第２電圧信号との協働下で、発光ダイオードチップにおける複数の発光部をそれぞれ異なる期間に発光させるか、又は、少なくとも２つの発光部を同じ期間に発光させる。
【0017】
さらに別の態様では、表示基板が提供される。前記表示基板は、基板と、複数の上記した実施例のいずれかに記載の画素駆動回路と、を含む。複数の前記画素駆動回路は、前記基板の一方側に設けられる。前記画素駆動回路における発光ダイオードチップに含まれる複数の発光部のうち、各発光部は、順次に積層された第１半導体層、量子井戸層、及び第２半導体層を含む。前記第１半導体層と前記第２半導体層とは異なるドーピングタイプを有する。ここで、前記発光部は、第１ボンディング電極及び第２ボンディング電極のうちの少なくとも一方をさらに含む。前記第１ボンディング電極は、前記発光部の第１半導体層に電気的に接続される。前記第２ボンディング電極は、前記発光部の第２半導体層に電気的に接続される。
【0018】
いくつかの実施例において、前記発光ダイオードチップは、ベースをさらに含む。前記発光ダイオードチップに含まれる複数の発光部は、前記ベースの同じ側に位置する。
【0019】
いくつかの実施例において、前記発光部は、前記第１ボンディング電極と前記第２ボンディング電極とを含む。異なる前記発光部に含まれる第１ボンディング電極は異なり、異なる前記発光部に含まれる第２ボンディング電極は異なる。
【0020】
いくつかの実施例において、前記発光部は、直列に配置された複数のサブ発光部を含む。各サブ発光部は、順次に積層された第１サブ半導体層、第１サブ量子井戸層、及び第２サブ半導体層を含む。一つの前記サブ発光部の第１サブ半導体層は、前記発光部の第１ボンディング電極に電気的に接続される。他の前記サブ発光部の第２サブ半導体層は、前記発光部の第２ボンディング電極に電気的に接続される。
【0021】
いくつかの実施例において、前記複数の発光部が少なくとも１つの第１発光部と少なくとも１つの第２発光部とを含む場合には、前記第１発光部の第１半導体層及び前記第２発光部の第２半導体層は、一つの第２ボンディング電極に電気的に接続され、前記第１発光部の第２半導体層及び前記第２発光部の第１半導体層は、他の第２ボンディング電極に電気的に接続される。
【0022】
いくつかの実施例において、前記発光ダイオードチップは、複数の接続部をさらに含む。前記第１発光部の第１半導体層は、１つの接続部を介して前記第２発光部の第２半導体層に電気的に接続される。前記第２発光部の第１半導体層は、１つの接続部を介して前記第１発光部の第２半導体層に電気的に接続される。
【0023】
いくつかの実施例において、前記第１発光部は、直列に配置された複数の第１サブ発光部を含み、前記第２発光部は、直列に配置された複数の第２サブ発光部を含む。各第１サブ発光部は、順次に積層された第３サブ半導体層、第２サブ量子井戸層、及び第４サブ半導体層を含む。各第２サブ発光部は、順次に積層された第５サブ半導体層、第３サブ量子井戸層及び第６サブ半導体層を含む。一つの第１サブ発光部の第３サブ半導体層は、前記一つの第２ボンディング電極に電気的に接続され、且つ一つの第２サブ発光部の第６サブ半導体層に電気的に接続される。一つの第２サブ発光部の第５サブ半導体層は、前記他の第２ボンディング電極に電気的に接続され、且つ一つの第１サブ発光部の第４サブ半導体層に電気的に接続される。
【0024】
いくつかの実施例において、少なくとも２つの前記発光部の第１半導体層は、一体構造であり、且つ同じ第１ボンディング電極に電気的に接続される。
【図面の簡単な説明】
【0025】
以下、本開示に係る技術案をより明確に説明するために、本開示のいくつかの実施例の説明に使用される図面について簡単に説明するが、以下の説明における図面は、本開示の幾つかの実施例の図面にすぎないことは明らかである。当業者であれば、これらの図面によって他の図面を取得することもできる。また、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際のプロセス、信号の実際のタイミングなどを限定するものではない。
【0026】
【図1】一実施形態に係るＬＥＤの電流密度と発光効率との関係図である。
【0027】
【図2】本開示のいくつかの実施例に係る表示基板の構造図である。
【0028】
【図3】本開示のいくつかの実施例に係る画素駆動回路の構造図である。
【0029】
【図4】本開示のいくつかの実施例に係る別の画素駆動回路の構造図である。
【0030】
【図5】本開示のいくつかの実施例に係るさらに別の画素駆動回路の構造図である。
【0031】
【0032】
【0033】
【0034】
【図9】本開示のいくつかの実施例に係るさらに別の画素駆動回路の構造図である。
【0035】
【図10】本開示のいくつかの実施例に係るさらに別の画素駆動回路の構造図である。
【0036】
【図11】本開示のいくつかの実施例に係るさらに別の画素駆動回路の構造図である。
【0037】
【図12】本開示のいくつかの実施例に係るさらに別の画素駆動回路の構造図である。
【0038】
【0039】
【図14】本開示のいくつかの実施例に係る発光ダイオードチップの構造図である。
【0040】
【図15】本開示のいくつかの実施例に係る別の発光ダイオードチップの構造図である。
【0041】
【0042】
【図17】本開示のいくつかの実施例に係るさらに別の発光ダイオードチップの構造図である。
【0043】
【0044】
【図19】本開示のいくつかの実施例に係るさらに別の発光ダイオードチップの構造図である。
【0045】
【0046】
【図21】本開示のいくつかの実施例に係るさらに別の発光ダイオードチップの構造図である。
【0047】
【図22】本開示のいくつかの実施例に係るさらに別の発光ダイオードチップの構造図である。
【0048】
【発明を実施するための形態】
【0049】
以下、図面を参照して、本開示のいくつかの実施例の技術案を明確かつ完全に説明する。無論、ここに記載された実施例はあくまで本開示の実施例の一部のみであり、全ての実施例ではないと理解されるべきである。本開示における実施例に基づいて、当業者が取得する他のすべての実施例は、本開示の請求範囲に含まれるものとする。
【0050】
文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「含む（ｃｏｍｐｒｉｓｅ）」及びその他の形式、例えば、第三人称の単数形である「含む（ｃｏｍｐｒｉｓｅｓ）」及び現在分詞の形式である「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、開放、包括的な意味、即ち「含むが、これらに限定されない」と解釈されるべきである。明細書の説明において、用語「１つの実施例（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「幾つかの実施例（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示的な実施例（ｅｘｅｍｐｌａｒｙ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例（ｅｘａｍｐｌｅ）」、「特定の例（ｓｐｅｃｉｆｉｃ ｅｘａｍｐｌｅ）」、又は「幾つかの例（ｓｏｍｅ ｅｘａｍｐｌｅｓ）」などは、この実施例又は例に関連する特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施例又は例に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例を指すわけではない。さらに、説明された特定の特徴、構造、材料、又は特性は、任意の適切な態様で、任意の１つ又は複数の実施例又は例に含まれ得る。
【0051】
以下において、「第１」、「第２」という用語は、単に目的を説明するためのものであり、相対的な重要性を指示又は暗示する又は指示される技術的特徴の数を暗示すると理解されるべきではない。従って、「第１」、「第２」で限定される特徴は、１つ又は複数の該特徴を明示的又は暗黙的に含むことができる。本開示の実施例の説明では、特に明記がしない限り、「複数」は２つ以上を意味する。
【0052】
いくつかの実施例を説明する際に、「接続」及びそれに由来する表現を使用する場合がある。例えば、いくつかの実施例を説明する際に、２つ又は２つ以上の構成要素が互いに直接的な物理的又は電気的接触を有することを示すように、「接続」という用語を使用する場合がある。ここに開示される実施例は、必ずしも本明細書に限定されない。
【0053】
「Ａ、Ｂ及びＣのうちの少なくとも１つ」は、「Ａ、Ｂ又はＣのうちの少なくとも１つ」と同じ意味を有し、いずれも以下のＡ、Ｂ及びＣの組み合わせを含む：Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢの組合せ、Ａ及びＣの組合せ、Ｂ及びＣの組合せ、並びにＡ、Ｂ及びＣの組合せ。
【0054】
「Ａ及び／又はＢ」は、Ａのみ、Ｂのみ、及びＡとＢの組合せの３つの組合せを含む。
【0055】
本明細書で使用されるように、文脈に応じて、用語「……場合」は、「……時」又は「……際」又は「……の決定に応答して」又は「……の検出に応答して」を意味すると任意選択的に解釈される。同様に、文脈に応じて、「……が決定された場合」又は「［記載された条件又はイベント］が検出された場合」という文節は、「……が決定される時」、又は「……の決定に応答して」、又は「［記載された条件又はイベント］が検出された時」、又は「［記載された条件又はイベント］が検出されたことに応答して」を意味すると任意選択的に解釈される。
【0056】
本明細書において、「…に適用する」又は「…ように構成される」の使用は、追加のタスク又はステップを実行するように適用又は配置される装置を排除しない開放的且つ包括的な言語を意味する。
【0057】
また、「に基づいて」の使用は、１つ又は複数の前記条件又は値に「基づいて」行われる手順、ステップ、計算、又は他の動作が、実際的には、追加の条件又は前記値を超えることに基づき得るため、開放的且つ包括的であることを意味する。
【0058】
本明細書で使用されるように、「約」、又は「近似」は、記載された値、及び特定値の許容可能な偏差範囲内の平均値を含み、ここで、前記許容可能な偏差範囲は、当業者によって検討されている測定及び特定量の測定に関連する誤差（即ち、測定システムの制限）を考慮して決定される。
【0059】
本明細書では理想化された例示的な図面である断面図及び／又は平面図を参照して例示的な実施形態を説明している。図面において、層及び領域の厚さは明確に表示するために拡大して示した。したがって、例えば製造技術及び／又は公差に起因する、図面に対する形状の変動が想定され得る。したがって、例示的な実施形態は、本明細書に例示された領域の形状に限定して解釈されるべきではなく、例えば製造に起因する形状の偏差を含む。例えば、長方形として示されるエッチング領域は、通常、湾曲した特徴を有する。したがって、図面に示される領域は、本質的に例示的なものであり、それらの形状は、装置の領域の実際の形状を示すことを意図しておらず、例示的な実施形態の範囲を限定することを意図していない。
【0060】
本開示の実施例によって提供される回路に用いられるトランジスタは、薄膜トランジスタ、電界効果トランジスタ、又は同じ特性を有する他のスイッチングデバイスであってもよく、本開示の実施例では、いずれも薄膜トランジスタを例として説明する。
【0061】
いくつかの実施例において、画素駆動回路に用いられる各トランジスタの制御電極は、トランジスタのゲートであり、第１電極は、トランジスタのソースおよびドレインのうちの一方であり、第２電極は、トランジスタのソースおよびドレインのうちの他方である。トランジスタのソース、ドレインは構造的に対称であってもよいため、そのソース、ドレインは構造的に区別されていなくてもよく、すなわち、本開示の実施例におけるトランジスタの第１電極と第２電極とは構造的に区別されていなくてもよい。例示的に、トランジスタがＰ型トランジスタである場合、トランジスタの第１電極はソースであり、第２電極はドレインである。例示的に、トランジスタがＮ型トランジスタである場合、トランジスタの第１電極はドレインであり、第２電極はソースである。
【0062】
本開示の実施例によって提供される回路では、「ノード」は、実際に存在する部品を表すものではなく、回路図における関連する電気的接続の合流点を表すものであり、すなわち、これらのノードは、回路図における関連する電気的接続の合流点によって等価的に形成されるノードである。
【0063】
一実施態様において、ＬＥＤの発光効率と当該ＬＥＤに流れる電流密度との関係を図１に示す。図１から分かるように、低い電流密度、例えばＪ１～Ｊ２の電流密度では、当該ＬＥＤに流れる電流密度が小さく、ＬＥＤの発光効率が低い。高い電流密度、例えばＪ２～Ｊ３の電流密度では、ＬＥＤの発光効率が高い。
【0064】
従来の技術では、ＬＥＤは、大きな発光面積を有しており、これにより、当該ＬＥＤに流れる電流密度が低下しやすくなり、さらにＬＥＤの発光効率が低減しやすくなる。しかし、ＬＥＤの発光効率を向上させるために電流密度を増加させる場合、消費電力を増やすことも可能である。そして、ＬＥＤが高い発光効率を長時間維持している場合、ＬＥＤは高い電流密度の条件下で長時間動作し、これにより、ＬＥＤの温度が上昇し、熱蓄積現象が発生し、さらにＬＥＤの構造安定性に影響を与え、ＬＥＤの発光効率を低下させる。
【0065】
この点に鑑みて、本開示のいくつかの実施例によって提供される表示基板１０００は、図２に示すように、基板２００と、基板２００の一方側に設けられた複数の画素駆動回路１００と、を含む。これらの複数の画素駆動回路１００は、表示基板１０００に画面表示を行わせるように互いに協働する。
【0066】
上記した基板２００の種類が複数あり、実際の必要に応じて選択的に設けることができる。
【0067】
例示的に、基板２００はリジット基板であってもよい。当該リジット基板は、例えば、ガラス基板又はＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ、ポリメチルメタクリレート）基板などの基板であってもよい。
【0068】
例示的に、基板２００はフレキシブル基板であってもよい。当該フレキシブル基板は、例えば、ＰＥＴ（Ｐｏｌｙｍｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ、ポリエチレンテレフタレート）基板、ＰＥＮ（Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ ｔｗｏ ｆｏｒｍｉｃ ａｃｉｄ ｇｌｙｃｏｌ ｅｓｔｅｒ、ポリエチレンナフタレート）基板、又はＰＩ（Ｐｏｌｙｉｍｉｄｅ、ポリイミド）基板などの基板であってもよい。このとき、表示基板１０００は、フレキシブルディスプレイ基板（ｆｌｅｘｉｂｌｅ ｄｉｓｐｌａｙ ｓｕｂｓｔｒａｔｅ）であってもよい。
【0069】
いくつかの例において、図２に示すように、表示基板１０００は、基板２００の一方側に設けられた複数のゲート線ＧＬ、複数のデータ線ＤＬ、及び複数の発光制御信号線ＥＬをさらに含んでもよい。ここで、当該複数のゲート線ＧＬは第１方向Ｘに延伸してもよく、当該複数のデータ線ＤＬは第１方向Ｘに延伸してもよく、当該複数の発光制御信号線ＥＬは第１方向Ｘに延伸してもよい。
【0070】
ここで、第１方向Ｘと第２方向Ｙとは互いに交差している。第１方向Ｘと第２方向Ｙとの間の角度は、実際の必要に応じて選択的に設定することができる。例示的に、第１方向Ｘと第２方向Ｙとの間の角度は、８５°、８９°、又は９０°などであってもよい。
【0071】
上記した複数の画素駆動回路１００は、例えば、第１方向Ｘに沿って複数行に配列され、第２方向Ｙに沿って複数列に配列されていてもよい。
【0072】
例示的に、第１方向Ｘに沿って１行に配列された画素駆動回路１００を同一行の画素駆動回路１００と呼び、第２方向Ｙに沿って１列に配列された画素駆動回路１００を同一列の画素駆動回路１００と呼ぶことができる。同一行の画素駆動回路１００は、例えば、少なくとも１つのゲート線ＧＬに電気的に接続され、かつ、少なくとも１つの発光制御信号線ＥＬに電気的に接続されてもよく、同一列の画素駆動回路１００は、例えば、１つのデータ線ＤＬに電気的に接続されてもよい。ここで、画素駆動回路１００に電気的に接続されるゲート線ＧＬの数および発光制御信号線ＥＬの数は、画素駆動回路１００の構成に応じて決定されてもよい。
【0073】
画素駆動回路１００は、ゲート線ＧＬからの走査信号、データ線ＤＬからのデータ信号、および発光制御信号線ＥＬからのイネーブル信号を受信して発光することができる。
【0074】
いくつかの例において、図３～図５、および図９～図１２に示すように、画素駆動回路１００は、データ書込回路１と、発光制御回路２と、発光ダイオードチップ３とを含む。ここで、データ書込回路１と発光制御回路２とが電気的に接続され、発光制御回路２と発光ダイオードチップ３とが電気的に接続される。
【0075】
【0076】
例示的に、図５、および図１４～図２３に示すように、発光ダイオードチップ３は、ベース３１をさらに含んでもよい。ここで、発光ダイオードチップ３に含まれる複数の発光部３２は、当該ベース３１の同じ側に位置してもよい。すなわち、上記した複数の発光部３２は、同一の発光ダイオードチップ３に属する。
【0077】
なお、上記した発光制御回路２は、第１電圧信号を第２ノードＮ２に伝送することができる。上記した発光ダイオードチップ３２は、第２ノードＮ２からの第１電圧信号と、第２電圧信号端子ＶＳＳで受信された第２電圧信号との協働下で、上記した複数の発光部３２をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部３２を同じ期間に発光させるように駆動することができる。
【0078】
データ書込回路１と、発光制御回路２と、発光ダイオードチップ３との間の電気的な接続関係、ならびにデータ書込回路１および発光制御回路２の構成については、以下の関連する説明を参照できるため、ここではその説明を省略する。
【0079】
上記した発光ダイオードチップ３の構造の種類は複数ある。例えば、発光ダイオードチップ３の構造の種類は、ワイヤボンディング（ｗｉｒｅ－ｂｏｎｄｉｎｇ）構造、垂直構造、またはフリップチップ構造であってもよい。
【0080】
【0081】
上記した発光ダイオードチップ３の種類は複数あり、実際の必要に応じて選択的に設けることができる。
【0082】
例示的に、当該発光ダイオードチップ３は、サブミリ発光ダイオード（Ｍｉｎｉ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、略称Ｍｉｎｉ ＬＥＤ）チップであってもよく、または、マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、略称Ｍｉｃｒｏ ＬＥＤ）チップであってもよい。
【0083】
上記したベース３１の種類は複数あり、実際の必要に応じて選択的に設定することができる。
【0084】
例示的に、当該ベース３１は、例えば、リン化ガリウム(ＧａＰ)ベース、ガリウム砒素（ＧａＡｓ）ベース、シリコンベース、炭化ケイ素ベース、サファイアベース等であってもよい。
【0085】
選択的に、発光ダイオードチップ３と画素駆動回路１００における発光制御回路２とをボンディングした後、画素駆動回路１００における発光ダイオードチップ３が複数の発光部３２のみを含むように、発光ダイオードチップ３におけるベース３１を剥離することができる。無論、発光ダイオードチップ３と画素駆動回路１００における発光制御回路２とをボンディングした後、ベース３１を残存させてもよい。具体的には、実際の必要に応じて選択的に設定することができる。
【0086】
例示的に、図１４～図１６に示すように、各発光部３２は、順次に積層された第１半導体層３２１、量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ、略称ＭＱＷ）層３２２および第２半導体層３２３を含む。ここで、第１半導体層３２１は、量子井戸層３２２よりもベース３１に近い。第１半導体層３２１と量子井戸層３２２とは、例えば直接接触していてもよく、量子井戸層３２２と第２半導体層３２３とは、例えば直接接触していてもよい。
【0087】
例えば、量子井戸層３２２の材料は、窒化ガリウム（ＧａＮ）であってもよい。
【0088】
選択的に、第１半導体層３２１と第２半導体層３２３は異なるドーピングタイプ（ｄｏｐｉｎｇ ｔｙｐｅｓ）を有する。
【0089】
例えば、第１半導体層３２１の材料はＰ型半導体材料であってもよく、それに対して、第２半導体層３２３の材料はＮ型半導体材料であってもよい。または、第１半導体層３２１の材料はＮ型半導体材料であってもよく、それに対して、第２半導体層３２３の材料はＰ型半導体材料であってもよい。
【0090】
第１半導体層３２１および第２半導体層３２３の材料は、複数種類あり、実際の必要に応じて選択的に設定することができる。例示的に、第１半導体層３２１及び第２半導体層３２３は、同じ真性半導体材料を有し、この真性半導体材料は、ＧａＮ、ＧａＰ、砒化アルミニウムガリウム（ＡｌＧａＡｓ）及びリン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）のいずれであっても良い。
【0091】
なお、発光ダイオードチップ３におけるベース３１の種類は、上記した発光部３２における第１半導体層３２１および第２半導体層３２３の材料に応じて定めればよい。
【0092】
ここで、第１半導体層３２１と第２半導体層３２３にそれぞれ異なる電圧を印加して、両者の間に電界を形成する場合、第１半導体層３２１と第２半導体層３２３の真性半導体材料がいずれもＧａＮであれば、発光部３２は緑色光線または青色光線を発光することができ、第１半導体層３２１及び第２半導体層３２３の真性半導体材料がいずれもＧａＰ、ＡｌＧａＡｓ、またはＡｌＧａＩｎＰであれば、発光部３２は赤色光線を発光することができる。
【0093】
なお、第１半導体層３２１と第２半導体層３２３とにそれぞれ異なる電圧を印加して、両者の間に電界を形成した場合、すなわち、第１半導体層３２１と第２半導体層３２３との間に障壁を有するＰＮ接合が形成される場合、第１半導体層３２１、量子井戸層３２２、および第２半導体層３２３の積層方向に沿った重なり領域において少数キャリアと多数キャリアとが再結合する際に、余分なエネルギーが光として放出され、電気エネルギーが光エネルギーに直接変換される。したがって、第１半導体層３２１、量子井戸層３２２、および第２半導体層３２３の積層方向の重なり領域は、基本的に発光部３２の発光領域であり、第１半導体層３２１、量子井戸層３２２、および第２半導体層３２３の積層方向の重なり領域の面積は、基本的に発光部３２の発光面積である。
【0094】
例示的に、図１４～図２３に示すように、上記した複数の発光部３２のうち、任意の隣接する２つの発光部３２における量子井戸層３２２は、互いに独立して設けられ、任意の隣接する２つの発光部３２における第２半導体層３２３は、互いに独立して設けられている。すなわち、これは、各発光部３２が対応して一つの発光領域を有することができることを意味する。発光ダイオードチップ３は複数の発光部３２を含み、対応して独立した発光領域を複数有する。
【0095】
例示的に、図１４～図２３に示すように、各発光部３２は、第１ボンディング電極３２４および第２ボンディング電極３２５のうちの少なくとも一方をさらに含む。すなわち、発光部３２は、第１ボンディング電極３２４のみを含んでもよい。あるいは、発光部３２は、第２ボンディング電極３２５のみを含んでもよい。あるいは、発光部３２は第１ボンディング電極３２４と第２ボンディング電極３２５を含んでもよい。
【0096】
例えば、第１ボンディング電極３２４のベース３１上への正射影形状は、ストライプ状やブロック状などであってもよく、且つ正射影面積が大きい。第２ボンディング電極３２５のベース３１上への正射影形状は、ストライプ状やブロック状などであってもよく、且つ正射影面積が大きい。選択的に、第１ボンディング電極３２４のベース３１上への正射影面積および第２ボンディング電極３２５のベース３１上への正射影面積は、後続に発光ダイオードチップ３を他の回路構造とボンディングして電気的に接続することを容易にするために、いずれも第２半導体層３２３のベース３１上への正射影面積よりも大きい。
【0097】
選択的に、図１４～図２３に示すように、第１ボンディング電極３２４は対応する発光部３２の第１半導体層３２１に電気的に接続されてもよく、第２ボンディング電極３２５は対応する発光部３２の第２半導体層３２３に電気的に接続されてもよい。
【0098】
例えば、発光部３２が第１ボンディング電極３２４のみを含む場合には、当該発光部３２は、第２ボンディング電極３２５を他の発光部３２と共有するようにしてもよい。発光部３２が第２ボンディング電極３２５のみを含む場合には、当該発光部３２は、第１ボンディング電極３２４を他の発光部３２と共有するようにしてもよい。
【0099】
例えば、図１４～図２３に示すように、第２半導体層３２３のベース３１上への正射影は、第１半導体層３２１のベース３１上への正射影の範囲内に位置し、量子井戸層３２２のベース３１上への正射影は、第１半導体層３２１のベース３１上への正射影の範囲内に位置する。このようにして、第１ボンディング電極３２４と第１半導体層３２１との電気的接続が容易となる。
【0100】
各発光部３２において、第１ボンディング電極３２４及び第２ボンディング電極３２５のうちの一方が第２ノードＮ２に電気的に接続され、他方が第２電圧信号端子ＶＳＳに電気的に接続される。これにより、第１電圧信号と第２電圧信号との協働下で、上記した複数の発光部３２のうちの少なくとも２つの発光部３２を同時に発光させるように駆動するか、又は、複数の発光部３２のうちの一つの発光部３２をある期間に発光させるように駆動し、他の発光部３２を次の期間内に発光させるように駆動することができる。
【0101】
発光ダイオードチップ３は複数の発光部３２を含むので、各発光部３２に対応する発光領域の面積は、発光ダイオードチップ３の全体の面積よりも小さい。これにより、従来の技術と同様の電圧信号により発光部３２を発光させるように駆動する場合には、発光部３２に流れる電流密度を向上させることができ、発光部３２および発光ダイオードチップ３の発光効率を向上させることができる。
【0102】
これに基づいて、発光ダイオードチップ３が低階調（例えば、０ｎｉｔ～５００ｎｉｔ）を表示する必要がある場合には、上記した複数の発光部３２をそれぞれ異なる期間に発光させるように駆動し、つまり、当該複数の発光部３２をそれぞれ順番に発光させるように駆動することができる。これにより、ある発光部３２の発光時間が長いことに起因して、発光ダイオードチップ３の温度が上昇してしまうことを回避し、熱蓄積を改善するのに有利であり、ひいては熱蓄積に起因して発光ダイオードチップ３の発光効率が低下してしまうことを回避することができる。
【0103】
発光ダイオードチップ３が高階調（例えば５００ｎｉｔ以上）を表示する必要がある場合には、上記した複数の発光部３２のうちの少なくとも２つの発光部３２を同時に発光させるように駆動することができる。この場合、当該少なくとも２つの発光部３２に流れる電流密度、例えば図１に示すＪ１～Ｊ２の電流密度のような低い電流密度であってもよい。当該少なくとも２つの発光部３２は、全体として高い階調の表示を実現することができる。このようにして、各発光部３２に流れる電流密度を低減することができ、当該少なくとも２つの発光部３２が長時間発光を維持する必要がある場合にも、多くの熱が発生することを回避し、発光ダイオードチップ３の温度が上昇してしまうことを回避し、熱蓄積の現象を改善するのに有利であり、熱蓄積に起因して発光ダイオードチップ３の発光効率が低下してしまうことを回避することができる。
【0104】
したがって、本開示のいくつかの実施例によって提供される表示基板１０００は、画素駆動回路１００における発光ダイオードチップ３の構造を、発光ダイオードチップ３が独立して発光可能な複数の発光部３２を含むように設計することにより、各発光部３２の発光面積を小さくすることができ、発光部３２に流れる電流密度を向上させることができ、発光ダイオードチップ３の発光効率を向上させるには有利になる。
【0105】
また、表示基板１００の表示中には、必要に応じて表示される画面に基づいて、発光ダイオードチップ３における複数の発光部３２を順番に発光させるように駆動するか、又は、発光ダイオードチップ３における少なくとも２つの発光部３２を同時に発光させるように駆動することができ、これにより、発光部３２に流れる電流密度が大きい場合には、当該発光部３２の発光時間が長くなってしまうことを避けることができ、発光部３２の発光時間が長い場合には、当該発光部３２に流れる電流密度が大きくなってしまうことを避けることができ、ひいては、発光ダイオードチップ３の温度が高くなってしまうことを避けることができ、熱蓄積の現象を改善するのに有利であり、ひいては熱蓄積に起因して発光ダイオードチップ３の発光効率が低下してしまうことを避けることができる。
【0106】
ここで、発光ダイオードチップ３に含まれる複数の発光部３２の配置形態は、複数種類あり、実際の必要に応じて選択的に設定することができる。
【0107】
いくつかの実施例において、図１４～図２１に示すように、任意の隣接する２つの発光部３２における第１半導体層３２１間に隙間を有し、任意の隣接する２つの発光部３２における量子井戸層３２２間に隙間を有し、任意の隣接する２つの発光部３２における第２半導体層３２３間に隙間を有する。すなわち、当該複数の発光部３２は、互いに独立して設けられ、異なる発光部３２の発光状態を柔軟に制御することができる。
【0108】
これに基づいて、各発光部３２の第１半導体層３２１と第１ボンディング電極３２４との接続関係、及び各発光部３２の第２半導体層３２３と第２ボンディング電極３２５との接続関係は、種々のものが含まれ、実際の必要に応じて選択的に設定することができる。
【0109】
いくつかの例において、図１４～図１６に示すように、各発光部３２は、いずれも第１ボンディング電極３２４および第２ボンディング電極３２５を含む。そして、異なる発光部３２に含まれる第１ボンディング電極３２４は異なり、異なる発光部３２に含まれる第２ボンディング電極３２５は異なる。
【0110】
すなわち、発光ダイオードチップ３に含まれる複数の発光部３２のうち、異なる発光部３２は、第１ボンディング電極３２４も第２ボンディング電極３２５も共有していない。異なる発光部３２に含まれる第１ボンディング電極３２４間は互いに独立して設けられ、異なる発光部３２に含まれる第２ボンディング電極３２５間は互いに独立して設けられている。
【0111】
例示的に、図１４～図１６に示すように、各発光部３２は、層変換（ｌａｙｅｒ－ｃｈａｎｇｅｄ）電極３２６をさらに含む。発光ダイオードチップ３は、層変換電極３２６の、ベース３１から遠い側に設けられた封止層３３をさらに含む。ここで、当該層変換電極３２６と第２半導体層３２３との間にはパッシベーション層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）が設置され、各発光部３２の第１半導体層３２１のベース３１上への正射影は、例えば、パッシベーション層のベース３１上への正射影の範囲内に位置する。第１ボンディング電極３２４および第２ボンディング電極３２５は、封止層３３の、ベース３１から遠い側に設けられている。各発光部３２の第１半導体層３２１のベース３１上への正射影は、例えば、封止層３３のベース３１上への正射影の範囲内に位置する。
【0112】
例えば、図１６に示すように、層変換電極３２６はパッシベーション層を貫通して第２半導体層３２３と直接接触して電気的に接続される。層変換電極３２６のベース３１上への正射影と第２半導体層３２３のベース３１上への正射影とが一部重ねられていないので、第２半導体層３２３を層変換電極３２６により層変換して他の領域に導くことができ、後続に第２ボンディング電極３２５との電気的接続を容易にすることができる。
【0113】
例えば、図１６に示すように、第１ボンディング電極３２４は、封止層３３及びパッシベーション層を貫通して第１半導体層３２１と直接接触して電気的に接続される。第２ボンディング電極３２５は、封止層３３を貫通して層変換電極３２６と直接接触し、第２ボンディング電極３２５は、当該層変換電極３２６により第２半導体層３２３と電気的に接続される。
【0114】
選択的には、層変換電極３２６の材料は、光透過率が高い材料である。例えば、層変換電極３２６の材料は、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、略称ＩＴＯ）である。
【0115】
上記した複数の発光部３２を互いに独立して設け、異なる発光部３２に含まれる第１ボンディング電極３２４と第２ボンディング電極３２５とを互いに独立して設けることにより、各発光部３２の発光状態を独立して制御することが容易となる。
【0116】
本例では、図１７及び図１８に示すように、上記した発光部３２のうち、少なくとも１つの発光部３２は、例えば、直列に配置された複数のサブ発光部３２ａを含んでもよい。この場合、発光部３２は高圧発光部と称することができるが、当該発光部３２の第１ボンディング電極３２４と第２ボンディング電極３２５との間の電圧差は、残りの発光部３２の第１ボンディング電極３２４と第２ボンディング電極３２５との間の電圧差の複数倍であってもよい。ここで、当該残りの発光部３２は、複数のサブ発光部３２ａを含まない構成となっている。発光ダイオードチップ３に含まれる複数の発光部３２のうち、各発光部３２がいずれも直列に配置された複数のサブ発光部３２ａを含む場合には、この発光ダイオードチップ３は、高圧チップと称することができる。
【0117】
例えば、図１７及び図１８に示すように、各サブ発光部３２ａは、順次に積層された第１サブ半導体層３２１ａ、第１サブ量子井戸層３２２ａ、及び第２サブ半導体層３２３ａを含む。ここで、任意の隣接する２つのサブ発光部３２ａにおける第１サブ半導体層３２１ａ間には隙間を有し、任意の隣接する２つのサブ発光部３２ａにおける第１サブ量子井戸層３２２ａ間には隙間を有し、任意の隣接する２つのサブ発光部３２ａにおける第２サブ半導体層３２３ａ間には隙間を有する。即ち、当該複数のサブ発光部３２ａは、互いに独立して設けられている。
【0118】
選択的には、図１７及び図１８に示すように、一つのサブ発光部３２ａの第１サブ半導体層３２１ａは、当該一つのサブ発光部３２ａが属する発光部３２の第１ボンディング電極３２４に電気的に接続される。他のサブ発光部３２ａの第２サブ半導体層３２３ａは、当該他のサブ発光部３２ａが属する発光部３２の第２ボンディング電極３２５に電気的に接続される。
【0119】
上述した一つのサブ発光部３２ａと上述した他のサブ発光部３２ａとの関係は、発光部３２に含まれるサブ発光部３２ａの数に関係する。
【0120】
【0121】
【0122】
上記したブリッジ電極３２７の一端は、上記した一つのサブ発光部３２ａのサブ層変換電極３２６ａに電気的に接続されてもよく、さらに、当該サブ層変換電極３２６ａを介して当該一つのサブ発光部３２ａの第２サブ半導体層３２３ａに電気的に接続されてもよい。このブリッジ電極３２７の他端は、パッシベーション層を貫通して上記した他のサブ発光部３２ａの第１サブ半導体層３２１ａに電気的に接続されてもよい。
【0123】
このようにして、上記した一つのサブ発光部３２ａと上記した他のサブ発光部３２ａとは、このブリッジ電極３２７を介して層変換して接続されて、直列配置を実現することができる。当該発光部３２の発光を駆動する過程においては、電気信号は、当該発光部３２の第１ボンディング電極３２４、上記した一つのサブ発光部３２ａの第１サブ半導体層３２１ａ、上記した一つのサブ発光部３２ａのサブ層変換電極３２６ａ、ブリッジ電極３２７、上記した他のサブ発光部３２ａの第１サブ半導体層３２１ａ、上記した他のサブ発光部３２ａのサブ層変換電極３２６ａ、及び、当該発光部３２の第２ボンディング電極３２５を順次介して、これら２つのサブ発光部３２ａを同時に発光させるように駆動することができる。
【0124】
またさらに、発光部３２は、３つのサブ発光部３２ａを含む。この場合、発光部３２は、２つのブリッジ電極３２７を含んでもよい。上記した一つのサブ発光部３２ａは、一つのブリッジ電極３２７を介して第３サブ発光部３２ａと直列に配置されてもよく、当該第３サブ発光部３２ａは、他のブリッジ電極３２７を介して上記した他のサブ発光部３２ａと直列に配置されてもよい。ここで、隣接する２つのサブ発光部３２ａの間の電気的な接続方式は、上記の例における説明を参照することができ、ここでその説明を省略する。
【0125】
上記したブリッジ電極３２７のベース３１上への正射影形状は、複数種類あり、サブ発光部３２ａの配置位置に応じて設けられることができる。
【0126】
例えば、ブリッジ電極３２７のベース３１上への正投影形状は、ストライプ状、Ｕ字状、又はＨ字状などを含む。
【0127】
いくつかの他の例において、図１９～図２１に示すように、発光ダイオードチップ３に含まれる複数の発光部３２は、少なくとも１つの第１発光部３２ｂと、少なくとも１つの第２発光部３２ｃとを含む。すなわち、第１発光部３２ｂの数は、１つ又は複数であってもよく、第２発光部３２ｃの数は、１つ又は複数であってもよい。
【0128】
例示的に、図１９及び図２０に示すように、第１発光部３２ｂの第１半導体層３２１及び第２発光部３２ｃの第２半導体層３２３は、１つの第２ボンディング電極３２５ｃに電気的に接続される。すなわち、第１発光部３２ｂの第１半導体層３２１と第２発光部３２ｃの第２半導体層３２３とは、一つの第２ボンディング電極３２５ｃを共有している。
【0129】
図１９及び図２０に示すように、本例における第２ボンディング電極３２５ｃは、例えば第２発光部３２ｃの第２ボンディング電極３２５ｃである。無論、上記した第２ボンディング電極３２５ｃは、さらに第１発光部３２ｂの第１半導体層３２１に電気的に接続されるため、この第２ボンディング電極３２５ｃを第１発光部３２ｂの第１ボンディング電極３２４とみなしてもよい。本開示は、発光ダイオードチップ３の構造を明確に説明するために、上記した第２ボンディング電極３２５ｃが第２発光部３２ｃに割り当てられる。
【0130】
例示的に、図１９及び図２０に示すように、第１発光部３２ｂの第２半導体層３２３及び第２発光部３２ｃの第１半導体層３２１は、他の第２ボンディング電極３２５ｂと電気的に接続される。すなわち、第１発光部３２ｂの第２半導体層３２３と第２発光部３２ｃの第１半導体層３２１とは、他の第２ボンディング電極３２５ｂを共有している。
【0131】
図１９及び図２０に示すように、本例における第２ボンディング電極３２５ｂは、例えば第１発光部３２ｂの第２ボンディング電極３２５ｂである。無論、上記した第２ボンディング電極３２５ｂは、さらに第２発光部３２ｃの第１半導体層３２１に電気的に接続されるため、この第２ボンディング電極３２５ｂを第２発光部３２ｃの第１ボンディング電極３２４とみなしてもよい。本開示は、発光ダイオードチップ３の構造を明確に説明するために、上記した第２ボンディング電極３２５ｂが第１発光部３２ｂに割り当てられる。
【0132】
電気信号の伝送過程において、電気信号は、上記した第２発光部３２ｃの第２ボンディング電極３２５ｃから、第１発光部３２ｂの第１半導体層３２１と第１発光部３２ｂの第２半導体層３２３とを順次介して第１発光部３２ｂの第２ボンディング電極３２５ｂに伝送され、これにより、第１発光部３２ｂを発光させるように駆動することができる。あるいは、電気信号は、第１発光部３２ｂの第２ボンディング電極３２５ｂから、第２発光部３２ｃの第１半導体層３２１と第２発光部３２ｃの第２半導体層３２３とを順次介して第２発光部３２ｃの第２ボンディング電極３２５ｃに伝送され、これにより、第２発光部３２ｃを発光させるように駆動することができる。
【0133】
上記した第１発光部３２ｂと第２発光部３２ｃとの間の配置形態は、逆バイアス配置と呼ぶことができる。電気信号の伝送方向を調整することにより、第１発光部３２ｂと第２発光部３２ｃとを順番に発光させることができる。
【0134】
上記した複数の発光部３２が複数の第１発光部３２ｂと複数の第２発光部３２ｃとを含む場合には、当該複数の第１発光部３２ｂと複数の第２発光部３２ｃとは、複数のグループに分けられ、各グループは、１つの第１発光部３２ｂと１つの第２発光部３２ｃとを含み、当該第１発光部３２ｂと第２発光部３２ｃとは、逆バイアスされている。
【0135】
無論、上記した第１発光部３２ｂと第２発光部３２ｃとの間には、第１発光部３２ｂと第２発光部３２ｃとを逆バイアスに配置できるようになっていれば、他の配置形態があってもよい。
【0136】
【0137】
例えば、図１９に示すように、逆バイアスされる第１発光部３２ｂ及び第２発光部３２ｃのうち、第１発光部３２ｂの第１半導体層３２１は、１つの接続部３４を介して第２発光部３２ｃの第２半導体層３２３と電気的に接続される。
【0138】
選択的に、図２０に示すように、当該接続部３４の一端は、パッシベーション層を貫通して第１発光部３２ｂの第１半導体層３２１に直接接触して電気的に接続される。当該接続部３４の他端は、第２発光部３２ｃの層変換電極３２６に電気的に接続され、さらにこの層変換電極３２６を介して第２発光部３２ｃの第２半導体層３２３に電気的に接続することができる。
【0139】
このようにして、第１発光部３２ｂの第１半導体層３２１と第２発光部３２ｃの第２半導体層３２３との間の電気的接続、及び第１発光部３２ｂの第１半導体層３２１と対応する第２ボンディング電極３２５ｃとの間の電気的接続が実現される。
【0140】
例えば、図１９及び図２０に示すように、逆バイアスされる第１発光部３２ｂ及び第２発光部３２ｃのうち、第２発光部３２ｃの第１半導体層３２１は、１つの接続部３４を介して第１発光部３２ｂの第２半導体層３２３と電気的に接続される。
【0141】
選択的に、図１９及び図２０に示すように、当該接続部３４の一端は、パッシベーション層を貫通して第２発光部３２ｃの第１半導体層３２１に直接接触して電気的に接続される。当該接続部３４の他端は、第１発光部３２ｂの層変換電極３２６に電気的に接続され、さらにこの層変換電極３２６を介して第１発光部３２ｂの第２半導体層３２３に電気的に接続することができる。
【0142】
このようにして、第２発光部３２ｃの第１半導体層３２１と第１発光部３２ｂの第２半導体層３２３との間の電気的接続、及び第２発光部３２ｃの第１半導体層３２１と対応する第２ボンディング電極３２５ｂとの間の電気的接続が実現される。
【0143】
上記した接続部３４の材料は、複数種類あり、実際の必要に応じて選択的に設けることができる。例示的に、接続部３４の材料としては、クロム（Ｃｒ）、チタン（Ｔｉ）等を用いることができる。例えば、接続部３４の材料は、上記のいくつかの例におけるブリッジ電極３２７の材料と同じである。
【0144】
上記した接続部３４のベース３１上への正投影形状は、種々の形状があり、第１発光部３２ｂと第２発光部３２ｃとの相対的な位置関係に応じて決定されることができる。
【0145】
例えば、接続部３４のベース３１上への正射影形状は、ストライプ状、Ｕ字状、又はＨ字状等を含む。
【0146】
本例において、図２１に示すように、上記した第１発光部３２ｂは、例えば直列に配置された複数の第１サブ発光部３２ｂｂを含む。ここで、各第１サブ発光部３２ｂｂは、順次に積層された第３サブ半導体層３２１ｂと、第２サブ量子井戸層３２２ｂと、第４サブ半導体層３２３ｂとを含む。当該複数の第１サブ発光部３２ｂｂ間は、例えば、互いに独立して設けられる。
【0147】
図２１に示すように、上記した第２発光部３２ｃは、例えば、直列に配置された複数の第２サブ発光部３２ｃｃを含む。ここで、各第２サブ発光部３２ｃｃは、順次に積層された第５サブ半導体層３２１ｃ、第３サブ量子井戸層３２２ｃ、及び第６サブ半導体層３２３ｃを含む。この複数の第２発光部３２ｃ間は、例えば、互いに独立して設けられている。
【0148】
例えば、図２１に示すように、上記した複数の第１サブ発光部３２ｂｂのうちの１つの第１サブ発光部３２ｂｂの第３サブ半導体層３２１ｂは、対応する第２ボンディング電極３２５ｃと電気的に接続され、上記した複数の第２サブ発光部３２ｃｃのうちの１つの第２サブ発光部３２ｃｃの第６サブ半導体層３２３ｃと電気的に接続される。
【0149】
ここで、この第１サブ発光部３２ｂｂは、上記した複数の第１サブ発光部３２ｂｂのうち、最初に電気信号を受信する第１サブ発光部３２ｂｂである。すなわち、電気信号の伝送過程において、電気信号は、上記した対応する第２ボンディング電極３２５ｂを通過した後、まず、当該第１サブ発光部３２ｂｂに伝送され、その後、残りの第１サブ発光部３２ｂｂに伝送される。この第２サブ発光部３２ｃｃは、上記した複数の第２サブ発光部３２ｃｃのうち、最後に電気信号を受信する第２サブ発光部３２ｃｃである。すなわち、電気信号の伝送過程において、電気信号はまず、他の第２サブ発光部３２ｃｃを通過して、その後、当該第２サブ発光部３２ｃｃを通過して、上記した対応する第２ボンディング電極３２５ｂに伝送される。
【0150】
なお、本例における第２ボンディング電極３２５ｃは、例えば、第２サブ発光部３２ｃｃの第２ボンディング電極３２５である。無論、上記した第２ボンディング電極３２５ｃは、さらに第１サブ発光部３２ｂｂの第３サブ半導体層３２１ｂに電気的に接続されるため、当該第２ボンディング電極３２５ｃを第１サブ発光部３２ｂｂの第１ボンディング電極３２４とみなしてもよい。本開示は、発光ダイオードチップ３の構造を明確に説明するために、上記した第２ボンディング電極３２５ｃが第２サブ発光部３２ｃｃに割り当てられる。
【0151】
例えば、図２１に示すように、上記した複数の第２サブ発光部３２ｃｃのうちの一つの第２サブ発光部３２ｃｃの第５サブ半導体層３２１ｃは、対応する他の第２ボンディング電極３２５ｂと電気的に接続され、上記した複数の第１サブ発光部３２ｂｂのうちの一つの第１サブ発光部３２ｂｂの第４サブ半導体層３２３ｂと電気的に接続される。
【0152】
ここで、当該第２サブ発光部３２ｃｃは、上記した複数の第２サブ発光部３２ｃｃのうち、最初に電気信号を受信する第２サブ発光部３２ｃｃである。すなわち、電気信号の伝送過程において、電気信号は、上記した対応する他の第２ボンディング電極３２５ｂを通過した後、まず、当該第２サブ発光部３２ｃｃに伝送され、その後、残りの第２サブ発光部３２ｃｃに伝送される。この第１サブ発光部３２ｂｂは、上記した複数の第１サブ発光部３２ｂｂのうち、最後に電気信号を受信する第１サブ発光部３２ｂｂである。すなわち、電気信号の伝送過程において、電気信号は、まず、他の第１サブ発光部３２ｂｂを通過して、その後、当該第１サブ発光部３２ｂｂを通過して、上記した対応する第２ボンディング電極３２５ｂに伝送される。
【0153】
なお、本例における第２ボンディング電極３２５ｂは、例えば、第１サブ発光部３２ｂｂの第２ボンディング電極３２５ｂである。無論、上記した第２ボンディング電極３２５ｂは、さらに第２サブ発光部３２ｃｃの第５サブ半導体層３２１ｃに電気的に接続されるため、当該第２ボンディング電極３２５ｂを第２サブ発光部３２ｃｃの第１ボンディング電極３２４とみなしてもよい。本開示は、発光ダイオードチップ３の構造を明確に説明するために、上記した第２ボンディング電極３２５ｂが第１サブ発光部３２ｂｂに割り当てられる。
【0154】
選択的に、上記した複数の第１サブ発光部３２ｂｂのうち、任意の隣接する２つの第１サブ発光部３２ｂｂの間の接続方式は、上記したいくつかの実施例における任意の隣接する２つのサブ発光部３２ａの間の接続方式を参照することができる。上記した複数の第２サブ発光部３２ｃｃのうち、任意の隣接する２つの第２サブ発光部３２ｃｃ間の接続方式は、上記したいくつかの実施例における任意の隣接する２つのサブ発光部３２ａ間の接続方式を参照することができる。ここではその説明を省略する。
【0155】
他のいくつかの実施例において、図２２および図２３に示すように、各発光部３２における量子井戸層３２２は独立して設けられ、発光部３２における第２半導体層３２３は独立して設けられる。少なくとも２つの発光部３２における第１半導体層３２１は、一体構造をなしている。
【0156】
これにより、図２２及び図２３に示すように、上記した少なくとも２つの発光部３２の第１半導体層３２１は同一の第１ボンディング電極３２４に電気的に接続されてもよい。すなわち、これら少なくとも２つの発光部３２は、１つの第１ボンディング電極３２４を共有している。
【0157】
電気信号の伝送過程において、電気信号は、上記した第１ボンディング電極３２４を通過して上記した少なくとも２つの発光部３２の第１半導体層３２１に同時に伝送されてもよい。上記した少なくとも２つの発光部３２の第２ボンディング電極３２５と第２ノードＮ２又は第２電圧信号端子ＶＳＳとの間の接続関係を制御することにより、これら少なくとも２つの発光部３２を同時に発光させるように駆動するか、又はこれら少なくとも２つの発光部３２をそれぞれ異なる期間に発光させるように駆動することができる。
【0158】
少なくとも２つの発光部３２における第１半導体層３２１を一体構造とすることにより、第１半導体層３２１のパターニングプロセスを回避して発光ダイオードチップ３の製造工程を簡素化するとともに、第１ボンディング電極３２４の設置数を減らして発光ダイオードチップ３の構造を簡素化することができる。
【0159】
例えば、図２２および図２３に示すように、発光ダイオードチップ３に含まれる複数の発光部３２における第１半導体層３２１は一体構造をなしている。このように、ベース３１の一方側に第１半導体層３２１の材料を形成した後、複数の発光部３２の第１半導体層３２１を形成することができ、これにより、パターニングプロセスをさらに低減し、発光ダイオードチップ３の製造工程をさらに簡素化するのに有利である。
【0160】
【0161】
いくつかの例において、図３～図５、および図９～図１２に示すように、上記した画素駆動回路１００に含まれるデータ書込回路１は、第１走査信号端子Ｇａｔｅ１、データ信号端子Ｄａｔａ、及び第１ノードＮ１に電気的に接続される。ここで、データ書込回路１は、第１走査信号端子Ｇａｔｅ１で受信された第１走査信号に応答して、データ信号端子Ｄａｔａで受信されたデータ信号を第１ノードＮ１に伝送するように構成される。
【0162】
例示的に、第１走査信号のレベルがデータ書込回路１をオンさせるために必要なレベルである場合、データ書込回路１は、当該第１走査信号の制御下でオンにされ、データ信号を受信して第１ノードＮ１に伝送し、第１ノードＮ１を充電することができる。
【0163】
いくつかの例において、図３～図５、及び図９～図１２に示すように、上記した画素駆動回路１００に含まれる発光制御回路２は、第１ノードＮ１、イネーブル信号端子ＥＭ、第１電圧信号端子ＶＤＤ及び第２ノードＮ２に電気的に接続される。ここで、発光制御回路２は、第１ノードＮ１の電圧及びイネーブル信号端子ＥＭによって伝送されたイネーブル信号の制御下で、第１電圧信号端子ＶＤＤで受信された第１電圧信号を第２ノードＮ２に伝送するように構成される。
【0164】
例示的に、第１ノードＮ１の電圧が発光制御回路２をオンさせるために必要な電圧であり、且つイネーブル信号のレベルが発光制御回路２をオンさせるために必要なレベルである場合、発光制御回路２は、第１ノードＮ１の電圧及びイネーブル信号の制御下でオンにされ、第１電圧信号を受信して第２ノードＮ２に伝送することができる。
【0165】
いくつかの例では、図３～図５、および図９～図１２に示すように、上記した画素駆動回路１００に含まれる発光ダイオードチップ３は、第２ノードＮ２および第２電圧信号端子ＶＳＳに電気的に接続される。ここで、当該発光ダイオードチップ３は、複数の発光部３２を含む。発光ダイオードチップ３は、第２ノードＮ２からの第１電圧信号と第２電圧信号端子ＶＳＳで受信された第２電圧信号との協働により、発光ダイオードチップ３に含まれた複数の発光部３２をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部３２を同じ期間に発光させるように駆動する、ように構成される。
【0166】
例示的に、同じ期間内において、第１電圧信号はハイレベルであり、第２電圧信号のレベルはローレベルである。あるいは、第１電圧信号はローレベルであり、第２電圧信号のレベルはハイレベルである。すなわち、同じ期間内において、第１電圧信号と第２電圧信号との間には、電圧差が存在する。第１電圧信号と第２電圧信号との協働下で、第２ノードＮ２と第２電圧信号端子ＶＳＳとの間に、発光部３２を発光させるように駆動するための電気信号が生成されることができる。この電気信号は、異なる発光部３２をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部３２を同一期間に同時に発光させるように駆動することができる。
【0167】
本開示のいくつかの実施例に係る画素駆動回路１００によって実現できる有益な効果は、上記のいくつかの実施例に係る表示基板１０００によって実現できる有益な効果と同じであるので、ここではその説明を省略する。
【0168】
なお、ここでいう「電気的接続」とは、直接的な電気的接続であっても、間接的な電気的接続であってもよく、具体的には、実際の必要に応じて選択的に設けることができる。
【0169】
いくつかの実施例において、図５に示すように、上記した複数の発光部３２は、少なくとも１つの第１発光部３２ｂと、少なくとも１つの第２発光部３２ｃとを含む。
【0170】
いくつかの例において、図５に示すように、第１発光部３２ｂの第１ボンディング電極３２４は上記した第２ノードＮ２に電気的に接続され、第１発光部３２ｂの第２ボンディング電極３２５は第２電圧信号端子ＶＳＳに電気的に接続される。第２発光部３２ｃの第１ボンディング電極３２４は第２電圧信号端子ＶＳＳに電気的に接続され、第２発光部３２ｃの第２ボンディング電極３２５は第２ノードＮ２に電気的に接続される。
【0171】
ここで、構造的には、第１発光部３２ｂの第１ボンディング電極３２４と第２発光部３２ｃの第２ボンディング電極３２５とは同一のボンディング電極であってもよく、第１発光部３２ｂの第２ボンディング電極３２５と第２発光部３２ｃの第１ボンディング電極３２４とは同一のボンディング電極であってもよい。具体的には、上記したいくつかの実施例における説明を参照することができ、ここではその説明を省略する。
【0172】
上記したように、第１発光部３２ｂと第２発光部３２ｃとは、逆バイアスされている。このように、第１電圧信号がハイレベルであり、第２電圧信号のレベルがローレベルである場合、第１発光部３２ｂを第１電圧信号と第２電圧信号との作用により発光させることができる。第１電圧信号がローレベルであり、第２電圧信号のレベルがハイレベルである場合、第２発光部３２ｃを第１電圧信号と第２電圧信号との作用により発光させることができる。つまり、発光ダイオードチップ３の表示中に、第１発光部３２ｂと第２発光部３２ｃとを順番に発光させるようにしてもよい。
【0173】
このように、発光ダイオードチップ３が低階調を表示する必要がある場合には、第１発光部３２ｂと第２発光部３２ｃとをそれぞれ異なる期間に発光させるように駆動することができる。これにより、第１発光部３２ｂまたは第２発光部３２ｃの発光時間が長いことに起因して、発光ダイオードチップ３の温度が上昇してしまうことを回避し、熱蓄積を改善するのに有利であり、熱蓄積に起因して発光ダイオードチップ３の発光効率が低下してしまうことを回避することができる。
【0174】
また、第１発光部３２ｂと第２発光部３２ｃとを逆バイアスして設けることにより、発光ダイオードチップ３の表示寿命を向上させるのに有利となる。
【0175】
例示的に、図５に示すように、第１発光部３２ｂの第１ボンディング電極３２４と第２ノードＮ２との間の電気的接続は、直接的な電気的接続である。第１発光部３２ｂの第２ボンディング電極３２５と第２電圧信号端子ＶＳＳとの間の電気的接続は、直接的な電気的接続である。第２発光部３２ｃの第１ボンディング電極３２４と第２電圧信号端子ＶＳＳとの間の電気的接続は、直接的な電気的接続である。第２発光部３２ｃの第２ボンディング電極３２５と第２ノードＮ２との間の電気的接続は、直接的な電気的接続である。
【0176】
発光ダイオードチップ３における発光部３２の配置形態に基づいて、いくつかの例において、図５に示すように、発光制御回路２は、第１トランジスタＴ１と第２トランジスタＴ２とを含んでもよい。ここで、第１トランジスタＴ１は例えばＮ型トランジスタであり、第２トランジスタＴ２は例えばＰ型トランジスタである。
【0177】
例示的に、図５に示すように、第１トランジスタＴ１の制御電極はイネーブル信号端子ＥＭに電気的に接続され、第１トランジスタＴ１の第１電極は第１電圧信号端子ＶＤＤに電気的に接続され、第１トランジスタＴ１の第２電極は第３ノードＮ３に電気的に接続される。
【0178】
例えば、イネーブル信号端子ＥＭによって伝送されたイネーブル信号のレベルがハイレベルである場合には、第１トランジスタＴ１は、イネーブル信号の制御下でオンにされ、第１電圧信号を受信して第３ノードＮ３に伝送することができる。
【0179】
例示的に、図５に示すように、第２トランジスタＴ２の制御電極は第１ノードＮ１に電気的に接続され、第２トランジスタＴ２の第１電極は第３ノードＮ３に電気的に接続され、第２トランジスタＴ２の第２電極は第２ノードＮ２に電気的に接続される。
【0180】
例えば、第１ノードＮ１の電圧がローレベルである場合には、第２トランジスタＴ２は、第１ノードＮ１の電圧の制御下でオンにされ、第３ノードＮ３からの第１電圧信号を第２ノードＮ２に伝送することができる。
【0181】
いくつかの例において、図５に示すように、データ書込回路１は、第１２トランジスタＴ１２を含んでもよい。ここで、第１２トランジスタＴ１２は、例えばＮ型トランジスタである。
【0182】
例示的に、図５に示すように、第１２トランジスタＴ１２の制御電極は第１走査信号端子Ｇａｔｅ１に電気的に接続され、第１２トランジスタＴ１２の第１電極はデータ信号端子Ｄａｔａに電気的に接続され、第１２トランジスタＴ１２の第２電極は第１ノードＮ１に電気的に接続される。
【0183】
例えば、第１走査信号端子Ｇａｔｅ１によって伝送された第１走査信号のレベルがハイレベルである場合には、第１２トランジスタＴ１２は、第１走査信号の制御下でオンにされ、データ信号を受信して第１ノードＮ１に伝送して、第１ノードＮ１を充電することができる。
【0184】
また、いくつかの例において、図４および図５に示すように、画素駆動回路１００は、第１リセット補償回路４をさらに含んでもよい。当該第１リセット補償回路４は、第１走査信号端子Ｇａｔｅ１、第２走査信号端子Ｇａｔｅ２、第１ノードＮ１、第２ノードＮ２、第３ノードＮ３、および第２電圧信号端子ＶＳＳと電気的に接続される。ここで、第１リセット補償回路４は、第１走査信号と、第２走査信号端子Ｇａｔｅ２で受信された第２走査信号との制御下で、画素駆動回路１００をリセットし、第２トランジスタＴ２の閾値電圧を補償するように構成される。
【0185】
画素駆動回路１００をリセットし、第２トランジスタＴ２の閾値電圧を補償することにより、発光制御回路２における第２トランジスタＴ２を対応する期間に良好にオンさせることができ、これにより、第２トランジスタＴ２が第１電圧信号を損失なく伝送できるようにして、第１発光部３２ｂまたは第２発光部３２ｃの発光状態を正確に制御するのに有利である。
【0186】
いくつかの例において、図５に示すように、第１リセット補償回路４は、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６及び第１コンデンサＣ１を含んでもよい。ここで、第３トランジスタＴ３及び第４トランジスタＴ４は例えばいずれもＮ型トランジスタであり、第５トランジスタＴ５及び第６トランジスタＴ６は例えばいずれもＰ型トランジスタである。
【0187】
例示的に、図５に示すように、第３トランジスタＴ３の制御電極は第１走査信号端子Ｇａｔｅ１に電気的に接続され、第３トランジスタＴ３の第１電極は第２電圧信号端子ＶＳＳに電気的に接続され、第３トランジスタＴ３の第２電極は第４ノードＮ４に電気的に接続される。
【0188】
例えば、第１走査信号のレベルがハイレベルであり、且つ第２電圧信号のレベルがローレベルである場合には、第３トランジスタＴ３は、第１走査信号の制御下でオンにされ、第２電圧信号を受信して第４ノードＮ４に伝送し、第４ノードＮ４を放電してリセットすることができる。
【0189】
例示的に、図５に示すように、第４トランジスタＴ４の制御電極は第２走査信号端子Ｇａｔｅ２に電気的に接続され、第４トランジスタＴ４の第１電極は第３ノードＮ３に電気的に接続され、第４トランジスタＴ４の第２電極は第５ノードＮ５に電気的に接続される。
【0190】
例えば、第２走査信号のレベルがハイレベルである場合には、第４トランジスタＴ４は、第２走査信号の制御下でオンにされ、第３ノードＮ３からの信号を第５ノードＮ５に伝送することができる。
【0191】
例示的に、図５に示すように、第５トランジスタＴ５の制御電極は第２走査信号端子Ｇａｔｅ２に電気的に接続され、第５トランジスタＴ５の第１電極は第２ノードＮ２に電気的に接続され、第５トランジスタＴ５の第２電極は第５ノードＮ５に電気的に接続される。
【0192】
例えば、第２走査信号のレベルがローレベルである場合には、第５トランジスタＴ５は、第２走査信号の制御下でオンにされ、第２ノードＮ２からの信号を第５ノードＮ５に伝送することができる。
【0193】
例示的に、図５に示すように、第６トランジスタＴ６の制御電極は第１走査信号端子Ｇａｔｅ１に電気的に接続され、第６トランジスタＴ６の第１電極は第４ノードＮ４に電気的に接続され、第６トランジスタＴ６の第２電極は第１ノードＮ１に電気的に接続される。
【0194】
例えば、第１走査信号のレベルがローレベルである場合には、第６トランジスタＴ６は、第１走査信号の制御下でオンにされ、第４ノードＮ４からの信号を第１ノードＮ１に伝送することができる。
【0195】
例示的に、図５に示すように、第１コンデンサＣ１の第１端は第４ノードＮ４に電気的に接続され、第１コンデンサＣ１の第２端は第５ノードＮ５に電気的に接続される。第４ノードＮ４がリセットされた後、第４ノードＮ４と第５ノードＮ５との間の電圧差は、実質的に一定に維持される。
【0196】
【0197】
いくつかの例において、１フレームの表示段階において、画素駆動回路の駆動方法は、データ書込段階Ｓ１、補償段階Ｓ２、及び発光段階Ｓ３を含む。ここで、発光段階Ｓ３は、例えば、第１発光段階Ｓ３１及び第２発光段階Ｓ３２を含む。
【0198】
データ書込段階Ｓ１では、第１走査信号のレベルがハイレベルであり、第２走査信号のレベルがハイレベルであり、イネーブル信号のレベルがハイレベルであり、データ信号のレベルがハイレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0199】
第１走査信号端子Ｇａｔｅ１で受信された第１走査信号に応答して、データ書込回路１における第１２トランジスタＴ１２はオンにされ、データ信号端子ｄａｔａで受信されたデータ信号を第１ノードＮ１に伝送する。データ信号のレベルはハイレベルであるため、この時、データ信号によって第１ノードＮ１を充電することにより、第１ノードＮ１の電圧をハイレベルにすることができる。
【0200】
また、この段階では、第１リセット補償回路４における第３トランジスタＴ３は、第１走査信号の制御下でオンにされ、ローレベルの第２電圧信号を受信して第４ノードＮ４に伝送し、第４ノードＮ４をリセットする。第１リセット補償回路４における第４トランジスタＴ４は、第２走査信号の制御下でオンにされ、発光制御回路２における第１トランジスタＴ１はイネーブル信号の制御下でオンにされ、第１トランジスタＴ１は、ハイレベルの第１電圧信号を受信して第３ノードＮ３に伝送することができ、第４トランジスタＴ４は、第３ノードＮ３からの第１電圧信号を第５ノードＮ５に伝送し、第５ノードＮ５をリセットすることができる。すなわち、この段階では、第１コンデンサＣ１もリセットされる。
【0201】
補償段階Ｓ２では、第１走査信号のレベルがハイレベルであり、第２走査信号のレベルがハイレベルであり、イネーブル信号のレベルがローレベルであり、データ信号のレベルがハイレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0202】
第１リセット補償回路４における第３トランジスタＴ３及び第４トランジスタＴ４はオン状態を維持し、第５ノードＮ５は漏電し、第１電圧信号の電圧値からＶＤａｔａ－Ｖｔｈ＿ｔｆｔ２に低下する。ここで、ＶＤａｔａはデータ信号の電圧値を示し、Ｖｔｈ＿ｔｆｔ２は第２トランジスタＴ２の閾値電圧を示す。
【0203】
発光段階Ｓ３における第１発光段階Ｓ３１では、第１走査信号のレベルがローレベルであり、第２走査信号のレベルがハイレベルであり、イネーブル信号のレベルがハイレベルであり、データ信号のレベルがローレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0204】
第１リセット補償回路４における第４トランジスタＴ４はオン状態を維持し、第１リセット補償回路４における第６トランジスタＴ６は第１走査信号の制御下でオンにされる。
【0205】
発光制御回路２における第１トランジスタＴ１はイネーブル信号の制御下でオンにされ、このとき、発光制御回路２における第２トランジスタＴ２の制御電極と第１電極との間の電圧差Ｖｇｓは、第４ノードＮ４の電圧と第５ノードＮ５の電圧との差、即ち、Ｖｇｓ＝ＶＳＳ－（ＶＤａｔａ－Ｖｔｈ＿ｔｆｔ２）となる。このとき、発光制御回路２における第２トランジスタＴ２はオンにされている。発光制御回路２は、第１電圧信号端子ＶＤＤで受信された第１電圧信号を第２ノードＮ２に伝送する。
【0206】
第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルであるため、第１電圧信号と第２電圧信号との協働下で、発光ダイオードチップ３における第１発光部３２ｂは発光可能となり、第２発光部３２ｃはオフ状態になることが可能である。
【0207】
第１発光部３２ｂの数が１つの場合には、当該１つの第１発光部３２ｂを発光させるように駆動することができ、第１発光部３２ｂの数が少なくとも２つの場合には、当該少なくとも２つの第１発光部３２ｂを同時に発光させるように駆動することができる。
【0208】
第１発光部３２ｂの数が一つの場合を例にとると、画素駆動回路１００の等価回路図を図６のようにしてもよく、当該第１発光部３２ｂに流れる電流Ｉは以下の通りである。
【0209】
【数1】
【0210】
発光段階Ｓ３における第２発光段階Ｓ３２では、第１走査信号のレベルがローレベルであり、第２走査信号のレベルがローレベルであり、イネーブル信号のレベルがハイレベルであり、データ信号のレベルがローレベルであり、第１電圧信号のレベルがローレベルであり、第２電圧信号のレベルがハイレベルである。
【0211】
第１リセット補償回路４における第６トランジスタＴ６はオン状態を維持し、第１リセット補償回路４における第５トランジスタＴ５は第２走査信号の制御下で、オンにされる。
【0212】
発光制御回路２における第１トランジスタＴ１はオン状態を維持する。発光制御回路２における第２トランジスタＴ２の制御電極と第１電極との電圧差Ｖｇｓは変化しないので、第２トランジスタＴ２はオン状態を維持する。
【0213】
第１電圧信号のレベルがローレベルであり、第２電圧信号のレベルがハイレベルであるため、第１電圧信号と第２電圧信号との協働下で、発光ダイオードチップ３における第２発光部３２ｃは発光可能となり、第１発光部３２ｂはオフ状態になることが可能である。
【0214】
第２発光部３２ｃの数が１つの場合には、当該１つの第２発光部３２ｃを発光させるように駆動することができ、第２発光部３２ｃの数が少なくとも２つの場合には、当該少なくとも２つの第２発光部３２ｃを同時に発光させるように駆動することができる。
【0215】
第２発光部３２ｃの数が一つの場合を例にとると、画素駆動回路１００の等価回路図を図７のようにしてもよく、当該第２発光部３２ｃに流れる電流Ｉは、依然として以下の通りである。
【0216】
【数2】
【0217】
発光段階Ｓ３では、第１発光部３２ｂまたは第２発光部３２ｃに流れる電流は、第２トランジスタＴ２の閾値電圧に関係なく、すなわち、第１リセット補償回路４を設けることにより、第２トランジスタＴ２の閾値電圧を補償して、第１発光部３２ｂまたは第２発光部３２ｃの発光状態に影響を与えることを回避し、発光ダイオードチップ３の表示安定性を向上させ、表示輝度のムラ及び／又は不安定性が生じることを防止することができる。
【0218】
以上から分かるように、画素駆動回路１００の表示中に、発光ダイオードチップ３における複数の発光部３２をそれぞれ異なる期間に発光させるか、又は、少なくとも２つの発光部３２を同じ期間に発光させる、ように駆動することができる。
【0219】
いくつかの実施例において、図１０～図１２に示すように、画素駆動回路１００は、複数のスイッチングトランジスタＳＷをさらに含む。ここで、発光ダイオードチップ３に含まれる複数の発光部３２のうち、発光部３２の第１ボンディング電極３２４は、少なくとも１つのスイッチングトランジスタＳＷを介して第２ノードＮ２に電気的に接続され、および／または、発光部３２の第２ボンディング電極３２５は、少なくとも１つのスイッチングトランジスタＳＷを介して第２電圧信号端子ＶＳＳに電気的に接続される。
【0220】
例示的に、発光部３２の第１ボンディング電極３２４は、１つまたは複数のスイッチングトランジスタＳＷを介して第２ノードＮ２に電気的に接続されてもよく、発光部３２の第２ボンディング電極３２５は、第２電圧信号端子ＶＳＳに電気的に直接接続されてもよい。あるいは、発光部３２の第１ボンディング電極３２４は、第２ノードＮ２に電気的に直接接続されてもよく、発光部３２の第２ボンディング電極３２５は、１つまたは複数のスイッチングトランジスタＳＷを介して第２電圧信号端子ＶＳＳに電気的に接続されてもよい。あるいは、発光部３２の第１ボンディング電極３２４は、１つまたは複数のスイッチングトランジスタＳＷを介して第２ノードＮ２に電気的に接続されてもよく、発光部３２の第２ボンディング電極３２５は、１つまたは複数のスイッチングトランジスタＳＷを介して第２電圧信号端子ＶＳＳに電気的に接続されてもよい。
【0221】
いくつかの例において、図１２に示すように、上記した複数のスイッチングトランジスタＳＷの数は、発光ダイオードチップ３に含まれる複数の発光部３２の数に等しい。このとき、各発光部３２の第１ボンディング電極３２４は、第２ノードＮ２に電気的に直接接続されてもよく、発光部３２の第２ボンディング電極３２５は一つのスイッチングトランジスタＳＷを介して第２電圧信号端子ＶＳＳに電気的に接続されてもよい。
【0222】
本例において、上記した複数の発光部３２のうち、少なくとも２つの発光部３２は、例えば、同じ第１ボンディング電極３２４を共有してもよい。この場合、当該少なくとも２つの発光部３２の第１半導体層３２１は、一体構造をなしてもよい。
【0223】
各発光部３２と第２電圧信号端子ＶＳＳとの間にスイッチングトランジスタＳＷを設けることで、このスイッチングトランジスタＳＷにより対応する発光部３２のオン状態を制御することができ、異なるスイッチングトランジスタＳＷにより複数の発光部３２のオン状態を独立して制御することができ、これにより、当該複数の発光部３２をそれぞれ異なる期間に発光させるか、又は、少なくとも２つの発光部３２を同じ期間に発光させることができる。
【0224】
いくつかの例において、図１０及び図１１に示すように、上記した複数のスイッチングトランジスタＳＷの数は、発光ダイオードチップ３に含まれる複数の発光部３２の数よりも多い。この場合、一つの発光部３２の第１ボンディング電極３２４は、第２ノードＮ２に電気的に直接接続され、少なくとも１つのスイッチングトランジスタＳＷを介して他の発光部３２の第１ボンディング電極３２４に電気的に接続されてもよい。当該発光部の第２ボンディング電極３２５は、さらに少なくとも１つのスイッチングトランジスタＳＷを介して第２電圧信号端子ＶＳＳに電気的に接続され、少なくとも１つのスイッチングトランジスタＳＷを介して他の発光部３２の第１ボンディング電極３２４に電気的に接続されてもよい。当該他の発光部３２の第２ボンディング電極３２５は第２電圧信号端子ＶＳＳに電気的に直接接続されてもよい。
【0225】
上記した複数の発光部３２は、例えば、互いに独立して設けられ、各発光部３２は、いずれも第１ボンディング電極３２４と第２ボンディング電極３２５とを含み、異なる発光部３２間でボンディング電極が共有されていない。
【0226】
スイッチングトランジスタＳＷにより、異なる発光部３２と第２ノードＮ２及び第２電圧信号端子ＶＳＳとの接続関係を設定することにより、各発光部３２のオン状態を独立して制御することができ、複数の発光部３２のオン状態を異なるスイッチングトランジスタＳＷにより独立して制御することにより、当該複数の発光部３２をそれぞれ異なる期間に発光させるか、又は、少なくとも２つの発光部３２を同じ期間に発光させることができる。
【0227】
例示的に、図１０に示すように、スイッチングトランジスタＳＷの数を３個とし、発光部３２の数を２個とする。上記した３個のスイッチングトランジスタＳＷは、例えば、それぞれ、第１スイッチングトランジスタＳＷ１、第２スイッチングトランジスタＳＷ２、第３スイッチングトランジスタＳＷ３と称することができ、上記した２個の発光部３２は、例えば、それぞれ、発光部３２ｄ、発光部３２ｅと称することができる。
【0228】
例えば、図１０に示すように、発光部３２ｄの第１ボンディング電極３２４は、第２ノードＮ２に電気的に直接接続され、当該発光部３２ｄの第２ボンディング電極３２５は、第１スイッチングトランジスタＳＷ１を介して第２電圧信号端子ＶＳＳに電気的に接続され、第３スイッチングトランジスタＳＷ３を介して発光部３２ｅの第１ボンディング電極３２４に電気的に接続される。発光部３２ｅの第１ボンディング電極３２４は、さらに第２スイッチングトランジスタＳＷ２を介して第２ノードＮ２に電気的に接続され、当該発光部３２ｅの第２ボンディング電極３２５は、第２電圧信号端子ＶＳＳに電気的に直接接続されてもよい。
【0229】
選択的に、第１スイッチングトランジスタＳＷ１がオンにされ、第２スイッチングトランジスタＳＷ２がオフにされ、第３スイッチングトランジスタＳＷ３がオフにされる場合、発光部３２ｄが発光する。第１スイッチングトランジスタＳＷ１がオフにされ、第２スイッチングトランジスタＳＷ２がオンにされ、第３スイッチングトランジスタＳＷ３がオフにされる場合、発光部３２ｅが発光する。
【0230】
第１スイッチングトランジスタＳＷ１がオフにされ、第２スイッチングトランジスタＳＷ２がオフにされ、第３スイッチングトランジスタＳＷ３がオンにされる場合、発光部３２ｄと発光部３２ｅは同時に発光し、且つ両者は直列に配置される。第１スイッチングトランジスタＳＷ１がオンにされ、第２スイッチングトランジスタＳＷ２がオンにされ、第３スイッチングトランジスタＳＷ３がオフにされる場合、発光部３２ｄと発光部３２ｅは同時に発光し、且つ両者は並列に配置される。
【0231】
第１スイッチングトランジスタＳＷ１、第２スイッチングトランジスタＳＷ２及び第３スイッチングトランジスタＳＷ３のオン状態を調整することにより、上記した２つの発光部３２に対する独立制御を実現することができる。例えば、当該２つの発光部３２のうちの一方を発光させるように駆動するか、又は、当該２つの発光部３２を順番に発光させるように駆動するか、又は、当該２つの発光部３２を同時に発光させるように駆動することができる。複数の発光方式を有することで、画素駆動回路１００の実際の駆動能力や消費電力の要求に応じて、発光部３２の組み合わせ発光方式を総合的に選択することが可能となる。
【0232】
例示的に、図１１に示すように、スイッチングトランジスタＳＷの数を６個とし、発光部３２の数は３個とする。上記した６個のスイッチングトランジスタＳＷは、例えば、それぞれ、第１スイッチングトランジスタＳＷ１、第２スイッチングトランジスタＳＷ２、第３スイッチングトランジスタＳＷ３、第４スイッチングトランジスタＳＷ４、第５スイッチングトランジスタＳＷ５、第６スイッチングトランジスタＳＷ６と称することができ、上記した３個の発光部３２は、例えば、それぞれ、発光部３２ｄ、発光部３２ｅ、発光部３２ｆと称することができる。
【0233】
例えば、図１１に示すように、発光部３２ｄの第１ボンディング電極３２４は、第２ノードＮ２に電気的に直接接続され、当該発光部３２ｄの第２ボンディング電極３２５は、第１スイッチングトランジスタＳＷ１を介して第２電圧信号端子ＶＳＳに電気的に接続され、第３スイッチングトランジスタＳＷ３を介して発光部３２ｅの第１ボンディング電極３２４に電気的に接続される。発光部３２ｅの第１ボンディング電極３２４は、さらに、第２スイッチングトランジスタＳＷ２を介して第２ノードＮ２に電気的に接続され、当該発光部３２ｅの第２ボンディング電極３２５は、第２電圧信号端子ＶＳＳに電気的に直接接続され、第５スイッチングトランジスタＳＷ５を介して発光部３２ｆの第１ボンディング電極３２４に電気的に接続されてもよい。発光部３２ｆの第１ボンディング電極３２４は、さらに、第４スイッチングトランジスタＳＷ４および第２スイッチングトランジスタＳＷ２を介して第２ノードＮ２に電気的に接続され、当該発光部３２ｆの第２ボンディング電極３２５は、第２電圧信号端子ＶＳＳに電気的に直接接続されてもよい。
【0234】
選択的に、第１スイッチングトランジスタＳＷ１がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄが発光する。第２スイッチングトランジスタＳＷ２がオンにされ、第６スイッチングトランジスタＳＷ６がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｅが発光する。第２スイッチングトランジスタＳＷ２がオンにされ、第４スイッチングトランジスタＳＷ４がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｆが発光する。
【0235】
第３スイッチングトランジスタＳＷ３がオンにされ、第６スイッチングトランジスタＳＷ６がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄと発光部３２ｅが同時に発光し、かつ両者は直列に配置される。第１スイッチングトランジスタＳＷ１がオンにされ、第２スイッチングトランジスタＳＷ２がオンにされ、第６スイッチングトランジスタＳＷ６がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄと発光部３２ｅが同時に発光し、且つ両者は並列に配置される。無論、異なるスイッチングトランジスタＳＷのオン状態を調整することにより、発光部３２ｄと発光部３２ｆを同時に発光させることができ、かつ、両者は直列又は並列に配置されることができる。異なるスイッチングトランジスタＳＷのオン状態を調整することにより、発光部３２ｅと発光部３２ｆを同時に発光させることができ、両者は直列又は並列に配置されることができる。ここではその説明を省略する。
【0236】
第３スイッチングトランジスタＳＷ３がオンにされ、第５スイッチングトランジスタＳＷ５がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄ、発光部３２ｅ、及び発光部３２ｆが同時に発光し、且つ三者が直列に配置される。第１スイッチングトランジスタＳＷ１がオンにされ、第２スイッチングトランジスタＳＷ２がオンにされ、第４スイッチングトランジスタＳＷ４がオンにされ、第６スイッチングトランジスタＳＷ６がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄ、発光部３２ｅ及び発光部３２ｆが同時に発光し、且つ三者が並列に配置される。第２スイッチングトランジスタＳＷ２がオンにされ、第３スイッチングトランジスタＳＷ３がオンにされ、第４スイッチングトランジスタＳＷ４がオンにされ、第６スイッチングトランジスタＳＷ６がオンにされ、残りのスイッチングトランジスタＳＷがオフにされる場合、発光部３２ｄ、発光部３２ｅ及び発光部３２ｆが同時に発光し、且つ発光部３２ｄと発光部３２ｅとが直列に配置され、発光部３２ｄと発光部３２ｆとの間及び発光部３２ｅと発光部３２ｆとの間が並列に配置される。無論、異なるスイッチングトランジスタＳＷのオン状態を調整することにより、発光部３２ｄ、発光部３２ｅ及び発光部３２ｆが同時に発光する場合、発光部３２ｄと発光部３２ｆが直列に配置され、発光部３２ｄと発光部３２ｅとの間及び発光部３２ｅと発光部３２ｆとの間は並列に配置されてもよく、あるいは、発光部３２ｅと発光部３２ｆとが直列に配置され、発光部３２ｄと発光部３２ｅとの間及び発光部３２ｄと発光部３２ｆとの間が並列に配置されてもよい。ここではその説明を省略する。
【0237】
異なるスイッチングトランジスタＳＷのオン状態を調整することにより、異なる発光部３２の発光状態を独立して制御することができる。複数の発光方式を有することで、画素駆動回路１００の実際の駆動能力や消費電力の要求に応じて、発光部３２の組み合わせ発光方式を総合的に選択することが可能となる。
【0238】
発光ダイオードチップ３における発光部３２の配置態様によっては、いくつかの例において、図１０～図１２に示すように、発光制御回路２は、第７トランジスタＴ７と第８トランジスタＴ８とを含んでもよい。ここで、第７トランジスタＴ７及び第８トランジスタＴ８は、例えば、いずれもＰ型トランジスタである。
【0239】
例示的に、図１０～図１２に示すように、第７トランジスタＴ７の制御電極は第１ノードＮ１に電気的に接続され、第７トランジスタＴ７の第１電極は第１電圧信号端子ＶＤＤに電気的に接続され、第７トランジスタＴ７の第２電極は第６ノードＮ６に電気的に接続される。
【0240】
例えば、第１ノードＮ１の電圧がローレベルである場合、第７トランジスタＴ７は第１ノードＮ１の電圧の制御下でオンにされ、第１電圧信号を受信して第６ノードＮ６に伝送することができる。
【0241】
例示的に、図１０～図１２に示すように、第８トランジスタＴ８の制御電極はイネーブル信号端子ＥＭに電気的に接続され、第８トランジスタＴ８の第１電極は第６ノードＮ６に電気的に接続され、第８トランジスタＴ８の第２電極は第２ノードＮ２に電気的に接続される。
【0242】
例えば、イネーブル信号端子ＥＭによって伝送されたイネーブル信号のレベルがローレベルである場合、第８トランジスタＴ８は、イネーブル信号の制御下でオンにされ、第６ノードＮ６からの第１電圧信号を第２ノードＮ２に伝送することができる。
【0243】
【0244】
例示的に、図１０～図１２に示すように、第１２トランジスタＴ１２の制御電極は第１走査信号端子Ｇａｔｅ１に電気的に接続され、第１２トランジスタＴ１２の第１電極はデータ信号端子Ｄａｔａに電気的に接続され、第１２トランジスタＴ１２の第２電極は第１ノードＮ１に電気的に接続される。
【0245】
例えば、第１走査信号端子Ｇａｔｅ１によって伝送された第１走査信号のレベルがローレベルである場合、第１２トランジスタＴ１２は第１走査信号の制御下でオンにされ、データ信号を受信して第１ノードＮ１に伝送し、第１ノードＮ１を充電することができる。
【0246】
また、いくつかの例において、図９～図１２に示すように、画素駆動回路１００は、第２リセット補償回路５をさらに含んでもよい。この第２リセット補償回路５は、第１走査信号端子Ｇａｔｅ１、第１ノードＮ１および第６ノードＮ６に電気的に接続される。ここで、第２リセット補償回路５は、第１走査信号に応答して、第７トランジスタＴ７の閾値電圧を補償するように構成される。
【0247】
例示的に、図９～図１２に示すように、第２リセット補償回路５は、さらに、初期信号端子Ｖｉｎｔと第３走査信号端子Ｇａｔｅ３と第４走査信号端子Ｇａｔｅ４とのうちの少なくとも一方に電気的に接続されてもよい。第２リセット補償回路５は、さらに、第３走査信号端子Ｇａｔｅ３で受信された第３走査信号または第４走査信号端子Ｇａｔｅ４で受信された第４走査信号に応答して、初期信号端子Ｖｉｎｔで受信された初期信号を第１ノードＮ１に伝送し、第１ノードＮ１をリセットするように構成される。
【0248】
例えば、第２リセット補償回路５が第３走査信号端子Ｇａｔｅ３に電気的に接続される場合、第２リセット補償回路５は、第３走査信号端子Ｇａｔｅ３で受信された第３走査信号に応答して、初期信号端子Ｖｉｎｔで受信された初期信号を第１ノードＮ１に伝送し、第１ノードＮ１をリセットするように構成される。第２リセット補償回路５が第４走査信号端子Ｇａｔｅ４に電気的に接続される場合、第２リセット補償回路５は、第４走査信号端子Ｇａｔｅ４で受信された第４走査信号に応答して、初期信号端子Ｖｉｎｔで受信された初期信号を第１ノードＮ１に伝送し、第１ノードＮ１をリセットするように構成される。
【0249】
第１ノードＮ１をリセットし、第７トランジスタＴ７の閾値電圧を補償することにより、発光制御回路２における第７トランジスタＴ７を対応する期間に良好にオンさせ、第７トランジスタＴ７が第１電圧信号を損失なく伝送できるのに有利であり、発光部３２の発光状態を正確に制御することができる。
【0250】
いくつかの例において、図１０～図１２に示されたように、第２リセット補償回路５がさらに第３走査信号端子Ｇａｔｅ３に電気的に接続される場合、第２リセット補償回路５は、第９トランジスタＴ９を含む。ここで、第９トランジスタＴ９は、例えば、Ｐ型トランジスタである。
【0251】
例示的に、図１０～図１２に示すように、第９トランジスタＴ９の制御電極は第３走査信号端子Ｇａｔｅ３に電気的に接続され、第９トランジスタＴ９の第１電極は初期信号端子Ｖｉｎｔに電気的に接続され、第９トランジスタＴ９の第２電極は第１ノードＮ１に電気的に接続される。
【0252】
例えば、第３走査信号のレベルがローレベルである場合、第９トランジスタＴ９は、第３走査信号の制御下でオンにされ、初期信号を受信して第１ノードＮ１に伝送し、第１ノードＮ１をリセットすることができる。
【0253】
いくつかの例において、図１０～図１２に示されたように、第２リセット補償回路５がさらに第４走査信号端子Ｇａｔｅ４に電気的に接続される場合、第２リセット補償回路５は、第１０トランジスタＴ１０を含む。ここで、第１０トランジスタＴ１０は、例えばＰ型トランジスタである。
【0254】
例示的に、図１０～図１２に示すように、第１０トランジスタＴ１０の制御電極は上記第４走査信号端子Ｇａｔｅ４に電気的に接続され、第１０トランジスタＴ１０の第１電極は初期信号端子Ｖｉｎｔに電気的に接続され、第１０トランジスタＴ１０の第２電極は第１ノードＮ１に電気的に接続される。
【0255】
例えば、第４走査信号のレベルがローレベルである場合、第１０トランジスタＴ１０は、第４走査信号の制御下でオンにされ、初期信号を受信して第１ノードＮ１に伝送し、第１ノードＮ１をリセットすることができる。
【0256】
いくつかの例において、図１０～図１２に示すように、第２リセット補償回路５は、第１１トランジスタＴ１１及び第２コンデンサＣ２をさらに含む。ここで、第１１トランジスタＴ１１は、例えばＰ型トランジスタである。
【0257】
例示的に、図１０～図１２に示すように、第１１トランジスタＴ１１の制御電極は第１走査信号端子Ｇａｔｅ１に電気的に接続され、第１１トランジスタＴ１１の第１電極は第７ノードＮ７に電気的に接続され、第１１トランジスタＴ１１の第２電極は第６ノードＮ６に電気的に接続される。
【0258】
例えば、第１走査信号のレベルがローレベルである場合、第１１トランジスタＴ１１は、第１走査信号の制御下でオンにされ、第７ノードＮ７からの信号を第６ノードＮ６に伝送することができる。
【0259】
例示的に、図１０～図１２に示すように、第２コンデンサＣ２の第１端は第１ノードＮ１に電気的に接続され、第２コンデンサＣ２の第２端は第７ノードＮ７に電気的に接続される。ここで、第７トランジスタＴ７の制御電極は、第２コンデンサＣ２を介して第１ノードＮ１に電気的に接続される。
【0260】
【0261】
いくつかの例において、１フレームの表示段階において、画素駆動回路の駆動方法は、リセット段階ｔ１、データ書込段階ｔ２、発光段階ｔ３を含む。
【0262】
リセット段階ｔ１では、第１走査信号のレベルがハイレベルであり、第３走査信号のレベルがローレベルであり、第４走査信号のレベルがハイレベルであり、イネーブル信号のレベルがハイレベルであり、データ信号のレベルがローレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0263】
第２リセット補償回路５における第９トランジスタＴ９は、第３走査信号の制御下でオンにされ、初期信号を受信して第１ノードＮ１に伝送し、第１ノードＮ１をリセットする。
【0264】
データ書込段階ｔ２では、第１走査信号のレベルがローレベルであり、第３走査信号のレベルがハイレベルであり、第４走査信号のレベルがハイレベルであり、イネーブル信号のレベルがハイレベルであり、データ信号のレベルがハイレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0265】
第１走査信号端子Ｇａｔｅ１で受信された第１走査信号に応答して、データ書込回路１における第１２トランジスタＴ１２は、オンにされ、データ信号端子Ｄａｔａで受信されたデータ信号を第１ノードＮ１に伝送する。データ信号のレベルがハイレベルであるため、この時、第１ノードＮ１の電圧がハイレベルになるようにデータ信号により第１ノードＮ１を充電することができる。
【0266】
また、この段階において、第２リセット補償回路５における第１１トランジスタＴ１１は、第１走査信号の制御下で、オンにされ、第７トランジスタＴ７の閾値電圧を補償する。このとき、第７ノードＮ７の電圧は、ＶＤＤ＋Ｖｔｈ＿ｔｆｔ７である。ここで、ＶＤＤは第１電圧信号の電圧値を示し、Ｖｔｈ＿ｔｆｔ７は第７トランジスタＴ７の閾値電圧を示す。
【0267】
発光段階ｔ３では、第１走査信号のレベルがハイレベルであり、第３走査信号のレベルがハイレベルであり、第４走査信号のレベルがローレベルであり、イネーブル信号のレベルがローレベルであり、データ信号のレベルがローレベルであり、第１電圧信号のレベルがハイレベルであり、第２電圧信号のレベルがローレベルである。
【0268】
発光制御回路２における第８トランジスタＴ８は、イネーブル信号の制御下で、オンにされる。
【0269】
第２リセット補償回路５における第１０トランジスタＴ１０は、第４走査信号の制御下で、オンにされ、第１ノードＮ１の電圧がＶＤａｔａからＶｉｎｔにジャンプするように、初期信号を受信して第１ノードＮ１に伝送する。このとき、第７ノードＮ７の電圧はＶＤＤ＋Ｖｔｈ＿ｔｆｔ７－（ＶＤａｔａ－Ｖｉｎｔ）にジャンプし、第７トランジスタＴ７は飽和状態にあり、第７トランジスタＴ７の第１電極と制御電極との間の電圧差Ｖｓｇは、第１電圧信号の電圧値と第１ノードＮ７の電圧との差であり、即ち、Ｖｓｇ＝ＶＤＤ－［ＶＤＤ＋Ｖｔｈ＿ｔｆｔ７－（ＶＤａｔａ－Ｖｉｎｔ）］＝ＶＤａｔａ－Ｖｉｎｔ－Ｖｔｈ＿ｔｆｔ７である。発光制御回路２は、第１電圧信号端子ＶＤＤで受信された第１電圧信号を第２ノードＮ２に伝送する。
【0270】
本例において、第１電圧信号のレベルはハイレベルであり、且つ第２電圧信号のレベルはローレベルである。スイッチングトランジスタＳＷのオン状態を制御することにより、複数の発光部３２をそれぞれ異なる期間に発光させるように駆動するか、又は、少なくとも２つの発光部３２を同じ期間に発光させるように駆動することができる。
【0271】
複数の発光部３２のうちの一つの発光部３２を発光させるように駆動する場合を例にとると、この発光部３２に流れる電流Ｉは以下の通りである。
【0272】
【数3】
【0273】
発光段階Ｓ３では、発光部３２に流れる電流は、第７トランジスタＴ７の閾値電圧に関係なく、すなわち、第２リセット補償回路５を設けることにより、第７トランジスタＴ７の閾値電圧を補償して、発光部３２の発光状態に影響を与えることを回避し、発光ダイオードチップ３の表示安定性を向上させ、表示輝度のムラ及び／又は不安定性が生じることを防止することができる。
【0274】
上記は本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに限定されず、いかなる当業者であれば本開示の技術的範囲内で容易に想到できる変更又は置換は、すべて本開示の技術的範囲内に包含するものである。従って、本開示の保護範囲は、特許請求の範囲に記載された保護範囲を準拠するものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【国際調査報告】