知財求人 - 知財ポータルサイト「IP Force」
特表2024-526112容量性グリッドタッチセンサのための補完電極パターニング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-17
(54)【発明の名称】容量性グリッドタッチセンサのための補完電極パターニング
(51)【国際特許分類】
G06F 3/041 20060101AFI20240709BHJP
G06F 3/044 20060101ALI20240709BHJP
G06F 3/045 20060101ALI20240709BHJP
G02F 1/1333 20060101ALI20240709BHJP
【ＦＩ】
G06F3/041
G06F3/044
G06F3/045
G02F1/1333
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023577637
(86)(22)【出願日】2022-02-11
(85)【翻訳文提出日】2024-02-15
(86)【国際出願番号】 US2022016208
(87)【国際公開番号】W WO2022265692
(87)【国際公開日】2022-12-22
(31)【優先権主張番号】63/212,395
(32)【優先日】2021-06-18
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/525,301
(32)【優先日】2021-11-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】519176452
【氏名又は名称】センセル インコーポレイテッド
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】イリヤ ローゼンバーグ
(72)【発明者】
【氏名】シュアンミン リー
(72)【発明者】
【氏名】ダレン ロチュン
【テーマコード（参考）】
2H189
【Ｆターム（参考）】
2H189HA16
2H189LA28
2H189LA30
2H189LA31
(57)【要約】
容量性グリッドタッチセンサのための補間電極パターニングが本書において提供される。複数の第１の列サブ電極に分割された第１の列電極と、複数の第２の列サブ電極に分割された少なくとも１つの第２の列電極とを含む複数の列電極を備えたデバイスが提供される。第１の列電極および第２の列電極は、隣接する列電極である。さらに、複数の第１の列サブ電極の第１の列サブ電極は、複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置される。デバイスの第１のレイヤは、複数の列電極を含み、デバイスの第２のレイヤは、複数の行電極を含む。
【特許請求の範囲】
【請求項1】
デバイスであって、複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割された複数の第１の列電極（Ｂ）と、複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割された少なくとも１つの第２の列電極（Ｃ）とを含む複数の列電極（Ａ、Ｂ、Ｃ）であって、前記第１の列電極（Ｂ）および前記第２の列電極（Ｃ）は、隣接する列電極であり、前記複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）は、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、及びＣ４）と第１の方向において交互に配置され、前記デバイスの第１のレイヤ（１８００、１８０２）が前記複数の列電極（Ａ、Ｂ、Ｃ）を含む、複数の列電極（Ａ、Ｂ、Ｃ）と、
第２の方向に交互に配置された複数の行電極（ａ、ｂ、ｃ）であって、前記デバイスの第２のレイヤ（１８０２、１８００）が前記複数の行電極（ａ、ｂ、ｃ）を含み、前記第１のレイヤ（１８００、１８０２）および前記第２のレイヤ（１８０２、１８００）が重なり、かつ、前記複数の列電極（Ａ、Ｂ、Ｃ）および前記複数の行電極（ａ、ｂ、ｃ）の構造を通じて、感度の双線形低下（１０００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）が促進される、複数の行電極（ａ、ｂ、ｃ）と、を備えた、デバイス。
【請求項2】
前記複数の行電極（ａ、ｂ、ｃ）は、複数の第１の行サブ電極（ｂ１、ｂ２、ｂ３、ｂ４）に分割された第１の行電極（ｂ）と、複数の第２の行サブ電極（ｃ１、ｃ２、ｃ３、ｃ４）に分割された少なくとも１つの第２の行電極（ｃ）とを含み、前記第１の行電極および前記第２の行電極は、隣接する行電極であり、前記複数の第１の行サブ電極の第１の行サブ電極（ｂ１、ｂ２、ｂ３、ｂ４）は、前記複数の第２の行サブ電極の第２の行サブ電極（ｃ１、ｃ２、ｃ３、ｃ４）と前記第２の方向において交互に配置される、請求項１に記載のデバイス。
【請求項3】
前記構造は、前記第１の列サブ電極および前記第２の列サブ電極の各列幅と、前記複数の行電極の各行サブ電極とに基づいて、感度制御を促進する、請求項１に記載のデバイス。
【請求項4】
前記構造は、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度に基づいて、感度制御を促進する、請求項１に記載のデバイス。
【請求項5】
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極は、バンドルに編成され、かつ、前記バンドル内の各間隔は、ゼロギャップまたは実質的にゼロギャップを含む、請求項４に記載のデバイス。
【請求項6】
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極の各幅は、アクティブ電極列ペアについての第１の幅、および、電極列を補間するための第２の幅を含み、前記第２の幅は、前記第１の幅の半分である、請求項５に記載のデバイス。
【請求項7】
前記サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、請求項５に記載のデバイス。
【請求項8】
間隔は、バンドルされたサブ電極とバンドルされないサブ電極との間の実質的に均等な間隔である、請求項４に記載のデバイス。
【請求項9】
前記サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、請求項８に記載のデバイス。
【請求項10】
前記第１の方向は、前記第２の方向に直交する、請求項１に記載のデバイス。
【請求項11】
前記デバイスは、１－２－１のパターンを含む、請求項１に記載のデバイス。
【請求項12】
前記デバイスは、１－２－３－２－１のパターンを含む、請求項１に記載のデバイス。
【請求項13】
前記デバイスは、ディスプレイエレメントにおいて集積される、請求項１に記載のデバイス。
【請求項14】
前記デバイスは、感圧抵抗シートに動作可能に接合される、請求項１に記載のデバイス。
【請求項15】
前記デバイスは、容量性圧力デバイスである、請求項１に記載のデバイス。
【請求項16】
前記複数の列電極は、複数の感知ラインを含み、前記複数の行電極は、複数の駆動ラインを含み、前記複数の感知ラインは、前記デバイスの前記第１のレイヤ上に集積され、かつ、前記複数の駆動ラインは、前記デバイスの前記第２のレイヤ上に集積される、請求項１に記載のデバイス。
【請求項17】
前記デバイスは、タッチセンサである、請求項１に記載のデバイス。
【請求項18】
前記デバイスは、指、ポインティングオブジェクト、セレクタデバイス、アクティブスタイラス、および、パッシブスタイラスのうちの１つまたは複数から入力を受けるように構成される、請求項１に記載のデバイス。
【請求項19】
プロセッサを含むシステムによって、複数の列電極（Ａ、Ｂ、Ｃ）のセットの第１の列電極（Ｂ）を複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割し、かつ、前記複数の列電極のセットの少なくとも１つの第２の列電極（Ｃ）を複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割することと、前記システムによって、前記複数の第１の列サブ電極の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）を、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と第１の方向において交互に配置して、第１のレイヤ（１８００、１８０２）をもたらすことと、
前記システムによって、複数の行電極（ａ、ｂ、ｃ）のセットの複数の行電極（ａ、ｂ、ｃ）を第２の方向において交互に配置して、第２のレイヤ（１８０２、１８００）をもたらすことと、
前記システムによって、前記第１のレイヤおよび前記第２のレイヤを直交して重ねることと、
前記システムによって、前記複数の列電極のセットおよび前記複数の行電極のセットの構造を介して、感度の双線形低下（１００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）を促進することと、を含む、方法。
【請求項20】
前記システムによって、複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、前記システムによって、前記複数の第１の行サブ電極における第１の行サブ電極を、前記複数の第２の行サブ電極における第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、請求項１９に記載の方法。
【請求項21】
前記第１の列電極および前記第２の列電極は、隣接する列電極であり、かつ、前記第１の行電極および前記第２の行電極は、隣接する行電極である、請求項２０に記載の方法。
【請求項22】
前記システムによって、前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の行電極の各行サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、請求項１９に記載の方法。
【請求項23】
前記システムによって、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、請求項１９に記載の方法。
【請求項24】
前記システムによって、前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルに配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、請求項２３に記載の方法。
【請求項25】
前記システムによって、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、請求項２３に記載の方法。
【請求項26】
プロセッサと、前記プロセッサによって実行されると、動作の実行を促進する実行可能命令を記憶するメモリと、を備え、前記動作は、
複数の列電極（Ａ、Ｂ、Ｃ）のグループにおける第１の列電極（Ｂ）を複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割し、かつ、前記複数の列電極のグループの少なくとも１つの第２の列電極（Ｃ）を複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割することと、
前記複数の第１の列サブ電極の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）を、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と第１の方向において交互に配置して、第１のレイヤ（１８００、１８０２）をもたらすことと、
複数の行電極（ａ、ｂ、ｃ）のグループの複数の行電極（ｂ）を第２の方向において交互に配置して、第２のレイヤ（１８０２、１８００）をもたらすことと、
前記第１のレイヤと前記第２のレイヤとを直交して重ねることと、
前記複数の列電極のグループおよび前記複数の行電極のグループの構造を介して、感度の双線形低下（１００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）を促進することと、を含む、システム。
【請求項27】
前記動作は、前記複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、
前記複数の第１の行サブ電極の第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、請求項２６に記載のシステム。
【請求項28】
前記動作は、前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の行電極のグループの各行サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、請求項２６に記載のシステム。
【請求項29】
前記動作は、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極のグループの各行サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、請求項２６に記載のシステム。
【請求項30】
前記動作は、前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルして配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、請求項２６に記載のシステム。
【請求項31】
前記動作は、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、請求項２６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、容量性グリッドタッチセンサのための補完電極パターニングに関する。
【背景技術】
【0002】
関連出願の相互参照
［0001］本願は、２０２１年６月１８日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国仮出願第６３／２１２，３９５号、および、２０２年１１月１２日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国特許出願第１７／５２５，３０１号の優先権の利益を主張し、各出願の全体は、参照により本明細書に明示的に組み込まれる。
［0001］本願は、２０２１年６月１８日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国仮出願第６３／２１２，３９５号、および、２０２年１１月１２日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国特許出願第１７／５２５，３０１号の優先権の利益を主張し、各出願の全体は、参照により本明細書に明示的に組み込まれる。
【0003】
［0002］既存のタッチセンサ技術は、容量性タッチトラックパッドセンサのためにプリント回路基板（ＰＣＢ）に表面実装された補間抵抗を使用する。そのような既存の技術は、アクティブライン間の幾つかの補間抵抗器または他のインピーダンスエレメントを必要とする。したがって、感度の低下を作り出すには、１つまたは複数の他のエレメントが必要である。そのようなエレメントは、製造コストを増加させ、非線形性の影響を受ける。したがって、タッチセンサ技術に関連する固有の課題が存在する。
【図面の簡単な説明】
【0004】
［0003］本発明の前述の目的および利点、並びに、それらの追加の目的および利点は、以下の図面と併せて詳細な説明の結果として、本明細書においてより完全に理解されるであろう。
【0005】
【図14A】［0020］図１４Ａは、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－１を有する低密度補間電極グリッドおよび高密度補間電極グリッドのそれぞれの感度降下（sensitivity fall-offs）の比較を示す図である。
【図14B】［0020］図１４Ｂは、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－１を有する低密度補間電極グリッドおよび高密度補間電極グリッドのそれぞれの感度降下（sensitivity fall-offs）の比較を示す図である。
【図15】［0021］図１５は、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－３－２－１を有する低密度補間電極グリッドを備えた容量性グリッドセンサの非限定的な代替実施形態の一例を示す図である。
【図16】［0022］図１６は、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－３－２－１を有する高密度補間電極グリッドを含む容量性グリッドセンサの非限定的な代替実施形態の一例を示す図である。
【発明を実施するための形態】
【0006】
［0034］開示の実施形態は、容量性グリッドタッチセンサのための補間電極パターニングに関する。例において、開示の実施形態は、インピーダンスエレメントを通じての補完に代えて、純粋に電極の構造を通じての補間を促進する。開示された実施形態は、プリント回路基板（ＰＣＢ）として、例えば、剛性および可撓性として製造することが可能である。さらに、開示された実施形態は、プリントされた電気構造として製造することが可能である。開示された実施形態はまた、セル内に内蔵された（inbuilt in-cell）容量センサおよび／またはセル上に内蔵された（inbuilt on-cell）容量センサを含む、液晶ディスプレイ（ＬＣＤ）または有機発光ダイオード（ＯＬＥＤ）のようなディスプレイ技術に組み込むことが可能である。
【0007】
［0035］本明細書においては、駆動ラインおよび感知ラインが補間され、かつ、補間キャパシタンスと称される補間抵抗および／または他のインピーダンスエレメントを置き換える容量性センサのパターニングが記載される。さらに、本明細書においては、容量性グリッドセンサパターニングを実現するための１つまたは複数のオプションが記載される。より詳細には、本明細書において論じられるオプションは、低密度補間（ＬＩ）バージョンおよび高密度補間（ＨＩ）バージョンを含む。
【0008】
［0036］既述のように、開示の実施形態は、インピーダンスエレメントを通じた補完に代えて、純粋に電極の構造を通じての補間を促進する。例えば、感度の低下（例えば、感度の双線形（bi-linear）低下）は、電極の構造を通じて作り出される。
【0009】
［0037］開示の実施形態のユースケースとしては、例えば、タッチパッドの精度および応答性、ゲームアプリケーション、スタイリストのインタラクション（例えば、描画、スタイリストのホバー）、および、精度情報（例えば、タッチエリア、タッチの形状、統計）の取得を含むが、これらに限定されない。
【0010】
［0038］既述のように、幾つかの既存の技術は、容量性タッチトラックパッドセンサのためにＰＣＢに表面実装される補間抵抗を使用する。例えば、そのような既存の技術は、アクティブなライン間に幾つかの補間抵抗（例えば、４つの抵抗）を必要とする。抵抗に関して論じたが、他のインピーダンスエレメント（例えば、抵抗、インダクタ、コンデンサなど）は、補間のために既存の技術によって利用される。したがって、感度の低下を作り出すために、１つまたは複数の他のエレメントが必要とされる。例えば、容量性センサの場合、ライン（例えば、電極の列および／または電極の行）は複数回パルスされており、したがって、パルスごとにインピーダンスエレメントを通じて接地に電力が漏洩している。
【0011】
［0039］開示の実施形態は、インピーダンスエレメント（例えば、抵抗、コンデンサ、インダクタなど）の使用を排除する。例えば、開示の実施形態は、インピーダンスエレメントを通じて低下を作り出すよりも、純粋に電極の構造を通じて感度の落下（例えば、双線形低下）を作り出す。本明細書において使用される場合、双線形低下は、第１の方向（例えば、ｘ方向）および第２の方向（例えば、ｙ方向）における線形低下を作り出すことを指す。第１の方向および第２の方向の両方において作り出される線形低下は、双線形低下をもたらす。
【0012】
［0040］限定ではなく例として、既存のセンサは、各電極がイチ（１）からゼロ（０）までの部分感度（fractional sensitivity）を有する、タッチを感知するための方法を有する。対照的に、開示の実施形態は、各電極が同じ感度を有する、タッチを感知するための方法を有するが、各電極の密度および／またはエリアは、パターンにわたって変化する。例えば、隣接するトレースの間にインピーダンスエレメント（例えば、抵抗、コンデンサ、インダクタなど）を有することなく、同様の効果を達成するために、幾つかのエリアにはより多くの電極が存在し、かつ、他のエリアにはより少ない電極が存在することが可能である。詳細は以下に記載される。
【0013】
［0041］隣接するトレース間のインピーダンスエレメント（例えば、抵抗、コンデンサ、インダクタなど）を使用せずに、本明細書に記載される様々な実施形態は、既存のセンサ製造プロセスと比較して、より簡単な製造プロセスを使用して製造されることが可能である。さらに、本明細書に記載されるアーキテクチャは、既存のアーキテクチャと比較して、様々なパラメータの点において、より寛容である。加えて、このアーキテクチャは、インピーダンスエレメントを利用するアーキテクチャと比較して、安価である。したがって、本明細書においては、インピーダンスエレメントを使用することなく、複数の駆動ラインおよび複数の感知ラインを有することによってタッチに対して敏感なアーキテクチャが記載され、これは、タッチの生じている場所に関してより細かい精度でタッチの区別を促進する。
【0014】
［0042］図１は、容量性タッチセンサ１００のタッチトラッキングのトップダウンビューの非限定的な一例を示す概略図である。図１の容量性タッチセンサ１００は、８つの列（１から８とラベル付けされている）および８つの行（９から１６とラベル付けされている）を有するものとして図示される。図１は、４ミリメートル（ｍｍ）のアクティブ電極ピッチおよび４ｍｍの感知パターンピッチを有する既存の容量性タッチセンサ構成の非線形トラッキングを示す。この分解能（例えば、４ｍｍピッチ分解能）のセンサは、本質的に、乏しい線形性および位置精度を有し得る。より詳細には、タッチエレメント（指として図示示される）が容量性タッチセンサ１００の表面を横切って（例えば、右上から左下に斜めに）直線に移動すると、太い曲線によって示されるように、指が通ったことをセンサが検出する（または決定する）経路は、波状で非線形である。これは、センサに固有の非線形性に起因する。多くのセンサデザインは、ルックアップテーブルを用いてこの非線形性を補償しようとするが、全てのサイズと形状のタッチを適切に補償することはできない。
【0015】
［0043］図２は、本明細書に記載の１つまたは複数の実施形態による、容量性グリッドセンサ２００のタッチトラッキングのトップダウンビューの非限定的な一例を示す概略図である。容量性グリッドセンサ２００は、アクティブ列電極の間に１つまたは複数の補間列電極を有する８つのアクティブ列電極（１～８とラベル付けされている）を有するものとして図示される。容量性グリッドセンサ２００はまた、８つのアクティブ行電極（９から１６とラベル付けされている）を有するものとして図示される。図示されていないが、容量性グリッドセンサ２００は、アクティブ行電極の間に１つまたは複数の補間行電極を有することが可能である。容量性グリッドセンサ２００は、１ｍｍの感知パターンピッチの構成を有する。なお、アクティブ電極ピッチは４ｍｍであるが、容量性グリッドセンサ２００のアーキテクチャは、約１ｍｍのはるかにタイトな感知パターンピッチを許容する。
【0016】
［0044］図２に示されるのは、本明細書において論じられるような容量性グリッドセンサ２００の線形トラッキングである。図示されるように、タッチエレメント（例えば、図示される指）が容量性グリッドセンサ２００の表面を横切って（例えば、右上から左下に斜めに）直線で移動すると、太い線によって図示されるように、指が通ったことをセンサが検出する（または決定する）経路は、線形である。多くの電界ライン（例えば、１ｍｍピッチに起因する）は、タッチエレメント（例えば、指）と交差し、指の表面上においてより多くの容量性相互作用を引き起こし、したがって、図１の応答と比較して、より多くの線形応答、および、より少ない不完全性を促進する。
【0017】
［0045］このより線形的な応答は、容量性グリッドセンサ２００内のセンサエレメントのより高いピッチに起因する。この増加した線形性は、タッチが指、スタイラス、または、あらゆる他の導電性オブジェクトからのものであるかに関わらず、容量性グリッドセンサ２００との全ての相互作用に関する利点を促進する。さらに、タッチ位置（例えば、指の位置）の不完全性は、スケールが非常に小さく、かつ、幾つかの実装においては、必要に応じて、計算された指の位置に適用される時間領域フィルタリングアルゴリズムを使用して容易にフィルタリングすることが可能であり、出力において完全に線形のラインを得ることが可能である。
【0018】
［0046］下においてさらに詳細に論じるように、同じ数の駆動電極列および電極行（例えば、図２の１から８の列および９から１６の行）を維持しつつ製造することが可能な高解像度センサが提供される。したがって、様々な実施形態は、コスト、電力またはレイテンシを犠牲にすることなく製造することが可能な高解像度タッチセンサアーキテクチャ（例えば、容量性グリッド）に関する。
【0019】
［0047］図３は、本明細書に記載される１つまたは複数の実施形態による、タッチセンサの非限定的な応答３００の一例を示す。簡潔化のために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。より詳細には、図３は、容量性グリッドセンサ（例えば、図２の容量性グリッドセンサ２００）によってキャプチャされた高解像度タッチ画像を示す。図示されるように、信号は、指が容量性グリッドセンサ２００にタッチするエリアにおける指（または他のタッチエレメント）のプロファイルと一致する滑らかなプロファイルを有する。図３の信号はまた、タッチエレメント（例えば、指）の実際の形状を再構成することが可能であることも示す。
【0020】
［0048］図４は、検出されている１つまたは複数のタッチに基づいて既存の容量性タッチセンサに関連付けられたトレース４００の非限定的な一例を示す。図５は、本明細書に記載の１つまたは複数の実施形態による、検出されている１つまたは複数のタッチに基づいて容量性グリッドセンサに関連付けられたトレース５００の非限定的な一例を示す。簡潔化のために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。図４のトレース４００および図５のトレース５００は、７ｍｍのチップを有するタッチエレメントに基づいている。トレース４００を作り出した既存の容量性タッチセンサは、例えば、図１の容量性タッチセンサ１００であり得る。さらに、図５のトレース５００は、例えば、図２の容量性グリッドセンサ２００および／または本明細書において論じられるような他の容量性グリッドセンサによって作り出すことが可能である。
【0021】
［0049］図４および図５のトレースのより暗いエリアは、タッチパッドテストに失敗するであろうエリアを示す。図示されるように、図５のトレース５００は、図４のトレース４００よりもまっすぐである。したがって、図５のトレース５００を検出した容量性グリッドセンサは、図４のトレース４００を検出した既存の容量性タッチセンサよりも線形である。線形性は、タッチが検出される場所と、タッチが配置されると考えられる場所（例えば、ユーザが自分の指でタッチしていると信じている場所）との偏差である。
【0022】
［0050］なお、トレース４００およびトレース５００は、各センサ上に対角線を描画するために完全に直線に移動しているテストロボットからキャプチャされる。センサは、検出された位置を記録し、トレース（例えば、トレース４００およびトレース５００）として出力される。図４と図５との比較に基づいて、図５のトレース５００は、テストロボットによって描かれた完全に直線の対角線をより忠実に表す。対照的に、図４のトレース４００は、非線形応答を示す。
【0023】
［0051］既述のように、図４の非線形応答を補正するために、ルックアップテーブルの使用を通じてのように、キャリブレーション（および時には大量のキャリブレーション）が実施される。例えば、ルックアップテーブルは、タッチをそのタッチがあるべき場所にマッピングすることが可能である（例えば、タッチが第１の位置において検出された場合、ルックアップテーブルは、第１の位置を、タッチを受けていると記録されるべき第２の位置にマッピングする）。追加的または代替的に、図４のトレース４００の非線形性を補償するために、データは平滑化されることが可能である。しかしながら、ルックアップテーブルの使用、データの平滑化などを通じたキャリブレーションは、近似値であり、レイテンシが加わるため、センサのユーザが期待するほどセンサが応答しない原因になる。加えて、キャリブレーションは、タッチエレメント（例えば、指）のサイズおよび形状と共に変化するため、キャリブレーションは近似値にすぎない。本明細書において提供される容量性グリッドセンサの実施形態は、線形応答を提供し、したがって、任意のキャリブレーションが必要とされる場合、使用されるキャリブレーションの量を軽減および／または減少させることが可能である。例えば、本明細書において提供される容量性グリッドセンサの実施形態は、インピーダンスエレメントを使用せず、代わりに、電極の構造が、線形応答を提供するように構成される。
【0024】
［0052］なお、図５のトレース５００は、図４のトレース４００と比較して、線形性誤差が２７パーセント（２７％）改善している。例えば、図４のトレース４００を生成した既存の容量性タッチセンサの９９番目のパーセンタイル線形性誤差は、０．４４ｍｍである。比較において、図５のトレース５００を生成した開示の実施形態（例えば、容量性グリッド）の９９番目のパーセンタイル線形性誤差は、０．３２ｍｍである。
【0025】
［0053］図６は、既存の容量性タッチセンサで検出されている１つまたは複数のタッチに基づいて決定されたトレース６００の非限定的な一例を示す。図７は、本明細書に記載の１つまたは複数の実施形態による、検出されている１つまたは複数のタッチに基づいて容量性グリッドセンサに関連付けられたトレース７００の非限定的な一例を示す。簡潔化のために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。
【0026】
［0054］トレース６００を作り出した既存の容量性タッチセンサは、例えば、図１の容量性タッチセンサ１００であり得る。さらに、図７のトレース７００は、例えば、図２の容量性グリッドセンサ２００および／または本明細書において論じられるような他の容量性グリッドセンサによって作り出されることが可能である。図６のトレース６００および図７のトレース７００は、上述のように、４ｍｍのチップを有するタッチエレメントに基づいており、かつ、テストロボットを用いて作成された。
【0027】
［0055］このケースにおいて、図７のトレース７００は、図６のトレース６００と比較して、線形性誤差が３７パーセント（３７％）改善される。例えば、図６のトレース６００を生成した既存の容量性タッチセンサの９９パーセンタイル線形性誤差は、０．６５ｍｍである。比較において、図７のトレース７００を生成した開示の実施形態（例えば、容量性グリッド）の９９番目のパーセンタイル線形性誤差は、０．４１ｍｍである。なお、トレース６００および７００は、トレース４００および５００と比較して、より強い効果を有する。より強い効果は、より小さなタッチに起因する。スタイリストのチップのような、より微細なタッチは、さらに顕著な効果をもたらすであろう。
【0028】
［0056］さらに、図６および図７のより暗いトレースは、障害（failing）エリアを示す。例えば、これらのエリアは、約０．５ｍｍを超える誤差を検出するタッチパッドテストのような、タッチパッドテストに失敗するであろう。なお、図６のトレース６００のより暗いエリアは、単なる障害エリアではないが、誤差にはパターンが存在する。したがって、例えば、ラインを描く場合に、そのようなパターンが明らかになるであろう。本明細書において論じられる誤差は、線形性に関する。各トレースは、対角線である。経路の中心を通ってラインが描かれた場合、誤差は、そのラインから経路への距離を測定することである。換言すれば、線形性は、最良適合ラインからの距離を指す。
【0029】
［0057］既述のように、本明細書において論じられる１つまたは複数の容量性グリッドセンサアーキテクチャは、純粋に容量性補間アーキテクチャである。開示の実施形態に関連付けられる利点は、これらのアーキテクチャが、電極密度を利用して感度勾配を制御することで、インピーダンスエレメントを完全に排除することが可能なことである。さらに、開示の実施形態は、より少ないコンポーネントの使用を許容し、したがって、製造および製造コスト（例えば、部品表（ＢＯＭ）およびＳＭＴコスト）を削減する。さらに、開示の実施形態は、必要とされるコンポーネントが少ないことに起因して、ＳＭＴの信頼性を向上させる。他の利点は、開示のアーキテクチャが、ＰＣＢの製造中に、ドリルの少ない（例えば、より少ない）マイクロビアを許容することである。さらに、開示の実施形態は、非補間抵抗アーキテクチャの利点に対し、ＰＣＢレイアウトおよびトレース経路の品質および／または数を改善する。追加的に、開示の実施形態は、駆動および感知走査の電力消費を改善する。
【0030】
［0058］前掲の図に関して論じたように、約４ｍｍのピッチを有する既存の容量構造は、低い線形性を有する。駆動ラインおよび感知ラインに対して約１ｍｍのピッチを有する容量構造の場合、全てのライン間の補間抵抗は、より高い線形性および解像度性能のために使用される。これは、抵抗およびトレースの数が４倍になり、コンポーネントを配置し、そのようなコンポーネントをルーティングするために必要なスペースの増加をもたらす。開示の実施形態は、補間抵抗アーキテクチャと比較して、互換性のある線形性能を有する容量性タッチセンサ上において補間容量アーキテクチャを実現することが可能である。さらに、開示の実施形態は、より少ないコンポーネントを使用し、かつ、トレースルーティングおよび製造要件を簡素化する。これは、コスト削減と信頼性向上をもたらす。開示の実施形態は、製造およびＢＯＭコストの観点、並びに、消費電力および信頼性の観点から、利点を加える。本明細書において開示されるアプローチは、広範な線形性チューニングの必要性を取り除き、かつ、タッチデータに対して実施する必要のあるソフトウェアフィルタリングの量を減少させる。さらに、本明細書において開示されるアプローチは、全てのタッチ、特に、指またはスタイラスのような、より小さなタッチに対して有意な線形性をもたらす。さらに、本明細書において開示されるアプローチは、あらゆるタッチイベントに対して、より正確な形状およびエリア情報を提供する。
【0031】
［0059］図８Ａ、図８Ｂおよび図８Ｃは、本明細書に記載される１つまたは複数の実施形態による、補間容量性グリッドセンサパターニングを示す。補間パターニングは、アクティブ行／列の隅から中央までの等差数列インクリメントを伴う結合信号フィールドを生成することである。駆動／感知感度勾配の交点における２Ｄ正規化結合信号行列が、図８Ａ、図８Ｂおよび図８Ｃに示される。様々な実施形態が、同じ数または量を有する感知ラインおよび駆動ラインに関して説明されるが、開示の態様は、この実施形態に限定されない。代わりに、感知ラインの数は第１の量であり得、駆動ラインの数は第２の量であり得、第１の量と第２の量とは異なる。一実施形態において、感知ラインの第１の数は、駆動ラインの第２の数よりも多いことが可能である。他の実施形態において、感知ラインの第１の数は、駆動ラインの第２の数よりも少ないことが可能である。
【0032】
［0060］これらの図は、以下の行列に関しており、ｎおよびｍは整数である。
【0033】
【数1】
【0034】
【数2】
【0035】
【0036】
［0062］図８Ａは、アクティブ電極のペアそれぞれの間に２つの補間電極が存在する場合のパターニング８００を示し、したがって、Ｎ値が２（例えば、ｎ＝２）であり、以下の行列を有する。
【0037】
【数3】
【0038】
［0063］図８Ｂは、アクティブ電極のペアそれぞれの間に３つの補間電極が存在する場合のパターニング８０２を示し、したがって、Ｎ値が３（例えば、ｎ＝３）であり、以下の行列を有する。
【0039】
【数4】
【0040】
［0064］図８Ｃは、アクティブ電極のペアそれぞれの間に４つの補間電極が存在する場合のパターニング８０４を示し、したがって、Ｎ値が（例えば、ｎ＝４）であり、以下の行列を有する。
【0041】
【数5】
【0042】
［0065］なお、簡略化のために、以下の説明は、アクティブ電極のペアそれぞれの間に２つの補間電極（例えば、Ｎ値が２（ｎ＝２））を有するケースと、アクティブ電極のペアそれぞれの間に３つの補間電極（例えば、Ｎ値が３（ｎ＝３））を有するケースとに基づいている。図８Ａ、図８Ｂおよび図８Ｃから決定することができるように、ｘ方向およびｙ方向（例えば、水平方向および垂直方向）に沿った感度低下は、パターン化されているトレースの数の関数として作り出されることが可能であり、したがって、感度低下のより細かい粒度を実現することが可能である。
【0043】
［0066］本明細書において論じられる様々な実施形態について、低密度補間（ＬＩ）バージョンおよび高密度補間（ＨＩ）バージョンと称される２つのバージョンまたは構造がある。「低い」および「高い」に関して論じられるが、そのような文言は、異なるバージョンまたは構成を互いに区別するために利用され、他のバージョンよりも「低い」または「高い」１つのバージョンに限定することを意図するものではない。
【0044】
［0067］図９Ａは、サブ電極が一緒に「バンドルされた」構成である、ＬＩバージョン（または低構成）の概略表現の非限定的な一例を示す。バンドルは、以下においてさらに詳細に説明するように、同じまたは異なる電極からの複数のサブ電極で構成される。電極（またはそのサブ電極）は、列（例えば、感知）電極または行（例えば、駆動）電極であることが可能である。感知されている列および駆動されている行に関して論じるが、開示の実施形態は、この実装に限定されず、幾つかの実施形態において、列が駆動され、かつ、行が感知されることも可能である。図９Ａには、異なるパターンによって示されるように、サブ電極に分割された３つの異なる電極（例えば、メイン電極）が示される。１－２－３－２－１デザインにおいて、バンドルは、３つのグループ（例えば、３＋０、２＋１、１＋２、０＋３、１＋２、２＋１、３＋０など）にある。１－２－１デザインでは、２つのグループなどがある。
【0045】
［0068］説明目的のために、図９Ａは、１－２－３－２－１デザインを示す。左から右へ、各バンドルは、以下のようにバンドルされた（例えば、交差した）３つのサブ電極を含み、図示されたパターンは、異なる電極のサブ電極を示す。第１のバンドル９０２は、第１の電極の３つのサブ電極と、他の電極からのゼロ個のサブ電極とを含む。第２のバンドル９０４は、第１の電極の２つのサブ電極と、第２の電極の１つのサブ電極とを含む。第３のバンドル９０６は、第１の電極の１つのサブ電極と、第２の電極の２つのサブ電極とを含む。第４のバンドル９０８は、他の電極のゼロ個のサブ電極と、第２の電極の３つのサブ電極を含む。第５のバンドル９１０は、第３の電極の１つのサブ電極と、第２の電極の２つのサブ電極とを含む。第６のバンドル９１２は、第３の電極の２つのサブ電極と、第２の電極の１つのサブ電極とを含む。さらに、第７のバンドル９１４は、第３の電極の３つのサブ電極と、他の電極のゼロ個のサブ電極とを含む。
【0046】
［0069］各バンドルのサブ電極の間には、ゼロのギャップ、または実質的にゼロのギャップが存在する。本明細書において使用される場合、「実質的にゼロのギャップ」とは、製造プロセスによって許容される最小のギャップを指す。さらに、９１６、９１８、９２０および９２２に示されるように、バンドル間には、等しいギャップ（または実質的に等しいギャップ）が存在する。したがって、ＬＩバージョンは、バンドル内にギャップを有さない（例えば、接続された）か、または実質的にゼロのギャップを有し、または、バンドル間にギャップを有する。幾つかの実装によれば、ＬＩバージョンにギャップのない状況が存在する場合、より広いトレースが１つ存在する。例えば、トレースは、それぞれの幅が小さい２つ以上のサブ電極を有するよりも広い。
【0047】
［0070］図９Ｂは、サブ電極が「分散された」構成である、ＨＩバージョン（または高構成）の概略表現の非限定的な一例を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。電極（またはサブ電極）は、列（例えば、感知）電極または列（例えば、駆動）電極であることが可能である。このケースにおいて、サブ電極は、等しい（または実質的に等しい）間隔で配置されるか、または、その相互接続された隣接電極と等しい（または実質的に等しい）ギャップを有する。
【0048】
［0071］限定ではなく例として、以下は、櫛歯の数の喩えに関して記載される。１－２－３－２－１の組み合わせデザインの例において、ＬＩバージョン（例えば、低構成）は、１、２、３、２および１本の歯のバンドルを有し、かつ、１、２、３、２および１本の歯のバンドル内において、接続されるか、または実質的にゼロのギャップを有するであろう。櫛のバンドルとその相互接続された隣接する櫛との間には依然としてギャップが存在するであろう。
【0049】
［0072］１－２－３－２－１の組み合わせデザインの例において、ＨＩバージョン（例えば、高構成）は、等間隔であり、相互接続された隣接間と等しいギャップの１＋２＋３＋２＋１歯を有する。
【0050】
［0073］上述した両方の例において、１－２－３－２－１のそれぞれの組み合わせは、その隣接する櫛と相互接続された５つの歯グループ（末端ケースを除く）を有する。追加の詳細については、以下に記載される。
【0051】
［0074］したがって、バージョン間の相違（例えば、ＬＩおよびＨＩ）は、トレースがどのようにグループに束ねられるかにある。例えば、ｎ＝２の場合、通常はパターン内にあるトレースのペアそれぞれの間に、トレースの１つの追加のバンドルが存在する。ＬＩバージョンにおいて、バンドルは（図１０に示されるように）一緒にプレスされ、ＨＩバージョンにおいて、バンドルは（図１２に示されるように）広げられ、これは以下においてさらに詳細に説明される。
【0052】
［0075］図１０は、本明細書に記載される１つまたは複数の実施形態による、低密度補間電極グリッド１０００の物理的構造の非限定的な一例を示す。図１０のパターン、および、本明細書において記載される他の実施形態は、周期的なパターンである。図１０に示されるＬＩバージョンのパターニングに関して、アクティブ行／列のピッチは、右上に示されるように、４ｍｍである。また、第１の方向および第２の方向においてエッジを超える延長部が存在する。幾つかの実装において、この延長部は、オプションとして除去されることが可能であり、および／または、延長部の長さは調整可能である。２ｍｍの補間ピッチが右下に示される。ピッチは、ｍ＊ｎ行列の異なる値をもって異なることが可能である。さらに、図１０の実施形態において、列は、０．３７５ｍｍの幅を有する。列のそれぞれのサイズは、０．８７５ｍｍ×０．８７５ｍｍである。左に示されるように、あらゆる箇所において０．１２５ｍｍのギャップが存在する。
【0053】
［0076］容量性グリッドの駆動ラインおよび感知ラインは、最上位レイヤの上において直交する。同じネットの水平正方形パッドは、レイヤ２に電気的に接続される。容量性グリッドは、サブ電極に分割された１つまたは複数の電極を備える。サブ電極の一例は、Ｂ１、Ｂ２、Ｂ３およびＢ４としてラベル付けされたラインを含む。さらに、アクティブ行／列のそれぞれは、２つの部分、すなわち、電気的に接続された、２つのセンターライン（例えば、Ｂ２およびＢ３）および２つのサイドライン（Ｂ１およびＢ４）を有する。したがって、Ｂ１、Ｂ２、Ｂ３およびＢ４としてラベル付けされた列は、電気的に接続される。別の例において、ｃ１、ｃ２、ｃ３およびｃ４とラベル付けされた行は、電気的に接続され、かつ、電極のサブ電極を表す。なお、以下において論じるように、パターニング（またはカラー）は、電気的に接続された列および／または行（例えば、サブ電極）を示すために使用される。
【0054】
［0077］アクティブ行／列それぞれの最後のラインは、次のアクティブ行／列の最初のラインの背後に周期的に補間される。円形マーカは、駆動ラインと感知ラインとの間の結合エリアを示す（以下の図１４Ａも参照）。円形マーカは、タッチに敏感なエリアを示す。そのような領域は、感度低下、またはパターン１－２－１（マーカが第１のマーカ１００２１、第２のマーカ１００２２、第３のマーカ１００２３、および、第４のマーカ１００２４としてラベル付けされる、マーカの最上位行）、２－４－２（マーカの第１の中間行が第１のマーカ１００４１、第２のマーカ１００４２、第３のマーカ１００４３、および、第４のマーカ１０４４４としてラベル付けされ、マーカの第２の中間行が第１のマーカ１００６１、第２のマーカ１００６２、第３のマーカ１００６３、および、第４のマーカ１００６４としてラベル付けされる）、および、１－２－１（マーカが第１のマーカ１００８１、第２のマーカ１００８２、第３のマーカ１００８３、および、第４のマーカ１００８４としてラベル付けされる、円形マーカの最下位行）を作り出す。
【0055】
［0078］列電極のペアそれぞれは、電極の２つの列を含む。７ペアの電極が図示される。より詳細には、第１の列電極ペア（Ａ２およびＡ３とラベル付けされた列）、第２の列電極ペア（Ｂ１およびＡ４とラベル付けされた列）、第３の列電極ペア（Ｂ２およびＢ３とラベル付けされた列）、第４の列電極ペア（Ｃ１およびＢ４とラベル付けされた列）、第５の列電極ペア（Ｃ２およびＣ３とラベル付けされた列）、第６の列電極ペア（第１のラベル付けされていないカラムと、Ｃ４とラベル付けされたカラム）、および、第７の列電極ペア（２つのラベル付けされていないカラム）が示される。第１の列電極ペア、第３の列電極ペア、第５の列電極ペア、および、第７の列電極ペアは、アクティブ列電極を含む。第２の列電極ペア、第４の列電極ペア、および、第６の列電極ペアは、アクティブ列電極のペアそれぞれの間に列電極を補間することを含む。
【0056】
［0079］第１の列電極ペア（アクティブ列電極、Ａ２およびＡ３）は、互いに電気的に接続され、かつ、第２の列電極ペア（例えば、Ａ２、Ａ３およびＡ４は、電極Ａのサブ電極である）の第２の列（補間列電極、Ａ４）に電気的に接続される。第３の列電極ペア（アクティブ列電極、Ｂ２およびＢ３）は、互いに電気的に接続され、かつ、第２の列電極ペアの第１の列電極（補間列電極、Ｂ１）および第４の列電極ペア（例えば、Ｂ１、Ｂ２、Ｂ３およびＢ４は、電極Ｂのサブ電極である）の第２の列電極（補間列電極、Ｂ４）に電気的に接続される。第５の列電極ペア（アクティブ列電極、Ｃ２およびＣ３）は、互いに電気的に接続され、かつ、第４の列電極ペアの第１の列電極（補間列電極、Ｃ１）および第６の列電極ペア（例えば、Ｃ１、Ｃ２、Ｃ３およびＣ４は、電極Ｃのサブ電極である）の第２の列電極（補間列電極、Ｃ４）に電気的に接続される。さらに、第７の列電極ペア（アクティブ列電極、ラベル付けされていない）は、互いに電気的に接続され、かつ、第６の列電極ペアの第１の列電極（補間列電極、ラベル付けされていない）に電気的に接続される。
【0057】
［0080］さらに、行はインターリーブされる。行電極のペアのそれぞれは、電極の２つの行を含む。７ペアの電極が図示される。より詳細には、第１の行電極ペア（ａ２およびａ３とラベル付けされた行）、第２の行電極ペア（ｂ１およびａ４とラベル付けされた行）、第３の行電極ペア（ｂ２およびｂ３とラベル付けされた行）、第４の行電極ペア（ｃ１およびｂ４とラベル付けされた行）、第５の行電極ペア（ｃ２およびｃ３とラベル付けされた行）、第６の行電極ペア（第１のラベル付けされていない行およびｃ４とラベル付けされた行）、および、第７の行電極ペア（２つのラベル付けされていない行）が示される。第１の行電極ペア、第３の行電極ペア、第５の行電極ペア、および、第７の行電極ペアは、アクティブ列電極を含む。第２の行電極ペア、第４の行電極ペア、および、第６の行電極ペアは、アクティブ行電極のペアそれぞれの間に行電極を補間することを含む。
【0058】
［0081］第１の行電極ペア（アクティブ行電極、ａ２およびａ３）は、互いに電気的に接続され、かつ、第２の行電極ペア（例えば、ａ２、ａ３、および、ａ４は、電極ａのサブ電極である）の第２の行電極（補間行電極、ａ４）に電気的に接続される。第３の行電極ペア（アクティブ行電極、ｂ２およびｂ３）は、互いに電気的に接続され、かつ、第２の行電極ペアの第１の行電極（補間行電極、ｂ１）および第４の行電極ペア（例えば、ｂ１、ｂ２、ｂ３、およびｂ４は、電極ｂのサブ電極である）の第２の行電極（補間行電極、ｂ４）に電気的に接続される。第５の行電極ペア（アクティブ行電極、ｃ２およびｃ３）は、互いに電気的に接続され、かつ、第４の行電極ペアの第１の行電極（補間行電極、ｃ１）および第６の行電極ペア（例えば、ｃ１、ｃ２、ｃ３、および、ｃ４は、電極ｃのサブ電極である）の第２の行電極（補間行電極、ｃ４）に電気的に接続される。さらに、第７の行電極ペア（ラベル付けされていないアクティブ行電極）は、互いに電気的に接続され、かつ、第６の行電極ペアの第１の行電極（ラベル付けされていない補間行電極）に電気的に接続される。
【0059】
［0082］図１０のＬI構造において、最小のギャップ（ゼロではない）によって分離された２つの隣接する電極列が存在する。幾つかの実装において、ギャップは同じサイズとすることが可能である。例えば、図９Ａに関して論じられるように、Ａ２とＡ３との間のギャップは、Ａ１とＢ１との間のギャップと同じとすることが可能である。したがって、補間されたペアの間のアイランド（例えば、この場合は１－２－１である、または、３つの場合は１－２－３－２－１のパターンである）は、０．８７５のアイランド（２×０．１２５のギャップを有する）に等しい。ＨＩとの相違は、図９Ｂに関して論じられるように、アイランドおよび各電極列の幅が同じであり、かつ、電極列それぞれの間にアイランドが存在することである。なお、開示の実施形態は、ギャップが同じサイズであることに限定されない。
【0060】
［0083］さらに、各補間電極列は、他の補間電極列（アクティブ電極列に電気的に接続されていない）がアクティブ電極列とその電気的に接続された補間電極列との間に挿入されるように配置される。例えば、アクティブ電極列は、第１の補間電極列および第２の補間電極列に電気的に接続される。第３の補間電極列は、第１のサイドにおいて、アクティブ電極列と第１の補間電極列との間に挿入される。さらに、第４の補間電極列は、第２のサイドにおいて、アクティブ電極列と第２の補間電極列との間に挿入される。この例に加えて、第３の電極列および第４の電極列は、アクティブ電極列、第１の補間電極列、および、第２の補間電極列に、電気的に接続されない。
【0061】
［0084］さらに詳細には、例えば、列Ａ４は、補間電極列Ｂ１とアクティブ電極列Ｂ２／Ｂ３との間に挿入され、列Ｃ１は、補間電極列Ｂ４と活性電極列Ｂ２／Ｂ３との間に挿入される。他の例において、列Ｂ４は、補間電極列Ｃ１とアクティブ電極列Ｃ２／Ｃ３との間に挿入され、ラベル付けされていない列は、補間電極列Ｃ４とアクティブ電極列Ｃ２／Ｃ３との間に挿入される。
【0062】
［0085］同様に、各補間電極行は、他の補間電極行（アクティブ電極行に電気的に接続されていない）がアクティブ電極行とその電気的に接続された補間電極行との間に挿入されるように配置される。例えば、行ａ４は、補間電極行ｂ１とアクティブ電極行ｂ２／ｂ３との間に挿入され、行ｃ１は、補間電極行ｃ４とアクティブ電極行ｂ２／ｂ３との間に挿入される。他の例において、行ｂ４は、補間電極行ｃ１とアクティブ電極行ｃ２／ｃ３との間に挿入され、ラベル付けされていない列は、補間電極行ｃ４とアクティブ電極行ｃ２／ｃ３との間に挿入される。
【0063】
［0086］図１１Ａは、本明細書に記載される１つまたは複数の実施形態による、プリント回路基板上の図１０の低密度補間電極グリッド１０００のアクティブ行１１００を示す。ＬＩバージョンのサブ電極は、マイクロビアにてレイヤ２上に接続されるパッドの４つのラインを含む。パッドのラインは、ライン１１０２、１１０４、１１０６、および、１１０８として図１１Ａに示される。エッジ－センタ－エッジの正規化幅は、１－２－１である。
【0064】
［0087］図１１Ｂは、本明細書に記載される１つまたは複数の実施形態による、プリント回路基板上の図１０の低密度補間電極グリッド１０００のアクティブ列１１１０を示す。アクティブ列（感知）は直交（アクティブ行）であり、マイクロビアにてレイヤ２にも接続される４つのトレースを含む。トレースのラインは、ライン１１１２、１１１４、１１１６、および、１１１８として示される。エッジ－センタ－エッジの正規化幅は、１－２－１である。
【0065】
［0088］図１２は、本明細書に記載される１つまたは複数の実施形態による、高密度補間電極グリッド１２００の物理構造の非限定的な一例を示す。図１２のＨＩバージョンのパターニングに関して、アクティブ行／列のピッチは、右上に示されるように、４ｍｍである。また、第１の方向および第２の方向においてエッジを超える延長部が存在する。幾つかの実装において、この延長部は、オプションとして除去されてもよく、および／または、延長部の長さは調整可能である。２ｍｍ補間ピッチが右下に示される。様々な実施形態において、ピッチは、ｍ＊ｎ行列の異なる値をもって異なることが可能である。図１０の例において、列は、０．３７５ｍｍ幅を有し、各列のサイズは、０．３７５ｍｍ幅×０．８７５ｍｍである。左に示すように、あらゆる箇所において０．１２５ｍｍのギャップが存在する。
【0066】
［0089］駆動ラインおよび感知ラインは、最上位レイヤ上において直交する。同じ電気ネットの水平長方形パッドは、レイヤ２に電気的に接続される。さらに、アクティブ行／列のそれぞれは、２つの部分、すなわち、電気的に接続された、２つのセンターラインおよび２つのサイドラインを有する。例えば、Ｂ１、Ｂ２、Ｂ３、および、Ｂ４は、電気的に接続され、かつ、電極Ｂのサブ電極を表す。他の例において、ｃ１、ｃ２、ｃ３、および、ｃ４は、電気的に接続され、かつ、電極ｃのサブ電極を表す。なお、以下において論じられるように、パターニング（またはカラー）は、電気的に接続された列および／または行を示すために使用される。
【0067】
［0090］アクティブ行／列それぞれの最後のラインは、次のアクティブ行／列の最初のラインの背後に周期的に補間される。円形マーカは、駆動ラインと感知ラインとの間の結合エリアを示す（以下の図１４Ｂも参照）。円形マーカは、タッチに敏感なエリアを示す。例えば、図１２に示されるように、駆動ラインと感知ラインとの間の結合エリアは、感度低下、またはパターン１－２－１、２－４－２、および、１－２－１を作り出す。第１のパターン１－２－１は、最上位行の円形マーカ１２０２１、１２０２２、１２０３３、および、１２０２４によって示される。駆動ラインと感知ラインとの間には、円形マーカ１２０４１、１２０４２、１２０４３、および、１２０４４の第１の中間行、並びに、円形マーカ１２０６１、１２０６２、１２０６３、および、１２０６４の第２の中間行によって示される２－４－２のパターンを作り出す結合エリアの２つの中間行が存在する。さらに、駆動ラインと感知ラインとの間の別の結合エリアは、円形マーカ１２０８１、１２０８２、１２０８３、および、１２０８４の最下位列によって示される別のパターン１－２－１を作り出す。感度パターンは、トレースをインターリーブすることによって作り出される。ラインの交点は、トレースのパターンの関数として交点のそれぞれにおいて繰り返される感度低下を表す。図１０の感度低下エリアと図１２の感度低下エリアとを比較することにより、高密度補間電極グリッド１２００は、低密度補間電極グリッド１０００よりも２倍量の感度低下エリアを有する。換言すると、高密度補間電極グリッド１２００は、低密度補間電極グリッド１０００と比較して、行と列との間に２倍の数の感知エリアを有する。
【0068】
［0091］列電極ペアのそれぞれは、電極の２つの列を備える。７ペアの電極が図示される。より詳細には、第１の列電極ペア（Ａ２およびＡ３とラベル付けされた列）、第２の列電極ペア（Ｂ１およびＡ４とラベル付けされた列）、第３の列電極ペア（Ｂ２およびＢ３とラベル付けされた列）、第４の列電極ペア（Ｃ１およびＢ４とラベル付けされた列）、第５の列電極ペア（Ｃ２およびＣ３とラベル付けされた列）、第６の列電極ペア（第１のラベル付けされていない列、および、Ｃ４とラベル付けされた列）、並びに、第７の列電極ペア（２つのラベル付けされていない列）が示される。第１の列電極ペア、第３の列電極ペア、第５の列電極ペア、および、第７の列電極ペアは、アクティブ列電極を含む。第２の列電極ペア、第４の列電極ペア、および、第６の列電極ペアは、アクティブ列電極のペアそれぞれの間に列電極を補間することを含む。
【0069】
［0092］第１の列電極ペア（アクティブ列電極、Ａ２およびＡ３）は、互いに電気的に接続され、かつ、第２の列電極ペア（例えば、Ａ２、Ａ３、および、Ａ４は、電極Ａのサブ電極である）の電極の第２の列（補間列電極、Ａ４）に電気的に接続される。第３の列電極ペア（アクティブ列電極、Ｂ２およびＢ３）は、互いに電気的に接続され、かつ、第２の列電極ペアの第１の列電極（補間列電極、Ｂ１）および第４の列電極ペア（例えば、Ｂ１、Ｂ２、Ｂ３、および、Ｂ４は、電極Ｂのサブ電極である）の第２の列電極（補間列電極、Ｂ４）に電気的に接続される。第５の列電極ペア（アクティブ列電極、Ｃ２およびＣ３）は、互いに電気的に接続され、かつ、第４の列電極ペア（例えば、Ｃ１、Ｃ２、Ｃ３、および、Ｃ４は、電極Ｃのサブ電極である）の第１の列電極（補間列電極、Ｃ１）および第６の列電極ペアの第２の列電極（補間列電極、Ｃ４）に電気的に接続される。さらに、第７の列電極ペア（アクティブ列電極、ラベル付けされていない）は、互いに電気的に接続され、かつ、第６の列電極ペアの第１の列電極（補間列電極、ラベル付けされていない）に電気的に接続される。
【0070】
［0093］さらに、行はインターリーブされる。行電極ペアのそれぞれは、電極の２つの行を含む。７ペアの電極が図示される。より詳細には、第１の行電極ペア（ａ２およびａ３とラベル付けされた行）、第２の行電極ペア（ｂ１およびａ４とラベル付けされた行）、第３の行電極ペア（ｂ２およびｂ３とラベル付けされた行）、第４の行電極ペア（ｃ１およびｂ４とラベル付けされた行）、第５の行電極ペア（ｃ２およびｃ３とラベル付けされた行）、第６の行電極ペア（第１のラベル付けされていない行、および、ｃ４とラベル付けされた行）、並びに、第７の行電極ペア（２つのラベル付けされていない行）が示される。第１の行電極ペア、第３の行電極ペア、第５の行電極ペア、および、第７の行電極ペアは、アクティブ行電極を含む。第２の行電極ペア、第４の行電極ペア、および、第６の行電極ペアは、アクティブ行電極のペアそれぞれの間に行電極を補間することを含む。
【0071】
［0094］第１の行電極ペア（アクティブ行電極、ａ２およびａ３）は、互いに電気的に接続され、かつ、第２の行電極ペア（例えば、ａ２、ａ３、および、ａ４は、電極ａのサブ電極である）の第２の行電極（補間行電極、ａ４）に電気的に接続される。第３の行電極ペア（アクティブ行電極、ｂ２およびｂ３）は、互いに電気的に接続され、かつ、第２の行電極ペアの第１の行電極（補間行電極、ｂ１）および第４の行電極ペア（例えば、ｂ１、ｂ２、ｂ３、および、ｂ４は、電極ｂのサブ電極である）の第２の行電極（補間行電極、ｂ４）に電気的に接続される。第５の行電極ペア（アクティブ行電極、ｃ２およびｃ３）は、互いに電気的に接続され、かつ、第４の行電極ペアの第１の行電極（補間行電極、ｃ１）および第６の行電極ペア（例えば、ｃ１、ｃ２、ｃ３、および、ｃ４は、電極ｃのサブ電極である）の第２の行電極（補間行電極、ｃ４）に電気的に接続される。さらに、第７の行電極ペア（ラベル付けされていないアクティブ行電極）は、互いに電気的に接続され、かつ、第６の行電極ペアの第１の行電極（ラベル付けされていない補間行電極）に電気的に接続される。
【0072】
［0095］図１３Ａは、本明細書に記載される１つまたは複数の実施形態による、プリント回路基板上の図１２の高密度補間電極グリッド１２００のアクティブ行１３００を示す。ＨＩバージョンのアクティブ行（駆動）には、マイクロビアにてレイヤ２に接続されたパッドの４つのラインを含む。パッドのラインは、ライン１３０２、１３０４、１３０６、および、１３０８として示される。エッジ－センタ－エッジの正規化幅は、１－２－１である。
【0073】
［0096］図１３Ｂは、本明細書に記載される１つまたは複数の実施形態による、プリント回路基板上の図１２の高密度補間電極グリッド１２００のアクティブ列１３１０を示す。アクティブ列（感知）は直交しており、かつ、マイクロビアにてレイヤ２にも接続された４つのトレースを含む。トレースのラインは、ライン１３１２、１３１４、１３１６、および、１３１８として示される。エッジ－センタ－エッジの正規化幅は、１－２－１である。
【0074】
［0097］なお、ＨＩバージョンは、ＬＩバージョンと類似する。しかしながら、ＨＩバージョンにおいて、トレースは分離され、かつ、ＬＩバージョンにおいて、トレースは互いに近接する。他の相違は、ＨＩバージョンがＬＩバージョンよりも多くのマイクロビアを有するために、ＨＩバージョンの製造がより高価であり得ることである。さらに、ＨＩバージョンは、ＬＩバージョンと比較して、わずかに良好な線形性を有する。したがって、製造コストと、より良い線形性との間にトレードオフがある。
【0075】
［0098］図１４Ａおよび図１４Ｂは、本明細書に記載される１つまたは複数の実施形態による、パターン１－２－１を有する低密度補間電極グリッド（図１４Ａ）および高密度補間電極グリッド（図１４Ｂ）のそれぞれの感度低下の比較を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。
【0076】
［0099］図１４Ａの１４００に図示されるのは、図１０の低密度補間電極グリッド１０００の物理構造の一部であり、より詳細には、駆動ラインと感知ラインとの間の結合エリアを示す円形マーカである。さらに、図１４Ｂの１４０２に示されるのは、図１２の高密度補間電極グリッド１２００の物理構造の一部であり、より詳細には、駆動ラインと感知ラインとの間の結合エリアを示す円形マーカである。以下の行列は、図１４Ａと共に利用することが可能である。
【0077】
【数6】
【0078】
［00100］図１４Ａおよび図１４Ｂの比較は、開示の実施形態が補間抵抗（または他のインピーダンスエレメント）を用いずに線形性をどのようにして改善することが可能であるかの例である。２本のラインの交点における正規化結合信号が、１（ａ．ｕ．）であるとすると、ラインＢ２／Ｂ３とラインｂ２／ｂ３の交点での信号は、４（ａ．ｕ．）であり、Ｂ１とｂ２／ｂ３の交点での信号は、２（ａ．ｕ．）であり、Ｂ１とｂ１の交点での信号は、１（ａ．ｕ．）である。このパターンは、容量性結合信号強度が異なる位置において強度変化することを可能にする。さらに、これは、容量性タッチセンサの高い線形性をもたらす。
【0079】
［00101］以下では、ＬＩバージョンとＨＩバージョンとの幾つかの相違について記載する。ＬＩバージョンでは、各グリッドの中央において駆動ラインと感知ラインとの間に４つの結合エリアが存在する。ＨＩバージョンでは、各グリッドの中央において駆動ラインと感知ラインとの間に８つの結合エリアが存在する。これは、エッジコーナーの他の場所においても同じであり、ＨＩバージョンは、２倍の数の結合エリアを有する。したがって、ＨＩバージョンは、ＬＩバージョンよりも強い結合を有する。しかしながら、ＬＩバージョンは、ＰＣＢのレイヤ２における接続に使用するマイクロビアが少なく、その結果、よりシンプルな製造プロセスをもたらす。
【0080】
［00102］以下において論じられる代替実施形態を含む、本明細書において論じられる容量性グリッドセンサは、例えば、タッチパッド、ゲーム、スタイリストの相互作用、様々な目的のためのより正確な情報の取得などを含む複数のユースケースを有する。例えば、タッチパッドは、非常に敏感であり得る（例えば、指の小さな動きは、スクリーン上のカーソルの大きな動きをもたらす）。したがって、タッチパッドの感度に大きな利得がある。よって、本明細書において論じられる容量性グリッドセンサは、より正確で応答性の高いタッチパッドを促進することが可能である。
【0081】
［00103］他の例において、ゲームアプリケーションについて、一般に、マウスはより高いレベルの精度を有するため、様々な機能を制御するためにマウスが使用される。しかしながら、開示の実施形態の実装において、ゲームコントロールにおけるタッチパッドは、例えば、マウスの使用よりも多くの精度、または、より多くの精度を提供することが可能である。さらに、それは、例えば、ホバリングを使用して描画する場合のスタイリストのインタラクションに関連するため、ソフトウェアがタッチの発生する可能性が高いかを示す場合がある。ホバーは、センサの非線形性と同様の理由で不正確である。したがって、本明細書において論じられる容量性グリッドセンサは、その線形応答により、より正確なスタイリストホバーを促進することが可能である。
【0082】
［00104］他のユースケースは、タッチエリア、タッチの形状、および、タッチに関連する統計についてより正確な情報を取得することであり、これは、開示の実施形態が指（または他のタッチエレメント）の位置に依存しないため、より正確であり得る。タッチについての情報は、予測タイピングおよび他の機能のために、様々な学習プロセス、ニューラルネットワークなどに入力することが可能である。より正確なデータを用いて、タッチに関連する様々な学習手順を実施することが可能である。
【0083】
［00105］図１５は、本明細書に記載される１つまたは複数の実施形態による、パターン１－２－３－２－１を有する低密度補間電極グリッドを備えた容量性グリッドセンサ１５００の非限定的で代替的な実施形態の一例を示す。図１５は、プリント回路基板上において３のＮ値（ｎ＝３）を有するＬＩバージョンを示す。
【0084】
［00106］図１５に示されるように、アクティブ行／列のピッチは、右上に示されるように、４ｍｍである。また、第１の方向および第２の方向においてエッジを超える延長部が存在する。幾つかの実装において、この延長部は、オプションとして除去されてもよく、および／または、延長部の長さは調整可能である。１．３３ｍｍの補間ピッチが右下に示される。列は、それぞれの幅を有する（例えば、比率は、サブ電極の幅によって制御される）。例えば、アクティブ列電極は、０．６ｍｍ幅を有する。補間列電極ペアのそれぞれは、０．２ｍｍ幅を有する１つの列電極と、０．４ｍｍ幅を有する第２の列電極とを有する。左に示されるように、あらゆる箇所において０．１２５ｍｍのギャップが存在する。なお、図示されたサイズは、例示目的ためのみであり、様々な実施形態において、異なるサイズを利用することが可能である。追加的に、ピッチは、ｍ＊ｎ行列の異なる値をもって異なるものとすることが可能である。
【0085】
［00107］このケースにおいて、アクティブ行／列ごとに５つのラインが存在する。例えば、アクティブ行１５０２についての５つのラインのセットは、ライン１５０４のセットによって示される。さらに、アクティブ行１５０６についての５つのラインのセットは、ライン１５０８のセットによって示される。さらに、アクティブ列１５１０についての５つのラインのセットは、ライン１５１２のセットによって示される。アクティブ列１５１４についての５つのラインのセットは、ライン１５１６のセットによって示される。
【0086】
［00108］ラインの正規化幅は、感度低下エリアを表す円形マーカによって示されるように、（１：２：３：２：１）である。したがって、この実施形態は、図示されるように、単一結合の行列を作成する。図１５の行列は、以下である。
【0087】
【数7】
【0088】
［00109］図１６は、本明細書に記載される１つまたは複数の実施形態による、パターン１－２－３－２－１を有する高密度補間電極グリッドを備えた容量性グリッドセンサ１６００の代替実施形態の非限定的な一例を示す。図１６は、プリント回路基板上において３のＮ値（ｎ＝３）を有するＨＩバージョンを示す。図１６のパターンは、本明細書において提供される他の実施形態と同様に、周期的なパターンである。
【0089】
［00110］図１６に示されるように、アクティブ行／列のピッチは、右上に示されるように、４ｍｍである。また、第１の方向および第２の方向においてエッジを超える延長部が存在する。幾つかの実装において、この延長部は、オプションとして除去されてもよく、および／または、延長部の長さは調整可能である。１．３３ｍｍの補間ピッチが右下に示される。なお、ピッチは、ｍ＊ｎ行列の異なる値をもって異なるものとすることが可能である。左に示されるように、図１６の例において、あらゆる箇所において０．０６２５ｍｍのギャップが存在する。この例示的な実装において、列それぞれの幅は０．１２５ｍｍであり、行それぞれの幅は０．１８７５ｍｍ×０．３７５ｍｍである。
【0090】
［00111］このケースにおいて、アクティブ行／列ごとの９つのラインが存在する。例えば、アクティブ行１６０２についての９つラインのセットは、ライン１６０４のセットによって示される。さらに、アクティブ行１６０６についての９つのラインのセットは、ライン１６０８のセットによって示される。さらに、アクティブ列１６１０についての９つのラインのセットは、ライン１６１２のセットによって示される。アクティブ列１６１４についての９つのラインのセットは、ライン１６１６のセットによって示される。
【0091】
［00112］ラインの正規化幅は、感度低下エリアを表す円形マーカによって示されるように、（１：２：３：２：１）である。したがって、この実施形態は、図示されるように、単一結合の行列を作り出す。図１６のＨＩバージョンは、図１５のＬＩバージョンと同様である。ただし、ＬＩバージョンでは相対的な幅が変更され、かつ、ＨＩバージョンではトレースの数が変更される。
【0092】
［00113］図１６の行列は、以下である。
【0093】
【数8】
【0094】
［00114］図１７は、本明細書に記載される１つまたは複数の実施形態による、プリントされたセンサ１７００の代替実施形態の非限定的な一例を示す。図１７の実施形態は、２－４－２デザインが示される、プリントされた補間容量センサのものである。この代替実施形態において、感知ラインおよび駆動ラインは、２つのレイヤに分離される。図１８Ａは、本明細書に記載される１つまたは複数の実施形態による、図１７のプリントされたセンサ１７００の感知ラインを備えた第１のレイヤ１８００を示す。さらに、図１８Ｂは、本明細書に記載される１つまたは複数の実施形態による、図１７のプリントされたセンサ１７００の駆動ラインを備えた第２のレイヤ１８０２を示す。
【0095】
［00115］図１７に示されるように、アクティブ行／列のピッチは、右上の２つの部分に示されるように、４ｍｍである。図示されるように、第１の方向および第２の方向においてエッジを超える延長部が存在する。幾つかの実装において、この延長部は、オプションとして除去されてもよく、および／または、延長部の長さは調整可能である。図１７の例は、右下に示されるように、２ｍｍの補間ピッチを有する。様々な実装において、ピッチは、ｍ＊ｎ行列の異なる値をもって異なるものとすることが可能である。右に示されるように、あらゆる箇所において０．１２５ｍｍのギャップが存在する。図１７の例において、列それぞれの幅は、０．２５ｍｍ（左および右のエッジについて）および０．５ｍｍとすることが可能である。さらに、図１７の例において、行それぞれの幅は、０．８７５ｍｍとすることが可能である。
【0096】
［00116］幾つかが１７０２、１７０４、および、１７０６でラベル付けされたグレーのラインは、プリントされた銀の相互接続である。他のカラーライン（例えば、感知ラインおよび駆動ライン）は、銀、インジウムスズ酸化物（ＩＴＯ）、または、付加的または除去的にパターン化されることが可能な、透明な、不透明な、またはあらゆる中間透明なあらゆる他の導電性材料から製造することが可能である。
【0097】
［00117］図１９Ａは、本明細書において記載される１つまたは複数の実施形態による、プリントされた補間キャパシタ１９００の他の代替実施形態の非限定的な一例を示す。この実施形態は、３のＮ値（ｎ＝３）を有する。図１９Ｂは、図１９Ａの注目される部分１９０２の拡大図を示す。図１９Ａおよび図１９Ｂは、プリントされたデザインの可変ライン幅を示し、かつ、記載されたあらゆるカラーは、明確化の目的のためのみである。プリントされた補間キャパシタ１９００は、パターン（１－２－３－２－１）を有することが可能である。これは、トレース幅は変化する（ＬＩバージョンと同様）が、あらゆる箇所においてギャップが存在する（ＨＩバージョンと同様）ため、ＬＩバージョンとＨＩバージョンとのハイブリッドである。幾つかの実装において、これは、ＬＩ構造またはＨＩ構造とすることが可能である。
【0098】
［00118］図２０Ａは、本明細書に記載される１つまたは複数の実施形態による、集積ディスプレイ２０００の第１の実施形態の非限定的な一例を示す。図示されるように、集積ディスプレイ２０００は、上面２００２および第１の基板２００４を備える。上面２００２の第１のサイド（例えば、底）は、第１のサイドにおいて、上面２００２に動作可能に接合される。第１の基板２００４はまた、第２のサイド（第１のサイドの反対）において、１つまたは複数の導体、および、１つまたは複数のディスプレイエレメントそれぞれの第１のサイドに動作可能に接合される。図示されるのは、５つの導体２００６１、２００６２、２００６３、２００６４、および、２００６５、並びに、４つのディスプレイエレメント２００８１、２００８２、２００８３、および、２００８４である。パターン化または網掛されていないエリアは、接着エリア２０１０である。さらに、第２の基板２０１２の第１のサイドは、１つまたは複数の導体、および、１つまたは複数のディスプレイエレメントそれぞれの第２のサイド上において、接着エリア２０１０に動作可能に接続される。第２の基板２０１２の第２のサイドは、導体レイヤ２０１４に動作可能に接合される。
【0099】
［00119］図２０Ｂは、本明細書に記載される１つまたは複数の実施形態による、集積ディスプレイ２０１６の第２の実施形態の非限定的な一例を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。この実施形態において、上面２００２の第１のサイドは、１つまたは複数の導体それぞれの第１のサイドに動作可能に接合される。パターン化または網掛されていないエリアは、第２の実施形態による第１の接着エリア２０１８である。この実施形態において、導体レイヤ２０１４の第１のサイドは、１つまたは複数の導体それぞれの第２のサイドにおいて、第１の接着エリア２０１８に動作可能に接合される。導体レイヤ２０１４の第２のサイドは、第１の基板２００４の第１のサイドに動作可能に結合される。第１の基板２００４の第２のサイドは、１つまたは複数のディスプレイエレメントそれぞれの第１のサイドに動作可能に接合される。第２の接着エリア２０２０は、第１の基板２００４の第２のサイドおよび１つまたは複数のディスプレイエレメントそれぞれの第２のサイドを、第２の基板２０１２に動作可能に接合する。
【0100】
［00120］図２０Ｃは、本明細書に記載される１つまたは複数の実施形態による、集積ディスプレイ２０２２の第３の実施形態の非限定的な一例を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される同様のエレメントの反復的な説明は省略される。この実施形態において、上面２００２の第１のサイドは、導体レイヤ２０１４の第１のサイドに動作可能に接合される。導体レイヤ２０１４の第２のサイドは、第１の基板２００４の第１のサイドに動作可能に結合される。第１の基板の第２のサイドは、１つまたは複数の導体および１つまたは複数のディスプレイエレメントそれぞれの第１のサイドに動作可能に接合される。接着レイヤ２０２４（パターン化または網掛されていないエリア）は、第１の基板２００４の第２のサイド、１つまたは複数の導体、および、１つまたは複数のディスプレイエレメントのそれぞれの第１のサイドを、第２の基板２０１２の第１のサイドに動作可能に接合する。
【0101】
［00121］図２０Ａ、図２０Ｂ、および、図２０Ｃの様々な実施形態によって示されるように、本明細書において論じられる容量性グリッドセンサを使用して、ディスプレイ上に座ることが可能な透明センサを実現できる。例えば、容量性グリッドセンサは、セル内および／またはセル上の容量性センサディスプレイと共に動作することが可能である。図２０Ａ、図２０Ｂ、および、図２０Ｃの実施形態は、様々なタッチセンサとディスプレイエレメントとを集積することが可能である。なお、本明細書において論じられるように、オンディスプレイは、非常に薄いトレースを有し、かつ、トレースをＨＩバージョンのようなトレースにマッピングすることが可能であるため、開示の実施形態は、ディスプレイアプリケーションに対してシームレスに動作する。
【0102】
［00122］図２１Ａは、本明細書に記載される１つまたは複数の実施形態による、圧力に基づく感知を追加の感圧抵抗（ＦＳＲ）に集積する代替実施形態２１００の非限定的な一例を示す。図２１Ｂは、図２１Ａの実施形態２１００のアーキテクチャ２１０２の非限定的な一例を示す。
【0103】
［00123］この実施形態においては、露出電極およびＦＳＲレイヤが存在し得る。なお、ＦＳＲに関して論じるが、開示の実施形態は、他のタイプの感知と共に適用することが可能である。図２１Ｂに示されるように、プリント回路基板アセンブリ（ＰＣＢＡ２１０４）は、１つまたは複数の周囲「リング」接着剤（perimeter “ring” adhesives）を介してＰＥＴ基板２１０６上のＦＳＲに動作可能に接合されることが可能である。例えば、ＰＥＴ基板２１０６上のＰＣＢＡ２１０４とＦＳＲとの間の接合は、第１の周囲リング接着剤２１０８１および第２の周囲リング接着剤２１０８２を介して促進することが可能である。例えば、ＰＣＢＡ２１０４の第１のサイドそれぞれのエリアは、周囲リング接着剤それぞれの第１のサイドに接合されることが可能である。さらに、周囲リング接着剤それぞれの第２のサイドは、ＰＥＴ基板２１０６上のＦＳＲの第１のサイドそれぞれのエリアに動作可能に接合されることが可能である。オプションの実施形態において、ＰＥＴ基板２１０６上のＦＳＲの第２のサイドは、タッチ面２１１０に動作可能に取り付けられることが可能である。
【0104】
［00124］本明細書において論じられるように、１つまたは複数の実施形態は、補間される複数の駆動ラインおよび複数の感知ラインを備えた容量性センサをパターニングすることに関する。例えば、本明細書において提供されるセンサは、補間インピーダンスエレメント（例えば、抵抗）を置き換える純粋に容量性の補間アーキテクチャである。そのような容量性グリッドセンサパターニングは、低密度補間パターンまたは高密度補間パターンを含むことが可能である。
【0105】
［00125］開示された主題に従って実装することが可能な方法は、本明細書において提供されるフローチャートを参照して、より良く理解されるであろう。説明を簡潔にすることを目的に、方法は一連のブロックとして示され記載されるが、幾つかのブロックは、本明細書において示され記載されるものとは異なる順序で、および／または、実質的に同時に他のブロックと共に生じ得るため、開示の態様は、ブロックの数または順序によって限定されないことを理解し、かつ、認識すべきである。さらに、図示されたブロックの全てが、開示された方法を実装するために必要とされ得るわけではない。ブロックに関連付けられた機能は、ソフトウェア、ハードウェア、それらの組み合わせ、または、あらゆる他の適切な手段（例えば、デバイス、システム、プロセス、コンポーネントなど）によって実装され得ること理解すべきである。追加的に、開示された方法は、そのような方法を様々なデバイスにトランスポートおよびトランスファーすることを促進するために、製品上に記憶することが可能であることをさらに理解すべきである。当業者は、方法が、代替的に、状態図のような一連の相互に関連する状態またはイベントとして表され得ることを理解し認識するであろう。
【0106】
［00126］図２２は、本明細書に記載される１つまたは複数の実施形態による、容量性グリッドタッチセンサのための補間電極パターニングを促進する方法２２００の非限定的な一例を示すフロー図である。本明細書において論じられる方法２２００および／または他の方法は、プロセッサおよびメモリを備えたシステムによって実装されることが可能である。
【0107】
［00127］方法２２００は、プロセッサを含むシステムが、複数の列電極のグループの第１の列電極を複数の第１の列サブ電極に分割する場合に、２２０２において開始する。さらに、２２０２において、複数の列電極のグループの少なくとも１つの第２の列電極は、複数の第２の列サブ電極に分割される。
【0108】
［00128］複数の第１の列サブ電極における第１の列サブ電極は、２２０４において、第１の方向において複数の第２の列サブ電極における第２の列サブ電極と交互に配置（interleaved）されて、第１のレイヤをもたらす。第１の列電極および第２の列電極は、隣接する列電極である。
【0109】
［00129］さらに、２２０６において、複数の行電極のグループの複数の行電極は、第２の方向に交互に配置されて、第２のレイヤをもたらす。幾つかの実装によれば、複数の行電極を第２の方向に交互に配置する前に、方法は、システムによって、複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、複数の行電極のグループの少なくとも第２の行電極を複数の第２の行サブ電極に分割することを含むことが可能である。さらに、これらの実装に加えて、方法は、システムによって、複数の第１の行サブ電極の第１の行サブ電極を、第２の方向において複数の第２の行サブ電極の第２の行サブ電極と交互に配置することを含むことが可能である。第１の行電極および第２の行電極は、隣接する行電極である。
【0110】
［00130］第１のレイヤおよび第２のレイヤは、２２０８において、直交して重なり合う。２２１０において、感度の双線形低下が、複数の列電極のセットおよび複数の行電極のセットの構造を介して促進される。幾つかの実装によれば、方法は、第１の列サブ電極および第２の列サブ電極それぞれの列幅、並びに、複数の行電極それぞれの行サブ電極を制御することに基づいて、感度を制御することを含むことが可能である。
【0111】
［00131］幾つかの実装において、方法は、第１の列サブ電極、第２の列サブ電極、および、複数の行電極それぞれの行サブ電極の密度を制御することに基づいて、感度を制御することを含むことが可能である。これらの実装に加えて、方法は、システムによって、複数の第１の列サブ電極および複数の第２の列サブ電極をバンドルして配置することを含むことが可能である。配置は、バンドル内における各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含むことが可能である。代替的または追加的に、幾つかの実装において、方法は、システムによって、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することを含むことが可能である。
【0112】
［00132］論じられるように、本明細書において提供されるのは、複数の第１の列サブ電極に分割された第１の列電極と、複数の第２の列サブ電極に分割された少なくとも第２の列電極とを含む複数の列電極を含むデバイスである。第１の列電極および第２の列電極は、隣接する列電極である。さらに、複数の第１の列サブ電極における第１の列サブ電極は、第１の方向において複数の第２の列サブ電極における第２の列サブ電極と交互に配置される。デバイスの第１のレイヤは、複数の列電極を含む。
【0113】
［00133］デバイスはまた、第２の方向において交互配置された複数の行電極を含む。デバイスの第２のレイヤは、複数の行電極を含む。第１のレイヤおよび第２のレイヤは、オーバーラップし、かつ、第１のレイヤは第２のレイヤに直交する（例えば、ある程度、軸から外れる）（例えば、第１の方向は、第２の方向に直交する）。複数の列電極および複数の行電極の構造を介して、感度の双線形低下が促進される。
【0114】
［00134］例えば、構造は、第１の列サブ電極および第２の列サブ電極それぞれの列幅、並びに、複数の行電極の各行サブ電極に基づいて感度制御を促進する。他の例において、構造は、第１の列サブ電極、第２の列サブ電極、および、複数の行電極の各行サブ電極の密度に基づいて感度制御を促進する。この例に加えて、複数の第１の列サブ電極および複数の第２の列サブ電極は、バンドルに編成され、かつ、バンドル内の各間隔は、ゼロギャップまたは実質的にゼロギャップを含む。
【0115】
［00135］幾つかの実装において、複数の第１の列サブ電極および複数の第２の列サブ電極それぞれの幅は、アクティブ電極列ペアについての第１の幅および電極列を補間するための第２の幅を含み、第２の幅は、第１の幅の半分である。幾つかの実装によれば、アクティブ行グループにおける各アクティブ行は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含む。これらの実装に加えて、アクティブ列グループにおける各アクティブ列は、各アクティブ行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを備える。
【0116】
［00136］複数の行電極は、複数の第１の行サブ電極に分割された第１の行電極と、複数の第２の行サブ電極に分割された少なくとも第２の行電極とを含む。第１の行電極および第２の行電極は、隣接する行電極である。複数の第１の行サブ電極における第１の行サブ電極は、第２の方向において複数の第２の行サブ電極における第２の行サブ電極と交互に配置される。
【0117】
［00137］デバイスの間隔は、バンドルされたサブ電極とバンドルされないサブ電極との間の実質的に均等な間隔とすることが可能である。この実装に加えて、アクティブ行グループにおける各アクティブ行は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、アクティブ列グループにおける各アクティブ列は、各アクティブ行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを備える。
【0118】
［00138］デバイスは、実装に従って１－２－１のパターンを含むことが可能である。他の実装において、デバイスは、１－２－３－２－１のパターンを含むことが可能である。
【0119】
［00139］デバイスは、ディスプレイエレメントに集積されることが可能である。代替的に、デバイスは、感圧抵抗シートに動作可能に接合されることが可能である。幾つかの実装において、デバイスは、容量性圧力デバイスとすることが可能である。さらに、デバイスは、タッチセンサとすることが可能である。幾つかの実装によれば、デバイスは、指、ポインティングオブジェクト、セレクタデバイス、アクティブスタイラス、および、パッシブスタイラスのうちの１つまたは複数から入力を受けるように構成される。
【0120】
［00140］複数の電極は、幾つかの実装によれば、複数の感知ラインおよび複数の駆動ラインを含むことが可能である。複数の感知ラインは、デバイスの第１のレイヤ上に集積される。複数の駆動ラインは、デバイスの第２のレイヤ上に集積される。
【0121】
［00141］デバイスのレイヤ内に（レイヤが駆動レイヤであるか感知レイヤであるかにかかわらず）、複数の電極の交互配置されたサブ電極および／または嵌合（interdigitated）されたサブ電極が存在し、これが線形低下を作り出す。双線形性は、感知ラインおよび駆動ラインを直交して重ねてセンサを第１の方向および第２の方向において完成させる場合に生じる。したがって、２つの直交レイヤが、双線形性を作り出す。
【0122】
［00142］本記載において、説明目的のために、様々な実施形態の十分な理解を提供するために数々の具体的な詳細が示される。しかしながら、様々な実施形態は、これらの具体的な詳細が無くとも実施することが可能である。
【0123】
［00143］本明細書全体を通じて、「一実施形態（one embodiment）」または「実施形態（an embodiment）」への参照は、その実施形態に関連して記載される特定の特性、構造または特徴が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な箇所における「一実施形態において」、「一態様において」、「実施形態において」、「実装」という用語の出現は、必ずしも全てが同じ実施形態を指すわけではない。さらに、特定の特性、構造または特徴は、１つまたは複数の実施形態における、あらゆる好適な方法において組み合わせることが可能である。
【0124】
［00144］加えて、「例」または「例示的」という語は、本明細書において、実例または説明として役立つことを意味するために使用される。本明細書において「例」または「例示的」として説明されるあらゆる実施形態または設計は、必ずしも他の実施形態または設計よりも好ましい、または有利であると解釈されるべきではない。むしろ、「例」または「例示」という語の使用は、概念を具体的に提示することを目的とする。本願において使用される場合、「または」（or）という用語は、排他的な「または」ではなく、包括的な「または」を意味することを意図している。つまり、特に明記されていない限り、または文脈から明らかでない限り、「ＸにはＡまたはＢが含まれる」は、自然な包括的順列の何れかを意味することを意図している。すなわち、ＸがＡを採用する、ＸがＢを採用する、または、ＸがＡおよびＢの両方を採用する場合、「ＸがＡまたはＢを採用する」は、前述の例の何れかの下において満たされる。加えて、本願および添付の特許請求の範囲において使用される冠詞「ａ」および「ａｎ」は、別途指定されない限り、または単数形に向けられる文脈から明確でない限り、一般に「１つまたは複数」を意味すると解釈されるべきである。
【0125】
［00145］要約の記載を含み、本開示の例示された実施形態の上記の説明は、網羅的であること、または、開示の実施形態を開示された正確な形態に限定することを意図するものではない。特定の実施形態および例は、例示目的のために本明細書において記載されるが、関連技術分野の当業者が認識可能であるように、そのような実施形態および例の範囲内にあると考えられる様々な修正が可能である。
【0126】
［00146］この点に関して、主題は、様々な実施形態および対応する図面に関連して本明細書に記載されるが、該当する場合、他の同様の実施形態を使用することが可能であること、または、それから逸脱することなく、開示された主題の同一の、類似の、代替の、または代用の機能を実行するために、記載された実施形態に修正および追加を行うことが可能であることを理解すべきである。したがって、開示された主題は、本明細書に記載されるあらゆる単一の実施形態に限定されるべきではなく、むしろ、添付の特許請求の範囲に従って、広がり（breadth）および範囲において解釈されるべきである。
【0127】
［00147］発明のさらなる態様は、以下の節の主題によって提供される。
【0128】
［00148］１．デバイスであって、複数の第１の列サブ電極に分割された第１の列電極と、複数の第２の列サブ電極に分割された少なくとも１つの第２の列電極とを含む複数の列電極であって、前記第１の列電極および前記第２の列電極は、隣接する列電極であり、前記複数の第１の列サブ電極の第１の列サブ電極は、前記複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置され、前記デバイスの第１のレイヤが前記複数の列電極を含む、複数の列電極と、
第２の方向において交互に配置された複数の行電極であって、前記デバイスの第２のレイヤが前記複数の行電極を含み、前記第１のレイヤおよび前記第２のレイヤが重なり、かつ、前記複数の列電極および前記複数の行電極の構造を通じて、感度の双線形低下が促進される、複数の行電極と、を備えた、デバイス。
第２の方向において交互に配置された複数の行電極であって、前記デバイスの第２のレイヤが前記複数の行電極を含み、前記第１のレイヤおよび前記第２のレイヤが重なり、かつ、前記複数の列電極および前記複数の行電極の構造を通じて、感度の双線形低下が促進される、複数の行電極と、を備えた、デバイス。
【0129】
［00149］２．前記複数の行電極は、複数の第１の行サブ電極に分割された第１の行電極と、複数の第２の行サブ電極に分割された少なくとも１つの第２の行電極とを含み、前記第１の行電極および前記第２の行電極は、隣接する行電極であり、前記複数の第１の行サブ電極における第１の行サブ電極は、前記複数の第２の行サブ電極における第２の行サブ電極と前記第２の方向において交互に配置される、クレーム１のデバイス。
【0130】
［00150］３．前記構造は、前記第１の列サブ電極および前記第２の列サブ電極の各列幅と、前記複数の行電極の各行サブ電極とに基づいて、感度制御を促進する、クレーム１のデバイス。
【0131】
［00151］４．前記構造は、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度に基づいて、感度制御を促進する、クレーム１のデバイス。
【0132】
［00152］５．前記複数の第１の列サブ電極および前記複数の第２の列サブ電極は、バンドルに編成され、かつ、前記バンドル内の各間隔は、ゼロギャップまたは実質的にゼロギャップを含む、クレーム４のデバイス。
【0133】
［00153］６．前記複数の第１の列サブ電極および前記複数の第２の列サブ電極の各幅は、アクティブ電極列ペアについての第１の幅、および、電極列を補間するための第２の幅を含み、前記第２の幅は、前記第１の幅の半分である、クレーム５のデバイス。
【0134】
［00154］７．前記サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、クレーム５のデバイス。
【0135】
［00155］８．間隔は、バンドルされたサブ電極とバンドルされないサブ電極との間の実質的に均等な間隔である、クレーム４のデバイス。
【0136】
［00156］９．前記サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、クレーム８のデバイス。
【0137】
［00157］１０．前記第１の方向は、前記第２の方向に直交する、クレーム１のデバイス。
【0138】
［00158］１１．前記デバイスは、１－２－１のパターンを含む、クレーム１のデバイス。
【0139】
［00159］１２．前記デバイスは、１－２－３－２－１のパターンを含む、クレーム１のデバイス。
【0140】
［00160］１３．前記デバイスは、ディスプレイエレメントにおいて集積される、クレーム１のデバイス。
【0141】
［00161］１４．前記デバイスは、感圧抵抗シートに動作可能に接合される、クレーム１のデバイス。
【0142】
［00162］１５．前記デバイスは、容量性圧力デバイスである、クレーム１のデバイス。
【0143】
［00163］１６．前記複数の列電極は、複数の感知ラインを含み、前記複数の行電極は、複数の駆動ラインを含み、前記複数の感知ラインは、前記デバイスの前記第１のレイヤ上に集積され、かつ、前記複数の駆動ラインは、前記デバイスの前記第２のレイヤ上に集積される、クレーム１のデバイス。
【0144】
［00164］１７．前記デバイスは、タッチセンサである、クレーム１のデバイス。
【0145】
［00165］１８．前記デバイスは、指、ポインティングオブジェクト、セレクタデバイス、アクティブスタイラス、および、パッシブスタイラスのうちの１つまたは複数から入力を受けるように構成される、クレーム１のデバイス。
【0146】
［00166］１９．プロセッサを含むシステムによって、複数の列電極のセットの第１の列電極を複数の第１の列サブ電極に分割し、かつ、前記複数の列電極のセットの少なくとも１つの第２の列電極を複数の第２の列サブ電極に分割することと、
前記システムによって、前記複数の第１の列サブ電極の第１の列サブ電極を、前記複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置して、第１のレイヤをもたらすことと、
前記システムによって、複数の行電極のセットにおける複数の行電極を第２の方向において交互に配置して、第２のレイヤをもたらすことと、
前記システムによって、前記第１のレイヤおよび前記第２のレイヤを直交して重ねることと、
前記システムによって、前記複数の列電極のセットおよび前記複数の行電極のセットの構造を介して、感度の双線形低下を促進することと、を含む、方法。
前記システムによって、前記複数の第１の列サブ電極の第１の列サブ電極を、前記複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置して、第１のレイヤをもたらすことと、
前記システムによって、複数の行電極のセットにおける複数の行電極を第２の方向において交互に配置して、第２のレイヤをもたらすことと、
前記システムによって、前記第１のレイヤおよび前記第２のレイヤを直交して重ねることと、
前記システムによって、前記複数の列電極のセットおよび前記複数の行電極のセットの構造を介して、感度の双線形低下を促進することと、を含む、方法。
【0147】
［00167］２０．前記システムによって、複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、
前記システムによって、前記複数の第１の行サブ電極における第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、クレーム１９の方法。
前記システムによって、前記複数の第１の行サブ電極における第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、クレーム１９の方法。
【0148】
［00168］２１．前記第１の列電極および前記第２の列電極は、隣接する列電極であり、かつ、前記第１の行電極および前記第２の行電極は、隣接する行電極である、クレーム２０の方法。
【0149】
［00169］２２．前記システムによって、前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の行電極の各行サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、クレーム１９の方法。
【0150】
［00170］２３．前記システムによって、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、クレーム１９の方法。
【0151】
［00171］２４．前記システムによって、前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルに配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、クレーム２３の方法。
【0152】
［00172］２５．前記システムによって、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、クレーム２３の方法。
【0153】
［00173］２６．プロセッサと、
前記プロセッサによって実行されると、動作の実行を促進する実行可能命令を記憶するメモリと、を備え、前記動作は、
複数の列電極のグループにおける第１の列電極を複数の第１の列サブ電極に分割し、かつ、前記複数の列電極のグループの少なくとも１つの第２の列電極を複数の第２の列サブ電極に分割することと、
前記複数の第１の列サブ電極の第１の列サブ電極を、前記複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置して、第１のレイヤをもたらすことと、
複数の行電極のグループの複数の行電極を第２の方向において交互に配置して、第２のレイヤをもたらすことと、
前記第１のレイヤと前記第２のレイヤとを直交して重ねることと、
前記複数の列電極のグループおよび前記複数の行電極のグループの構造を介して、感度の双線形低下を促進することと、を含む、システム。
前記プロセッサによって実行されると、動作の実行を促進する実行可能命令を記憶するメモリと、を備え、前記動作は、
複数の列電極のグループにおける第１の列電極を複数の第１の列サブ電極に分割し、かつ、前記複数の列電極のグループの少なくとも１つの第２の列電極を複数の第２の列サブ電極に分割することと、
前記複数の第１の列サブ電極の第１の列サブ電極を、前記複数の第２の列サブ電極の第２の列サブ電極と第１の方向において交互に配置して、第１のレイヤをもたらすことと、
複数の行電極のグループの複数の行電極を第２の方向において交互に配置して、第２のレイヤをもたらすことと、
前記第１のレイヤと前記第２のレイヤとを直交して重ねることと、
前記複数の列電極のグループおよび前記複数の行電極のグループの構造を介して、感度の双線形低下を促進することと、を含む、システム。
【0154】
［00174］２７．前記動作は、
前記複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、
前記複数の第１の行サブ電極の第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、クレーム２６のシステム。
前記複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、
前記複数の第１の行サブ電極の第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、クレーム２６のシステム。
【0155】
［00175］２８．前記動作は、
前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の列電極のグループの各列サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、クレーム２６のシステム。
前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の列電極のグループの各列サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、クレーム２６のシステム。
【0156】
［00176］２９．前記動作は、
前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の前記グループの各列サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、クレーム２６のシステム。
前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の前記グループの各列サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、クレーム２６のシステム。
【0157】
［00177］３０．前記動作は、
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルして配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、クレーム２６のシステム。
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルして配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、クレーム２６のシステム。
【0158】
［00178］３１．前記動作は、
バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、クレーム２６のシステム。
バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、クレーム２６のシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図22】
【手続補正書】
【提出日】2024-02-15
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
デバイスであって、複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割された複数の第１の列電極（Ｂ）と、複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割された少なくとも１つの第２の列電極（Ｃ）とを含む複数の列電極（Ａ、Ｂ、Ｃ）であって、前記第１の列電極（Ｂ）および前記第２の列電極（Ｃ）は、隣接する列電極であり、前記複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）は、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、及びＣ４）と第１の方向において交互に配置され、前記デバイスの第１のレイヤ（１８００、１８０２）が前記複数の列電極（Ａ、Ｂ、Ｃ）を含む、複数の列電極（Ａ、Ｂ、Ｃ）と、
第２の方向に交互に配置された複数の行電極（ａ、ｂ、ｃ）であって、前記デバイスの第２のレイヤ（１８０２、１８００）が前記複数の行電極（ａ、ｂ、ｃ）を含み、前記第１のレイヤ（１８００、１８０２）および前記第２のレイヤ（１８０２、１８００）が重なり、かつ、前記複数の列電極（Ａ、Ｂ、Ｃ）および前記複数の行電極（ａ、ｂ、ｃ）の構造を通じて、感度の双線形低下（１０００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）が促進される、複数の行電極（ａ、ｂ、ｃ）と、を備えた、デバイス。
【請求項2】
前記複数の行電極（ａ、ｂ、ｃ）は、複数の第１の行サブ電極（ｂ１、ｂ２、ｂ３、ｂ４）に分割された第１の行電極（ｂ）と、複数の第２の行サブ電極（ｃ１、ｃ２、ｃ３、ｃ４）に分割された少なくとも１つの第２の行電極（ｃ）とを含み、前記第１の行電極および前記第２の行電極は、隣接する行電極であり、前記複数の第１の行サブ電極の第１の行サブ電極（ｂ１、ｂ２、ｂ３、ｂ４）は、前記複数の第２の行サブ電極の第２の行サブ電極（ｃ１、ｃ２、ｃ３、ｃ４）と前記第２の方向において交互に配置される、請求項１に記載のデバイス。
【請求項3】
前記構造は、前記第１の列サブ電極および前記第２の列サブ電極の各列幅と、前記複数の行電極の各行サブ電極とに基づいて、感度制御を促進する、請求項１に記載のデバイス。
【請求項4】
前記構造は、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度に基づいて、感度制御を促進する、請求項１に記載のデバイス。
【請求項5】
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極は、バンドルに編成され、かつ、前記バンドル内の各間隔は、ゼロギャップまたは実質的にゼロギャップを含む、請求項４に記載のデバイス。
【請求項6】
前記複数の第１の列サブ電極および前記複数の第２の列サブ電極の各幅は、アクティブ電極列ペアについての第１の幅、および、電極列を補間するための第２の幅を含み、前記第２の幅は、前記第１の幅の半分である、請求項５に記載のデバイス。
【請求項7】
複数の第１の行サブ電極および複数の第２の行サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、請求項５に記載のデバイス。
【請求項8】
間隔は、バンドルされたサブ電極とバンドルされないサブ電極との間の実質的に均等な間隔である、請求項４に記載のデバイス。
【請求項9】
前記サブ電極は、マイクロビアによってレイヤ２上に接続されたパッドのラインを含み、各列は、各行に直交し、かつ、マイクロビアによってレイヤ２上に接続されたトレースのラインを含む、請求項８に記載のデバイス。
【請求項10】
前記第１の方向は、前記第２の方向に直交する、請求項１に記載のデバイス。
【請求項11】
前記デバイスは、１－２－１のパターンを含む、請求項１に記載のデバイス。
【請求項12】
前記デバイスは、１－２－３－２－１のパターンを含む、請求項１に記載のデバイス。
【請求項13】
前記デバイスは、ディスプレイエレメントにおいて集積される、請求項１に記載のデバイス。
【請求項14】
前記デバイスは、感圧抵抗シートに動作可能に接合される、請求項１に記載のデバイス。
【請求項15】
前記デバイスは、容量性圧力デバイスである、請求項１に記載のデバイス。
【請求項16】
前記複数の列電極は、複数の感知ラインを含み、前記複数の行電極は、複数の駆動ラインを含み、前記複数の感知ラインは、前記デバイスの前記第１のレイヤ上に集積され、かつ、前記複数の駆動ラインは、前記デバイスの前記第２のレイヤ上に集積される、請求項１に記載のデバイス。
【請求項17】
前記デバイスは、タッチセンサである、請求項１に記載のデバイス。
【請求項18】
前記デバイスは、指、ポインティングオブジェクト、セレクタデバイス、アクティブスタイラス、および、パッシブスタイラスのうちの１つまたは複数から入力を受けるように構成される、請求項１に記載のデバイス。
【請求項19】
プロセッサを含むシステムによって、複数の列電極（Ａ、Ｂ、Ｃ）のセットの第１の列電極（Ｂ）を複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割し、かつ、前記複数の列電極のセットの少なくとも１つの第２の列電極（Ｃ）を複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割することと、前記システムによって、前記複数の第１の列サブ電極の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）を、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と第１の方向において交互に配置して、第１のレイヤ（１８００、１８０２）をもたらすことと、
前記システムによって、複数の行電極（ａ、ｂ、ｃ）のセットの複数の行電極（ａ、ｂ、ｃ）を第２の方向において交互に配置して、第２のレイヤ（１８０２、１８００）をもたらすことと、
前記システムによって、前記第１のレイヤおよび前記第２のレイヤを直交して重ねることと、
前記システムによって、前記複数の列電極のセットおよび前記複数の行電極のセットの構造を介して、感度の双線形低下（１００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）を促進することと、を含む、方法。
【請求項20】
前記システムによって、複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、前記システムによって、前記複数の第１の行サブ電極における第１の行サブ電極を、前記複数の第２の行サブ電極における第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、請求項１９に記載の方法。
【請求項21】
前記第１の列電極および前記第２の列電極は、隣接する列電極であり、かつ、前記第１の行電極および前記第２の行電極は、隣接する行電極である、請求項２０に記載の方法。
【請求項22】
前記システムによって、前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の行電極の各行サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、請求項１９に記載の方法。
【請求項23】
前記システムによって、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極の各行サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、請求項１９に記載の方法。
【請求項24】
前記システムによって、前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルに配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、請求項２３に記載の方法。
【請求項25】
前記システムによって、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、請求項２３に記載の方法。
【請求項26】
プロセッサと、前記プロセッサによって実行されると、動作の実行を促進する実行可能命令を記憶するメモリと、を備え、前記動作は、
複数の列電極（Ａ、Ｂ、Ｃ）のグループにおける第１の列電極（Ｂ）を複数の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）に分割し、かつ、前記複数の列電極のグループの少なくとも１つの第２の列電極（Ｃ）を複数の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に分割することと、
前記複数の第１の列サブ電極の第１の列サブ電極（Ｂ１、Ｂ２、Ｂ３、Ｂ４）を、前記複数の第２の列サブ電極の第２の列サブ電極（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と第１の方向において交互に配置して、第１のレイヤ（１８００、１８０２）をもたらすことと、
複数の行電極（ａ、ｂ、ｃ）のグループの複数の行電極（ｂ）を第２の方向において交互に配置して、第２のレイヤ（１８０２、１８００）をもたらすことと、
前記第１のレイヤと前記第２のレイヤとを直交して重ねることと、
前記複数の列電極のグループおよび前記複数の行電極のグループの構造を介して、感度の双線形低下（１００２１－１００２４、１００４１－１００４４、１００６１－１００６４、１００８１－１００８４；１２０２１－１２０２４、１２０４１－１２０４４、１２０６１－１２０６４、１２０８１－１２０８４）を促進することと、を含む、システム。
【請求項27】
前記動作は、前記複数の行電極のグループの第１の行電極を複数の第１の行サブ電極に分割し、かつ、前記複数の行電極のグループの少なくとも１つの第２の行電極を複数の第２の行サブ電極に分割することと、
前記複数の第１の行サブ電極の第１の行サブ電極を、前記複数の第２の行サブ電極の第２の行サブ電極と前記第２の方向において交互に配置することと、をさらに含む、請求項２６に記載のシステム。
【請求項28】
前記動作は、前記第１の列サブ電極および前記第２の列サブ電極の各列幅、並びに、前記複数の行電極のグループの各行サブ電極を制御することに基づいて、前記感度を制御することをさらに含む、請求項２６に記載のシステム。
【請求項29】
前記動作は、前記第１の列サブ電極、前記第２の列サブ電極、および、前記複数の行電極のグループの各行サブ電極の密度を制御することに基づいて、前記感度を制御することをさらに含む、請求項２６に記載のシステム。
【請求項30】
前記動作は、前記複数の第１の列サブ電極および前記複数の第２の列サブ電極をバンドルして配置することをさらに含み、前記配置することは、前記バンドル内の各間隔をゼロギャップまたは実質的にゼロギャップとして設定することを含む、請求項２６に記載のシステム。
【請求項31】
前記動作は、バンドルされたサブ電極とバンドルされないサブ電極との間の各間隔を実質的に均等な間隔として設定することをさらに含む、請求項２６に記載のシステム。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【0002】
関連出願の相互参照
［0001］本願は、２０２１年６月１８日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国仮出願第６３／２１２，３９５号、および、２０２１年１１月１２日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国特許出願第１７／５２５，３０１号の優先権の利益を主張し、各出願の全体は、参照により本明細書に明示的に組み込まれる。
［0001］本願は、２０２１年６月１８日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国仮出願第６３／２１２，３９５号、および、２０２１年１１月１２日に出願され、「容量性グリッドタッチセンサのための補完電極パターニング」と題された米国特許出願第１７／５２５，３０１号の優先権の利益を主張し、各出願の全体は、参照により本明細書に明示的に組み込まれる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【0005】
【図14A】［0020］図１４Ａは、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－１を有する低密度補間電極グリッドおよび高密度補間電極グリッドのそれぞれの感度降下（sensitivity fall-offs）の比較を示す図である。
【図14B】［0020］図１４Ｂは、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－１を有する低密度補間電極グリッドおよび高密度補間電極グリッドのそれぞれの感度降下（sensitivity fall-offs）の比較を示す図である。
【図15】［0021］図１５は、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－３－２－１を有する低密度補間電極グリッドを備えた容量性グリッドセンサの非限定的な代替実施形態の一例を示す図である。
【図16】［0022］図１６は、本明細書に記載の１つまたは複数の実施形態による、パターン１－２－３－２－１を有する高密度補間電極グリッドを含む容量性グリッドセンサの非限定的な代替実施形態の一例を示す図である。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【0009】
［0037］開示の実施形態のユースケースとしては、例えば、タッチパッドの精度および応答性、ゲームアプリケーション、スタイラスのインタラクション（例えば、描画、スタイリストのホバー）、および、精度情報（例えば、タッチエリア、タッチの形状、統計）の取得を含むが、これらに限定されない。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【0027】
［0055］このケースにおいて、図７のトレース７００は、図６のトレース６００と比較して、線形性誤差が３７パーセント（３７％）改善される。例えば、図６のトレース６００を生成した既存の容量性タッチセンサの９９パーセンタイル線形性誤差は、０．６５ｍｍである。比較において、図７のトレース７００を生成した開示の実施形態（例えば、容量性グリッド）の９９番目のパーセンタイル線形性誤差は、０．４１ｍｍである。なお、トレース６００および７００は、トレース４００および５００と比較して、より強い効果を有する。より強い効果は、より小さなタッチに起因する。スタイラスのチップのような、より微細なタッチは、さらに顕著な効果をもたらすであろう。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【0062】
［0085］同様に、各補間電極行は、他の補間電極行（アクティブ電極行に電気的に接続されていない）がアクティブ電極行とその電気的に接続された補間電極行との間に挿入されるように配置される。例えば、行ａ４は、補間電極行ｂ１とアクティブ電極行ｂ２／ｂ３との間に挿入され、行ｃ１は、補間電極行ｃ４とアクティブ電極行ｂ２／ｂ３との間に挿入される。他の例において、行ｂ４は、補間電極行ｃ１とアクティブ電極行ｃ２／ｃ３との間に挿入され、ラベル付けされていない行は、補間電極行ｃ４とアクティブ電極行ｃ２／ｃ３との間に挿入される。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【0067】
［0090］アクティブ行／列それぞれの最後のラインは、次のアクティブ行／列の最初のラインの背後に周期的に補間される。円形マーカは、駆動ラインと感知ラインとの間の結合エリアを示す（以下の図１４Ｂも参照）。円形マーカは、タッチに敏感なエリアを示す。例えば、図１２に示されるように、駆動ラインと感知ラインとの間の結合エリアは、感度低下、またはパターン１－２－１、２－４－２、および、１－２－１を作り出す。第１のパターン１－２－１は、最上位行の円形マーカ１２０２１、１２０２２、１２０２
３、および、１２０２４によって示される。駆動ラインと感知ラインとの間には、円形マーカ１２０４１、１２０４２、１２０４３、および、１２０４４の第１の中間行、並びに、円形マーカ１２０６１、１２０６２、１２０６３、および、１２０６４の第２の中間行によって示される２－４－２のパターンを作り出す結合エリアの２つの中間行が存在する。さらに、駆動ラインと感知ラインとの間の別の結合エリアは、円形マーカ１２０８１、１２０８２、１２０８３、および、１２０８４の最下位列によって示される別のパターン１－２－１を作り出す。感度パターンは、トレースをインターリーブすることによって作り出される。ラインの交点は、トレースのパターンの関数として交点のそれぞれにおいて繰り返される感度低下を表す。図１０の感度低下エリアと図１２の感度低下エリアとを比較することにより、高密度補間電極グリッド１２００は、低密度補間電極グリッド１０００よりも２倍量の感度低下エリアを有する。換言すると、高密度補間電極グリッド１２００は、低密度補間電極グリッド１０００と比較して、行と列との間に２倍の数の感知エリアを有する。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【0080】
［00102］以下において論じられる代替実施形態を含む、本明細書において論じられる容量性グリッドセンサは、例えば、タッチパッド、ゲーム、スタイラスの相互作用、様々な目的のためのより正確な情報の取得などを含む複数のユースケースを有する。例えば、タッチパッドは、非常に敏感であり得る（例えば、指の小さな動きは、スクリーン上のカーソルの大きな動きをもたらす）。したがって、タッチパッドの感度に大きな利得がある。よって、本明細書において論じられる容量性グリッドセンサは、より正確で応答性の高いタッチパッドを促進することが可能である。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【0081】
［00103］他の例において、ゲームアプリケーションについて、一般に、マウスはより高いレベルの精度を有するため、様々な機能を制御するためにマウスが使用される。しかしながら、開示の実施形態の実装において、ゲームコントロールにおけるタッチパッドは、例えば、マウスの使用よりも多くの精度、または、より多くの精度を提供することが可能である。さらに、それは、例えば、ホバリングを使用して描画する場合のスタイラスのインタラクションに関連するため、ソフトウェアがタッチの発生する可能性が高いかを示す場合がある。ホバーは、センサの非線形性と同様の理由で不正確である。したがって、本明細書において論じられる容量性グリッドセンサは、その線形応答により、より正確なスタイラスホバーを促進することが可能である。
【国際調査報告】