特表 2024-526228 双方向ＦＥＴペア用のドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-17

(54)【発明の名称】双方向ＦＥＴペア用のドライバ

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240709BHJP

【ＦＩ】

H02M1/08 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023579816

(86)(22)【出願日】2022-06-23

(85)【翻訳文提出日】2024-02-22

(86)【国際出願番号】 US2022034656

(87)【国際公開番号】W WO2023278237

(87)【国際公開日】2023-01-05

(31)【優先権主張番号】63/216,974

(32)【優先日】2021-06-30

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．Ｌｉｎｕｘ

(71)【出願人】

【識別番号】515186323

【氏名又は名称】エンフェーズ エナジー インコーポレイテッド

【氏名又は名称原語表記】Ｅｎｐｈａｓｅ Ｅｎｅｒｇｙ， Ｉｎｃ．

【住所又は居所原語表記】１４２０ Ｎｏｒｔｈ ＭｃＤｏｗｅｌｌ Ｂｏｕｌｅｖａｒｄ， Ｐｅｔａｌｕｍａ， Ｃａｌｉｆｏｒｎｉａ ９４９５４， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】トマシュ・ジェイナスズ・コトゥラ

(72)【発明者】

【氏名】パトリック・エル・チャップマン

(72)【発明者】

【氏名】マーティン・フォルナージュ

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740BA12

5H740BB01

5H740BB05

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK03

(57)【要約】

電力変換器の4象限(4Q)スイッチを駆動するためのシステムが、本明細書で提供され、トランスドライバモジュールと、切替え信号情報と電力の両方を受けるために、それぞれ、第1の絶縁トランスおよび第2の絶縁トランスを介してトランスドライバモジュールに結合された、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールと、第1の双方向スイッチおよび第2の双方向スイッチであって、切替え信号情報に基づいて第1の双方向スイッチおよび第2の双方向スイッチを駆動するために、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールに、かつ互いに結合された、第1の双方向スイッチおよび第2の双方向スイッチとを備える。

【特許請求の範囲】

【請求項1】

電力変換器の4象限(4Q)スイッチを駆動するためのシステムであって、
トランスドライバモジュールと、
切替え信号情報と電力の両方を受けるために、それぞれ、第1の絶縁トランスおよび第2の絶縁トランスを介して、前記トランスドライバモジュールに結合された第1のゲートドライバモジュールおよび第2のゲートドライバモジュールと、
第1の双方向スイッチおよび第2の双方向スイッチであって、前記切替え信号情報に基づいて前記第1の双方向スイッチおよび前記第2の双方向スイッチを駆動するために、前記第1のゲートドライバモジュールおよび前記第2のゲートドライバモジュールに、かつ互いに結合された、第1の双方向スイッチおよび第2の双方向スイッチと
を備えるシステム。

【請求項2】

前記第1の双方向スイッチおよび前記第2の双方向スイッチの各々がペアFETスイッチを備える、請求項1に記載のシステム。

【請求項3】

前記トランスドライバモジュールが、対応するキャパシタを介して前記第1の絶縁トランスおよび前記第2の絶縁トランスの各々の1次巻線に結合される、請求項1に記載のシステム。

【請求項4】

前記トランスドライバモジュールが、4つの入力端子、4つの出力端子、前記トランスドライバモジュールの入力側における入力電圧端子、および前記トランスドライバモジュールの出力側における接地端子を備える、請求項1に記載のシステム。

【請求項5】

前記4つの入力端子が、複数の論理ANDゲート、論理NOTゲート、およびバッファゲートを介して前記4つの出力端子に結合され、前記4つの入力端子の各々が、抵抗器を介して前記接地端子に結合される、請求項4に記載のシステム。

【請求項6】

前記入力電圧端子が、前記バッファゲートの各々に結合され、前記トランスドライバモジュールの動作を開始するための入力電圧を受ける、請求項1から5のいずれか一項に記載のシステム。

【請求項7】

前記4つの入力端子が、所望のスイッチング状態に対応する信号を受信および結合するためのコントローラに結合される、請求項1から5のいずれか一項に記載のシステム。

【請求項8】

前記4つの出力端子が、前記第1の絶縁トランスおよび前記第2の絶縁トランスを駆動するために前記第1の絶縁トランスおよび前記第2の絶縁トランスに結合される、請求項1から5のいずれか一項に記載のシステム。

【請求項9】

前記第1のゲートドライバモジュールおよび前記第2のゲートドライバモジュールが、それぞれ、前記第1の双方向スイッチおよび前記第2の双方向スイッチのFETスイッチペアを駆動するための信号を提供するために前記FETスイッチペアのゲート端子に結合される、請求項1に記載のシステム。

【請求項10】

前記第1のゲートドライバモジュールおよび前記第2のゲートドライバモジュールの各々が、FET状態コントローラモジュール、2つのFETドライバモジュール、および2つの比較器モジュールを備える、請求項9に記載のシステム。

【請求項11】

各FET状態コントローラモジュールが、所望のAC出力波形を作り出すように、前記対応するFETスイッチペアを制御するための信号を生成する、請求項1から5または10のいずれか一項に記載のシステム。

【請求項12】

各FET状態コントローラモジュールが、前記FETドライバモジュールに制御信号を提供するための対応するFETドライバモジュールに結合され、前記FET状態コントローラの各々から受信される前記制御信号に基づいて、前記対応するFETドライバモジュールが、前記対応するFETスイッチペアを駆動するためのゲート駆動信号を生成する、請求項1から5または10のいずれか一項に記載のシステム。

【請求項13】

前記比較器モジュールが、対応するドレイン電圧センサから入力信号を受信し、受信された信号に基づいて、前記FETスイッチペアの対応するFETドレイン電圧を決定し、決定されたFETドレイン電圧が、前記FET状態コントローラに結合され、スイッチングサイクル中に前記FETスイッチペアのうちのどれをオンに保持すべきかを決定するために使用される、請求項1から5または10のいずれか一項に記載のシステム。

【請求項14】

それぞれ、前記第1の双方向スイッチおよび前記第2の双方向スイッチのドレイン電圧を感知し、スイッチングシグナリングを決定するために前記第1の双方向スイッチおよび前記第2の双方向スイッチの感知されたドレイン電圧を前記ゲートドライバモジュールに結合するために、それぞれ、前記第1の双方向スイッチおよび前記第2の双方向スイッチに結合された第1のドレイン電圧センサおよび第2のドレイン電圧センサをさらに備える、請求項1から5または10のいずれか一項に記載のシステム。

【請求項15】

電力変換器であって、
トランスによって分離された低電圧側および高電圧側と、
コントローラを介して前記低電圧側に、かつ前記高電圧側に接続された、絶縁型ゲートドライバシステムとを備え、前記絶縁型ゲートドライバシステムが、
前記コントローラに接続するトランスドライバモジュールと、
前記高電圧側においてサイクロコンバータに接続され、切替え信号情報と電力の両方を受けるために、それぞれ、第1の絶縁トランスおよび第2の絶縁トランスを介して前記トランスドライバモジュールに結合された、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールと、
第1の双方向スイッチおよび第2の双方向スイッチであって、前記切替え信号情報に基づいて前記第1の双方向スイッチおよび前記第2の双方向スイッチを駆動するために、前記第1のゲートドライバモジュールおよび前記第2のゲートドライバモジュールに、かつ互いに結合された、第1の双方向スイッチおよび第2の双方向スイッチとを備える、
電力変換器。

【請求項16】

単相双方向DC-AC変換器である、請求項15に記載の電力変換器。

【請求項17】

前記第1の双方向スイッチおよび前記第2の双方向スイッチの各々がペアFETスイッチを備える、請求項15に記載の電力変換器。

【請求項18】

前記トランスドライバモジュールが、対応するキャパシタを介して前記第1の絶縁トランスおよび前記第2の絶縁トランスの各々の1次巻線に結合される、請求項15に記載の電力変換器。

【請求項19】

前記トランスドライバモジュールが、4つの入力端子、4つの出力端子、前記トランスドライバモジュールの入力側における入力電圧端子、および前記トランスドライバモジュールの出力側における接地端子を備える、請求項15から18のいずれか一項に記載の電力変換器。

【請求項20】

電力変換器を制御するための方法であって、
切替え信号情報をトランスドライバモジュールにおいて受信するステップと、
第1の絶縁トランスまたは第2の絶縁トランスのうちの少なくとも一方を介して、対応する第1のゲートドライバモジュールまたは第2のゲートドライバモジュールへ前記切替え信号情報信号を送信するステップと、
対応する第1のFETスイッチまたは第2のFETスイッチのドレイン電圧を表すドレイン電圧信号を前記第1のゲートドライバモジュールまたは前記第2のゲートドライバモジュールにおいて受信するステップと、
前記切替え信号情報および前記ドレイン電圧信号に基づいて、各スイッチングサイクル中に前記第1のFETスイッチまたは前記第2のFETスイッチのうちの少なくとも一方を制御するステップと
を含む方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、概して、ゲートドライバに関し、より詳細には、電界効果トランジスタ(FET)を備える双方向スイッチを駆動するための絶縁型ゲートドライバシステムに関する。

【背景技術】

【0002】

ゲートドライバは、低電力入力を受け入れ、かつパワー金属酸化物半導体電界効果トランジスタ(MOSFET)などのパワートランジスタのための適切な高電流ゲート駆動をもたらす電力増幅器である。絶縁型ゲートドライバは、しばしば、多くのシステムアーキテクチャにおいて安全およびロバストネスのために必要とされる、電気的絶縁ならびに強力なゲート駆動能力を提供する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

電力変換器などのいくつかのデバイスでは、ゲートドライバによって駆動されるスイッチングデバイスがデバイスの高電圧側に存在してよく、デバイスの低電圧側に制御エレクトロニクスがある。そのようなトポロジーでは、ゲートドライバのための電力が高電圧側から導出されてよいが、これらの技法は、初期スイッチアクティブ化の前に(すなわち、デバイススタートアップ中に)電力を取り入れる課題、および厳しい電圧過渡応答などの問題を生じやすい。さらに、高電圧側において電力を取り入れる際に使用される回路構成要素が、スイッチ動作中のエネルギー損失の一因となることがある。

【0004】

したがって、改善された絶縁型ゲートドライバシステムに対して当技術分野におけるニーズがある。

【課題を解決するための手段】

【0005】

本開示の少なくともいくつかの態様によれば、電力変換器の4象限(4Q:four-quadrant)スイッチを駆動するためのシステムは、トランスドライバモジュールと、切替え信号情報と電力の両方を受けるために、それぞれ、第1の絶縁トランスおよび第2の絶縁トランスを介してトランスドライバモジュールに結合された、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールと、第1の双方向スイッチおよび第2の双方向スイッチであって、切替え信号情報に基づいて第1の双方向スイッチおよび第2の双方向スイッチを駆動するために、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールに、かつ互いに結合された、第1の双方向スイッチおよび第2の双方向スイッチとを備える。

【0006】

本開示の少なくともいくつかの態様によれば、電力変換器は、トランスによって分離された低電圧側および高電圧側と、コントローラを介して低電圧側に、かつ高電圧側に接続された、絶縁型ゲートドライバシステムとを備え、絶縁型ゲートドライバシステムは、コントローラに接続するトランスドライバモジュールと、高電圧側においてサイクロコンバータに接続され、切替え信号情報と電力の両方を受けるために、それぞれ、第1の絶縁トランスおよび第2の絶縁トランスを介してトランスドライバモジュールに結合された、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールと、第1の双方向スイッチおよび第2の双方向スイッチであって、切替え信号情報に基づいて第1の双方向スイッチおよび第2の双方向スイッチを駆動するために、第1のゲートドライバモジュールおよび第2のゲートドライバモジュールに、かつ互いに結合された、第1の双方向スイッチおよび第2の双方向スイッチとを備える。

【0007】

本開示の少なくともいくつかの態様によれば、電力変換器を制御するための方法は、切替え信号情報をトランスドライバモジュールにおいて受信するステップと、第1の絶縁トランスまたは第2の絶縁トランスのうちの少なくとも一方を介して、対応する第1のゲートドライバモジュールまたは第2のゲートドライバモジュールへ切替え信号情報信号を送信するステップと、対応する第1のFETスイッチまたは第2のFETスイッチのドレイン電圧を表すドレイン電圧信号を第1のゲートドライバモジュールまたは第2のゲートドライバモジュールにおいて受信するステップと、切替え信号情報およびドレイン電圧信号に基づいて、各スイッチングサイクル中に第1のFETスイッチまたは第2のFETスイッチのうちの少なくとも一方を制御するステップとを含む。

【0008】

本開示のこれらおよび他の特徴および利点は、全体にわたって同様の参照番号が同様の部分を指す添付図面と一緒に、本開示の以下の発明を実施するための形態の検討から諒解され得る。

【0009】

本開示の上記に記載した特徴が詳細に理解され得るように、上記で手短に要約された本開示のより詳細な説明が、そのうちのいくつかが添付図面に示される実施形態への参照によって行われ得る。ただし、本開示は他の等しく効果的な実施形態に通じることがあるので、添付図面が、本開示の典型的な実施形態しか例示せず、したがって、その範囲の限定と見なされるべきでないことに、留意されたい。

【図面の簡単な説明】

【0010】

【図1】本開示の実施形態による電力変換器のブロック図である。

【図2】本開示の実施形態によるトランスドライバモジュールのブロック図である。

【図3】本開示の実施形態によるゲートドライバモジュールのブロック図である。

【図4】本開示の実施形態によるFETゲート信号再構成の視覚的な例示を示す図である。

【図5】本開示の実施形態による、ゲートドライバモジュール内での高レベルステートマシン相互作用を示すブロック図である。

【図6】本開示の実施形態による、ステートマシンの動作状態および状態遷移条件を示す状態図である。

【図7】本開示の実施形態によるタイミング図である。

【図8】本開示の実施形態による、放電信号の生成を制御するステートマシンの動作状態および状態遷移条件を示す状態図である。

【図9】4つの異なるスイッチング周波数の予想されるタイミングを示す図である。

【図10】本開示の1つまたは複数の実施形態による、分散型電源(DG:distributed generation)用のシステムのブロック図である。

【図11】本開示の1つまたは複数の実施形態による、電力変換器を制御するための方法のフローチャートである。

【発明を実施するための形態】

【0011】

本開示の実施形態は、概して、4象限(4Q)スイッチとして構成された電界効果トランジスタ(FET)スイッチペアを駆動するための絶縁型ゲートドライバシステムに関する。絶縁型ゲートドライバシステムは、単一のアイソレータが、MOSFETなどの2つのFETを駆動し、測定遅延および処理遅延をなくすために局所的なFET電圧感知(現在のFET極性)を利用することを可能にする。絶縁型ゲートドライバシステムは、絶縁障壁を介して信号と電力の両方を送信させることを可能にし、絶縁障壁は、様々な実施形態では、コストが低く信頼性が高いパルストランスによって設けられる。

【0012】

1つまたは複数の実施形態では、単相サイクロコンバータの各レッグの中で2つのFETスイッチが背中合わせに結合され、そのような実施形態では、AC幹線サイクルのうちの前半のほとんどすべてにわたって各サイクロコンバータレッグの中のFETのうちの一方が継続的にONであり、AC幹線サイクルの後半のほとんどすべてにわたって他方のFETが継続的にONである。FETの各々におけるドレイン電圧を感知することによって、絶縁型ゲートドライバシステムは、各AC幹線サイクルのほぼすべてにわたって各4Qスイッチの中のどのFETがONにとどまるべきであるのかを決定することができる。したがって、絶縁型ゲートドライバシステムは、1つのゲート信号(すなわち、4Qスイッチの中の非継続的にアクティブ化されるFETのゲート信号)のみを使用して「幹線サイクルのほぼ半分にわたって継続的にON」という機能を再現することができる。再現されたゲート信号は50%のデューティサイクルを有し、絶縁型ゲートドライバシステムが、絶縁をもたらすためにゲート駆動トランスを使用すること、ならびに電力とゲートシグナリングの両方を転送することを可能にする。したがって、絶縁型ゲートドライバシステムは、サイクロコンバータレッグごとに、絶縁された単一のチャネルしか必要としない。

【0013】

追加として、絶縁型ゲートドライバシステムは、所望のゲート信号、および双方向スイッチを形成する単方向スイッチのペアにわたる電圧を検出し、検出された情報を使用して、絶縁型ゲートドライバシステムは、ペアの中のどの単方向スイッチをアクティブ化すべきかを識別することができる。

【0014】

1つまたは複数の実施形態では、絶縁型ゲートドライバシステムは、4チャネルドライバモジュール、パルストランスゲートドライバ、およびゲートドライバモジュールを備え、ここで、4チャネルドライバモジュールおよびゲートドライバモジュールは、特定用途向け集積回路(ASIC)として実装されてよい。

【0015】

図1は、本開示の実施形態による電力変換器100のブロック図である。電力変換器100(「変換器100」)は、トランス124によって分離された低電圧側102および高電圧側104を備える単相双方向DC-AC共振変換器である。電力変換器100は、以下で詳細に説明するように、変換器100を動作可能に制御するためのコントローラ140および絶縁型ゲートドライバシステム162をさらに備える。

【0016】

低電圧側102は、入力ブリッジ120とトランス124の1次巻線との間に結合された共振回路122を備える。入力ブリッジ120は、Hブリッジ(フルブリッジまたはハーフブリッジ)として構成された複数のスイッチ(たとえば、MOSFET)を備え、1つまたは複数の再生可能エネルギー源(たとえば、光起電性(PV:photovoltaic)モジュール、風力発電所、水力発電システムなど)、バッテリー、燃料電池、または任意の好適なDC電力源などのDC電圧源からDC入力を受ける。

【0017】

共振回路122は、インダクタ132と直列に結合されたキャパシタ130を備えるが、他の実施形態では、共振回路122は、異なるタイプの共振回路であってよく、かつ/または電力変換器100内で異なるトポロジーをなして結合されてよい(たとえば、入力ブリッジ120の両端間に並列共振回路が結合される)。いくつかの実施形態では、キャパシタ130は、低電圧側に示す位置から高電圧側に移動されてよく、キャパシタ106-1および106-2を置き換えてよい。共振回路122からの高周波出力信号が、トランス124の1次巻線に結合される。

【0018】

高電圧側104は、4象限(4Q)完全双方向スイッチ128-1および128-2(4Qスイッチ128と総称される)を備えるサイクロコンバータ160の両端間に結合されたトランス124の2次巻線を備える。4Qスイッチ128-1および128-2は、それぞれ、第1および第2のレッグAおよびBを形成するために、それぞれ、キャパシタ106-1および106-2に結合される。第1および第2のレッグAおよびBは、4Qスイッチ128-1とキャパシタ106-1との間に結合された第1のAC出力端子160-1および4Qスイッチ128-2とキャパシタ106-2との間に結合された第2のAC出力端子160-2と並列に結合される。図1に示すように、高電圧側104は、ハーフブリッジサイクロコンバータを備え、いくつかの他の実施形態では、ハーフブリッジサイクロコンバータの代わりにフルブリッジサイクロコンバータが使用されてよい。そのような実施形態では、キャパシタ106-1および106-2は、4Qスイッチ128などの4象限完全双方向スイッチによって置き換えられる。

【0019】

4Qスイッチ128-1および128-2は各々、2ソース接続型の金属酸化物半導体電界効果トランジスタ(MOSFET)スイッチを備える完全制御型4象限スイッチであるが、代替実施形態では、異なるタイプの電界効果トランジスタ(FET)および/または4Qスイッチ構成が使用されてよい。

【0020】

4Qスイッチ128-1は、スイッチ108₁-2に背中合わせに結合されたスイッチ108₁-1(FET)を備える(たとえば、FETスイッチペア)。スイッチ108₁-1は、そのドレイン端子を介してトランス124の2次巻線の第1の端子に結合され、そのソース端子は、スイッチ108₁-2のソース端子に結合される。スイッチ108₁-2のドレイン端子は、キャパシタ106-1の第1の端子と第1のAC出力端子160-1の両方に結合される。キャパシタ106-1の第2の端子は、トランス124の第2の端子に結合される。

【0021】

4Qスイッチ128-1と同様に、4Qスイッチ128-2は、スイッチ108₂-2に背中合わせに結合されたスイッチ108₂-1(FET)を備える(たとえば、FETスイッチペア)。スイッチ108₂-1は、そのドレイン端子を介してトランス124の2次巻線の第1の端子に結合され、そのソース端子は、スイッチ108₂-2のソース端子に結合される。スイッチ108₂-2のドレイン端子は、キャパシタ106-2の第1の端子と第2のAC出力端子160-2の両方に結合される。キャパシタ106-2の第2の端子は、トランス124の2次巻線の第2の端子に結合される。

【0022】

ドレイン電圧センサ150と総称されるドレイン電圧センサ150₁-1、150₁-2、150₂-1、および150₂-2が、それぞれ、スイッチ108₁-1、108₂-1、108₂-1、および108₂-2の両端間に結合される。ドレイン電圧センサ150₁-2に対して示すように、各ドレイン電圧センサ150は、対応するFETスイッチ108のドレイン端子とソース端子とにわたって接続される容量性分割器を形成するために、直列に結合されたキャパシタC1およびC2を備える。ドレイン電圧センサ150は、対応するFETスイッチ108のドレインソース電圧VDSで乗算された容量性分割器の比に等しい電圧を、以下でさらに説明するように、スイッチングシグナリングを決定する際に使用されるFETドレイン電圧を監視するためのゲートドライバモジュール148に結合する。いくつかの実施形態では、キャパシタC1およびC2は、それぞれ、560pFおよび10pF程度であってよい。

【0023】

絶縁型ゲートドライバシステム162は、スイッチを動作可能に制御するために、4Qスイッチ128-1および128-2に(すなわち、FETスイッチペア、たとえば、スイッチ108₁-1、108₁-2、108₂-1、および108₂-2のゲート端子に)さらに結合される。絶縁型ゲートドライバシステム162は、トランスドライバモジュール144、絶縁トランス146-1および146-2(絶縁トランス146と総称される)、ならびにゲートドライバモジュール148-1および148-2(ゲートドライバモジュール148と総称される)を備える。トランスドライバモジュール144は、キャパシタ152-1を介して絶縁トランス146-1(たとえば、パルストランス)の1次巻線に、かつキャパシタ152-2(たとえば、対応するキャパシタ)を介して第2の絶縁トランス146-2(たとえば、パルストランス)の1次巻線に結合される。いくつかの実施形態では、キャパシタ152-1および152-2は200nF程度である。絶縁トランス146-1および第2の絶縁トランス146-2の2次巻線は、それぞれ、ゲートドライバモジュール148-1および148-2に結合される。ゲートドライバモジュール148-1は、スイッチ108₁-1および108₁-2(スイッチ108₁-1/108₁-2と呼ばれることがある)のゲート、ならびにドレイン電圧センサ150-1および150-2に結合され、ゲートドライバモジュール148-2は、スイッチ108₂-1および108₂-2(スイッチ108₂-1/108₂-2と呼ばれることがある)のゲート、ならびにドレイン電圧センサ150-1および150-2に結合される。

【0024】

本開示の実施形態によれば、絶縁型ゲートドライバシステム162およびドレイン電圧センサ150は、本明細書で説明するように、単一のアイソレータが2つのFETスイッチ108(すなわち、サイクロコンバータレッグごとに1つのアイソレータ)を駆動するようにFETスイッチ108を駆動するための絶縁型ゲートドライバシステムを形成する。

【0025】

コントローラ140は、入力ブリッジ120および絶縁型ゲートドライバシステム162に結合され、メモリ186およびサポート回路184(すなわち、キャッシュ、電源、クロック回路、バス、入力/出力(I/O)回路などの、中央処理ユニット(CPU)182の機能性を促進するために使用される、よく知られている回路)の各々に結合された(従来より利用可能な1つまたは複数のマイクロプロセッサまたはマイクロコントローラを備えてよい)少なくとも1つのCPU182を備える。コントローラ140は、特定のソフトウェアを実行すると、本開示の様々な実施形態を実行するための特定目的のコンピュータになる、汎用コンピュータを使用して実装されてよい。1つまたは複数の実施形態では、CPU182は、実行されると、本明細書で説明するコントローラ機能性を提供する、コントローラファームウェアを記憶するための内部メモリを備えるマイクロコントローラであってよい。いくつかの実施形態では、コントローラ140は、追加または代替として、本明細書で説明する機能のうちの1つまたは複数を実行するための1つまたは複数の特定用途向け集積回路(ASIC)を備えてよい。

【0026】

メインメモリと呼ばれることがあるメモリ186は、ランダムアクセスメモリ、読取り専用メモリ、リムーバルディスクメモリ、フラッシュメモリ、およびこれらのタイプのメモリの様々な組合せを備えてよく、部分的にはキャッシュメモリまたはバッファメモリとして使用されてよい。メモリ186は、概して、マイクロコントローラおよび/またはマイクロプロセッサ向けのいくつかの利用可能なオペレーティングシステム(たとえば、LINUX、リアルタイムオペレーティングシステム(RTOS)など)のうちの1つなどの、オペレーティングシステム(OS)188を記憶する。メモリ186は、CPU182によって実行および/または使用されてよい、非一時的プロセッサ実行可能命令および/またはデータをさらに記憶する。これらのプロセッサ実行可能命令は、ファームウェア、ソフトウェアなどを、またはそれらのいくつかの組合せを備えてよい。

【0027】

電力変換器100は、様々な点における電圧値および/または電流値を測定し、変換器制御を決定するために測定値をコントローラ140に提供する、1つまたは複数の追加構成要素(図示せず)を備えてよい。たとえば、電力変換器100は、入力ブリッジ120に結合されたDC電流および/または電圧サンプラ、第1のAC出力端子160-1および第2のAC出力端子160-2に結合されたACライン電圧サンプラなどを備えてよい。

【0028】

メモリ186は、入力ブリッジ120を駆動するためのブリッジ制御モジュール190、ならびに4Qスイッチ128-1および128-2の所望のスイッチング状態を達成するために、適切な信号を決定し絶縁型ゲートドライバシステム162に結合するためのサイクロコンバータ制御モジュール192などの、様々な形態のアプリケーションソフトウェアを記憶する。メモリ186は、追加として、電力変換器100を制御することに関係する様々なデータを記憶するためのデータベース194を記憶する。様々な実施形態では、ブリッジ制御モジュール190、サイクロコンバータ制御モジュール192、およびデータベース194、またはそれらの部分は、ソフトウェア、ファームウェア、ハードウェア、またはそれらの組合せで実装されてよい。

【0029】

図2は、本開示の実施形態によるトランスドライバモジュール144のブロック図である。上記で説明したように、トランスドライバモジュール144は、絶縁トランス146-1および146-2を駆動するために絶縁トランス146-1および146-2の1次巻線に結合される。

【0030】

トランスドライバモジュール144は、入力端子IN_1、EN_1、IN_2、およびEN_2、ならびに出力端子OUT1_H、OUT1_L、OUT2_H、およびOUT2_Lを備える。追加として、トランスドライバモジュール144は、入力電圧端子VCCおよび接地端子GNDを備える。

【0031】

入力端子IN_1、EN_1、IN_2、およびEN_2(たとえば、入力側における4つの入力端子)は、サイクロコンバータ制御モジュール192によって決定されるような信号を受信するためにコントローラ140に結合される。入力端子IN_1、EN_1、IN_2、およびEN_2は、図2に示すように複数の論理ANDゲート、論理NOTゲート、およびバッファゲートを介して、トランスドライバモジュール出力端子OUT1_H、OUT1_L、OUT2_H、およびOUT2_L(たとえば、出力側における4つの出力端子)にさらに結合される。入力端子IN_1、EN_1、IN_2、およびEN_2の各々は、抵抗器(たとえば、100キロオーム)を介して接地端子GNDにさらに結合される。

【0032】

入力電圧端子VCCは、バッファの各々に結合され、好適な入力電圧、たとえば、3.3Vを受け、その印加時にトランスドライバモジュール144が動作を開始する。

【0033】

出力端子OUT1_H/OUT1_LおよびOUT2_H/OUT2_Lは、トランスを駆動するために、それぞれ、絶縁トランス146-1および146-2に結合される。

【0034】

図3は、本開示の実施形態によるゲートドライバモジュール148のブロック図である。上記で説明したように、ゲートドライバモジュール148-1および148-2は、それぞれ、スイッチ108₁-1/108₁-2および108₂-1/108₂-2のゲート端子、ならびにドレイン電圧センサ150に結合され、FETスイッチ108を駆動するための信号を提供する。

【0035】

ゲートドライバモジュール148は、FET状態コントローラモジュール302、2つのFETドライバモジュール304-1および304-2、ならびに2つの比較器モジュール306-1および306-2を備える。ゲートドライバモジュール148は、追加として、テストモードモジュール、クロック回路(たとえば、RC発振器モジュール)、電力を調整しゲートドライバモジュール148の構成要素(たとえば、低ドロップアウト調整器(LDO)、パワーオンリセット(POR)モジュールなど)に配電するための電力および電圧モジュール、様々なメモリ(たとえば、ワンタイムプログラマブル(OTP)構成要素)、安全モジュール(たとえば、熱シャットダウンモジュール)などの、様々なサポート回路またはモジュールを備えてよい。

【0036】

FET状態コントローラモジュール302は、所望のAC出力波形を作り出すように、対応するFETスイッチペア(たとえば、FETスイッチ108-1および108-2)を制御するための信号を生成する。FET状態コントローラモジュール302は、FETドライバモジュール304-1および304-2の各々に結合され、それぞれのFETドライバモジュール304-1およびFETドライバモジュール304-2に制御信号を提供する。FET状態コントローラモジュール302から受信された信号に基づいて、FETドライバモジュール304-1および304-2は、対応するFETスイッチペア(たとえば、FETスイッチ108-1および108-2)を駆動するためのゲート駆動信号を生成する。

【0037】

比較器モジュール306-1および306-2は、それぞれ、ドレイン電圧センサ150-1およびドレイン電圧センサ150-2から入力信号を受信し、受信された信号に基づいて、対応するFETドレイン電圧を決定する。決定されたドレイン電圧値は、FET状態コントローラモジュール302に結合される。所望のゲート信号(すなわち、FET状態コントローラへの「GATE」入力信号)およびFETスイッチ108-1/108-2にわたる電圧に基づいて、FET状態コントローラモジュール302は、各スイッチングサイクル中にFETスイッチ108-1/108-2の中のどのスイッチをONに保持すべきかを決定する。ドレイン電圧センサ150-1およびドレイン電圧センサ150-2の感知キャパシタC1およびC2におけるDC蓄積の可能性をなくすために、比較器モジュール306-1および306-2は各々、図5～図8に関して以下で詳細に説明するように、たとえば、ZVSの終わりにおけるクロック期間にわたって、FET状態コントローラモジュール302から放電信号を受信する。FET状態コントローラモジュール302から比較器306への放電信号がハイであるとき、ドレイン電圧センサ150からの比較器306入力が接地にプルダウンされ、さもなければ、放電信号がローであるとき、比較器306は監視されるFETのドレイン電圧に追従する。

【0038】

図4は、本開示の実施形態によるFETゲート信号再構成の視覚的な例示を示す。図示の例示的な例示では、波形L1_TおよびL1_Bは、それぞれ、スイッチ108₁-1および108₁-2(すなわち、4Qスイッチ128-1)に結合されたゲート信号に対応し、波形L2_TおよびL2_Bは、それぞれ、スイッチ108₂-1および108₂-2(すなわち、4Qスイッチ128-2)のためのゲート信号に対応する。

【0039】

図4に示すように、幹線電圧の半サイクルごとに、各4Qスイッチ128の中のFETスイッチ108のうちの一方は、その幹線半サイクルのほぼすべてにわたってONであり、幹線電圧の次の半サイクルにわたって、各4Qスイッチ128の中の他方のFETスイッチ108は、その幹線半サイクルのほぼすべてにわたってONである。図4に示す実施形態では、(ゲート信号L1_Tに対応する)128-1の中のスイッチ108₁-1は、幹線サイクルのほとんど半分にわたって継続的にONであり、(ゲート信号L1_Bに対応する)128-1の中のスイッチ108₁-2は、幹線電圧サイクルの後半のほとんど全体にわたって継続的にONである。FETゲートがOFFにされた後にドレイン電圧を感知することによって、すなわち、ドレイン電圧が0の近くにとどまるかまたは急速に増大する場合、次のゲートがハイになるまでFETスイッチ108-1/108-2の中のどのFETスイッチがONにとどまるべきであるかを、ゲートドライバモジュール148が決定することが可能である。このようにして、「幹線サイクルのほとんど半分にわたって継続的にON」という機能は、1つのFETゲート信号(すなわち、4Qスイッチ128の中の交互に並ぶFETスイッチ用のゲート信号)のみを用いて再現される。

【0040】

さらに、再現されたゲート信号が50%のデューティサイクルを有するので、絶縁トランス146は、絶縁をもたらすことができ、また電力とゲート信号情報(切替え信号情報)の両方を転送することができるが、他の実施形態では、デューティサイクルは50%以外であってよい。

【0041】

図5は、本開示の実施形態による、ゲートドライバモジュール148内での高レベルステートマシン相互作用を示すステートマシン相互作用図500である。ステートマシン相互作用図500は、4Qスイッチ128のFETスイッチ108-1を駆動するステートマシン504-1と4Qスイッチ128の中のFETスイッチ108-2を駆動するステートマシン504-2との間の相互接続を示す。ステートマシン504-1および504-2は、FET状態コントローラモジュール302の一部である。

【0042】

ゲート信号520は、絶縁トランス146を介してトランスドライバモジュール144からFET状態コントローラモジュール302によって受信され、ステートマシン504-1および504-2の各々に結合される。

【0043】

ステートマシン504-1は、ドレイン電圧センサ150-2(すなわち、ステートマシン504-2によって駆動されているスイッチのドレイン電圧センサ)の容量性分割器C1/C2に結合され、FETスイッチ108-2のドレイン電圧を示す信号「other-drain」522-1を受信する。ステートマシン504-1は、ステートマシン504-2によって駆動されているFETスイッチ(すなわち、FETスイッチ108-2)のクランピング状態を示す信号「other-clamp」524-1をステートマシン504-2からさらに受信する。FETスイッチ108-1と108-2の両方が決して同時にクランプされた状態にないことを保証するために、ステートマシン504-2は、FETスイッチ108-2のクランピング状態、すなわち、ステートマシン504-1によって駆動されていないFETスイッチのクランピング状態を、ステートマシン504-1に通知するために、信号other-clamp524-1をステートマシン504-1に結合する。

【0044】

受信された信号に基づいて、ステートマシン504-1は、ゲート信号520と一緒に論理ORゲート506-1に結合されるクランプ信号508-1を生成し、ORゲート506-1からの出力は、FETスイッチ108-1のゲートに結合される。

【0045】

感知キャパシタにおいてDC電圧蓄積がないことを保証するために、ドレイン電圧センサ150-2のキャパシタC1の両端間に放電スイッチ526-1(たとえば、FET)が結合される。ステートマシン504-1は、放電信号510-1を生成し、放電信号510-1を放電スイッチ526-1のゲートに結合する。放電スイッチをアクティブ化することは、感知キャパシタが放電することを可能にし、感知キャパシタにおいてDC電圧蓄積がないことを保証し、通常の動作条件の下では、放電スイッチ526-1がオンにされると感知キャパシタにわたる電圧は0になると予想される。

【0046】

ステートマシン504-1と同様に、ステートマシン504-2は、ドレイン電圧センサ150-1(すなわち、ステートマシン504-1によって駆動されているスイッチのドレイン電圧センサ)の容量性分割器C3/C4に結合され、FETスイッチ108-1のドレイン電圧を示す信号「other-drain」522-2を受信する。ステートマシン504-2は、ステートマシン504-1によって駆動されているFETスイッチ(すなわち、FETスイッチ108-1)のクランピング状態を示す信号「other-clamp」524-2を、ステートマシン504-1からさらに受信する。FETスイッチ108-1と108-2の両方が決して同時にクランプされた状態にないことを保証するために、ステートマシン504-1は、FETスイッチ108-1のクランピング状態、すなわち、ステートマシン504-2によって駆動されていないFETスイッチのクランピング状態を、ステートマシン504-2に通知するために、信号other-clamp524-2をステートマシン504-2に結合する。

【0047】

受信された信号に基づいて、ステートマシン504-2は、ゲート信号520と一緒に論理ORゲート506-2に結合されるクランプ信号508-2を生成し、ORゲート506-2からの出力は、FETスイッチ108-2のゲートに結合される。

【0048】

感知キャパシタにおいてDC電圧蓄積がないことを保証するために、ドレイン電圧センサ150-1のキャパシタC3の両端間に放電スイッチ526-2(たとえば、FET)が結合される。ステートマシン504-2は、放電信号510-2を生成し、放電信号510-2を放電スイッチ526-2のゲートに結合する。放電スイッチをアクティブ化することは、感知キャパシタが放電することを可能にし、感知キャパシタにおいてDC電圧蓄積がないことを保証し、通常の動作条件の下では、放電スイッチ526-2がオンにされると感知キャパシタにわたる電圧は0になると予想される。

【0049】

様々な実施形態では、クランプ信号508-1およびクランプ信号508-2は、図6に示した状態図600に例示されるように生成される。様々な実施形態では、放電信号510-1/510-2は、図8の状態図800によって例示されるように生成される。

【0050】

図6は、本開示の実施形態による、ステートマシン504の動作状態および状態遷移条件を示す状態図600である。

【0051】

動作中、クランプ信号508が、概して、ほとんど完全な半幹線サイクルにわたって持続するように、ステートマシン504は、いかなる電圧も遮断しないFETスイッチ108(本明細書で「クランピングFET」と呼ばれることもある)に対してクランプ信号508(たとえば、ゲート上のクランプ信号)を生成する。クランプ信号508がハイであるために、(最小値および最大値によって制限された)指定された時間窓内にZVS電圧が存在する必要がある。規定されたタイムアウトの後、クランプ信号508は終了される。追加として、各ステートマシン504から他方への結合によって、FETスイッチ108-1および108-2の両方のゲートが同時にクランピング状態となることを防止する、インターロックメカニズムが提供される。ゲート信号520がローであるとき、両方のゲート駆動出力がハイになることが禁止される。

【0052】

状態図600における状態遷移を決定する際に利用される様々な信号は、図5に関して上記で説明した信号に対応し、詳細には、「gate」がゲート信号520に対応し、「other_drain」が信号522に対応し、「other_clamp」が信号524に対応し、「clamp」が信号508に対応する。

【0053】

さらに、状態図600の中のMIN_PERIOD、MIN_ZVS_TIME、およびTIME_OUTは、図7に関して以下で説明するタイミング図700に示す入力ゲート立下りエッジから経過した時間を指す。

【0054】

特定の実施形態では、最小ZVS時間(ZVS_MIN)は、たとえば、2クロックサイクルに設定され、そのような遅延は、雑音に起因する誤ったZVS検出の可能性を低減する。

【0055】

図7は、本開示の実施形態によるタイミング図700を示す。タイミング図700は、状態図600およびステートマシン相互作用図500に対応する。

【0056】

タイミング図700は、特定の実施形態のある時間期間における、ゲート信号520、上部ドレイン信号522-2、下部ドレイン信号522-1、上部ゲート駆動信号530-1、および下部ゲート駆動信号530-2を示す。上部ドレイン信号522-2および下部ドレイン信号522-1は、FETスイッチ108-1および108-2のそれぞれのドレイン電圧を表す。上部ゲート駆動信号530-1および下部ゲート駆動信号530-2は、FETスイッチ108-1および108-2に結合されたそれぞれのゲート駆動信号を表す。

【0057】

第1の時間t1において、ゲート信号520がハイレベルからローレベルに変化し、上部ゲート駆動信号530-1と下部ゲート駆動信号530-2の両方がハイからローに変化する。上部ドレイン信号522-2および下部ドレイン信号522-1は両方ともローである。

【0058】

t1に続く時間t2において、上部ドレイン信号522-2はランプアップし始めるが、下部ドレイン信号522-1はローにとどまる。上部ゲート駆動信号530-1および下部ゲート駆動信号530-2がそうであるように、ゲート信号520はローにとどまる。

【0059】

t2に続く時間t3において、上部ドレイン信号522-2がしきい値を超え、下部ドレイン信号522-1がローにとどまる間、時間t1においてゲート信号520がローになった後に上部ドレイン信号522-2がしきい値量よりも上に増大していることを感知することによって、システムは、下部FET(すなわち、FETスイッチ108-2)が、いかなる電圧も遮断しておらず、したがって、TIME_OUT持続時間にわたってクランプオンされるべきであることを決定することができ、下部ゲート駆動信号530-2がハイレベルに遷移する(すなわち、「クランプオン」される)。

【0060】

t3に続く時間t4において、上部ドレイン信号522-2がハイレベルに達し、ハイにとどまる。時間t4において、ゲート信号520、下部ドレイン信号522-1、および上部ゲート駆動信号530-1はすべてローにとどまり、下部ゲート駆動信号530-2はハイにとどまる。

【0061】

t4に続く時間t5において、上部ドレイン信号522-2はハイにとどまり、下部ドレイン信号522-1はローにとどまり、t3からそうであるように、ゲート信号520および上部ゲート駆動信号530-1はローからハイに遷移するが、下部ゲート駆動信号530-2はハイにとどまる。

【0062】

図8は、本開示の実施形態による、放電信号510の生成を制御するステートマシンの動作状態および状態遷移条件を示す状態図800である。1つまたは複数の実施形態では、状態図800は、対応する放電スイッチをアクティブ化することによって感知キャパシタを放電するための、たとえば、1クロック幅の、パルスを提供する簡単な(ステートマシン504の一部であってよい)ステートマシンによって実装されてよい。通常の動作条件の下では、感知キャパシタにわたる電圧は、次のハイからローへのZVS遷移において(それ自体における)0Vに戻ることが予想される。電圧が0Vであることを保証するために、その後すぐに放電スイッチ526がオンにされる。

【0063】

状態図800に示す信号名は、状態図600に関して上記で説明した信号に対応し、様々な実施形態では、状態図に示すパラメータ設定は、たとえば、9クロックに設定されてよいZVS_TIMEを除いて、状態図600に関するものと同じである。CLK信号は、RC発振器回路、外部の水晶/発振器などによって生成されてよい。

【0064】

4つの異なるスイッチング周波数(ゲートおよび放電信号902、904、906、および908)の予想されるタイミングが図9に示される。

【0065】

図10は、本開示の1つまたは複数の実施形態による、分散型電源(DG)用のシステム1000のブロック図である。この図は、無数の可能なシステム構成の1つの変形形態を描くにすぎない。本開示は、様々な分散型電力生成環境およびシステムにおいて機能することができる。

【0066】

システム1000は、電力変換器100と総称される複数の電力変換器100₁、100₂...100_n、DCソース1004と総称される複数のDCソース1004₁、1004₂...1004_n、ACバス1006、負荷センター1008、およびシステム制御モジュール1010を備える。

【0067】

各電力変換器100₁、100₂...100_nは、1対1の対応をなして、それぞれ、DCソース1004₁、1004₂...1004_nに結合され、対応するDCソースからのDC電力をAC電力に変換する。DCソース1004は、光起電性(PV)モジュール、風力タービン、水力発電システム、バッテリーなどの、任意の好適なDC電力源であってよい。いくつかの実施形態では、電力変換器100のうちの1つまたは複数は、複数のDCソースに結合されてよく、たとえば、電力変換器100の各々が2つのPVモジュールに結合されてよい。

【0068】

電力変換器100は、システム制御モジュール1010および負荷センター1008と一緒に、ACバス1006に結合される。システム制御モジュール1010は、たとえば、コマンドおよび制御信号を電力変換器100に発行するために、かつ/または電力変換器100から情報を受信するために、(たとえば、電力線通信を介して)電力変換器100と通信することが可能である。いくつかの実施形態では、システム制御モジュール1010は、たとえば、インターネットを介して、(リモートマスタコントローラなどの)別のデバイスから情報を受信し、かつ/または別のデバイスへ情報を送るための、ゲートウェイであってよい。そのような実施形態では、システム制御モジュール1010は、電力変換器100に関係する情報(たとえば、性能データ)をリモートマスタコントローラに通信してよく、かつ/またはリモートマスタコントローラからのデータ(たとえば、制御コマンド)を電力変換器100のうちの1つまたは複数に通信してよい。

【0069】

負荷センター1008は、(商用グリッドなどの)パワーグリッド配電システムからの受電電力線とACバス1006との間の接続を収容する。

【0070】

電力変換器100は、DCソース1004からのDC電力を、パワーグリッド準拠であるAC電力に変換し、生成されたAC電力を負荷センター1008を介してグリッドに結合する。追加または代替として、生成された電力は、負荷センター1008を介した使用のために1つもしくは複数のアプライアンスに配電されてよく、かつ/または生成されたエネルギーは、たとえば、バッテリー、加熱水、水力ポンピング、H₂Oから水素への転換などを使用して、後で使用するために蓄積されてよい。

【0071】

電力変換器100の各々は、ここで説明するようにサイクロコンバータスイッチを駆動するために、絶縁型ゲートドライバシステム162およびドレイン電圧センサ150と一緒にサイクロコンバータ160を含む、前に詳細に説明した構成要素を備える。

【0072】

図11は、本開示の1つまたは複数の実施形態による、電力変換器を制御するための方法1100のフローチャートである。たとえば、方法1100は、電力変換器100を制御するために使用され得る。

【0073】

1102において、方法1100は、切替え信号情報をトランスドライバモジュールにおいて受信することを含む。たとえば、コントローラ140は、トランスドライバモジュールへゲート信号を送信することができる。

【0074】

次に、1104において、方法1100は、第1の絶縁トランスまたは第2の絶縁トランスのうちの少なくとも一方を介して、対応する第1のゲートドライバモジュールまたは第2のゲートドライバモジュールへ切替え信号情報信号を送信することを含む。たとえば、切替え信号情報信号は、絶縁トランス152を介して送信され、ゲートドライバモジュール148のFET状態コントローラモジュール302によって受信され得る。

【0075】

次に、1106において、方法1100は、対応する第1のFETスイッチまたは第2のFETスイッチのドレイン電圧を表すドレイン電圧信号を第1のゲートドライバモジュールまたは第2のゲートドライバモジュールにおいて受信することを含む。たとえば、ドレイン電圧センサ150は、FETスイッチ108のドレイン電圧をFET状態コントローラ302へ送信することができる。

【0076】

次に、1108において、方法1100は、切替え信号情報およびドレイン電圧信号に基づいて、各スイッチングサイクル中に第1のFETスイッチまたは第2のFETスイッチのうちの少なくとも一方を制御することを含む。たとえば、上述のように、FET状態コントローラモジュール302は、各スイッチングサイクル中にFETスイッチ108-1/108-2の中のどのスイッチをONに保持すべきかを決定する。

【0077】

上記は本開示の実施形態を対象とするが、本開示の他の実施形態およびさらなる実施形態が、それらの基本的な範囲から逸脱することなく考案されてよく、それらの範囲は、以下の特許請求の範囲によって決定される。

【符号の説明】

【0078】

100 電力変換器
102 低電圧側
104 高電圧側
106 キャパシタ
108 スイッチ、FETスイッチ
120 入力ブリッジ
122 共振回路
124 トランス
128 4象限(4Q)完全双方向スイッチ
130 キャパシタ
132 インダクタ
140 コントローラ
144 トランスドライバモジュール
146 絶縁トランス
148 ゲートドライバモジュール
150 ドレイン電圧センサ
152 キャパシタ
160 サイクロコンバータ
160-1 第1のAC出力端子
160-2 第2のAC出力端子
162 絶縁型ゲートドライバシステム
182 中央処理ユニット(CPU)
184 サポート回路
186 メモリ
188 オペレーティングシステム(OS)
190 ブリッジ制御モジュール
192 サイクロコンバータ制御モジュール
194 データベース
302 FET状態コントローラモジュール
304 FETドライバモジュール
306 比較器モジュール
504 ステートマシン
506 論理ORゲート
508 クランプ信号
510 放電信号
520 ゲート信号
522-1 下部ドレイン信号
522-2 上部ドレイン信号
526 放電スイッチ
530-1 上部ゲート駆動信号
530-2 下部ゲート駆動信号
1000 分散型電源(DG)用のシステム
1004 DCソース
1006 ACバス
1008 負荷センター
1010 システム制御モジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【国際調査報告】