知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-17
(54)【発明の名称】電力検出回路、チップ及び通信端末
(51)【国際特許分類】
G01R 19/32 20060101AFI20240709BHJP
G01R 19/00 20060101ALI20240709BHJP
【ＦＩ】
G01R19/32
G01R19/00 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023581055
(86)(22)【出願日】2022-07-01
(85)【翻訳文提出日】2024-02-19
(86)【国際出願番号】 CN2022103463
(87)【国際公開番号】W WO2023274415
(87)【国際公開日】2023-01-05
(31)【優先権主張番号】202110753543.0
(32)【優先日】2021-07-02
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】524003987
【氏名又は名称】上海唯捷創芯電子技術有限公司
【氏名又は名称原語表記】ＳＨＡＮＧＨＡＩ ＶＡＮＣＨＩＰ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ １０ Ｎｏ．１１５， Ｌａｎｅ ５７２， Ｂｉｂｏ Ｒｏａｄ， Ｐｕｄｏｎｇ Ｎｅｗ Ａｒｅａ Ｓｈａｎｇｈａｉ ２０１２０３， Ｐｅｏｐｌｅｓ Ｒｅｐｕｂｌｉｃ ｏｆ ＣＨＩＮＡ
(74)【代理人】
【識別番号】100179969
【弁理士】
【氏名又は名称】駒井 慎二
(72)【発明者】
【氏名】王 永壽
(72)【発明者】
【氏名】李 春領
(72)【発明者】
【氏名】陳 成
(72)【発明者】
【氏名】高 晨陽
【テーマコード（参考）】
2G035
【Ｆターム（参考）】
2G035AA03
2G035AA10
2G035AB07
2G035AC03
2G035AD07
2G035AD10
2G035AD14
2G035AD20
2G035AD45
2G035AD54
2G035AD55
2G035AD56
(57)【要約】
【課題】出力電圧が温度によって変化しない電力検出回路、チップ及び通信端末をを提供する。
【解決手段】電力検出回路は、電力検出ユニットと、基準電流生成ユニットと、電圧－電流変換ユニットと、演算出力ユニットとを備える。電力検出ユニットの出力端は、電圧－電流変換ユニットの入力端に接続され、電圧－電流変換ユニット及び基準電流生成ユニットの出力端は、それぞれ演算出力ユニットの入力端に接続される。この回路は、電力検出ユニットが受信した被検出ＲＦ信号を直流電圧に変換する過程において、感度の修正を行うことにより、検出感度を効果的に調整することができると共に、基準電流生成ユニットを用いて温度係数の異なる基準電流を生成することにより、動作温度の範囲内で温度によって検出精度が変化しないようにすることができる。よって、電力検出回路から最終的に出力される電圧が温度によって変化しないように確保し、高い検出精度を有することができる。
【選択図】図１
【解決手段】電力検出回路は、電力検出ユニットと、基準電流生成ユニットと、電圧－電流変換ユニットと、演算出力ユニットとを備える。電力検出ユニットの出力端は、電圧－電流変換ユニットの入力端に接続され、電圧－電流変換ユニット及び基準電流生成ユニットの出力端は、それぞれ演算出力ユニットの入力端に接続される。この回路は、電力検出ユニットが受信した被検出ＲＦ信号を直流電圧に変換する過程において、感度の修正を行うことにより、検出感度を効果的に調整することができると共に、基準電流生成ユニットを用いて温度係数の異なる基準電流を生成することにより、動作温度の範囲内で温度によって検出精度が変化しないようにすることができる。よって、電力検出回路から最終的に出力される電圧が温度によって変化しないように確保し、高い検出精度を有することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
電力検出回路であって、電力検出ユニットと、基準電流生成ユニットと、電圧－電流変換ユニットと、演算出力ユニットとを備え、前記電力検出ユニットの出力端は、前記電圧－電流変換ユニットの入力端に接続され、前記電圧－電流変換ユニットは、前記基準電流生成ユニットの出力端と前記演算出力ユニットの入力端に接続され、
前記電力検出ユニットを用いて、受信した被検出ＲＦ信号を順次、校正及びフィルタリングし、前記電圧－電流変換ユニットに出力される特定の温度係数を有する直流電圧信号を取得し、前記演算出力ユニットに出力される対応する直流電流を取得すると共に、前記基準電流生成ユニットにより温度係数の異なる基準電流を生成し、その中から前記直流電流と同じ温度係数の基準電流を選択して前記演算出力ユニットに出力し、対応する直流電流と所定の比率に従って重ね合わせ演算することにより、温度に依存しない出力電流を取得し、対応する出力電圧に変換する、ことを特徴とする電力検出回路。
【請求項2】
前記電力検出ユニットは、検出サブユニット、検出感度修正サブユニット及びローパス・フィルタリング・サブユニットを備え、前記検出サブユニットの入力端は、被検出ＲＦ信号に接続され、前記検出サブユニットの調整端子は、前記検出感度修正サブユニットの共通端子に接続され、前記検出サブユニットの出力端は、前記ローパス・フィルタリング・サブユニットの入力端に接続され、前記検出感度修正サブユニットの入力端は、外部のバンドギャップ基準回路に接続され、前記ローパス・フィルタリング・サブユニットの出力端は、前記電圧－電流変換ユニットの入力端に接続される、ことを特徴とする請求項１に記載の電力検出回路。
【請求項3】
前記電力検出ユニットは、第１のコンデンサと、第１のＮＭＯＳ管と、第１のＰＭＯＳ管とを備え、前記第１のコンデンサの一端は、被検出ＲＦ信号に接続され、前記第１のコンデンサの他端は、前記第１のＮＭＯＳ管のゲートに接続され、前記第１のＮＭＯＳ管のゲート及びドレインは互いに接続されて、前記第１のＰＭＯＳ管のドレイン、前記検出感度修正サブユニットの共通端子及び前記ローパス・フィルタリング・サブユニットの入力端に接続され、前記第１のＮＭＯＳ管のソースは接地される、ことを特徴とする請求項２に記載の電力検出回路。
【請求項4】
前記検出感度修正サブユニットは、電流源、第２のＰＭＯＳ管、複数の第３のＰＭＯＳ管及びトグルスイッチを備え、前記電流源は、前記第２のＰＭＯＳ管のドレイン及び各々の前記第３のＰＭＯＳ管のゲートに接続され、前記第２のＰＭＯＳ管のゲートは、前記第１のＰＭＯＳ管のゲートに接続され、各々の前記第３のＰＭＯＳ管のドレインは、対応するトグルスイッチの可動端に対応して接続され、各々の前記トグルスイッチの不動端は、互いに接続されて前記第１のＰＭＯＳ管と前記第１のＮＭＯＳ管のドレインとの間の結点に接続され、前記検出感度修正サブユニットの共通端子を構成し、前記第２のＰＭＯＳ管及び各々の前記第３のＰＭＯＳ管のソースは、電源電圧に接続される、ことを特徴とする請求項３に記載の電力検出回路。
【請求項5】
前記基準電流生成ユニットは、基準電圧生成サブユニット、電圧温度係数修正サブユニット及び電圧－電流変換サブユニットを備え、前記基準電圧生成サブユニットの出力端は、前記電圧温度係数修正サブユニットの入力端に接続され、前記電圧温度係数修正サブユニットの出力端は、前記電圧－電流変換サブユニットの入力端に接続され、前記電圧－電流変換サブユニットの出力端は、前記演算出力ユニットの入力端に接続される、ことを特徴とする請求項１に記載の電力検出回路。
【請求項6】
前記電圧温度係数修正サブユニットは、同数の第５の抵抗及び制御スイッチを備え、各々の前記第５の抵抗は順次、直列に接続され、且つ隣接する前記第５の抵抗の間、及び最後の前記第５の抵抗と前記基準電圧生成サブユニットの第４のＰＭＯＳ管のドレインとの間に、それぞれ抵抗フィードバック・ノードが設けられ、各々の前記抵抗フィードバック・ノードは、各々の前記制御スイッチの可動端と１対１に対応して接続され、各々の前記制御スイッチの不動端は、前記電圧－電流変換サブユニットの入力端に接続される、ことを特徴とする請求項５に記載の電力検出回路。
【請求項7】
前記電圧－電流変換ユニット及び電圧－電流変換サブユニットはそれぞれ、第２のオペアンプ、第２のＮＭＯＳ管、第６のＰＭＯＳ管、第７のＰＭＯＳ管及び第６の抵抗を備え、前記電圧－電流変換ユニットの場合、前記第２のオペアンプの正相入力端は、前記電力検出ユニットの出力端に接続され、前記電圧－電流変換サブユニットの場合、前記第２のオペアンプの正相入力端は、前記電圧温度係数修正サブユニットの出力端に接続され、前記第２のオペアンプの反転入力端は、前記第６の抵抗の一端及び前記第２のＮＭＯＳ管のソースに接続され、前記第２のオペアンプの出力端は、前記第２のＮＭＯＳ管のゲートに接続され、前記第２のＮＭＯＳ管のドレインは、前記第６のＰＭＯＳ管のドレイン及びゲート及び前記第７のＰＭＯＳ管のゲートに接続され、前記第６のＰＭＯＳ管及び前記第７のＰＭＯＳ管のソースは、電源電圧に接続され、前記第７のＰＭＯＳ管のドレインは、前記演算出力ユニットの入力端に接続される、ことを特徴とする請求項５に記載の電力検出回路。
【請求項8】
前記演算出力ユニットは、演算サブユニット及び電流－電圧変換サブユニットを備え、前記演算サブユニットの入力端は、前記電圧－電流変換ユニット及び前記基準電流生成ユニットの出力端に接続され、前記演算サブユニットの出力端は、前記電流－電圧変換サブユニットの入力端に接続される、ことを特徴とする請求項１に記載の電力検出回路。
【請求項9】
前記演算サブユニットは、第３のＮＭＯＳ管、第４のＮＭＯＳ管、第５のＮＭＯＳ管、第６のＮＭＯＳ管、第８のＰＭＯＳ管、第１０のＰＭＯＳ管、第７の抵抗及び第８の抵抗を備え、前記第７の抵抗の一端は、前記基準電流生成ユニットの出力端及び前記第３のＮＭＯＳ管、前記第４のＮＭＯＳ管のゲートに接続され、前記第７の抵抗の他端は、前記第３のＮＭＯＳ管のドレイン及び前記第５のＮＭＯＳ管、前記第６のＮＭＯＳ管のゲートに接続され、前記第３のＮＭＯＳ管のソースは、前記第５のＮＭＯＳ管のドレインに接続され、前記第８の抵抗の一端は、前記電圧－電流変換ユニットの出力端、前記第８のＰＭＯＳ管のドレイン及び前記第１０のＰＭＯＳ管のゲートに接続され、前記第８の抵抗の他端は、前記第４のＮＭＯＳ管のドレイン及び前記第８のＰＭＯＳ管のゲートに接続され、前記第４のＮＭＯＳ管のソースは、前記第６のＮＭＯＳ管のドレインに接続され、前記第８のＰＭＯＳ管のソースは、前記第１０のＰＭＯＳ管のドレインに接続され、前記第１０のＰＭＯＳ管のソースは電源電圧に接続され、前記第５のＮＭＯＳ管及び前記第６のＮＭＯＳ管のソースは接地される、ことを特徴とする請求項８に記載の電力検出回路。
【請求項10】
前記電流－電圧変換サブユニットは、第９のＰＭＯＳ管、第１１のＰＭＯＳ管、第９の抵抗、第１０の抵抗及び電圧バッファを備え、前記第１１のＰＭＯＳ管のゲートは、前記第１０のＰＭＯＳ管のゲートに接続され、前記第１１のＰＭＯＳ管のドレインは、前記第９のＰＭＯＳ管のソースに接続され、前記第９のＰＭＯＳ管のゲートは、前記第８のＰＭＯＳ管のゲートに接続され、前記第９のＰＭＯＳ管のドレインは、前記第９の抵抗の一端に接続され、前記第９の抵抗の他端は、前記第１０の抵抗の一端及び前記電圧バッファの正相入力端に接続され、前記電圧バッファの反転入力端はその出力端に接続され、前記第１１のＰＭＯＳ管のソースは電源電圧に接続され、前記第１０の抵抗の他端は接地される、ことを特徴とする請求項９に記載の電力検出回路。
【請求項11】
請求項１～１０のいずれか１項に記載の電力検出回路を備える、ことを特徴とする集積回路チップ。
【請求項12】
請求項１～１０のいずれか１項に記載の電力検出回路を備える、ことを特徴とする通信端末。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力検出回路に関すると共に、この電力検出回路を備える集積回路チップ及び対応する通信端末に関し、集積回路の技術分野に属する。
【背景技術】
【0002】
通信システムの集積度が向上するに伴い、ＲＦフロントエンド・チップの性能要求に対して、新たな要件と課題が提示されている。特に、ＲＦ送信システムにおいて、高性能・高電力の電力増幅器は、優れたＲＦ性能を得ると同時にシステム全体の信頼性を向上させるために、電力増幅器から出力される送信電力を検出する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする技術的課題は、電力検出回路を提供することである。
【0004】
本発明が解決しようとする他の技術的課題は、上記の電力検出回路を備えるチップ及び通信端末を提供することである。
【課題を解決するための手段】
【0005】
上記の目的を達成するために、本発明は次の技術的解決策を採用する。
本発明の実施例における第１の態様により、電力検出ユニットと、基準電流生成ユニットと、電圧－電流変換ユニットと、演算出力ユニットとを備える電力検出回路を提出する。前記電力検出ユニットの出力端は、前記電圧－電流変換ユニットの入力端に接続され、前記電圧－電流変換ユニットは、前記基準電流生成ユニットの出力端と前記演算出力ユニットの入力端に接続される。
本発明の実施例における第１の態様により、電力検出ユニットと、基準電流生成ユニットと、電圧－電流変換ユニットと、演算出力ユニットとを備える電力検出回路を提出する。前記電力検出ユニットの出力端は、前記電圧－電流変換ユニットの入力端に接続され、前記電圧－電流変換ユニットは、前記基準電流生成ユニットの出力端と前記演算出力ユニットの入力端に接続される。
【0006】
前記電力検出ユニットを用いて、受信した被検出ＲＦ信号を順次、校正及びフィルタリングして、前記電圧－電流変換ユニットに出力される対応する温度係数を有する直流電圧信号を取得し、前記演算出力ユニットに出力される対応する直流電流を取得する。同時に、前記基準電流生成ユニットにより温度係数の異なる基準電流を生成し、その中から前記直流電流と同じ温度係数の基準電流を選択して前記演算出力ユニットに出力し、対応する直流電流と所定の比率に従って重ね合わせ演算することにより、温度に依存しない出力電流を取得し、対応する出力電圧に変換する。
【0007】
好ましくは、前記電力検出ユニットは、検出サブユニット、検出感度修正サブユニット及びローパス・フィルタリング・サブユニットを備える。前記検出サブユニットの入力端は、被検出ＲＦ信号に接続され、前記検出サブユニットの調整端子は、前記検出感度修正サブユニットの共通端子に接続される。前記検出サブユニットの出力端は、前記ローパス・フィルタリング・サブユニットの入力端に接続され、前記検出感度修正サブユニットの入力端は、バンドギャップ基準回路に接続され、前記ローパス・フィルタリング・サブユニットの出力端は、前記電圧－電流変換ユニットの入力端に接続される。
【0008】
好ましくは、前記電力検出ユニットは、第１のコンデンサと、第１のＮＭＯＳ管と、第１のＰＭＯＳ管とを備える。前記第１のコンデンサの一端は、被検出ＲＦ信号に接続され、前記第１のコンデンサの他端は、前記第１のＮＭＯＳ管のゲートに接続される。前記第１のＮＭＯＳ管のゲート及びドレインは互いに接続されて、前記第１のＰＭＯＳ管のドレイン、前記検出感度修正サブユニットの共通端子及び前記ローパス・フィルタリング・サブユニットの入力端に接続され、前記第１のＮＭＯＳ管のソースは接地される。
【0009】
好ましくは、前記検出感度修正サブユニットは、電流源、第２のＰＭＯＳ管、複数の第３のＰＭＯＳ管及びトグルスイッチを備える。前記電流源は、前記第２のＰＭＯＳ管のドレイン及び各々の前記第３のＰＭＯＳ管のゲートに接続され、前記第２のＰＭＯＳ管のゲートは、前記第１のＰＭＯＳ管のゲートに接続され、各々の前記第３のＰＭＯＳ管のドレインは対応するトグルスイッチの可動端に対応して接続される。各々の前記トグルスイッチの不動端は、互いに接続されて前記第１のＰＭＯＳ管と前記第１のＮＭＯＳ管のドレインとの間の結点に接続され、前記検出感度修正サブユニットの共通端子を構成し、前記第２のＰＭＯＳ管及び各々の前記第３のＰＭＯＳ管のソースは、電源電圧に接続される。
【0010】
好ましくは、前記基準電流生成ユニットは、基準電圧生成サブユニット、電圧温度係数修正サブユニット及び電圧－電流変換サブユニットを備える。前記基準電圧生成サブユニットの出力端は、前記電圧温度係数修正サブユニットの入力端に接続され、前記電圧温度係数修正サブユニットの出力端は、前記電圧－電流変換サブユニットの入力端に接続され、前記電圧－電流変換サブユニットの出力端は、前記演算出力ユニットの入力端に接続される。
【0011】
好ましくは、前記電圧温度係数修正サブユニットは、同数の第５の抵抗及び制御スイッチを備える。前記第５の抵抗の各々は順次、直列に接続され、且つ隣接する前記第５の抵抗の間、及び最後の前記第５の抵抗と前記基準電圧生成サブユニットの第４のＰＭＯＳ管のドレインとの間に、それぞれ抵抗フィードバック・ノードが設けられ、各々の前記抵抗フィードバック・ノードは、各々の前記制御スイッチの可動端と１対１に対応して接続され、各々の前記制御スイッチの不動端は、前記電圧－電流変換サブユニットの入力端に接続される。
【0012】
好ましくは、前記電圧－電流変換ユニットは、第２のオペアンプ、第２のＮＭＯＳ管、第６のＰＭＯＳ管、第７のＰＭＯＳ管及び第６の抵抗を備える。ここで、前記第２のオペアンプの正相入力端は、前記電力検出ユニットの出力端に接続される。
【0013】
または、前記電圧－電流変換サブユニットは、第２のオペアンプ、第２のＮＭＯＳ管、第６のＰＭＯＳ管、第７のＰＭＯＳ管及び第６の抵抗を備える。ここで、前記第２のオペアンプの正相入力端は、前記電圧温度係数修正サブユニットの出力端に接続され、前記第２のオペアンプの反転入力端は、前記第６の抵抗の一端及び前記第２のＮＭＯＳ管のソースに接続される。前記第２のオペアンプの出力端は、前記第２のＮＭＯＳ管のゲートに接続され、前記第２のＮＭＯＳ管のドレインは、前記第６のＰＭＯＳ管のドレイン及びゲート及び前記第７のＰＭＯＳ管のゲートに接続される。前記第６のＰＭＯＳ管及び前記第７のＰＭＯＳ管のソースは、電源電圧に接続され、前記第７のＰＭＯＳ管のドレインは、前記演算出力ユニットの入力端に接続される。
【0014】
好ましくは、前記演算出力ユニットは、演算サブユニット及び電流－電圧変換サブユニットを備える。前記演算サブユニットの入力端は、前記電圧－電流変換ユニット及び前記基準電流生成ユニットの出力端に接続され、前記演算サブユニットの出力端は、前記電流－電圧変換サブユニットの入力端に接続される。
【0015】
好ましくは、前記演算サブユニットは、第３のＮＭＯＳ管、第４のＮＭＯＳ管、第５のＮＭＯＳ管、第６のＮＭＯＳ管、第８のＰＭＯＳ管、第１０のＰＭＯＳ管、第７の抵抗及び第８の抵抗を備える。前記第７の抵抗の一端は、前記基準電流生成ユニットの出力端及び前記第３のＮＭＯＳ管、前記第４のＮＭＯＳ管のゲートに接続され、前記第７の抵抗の他端は、前記第３のＮＭＯＳ管のドレイン及び前記第５のＮＭＯＳ管、前記第６のＮＭＯＳ管のゲートに接続される。前記第３のＮＭＯＳ管のソースは、前記第５のＮＭＯＳ管のドレインに接続され、前記第８の抵抗の一端は、前記電圧－電流変換ユニットの出力端、前記第８のＰＭＯＳ管のドレイン及び前記第１０のＰＭＯＳ管のゲートに接続され、前記第８の抵抗の他端は、前記第４のＮＭＯＳ管のドレイン及び前記第８のＰＭＯＳ管のゲートに接続される。前記第４のＮＭＯＳ管のソースは、前記第６のＮＭＯＳ管のドレインに接続され、前記第８のＰＭＯＳ管のソースは、前記第１０のＰＭＯＳ管のドレインに接続され、前記第１０のＰＭＯＳ管のソースは電源電圧に接続され、前記第５のＮＭＯＳ管及び前記第６のＮＭＯＳ管のソースは接地される。
【0016】
好ましくは、前記電流－電圧変換サブユニットは、第９のＰＭＯＳ管、第１１のＰＭＯＳ管、第９の抵抗、第１０の抵抗及び電圧バッファを備える。前記第１１のＰＭＯＳ管のゲートは、前記第１０のＰＭＯＳ管のゲートに接続され、前記第１１のＰＭＯＳ管のドレインは、前記第９のＰＭＯＳ管のソースに接続され、前記第９のＰＭＯＳ管のゲートは、前記第８のＰＭＯＳ管のゲートに接続される。前記第９のＰＭＯＳ管のドレインは、前記第９の抵抗の一端に接続され、前記第９の抵抗の他端は、前記第１０の抵抗の一端及び前記電圧バッファの正相入力端に接続される。前記電圧バッファの反転入力端はその出力端に接続され、前記第１１のＰＭＯＳ管のソースは電源電圧に接続され、前記第１０の抵抗の他端は接地される。
【0017】
本発明の実施例における第２の態様によれば、上記の電力検出回路を備える集積回路チップを提供する。
【0018】
本発明の実施例における第３の態様によれば、上記の電力検出回路を備える通信端末を提供する。
【0019】
本発明により提供される電力検出回路は、電力検出ユニットが受信した被検出ＲＦ信号を直流電圧に変換する過程において、その変換精度を校正し、検出感度を効果的に調整することができると同時に、基準電流生成ユニットを用いて温度係数の異なる基準電流を生成することで、動作温度の範囲内で温度によって検出精度が変化しないことを実現し、よって、電力検出回路から最終的に出力される電圧が温度によって変化しないことを確保する。したがって、本発明は、標準的なＣＭＯＳプロセスに基づいて、ＲＦ電力の検出を実現することができ、システムのコストを効果的に低減し、高い検出精度を有する。
【図面の簡単な説明】
【0020】
【図1】本発明の実施形態によって提供される電力検出回路の構造を示す概略図である。
【図2】本発明の実施形態によって提供される電力検出回路における電力検出ユニットの回路を示す概略図である。
【図3】本発明の実施形態によって提供される電力検出回路における基準電流生成ユニットの回路を示す概略図である。
【図4】本発明の実施形態によって提供される電力検出回路における電圧－電流（Ｖ－Ｉ）変換ユニットの回路を示す概略図である。
【図5】本発明の実施形態によって提供される電力検出回路における演算出力ユニットの回路を示す概略図である。
【発明を実施するための形態】
【0021】
以下、本発明の技術的内容を、添付図と具体的な実施形態を参照して、さらに詳細に説明する。
【0022】
ＲＦ電力増幅器に用いられる既存の電力検出回路のコストが高く、検出精度が低い問題を解決するために、本発明の実施形態では、図１に示すように、電力検出ユニット１００、基準電流生成ユニット２００、電圧－電流（Ｖ－Ｉ）変換ユニット３００及び演算出力ユニット４００を備える電力検出回路を提供する。電力検出ユニット１００の出力端は、電圧－電流変換ユニット３００の入力端に接続され、電圧－電流変換ユニット３００の出力端及び基準電流生成ユニット２００の出力端はそれぞれ、演算出力ユニット４００の入力端に接続される。
【0023】
電力検出ユニット１００を用いて、受信した被検出ＲＦ信号を順次、変換及び校正・フィルタリングし、電圧－電流変換ユニット３００に出力される所定の温度係数及び精度を有する直流電圧信号を取得し、演算出力ユニット４００に出力される対応する直流電流を取得する。同時に、基準電流生成ユニット２００は、温度係数の異なる基準電流を生成し、その中から電力検出ユニット１００によって出力される直流電圧の温度係数と同じの基準電流を選択し、これを演算出力ユニット４００に出力して、対応する直流電流と所定の比率に従って重ね合わせ演算を行い、温度に依存しない出力電流を取得して対応する出力電圧に変換することで、ＲＦ電力増幅器の出力電力の高低を特徴づけ、ＲＦ電力増幅器の出力電力の検出を実現する。
【0024】
図１に示すように、電力検出ユニット１００は、検出サブユニット１０１、検出感度修正サブユニット１０２及びローパス・フィルタリング・サブユニット１０３を備える。検出サブユニット１０１の入力端は、被検出ＲＦ信号に接続され、検出サブユニット１０１の調整端子は、検出感度修正サブユニット１０２の共通端子に接続される。検出サブユニット１０１の出力端は、ローパス・フィルタリング・サブユニット１０３の入力端に接続され、検出感度修正サブユニット１０２の入力端は、バンドギャップ基準回路に接続され、ローパス・フィルタリング・サブユニット１０３の出力端は、電圧－電流変換ユニット３００の入力端に接続される。
【0025】
具体的には、検出サブユニット１０１は、被検出ＲＦ信号の検波を完了し、対応する交流変換電圧信号を取得するために使用される。図２に示すように、電力検出ユニット１００は、第１のコンデンサＣｉｎ、第１のＮＭＯＳ管ＮＭ０及び第１のＰＭＯＳ管ＰＭ１０を備える。第１のコンデンサＣｉｎの一端は、被検出ＲＦ信号に接続され、第１のコンデンサＣｉｎの他端は、ダイオード接続形式の第１のＮＭＯＳ管ＮＭ０のゲートに接続される。第１のＮＭＯＳ管ＮＭ０のゲート及びドレインは（検出サブユニット１０１の出力端として）互いに接続され、且つ第１のＰＭＯＳ管ＰＭ１０のドレイン、検出感度修正サブユニット１０２の共通端子ＶＮ及びローパス・フィルタリング・サブユニット１０３の入力端に接続され、第１のＮＭＯＳ管ＮＭ０のソースは接地される。
【0026】
第１のコンデンサＣｉｎは、交流信号を結合するコンデンサであり、被検出ＲＦ信号は、対応する交流変換電圧信号を取得するために、第１のコンデンサＣｉｎを介して第１のＮＭＯＳ管ＮＭ０に結合される。ここで、第１のＰＭＯＳ管ＰＭ１０は、第１のＮＭＯＳ管ＮＭ０にバイアス電流を供給することによって、その正常な動作を確保するために使用される。
【0027】
第１のＮＭＯＳ管ＮＭ０は、受信したＲＦ信号を対応する電圧信号に変換する過程において、環境要因の影響を受けるため、取得した交流変換電圧信号が負の温度係数特性を有する。したがって、検出感度修正サブユニット１０２によって、正の温度係数を有する補償電圧を生成する必要があり、これは、ＲＦ信号が実際に対応する変換電圧値に基づいて、第１のＮＭＯＳ管ＮＭ０によって生成された負の温度係数の電圧信号を校正し、所定の温度係数を有する電圧信号を取得するために用いられる。通常は、検出感度修正サブユニット１０２を用いて、第１のＮＭＯＳ管ＮＭ０から取得した負の温度係数の電圧信号をゼロ温度係数の電圧信号に校正する。
【0028】
図２に示すように、検出感度修正サブユニット１０２は、電流源ＩＢＩＡＳ、第２のＰＭＯＳ管ＰＭ０、複数の第３のＰＭＯＳ管（ＰＭ１～ＰＭｎ）及び複数のトグルスイッチ（Ｓ１～Ｓｎ）を備える。電流源ＩＢＩＡＳは、第２のＰＭＯＳ管ＰＭ０のドレインとゲート、及び各々の第３のＰＭＯＳ管のゲートに接続され、各々の第３のＰＭＯＳ管のドレインは、対応するトグルスイッチの可動端に対応して接続される（すなわち、第３のＰＭＯＳ管ＰＭ１のドレインは、トグルスイッチＳ１の可動端に接続され……第３のＰＭＯＳ管ＰＭｎのドレインは、トグルスイッチＳｎの可動端に接続される）。各々のトグルスイッチの不動端は、互いに接続されて第１のＰＭＯＳ管ＰＭ１０と第１のＮＭＯＳ管ＮＭ０のドレインとの間の結点ＶＮに接続され、検出感度修正サブユニット１０２の共通端子ＶＮを構成し、第２のＰＭＯＳ管ＰＭ０及び各々の第３のＰＭＯＳ管のソースは、電源電圧ＶＤＤに接続される。
【0029】
バンドギャップ基準回路によって提供される電流源ＩＢＩＡＳは、ダイオード接続形式の第２のＰＭＯＳ管ＰＭ０に直流電流を供給し、第２のＰＭＯＳ管ＰＭ０と第３のＰＭＯＳ管ＰＭ１～ＰＭｎとは、電流ミラー回路を構成する。第３のＰＭＯＳ管ＰＭ１～ＰＭｎによって正の温度係数を有する変換電流信号を形成し、ＲＦ信号が実際に対応する交流電圧値に従って、トグルスイッチＳ１～Ｓｎの開閉数を調整し、トグルスイッチが位置する電流がオンになるように選択して、第１のＮＭＯＳ管ＮＭ０によって生成された変換感度を校正する。スイッチＳ１～Ｓｎは、異なるスイッチを選択して導通させることにより、異なる検出感度を有するように、ＮＭＯＳ管ＮＭ０に異なるバイアス電流を供給すると同時に、基準電流生成ユニットを介して、特定の温度係数を有する電圧信号を生成し、最後に演算出力ユニットで減算することにより、温度係数の影響を排除し、温度係数がゼロの出力を取得する。
【0030】
ローパス・フィルタリング・サブユニット１０３は、検出感度修正サブユニット１０２で校正された後に取得した所定の温度係数を有する交流電圧信号をフィルタリングして、交流成分をフィルタ除去し、所定の温度係数を有する直流電圧信号ＶＲＭＳを得る。図２に示すように、ローパス・フィルタリング・サブユニット１０３は、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第２のコンデンサＣ１及び第３のコンデンサＣ２を備える。第１の抵抗Ｒ１の一端は、検出サブユニット１０１の出力端に接続され、第１の抵抗Ｒ１の他端は、第２の抵抗Ｒ２及び第２のコンデンサＣ１の一端に接続され、第２の抵抗Ｒ２の他端は、第３のコンデンサＣ２の一端に接続され、第２のコンデンサＣ１及び第３のコンデンサＣ２の他端は接地される。ここで、第１の抵抗Ｒ１と第２のコンデンサＣ１は１次フィルタリングを実現し、第２の抵抗Ｒ２と第３のコンデンサＣ２は２次フィルタリングを実現する。
【0031】
図１に示すように、基準電流生成ユニット２００は、基準電圧生成サブユニット２０１、電圧温度係数修正サブユニット２０２及び電圧－電流（Ｖ－Ｉ）変換サブユニット２０３を備える。基準電圧生成サブユニット２０１の出力端は、電圧温度係数修正サブユニット２０２の入力端に接続され、電圧温度係数修正サブユニット２０２の出力端は、電圧－電流（Ｖ－Ｉ）変換サブユニット２０３の入力端に接続され、電圧－電流（Ｖ－Ｉ）変換サブユニット２０３の出力端は、演算出力ユニット４００の入力端に接続される。
【0032】
基準電圧生成サブユニット２０１は基準電圧を生成する。図３に示すように、基準電圧生成サブユニット２０１は、バンドギャップ基準モジュールを用いて実現される。このバンドギャップ基準モジュールは、第１の三極管Ｑ１、第２の三極管Ｑ０、第１のオペアンプＯＰ１、第３の抵抗Ｒ２０、第４の抵抗Ｒ２１、第４のＰＭＯＳ管ＰＭ２０及び第５のＰＭＯＳ管ＰＭ２１を備える。第１の三極管Ｑ１のエミッタは、第１のオペアンプＯＰ１の反転入力端及び第４の抵抗Ｒ２１の一端に接続され、第２の三極管Ｑ０のエミッタは、第３の抵抗Ｒ２０を介して第１のオペアンプＯＰ１の正相入力端に接続される。第１のオペアンプＯＰ１の出力端は、第４のＰＭＯＳ管ＰＭ２０及び第５のＰＭＯＳ管ＰＭ２１のゲートに接続され、第４の抵抗Ｒ２１の他端は、第５のＰＭＯＳ管ＰＭ２１のドレインに接続される。第４のＰＭＯＳ管ＰＭ２０のドレインと第１のオペアンプＯＰ１の正相入力端との間には、電圧温度係数修正サブユニット２０２が設けられ、第４のＰＭＯＳ管ＰＭ２０及び第５のＰＭＯＳ管ＰＭ２１のソースは、電源電圧ＶＤＤに接続され、第１の三極管Ｑ１、第２の三極管Ｑ０のベース及びコレクタは、それぞれ接地される。ここで、バンドギャップ基準モジュールで基準電圧を生成する過程は従来技術であるため、本明細書では説明を省略する。
【0033】
電圧温度係数修正サブユニット２０２は、基準電圧生成サブユニット２０１と協働して温度係数の異なる基準電圧を生成するために使用される。図３に示すように、電圧温度係数修正サブユニット２０２は、同数の第５の抵抗（Ｒ２２＿１～Ｒ２２＿ｎ）及び制御スイッチＳ２２＿１～Ｓ２２＿ｎを備える。各々の第５の抵抗は順次、直列に接続され、且つ隣接する第５の抵抗の間、及び最後の第５の抵抗と第４のＰＭＯＳ管ＰＭ２０のドレインとの間には、それぞれ抵抗フィードバック・ノードが設けられる。各々の抵抗フィードバック・ノードは、各々の制御スイッチの可動端と１対１に対応して接続され、各々の制御スイッチの不動端は、電圧－電流（Ｖ－Ｉ）変換サブユニット２０３の入力端に接続される。
【0034】
ここで、各々の抵抗フィードバック・ノードは異なる電圧に対応し、利得係数の多様性を実現するために、各々の抵抗フィードバック・ノードは、異なる利得係数を出力する。対応する制御スイッチのオン・オフを制御することにより、決定された数値と決定された温度係数を有する基準電圧Ｖｒｅｆｉ（Ｔ）を電圧－電流（Ｖ－Ｉ）変換サブユニット２０３に出力することが実現される。この電圧Ｖｒｅｆｉ（Ｔ）は、電力検出ユニット１００から出力される直流電圧と同じ温度係数を有する。
【0035】
温度係数が異なる基準電圧を表わす式を、式（１）及び式（２）に示す。
【0036】
上の式において、VEB（T）は、第１のオペアンプＯＰ１の正相入力端の電圧値を示し、ｍiは、選択された抵抗を構成する係数を示し、VTは、定数である熱電圧を示し、Ｎは、第２の三極管Ｑ０と第１の三極管Ｑ１の大きさの比を示す。
【0037】
図４に示すように、電圧－電流（Ｖ－Ｉ）変換ユニット３００は、電圧－電流（Ｖ－Ｉ）変換サブユニット２０３と同様の構造を有し、それぞれ、第２のオペアンプ３０１、第２のＮＭＯＳ管ＮＭ１、第６のＰＭＯＳ管ＰＭ６、第７のＰＭＯＳ管ＰＭ７及び第６の抵抗Ｒ６を備える。電圧－電流（Ｖ－Ｉ）変換ユニット３００の場合、第２のオペアンプ３０１の正相入力端は、電力検出ユニット１００の出力端に接続され、電圧－電流（Ｖ－Ｉ）変換サブユニット２０３の場合、第２のオペアンプ３０１の正相入力端は、電圧温度係数修正サブユニット２０２の出力端に接続され、第２のオペアンプ３０１の反転入力端は、第６の抵抗Ｒ６の一端及び第２のＮＭＯＳ管ＮＭ１のソースに接続される。第２のオペアンプ３０１の出力端は、第２のＮＭＯＳ管ＮＭ１のゲートに接続され、第２のＮＭＯＳ管ＮＭ１のドレインは、第６のＰＭＯＳ管ＰＭ６のドレイン及びゲート、第７のＰＭＯＳ管ＰＭ７のゲートに接続される。第６のＰＭＯＳ管ＰＭ６及び第７のＰＭＯＳ管ＰＭ７のソースは、電源電圧ＶＤＤに接続され、第７のＰＭＯＳ管ＰＭ７のドレインは、演算出力ユニット４００の入力端に接続される。
【0038】
電圧－電流（Ｖ－Ｉ）変換ユニット３００の場合、第２のオペアンプ３０１により、隣接する第６の抵抗Ｒ６の直上の結点電圧を、電力検出ユニット１００から出力される所定の温度係数を有する直流電圧とし、対応する直流電流Ｉ１を式（３）により求め、第６のＰＭＯＳ管ＰＭ６と第７のＰＭＯＳ管ＰＭ７でミラーリングして出力する。
【0039】
電圧－電流（Ｖ－Ｉ）変換サブユニット２０３の場合、第２のオペアンプ３０１により、隣接する第６の抵抗Ｒ６の直上の結点電圧を、電圧温度係数修正サブユニット２０２から出力され、電力検出ユニット１００から出力される直流電圧と同じ温度係数を有する基準電圧とし、対応する基準電流Ｉ２を式（３）により求め、第６のＰＭＯＳ管ＰＭ６と第７のＰＭＯＳ管ＰＭ７でミラーリングして出力する。
Ｉ＝Ｖｉ／Ｒ６ （３）
Ｉ＝Ｖｉ／Ｒ６ （３）
【0040】
図５に示すように、演算出力ユニット４００は、演算サブユニット４０１及び電流－電圧（Ｉ－Ｖ）変換サブユニット４０２を備える。演算サブユニット４０１の入力端は、電圧－電流変換ユニット３００の出力端及び基準電流生成ユニット２００の出力端に接続され、演算サブユニット４０１の出力端は、電流－電圧変換サブユニット４０２の入力端に接続される。
【0041】
演算サブユニット４０１は、電圧－電流変換ユニット３００から出力される直流電流と、基準電流生成ユニット２００から出力される基準電流とを、所定の比率に従って重ね合わせ演算するために使用される。図５に示すように、演算サブユニット４０１は、第３のＮＭＯＳ管ＮＭ４２、第４のＮＭＯＳ管ＮＭ４３、第５のＮＭＯＳ管ＮＭ４４、第６のＮＭＯＳ管ＮＭ４５、第８のＰＭＯＳ管ＰＭ４０、第１０のＰＭＯＳ管ＰＭ４２、第７の抵抗Ｒ４１及び第８の抵抗Ｒ４２を備える。第７の抵抗Ｒ４１の一端は、基準電流生成ユニット２００の出力端及び第３のＮＭＯＳ管ＮＭ４２、第４のＮＭＯＳ管ＮＭ４３のゲートに接続され、第７の抵抗Ｒ４１の他端は、第３のＮＭＯＳ管ＮＭ４２のドレイン及び第５のＮＭＯＳ管ＮＭ４４、第６のＮＭＯＳ管ＮＭ４５のゲートに接続される。第３のＮＭＯＳ管ＮＭ４２のソースは、第５のＮＭＯＳ管ＮＭ４４のドレインに接続され、第８の抵抗Ｒ４２の一端は、電圧－電流変換ユニット３００の出力端、第８のＰＭＯＳ管ＰＭ４０のドレイン及び第１０のＰＭＯＳ管ＰＭ４２のゲートに接続され、第８の抵抗Ｒ４２の他端は、第４のＮＭＯＳ管ＮＭ４３のドレイン及び第８のＰＭＯＳ管ＰＭ４０のゲートに接続される。第４のＮＭＯＳ管ＮＭ４３のソースは、第６のＮＭＯＳ管ＮＭ４５のドレインに接続され、第８のＰＭＯＳ管ＰＭ４０のソースは、第１０のＰＭＯＳ管ＰＭ４２のドレインに接続され、第１０のＰＭＯＳ管ＰＭ４２のソースは、電源電圧ＶＤＤに接続され、第５のＮＭＯＳ管ＮＭ４４及び第６のＮＭＯＳ管ＮＭ４５のソースは接地される。
【0042】
電流－電圧変換サブユニット４０２は、演算サブユニット４０１から出力される温度に依存しない電流を対応する出力電圧に変換するために使用される。図５に示すように、電流－電圧変換サブユニット４０２は、第９のＰＭＯＳ管ＰＭ４１、第１１のＰＭＯＳ管ＰＭ４３、第９の抵抗Ｒ４３、第１０の抵抗Ｒ４４及び電圧バッファＢＵＦＦＥＲを備える。第１１のＰＭＯＳ管ＰＭ４３のゲートは、第１０のＰＭＯＳ管ＰＭ４２のゲートに接続され、第１１のＰＭＯＳ管ＰＭ４３のドレインは、第９のＰＭＯＳ管ＰＭ４１のソースに接続される。第９のＰＭＯＳ管ＰＭ４１のゲートは、第８のＰＭＯＳ管ＰＭ４０のゲートに接続され、第９のＰＭＯＳ管ＰＭ４１のドレインは、第９の抵抗Ｒ４３の一端に接続される。第９の抵抗Ｒ４３の他端は、第１０の抵抗Ｒ４４の一端及び電圧バッファＢＵＦＦＥＲの正相入力端に接続され、電圧バッファＢＵＦＦＥＲの反転入力端はその出力端に接続され、第１１のＰＭＯＳ管ＰＭ４３のソースは電源電圧ＶＤＤに接続され、第１０の抵抗Ｒ４４の他端は接地される。
【0043】
演算サブユニット４０１と電流－電圧変換サブユニット４０２の動作原理は、次の通りである。
【0044】
第７の抵抗Ｒ４１、第３のＮＭＯＳ管ＮＭ４２及び第５のＮＭＯＳ管ＮＭ４４は、自己バイアス電流分岐回路を構成し、且つ第４のＮＭＯＳ管ＮＭ４３及び第６のＮＭＯＳ管ＮＭ４５と共にＮＭＯＳ比例電流ミラー回路を構成する。ここで、第３のＮＭＯＳ管ＮＭ４２を流れる電流は基準電流Ｉ２として、第５のＮＭＯＳ管ＮＭ４４を流れる電流と等しく、第６のＮＭＯＳ管ＮＭ４５を流れる電流は、第５のＮＭＯＳ管ＮＭ４４における基準電流Ｉ２の比例ミラーイメージとして、第４のＮＭＯＳ管ＮＭ４３を流れる電流と等しい。すなわち以下の通りであり、
ＩＤＮ４５＝ｋ２・Ｉ２ （４）
上の式において、k2は、実際の需要に応じて決定できる比例係数である。
ＩＤＮ４５＝ｋ２・Ｉ２ （４）
上の式において、k2は、実際の需要に応じて決定できる比例係数である。
【0045】
第８のＰＭＯＳ管ＰＭ４０、第１０のＰＭＯＳ管ＰＭ４２及び第８の抵抗Ｒ４２は、共に自己バイアス電流分岐回路を構成し、且つ第９のＰＭＯＳ管ＰＭ４１及び第１１のＰＭＯＳ管ＰＭ４３と共に、ＰＭＯＳ比例電流ミラー回路を構成する。ここで、第８のＰＭＯＳ管ＰＭ４０を流れる電流は、第１０のＰＭＯＳ管ＰＭ４２を流れる電流と等しく、第９のＰＭＯＳ管ＰＭ４１を流れる電流は、第１１のＰＭＯＳ管ＰＭ４３を流れる電流と等しく、第９のＰＭＯＳ管ＰＭ４１及び第１１のＰＭＯＳ管ＰＭ４３における電流は、第１０のＰＭＯＳ管ＰＭ４２の電流の比例ミラーイメージである。第８の抵抗Ｒ４２を流れる電流は、第１０のＰＭＯＳ管ＰＭ４２における電流と直流電流Ｉ１との和であり、且つ第６のＮＭＯＳ管ＮＭ４５における電流と等しいため、ＰＭ４２に流れる電流は、以下の通りである。
ＩＤＰ４２＝ＩＤＮ４５－Ｉ１＝ｋ２・Ｉ２－Ｉ１ （５）
ＩＤＰ４２＝ＩＤＮ４５－Ｉ１＝ｋ２・Ｉ２－Ｉ１ （５）
【0046】
これにより、第１１のＰＭＯＳ管ＰＭ４３における電流は、以下のようになる。
ＩＤＰ４３＝ｋ２・ＩＤＰ４２＝ｋ１・（ｋ２・Ｉ２－Ｉ１） （６）
上の式において、k1は、実際の需要に応じて決定できる比例係数である。
ＩＤＰ４３＝ｋ２・ＩＤＰ４２＝ｋ１・（ｋ２・Ｉ２－Ｉ１） （６）
上の式において、k1は、実際の需要に応じて決定できる比例係数である。
【0047】
したがって、電圧バッファＢＵＦＦＥＲの入力端の電圧は、次の通りである。
ＶＩＮ＝Ｒ４４・ｋ１・（ｋ２・Ｉ２－Ｉ１） （７）
第１０の抵抗Ｒ４４の温度係数を無視し、温度に依存しない電圧ＶＩＮを得るためには、以下を満たす必要がある。
ＴＣＩ１＝ｋ２・ＴＣＩ２ （８）
ＶＩＮ＝Ｒ４４・ｋ１・（ｋ２・Ｉ２－Ｉ１） （７）
第１０の抵抗Ｒ４４の温度係数を無視し、温度に依存しない電圧ＶＩＮを得るためには、以下を満たす必要がある。
ＴＣＩ１＝ｋ２・ＴＣＩ２ （８）
【0048】
ここで、ＴＣＩ１及びＴＣＩ２はそれぞれ、直流電流Ｉ１及び基準電流Ｉ２の温度係数であり、したがって、基準電流生成ユニット２００から出力される基準電流の温度係数と、電圧－電流変換ユニット３００から出力される直流電流の温度係数が、式（８）を満たすことにより、温度によって変化しない出力電圧の検出が実現できる。ここで、電圧バッファＢＵＦＦＥＲの主な役割は、主に出力電圧を検出する出力駆動能力を高めることである。
【0049】
また、本発明の実施形態により提供される電力検出回路は、集積回路チップに適用することができる。この集積回路チップにおける電力検出回路の具体的な構造については、本明細書では詳細に説明しない。
【0050】
上記の電力検出回路は、ＲＦ集積回路の重要な構成部分として通信端末に適用されてもよい。ここで言及される通信端末は、モバイル環境で使用可能で、携帯電話、ラップトップコンピュータ、タブレットコンピュータ、車載コンピューターなどを含む、ＧＳＭ、ＥＤＧＥ、ＴＤ＿ＳＣＤＭＡ、ＴＤＤ＿ＬＴＥ、ＦＤＤ＿ＬＴＥなど様々な通信規格をサポートするコンピューター装置を指す。さらに、本発明によって提供される技術的解決策は、通信基地局などの他のＲＦ集積回路アプリケーションにも適用可能である。
【0051】
本発明により提供される電力検出回路は、電力検出ユニットが受信した被検出ＲＦ信号を直流電圧に変換する過程において、その温度係数を校正し、検出感度を効果的に調整することができると同時に、基準電流生成ユニットを用いて温度係数の異なる基準電流を生成することで、動作温度の範囲内で温度によって検出精度が変化しないことを実現する。よって、電力検出回路から最終的に出力される電圧が温度によって変化しないことが確保される。したがって、本発明は、標準的なＣＭＯＳプロセスに基づいて、ＲＦ電力の検出を実現することができ、システムのコストを効果的に低減し、高い検出精度を有することができる。
【0052】
以上、本発明によって提供される電力検出回路、チップ及び通信端末について詳細に説明した。当業者にとって、本発明の本質から逸脱することなく本発明に対して行われたいかなる明白な変更は、いずれも本発明の特許権の保護範囲に含まれる。
【図1】
【図2】
【図3】
【図4】
【図5】
【国際調査報告】