特表 2024-526351 より平滑なＢｉＳｂ膜表面のために粒径を微細化するための新規なドーピングプロセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-17

(54)【発明の名称】より平滑なＢｉＳｂ膜表面のために粒径を微細化するための新規なドーピングプロセス

(51)【国際特許分類】

   H10N 50/10 20230101AFI20240709BHJP

   H01L 29/82 20060101ALI20240709BHJP

   H10B 61/00 20230101ALI20240709BHJP

   G11B 5/72 20060101ALI20240709BHJP

   G11B 5/82 20060101ALI20240709BHJP

   G11B 5/39 20060101ALI20240709BHJP

   G11B 5/02 20060101ALI20240709BHJP

   G11B 5/31 20060101ALI20240709BHJP

【ＦＩ】

H10N50/10 M

H01L29/82 Z

H10N50/10 Z

H10B61/00

G11B5/72

G11B5/82

G11B5/39

G11B5/02 R

G11B5/31 A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024502065

(86)(22)【出願日】2022-06-30

(85)【翻訳文提出日】2024-01-15

(86)【国際出願番号】 US2022035654

(87)【国際公開番号】W WO2023121717

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】63/292,582

(32)【優先日】2021-12-22

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】レ、クァン

(72)【発明者】

【氏名】ファン、チャンジー

(72)【発明者】

【氏名】ヨーク、ブライアン アール．

(72)【発明者】

【氏名】シモンズ、ランディ ジー．

(72)【発明者】

【氏名】リュー、シャオヨン

(72)【発明者】

【氏名】ホ、クオック サン

(72)【発明者】

【氏名】高野 公史

(72)【発明者】

【氏名】グリベリュク、マイケル エイ．

(72)【発明者】

【氏名】シュー、シャオユー

【テーマコード（参考）】

4M119

5D034

5F092

【Ｆターム（参考）】

4M119AA19

4M119BB01

4M119BB20

4M119CC05

4M119CC10

4M119DD08

4M119DD09

4M119JJ03

5D034BA02

5F092AA11

5F092AC12

5F092AC26

5F092BB16

5F092BB23

5F092BB33

5F092BB36

5F092BB43

5F092BB53

5F092BC03

5F092BC07

5F092BC22

5F092CA02

(57)【要約】

本開示は、概して、（０１２）方位を有するドープされたビスマスアンチモン（ＢｉＳｂＥ）層を備えるスピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）デバイスに関する。デバイスは、磁気書き込みヘッド、読み取りヘッド、又はＭＲＡＭデバイスを含み得る。ＢｉＳｂＥ層中のドーパントは、（０１２）方位を強化する。ＢｉＳｂＥ層は、（０１２）方位を確実にするために、テクスチャリング層上に形成され得、アンチモンが、構造を通ってマイグレートして他の層を汚染しないことを確実にするために、マイグレーションバリアが、ＢｉＳｂＥ層の上に形成され得る。バッファ層及びインターレイヤも、存在してもよい。バッファ層及びインターレイヤは各々、独立して、材料の単一層又は材料の多層であってもよい。バッファ層及びインターレイヤは、ドープされたＢｉＳｂＥ層内へのアンチモン（Ｓｂ）のマイグレーションを抑制し、ドープされたＢｉＳｂＥ層の均質性を向上させる一方で、ドープされたＢｉＳｂＥ層の（０１２）方位を更に促進する。

【特許請求の範囲】

【請求項1】

スピン軌道トルク（ＳＯＴ）デバイスであって、
基板と、
前記基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層と、を備え、前記ドープされたＢｉＳｂＥ層が、（０１２）方位を有し、Ｅが、ドーパントであり、前記ドーパントが、前記ドープされたＢｉＳｂＥ層の約０．５原子パーセント～約５原子パーセントの量で存在する、ＳＯＴデバイス。

【請求項2】

前記ＳＯＴデバイスが、書き込みヘッドである、請求項１に記載のＳＯＴデバイス。

【請求項3】

前記ＳＯＴデバイスが、読み取りヘッドである、請求項１に記載のＳＯＴデバイス。

【請求項4】

前記ＳＯＴデバイスが、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスである、請求項１に記載のＳＯＴデバイス。

【請求項5】

前記ドープされたＢｉＳｂＥ層が、約０．７ｎｍ～約４ｎｍの表面粗さを有する、請求項１に記載のＳＯＴデバイス。

【請求項6】

前記ドーパントが、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、並びにそれらの組み合わせからなる群から選択される、請求項１に記載のＳＯＴデバイス。

【請求項7】

前記基板と、前記ドープされたＢｉＳｂＥ層との間に配設されたシード層を更に備え、前記シード層が、アモルファス調整層及びテクスチャリング層を備える、請求項１に記載のＳＯＴデバイス。

【請求項8】

前記ドープされたＢｉＳｂＥ層の上に配設されたインターレイヤを更に備え、前記インターレイヤが、マイグレーションバリア層及びテクスチャリング層を備える、請求項１に記載のＳＯＴデバイス。

【請求項9】

前記ドープされたＢｉＳｂＥ層の上に配設されたスピントルク層（ＳＴＬ）を更に備える、請求項１に記載のＳＯＴデバイス。

【請求項10】

基板と、
前記基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層であって、前記ドープされたＢｉＳｂＥ層が、（０１２）方位を有し、Ｅが、ドーパントである、ドープされたＢｉＳｂＥ層と、
前記ドープされたＢｉＳｂＥ層の上に配設されたインターレイヤと、
前記インターレイヤの上に配設された磁気トンネル接合（ＭＴＪ）スタックと、を備える、スピン軌道トルク（ＳＯＴ）デバイス。

【請求項11】

前記インターレイヤが、少なくとも１つのテクスチャリング層及び少なくとも１つのマイグレーションバリア層を備え、前記少なくとも１つのマイグレーションバリア層が、前記ドープされたＢｉＳｂＥ層上に配設され、前記ＭＴＪスタックが、前記少なくとも１つのテクスチャリング層上に配設されている、請求項１０に記載のＳＯＴデバイス。

【請求項12】

前記基板上に配設されたシード層を更に備え、前記ドープされたＢｉＳｂＥ層が、前記シード層上に配設されている、請求項１０に記載のＳＯＴデバイス。

【請求項13】

前記シード層が、テクスチャｆｃｃ（１１１）層を備える、請求項１２に記載のＳＯＴデバイス。

【請求項14】

前記シード層が、約３．４８Å～約３．７１Åの格子定数を有する、請求項１２に記載のＳＯＴデバイス。

【請求項15】

前記基板が、主磁極である、請求項１０に記載のＳＯＴデバイス。

【請求項16】

前記基板が、磁気シールドである、請求項１０に記載のＳＯＴデバイス。

【請求項17】

前記ＭＴＪスタック上に配設されたキャッピング層を更に備える、請求項１０に記載のＳＯＴデバイス。

【請求項18】

前記ドーパントが、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、並びにそれらの組み合わせからなる群から選択される非反応物ドーパントガスから導出される、請求項１０に記載のＳＯＴデバイス。

【請求項19】

スピン軌道トルク（ＳＯＴ）デバイスを形成する方法であって、
スパッタリングチャンバ内に基板を配設することであって、前記スパッタリングチャンバが、スパッタリングターゲットを含む、配設することと、
前記スパッタリングチャンバ内にスパッタリングガスを流すことであって、前記スパッタリングガスが、不活性ガス及び非反応性ドーパントガスを含む、流すことと、
前記スパッタリングターゲットにバイアスを印加することと、
ドープされたビスマスアンチモン（ＢｉＳｂＥ）層を前記基板上に堆積させることであって、Ｅが、前記ドーパントガスからのドーパントであり、前記ドープされたＢｉＳｂＥ層が、（０１２）方位を有する、堆積させることと、を含む、方法。

【請求項20】

前記ドープされたＢｉＳｂＥ層の上に磁気トンネル接合（ＭＴＪ）構造を形成することと、
前記ドープされたＢｉＳｂＥ層の上にテクスチャリング層及びマイグレーションバリア層を形成することと、を更に含み、前記基板が、アモルファス調整層を備える、請求項１９に記載の方法。

【請求項21】

前記ドープされたＢｉＳｂＥ層の上にスピントルク層（ＳＴＬ）を形成することと、
前記ドープされたＢｉＳｂＥ層の上にテクスチャリング層及びマイグレーションバリア層を形成することと、を更に含み、前記基板が、アモルファス調整層を備える、請求項１９に記載の方法。

【請求項22】

前記非反応性ドーパントガスが、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、並びにそれらの組み合わせからなる群から選択される、請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２１年１２月２２日に出願された米国仮特許出願第６３／２９２，５８２号の利益を主張する。

【0002】

（発明の分野）
本開示の実施形態は、概して、トポロジカル絶縁体として使用するための、（０１２）方位を有するドープされたビスマスアンチモン（ＢｉＳｂＥ）層に関し、式中、Ｅは、ドーパントである。

【背景技術】

【0003】

関連技術の説明
（０１２）方位を有するＢｉＳｂは、巨大なスピンホール効果と高い導電率の両方を有する狭いギャップのトポロジカル絶縁体である。ＢｉＳｂは、磁気抵抗ランダムアクセスメモリ（magnetoresistive random access memory、ＭＲＡＭ）デバイス及びエネルギー支援磁気記録（energy-assisted magnetic recording、ＥＡＭＲ）書き込みヘッド用のスピンホール層などの様々なスピン軌道トルク（spin-orbit torque、ＳＯＴ）用途において提案されている材料である。

【0004】

しかしながら、ＢｉＳｂ材料は、いくつかの障害のために、商業的なＳＯＴ用途には未だ採用されていない。例えば、ＢｉＳｂ材料は、低い融点、大きい粒径、膜粗さに起因する熱アニール時の著しいＳｂマイグレーションの問題、極大のスピンホール効果のための（０１２）方位維持の困難性を有し、一般に柔らかく、イオンミリングによって容易に損傷を受ける。

【0005】

したがって、膜の粗さを低減し、それによってＳｂマイグレーションの問題を低減する、より小さい粒径を有し、（０１２）方位を有するＢｉＳｂ層を形成する、改善されたＳＯＴデバイス及びプロセスが、必要とされている。

【発明の概要】

【0006】

本開示は、概して、（０１２）方位を有する、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層を備えるスピン軌道トルク（ＳＯＴ）磁気トンネル接合（magnetic tunnel junction、ＭＴＪ）デバイスに関する。デバイスは、磁気書き込みヘッド、読み取りヘッド、又はＭＲＡＭデバイスを含み得る。ＢｉＳｂＥ層中のドーパントは、（０１２）方位を強化する。ＢｉＳｂＥ層は、（０１２）方位を確実にするために、テクスチャリング層上に形成され得、アンチモンが、構造を通ってマイグレートして他の層を汚染しないことを確実にするために、マイグレーションバリアが、ＢｉＳｂＥ層の上に形成され得る。バッファ層及びインターレイヤ（interlayer）が、存在してもよい。バッファ層及びインターレイヤは各々、独立して、材料の単一層又は材料の多層であってもよい。バッファ層及びインターレイヤは各々、少なくとも１つ正方晶（００１）材料、正方晶（１１０）材料、体心立方（body-centered cubic、ｂｃｃ）（１００）材料、面心立方（face-centered cubic、ｆｃｃ）（１００）材料、テクスチャｂｃｃ（１００）材料、テクスチャｆｃｃ（１００）材料、テクスチャ（１００）材料、又はアモルファス金属材料を含む。バッファ層及びインターレイヤは、ドープされたＢｉＳｂＥ層内へのアンチモン（Ｓｂ）のマイグレーションを抑制し、ドープされたＢｉＳｂＥ層の均質性を向上させる一方で、ドープされたＢｉＳｂＥ層の（０１２）方位を更に促進する。

【0007】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層と、を備え、ドープされたＢｉＳｂＥ層は、（０１２）方位を有し、Ｅは、ドーパントであり、ドーパントは、ドープされたＢｉＳｂＥ層の約０．５原子パーセント～約５原子パーセントの量で存在する。

【0008】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層であって、ドープされたＢｉＳｂＥ層が、（０１２）方位を有し、Ｅが、ドーパントである、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層と、ドープされたＢｉＳｂＥ層の上に配設されたインターレイヤと、インターレイヤの上に配設された磁気トンネル接合（ＭＴＪ）スタックと、を備える。

【0009】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法は、スパッタリングチャンバ内に基板を配設することであって、スパッタリングチャンバが、スパッタリングターゲットを含む、配設することと、スパッタリングガスをスパッタリングチャンバ内に流すことであって、スパッタリングガスが、不活性ガス及び非反応性ドーパントガスを含む、流すことと、スパッタリングターゲットにバイアスを印加することと、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層を基板上に堆積させることであって、Ｅが、ドーパントガスからのドーパントであり、ドープされたＢｉＳｂＥ層が、（０１２）方位を有する、堆積させることと、を含む。

【0010】

一実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法は、スパッタリングチャンバ内に基板を配設することと、スパッタリングガスをチャンバ内に流すことであって、スパッタリングガスが、非反応性ドーパントガスを含む、流すことと、スパッタリングターゲットにバイアスを印加することと、基板上にビスマスアンチモン（ＢｉＳｂ）層を堆積させることであって、ＢｉＳｂ層が、非反応性ドーパントガスでドープされる、堆積させることと、を含む。

【0011】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板上のビスマスアンチモンドーパント元素（ＢｉＳｂＥ）層と、を備え、ＢｉＳｂＥ層は、（０１２）方位を有し、ＢｉＳｂＥ層は、ビスマスと、アンチモンと、非反応性元素と、を含み、非反応性ドーパント元素は、ＢｉＳｂＥ層の約０．５原子％～約５原子％を構成する。

【0012】

更に別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法は、スパッタチャンバ内に基板を配設することと、基板の上にシード層を堆積させることと、シード層の上にビスマスアンチモン（ＢｉＳｂ）層を堆積させることと、を含み、ＢｉＳｂ層を堆積させることは、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、又はそれらの組み合わせなどの不活性ガスを含むスパッタリングガスを供給することを含む。スパッタリングガスはまた、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせなどの非反応性ドーパントガスを含むであろう。方法はまた、ドープされたＢｉＳｂ層の上にインターレイヤを堆積させることを含む。

【0013】

更に別の実施形態では、上述の方法に従って、スピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）ＭＲＡＭデバイスが、形成され得、ＳＯＴ ＭＴＪデバイスは、基板と、基板上に形成されたバッファ層であって、バッファ層が、第１の中間層（intermediary layer）を備え、から第１の中間層が、正方晶テクスチャ（００１）、（１１０）材料、テクスチャｂｃｃ若しくはＢ２（１００）材料、テクスチャｆｃｃ（１００）材料、テクスチャ（１００）材料、又はアモルファス金属材料の群から選択される材料を含む、バッファ層と、バッファ層の上に上述の方法を用いて形成された、（０１２）方位を有するビスマスアンチモン（ＢｉＳｂ）層と、を含み、ＢｉＳｂ層は、第１のＢｉ層を含む三層構造であって、ＢｉＳｂ層が、第１のＢｉ層上に配設され、第２のＢｉ層が、ＢｉＳｂ層上に配設されている、三層構造、を備え、バッファ層は、ＢｉＳｂ層内へのＳｂのマイグレーションを低減するように構成される。

【0014】

更に別の実施形態では、上述の方法に従って、スピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）ＭＲＡＭデバイスが、形成され得、ＳＯＴ ＭＴＪデバイスは、基板と、基板の上に形成されたバッファ層であって、バッファ層が、（１００）方位を有するテクスチャ層と、テクスチャ層の上に配設されている第１の中間層と、を備え、第１の中間層が、正方晶（００１）、正方晶（１１０）、テクスチャｂｃｃ若しくはＢ２（１００）、テクスチャｆｃｃ（１００）、及びそれらの組み合わせからなる群から選択される材料から構成される、バッファ層と、バッファ層の上に上述の方法を用いて形成されたビスマスアンチモン（ＢｉＳｂ）層であって、ＢｉＳｂ層が、（０１２）方位を有し、バッファ層は、ＢｉＳｂ層内へのＳｂの拡散を低減するように構成されている、ＢｉＳｂ層と、ＢｉＳｂ層の上に配設されたインターレイヤと、を備える。

【図面の簡単な説明】

【0015】

本開示の上記の特徴を詳細に理解することができるように、簡潔に上で要約した本開示のより具体的な説明は、実施形態を参照することによってなされ得、それらのいくつかが添付の図面に例示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを例示し、したがって、その範囲を限定するものとみなされるべきではなく、本開示が他の同等に有効な実施形態を認め得ることに留意すべきである。

【図1】ＳＯＴ ＭＴＪデバイスを有する読み取り／書き込みヘッドを含む磁気媒体ドライブの特定の実施形態の概略図である。

【図2】ＳＯＴ ＭＴＪデバイスを有する読み取り／書き込みヘッドの特定の実施形態の部分断面側面図である。

【図3A】ＳＯＴベースのＭＲＡＭデバイスを形成する、（０１２）方位を有するＢｉＳｂＥ層を有するＳＯＴデバイスの特定の実施形態の概略断面図である。

【図3B】磁気記録に使用されるＳＯＴベースのエネルギー支援磁気記録（ＥＡＭＲ）書き込みヘッドの一部又は構成要素を形成する、（０１２）方位を有するＢｉＳｂＥ層を有するＳＯＴデバイスの特定の実施形態の概略断面図である。

【図3C】様々な実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイスとともに使用され得るバッファ層及び／又はインターレイヤの例示的な多層構造を示す。

【図3D】様々な実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイスとともに使用され得るバッファ層及び／又はインターレイヤの例示的な多層構造を示す。

【図3E】様々な実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイスとともに使用され得るバッファ層及び／又はインターレイヤの例示的な多層構造を示す。

【図3F】様々な実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイスとともに使用され得るバッファ層及び／又はインターレイヤの例示的な多層構造を示す。

【図3G】一実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイスのＢｉＳｂＥ層であり得る、副層を備えるＢｉＳｂＥ層の概略断面図である。

【図4】ドープされたＢｉＳｂＥ層を形成する方法を示すフローチャートである。

【図5】グロー放電分光分析（Glow Discharge Spectrometry、ＧＤＳ）の秒単位のスパッタ時間対ＢｉＳｂ及びＢｉＳｂＥ膜中の元素のＧＤＳ推定濃度を示す。

【図6】ＢｉＳｂ層及びＮ_２でドープされたＢｉＳｂＥ層のＢｉＳｂ方位の強度に対する２θＸＲＤスキャンを示す。

【図7】ＢｉＳｂスタック及びＮ_２でドープされたＢｉＳｂＥスタックのＢｉＳｂ方位の強度の対数に対する２θＸＲＤスキャンを示す。

【図8A】ＢｉＳｂ層及びＮ_２でドープされたＢｉＳｂＥ層（ＢｉＳｂＮ）のｃ／ａ比対温度を示す。

【図8B】様々なアニール温度でのＢｉＳｂクーポン及びＢｉＳｂＮクーポンの膜特性を含む表を示す。

【図8C】様々なアニール温度でのＢｉＳｂクーポン及びＢｉＳｂＮクーポンの膜特性を含む表を示す。

【図9A】ＢｉＳｂ層を、Ｎ_２でドーされたＢｉＳｂＥ層と比較するＲＭＳ粗さチャートを示す。

【図9B】図９ＡのＲＭＳ粗さチャートの粗さ要約表を示す。

【図9C】様々なＢｉＳｂ膜の膜厚対導電率を示す。

【図10A】図１のドライブ又は他の好適な媒体ドライブの読み取り／書き込みヘッドなどのＭＡＭＲ書き込みヘッドにおいて使用するためのＳＯＴデバイスの概略断面図である。

【図10B】図１０ＡのＳＯＴデバイスを有するＭＡＭＲ書き込みヘッドの一部分の特定の実施形態の概略ＭＦＳ図である。

【図10C】図１０ＡのＳＯＴデバイスを有するＭＡＭＲ書き込みヘッドの一部分の特定の実施形態の概略ＭＦＳ図である。

【図11】ＭＲＡＭデバイスとして使用されるＳＯＴ ＭＴＪの概略断面図である。

【図12A】様々な実施形態による、ピン止めされた、ドープされたＢｉＳｂＥベースのセンサの概略的な媒体対向面（media facing surface、ＭＦＳ）の図である。

【図12B】様々な実施形態による、ピン止めされた、ドープされたＢｉＳｂＥベースのセンサの概略的な媒体対向面（media facing surface、ＭＦＳ）の図である。

【0016】

理解を容易にするために、図面に共通する同一の要素を示すために、可能な限り、同一の参照番号を使用している。一実施形態で開示される要素は、特に断ることなく、他の実施形態に有益に利用され得ることが企図される。

【発明を実施するための形態】

【0017】

以下では、本開示の実施形態を参照する。しかしながら、本開示は、具体的に説明される実施形態に限定されないことを理解されたい。その代わりに、以下の特徴及び要素の任意の組み合わせが、異なる実施形態に関連するか否かに関わらず、本開示を実施及び実践すると企図される。更に、本開示の実施形態は、他の可能な解決策に勝る、及び／又は先行技術に勝る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは、本開示を限定するものではない。したがって、以下の態様、特徴、実施形態、及び利点は、単なる例示に過ぎず、請求項に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定とみなされない。同様に、「本開示」への言及は、本明細書に開示される任意の発明の主題の一般化として解釈されるものではなく、請求項に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定であるとみなされるべきではない。

【0018】

本開示の実施形態は、概して、（０１２）方位を有するビスマスアンチモン（ＢｉＳｂ）層の維持を促進するバッファ層に関する。アンチモン（Ｓｂ）は高反応性であり、バッファ層は、（０１２）方位におけるＢｉＳｂの成長を促進しながら、ＢｉＳｂ層と外部材料との間の化学的相互作用を低減する低反応性媒体を提供する。バッファ層の構成は、ＢｉＳｂ層内へのＳｂのマイグレーションを低減する。

【0019】

（０１２）方位を有するＢｉＳｂ層は、大きなスピンホール角効果及び高い導電率を有する。（０１２）方位を有するＢｉＳｂ層を使用して、スピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）デバイスを形成することができる。例えば、（０１２）方位を有するＢｉＳｂ層は、磁気記録ヘッド内のスピン軌道トルクデバイス内のスピンホール層として、例えば、読み取りヘッド及び／又はマイクロ波支援磁気記録（microwave assisted magnetic recording、ＭＡＭＲ）書き込みヘッドの一部として使用され得る。別の例では、（０１２）方位を有するＢｉＳｂ層は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスにおけるスピンホール電極層として使用され得る。ＳＯＴ ＭＴＪデバイスは、垂直スタック構成又は面内スタック構成であり得る。ＳＯＴ ＭＴＪデバイスは、例えば、読み取り及び／又は書き込みヘッド、ＭＲＡＭ、人工知能チップ、及び他の用途において利用され得る。（０１２）方位を有するＢｉＳｂ層スタックは、ＳＯＴ ＭＴＪデバイスにおいて、（００１）方位を有するＢｉＳｂ層よりも高いスピンホール角及び高い性能を有する。

【0020】

本開示の実施形態は、概して、トポロジカル絶縁体として使用するための、非反応性ガスでドープされた、（０１２）方位を有するビスマスアンチモン（ＢｉＳｂ）層に関する。一実施形態では、スピン軌道トルクデバイスは、基板と、基板の上のドープされたＢｉＳｂＥ層と、を備え、ＢｉＳｂＥ層は、（０１２）方位を有し、ＢｉＳｂＥ層は、ビスマスと、アンチモンと、ドーパントと、を含む。ドーパントは、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせからなる群から選択される。別の実施形態では、ＳＯＴデバイスを形成する方法は、スパッタリングチャンバ内で基板を堆積させることと、スパッタリングガスをチャンバ内に流すことであって、スパッタリングガスが、非反応性ガスを含む、流すことと、スパッタリングターゲットにバイアスを印加することと、基板上にビスマスアンチモン（ＢｉＳｂ）層を堆積させることと、を含む。

【0021】

図１は、ＳＯＴ ＭＴＪデバイスを有する読み取り／書き込みヘッドを含むディスクドライブ１００の特定の実施形態の概略図である。そのような磁気媒体ドライブは、単一のドライブであるか、又は複数のドライブを備え得る。説明のために、特定の実施形態による単一のディスクドライブ１００が、示されている。図示の通り、少なくとも１つの回転可能な磁気ディスク１１２が、スピンドル１１４上に支持され、駆動モータ１１８によって回転される。各磁気ディスク１１２上の磁気記録は、磁気ディスク１１２上の同心データトラック（図示せず）の環状パターンなどの、データトラックの任意の好適なパターンの形態である。

【0022】

少なくとも１つのスライダ１１３が、磁気ディスク１１２の近傍に位置付けられ、各スライダ１１３は、ＳＯＴデバイスを含む１つ又は２つ以上の磁気ヘッドアセンブリ１２１を支持する。磁気ディスク１１２が回転すると、スライダ１１３は、磁気ヘッドアセンブリ１２１が、所望のデータが書き込まれる磁気ディスク１１２の異なるトラックにアクセスすることができるように、ディスク表面１２２の上方で半径方向において内外に移動する。各スライダ１１３は、サスペンション１１５によってアクチュエータアーム１１９に取り付けられる。サスペンション１１５は、スライダ１１３をディスク表面１２２に向かって付勢するわずかなばね力を提供する。各アクチュエータアーム１１９は、アクチュエータ手段１２７に取り付けられる。図１に示されるようなアクチュエータ手段１２７は、ボイスコイルモータ（ＶＣＭ）であり得る。ＶＣＭは、固定磁場内で移動可能なコイルを含み、コイル移動の方向及び速度は、制御ユニット１２９によって供給されるモータ電流信号によって制御される。

【0023】

ディスクドライブ１００の動作中、磁気ディスク１１２の回転は、スライダ１１３とディスク表面１２２との間に空気軸受を生成し、これがスライダ１１３に上向きの力又は揚力を作用させる。したがって、空気軸受は、サスペンション１１５のわずかなばね力と相殺し、通常の動作中、スライダ１１３をディスク表面１２２から、小さい、実質的に一定の間隔だけ離して、ディスク表面１２２のわずかに上方で支持する。

【0024】

ディスクドライブ１００の各種構成要素は、アクセス制御信号及び内部クロック信号などの、制御ユニット１２９によって生成された制御信号によって動作制御される。典型的には、制御ユニット１２９は、論理制御回路、記憶手段、及びマイクロプロセッサを備える。制御ユニット１２９は、ライン１２３のドライブモータ制御信号及びライン１２８のヘッド位置及びシーク制御信号など、様々なシステム動作を制御するための制御信号を生成する。ライン１２８上の制御信号は、スライダ１１３を磁気ディスク１１２上の所望のデータトラックに最適に移動させ、位置付けるための所望の電流プロファイルを提供する。書き込み及び読み取り信号は、記録チャネル１２５によって、磁気ヘッドアセンブリ１２１上の書き込み及び読み取りヘッドに、及び書き込み及び読み取りヘッドから通信される。

【0025】

典型的な磁気媒体ドライブについての上記説明、及び添付の図１の図は、単に表示を目的としたものである。磁気媒体ドライブは、多数の媒体又はディスク及びアクチュエータを含み得、各アクチュエータは、いくつかのスライダを支持し得ることが、明らかであろう。

【0026】

本明細書で論じられる実施形態は、ハードディスクドライブ（hard disk drive、ＨＤＤ）などのデータ記憶デバイス、並びにテープ埋込みドライブ（tape embedded drive、ＴＥＤ）などのテープドライブ、又はＬＴＯ（リニアテープオープン、Ｌｉｎｅａｒ Ｔａｐｅ Ｏｐｅｎ）規格に準拠するものなどの挿入可能テープ媒体ドライブに適用可能であることを理解されたい。例示的なＴＥＤが、２０２１年４月２７日に発行され、本出願と同じ譲受人に譲渡された「Ｔａｐｅ Ｅｍｂｅｄｄｅｄ Ｄｒｉｖｅ」と題する米国特許第１０，９９１，３９０号に記載されており、この特許は、参照により本明細書に組み込まれる。したがって、詳細な説明における、ＨＤＤ又はテープドライブへの言及は、単に例示目的のものであり、明示的に特許請求されない限り、本開示を限定することを意図するものではない。例えば、ＨＤＤの実施形態におけるディスク媒体への言及は、例としてのみ提供され、テープドライブの実施形態におけるテープ媒体と置き換えることができる。更に、磁気記録デバイス又はデータ記憶デバイスに関する参照又は請求項は、ＨＤＤ又はテープ駆動デバイスが明示的に特許請求されていない限り、ＨＤＤ及びテープドライブの少なくとも両方を含むことが意図される。

【0027】

図２は、ＳＯＴ ＭＴＪデバイスを有する読み取り／書き込みヘッド２００の特定の実施形態の部分断面側面図である。読み取り／書き込みヘッド２００は、磁気ディスク１１２に対向している。読み取り／書き込みヘッド２００は、図１に示す磁気ヘッドアセンブリ１２１に対応し得る。読み取り／書き込みヘッド２００は、磁気ディスク１１２に対向するガスベアリング面などの媒体対向面（ＭＦＳ）２１２と、書き込みヘッド２１０と、磁気読み取りヘッド２１１とを含む。図２に示されるように、磁気媒体１１２は、矢印２３２によって示される方向に、書き込みヘッド２１０を通過して移動し、読み取り／書き込みヘッド２００は、矢印２３４によって示される方向に移動する。

【0028】

いくつかの実施形態では、磁気読み取りヘッド２１１は、ＭＲシールドＳ１とＭＲシールドＳ２との間に位置するＭＴＪ感知素子２０４を含む磁気抵抗（magnetoresistive、ＭＲ）読み取りヘッドである。他の実施形態では、磁気読み取りヘッド２１１は、磁気トンネル接合（ＭＴＪ）読み取りヘッドであり、ＭＲシールドＳ１とＳ２との間に位置付けられるＭＴＪ感知要素２０４を含む。磁気ディスク１１２内の隣接する磁化領域の磁場は、記録ビットとしてＭＲ（又はＭＴＪ）感知要素２０４によって検出可能である。様々な実施形態のＳＯＴ ＭＴＪデバイスが、読み取りヘッド２１１に組み込まれ得る。

【0029】

差動ＳＯＴリーダの例が、「ＳＯＴ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｒｅａｄｅｒ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ」と題する米国特許、すなわち２０２０年７月１日に出願された米国特許第１１，１００，９４６号、及び「ＳＯＴ Ｆｉｌｍ Ｓｔａｃｋ ｆｏｒ ｄｉｆｆｅｒｅｎｔｉａｌ Ｒｅａｄｅｒ」と題する米国特許、すなわち２０２０年９月２３日に出願された米国特許第１１，０９４，３３８号に記載されており、これらの特許の各々は、本出願と同じ譲受人に譲渡され、参照により本明細書に組み込まれる。

【0030】

単一ＳＯＴリーダの例が、「Ｍａｇｎｅｔｉｃ Ｓｅｎｓｏｒ Ｕｓｉｎｇ Ｓｐｉｎ Ｈａｌｌ Ｅｆｆｅｃｔ」と題する米国特許、すなわち２０１７年１１月２９日に出願された米国特許第１０，７２０，５７０号、及び「Ｍａｇｎｅｔｉｃ Ｓｅｎｓｏｒ Ｕｓｉｎｇ Ｉｎｖｅｒｓｅ Ｓｐｉｎ Ｈａｌｌ Ｅｆｆｅｃｔ」と題する米国特許、すなわち２０１６年１２月２０日に出願された米国特許第９，９４７，３４７号に記載されており、これらの特許の各々は、本出願と同じ譲受人に譲渡され、参照により本明細書に組み込まれる。

【0031】

書き込みヘッドがＭＡＭＲベースの書き込みヘッドである実施形態では、ＭＡＭＲ書き込みヘッド２１０は、主磁極２２０と、リーディングシールド２０６と、トレーリングシールド２４０と、スピン軌道トルク（ＳＯＴ）デバイス２５０と、主磁極２２０を励起するコイル２１８と、を含む。コイル２１８は、図２に示される「らせん」構造の代わりに、主磁極２２０とトレーリングシールド２４０との間のバックコンタクトの周りに巻き付く「パンケーキ」構造を有してもよい。ＳＯＴ素子２５０は、主磁極２２０とトレーリングシールド２４０との間のギャップ２５４に形成される。主磁極２２０は、トレーリングテーパ２４２及びリーディングテーパ２４４を含む。トレーリングテーパ２４２は、ＭＦＳ２１２から引っ込んだ位置からＭＦＳ２１２まで延在する。リーディングテーパ２４４は、ＭＦＳ２１２から引っ込んだ位置からＭＦＳ２１２まで延在する。トレーリングテーパ２４２及びリーディングテーパ２４４は、同一のテーパ度を有し得、テーパ度は、主磁極２２０の長手方向軸２６０に対して測定される。いくつかの実施形態では、主磁極２２０は、トレーリングテーパ２４２及びリーディングテーパ２４４を含まない。代わりに、主磁極２２０は、トレーリング側面（図示せず）及びリーディング側面（図示せず）を含み、トレーリング側及びリーディング側は、実質的に平行である。主磁極２２０は、ＦｅＣｏ合金などの磁性材料であり得る。リーディングシールド２０６及びトレーリングシールド２４０は、ＮｉＦｅ合金などの磁性材料であり得る。特定の実施形態では、トレーリングシールド２４０は、トレーリングシールドホットシード層２４１を含み得る。トレーリングシールドホットシード層２４１は、ＣｏＦｅＮ又はＦｅＸＮなどの高モーメントスパッタ材料を含み得、式中、Ｘは、Ｒｈ、Ａｌ、Ｔａ、Ｚｒ、Ｎｉ、Ｃｏ、Ｗ、Ｈｆ、Ｒｅ、及びＴｉ、並びにそれらの組み合わせからなる群から選択される。特定の実施形態では、トレーリングシールド２４０は、トレーリングシールドホットシード層を含まない。

【0032】

図３Ａは、ＳＯＴベースのデバイスを形成する、（０１２）の結晶方位を有するドープされたビスマスアンチモン（ＢｉＳｂＥ）層３０４を有するＳＯＴ ＭＴＪデバイス３００の特定の実施形態の概略断面図である。

【0033】

ＳＯＴ ＭＴＪデバイス３００は、基板３１１と、基板３１１の上のシード層又はバッファ層３１０と、基板の上のドープされたＢｉＳｂＥ層３０４と、ドープされたＢｉＳｂＥ層３０４の上のインターレイヤ３２０と、ＭＴＪ構造３２３であって、インターレイヤ３２０の上の自由垂直磁気異方性（perpendicular magnetic anisotropy、ＰＭＡ）層３２４と、自由ＰＭＡ層３２４の上の絶縁層３２５と、絶縁層３２５の上の基準ＰＭＡ層３２７と、を備える、ＭＴＪ構造３２３と、基準ＰＭＡ層３２７の上のキャップ層３２８と、を備える。

【0034】

一実施形態では、ＳＯＴ ＭＴＪデバイス３００のシード層又はバッファ層３１０は、基板層３１１の上のアモルファス調整層３１４と、アモルファス調整層３１４の上の成長Ｂ２又はｂｃｃ（１００）テクスチャリング層３１６と、を備える。アモルファス調整層３１４は、Ｎｉ、Ｆｅ、Ｃｏ、Ｚｒ、Ｗ、Ｔａ、Ｈｆ、Ａｇ、Ｐｔ、Ｐｄ、Ｓｉ、Ｇｅ、Ｍｎ、Ａｌ、Ｔｉ、及びそれらの組み合わせからなる群から選択される元素の１つ以上の合金から構成される。例示的な合金は、ＮｉＴａ、ＮｉＦｅＴａ、ＣｏＨｆ、ＣｏＦｅＨｆ、ＮｉＷ、ＮｉＦｅＷ、ＣｏＨｆＢ、ＣｏＦｅＢ、ＣｏＺｒＴａ、ＮｉＦｅＢ、ＣｏＢ、ＦｅＢ、及びそれらの合金の組み合わせからなる群から選択される合金を含む。ｂｃｃテクスチャリング（１００）層３１６は、Ｂ２ ＲｕＡｌ相、加熱された（温度１００Ｃ～３００Ｃ）ＣｒＸ合金（式中、Ｘ＝Ｒｕ、Ｍｏ、Ｗ、及びＴｉ≦１０原子％）、ＮｉＡｌ又はＲｈＡｌのような他のＢ２相材料、及びそれらの組み合わせからなる群から選択される材料であってもよい。

【0035】

ＳＯＴ ＭＴＪデバイス３００のＢｉＳｂＥ層３０４は、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、及びドーパント元素（Ｅ）を含む。上部形態ＢｉＳｂＥ層３０４、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、又はそれらの組み合わせなどの不活性ガスを含むスパッタリングガスが、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせなどの非反応性ドーパントガスと同様に、提供される。ＳＯＴ ＭＴＪデバイス３００は、図１のディスクドライブ１００のＭＡＭＲ書き込みヘッド、図２の読み取り及び／若しくは書き込みヘッド２００、又は他の好適な磁気媒体ドライブにおいて使用され得る。ドープされたＢｉＳｂＥ層は、ＳＯＴベースのＭＲＡＭデバイス又はＳＯＴベースのＥＡＭＲ読み取りヘッド若しくは書き込みヘッドなどのトポロジカル絶縁体として使用される。ドープされたＢｉＳｂＥ層は、複数のＢｉＳｂラメラ層と、１つ以上のドープされたラメラ層と、を含み得る。ドープされたＢｉＳｂＥ層は、（０１２）方位を有する。特定の実施形態では、ドープされたＢｉＳｂＥ層は、ドープされていないＢｉＳｂ材料と比較して、より高いアニール温度、より強い（０１２）テクスチャ、より小さい粒径、及び／又はより小さい表面粗さを有する。

【0036】

ＳＯＴ ＭＴＪデバイス３００のインターレイヤ３２０は、上述のシード層又はバッファ層３１０と同様の構造を有し得る。追加的に、インターレイヤ３２０は、シード層又はバッファ層３１０に使用されるものと同様の材料を含み得る。インターレイヤ３２０は、ｆｃｃ（１００）テクスチャリング層３２６と、ｆｃｃ（１００）テクスチャリング層３２６上に配設されたテクスチャリング層３１８と、を含む。一実施形態では、ｆｃｃ（１００）テクスチャリング層３２６は、ドープされたＢｉＳｂＥ層３０４からのＳｂのマイグレーションを防止するためのマイグレーションバリアとして機能し得る。上述の（１００）テクスチャリング層３１６、アモルファス調整層３１４、テクスチャリング層３１８、及びｆｃｃ（１００）テクスチャリング層３２６は各々、約４．１０Å～約４．７０Åの範囲の格子定数を有する。（図３Ｆに示す）。後述するように、インターレイヤ３２０は、代替的に、（００１）正方晶層３１８（図３Ｅ及び図３Ｆに示す）を備えてもよい。

【0037】

ＳＯＴ ＭＴＪデバイス３００の自由ＰＭＡ層３２４は、Ｃｏ／Ｐｔ（すなわち、コバルト及び白金の二重層であり、「／」は、本明細書では二重層を示すために使用される）、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ、及びそれらの組み合わせからなる群から選択される１つ以上のスタックを備える。代替的に、自由ＰＭＡ層３２４は、ＣｏＦｅＢ、ＦｅＰｔ、他のＰＭＡ誘導層、及びそれらの組み合わせからなる群から選択される１つ以上の層を備え得る。自由ＰＭＡ層３２４の上に、ＭｇＯ層などの絶縁層３２５が、形成される。

【0038】

ＳＯＴ ＭＴＪデバイス３００の基準ＰＭＡ層３２７は、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ、及びそれらの組み合わせからなる群から選択される１つ以上のスタックを備える。代替的に、基準ＰＭＡ層３２７は、ＣｏＦｅＢ、ＦｅＰｔ、他のＰＭＡ誘導層、及びそれらの組み合わせからなる群から選択される１つ以上の層を備え得る。基準ＰＭＡ層３２７は、１つ以上の合成反強磁性（synthetic antiferromagnetic、ＳＡＦ）ピン止め構造を含み得る。基準ＰＭＡ層３２７の磁気方位は、２時間以上にわたる約２６０℃以上のアニール温度で設定され得る。

【0039】

ＳＯＴ ＭＴＪデバイス３００のキャップ層３２８は、ＮｉＦｅ、ＳｉＮ、ＴｉＮ、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＮｉＦｅＴａ、ＮｉＴａ、ＮｉＷ、ＮｉＦｅＷ、ＣｏＨｆ、ＣｏＦｅＨｆ、Ｐｔ、Ｃｏ、Ｃｕ、Ｎｉ、ＮｉＣｕ、ＣｏＣｕ、Ｒｕ、Ｔａ、Ｃｒ、Ａｕ、Ｒｈ、ＣｏＦｅ ＣｏＦｅＢ、他の非磁性材料、他の磁性材料、及びそれらの組み合わせからなる群から選択される材料を含む。

【0040】

ドープされていないＳＯＴデバイスが、上記と同じ方法で形成され得る（すなわち、層３０４が、ドーパントを有しないＢｉＳｂを含む）ことを理解されたい。

【0041】

ＢｉＳｂＥ層３０４がスピン軌道材料電極である、メモリセルアレイの一部として、複数のＳＯＴ ＭＴＪデバイス３００が一緒に構成され得ることを更に理解されたい。上部電極（図示せず）が、基準ＰＭＡ層３２７の上に配設され得る。メモリセルの各々は、２端子デバイス又は３端子デバイスの一部であってもよい。スピン軌道材料電極及び上部電極は、ビット線、ワード線、読み出しワード線、書き込みワード線、及びそれらの組み合わせとして機能することができる。メモリセルアレイは、クロスポイントアレイ又は他のアーキテクチャとして実装されてもよい。

【0042】

図３Ｂは、磁気記録に使用されるＳＯＴベースのＥＡＭＲ（例えば、ＭＡＭＲ）書き込みヘッドの一部分又は構成要素を形成する、（０１２）結晶方位を有するドープされたＢｉＳｂＥ層３０４を有するＳＯＴ ＭＴＪデバイス３０２の特定の実施形態の概略断面図である。ＳＯＴ ＭＴＪデバイス３０２のドープされたＢｉＳｂＥ層３０４は、ＳＯＴ ＭＴＪデバイス３００のドープされたＢｉＳｂＥ層３０４と同じである。ＳＯＴ ＭＴＪデバイス３０２は、図１のディスクドライブ１００若しくは他の好適な磁気媒体ドライブの読み取り／書き込みヘッド、又は図２の読み取り／書き込みヘッド２００において使用され得る。

【0043】

ＳＯＴ ＭＴＪデバイス３０２は、図３ＡのＳＯＴ ＭＴＪデバイス３００と同じであるが、ここでは、インターレイヤ３２０の上にＳＴＬ（スピントルク層、ｓｐｉｎ ｔｏｒｑｕｅ ｌａｙｅｒ）３２３が、形成される。ＳＴＬ３２３は、ＣｏＦｅ、ＣｏＩｒ、ＮｉＦｅ、ＣｏＦｅＭ（式中、Ｍは、Ｂ、Ｔａ、Ｒｅ、Ｉｒからなる群から選択される材料である）、及びそれらの組み合わせからなる群から選択される強磁性材料を含む。

【0044】

スピンホール層として作用するドープされたＢｉＳｂＥ層３０４を通る電荷電流が、ドープされたＢｉＳｂＥ層３０４内にスピン電流を発生させる。ドープされたＢｉＳｂＥ層３０４とＳＴＬ３２３とのスピン軌道結合が、ドープされたＢｉＳｂＥ層３０４からのスピン電流によって、ＳＴＬ３２３の磁化のスイッチング又は歳差運動を引き起こす。ＳＴＬ３２３の磁化のスイッチング又は歳差運動は、磁気記録に用いられる書き込みヘッドの主磁極から書き込み磁場への支援ＡＣ及び／又はＤＣ磁場を生成し得る。ＳＯＴベースのＥＡＭＲ素子は、スピン移行トルク（spin-transfer torque、ＳＴＴ）ベースのＭＡＭＲ素子と比較して、複数倍大きい電力効率を有する。

【0045】

図３Ｃ～図３Ｇは、様々な実施形態による、図３ＡのＳＯＴ ＭＴＪデバイス３００及び図３ＢのＳＯＴ ＭＴＪデバイス３０２とともに使用され得るバッファ層３１０及び／又はインターレイヤ３２０の例示的な多層構造を示す。

【0046】

図３Ｃ～図３Ｇの実施形態は、互いに組み合わせて使用され得、可能なバッファ層３１０及び／又はインターレイヤ３２０の排他的なリストではない。更に、図３Ｃ～図３Ｇの各々は、バッファ層３１０及びインターレイヤ３２０の両方を説明しているが、バッファ層３１０及びインターレイヤ３２０は、アモルファス調整層３１４、テクスチャリング層３１６、テクスチャリング層３１８、及びｆｃｃ（１００）テクスチャリング層３２６（図３Ｃ～図３Ｆ参照）などの異なる構成又は異なる量の副層若しくは中間層（intermediate layer）を有してもよく、より良好な歪み緩和を可能にし、ドープされたＢｉＳｂＥ層３０４における（０１２）成長を強化又は促進する。特定の実施形態では、バッファ層３１０及び／又はインターレイヤ３２０は、物理蒸着（physical vapor deposition、ＰＶＤ）、例えば、スパッタリング、分子線エピタキシ、イオンビーム堆積、他の好適なＰＶＤプロセス、及びそれらの組み合わせによって堆積される。更に、バッファ層３１０は、結晶性又はアモルファス材料の単一層であってもよく、インターレイヤ３２０は、多層構造であってもよい。以下でより詳細に論じられるように、シード層若しくはバッファ層３１０又はインターレイヤ３２０は、約３．４８オングストローム（ａｎｇｓｔｒｏｍ、Å）～３．７１Åの格子定数を有するテクスチャｆｃｃ（１１１）単一層又は多層ｆｃｃ（１１１）スタック材料であってもよい。

【0047】

図３Ｃに関して、一実施形態では、シード層若しくはバッファ層３１０及び／又はインターレイヤ３２０は、第１の中間層３３０と、第１の中間層３３０上に配設されている第２の中間層３３２と、を備える。一実施形態では、第１の中間層３３０は金属アモルファス材料を含み、第２の中間層３３２は、正方晶（００１）又は（１１０）材料を含む。別の実施形態では、第１の中間層３３０は、金属アモルファス材料を含み、第２の中間層３３２は、テクスチャｂｃｃ（１００）又はＢ２材料を含む。

【0048】

図３Ｄに関して、一実施形態では、バッファ層３１０及び／又はインターレイヤ３２０は、第１の中間層３３０と、第１の中間層３３０上に配設された第２の中間層３３２と、第２の中間層３３２上に配設された第３の中間層３３４と、を備える。第１の中間層３３０は、金属アモルファス材料を含み、第２の中間層３３２は、テクスチャｂｃｃ（１００）又はＢ２材料を含む。一実施形態では、第３の中間層３３４は、テクスチャｂｃｃ（１００）又はＢ２材料を含む。別の実施形態では、第３の中間層３３４は、ｆｃｃ（１００）材料を含む。更に別の実施形態では、第３の中間層３３４は、正方晶（００１）材料を含む。

【0049】

図３Ｅに関して、一実施形態では、バッファ層３１０及び／又はインターレイヤ３２０は、第１の中間層３３０と、第１の中間層３３０上に配設された第２の中間層３３２と、第２の中間層３３２上に配設された第３の中間層３３４と、第３の中間層３３４上に配設された第４の中間層３３６と、を備える。第１の中間層３３０は、金属アモルファス材料を含み、第２の中間層３３２は、テクスチャｂｃｃ（１００）又はＢ２材料を含む。一実施形態では、第３の中間層３３４は、テクスチャｂｃｃ（１００）又はＢ２材料を含み、第４の中間層３３６は、ｆｃｃ（１００）材料を含む。別の実施形態では、第３の中間層３３４は、テクスチャｂｃｃ（１００）又はＢ２材料を含み、第４の中間層３３６は、正方晶（１１０）材料を含む。更に別の実施形態では、第３の中間層３３４は、テクスチャｂｃｃ（１００）又はＢ２材料を含み、第４の中間層３３６は、正方晶（００１）材料を含む。

【0050】

図３Ｆに関して、一実施形態では、バッファ層３１０及び／又はインターレイヤ３２０は、第１の中間層３３０であって、第１の中間層３３０が、金属アモルファス材料を含む、第１の中間層３３０と、テクスチャｂｃｃ（１００）又はＢ２材料を含む第２の中間層３３２と、テクスチャｂｃｃ（１００）又はＢ２材料を含む第３の中間層３３４と、正方晶（００１）材料を含む第４の中間層３３６と、ｆｃｃ（１００）材料を含む第５の中間層３３８と、を備える。

【0051】

図３Ｆの第１の中間層３３０のアモルファス金属材料は、Ｎｉ、Ｆｅ、Ｃｏ、Ｚｒ、Ｗ、Ｔａ、Ｈｆ、Ａｇ、Ｐｔ、Ｐｄ、Ｓｉ、Ｇｅ、Ｍｎ、Ａｌ、Ｔｉ、及びそれらの組み合わせからなる群から選択される１つ以上の元素を含んでもよい。追加的又は代替的に、第１の中間層３３０は、ＮｉＴａ、ＮｉＦｅＴａ、ＮｉＮｂ、ＮｉＷ、ＮｉＦｅＷ、ＮｉＦｅＨｆ、ＣｏＨｆＢ、ＣｏＺｒＴａ、ＣｏＦｅＢ、ＮｉＦｅＢ、ＣｏＢ、ＦｅＢ、及びそれらの合金の組み合わせからなる群から選択される１つ以上の化合物を含んでもよい。更に、アモルファス金属材料は、最近接（ＸＲＤ）回折ピークを有し得、そのピークのｄ間隔は、約２．０Å～約２．２Åである。

【0052】

第２の中間層３３２及び第３の中間層３３４のテクスチャｂｃｃ（１００）又はＢ２材料は、同様であっても異なっていてもよい。Ｂ２材料の場合、材料は、Ｂ２相ＲｕＡｌ単独、又はＮｉＡｌ及びＲｈＡｌのような他のＢ２相との組み合わせ、１５０℃以上の温度のＣｒ、又は加熱されたＣｒＸ合金（式中、Ｘ＝Ｒｕ、Ｍｏ、Ｗ、又はＴｉ≦１０原子％、かつ１００～３００℃に加熱）からなる群から選択され得る。テクスチャｂｃｃ（１００）材料の場合、材料は、Ｖ、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、ＷＴｉ_５０、Ｃｒ、それらの合金の組み合わせ、及びＴｉ、Ａｌ、Ｇｅ、Ｓｉ、Ａｇ、Ｃｕ、Ｍｎ、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｆｅからなる群から選択される１つ以上の追加元素を有するそれらの合金の組み合わせ、並びにそれらの組み合わせからなる群から選択され得る。更に、テクスチャｂｃｃ（１００）又はＢ２材料は、約２．８８Å～３．３１Åのａ軸格子定数を有し得る。

【0053】

図３Ｆの第４の中間層３３６の正方晶（００１）又は（１１０）材料は、約４．２Å～約４．７Åの範囲内のａ軸及び約２．８８Å～約３．１５Åの範囲内のｃ軸を有し得る。正方晶（００１）又は（１１０）材料は、ＳｂＯ_２、ＴｉＯ_２、ＩｒＯ_２、ＲｕＯ_２、ＣｒＯ_２、ＶＯ_２、ＯｓＯ_２、ＲｈＯ_２、ＰｄＯ_２、ＷＶＯ_４、ＣｒＮｂＯ_４、ＳｎＯ_２、ＧｅＯ_２、それらの複合材料、それらの合金、及びＷ、Ｎｂ、並びにそれらの組み合わせからなる群から選択される１つ以上の追加の元素を有するそれらの合金からなる群から選択され得る。

【0054】

図３Ｆの第５の中間層３３８のｆｃｃ（１００）材料は、約４．１０Å～約４．７０Åの範囲内の格子定数を有し得る。ｆｃｃ（１００）材料は、Ａｇ、Ａｌ、Ａｕ、ＦｅＯ、ＣｏＯ、ＺｒＯ、ＭｇＯ、ＴｉＯ、ＳｃＮ、ＴｉＮ、ＮｂＮ、ＺｒＮ、ＨｆＮ、ＴａＮ、ＳｃＣ、ＴｉＣ、ＮｂＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＷＣ、及びそれらの組み合わせ、それらの合金、及びＷ、Ａｌ、Ａｇ、Ｗ、Ｍｏ、Ｚｒ、Ｔｉ、Ｇｅ、Ｓｉ、並びにそれらの組み合わせからなる群から選択される１つ以上の追加の元素を有するそれらの合金の組み合わせからなる群から選択され得る。

【0055】

上述の特定の実施形態では、バッファ層３１０及び／若しくはインターレイヤ３２０は、物理蒸着（ＰＶＤ）、例えば、スパッタリング、分子線エピタキシ、イオンビーム堆積、他の好適なＰＶＤプロセス、又はそれらの組み合わせによって堆積される。

【0056】

図３Ｇは、一実施形態による、図３Ａ及び図３ＢのＳＯＴ ＭＴＪデバイス３００、３０２のドープされたＢｉＳｂＥ層３０４を置き換えることができる副層を備えるドープされていないＢｉＳｂ層３４０の概略断面図である。図３Ｇは、Ｂｉ層間にＢｉＳｂ（又はドープされたＢｉＳｂＥ）層を挟むことの利点を示すものである。Ｂｉ層は、組成変調層として作用して、最終的に、ドープされていない形態又はドープされた形態のいずれかのＢｉＳｂについて、組成深さをより均一にする。堆積及び／又はアニーリングの後、Ｓｂは、ドープされていないＢｉＳｂ層又はドープされたＢｉＳｂＥ層の界面に移動する傾向を有する。ドープされていないＢｉＳｂ層又はドープされたＢｉＳｂＥ層のいずれかの側の薄いＢｉ層は、ドープされていないＢｉＳｂ層又はドープされたＢｉＳｂＥ層からマイグレートし得る任意のＳｂを取り込むことができ、したがって、堆積中及び／又はアニーリング後に生じ得る巨大な組成勾配を低減することができる。薄いＢｉ層は、ドープされていないＢｉＳｂ若しくはドープされたＢｉＳｂＥ上に成長され得るか、又はドープされていないＢｉＳｂ若しくはドープされたＢｉＳｂＥ層のためのシード層として使用され得、ＳＯＴ ＭＴＪデバイス内の組成変調を改善しながら、依然として（０１２）成長を促進する。

【0057】

図３ＧのドープされていないＢｉＳｂ層３４０は、Ｂｉ積層体３０４ａ、３０４ｃを備える。第１のＢｉ副層３０４ａは、バッファ層３１０上に配設される。ＢｉＳｂ副層３０４ｂは、第１のＢｉ副層３０４ａ上に配設される。ＢｉＳｂ副層３０４ｂは、約１０％～約２０％の原子百分率でＳｂを含み得る。第２のＢｉ副層３０４ｃは、ＢｉＳｂ副層３０４ｂ上に配設される。いくつかの実施形態では、第１及び第２のＢｉ副層３０４ａ、３０４ｃは各々、約１０Å以下の厚さを有し、厚さ組成均一性を向上させるための組成変調副層として機能する。

【0058】

図３ＧのドープされていないＢｉＳｂ層３４０は、（０１２）方位を有する。いくつかの実施形態では、ドープされていないＢｉＳｂ層３４０は、Ｂｉ１－ｘＳｂｘ（式中、ｘは０＜ｘ＜１である）を含む。特定の実施形態では、ドープされていないＢｉＳｂ層３４０は、Ｂｉ１－ｘＳｂｘ（式中、ｘは０．０５＜ｘ＜０．２である）を含むか、又は約７％～約２２％の原子パーセント含有量でアンチモンを含む。

【0059】

図４は、ドープされたＢｉＳｂＥ層を形成する方法４００を示すフローチャートである。ドープされたＢｉＳｂＥ層は、図３ＡのＳＯＴ ＭＴＪデバイス３００におけるドープされたＢｉＳｂＥ層３０４、又は図３ＢのＳＯＴ ＭＴＪデバイス３０２のドープされたＢｉＳｂＥ層３０４であり得る。ＳＯＴ ＭＴＪデバイス３００及び３０２は、図１のディスク若しくは他の好適な磁気媒体ドライブの読み取り／書き込みヘッド、又は図２の読み取り及び／又は書き込みヘッドにおいて、ＭＲＡＭセルの一部として使用され得る。

【0060】

方法４００の４０２において、基板が、スパッタリングチャンバ内に配設される。基板は、図３Ａ又は図３Ｂの基板３１１であってもよい。方法４００の４０４において、スパッタリングチャンバが、ベース圧力に達するまで排気される。方法４００の４０６において、スパッタリングガスが、スパッタリングチャンバ内に送達される。ドープされたＢｉＳｂＥ層を形成するために、スパッタリングガスは、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、又はそれらの組み合わせなどの不活性ガスを含む。スパッタリングガスはまた、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせなどの非反応性ドーパントガスを含むであろう。いくつかの実施形態では、スパッタリングガスは、１：１の不活性ガス対非反応性ドーパントガスの混合比を含む。他の実施形態では、スパッタリングガスは、１：２の不活性ガス対非反応性ドーパントガスの混合比を含む。

【0061】

方法４００の４０８において、バイアスが、スパッタチャンバ内に配設されたスパッタリングターゲットに印加され、スパッタターゲットは、基板上に堆積される材料（例えば、ＢｉＳｂ）である。方法４００の４１０において、ドープされたＢｉＳｂＥ層が、基板の上に堆積される。ドープされたＢｉＳｂＥ層は、非反応性ドーパントガスの元素を含有する。

【0062】

図５は、グロー放電分光分析（ＧＤＳ）の秒単位のスパッタ時間対ＧＤＳ推定濃度であり、ＧＤＳ推定濃度は、ドープされていないＢｉＳｂ膜及びドープされたＢｉＳｂＥ膜中の様々な元素のおよその原子％（ａｔ．％）である。ドープされていないＢｉＳｂ膜及びＮ_２でドープされた、ドープされたＢｉＳｂＥ膜を、Ｓｂ、Ｂｉ、カーボン（Ｃ）、及びＮ_２の存在について測定した。Ｎ_２でドープされた、ドープされたＢｉＳｂＥ膜は、最大約４～５原子％のＮ_２の検出可能レベルを有した。しかしながら、ドープされていないＢｉＳｂ膜は、膜中に検出可能なＮ_２を示さない。ドープされたＢｉＳｂＥ膜中に存在するＮ_２は、Ｎ_２が、膜の形成中に膜の粒径を小さくし、したがって、（０１２）成長を促進するので、望ましい。

【0063】

図６は、第１のドープされたＢｉＳｂＥ層６１０及びドープされていないＢｉＳｂ層６２０の（０１２）ピークの強度の対数に対する２θＸＲＤスキャンを示す。ドープされたＢｉＳｂＥ層は、窒素でドープされている。ドープされたＢｉＳｂＥ層６１０は、約１００Åの厚さを有し、ドープされたＢｉＳｂＥ層６１０は、約１～４原子％のＮ_２でドープされる。ドープされていないＢｉＳｂ層６２０は、約１００Åの厚さを含んだ有する。

【0064】

ドープされたＢｉＳｂＥ層６１０のＮ_２ドーピングにより、ドープされたＢｉＳｂＥ層６１０は、ドープされていないＢｉＳｂ層６２０と比較してより平滑な膜テクスチャを有する。なぜなら、ドープされたＢｉＳｂＥ層６１０の形成中に、ドーパントガスが、ドープされたＢｉＳｂＥ層６１０内の結晶粒成長を中断させ、それにより、ドープされたＢｉＳｂＥ層６１０の結晶の粒径を減少させ、改善されたトポロジカル絶縁体（topological insulator、ＴＩ）性能のための平滑な表面をもたらす（すなわち、ドープされたＢｉＳｂＥ層６１０の粒径は、ドープされていないＢｉＳｂ層６２０の粒径よりも小さい）からである。ドープされたＢｉＳｂＥ層６１０のより小さい粒径は、所望のピーク（０１２）及び（０２４）における増加した反射率、並びに所望されないピーク（１０４）、（１１０）、（２０２）、及び（１１６）における減少した反射率をもたらす。

【0065】

図７は、２つのスタック７１０及び７２０のＢｉＳｂ方位の強度に対する２θＸＲＤスキャンを示す。スタック７１０は、約６０Åの厚さに形成されたＮｉＴａ－シリサイド層のシード層と、約１００Åの厚さに形成されたドープされていないＢｉＳｂ層と、約１５Åの厚さに形成されたＮｉＦｅ層と、約６０Åの厚さに形成されたＮｉＴａのインターレイヤと、約３０Åの厚さに形成されたＮｉＣｒのキャップ層と、を備える。スタック７２０は、約６０Åの厚さに形成されたＮｉＴａ－シリサイド層のシード層と、図３Ａ及び図３ＢのＢｉＳｂＥ層３０４などの、約１００Åの厚さに形成されたドープされたＢｉＳｂＥ層と、１５Åの厚さに形成されたＮｉＦｅ層と、約６０Åの厚さに形成されたＮｉＴａのインターレイヤと、約３０Åの厚さに形成されたＮｉＣｒのキャップ層と、を備える。ドープされたＢｉＳｂＥ層のためのドーパントは、窒素である。スタック７１０及び７２０は、図３Ａ及び図３ＢのＭＴＪ、シード層、インターレイヤ構造ではなく、むしろ、ドープされていないＢｉＳｂ層ではなくドープされたＢｉＳｂＥ層を使用する利点を示す単純なスタックであることに留意されたい。ドープされたＢｉＳｂＥ層は、複数のＢｉＳｂラメラ層及び複数のドーパントラメラ層を含む。ドーパントは、窒素であるように示されているが、水素などの他のドーパントが企図されることを理解されたい。

【0066】

図６と同様に、Ｎ_２などの非反応性ガスでＢｉＳｂＥ層をドープすることは、より小さい粒径をもたらす（すなわち、スタック７２０の粒径は、スタック７１０の粒径よりも小さい）ので、スタック７２０は、スタック６１０と比較して、より滑らかな膜テクスチャを有する。ドープされたスタック７２０のより小さい粒径は、所望のピーク（０１２）及び（０２４）における増加した反射率、及び所望されないピーク（００３）、（１０４）、及び（００６）における減少した反射率をもたらす。破線で示されるように、（０１２）ピークは、スタック７１０と比較して、スタック７２０について著しく高く、より顕著であり、スタック７１０とスタック７２０との間の唯一の違いが、スタック７２０内のドープされたＢｉＳｂＥ層である一方、スタック７１０は、ドープされていないＢｉＳｂ層を有する。

【0067】

図８Ａは、ドープされていないＢｉＳｂ層及び図３Ａ及び図３ＢのドープされたＢｉＳｂＥ層３０４などのＮ_２でドープされた、ドープされたＢｉＳｂＥ層の温度に対するｃ軸格子定数対ａ軸格子定数（ｃ／ａ）比を示す。図８Ａに関して、ドープされていないＢｉＳｂ層及びドープされたＢｉＳｂＥ層は、単に、上述のＭＴＪ ＳＯＴの他の層を有しない層自体であることに留意されたい。完全な結晶のｃ／ａ比は一定値であるが、結晶格子の歪みが、ｃ／ａ比を変化させる可能性がある。ｃ／ａ比の変化が、結晶の格子を所望のシード層により適したものにし得る。したがって、ｃ／ａ比を操作することによって、（０１２）方位を有するＢｉＳｂ層のより平滑な膜成長を促進する格子が、達成され得る。

【0068】

図８Ａに示されるように、ドープされていないＢｉＳｂサンプルの４つのクーポン及びＮ_２でドープされた、ドープされたＢｉＳｂＥサンプルの４つのクーポンの８つのクーポンを、摂氏１８５度（℃）～２５０℃の様々な温度でアニールした。ドープされていないＢｉＳｂクーポンは、図３ＡのＳＯＴ ＭＴＪデバイス３００又は図３ＢのＳＯＴ ＭＴＪデバイス３０２を備え得る。ドープされていないＢｉＳｂクーポンは、５ｓｃｃｍの流量のＫｒスパッタリングガスを用いて、チャンバ内で形成された。ドープされたＢｉＳｂＥクーポンは、Ｋｒ及びＮ_２スパッタリングガスの混合物を用いて、チャンバ内で形成された。本実施形態のうちの１つの例は、１：２のＫｒ：Ｎ_２のスパッタリングガス混合物（すなわち、Ｋｒの流量が５ｓｃｃｍであって、Ｎ_２の流量が１０ｓｃｃｍであった）を用いて、チャンバ内で形成された。他の実施形態では、スパッタリング混合物は、Ｋｒ及びＮ_２の１：１混合物であってもよい（例えば、Ｋｒの流量が５ｓｃｃｍに等しく、非反応性ドーピングガスの流量が５ｓｃｃｍに等しい）。ＢｉＳｂクーポンを、Ｎ_２ドープされたＢｉＳｂＥクーポンと比較すると、Ｎ_２ドープされたＢｉＳｂＥ膜（ＢｉＳｂＮ）は、ドープされていないＢｉＳｂ膜と比較して、著しく低いｃ／ａ比を有することが分かり得る。ｃ／ａ比及び追加の膜特性のより詳細な分析が、図８Ｂ及び図８Ｃにおいて以下で論じられる。

【0069】

図８Ｂは、図８Ａのデータ点、並びに追加の、特定のアニール温度でのドープされていないＢｉＳｂ及びドープされたＢｉＳｂＥの膜特性を含むチャートを示す。膜は、表面伝導状態の変化に最も敏感である１００～１３０Åの厚さ範囲から選択された。ドープされていないＢｉＳｂ膜であるクーポンＳ１－５、及びＮ_２ドープされたＢｉＳｂＥ膜であるクーポンＳ２－１を、１８５℃の温度で６０分間アニールした。Ｓ１－５のｃ／ａ比は、２．７０３であり、Ｓ２－１のｃ／ａ比は、２．６５６であった。ドープされていないＢｉＳｂ膜であるクーポンＳ１－６、及びＮ_２ドープされたＢｉＳｂＥ膜であるクーポンＳ２－５を、１９５℃の温度で６０分間アニールした。Ｓ１－５のｃ／ａ比は、２．７１０であり、Ｓ２－１のｃ／ａ比は、２．６５２であった。ドープされていないＢｉＳｂ膜であるクーポンＳ１－１、及びＮ_２ドープされたＢｉＳｂＥ膜であるクーポンＳ２－２を、２２５℃の温度で６０分間アニールした。Ｓ１－５のｃ／ａ比は２．７０８であり、Ｓ２－１のｃ／ａ比は２．６６０であった。ドープされていないＢｉＳｂ膜であるクーポンＳ１－３、及びＮ_２ドープされたＢｉＳｂＥ膜であるクーポンＳ２－３を、２５０℃の温度で７５分間アニールした。Ｓ１－５のｃ／ａ比は２．７１０であり、Ｓ２－１のｃ／ａ比は２．６７４であった。したがって、図８Ａ及び図８Ｂに示されるように、ドープされていないＢｉＳｂクーポン（Ｓ１－５、Ｓ１－６、Ｓ１－４、Ｓ１－３）と比較して、ドープされたＢｉＳｂＥクーポン（Ｓ２－１、Ｓ２－５、Ｓ２－２、Ｓ２－３）では、ｃ／ａ比が有意に減少した。例えば、Ｎ_２ドープされたＢｉＳｂＥクーポンＳ２－１、Ｓ２－５、Ｓ２－２、及びＳ２－３は各々、２．７未満のｃ／ａ比を有した一方、ドープされていないＢｉＳｂクーポンＳ１－５、Ｓ１－６、Ｓ１－４、Ｓ１－３は各々、２．７を超えるｃ／ａ比を有した。

【0070】

図８Ｃは、ドープされていないＢｉＳｂ膜をドープすることが、ＴＩ特性に悪影響を及ぼし、ドープされたＢｉＳｂＥ膜を熱的に不安定にするかどうかを決定するために、様々な温度でアニールする前後のドープされていないＢｉＳｂ膜及びドープされたＢｉＳｂＥ膜の特性を含むチャートを示す。ドープされたＢｉＳｂＥ膜の熱的安定性を試験するために、ドープされていないＢｉＳｂサンプルの４つのクーポン（Ｓ１３～Ｓ１６）及びドープされたＢｉＳｂＥサンプルの４つのクーポン（Ｓ２１～２５）の８つのクーポンを、様々な温度でのアニーリングの前後の抵抗の変化（Ｒｓ Ｄｅｌｔａ／Ｍｅａｎ）について分析した。ドープされていないＢｉＳｂクーポン（Ｓ１３～Ｓ１６）及びドープされたＢｉＳｂＥクーポン（Ｓ２１～２５）の両方が、約－５％～＋５％の抵抗の変化を経験したことが見出され、これは、通常の標準誤差範囲内である（すなわち、アニーリング後のサンプルにおいて、抵抗の数学的に有意な変化は見られなかった）。したがって、形成中にＢｉＳｂＥ膜をＮ_２でドープすることは、粒径を低減するのに、及び膜テクスチャを改善するのに有効である一方、熱的安定性も保持する。

【0071】

図９Ａは、ドープされなかった、ドープされていないＢｉＳｂ層を、図３Ａ及び図３ＢのドープされたＢｉＳｂＥ層３０４などの、Ｎ_２でドープされた、ドープされたＢｉＳｂＥ層と比較する二乗平均平方根（root mean square、ＲＭＳ）粗さチャートを示す。スロット７～１１は各々、特定の厚さを有するドープされていないＢｉＳｂ層を表す。スロット２～６は、７５０Ｖ／１５０ｍＡのプロセス条件下で、５ｓｃｃｍのＫｒ（Ｋｒ５）及び１０ｓｃｃｍのＮ_２（Ｎ１０）のスパッタリングガスを用いて形成された、ドープされたＢｉＳｂＥ層に対応する。スロット７～１１は、７５０Ｖ／１５０ｍＡの同様のプロセス条件下で、５ｓｃｃｍのＫｒ（Ｋｒ５）のスパッタリングガスを用いて（すなわち、スパッタリングガスは、非反応性ドーパントガスを含有しなかった）形成された、ドープされていないＢｉＳｂ層に対応する。図９Ｂは、図９ＡのＲＭＳ粗さチャートの粗さ要約表を示す。

【0072】

スロット２及び７に関して、スロット２及びスロット７は、両方とも、３００秒（ｓ）の堆積時間で形成されたが、約５７６オングストローム（Å）の厚さを有するスロット７は、約４８８Åの厚さを有するスロット２よりも厚い。これは、スロット７のドープされていないＢｉＳｂ層が、約１．６２７オングストローム毎秒（ａｎｇｓｔｒｏｍ ｐｅｒ ｓｅｃｏｎｄ、Å／ｓ）の堆積速度を有したスロット２のドープされたＢｉＳｂＥ層と比較して、約１．９２Å／ｓのより速い速度で堆積されたためである。追加的に、１４．２８のＲＭＳ粗さを有するスロット７は、３．９２のＲＭＳ粗さを有するスロット２よりも粗い。

【0073】

スロット３及び８に関して、スロット３及びスロット８は、両方とも、２４０秒の堆積時間で形成されたが、４８１Åの厚さを有するスロット８は、４０４Åの厚さを有するスロット３よりも厚い。これは、スロット８のドープされていないＢｉＳｂ層は、約１．６８３Å／ｓの堆積速度を有したスロット３のドープされたＢｉＳｂＥ層と比較して、約２．００４Å／ｓのより速い速度で堆積されたためである。追加的に、１３．３３のＲＭＳ粗さを有するスロット８は、３．０３のＲＭＳ粗さを有するスロット３よりも粗い。

【0074】

スロット４及び９に関して、スロット４及びスロット９は、両方とも、１８０秒の堆積時間で形成されたが、３５０Åの厚さを有するスロット９は、２９８Åの厚さを有するスロット４よりも厚い。これは、スロット９のドープされていないＢｉＳｂ層は、約１．６５６Å／ｓの堆積速度を有したスロット４のドープされたＢｉＳｂＥ層と比較して、約１．９４４Å／ｓのより速い速度で堆積されたためである。追加的に、８．８９のＲＭＳ粗さを有するスロット９は、２．２４のＲＭＳ粗さを有するスロット４よりも粗い。

【0075】

スロット５及び１０に関して、スロット５及びスロット１０は、両方とも、１２０秒の堆積時間で形成されたが、２３６Åの厚さを有するスロット１０は、１９８Åの厚さを有するスロット５よりも厚い。これは、スロット１０のドープされていないＢｉＳｂ層は、約１．６５０Å／ｓの堆積速度を有したスロット５のドープされたＢｉＳｂＥ層と比較して、約１．９６７Å／ｓのより速い速度で堆積されたためである。追加的に、５．３１のＲＭＳ粗さを有するスロット１０は、１．２７のＲＭＳ粗さを有するスロット４よりも粗い。

【0076】

スロット６及び１１に関して、スロット６及びスロット１１は、両方とも、６０秒の堆積時間で形成されたが、１２５Åの厚さを有するスロット１１は、１０２Åの厚さを有するスロット６よりも厚い。これは、スロット１１のドープされていないＢｉＳｂ層は、約１．７００Å／ｓの堆積速度を有したスロット６のドープされたＢｉＳｂＥ層と比較して、約２．０８３Å／ｓのより速い速度で堆積されたためである。追加的に、１．２１のＲＭＳ粗さを有するスロット１１は、０．７８のＲＭＳ粗さを有するスロット６よりも粗い。

【0077】

したがって、Ｎ_２ドーピングは、ＢｉＳｂ結晶粒の連続成長を中断させることによって膜厚及び粒径の両方を減少させて、より低いＲＭＳ粗さを有する、より遅く成長する膜をもたらし、それにより、ＢｉＳｂ層と周囲の層との間の界面品質を改善し、望ましくないアンチモンのマイグレーションを抑制することが、明確に示されている。

【0078】

図９Ｃは、様々なＢｉＳｂ膜タイプ（すなわち、ドープされていないもの及びドープされたものの両方）の膜厚対導電率を示す。５つの異なるＢｉＳｂ膜タイプの導電率（１／抵抗率（ρ）＊１０００）が、測定され、５つの異なるＢｉＳｂ膜タイプの各々は、様々な厚さの５つのクーポンを有した。５つの異なるＢｉＳｂ膜タイプの各々について、１つのクーポンは、３００秒の堆積時間を有し、第２のクーポンは、２４０秒の堆積時間を有し、第３のクーポンは、１８０秒の堆積時間を有し、第４のクーポンは、１２０秒の堆積時間を有し、第５のクーポンは、６０秒の堆積時間を有した。したがって、５つの異なるＢｉＳｂ膜の各々の５つのクーポンの各々は、上述したように、堆積時間、アニーリング温度、Ｖ／ｍＡ、及び膜の形成中のドーパント元素の存在などのプロセス条件が、膜の厚さに影響を及ぼすため、様々な厚さを有した。

【0079】

「古いＢｉＳｂデータ」は、従来技術のドープされていないＢｉＳｂ膜についての導電率対膜厚を示す。「１０１８２１ＢｉＳｂデータＫｒ」は、図９Ａ及び図９Ｂのスロット６～１１のドープされていないＢｉＳｂクーポンの導電率対膜厚を示す。「１０１８２１ＢｉＳｂＮデータＫｒ」は、図９Ａ及び図９Ｂのスロット１～５のＮ_２ドープされたＢｉＳｂＥクーポンの導電率対膜厚を示す。ドープされたＢｉＳｂＥクーポンは、ＴＩに影響を与えることなくバルク導電率の増加を示す。

【0080】

図１０Ａは、例えば、図１のドライブ１００又は他の好適な磁気媒体ドライブの読み取り／書き込みヘッドの一部として使用可能な、ＭＡＭＲ書き込みヘッドで使用するためのＳＯＴデバイス１０００の概略断面図である。ＳＯＴデバイス１０００は、図３Ａ及び図３ＢのＮ_２ドープされたＢｉＳｂＥ層３０４及びシード層３１０など、基板３１１の上に形成されたシード層３１０の上に形成された、（０１２）方位を有するドープされたＢｉＳｂＥ層３０４を備える。ＢｉＳｂＥ層３０４の上にスピントルク層（spin torque layer、ＳＴＬ）１０９７が、形成される。ＳＴＬ１０９７は、ＣｏＦｅ、ＣｏＩｒ、ＮｉＦｅ、及びＣｏＦｅＸ合金（式中、Ｘ＝Ｂ、Ｔａ、Ｒｅ、又はＩｒ）のうちの１つ以上の層などの強磁性材料を含む。

【0081】

特定の実施形態では、電流シャントブロック層１０９６が、ＢｉＳｂＥ層３０４とＳＴＬ１０９７との間に配設される。電流シャントブロッキング層１０９６は、電流がＢｉＳｂＥ層３０４からＳＴＬ１０９７へ流れるのを低減するが、ＢｉＳｂＥ層３０４とＳＴＬ１０９７とのスピン軌道結合を可能にする。特定の実施形態では、電流シャントブロッキング層１０９６は、ＢｉＳｂＥ層３０４とＳＴＬ１０９７との間に、非磁性材料よりも大きなスピン軌道結合を提供する磁性材料を含む。特定の実施形態では、電流シャントブロッキング層１０９６は、ＦｅＣｏ、ＦｅＣｏＭ、ＦｅＣｏＭＯ、ＦｅＣｏＭＭｅＯ、ＦｅＣｏＭ／ＭｅＯ多層スタック、ＦｅＣｏＭＮｉＭｎＭｇＺｎＦｅＯ、ＦｅＣｏＭ／ＮｉＭｎＭｇＺｎＦｅＯ多層スタック、それらの複数の層／スタック、又はそれらの組み合わせを備え、式中、Ｍは、Ｂ、Ｓｉ、Ｐ、Ａｌ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔｉ、Ｔａ、Ｍｏ、Ｍｇ、Ｙ、Ｃｕ、Ｃｒ、及びＮｉのうちの１つ以上であり、Ｍｅは、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔｉ、Ｔａ、Ｍｇ、Ｙ、又はＣｒのうちの１つ以上である。特定の実施形態では、電流シャントブロッキング層１０９６は、約１０Å～約１００Åの厚さに形成される。特定の態様では、１００Åを超える厚さを有する電流シャントブロッキング層１０９６は、ＢｉＳｂＥ層３０４とＳＴＬ１０９７とのスピン軌道結合を低減し得る。特定の態様では、１０Å未満の厚さを有する電流シャントブロッキング層は、ＢｉＳｂＥ層３０４からＳＴＬ１０９７への電流を十分に低減しない場合がある。

【0082】

特定の実施形態では、スペーサ層１０９８及びピン止め層１０９９などの追加の層が、ＳＴＬ１０９７の上に形成される。ピン止め層１０９９は、ＳＴＬ１０９７を部分的にピン止めすることができる。ピン止め層１０９９は、ＰｔＭｎ、ＮｉＭｎ、ＩｒＭｎ、ＩｒＭｎＣｒ、ＣｒＭｎＰｔ、ＦｅＭｎ、他の反強磁性材料、又はそれらの組み合わせの単一層又は複数層を備える。スペーサ層１０９８は、酸化マグネシウム、酸化アルミニウム、他の非磁性材料、又はそれらの組み合わせの単一層又は複数層を備える。

【0083】

図１０Ｂ及び図１０Ｃは、図１０ＡのＳＯＴデバイス１０００を有するＭＡＭＲ書き込みヘッド２１０の一部分の特定の実施形態の概略ＭＦＳ図である。ＭＡＭＲ書き込みヘッド２１０は、図２の書き込みヘッド、又は図１のディスクドライブ１００若しくはテープドライブなどの他の好適な磁気媒体ドライブ内の他の好適な書き込みヘッドであり得る。ＭＡＭＲ書き込みヘッド２１０は、トラック方向に、主磁極２２０及びトレーリングシールド２４０を含む。ＳＯＴデバイス１０００は、主磁極とトレーリングシールド２４０との間のギャップに配設される。

【0084】

動作中、スピンホール層として機能するドープされたＢｉＳｂＥ層若しくは層スタック３０４を通る電荷電流が、ドープされたＢｉＳｂＥ層内にスピン電流を生成する。ＢｉＳｂＥ層とＳＴＬ１０９７とのスピン軌道結合は、ＢｉＳｂＥ層３０４からのスピン電流のスピン軌道結合により、ＳＴＬ１０９７の磁化のスイッチング又は歳差運動を引き起こす。ＳＴＬ１０９７の磁化のスイッチング又は歳差運動は、書き込み磁場に対する支援ＡＣ及び／又はＤＣ磁場を生成し得る。ＳＯＴに基づくエネルギー支援書き込みヘッドは、スピン移行トルクに基づくＭＡＭＲ書き込みヘッドと比較して、数倍大きい電力効率を有する。図１０Ｂに示されるように、ＳＴＬ１０９７の磁化方向の容易軸は、ＳＴＬ１０９７の形状異方性から、図１０Ａのピン止め層１０９９から、及び／又はＳＴＬ１０９７に近接するハードバイアス要素から、ＭＦＳに垂直である。図１０Ｃに示されるように、ＳＴＬ１０９７の磁化方向の容易軸は、ＳＴＬ１０９７の形状異方性から、図１０Ａのピン止め層１０９９から、及び／又はＳＴＬ１０９７に近接するハードバイアス要素から、ＭＦＳに平行である。

【0085】

図１１は、ＭＲＡＭデバイス１１００として使用されるＳＯＴ ＭＴＪ１１０１の概略断面図である。ＭＲＡＭデバイス１１００は、基準層（reference layer、ＲＬ）１１１０と、ＲＬ１１１０の上のスペーサ層１１２０と、スペーサ層１１２０の上の記録層１１３０と、記録層１１３０の上に配設された電流シャントブロック層１１４０の上のシード層又はバッファ層３１０と、シード層又はバッファ層３１０の上のドープされたＢｉＳｂＥ層若しくは層スタック３０４と、を備える。ドープされたＢｉＳｂＥ層３０４及びシード層又はバッファ層３１０は、図３Ａ及び図３ＢのドープされたＢｉＳｂＥ層３０４及びシード層３１０であり得る。

【0086】

ＲＬ１１１０は、ＣｏＦｅ、他の強磁性材料、及びそれらの組み合わせの単一層又は複数層を備える。スペーサ層１１２０は、酸化マグネシウム、酸化アルミニウム、他の誘電体材料、又はそれらの組み合わせの単一層又は複数層を備える。記録層１１３０は、ＣｏＦｅ、ＮｉＦｅ、他の強磁性材料、又はそれらの組み合わせの単一層又は複数層を備える。

【0087】

上述したように、特定の実施形態では、電流シャントブロック層１１４０は、シード層又はバッファ層３１０と、記録層１１３０との間に配設される。電流シャントブロッキング層１１４０は、電流が、ドープされたＢｉＳｂＥ層３０４から記録層１１３０へ流れるのを減少させるが、ドープされたＢｉＳｂＥ層３０４と記録層１１３０とのスピン軌道結合を可能にする。例えば、ＭＲＡＭデバイスへの書き込みは、ドープされたＢｉＳｂＥ層と記録層１１３０とのスピン軌道結合によって可能になり得、それにより、ドープされたＢｉＳｂＥ層３０４からのスピン電流のスピン軌道結合による記録層１１３０の磁化のスイッチングが可能になる。特定の実施形態では、電流シャントブロッキング層１１４０は、ドープされたＢｉＳｂＥ層３０４と記録層１１３０との間に、非磁性材料よりも大きなスピン軌道結合を提供する磁性材料を含む。特定の実施形態では、電流シャントブロッキング層１１４０は、ＦｅＣｏＭ、ＦｅＣｏＭＯ、ＦｅＣｏＭＭｅＯ、ＦｅＣｏＭ／ＭｅＯスタック、ＦｅＣｏＭＮｉＭｎＭｇＺｎＦｅＯ、ＦｅＣｏＭ／ＮｉＭｎＭｇＺｎＦｅＯスタック、それらの複数の層／スタック、又はそれらの組み合わせを含み、式中、Ｍは、Ｂ、Ｓｉ、Ｐ、Ａｌ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔｉ、Ｔａ、Ｍｏ、Ｍｇ、Ｙ、Ｃｕ、Ｃｒ、及びＮｉのうちの１つ以上であり、Ｍｅは、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔｉ、Ｔａ、Ｍｇ、Ｙ、又はＣｒである。

【0088】

図１１のＭＲＡＭデバイス１１００は、ピン止め層、ピン止め構造（例えば、合成反強磁性（ＳＡＦ）ピン止め構造）、電極、ゲート、及び他の構造などの他の層を含み得る。シード層３１０の上に、（０１２）方位を有するドープされたＢｉＳｂＥ層３０４を使用して、図１１の構造以外の他のＭＲＡＭデバイスを形成して、ＳＯＴ ＭＴＪ１１０１を形成することができる。

【0089】

図１２Ａ及び図１２Ｂは、様々な実施形態による、ピン止めされた、ドープされたＢｉＳｂＥベースのセンサの概略的な媒体対向面（ＭＦＳ）の図である。図１２Ａは、第１のシールド１２１０ａと、第１のシールド１２１０ａに隣接及び接触して配設されたシード層１２１２と、シード層１２１２に隣接及び接触するドープされたＢｉＳｂＥ層１２１４と、ドープされたＢｉＳｂＥ層１２１４に隣接及び接触するインターレイヤ１２１６と、インターレイヤ１２１６に隣接及び接触するＭＴＪ構造１２１８と、ＭＴＪ構造１２１８に隣接及び接触して配設されたキャッピング層１２２０と、キャッピング層１２２０に隣接及び接触して配設されている第２のシールド１２１０ｂと、を含む上部ピン止めセンサ１２０２を示す。センサ１２０２は、第１のバイアス１２３０ａ及び第２のバイアス１２３０ｂを更に備え、第１の絶縁層１２１５ａが、第１のバイアス１２３０ａをインターレイヤ１２１６、ＭＴＪ構造１２１８、及びキャッピング層１２２０から分離し、第２の絶縁層１２１５ｂが、第２のバイアス１２３０ｂをインターレイヤ１２１６、ＭＴＪ構造１２１８、及びキャッピング層１２２０から分離する。

【0090】

図１２Ｂは、下部ピン止めセンサ１２５２を示す。センサ１２５２は、第１のシールド１２１０ａと、第１のシールド１２１０ａに隣接及び接触して配設されたシード層１２１２と、シード層１２１２に隣接及び接触して配設されたＭＴＪ構造１２１８と、ＭＴＪ構造１２１８に隣接及び接触して配設された第１のインターレイヤ１２１６ａと、第１のインターレイヤ１２１６ａに隣接及び接触して配設された、ドープされたＢｉＳｂＥ層１２１４と、ドープされたＢｉＳｂＥ層１２１４に隣接及び接触して配設された第２のインターレイヤ１２１６ｂと、第２のインターレイヤ１２１６ｂに隣接及び接触して配設されたキャッピング層１２２０と、キャッピング層１２２０に隣接及び接触して配設された第２のシールド１２１０ｂと、を備える。

【0091】

ＢｉＳｂ層を非反応性ガスでドーピングすることによって、粒径が減少して、膜テクスチャが改善され、望ましくないアンチモンのマイグレーションが低減される。

【0092】

一実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法は、スパッタリングチャンバ内に基板を配設することと、チャンバ内にスパッタリングガスを流すことであって、スパッタリングガスが、Ｋｒガス及び非反応性ドーパントガスを含む、流すことと、ターゲットにバイアスを印加することと、基板上にビスマスアンチモン（ＢｉＳｂ）層を堆積させることであって、ＢｉＳｂ層が、非反応性ドーパントガスでドープされる、堆積させることと、を含む。非反応性ドーパントガスでドープされたＢｉＳｂ層は、約０．５原子％～約５原子％の非反応性ドーパントガスを含む。非反応性ドーパントガスでドープされたＢｉＳｂ層は、約１．６オングストローム毎秒（Å／ｓ）～約１．７Å／ｓの速度で堆積される。方法は、ＢｉＳｂ層上にインターレイヤを堆積させることを更に含み、インターレイヤは、正方晶（００１）材料、正方晶（１１０）材料、体心立方（ｂｃｃ）（１００）材料、面心立方（ｆｃｃ）（１００）材料、テクスチャｂｃｃ（１００）材料、テクスチャｆｃｃ（１００）材料、テクスチャ（１００）材料、共有結合した炭化物、酸化物、又は窒化物を含むアモルファス材料、アモルファス金属材料、及びそれらの層状組み合わせからなる群から選択される１つ以上の材料を含む。チャンバ内へのスパッタリングガスは、第１の体積流量のＫｒガスをチャンバ内に流すことと、第２の体積流量の非反応性ドーパントガスをチャンバ内に流すことと、を含む。非反応性ドーパントガスは、Ｎ_２、Ｈ_２、Ｎｅ、Ｘｅ、Ｋｒ、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、並びにそれらの組み合わせからなる群から選択される。第１の体積流量は、第２の体積流量に実質的に等しい。第１の体積流量は、第２の体積流量未満である。

【0093】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板の上のビスマスアンチモンドーパント元素（ＢｉＳｂＥ）層と、を備え、ＢｉＳｂＥ層は、（０１２）方位を有し、ＢｉＳｂＥ層は、ビスマスとアンチモンと、非反応性ドーパント元素とを含み、非反応性ドーパント元素は、ＢｉＳｂＥ層の０．５原子％～約５原子％を構成する。ＢｉＳｂＥ層は、約０．７ナノメートル（nanometer、ｎｍ）～約４ｎｍの表面粗さを有する。ＢｉＳｂＥ層は、２．７未満のｃ／ａ比を有する。ＢｉＳｂＥ層は、約１００オングストローム（Å）～約５００Åの厚さを有する。ＢｉＳｂＥ層は、約１．２ １／抵抗率＊１０００～約１．４ １／抵抗率＊１０００の導電率を有する。ＢｉＳｂＥ層は、非反応性ドーパントガスでＢｉＳｂＥ層をドープすることによって堆積され、非反応性ドーパントガスは、Ｋｒ、Ｎ_２、Ｈ_２、Ｘｅ、Ｎｅ、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせからなる群から選択される。ＳＯＴデバイスは、ＢｉＳｂＥ層上に配設された中間層を更に備え、中間層は、正方晶（００１）材料、正方晶（１１０）材料、テクスチャＢ２（１００）材料、テクスチャｆｃｃ（１００）材料、テクスチャｂｃｃ（１００）材料、アモルファス材料、及びそれらの層状組み合わせからなる群から選択される１つ以上の材料を含む。

【0094】

更に別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法であって、スパッタチャンバ内に基板を配設することと、基板の上にシード層を堆積させることと、シード層の上にビスマスアンチモン（ＢｉＳｂ）層を堆積させることであって、ＢｉＳｂ層を堆積させることが、Ｎ_２、Ｈ_２、Ｎｅ、Ｘｅ、Ｋｒ、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、及びそれらの組み合わせからなる群から選択される非反応性ドーパントガスでＢｉＳｂ層をドープすることを含む、堆積させることと、ドープされたＢｉＳｂ層の上にインターレイヤを堆積させることと、を含む、方法。方法は、インターレイヤの上にスピントルク層（ＳＴＬ）を堆積させることを更に含み、ＳＴＬは、ＣｏＦｅ、ＣｏＭ、ＣｏＩｒ、ＮｉＦｅ、及びＣｏＦｅＭ、並びにそれらの組み合わせからなる群から選択される強磁性材料を含み、式中、Ｍは、Ｂ、Ｔａ、Ｒｅ、又はＩｒである。方法は、インターレイヤの上に自由垂直磁気異方性（ＰＭＡ）層を堆積させることと、ＰＭＡ層の上に絶縁層を堆積させることと、絶縁層の上に基準ＰＭＡ層を堆積させることと、基準ＰＭＡ層の上にキャップ層を堆積させることと、を更に含む。

【0095】

更に別の実施形態では、上述の方法に従って、スピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）ＭＲＡＭデバイスが、形成され得、ＳＯＴ ＭＴＪデバイスは、基板と、基板上に形成されたバッファ層であって、バッファ層が、第１の中間層を備え、第１の中間層が、正方晶テクスチャ（００１）、（１１０）材料、テクスチャｂｃｃ若しくはＢ２（１００）材料、テクスチャｆｃｃ（１００）材料、及びテクスチャ（１００）材料の群から選択される材料を含む、バッファ層と、バッファ層の上に上述の方法を用いて形成された、（０１２）方位を有するビスマスアンチモン（ＢｉＳｂ）層と、を備え、ＢｉＳｂ層は、第１のＢｉ層であって、ＢｉＳｂ層が第１のＢｉ層上に配設される、第１のＢｉ層と、ＢｉＳｂ層上に第２のＢｉ層を堆積させることと、を備え、バッファ層は、ＢｉＳｂ層内へのＳｂのマイグレーションを低減するように構成される。バッファ層は、第１の中間層の下に配設されたアモルファス層を更に含み、アモルファス層は、ＮｉＴａ、ＮｉＦｅＴａ、ＮｉＮｂ、ＮｉＷ、ＮｉＦｅＷ、ＮｉＦｅＨｆ、ＣｏＨｆＢ、ＣｏＺｒＴａ、ＣｏＦｅＢ、ＮｉＦｅＢ、ＣｏＢ、ＦｅＢ、及び合金の組み合わせからなる群から選択される材料を含み、合金の組み合わせは、Ｎｉ、Ｆｅ、Ｃｏ、Ｚｒ、Ｗ、Ｔａ、Ｈｆ、Ａｇ、Ｐｔ、Ｐｄ、Ｓｉ、Ｇｅ、Ｍｎ、Ａｌ、及びＴｉからなる群から選択される元素の組み合わせを含む。ＳＯＴ ＭＴＪデバイスであって、バッファ層が、第２の中間層を更に備える、ＳＯＴ ＭＴＪデバイス。第２の中間層は、テクスチャｂｃｃ（１００）材料である。第２の中間層は、テクスチャｆｃｃ（１００）材料である。ＳＯＴ ＭＴＪデバイスは、ＢｉＳｂ層上に配設されたインターレイヤを更に備え、インターレイヤは、第１の中間層と同じ材料を含む。第１及び第２のＢｉ層は各々、約０Å～約１０Åの幅を有する。第１の中間層は、正方晶（００１）又は（１１０）材料から構成され、正方晶（００１）又は（１１０）材料は、約４．２０Å～約４．７５Åの範囲のａ軸格子定数を有する。第１の中間層はｆｃｃ（１００）材料から構成され、ｆｃｃ（１００）材料は、約４．１０Å～約４．７０Åの範囲の格子定数を有する。

【0096】

更に別の実施形態では、上述の方法に従って、スピン軌道トルク（ＳＯＴ）磁気トンネル接合（ＭＴＪ）ＭＲＡＭデバイスが、形成され得、ＳＯＴ ＭＴＪデバイスは、基板と、基板の上に形成されたバッファ層であって、バッファ層が、（１００）方位を有するテクスチャ層と、テクスチャ層の上に配設された第１の中間層と、を備え、第１の中間層が、正方晶（００１）、正方晶（１１０）、テクスチャｂｃｃ若しくはＢ２（１００）、テクスチャｆｃｃ（１００）、及びそれらの組み合わせのテクスチャ層からなる群から選択される材料から構成される、バッファ層と、バッファ層の上に上述の方法を用いて形成されたビスマスアンチモン（ＢｉＳｂ）層であって、ＢｉＳｂ層が、（０１２）方位を有し、バッファ層が、ＢｉＳｂ層内のＳｂの拡散を低減するように構成されている、ＢｉＳｂ層と、ＢｉＳｂ層の上に配設されたインターレイヤと、を備える。バッファ層は、ＮｉＴａ、ＮｉＦｅＴａ、ＮｉＮｂ、ＮｉＷ、ＮｉＦｅＷ、ＮｉＦｅＨｆ、ＣｏＨｆＢ、ＣｏＺｒＴａ、ＣｏＦｅＢ、ＮｉＦｅＢ、ＣｏＢ、ＦｅＢ、並びに合金の組み合わせからなる群から選択される材料を含むアモルファス層を更に備え、合金の組み合わせは、Ｎｉ、Ｆｅ、Ｃｏ、Ｚｒ、Ｗ、Ｔａ、Ｈｆ、Ａｇ、Ｐｔ、Ｐｄ、Ｓｉ、Ｇｅ、Ｍｎ、Ａｌ、及びＴｉからなる群から選択される元素の組み合わせを含む。アモルファス層は、基板の上に配設され、テクスチャ層は、アモルファス層上に配設され、第１の中間層は、テクスチャ層上に配設され、ＢｉＳｂ層は、第１の中間層上に配設される。バッファ層は、第２の中間層を更に備え、第２の中間層は、第１の中間層とは異なる立方晶構造を有する。インターレイヤは、正方晶（００１）材料、正方晶（１１０）材料、テクスチャＢ２（１００）材料、テクスチャｆｃｃ（１００）材料、テクスチャｂｃｃ（１００）材料、アモルファス材料、及びそれらの層状の組み合わせからなる群から選択される１つ以上の材料を含む。テクスチャ層は、ＲｕＡｌ、約１００℃以上の温度のＣｒ、及び加熱されたＣｒＸ合金からなる群から選択される材料を含み、式中、Ｘは、Ｒｕ、Ｗ、Ｍｏ、及びＴｉからなる群から選択される材料であり、Ｘは、１００℃以上の温度に加熱される。第１の中間層は、正方晶（００１）又は（１１０）材料を含み、正方晶（００１）又は（１１０）材料は、ＲｕＯ_２を含む。

【0097】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層と、を備え、ドープされたＢｉＳｂＥ層は、（０１２）方位を有し、Ｅは、ドーパントであり、ドーパントは、ドープされたＢｉＳｂＥ層の約０．５原子パーセント～約５原子パーセントの量で存在する。ＳＯＴデバイスは、書き込みヘッドである。ＳＯＴデバイスは、読み取りヘッドである。ＳＯＴデバイスは、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスである。ドープされたＢｉＳｂＥ層は、約０．７ｎｍ～約４ｎｍの表面粗さを有する。ドーパントは、Ｎ_２、Ｈ_２、Ｃ_ｘＨ_ｙ（式中、ｘ及びｙは数字である）、並びにそれらの組み合わせからなる群から選択される。ここで、ＳＯＴデバイスは、基板と、ドープされたＢｉＳｂＥ層との間に配設されたシード層を更に備え、シード層は、アモルファス調整層及びテクスチャリング層を備える。ＳＯＴデバイスは、ドープされたＢｉＳｂＥ層の上に配設されたインターレイヤを更に備え、インターレイヤは、マイグレーションバリア層及びテクスチャリング層を備える。ＳＯＴデバイスは、ドープされたＢｉＳｂＥ層の上に配設されたスピントルク層（ＳＴＬ）を更に備える。

【0098】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスは、基板と、基板の上に配設された、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層であって、ドープされたＢｉＳｂＥ層が、（０１２）方位を有し、Ｅが、ドーパントである、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層と、ドープされたＢｉＳｂＥ層の上に配設されたインターレイヤと、インターレイヤの上に配設された磁気トンネル接合（ＭＴＪ）スタックと、を備える。インターレイヤは、少なくとも１つのテクスチャリング層及び少なくとも１つのマイグレーションバリア層を備え、少なくとも１つのマイグレーションバリア層は、ドープされたＢｉＳｂＥ層上に配設され、ＭＴＪスタックは、少なくとも１つのテクスチャリング層上に配設される。ＳＯＴデバイスは、基板上に配設されたシード層を更に備え、ドープされたＢｉＳｂＥ層は、シード層上に配設される。シード層は、テクスチャｆｃｃ（１１１）層を備える。シード層は、約３．４８Å～約３．７１Åの格子定数を有する。基板は、主磁極である。基板は、磁気シールドである。ＳＯＴデバイスは、ＭＴＪスタック上に配設されたキャッピング層を更に備える。

【0099】

別の実施形態では、スピン軌道トルク（ＳＯＴ）デバイスを形成する方法は、スパッタリングチャンバ内に基板を配設することであって、スパッタリングチャンが、スパッタリングターゲットを含む、配設することと、スパッタリングガスをスパッタリングチャンバ内に流すことであって、スパッタリングガスが、不活性ガス及び非反応性ドーパントガスを含む、流すことと、スパッタリングターゲットにバイアスを印加することと、ドープされたビスマスアンチモン（ＢｉＳｂＥ）層を基板の上に堆積させることであって、Ｅが、ドーパントガスからのドーパントであり、ドープされたＢｉＳｂＥ層が、（０１２）方位を有する、堆積させることと、を含む。方法は、ドープされたＢｉＳｂＥ層の上に磁気トンネル接合（ＭＴＪ）構造を形成することと、ドープされたＢｉＳｂＥ層の上にテクスチャリング層及びマイグレーションバリア層を形成することと、を更に含み、基板は、アモルファス調整層を備える。方法は、ドープされたＢｉＳｂＥ層の上にスピントルク層（ＳＴＬ）を形成することと、ドープされたＢｉＳｂＥ層の上にテクスチャリング層及びマイグレーションバリア層を形成することと、を更に含み、基板は、アモルファス調整層を備える。

【0100】

上記は本開示の実施形態を目的とするが、本開示の他の及び更なる実施形態が、その基本的範囲から逸脱することなく考案され得、その範囲は、以下の特許請求の範囲によって決定される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図8C】

【図9A】

【図9B】

【図9C】

【図10A】

【図10B】

【図10C】

【図11】

【図12A】

【図12B】

【国際調査報告】