知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-18
(54)【発明の名称】表示モジュール、駆動方法及び表示装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20240710BHJP
G09G 3/36 20060101ALI20240710BHJP
G09F 9/30 20060101ALI20240710BHJP
G02F 1/133 20060101ALI20240710BHJP
【ＦＩ】
G09G3/20 612U
G09G3/20 680G
G09G3/20 623R
G09G3/20 621M
G09G3/20 621B
G09G3/20 611A
G09G3/20 621A
G09G3/20 623D
G09G3/20 623U
G09G3/20 622D
G09G3/36
G09G3/20 621K
G09F9/30 349Z
G02F1/133 550
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022545102
(86)(22)【出願日】2022-06-30
(85)【翻訳文提出日】2022-08-31
(86)【国際出願番号】 CN2022103045
(87)【国際公開番号】W WO2023240706
(87)【国際公開日】2023-12-21
(31)【優先権主張番号】202210666482.9
(32)【優先日】2022-06-13
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517264292
【氏名又は名称】武漢華星光電技術有限公司
【氏名又は名称原語表記】ＷＵＨＡＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ
【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ Ｃ５， Ｂｉｏｌａｋｅ ｏｆ Ｏｐｔｉｃｓ Ｖａｌｌｅｙ，Ｎｏ．６６６ Ｇａｏｘｉｎ Ａｖｅｎｕｅ，Ｗｕｈａｎ Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ， Ｗｕｈａｎ，Ｈｕｂｅｉ ４３００７９，Ｃｈｉｎａ
(74)【代理人】
【識別番号】110002468
【氏名又は名称】弁理士法人後藤特許事務所
(72)【発明者】
【氏名】▲コン▼ 強
(72)【発明者】
【氏名】許 作遠
(72)【発明者】
【氏名】戴 栄磊
(72)【発明者】
【氏名】郭 軍輝
【テーマコード（参考）】
2H193
5C006
5C080
5C094
【Ｆターム（参考）】
2H193ZA04
2H193ZC06
2H193ZC25
2H193ZE06
2H193ZE09
5C006AA16
5C006AC24
5C006AC28
5C006AF33
5C006AF42
5C006AF43
5C006AF51
5C006AF53
5C006AF68
5C006AF69
5C006AF71
5C006BB16
5C006BC03
5C006BC11
5C006BC20
5C006BC23
5C006BF08
5C006BF14
5C006BF15
5C006BF24
5C006BF34
5C006BF42
5C006EB05
5C006FA04
5C006FA16
5C006FA47
5C080AA06
5C080AA10
5C080BB06
5C080DD25
5C080DD26
5C080EE29
5C080FF11
5C080FF13
5C080GG02
5C080GG12
5C080JJ02
5C080JJ04
5C080KK02
5C080KK04
5C080KK07
5C080KK23
5C080KK34
5C080KK49
5C094AA22
5C094BA03
5C094BA27
5C094BA43
5C094DA09
5C094DB01
5C094HA03
5C094HA06
5C094HA08
(57)【要約】
本願によれば、表示モジュール、駆動方法及び表示装置が開示される。表示モジュールは、複数のデータ線と、複数の走査線と、複数の走査線と複数のデータ線とによって取り囲まれて形成される複数のサブ画素領域に位置する複数のサブ画素と、を含む表示パネルを含み、表示モジュールは、制御端と連結端とを含む中和回路をさらに含み、少なくとも一つの制御端は、少なくとも二つの連結端間のオンオフを制御するために用いられ、少なくとも二つの連結端は、少なくとも二つのデータ線に電気的に接続される。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
表示領域と、前記表示領域の少なくとも一方側を取り囲む非表示領域とを含む表示パネルを含む表示モジュールであって、前記表示パネルは、
列方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数のデータ線と、
行方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数の走査線であって、複数の前記データ線と共に複数のサブ画素領域を取り囲む複数の走査線と、
複数の前記サブ画素領域に位置する複数のサブ画素であって、各前記サブ画素は、対応する前記走査線及び対応する前記データ線に電気的に接続される複数のサブ画素と、を含み、
前記表示モジュールは、少なくとも一つの制御端と少なくとも二つの連結端とを含む中和回路をさらに含み、少なくとも一つの前記制御端は、少なくとも二つの前記連結端間のオンオフを制御するために用いられ、少なくとも二つの前記連結端は、少なくとも二つの前記データ線に電気的に接続される、
表示モジュール。
【請求項2】
前記中和回路は、複数の薄膜トランジスタを含み、各前記薄膜トランジスタのゲートは、対応する前記制御端とし、ソース及びドレインは、対応する二つの前記連結端として対応する二つの前記データ線に電気的に接続される、請求項１に記載の表示モジュール。
【請求項3】
隣接する二つの前記薄膜トランジスタと電気的に接続される前記データ線は、異なる、請求項２に記載の表示モジュール。
【請求項4】
各前記薄膜トランジスタのソース及びドレインのうちの一方は、一方の前記データ線に電気的に接続され、前記ソース及び前記ドレインのうちの他方は、対応する前記薄膜トランジスタを介して他方の前記データ線に電気的に接続される、請求項２に記載の表示モジュール。
【請求項5】
複数の前記薄膜トランジスタの前記ソース及び前記ドレインのうちの他方がいずれも接地される、請求項４に記載の表示モジュール。
【請求項6】
同一列の前記サブ画素は、極性が同じであり、隣接する二列の前記サブ画素は、極性が逆であり、各前記薄膜トランジスタの前記ソース及び前記ドレインは、それぞれ極性が逆である隣接する二列の前記サブ画素に対応する二つの前記データ線に接続される、請求項２に記載の表示モジュール。
【請求項7】
駆動チップをさらに含み、複数の前記データ線は、前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタの前記ゲートは、少なくとも一つの制御信号線を介して前記駆動チップに電気的に接続される、請求項２に記載の表示モジュール。
【請求項8】
前記非表示領域は、複数の前記走査線の対向する両側に位置する第１領域及び第２領域を含み、複数の前記データ線は、前記第１領域を介して前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタは、前記第２領域に位置する、請求項７に記載の表示モジュール。
【請求項9】
少なくとも一つの前記制御信号線は、前記非表示領域に位置し、各前記制御信号線は、前記第２領域に位置し、かつ、前記行方向に沿って延在する第１セグメントと、前記第１セグメントの対向する両端から前記列方向に沿って前記第１領域に向かって延在する二つの第２セグメントと、前記第１セグメントから離間する二つの前記第２セグメントの両端から対向して延在する二つの第３セグメントと、を含み、前記第１セグメントは、複数の前記薄膜トランジスタの前記ゲートに電気的に接続され、二つの前記第３セグメントは、前記駆動チップに電気的に接続される、請求項８に記載の表示モジュール。
【請求項10】
請求項１に記載の表示モジュールに適用される駆動方法であって、現在の行における前記サブ画素に対応する前記データ線の第１電圧から、次の行における前記サブ画素に対応する前記データ線の第２電圧に充電する消費電力である第１消費電力と、現在の行における前記サブ画素に対応する前記データ線の第３電圧であって、前記中和回路の少なくとも一つの前記制御端にアクティブレベルを印加することにより、少なくとも二つの前記連結端がオンにされることで現在の行における前記サブ画素に対応する前記データ線の前記第１電圧を中和した後に得られる第３電圧から、次の行における前記サブ画素に対応する前記データ線の前記第２電圧に充電する消費電力である第２消費電力と、を比較することと、
比較結果に基づいて、現在の行における前記サブ画素がオフにされた後、かつ、次の行における前記サブ画素がオンにされる前に、少なくとも二つの前記連結端のオンオフが制御されるように、前記中和回路の少なくとも一つの前記制御端に制御信号を送信することと、を含む、
駆動方法。
【請求項11】
前記第１消費電力及び前記第２消費電力の計算式は、Ａ＝（Ｘ１－ｘ１）２＋（Ｘ２－ｘ２）２＋・・・・・・＋（Ｘｍ－ｘｍ）２，Ｂ＝（Ｘ１－ｙ１）２＋（Ｘ２－ｙ２）２＋……＋（Ｘｍ－ｙｍ）２であり、ただし、Ａは、前記第１消費電力を指し、Ｂは、前記第２消費電力を指し、ｘ１、ｘ２・・・・・・ｘｍは、現在の行における前記サブ画素に対応する前記データ線の前記第１電圧を指し、ｙ１、ｙ２・・・・・・ｙｍは、現在の行における前記サブ画素に対応する前記データ線の前記第３電圧を指し、Ｘ１、Ｘ２・・・・・・Ｘｍは、次の行における前記サブ画素に対応する前記データ線の前記第２電圧を指す、請求項１０に記載の駆動方法。
【請求項12】
前記第１消費電力が前記第２消費電力よりも大きい場合、前記中和回路の少なくとも一つの前記制御端に前記アクティブレベルが印加されるように前記制御信号を送信することにより、少なくとも二つの前記連結端がオンにされる、請求項１０に記載の駆動方法。
【請求項13】
前記第１消費電力が前記第２消費電力以下である場合、前記中和回路の少なくとも一つの前記制御端に非アクティブレベルが印加されるように前記制御信号を送信することにより、少なくとも二つの前記連結端がオフにされる、請求項１０に記載の駆動方法。
【請求項14】
表示領域と、前記表示領域の少なくとも一方側を取り囲む非表示領域とを含む表示パネルを含む表示モジュールを含む表示装置であって、前記表示パネルは、
列方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数のデータ線と、
行方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数の走査線であって、複数の前記データ線と共に複数のサブ画素領域を取り囲む複数の走査線と、
複数の前記サブ画素領域に位置する複数のサブ画素であって、各前記サブ画素は、対応する前記走査線及び対応する前記データ線に電気的に接続される複数のサブ画素と、を含み、
前記表示モジュールは、少なくとも一つの制御端と少なくとも二つの連結端とを含む中和回路をさらに含み、少なくとも一つの前記制御端は、少なくとも二つの前記連結端間のオンオフを制御するために用いられ、少なくとも二つの前記連結端は、少なくとも二つの前記データ線に電気的に接続される、
表示装置。
【請求項15】
前記中和回路は、複数の薄膜トランジスタを含み、各前記薄膜トランジスタのゲートは、対応する前記制御端とし、ソース及びドレインは、対応する二つの前記連結端として対応する二つの前記データ線に電気的に接続される、請求項１４に記載の表示装置。
【請求項16】
隣接する二つの前記薄膜トランジスタと電気的に接続される前記データ線は、異なる、請求項１５に記載の表示装置。
【請求項17】
各前記薄膜トランジスタのソース及びドレインのうちの一方は、一方の前記データ線に電気的に接続され、前記ソース及び前記ドレインのうちの他方は、対応する前記薄膜トランジスタを介して他方の前記データ線に電気的に接続され、又は、複数の前記薄膜トランジスタの前記ソース及び前記ドレインのうちの他方がいずれも接地される、請求項１５に記載の表示装置。
【請求項18】
同一列の前記サブ画素は、極性が同じであり、隣接する二列の前記サブ画素は、極性が逆であり、各前記薄膜トランジスタの前記ソース及び前記ドレインは、それぞれ極性が逆である隣接する二列の前記サブ画素に対応する二つの前記データ線に接続される、請求項１５に記載の表示装置。
【請求項19】
駆動チップをさらに含み、複数の前記データ線は、前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタの前記ゲートは、少なくとも一つの制御信号線を介して前記駆動チップに電気的に接続される、請求項１５に記載の表示装置。
【請求項20】
前記非表示領域は、複数の前記走査線の対向する両側に位置する第１領域及び第２領域を含み、複数の前記データ線は、前記第１領域を介して前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタは、前記第２領域に位置する、請求項１９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、表示技術分野に関し、具体的には、表示モジュール、駆動方法及び表示装置に関する。
【背景技術】
【0002】
表示パネル（ＬＣＤ，Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）や有機発光ダイオード（ＯＬＥＤ，Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示パネルなどの従来の表示パネルにおいて、アレイ状に配列されるサブ画素は、通常、行ごとに点灯し、すなわち、各行におけるサブ画素は、対応する走査線に応答してオンにされ、対応するデータ線によって充電されて点灯し、それにより、１フレームの完全な画面が表示される。データ線の電圧は、各行におけるサブ画素の表示ニーズに応じて、ハイレベルとローレベルの間で絶えず変化するため、表示パネルの消費電力が大きくなる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本願の実施例によれば、表示パネルの消費電力が大きいという技術的問題を改善することができる表示パネル、駆動方法及び表示装置が提供される。
【課題を解決するための手段】
【0004】
本願の実施例によれば、表示領域と、前記表示領域の少なくとも一方側を取り囲む非表示領域とを含む表示パネルを含む表示モジュールであって、前記表示パネルは、列方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数のデータ線と、行方向に沿って延在し、かつ、少なくとも一部が前記表示領域に位置する複数の走査線であって、複数の前記データ線と共に複数のサブ画素領域を取り囲む複数の走査線と、複数の前記サブ画素領域に位置する複数のサブ画素であって、各前記サブ画素は、対応する前記走査線及び対応する前記データ線に電気的に接続される複数のサブ画素と、を含み、前記表示モジュールは、少なくとも一つの制御端と少なくとも二つの連結端とを含む中和回路をさらに含み、少なくとも一つの前記制御端は、少なくとも二つの前記連結端間のオンオフを制御するために用いられ、少なくとも二つの前記連結端は、少なくとも二つの前記データ線に電気的に接続される表示モジュールが提供される。
【0005】
いくつかの実施例において、前記中和回路は、複数の薄膜トランジスタを含み、各前記薄膜トランジスタのゲートは、対応する前記制御端とし、ソース及びドレインは、対応する二つの前記連結端として対応する二つの前記データ線に電気的に接続される。
【0006】
いくつかの実施例において、隣接する二つの前記薄膜トランジスタと電気的に接続される前記データ線は、異なる。
【0007】
いくつかの実施例において、各前記薄膜トランジスタのソース及びドレインのうちの一方は、一方の前記データ線に電気的に接続され、前記ソース及び前記ドレインのうちの他方は、対応する前記薄膜トランジスタを介して他方の前記データ線に電気的に接続される。
【0008】
いくつかの実施例において、複数の前記薄膜トランジスタの前記ソース及び前記ドレインのうちの他方がいずれも接地される。
【0009】
いくつかの実施例において、同一列の前記サブ画素は、極性が同じであり、隣接する二列の前記サブ画素は、極性が逆であり、各前記薄膜トランジスタの前記ソース及び前記ドレインは、それぞれ極性が逆である隣接する二列の前記サブ画素に対応する二つの前記データ線に接続される。
【0010】
いくつかの実施例において、駆動チップをさらに含み、複数の前記データ線は、前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタの前記ゲートは、少なくとも一つの制御信号線を介して前記駆動チップに電気的に接続される。
【0011】
いくつかの実施例において、前記非表示領域は、複数の前記走査線の対向する両側に位置する第１領域及び第２領域を含み、複数の前記データ線は、前記第１領域を介して前記駆動チップに電気的に接続され、前記中和回路の複数の前記薄膜トランジスタは、前記第２領域に位置する。
【0012】
いくつかの実施例において、少なくとも一つの前記制御信号線は、前記非表示領域に位置し、各前記制御信号線は、前記第２領域に位置し、かつ、前記行方向に沿って延在する第１セグメントと、前記第１セグメントの対向する両端から前記列方向に沿って前記第１領域に向かって延在する二つの第２セグメントと、前記第１セグメントから離間する二つの前記第２セグメントの両端から対向して延在する二つの第３セグメントと、を含み、前記第１セグメントは、複数の前記薄膜トランジスタの前記ゲートに電気的に接続され、二つの前記第３セグメントは、前記駆動チップに電気的に接続される。
【0013】
本願の実施例によれば、上述した表示モジュールに適用される駆動方法であって、現在の行における前記サブ画素に対応する前記データ線の第１電圧から、次の行における前記サブ画素に対応する前記データ線の第２電圧に充電する消費電力である第１消費電力と、現在の行における前記サブ画素に対応する前記データ線の第３電圧であって、前記中和回路の少なくとも一つの前記制御端にアクティブレベルを印加することにより、少なくとも二つの前記連結端がオンにされることで現在の行における前記サブ画素に対応する前記データ線の前記第１電圧を中和した後に得られる第３電圧から、次の行における前記サブ画素に対応する前記データ線の前記第２電圧に充電する消費電力である第２消費電力と、を比較することと、比較結果に基づいて、現在の行における前記サブ画素がオフにされた後、かつ、次の行における前記サブ画素がオンにされる前に、少なくとも二つの前記連結端のオンオフが制御されるように、前記中和回路の少なくとも一つの前記制御端に制御信号を送信することと、を含む駆動方法がさらに提供される。
【0014】
いくつかの実施例において、前記第１消費電力及び前記第２消費電力の計算式は、Ａ＝（Ｘ１－ｘ１）２＋（Ｘ２－ｘ２）２＋・・・・・・＋（Ｘｍ－ｘｍ）２，Ｂ＝（Ｘ１－ｙ１）２＋（Ｘ２－ｙ２）２＋……＋（Ｘｍ－ｙｍ）２であり、ただし、Ａは、前記第１消費電力を指し、Ｂは、前記第２消費電力を指し、ｘ１、ｘ２・・・・・・ｘｍは、現在の行における前記サブ画素に対応する前記データ線の前記第１電圧を指し、ｙ１、ｙ２・・・・・・ｙｍは、現在の行における前記サブ画素に対応する前記データ線の前記第３電圧を指し、Ｘ１、Ｘ２・・・・・・Ｘｍは、次の行における前記サブ画素に対応する前記データ線の前記第２電圧を指す。
【0015】
いくつかの実施例において、前記第１消費電力が前記第２消費電力よりも大きい場合、前記中和回路の少なくとも一つの前記制御端に前記アクティブレベルが印加されるように前記制御信号を送信することにより、少なくとも二つの前記連結端がオンにされる。
【0016】
いくつかの実施例において、前記第１消費電力が前記第２消費電力以下である場合、前記中和回路の少なくとも一つの前記制御端に非アクティブレベルが印加されるように前記制御信号を送信することにより、少なくとも二つの前記連結端がオフにされる。
【0017】
本願の実施例によれば、上述した表示モジュールを含む表示装置がさらに提供される。
【発明の効果】
【0018】
従来技術と比較して、本願の実施例に係る表示モジュール、駆動方法及び表示装置において、中和回路をオンにするか否かを選択することにより、前記表示モジュールがより低い消費電力モードで駆動され、それにより、消費電力を著しく低減させることができる。
【図面の簡単な説明】
【0019】
【図1】本願の実施例に係る表示モジュールを示す平面概略図である。
【図4】本願の実施例に係る表示パネルを示す平面概略図である。
【図5】本願の実施例に係る表示モジュールの駆動方法を示す概略フローチャートである。
【発明を実施するための形態】
【0020】
本願の目的、技術的手段及び効果をより明瞭かつ明確にするために、以下、添付図面を参照しながら、実施例を挙げて本願をさらに詳細に説明する。なお、本明細書に記載される具体的な実施例は、本願を説明するためのみ使用され、本願を限定するものではない。
【0021】
図１及び図２に示すように、本願の実施例によれば、表示パネル１と、表示パネル１に電気的に接続される駆動チップ８を含む回路基板とを含む表示モジュール１０００が提供される。前記表示パネル１は、ＬＣＤ表示パネルであってもよく、ＯＬＥＤ表示パネルであってもよい。本実施例において、前記表示パネル１は、ＬＣＤ表示パネルである。
【0022】
前記表示パネル１は、表示領域ＤＡと非表示領域ＮＤＡとを含む。前記表示領域ＤＡは、画像を表示するサブ画素を設けるための領域であってもよい。前記非表示領域ＮＤＡは、サブ画素の画素駆動回路に駆動信号を供給するゲート駆動回路などの駆動ユニットを設けるための領域及び、前記駆動ユニットに信号を供給するいくつかの配線を設けるための領域であってもよい。前記非表示領域ＮＤＡには、通常、表示用のサブ画素が設けられていない。前記非表示領域ＮＤＡは、少なくとも部分的に前記表示領域ＤＡを取り囲むように前記表示領域ＤＡの少なくとも一方側に設けられてもよい。前記非表示領域ＮＤＡは、対向する第１領域ＮＤＡ１と第２領域ＮＤＡ２とを含む。
【0023】
前記表示パネル１は、複数のデータ線１０と、複数の走査線１１と、複数のサブ画素ＳＰＸと、中和回路１３とを含む。
【0024】
複数のデータ線１０は、列方向に沿って延在し、少なくとも一部が前記表示領域ＤＡに位置し、かつ、前記第１領域ＮＤＡ１におけるデマルチプレクス回路ＭＵＸを介して前記駆動チップ８に電気的に接続される。前記デマルチプレクス回路ＭＵＸは、複数の薄膜トランジスタを含み、前記駆動チップのデータ端子数を削減することができる。
【0025】
複数の走査線１１は、行方向に沿って延在し、少なくとも一部が前記表示領域ＤＡに位置し、かつ、前記非表示領域ＮＤＡに位置するゲート駆動回路ＧＤＣを介して前記回路基板に電気的に接続される。複数の前記走査線１１と複数の前記データ線１０とによって複数のサブ画素領域ＳＰＡが取り囲まれて形成される。
【0026】
複数のサブ画素ＳＰＸは、複数の前記サブ画素領域ＳＰＡに位置する。前記サブ画素ＳＰＸは、表示パネル１における最小制御可能発光ユニットであり、画素駆動回路と、画素駆動回路によって駆動される液晶ケースとを含んでもよい。前記画素駆動回路は、対応する前記走査線１１と対応する前記データ線１０とに電気的に接続される。前記画素駆動回路は、少なくとも一つの薄膜トランジスタを含んでもよい。前記薄膜トランジスタは、ゲートが複数の前記走査線１１と同層に設けられ、かつ、材料が同じであり、ソース及びドレインが複数の前記データ線１０と同層に設けられ、かつ、材料が同じである。ＯＬＥＤ表示パネルの場合、前記サブ画素ＳＰＸは、画素駆動回路と、画素駆動回路によって駆動される有機発光素子とを含んでもよい。
【0027】
前記中和回路１３は、前記第２領域ＮＤＡ２に位置し、これにより、第１領域ＮＤＡ１（すなわち、下枠）の幅を小さくすることができる。前記中和回路１３は、複数の薄膜トランジスタ１３０を含む。複数の前記薄膜トランジスタ１３０は、前記表示領域ＤＡにおける薄膜トランジスタと同層に設けられ、これにより、前記中和回路１３をアレイ基板に集積することができる。
【0028】
各前記薄膜トランジスタ１３０のソース及びドレインは、二つの前記データ線１０に電気的に接続され、かつ、隣接する二つの前記薄膜トランジスタ１３０に電気的に接続される前記データ線１０とは異なるため、複数の前記薄膜トランジスタ１３０のソース及びドレインは、前記中和回路１３の少なくとも二つの前記連結端１３８として、少なくとも二つの前記データ線１０に電気的に接続される。これにより、一つの前記薄膜トランジスタ１３０によって二つの前記データ線１０の電圧の中和を実現することができる。例示的に、複数の前記サブ画素ＳＰＸは、同一列の前記サブ画素ＳＰＸの極性が同じになり、隣接する二列の前記サブ画素ＳＰＸの極性が逆になるように列反転方式により駆動される。各前記薄膜トランジスタ１３０の前記ソース及びドレインは、それぞれ極性が逆である隣接する二列の前記サブ画素ＳＰＸに対応する二つの前記データ線１０に接続される。これにより、中間値が得られるように極性が逆である隣接する二列の前記サブ画素ＳＰＸに対応する二つの前記データ線１０の電圧を中和してから、対応する極性が逆である電圧にそれぞれ充電することで、消費電力を低減させることができる。
【0029】
複数の前記薄膜トランジスタ１３０のゲートは、前記駆動チップ８の制御信号に基づいて少なくとも二つの前記連結端１３８間のオンオフが制御され、ひいては、少なくとも二つの前記データ線１０間の電気的接続が制御されるように、前記中和回路１３の少なくとも一つの制御端１３９として少なくとも一つの前記制御信号線ＳＷを介して前記駆動チップ８に電気的に接続される。
【0030】
少なくとも一つの前記制御信号線ＳＷは、前記非表示領域ＮＤＡに位置し、複数の前記データ線１０と同層に設けられ、かつ、材料が同じである。各前記制御信号線ＳＷは、前記第２領域ＮＤＡ２に位置し、かつ、前記行方向に沿って延在する第１セグメントＳＷ１と、前記第１セグメントＳＷ１の対向する両端から前記列方向に沿って前記第１領域ＮＤＡ１に向かって延在する二つの第２セグメントＳＷ２と、二つの前記第２セグメントＳＷ２の両端から対向して延在する二つの第３セグメントＳＷ３とを含み、前記第１セグメントＳＷ１は、複数の前記薄膜トランジスタ１３０の前記ゲートに電気的に接続され、二つの前記第３セグメントＳＷ３は、前記駆動チップ８に電気的に接続される。これにより、他の信号線の設定に影響を与えることなく前記制御信号線ＳＷの機能を実現することができる。例示的に、前記制御信号線ＳＷの材料は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、バナジウム（Ｎｄ）、ルテニウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）から選ばれる少なくとも一種類を含んでもよい。前記制御信号線ＳＷは、単層構造であってもよく、多層構造であってもよい。前記制御信号線ＳＷは、例えば、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造に形成されてもよい。
【0031】
本実施例において、現在の行における前記サブ画素ＳＰＸがオフにされた後、かつ、次の行における前記サブ画素ＳＰＸがオンにされる前に、前記駆動チップ８は、少なくとも一つの前記制御信号線ＳＷを介して、前記中和回路１３の少なくとも一つの制御端１３９に制御信号を出力することにより、前記中和回路１３の少なくとも二つの前記連結端１３８がオン又はオフにされる。
【0032】
図３を併せて参照して、前記駆動チップ８が少なくとも一つの前記制御信号線ＳＷを介して前記中和回路１３の少なくとも一つの制御端１３９に制御信号（ＶＧＬ信号など）を出力する場合、前記中和回路１３の少なくとも二つの前記連結端１３８がオフにされ、すなわち、前記表示モジュール１０００が通常駆動モードにある場合、現在の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第１電圧が次の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第２電圧に直接充電される。
【0033】
前記駆動チップ８が少なくとも一つの前記制御信号線ＳＷを介して前記中和回路１３の少なくとも一つの制御端１３９に制御信号（ＶＧＨ信号など）を出力する場合、前記中和回路１３の少なくとも二つの前記連結端１３８がオンにされ、すなわち、前記表示モジュール１０００が中和駆動モードにある場合、現在の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第１電圧が第３電圧に先に中和されてから、次の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第２電圧に充電される。
【0034】
したがって、前記表示モジュール１０００は、各種画面に基づいて、これら二つの駆動方式における表示モジュール１０００の消費電力に応じて、表示モジュール１０００の駆動方式を決定することにより、消費電力の最適条件を選択することができ、特に再読込みなどの画面において、消費電力を著しく低減させることができ、その効果は顕著である。シミュレーションにより、前記中和回路１３が０．２μｓオンにされる場合、前記データ線１０の電位を９０％以上低減させることができる。
【0035】
図４を参照して、他の実施例において、上述した実施例とは、各前記薄膜トランジスタ１３０のソース及びドレインのうちの一方は、一方の前記データ線１０に電気的に接続され、ソース及びドレインのうちの他方は、対応する前記薄膜トランジスタ１３０を介して他方の前記データ線１０に電気的に接続される点で相違する。複数の前記薄膜トランジスタ１３０によって複数の前記データ線１０の相互電気的接続を実現することにより、複数のデータ線１０の電圧の中和を実現することができる。例示的に、複数の前記薄膜トランジスタ１３０は、前記ソース及び前記ドレインのうちの他方がいずれも接地ＧＮＤされる。
【0036】
他の実施例において、前記制御信号線ＳＷは、多重チャネルを有してもよく、多重チャネルの前記制御信号線ＳＷに接続される前記薄膜トランジスタ１３０は、異なる。これにより、前記中和回路に対する前記駆動チップ８の駆動速度を向上させることができる。
【0037】
図５を参照して、本願の実施例によれば、上述した表示モジュール１０００に適用される駆動方法がさらに提供される。前記駆動方法は、表示モジュール１０００の駆動チップ８によって実行されてもよく、例えば、中央処理チップなどの表示モジュール１０００を含む表示装置のプロセッサによって実行されてもよい。前記駆動方法は、以下を含む。
【0038】
ステップＳ１において、現在の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第１電圧から、次の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第２電圧に充電する消費電力である第１消費電力と、現在の行における前記サブ画素ＳＰＸに対応する前記データ線１０の第３電圧であって、前記中和回路１３の少なくとも一つの前記制御端１３９にアクティブレベルを印加することにより、少なくとも二つの前記連結端１３８がオンにされることで現在の行における前記サブ画素ＳＰＸに対応する前記データ線１０の前記第１電圧を中和した後に得られる第３電圧から、次の行における前記サブ画素ＳＰＸに対応する前記データ線１０の前記第２電圧に充電する消費電力である第２消費電力と、を比較する。
【0039】
例示的に、Ｇ（ｎ）行における前記サブ画素ＳＰＸに対応する前記データ線１０の前記第１電圧は、それぞれｘ１、ｘ２・・・・・・ｘｍであり、電圧が中和された後のＧ（ｎ）行における前記サブ画素ＳＰＸに対応する前記データ線１０の前記第３電圧は、それぞれｙ１、ｙ２・・・・・・ｙｍであり、Ｇ（ｎ＋１）行における前記サブ画素ＳＰＸに対応する前記データ線１０の前記第２電圧は、それぞれＸ１、Ｘ２・・・・・・Ｘｍであり、消費電力が充電電圧差の二乗に比例することに基づいて、通常駆動モードにおける前記第１消費電力Ａ＝（Ｘ１－ｘ１）２＋（Ｘ２－ｘ２）２＋・・・・・・＋（Ｘｍ－ｘｍ）２であり、中和駆動モードにおける前記第２消費電力Ｂ＝（Ｘ１－ｙ１）２＋（Ｘ２－ｙ２）２＋・・・・・・＋（Ｘｍ－ｙｍ）２であると考えることができる。前記第１消費電力Ａと前記第２消費電力Ｂの大きさを比較することにより、通常駆動モードと中和駆動モードにおける前記表示モジュール１０００の消費電力の大きさを知ることができる。
【0040】
ステップＳ２において、比較結果に基づいて、現在の行における前記サブ画素ＳＰＸがオフにされた後、かつ、次の行における前記サブ画素ＳＰＸがオンにされる前に、少なくとも二つの前記連結端１３８のオンオフが制御されるように、前記中和回路１３の少なくとも一つの前記制御端１３９に制御信号を送信する。
【0041】
前記第１消費電力Ａが前記第２消費電力Ｂよりも大きい場合、すなわち、中和駆動モードにおける表示モジュール１０００がより低い消費電力を有する場合、Ｇ（ｎ）行における前記サブ画素ＳＰＸがオフにされた後、かつ、Ｇ（ｎ＋１）行における前記サブ画素ＳＰＸがオンにされる前に、前記中和回路１３の少なくとも一つの制御端１３９に前記アクティブレベル（例えば、ＶＧＨ信号）が印加されるように制御信号を送信することにより、前記中和回路１３の少なくとも二つの前記連結端１３８がオンにされ、Ｇ（ｎ）行における前記サブ画素ＳＰＸに対応する前記データ線１０の第１電圧が第３電圧に先に中和されてから、Ｇ（ｎ＋１）における前記サブ画素ＳＰＸに対応する前記データ線１０の第２電圧に充電される。これにより、低消費電力を実現することができる。
【0042】
前記第１消費電力Ａが前記第２消費電力Ｂ以下である場合、すなわち、通常駆動モードにおける表示モジュール１０００がより低い消費電力を有する場合、Ｇ（ｎ）行における前記サブ画素ＳＰＸがオフにされた後、かつ、Ｇ（ｎ＋１）行における前記サブ画素ＳＰＸがオンにされる前に、前記中和回路１３の少なくとも一つの制御端１３９に非アクティブレベル（例えば、前記ＶＧＨ信号よりも電位が小さいＶＧＬ信号）が印加されるように前記制御信号を送信することにより、前記中和回路１３の少なくとも二つの前記連結端１３８がオフにされ、Ｇ（ｎ）行における前記サブ画素ＳＰＸに対応する前記データ線１０の第１電圧が、Ｇ（ｎ＋１）行における前記サブ画素ＳＰＸに対応する前記データ線１０の第２電圧に直接充電される。これにより、低消費電力を実現することができる。
【0043】
本願の実施例によれば、上述した表示モジュール１０００と、前記表示モジュール１０００に電気的に接続されるプロセッサと、記憶装置とを含む表示装置がさらに提供される。前記記憶装置は、プログラム指令を記憶し、前記プロセッサ又は前記表示モジュール１０００の前記駆動チップは、上述した駆動方法を実現するために前記プログラム指令を実行する。前記記憶装置は、前記表示装置の読み取り専用メモリ（ＲＯＭ）及びランダムアクセスメモリ（ＲＡＭ）であってもよく、表示モジュールのフラッシュメモリであってもよい。
【0044】
前記表示装置は、表示機能を有する装置であり、例示的に、前記表示装置は、映像又は静止画を表示する装置であってもよく、例えば、テレビ、デスクトップコンピュータ、モニタ、広告看板などの固定端末を含み、例えば、携帯電話、タブレット、モバイル通信端末、電子手帳、電子ブック、マルチメディアプレーヤ、ナビゲータ、ノート型パソコンなどの携帯端末を含んでもよく、例えば、スマートウォッチ、スマートグラス、仮想現実デバイス、拡張現実デバイスなどのウェアラブル電子機器を含んでもよい。
【0045】
以上、本願の実施例について詳細に説明し、本願の原理及び実施形態を具体的な例を適用して説明したが、上記の実施例の説明は、本願の方法及びそのコア思想の理解を助けるためにのみ用いられるものである。同時に、当業者にとっては、本願の思想に基づき、具体的な実施形態及び適用範囲にいずれも変更箇所があることから、本明細書の内容は、本願の制限として理解すべきではない。
【図1】
【図2】
【図3】
【図4】
【図5】
【国際調査報告】