知財求人 - 知財ポータルサイト「IP Force」
▶ チャンシン メモリー テクノロジーズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-19
(54)【発明の名称】半導体構造及びその形成方法
(51)【国際特許分類】
H10B 12/00 20230101AFI20240711BHJP
【ＦＩ】
H10B12/00 661
H10B12/00 611
H10B12/00 621Z
H10B12/00 671Z
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023537377
(86)(22)【出願日】2022-07-14
(85)【翻訳文提出日】2023-06-19
(86)【国際出願番号】 CN2022105642
(87)【国際公開番号】W WO2023245772
(87)【国際公開日】2023-12-28
(31)【優先権主張番号】202210729634.5
(32)【優先日】2022-06-24
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】522246670
【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド
【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．
(74)【代理人】
【識別番号】100205659
【弁理士】
【氏名又は名称】齋藤 拓也
(74)【代理人】
【識別番号】100185269
【弁理士】
【氏名又は名称】小菅 一弘
(72)【発明者】
【氏名】ファン メン
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083AD01
5F083AD02
5F083AD06
5F083AD21
5F083JA02
5F083JA12
5F083JA35
5F083JA39
5F083JA40
5F083JA51
5F083KA05
5F083PR03
5F083PR05
5F083PR21
5F083PR22
(57)【要約】
本開示の実施例は、半導体構造及びその形成方法を提供し、この方法は、半導体基板を提供することと、前記半導体基板上に第１方向に沿って交互に配列されたスタック構造と隔離構造を形成することと、前記スタック構造と前記隔離構造に支持構造を形成することと、前記スタック構造と前記隔離構造をエッチングして、前記第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱を形成することであって、前記鋸歯状の第１半導体柱の間に隙間が形成され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造とを含み、前記鋸歯状の第１半導体柱は前記支持構造によって支持され、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は前記半導体基板の上面に垂直である、ことと、前記隙間にコンデンサ構造を形成することと、を含む。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体構造の形成方法であって、半導体基板を提供することであって、前記半導体基板上に、第１方向に沿って交互に配列されたスタック構造と隔離構造が形成される、ことと、
前記スタック構造と前記隔離構造に支持構造を形成することと、
前記スタック構造と前記隔離構造をエッチングして、前記第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱を形成することであって、前記鋸歯状の第１半導体柱の間に隙間が形成され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造とを含み、前記鋸歯状の第１半導体柱は前記支持構造によって支持され、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は前記半導体基板の上面に垂直である、ことと、
前記隙間にコンデンサ構造を形成することと、を含む、半導体構造の形成方法。
【請求項2】
前記スタック構造は、前記第２方向に沿って交互に積層された第１半導体層と第２半導体層とを含み、前記鋸歯状の第１半導体柱は、前記スタック構造と前記隔離構造の表面に特定のパターンを有するマスク層を形成することであって、前記特定のパターンは、第３方向に沿って順次に配列された複数のサブパターンを含み、前記サブパターンは、スタック構造の一部と隔離構造の一部を露出する、ことと、
前記サブパターンにより露出されたスタック構造における第２半導体層に対して薄化処理を行い、前記第１凹構造を形成することであって、第２半導体層の処理されていない部分が前記第１凸構造を構成し、前記第１凸構造の前記第３方向への投影面積は、前記第１凹構造の前記第３方向への投影面積より大きい、ことと、によって形成される、
請求項１に記載の半導体構造の形成方法。
【請求項3】
前記第１凹構造を形成する前に、前記半導体構造の形成方法は、前記マスク層を用いて、前記サブパターンにより露出された隔離構造と、前記サブパターンにより露出されたスタック構造における前記第１半導体層を除去することを更に含む、
請求項２に記載の半導体構造の形成方法。
【請求項4】
前記第１凹構造を形成した後、前記半導体構造の形成方法は、前記マスク層、残余の前記第１半導体層と前記隔離構造を順次に除去することを更に含む、
請求項３に記載の半導体構造の形成方法。
【請求項5】
前記スタック構造と前記隔離構造は、前記半導体基板上に初期スタック構造を形成することであって、前記初期スタック構造は、交互に積層された前記第１半導体層と前記第２半導体層を含む、ことと、
前記初期スタック構造をパターニングして、前記スタック構造と隔離トレンチを形成することと、
前記隔離トレンチ内に隔離材料を充填して、前記隔離構造を形成することと、によって形成される、
請求項２に記載の半導体構造の形成方法。
【請求項6】
前記初期スタック構造をパターニングして、前記スタック構造と隔離トレンチを形成することは、前記初期スタック構造の表面に、第１所定パターンを有する第１マスク層を形成することであって、前記第１所定パターンは前記第１方向に沿って順次に配列された複数の第１所定サブパターンを含み、前記第１所定パターンは初期スタック構造の一部を露出する、ことと、
前記第１マスク層を用いて前記初期スタック構造をエッチングして、前記第１所定サブパターンにより露出された前記初期スタック構造を除去し、前記スタック構造と前記隔離トレンチを形成することと、を含む、
請求項５に記載の半導体構造の形成方法。
【請求項7】
前記スタック構造と前記隔離構造に支持構造を形成することは、前記スタック構造と前記隔離構造の表面に、第２所定パターンを有する第２マスク層を形成することであって、前記第２所定パターンはスタック構造の一部と隔離構造の一部を露出する、ことと、
前記第２マスク層を用いて、露出された隔離構造と露出されたスタック構造における第２半導体層をエッチングして除去し、エッチング溝を形成することと、
前記エッチング溝に支持材料を充填して、前記支持構造を形成することと、を含む、
請求項２ないし６のいずれか一項に記載の半導体構造の形成方法。
【請求項8】
前記隙間にコンデンサ構造を形成することは、前記鋸歯状の第１半導体柱の表面に、第１電極層、誘電体層及び第２電極層を順次に形成して、前記コンデンサ構造を形成することを含む、
請求項１に記載の半導体構造の形成方法。
【請求項9】
前記半導体構造の形成方法は、前記第２電極層間の隙間に導電材料を充填して、導電層を形成することを更に含む、
請求項８に記載の半導体構造の形成方法。
【請求項10】
前記第１凹構造を形成した後、前記マスク層、残余の前記第１半導体層と前記隔離構造を順次に除去する前に、前記半導体構造の形成方法は、前記第１凹構造に対して円柱化処理を行い、第１円柱を形成することを更に含む、
請求項７に記載の半導体構造の形成方法。
【請求項11】
前記マスク層、前記第１半導体層及び前記隔離構造を順次に除去した後、前記半導体構造の形成方法は、前記第１凸構造に対して円柱化処理を行い、第２円柱を形成することを更に含み、前記第１円柱は前記第２円柱と共に鋸歯状の第２半導体柱を構成する、
請求項１０に記載の半導体構造の形成方法。
【請求項12】
前記半導体構造の形成方法は、前記鋸歯状の第２半導体柱間の隙間にコンデンサ構造を形成して、前記半導体構造を形成することを更に含む、
請求項１１に記載の半導体構造の形成方法。
【請求項13】
前記半導体構造の形成方法は、前記鋸歯状の第１半導体柱又は前記鋸歯状の第２半導体柱に対してイオン注入を行うことを更に含む、
請求項１２に記載の半導体構造の形成方法。
【請求項14】
前記半導体構造の形成方法は、前記鋸歯状の第１半導体柱又は前記鋸歯状の第２半導体柱の表面に金属シリサイドを形成することを更に含む、
請求項１３に記載の半導体構造の形成方法。
【請求項15】
半導体構造であって、半導体基板と、
前記半導体基板の表面に位置する複数の鋸歯状の第１半導体柱と支持構造であって、複数の前記鋸歯状の第１半導体柱は、第１方向と第２方向に沿ってアレイ配置され、前記支持構造によって支持され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造を含み、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は前記半導体基板が位置する平面に垂直である、複数の鋸歯状の第１半導体柱と支持構造と、
前記鋸歯状の第１半導体柱の間に充填されるコンデンサ構造と、を含む、半導体構造。
【請求項16】
前記第１凸構造の前記第３方向への投影面積は、前記第１凹構造の前記第３方向への投影面積より大きい、請求項１５に記載の構造半導体構造。
【請求項17】
前記コンデンサ構造は、第１電極層、誘電体層及び第２電極層を含み、前記半導体構造は更に、導電層を含み、前記導電層は、前記第２電極層の間に充填される、
請求項１５又は１６に記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願への相互参照）
本願は、２０２２年０６月２４日に中国特許局に提出された、出願番号が２０２２１０７２９６３４．５であり、発明の名称が「半導体構造及びその形成方法」である、中国特許出願に基づいて提出されるものであり、当該中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照によって本願に組み込まれる。
本願は、２０２２年０６月２４日に中国特許局に提出された、出願番号が２０２２１０７２９６３４．５であり、発明の名称が「半導体構造及びその形成方法」である、中国特許出願に基づいて提出されるものであり、当該中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照によって本願に組み込まれる。
【0002】
本開示は、半導体技術分野に関し、半導体構造及びその形成方法に関するが、これに限定されない。
【背景技術】
【0003】
センスアンプ（ＳＡ：Ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）は通常、２つのビットライン（ＢＬ：Ｂｉｔｌｉｎｅ）上の信号の変化を感知し、当該信号の変化を増幅するために、一対の相補的なデジタルライン（例えば、ビットライン）に接続される。センスアンプによって感知された信号は、以下の式（１）を満たす。
ここで、ΔＶＢＬは、センスアンプによって感知されたビットライン上の電圧差信号であり、Ｖｃｅｌｌは、感知対象となるメモリセルの電圧であり、ＶＢＬＰは、相補ビットラインの電圧であり、ＣＢＬは、感知対象となるメモリセルにおけるビットライン上の寄生容量のキャパシタンスであり、Ｃｓは、感知対象となるメモリセルにおけるコンデンサ構造のキャパシタンスである。式（１）から分かるように、センスアンプによって感知されたビットライン上の電圧差信号ΔＶＢＬは、コンデンサ構造のキャパシタンスと正の相関がある。したがって、コンデンサ構造のキャパシタンスを改善することは、センスアンプの信号増幅精度にとって非常に重要である。
【数1】
【発明の概要】
【0004】
これに鑑みて、本開示の実施例は、半導体構造及びその形成方法を提供する。
【0005】
第１態様によれば、本開示の実施例は、半導体構造の形成方法を提供し、この方法は、
半導体基板を提供することであって、前記半導体基板上に、第１方向に沿って交互に配列されたスタック構造と隔離構造が形成される、ことと、
前記スタック構造と前記隔離構造に支持構造を形成することと、
前記スタック構造と前記隔離構造をエッチングして、前記第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱を形成することであって、前記鋸歯状の第１半導体柱の間に隙間が形成され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造とを含み、前記鋸歯状の第１半導体柱は前記支持構造によって支持され、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は、前記半導体基板の上面に垂直である、ことと、
前記隙間にコンデンサ構造を形成することと、を含む。
半導体基板を提供することであって、前記半導体基板上に、第１方向に沿って交互に配列されたスタック構造と隔離構造が形成される、ことと、
前記スタック構造と前記隔離構造に支持構造を形成することと、
前記スタック構造と前記隔離構造をエッチングして、前記第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱を形成することであって、前記鋸歯状の第１半導体柱の間に隙間が形成され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造とを含み、前記鋸歯状の第１半導体柱は前記支持構造によって支持され、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は、前記半導体基板の上面に垂直である、ことと、
前記隙間にコンデンサ構造を形成することと、を含む。
【0006】
第２態様によれば、本開示の実施例は、上記の半導体構造の形成方法により形成された、半導体構造を提供し、前記半導体構造は、
半導体基板と、
前記半導体基板の表面に位置する複数の鋸歯状の第１半導体柱と支持構造であって、複数の前記鋸歯状の第１半導体柱は、第１方向と第２方向に沿ってアレイ配置され、前記支持構造によって支持され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造を含み、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は、前記半導体基板が位置する平面に垂直である、複数の鋸歯状の第１半導体柱と支持構造と、
前記鋸歯状の第１半導体柱の間に充填されるコンデンサ構造と、を含む。
半導体基板と、
前記半導体基板の表面に位置する複数の鋸歯状の第１半導体柱と支持構造であって、複数の前記鋸歯状の第１半導体柱は、第１方向と第２方向に沿ってアレイ配置され、前記支持構造によって支持され、前記鋸歯状の第１半導体柱は第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造を含み、前記第１方向、前記第２方向及び前記第３方向のいずれか２つは互いに垂直であり、前記第２方向は、前記半導体基板が位置する平面に垂直である、複数の鋸歯状の第１半導体柱と支持構造と、
前記鋸歯状の第１半導体柱の間に充填されるコンデンサ構造と、を含む。
【0007】
本開示の実施例による半導体構造及びその形成方法によれば、コンデンサ構造は、鋸歯状の第１半導体柱間の隙間に形成され、且つ鋸歯状の第１半導体柱がより大きい表面積を有するため、形成されたコンデンサ構造の電極間の有効面積がより大きく、形成されたコンデンサ構造のキャパシタンスが高い。このようにして、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【図面の簡単な説明】
【0008】
【図1】本開示の実施例による半導体構造の形成方法の例示的なフローチャートである。
【図2】本開示の実施例による半導体構造の形成過程における構造の概略図である。
【図3】本開示の実施例による半導体構造の形成過程における構造の概略図である。
【図4】本開示の実施例による半導体構造の形成過程における構造の概略図である。
【図5】本開示の実施例による半導体構造の形成過程における構造の概略図である。
【図6】本開示の実施例による半導体構造の例示的な構造図である。
【発明を実施するための形態】
【0009】
図面（必ずしも縮尺通りに描かれているわけではない）において、同様の参照番号は、異なる図における同様の部品を示すことができる。異なる文字の接尾辞を有する同様の参照番号は、同様の部品の異なる例を示すことができる。図面は、概して、限定ではなく例として、本明細書で議論される各実施例を示している。
【0010】
以下では、図面を参照して、本発明で開示される例示的な実施形態をより詳細に説明する。図面には、本発明の例示的な実施形態が示されているが、本発明は、様々な形態で実現でき、本明細書に示される特定の実施形態によって限定されないことを理解されたい。むしろ、これらの実施形態は、本発明をより完全に理解させ、本発明の範囲を当業者に十分に伝えるために提供される。
【0011】
以下の説明では、本発明のより完全な理解を提供するために、多数の具体的な詳細が与えられている。しかし、当業者なら自明であるが、本発明は、これらの詳細の１つ又は複数なしで実施可能である。他の例では、本発明との混同を避けるために、当技術分野で周知のいくつかの技術的特徴は説明されていない。即ち、本明細書には、実際の実施例のすべての特徴が記載されておらず、周知の機能及び構造が詳細に記載されていない。
【0012】
図面において、明確にするために、層、領域、素子のサイズ及びその相対的なサイズは誇張されている場合がある。全体を通して、同じ符号は同じ素子を表す。
【0013】
理解できるように、素子又は層が、他の素子又は層「上に位置する」か、他の素子又は層「に隣接する」か、他の素子又は層「に接続される」か、又は他の素子又は層「に結合される」場合、当該素子又は層は、他の素子又は層に直接に位置、隣接、接続又は結合されてもよく、又は介在する素子又は層が存在してもよい。逆に、素子が、他の素子又は層「上に直接位置する」、他の素子又は層「に直接に隣接する」、他の素子又は層「に直接に接続される」又は他の素子又は層「に直接に結合される」場合、介在する素子又は層は存在しない。理解できるように、第１、第２、第３などの用語を使用して、様々な素子、部品、領域、層及び／又は部分を説明することができるが、これらの素子、部品、領域、層及び／又は部分は、これらの用語によって限定されない。これらの用語は、ある素子、部品、領域、層又は部分を、他の素子、部品、領域、層又は部分と区別するためのものに過ぎない。したがって、本発明の教示から逸脱することなく、以下で論じる第１素子、部品、領域、層又は部分は、第２素子、部品、領域、層又は部分として表し得る。第２素子、部品、領域、層又は部分を論じる場合、本発明に第１素子、部品、領域、層又は部分が必然として存在することを意味しない。
【0014】
本明細書で使用される用語は、特定の実施例を説明することのみを目的としており、本発明を限定するためのものではない。本明細書で使用されるとき、文脈において別段の定義がない限り、単数形の「１」、「１つ」及び「前記／当該」は、複数形も含むことを意図する。更に、「構成」及び／又は「含む」という用語が、本明細書で使用される場合、記載された特徴、整数、ステップ、動作、素子及び／又は部品の存在がするが、１つ又は複数の他の特徴、整数、ステップ、動作、素子、部品及び／又は組み合わせの存在又は追加を除外しないことを意味する。本明細書で使用される「及び／又は」という用語は、関連付けられた項目のいずれか及びそれらのすべての組み合わせを含む。
【0015】
本開示の実施例を紹介する前に、まず、以下の実施例で使用される可能性がある、立体構造を説明するための３つの方向が定義され、３つの方向は、Ｘ軸、Ｙ軸及びＺ軸方向を含み得る。ベースの上面と底面（即ち、ベースが位置する平面）の方向において、互いに交差（例えば、互いに垂直）する方向を定義し、例えば、コンデンサ構造の延伸方向を第３方向と定義し、スタック構造と隔離構造が交互に配列された方向を第１方向と定義し、第３方向と第１方向に基づいてベースの平面方向を決定することができる。ベースは、前面になっている上面及び前面に対向する背面になっている底面を含み、上面と底面の平坦性を無視した場合、ベースの上面と底面に垂直な方向を第２方向と定義する。これから分かるように、第１方向、第２方向及び第３方向のいずれか２つは、互いに垂直である。本開示の実施例において、第１方向をＸ軸方向と定義し、第２方向をＹ軸方向と定義し、第３方向をＺ軸方向と定義する。
【0016】
【0017】
ステップＳ１０１において、半導体基板を提供し、半導体基板上に、第１方向に沿って交互に配列されたスタック構造と隔離構造が形成される。
【0018】
本開示の実施例において、半導体基板は、シリコン基板であってもよく、半導体基板は、ゲルマニウム（Ｇｅ）などの他の半導体元素を含んでもよく、又は、炭化ケイ素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、砒化インジウム（ＩｎＡｓ）又はアンチモン化インジウム（ＩｎＳｂ）などの半導体化合物を含んでもよく、又は、シリコンゲルマニウム（ＳｉＧｅ）、リン化ガリウム砒素（ＧａＡｓＰ）、砒化インジウムアルミニウム（ＡｌＩｎＡｓ）、砒化ガリウムアルミニウム（ＡｌＧａＡｓ）、砒化インジウムガリウム（ＧａＩｎＡｓ）、リン化インジウムガリウム（ＧａＩｎＰ）、及／又はリン化インジウムガリウム砒素（ＧａＩｎＡｓＰ）又はそれらの組み合わせなどの他の半導体合金を含んでもよい。
【0019】
本開示の実施例において、隔離構造の材料は、酸化ケイ素、窒化シリコン、酸窒化ケイ素又は他の適切な材料であってもよい。
【0020】
本開示の実施例において、スタック構造は、第２方向に沿って交互に積層された第１半導体層と第２半導体層を含み、第１半導体層の材料は、ゲルマニウム、又はシリコンゲルマニウム（ＳｉＧｅ）、炭化ケイ素であってもよく、絶縁体上シリコン（ＳＯＩ：Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎｓｕｌａｔｏｒ）又は絶縁体上ゲルマニウム（ＧＯＩ：Ｇｅｒｍａｎｉｕｍ－ｏｎ－Ｉｎｓｕｌａｔｏｒ）であってもよい。第２半導体層はシリコン層であってもよく、ゲルマニウム（Ｇｅ）などの他の半導体元素を含んでもよく、又は、炭化ケイ素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、砒化インジウム（ＩｎＡｓ）又はアンチモン化インジウム（ＩｎＳｂ）などの半導体化合物を含んでもよく、又は、シリコンゲルマニウム（ＳｉＧｅ）、リン化ガリウム砒素（ＧａＡｓＰ）、砒化インジウムアルミニウム（ＡｌＩｎＡｓ）、砒化ガリウムアルミニウム（ＡｌＧａＡｓ）、砒化インジウムガリウム（ＧａＩｎＡｓ）、リン化インジウムガリウム（ＧａＩｎＰ）、及／又はリン化インジウムガリウム砒素（ＧａＩｎＡｓＰ）又はそれらの組み合わせなどの他の半導体合金を含んでもよい。
【0021】
本開示の実施例において、後続でスタック構造における第１半導体層を除去し、第２半導体層を保持する必要があるため、第１半導体層と第２半導体層の材料は異なっていなければならない。したがって、第１半導体層は、第２半導体層に対してより大きいなエッチング選択比を有する必要があり、例えば、第１半導体層と第２半導体層のエッチング選択比は、５～１５であってもよく、それにより、エッチング過程において第１半導体層は第２半導体層よりもエッチングにより除去され易い。
【0022】
ステップＳ１０２において、スタック構造と隔離構造に支持構造を形成する。
【0023】
本開示の実施例において、支持構造の材料は、酸化ケイ素、窒化シリコン、炭化窒化ケイ素、酸窒化ケイ素、ホウ化窒化ケイ素の少なくとも１つを含み得る。支持構造は、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程、物理気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程、スピンオン工程、コーティング工程又は薄膜工程などの、任意の適切な堆積工程によって形成されることができる。
【0024】
ステップＳ１０３において、スタック構造と隔離構造をエッチングして、第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱を形成し、鋸歯状の第１半導体柱の間に隙間が形成され、ここで、鋸歯状の第１半導体柱は、第３方向に沿って順次に交互に配列された第１凸構造と第１凹構造とを含み、鋸歯状の第１半導体柱は、支持構造によって支持される。
【0025】
本開示の実施例において、ドライエッチング工程（例えば、プラズマエッチング工程、反応性イオンエッチング工程又はイオンビームミリング工程）を採用してスタック構造と隔離構造をエッチングし、鋸歯状の第１半導体柱を形成することができる。ドライエッチングが採用するガスは、トリフルオロメタン（ＣＨＦ３）、四フッ化炭素（ＣＦ４）、ジフルオロメタン（ＣＨ２Ｆ２）、臭化水素酸（ＨＢｒ）、塩素（Ｃｌ２）又は六フッ化硫黄（ＳＦ６）の１つ又は任意の組み合わせであってもよい。
【0026】
本開示の実施例において、交互に配列された第１凸構造と第１凹構造によって構成された鋸歯状の第１半導体柱の表面積は、関連技術における円柱状の第１半導体柱に比べて増加する。このようにして、鋸歯状の第１半導体柱間の隙間にコンデンサ構造を形成すると、コンデンサ構造の電極間の有効面積を増加させることができ、それにより、コンデンサ構造のキャパシタンスを増加させることができる。
【0027】
ステップＳ１０４において、隙間にコンデンサ構造を形成する。
【0028】
本開示の実施例において、コンデンサ構造は、鋸歯状の第１半導体柱間の隙間に形成され、且つ鋸歯状の第１半導体柱がより大きい表面積を有するため、本開示の実施例にけるコンデンサ構造の電極間の有効面積がより大きく、形成されたコンデンサ構造のキャパシタンスがより高い。このようにして、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0029】
図２ａ～図２ｓ、図３ａ～図３ｅ、図４ａ～図４ｅ、図５ａ～図５ｅは、本開示の実施例による半導体構造の形成過程における構造の概略図であり、ここで、ａ－ａ’、ｂ－ｂ’、ｃ－ｃ’、ｄ－ｄ’方向の断面図は、半導体の内部構造を明確に示すためのものであり、縮尺通り描かれたものではない。以下では、図２ａ～図２ｓ、図３ａ～図３ｅ、図４ａ～図４ｅ、図５ａ～図５ｅを参照して、本開示の実施例による半導体構造の形成過程について詳細に説明する。
【0030】
まず、図２ａ～図２ｆを参照すると、ステップＳ１０１を実行し、半導体基板１０を提供し、半導体基板１０上に、第１方向に沿って交互に配列されたスタック構造１１と隔離構造１４が形成され、ここで、図２ａ、図２ｃ、図２ｅは、三次元図であり、図２ｂ、図２ｄ、図２ｆは、それぞれ図２ａ、図２ｃ、図２ｅの断面図である。
【0031】
いくつかの実施例において、隔離構造１４は、以下のステップによって形成されることができる。前記ステップは、半導体基板１０上に初期スタック構造１１ａを形成するステップであって、ここで、初期スタック構造１１ａは、交互に積層された第１半導体層１１１と第２半導体層１１２を含む、ステップと、初期スタック構造１１ａをパターニングし、スタック構造１１と隔離トレンチ１３を形成するステップと、隔離トレンチ１３内に隔離材料を充填して、隔離構造１４を形成するステップと、を含む。
【0032】
図２ａと２ｂに示すように、半導体基板１０上に初期スタック構造１１ａを形成し、ここで、初期スタック構造１１ａは、Ｙ軸方向に下から上に向かって順次に交互に積層された第１半導体層１１１と第２半導体層１１２とを含む。
【0033】
本開示の実施例において、エピタキシャル工程を用いて第１半導体層１１１と第２半導体層１１２を形成することができる。第１半導体層１１１と第２半導体層１１２を交互に積層して半導体超格子を形成することができ、各半導体層の厚さは、数原子から数十原子の層の範囲であり、バンドギャップやドーピングレベルなどの、各半導体層の主な半導体性質は、独立して制御することができる。スタック構造１１における第１半導体層１１１と第２半導体層１１２の層数は、必要とされるキャパシタンス密度（又は記憶密度）に応じて設定することができ、第１半導体層１１１と第２半導体層１１２の層数が多いほど、形成される三次元半導体構造の集積度が高くなり、キャパシタンス密度が高くなる。例えば、第１半導体層１１１と第２半導体層１１２の層数は、２～２０００層であってもよい。
【0034】
図２ｃと２ｄに示すように、スタック構造１１と隔離トレンチ１３は、以下のステップによって形成されることができ、前記ステップは、初期スタック構造１１ａの表面に、第１所定パターンを有する第１マスク層１２を形成するステップであって、第１所定パターンは、Ｘ軸方向に沿って順次に配列された複数の第１所定サブパターンＨを含み、第１所定サブパターンＨは、初期スタック構造１１ａの一部を露出する、ステップと、第１マスク層１２を用いて初期スタック構造１１ａをエッチングすることにより、第１マスク層１２により露出された初期スタック構造１１ａを除去し、スタック構造１１と隔離トレンチ１３を形成する、ステップと、を含む。
【0035】
本開示の実施例において、高アスペクト比（ＨＡＲ：Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ）技術を用いて初期スタック構造１１ａをエッチングして、スタック構造１１と隔離トレンチ１３を形成することができる。
【0036】
いくつかの実施例において、スタック構造１１と隔離トレンチ１３を形成した後、ドライエッチング技術又はウェットエッチング技術を採用して第１マスク層１２を除去し、スタック構造１１の上面を露出することができる。
【0037】
図２ｅと２ｆに示すように、隔離トレンチ１３内に隔離材料を充填して、隔離構造１４を形成する。隔離材料は、酸化ケイ素、窒化シリコン又は酸窒化ケイ素などであってもよい。
【0038】
説明すべきこととして、隔離トレンチ１３内に隔離材料を充填して、隔離構造１４を形成する過程において、多くの場合、スタック構造１１の表面にも隔離材料の一部が堆積され、その後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって処理され、スタック構造１１の表面上に、平坦で滑らかな隔離材料の層が有するようにし、スタック構造１１の表面に位置するこの隔離材料の層は、後続でスタック構造１１を処理する際に、スタック構造１１の上面の第２半導体層１１２が損傷されないように保護するために使用される。本開示の実施例において、半導体構造の形成方法を説明する便宜上、図２ｅ～図２ｊには、スタック構造１１の表面に位置する隔離材料は示されていない。
【0039】
次に、図２ｇ～図２ｊを参照すると、ステップＳ１０２を実行し、スタック構造と隔離構造に支持構造を形成し、ここで、図２ｇと図２ｉは、三次元図であり、図２ｈと図２ｊは、それぞれ、図２ｇと図２ｉの断面図である。
【0040】
いくつかの実施例において、支持構造１５は、以下のステップによって形成されることができ、前記ステップは、スタック構造１１と隔離構造１４の表面に、第２所定パターンを有する第２マスク層（未図示）を形成するステップであって、ここで、第２所定パターンは、スタック構造１１の一部と隔離構造１４の一部を露出する、ステップと、第２マスク層を用いて、露出された隔離構造１４と露出されたスタック構造１１における第１半導体層１１１をエッチングして除去し、図２ｇと図２ｈに示すエッチング溝１６を形成するステップと、エッチング溝１６内に支持材料を充填して、図２ｉと図２ｊに示す支持構造１５を形成するステップと、を含む。本開示の実施例において、支持材料は、窒化シリコン又は炭窒化シリコンであってもよい。
【0041】
いくつかの実施例において、エッチング溝１６を形成した後、半導体構造の形成方法は、第２所定パターンを有する第２マスク層を除去することを更に含む。実施中に、ドライエッチング技術又はウェットエッチング技術を採用して第２マスク層を除去し、隔離構造１４の上面を露出することができる。
【0042】
本開示の実施例において、コンデンサ構造が第２半導体層１１２間の隙間に形成されるため、支持構造１５は更に、コンデンサ構造を支持するために使用されることができ、それにより、コンデンサ構造の積層の安定性を向上させる。
【0043】
次に、図２ｋ～図２ｏを参照すると、ステップＳ１０３を実行し、スタック構造１１と隔離構造１４をエッチングして、第１方向と第２方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱１７を形成し、鋸歯状の第１半導体柱１７間に隙間が形成され、鋸歯状の第１半導体柱１７は、第３方向に沿って順次に交互に配列された第１凸構造２１と第１凹構造２０とを含み、且つ鋸歯状の第１半導体柱１７は、支持構造１５によって支持され、ここで、図２ｋ、図２ｌは、三次元図であり、図２ｍは、図２ｌの断面図であり、図２ｎと図２ｏは、両方とも断面図である。
【0044】
いくつかの実施例において、鋸歯状の第１半導体柱１７は、以下のステップによって形成されることができる。
【0045】
図２ｋに示すように、スタック構造１１と隔離構造１４の表面に、特定パターンＤを有するマスク層１９を形成し、ここで、特定パターンＤは、Ｚ軸方向に沿って順次に配列された複数のサブパターンＥを含み、且つサブパターンＥは、スタック構造１１の一部と隔離構造１４の一部を露出する。
【0046】
図２ｌと図２ｍに示すように、ドライエッチング技術又はウェットエッチング技術を採用して、サブパターンＥにより露出された隔離構造１４とスタック構造１１における第１半導体層１１１を除去する。本開示の実施例において、第１半導体層１１１が第２半導体層１１２に対して高エッチング選択比を有するため、第２半導体層１１２を損傷することなく、第１半導体層１１１を除去することができる。
【0047】
図２ｎに示すように、サブパターンＥにより露出されたスタック構造１１における第２半導体層１１２に対して薄化処理を行い、第１凹構造２０を形成し、ここで、第２半導体層１１２の処理されていない部分が第１凸構造２１を構成し、第１凸構造２１のＺ軸方向への投影面積は、第１凹構造２０のＺ軸方向への投影面積より大きい。
【0048】
図２ｏに示すように、第１凹構造２０を形成した後、半導体構造の形成方法は、マスク層１９、残余の第１半導体層１１１及び残余の隔離構造１４を除去し、第１凸構造２１を露出することを更に含む。
【0049】
いくつかの実施例において、鋸歯状の第１半導体柱１７を形成した後、半導体構造の形成方法は、鋸歯状の第１半導体柱１７に対してイオン注入を行うことを更に含む。例えば、ナトリウムイオンなどの金属イオンを採用して、鋸歯状の第１半導体柱１７に対してイオン注入を行うことができる。鋸歯状の第１半導体柱１７がコンデンサ構造の下部電極の一部として機能するため、鋸歯状の第１半導体柱１７に対してイオン注入を行うことにより、下部電極とドレイン電極との接触抵抗を低減することができ、更に、半導体構造の消費電力を低減することができる。
【0050】
いくつかの実施例において、鋸歯状の第１半導体柱１７に対してイオン注入を行った後、半導体構造の形成方法は、鋸歯状の第１半導体柱１７の表面に金属シリサイドを形成することを更に含む。実施中に、鋸歯状の第１半導体柱１７上に金属材料の層を堆積することができ、例えば、コバルト（Ｃｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）の任意の１つであってもよく、その後、急速アニーリング処理を用いて、金属材料と鋸歯状の第１半導体柱１７とを反応させ、それにより、鋸歯状の第１半導体柱１７の表面に金属シリサイドを形成する。金属シリサイドの抵抗値が低いため、下部電極とドレイン電極との接触抵抗を低減することができ、更に、半導体構造の消費電力を低減することができる。
【0051】
【0052】
ここで、図２ｐは、三次元図であり、図２ｑ、図２ｒ、図２ｓはそれぞれ、図２ｐにおけるａ－ａ’、ｂ－ｂ’及びｄ－ｄ’に沿った断面図であり、説明すべきこととして、図２ｐには、１つの鋸歯状の第１半導体柱１７のみの三次元図が示されているが、実際には、半導体構造は、Ｘ軸とＹ軸方向に沿ってアレイ配置された複数の鋸歯状の第１半導体柱１７を含む。
【0053】
図２ｐ～図２ｓに示すように、いくつかの実施例において、コンデンサ構造２２は、以下のステップによって形成されることができ、前記ステップは、鋸歯状の第１半導体柱１７間の隙間に、第１電極層材料、誘電体材料及び第２電極材料を順次に堆積して、第１電極層２２１、誘電体層２２２及び第２電極層２２３を形成することにより、コンデンサ構造２２を形成する。
【0054】
本開示の実施例において、第１電極材料、誘電体材料及び第２電極材料は、選択的原子層堆積工程、化学気相堆積工程、物理気相堆積工程及びスピンオン工程の任意の堆積工程によって形成されることができる。第１電極材料と第２電極材料は、ルテニウム（Ｒｕ）又は窒化チタンなどの、金属又は金属窒化物を含み得る。誘電体材料は、高Ｋ誘電体材料を含み得、例えば、酸化ランタン（Ｌａ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸窒化ハフニウム（ＨｆＯＮ）、ケイ酸ハフニウム（ＨｆＳｉＯｘ）又は酸化ジルコニウム（ＺｒＯ２）の１つ又は任意の組み合わせであってもよい。他の実施例において、第１電極材料と第２電極材料は、ポリシリコンであってもよい。
【0055】
いくつかの実施例において、続けて図２ｐ～図２ｓを参照すると、半導体構造の形成方法は、第２電極層２２３間の隙間に導電材料を充填して、導電層２３を形成することを更に含む。本開示の実施例において、導電材料は、ポリシリコンであってもよく、ゲルマニウムシリコン又はドープされたポリシリコンなどの、他の任意の適切な導電材料であってもよい。
【0056】
本開示の実施例において、第１凸構造２１と第１凹構造２０が共に鋸歯状の第１半導体柱１７を構成し、後続では、鋸歯状の第１半導体柱１７間の隙間にコンデンサ構造を形成し、第１凸構造２１の第３方向への投影面積Ｓ１が第１凹構造２０の第３方向への投影面積Ｓ２より大きいため、本開示の実施例における鋸歯状の第１半導体柱１７の表面積が、関連技術における円柱状の半導体柱の表面積より大きくなり、更に、形成されたコンデンサ構造の電極間の有効面積が大きくなり、形成されたコンデンサ構造のキャパシタンスが高くなり、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0057】
いくつかの実施例において、第１凸構造２１と第１凹構造２は立方体であり、ここで、第１凹構造２０のＺ軸に垂直な横断面は、辺長がＡである正方形であり、第１凸構造２１のＺ軸に垂直な横断面は、辺長がＢである正方形であり、且つ第１凸構造２１と第１凹構造２０のＺ軸方向における長さはＬであると、Ａ、Ｂ、Ｌは、４Ｌ＜Ｂ＋Ａを満たし、ここでＢ＞Ａである。
【0058】
いくつかの実施例において、Ａの範囲は、１０～３０ｎｍであってもよく、Ｂの範囲は、３０～５０ｎｍであってもよく、Ｌの範囲は、５ｎｍ～２０ｎｍであってもよい。
【0059】
いくつかの実施例において、コンデンサ構造を形成する前に、半導体構造の形成方法は、ゲートオールアラウンド構造とビットライン構造を形成することを更に含む。
【0060】
いくつかの実施例において、図３ａに示すように、第１凹構造２０を形成した後、半導体構造の形成方法は、第１凹構造２０に対して円柱化処理を行い、第１円柱２０１を形成することを更に含む。例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）溶液を用いて第１凹構造２０をエッチングし、第１円柱２０１を形成することができる。
【0061】
いくつかの実施例において、第１円柱を形成した後、半導体構造の形成方法は、ＴＭＡＨ溶液を用いて第１凸構造２１をエッチングし、第１凸構造２１に対して円柱化処理を行い、第２円柱２１１を形成することを更に含み、ここで、第１円柱２０１と第２円柱２１１は、共に鋸歯状の第２半導体柱１８ａを構成する。
【0062】
いくつかの実施例において、第１凸構造２１に対して円柱化処理を行う過程の前に、第１円柱２０１の表面にシールド層を形成する必要があり、シールド層は、鋸歯状の第２半導体柱１８ａと異なるエッチング選択比を有し、シールド層は、第１凸構造２１に対して円柱化処理を行う際に、第１円柱２０１が損傷されないように保護するために使用され、例えば、シールド層の材料は、二酸化ケイ素、窒化シリコン、炭窒化シリコン、水酸化ケイ素などであってもよい。本開示の実施例において、第１凹構造２０に対して円柱化処理を行う過程において、第１凸構造２１の周囲に隔離構造１４とマスク層１９が保持されるため、第１凸構造２１が損傷されないように保護することができ、したがって、第１凸構造２１の表面にシールド層を形成する必要はない。
【0063】
いくつかの実施例において、鋸歯状の第２半導体柱１８ａを形成した後、半導体構造の形成方法は、鋸歯状の第２半導体柱１８ａに対してイオン注入を行うこと、又は、鋸歯状の第２半導体柱１８ａの表面に金属シリサイドを形成することを更に含み、例えば、金属イオン（例えば、ナトリウムイオン）を採用して、鋸歯状の第２半導体柱１８ａに対してイオン注入を行うことができる。
【0064】
本開示の実施例において、鋸歯状の第２半導体柱１８ａがコンデンサ構造の下部電極の一部として機能するため、鋸歯状の第２半導体柱１８ａに対して金属イオン注入を行うことにより、下部電極とドレイン電極との接触抵抗を低減することができ、更に、半導体構造の消費電力を低減することができる。
【0065】
いくつかの実施例において、鋸歯状の第２半導体柱１８ａに対してイオン注入を行った後、又は、鋸歯状の第２半導体柱１８ａの表面に金属シリサイドを形成した後、半導体構造の形成方法は、鋸歯状の第２半導体柱１８ａの隙間に第１電極層２２１、誘電体層２２２及び第２電極層２２３を順次に形成することにより、図３ｂ～図３ｅに示すコンデンサ構造２２を形成することを更に含む。ここで、図３ｂは、三次元図であり、図３ｃ、図３ｄ、図３ｅはそれぞれ、図３ｂにおけるａ－ａ’、ｂ－ｂ’及びｄ－ｄ’に沿った断面図である。説明すべきこととして、図３ｂには、１つの鋸歯状の第２半導体柱１８ａのみの三次元図が示されているが、実際には、半導体構造は、Ｘ軸とＹ軸方向に沿ってアレイ配置された複数の鋸歯状の第２半導体柱１８ａを含む。
【0066】
【0067】
本開示の実施例において、第１円柱２０１と第２円柱２１１が共に鋸歯状の第２半導体柱１８ａを構成し、後続では、鋸歯状の第２半導体柱１８ａ間の隙間にコンデンサ構造を形成し、第２円柱２１１の第３方向への投影面積Ｓ４が第１円柱２０１の第３方向への投影面積Ｓ３より大きいため、本開示の実施例における鋸歯状の第２半導体柱１８ａの表面積が、関連技術における円柱状の半導体柱の表面積より大きくなり、更に、形成されたコンデンサ構造の電極間の有効面積が大きくなり、形成されたコンデンサ構造のキャパシタンスが高くなり、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0068】
いくつかの実施例において、第１円柱２０１と第２円柱２１１は円柱体であり、ここで、第１円柱２０１のＺ軸に垂直な横断面は、半径がｒである円形であり、第２円柱２１１のＺ軸に垂直な横断面は、半径がＲである円形であり、且つ第１円柱２０１と第２円柱２１１のＺ軸方向における長さはＬであると、ｒ、Ｒ、Ｌは、２Ｌ＜ｒ＋Ｒを満たし、ここで、Ｒは、ｒより大きい。
【0069】
いくつかの実施例において、ｒの範囲は、５～１５ｎｍであってもよく、Ｒの範囲は、１５～３０ｎｍであってもよく、Ｌの範囲は、５ｎｍ～２０ｎｍであってもよい。
【0070】
いくつかの実施例において、図４ａに示すように、第１凹構造２０を形成した後、半導体構造の形成方法は、第１凹構造２０に対して円柱化処理を行い、第１円柱２０１を形成することを更に含む。例えば、ＴＭＡＨ溶液を用いて第１凹構造２０をエッチングし、第１円柱２０１を形成することができる。第１円柱２０１と第１凸構造２１が共に鋸歯状の第３半導体柱１８ｂを構成する。
【0071】
いくつかの実施例において、鋸歯状の第３半導体柱１８ｂを形成した後、半導体構造の形成方法は、鋸歯状の第３半導体柱１８ｂに対してイオン注入を行うこと、又は、鋸歯状の第３半導体柱１８ｂの表面に金属シリサイドを形成することを更に含み、例えば、金属イオン（例えば、ナトリウムイオン）を採用して、鋸歯状の第３半導体柱１８ｂに対してイオン注入を行うことができる。
【0072】
本開示の実施例において、鋸歯状の第３半導体柱１８ｂがコンデンサ構造の下部電極の一部として機能するため、鋸歯状の第３半導体柱１８ｂに対して金属イオン注入を行うことにより、下部電極とドレイン電極との接触抵抗を低減することができ、更に、半導体構造の消費電力を低減することができる。
【0073】
いくつかの実施例において、鋸歯状の第３半導体柱１８ｂに対してイオン注入を行った後、又は、鋸歯状の第３半導体柱１８ｂの表面に金属シリサイドを形成した後、半導体構造の形成方法は、鋸歯状の第３半導体柱１８ｂの隙間に第１電極層２２１、誘電体層２２２及び第２電極層２２３を順次に形成することにより、図４ｂ～図４ｅに示すコンデンサ構造２２を形成することを更に含む。ここで、図４ｂは、三次元図であり、図４ｃ、図４ｄ、図４ｅはそれぞれ、図４ｂにおけるａ－ａ’、ｂ－ｂ’及びｄ－ｄ’に沿った断面図である。説明すべきこととして、図４ｂには、１つの鋸歯状の第３半導体柱１８ｂのみの三次元図が示されているが、実際には、半導体構造は、Ｘ軸とＹ軸方向に沿ってアレイ配置された複数の鋸歯状の第３半導体柱１８ｂを含む。
【0074】
【0075】
本開示の実施例において、第１円柱２０１と第１凸構造２１が共に鋸歯状の第３半導体柱１８ｂを構成し、後続では、鋸歯状の第３半導体柱１８ｂ間の隙間にコンデンサ構造を形成し、第１凸構造２１の第３方向への投影面積Ｓ１が第１円柱２０１の第３方向への投影面積Ｓ３より大きいため、本開示の実施例における鋸歯状の第３半導体柱１８ｂの表面積が、関連技術における円柱状の半導体柱の表面積より大きくなり、更に、形成されたコンデンサ構造の電極間の有効面積が大きくなり、形成されたコンデンサ構造のキャパシタンスが高くなり、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0076】
いくつかの実施例において、図５ａに示すように、第１凹構造２０と第１凸構造２１を形成した後、半導体構造の形成方法は、ＴＭＡＨ溶液を用いて第１凸構造２１をエッチングし、第１凸構造２１に対して円柱化処理を行い、第２円柱２１１を形成することを更に含み、ここで、第１凹構造２０と第２円柱２１１が共に鋸歯状の第４半導体柱１８ｃを構成する。
【0077】
いくつかの実施例において、第１凸構造２１に対して円柱化処理を行う過程の前に、第１円柱２０１の表面にシールド層を形成する必要があり、シールド層は、鋸歯状の第４半導体柱１８ｃと異なるエッチング選択比を有し、シールド層は、第１凸構造２１に対して円柱化処理を行う際に、第１円柱２０１が損傷されないように保護するために使用され、例えば、シールド層の材料は、二酸化ケイ素、窒化シリコン、炭窒化シリコン、水酸化ケイ素などであってもよい。
【0078】
いくつかの実施例において、鋸歯状の第４半導体柱１８ｃを形成した後、半導体構造の形成方法は、鋸歯状の第４半導体柱１８ｃに対してイオン注入を行うこと、又は、鋸歯状の第４半導体柱１８ｃの表面に金属シリサイドを形成することを更に含み、例えば、金属イオン（例えば、ナトリウムイオン）を採用して、鋸歯状の第４半導体柱１８ｃに対してイオン注入を行うことができる。
【0079】
本開示の実施例において、鋸歯状の第４半導体柱１８ｃがコンデンサ構造の下部電極の一部として機能するため、鋸歯状の第４半導体柱１８ｃに対して金属イオン注入を行うことにより、下部電極とドレイン電極との接触抵抗を低減することができ、更に、半導体構造の消費電力を低減することができる。
【0080】
いくつかの実施例において、鋸歯状の第４半導体柱１８ｃに対してイオン注入を行った後、又は、鋸歯状の第４半導体柱１８ｃの表面に金属シリサイドを形成した後、半導体構造の形成方法は、鋸歯状の第４半導体柱１８ｃの隙間に第１電極層２２１、誘電体層２２２及び第２電極層２２３を順次に形成することにより、図５ｂ～図５ｅに示すコンデンサ構造２２を形成することを更に含む。ここで、図５ｂは、三次元図であり、図５ｃ、図５ｄ、図５ｅはそれぞれ、図５ｂにおけるａ－ａ’、ｂ－ｂ’及びｄ－ｄ’に沿った断面図である。説明すべきこととして、図５ｂには、１つの鋸歯状の第４半導体柱１８ｃのみの三次元図が示されているが、実際には、半導体構造は、Ｘ軸とＹ軸方向に沿ってアレイ配置された複数の鋸歯状の第４半導体柱１８ｃを含む。
【0081】
【0082】
本開示の実施例において、第１凹構造２０と第２円柱２１１が共に鋸歯状の第４半導体柱１８ｃを構成し、後続では、鋸歯状の第４半導体柱１８ｃ間の隙間にコンデンサ構造を形成し、第２円柱２１１の第３方向への投影面積Ｓ４が第１凹構造２０の第３方向への投影面積Ｓ２より大きいため、本開示の実施例における鋸歯状の第４半導体柱１８ｃの表面積が、関連技術における円柱状の半導体柱の表面積より大きくなり、更に、形成されたコンデンサ構造の電極間の有効面積が大きくなり、形成されたコンデンサ構造のキャパシタンスが高くなり、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0083】
それに外に、本開示の実施例は更に、半導体構造を提供し、半導体構造は、上記の実施例における半導体構造の形成方法によって形成され、図６ａ～図６ｄは、本開示の実施例による半導体構造の例示的な構造図である。ここで、図６ａは、半導体構造の一部の三次元図であり、図６ｂ～図６ｄは、図６ａにおけるａ－ａ’、ｂ－ｂ’及びｄ－ｄ’に沿った断面図であり、半導体構造１００は、半導体基板１０、及び半導体基板１０の表面に位置する支持構造１５と、複数の鋸歯状の第１半導体柱１７と、を含む。
【0084】
ここで、複数の鋸歯状の第１半導体柱１７は、第１方向（即ち、Ｘ軸方向）と第２方向（即ち、Ｙ軸方向）に沿ってアレイ配置され、且つ複数の鋸歯状の第１半導体柱１７は、支持構造１５によって支持され、鋸歯状の第１半導体柱１７は、第３方向（即ち、Ｚ軸方向）に沿って順次に交互に配列された第１凸構造２１と第１凹構造２０を含む。
【0085】
本開示の実施例において、第１凸構造２１のＺ軸方向への投影面積Ｓ１は、第１凹構造２０のＺ軸方向への投影面積Ｓ２より大きい。
【0086】
いくつかの実施例において、第１凸構造２１は、四角柱、多角柱又は円形柱であってもよく、第１凹構造２０は、四角柱、多角柱又は円形柱であってもよい。
【0087】
いくつかの実施例において、続けて図６ａ～図６ｄを参照すると、半導体構造１００は更に、コンデンサ構造２２を含み、コンデンサ構造２２は、鋸歯状の第１半導体柱１７間に充填される。コンデンサ構造２２は、第１電極層２２１、誘電体層２２２及び第２電極層２２３を含む。
【0088】
いくつかの実施例において、半導体構造１００は更に、導電層２３を含み、導電層２３は、第２電極層２２３間に充填される。
【0089】
本開示の実施例による半導体構造は、上記の実施例における半導体構造の形成方法と類似し、本開示の実施例で詳細に説明されていない技術てき特徴は、上記の実施例を参照して理解でき、ここでは、詳細な説明を省略する。
【0090】
本開示の実施例において、半導体構造におけるコンデンサ構造が鋸歯状であるため、コンデンサ構造の電極間の有効面積が大きく、コンデンサ構造のキャパシタンスが高く、それにより、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【0091】
本発明で提供するいくつかの実施例において、開示された機器および方法は、非ターゲットの方式で実現されてもよいことを理解されたい。上記で説明された装置の実施例は、例示的なものに過ぎず、例えば、ユニットの分割は、論理機能の分割に過ぎず、実際の実現では、他の分割方法を採用することができ、例えば、複数のユニット又はコンポーネントを組み合わせるか又は別のシステムに統合してもよく、その一部の特徴を無視するか実行しなくてもよい。なお、表示又は議論された構成要素は、互いに結合又は直接結合されてもよい。
【0092】
本発明によるいくつかの方法、または機器の実施例に開示される特徴は、競合することなく任意に組み合わせて、新たな方法の実施例または機器の実施例を取得することができる。
【0093】
上記は、本発明のいくつかの実施形態に過ぎず、本発明の保護範囲はこれに限定されなく、本発明で開示された技術的範囲内で当業者によって容易に想到し得る変更又は置換は、すべて本発明の保護範囲内に含まれるべきである。したがって、本発明の保護範囲は、特許請求の保護範囲に従うものとする。
【産業上の利用可能性】
【0094】
本開示の実施例による半導体構造及びその形成方法によれば、コンデンサ構造は、鋸歯状の第１半導体柱間の隙間に形成され、且つ鋸歯状の第１半導体柱がより大きい表面積を有するため、形成されたコンデンサ構造の電極間の有効面積がより大きく、形成されたコンデンサ構造のキャパシタンスが高い。このようにして、センスアンプの感知効果を向上させ、データの保持時間を長くすることができる。
【符号の説明】
【0095】
１０ 半導体基板
１１ スタック構造
１１ａ 初期スタック構造
１１１ 第１半導体層
１１２ 第２半導体層
１２ 第１マスク層
１３ 隔離トレンチ
１４ 隔離構造
１５ 支持構造
１６ エッチング溝
１７ 鋸歯状の第１半導体柱
１８ａ 鋸歯状の第２半導体柱
１８ｂ 鋸歯状の第３半導体柱
１８ｃ 鋸歯状の第４半導体柱
１９ マスク層
２０ 第１凹構造
２１ 第１凸構造
２２ コンデンサ構造
２３ 導電層
２０１ 第１円柱
２１１ 第２円柱
２２１ 第１電極層
２２２ 誘電体層
２２３ 第２電極層
１００ 半導体構造
Ｈ 第１所定サブパターン
Ｄ 特定パターン
Ｅ サブパターン
１１ スタック構造
１１ａ 初期スタック構造
１１１ 第１半導体層
１１２ 第２半導体層
１２ 第１マスク層
１３ 隔離トレンチ
１４ 隔離構造
１５ 支持構造
１６ エッチング溝
１７ 鋸歯状の第１半導体柱
１８ａ 鋸歯状の第２半導体柱
１８ｂ 鋸歯状の第３半導体柱
１８ｃ 鋸歯状の第４半導体柱
１９ マスク層
２０ 第１凹構造
２１ 第１凸構造
２２ コンデンサ構造
２３ 導電層
２０１ 第１円柱
２１１ 第２円柱
２２１ 第１電極層
２２２ 誘電体層
２２３ 第２電極層
１００ 半導体構造
Ｈ 第１所定サブパターン
Ｄ 特定パターン
Ｅ サブパターン
【図1】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図2g】
【図2h】
【図2i】
【図2j】
【図2k】
【図2l】
【図2m】
【図2n】
【図2o】
【図2p】
【図2q】
【図2r】
【図2s】
【図3a】
【図3b】
【図3c】
【図3d】
【図3e】
【図4a】
【図4b】
【図4c】
【図4d】
【図4e】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】
【図6a】
【図6b】
【図6c】
【図6d】
【国際調査報告】