特表 2024-527208 表示基板及びその製造方法、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-24

(54)【発明の名称】表示基板及びその製造方法、表示装置

(51)【国際特許分類】

   G02F 1/1343 20060101AFI20240717BHJP

   G09F 9/30 20060101ALI20240717BHJP

   G02F 1/1368 20060101ALI20240717BHJP

【ＦＩ】

G02F1/1343

G09F9/30 339

G09F9/30 348A

G09F9/30 349C

G02F1/1368

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023546317

(86)(22)【出願日】2021-06-29

(85)【翻訳文提出日】2023-07-31

(86)【国際出願番号】 CN2021103218

(87)【国際公開番号】W WO2023272505

(87)【国際公開日】2023-01-05

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲張▼ 震

(72)【発明者】

【氏名】李 付▲強▼

(72)【発明者】

【氏名】▲張▼ 振宇

(72)【発明者】

【氏名】邸 云萍

(72)【発明者】

【氏名】王 利忠

(72)【発明者】

【氏名】方 正

(72)【発明者】

【氏名】▲韓▼ 佳慧

(72)【発明者】

【氏名】王 ▲亞▼薇

(72)【発明者】

【氏名】▲張▼ 晨▲陽▼

(72)【発明者】

【氏名】徐 成福

(72)【発明者】

【氏名】▲寧▼ 策

(72)【発明者】

【氏名】梁 蓬霞

(72)【発明者】

【氏名】周 ▲飛▼▲虎▼

(72)【発明者】

【氏名】孟 ▲憲▼芹

(72)【発明者】

【氏名】彭 ▲ウェイ▼▲ティン▼

(72)【発明者】

【氏名】王 秋里

(72)【発明者】

【氏名】童 彬彬

(72)【発明者】

【氏名】黄 睿

(72)【発明者】

【氏名】周 ▲天▼民

(72)【発明者】

【氏名】▲楊▼ ▲維▼

【テーマコード（参考）】

2H092

2H192

5C094

【Ｆターム（参考）】

2H092GA14

2H092GA29

2H092GA30

2H092HA04

2H092JA25

2H092JA46

2H092JB54

2H092JB58

2H092KA04

2H092NA07

2H192AA24

2H192BB12

2H192BC33

2H192CB02

2H192CB34

2H192CC42

2H192EA04

2H192EA15

2H192EA42

2H192EA67

5C094AA05

5C094AA10

5C094BA03

5C094BA43

5C094DA15

5C094EA04

5C094EA05

5C094ED15

5C094FB12

5C094FB14

5C094FB15

(57)【要約】

本発明は、表示パネル及びその製造方法、並びに表示装置を提供する。表示基板は、ベース基板と、ベース基板の一方側に設けられ、第１の電極パターンを含む第１の電極層と、第１の電極層のベース基板から離れた側に設けられる第１の平坦層と、第１の平坦層のベース基板から離れた側に積層された第２の電極層、第２の平坦層及び第３の電極層と、を含み、第１の平坦層には、貫通孔が設けられ、貫通孔は、第１の電極パターンを露出させるように、第１の平坦層を貫通し、第２の電極層は、ベース基板に近づくように設けられ、ベース基板における第２の電極層の正投影は、ベース基板における貫通孔の正投影を覆い、第２の電極層は、第１の電極パターンと第３の電極層とを接続し、第２の平坦層は、貫通孔を平坦化するように貫通孔内に充填される。

【特許請求の範囲】

【請求項1】

ベース基板と、
前記ベース基板の一方側に設けられ、第１の電極パターンを含む第１の電極層と、
前記第１の電極層の前記ベース基板から離れた側に設けられる第１の平坦層と、
前記第１の平坦層の前記ベース基板から離れた側に積層された第２の電極層、第２の平坦層及び第３の電極層と、を含み、
前記第１の平坦層には、貫通孔が設けられ、前記貫通孔は、前記第１の電極パターンを露出させるように、前記第１の平坦層を貫通し、
前記第２の電極層は、前記ベース基板に近づくように設けられ、前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における前記貫通孔の正投影を覆い、前記第２の電極層は、前記第１の電極パターンと前記第３の電極層とを接続し、前記第２の平坦層は、前記貫通孔を平坦化するように前記貫通孔内に充填される
表示基板。

【請求項2】

前記ベース基板における前記貫通孔の正投影は、前記ベース基板における前記第２の電極層の正投影内に完全に入っている
請求項１に記載の表示基板。

【請求項3】

前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における第３の電極層の正投影内に完全に入っている
請求項１に記載の表示基板。

【請求項4】

前記ベース基板における前記第２の平坦層の正投影は、前記ベース基板における第３の電極層の正投影内に完全に入っている
請求項１に記載の表示基板。

【請求項5】

前記貫通孔及び前記第２の電極層の形状は、矩形、円形又は楕円形である
請求項１に記載の表示基板。

【請求項6】

前記表示基板は、表示領域及び非表示領域を含み、前記表示領域は、開口領域及び非開口領域を含み、
前記表示基板は、前記ベース基板と前記第１の電極層との間に設けられる第１の薄膜トランジスタをさらに含み、前記第１の薄膜トランジスタは、前記表示領域に位置し、前記第１の薄膜トランジスタは、積層された第１の活性層、第１のゲート絶縁層及び第１のゲートを含み、前記第１の活性層は、ドレイン接触領域を含み、
前記第１の電極層は、前記第１の電極パターンと一体的に形成される第２の電極パターンをさらに含み、前記第２の電極パターンは、前記ドレイン接触領域に接続され、前記第１の電極パターンは、前記非開口領域に位置する
請求項１に記載の表示基板。

【請求項7】

前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１のゲートの前記ベース基板から離れた側には、第１の層間誘電体層、第１のソース及び第１のパッシベーション層が積層され、前記第１の電極層は、前記第１のパッシベーション層の前記ベース基板から離れた側に設けられ、前記第２の電極パターンは、前記第１のパッシベーション層、前記第１の層間誘電体層及び前記第１のゲート絶縁層に設けられているビアホールを介して前記ドレイン接触領域に接続される
請求項６に記載の表示基板。

【請求項8】

前記第１の電極層の材料は、透明導電材料である
請求項７に記載の表示基板。

【請求項9】

前記ドレイン接触領域は、前記非開口領域に位置し、前記第１の電極層の材料は、金属である
請求項７に記載の表示基板。

【請求項10】

前記ドレイン接触領域は、前記非開口領域に位置し、前記ベース基板における前記第１のゲート絶縁層、前記第１の層間誘電体層及び前記第１のパッシベーション層の正投影は、前記開口領域と重なっていない
請求項７に記載の表示基板。

【請求項11】

前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１のゲートの前記ベース基板から離れた側には、第１の層間誘電体層及び第１のソース・ドレイン層が積層され、前記第１のソース・ドレイン層は、同一の層に設けられる第１のソース及び第１のドレインを含み、前記第１のドレインは、前記第１の層間誘電体層及び前記第１のゲート絶縁層に設けられているビアホールを介して前記ドレイン接触領域に接続され、前記第１の電極層は、前記第１のドレインの前記ベース基板から離れた側に設けられ、前記第２の電極パターンは、前記第１のドレインに接触して接続される
請求項６に記載の表示基板。

【請求項12】

前記ドレイン接触領域は、前記非開口領域に位置し、前記第１のドレインの材料は、金属である
請求項１１に記載の表示基板。

【請求項13】

前記表示基板は、表示領域及び非表示領域を含み、前記表示領域は、開口領域及び非開口領域を含み、
前記表示基板は、前記ベース基板の前記第１の電極層に近づく側に設けられる第１の薄膜トランジスタをさらに含み、前記第１の薄膜トランジスタは、前記表示領域に位置し、前記第１の薄膜トランジスタは、積層された第１の活性層、第１のゲート絶縁層、第１のゲート、第１の層間誘電体層及び第１のソースを含み、前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１の活性層は、ドレイン接触領域を含み、前記ドレイン接触領域は、前記開口領域に位置し、
前記ベース基板における前記第１のゲート絶縁層及び前記第１の層間誘電体層の正投影は、前記開口領域と重なっておらず、前記ドレイン接触領域は、前記第１の電極パターンである
請求項１に記載の表示基板。

【請求項14】

前記第１の活性層の材料は、金属酸化物を含む
請求項１３に記載の表示基板。

【請求項15】

前記表示領域は、データ線及び走査線をさらに含み、前記第１のソースは、第１の方向に沿って延びて前記データ線を構成し、前記第１のゲートは、前記第１の方向と交差する第２の方向に沿って延びて前記走査線を構成し、前記ベース基板における前記データ線及び前記走査線のそれぞれの正投影は、いずれも前記ベース基板における前記第１の活性層のチャネル領域の正投影を覆う
請求項７又は１３に記載の表示基板。

【請求項16】

前記第１の活性層の材料は、多結晶シリコンを含み、前記ベース基板における前記データ線の正投影は、前記ベース基板における前記第１の活性層の正投影を覆う
請求項１５に記載の表示基板。

【請求項17】

前記第１の活性層と前記ベース基板との間には、遮蔽層及び第２の層間誘電体層がさらに積層され、前記遮蔽層は、前記ベース基板に近づくように設けられ、前記ベース基板における前記遮蔽層の正投影は、前記ベース基板における前記第１の活性層のチャネル領域の正投影を覆う
請求項７、１１又は１３に記載の表示基板。

【請求項18】

前記表示領域は、データ線及び走査線をさらに含み、前記ベース基板における前記遮蔽層の正投影は、前記ベース基板における前記データ線及び前記走査線の正投影を覆う
請求項１７に記載の表示基板。

【請求項19】

前記遮蔽層は、固定電位入力端に接続される
請求項１７に記載の表示基板。

【請求項20】

前記遮蔽層は、前記第２の層間誘電体層、前記第１のゲート絶縁層及び前記第１の層間誘電体層に設けられているビアホールを介して前記第１のソースに接続される
請求項１７に記載の表示基板。

【請求項21】

前記遮蔽層の材料は、モリブデン、アルミニウム及び銀の少なくとも１つを含む
請求項１７に記載の表示基板。

【請求項22】

前記表示基板は、第２の薄膜トランジスタをさらに含み、前記第２の薄膜トランジスタは、前記非表示領域に位置し、前記第２の薄膜トランジスタの活性層の材料は、多結晶シリコンを含む
請求項７、１１又は１３に記載の表示基板。

【請求項23】

前記第１の活性層のチャネル領域は、第１の方向に沿って順次に配列された第１のチャネル領域、第１の抵抗領域及び第２のチャネル領域を含み、前記第１のゲートは、別個に設けられる第１のサブゲート及び第２のサブゲートを含み、前記ベース基板における前記第１のサブゲートの正投影は、前記ベース基板における前記第１のチャネル領域の正投影を覆い、前記ベース基板における前記第２のサブゲートの正投影は、前記ベース基板における前記第２のチャネル領域の正投影を覆う
請求項７、１１又は１３に記載の表示基板。

【請求項24】

前記第１の電極層の前記ベース基板から離れた側には、第２のパッシベーション層及び第４の電極層が積層され、前記第４の電極層は、透明であり且つ第１の固定電位入力端に接続され、前記第２のパッシベーション層は、前記ベース基板に近づくように設けられ、前記第１の電極層は、前記ベース基板における前記第４の電極層の正投影と重なっており、
前記第１の平坦層は、前記第４の電極層の前記ベース基板から離れた側に設けられ、前記貫通孔は、前記第２のパッシベーション層を貫通し、前記貫通孔は、前記ベース基板における前記第４の電極層の正投影と重なっていない
請求項１に記載の表示基板。

【請求項25】

前記表示基板は、開口領域を含み、前記第１の電極層の前記ベース基板から離れた側には、カラーレジスト層がさらに設けられ、前記ベース基板における前記カラーレジスト層の正投影は、前記開口領域を覆い、
前記第１の平坦層は、前記カラーレジスト層の前記ベース基板から離れた側に設けられ、前記ベース基板における前記貫通孔の正投影は、前記ベース基板における前記カラーレジスト層の正投影と重なっていない
請求項１に記載の表示基板。

【請求項26】

前記第３の電極層の前記ベース基板から離れた側には、第３のパッシベーション層及び共通電極層が積層され、前記第３のパッシベーション層は、前記ベース基板に近づくように設けられ、前記共通電極層は、複数のストリップ状電極を含み、前記共通電極層の材料は、金属である
請求項１に記載の表示基板。

【請求項27】

前記第１の平坦層の前記ベース基板から離れた側には、隔離柱がさらに設けられ、前記隔離柱は、前記第２の平坦層と同期して形成される
請求項１に記載の表示基板。

【請求項28】

請求項１から請求項２７のうちいずれか１項に記載の表示基板を含む表示装置。

【請求項29】

ベース基板を用意するステップと、
前記ベース基板の一方側に第１の電極パターンを含む第１の電極層を形成するステップと、
前記第１の電極層の前記ベース基板から離れた側に第１の平坦層を順次に形成し、前記第１の平坦層には、貫通孔が設けられ、前記貫通孔は、前記第１の電極パターンを露出させるように、前記第１の平坦層を貫通するステップと、
前記第１の平坦層の前記ベース基板から離れた側に第２の電極層、第２の平坦層及び第３の電極層を順次に形成するステップと、を含み、
前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における前記貫通孔の正投影を覆い、前記第２の電極層は、前記第１の電極パターンと前記第３の電極層とを接続するためのものであり、前記第２の平坦層は、前記貫通孔を平坦化するためのものである
表示基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示技術分野に関し、特に、表示基板及びその製造方法、表示装置に関する。

【背景技術】

【0002】

現在、液晶ディスプレイは、依然として主流のディスプレイである。液晶ディスプレイにおける表示パネルは、一般的にアレイ基板、積層基板及びアレイ基板と積層基板との間に充填された液晶を含む。しかし、表示パネルの画素密度の向上に伴って、単一の画素ユニットのサイズはますます小さくなるので、画素の開口率がますます低くなることは、この分野で早急に解決すべき問題である。

【発明の概要】

【0003】

本発明は、表示基板を提供し、前記表示基板は、
ベース基板と、
前記ベース基板の一方側に設けられ、第１の電極パターンを含む第１の電極層と、
前記第１の電極層の前記ベース基板から離れた側に設けられる第１の平坦層と、
前記第１の平坦層の前記ベース基板から離れた側に積層された第２の電極層、第２の平坦層及び第３の電極層と、を含み、
前記第１の平坦層には、貫通孔が設けられ、前記貫通孔は、前記第１の電極パターンを露出させるように、前記第１の平坦層を貫通し、
前記第２の電極層は、前記ベース基板に近づくように設けられ、前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における前記貫通孔の正投影を覆い、前記第２の電極層は、前記第１の電極パターンと前記第３の電極層とを接続し、前記第２の平坦層は、前記貫通孔を平坦化するように前記貫通孔内に充填される。

【0004】

一選択可能な実装形態において、前記ベース基板における前記貫通孔の正投影は、前記ベース基板における前記第２の電極層の正投影内に完全に入っている。

【0005】

一選択可能な実装形態において、前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における第３の電極層の正投影内に完全に入っている。

【0006】

一選択可能な実装形態において、前記ベース基板における前記第２の平坦層の正投影は、前記ベース基板における第３の電極層の正投影内に完全に入っている。

【0007】

一選択可能な実装形態において、前記貫通孔及び前記第２の電極層の形状は、矩形、円形又は楕円形である。

【0008】

一選択可能な実装形態において、前記表示基板は、表示領域及び非表示領域を含み、前記表示領域は、開口領域及び非開口領域を含み、
前記表示基板は、前記ベース基板と前記第１の電極層との間に設けられる第１の薄膜トランジスタをさらに含み、前記第１の薄膜トランジスタは、前記表示領域に位置し、前記第１の薄膜トランジスタは、積層された第１の活性層、第１のゲート絶縁層及び第１のゲートを含み、前記第１の活性層は、ドレイン接触領域を含み、
前記第１の電極層は、前記第１の電極パターンと一体的に形成される第２の電極パターンをさらに含み、前記第２の電極パターンは、前記ドレイン接触領域に接続され、前記第１の電極パターンは、前記非開口領域に位置する。

【0009】

一選択可能な実装形態において、前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１のゲートの前記ベース基板から離れた側には、第１の層間誘電体層、第１のソース及び第１のパッシベーション層が積層され、前記第１の電極層は、前記第１のパッシベーション層の前記ベース基板から離れた側に設けられ、前記第２の電極パターンは、前記第１のパッシベーション層、前記第１の層間誘電体層及び前記第１のゲート絶縁層に設けられているビアホールを介して前記ドレイン接触領域に接続される。

【0010】

一選択可能な実装形態において、前記第１の電極層の材料は、透明導電材料である。

【0011】

一選択可能な実装形態において、前記ドレイン接触領域は、前記非開口領域に位置し、前記第１の電極層の材料は、金属である。

【0012】

一選択可能な実装形態において、前記ドレイン接触領域は、前記非開口領域に位置し、前記ベース基板における前記第１のゲート絶縁層、前記第１の層間誘電体層及び前記第１のパッシベーション層の正投影は、前記開口領域と重なっていない。

【0013】

一選択可能な実装形態において、前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１のゲートの前記ベース基板から離れた側には、第１の層間誘電体層及び第１のソース・ドレイン層が積層され、前記第１のソース・ドレイン層は、同一の層に設けられる第１のソース及び第１のドレインを含み、前記第１のドレインは、前記第１の層間誘電体層及び前記第１のゲート絶縁層に設けられているビアホールを介して前記ドレイン接触領域に接続され、前記第１の電極層は、前記第１のドレインの前記ベース基板から離れた側に設けられ、前記第２の電極パターンは、前記第１のドレインに接触して接続される。

【0014】

一選択可能な実装形態において、前記ドレイン接触領域は、前記非開口領域に位置し、前記第１のドレインの材料は、金属である。

【0015】

一選択可能な実装形態において、前記表示基板は、表示領域及び非表示領域を含み、前記表示領域は、開口領域及び非開口領域を含み、
前記表示基板は、前記ベース基板の前記第１の電極層に近づく側に設けられる第１の薄膜トランジスタをさらに含み、前記第１の薄膜トランジスタは、前記表示領域に位置し、前記第１の薄膜トランジスタは、積層された第１の活性層、第１のゲート絶縁層、第１のゲート、第１の層間誘電体層及び第１のソースを含み、前記第１の活性層は、前記ベース基板に近づくように設けられ、前記第１の活性層は、ドレイン接触領域を含み、前記ドレイン接触領域は、前記開口領域に位置し、
前記ベース基板における前記第１のゲート絶縁層及び前記第１の層間誘電体層の正投影は、前記開口領域と重なっておらず、前記ドレイン接触領域は、前記第１の電極パターンである。

【0016】

一選択可能な実装形態において、前記第１の活性層の材料は、金属酸化物を含む。

【0017】

一選択可能な実装形態において、前記表示領域は、データ線及び走査線をさらに含み、前記第１のソースは、第１の方向に沿って延びて前記データ線を構成し、前記第１のゲートは、前記第１の方向と交差する第２の方向に沿って延びて前記走査線を構成し、前記ベース基板における前記データ線及び前記走査線のそれぞれの正投影は、いずれも前記ベース基板における前記第１の活性層のチャネル領域の正投影を覆う。

【0018】

一選択可能な実装形態において、前記第１の活性層の材料は、多結晶シリコンを含み、前記ベース基板における前記データ線の正投影は、前記ベース基板における前記第１の活性層の正投影を覆う。

【0019】

一選択可能な実装形態において、前記第１の活性層と前記ベース基板との間には、遮蔽層及び第２の層間誘電体層がさらに積層され、前記遮蔽層は、前記ベース基板に近づくように設けられ、前記ベース基板における前記遮蔽層の正投影は、前記ベース基板における前記第１の活性層のチャネル領域の正投影を覆う。

【0020】

一選択可能な実装形態において、前記表示領域は、データ線及び走査線をさらに含み、前記ベース基板における前記遮蔽層の正投影は、前記ベース基板における前記データ線及び前記走査線の正投影を覆う。

【0021】

一選択可能な実装形態において、前記遮蔽層は、固定電位入力端に接続される。

【0022】

一選択可能な実装形態において、前記遮蔽層は、前記第２の層間誘電体層、前記第１のゲート絶縁層及び前記第１の層間誘電体層に設けられているビアホールを介して前記第１のソースに接続される。

【0023】

一選択可能な実装形態において、前記遮蔽層の材料は、モリブデン、アルミニウム及び銀の少なくとも１つを含む。

【0024】

一選択可能な実装形態において、前記表示基板は、第２の薄膜トランジスタをさらに含み、前記第２の薄膜トランジスタは、前記非表示領域に位置し、前記第２の薄膜トランジスタの活性層の材料は、多結晶シリコンを含む。

【0025】

一選択可能な実装形態において、前記第１の活性層のチャネル領域は、第１の方向に沿って順次に配列された第１のチャネル領域、第１の抵抗領域及び第２のチャネル領域を含み、前記第１のゲートは、別個に設けられる第１のサブゲート及び第２のサブゲートを含み、前記ベース基板における前記第１のサブゲートの正投影は、前記ベース基板における前記第１のチャネル領域の正投影を覆い、前記ベース基板における前記第２のサブゲートの正投影は、前記ベース基板における前記第２のチャネル領域の正投影を覆う。

【0026】

一選択可能な実装形態において、前記第１の電極層の前記ベース基板から離れた側には、第２のパッシベーション層及び第４の電極層が積層され、前記第４の電極層は、透明であり且つ第１の固定電位入力端に接続され、前記第２のパッシベーション層は、前記ベース基板に近づくように設けられ、前記第１の電極層は、前記ベース基板における前記第４の電極層の正投影と重なっており、
前記第１の平坦層は、前記第４の電極層の前記ベース基板から離れた側に設けられ、前記貫通孔は、前記第２のパッシベーション層を貫通し、前記貫通孔は、前記ベース基板における前記第４の電極層の正投影と重なっていない。

【0027】

一選択可能な実装形態において、前記表示基板は、開口領域を含み、前記第１の電極層の前記ベース基板から離れた側には、カラーレジスト層がさらに設けられ、前記ベース基板における前記カラーレジスト層の正投影は、前記開口領域を覆い、
前記第１の平坦層は、前記カラーレジスト層の前記ベース基板から離れた側に設けられ、前記ベース基板における前記貫通孔の正投影は、前記ベース基板における前記カラーレジスト層の正投影と重なっていない。

【0028】

一選択可能な実装形態において、前記第３の電極層の前記ベース基板から離れた側には、第３のパッシベーション層及び共通電極層が積層され、前記第３のパッシベーション層は、前記ベース基板に近づくように設けられ、前記共通電極層は、複数のストリップ状電極を含み、前記共通電極層の材料は、金属である。

【0029】

一選択可能な実装形態において、前記第１の平坦層の前記ベース基板から離れた側には、隔離柱がさらに設けられ、前記隔離柱は、前記第２の平坦層と同期して形成される。

【0030】

本発明は、いずれかの実施例に記載の表示基板を含む表示装置を提供する。

【0031】

本発明は、表示基板の製造方法を提供し、前記製造方法は、
ベース基板を用意するステップと、
前記ベース基板の一方側に第１の電極パターンを含む第１の電極層を形成するステップと、
前記第１の電極層の前記ベース基板から離れた側に第１の平坦層を順次に形成し、前記第１の平坦層には、貫通孔が設けられ、前記貫通孔は、前記第１の電極パターンを露出させるように、前記第１の平坦層を貫通するステップと、
前記第１の平坦層の前記ベース基板から離れた側に第２の電極層、第２の平坦層及び第３の電極層を順次に形成するステップと、を含み、
前記ベース基板における前記第２の電極層の正投影は、前記ベース基板における前記貫通孔の正投影を覆い、前記第２の電極層は、前記第１の電極パターンと前記第３の電極層とを接続するためのものであり、前記第２の平坦層は、前記貫通孔を平坦化するためのものである。

【0032】

上記の説明はただ本発明の技術案の概要であり、本発明の技術的手段をさらに明らかにするために、明細書の内容に従って実施することができ、本発明の上記及び他の目的、特徴及びメリットをもっと明らかにするために、以下、本発明の実施形態を特に挙げる。

【図面の簡単な説明】

【0033】

以下、本発明の実施例又は関連技術における技術案をより明確に説明するために、実施例又は関連技術の記載に使用する必要がある図面に対して簡単に紹介する。以下の記載における図面はただ本発明の一部の実施例に過ぎず、当業者の場合、創造的な労働を付与しない前提で、これらの図面によって他の図面も得られることは明らかである。なお、図面中の割合は、模式的なものであり、実際の割合を代表するものではない。

【0034】

【図1】本発明の実施例で提供された表示基板の断面構造を示す模式図である。

【図2】本発明の実施例で提供された表示基板の断面構造を示す模式図である。

【図3】本発明の実施例で提供された表示基板の断面構造を示す模式図である。

【図4】本発明の実施例で提供された表示基板の平面構造の模式図である。

【図5】本発明の実施例で提供された第１の薄膜トランジスタの平面構造を示す模式図である。

【図6】本発明の実施例で提供された第１の薄膜トランジスタの断面構造を示す模式図である。

【図7】本発明の実施例で提供された遮蔽層の平面構造を示す模式図である。

【図8】本発明の実施例で提供された第２の電極層の製造が完了した表示基板の断面構造を示す模式図である。

【図9】本発明の実施例で提供された第２の平坦材料層の製造が完了した表示基板の断面構造を示す模式図である。

【図10】本発明の実施例で提供された第２の平坦層の製造が完了した表示基板の断面構造を示す模式図である。

【図11】本発明の実施例で提供された第３の電極層の製造が完了した表示基板の断面構造を示す模式図である。

【図12】本発明の実施例で提供された第３のパッシベーション層の製造が完了した表示基板の断面構造を示す模式図である。

【図13】本発明の実施例で提供された共通電極層の製造が完了した表示基板の断面構造を示す模式図である。

【図14】本発明の実施例で提供された第１の活性層の製造が完了した表示基板の平面構造を示す模式図である。

【図15】本発明の実施例で提供された第１のゲートの製造が完了した表示基板の平面構造を示す模式図である。

【図16】本発明の実施例で提供された第１の層間誘電体層の製造が完了した表示基板の平面構造を示す模式図である。

【図17】本発明の実施例で提供されたデータ線の製造が完了した表示基板の平面構造を示す模式図である。

【図18】本発明の実施例で提供された第１の電極層の製造が完了した表示基板の平面構造を示す模式図である。

【図19】本発明の実施例で提供されたカラーレジスト層の製造が完了した表示基板の平面構造を示す模式図である。

【図20】本発明の実施例で提供された第１の平坦層の製造が完了した表示基板の平面構造を示す模式図である。

【図21】本発明の実施例で提供された第３の電極層の製造が完了した表示基板の平面構造を示す模式図である。

【図22】本発明の実施例で提供された共通電極層の製造が完了した表示基板の平面構造を示す模式図である。

【発明を実施するための形態】

【0035】

以下、本発明の実施例の目的、技術案、及び利点をより明確にするために、本発明の実施例における図面を参照しながら、本発明の実施例の技術案をより明確且つ完全に説明する。説明される実施例は、単に本発明の一部の実施例に過ぎず、すべての実施例ではないことは明らかである。本発明の実施例に基づいて、当業者が創造的な労働を付与しない前提で得られた他の実施例の全ては、本発明の保護範囲に属する。

【0036】

本発明の一実施例は、表示基板を提供する。図１～図３を参照すると、この表示基板は、ベース基板１１と、ベース基板１１の一方側に設けられ、第１の電極パターン１２１を含む第１の電極層１２と、第１の電極層１２のベース基板１１から離れた側に設けられる第１の平坦層１３と、を含み、第１の平坦層１３には、貫通孔が設けられ、貫通孔は、第１の電極パターン１２１を露出させるように、第１の平坦層１３を貫通する。

【0037】

第１の平坦層１３のベース基板１１から離れた側には、第２の電極層１４、第２の平坦層１５及び第３の電極層１６が積層される。ここで、第２の電極層１４は、ベース基板１１に近づくように設けられ、ベース基板１１における第２の電極層１４の正投影は、ベース基板１１における貫通孔の正投影を覆い、第２の電極層１４は、第１の電極パターン１２１と第３の電極層１６とを接続し、第２の平坦層１５は、貫通孔を平坦化するように、貫通孔内に充填される。

【0038】

一方で、貫通孔内に設けられる第２の平坦層１５により第１の平坦層１３における貫通孔を埋めて、第１の平坦層１３における深穴構造を解消し、深穴構造による光漏れを解消することにより、大きな遮光層を設けて光漏れを遮蔽する必要がなくなるので、表示領域の画素の開口率を向上させることができる。

【0039】

他方で、第３の電極層１６は平坦な表面に設けられるので、第３の電極層１６を画素電極層とする場合、画素電極層と共通電極層との距離を一定に保つことができ、電界を均一にし、液晶を正常に偏向させ、液晶の偏向異常による光漏れを回避し、さらに大きな遮光層を設けて光漏れを遮蔽する必要がなくなるので、表示領域の画素の開口率を向上させることができる。

【0040】

また、第２の電極層１４及び第３の電極層１６をそれぞれ設けることにより、第２の電極層１４のみを設ける場合の接触抵抗が大きいという問題を解決することができ、第２の平坦層１５のベース基板１１から離れた側に一層の第３の電極層１６をさらに当接させることにより、接触抵抗が大きいという問題を解決することができる。

【0041】

一選択可能な実装形態において、第１の電極層１２、第２の電極層１４以及第３の電極層１６の材料は、例えば透明導電材料又は金属材料などであってもよいが、本実施例は、それについて限定しない。第１の電極層１２、第２の電極層１４及び第３の電極層１６の材料がいずれも透明導電材料である場合、表示領域の透過率をさらに向上させることができる。第１の電極層１２及び第２の電極層１４の材料が同じである場合、両者を同時に積層させ、同一のパターニングプロセスにより形成することにより、一回のマスクプロセスを省略することができる。

【0042】

ここで、透明導電材料は、例えば、酸化インジウム錫（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ， ＩＴＯ）、酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ， ＩＺＯ）以及酸化グラフェンなどの透明な金属酸化物のうちの少なくとも１つを含むことができる。

【0043】

一選択可能な実装形態において、ベース基板１１における第１の平坦層１３での貫通孔の正投影は、ベース基板１１における第２の電極層１４の正投影内に完全に入っている。

【0044】

一選択可能な実装形態において、ベース基板１１における第２の電極層１４の正投影は、ベース基板１１における第３の電極層１６の正投影内に完全に入っている。

【0045】

一選択可能な実装形態において、ベース基板１１における第２の平坦層１５の正投影は、ベース基板１１における第３の電極層１６の正投影内に完全に入っている。

【0046】

一選択可能な実装形態において、ベース基板１１に平行する平面内において、第１の平坦層１３での貫通孔及び第２の電極層１４の形状は、矩形、円形又は楕円形であるが、本実施例は、それについて限定しない。

【0047】

一選択可能な実装形態において、図１及び図２を参照すると、表示基板は、表示領域及び非表示領域を含み、表示領域は、開口領域及び非開口領域を含み、表示基板は、ベース基板１１と第１の電極層１２との間に設けられる第１の薄膜トランジスタ１７をさらに含んでもよく、第１の薄膜トランジスタ１７は、表示領域に位置し、第１の薄膜トランジスタ１７は、積層された第１の活性層１７１、第１のゲート絶縁層１７２及び第１のゲート１７３を含み、第１の活性層１７１は、ドレイン接触領域２１を含む。第１の電極層１２は、第１の電極パターン１２１と一体的に形成される第２の電極パターン１２２をさらに含んでもよく、第２の電極パターン１２２は、ドレイン接触領域２１に接続され、第１の電極パターン１２１は、非開口領域に位置する。

【0048】

本実装形態において、第１の薄膜トランジスタ１７は、トップゲート構造（図１～図２に示すように）であってもよく、ボトムゲート構造であってもよいが、本実施例は、それについて限定しない。

【0049】

第１のゲート１７３は、シングルゲート構造（図１に示すように）、デュアルゲート構造（図２に示すように）又はマルチゲート構造などであってもよいが、本実施例は、それについて限定しない。

【0050】

第１の活性層１７１の材料は、アモルファスシリコン、多結晶シリコン又は金属酸化物などを含んでもよいが、本実施例は、それについて限定しない。

【0051】

ドレイン接触領域２１は、第１の活性層１７１の材料を導体化することにより形成されてもよい。導体化は、イオンドーピング、プラズマ処理などのプロセスにより実現されてもよい。

【0052】

第２の電極パターン１２２とドレイン接触領域２１との接続を実現するために、一選択可能な実装形態において、図１を参照すると、第１の活性層１７１は、ベース基板１１に近づくように設けられ、第１のゲート１７３のベース基板１１から離れた側には、第１の層間誘電体層１８、第１のソース１９及び第１のパッシベーション層１１０が積層され、第１の電極層１２は、第１のパッシベーション層１１０のベース基板１１から離れた側に設けられ、第２の電極パターン１２２は、第１のパッシベーション層１１０、第１の層間誘電体層１８及び第１のゲート絶縁層１７２に設けられているビアホールを介してドレイン接触領域２１に接続される。

【0053】

本実装形態において、第１の電極層１２の材料は、透明導電材料であってもよく、表示領域の透過率を向上させることができる。第１の電極層１２の材料が透明導電材料であってもよい場合、第１の活性層１７１の材料は、金属酸化物を含むことができ、第２の電極パターン１２２とドレイン接触領域２１との間の接触抵抗を低減することができる。

【0054】

本実装形態において、第１の電極層１２の材料は、金属材料であってもよく、第２の電極パターン１２２及び第２の電極パターン１２２に接続されるドレイン接触領域２１は、非開口領域に位置してもよく、これにより、画素の開口率をさらに向上させる。第１の電極層１２の材料が金属材料であってもよい場合、第２の電極パターン１２２とドレイン接触領域２１との間の接触抵抗を低減することができる。

【0055】

本実装形態において、図１を参照すると、第１の電極層１２における第２の電極パターン１２２は、第１の薄膜トランジスタのドレインとして多重化され、ビアホールを介してドレイン接触領域２１に接続される。段差となるように第１の薄膜トランジスタのソース及びドレインを設けることにより、両者間のピッチを小さくすることができ、表示基板の解像度の向上に寄与する。

【0056】

開口領域の透過率をさらに向上させるために、ベース基板１１における第１のゲート絶縁層１７２、第１の層間誘電体層１８及び第１のパッシベーション層１１０の正投影は、開口領域と重なっていなくてもよい。開口領域における第１のゲート絶縁層１７２、第１の層間誘電体層１８及び第１のパッシベーション層１１０をくり抜くことにより、開口領域の膜厚を低減し、膜層界面の数を減らし、これにより、開口領域の光透過率を向上させることができる。

【0057】

第２の電極パターン１２２とドレイン接触領域２１との接続を実現するために、他の選択可能な実装形態において、図２を参照すると、第１の活性層１７１は、ベース基板１１に近づくように設けられ、第１のゲート１７３のベース基板１１から離れた側には、第１の層間誘電体層１８及び第１のソース・ドレイン層が積層され、第１のソース・ドレイン層は、同一の層に設けられる第１のソース１９及び第１のドレイン１１１を含み、第１のドレイン１１１は、第１の層間誘電体層１８及び第１のゲート絶縁層１７２に設けられるビアホールを介してドレイン接触領域２１に接続され、第１の電極層１２は、第１のドレイン１１１のベース基板１１から離れた側に設けられ、第２の電極パターン１２２は、第１のドレイン１１１に接触して接続される。

【0058】

本実装形態において、第１のドレイン１１１の材料は、金属である。金属材料の第１のドレイン１１１は、第１のドレイン１１１とドレイン接触領域２１との間の接触抵抗を低減することができる。開口領域の占有を避けるために、ドレイン接触領域２１及びドレイン接触領域２１に接続される第１のドレイン１１１は、非開口領域内に位置してもよい。

【0059】

本実装形態において、第１の電極層１２は、中継層として機能し、第１の電極層１２の材料は、透明導電材料であってもよく、開口率及び透過率を向上させることができる。

【0060】

第１の活性層１７１がベース基板１１に近づくように設けられる場合、第１の薄膜トランジスタ１７は、トップゲート構造であり、従来のボトムゲート構造に比べて、第１のゲート１７３は、バックライトを遮蔽する必要がないので、サイズを小さくすることができ、さらに第１のゲート１７３と他の膜層との間に形成される寄生容量を小さくし、消費電力を低減することができる。

【0061】

開口領域の透過率をさらに向上させるために、ベース基板１１における第１のゲート絶縁層１７２及び第１の層間誘電体層１８の正投影は、開口領域と重なっていなくてもよい。開口領域における第１のゲート絶縁層１７２及び第１の層間誘電体層１８をくり抜くことにより、開口領域の膜厚を低減し、膜層界面の数を減らし、これにより、開口領域の光透過率を向上させることができる。

【0062】

一選択可能な実装形態において、図３を参照すると、表示基板は、表示領域及び非表示領域を含み、表示領域は、開口領域及び非開口領域を含む。表示基板は、ベース基板１１の第１の電極層１２に近づく側に設けられる第１の薄膜トランジスタ１７をさらに含み、第１の薄膜トランジスタ１７は、表示領域に位置し、第１の薄膜トランジスタ１７は、積層された第１の活性層１７１、第１のゲート絶縁層１７２、第１のゲート１７３、第１の層間誘電体層１８及び第１のソース１９を含み、第１の活性層１７１は、ベース基板１１に近づくように設けられ、第１の活性層１７１は、ドレイン接触領域２１を含み、ドレイン接触領域２１は、開口領域に位置し、ドレイン接触領域２１は、第１の電極パターン１２１である。

【0063】

開口領域の透過率を向上させるために、ベース基板１１における第１のゲート絶縁層１７２及び第１の層間誘電体層１８の正投影は、開口領域と重なっていなくてもよい。

【0064】

ドレイン接触領域が開口領域内に位置するので、ドレイン接触領域は、開口領域内に位置する第１の電極層に当接することができ、中継電極又はドレインを製造する必要がなくなるので、表示領域の開口率及び透過率を向上させることができる。また、第１の活性層１７１の材料が透明な金属酸化物であるので、第１の活性層１７１のドレイン接触領域２１が開口領域に設けられる場合でも、表示領域の開口率及び透過率に影響を与えることはない。

【0065】

一選択可能な実装形態において、表示領域は、データ線４１及び走査線４２をさらに含み、図４を参照すると、第１のソース１９は、第１の方向に沿って延びてデータ線４１を構成し、第１のゲート１７３は、第１の方向と交差する第２の方向に沿って延びて走査線４２を構成し、ベース基板１１におけるデータ線４１及び走査線４２のそれぞれの正投影は、いずれもベース基板１１における第１の活性層１７１のチャネル領域の正投影を覆う。例えば、図４に示すように、第２の方向は、第１の方向に対して垂直であってもよい。

【0066】

第１の活性層１７１の材料が多結晶シリコンを含む場合、ベース基板１１におけるデータ線４１の正投影は、ベース基板１１における第１の活性層１７１の正投影を覆う。多結晶シリコン材料の第１の活性層１７１が不透明であるので、第１の活性層１７１をデータ線４１に対応する非開口領域内に設けることで、画素の開口率を向上させることができる。

【0067】

第１の薄膜トランジスタ１７がトップゲート構造である場合、バックライトが第１の活性層１７１に当たって第１の薄膜トランジスタ１７の電気的特性に影響を与えることを回避するために、一選択可能な実装形態において、図１～図３を参照すると、第１の活性層１７１とベース基板１１との間には、遮蔽層１１２及び第２の層間誘電体層１１３がさらに積層され、遮蔽層１１２は、ベース基板１１に近づくように設けられ、ベース基板１１における遮蔽層１１２の正投影は、ベース基板１１における第１の活性層１７１のチャネル領域の正投影を覆う。

【0068】

開口領域の透過率をさらに向上させるために、ベース基板１１における第２の層間誘電体層１１３の正投影は、開口領域と重なっていなくてもよい。

【0069】

一選択可能な実装形態において、ベース基板１１における遮蔽層１１２の正投影は、ベース基板１１におけるデータ線４１及び走査線４２の正投影を覆うことができる。即ち、遮蔽層１２６は、網状構造である。網状構造を有する遮蔽層は、開口率に影響を与えることなく、遮蔽層の面積を大きくすることができ、これにより、より多くのバックライトを反射させ、バックライトの透過率を向上させることができる。

【0070】

一選択可能な実装形態において、遮蔽層１１２は、固定電位入力端に接続される。本実装形態は、第１の薄膜トランジスタ１７の閾値電圧のドリフトによる表示異常を防止し、表示の均一性を向上させることができる。

【0071】

一選択可能な実装形態において、図３に示すように、遮蔽層１１２は、第２の層間誘電体層１１３、第１のゲート絶縁層１７２及び第１の層間誘電体層１８に設けられているビアホールを介して第１のソース１９に接続される。

【0072】

バックライトの利用率をさらに向上させるために、遮蔽層１２６の材料は、反射率が高い金属材料を用いることができ、金属材料は、モリブデン、アルミニウム、銀及び錫の少なくとも１つを含んでもよい。反射率が高い材料の遮蔽層を使用することにより、遮蔽層に当たったバックライトを反射させ、反射したバックライトを再利用することができ、これにより、バックライトの透過率を向上させることができる。

【0073】

遮蔽層の材料は、例えばＡｌ／ｔｏｐ ＴＩＮ、Ａｌ／ｔｏｐ Ｍｏ、Ａｌ合金／ｔｏｐ ＴＩＮ又はＡｌ合金／ｔｏｐ Ｍｏであってもよく、これらの材料は、耐高温安定性に優れ、且つ高温アニール前後の反射率が安定している。

【0074】

一選択可能な実装形態において、第１の活性層１７１の材料は、金属酸化物を含み、表示基板は、第２の薄膜トランジスタ１１４をさらに含み、第２の薄膜トランジスタ１１４は、非表示領域に位置し、第２の薄膜トランジスタ１１４の活性層の材料は、多結晶シリコンを含む。

【0075】

第２の薄膜トランジスタ１１４は、低温多結晶シリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ， ＬＴＰＳ）プロセスにより形成されてもよく、非表示領域の回路駆動能力を向上させる。第１の薄膜トランジスタ１７は、インジウム－ガリウム－亜鉛酸化物（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ， ＩＧＺＯ）プロセスにより形成されてもよく、リーク電流を低減するとともに、電圧の保持率を改善し、表示領域の表示効果を向上させることができる。

【0076】

一選択可能な実装形態において、図５及び図６を参照すると、第１の活性層１７１のチャネル領域２２は、第１の方向に沿って順次に配列された第１のチャネル領域６１、第１の抵抗領域６２及び第２のチャネル領域６３を含んでもよく、第１のゲート１７３は、別個に設けられる第１のサブゲート６４及び第２のサブゲート６５を含み、ベース基板１１における第１のサブゲート６４の正投影は、ベース基板１１における第１のチャネル領域６１の正投影を覆い、ベース基板１１における第２のサブゲート６５の正投影は、ベース基板１１における第２のチャネル領域６３の正投影を覆う。

【0077】

なお、第１の活性層１７１を明確に識別するために、図５における第１のサブゲート６４及び第２のサブゲート６５は完全に図示されていない。

【0078】

図５及び図６を参照すると、第１のチャネル領域６１、第１の抵抗領域６２及び第２のチャネル領域６３は、第１の方向に沿って順次に配列されてＩ型チャネルを形成する。第１のチャネル領域６１及び第２のチャネル領域６３は、直列に接続された２つの薄膜トランジスタスイッチと等価にしてもよく、第１の抵抗領域６２は、２つの薄膜トランジスタスイッチの間に直列に接続された抵抗と等価にしてもよい。ここで、第１の抵抗領域６２は、第１の活性層１７１の材料に対してイオンドーピングやプラズマ処理などのプロセスを行うことにより形成されてもよい。

【0079】

本実施例において、第１のチャネル領域６１と第２のチャネル領域６３との間に第１の抵抗領域６２を設けることにより、２つの薄膜トランジスタスイッチの間に抵抗が直列に接続されることに相当し、抵抗の設けはリーク電流の発生を抑制することができ、これにより、薄膜トランジスタのリーク電流を低減し、閾値電圧の安定性を向上させることができる。

【0080】

第１のサブゲート６４は、第１のチャネル領域６１のオン／オフを制御する信号を受信するためのものである。第２のサブゲート６５は、第２のチャネル領域６３のオン／オフを制御する信号を受信するためのものである。一選択可能な実装形態において、第１のサブゲート６４及び第２のサブゲート６５が受信する信号は、同じであってもよいが、本実施例は、それについて限定しない。

【0081】

本実装形態において、第１の薄膜トランジスタがダブルゲート構造であり、電気的安定性が高く、電圧の保持率が良好であるので、表示基板の表示効果及び信頼性を向上させることができる。また、第１の薄膜トランジスタのチャネルがＩ型チャネルであり、表示基板の画素ユニットに占める面積が小さいので、表示基板の開口率を向上させることができ、特に画素密度の高い表示基板の開口率を著しく向上させることができる。この表示基板は、仮想現実表示技術（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ， ＶＲ）、拡張現実（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ， ＡＲ）表示技術などに適用されてもよい。

【0082】

図５及び図６を参照すると、第１の活性層１７１におけるソース接触領域２０は、第１の導体領域６６及び第２の抵抗領域６７を含んでもよく、第２の抵抗領域６７は、第１のチャネル領域６１に近づくように設けられる。ドレイン接触領域２１は、第２の導体領域６９及び第３の抵抗領域６８を含んでもよく、第３の抵抗領域６８は、第２のチャネル領域６３に近づくように設けられる。第２の抵抗領域６７及び第３の抵抗領域６８を設けることにより、リーク電流をさらに低減することができる。

【0083】

図２を参照すると、第１の電極層１２のベース基板１１から離れた側には、第２のパッシベーション層１１５及び第４の電極層１１６が積層され、第４の電極層１１６は、透明であり且つ第１の固定電位入力端に接続され、第２のパッシベーション層１１５は、ベース基板１１に近づくように設けられ、ベース基板１１における第１の電極層１２の正投影は、ベース基板１１における第４の電極層１１６の正投影と重なっており、第１の平坦層１３は、第４の電極層１１６のベース基板１１から離れた側に設けられ、貫通孔は、第２のパッシベーション層１１５を貫通し、貫通孔は、ベース基板１１における第４の電極層１１６の正投影と重なっていない。

【0084】

ここで、図２に示すように、第１の電極層１２及び第４の電極層１１６は、開口領域内まで延びることができる。第１の電極層１２及び第４の電極層１１６は、いずれも透明導電材料であってもよく、このようにして、開口領域の透過率を向上させることができる。

【0085】

ベース基板１１における第１の電極層１２の正投影はベース基板１１における第４の電極層１１６の正投影と重なっているので、蓄積容量を形成し、画素の蓄積容量を大きくし、小さい画素スペースでも十分な蓄積容量を確保し、電圧の保持率を高め、正常な表示を確保することができる。ここで、第４の電極層１１６での電圧は、例えば共通電圧であってもよい。

【0086】

図２を参照すると、第４の電極層１１６のベース基板１１から離れた側には、絶縁層１２１がさらに設けられ、データ線４１は、絶縁層１２１のベース基板１１から離れた側に設けられる。第１の平坦層１３は、データ線４１のベース基板１１から離れた側に設けられ、貫通孔は、絶縁層１２１を貫通し、貫通孔は、ベース基板１１におけるデータ線４１の正投影と重なっていない。

【0087】

第４の電極層１１６をデータ線４１と第１の電極層１２との間に設けることにより、データ線４１と第１の電極層１２との間に距離が近すぎることによる結合容量の形成を回避することができる。第４の電極層１１６が固定電位に接続されるので、データ線４１での信号が高周波的に変化する場合でも、データ線４１での信号の第１の電極層１２への影響を遮蔽し、さらにデータ線４１の画素電極層での画素電圧への影響を遮蔽することにより、画素の正常な表示を実現することができる。

【0088】

図１を参照すると、表示基板は、開口領域を含み、第１の電極層１２のベース基板１１から離れた側には、カラーレジスト層１１７がさらに設けられ、ベース基板１１におけるカラーレジスト層１１７の正投影は、開口領域を覆う。第１の平坦層１３は、カラーレジスト層１１７のベース基板１１から離れた側に設けられ、ベース基板１１における貫通孔の正投影は、ベース基板１１におけるカラーレジスト層１１７の正投影と重なっていない。

【0089】

具体的な実現において、まず、第１のパッシベーション層１１０のベース基板１１から離れた側に第１の電極層１２及びカラーレジスト層１１７を順次にパターン化して形成し、その後、カラーレジスト層１１７及び第１の電極層１２のベース基板１１から離れた側に第１の平坦層１３を形成することができる。

【0090】

カラーレジスト層１１７は、赤色カラーレジスト層、緑色カラーレジスト層及び青色カラーレジスト層を含んでもよく、各カラーレジスト層は、カラーの表示を実現するように、異なるサブ画素ユニットに設けられる。

【0091】

本実装形態において、カラーレジスト層を表示基板に設けることにより、表示装置においてこの表示基板をバックライト光源により近づけ、隣接するサブ画素ユニットの間の光線のクロストークを低減し、表示効果に影響を与えることができる。

【0092】

一選択可能な実装形態において、図１～図３を参照すると、第３の電極層１６のベース基板１１から離れた側には、第３のパッシベーション層１１８及び共通電極層１１９が積層され、第３のパッシベーション層１１８は、ベース基板１１に近づくように設けられる。共通電極層１１８の材料は、透明導電材料又は金属材料であってもよいが、本実施例は、それについて限定しない。

【0093】

ここで、共通電極層１１８は、複数のストリップ状電極を含んでもよく、複数のストリップ状電極は、画素電極層１９と水平電界を形成することができる。ストリップ状電極の幅及びピッチは、実際の需要に応じて設計されてもよいが、本実施例は、それについて限定しない。隣接する画素の間の光線のクロストークを低減するために、共通電極層１１８の材料は、金属であってもよい。

【0094】

一選択可能な実装形態において、図１を参照すると、第１の平坦層１３のベース基板１１から離れた側には、隔離柱１２０がさらに設けられ、隔離柱１２０は、第２の平坦層１５と同期して形成される。隔離柱１２０と第２の平坦層１５の材料は、同じであり、且つ両者が同一のプロセスにより形成されることにより、プロセスのステップを簡略化し、コストを低減することができる。

【0095】

本発明の他の実施例は、表示装置をさらに提供し、この表示装置は、いずれかの実施例に記載の表示基板を含んでもよい。

【0096】

なお、本実施例における表示装置は、表示パネル、電子ペーパー、携帯電話、タブレット、テレビ、ノートパソコン、デジタルカメラ、ナビゲータなどの２Ｄ又は３Ｄ表示機能を有する任意の製品又は部品であってもよい。

【0097】

本発明の他の実施例は、表示基板の製造方法をさらに提供し、この製造方法は、以下のステップを含む。

【0098】

ステップ１１：ベース基板を用意する。

【0099】

ステップ１２：ベース基板の一方側に第１の電極パターンを含む第１の電極層を形成する。

【0100】

ステップ１３：第１の電極層のベース基板から離れた側に第１の平坦層を順次に形成し、第１の平坦層には、貫通孔が設けられ、貫通孔は、第１の電極パターンを露出させるように、第１の平坦層を貫通する。

【0101】

ステップ１４：第１の平坦層のベース基板から離れた側に第２の電極層、第２の平坦層及び第３の電極層を順次に形成し、ここで、ベース基板における第２の電極層の正投影は、ベース基板における貫通孔の正投影を覆い、第２の電極層は、第１の電極パターンと第３の電極層とを接続するためのものであり、第２の平坦層は、貫通孔を平坦化するためのものである。

【0102】

本実施例で提供された製造方法により、上記のいずれかの実施例に記載の表示基板を製造することができる。

【0103】

一選択可能な実装形態において、本実施例で提供された表示基板の製造方法は、以下のステップを含んでもよい。

【0104】

ステップ２１：まず、ベース基板１１に第１の薄膜トランジスタ１７及び第２の薄膜トランジスタ１１４の製造を完了させた後、第１のパッシベーション層１１０のベース基板１１から離れた側に第１の電極層１２、第１の平坦層１３及び第２の電極層１４を順次に形成し、ここで、第１の平坦層１３には、貫通孔が設けられ、第２の電極層１４は、この貫通孔を覆って、図８に示すような表示基板を形成する。

【0105】

ステップ２２：第２の平坦材料層を製造し、第１の平坦層１３での貫通孔内に充填させて、図９に示すような表示基板を形成する。

【0106】

ステップ２３：第２の平坦材料層をパターン化し、異なる領域の露光エネルギーを制御することにより、隔離柱１２０及び第２の平坦層１５をそれぞれ形成して、図１０に示すような表示基板を形成する。ここで、第２の平坦層１５は、第１の平坦層１３での貫通孔を埋めるためのものであり、第２の平坦層１５及び第１の平坦層１３の材料は同じであっても異なってもよい。

【0107】

ステップ２４：ＩＴＯを積層してパターン化し、第３の電極層を形成し、図１１に示すような表示基板を形成する。

【0108】

ステップ２５：第３のパッシベーション層１１８を積層して形成し、図１２に示すような表示基板を形成する。

【0109】

ステップ２６：パターン化して共通電極層１１９を形成し、図１に示すような表示基板を形成する。

【0110】

一選択可能な実装形態において、本実施例で提供された表示基板の製造方法は、以下のステップを含んでもよい。

【0111】

ステップ３１：第１の薄膜トランジスタのチャネル領域を遮蔽する遮蔽層を製造し、バックライトが薄膜トランジスタの特性に影響を与えることを防止する。図１３を参照すると、遮蔽層の製造が完了した表示基板の平面構造の模式図を示す。

【0112】

ステップ３２：バッファ層及び金属酸化物の材質の第１の活性層を製造し、ドレイン接触領域は、開口領域に位置し、金属酸化物が透明であるので、画素の開口率に影響を与えることはない。図１４を参照すると、第１の活性層の製造が完了した表示基板の平面構造の模式図を示す。

【0113】

ステップ３３：第１のゲート絶縁層及び第１のゲートを製造し、第１のゲートは、遮蔽層領域内に位置し、第１の活性層におけるチャネル領域が遮蔽層により遮蔽されることを確保する。図１５を参照すると、第１のゲートの製造が完了した表示基板の平面構造の模式図を示す。

【0114】

ステップ３４：第１の層間誘電体層を製造し、第１の活性層のソース接触領域に対応する位置に穴を開けることにより、図１６における１６１に示すように、後続の膜層を第１の活性層に当接させる。図１６を参照すると、第１の層間誘電体層の製造が完了した表示基板の平面構造の模式図を示す。

【0115】

ステップ３５：第１の層間誘電体層に設けられているビアホールを介してソース接触領域に接続されるデータ線を製造する。図１７を参照すると、データ線の製造が完了した表示基板の平面構造の模式図を示す。

【0116】

ステップ３６：第１のパッシベーション層及び第１の電極層を製造し、第１のパッシベーション層における第１の活性層のドレイン接触領域に対応する位置に穴を開けて、図１８における１８１に示すように、第１の電極層は、第１のパッシベーション層に設けられているビアホールを介してドレイン接触領域に接続される。図１８を参照すると、第１の電極層の製造が完了した表示基板の平面構造の模式図を示す。

【0117】

ステップ３７：カラーレジスト層を製造し、カラーレジスト層を表示基板を設けることにより、異なる色の光の間のクロストークを効果的に低減することができる。図１９を参照すると、カラーレジスト層の製造が完了した表示基板の平面構造の模式図を示す。

【0118】

ステップ３８：第１の平坦層を製造するとともに、貫通孔を形成し、図２０における２０１に示すように、図２０を参照すると、第１の平坦層の製造が完了した表示基板の平面構造の模式図を示す。

【0119】

ステップ３９：第２の電極層、第２の平坦層及び第３の電極層を順次に形成し、ここで、第２の電極層及び第３の電極層をそれぞれ形成し、第２の平坦層は、第１の平坦層での貫通孔を埋めるためのものであり、この構造によって、第３の電極層と第１の電極層との間の電気的接続が保証され、第３の電極層の全面的な平坦性も保証され、共通電極層との間に均一な電界が形成されることが確保される。図２１を参照すると、第３の電極層の製造が完了した表示基板の平面構造の模式図を示す。

【0120】

ステップ３１０：第３のパッシベーション層及び共通電極層を製造し、共通電極層は、第３の電極層と共に電界を形成し、液晶を駆動して偏向させる。図２２を参照すると、共通電極層の製造が完了した表示基板の平面構造の模式図を示す。このようにして、図１に示す表示基板を製造することができる。

【0121】

本明細書の各実施例は漸進的に説明されており、各実施例は、他の実施例との違いに焦点を当てるが、各実施例の間の同一又は類似の部分は互いに参照すればよい。

【0122】

最後に、本明細書において、例えば「第１の」や「第２の」などの関係用語は、あるエンティティ又は操作を別のエンティティ又は操作から区別するためにのみ使用され、これらのエンティティ又は操作の間にこのような実際の関係又は順序が存在することを必ずしも要求したり暗示したりするわけではないことにも留意する必要がある。また、用語「含む」、「包含する」又はこれらのいずれかの他の変形体は、排他的ではない包含を意図するものである。これにより、一連の要素を含む過程、方法、商品又は設備には、それらの要素だけでなく、明確的に列挙されていない他の要素、又はそのような過程、方法、商品又は設備に固有の要素も含まれる。これ以上の制限がない場合、「…を一つ含む」という文言で限定された要素は、その要素を含む過程、方法、商品又は設備に他の同じ要素がさらに存在することを排除するものではない。

【0123】

以上、本発明により提供される表示基板及びその製造方法、表示装置について詳細に説明したが、本明細書において、本発明の原理及び実施形態については、具体例を用いて説明したが、以上の実施例の説明は、本発明の方法及びその要旨に対する理解を助けるためのものに過ぎない。また、当業者にとっては、本発明の思想に基づいて、具体的な実施形態及び適用範囲に変更点があり、以上のように、本明細書の内容は本発明に対する制限として理解されるべきではない。

【0124】

当業者は、明細書に対する理解及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。

【0125】

本発明は、前記で記述され、図面で図示した特定の構成に限定されず、その範囲を離脱しない状況で、様々な修正や変更を実施してもよい。本発明の範囲は、添付される特許請求の範囲のみにより限定される。

【0126】

本明細書で記載された「一実施例」、「実施例」、又は「１つ又は複数の実施例」とは、実施例を併せて説明された特定の特徴、構造、又は特性が本発明の少なくとも１つの実施例に含まれることを意味する。また、ここで「一実施例において」という用語の例は、必ずしもすべて同じ実施例を指すとは限らないことに注意するが必要である。

【0127】

ここで提供されている説明書において、多くの具体的な詳細が説明されている。しかしながら、本発明の実施例は、これらの具体的な詳細なしで実現され得ることを理解することができる。いくつかの例では、本明細書に対する理解を曖昧にしないように、公知の方法、構造、及び技術を詳細に図示していない。

【0128】

特許請求の範囲において、括弧の間に置かれたいかなる参照符号は特許請求の範囲を制限するように構成されてはならない。「含む」という単語は、特許請求の範囲に記載されていない素子又はステップの存在を排除するものではない。素子の前にある単語「１」又は「１つ」は、そのような素子が複数存在することを排除するものではない。本発明は、いくつかの異なる要素を含むハードウェアと、適切にプログラムされたコンピュータによって実現することができる。いくつかの装置を列挙したユニットの請求項において、これらの装置の一部は、同じハードウェアによって具体的に具現化されてもよい。単語である「第１の」、「第２の」、「第３の」などの使用は、いかなる順序を表すものではない。これらの単語は、名称として解釈されてもよい。

【0129】

最後に、以上の実施例は、本発明の技術案を説明するためのものであり、それを制限するものではない。上記の実施例を参照して本発明を詳細に説明したが、当業者は、上記の各実施例に記載される技術案を修正してもよいし、その中の一部の技術的特徴を同等に置き換えるもよいことを理解すべきである。これらの修正又は置換は、対応する技術案の本質を本発明の各実施例の技術案の精神及び範囲から逸脱させるものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【国際調査報告】