▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-07-25
(54)【発明の名称】基板の昇抵抗領域を有する受動構成要素Ｑ値の向上
(51)【国際特許分類】
H01L 23/12 20060101AFI20240718BHJP
【ＦＩ】
H01L23/12 501P
H01L23/12 B
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023579135
(86)(22)【出願日】2022-06-21
(85)【翻訳文提出日】2024-02-20
(86)【国際出願番号】 US2022034217
(87)【国際公開番号】W WO2022271615
(87)【国際公開日】2022-12-29
(31)【優先権主張番号】17/681,029
(32)【優先日】2022-02-25
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/213,567
(32)【優先日】2021-06-22
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．テフロン
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】スワミナサン サンカラン
(72)【発明者】
【氏名】スコット ロバード サマーフェルト
(72)【発明者】
【氏名】ベンジャミン クック
(57)【要約】
集積回路（ＩＣ）（１００）が、半導体基板（１０２）と相互接続領域（１０４）とを含む。半導体基板（１０２）は、第１の表面と、第１の表面とは反対側の第２の表面とを有する。半導体基板（１０２）は、受動構成要素（１２２）を備える第１の領域を有する。半導体基板は、第１の領域の外側に第２の領域を有する。第２の領域の抵抗は、第１の領域の抵抗よりも小さい。相互接続領域（１０４）は、半導体基板（１０２）の第２の表面上にある。
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）であって、第１の表面と、前記第１の表面とは反対側の第２の表面とを有する半導体基板であって、前記半導体基板が、受動構成要素を備える第１の領域を有し、前記半導体基板が、前記第１の領域の外側に第２の領域を有し、前記第２の領域の抵抗が前記第１の領域の抵抗よりも小さい、前記半導体基板と、
前記半導体基板の第２の表面上の相互接続領域と、
を含む、ＩＣ。
【請求項2】
請求項１に記載のＩＣであって、前記第１の領域が、前記半導体基板の前記第１の表面から前記半導体基板の前記第２の表面に向かって中途まで延在する、複数のスルーウェハトレンチ（ＴＷＴ）であって、前記複数のＴＷＴが、前記第１の表面に対して垂直に延在する軸に沿って前記第１の領域に少なくとも部分的に重なる或るパターンを定義する、前記ＴＷＴと、
前記複数のＴＷＴ内の誘電体ポリマーと、
を含む、ＩＣ。
【請求項3】
請求項２に記載のＩＣであって、前記誘電体ポリマーがパリレン化合物である、ＩＣ。
【請求項4】
請求項２に記載のＩＣであって、前記誘電体ポリマーがフッ素化パリレン化合物である、ＩＣ。
【請求項5】
請求項２に記載のＩＣであって、前記パターンがグリッドパターンである、ＩＣ。
【請求項6】
請求項２に記載のＩＣであって、前記パターンが、中心を有する一連の同心トレンチを含み、前記パターンが、前記中心から外方に前記同心トレンチを介して延在する放射状トレンチを含む、ＩＣ。
【請求項7】
請求項１に記載のＩＣであって、前記受動構成要素が、コンデンサ、インダクタ、又は変圧器のうちの少なくとも１つである、ＩＣ。
【請求項8】
集積回路（ＩＣ）であって、第１の表面と、前記第１の表面とは反対側の第２の表面とを有する半導体基板であって、受動構成要素を備える第１の領域を有する前記半導体基板と、
前記半導体基板の前記第１の表面から前記半導体基板の前記第２の表面に向かって中途まで延在する、複数のスルーウェハトレンチ（ＴＷＴ）であって、前記複数のＴＷＴが、前記第１の表面に対して垂直に延在する軸に沿って前記第１の領域に少なくとも部分的に重なる或るパターンを定義する、前記複数のＴＷＴと、
前記複数のＴＷＴ内の誘電体ポリマーと、
を含む、ＩＣ。
【請求項9】
請求項８に記載のＩＣであって、前記パターンがグリッドパターンである、ＩＣ。
【請求項10】
請求項９に記載のＩＣであって、前記グリッドパターンが、直交配置されたＴＷＴを含む、ＩＣ。
【請求項11】
請求項８に記載のＩＣであって、前記パターンが、中心を有する一連の同心トレンチを含み、前記パターンが、前記中心から外方に前記同心トレンチを介して延在する放射状トレンチを含む、ＩＣ。
【請求項12】
請求項８に記載のＩＣであって、前記受動構成要素が、コンデンサ、インダクタ、又は変圧器のうちの少なくとも１つである、ＩＣ。
【請求項13】
請求項８に記載のＩＣであって、前記誘電体ポリマーがパリレン化合物である、ＩＣ。
【請求項14】
請求項８に記載のＩＣであって、前記誘電体ポリマーがフッ素化パリレン化合物である、ＩＣ。
【請求項15】
半導体ウェハ上に集積回路（ＩＣ）を製造する方法であって、前記方法が、半導体基板の第１の領域において前記半導体基板上に受動構成要素を形成することであって、前記半導体基板が、第１の表面と、前記第１の表面とは反対側の第２の表面とを有する、前記受動構成要素を形成することと、
前記半導体基板の前記第１の表面から前記半導体基板の前記第２の表面に向かって中途まで延在する複数のスルーウェハトレンチ（ＴＷＴ）を、或るパターンにエッチングすることと、
前記複数のＴＷＴにおいて誘電体ポリマーを適用することと、
を含み、
前記パターンが、前記第１の表面に対して垂直に延在する軸に沿って前記第１の領域に少なくとも部分的に重なる、方法。
【請求項16】
請求項１５に記載の方法であって、前記パターンがグリッドパターンである方法。
【請求項17】
請求項１５に記載の方法であって、前記パターンが、中心を有する一連の同心トレンチを含み、前記パターンが、前記中心から外方に前記同心トレンチを介して延在する放射状トレンチを含む、方法。
【請求項18】
請求項１５に記載の方法であって、前記受動構成要素を形成することが、コンデンサ、インダクタ、又は変圧器のうちの少なくとも１つを形成することを含む、方法。
【請求項19】
請求項１５に記載の方法であって、前記誘電体ポリマーを適用することが、パリレン化合物を前記複数のＴＷＴ内に拡散させることを含む、方法。
【請求項20】
請求項１５に記載の方法であって、前記誘電体ポリマーを適用することが、フッ素化パリレン化合物を前記複数のＴＷＴ内に拡散させることを含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
半導体デバイス（ダイ、チップ）は、数多くのタイプの電気構成要素を含む。電気構成要素のタイプの一つは、周波数の関数である或るインピーダンスを有する受動構成要素である。そのような受動構成要素の例には、インダクタ、変圧器、及びコンデンサが含まれる。
【発明の概要】
【0002】
一例において、集積回路（ＩＣ）が、半導体基板と相互接続領域とを含む。半導体基板は、第１の表面と、第１の表面とは反対側の第２の表面とを有する。半導体基板は、受動構成要素を備える第１の領域を有する。基板は、第１の領域の外側に第２の領域を有する。第２の領域の抵抗は、第１の領域の抵抗よりも小さい。相互接続領域は、半導体基板の第２の表面上にある。
【0003】
別の例において、半導体ウェハ上にＩＣを製造する方法が、半導体基板の第１の領域において半導体基板上に受動構成要素を形成することを含む。半導体基板は、第１の表面と、第１の表面とは反対側の第２の表面とを有する。この方法はさらに、スルーウェハトレンチ（ＴＷＴ）を、基板の第１の表面から半導体基板の第２の表面に向かって中途まで延在する、或るパターンにエッチングすることを含む。このパターンは、第１の表面に対して垂直に延在する軸に沿って第１の領域に少なくとも部分的に重なる。この方法はまた、複数のＴＷＴにおいて誘電体ポリマーを適用することを含む。
【図面の簡単な説明】
【0004】
種々の例の詳細な説明のため、添付の図面を参照する。
【0005】
【図1】一例に従って、受動構成要素の品質（Ｑ）値と基板抵抗との関係を図示するグラフである。
【0006】
【図2】一例に従って、スルーウェハトレンチによって形成される隔離領域を含む例示の半導体デバイスの図である。
【図3】一例に従って、スルーウェハトレンチによって形成される隔離領域を含む例示の半導体デバイスの図である。
【図4】一例に従って、スルーウェハトレンチによって形成される隔離領域を含む例示の半導体デバイスの図である。
【0007】
【図5】同心円状のトレンチを含むパターンに形成されるスルーウェハトレンチの例である。
【0008】
【図6A】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6B】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6C】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6D】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6E】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6F】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6G】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6H】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6I】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6J】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【図6K】一例に従った、スルーウェハトレンチの製造のためのプロセス工程を図示する、ウェハの一部の断面図である。
【0009】
【図7】シリコン・オン・インシュレータ・ウェハにおける受動構成要素のＱ値を改善するために、スルーウェハトレンチが設けられる例である。
【発明を実施するための形態】
【0010】
図面において、（機能及び／又は構造のいずれかが）同じ又は同様の特徴に対して同じ参照番号が用いられている。
【0011】
受動電気構成要素の種々のタイプの品質（Ｑ）値の定義は、所与の周波数に対するその抵抗に対するそのリアクティブインピーダンスの比である。Ｑ値は、受動構成要素の効率の尺度である単位のない量である。Ｑ値が高いほど、受動構成要素は理想的な構成要素（電気エネルギーを熱に変換しない構成要素である理想的な構成要素）に近づく。インダクタのＱ値はＱ＝Ｌ×ω／Ｒｓであり、ここで、Ｌはインダクタンス、ωは周波数、Ｒｓはインダクタの直列抵抗である。コンデンサのＱ値はＱ＝１／（Ｒｓ×Ｃ×ω）であり、ここで、Ｒｓはコンデンサの直列抵抗であり、Ｃはコンデンサの静電容量である。変圧器が、各々それ自体のＱ値によって特徴付けられる２つのインダクタを含む。受動構成要素については、低いＱ値よりも高いＱ値を有することが望ましい。
【0012】
受動構成要素は半導体基板（例えば、シリコン）上に製造される。半導体基板自体は導電性である。インダクタなどの受動構成要素は、基板内に電流を誘導し得る。基板における電流の方向は、インダクタにおける電流フローの方向と反対である。この現象は、レンツの法則によって特徴付けられる。この効果は、インダクタの実効インダクタンスを低減する。また、基板の抵抗は、インダクタの直列抵抗の増加を表す。Ｑ値は、インダクタンスに比例し、抵抗に反比例するので、実効インダクタンスが減少し、直列抵抗が増加すると、半導体基板上に形成されるインダクタのＱ値が減少する。半導体基板上に形成されるコンデンサのＱ値も、同様の現象により損なわれる。
【0013】
図１は、受動構成要素のＱ値に対する基板の抵抗（Ｒｓｕｂ）間の例示の関係を示す。図１が示すように、Ｑ値は、より低い抵抗の基板（１０１で識別される）及びより高い抵抗の基板（１０３で識別される）ではより高い。しかし、ほとんどの又は多くの基板は、図１で１０２によって識別される中間レンジの抵抗を有する。基板抵抗レンジ１０２では、このような基板上に形成される受動構成要素のＱ値は一層低い。図１における例示の曲線における最低Ｑ値は７．０であるが、より高い基板抵抗（例えば、１０３のレンジ）ではＱ値はより高い（例えば、８～９）。
【0014】
本明細書に記載の実施例は、受動構成要素が位置するエリアの下にトレンチを形成するために裏側エッチングされる基板を対象とする。トレンチは、誘電体材料で充填される。受動構成要素の下の基板のエリアに、より高い抵抗の誘電体材料を含めることによって、そのエリアにおける基板の抵抗は、誘電体で充填されたトレンチがない場合の基板に対して増加する。その結果、受動構成要素付近の基板の実効抵抗は、レンジ１０２からレンジ１０３まで増加し、それゆえ、そのエリアにおける受動構成要素のＱ値が有利に増加する。本明細書ではバルク半導体技術に関する例を説明するが、本記載の他の例には、シリコン・オン・インシュレータ（ＳＯＩ）ベースの半導体技術が含まれる。
【0015】
本明細書で詳細に説明するように、１つ又は複数の受動構成要素を含む半導体デバイスが、半導体基板上に形成される。コンタクトと、金属線と、場合によってビアとを含む相互接続領域が、基板の頂部表面上に形成される。トレンチは、集積回路（ＩＣ）の基板を部分的に介してエッチングされ、トレンチの領域における基板の抵抗を増加させるためにポリマー誘電体で充填される。トレンチは、「スルーウェハトレンチ」（ＴＷＴ）と呼ばれ、１つ又は複数の受動構成要素の下の基板のエリアに形成される。誘電体充填ＴＷＴが形成される基板のエリアは、基板の表面に対して垂直に延在する軸に沿って受動構成要素が存在する基板の領域に少なくとも部分的に重なる。一例において、トレンチは、グリッドパターンに形成されるが、他のパターンにも形成することもできる。
【0016】
図２～図４は、基板１０２と、誘電体材料１１０で充填されたスルーウェハトレンチ１０８により形成される「昇（elevated）」抵抗領域１１２とを有する例示の半導体デバイス１００の図である。領域１１２の昇抵抗とは、領域１１２の抵抗が、領域１１２の外側の基板１０２の抵抗より大きいことを指す。この例では、昇抵抗領域１１２は、受動構成要素１２２（例えば、この例ではキャパシタ）の下にある。受動構成要素１２２「の下」にあるということは、ｚ軸（基板１０２の図３の表面１０６に垂直な軸）に沿って、昇抵抗領域１２２は、受動構成要素が位置するエリアに少なくとも部分的に重なる設置面積（ｆｏｏｔｐｒｉｎｔ）を有することを意味する。
【0017】
図２は、半導体デバイス１００の上面斜視図である。基板１０２は、バルク半導体ウェハからのものであり得、半導体材料のエピタキシャル層を含み得る。半導体デバイス１００は、基板１０２の頂部表面１０６において相互接続領域１０４を含む。相互接続領域１０４は、誘電体材料の層と、１つ又は複数のレベルの金属線と、金属線を基板１０２における構成要素に接続するコンタクトと、異なるレベルの金属線を接続するビアとを含む。
【0018】
昇抵抗領域１１２は基板１０２の一部であり、この部分は、基板１０２から半導体材料を除去し、より低い抵抗半導体材料をより高い抵抗の誘電体充填材料１１０で置換することによって、スルーウェハトレンチ１０８が形成される。基板１０２の主要部分１１４が、昇抵抗領域１１２の外側にあり、昇抵抗領域１１２に当接する。この例では、領域１１２のＴＷＴ１０８内により高い抵抗の誘電体充填材料１１０が存在するため、主要部分１１４は、昇抵抗領域１１２よりも低い抵抗を有する。裏側誘電体層１０９が、昇抵抗領域１１２と主要部分１１４の一部とにわたって連続している。
【0019】
この例では、拡散障壁１１１が、裏側誘電体層１０９の上に重なり、裏側誘電体層１０９を封止する。場合によっては、拡散障壁１１１は絶縁体である。その場合、裏側誘電体は、昇抵抗領域１１２の全てを覆っていなくてもよい。相互接続領域１０４は、昇抵抗領域１１２の上で連続的であり得る。相互接続領域１０４は、基板１０２の頂部表面１０６とは反対の相互接続領域１０４の面において頂部表面１１８を有する。この例では、半導体デバイス１００は、相互接続領域１０４の頂部表面１１８においてボンドパッド１１６を含む。明確にするために単一の受動構成要素１２２が昇抵抗領域１１２内に示されているが、２つ以上の受動構成要素がそこに配置されてもよい。また、基板１０２は、各々が１つ又はそれ以上の受動構成要素に隣接する、複数の昇抵抗領域１１２を有し得る。
【0020】
図３は、半導体デバイス１００の断面である。ＴＷＴ１０８の上の層１０４に、複数の受動構成要素３２１が示されている。昇抵抗領域１１２は、基板１０２の底部表面１２０から、部分的にウェハ基板１０２を介して、相互接続領域１０４に向かって延在しているが、相互接続領域１０４まで完全には延在していない。誘電体充填材料１１０は、ＴＷＴ１０８を実質的に充填し、連続的な裏側層１０９を形成する。一例において、誘電体充填材料は、フッ素化パリレン（パリレン－Ｆ又は－ＨＴＣ又は－ＡＦ４）である。他の例において、誘電体充填材料は非フッ素化パリレン化合物であり得る。他の実施例において、誘電体充填材料は、エポキシ、ポリイミド、シリコン、テフロン、又はベンゾシクロブテン（ＢＣＢ）などの有機誘電体材料を含み得る。あるいは、誘電体充填材料１１０は、ガラス、セラミック、又は、シロキサン含有溶液又はゾルゲルから形成される二酸化シリコンベースの無機材料などの無機誘電体材料を含んでいてもよい。
【0021】
この例では、水分拡散障壁１１１が、裏側誘電体層１０９の上に形成される。以下により詳細に記載されるように、パリレンの誘電体特性は、水分を追い出すために加熱し、次いで、水分の吸収を防ぐために拡散障壁１１１で封止することによって改善され得る。この例では、拡散障壁１１１は、窒化シリコン（ＳｉＮ）の層である。他の例において、シリコンオキシナイトライド（ＳｉＯｘＮｙ）、酸化アルミニウム（ＡｌＯｘ）などの他のタイプの材料を酸素／水分拡散障壁１１１に使用し得る。水分拡散障壁１１１はまた、Ｔａ、Ｔｉ、ＴｉＷ、ＴａＮ、ＴｉＮ、Ａｌ、Ｃｕ、Ａｇ、又はＡｕなどの金属、若しくは、その他の相互接続又はパッケージ金属システムであり得る。こういった金属は、良好な水分障壁を提供し、良好な熱伝導体でもある。
【0022】
受動構成要素１２２が、基板１０２の昇抵抗領域１１２に隣接している。分かりやすくするために単一の受動構成要素１２２が示されているが、付加的な受動（及び能動）構成要素を隔離部分１１２内に配置し得る。ＴＷＴ１０８における誘電体充填材料１１０は、受動構成要素のエリアにおける基板１０２の抵抗を増加させるように機能し、その結果、そのエリアの抵抗が（ＴＷＴ１０８を充填する誘電体材料がない場合よりも）高くなる。基板のこのエリアの抵抗は図１のレンジ１０３まで増加し、その結果、受動構成要素のＱ値が増加する。
【0023】
基板１０２の厚み１２６は、全厚基板１０２の場合に６００ミクロンまで、薄くされた基板１０２の場合、例えば２００ミクロンの範囲とし得る。ＴＷＴ１０８の高さ１４９は、基板の厚み１２６より小さい。各ＴＷＴ１０８の幅１２８は、例えば、５ミクロン～５０ミクロンとし得る。相互接続領域１０４における、コンタクト１３０、金属線１３２、及びビア１３４は、受動構成要素１２２及びボンドパッド１１６への電気的接続を提供する。
【0024】
図４は、半導体デバイス１００の裏側断面斜視図である。基板１０２の昇抵抗領域１１２は、この例では、直交配置されたトレンチ１０８を有するグリッドパターンとして形成される。他の実施例において、昇抵抗領域１１２は、図５に描かれたパターンのような他の配置で形成される。図５において、昇抵抗領域１１２のパターンは、中心５０１から外方に延在する放射状トレンチ１０８ｂを備える、一連の同心円状のトレンチとして形成される。
【0025】
半導体デバイス１００は、例えば、クワッドフラットノーリードパッケージなど、様々なパッケージタイプのいずれかにパッケージングされ得る。クワッドフラットノーリード（ＱＦＮ）及びデュアルフラットノーリード（ＤＦＮ）などのフラットノーリードパッケージは、集積回路を印刷回路基板に物理的及び電気的に接続する。マイクロリードフレーム（ＭＬＦ）及びＳＯＮ（ｓｍａｌｌ-ｏｕｔｌｉｎｅ ｎｏ ｌｅａｄｓ）としても知られるフラットノーリードは、ＩＣをスルーホールなしで印刷回路基板（ＰＣＢ）の表面に接続する、いくつかのパッケージ技術のうちの１つの表面実装技術である。フラットノーリードは、平坦な銅リードフレームパッケージ基板でつくられるほぼチップスケールのプラスチック封止されたパッケージである。パッケージ底部上の周囲ランドが、ＰＣＢへの電気的接続を提供する。他の例は、クワッドフラットパッケージ、ボールグリッドアレイなど、他の既知の又は後に開発されるパッケージング技術を用いてパッケージングされ得る。
【0026】
図６Ａ～図６Ｋは、半導体ウェハ６００の一部の断面図であり、基板の一部の抵抗を増加させ、それゆえ付近の受動構成要素のＱ値を増加させるために、トレンチをエッチングすることと、次いで、トレンチを誘電体材料で充填することとによって形成される、少なくとも１つの昇抵抗領域を有する半導体デバイス１００の製造のためのプロセス工程を図示する。以下でより詳細に説明するように、誘電体ポリマーの裏側層は、パターン化され、半導体ウェハ上のデバイス間の切断線から取り除かれる。次いで、誘電体ポリマーの残りの裏側層の上に拡散障壁が適用される。このようにして、誘電体ポリマーの残りの裏側層は、半導体デバイスが分離されるときに露出されない。
【0027】
図６Ａを参照すると、半導体デバイス１００（図６Ｋ参照）は、シリコンなどの半導体材料を含む基板６０２を有するウェハ６００上に形成される。この例では、基板６０２は、半導体デバイス１００（各半導体デバイス１００が１つ又は複数の受動デバイスを含む）を含むバルク半導体ウェハ６００である。基板８０２は、半導体材料のエピタキシャル層を含み得る。半導体デバイス１００は、基板６０２の頂部表面６０６に形成される相互接続領域６０４を含む。相互接続領域６０４は、誘電体材料の層と、１つ又は複数のレベルの金属線と、金属線を基板６０２における構成要素に接続するコンタクトと、場合によっては、異なるレベルの金属線を接続するビアとを含む。この例では、半導体デバイス１００は、相互接続領域６０４の頂部表面６１８に又はその近くにボンドパッド１１６を含む。
【0028】
図６Ｂを参照すると、半導体ウェハ６００は、キャリア６３８に最も近い相互接続領域６０４の頂部表面８１８と基板６０２の底部表面６２０とが露出した状態で、キャリア６３８上に搭載される。キャリア６３８は、例えば、シリコンウェハ、或いは、セラミックディスク又はガラスディスクであり得る。半導体ウェハ６００は、Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ ＷａｆｅｒＢＯＮＤ（登録商標）ＨＴ－１０．１０などの一時的接合材料８４０を用いてキャリア６３８に搭載され得る。基板６０２の厚み６２６を、初期的に５００ミクロン～６００ミクロン、例えば、市販のシリコンウェハの全厚とし得る。
【0029】
図６Ｃを参照すると、基板６０２の厚み６２７は、例えば裏側研削によって基板６０２を薄くすることによって、約１００ミクロンまで低減される。次いで、基板６０２の露出表面６２１は、化学機械研磨（ＣＭＰ）などの既知の又は後に開発される技法を用いて研磨され得る。基板６０２の厚み６２６、６２７の他の値もこの例の範囲内である。
【0030】
図６Ｄを参照すると、ＴＷＴマスク６４２が、基板６０２の底部表面６２１に形成されてＴＷＴ１０８のためのエリアを露出させる。一例において、ＴＷＴマスク６４２は、例えば、フォトリソグラフィプロセスによって形成されるフォトレジストを含む。フォトレジストのＴＷＴマスク６４２を形成することは、製造コストが低いという利点を有し、薄くされた基板６０２に適している可能性がある。別の例において、ＴＷＴマスク６４２は、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスによって形成される、窒化シリコン、シリコンカーバイド、又は、非晶質炭素などのハードマスク材料を含む。ハードマスク材料のＴＷＴマスク６４２を形成することは、耐久性及び寸法安定性の利点を有し、全厚基板６０２に適している可能性がある。ＴＷＴマスク６４２は、昇抵抗領域１１２のためのＴＷＴのグリッド（又は他の）パターンに対応するパターンを有する。
【0031】
図６Ｅを参照すると、基板６０２の半導体材料が、ＴＷＴマスク６４２によって露出されたエリアにおいて除去されて、後に誘電体充填材料で充填されるトレンチ１０８が形成される。基板６０２の半導体材料は、ディープ反応性イオンエッチ（ＤＲＩＥ）プロセスによって除去され得る。ボッシュプロセスと呼ばれるＤＲＩＥプロセスの一例は、代替的に、エッチングされた領域の底部の材料を除去し、エッチングされた領域の側壁を不動態化して、エッチングされた領域の所望のプロファイルを維持する。別の例は、同時に、エッチングされた領域の底部の材料を除去し、エッチングされた領域の側壁を不動態化する、連続ＤＲＩＥプロセスである。トレンチ６０８が形成され、これは、基板６０２を部分的に介して相互接続領域６０４に向かって延在する。バルクウエハ処理（これはシリコン・オン・インシュレータ（ＳＯＩ）層を含まない）の場合、エッチプロセスは、相互接続領域６０４に到達すると自動的に停止する。ＳＯＩプロセスの場合、エッチプロセスは、ＳＯＩ構造内の誘電体層に達すると自動的に停止する。
【0032】
図６Ｅをさらに参照すると、図６ＤのＴＷＴマスク６４２が取り除かれる。ＴＷＴマスク６４２におけるフォトレジストは、アッシングプロセス又はオゾンエッチプロセス、それに続くウェット洗浄プロセスによって除去され得る。ＴＷＴマスク６４２におけるハードマスク材料は、基板８０２における半導体材料と相互接続領域８０４における誘電体層とに対して選択的である、プラズマエッチプロセスによって除去され得る。
【0033】
図６Ｆを参照すると、誘電体ポリマー６１０が、基板６０２のＴＷＴ６０８内及び裏側表面６２１上に堆積されて、裏側表面誘電体ポリマー層６０９を形成する。この例では、パリレン－Ｆは誘電体ポリマー６１０である。別の例において、パリレン－ＨＴ又はパリレン－ＡＦ４を使用し得る。パリレンの堆積プロセスは、エポキシ、シリコーン、又はウレタンなどの他の誘電体材料に用いられる湿式堆積プロセスをなくす。これは、ローディングボート内に配置され、気化器内に挿入された、未加工の粉末パリレン二量体と共に、化学真空チャンバ内で開始する。二量体は、まず１００℃～１５０℃に加熱され、固体パリレンを分子レベルのガスに変換する。このプロセスは、一貫したレベルの熱を必要とする。温度は、着実に上昇して最終的に６８０℃に達し、蒸気状分子を昇華させ、それを単量体に分割するものであるべきである。
【0034】
次いで、蒸気状分子は、被覆チャンバにおいて真空によって基板６０２上に引き込まれ、ここで、単量体ガスは、最終堆積位相、コールドトラップに達する。ここで、温度は、－９０℃と－１２０℃との間で、被覆チャンバを介して基板から引き出されたあらゆる残留パリレン材料を除去するのに充分なレベルまで冷却される。
【0035】
パリレンの複雑で特殊化された気相堆積技法により、基板６０２に形成されるＴＷＴ領域６０８の特性に完全に共形でありながら、構造的に連続した裏側誘電体ポリマー層６０９としてポリマーが首尾よく適用され得ることが確実となる。
【0036】
更に別の例において、ＴＷＴ６０８及び裏側誘電体層６０９が、未硬化エポキシ、未硬化ポリイミド、未硬化ＢＣＢ、セラミックスラリー、ゾル－ゲル、メチル－シルセスキオキサン（ＭＳＱ）などのシロキサン含有流体、又は、ガラスを含有する流体液滴など、他のタイプの誘電体材料で形成され得る。誘電体含有流体液滴は、溶媒又は他の揮発性流体を含み得、これはその後取り除かれる。誘電体含有流体液滴は、液滴搬送装置からの搬送の直前に混合される、エポキシ樹脂及び硬化剤などの２つの反応性構成要素流体を含み得る。ＴＷＴ６０８における誘電体含有流体は、必要に応じて、硬化、乾燥、又はその他の方式で処理されて、ＴＷＴ８０８及び裏側誘電体層６０９内に誘電体材料６１０を形成する。半導体ウェハ６００は、例えば、誘電体含有流体を誘電体材料６１０に変換するために、真空又は不活性雰囲気中で焼成され得る。これらの材料のいくつかは、低温で高密度化するナノサイズの粒子を使用し得る。場合によっては、低温ガラス粉末が用いられ、次いで、溶融し、それゆえ間隙を高密度化及び充填するのに充分に熱く加熱され得る。
【0037】
図６Ｇを参照すると、裏側誘電体ポリマー層６０９は、種々のデバイス１００を互いから分離するために鋸切断されるか又はその他の方式で切断される、切断線領域６８１、６８２からパリレンを除去するように処理される。切断線領域からパリレンを除去する理由の１つは、パリレンが切断プロセスを妨害しないようにするためである。別の理由は、切断プロセスによってパリレン裏側層６０９を露出させない拡散障壁６１１（図６Ｈ参照）を、裏側誘電体層６０９上に配置することを可能にするためである。この例では、切断線領域６８１、６８２における裏側誘電体層６０９のエッジは、拡散障壁層６１１の滑らかな堆積を可能にするように、わずかにテーパ状である（図６Ｈ）。
【0038】
図６Ｇをさらに参照すると、一例において、フォトリソグラフィプロセス、及び酸素を用いるポリマーエッチによって形成される厚いフォトレジストが、切断線６８１、６８２からパリレンを除去するために用いられる。別の例において、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスによって形成される、窒化シリコン、シリコンカーバイド、又は非晶質炭素などのハードマスク材料が、切断線領域６８１、６８２からパリレンを除去するために用いられる。別の例において、切断線領域６８１、６８２からパリレンを除去するために、レーザアブレーションプロセスが用いられる。
【0039】
図６Ｈを参照すると、裏側誘電体ポリマー層６０９の上に拡散障壁層６１１が堆積される。一例において、拡散障壁層６１１は、パリレン層６０９とのＣＴＥ不整合が拡散障壁６１１をクラックしないように充分に厚いＳｉＮの層である。別の例において、拡散層６１１は金属拡散障壁である。典型的な相互接続又はパッケージング金属のいくつかの例には、Ｔａ、Ｔｉ、ＴｉＷ、ＴａＮ、ＴｉＮ、Ａｌ、Ｃｕ、Ａｇ、又はＡｕが含まれる。この場合、例えば、銅（Ｃｕ）が、スパッタ、電子ビーム、ＣＶＤ、又は後に開発されるめっき技術を用いて、チタン（Ｔｉ）又はチタンタングステン（ＴｉＷ）障壁層の頂部上の接着層Ｃｕシード層上に電気めっきされる。いくつかの例において、或るパターンを用いて、水分の吸収から保護される必要がある誘電体ポリマー層６０９のエリアにのみ厚いＣｕを堆積させてもよい。
【0040】
拡散障壁６１１を堆積させる前に、パリレン６１０を焼成して、潜在水分がある場合除去し、パリレンを高密度化する。パリレンから水分を除去することで、その抵抗率を、例えば１００倍改善し得る。パリレンの抵抗率は典型的に、長時間ではより低温（２５０℃で２４時間など）を、又は短時間ではより高温（４００℃で１時間）を必要とする。また、焼成は典型的に抵抗率を改善するが、特に酸素環境において、過度の焼成は劣化をもたらし得る。焼成後、パリレン６１０への水分の拡散を防ぐために、拡散障壁６１１が適時に適用されるべきである。
【0041】
図６Ｉを参照すると、半導体ウェハ６００は、キャリア６３８が除去されている一方で支持を提供するために、テープ６８４上に取り付けられる。テープ６８４は、ＩＣの製造に用いられる、既知の又は後に開発されるテープである。
【0042】
図６Ｊを参照すると、半導体ウェハ６００は、図６Ｉのキャリア６３８から取り除かれる。半導体ウェハ６００は、例えば、図６Ｉの一時的接合材料６４０を、レーザ又は他の熱源を用いて一時的接合材料６４０を軟化させるために加熱することと、半導体ウェハ６００をキャリア６３８から横方向に摺動させることとによって、除去され得る。一時的接合材料６４０はその後、例えば有機溶媒に溶解することによって、取り除かれる。
【0043】
図６Ｋを参照すると、半導体ウェハ６００上に含まれる複数の半導体デバイス１００は、機械的ソーイング、レーザ切断などの既知の又は後に開発される個片化技法を用いて、例示の切断線６８５、６８６に示されるように個片化される。ウェハ６００上に並列に製造された全ての半導体デバイス１００を個片化するために、多くの付加的な切断線（図示せず）が形成される。
【0044】
依然として図６Ｋを参照すると、裏側誘電体ポリマー６８７、６８８のエッジは個片化プロセスによって露出されず、拡散障壁６１１は、拡散障壁６１１の堆積の前に、切断線領域６８１、６８２（図６Ｇ）における裏側誘電体層６０９の一部の除去に起因して裏側誘電体層６０９を完全に封止及び保護するため、無傷のままである。図６Ｇを参照すると、切断線領域６８１、６８２から取り除かれるパリレンの部分は幅ｗ１を有し、幅ｗ１は、拡散障壁層６１１が適用された後に、裏側誘電体層６０９のエッジとＩＣ１００の周辺エッジ基板６０２との間に幅ｗ２を有する空間８８９が依然として存在するように充分に広く、幅ｗ２は、裏側誘電体ポリマー層６０９のエッジ６８７、６８８が個片化プロセスによって露出されないように充分に広い。図６Ｋを引き続き参照すると、複数の半導体デバイス１００の各々は、次いで、既知の又は後に開発されるＩＣパッケージング技法を用いてパッケージングされる。
【0045】
上述のように、受動構成要素のためのＱ値を増加させる技法は、ＳＯＩベースのウェハにおいて実装され得る。図７は、図３のものと同様であるが、ＳＯＩウェハの場合を示している。絶縁体層（例えば、誘電体）７１０が、本明細書に記載されるようにＱ値が増加された受動構成要素から誘電体充填トレンチを分離するように示されている。本記載において、「結合する」という用語は、本明細書と一貫する機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが或る行為を行うためにデバイスＢを制御する信号を生成する場合、（ａ）第１の例において、デバイスＡは直接接続によってデバイスＢに結合され、又は（ｂ）第２の例において、介在構成要素ＣがデバイスＡとデバイスＢとの間の機能的関係を変更しない場合に、デバイスＡは、介在構成要素Ｃを介してデバイスＢに結合されて、デバイスＢはデバイスＡによって生成された制御信号を介してデバイスＡによって制御される。
【0046】
特に明記しない限り、或る値に先行する「約」、「およそ」、又は「実質的に」は、記載された値の＋／－１０％を意味する。
【0047】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図6H】
【図6I】
【図6J】
【図6K】
【図7】
【国際調査報告】