特表 2024-528276 ソフトスイッチング回路、回路基板アセンブリ及びスイッチング電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-26

(54)【発明の名称】ソフトスイッチング回路、回路基板アセンブリ及びスイッチング電源

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240719BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024507008

(86)(22)【出願日】2021-12-06

(85)【翻訳文提出日】2024-02-05

(86)【国際出願番号】 CN2021135795

(87)【国際公開番号】W WO2023010733

(87)【国際公開日】2023-02-09

(31)【優先権主張番号】202110898020.5

(32)【優先日】2021-08-05

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】511151662

【氏名又は名称】中興通訊股▲ふん▼有限公司

【氏名又は名称原語表記】ＺＴＥ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】ＺＴＥ Ｐｌａｚａ，Ｋｅｊｉ Ｒｏａｄ Ｓｏｕｔｈ，Ｈｉ－Ｔｅｃｈ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７ Ｃｈｉｎａ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】王 林 国

(72)【発明者】

【氏名】朱 俊 杰

(72)【発明者】

【氏名】王 豪

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS04

5H730AS05

5H730AS08

5H730BB13

5H730BB14

5H730BB57

5H730DD04

5H730FG01

(57)【要約】

本願は、回路設計の分野に関し、本願の実施形態ではソフトスイッチング回路、回路基板アセンブリ及びスイッチング電源が提供される。ソフトスイッチング回路は、電源と、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタと、第４のスイッチトランジスタと、コンデンサと、主インダクタと、補助スイッチトランジスタと、補助インダクタと、制御ユニットと、を含み、制御ユニットは、主インダクタの電流が正の場合、第１のスイッチトランジスタ及び第４のスイッチトランジスタをオンさせる前に、補助スイッチトランジスタをオンさせ、主インダクタの電流が負の場合、第２のスイッチトランジスタ及び第３のスイッチトランジスタをオンさせる前に、補助スイッチトランジスタをオンさせる。

【特許請求の範囲】

【請求項1】

電源と、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタと、第４のスイッチトランジスタと、コンデンサと、主インダクタと、補助スイッチトランジスタと、補助インダクタと、制御ユニットと、を含み、
前記電源の負極は接地され、前記電源の正極は、前記第１のスイッチトランジスタの第一端に接続され、前記第１のスイッチトランジスタの第二端は、前記第２のスイッチトランジスタの第一端及び前記主インダクタの第一端にそれぞれ接続され、前記第２のスイッチトランジスタの第二端は接地され、前記主インダクタの第二端は、前記第３のスイッチトランジスタの第一端及び前記第４のスイッチトランジスタの第二端にそれぞれ接続され、前記第３のスイッチトランジスタの第二端は接地され、前記第４のスイッチトランジスタの第一端は、前記コンデンサの第一端に接続され、前記コンデンサの第二端は接地されており、ここで、各前記スイッチトランジスタのボディダイオードの負極が各前記スイッチトランジスタの第一端とされ、各前記スイッチトランジスタのボディダイオードの正極が各前記スイッチトランジスタの第二端とされ、
前記補助スイッチトランジスタと前記補助インダクタとが直列に接続されて補助分岐を形成し、前記補助分岐は、前記主インダクタに並列に接続され、
前記制御ユニットは、前記第１のスイッチトランジスタ、前記第２のスイッチトランジスタ、前記第３のスイッチトランジスタ、前記第４のスイッチトランジスタ及び前記補助スイッチトランジスタの制御端にそれぞれ接続され、
前記制御ユニットは、前記主インダクタの電流が正の場合、前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせる前に、前記補助スイッチトランジスタをオンさせ、前記主インダクタの電流が負の場合、前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせる前に、前記補助スイッチトランジスタをオンさせる、ソフトスイッチング回路。

【請求項2】

前記制御ユニットは、具体的には、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせる前に、前記補助スイッチトランジスタをオンさせてから、前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオフさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせる前に、前記補助スイッチトランジスタをオンさせてから、前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオフさせる、
請求項１に記載のソフトスイッチング回路。

【請求項3】

前記制御ユニットは、具体的には、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせる前に、前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオフさせてから、前記補助スイッチトランジスタをオンさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせる前に、前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオフさせてから、前記補助スイッチトランジスタをオンさせる、
請求項１に記載のソフトスイッチング回路。

【請求項4】

前記制御ユニットは、さらに、
前記第１のスイッチトランジスタと前記第３のスイッチトランジスタを第１の予め設定された時間をおいてオンさせ、
前記第２のスイッチトランジスタと前記第４のスイッチトランジスタを第２の予め設定された時間をおいてオンさせる、
請求項３に記載のソフトスイッチング回路。

【請求項5】

前記制御ユニットは、さらに、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせた後に、前記補助スイッチトランジスタをオフさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせた後に、前記補助スイッチトランジスタをオフさせる、
請求項１ないし４のうちの何れか一項に記載のソフトスイッチング回路。

【請求項6】

前記制御ユニットは、具体的には、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせた後、かつ前記補助分岐の電流が０となった時に、前記補助スイッチトランジスタをオフさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせた後、かつ前記補助分岐の電流が０となった時に、前記補助スイッチトランジスタをオフさせる、
請求項５に記載のソフトスイッチング回路。

【請求項7】

補助ダイオードをさらに含み、
前記補助ダイオードは、前記補助分岐に設けられ、
前記補助分岐における前記補助ダイオードのターンオン方向は、前記主インダクタの第二端から前記主インダクタの第一端へ向かう方向である、
請求項１に記載のソフトスイッチング回路。

【請求項8】

前記補助スイッチトランジスタは、直列に接続される第１の補助ＭＯＳトランジスタと第２の補助ＭＯＳトランジスタを含み、
前記補助分岐における前記第１の補助ＭＯＳトランジスタのボディダイオードのターンオン方向は、前記主インダクタの第一端から前記主インダクタの第二端へ向かう方向であり、前記補助分岐における前記第２の補助ＭＯＳトランジスタのボディダイオードのターンオン方向は、前記主インダクタの第二端から前記主インダクタの第一端へ向かう方向であり、
前記制御ユニットは、具体的には、
前記電源から前記コンデンサに電気エネルギーが伝送される場合、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせる前に、前記第１の補助ＭＯＳトランジスタをオンさせ、前記第２の補助ＭＯＳトランジスタをオフさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせる前に、前記第２の補助ＭＯＳトランジスタをオンさせ、前記第１の補助ＭＯＳトランジスタをオフさせ、
前記制御ユニットは、さらに、具体的には、
前記コンデンサから前記電源に電気エネルギーが伝送される場合、
前記第１のスイッチトランジスタ及び前記第３のスイッチトランジスタをオンさせる前に、前記第２の補助ＭＯＳトランジスタをオンさせ、前記第１の補助ＭＯＳトランジスタをオフさせ、
前記第２のスイッチトランジスタ及び前記第４のスイッチトランジスタをオンさせる前に、前記第１の補助ＭＯＳトランジスタをオンさせ、前記第２の補助ＭＯＳトランジスタをオフさせる、
請求項１に記載のソフトスイッチング回路。

【請求項9】

前記補助インダクタは、前記主インダクタと並列に磁気結合されている、
請求項１ないし８のうちの何れか一項に記載のソフトスイッチング回路。

【請求項10】

前記補助インダクタのインダクタンス値は、前記主インダクタのインダクタンス値よりも小さい、
請求項１ないし９のうちの何れか一項に記載のソフトスイッチング回路。

【請求項11】

請求項１ないし１０のうちの何れか一項に記載のソフトスイッチング回路を含む回路基板アセンブリ。

【請求項12】

請求項１１に記載の回路基板アセンブリを含むスイッチング電源。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本願は、出願番号が「２０２１１０８９８０２０．５」で、出願日が２０２１年０８月０５日である中国特許出願に基づく優先権を主張し、その内容を全て参照により本願に組み込むものとする。
［技術分野］
本願は、回路設計の分野に関し、特にソフトスイッチング回路、回路基板アセンブリ及びスイッチング電源に関する。

【背景技術】

【0002】

スイッチング電源は、高周波化による体積上の利点と、スイッチング状態でのみ動作する場合の高い変換効率などの特性から、現在の電子技術の分野で最も広く利用されており、機器のパワー需要が増加し続けるにつれて、スイッチング電源のパワー密度及び効率への要求も高まりつつある。

【0003】

従来のスイッチング電源は、スイッチング回路を含み、スイッチング回路に複数のスイッチングデバイスが含まれることが多く、各スイッチングデバイスは、スイッチング動作を行う過程で、電圧と電流を同時に受け、スイッチングデバイスにおける寄生容量に対して充放電を行う必要がある。スイッチングデバイスのスイッチング損失は、スイッチングデバイスを流れる電流とスイッチングデバイスの電圧との積に関係があるため、スイッチングデバイスは、スイッチング動作を行うたびにスイッチング損失が発生する。スイッチング回路におけるスイッチングデバイスのスイッチング周波数を絶えず増加させると、スイッチング回路におけるすべてのスイッチングデバイスに生じる総スイッチング損失とスイッチング回路の入力パワーとの比が徐々に高くなり、すなわち、スイッチング回路の効率を低下させる。このように、スイッチングデバイスのスイッチング損失は、スイッチング回路におけるスイッチングデバイスのスイッチング周波数をさらに高め、スイッチング回路が適用されたスイッチング電源の体積をさらに減少させることを妨げる主な要因となる。

【発明の概要】

【0004】

本願の実施形態では、電源と、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタと、第４のスイッチトランジスタと、コンデンサと、主インダクタと、補助スイッチトランジスタと、補助インダクタと、制御ユニットと、を含み、電源の負極は接地され、電源の正極は、第１のスイッチトランジスタの第一端に接続され、第１のスイッチトランジスタの第二端は、第２のスイッチトランジスタの第一端及び主インダクタの第一端にそれぞれ接続され、第２のスイッチトランジスタの第二端は接地され、主インダクタの第二端は、第３のスイッチトランジスタの第一端及び第４のスイッチトランジスタの第二端にそれぞれ接続され、第３のスイッチトランジスタの第二端は接地され、第４のスイッチトランジスタの第一端は、コンデンサの第一端に接続され、コンデンサの第二端は接地されており、ここで、各スイッチトランジスタのボディダイオードの負極が各スイッチトランジスタの第一端とされ、各スイッチトランジスタのボディダイオードの正極が各スイッチトランジスタの第二端とされ、補助スイッチトランジスタと補助インダクタとが直列に接続されて補助分岐を形成し、補助分岐は、主インダクタに並列に接続され、制御ユニットは、第１のスイッチトランジスタ、第２のスイッチトランジスタ、第３のスイッチトランジスタ、第４のスイッチトランジスタ及び補助スイッチトランジスタの制御端にそれぞれ接続され、制御ユニットは、主インダクタの電流が正の場合、第１のスイッチトランジスタ及び第３のスイッチトランジスタをオンさせる前に、補助スイッチトランジスタをオンさせ、主インダクタの電流が負の場合、第２のスイッチトランジスタ及び第４のスイッチトランジスタをオンさせる前に、補助スイッチトランジスタをオンさせる、ソフトスイッチング回路が提供される。

【0005】

本願の実施形態では、上記のソフトスイッチング回路を含む回路基板アセンブリがさらに提供される。

【0006】

本願の実施形態では、上記の回路基板アセンブリを含むスイッチング電源がさらに提供される。

【図面の簡単な説明】

【0007】

【図1】本願の一実施形態によるソフトスイッチング回路の回路図である。

【図2】本願の一実施形態によるソフトスイッチング回路の制御波形を示す図（その１）である。

【図3】本願の一実施形態によるソフトスイッチング回路の制御波形を示す図（その２）である。

【図4】本願の一実施形態による、主インダクタと補助インダクタとで結合インダクタを形成するソフトスイッチング回路の回路図である。

【図5】本願の一実施形態による、２つの補助ＭＯＳトランジスタを有するソフトスイッチング回路の回路図である。

【図6】本願の一実施形態による、２つの補助ＭＯＳトランジスタを有し、かつ主インダクタと補助インダクタとで結合インダクタを形成するソフトスイッチング回路の回路図である。

【発明を実施するための形態】

【0008】

本願の実施形態は、ソフトスイッチング回路、回路基板アセンブリ及びスイッチング電源を提供することを主な目的として、スイッチングデバイスのスイッチング損失を効果的に低減することができるソフトスイッチング回路を提供している。

【0009】

本願の実施形態では、制御ユニットは、各スイッチトランジスタのゼロ電圧ターンオンを実現する必要がある場合、補助スイッチトランジスタをオンさせることで、補助インダクタと主インダクタとを並列に接続して等価インダクタを形成し、等価インダクタのインダクタンス値は、補助インダクタ及び主インダクタのインダクタンス値よりも小さい。等価インダクタのインダクタンス値をより小さくすると、主インダクタの電流を急速に０まで下げることができ、これにより、各スイッチトランジスタのゼロ電圧ターンオンを実現し、さらに各スイッチトランジスタのスイッチング損失を低減する。

【0010】

本願の実施形態の目的、技術案及び利点をより明確にするために、以下、図面を参照して、本願の各実施形態を詳細に説明する。しかしながら、当業者であれば、本願の各実施形態において、読者に本願をよりよく理解させるために多くの技術的詳細が提示されていることを理解するであろう。しかし、これらの技術的詳細、及び以下の各実施形態に基づく種々の変更や修正がなくても、本願が保護を求める技術案を実現することができる。以下の各実施形態の区分は、説明の便宜のためになされたものであり、本願の具体的な実現形態を何ら限定するものではなく、矛盾しない限り、各実施形態を互いに組み合わせたり互いに参照したりすることができる。

【0011】

本願の一実施形態は、スイッチング電源に設けられたソフトスイッチング回路に関する。スイッチング電源内の各スイッチトランジスタは、ターンオン時及びターンオフ時にスイッチング損失が発生する。スイッチトランジスタは、例えばＭＯＳトランジスタであり、ＭＯＳトランジスタのターンオン時にＭＯＳトランジスタの寄生出力容量で消費するエネルギーは、スイッチング電源のスイッチング損失の主力になる。本願のソフトスイッチング回路は、ＭＯＳトランジスタがオンする前に、まずＭＯＳトランジスタの寄生出力容量のエネルギーを解放し回収して、ＭＯＳトランジスタのゼロ電圧ターンオンを実現し、スイッチング電源全体のスイッチング損失を低減する。さらに、ＭＯＳトランジスタのスイッチング周波数を高くすることにより、スイッチング回路が適用されるスイッチング電源の体積をさらに減少させることができる。

【0012】

図１を参照すると、ソフトスイッチング回路は、電源１と、第１のスイッチトランジスタＳ１と、第２のスイッチトランジスタＳ２と、第３のスイッチトランジスタＳ３と、第４のスイッチトランジスタＳ４と、コンデンサＣと、主インダクタＬ１と、補助スイッチトランジスタＳａと、補助インダクタＬａと、制御ユニット（図示せず）とを含む。

【0013】

回路の接続構造は以下のとおりである。すなわち、電源１の負極は接地され、電源１の正極は、第１のスイッチトランジスタＳ１の第一端に接続され、第１のスイッチトランジスタＳ１の第二端は、第２のスイッチトランジスタＳ２の第一端及び主インダクタＬ１の第一端にそれぞれ接続され、第２のスイッチトランジスタＳ２の第二端は接地され、主インダクタＬ１の第二端は、第３のスイッチトランジスタＳ３の第一端及び第４のスイッチトランジスタＳ４の第二端にそれぞれ接続され、第３のスイッチトランジスタＳ３の第二端は接地され、第４のスイッチトランジスタＳ４の第一端は、コンデンサＣの第一端に接続され、コンデンサＣの第二端は接地されている。ここで、各スイッチトランジスタのボディダイオードの負極が各スイッチトランジスタの第一端とされ、各スイッチトランジスタのボディダイオードの正極が各スイッチトランジスタの第二端とされる。補助スイッチトランジスタＳａと補助インダクタＬａとが直列に接続されて補助分岐を形成し、補助分岐は、主インダクタＬ１に並列に接続され、制御ユニットは、第１のスイッチトランジスタＳ１、第２のスイッチトランジスタＳ２、第３のスイッチトランジスタＳ３、第４のスイッチトランジスタＳ４及び補助スイッチトランジスタＳａの制御端にそれぞれ接続され、Ｓ１、Ｓ２、Ｓ３、及びＳ４は、すべてＭＯＳトランジスタであってもよい。図１において、Ｓ１、Ｓ２、Ｓ３及びＳ４がすべてＭＯＳトランジスタであることを例として示しており、補助スイッチトランジスタＳａは、ＭＯＳトランジスタであってもよく、制御ユニットは、具体的には、各ＭＯＳトランジスタのゲートに接続され、各ＭＯＳトランジスタの第一端（ドレイン／ソース）と第二端（ソース／ドレイン）との間のオン又はオフ制御を行う。

【0014】

制御ユニットは、第１のスイッチトランジスタＳ１と第２のスイッチトランジスタＳ２を相補的にオンさせるように制御し、第３のスイッチトランジスタＳ３と第４のスイッチトランジスタＳ４を相補的にオンさせるように制御することができる。又は、主インダクタＬ１の電流ＩＬ１が正の場合、すなわち、ＩＬ１が主インダクタＬ１の第一端から第二端にのみ流れる時に、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４は、ダイオードとして設けられることができ、主インダクタの電流が負の場合、すなわち、ＩＬ１が主インダクタＬ１の第二端から第一端にのみ流れる時に、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３は、ダイオードとして設けられることができる。

【0015】

主インダクタＬ１の電流ＩＬ１が正の場合、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、補助スイッチトランジスタＳａをオンさせる。また、主インダクタＬ１の電流ＩＬ１が負の場合、制御ユニットは、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせる前に、補助スイッチトランジスタＳａをオンさせる。

【0016】

本実施形態では、スイッチングデバイスのスイッチング損失を効果的に低減することができるソフトスイッチング回路を提供している。制御ユニットは、各スイッチトランジスタのゼロ電圧ターンオンを実現する必要がある場合、補助スイッチトランジスタをオンさせることで、補助インダクタと主インダクタとを並列に接続して等価インダクタを形成し、等価インダクタのインダクタンス値は、補助インダクタ及び主インダクタのインダクタンス値よりも小さい。等価インダクタのインダクタンス値をより小さくすると、主インダクタの電流を急速に０まで下げることができ、これにより、各スイッチトランジスタのゼロ電圧ターンオンを実現し、さらに各スイッチトランジスタのスイッチング損失を低減する。

【0017】

具体的には、第１のスイッチトランジスタＳ１、第２のスイッチトランジスタＳ２及び主インダクタＬ１は、ＢＵＣＫ（降圧）回路を形成し、第３のスイッチトランジスタＳ３、第４のスイッチトランジスタＳ４及び主インダクタＬ１は、ＢＯＯＳＴ（昇圧）回路を形成する。Ｓ１、Ｓ２、Ｓ３及びＳ４がいずれもＭＯＳトランジスタである場合、制御ユニットは、第１のスイッチトランジスタＳ１と第２のスイッチトランジスタＳ２を相補的にオンさせるように制御し、具体的には、第１のスイッチトランジスタＳ１をオン又はオフさせることにより、ＢＵＣＫ（降圧）回路が動作するように制御する。制御ユニットは、さらに、第３のスイッチトランジスタＳ３と第４のスイッチトランジスタＳ４を相補的にオンさせるように制御し、具体的には、第３のスイッチトランジスタをオン又はオフさせることにより、ＢＯＯＳＴ（昇圧）回路が動作するように制御する。具体的には、コンデンサＣの第一端に負荷を接続してもよく、コンデンサＣの電圧は、負荷に電力供給するために使用され、図１において、負荷が抵抗Ｒであることを例として示している。

【0018】

通常、主インダクタＬ１のインダクタンス値が大きく設定されるため、主インダクタＬ１で伝送する電流のリップルを小さくすることができる。しかし、式Ｕ＝Ｌ＊ｄｉ／ｄｔから分かるように、電圧Ｕが略不変な場合、インダクタのインダクタンス値Ｌが大きいほど、電流の変化率（ｄｉ／ｄｔ）が小さくなる。各スイッチトランジスタのソフトスイッチングターンオン（ゼロ電圧ターンオン）を実現する必要がある場合、主インダクタＬ１は、インダクタンス値が大きいため、主インダクタＬ１の電流を直ちに０まで下げることができず、さらに各スイッチトランジスタの両端の電圧を等しくすることができず、各スイッチトランジスタのゼロ電圧ターンオンを実現することができず、スイッチング損失が大きくなる。各スイッチトランジスタのゼロ電圧ターンオンを実現するために、インダクタンス値の小さいインダクタを主インダクタＬ１として直接選択すると、伝送される電流のリップルが大きくなりすぎ、依然として伝送路のターンオン状態にある時の損失及びターンオフ損失が増加する。

【0019】

本願の制御ユニットは、各スイッチトランジスタのゼロ電圧ターンオンを実現する必要がある場合、補助スイッチトランジスタＳａをオンさせることで、補助インダクタＬａと主インダクタＬ１とを並列に接続して等価インダクタを形成し、等価インダクタのインダクタンス値は、補助インダクタＬａ及び主インダクタＬ１のインダクタンス値よりも小さい。等価インダクタのインダクタンス値をより小さくすると、主インダクタＬ１の電流を急速に０まで下げることができ、これにより、各ＭＯＳトランジスタのゼロ電圧ターンオンを実現し、さらに各ＭＯＳトランジスタのスイッチング損失を低減する。

【0020】

一実施形態では、補助インダクタＬａのインダクタンス値は、主インダクタＬ１のインダクタンス値よりも小さい。補助インダクタのインダクタンス値が主インダクタのインダクタンス値よりも小さい場合、補助インダクタと主インダクタとの等価によって得られた等価インダクタのインダクタンス値は、必ず主インダクタのインダクタンス値よりも小さくなる。そして、補助インダクタのインダクタンス値が小さいほど、補助インダクタと主インダクタとの等価によって得られた等価インダクタのインダクタンス値が小さくなり、Ｕ＝Ｌ＊ｄｉ／ｄｔから分かるように、Ｕが不変な場合、Ｌが小さいほど、電流の変化率（ｄｉ／ｄｔ）が大きくなり、等価インダクタの電流は速く０に変化することができ、さらに各ＭＯＳトランジスタのゼロ電圧ターンオンを速く実現することができ、各ＭＯＳトランジスタのスイッチング周波数が徐々に増加する場合にも、ゼロ電圧ターンオンを良好に実現することができる。

【0021】

一実施形態では、制御ユニットが各ＭＯＳトランジスタ及び補助スイッチトランジスタＳａを制御する１つの具体的な実現形態が提供される。

【0022】

図２の制御波形図を参照すると、Ｖｓｗ１及びＶｓｗ２は図１の２箇所の電圧であり、主インダクタＬ１の電流をＩＬ１とし、補助インダクタＬａの電流をＩＬａとする。制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、補助スイッチトランジスタＳａをオンさせてから、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせる。また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせる前に、補助スイッチトランジスタＳａをオンさせてから、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオフさせる。すなわち、ゼロ電圧ターンオンが必要なＭＯＳトランジスタをオンさせる前に、補助スイッチトランジスタＳａをオンさせてから、ターンオン状態にあるＭＯＳトランジスタをオフさせる。

【0023】

具体的には、図１のＶｓｗ１及びＶｓｗ２の位置を参照すると、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４がターンオン状態にある時に、第１のスイッチトランジスタＳ１の第二端の電圧Ｖｓｗ１は、０に等しく、第３のスイッチトランジスタＳ３の第一端の電圧Ｖｓｗ２は、コンデンサＣの両端の電圧Ｖｏに等しい。このとき、制御ユニットが第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３を同時にオンさせるように制御すると、第１のスイッチトランジスタＳ１の両端に電圧が存在し、そして第３のスイッチトランジスタＳ３の両端に電圧が存在するため、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３にスイッチング損失が発生する。

【0024】

本実施形態では、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、まず補助スイッチトランジスタＳａをオンさせることで、補助インダクタＬａと主インダクタＬ１とでインダクタンス値がより小さい等価インダクタを形成し、等価インダクタを流れる電流（主インダクタＬ１の第一端から第二端へ）を急速に０まで減少させ（その電流方向については図１の方向１を参照）、そして、逆方向に（主インダクタＬ１の第二端から第一端へ）増加させ始める（その電流方向については図１の方向２を参照）。等価インダクタを流れる電流が０まで減少した後、ＩＬ１はＩＬａよりも小さくなり、このとき、等価インダクタは、第１のスイッチトランジスタＳ１への充電を開始し、Ｖｓｗ１を０から増加させ、また、第４のスイッチトランジスタＳ４へ逆充電して、Ｖｓｗ２をＶｏから減少させる。Ｖｓｗ１が電源１から出力される電圧Ｖｉｎまで増加し、かつ、Ｖｓｗ２が０まで減少すると、第１のスイッチトランジスタの両端の電圧が０となり、第３のスイッチトランジスタの両端の電圧も０となり、このとき、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３を制御してゼロ電圧ターンオンを実現し、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３のスイッチング損失を効果的に低減する。

【0025】

制御ユニットが、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４を制御してゼロ電圧ターンオンを実現する原理は、上記と同じであるが、違いは、等価インダクタが、主インダクタＬ１の第二端から第一端へ流れる電流を急速に０まで減少させ、そして、逆方向に（主インダクタＬ１の第一端から第二端へ）増加させ始め、Ｖｓｗ１がＶｉｎから０に減少し、Ｖｓｗ２が０からＶｏに増加すると、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４を制御してゼロ電圧ターンオンを実現し、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４のスイッチング損失を効果的に低減することである。

【0026】

一実施形態では、制御ユニットが各スイッチトランジスタ及び補助スイッチトランジスタＳａを制御する別の具体的な実現形態が提供される。

【0027】

制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせてから、補助スイッチトランジスタＳａをオンさせる。また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせる前に、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオフさせてから、補助スイッチトランジスタＳａをオンさせる。

【0028】

本実施形態の実現形態と前の実施形態の実現形態とは、主に以下の点で相違する。
前の実施形態では、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、まず補助スイッチトランジスタＳａをオンさせ、その後、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせる。第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせる前は、ともに補助スイッチトランジスタＳａをオンさせているため、等価インダクタの電圧は、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせた後に減少し始めるまで、一定期間Ｖｏに等しくなり続けるので、Ｌａの電流ＩＬａの増加速度が速く、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３のゼロ電圧ターンオンを同時に実現することができるが、Ｌａの電流ＩＬａが大きくなると、ソフトスイッチング回路全体のターンオン状態にある時の損失及び各スイッチトランジスタのターンオフ損失を増加させてしまう。

【0029】

一方、本実施形態では、図３の制御波形図を参照すると、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、まず第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオフさせ、その後、補助スイッチトランジスタＳａをオンさせる。補助スイッチトランジスタＳａをオンさせてから、等価インダクタの電圧はＶｏから減少し始めるため、Ｌａの電流ＩＬａの増加速度は遅く、Ｌａの電流ＩＬａは小さく、ソフトスイッチング回路全体のターンオン状態にある時の損失及び各スイッチトランジスタのターンオフ損失を効果的に低減することができる。また、等価インダクタの電流はＶｓｗ１を増加させるとともに、同期してＶｓｗ２を減少させるが、電源１から出力される電圧ＶｉｎとコンデンサＣの両端の電圧Ｖｏが等しくない可能性があるため、このとき、Ｖｓｗ１＝ＶｉｎかつＶｓｗ２＝０となる時刻がなく、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３を同時にオンさせると、両方のゼロ電圧ターンオンの効果に差が生じる。このため、本願では、第１のスイッチトランジスタＳ１と第３のスイッチトランジスタＳ３を第１の予め設定された時間をおいて順次オンさせることができ、つまり、Ｖｓｗ１＝Ｖｉｎとなる時に第１のスイッチトランジスタＳ１をオンさせ、Ｖｓｗ２＝０となる時に第３のスイッチトランジスタＳ３をオンさせ、Ｖｉｎ＞Ｖｏの場合にまず第３のスイッチトランジスタＳ３をオンさせ、逆の場合にまず第１のスイッチトランジスタＳ１をオンさせる。図３において、まず第１のスイッチトランジスタＳ１をオンさせることを例として示しており、２つのスイッチトランジスタのゼロ電圧ターンオンを実現することが保証され、ソフトスイッチング回路全体のスイッチング損失が低減される。同様に、第２のスイッチトランジスタＳ２と第４のスイッチトランジスタＳ４を第２の予め設定された時間をおいて順次オンさせることができ、第１の予め設定された時間と第２の予め設定された時間とは等しくてもよいし、等しくなくてもよい。

【0030】

一実施形態では、制御ユニットは、電源１から出力される電圧ＶｉｎがコンデンサＣの両端の電圧Ｖｏと略等しくなる時に、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３を同時にオンさせるように制御し、すなわち、第１の予め設定された時間が０となり、また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４を同時にオンさせるように制御し、すなわち、第２の予め設定された時間が０となる。本実施形態では、ＶｉｎがＶｏに近い場合、制御ユニットが第１のスイッチトランジスタ及び第３のスイッチトランジスタを同時にオンさせるように制御するように直接設定することができ、制御ポリシーを簡略化する。

【0031】

一実施形態では、制御ユニットは、さらに、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせた後に、補助スイッチトランジスタＳａをオフさせ、また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせた後に、補助スイッチトランジスタＳａをオフさせる。本実施形態では、第１のスイッチトランジスタ及び第３のスイッチトランジスタをオンさせる前に補助スイッチトランジスタをオフさせていれば、補助スイッチトランジスタをオフさせた時に、補助分岐の電流が大きくなる傾向があるため、第１のスイッチトランジスタ及び第３のスイッチトランジスタをオンさせた後に補助スイッチトランジスタをオフさせることにより、補助スイッチトランジスタのターンオフ時における補助分岐の電流をできる限り小さくすることができ、補助スイッチトランジスタをオフさせることによるターンオフ損失を低減し、さらにソフトスイッチング回路全体のスイッチング損失を低減する。

【0032】

一実施形態では、制御ユニットは、具体的には、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせた後、かつ補助分岐の電流が０となった時に、補助スイッチトランジスタＳａをオフさせ、また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせた後、かつ補助分岐の電流が０となった時に、補助スイッチトランジスタＳａをオフさせる。本実施形態では、制御スイッチは、具体的には、補助分岐の電流が０になった時に、補助スイッチトランジスタをオフさせ、これにより、補助スイッチトランジスタのゼロ電流ターンオフを実現し、補助スイッチトランジスタのターンオフによるターンオフ損失をさらに低減し、さらにソフトスイッチング回路全体のスイッチング損失を低減する。

【0033】

一実施形態では、ソフトスイッチング回路は、補助ダイオードＤａをさらに含み、補助ダイオードＤａは、補助分岐に設けられ、補助分岐における補助ダイオードＤａのターンオン方向は、主インダクタＬ１の第二端から前記主インダクタＬ１の第一端へ向かう方向であり、ここでは、補助分岐における補助ダイオードＤａの具体的な位置を限定することはない。図１において、補助ダイオードＤａが補助インダクタＬａと主インダクタＬ１の第二端との間に設けられていることを例として示している。

【0034】

本実施形態では、第１のスイッチトランジスタ及び第３のスイッチトランジスタをゼロ電圧でオンさせた後、主インダクタの第二端から第一端へ流れる等価インダクタの電流は０に減少し、そして、逆方向に主インダクタの第一端から第二端へ流れる。電流が主インダクタの第一端から第二端へ流れる間、補助ダイオードの存在により、補助スイッチトランジスタの電流は０となり、この間、補助スイッチトランジスタをオフさせることにより、補助スイッチトランジスタのゼロ電流ターンオフを実現し、ソフトスイッチング回路全体のスイッチング損失をさらに低減することができる。

【0035】

一実施形態では、図４を参照すると、補助インダクタＬａは、主インダクタＬ１と並列に磁気結合されている。具体的には、補助インダクタＬａのコイルは、主インダクタＬ１の磁心に設けられ、補助インダクタＬａは、磁界を介して主インダクタＬ１とエネルギー交換を行う。本実施形態では、補助インダクタは、主インダクタと並列に磁気結合され、具体的には、補助インダクタのコイルは、主インダクタの磁心に直接設けられ、主インダクタと結合インダクタを形成しており、別途、磁心を設ける必要がなく、ソフトスイッチング回路全体の体積をある程度減少させるとともに、補助インダクタと主インダクタとの間で磁界を介してエネルギーを直接伝送することにより、主インダクタと補助インダクタとの電気的分離を実現し、分離装置を追加する必要がなく、また、補助分岐の両端は他の電位に接続されることができ、例えば、いずれも制御ユニットと同じ基準グランドに接続される場合、補助スイッチトランジスタをフローティング駆動する必要がなく、駆動要件を低減する。

【0036】

一実施形態では、図５を参照すると、補助スイッチトランジスタＳａは、直列に接続される第１の補助ＭＯＳトランジスタＳａ１と第２の補助ＭＯＳトランジスタＳａ２を含み、補助分岐における第１の補助ＭＯＳトランジスタＳａ１のボディダイオードのターンオン方向は、主インダクタＬ１の第一端から主インダクタＬ１の第二端へ向かう方向であり、補助分岐における第２の補助ＭＯＳトランジスタＳａ２のボディダイオードのターンオン方向は、主インダクタＬ１の第二端から主インダクタＬ１の第一端へ向かう方向である。

【0037】

電源１からコンデンサＣへの方向に電気エネルギーが伝送されると、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、第１の補助ＭＯＳトランジスタＳａ１をオンさせ、第２の補助ＭＯＳトランジスタＳａ２をオフさせる。このとき、第２の補助ＭＯＳトランジスタＳａ２のボディダイオードの方向は、明らかに図１に対応する実施形態における補助ダイオードＤａの方向と同じであるため、この場合も補助スイッチトランジスタのゼロ電流ターンオフを実現し、ソフトスイッチング回路全体のスイッチング損失をさらに低減することができる。また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせる前に、第２の補助ＭＯＳトランジスタＳａ２をオンさせ、第１の補助ＭＯＳトランジスタＳａ１をオフさせ、同様に、第１の補助ＭＯＳトランジスタＳａ１のボディダイオードも補助スイッチトランジスタのゼロ電流ターンオフを実現し、ソフトスイッチング回路全体のスイッチング損失をさらに低減することができる。

【0038】

コンデンサＣから電源１への方向に電気エネルギーが伝送されると、制御ユニットは、第１のスイッチトランジスタＳ１及び第３のスイッチトランジスタＳ３をオンさせる前に、第２の補助ＭＯＳトランジスタＳａ２をオンさせ、第１の補助ＭＯＳトランジスタＳａ１をオフさせる。また、第２のスイッチトランジスタＳ２及び第４のスイッチトランジスタＳ４をオンさせる前に、第１の補助ＭＯＳトランジスタＳａ１をオンさせ、第２の補助ＭＯＳトランジスタＳａ２をオフさせる。

【0039】

図６を参照すると、補助インダクタＬａのコイルは、主インダクタＬ１の磁心に設けられており、このとき、補助インダクタＬａの両側の第１の補助ＭＯＳトランジスタＳａ１及び第２の補助ＭＯＳトランジスタＳａ２の一端をすべて制御ユニットと同じ基準グランドに接続することができるため、第１の補助ＭＯＳトランジスタＳａ１及び第２の補助ＭＯＳトランジスタＳａ２をフローティング駆動する必要がなく、駆動要件を低減する。

【0040】

本実施形態では、電源とコンデンサが双方向に電気エネルギーを伝送する際に、各ＭＯＳトランジスタのゼロ電圧ターンオンを実現することができ、その実現原理は上記の実施形態と同様である。また、補助スイッチトランジスタのゼロ電流ターンオフを実現し、ソフトスイッチング回路全体のスイッチング損失をさらに低減することもできる。

【0041】

本願の一実施形態は、上記の実施形態のソフトスイッチング回路を含む回路基板アセンブリに関する。

【0042】

本願の一実施形態は、上記の実施形態の回路基板アセンブリを含むスイッチング電源に関する。

【0043】

当業者であれば、上記の実施形態は、本願を実現するための具体的な実施形態であり、実際の適用においては、本願の思想及び範囲から逸脱することなく、形式的及び詳細的に様々な変更を加えることができることを理解するであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】