特表 2024-528314 同期結合Ｂｏｏｓｔ回路、Ｂｏｏｓｔ回路及び電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-26

(54)【発明の名称】同期結合Ｂｏｏｓｔ回路、Ｂｏｏｓｔ回路及び電源装置

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240719BHJP

【ＦＩ】

H02M3/155 H

H02M3/155 W

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024508460

(86)(22)【出願日】2022-08-19

(85)【翻訳文提出日】2024-02-07

(86)【国際出願番号】 CN2022113504

(87)【国際公開番号】W WO2023020607

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】202110964772.7

(32)【優先日】2021-08-20

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202111067107.4

(32)【優先日】2021-09-10

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】524052860

【氏名又は名称】深▲セン▼市新思電能科技有限責任公司

(74)【代理人】

【識別番号】100160691

【弁理士】

【氏名又は名称】田邊 淳也

(72)【発明者】

【氏名】呉 臻員

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AA18

5H730AS04

5H730BB14

5H730BB57

5H730BB82

5H730BB88

5H730BB89

5H730DD04

5H730DD16

5H730EE13

5H730FD51

5H730FG05

5H730FG07

5H730ZZ17

(57)【要約】

本発明は、同期結合Ｂｏｏｓｔ回路、Ｂｏｏｓｔ回路及び電源装置を開示し、該同期結合Ｂｏｏｓｔ回路は、結合インダクタの第１の巻線の逆極性端子、第１の下部トランジスタのドレインにソースが接続され、電源出力端子にドレインが接続された第１の上部トランジスタと、結合インダクタの第２の巻線の逆極性端子、第２の下部トランジスタのドレインにソースが接続され、電源出力端子にドレインが接続された第２の上部トランジスタと、を含み、第１の下部トランジスタのソースが接地され、第２の下部トランジスタのソースが接地される。本発明によれば、整流ダイオードの電圧降下損失、整流トランジスタボディダイオードの逆回復電荷損失、インダクタ電流の不連続時にインダクタと寄生容量の共振によるパワー因子及び高調波因子が悪くなる問題、及び下ブリッジトランジスタのターンオン損失問題を解決することができる。

【特許請求の範囲】

【請求項1】

同期結合Ｂｏｏｓｔ回路であって、
電源入力端子及び電源出力端子と、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続され、前記共通端子が前記電源入力端子に接続された結合インダクタと、
前記結合インダクタの第１の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子にボディダイオードのカソード端子が接続された第１の上部トランジスタと、
前記結合インダクタの第１の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第１の下部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子にボディダイオードのカソード端子が接続された第２の上部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第２の下部トランジスタと、を含み、
前記第１の巻線、第１の上部トランジスタ及び第１の下部トランジスタが第１のＢｏｏｓｔブランチ回路として組み合わされ、
前記第２の巻線、第２の上部トランジスタ及び第２の下部トランジスタが第２のＢｏｏｓｔブランチ回路として組み合わされ、
第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第２の上部トランジスタを流れる際に、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第１の上部トランジスタの電流が負になるように、前記第１の上部トランジスタのターンオンを制御し、
前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第１の上部トランジスタを流れる際に、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第２の上部トランジスタの電流が負になるように、前記第２の上部トランジスタのターンオンを制御する
ことを特徴とする同期結合Ｂｏｏｓｔ回路。

【請求項2】

前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにする
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項3】

前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が前記既定の周波数値以上となるようにする
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項4】

前記結合インダクタは、前記電源入力端子と前記共通端子との間に挿入された第３の巻線をさらに含み、前記第３の巻線は、同極性端子が前記電源入力端子に接続され、逆極性端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項5】

前記同期結合Ｂｏｏｓｔ回路は、前記電源入力端子と前記共通端子との間に挿入された第３のインダクタをさらに含み、前記第３のインダクタは、入力端子が前記電源入力端子に接続され、出力端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項6】

前記同期結合Ｂｏｏｓｔ回路の結合インダクタの第１の巻線が第１のインダクタに替えられ、第２の巻線が第２のインダクタに替えられた
ことを特徴とする請求項５に記載の同期結合Ｂｏｏｓｔ回路。

【請求項7】

第１の巻線と第２の巻線とは、同じコアにあり、且つ、同じ巻数と同じ巻き方とを有する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項8】

前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせることにより、同じコアに巻設されている
ことを特徴とする請求項７に記載の同期結合Ｂｏｏｓｔ回路。

【請求項9】

前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせてなる複数のワイヤパイを有し、前記第１の巻線の複数のワイヤパイと前記第２の巻線の複数のワイヤパイとが交互に同じコアに巻設されている
ことを特徴とする請求項８に記載の同期結合Ｂｏｏｓｔ回路。

【請求項10】

前記結合インダクタの電流が流れる大地帰還回路にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項11】

前記第１の下部トランジスタボディダイオードのアノード端子及び前記第２の下部トランジスタボディダイオードのアノード端子とグランドとの間にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項12】

前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項13】

前記結合インダクタの第１の巻線の逆極性端子と前記第１の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続されている
ことを特徴とする請求項１２に記載の同期結合Ｂｏｏｓｔ回路。

【請求項14】

前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御し、
前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項15】

前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項16】

前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項17】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第１の上部トランジスタの電流が負である時に、前記第１の上部トランジスタが第２の上部トランジスタよりも先にターンオフするように制御し、前記第１の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第１の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第２の上部トランジスタの電流が負である時に、前記第２の上部トランジスタが第１の上部トランジスタよりも先にターンオフするように制御し、前記第２の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第２の下部トランジスタがターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項18】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオンしてから前記第２の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオンしてから前記第１の下部トランジスタがターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項19】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタが既定期間動作してから、第２の下部トランジスタ以後にターンオフするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタが既定期間動作してから、第１の下部トランジスタ以後にターンオフするように制御する
ことを特徴とする請求項１８に記載の同期結合Ｂｏｏｓｔ回路。

【請求項20】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオフしてから、前記第１の上部トランジスタが前記第２の上部トランジスタより先にターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオフしてから、前記第２の上部トランジスタが前記第１の上部トランジスタより先にターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項21】

前記第１のＢｏｏｓｔブランチ回路と前記第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作するように制御する場合、１つの制御周期の前半周期において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第１の時刻において、前記第１の上部トランジスタがターンオフし、
第２の時刻において、前記第１の下部トランジスタがターンオンし、
第３の時刻において、前記第２の上部トランジスタがターンオフし、
第４の時刻において、前記第１の下部トランジスタがターンオフし、
第５の時刻において、前記第１の上部トランジスタがターンオンし、
第６の時刻において、前記第２の上部トランジスタがターンオンする動作シーケンスであり、
１つの制御周期の後半周期において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第７の時刻において、前記第２の上部トランジスタがターンオフし、
第８の時刻において、前記第２の下部トランジスタがターンオンし、
第９の時刻において、前記第１の上部トランジスタがターンオフし、
第１０の時刻において、前記第２の下部トランジスタがターンオフし、
第１１の時刻において、前記第２の上部トランジスタはターンオンし、
第１２の時刻において、前記第１の上部トランジスタがターンオンする動作シーケンスである
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項22】

Ｂｏｏｓｔ回路であって、
電源入力端子及び電源出力端子と、
入力端子が前記電源入力端子に接続されたインダクタと、
アノード端子が前記インダクタの出力端子に接続され、カソード端子が前記電源出力端子に接続されたダイオードと、
前記インダクタの出力端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地されたトランジスタと、を含み、
インダクタ電流が連続モードにあり、且つ、入力電圧が変化し続けている場合に、少ない磁気損失増大を代価としてより多くのスイッチング損失の低減を実現することを原則として、前記トランジスタのスイッチング周波数変化を制御する
ことを特徴とするＢｏｏｓｔ回路。

【請求項23】

前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、
前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するようにする
ことを特徴とする請求項２２に記載のＢｏｏｓｔ回路。

【請求項24】

前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする
ことを特徴とする請求項２３に記載のＢｏｏｓｔ回路。

【請求項25】

前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、
前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記スイッチング周波数が電圧の増大につれて減少し続け、電圧の減少につれて増大し続けるようにする
ことを特徴とする請求項２２に記載のＢｏｏｓｔ回路。

【請求項26】

前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする
ことを特徴とする請求項２５に記載のＢｏｏｓｔ回路。

【請求項27】

前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、
前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記スイッチング周波数が電圧の増大につれて増大し続け、電圧の減少につれて減少し続けるようにする
ことを特徴とする請求項２２に記載のＢｏｏｓｔ回路。

【請求項28】

前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする
ことを特徴とする請求項２７に記載のＢｏｏｓｔ回路。

【請求項29】

請求項１から２１の何れか一項に記載の同期結合Ｂｏｏｓｔ回路を含む
ことを特徴とする電源装置。

【請求項30】

請求項２２から２８の何れか一項に記載のＢｏｏｓｔ回路を含む
ことを特徴とする電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子回路の技術分野に関するものであり、特に同期結合Ｂｏｏｓｔ回路、Ｂｏｏｓｔ回路及び電源装置に関するものである。

【背景技術】

【0002】

Ｂｏｏｓｔ回路は、パワーエレクトロニクス技術の分野で広く使用されている最もシンプルな昇圧式コンバータ回路である。従来の高電圧Ｂｏｏｓｔ回路は高効率のために、Ｑｒｒ（逆回復電荷）が比較的小さいデバイスを用いて整流を行うのが一般的であった。ＳｉＣダイオードや超高速回復ダイオードのように整流するだけであってもよく、また、ＧａｎＦＥＴ又はＳｉｃＦＥＴのように同期且つ整流であってもよい。一般的なＳｉトランジスタはＱｒｒが非常に大きいため、通常はＳｉ ＭＯＳＦＥＴを直接用いて同期整流することはない。従来の高電圧Ｂｏｏｓｔ回路には、整流ダイオードの電圧降下損失問題、整流トランジスタボディダイオードのＱｒｒ損失問題、インダクタ電流の不連続時にインダクタと寄生容量の共振によるＰＦ（パワー因子）及びＴＨＤ（高調波因子）が悪くなる問題、及び下ブリッジトランジスタのターンオン損失問題が存在する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の主な目的は、上記の問題を解決するための同期結合Ｂｏｏｓｔ回路、Ｂｏｏｓｔ回路及び電源装置を提案することである。

【課題を解決するための手段】

【0004】

上記目的を実現するために、本発明は同期結合Ｂｏｏｓｔ回路を提案し、前記同期結合Ｂｏｏｓｔ回路は、
電源入力端子及び電源出力端子と、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続され、前記共通端子が前記電源入力端子に接続された結合インダクタと、
前記結合インダクタの第１の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子にボディダイオードのカソード端子が接続された第１の上部トランジスタと、
前記結合インダクタの第１の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第１の下部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子にボディダイオードのカソード端子が接続された第２の上部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第２の下部トランジスタと、を含む。

【0005】

前記第１の巻線、第１の上部トランジスタ及び第１の下部トランジスタが第１のＢｏｏｓｔブランチ回路として組み合わされ、
前記第２の巻線、第２の上部トランジスタ及び第２の下部トランジスタが第２のＢｏｏｓｔブランチ回路として組み合わされ、
第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第２の上部トランジスタを流れる際に、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第１の上部トランジスタの電流が負になるように、前記第１の上部トランジスタのターンオンを制御する。

【0006】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第１の上部トランジスタを流れる際に、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第２の上部トランジスタの電流が負になるように、前記第２の上部トランジスタのターンオンを制御する。

【0007】

好ましくは、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにする。

【0008】

好ましくは、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0009】

前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が前記既定の周波数値以上となるようにする。

【0010】

好ましくは、前記結合インダクタは、前記電源入力端子と前記共通端子との間に挿入された第３の巻線をさらに含み、前記第３の巻線は、同極性端子が前記電源入力端子に接続され、逆極性端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている。

【0011】

好ましくは、前記同期結合Ｂｏｏｓｔ回路は、前記電源入力端子と前記共通端子との間に挿入された第３のインダクタをさらに含み、前記第３のインダクタは、入力端子が前記電源入力端子に接続され、出力端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている。

【0012】

好ましくは、前記同期結合Ｂｏｏｓｔ回路の結合インダクタの第１の巻線が第１のインダクタに替えられ、第２の巻線が第２のインダクタに替えられる。

【0013】

好ましくは、第１の巻線と第２の巻線とは、同じコアにあり、且つ、同じ巻数と同じ巻き方とを有する。

【0014】

好ましくは、前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせることにより、同じコアに巻設される。

【0015】

好ましくは、前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせてなる複数のワイヤパイを有し、前記第１の巻線の複数のワイヤパイと前記第２の巻線の複数のワイヤパイとが交互に同じコアに巻設されている。

【0016】

好ましくは、前記結合インダクタの電流が流れる大地帰還回路にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【0017】

好ましくは、前記第１の下部トランジスタボディダイオードのアノード端子及び前記第２の下部トランジスタボディダイオードのアノード端子とグランドとの間にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【0018】

好ましくは、前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続されている。

【0019】

好ましくは、前記結合インダクタの第１の巻線の逆極性端子と前記第１の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続されている。

【0020】

好ましくは、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタのスイッチング周波数を、電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御し、
前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御する。

【0021】

好ましくは、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御する。

【0022】

好ましくは、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御する。

【0023】

好ましくは、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第１の上部トランジスタの電流が負である時に、前記第１の上部トランジスタが第２の上部トランジスタよりも先にターンオフするように制御し、前記第１の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第１の下部トランジスタがターンオンするように制御する。

【0024】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第２の上部トランジスタの電流が負である時に、前記第２の上部トランジスタが第１の上部トランジスタよりも先にターンオフするように制御し、前記第２の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第２の下部トランジスタがターンオンするように制御する。

【0025】

好ましくは、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオンしてから前記第２の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオンしてから前記第１の下部トランジスタがターンオンするように制御する。

【0026】

好ましくは、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタが既定期間動作してから、第２の下部トランジスタ以後にターンオフするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタが既定期間動作してから、第１の下部トランジスタ以後にターンオフするように制御する。

【0027】

好ましくは、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオフしてから、前記第１の上部トランジスタが前記第２の上部トランジスタより先にターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオフしてから、前記第２の上部トランジスタが前記第１の上部トランジスタより先にターンオンするように制御する。

【0028】

好ましくは、前記第１のＢｏｏｓｔブランチ回路と前記第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作するように制御する場合、１つの制御周期の前半周期において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第１の時刻において、前記第１の上部トランジスタがターンオフし、
第２の時刻において、前記第１の下部トランジスタがターンオンし、
第３の時刻において、前記第２の上部トランジスタがターンオフし、
第４の時刻において、前記第１の下部トランジスタがターンオフし、
第５の時刻において、前記第１の上部トランジスタがターンオンし、
第６の時刻において、前記第２の上部トランジスタがターンオンする動作シーケンスであり、
１つの制御周期の後半周期において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第７の時刻において、前記第２の上部トランジスタがターンオフし、
第８の時刻において、前記第２の下部トランジスタがターンオンし、
第９の時刻において、前記第１の上部トランジスタがターンオフし、
第１０の時刻において、前記第２の下部トランジスタがターンオフし、
第１１の時刻において、前記第２の上部トランジスタはターンオンし、
第１２の時刻において、前記第１の上部トランジスタがターンオンする動作シーケンスである。

【0029】

本発明は、Ｂｏｏｓｔ回路を提案し、前記Ｂｏｏｓｔ回路は、
電源入力端子及び電源出力端子と、
入力端子が前記電源入力端子に接続されたインダクタと、
アノード端子が前記インダクタの出力端子に接続され、カソード端子が前記電源出力端子に接続されたダイオードと、
前記インダクタの出力端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地されたトランジスタと、を含み、
インダクタ電流が連続モードにあり、且つ、入力電圧が変化し続けている場合に、少ない磁気損失増大を代価としてより多くのスイッチング損失の低減を実現することを原則として、前記トランジスタのスイッチング周波数変化を制御する。

【0030】

好ましくは、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するようにする。

【0031】

好ましくは、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0032】

好ましくは、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記スイッチング周波数が電圧の増大につれて減少し続け、電圧の減少につれて増大し続けるようにする。

【0033】

好ましくは、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0034】

好ましくは、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記スイッチング周波数が電圧の増大につれて増大し続け、電圧の減少につれて減少し続けるようにする。

【0035】

好ましくは、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0036】

本発明は、上述した同期結合Ｂｏｏｓｔ回路又は上述したＢｏｏｓｔ回路を含む電源装置をさらに提案する。

【0037】

本発明の同期結合Ｂｏｏｓｔ回路によれば、結合インダクタの第１の巻線、第１の上部トランジスタ及び第１の下部トランジスタにより構成された第１のＢｏｏｓｔブランチ回路の充放電シーケンス、及び結合インダクタの第２の巻線、第２の上部トランジスタ及び第２の下部トランジスタにより構成された第２のＢｏｏｓｔブランチ回路の充放電シーケンスを制御することにより、従来の整流ダイオードの電圧降下損失の問題、整流トランジスタのボディダイオードのＱｒｒ損失の問題、従来のＰＦＣインダクタ電流の不連続時のインダクタ及び寄生容量の共振によるＰＦ及びＴＨＤ悪化の問題、及び第１の下部トランジスタと第２の下部トランジスタのターンオン損失の問題を解決する。

【0038】

本発明の実施例及び従来技術の技術案をより明確に説明するため、以下では、実施例或いは従来技術の説明に必要とされる添付図面を簡単に説明する。下記説明における添付図面は本発明の一部の実施例に過ぎないことは明らかであって、当業者にとって、創造的な労働を行うことなく、これらの添付図面に示す構造に基づいて他の添付図面を得ることができる。

【図面の簡単な説明】

【0039】

【図1】本発明の同期結合Ｂｏｏｓｔ回路の一実施例の回路構成模式図である。

【図2】本発明の同期結合Ｂｏｏｓｔ回路の別の実施例の回路構成模式図である。

【図3】結合インダクタの一実施例の回路構成模式図である。

【図4】図１又図２における同期結合Ｂｏｏｓｔ回路の一実施例の等価回路構成模式図である。

【図5】本発明の同期結合Ｂｏｏｓｔ回路における各スイッチのシーケンス制御図である。

【図6】本発明のＢｏｏｓｔ回路の一実施例の回路構成模式図である。

【発明を実施するための形態】

【0040】

添付図面を参照して、実施例と組み合わせて本発明の目的の実現、機能特徴及び長所をさらに説明する。
以下では、本発明の実施例における添付図面と組み合わせ、本発明の実施例における技術案を明確且つ完全に説明する。説明される実施例は本発明の全ての実施例ではなく、一部の実施例に過ぎないことは明らかである。本発明における実施例に基づいて、当業者が創造的な労働を行うことなく得る全ての他の実施例は、本発明の保護の範囲に属す。

【0041】

もし本発明の実施例で方向性指示（例えば上、下、左、右、前、後…）に関わる場合、当該方向性指示はある特定の姿勢（添付図面に示す）における各部品間の相対的位置関係、運動状況等を説明するためだけに用いられ、仮に当該特定の姿勢が変わる場合、当該方向性指示もそれ相当に変わることは説明すべきである。

【0042】

また、本発明の実施例において「第一」、「第二」等の説明に関わる場合、当該「第一」、「第二」等の説明は、説明のために利用されるだけであって、その相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定するように理解すべきではない。これにより、「第一」、「第二」に限定された特徴は明示的或いは暗示的に少なくとも一つの当該特徴を含んでもよい。また、各実施例の技術案はお互いに組み合わせることができる。ただし、当業者が実現できることはその基礎である。技術案の組み合わせに矛盾が生じるか、実現できない場合には、このような技術案の組み合わせが存在しない、且つ本発明が主張する保護範囲にないと理解すべきである。

【0043】

本明細書の用語「及び／又は」は、関連対象の関連関係を説明し、３つの関係が存在し得ることを意味するだけである。例えば、Ａ及び／又はＢの場合、Ａのみが存在する、ＡとＢが同時に存在する、Ｂのみが存在するという３つの状況を表すことができる。なお、本明細書における符号「／」は通常、前後の関連対象が「又は」の関係であることを表す。

【0044】

本発明は、同期結合Ｂｏｏｓｔ回路を提案する。

【0045】

図１から図４を参照し、本発明の一実施例において、該同期結合Ｂｏｏｓｔ回路は、
電源入力端子ＶＩＮ及び電源出力端子ＶＯＵＴと、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続されている結合インダクタＬｍと、
前記結合インダクタＬｍの第１の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子ＶＯＵＴにボディダイオードのカソード端子が接続された第１の上部トランジスタＱ_1upと、
前記結合インダクタＬｍの第１の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第１の下部トランジスタＱ_1dnと、
前記結合インダクタＬｍの第２の巻線の逆極性端子にボディダイオードのアノード端子が接続され、前記電源出力端子ＶＯＵＴにボディダイオードのカソード端子が接続された第２の上部トランジスタＱ_2upと、
前記結合インダクタＬｍの第２の巻線の逆極性端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地された第２の下部トランジスタＱ_2dnと、を含む。

【0046】

ここで、第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnとは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉｃＦＥＴ、ＧａｎＦＥＴ等のボディダイオードを有するトランジスタを用いて実現することができ、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upとは、ＭＯＳＦＥＴ、ＳｉｃＦＥＴ、ＧａｎＦＥＴ等のボディダイオードを有し、且つ、オン抵抗が小さいトランジスタを用いて実現することができる。

【0047】

本実例において、前記第１の巻線と前記第２の巻線の共通端子は前記電源入力端子ＶＩＮに接続され、図４におけるＬｅｆｆは結合インダクタＬｍの等価自己インダクタンスであり、Ｌｋ１、Ｌｋ２は結合インダクタＬｍの第１の巻線と第２の巻線の漏れインダクタンスである。

【0048】

本実施例において、前記結合インダクタＬｍの第１の巻線、第１の上部トランジスタＱ_1up及び第１の下部トランジスタＱ_1dnは、第１のＢｏｏｓｔブランチ回路として組み合わされ、前記結合インダクタＬｍの第２の巻線、第２の上部トランジスタＱ_2up及び第２の下部トランジスタＱ_2dnは、第２のＢｏｏｓｔブランチ回路として組み合わされる。

【0049】

第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路は交互にメインパワー回路として機能することができ、具体的には、第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能する際に、第１の巻線がメイン電流を負担する。第１の下部トランジスタＱ_1dnがターンオンすると、結合インダクタＬｍが第１の巻線を介してエネルギーを蓄積し、第１の下部トランジスタＱ_1dnがターンオフしてから１つのデッドタイムの後に、第１の上部トランジスタＱ_1upがターンオンし、結合インダクタＬｍ上の電流が第１の巻線を介して第１の上部トランジスタＱ_1upを経て電源出力端子ＶＯＵＴに出力され、電源の昇圧が実現される。

【0050】

第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能する場合、第２の巻線がメイン電流を負担する。第２の下部トランジスタＱ_2dnがターンオンすると、結合インダクタＬｍが第２の巻線を介してエネルギーを蓄積し、第２の下部トランジスタＱ_2dnがターンオフしてから１つのデッドタイムの後に、第２の上部トランジスタＱ_2upがターンオンし、結合インダクタＬｍ上の電流が第２の巻線を介して第２の上部トランジスタＱ_2upを経て電源出力端子ＶＯＵＴに出力され、電源の昇圧が実現される。

【0051】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第２の上部トランジスタを流れる際に、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第１の上部トランジスタの電流が負になるように、前記第１の上部トランジスタのターンオンを制御する。

【0052】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、メイン電流が前記第２の上部トランジスタを流れ、且つ、第１の上部トランジスタがターンオンした直後、第１の上部トランジスタＱ_1upを流れるのは主に漏れインダクタンスとＶＡ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が概ね同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに概ね同じ速度で減少する。漏れインダクタンスＬｋ１と第１の上部トランジスタＱ_1upとがあるパスの初期電流（主に共振電流）が比較的小さいため、十分な電流変動において、第１のＢｏｏｓｔブランチ回路上の電流Ｉ１は徐々に負の値になり、この負の電流はさらに、次の段階の第１の下部トランジスタＱ_1dnのソフトターンオンのために用いられる。

【0053】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、且つ、メイン電流が前記第１の上部トランジスタを流れる際に、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に前記第２の上部トランジスタの電流が負になるように、前記第２の上部トランジスタのターンオンを制御する。

【0054】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、メイン電流が前記第１の上部トランジスタを流れ、且つ、第２の上部トランジスタがターンオンした直後、第２の上部トランジスタＱ_2upを流れるのは主に漏れインダクタンスとＶＢ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が概ね同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに概ね同じ速度で減少する。漏れインダクタンスＬｋ２と第２の上部トランジスタＱ_2upとがあるパスの初期電流（主に共振電流）が比較的小さいため、十分な電流変動において、第２のＢｏｏｓｔブランチ回路上の電流Ｉ２は徐々に負の値になり、この負の電流はさらに、次の段階の第２の下部トランジスタＱ_2dnのソフトターンオンのために用いられる。

【0055】

一実施例において、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにする。同様に、前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの等価電流のリップル電流降下値の変動範囲が５０％を超えないようにする。

【0056】

リップル電流降下値が実質的に安定すると、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に、第１の上部トランジスタをターンオフする際に正確な負電流及び正確な共振エネルギーを得ることができるため、第１の下部トランジスタのソフトターンオンの際に正確なシーケンス制御を実現し、第１の下部トランジスタのターンオン損失を最大限に低減させることができる。

【0057】

リップル電流降下値が実質的に安定すると、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前に、第２の上部トランジスタをターンオフする際に正確な負電流及び正確な共振エネルギーを得ることができるため、第２の下部トランジスタのソフトターンオンの際に正確なシーケンス制御を実現し、第２の下部トランジスタのターンオン損失を最大限に低減させることができる。

【0058】

一実施例において、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。同様に、前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が前記既定の周波数値以上となるようにする。スイッチング周波数の最小値を制御することにより、オーディオノイズの発生を防止し、システムの過度に遅い応答を防止することができる。

【0059】

図３を参照し、本実施例において、同期結合Ｂｏｏｓｔ回路内の結合インダクタは、前記電源入力端子と前記共通端子との間に挿入された第３の巻線をさらに含んでもよく、第３の巻線は、同極性端子が電源入力端子に接続され、逆極性端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている。本実例において、図４におけるＬｅｆｆは結合インダクタＬｍの、第３の巻線を含む等価自己インダクタンスであり、Ｌｋ１、Ｌｋ２は結合インダクタＬｍの第１の巻線と第２の巻線の漏れインダクタンスである。

【0060】

第１の巻線、第２の巻線及び第３の巻線を巻回する際に、まずＡ点から一方向にＰターンだけ巻回して１つの独立した巻線である第３の巻線ＡＮを形成し、そして、Ｎ点から前の方向にＱターンだけ巻回して１つの独立した巻線である第１の巻線ＮＢを形成し、最後に、Ｎ点からＱを前の方向にＱターンだけ巻回して１つの独立した巻線である第２の巻線ＮＣを形成する方法で巻回することができる。これら３つの巻線のコイルは、合理的な空間配置により、第１の巻線及び第２の巻線の適切な漏れインダクタンス（すなわち漏れインダクタンスＬｋ１及びＬｋ２）を得ることができる。

【0061】

一実例において、前記同期結合Ｂｏｏｓｔ回路は、前記電源入力端子と前記共通端子との間に挿入された第３のインダクタをさらに含み、前記第３のインダクタは、入力端子が前記電源入力端子に接続され、出力端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている。本実例において、図４におけるＬｅｆｆは、第３のインダクタのインダクタンス値に結合インダクタＬｍを足した等価自己インダクタンスであり、Ｌｋ１、Ｌｋ２は、それぞれ、結合インダクタＬｍの第１の巻線と第２の巻線の漏れインダクタンスである。

【0062】

一実例において、前記同期結合Ｂｏｏｓｔ回路の結合インダクタの第１の巻線は第１のインダクタに替えられ、第２の巻線は第２のインダクタに替えられ、前記第３のインダクタの入力端子は前記電源入力端子に接続され、前記第３のインダクタの出力端子は前記第１のインダクタ及び前記第２のインダクタの入力端子に接続され、前記第１のインダクタの出力端子は第１の上部トランジスタボディダイオードのアノード端子に接続され、前記第２のインダクタの出力端子は第２の上部トランジスタボディダイオードのアノード端子に接続されている。本実例において、図４におけるＬｅｆｆは第３のインダクタのインダクタンス値であり、Ｌｋ１、Ｌｋ２は、それぞれ、第１のインダクタと第２のインダクタのインダクタンス値である。

【0063】

一実施例において、第１の巻線と第２の巻線とは、同じコアにあり、且つ、同じ巻数と同じ巻き方とを有する。第１の巻線と第２の巻線との同じ巻数と同じ巻き方により、第１の巻線と第２の巻線との対称性、同じ漏れインダクタンスを最大限に保証することができる。

【0064】

一実施例において、前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせることにより、同じコアに巻設される。電流が第１の巻線から第２の巻線へ、又は第２の巻線から第１の巻線へと切り替えるときの切替速度は、Ｌｋ１、Ｌｋ２及び出力電圧により共同で決定され、Ｌｋ１及びＬｋ２が非常に小さいときに、変換率が速く、第１の巻線と第２の巻線とはいずれも大きい高周波成分を持つ。複数本のワイヤを撚り合わせることにより、第１の巻線及び第２の巻線の高周波損失を最大限に低減させることができる。

【0065】

巻線の高周波損失をさらに低減するために、別の実施例において、前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせてなる複数のワイヤパイを有し、前記第１の巻線の複数のワイヤパイと前記第２の巻線の複数のワイヤパイとが交互に同じコアに巻設されている。

【0066】

一実施例において、前記結合インダクタの電流が流れる大地帰還回路にサンプリング抵抗器が直列に接続され、前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【0067】

本実例において、サンプリング抵抗器は、任意の時点で結合インダクタの電流を表すことができ、サンプリング抵抗器の電圧は、高速オペアンプにより差動増幅された後、コントローラにより読み出されることができる。

【0068】

一実施例において、前記第１の下部トランジスタボディダイオードのアノード端子及び前記第２の下部トランジスタボディダイオードのアノード端子とグランドとの間にサンプリング抵抗器が直列に接続され、前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【0069】

本実例において、サンプリング抵抗器は、第１の下部トランジスタと第２の下部トランジスタとの両方がオンになっているときにのみ結合インダクタの電流を表すことができ、サンプリング抵抗器の電圧は、高速オペアンプにより差動増幅された後、コントローラにより読み出されることができる。

【0070】

一実施例において、前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタボディダイオードのカソード端子との間に変流器が直列に接続されている。

【0071】

好ましくは、さらに、前記結合インダクタの第１の巻線の逆極性端子と前記第１の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の上部トランジスタボディダイオードのアノード端子との間に変流器が直列に接続されている。

【0072】

本実例において、変流器を用いて結合インダクタの各巻線又は全体の電流値を取得し、変流器を使用するとかさばるが、１次側と２次側との分離及びより速い周波数応答が可能になる。

【0073】

図１から図５を参照し、一実施例において、前記同期結合Ｂｏｏｓｔ回路の電源入力端子ＶＩＮに入力される電源電圧をＶｉｎとし、前記同期結合Ｂｏｏｓｔ回路の電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタＱ_1dnのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として徐々に減少するように制御する。前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御する。

【0074】

別の実施例において、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて減少し続け、前記電源入力電圧の減少につれて増大し続けるように制御する。

【0075】

別の実施例において、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御し、
前記電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が前記電源入力電圧の増大につれて増大し続け、前記電源入力電圧の減少につれて減少し続けるように制御する。

【0076】

一実施例を例として、さらに、第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作し、同一時刻に１つのブランチ回路のみがメインパワーブランチ回路として動作している。結合インダクタの磁束変化については、第１のブランチ回路と第２のブランチ回路のパラメータが一致している場合、同一のブランチ回路が動作していると見なすことができ、以下の分析は、１つのブランチ回路に等価変換する場合に基づいている。

【0077】

本例において、結合インダクタの磁気平衡を考慮して、同期結合Ｂｏｏｓｔ回路のスイッチングデューティ比Ｄを以下の式（１）で表すことができる。

【数1】

【0078】

磁束変化に対応する結合インダクタのリップル電流の大きさＩｒｉｐｐｌｅは、以下の式（２）により表される（Ｌｋ１及びＬｋ２はＬｅｆｆに対して非常に小さいのでここでは無視する）。

【数2】

【0079】

式（１）で算出されたデューティ比を、式（２）に代入すると、以下の式を得ることが出来る。

【数3】

【0080】

ここで、Ｖｉｎは電源入力端子ＶＩＮに入力されるリアルタイムの電圧、Ｖｏｕｔは出力電圧、Ｌｅｆｆは結合インダクタＬｍの等価自己インダクタンス、Ｔは第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnとを一体としてみなした等価スイッチング周期である。

【0081】

以上の計算式によれば、Ｖｉｎ＝３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０ の時、リップル電流が放物線の頂点範囲に達し、特にＶｏｕｔ／２時に、最大となる。リップル電流は、電源入力端子ＶＩＮに入力される電圧Ｖｉｎに応じて変化し、Ｖｉｎ＝を中心Ｖｏｕｔ／２として両側へ徐々に減少し続ける。ＰＦＣではＶｉｎがＶｏｕｔ／２から離れている場合、リップル電流が非常に小さいので、この場合、スイッチング周波数を適度に下げて、リップル電流を増大させてもよい。すなわち、比較的小さい磁気損失の増大を代価として、より多くのスイッチング損失を低減させる。具体的には、第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnのスイッチング周波数の適度な変更より実現することができ、例えば、入力電源電圧が徐々にＶｏｕｔ／２まで増大する過程において、第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnのスイッチング周波数を一定の速度で徐々に増大させ、入力電源電圧がＶｏｕｔ／２に達してから、第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnのスイッチング周波数を徐々に減少させてもよい。本実例において、スイッチング損失は、大きな電流が漏れインダクタンスＬｋ１（漏れインダクタンスＬｋ２）から漏れインダクタンスＬｋ２（漏れインダクタンスＬｋ１）に切り替わる磁気スイッチング損失としても表される。従来のＰＦＣのＣｒＣＭ（臨界通電）モードでは、Ｖｉｎの増大につれてリップル電流Ｉｒｉｐｐｌｅが増大するのに対し、本発明では第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnのスイッチング周波数を能動的に変化させることにより、Ｉｒｉｐｐｌｅが一定又は一定範囲内であることを保証することができる。

【0082】

図１から図５を参照し、一実施例において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第１の上部トランジスタの電流が負である時に、前記第１の上部トランジスタＱ_1upが第２の上部トランジスタＱ_2upよりも先にターンオフするように制御し、前記第１の上部トランジスタＱ_1upがターンオフしてから１つのデッドタイムの後に、前記第１の下部トランジスタＱ_1dnがターンオンするように制御する。

【0083】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第２の上部トランジスタの電流が負である時に、前記第２の上部トランジスタＱ_2upが第１の上部トランジスタＱ_1upよりも先にターンオフするように制御し、前記第２の上部トランジスタＱ_2upがターンオフしてから１つのデッドタイムの後に、前記第２の下部トランジスタＱ_2dnがターンオンするように制御する。

【0084】

第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前は、第１の上部トランジスタＱ_1upがオン状態にあり、第１の巻線の電流Ｉ１が負であり、漏れインダクタンスＬｋ１と第１の上部トランジスタＱ_1upとが同一パス上にある。第１の上部トランジスタＱ_1upがターンオフし、ＶＡ点が電流Ｉ１により放電され、ＶＡ点の電圧が低下し続け、Ｌｋ１の漏れインダクタンスエネルギーが十分である場合、第１の下部トランジスタＱ_1dnのボディダイオードがターンオンし、第１の下部トランジスタＱ_1dnのドレイン－ソース間電圧ＶＤＳがクランプされる。この場合、第１の下部トランジスタＱ_1dnをターンオンすれば、完全なソフトターンオンを実現することができる。

【0085】

第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前は、第２の上部トランジスタＱ_2upがオン状態にあり、第２の巻線の電流Ｉ２が負であり、漏れインダクタンスＬｋ２と第２の上部トランジスタＱ_2upとが同一パス上にある。第２の上部トランジスタＱ_2upがターンオフし、ＶＢ点が電流Ｉ２により放電され、ＶＢ点の電圧が低下し続け、Ｌｋ２の漏れインダクタンスエネルギーが十分である場合、第２の下部トランジスタＱ_2dnのボディダイオードがターンオンし、第２の下部トランジスタＱ_2dnのドレイン－ソース間電圧ＶＤＳがクランプされる。この場合、第２の下部トランジスタＱ_2dnをターンオンすれば、完全なソフトターンオンを実現することができる。

【0086】

第１の上部トランジスタＱ_1up（又は第２の上部トランジスタＱ_2up）がターンオフする時刻において、漏れインダクタンスＬｋ１の負の電流がＶＡ点（又は漏れインダクタンスＬｋ２の負の電流がＶＢ点）を介して放電され、共振が開始される。ＶＡ点（又はＶＢ点）がゼロ電圧に降下することはできないが、漏れインダクタンスのエネルギーが尽きた際に、ＶＡ点（又はＶＢ点）の電圧は最も低くなり、この時に、第１の下部トランジスタＱ_1dn（又は第２の下部トランジスタＱ_2dn）の損失が最小になり、すなわち部分ソフトターンオンする。

【0087】

第１の下部トランジスタＱ_1dn（又は第２の下部トランジスタＱ_2dn）がターンオンした後に、Ｌｋ１及びＬｋ２はＬｅｆｆに比べて非常に小さいので、この時点でＬｅｆｆが第２の上部トランジスタＱ_2up（又は第１の上部トランジスタＱ_1up）の電流変化速度に与える影響を無視することができ、第２の上部トランジスタＱ_2up（又は第１の上部トランジスタＱ_1up）の電流が０よりも大きい場合、電流は、Ｖｏｕｔ／（Ｌｋ１＋Ｌｋ２）の速度で減少する。漏れインダクタンスにより、第２の上部トランジスタＱ_2up（又は第１の上部トランジスタＱ_1up）の電流の変化速度が制限されるので、第２の上部トランジスタＱ_2up（又は第１の上部トランジスタＱ_1up）のボディダイオードのＱｒｒ損失を大幅に減少させることができる。この回路構成は簡単で、追加の補助素子や回路を設計する必要がなく、複雑な制御方式も必要なく、１つの磁気素子、４つのトランジスタを使用するだけで、トランジスタ及びそのボディダイオードのソフトスイッチング特性を実現し、コンバータの効率を向上させることができるため、高周波化、高パワー密度設計に有利である。

【0088】

従来のＢｏｏｓｔ回路は整流ダイオードを使用しており、Ｂｏｏｓｔインダクタの電流が０になった時、ダイオードのカットオフにより、Ｂｏｏｓｔインダクタンスと終端寄生容量とが共振する。このとき電流が非線形に変化し、電流が暴走状態となるため、ＰＦＣのＰＦ値（パワー因子）とＴＨＤ値（高調波因子）が非常に悪くなる。

【0089】

図１から図５を参照し、一実施例において、整流トランジスタの制御可能な導通性を利用すれば、整流トランジスタの双方向の電流導通を実現することができる。第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upの両方は、完全に同期する整流を採用するのではなく、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upとの両方において電流が負になることを許容することにより、Ｂｏｏｓｔ回路が連続した線形な電流を得られるようにし、従来の整流ダイオードにおける電流を負になることができないために発生するＬＣ共振を回避する。第１のＢｏｏｓｔブランチ回路がメインパワーブランチ回路として機能する前に、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upとが、第１の上部トランジスタＱ_1upがターンオフまで、トランジスタ内の電流が０以下に下がっても、オン状態を維持する。第２のＢｏｏｓｔブランチ回路がメインパワーブランチ回路として機能する前に、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upとが、第２の上部トランジスタＱ_2upがターンオフまで、トランジスタ内の電流が０以下に下がっても、オン状態を維持する。第１の下部トランジスタＱ_1dn又は第２の下部トランジスタＱ_2dnがターンオンした後、結合インダクタの電流は線形的に増大し続け、ＬＣ共振は発生しない。以上から、結合インダクタの電流は常に線形で連続した状態にあり、完全に制御可能であるため、ＰＦＣのＰＦ値（パワー因子）及びＴＨＤ値（高調波因子）を効果的に改善することができる。

【0090】

図１から図５を参照し、一実施例において、図５の破線のように、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオンしてから前記第２の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオンしてから前記第１の下部トランジスタがターンオンするように制御する。

【0091】

第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、且つ、第１の下部トランジスタＱ_1dnがオン状態にあるとき、ＶＢ点は、共振により最終的にＱ_2dnボディダイオードにより電圧がクランプされ、このとき、第２の下部トランジスタＱ_2dnをターンオンさせ、且つ、第１の下部トランジスタＱ_1dnがターンオフする前に、第２の下部トランジスタＱ_2dnを適時にターンオフさせる。

【0092】

第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、且つ、第２の下部トランジスタＱ_2dnがオン状態にあるとき、ＶＡ点は、共振により最終的にＱ_1dnボディダイオードにより電圧がクランプされ、このとき、第１の下部トランジスタＱ_1dnをターンオンさせ、且つ、第２の下部トランジスタＱ_2dnがターンオフする前に、第１の下部トランジスタＱ_1dnを適時にターンオフさせる。

【0093】

図１から図５を参照し、一実施例において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタが既定期間動作してから、第２の下部トランジスタ以後にターンオフするように制御する。第１の下部トランジスタが第２の下部トランジスタ以後にターンオフすることにより、メイン電流が第１の下部トランジスタを流れることを保証し、その後、第１の下部トランジスタがターンオフし、第１の上部トランジスタがターンオンした後、第２の上部トランジスタには限られた電流しか流れない。

【0094】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタが既定期間動作してから、第１の下部トランジスタ以後にターンオフするように制御する。第２の下部トランジスタが第１の下部トランジスタ以後にターンオフすることにより、メイン電流が第２の下部トランジスタを流れることを保証し、その後、第２の下部トランジスタがターンオフし、第２の上部トランジスタがターンオンした後、第１の上部トランジスタには限られた電流しか流れない。

【0095】

図１から図５を参照し、一実施例において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオフしてから、前記第１の上部トランジスタが前記第２の上部トランジスタより先にターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオフしてから、前記第２の上部トランジスタが前記第１の上部トランジスタより先にターンオンするように制御する。

【0096】

第１の下部トランジスタＱ_1dnがターンオフした後に、第１の巻線の電流がＶＡ点を充電し、最終的にＶＡ点の電圧がＶＯＵＴ点の電圧を超え、第１の上部トランジスタＱ_1upボディダイオードが導通し、このとき、第１の上部トランジスタＱ_1upがターンオンする。ＶＡ点の電圧が上昇する過程で、ＶＢ点の電圧も、漏れインダクタンスの共振により、ＶＡ点の電圧に追従して上昇するが、時間的にはＶＡ点より遅れ、ＶＢ点の電圧は最終的にＶＯＵＴ点の電圧を超え、第２の上部トランジスタＱ_2upボディダイオードが導通し、このとき、第２の上部トランジスタＱ_2upがターンオンする。第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upのターンオンでは、ダイオードの電圧降下損失をトランジスタの抵抗損失に替えるため、抵抗値の非常に小さいトランジスタを用いれば、ここでの損失を最大に低減させることができる。

【0097】

第２の下部トランジスタＱ_2dnがターンオフした後に、第２の巻線の電流がＶＢ点を充電し、最終的にＶＢ点の電圧がＶＯＵＴ点の電圧を超え、第２の上部トランジスタＱ_2upボディダイオードが導通し、このとき、第２の上部トランジスタＱ_2upがターンオンする。ＶＢ点の電圧が上昇する過程で、ＶＡ点の電圧も、漏れインダクタンスの共振により、ＶＢ点の電圧に追従して上昇するが、時間的にはＶＢ点より遅れ、ＶＡ点の電圧は最終的にＶＯＵＴ点の電圧を超え、第１の上部トランジスタＱ_1upボディダイオードが導通し、このとき、第１の上部トランジスタＱ_1upがターンオンする。第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upのターンオンでは、ダイオードの電圧降下損失をトランジスタの抵抗損失に替えるため、抵抗値の非常に小さいトランジスタを用いれば、ここでの損失を最大に低減させることができる。

【0098】

図５を参照し、図５は、第１のＢｏｏｓｔブランチ回路及び前記第２のＢｏｏｓｔブランチ回路内の各スイッチのシーケンス制御図である。一実施例において、前記第１のＢｏｏｓｔブランチ回路と前記第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作するように制御する場合、１つの制御周期の前半周期において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、以下である。

【0099】

第１の時刻ｔ１の前に、漏れインダクタンスＬｋ１と第１の上部トランジスタＱ_1upとが同一パス上にあり、電流Ｉ１は負である。

【0100】

第１の時刻ｔ１において、前記第１の上部トランジスタＱ_1upがターンオフし、ＶＡ点が負の電流Ｉ１により放電され、ＶＡ点の電圧が低下し続ける。

【0101】

第２の時刻ｔ２において、ＶＡ点の電圧が最低点まで低下し、前記第１の下部トランジスタＱ_1dnが導通し、このとき、第１の下部トランジスタＱ_1dnのターンオン損失が最小となる。

【0102】

第３の時刻ｔ３において、前記第２の上部トランジスタＱ_2upがターンオフし、ターンオフの前に第２の上部トランジスタＱ_2upの電流が正でる場合、第２の上部トランジスタＱ_2upを流れる電流はそのボディダイオードを流れるようになり、Ｌｋ２上の電流は一定の速度で減少し、最終的には０となり、第２の上部トランジスタＱ_2upボディダイオードはソフトターンオフされるので、第２の上部トランジスタＱ_2upボディダイオードの逆回復電荷による損失が非常に小さいため、整流トランジスタボディダイオードのＱｒｒ損失の問題が解決される。その後、Ｌｋ２とＶＢ点の寄生容量とが共振し、最終的には、ＶＢ点の電圧がＱ_2dnボディダイオードによりクランプされる。ターンオフの前に第２の上部トランジスタＱ_2upの電流が負であれば、ＶＢ点はすぐに共振して、最終的にはＱ_2dnボディダイオードによりクランプされて、整流トランジスタのボディダイオードのＱｒｒ損失は非常に小さい。ＶＢ点の電圧がクランプされた後、Ｌｋ２の電流は負からゼロに変わり、合理的なリップル電流を制御して漏れインダクタンスと寄生容量の共振電流よりも大きくすることで、Ｌｋ２電流が０の近くで振動して徐々に０に戻るようにすることができる。

【0103】

第４の時刻ｔ４において、等価自己インダクタンスＬｅｆｆ上の電流の増大が完了し、この時点で第１の下部トランジスタＱ_1dnがターンオフする。第１の下部トランジスタＱ_1dnのターンオフとともに、結合インダクタＬｍが第１の巻線を介してＶＡ点を充電し、ＶＡ点の電圧を上昇させる。ＶＡ点の上昇により、漏れインダクタンスＬｋ１、漏れインダクタンスＬｋ２とＶＢ点の寄生容量とが共振することにより、ＶＢ点の電圧も上昇し続ける。

【0104】

第５の時刻ｔ５において、ＶＡ点の電圧がＶｏｕｔを超え、第１の上部トランジスタＱ_1upボディダイオードが導通し、この時点で、第１の上部トランジスタＱ_1upがソフトターンオンする。

【0105】

第６の時刻ｔ６において、ＶＢ点の電圧も最終的にＶｏｕｔを超え、第２の上部トランジスタＱ_2upボディダイオードが導通し、この時点で、第２の上部トランジスタＱ_2upがソフトターンオンする。

【0106】

第２の上部トランジスタＱ_2upがソフトターンオンしてから第２の上部トランジスタＱ_2upがターンオフするまでの間（第６の時刻ｔ６～第７の時刻ｔ７）、第２の上部トランジスタＱ_2upを流れるのは主に漏れインダクタンスとＶＢ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が同じ又は基本的に同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに同じ又は基本的に同じ速度で減少する。漏れインダクタンスＬｋ２と第２の上部トランジスタＱ_2upとがあるパスの初期電流（主に共振電流）が比較的小さいため、第２のＢｏｏｓｔブランチ回路上の電流Ｉ２は徐々に負の値になり、この負の電流はさらに、次の段階の第２の下部トランジスタＱ_2dnのソフトターンオンのために用いられる。

【0107】

１つの制御周期の後半周期において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第７の時刻ｔ７の前に、漏れインダクタンスＬｋ２と第１の上部トランジスタＱ_1upとが同一パス上にあり、電流Ｉ２は負である。

【0108】

第７の時刻ｔ７において、前記第２の上部トランジスタＱ_2upがターンオフし、ＶＢ点が負の電流Ｉ２により放電され、ＶＢ点の電圧が低下し続ける。

【0109】

第８の時刻ｔ８において、ＶＢ点の電圧が最低点まで低下し、前記第２の下部トランジスタＱ_2dnが導通し、このとき、第２の下部トランジスタＱ_2dnのターンオン損失が最小となる。

【0110】

第９の時刻ｔ９において、前記第１の上部トランジスタＱ_1upがターンオフする。ターンオフの前に第１の上部トランジスタＱ_1upの電流が正であれば、第１の上部トランジスタＱ_1upを流れる電流はそのボディダイオードを流れるようになる。Ｌｋ１上の電流は一定の速度で減少し、最終的には０となり、第１の上部トランジスタＱ_1upボディダイオードはソフトターンオフされるので、第１の上部トランジスタＱ_1upボディダイオードの逆回復電荷による損失が非常に小さいため、整流トランジスタボディダイオードのＱｒｒ損失の問題が解決される。その後、Ｌｋ１とＶＡ点の寄生容量とが共振し、最終的には、ＶＡ点の電圧がＱ_1dnボディダイオードによりクランプされる。ターンオフの前に第１の上部トランジスタＱ_1upの電流が負であれば、ＶＡ点はすぐに共振して、最終的にはＱ_1dnボディダイオードによりクランプされて、整流トランジスタのボディダイオードのＱｒｒ損失は非常に小さい。ＶＡ点の電圧がクランプされた後、Ｌｋ１の電流は負からゼロに変わり、合理的なリップル電流を制御して漏れインダクタンスと寄生容量の共振電流よりも大きくすることで、Ｌｋ１電流が０の近くで振動して徐々に０に戻るようにすることができる。

【0111】

第１０の時刻ｔ１０において、等価自己インダクタンスＬｅｆｆ上の電流の増大が完了し、この時点で第２の下部トランジスタＱ_2dnがターンオフする。第２の下部トランジスタＱ_2dnのターンオフとともに、結合インダクタＬｍが第２の巻線を介してＶＢ点を充電し、ＶＢ点の電圧を上昇させる。ＶＢ点の上昇により、漏れインダクタンスＬｋ１、漏れインダクタンスＬｋ２とＶＡ点の寄生容量とが共振することにより、ＶＡ点の電圧も上昇し続ける。

【0112】

第１１の時刻ｔ１１において、ＶＢ点の電圧がＶｏｕｔを超え、第２の上部トランジスタＱ_2upボディダイオードが導通し、この時点で、第２の上部トランジスタＱ_2upがソフトターンオンする。

【0113】

第１２の時刻ｔ１２において、ＶＡ点の電圧も最終的にＶｏｕｔを超え、第１の上部トランジスタＱ_1upボディダイオードが導通し、この時点で、第１の上部トランジスタＱ_1upがソフトターンオンする。

【0114】

第１の上部トランジスタＱ_1upがソフトターンオンしてから第１の上部トランジスタＱ_1upがターンオフするまでの間（第１２の時刻ｔ１２～第１の時刻ｔ１）、第１の上部トランジスタＱ_1upを流れるのは主に漏れインダクタンスとＶＡ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が概ね同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに概ね同じ速度で減少する。漏れインダクタンスＬｋ１と第１の上部トランジスタＱ_1upとがあるパスの初期電流（主に共振電流）が比較的小さいため、第１のＢｏｏｓｔブランチ回路上の電流Ｉ１は徐々に負の値になり、この負の電流はさらに、次の段階の第１の下部トランジスタＱ_1dnのソフトターンオンのために用いられる。

【0115】

図１から図４を参照し、一実施例において、前記同期結合Ｂｏｏｓｔ回路は、同期並列モードで動作し、第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが並列接続されたブランチ回路として同期して動作し、電流を分担する。

【0116】

第１の上部トランジスタＱ_1up、第２の上部トランジスタＱ_2upとしてＱｒｒの非常に小さいトランジスタ（ＧａｎＦｅｔ又はＳｉｃＦｅｔを含むがこれらに限定されない）を用いると、第１の上部トランジスタＱ_1up、第２の上部トランジスタＱ_2upが同時にターンオン／ターンオフし、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnも同時にターンオン／ターンオフし、その動作モードは２つの従来のＢｏｏｓｔ回路を並列接続したようなものである。このモードでは、結合インダクタＬｍのコイルが完全に利用され、インダクタの抵抗損失の低減効果が得られる。従来のＢｏｏｓｔ回路と比べて、このモードの違いは、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnが漏れインダクタンスにより分離され、ターンオン時にトランジスタが独立してターンオンし、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnが並列して発振することがないことにある。また、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upも漏れインダクタンスにより分離されて使用され、並列発振は発生しない。

【0117】

本発明は、結合インダクタの第１の巻線、第１の上部トランジスタＱ_1up及び第１の下部トランジスタＱ_1dnを組み合わせて第１のＢｏｏｓｔブランチ回路を形成する場合の充放電シーケンス、及び結合インダクタの第２の巻線、第２の上部トランジスタＱ_2up及び第２の下部トランジスタＱ_2dnを組み合わせて第２のＢｏｏｓｔブランチ回路を形成する場合の充放電シーケンスを制御することにより、整流ダイオードの電圧降下損失の問題、整流トランジスタのボディダイオードのＱｒｒ損失の問題、インダクタ電流の不連続時及び寄生容量の発振によるＰＦ及びＴＨＤ悪化の問題、及び下ブリッジトランジスタ（第１の下部トランジスタＱ_1dn及び第２の下部トランジスタＱ_2dn）のターンオン損失の問題を解決する。

【0118】

本発明は、上述した同期結合Ｂｏｏｓｔ回路を含む電源装置をさらに提案する。

【0119】

前記電源装置は、上述した同期結合Ｂｏｏｓｔ回路を含む。該同期結合Ｂｏｏｓｔ回路の詳しい構造は上記実施例を参照でき、ここでは説明を省く。本発明の電源装置では上記同期結合Ｂｏｏｓｔ回路が使用されるので、本発明の電源装置の実施例は上記同期結合Ｂｏｏｓｔ回路の全ての実施例の全ての技術案を含み、且つ、達成する技術的効果も完全に同様なので、ここで説明を省く。

【0120】

本発明は、Ｂｏｏｓｔ回路を提案し、図６を参照し、該Ｂｏｏｓｔ回路は、
電源入力端子ＶＩＮ及び電源出力端子ＶＯＵＴと、
入力端子が前記電源入力端子Ｖｉｎに接続されたインダクタＬ１と、
アノードが前記インダクタＬ１の出力端子に接続され、カソードが前記電源出力端子Ｖｏｕｔに接続されたダイオードＤ１と、
前記インダクタＬ１の出力端子にボディダイオードのカソード端子が接続され、ボディダイオードのアノード端子が接地されたトランジスタＱ１と、を含み、
インダクタ電流が連続モードにあり、且つ、入力電圧が変化し続けている場合に、少ない磁気損失増大を代価としてより多くのスイッチング損失の低減を実現することを原則として、前記トランジスタのスイッチング周波数変化を制御する。

【0121】

一実施例において、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、インダクタＬ１の値をＬｅｆｆとし、前記トランジスタＱ１のスイッチング周波数を制御する場合、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するようにする。好ましくは、前記トランジスタＱ１のスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0122】

別の実施例において、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも大きい場合、前記スイッチング周波数が電圧の増大につれて減少し続け、電圧の減少につれて増大し続けるようにする。好ましくは、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0123】

別の実施例において、前記Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記トランジスタのスイッチング周波数を制御する場合、電源入力電圧が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの既定の電圧値よりも小さい場合、前記スイッチング周波数が電圧の増大につれて増大し続け、電圧の減少につれて減少し続けるようにする。好ましくは、前記トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにする。

【0124】

一実施例を例として、さらに、本実施例において、インダクタ電流が連続モードにある場合、インダクタの磁気平衡を考慮して、Ｂｏｏｓｔ回路のスイッチングデューティ比Ｄを以下の式（４）で表すことができる。

【数4】

【0125】

リップル電流の大きさＩｒｉｐｐｌｅは、次式（５）で表される。

【数5】

【0126】

式（４）で算出されたデューティ比を、式（５）に代入すると、以下の式を得ることが出来る。

【数6】

【0127】

ここで、Ｖｉｎは電源入力端子ＶＩＮに入力される入力電圧、Ｖｏｕｔは電源出力端子ＶＯＵＴの出力電圧、ＬｅｆｆはインダクタＬ１のインダクタンス値、ＴはトランジスタＱ１のスイッチング周期である。

【0128】

以上の計算式によれば、Ｖｉｎ＝３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０の時、リップル電流が放物線の頂点範囲に達し、特にＶｏｕｔ／２時に、最大となる。リップル電流は、電源入力端子ＶＩＮに入力される電圧Ｖｉｎに応じて変化し、Ｖｉｎ＝を中心Ｖｏｕｔ／２として両側へ徐々に減少し続ける。ＰＦＣではＶｉｎがＶｏｕｔ／２から離れている場合、リップル電流が非常に小さいので、この場合、スイッチング周波数を適度に下げて、リップル電流を適度に増大させてもよい。すなわち、比較的小さい磁気損失の増大を代価として、より多くのスイッチング損失を低減させる。具体的には、トランジスタＱ１のスイッチング周波数の適度な変更より実現することができ、例えば、入力電源電圧が徐々に Ｖｏｕｔ／２まで増大する過程において、トランジスタＱ１のスイッチング周波数を一定の速度で徐々に増大させ、入力電源電圧がＶｏｕｔ／２に達してから、トランジスタＱ１のスイッチング周波数を徐々に減少させてもよい。従来のＰＦＣのＣｒＣＭ（臨界通電）モードでは、Ｖｉｎの増大につれてリップル電流Ｉｒｉｐｐｌｅが増大するのに対し、本発明ではトランジスタＱ１のスイッチング周波数を能動的に変化させることにより、Ｉｒｉｐｐｌｅが一定又は一定範囲内であることを保証することができる。

【0129】

本発明は、上述したＢｏｏｓｔ回路を含む電源装置をさらに提案する。

【0130】

前記電源装置は、上述したＢｏｏｓｔ回路を含む。該Ｂｏｏｓｔ回路の詳しい構造は上記実施例を参照でき、ここでは説明を省く。本発明の電源装置では上記Ｂｏｏｓｔ回路が使用されるので、本発明の電源装置の実施例は上記Ｂｏｏｓｔ回路の全ての実施例の全ての技術案を含み、且つ、達成する技術的効果も完全に同様なので、ここで説明を省く。

【0131】

以上に述べたことは本発明の好ましい実施例にすぎず、それによって本発明の特許の範囲を制限するわけではない。本発明の構想の下で、本発明の明細書及び添付図面の内容を利用してなされた均等構造変換、或いは他の関連する技術分野への直接／間接的な応用は、何れも本発明の特許の保護範囲に含まれる。

【符号の説明】

【0132】

Ｑ_1up 第１の上部トランジスタ
Ｑ_1dn 第１の下部トランジスタ
Ｑ_2up 第２の上部トランジスタ
Ｑ_2dn 第２の下部トランジスタ
Ｌｍ 結合インダクタ
Ｑ１ トランジスタ
Ｌ１ インダクタ
Ｄ１ ダイオード
ＶＩＮ 電源入力端子
ＶＯＵＴ 電源出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【手続補正書】

【提出日】2024-02-07

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

同期結合Ｂｏｏｓｔ回路であって、
電源入力端子及び電源出力端子と、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続され、前記共通端子が前記電源入力端子に接続された結合インダクタと、
前記結合インダクタの第１の巻線の逆極性端子にソースが接続され、前記電源出力端子にドレインが接続された第１の上部トランジスタと、
前記結合インダクタの第１の巻線の逆極性端子にドレインが接続され、ソースが接地された第１の下部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にソースが接続され、前記電源出力端子にドレインが接続された第２の上部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にドレインが接続され、ソースが接地された第２の下部トランジスタと、を含み、
前記第１の巻線、第１の上部トランジスタ及び第１の下部トランジスタが第１のＢｏｏｓｔブランチ回路として組み合わされ、
前記第２の巻線、第２の上部トランジスタ及び第２の下部トランジスタが第２のＢｏｏｓｔブランチ回路として組み合わされ、
第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作し、２つの動作方式のうちの少なくとも１つの動作方式が存在し、
第１の動作方式において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の上部トランジスタのソースからドレインへ流れる際に、前記第１の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の上部トランジスタのスイッチング周波数及びターンオンを制御し、
第１の動作方式において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の上部トランジスタのソースからドレインへ流れる際に、前記第２の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の上部トランジスタのスイッチング周波数及びターンオンを制御し、
第２の動作方式において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の下部トランジスタのドレインからソースへ流れ、且つ、前記第２の下部トランジスタがオン状態を維持する際に、前記第１の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の下部トランジスタのスイッチング周波数及びターンオンを制御し、
第２の動作方式において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の下部トランジスタのドレインからソースへ流れ、且つ、前記第１の下部トランジスタがオン状態を維持する際に、前記第２の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の下部トランジスタのスイッチング周波数及びターンオンを制御する
ことを特徴とする同期結合Ｂｏｏｓｔ回路。

【請求項2】

前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにする
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項3】

前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が既定の周波数値以上となるようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記スイッチング周波数が前記既定の周波数値以上となるようにする
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項4】

前記結合インダクタは、前記電源入力端子と前記共通端子との間に挿入された第３の巻線をさらに含み、前記第３の巻線は、同極性端子が前記電源入力端子に接続され、逆極性端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項5】

前記同期結合Ｂｏｏｓｔ回路は、前記電源入力端子と前記共通端子との間に挿入された第３のインダクタをさらに含み、前記第３のインダクタは、入力端子が前記電源入力端子に接続され、出力端子が前記第１の巻線と前記第２の巻線の共通端子に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項6】

前記同期結合Ｂｏｏｓｔ回路の結合インダクタの第１の巻線が第１のインダクタに替えられ、第２の巻線が第２のインダクタに替えられた
ことを特徴とする請求項５に記載の同期結合Ｂｏｏｓｔ回路。

【請求項7】

第１の巻線と第２の巻線とは、同じコアにあり、且つ、同じ巻数と同じ巻き方とを有する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項8】

前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせることにより、同じコアに巻設されている
ことを特徴とする請求項７に記載の同期結合Ｂｏｏｓｔ回路。

【請求項9】

前記第１の巻線と前記第２の巻線とはいずれも、複数本のワイヤを撚り合わせてなる複数のワイヤパイを有し、前記第１の巻線の複数のワイヤパイと前記第２の巻線の複数のワイヤパイとが交互に同じコアに巻設されている
ことを特徴とする請求項８に記載の同期結合Ｂｏｏｓｔ回路。

【請求項10】

前記結合インダクタの電流が流れる大地帰還回路にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項11】

前記第１の下部トランジスタのソース及び前記第２の下部トランジスタのソースとグランドとの間にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項12】

前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタのドレインとの間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタのドレインとの間に変流器が直列に接続されている
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項13】

前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタ及び前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、最大値が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０内にあるように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項14】

前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御し、
前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０のうちのいずれかの値を中心として両側へ徐々に減少するように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項15】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第１の上部トランジスタの電流が負である時に、前記第１の上部トランジスタが第２の上部トランジスタよりも先にターンオフするように制御し、前記第１の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第１の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作を開始する前であって、前記第２の上部トランジスタの電流が負である時に、前記第２の上部トランジスタが第１の上部トランジスタよりも先にターンオフするように制御し、前記第２の上部トランジスタがターンオフしてから１つのデッドタイムの後に、前記第２の下部トランジスタがターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項16】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオンしてから前記第２の下部トランジスタがターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオンしてから前記第１の下部トランジスタがターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項17】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタが既定期間動作してから、第２の下部トランジスタ以後にターンオフするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタが既定期間動作してから、第１の下部トランジスタ以後にターンオフするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項18】

前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第１の下部トランジスタがターンオフしてから、前記第１の上部トランジスタが前記第２の上部トランジスタより先にターンオンするように制御し、
前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタがターンオフしてから、前記第２の上部トランジスタが前記第１の上部トランジスタより先にターンオンするように制御する
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項19】

前記第１のＢｏｏｓｔブランチ回路と前記第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作するように制御する場合、１つの制御周期の前半周期において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第１の時刻において、前記第１の上部トランジスタがターンオフし、
第２の時刻において、前記第１の下部トランジスタがターンオンし、
第３の時刻において、前記第２の上部トランジスタがターンオフし、
第４の時刻において、前記第１の下部トランジスタがターンオフし、
第５の時刻において、前記第１の上部トランジスタがターンオンし、
第６の時刻において、前記第２の上部トランジスタがターンオンする動作シーケンスであり、
１つの制御周期の後半周期において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として機能し、トランジスタの動作シーケンスは、
第７の時刻において、前記第２の上部トランジスタがターンオフし、
第８の時刻において、前記第２の下部トランジスタがターンオンし、
第９の時刻において、前記第１の上部トランジスタがターンオフし、
第１０の時刻において、前記第２の下部トランジスタがターンオフし、
第１１の時刻において、前記第２の上部トランジスタはターンオンし、
第１２の時刻において、前記第１の上部トランジスタがターンオンする動作シーケンスである
ことを特徴とする請求項１に記載の同期結合Ｂｏｏｓｔ回路。

【請求項20】

請求項１から１９の何れか一項に記載の同期結合Ｂｏｏｓｔ回路を含む
ことを特徴とする電源装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正の内容】

【0002】

Ｂｏｏｓｔ回路は、パワーエレクトロニクス技術の分野で広く使用されている最もシンプルな昇圧式コンバータ回路である。従来の高電圧Ｂｏｏｓｔ回路は高効率のために、Ｑｒｒ（逆回復電荷）が比較的小さいデバイスを用いて整流を行うのが一般的であった。ＳｉＣダイオードや超高速回復ダイオードのように整流するだけであってもよく、また、ＧａＮ ＦＥＴ又はＳｉＣ ＦＥＴのように同期且つ整流であってもよい。一般的なＳｉトランジスタはＱｒｒが非常に大きいため、通常はＳｉ ＭＯＳＦＥＴを直接用いて同期整流することはない。従来の高電圧Ｂｏｏｓｔ回路には、整流ダイオードの電圧降下損失問題、整流トランジスタボディダイオードのＱｒｒ損失問題、インダクタ電流の不連続時にインダクタと寄生容量の共振によるＰＦ（パワー因子）及びＴＨＤ（高調波因子）が悪くなる問題、及び下ブリッジトランジスタのターンオン損失問題が存在する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正の内容】

【0004】

上記目的を実現するために、本発明は同期結合Ｂｏｏｓｔ回路を提案し、前記同期結合Ｂｏｏｓｔ回路は、
電源入力端子及び電源出力端子と、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続され、前記共通端子が前記電源入力端子に接続された結合インダクタと、
前記結合インダクタの第１の巻線の逆極性端子にソースが接続され、前記電源出力端子にドレインが接続された第１の上部トランジスタと、
前記結合インダクタの第１の巻線の逆極性端子にドレインが接続され、ソースが接地された第１の下部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にソースが接続され、前記電源出力端子にドレインが接続された第２の上部トランジスタと、
前記結合インダクタの第２の巻線の逆極性端子にドレインが接続され、ソースが接地された第２の下部トランジスタと、を含む。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正の内容】

【0005】

前記第１の巻線、第１の上部トランジスタ及び第１の下部トランジスタが第１のＢｏｏｓｔブランチ回路として組み合わされ、
前記第２の巻線、第２の上部トランジスタ及び第２の下部トランジスタが第２のＢｏｏｓｔブランチ回路として組み合わされ、
第１のＢｏｏｓｔブランチ回路と第２のＢｏｏｓｔブランチ回路とが交互にメインパワー回路として動作し、
好ましくは、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の上部トランジスタのソースからドレインへ流れる際に、前記第１の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の上部トランジスタのスイッチング周波数及びターンオンを制御し、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の上部トランジスタのソースからドレインへ流れる際に、前記第２の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の上部トランジスタのスイッチング周波数及びターンオンを制御する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正の内容】

【0006】

好ましくは、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の下部トランジスタのドレインからソースへ流れ、且つ、前記第２の下部トランジスタがオン状態を維持する際に、前記第１の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の下部トランジスタのスイッチング周波数及びターンオンを制御し、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の下部トランジスタのドレインからソースへ流れ、且つ、前記第１の下部トランジスタがオン状態を維持する際に、前記第２の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の下部トランジスタのスイッチング周波数及びターンオンを制御する。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正の内容】

【0007】

好ましくは、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにし、
前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにする。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正の内容】

【0017】

好ましくは、前記第１の下部トランジスタのソース及び前記第２の下部トランジスタのソースとグランドとの間にサンプリング抵抗器が直列に接続され、
前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正の内容】

【0018】

好ましくは、前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタのドレインとの間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタのドレインとの間に変流器が直列に接続されている。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正の内容】

【0019】

好ましくは、前記結合インダクタの第１の巻線の逆極性端子と前記第１の上部トランジスタのソースとの間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の上部トランジスタのソースとの間に変流器が直列に接続されている。
好ましくは、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタ及び前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、最大値が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０内にあるように制御する。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正の内容】

【0029】

本発明は、Ｂｏｏｓｔ回路を提案し、前記Ｂｏｏｓｔ回路は、
電源入力端子及び電源出力端子と、
入力端子が前記電源入力端子に接続されたインダクタと、
アノード端子が前記インダクタの出力端子に接続され、カソード端子が前記電源出力端子に接続されたダイオードと、
前記インダクタの出力端子にドレインが接続され、ソースが接地されたトランジスタと、を含み、
インダクタ電流が連続モードにあり、且つ、入力電圧が変化し続けている場合に、少ない磁気損失増大を代価としてより多くのスイッチング損失の低減を実現することを原則として、前記トランジスタのスイッチング周波数変化を制御する。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正の内容】

【0045】

図１から図４を参照し、本発明の一実施例において、該同期結合Ｂｏｏｓｔ回路は、
電源入力端子ＶＩＮ及び電源出力端子ＶＯＵＴと、
第１の巻線と第２の巻線とを含み、前記第１の巻線と前記第２の巻線の同極性端子が共通端子として相互接続されている結合インダクタＬｍと、
前記結合インダクタＬｍの第１の巻線の逆極性端子にソースが接続され、前記電源出力端子ＶＯＵＴにドレインが接続された第１の上部トランジスタＱ_1upと、
前記結合インダクタＬｍの第１の巻線の逆極性端子にドレインが接続され、ソースが接地された第１の下部トランジスタＱ_1dnと、
前記結合インダクタＬｍの第２の巻線の逆極性端子にソースが接続され、前記電源出力端子ＶＯＵＴにドレインが接続された第２の上部トランジスタＱ_2upと、
前記結合インダクタＬｍの第２の巻線の逆極性端子にドレインが接続され、ソースが接地された第２の下部トランジスタＱ_2dnと、を含む。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正の内容】

【0046】

ここで、第１の下部トランジスタＱ_1dnと第２の下部トランジスタＱ_2dnとは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣ ＦＥＴ等のボディダイオードを有するトランジスタ又はＧａＮ ＦＥＴを用いて実現することができ、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upとは、ＭＯＳＦＥＴ、ＳｉＣ ＦＥＴ等のボディダイオードを有するトランジスタ又はＧａＮ ＦＥＴを用いて実現することができる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】００５１

【補正方法】変更

【補正の内容】

【0051】

一実施例において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の上部トランジスタのソースからドレインへ流れる際に、前記第１の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の上部トランジスタのスイッチング周波数及びターンオンを制御する。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正の内容】

【0053】

一実施例において、前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の上部トランジスタのソースからドレインへ流れる際に、前記第２の上部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の上部トランジスタのスイッチング周波数及びターンオンを制御する。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】００５５

【補正方法】変更

【補正の内容】

【0055】

一実施例において、前記第１の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにする。同様に、前記第２の下部トランジスタのスイッチング周波数を制御する場合、前記結合インダクタの入力電流のリップル電流降下値の変動範囲が５０％を超えないようにする。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】００６２

【補正方法】変更

【補正の内容】

【0062】

一実例において、前記同期結合Ｂｏｏｓｔ回路の結合インダクタの第１の巻線は第１のインダクタに替えられ、第２の巻線は第２のインダクタに替えられ、前記第３のインダクタの入力端子は前記電源入力端子に接続され、前記第３のインダクタの出力端子は前記第１のインダクタ及び前記第２のインダクタの入力端子に接続され、前記第１のインダクタの出力端子は第１の上部トランジスタのソースに接続され、前記第２のインダクタの出力端子は第２の上部トランジスタのソースに接続されている。本実例において、図４におけるＬｅｆｆは第３のインダクタのインダクタンス値であり、Ｌｋ１、Ｌｋ２は、それぞれ、第１のインダクタと第２のインダクタのインダクタンス値である。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】００６８

【補正方法】変更

【補正の内容】

【0068】

一実施例において、前記第１の下部トランジスタのソース及び前記第２の下部トランジスタのソースとグランドとの間にサンプリング抵抗器が直列に接続され、前記同期結合Ｂｏｏｓｔ回路は、サンプリング抵抗器の電圧を差動方式で増幅するオペアンプをさらに含み、前記オペアンプのユニティゲイン帯域は２０ＭＨｚ以上である。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】００７０

【補正方法】変更

【補正の内容】

【0070】

一実施例において、前記結合インダクタの第１の巻線の逆極性端子と前記第１の下部トランジスタのドレインとの間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の下部トランジスタのドレインとの間に変流器が直列に接続されている。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】００７１

【補正方法】変更

【補正の内容】

【0071】

好ましくは、さらに、前記結合インダクタの第１の巻線の逆極性端子と前記第１の上部トランジスタのソースとの間に変流器が直列に接続され、
前記結合インダクタの第２の巻線の逆極性端子と前記第２の上部トランジスタのソースとの間に変流器が直列に接続されている。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】００７２

【補正方法】変更

【補正の内容】

【0072】

本実例において、変流器を用いて結合インダクタの各巻線又は全体の電流値を取得し、変流器を使用するとかさばるが、１次側と２次側との分離及びより速い周波数応答が可能になる。
図１から図５を参照し、一実施例において、前記同期結合Ｂｏｏｓｔ回路の電源入力電圧をＶｉｎとし、電源出力電圧をＶｏｕｔとし、前記第１の下部トランジスタ及び前記第２の下部トランジスタのスイッチング周波数を、前記スイッチング周波数が電源入力電圧Ｖｉｎに追従して変化し、最大値が３Ｖｏｕｔ／１０～７Ｖｏｕｔ／１０内にあるように制御する。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】００９４

【補正方法】変更

【補正の内容】

【0094】

前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作する場合、前記第２の下部トランジスタが既定期間動作してから、第１の下部トランジスタ以後にターンオフするように制御する。第２の下部トランジスタが第１の下部トランジスタ以後にターンオフすることにより、メイン電流が第２の下部トランジスタを流れることを保証し、その後、第２の下部トランジスタがターンオフし、第２の上部トランジスタがターンオンした後、第１の上部トランジスタには限られた電流しか流れない。
図１から図５を参照し、一実施例において、前記第２のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第２の下部トランジスタのドレインからソースへ流れ、且つ、前記第２の下部トランジスタがオン状態を維持する際に、前記第１の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第１の下部トランジスタのスイッチング周波数及びターンオンを制御する。
前記第１のＢｏｏｓｔブランチ回路がメインパワー回路として動作し、メイン電流が前記第１の下部トランジスタのドレインからソースへ流れ、且つ、前記第１の下部トランジスタがオン状態を維持する際に、前記第２の下部トランジスタの電流が導通直後のソースからドレインへの流動から、ターンオフ前の瞬間のドレインからソースへの流動となるように、前記第２の下部トランジスタのスイッチング周波数及びターンオンを制御する。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】０１０５

【補正方法】変更

【補正の内容】

【0105】

第６の時刻ｔ６において、ＶＢ点の電圧も最終的にＶｏｕｔを超え、第２の上部トランジスタＱ_2upボディダイオードが導通し、この時点で、第２の上部トランジスタＱ_2upがソフトターンオンする。第２の上部トランジスタＱ _2up を流れるのは主に漏れインダクタンスとＶＢ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。

【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】０１０６

【補正方法】変更

【補正の内容】

【0106】

第２の上部トランジスタＱ_2upがソフトターンオンしてから第２の上部トランジスタＱ_2upがターンオフするまでの間（第６の時刻ｔ６～第７の時刻ｔ７）、電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が同じ又は基本的に同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに同じ又は基本的に同じ速度で減少する。漏れインダクタンスＬｋ２と第２の上部トランジスタＱ_2upとがあるパスの初期電流（主に共振電流）が比較的小さいため、第２のＢｏｏｓｔブランチ回路上の電流Ｉ２は徐々に負の値になり、この負の電流はさらに、次の段階の第２の下部トランジスタＱ_2dnのソフトターンオンのために用いられる。

【手続補正24】

【補正対象書類名】明細書

【補正対象項目名】０１１３

【補正方法】変更

【補正の内容】

【0113】

第１２の時刻ｔ１２において、ＶＡ点の電圧も最終的にＶｏｕｔを超え、第１の上部トランジスタＱ_1upボディダイオードが導通し、この時点で、第１の上部トランジスタＱ_1upがソフトターンオンする。第１の上部トランジスタＱ _1up を流れるのは主に漏れインダクタンスとＶＡ点寄生容量の共振電流であり、その数値はＶｏｕｔ、漏れインダクタンス値、寄生容量の容量値に依存し、メイン電流に比べて非常に小さい。

【手続補正25】

【補正対象書類名】明細書

【補正対象項目名】０１１４

【補正方法】変更

【補正の内容】

【0114】

第１の上部トランジスタＱ_1upがソフトターンオンしてから第１の上部トランジスタＱ_1upがターンオフするまでの間（第１２の時刻ｔ１２～第１の時刻ｔ１）、電源入力端子ＶＩＮに入力される電圧Ｖｉｎが電源出力端子ＶＯＵＴの電圧Ｖｏｕｔよりも小さいので、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２の値が概ね同じである場合、漏れインダクタンスＬｋ１と漏れインダクタンスＬｋ２における電流はともに概ね同じ速度で減少する。漏れインダクタンスＬｋ１と第１の上部トランジスタＱ_1upとがあるパスの初期電流（主に共振電流）が比較的小さいため、第１のＢｏｏｓｔブランチ回路上の電流Ｉ１は徐々に負の値になり、この負の電流はさらに、次の段階の第１の下部トランジスタＱ_1dnのソフトターンオンのために用いられる。

【手続補正26】

【補正対象書類名】明細書

【補正対象項目名】０１１６

【補正方法】変更

【補正の内容】

【0116】

第１の上部トランジスタＱ_1up、第２の上部トランジスタＱ_2upとしてＱｒｒの非常に小さいトランジスタ（ＧａＮ ＦＥＴ又はＳｉＣ ＦＥＴを含むがこれらに限定されない）を用いると、第１の上部トランジスタＱ_1up、第２の上部トランジスタＱ_2upが同時にターンオン／ターンオフし、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnも同時にターンオン／ターンオフし、その動作モードは２つの従来のＢｏｏｓｔ回路を並列接続したようなものである。このモードでは、結合インダクタＬｍのコイルが完全に利用され、インダクタの抵抗損失の低減効果が得られる。従来のＢｏｏｓｔ回路と比べて、このモードの違いは、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnが漏れインダクタンスにより分離され、ターンオン時にトランジスタが独立してターンオンし、第１の下部トランジスタＱ_1dn、第２の下部トランジスタＱ_2dnが並列して発振することがないことにある。また、第１の上部トランジスタＱ_1upと第２の上部トランジスタＱ_2upも漏れインダクタンスにより分離されて使用され、並列発振は発生しない。

【手続補正27】

【補正対象書類名】明細書

【補正対象項目名】０１２０

【補正方法】変更

【補正の内容】

【0120】

本発明は、Ｂｏｏｓｔ回路を提案し、図６を参照し、該Ｂｏｏｓｔ回路は、
電源入力端子ＶＩＮ及び電源出力端子ＶＯＵＴと、
入力端子が前記電源入力端子Ｖｉｎに接続されたインダクタＬ１と、
アノードが前記インダクタＬ１の出力端子に接続され、カソードが前記電源出力端子Ｖｏｕｔに接続されたダイオードＤ１と、
前記インダクタＬ１の出力端子にドレインが接続され、ソースが接地されたトランジスタＱ１と、を含み、
インダクタ電流が連続モードにあり、且つ、入力電圧が変化し続けている場合に、少ない磁気損失増大を代価としてより多くのスイッチング損失の低減を実現することを原則として、前記トランジスタのスイッチング周波数変化を制御する。

【国際調査報告】