特表 2024-528463 光検出回路及び方法、レーザーレーダー、記憶媒体並びに検出システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-30

(54)【発明の名称】光検出回路及び方法、レーザーレーダー、記憶媒体並びに検出システム

(51)【国際特許分類】

   G01S 7/4861 20200101AFI20240723BHJP

   H03M 1/12 20060101ALN20240723BHJP

【ＦＩ】

G01S7/4861

H03M1/12 A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023579161

(86)(22)【出願日】2022-02-21

(85)【翻訳文提出日】2023-12-21

(86)【国際出願番号】 CN2022077012

(87)【国際公開番号】W WO2022267497

(87)【国際公開日】2022-12-29

(31)【優先権主張番号】202110693340.7

(32)【優先日】2021-06-22

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202110931016.4

(32)【優先日】2021-08-13

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519434972

【氏名又は名称】上海禾賽科技有限公司

【氏名又は名称原語表記】Ｈｅｓａｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．２ Ｂｕｉｌｄｉｎｇ，Ｎｏ．４６８ ＸｉｎＬａｉ Ｒｏａｄ，Ｊｉａｄｉｎｇ Ｄｉｓｔｒｉｃｔ，Ｓｈａｎｇｈａｉ，Ｃｈｉｎａ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】▲陳▼ ▲崢▼涛

(72)【発明者】

【氏名】朱 雪洲

(72)【発明者】

【氏名】向 少▲卿▼

【テーマコード（参考）】

5J022

5J084

【Ｆターム（参考）】

5J022AA01

5J022BA05

5J022CA10

5J022CE01

5J022CF08

5J022CG04

5J084BA03

5J084BA36

5J084BA39

5J084BB02

5J084BB04

(57)【要約】

光信号を受信して対応する電気信号を生じるための複数の光検出ユニット（３１１）を含む光検出ユニットアレイ（３０１）と、それぞれ一つの光検出ユニット（３１１）に対応的に結合され、それぞれ結合した光検出ユニット（３１１）の動作状態を制御して結合した光検出ユニット（３１１）の信号出力端に電気信号を出力させるように配置されている複数の第１スイッチユニット（３２１）を含むスイッチアレイ（３０２）と、動作状態にある光検出ユニット（３１１）を選択して電気信号を出力させるための選択ユニットとを含む、光検出回路である。各第１スイッチユニット（３２１）のオンオフ状態を個別に設定することによって、動作必要な光検出ユニット（３１１）を選択してアクティブ化して動作させ、動作する必要がない光検出ユニット（３１１）をアクティブ化不可能に設定することで、レーザーレーダーの測定チャネルが外部干渉光によるクロストーク影響を受けることを回避し、検出正確度を向上させ、不必要な電力消費をも回避する。なお、更に、光検出方法、レーザーレーダー、記憶媒体並びにパルス信号ピーク検出システムに関する。

【特許請求の範囲】

【請求項1】

レーザーレーダーに用いられる光検出回路であって、
光信号を受信して対応する電気信号を生じるための複数の光検出ユニットを含む光検出ユニットアレイと、
それぞれ一つの光検出ユニットに対応的に結合され、それぞれ結合した光検出ユニットの動作状態を制御して結合した光検出ユニットの信号出力端に前記電気信号を出力させるように配置されている複数の第１スイッチユニットを含むスイッチアレイと、
動作状態にある光検出ユニットを選択して前記電気信号を出力させるための選択ユニットとを含むことを特徴とする、光検出回路。

【請求項2】

給電電源に結合された第１給電端を含み、
前記第１スイッチユニットは、
一端が前記第１給電端に結合され、他端が一つの光検出ユニットの一端に結合された第１スイッチ素子を含み、前記光検出ユニットの第１スイッチ素子に結合された一端が信号出力端であり、
前記第１スイッチ素子のオンオフ状態は第１給電端と信号出力端との間の経路の開閉に対応することを特徴とする、請求項１に記載の光検出回路。

【請求項3】

各前記第１スイッチユニットは、
一端が前記光検出ユニットの第１スイッチ素子に結合された一端に結合され、他端が接地端に結合された第２スイッチ素子を更に含み、
前記第２スイッチ素子のオンオフ状態は信号出力端と接地端との間の経路の開閉に対応することを特徴とする、請求項２に記載の光検出回路。

【請求項4】

前記第１スイッチ素子と第２スイッチ素子のオンオフ状態は反対に設置されることを特徴とする、請求項３に記載の光検出回路。

【請求項5】

出力端が前記第１給電端に接続されて可変の給電電源を提供する給電調節ユニットを含むことを特徴とする、請求項１に記載の光検出回路。

【請求項6】

前記給電電源は、それぞれ異なる動作電圧を有する光検出ユニットに適応する多種の電圧値を出力するように調節されることを特徴とする、請求項５に記載の光検出回路。

【請求項7】

入力端が前記選択ユニットの出力端に結合され、選択ユニットの出力した電圧を予め設定された電圧範囲内に変換するように配置されているレベルシフトユニットを含むことを特徴とする、請求項５に記載の光検出回路。

【請求項8】

前記レベルシフトユニットは、少なくとも一つの第２スイッチユニット、第１インピーダンスユニット及び電流源を含み、
各前記第２スイッチユニットは、前記第１給電端に結合された第１端、前記第１インピーダンスユニットの一端に結合された第２端及び前記選択ユニットの出力端に結合された制御端を含み、前記制御端が前記第１端と前記第２端の接続切断を制御するためのものであり、
前記第１インピーダンスユニットは他端が前記電流源一端に結合され、前記電流源は他端が接地端に結合されていることを特徴とする、請求項７に記載の光検出回路。

【請求項9】

前記電流源は、第１カレントミラーと第２カレントミラーを含み、
第１カレントミラーは、少なくとも一対のゲート共通のトランジスタからそれぞれ引き出された第１分岐路と第２分岐路を含み、そのゲートが電流源の制御端に結合され、前記第１分岐路において第２インピーダンスユニットが直列接続され、前記第１分岐路と第２分岐路の一端が第２給電端に結合され、前記第１分岐路の他端が前記第２インピーダンスユニットを経由して接地し、前記第２給電端と前記第１給電端が接続する電圧が異なり、
第２カレントミラーは、少なくとも一対のゲート共通のトランジスタからそれぞれ引き出された第３分岐路と第４分岐路を含み、前記第３分岐路の一端が直列接続で第２分岐路の他端に結合され、前記第３分岐路の他端が接地端に結合され、前記第４分岐路の一端が前記第１インピーダンスユニットの一端に結合され、前記第４分岐路の他端が接地し、それによって前記第１インピーダンスユニットと前記第２インピーダンスユニットを流れる電流の間に調節可能な比例値を持たせることを特徴とする、請求項８に記載の光検出回路。

【請求項10】

前記第４分岐路は並列接続されたＮ個の分岐路を含み、Ｎ≧２であり、各分岐路においてトランジスタが直列接続され、各分岐路のトランジスタは、前記第１インピーダンスユニットと前記第２インピーダンスユニットを流れる電流間の比例値を調節するために、第３分岐路中のトランジスタに対して接続又は切断されるように選択されることが可能であることを特徴とする、請求項９に記載の光検出回路。

【請求項11】

前記電流源は、第１カレントミラーと第２カレントミラーを含み、
第１カレントミラーは、カスコード接続された少なくとも一つの第１ＰＭＯＳ及び少なくとも一つの第２ＰＭＯＳを含み、ゲートが電流源の制御端に結合され、ソースが第２給電端に接続され、第１ＰＭＯＳのドレインが第２インピーダンスユニットを経由して接地端に結合され、前記第２給電端と前記第１給電端が接続する電圧が異なり、
第２カレントミラーは、そのゲートとドレインが第２ＰＭＯＳのドレインに結合され、そのソースが接地端に結合された第１ＮＭＯＳと、第１ＮＭＯＳに対してゲート共通に接続され、そのドレインが前記第１インピーダンスユニットの一端に結合され、そのソースが接地端に結合された少なくとも一つの第２ＮＭＯＳとを含むことを特徴とする、請求項８に記載の光検出回路。

【請求項12】

第２ＮＭＯＳはＮ個あり、Ｎ≧２であり、各第２ＭＯＳのドレイン同士が結合され且つ前記第１インピーダンスユニットの一端に結合され、ソースが接地端に結合され、各第２ＮＭＯＳのゲートが第３スイッチ素子を経由して前記第１ＮＭＯＳのゲートに結合され、且つ第４スイッチ素子を介して接地端に結合されていることを特徴とする、請求項１１に記載の光検出回路。

【請求項13】

前記電流源は、
基準電圧に接続する負極入力端と、
前記第２インピーダンスユニットの一端に結合されて前記基準電圧を印加する正極入力端と、
前記電流源の制御端とするための出力端とを備える演算増幅器を更に含むことを特徴とする、請求項９又は１１に記載の光検出回路。

【請求項14】

前記第２スイッチユニットは第３ＮＭＯＳを含み、前記第２スイッチユニットの制御端、第１端及び第２端はそれぞれ第３ＮＭＯＳのゲート、ドレイン及びソースから引き出されることを特徴とする、請求項８に記載の光検出回路。

【請求項15】

前記第１インピーダンスユニットは、可変抵抗又は複数の直列接続されたトランジスタの一種を含むことを特徴とする、請求項８に記載の光検出回路。

【請求項16】

前記第２スイッチユニットは、並列接続された複数のスイッチユニットであることを特徴とする、請求項８に記載の光検出回路。

【請求項17】

前記レベルシフトユニットの出力端に結合され、受信した電気信号により積分演算を行って演算結果を得るために用いられる積分演算ユニットと、
前記積分演算ユニットの出力端に結合され、前記演算結果によりアナログデジタル変換を行うために用いられるアナログデジタル変換ユニットとを含むことを特徴とする、請求項７に記載の光検出回路。

【請求項18】

前記第１スイッチユニットは、第１スイッチ素子と光検出ユニットとの間に直列接続された可変インピーダンスユニットを更に含むことを特徴とする、請求項１に記載の光検出回路。

【請求項19】

給電電源に結合された第１給電端を含み、前記第１スイッチユニットはトランスインピーダンスアンプユニットを更に含み、
前記トランスインピーダンスアンプユニットは、第１入力端、第２入力端及び出力端を含み、前記トランスインピーダンスアンプユニットの第１入力端が前記第１スイッチ素子に結合されて第１給電端に至り、且つ前記第２スイッチ素子に結合されて接地端に至り、前記トランスインピーダンスアンプユニットの第２入力端が光検出ユニットの一端に結合され、且つ第３インピーダンスユニットを経由して前記トランスインピーダンスアンプユニットの出力端に結合され、前記トランスインピーダンスアンプユニットの出力端が前記信号出力端に結合されていることを特徴とする、請求項１に記載の光検出回路。

【請求項20】

請求項１～１９のいずれか一項に記載の光検出回路を制御するために用いられる光検出方法であり、
スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニットを駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して他の第１スイッチユニットに結合された光検出ユニットをオフさせるステップを含むことを特徴とする、光検出方法。

【請求項21】

スイッチアレイ中の一部の第１スイッチユニットにスイッチング信号を印加して、結合された光検出ユニットを駆動して起動させる前記ステップは、
一部のスイッチアレイ中の各第１スイッチユニットに個別にスイッチング信号を印加し、各光検出ユニットを駆動して対応的に起動させるステップを含むことを特徴とする、請求項２０に記載の光検出方法。

【請求項22】

射出信号を出力するように配置された光射出ユニットアレイを含む光射出モジュールと、
請求項１～１９のいずれか一項に記載の光検出回路を含み、光検出ユニットアレイが、前記射出信号が障害物に当たった後反射されたエコー信号を受信するように配置されている光検出モジュールと、
前記光射出モジュール及び光検出モジュールに結合されており、スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニットを駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して他の第１スイッチユニットに結合された光検出ユニットをオフさせるように配置されている制御モジュールとを含むことを特徴とする、レーザーレーダー。

【請求項23】

実行されると、請求項２０又は２１に記載の光検出方法を実行するプログラムコマンドを記憶していることを特徴とする、コンピュータ可読記憶媒体。

【請求項24】

検出待ちパルス信号を受信し、前記パルス信号のピーク信号を検出して多重サンプルホールド回路に出力するために用いられるピーク検出回路と、
それぞれ前記検出待ちパルス信号の各ピーク信号をサンプリングして保存するために用いられる多重サンプルホールド回路と、
前記多重サンプルホールド回路に保存されている各ピーク信号を逐次サンプリングし、前記検出待ちパルス信号に対応するサンプリングデータを出力するために用いられるアナログデジタル変換回路とを含むことを特徴とする、パルス信号ピーク検出システム。

【請求項25】

前記検出待ちパルス信号のパルス周波数と前記アナログデジタル変換器の変換周波数に基づいて前記多重サンプルホールド回路の数を設定することを特徴とする、請求項２４に記載のシステム。

【請求項26】

その二つの入力端がそれぞれ前記検出待ちパルス信号及び前記ピーク検出回路の出力信号を入力して、前記検出待ちパルス信号をデジタルパルス信号に変換して前記クロック発生器に出力する第１コンパレータと、
前記第１コンパレータの出力したデジタルパルス信号に基づいて、前記多重サンプルホールド回路のサンプリングタイミングを制御するための第１制御信号を生成するクロック発生器とを更に含むことを特徴とする、請求項２４に記載のシステム。

【請求項27】

前記検出待ちパルス信号が負方向のパルス信号であるときに、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも大きいときに、前記クロック発生器は、前記検出待ちパルス信号中の各ピーク信号をサンプリングして保存するように前記多重サンプルホールド回路を制御するための前記第１制御信号を出力することを特徴とする、請求項２６に記載のシステム。

【請求項28】

前記検出待ちパルス信号が正方向のパルス信号であるときに、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも小さいときに、前記クロック発生器は、前記検出待ちパルス信号中の各ピーク信号をサンプリングして保存するように前記多重サンプルホールド回路を制御するための前記第１制御信号を出力することを特徴とする、請求項２６に記載のシステム。

【請求項29】

前記クロック発生器は、更に、前記第１コンパレータの出力したデジタルパルス信号に基づいて、前記ピーク検出回路のリセット信号である第２制御信号を生成することを特徴とする、請求項２６に記載のシステム。

【請求項30】

前記多重サンプルホールド回路が前記検出待ちパルス信号中の一つのピーク信号をサンプリングして保存した後、前記第２制御信号は、前記ピーク検出回路が前記検出待ちパルス信号中の次のピーク信号を改めて検出するように、前記ピーク検出回路をリセットすることを特徴とする、請求項２９に記載のシステム。

【請求項31】

前記多重サンプルホールド回路中の各サンプルホールド回路は、サンプリングスイッチ、演算増幅器及びコンデンサを含み、前記サンプリングスイッチは前記ピーク検出回路の出力端及び前記演算増幅器の正方向入力端に接続され、前記コンデンサは前記演算増幅器の正方向入力端とグランドに接続され、前記演算増幅器は負方向入力端が前記演算増幅器の出力端に接続され、前記サンプリングスイッチは前記第１制御信号によって制御されることを特徴とする、請求項２６に記載のシステム。

【請求項32】

前記クロック発生器は更に前記第１コンパレータの出力したデジタルパルス信号に基づいて第３制御信号を生成し、前記アナログデジタル変換回路は、マルチプレクサ及び前記マルチプレクサ出力端に接続されたアナログデジタル変換器を含み、
前記マルチプレクサは、前記アナログデジタル変換器がサンプリングするように、前記第３制御信号に基づいて前記多重サンプルホールド回路中の各サンプルホールド回路を逐次選択して導通させることを特徴とする、請求項２６に記載のシステム。

【請求項33】

前記第１制御信号が記多重サンプルホールド回路中の一つのサンプルホールド回路を制御して保存させた後、前記マルチプレクサは、アナログデジタル変換器がサンプリングするように、前記第３制御信号に基づいて前記一つのサンプルホールド回路を選択して導通させることを特徴とする、請求項３２に記載のシステム。

【請求項34】

前記マルチプレクサは、それぞれ一つのサンプルホールド回路の出力端及び前記アナログデジタル変換器の入力端に接続された複数の制御スイッチを含むことを特徴とする、請求項３２に記載のシステム。

【請求項35】

前記アナログデジタル変換回路は、それぞれの入力端が前記多重サンプルホールド回路中の一つのサンプルホールド回路の出力端に接続された複数のアナログデジタル変換器を含むことを特徴とする、請求項２４に記載のシステム。

【請求項36】

前記アナログデジタル変換器は、第２コンパレータ、論理回路及びデジタルアナログ変換器を含み、
前記第２コンパレータは、一方の入力端が前記マルチプレクサの出力端に接続され、他方の入力端が前記デジタルアナログ変換器の出力端に接続され、出力端が前記論理回路の入力端に接続され、
前記論理回路の出力端は、前記検出待ちパルス信号のサンプリングデータを出力し、且つ前記デジタルアナログ変換器にフィードバック信号を出力することを特徴とする、請求項３２又は３５に記載のシステム。

【請求項37】

射出ユニット、受光ユニット及び請求項２４～３６のいずれか一項に記載のパルス信号ピーク検出システムを含み、
前記射出ユニットは、対象物を検出するために検出光束を射出できるように配置され、
前記受光ユニットは、前記検出光束が対象物で反射されたエコー光束を受光し、且つエコー光束をエコーパルス信号に変換することができるように配置され、
前記パルス信号ピーク検出システムは、前記エコーパルス信号をサンプリングしてサンプリング信号を出力するために用いられることを特徴とする、レーザーレーダー。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本特許出願は、２０２１年６月２２日に提出した、出願番号が２０２１１０６９３３４０．７、発明の名称が「光検出回路、光検出方法、レーザーレーダー及び記憶媒体」の中国特許出願の優先権を主張し、それと同時に２０２１年８月１３日に提出した、出願番号が２０２１１０９３１０１６．４、発明の名称が「パルス信号ピーク検出システム及びレーザーレーダー」の中国特許出願の優先権を主張し、上記出願の全ての内容は引用をもって本文に組み込まれている。

【0002】

本願は、光学測距の分野に関し、特に、光検出回路及び方法、レーザーレーダー、記憶媒体並びに検出システムに関する。

【背景技術】

【0003】

レーザーレーダーは、レーザー光を照射し、且つレーザー光が障害物表面に到達して反射されたエコー信号を検出することによって外部検出を実現するデバイスである。

【0004】

レーザーレーダーの精度と分解能が向上するに伴い、マルチ検出チャネルは主要な発展傾向となっている。例えば、３２、６４、１２８ラインのレーザーレーダーがあり、各「ライン」とは一つの検出チャネルである。ここで、一つの検出チャネルは、レーザーレーダーにおける同時に動作してレーザー光を射出する少なくとも一つのレーザー装置、及び前記レーザー光のエコー信号を検出する少なくとも一つの光検出器で構成される。

【0005】

以下、例示することによって光検出器の動作原理を説明する。

【0006】

図１Ａは一例における光検出器と電圧増幅器を接続した構造の模式図を示す。

【0007】

図１Ａにおいて例として示されている光検出器１０１はシリコン光電子増倍管（Ｓｉｌｉｃｏｎ ＰｈｏｔｏＭｕｌｔｉｐｌｉｅｒ，ＳｉＰＭ）で実現できる。ＳｉＰＭは複数の単一光子アバランシェダイオード（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ，ＳＰＡＤ）及びそれと協働するクエンチング抵抗を並列接続して形成され、ＳＰＡＤはガイガーモードで動作するバランシェダイオード（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｎ Ｄｉｏｄｅ，ＡＰＤ）である。ＳｉＰＭ両端（図中のＡ、Ｂ端）にＳＰＡＤの降伏電圧Ｖ_ｔｈよりも高い逆バイアス電圧が印加されると、各ＳＰＡＤはガイガーモード（Ｇｅｉｇｅｒ Ｍｏｄｅ，ＧＭ）になって光信号の検出を行うことができる。図において例としてＢ端にバイアス電圧Ｖ_ｂｉａｓを接続したことを示しており、Ａ端電圧をＶ_Ａに設定し、ＶｂｉａｓをＶ_Ａ－Ｖｂｉａｓ＞Ｖ_ｔｈに設定し、Ｖ_Ａ－Ｖ_ｂｉａｓは即ちＳｉＰＭを動作させる逆バイアス電圧である。

【0008】

図１Ａに示す電圧増幅器は電荷感応増幅器１０２Ａ（Ｃｈａｒｇｅ Ｓｅｎｓｉｔｉｖｅ Ａｍｐｌｉｆｉｅｒ，ＣＳＡ）で実現される。前記ＣＳＡ回路は、演算増幅器と、前記演算増幅器の負極入力端と出力端との間に跨って接続されているコンデンサＣ_Ｆとを含む。前記演算増幅器は負極入力端が更に光検出器１０１のＡ端に結合され、正極入力端が接地端に結合されている。光検出器１０１の出力した電流信号はコンデンサＣ_Ｆを流れ、コンデンサＣ_Ｆを充電し、電圧信号に変換して出力される。ＣＳＡの変換速度が比較的遅く、また、電流信号の波形Ｗ１、及び変換して得られた電圧信号の波形Ｄとの間の差異を参照して分かったように、ＣＳＡは変換した電圧信号中で電流信号の波形を回復できない。

【0009】

図１Ｂは別の例における光検出器と電圧増幅器を接続した構造の模式図を示す。

【0010】

図１Ｂの実施例は図１Ａの実施例と比べると、電圧増幅器がトランスインピーダンス増幅器１０２Ｂ（Ｔｒａｎｓ－Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ，ＴＩＡ）で実現されることを主な相違点とする。前記トランスインピーダンス増幅器は、演算増幅器と、前記演算増幅器の負極入力端と出力端との間に跨って接続されている抵抗Ｒ_Ｆとを含む。ＴＩＡは抵抗Ｒ_Ｆによって光検出器１０１の出力した電流信号を電圧信号に変換し、電流信号と電圧信号との間の関係はＵ＝Ｉ＊Ｒ_Ｆの線形関係であり、それから分かるように、電流信号波形Ｗ１と電圧信号波形Ｗ２の波形を比較すると、波形Ｗ２は波形Ｗ１のパルス周波数、幅情報を保持していた。

【0011】

レーザーレーダーの精度と分解能が向上するに伴い、レーザーレーダーにおいて光検出器１０１アレイを用いてマルチ検出チャネルによる光信号検出を実現することが一般であり、リニアアレイ型又はエリアアレイ型の光検出器アレイは採用され、各光検出器アレイは複数の光検出器を含む。その中、光検出器１０１アレイ中の各光検出器１０１は必要に応じて異なる検出チャネルに属してもよく、同一の検出チャネルに属する少なくとも一つの光検出器１０１は同時にアクティブ化されて動作する。検出チャネルの数が多くなってきているため（例えば、３２、６４、１２８等）、各検出チャネルの検出信号の検出結果を並行して取得しようとする場合、検出チャネル毎に信号処理回路を設置する必要があり、これは実際の産業応用で非常に実現しにくい。そのため、通常、マルチプレクサ（ＭＵＸ）を用いてある検出チャネルの光検出器１０１の検出信号を選択し、共通の信号処理回路によって時分割処理を行い、このチャネルの検出結果を得ることができる。

【0012】

図２は一例における光検出器アレイの光検出回路の一部の構造の模式図を示す。

【0013】

この例において、前記光検出器アレイ２０２は複数の光検出器２２１（例えば、ＳｉＰＭ）及び抵抗アレイ２０１を含む。各光検出器２２１はそれぞれ並列接続された異なる分岐路に位置し、前記抵抗アレイ２０１中の各抵抗２１１は対応的に一つの分岐路において一つの光検出器２２１に直列接続され、各分岐路に電圧Ｖ_ＤＤを接続して、光検出器２２１アレイ２０２に印加される逆バイアス電圧を形成してその中の各光検出器２２１をアクティブ化して動作させる。各分岐路において光検出器２２１の出力端がそれぞれマルチプレクサ２０３の一つの入力端に結合されている。

【0014】

例として、ｎ個の検出チャネルがあり、各検出チャネルが、所属する検出チャネルのエコー信号を検出し且つ電気信号（この例において電圧信号である）に変換するための一つの光検出器２２１に対応すると仮定する。また、Ａ_１～Ａ_ｎの選択信号によりそれぞれ異なる検出チャネルの光検出器２２１の出力端を選択してマルチプレクサ２０３の出力端に導通し、選択された検出チャネルの電気信号を出力し、且つ電圧増幅器２０４によって電圧Ｖ_ｏに変換してから出力することができる。前記電圧増幅器２０４は例えば、図１Ａに示す例におけるＣＳＡ又は図１Ｂに示す例におけるＴＩＡで実現できる。電圧Ｖ_ｏを後段回路に入力して処理し、選択された検出チャネルの検出結果を得ることができる。

【0015】

しかしながら、図２中の光検出回路には多くの問題があった。

【0016】

以下、記述をより明確にするために、以下において上記の動作のために選択された検出チャネルを「測定チャネル」と定義し、動作のために選択されない検出チャネルを「非測定チャネル」と定義する。図２に示すように、各光検出器２２１は常に動作状態にあり、マルチプレクサ２０３は測定チャネルの電気信号を選択して出力するが、非測定チャネルに属する光検出器２２１は依然として光信号を検出して電気信号に変換してマルチプレクサ２０３の入力端に伝送する。非測定チャネルの光検出器２２１は常に動作状態にあり、大量の不必要な電力消費を招くことが明らかであり、一方、マルチプレクサ２０３には不可避に寄生容量を有し、非測定チャネルの光検出器２２１の出力した電気信号が干渉信号となってマルチプレクサ２０３の寄生容量によって測定チャネル中の電気信号にクロストーク（図２中の干渉信号波形Ｗ_３を参照）を発生し、その結果、測定チャネル中のエコー信号の電気信号（図中のエコー信号波形Ｗ_４を参照）がマルチプレクサ２０３を通過した後バリ（例えば、出力信号の波形Ｗ_５中のＷ_５１）、パルス広がり等を発生する。特に光検出器２２１がＳｉＰＭで実現されるときに、ＳｉＰＭのゲインが高くて微弱光に対する検出能力が強いため、発生する干渉がより顕著になる。更に、Ｖ_ＤＤは固定の動作電圧の光検出器２２１に対応して設けられたものであり、異なる動作電圧の光検出器２２１に適合できない。

【0017】

図２から分かるように、検出するときに、限られた数のチャネルの光検出器は同時にアクティブ化されて検出状態になり、他の非測定チャネルの光検出器は待ち状態にある。待ち状態での光検出器は依然として光信号を検出でき、外部干渉（例えば、外部環境光）は待ち状態にある光検出器に検出されて、正常検出状態の測定チャネルへの干渉を形成し、更に検出結果に影響を与える。また、待ち状態の各光検出器は更に不必要な電力消費も大量に発生する。

【0018】

なお、レーザーレーダー受信機等の応用において、光検出回路受信信号は一般にパルス幅が非常に狭い（典型値が約２－６ｎｓ）パルス信号であり、且つ信号のデューティ比が非常に低く、即ち、大部分の時間に信号が到来しない。より高い測距精度等の性能を実現するために、パルス信号のピーク情報を取得する必要がある。一般的には、高速ＡＤＣ（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ，アナログデジタル変換器）を用いて光検出回路が検出できたパルス信号に対して全波形サンプリングを行い、高速ＡＤＣの典型的なサンプリングレートが１ＧＨｚより小さくない。ＡＤＣサンプリングレートが１ＧＨｚであると仮定すると、即ち、１ｎｓ毎に一つのデータを収集し、図３に示すように、パルス幅が５ｎｓのパルスに対して、５つのデータを収集できるが、パルス幅が２ｎｓのパルスに対して、２つのデータしか収集できなく、有効波形を形成しにくい。

【0019】

高速ＡＤＣが高価で、電力消費が大きく、対応するエコーパルス信号のデューティ比が非常に低い場合に高速ＡＤＣの出力した信号のうち、小部分の信号が有効であるため、リソース及び電力が多く浪費され、且つシステムの応用を制限している。そのため、従来技術においてピークホールド回路及び中低速ＡＤＣを用いてパルス信号をサンプリングする手段が提案された。

【0020】

従来技術においてピークホールド回路及び中低速ＡＤＣを用いてエコーパルス信号をサンプリングした回路原理図である図４を参照されたい。検出器（即ち、上記の光検出回路）がパルス信号を検出し、増幅器（Ａｍｐｌｉｆｉｅｒ，ＡＭＰ）によってパルス信号を増幅し、ここで、検出器がＳｉＰＭ（Ｓｉｌｉｃｏｎ Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ，シリコン光電子増倍管）であってもよく、増幅器がＴＩＡ（Ｔｒａｎｓ－Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ，トランスインピーダンス増幅器）であってもよく、ピークホールド回路によって増幅後のパルス信号のピーク電圧を保持し、且つＡＤＣによってピークホールド回路の出力した信号をサンプリングし、図５に示すように、パルスのピークデータを得、ＡＤＣがサンプリングデータをＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，フィールドプログラマブルゲートアレイ）に入力し、ＦＰＧＡがサンプリングデータを処理する。このようなサンプリング方式はいくつかの応用要求を満たすことができるが、複数のエコーパルス信号が比較的に接近しているときに、直接中低速ＡＤＣ（例えば、サンプリングレートが１ＭＨｚ）を利用すれば、二つのエコーパルス信号のピークサンプリングができず、サンプリング正確性が低くなる。

【発明の概要】

【課題を解決するための手段】

【0021】

上述した従来技術の欠点に鑑みて、本願は、レーザーレーダーの測定チャネルが外部干渉光によるクロストーク影響を受けることを回避し、検出正確度を向上させ、不必要な電力消費をも回避することができる、光検出回路及び方法、レーザーレーダー、記憶媒体並びに検出システムを提供する。

【0022】

上記目的及び他の関連目的を実現するために、本願の第１態様は、レーザーレーダーに用いられる光検出回路であって、光信号を受信して対応する電気信号を生じるための複数の光検出ユニットを含む光検出ユニットアレイと、それぞれ一つの光検出ユニットに対応的に結合され、それぞれ結合した光検出ユニットの動作状態を制御して結合した光検出ユニットの信号出力端に前記電気信号を出力させるように配置されている複数の第１スイッチユニットを含むスイッチアレイと、動作状態にある光検出ユニットを選択して前記電気信号を出力させるための選択ユニットとを含む、光検出回路を提供する。

【0023】

第１態様のいくつかの実施例では、前記光検出回路は、給電電源に結合された第１給電端を含み、前記第１スイッチユニットは、一端が前記第１給電端に結合され、他端が一つの光検出ユニットの一端に結合された第１スイッチ素子を含み、前記光検出ユニットの第１スイッチ素子に結合された一端が信号出力端であり、前記第１スイッチ素子のオンオフ状態は第１給電端と信号出力端との間の経路の開閉に対応する。

【0024】

第１態様のいくつかの実施例では、各前記第１スイッチユニットは、一端が前記光検出ユニットの第１スイッチ素子に結合された一端に結合され、他端が接地端に結合された第２スイッチ素子を更に含み、前記第２スイッチ素子のオンオフ状態は信号出力端と接地端との間の経路の開閉に対応する。

【0025】

第１態様のいくつかの実施例では、前記第１スイッチ素子と第２スイッチ素子のオンオフ状態は反対に設置される。

【0026】

第１態様のいくつかの実施例では、前記光検出回路は、出力端が前記第１給電端に接続されて可変の給電電源を提供する給電調節ユニットを含む。

【0027】

第１態様のいくつかの実施例では、前記給電電源は、それぞれ異なる動作電圧を有する光検出ユニットに適応する多種の電圧値を出力するように調節される。

【0028】

第１態様のいくつかの実施例では、前記光検出回路は、入力端が前記選択ユニットの出力端に結合され、選択ユニットの出力した電圧を予め設定された電圧範囲内に変換するように配置されているレベルシフトユニットを含む。

【0029】

第１態様のいくつかの実施例では、前記レベルシフトユニットは、少なくとも一つの第２スイッチユニット、第１インピーダンスユニット及び電流源を含み、各前記第２スイッチユニットは、前記第１給電端に結合された第１端、前記第１インピーダンスユニットの一端に結合された第２端及び前記選択ユニットの出力端に結合された制御端を含み、前記制御端が前記第１端と前記第２端の接続切断を制御するためのものであり、前記第１インピーダンスユニットは他端が前記電流源一端に結合され、前記電流源は他端が接地端に結合されている。

【0030】

第１態様のいくつかの実施例では、前記電流源は、第１カレントミラーと第２カレントミラーを含み、前記第１カレントミラーは、少なくとも一対のゲート共通のトランジスタからそれぞれ引き出された第１分岐路と第２分岐路を含み、そのゲートが電流源の制御端に結合され、前記第１分岐路において第２インピーダンスユニットが直列接続され、前記第１分岐路と第２分岐路の一端が第２給電端に結合され、前記第１分岐路の他端が前記第２インピーダンスユニットを経由して接地し、前記第２給電端と前記第１給電端が接続する電圧が異なり、前記第２カレントミラーは、少なくとも一対のゲート共通のトランジスタからそれぞれ引き出された第３分岐路と第４分岐路を含み、前記第３分岐路の一端が直列接続で第２分岐路の他端に結合され、前記第３分岐路の他端が接地端に結合され、前記第４分岐路の一端が前記第１インピーダンスユニットの一端に結合され、前記第４分岐路の他端が接地し、それによって前記第１インピーダンスユニットと前記第２インピーダンスユニットを流れる電流の間に調節可能な比例値を持たせる。

【0031】

第１態様のいくつかの実施例では、前記第４分岐路は並列接続されたＮ個の分岐路を含み、Ｎ≧２であり、各分岐路においてトランジスタが直列接続され、各分岐路のトランジスタは、前記第１インピーダンスユニットと前記第２インピーダンスユニットを流れる電流間の比例値を調節するために、第３分岐路中のトランジスタに対して接続又は切断されるように選択されることが可能である。

【0032】

第１態様のいくつかの実施例では、前記電流源は、第１カレントミラーと第２カレントミラーを含み、前記第１カレントミラーは、カスコード接続された少なくとも一つの第１ＰＭＯＳ及び少なくとも一つの第２ＰＭＯＳを含み、ゲートが電流源の制御端に結合され、ソースが第２給電端に接続され、第１ＰＭＯＳのドレインが第２インピーダンスユニットを経由して接地端に結合され、前記第２給電端と前記第１給電端が接続する電圧が異なり、前記第２カレントミラーは、そのゲートとドレインが第２ＰＭＯＳのドレインに結合され、そのソースが接地端に結合された第１ＮＭＯＳと、第１ＮＭＯＳに対してゲート共通に接続され、そのドレインが前記第１インピーダンスユニットの一端に結合され、そのソースが接地端に結合された少なくとも一つの第２ＮＭＯＳとを含む。

【0033】

第１態様のいくつかの実施例では、第２ＮＭＯＳはＮ個あり、Ｎ≧２であり、各第２ＭＯＳのドレイン同士が結合され且つ前記第１インピーダンスユニットの一端に結合され、ソースが接地端に結合され、各第２ＮＭＯＳのゲートが第３スイッチ素子を経由して前記第１ＮＭＯＳのゲートに結合され、且つ第４スイッチ素子を介して接地端に結合されている。

【0034】

第１態様のいくつかの実施例では、前記電流源は、基準電圧に接続する負極入力端と、前記第２インピーダンスユニットの一端に結合されて前記基準電圧を印加する正極入力端と、前記電流源の制御端とするための出力端とを含む演算増幅器を更に含む。

【0035】

第１態様のいくつかの実施例では、前記第２スイッチユニットは第３ＮＭＯＳを含み、前記第２スイッチユニットの制御端、第１端及び第２端はそれぞれ第３ＮＭＯＳのゲート、ドレイン及びソースから引き出される。

【0036】

第１態様のいくつかの実施例では、前記第１インピーダンスユニットは、可変抵抗又は複数の直列接続されたトランジスタの一種を含む。

【0037】

第１態様のいくつかの実施例では、前記第２スイッチユニットは、並列接続された複数のスイッチユニットである。

【0038】

第１態様のいくつかの実施例では、前記光検出回路は、前記レベルシフトユニットの出力端に結合され、受信した電気信号により積分演算を行って演算結果を得るために用いられる積分演算ユニットと、前記積分演算ユニットの出力端に結合され、前記演算結果によりアナログデジタル変換を行うために用いられるアナログデジタル変換ユニットとを含む。

【0039】

第１態様のいくつかの実施例では、前記第１スイッチユニットは、第１スイッチ素子と光検出ユニット一端との間に直列接続された可変インピーダンスユニットを更に含む。

【0040】

第１態様のいくつかの実施例では、前記光検出回路は給電電源に結合された第１給電端を含み、前記第１スイッチユニットはトランスインピーダンスアンプユニットを更に含み、前記トランスインピーダンスアンプユニットは、第１入力端、第２入力端及び出力端を含み、前記トランスインピーダンスアンプユニットの第１入力端が前記第１スイッチ素子に結合されて第１給電端に至り、且つ前記第２スイッチ素子に結合されて接地端に至り、前記トランスインピーダンスアンプユニットの第２入力端が光検出ユニットの一端に結合され、且つ第３インピーダンスユニットを経由して前記トランスインピーダンスアンプユニットの出力端に結合され、前記トランスインピーダンスアンプユニットの出力端が前記信号出力端に結合されている。

【0041】

上記目的及び他の関連目的を実現するために、本願の第２態様は、第１態様のいずれか一項に記載の光検出回路に適用される光検出方法であって、スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニットを駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して他の第１スイッチユニットに結合された光検出ユニットをオフさせるステップを含む、光検出方法を提供する。

【0042】

第２態様のいくつかの実施例では、スイッチアレイ中の一部の第１スイッチユニットにスイッチング信号を印加して、結合された光検出ユニットを駆動して起動させる前記ステップは、一部のスイッチアレイ中の各第１スイッチユニットに個別にスイッチング信号を印加し、各光検出ユニットを駆動して対応的に起動させるステップを含む。

【0043】

上記目的及び他の関連目的を実現するために、本願の第３態様は、射出信号を出力するように配置された光射出ユニットアレイを含む光射出モジュールと、第１態様のいずれか一項に記載の光検出回路を含み、光検出ユニットアレイが、前記射出信号が障害物に当たった後反射されたエコー信号を受信するように配置されている光検出モジュールと、前記光射出モジュール及び光検出モジュールに結合されており、スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニットを駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して他の第１スイッチユニットに結合された光検出ユニットをオフさせるように配置されている制御モジュールとを含む、レーザーレーダーを提供する。

【0044】

上記目的及び他の関連目的を実現するために、本願の第４態様は、実行されると、第２態様のいずれか一項に記載の光検出方法を実行するプログラムコマンドを記憶している、コンピュータ可読記憶媒体を提供する。

【0045】

上記目的及び他の関連目的を実現するために、本願の第５態様は、検出待ちパルス信号を受信し、前記パルス信号のピーク信号を検出して多重サンプルホールド回路に出力するために用いられるピーク検出回路と、それぞれ前記検出待ちパルス信号の各ピーク信号をサンプリングして保存するために用いられる多重サンプルホールド回路と、前記多重サンプルホールド回路に保存されている各ピーク信号を逐次サンプリングし、前記検出待ちパルス信号に対応するサンプリングデータを出力するために用いられるアナログデジタル変換回路とを含む、パルス信号ピーク検出システムを提供する。中低速アナログデジタル変換器に基づくパルスサンプリングシステムのサンプリングの正確性、及びシステムの適応性を向上させる。

【0046】

第５態様のいくつかの実施例では、前記検出待ちパルス信号のパルス周波数と前記アナログデジタル変換器の変換周波数に基づいて前記多重サンプルホールド回路の数を設定する。

【0047】

第５態様のいくつかの実施例では、前記システムは、
その二つの入力端がそれぞれ前記検出待ちパルス信号及び前記ピーク検出回路の出力信号を入力して、前記検出待ちパルス信号をデジタルパルス信号に変換して前記クロック発生器に出力する第１コンパレータと、
前記第１コンパレータの出力したデジタルパルス信号に基づいて、前記多重サンプルホールド回路のサンプリングタイミングを制御するための第１制御信号を生成するクロック発生器とを更に含む。

【0048】

第５態様のいくつかの実施例では、前記検出待ちパルス信号が負方向のパルス信号であるときに、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも大きいときに、前記クロック発生器は、前記検出待ちパルス信号中の各ピーク信号をサンプリングして保存するように前記多重サンプルホールド回路を制御するための前記第１制御信号を出力する。

【0049】

第５態様のいくつかの実施例では、前記検出待ちパルス信号が正方向のパルス信号であるときに、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも小さいときに、前記クロック発生器は、前記検出待ちパルス信号中の各ピーク信号をサンプリングして保存するように前記多重サンプルホールド回路を制御するための前記第１制御信号を出力する。

【0050】

第５態様のいくつかの実施例では、前記クロック発生器は、更に、前記第１コンパレータの出力したデジタルパルス信号に基づいて、前記ピーク検出回路のリセット信号である第２制御信号を生成する。

【0051】

第５態様のいくつかの実施例では、前記多重サンプルホールド回路が前記検出待ちパルス信号中の一つのピーク信号をサンプリングして保存した後、前記第２制御信号は、前記ピーク検出回路が前記検出待ちパルス信号中の次のピーク信号を改めて検出するように、前記ピーク検出回路をリセットする。

【0052】

第５態様のいくつかの実施例では、前記多重サンプルホールド回路中の各サンプルホールド回路は、サンプリングスイッチ、演算増幅器及びコンデンサを含み、前記サンプリングスイッチは前記ピーク検出回路の出力端及び前記演算増幅器の正方向入力端に接続され、前記コンデンサは前記演算増幅器の正方向入力端とグランドに接続され、前記演算増幅器は負方向入力端が前記演算増幅器の出力端に接続され、前記サンプリングスイッチは前記第１制御信号によって制御される。

【0053】

第５態様のいくつかの実施例では、前記クロック発生器は更に前記第１コンパレータの出力したデジタルパルス信号に基づいて第３制御信号を生成し、前記アナログデジタル変換回路は、マルチプレクサ及び前記マルチプレクサ出力端に接続されたアナログデジタル変換器を含み、
前記マルチプレクサは、前記アナログデジタル変換器がサンプリングするように、前記第３制御信号に基づいて前記多重サンプルホールド回路中の各サンプルホールド回路を逐次選択して導通させる。

【0054】

第５態様のいくつかの実施例では、前記第１制御信号が多重サンプルホールド回路中の一つのサンプルホールド回路を制御して保存させた後、前記マルチプレクサは、アナログデジタル変換器がサンプリングするように、前記第３制御信号に基づいて前記一つのサンプルホールド回路を選択して導通させる。

【0055】

第５態様のいくつかの実施例では、前記マルチプレクサは、それぞれ一つのサンプルホールド回路の出力端及び前記アナログデジタル変換器の入力端に接続された複数の制御スイッチを含む。

【0056】

第５態様のいくつかの実施例では、前記アナログデジタル変換回路は、それぞれの入力端が前記多重サンプルホールド回路中の一つのサンプルホールド回路の出力端に接続された複数のアナログデジタル変換器を含む。

【0057】

第５態様のいくつかの実施例では、前記アナログデジタル変換器は、第２コンパレータ、論理回路及びデジタルアナログ変換器を含み、
前記第２コンパレータは、一方の入力端が前記マルチプレクサの出力端に接続され、他方の入力端が前記デジタルアナログ変換器の出力端に接続され、出力端が前記論理回路の入力端に接続され、
前記論理回路の出力端は、前記検出待ちパルス信号のサンプリングデータを出力し、且つ前記デジタルアナログ変換器にフィードバック信号を出力する。

【0058】

上記目的及び他の関連目的を実現するために、本願の第６態様は、射出ユニット、受光ユニット及び上記の各項に記載のパルス信号ピーク検出システムを含み、前記射出ユニットは、対象物を検出するために検出光束を射出できるように配置され、前記受光ユニットは、前記検出光束が対象物で反射されたエコー光束を受光し、且つエコー光束をエコーパルス信号に変換することができるように配置され、前記パルス信号ピーク検出システムは、前記エコーパルス信号をサンプリングしてサンプリング信号を出力するために用いられる、レーザーレーダーを提供する。レーザーレーダー受信信号に対するサンプリングの正確性を向上させ、ハードウェアコストを低下させることができる。

【0059】

以上をまとめると、本願は、光信号を受信して対応する電気信号を生じるための複数の光検出ユニットを含む光検出ユニットアレイと、それぞれ一つの光検出ユニットに対応的に結合され、それぞれ結合した光検出ユニットの動作状態を制御して結合した光検出ユニットの信号出力端に前記電気信号を出力させるように配置されている複数の第１スイッチユニットを含むスイッチアレイと、動作状態にある光検出ユニットを選択して前記電気信号を出力させるための選択ユニットとを含む光検出回路及び方法、レーザーレーダー、記憶媒体並びに検出システムを提供する。各第１スイッチユニットのオンオフ状態を個別に設定することによって、同時に動作必要な光検出ユニットを選択してアクティブ化して動作させることができ、動作する必要がない光検出ユニットをアクティブ化不可能に設定することで、レーザーレーダーの測定チャネルが外部干渉光によるクロストーク影響を受けることを回避し、検出正確度を向上させ、不必要な電力消費をも回避することができる。

【0060】

なお、パルス信号ピーク検出システムにおいて、従来からピークホールドサンプリング回路と中低速ＡＤＣを用いて高速パルス信号をサンプリングする過程に存在する問題に対して、ピークホールドサンプリング回路とＡＤＣ回路構造を基に、多重サンプルホールド回路を増設し、多重サンプルホールド回路中の各サンプルホールド回路によって順に複数のエコーパルス信号のピーク信号をそれぞれサンプリングし保存し、そして、ＡＤＣにサンプリングされるように保存されている各ピーク信号を逐次選択して導通させることによって、検出待ちのパルス信号中の複数のエコーパルス信号の時間間隔が比較的近い場合でも、各ピーク信号に対するサンプリングを実現でき、エコーパルス信号サンプリングの正確性を有効に向上させた。

【図面の簡単な説明】

【0061】

【図1A】一例における光検出器と電圧増幅器を接続した構造の模式図を示す。

【図1B】別の例における光検出器と電圧増幅器を接続した構造の模式図を示す。

【図2】一例における光検出器アレイの検出回路の一部の構造の模式図を示す。

【図3】一例において高速ＡＤＣを用いてエコーパルス信号に対して全波形サンプリングを行った模式図を示す。

【図4】一例においてピークホールド回路及び中低速ＡＤＣを用いてエコーパルス信号をサンプリングした回路原理図を示す。

【図5】一例においてピークホールド回路及び中低速ＡＤＣを用いてエコーパルス信号をサンプリングした波形模式図を示す。

【図6】本願の一実施例における光検出回路の一部の構造の模式図を示す。

【図7A】本願の一実施例における光検出回路中のスイッチアレイと光検出ユニットアレイの接続構造の模式図を示す。

【図7B】本願の別の実施例における光検出回路中のスイッチアレイと光検出ユニットアレイの接続構造の模式図を示す。

【図8】本願の別の実施例における光検出回路の構造の模式図を示す。

【図9】本願の一実施例における降圧又は昇圧スイッチング電源の回路原理の模式図を示す。

【図10】本願の更に別の実施例における光検出回路の構造の模式図を示す。

【図11】本願の一実施例におけるレベルシフタの回路原理の模式図を示す。

【図12A】本願の複数の実施例におけるレベルシフタの変形例の回路原理の模式図を示す。

【図12B】本願の複数の実施例におけるレベルシフタの変形例の回路原理の模式図を示す。

【図12C】本願の複数の実施例におけるレベルシフタの変形例の回路原理の模式図を示す。

【図12D】本願の複数の実施例におけるレベルシフタの変形例の回路原理の模式図を示す。

【図12E】本願の複数の実施例におけるレベルシフタの変形例の回路原理の模式図を示す。

【図13】本願の別の実施例における光検出回路の構造の模式図を示す。

【図14A】本願の一実施例におけるＲＣ積分演算ユニットの回路原理の模式図を示す。

【図14B】本願の一実施例におけるＧｍ－Ｃ積分演算ユニットの回路原理の模式図を示す。

【図15】本願の更に別の具体的実施例における光検出回路の構造の模式図を示す。

【図16】本願の一実施例におけるレーザーレーダーの構造の模式図を示す。

【図17】本願の一実施例におけるパルス信号ピーク検出システムの構造のブロック図を示す。

【図18】本願の一実施例における制御信号及びリセット信号の生成原理の模式図を示す。

【図19】本願の一実施例における第１コンパレータの入力信号と出力信号の波形模式図を示す。

【図20】本願の一実施例におけるピーク検出回路の模式図を示す。

【図21】本願の一実施例における多重サンプルホールド回路中の各多重サンプルホールド回路の模式図を示す。

【図22】本願の一実施例におけるパルス信号ピーク検出システム中のアナログデジタル変換回路の具体的な構造の模式図を示す。

【図23】図２２に示すアナログデジタル変換回路構造に基づくパルス信号ピーク検出システムの回路模式図を示す。

【図24】図２２に示す実施例における各信号のタイミングチャートを示す。

【図25】本願の別の実施例におけるパルス信号ピーク検出システム中のアナログデジタル変換回路の別の具体的な構造の模式図を示す。

【図26】本願の別の実施例で提供されたレーザーレーダーの構造の模式図を示す。

【発明を実施するための形態】

【0062】

以下において、特定の具体例により本出願の実施形態を説明するが、当業者であれば、本明細書に開示されている内容から、本出願の他の利点及び効果を容易に理解できる。本出願はさらに別の異なる具体的な実施形態で実施又は応用してもよく、本明細書の各詳細事項についても、異なる観点及び応用に基づき、本出願の精神から逸脱することなく様々な修飾又は変更を加えてもよい。説明すべきことは、矛盾しない場合、本出願における実施例及び実施例における特徴は互いに組み合わせることができる点である。

【0063】

本出願の所属する技術分野の技術者が容易に実施できるように、以下において、図面を参照しながら本出願の実施例を詳しく説明する。本出願は、様々な異なる形態で具体化することができ、ここで説明される実施例に限定されない。

【0064】

本出願を明確に説明するために、説明に関連しない部品は省略され、明細書全体を通じて同じ又は類似の構成要素は、同じ参照符号が付けられている。

【0065】

明細書全体を通じて、ある部品が別の部品に「結合される」又は「接続される」と記載さている場合、「直接接続されている」場合だけでなく、それらの間に他の素子を介在して「間接的に接続されている」場合も含む。また、ある部品がある構成要素を「含む」と記載されている場合、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含んでもよいことを意味する。

【0066】

ある部品が別の部品「の上」にあると記載されている場合、直接別の部品の上にあってもよいが、それらの間にさらに他の部品があってもよい。逆に、ある部品が「直接」別の部品「の上」にあると記載されている場合、それらの間に他の部品がないことを意味する。

【0067】

いくつかの例において、第１、第２等の用語は様々な素子を説明するために本明細書で使用されるが、これらの素子はこれらの用語によって限定されるべきではない。これらの用語は単に１つの素子を別の素子から区別するためのものに過ぎない。その例としては、第１インタフェース及び第２インタフェース等の記載が挙げられる。なお、本明細書で使用されるように、単数形の「１」、「１つ」及び「該」は、文脈において反対の指示がない限り、複数形も含むことを意図する。さらに理解すべきことは、用語の「からなる」、「含む」は、記載された特徴、ステップ、操作、素子、コンポーネント、項目、種類、及び／又は群の存在を明示するが、１つ又はより多くの他の特徴、ステップ、操作、素子、コンポーネント、項目、種類、及び／又は群の存在、出現又は追加を除外しない点である。本明細書に使用される用語「又は」及び「及び／又は」は包含的なものと解釈され、又はいずれか１つ又は任意の組み合わせを意味する。従って、「Ａ、Ｂ又はＣ」又は「Ａ、Ｂ及び／又はＣ」は「Ａ、Ｂ、Ｃ、ＡとＢ、ＡとＣ、ＢとＣ、ＡとＢとＣのいずれか１つ」を意味する。素子、機能、ステップ又は操作の組み合わせが、何らかの形で本質的に相互排他的であるときのみこの定義の例外が起こり得る。

【0068】

本明細書に使用される専門用語は、特定の実施例について述べるものに過ぎず、本出願を限定することを意図しない。本明細書に使用される単数形は、語句にそれと反対の意味が明確に示されていない限り、複数形も含む。明細書に使用される「含む」という記載は、特定の特性、領域、整数、ステップ、動作、要素及び／又は成分を具体化するためのものであり、他の特性、領域、整数、ステップ、動作、要素及び／又は成分の存在又は追加を除外するものではない。

【0069】

「下」、「上」等の相対的な空間を示す用語は、図面に示される１つの部品の別の部品に対する関係をより容易に説明するために使用されてもよい。このような用語は、図面に示される向きに加えて、使用中の装置の他の向き又は動作も含む。例えば、図中の装置がひっくり返された場合、他の部品の「下」にあると説明された部品は、他の部品の「上」にあると説明されることになる。従って、例示的用語「下」は、上方及び下方の両方を含む。装置は９０°又は他の角度で回転されてもよく、相対的な空間を示す用語もそれに応じて解釈される。

【0070】

特に定義しないが、本明細書に使用される技術用語及び科学用語を含む全ての用語は、本出願が属する技術分野の技術者が一般的に理解する意味と同じ意味を有する。一般的に使用される辞典で定義された用語は、関連技術文献及び本開示の内容に一致する意味を有するものとして追加解釈されるが、定義されていない限り、理想的又は非常に公式的な意味で解釈されるべきではない。

【0071】

レーザーレーダーの検出端の信号処理回路において、前段に電圧増幅器を設けて、光検出器が光電変換して出力した電気信号（例えば、電流信号）を電圧信号に変換して後段で継続的に処理することに用いるのが一般である。しかし、図２に示すように、光検出器アレイの動作過程で、測定チャネルの光検出器が同時に動作し、非測定チャネルの光検出器がやはり動作している「待ち」状態にある。そのため、非測定チャネルの光検出器が外部干渉を取り込んで測定チャネルにクロストークを与えることに加えて、非測定チャネルの光検出器の待ち状態によって大量の不必要な電力消費が発生する。

【0072】

これに鑑みて、上述した問題を解決するために、本願は以下の実施例でレーザーレーダー用の光検出回路を提供する。

【0073】

図６は本願の一実施例における光検出回路の一部の構造の模式図を示す。

【0074】

図６の実施例において、光検出ユニットアレイ３０１、スイッチアレイ３０２及び選択ユニット３０３を含む光検出回路が示されている。

【0075】

前記光検出ユニットアレイ３０１は複数の光検出ユニット３１１を含み、各光検出ユニット３１１は少なくとも一つの光検出器を含んでもよい。前記光検出器はＳｉＰＭ又はＳＰＡＤであってもよい。各光検出ユニット３１１は光信号を受信して対応する電気信号を生じるために用いられ、前記電気信号は、例えば電流信号であってもよい。

【0076】

前記スイッチアレイ３０２は複数の第１スイッチユニット３２１を含む。各第１スイッチユニット３２１はそれぞれ一つの光検出ユニット３１１に対応的に結合されている。各第１スイッチユニット３２１は、結合した光検出ユニット３１１の動作状態を制御して、結合した光検出ユニット３１１の信号出力端に前記電気信号を出力させるように配置されている。例えば、第１スイッチユニット３２１の一端が第１給電端に結合されて動作電圧に接続し、第１スイッチユニット３２１が選択されて導通されると、結合した光検出ユニット３１１が前記動作電圧を取得して動作状態になり、そのように動作状態にある光検出ユニット３１１の所属する測定チャネルが対応的に動作し、他の第１スイッチユニット３２１が対応的に切断状態にあってもよく、それによって結合した光検出ユニット３１１が非動作状態にあり、外部干渉を受けることがないため、干渉電気信号が発生せず、そして電力消費を省く。

【0077】

前記選択ユニット３０３は、動作状態にある光検出ユニット３１１を選択して前記電気信号を出力させるために用いられる。例として、前記選択ユニットはマルチプレクサで実現できる。

【0078】

以下、図７Ａと図７Ｂの実施例によって、図６中のスイッチアレイと光検出ユニットアレイとの間の可能な接続構造を例示する。

【0079】

図７Ａは本願の一実施例の光検出回路中のスイッチアレイと光検出ユニットアレイの接続構造の模式図を示す。

【0080】

給電電源に結合されて動作電圧（例えば、ＶＤＤ）を提供する第１給電端が図示されており、前記動作電圧は光検出ユニットアレイ中の光検出ユニット（例えば、ＳＰＡＤ、ＳｉＰＭ）をアクティブ化する逆バイアス電圧を生成するためのものである。

【0081】

図示されているスイッチアレイは複数の第１スイッチユニットを含み、図においてｎ個、即ちＳ１～Ｓｎを例示している。対応する光検出ユニットアレイ中のｎ個の光検出ユニットＤ１～Ｄｎをも示している。

【0082】

１番目の第１スイッチユニットＳ１を例として説明する。第１スイッチユニットは、一端が前記第１給電端に結合され、他端が一つの光検出ユニットＤ１の一端に結合された第１スイッチ素子Ｓ_１，１を含む。前記光検出ユニットＤ１の第１スイッチ素子に結合された一端（Ｄ１の負極に対応する）は信号出力端であり、選択ユニットの一つの入力端に結合されてもよい。前記第１スイッチ素子Ｓ_１，１のオンオフ状態は第１給電端と信号出力端との間の経路の開閉に対応し、例えば、第１スイッチ素子Ｓ_１，１が導通されると、第１給電端のＶＤＤから光検出ユニットＤ１の正極のＶ_ｂｉａｓまでの回路が導通され、光検出ユニットＤ１に逆バイアス電圧を印加して動作させ、又は、第１スイッチ素子Ｓ_１，１が切断されると、第１給電端から光検出ユニットＤ１の正極までの回路が切断され、光検出ユニットＤ１を動作しない状態にする。

【0083】

図７Ａの例において、光検出ユニットＤ１の正極に対応する一端にバイアス電圧Ｖ_ｂｉａｓを接続してもよく、それによって、光検出ユニットＤ１の負極側で第１スイッチ素子Ｓ_１，１導通時に形成した電圧と共に、光検出ユニットＤ１を動作させるための逆バイアス電圧（光検出ユニットＤ１の降伏電圧Ｖ_ｔｈより高い）を形成する。例として、第１スイッチ素子Ｓ_１，１は更にインピーダンスＲ_ＩＮ，１（例えば、抵抗）を経由して光検出ユニットＤ１の一端に結合されてもよく、それによって光検出ユニットＤ１が光信号を変換して得られた電流信号を電圧信号に変換して、信号出力端から出力する。

【0084】

光検出ユニットの逆バイアス電圧が非常に大きいため、Ｓ_１，１とＲ_ＩＮ，１を過電圧にして損傷する可能性がある。そのため、選択可能な例において、第１スイッチユニットは、その一端が前記光検出ユニットＤ１の第１スイッチ素子Ｓ_１，１に結合された一端に結合され、その他端が接地端に結合された第２スイッチ素子Ｓ_２，１を更に含み、ここで、前記第２スイッチ素子Ｓ_２，１のオンオフ状態は信号出力端と接地端との間の経路の開閉に対応する。従って、第２スイッチ素子Ｓ_２，１は導通時に光検出ユニットＤ１の出力電圧を接地させて、過電圧問題の発生を防止することができる。選択可能に、第２スイッチ素子Ｓ_２，１は接地端に結合される以外に、他のバイアス電圧に接続されてもよく、前記他のバイアス電圧がＶＤＤを超えない。

【0085】

例として、光検出ユニットＤ１が動作する必要がないときに、第２スイッチ素子Ｓ_２，１を導通させ且つ第１スイッチ素子Ｓ_１，１を切断させることができ、それによって光検出ユニットＤ１の負極を接地させ、Ｄ１をアクティブ化不可能な状態にする。光検出ユニットＤ１が動作する必要があるときに、第２スイッチ素子Ｓ_２，１を切断でき、第１スイッチ素子Ｓ_１，１を導通させて、光検出ユニットＤ１を動作可能な状態にする。

【0086】

以上で例示したように、第２スイッチ素子と第１スイッチ素子のオンオフ状態はそれぞれ対応的に結合した光検出ユニットの動作又は非動作状態の設定に対応することが理解できる。そのため、いくつかの例において、第１スイッチ素子と第２スイッチ素子のオンオフ状態は互に協働でき、例えば反対に設定される。

【0087】

例を挙げて言えば、光検出ユニットＤ１が測定チャネルに属するときに、第１スイッチ素子Ｓ_１，１を導通させ第２スイッチ素子Ｓ_２，１を切断させるように設定し、光検出ユニットＤ１が動作状態になる。光検出ユニットＤ１が非測定チャネルに属するときに、第１スイッチ素子Ｓ_１，１を切断させ第２スイッチ素子Ｓ_２，１を導通させるように設定し、光検出ユニットＤ１が非動作状態になり、余分な電力消費を発生したり、外部干渉光信号を検出したりすることがない。

【0088】

具体的な実現例において、第１スイッチ素子Ｓ_１，１はＰＭＯＳで実現でき、或いは、好ましくはブートストラップＮＭＯＳで実現され、その寄生容量と導通抵抗がより小さく、切り替え速度がより速い。第２スイッチ素子Ｓ_２，１はＮＭＯＳで実現できる。

【0089】

具体的な実現例において、Ｒ_ＩＮ，１のインピーダンス値は固定のもの又は可変のもの（例えば、可変抵抗で実現する）であり得る。Ｒ_ＩＮ，１として可変インピーダンスを配置したときに、必要に応じてＲ_ＩＮ，１のインピーダンス値（例えば、抵抗値）を調節して、光検出ユニットの出力信号のゲインを変更することができる。例を挙げて言えば、一部の測定チャネルが遠距離を測定する必要がある場合に（例えば、百メートル以上、例えば、１５０メートル、２５０メートル等と遠い）、Ｒ_ＩＮ，１のインピーダンス値を増大することによってゲインを向上させて、光検出ユニットが単一光子に応答して発生するパルス振幅を増大させる。対応する測定チャネルが近距離を測定する必要があるときに、Ｒ_ＩＮ，１のインピーダンス値を小さくしてゲインを低減させる。具体的な実現例において、Ｒ_ＩＮ，１は可変抵抗であるときに、その抵抗範囲が数十オーム～数百オームであってもよい。

【0090】

Ｓ２～ＳｎはＳ１の接続構造と同じであってもよく、即ち、例えばＳ２の第１スイッチ素子Ｓ_１，２、インピーダンスＲ_ＩＮ，２及び第２スイッチ素子Ｓ_２，２はＳ１の接続構造と同じであり、これによって、Ｓｎの第１スイッチ素子Ｓ_１，ｎ、インピーダンスＲ_ＩＮ，ｎ及び第２スイッチ素子Ｓ_２，ｎまで類推してもよい。更に選択可能に、Ｓ_１，１～Ｓ_１，ｎ同士の配置が同じであり、Ｓ_２，１～Ｓ_２，ｎ同士の配置が同じであり、Ｒ_ＩＮ，１～Ｒ_ＩＮ，ｎ同士の配置が同じである。Ｓ１～Ｓｎは互に独立してＤ１～Ｄｎの動作状態を個別に制御し、即ち、スイッチアレイ中のＳ１～Ｓｎによって、Ｄ１～Ｄｎの動作状態を個別に独立して制御する。第１スイッチユニット（例えば、Ｓ１）中の第１スイッチ素子（例えば、Ｓ_１，１）が導通されると、対応する測定チャネルが選択されて導通され、対応する光検出ユニット（例えば、Ｄ１）が光信号を検出し且つ対応する電気信号を生成する。それに対応するように、他の第１スイッチユニット（例えば、Ｓ２～Ｓｎ）の第１スイッチ素子を切断させるように制御する（第２スイッチ素子を導通させてもよい）ことで、非測定チャネルの光検出ユニット（例えば、Ｄ２～Ｄｎ）を切断させ、それらの電力消費を０に近くして光信号を検出させないことが可能である。

【0091】

具体的な実現例において、複数の測定チャネル間の快速な切り替え、非測定チャネルのリアルタイムなオフを満たすために、測定チャネル間の切り替え時間は例えば２００ｎｓであってもよく、各第１スイッチユニット中の第１スイッチ素子と第２スイッチ素子はオンオフ状態を快速に切り替えることができ、切り替え時間が１０－２０ｎｓである。

【0092】

従って、上記スイッチアレイによって光検出ユニットアレイの動作を制御することで、電力消費の低減と測定チャネルが受けるクロストークの減少の目的を達成する。

【0093】

実際の例において、光検出ユニットアレイはリニアアレイ又はエリアアレイ形式であってもよく、各測定チャネルに対応的に属する光検出ユニットは一つであっても複数であってもよい。各測定チャネルが同時に動作する複数の光検出ユニットに対応するときに、複数の同時動作検出ユニットはアレイ中の一列又は一行における隣接又は分散した複数の検出ユニットであってもよく、又は他の規則により分散した複数の検出ユニット等であってもよい。

【0094】

これらの状況のいずれにおいても、上記実施例における、スイッチアレイによる光検出ユニットアレイ制御方式を採用でき、それによって測定チャネルに属する一つ又は複数の光検出ユニットを独立して制御して動作状態にし、非測定チャネルに属する一つ又は複数の光検出ユニットを制御して非動作状態にすることができ、そのようにして上述した電力消費の低減と測定チャネルが受けるクロストークの減少の目的を達成する。

【0095】

図７Ａ中の選択ユニットは、測定チャネルに属する光検出ユニットの信号出力端を選択して導通させ、後段の信号処理回路に出力させる。

【0096】

図７Ａは例として図６中の具体的な回路実現実施例を示したが、他の実施例の可能性を限定しない。

【0097】

例を挙げて言えば、図７Ｂは本願の別の実施例の光検出回路中のスイッチアレイと光検出ユニットアレイの接続構造の模式図を示す。

【0098】

図７Ｂに示す実施例において、各第１スイッチユニットＳ１～Ｓｎが第１入力端、第２入力端及び出力端を含むトランスインピーダンスアンプユニット（ＴＩＡ）を含むことは図７Ａの実施例との主な相違点である。例として、前記トランスインピーダンスアンプユニットはＴＩＡで実現でき、構造について図１Ｂを参照できる。前記第１入力端と第２入力端はそれぞれ正極入力端と負極入力端のうちの一方及び他方であってもよく、演算増幅器の「仮想短絡」の原理により、第１入力端と第２入力端の電圧が同じである。

【0099】

第１スイッチユニットＳ１～Ｓｎはそれぞれ第１スイッチ素子Ｓ_１，１～Ｓ_１，ｎと第２スイッチ素子Ｓ_２，１～Ｓ_２，ｎを含む。第１スイッチユニットＳ１を例として代表的に説明すると、トランスインピーダンスアンプユニットの第１入力端が前記第１スイッチ素子Ｓ_１，１に結合されて第１給電端に至り（図において例として動作電圧ＶＤＤに接続される）、且つ前記第２スイッチ素子Ｓ_２，１に結合されて接地端に至り、前記トランスインピーダンスアンプユニットの第２入力端が光検出ユニットＤ１の一端に結合され、且つインピーダンスユニットＲ_ＩＮ，１を経由して前記トランスインピーダンスアンプユニットの出力端に結合され、前記トランスインピーダンスアンプユニットの出力端が前記信号出力端に結合され、且つ信号出力端を経由して選択ユニットの一つの入力端に結合されている。Ｓ２～Ｓｎの接続構造はＳ１と同じであり、ここで、図７Ｂ中の第１スイッチユニットＳｎの光検出ユニットＤｎ、インピーダンスユニットＲ_ＩＮ，ｎ、第１スイッチ素子Ｓ_１，ｎ、第２スイッチ素子Ｓ_２，ｎ等の接続構造を重複説明しない。

【0100】

第１スイッチ素子Ｓ_１，１が導通されると、ＶＤＤが前記第１入力端に伝導され、前記第２入力端の電圧も対応的にＶＤＤになり、結合した光検出ユニットＤ１の負極に印加され、それを動作状態にする。又は、第１スイッチ素子Ｓ_１，１が切断され、第２スイッチ素子Ｓ_２，１が導通されると、光検出ユニットＤ１の負極が接地することに相当し、光検出ユニットＤ１を非動作状態にする。

【0101】

上記実施例では、選択ユニットは制御可能なスイッチで構成され、異なる測定チャネルに属する光検出ユニットの出力信号に対する選択的導通を実現する。いくつかの例において、制御器又は波形発生器で提供されるクロック信号によって選択ユニット及び第１スイッチ素子と第２スイッチ素子を制御してもよい。具体的には、先に第１スイッチ素子を導通させ且つ第２スイッチ素子を切断させ、次に選択ユニットの選択的導通を制御するようにしてもよく、又は、第１スイッチ素子の導通、第２スイッチ素子の切断、選択ユニットの選択的導通の制御を同時に行うようにしてもよい。

【0102】

異なるタイプの光検出ユニットが要求する動作電圧が異なることに鑑みて、図２に示す例のように固定のＶＤＤを採用して給電すれば、異なるタイプの光検出ユニットの要求に対応することができない。

【0103】

そのため、図８は本願の別の実施例における光検出回路の構造の模式図を示す。図５の実施例における光検出回路は、図６の光検出回路（光検出ユニットアレイ３０１、スイッチアレイ３０２、選択ユニット３０３）を基に給電調節ユニット３０４を増設したものである。

【0104】

前記給電調節ユニット３０４は、その出力端が前記第１給電端に接続され、可変の給電電源を提供する。具体的には、給電調節ユニット３０４は調節可能な電源電圧ＶＤＤを提供して、異なる測定チャネルの光検出ユニットに適合する逆バイアス電圧を提供することができる。例として、前記給電調節ユニット３０４の電圧調節範囲は、異なるメーカーやプロセスで生産した光検出ユニット（例えば、一つ又は複数のＳＰＡＤ、ＳｉＰＭ）の動作電圧に応じて決めることができる。前記給電調節ユニット３０４の電圧値調節は連続的調節又は非連続的調節であってもよい。例えば、電圧値を連続的に調節する場合に、電圧調節範囲は４ボルト～数十ボルトであってもよい。更に例えば、非連続的な電圧値調節の場合に、提供される複数の離散電圧値はＶＤＤ調節に用いることができ、例えば４Ｖ、８Ｖ、１２Ｖ等であり、それぞれ異なる光検出ユニットの動作電圧に対応する。

【0105】

いくつかの実施例では、前記給電調節ユニット３０４は昇降圧（Ｂｕｃｋ－Ｂｏｏｓｔ）スイッチング電源で実現でき、昇圧又は降圧が調節可能な機能を実現する。

【0106】

図９は本願の一実施例における昇降圧（Ｂｕｃｋ－Ｂｏｏｓｔ）スイッチング電源の回路原理の模式図を示す。

【0107】

前記昇降圧（Ｂｕｃｋ－Ｂｏｏｓｔ）スイッチング電源は、電圧源Ｖ、スイッチＳ、ダイオードＤ、インダクタンスＬ、コンデンサＣ及び抵抗Ｒを含む。

【0108】

電圧源の一端がスイッチＳの一端に結合され、スイッチＳの他端がインダクタンスＬの一端とダイオードＤの負極に結合され、ダイオードＤの正極がコンデンサＣと抵抗Ｒの一端に結合され、インダクタンスＬ、コンデンサＣ及び抵抗Ｒの他端が電圧源の他端に結合される。前記降圧又は昇圧（Ｂｕｃｋ－Ｂｏｏｓｔ）スイッチング電源の出力電圧はＲ両端の電圧である。

【0109】

スイッチＳが導通されると、電圧源ＶはインダクタンスＬによって電力を蓄積し、このときにコンデンサＣは放電し、負荷Ｒに給電し、降圧機能を実現し、スイッチＳが切断されると、インダクタンスＬに逆起電力が発生し、ダイオードＤを遮断から導通に変更する。インダクタンスＬは負荷Ｒに給電し且つコンデンサＣを充電し、最後に出力電圧が変わらないように保持し、昇圧機能を実現する。

【0110】

図９のスイッチング電源の回路構造は例に過ぎないことを説明する必要がある。他の実施例では、前記給電調節ユニットは他のタイプの調節可能なスイッチング電源又はリニア電源、例えば、低ドロップアウトリニアレギュレータＬＤＯで実現できる。ただし、レーザーレーダーにおけるＳｉＰＭ等に基づく高電圧降下を必要な光検出回路のユースケースにおいて、スイッチング電源がより適切であることを説明する必要がある。

【0111】

続いて、本願の更に別の実施例における光検出回路の構造の模式図を示す図１０を参照する。この実施例では、図８の実施例における光検出回路（光検出ユニットアレイ３０１、スイッチアレイ３０２、選択ユニット３０３、給電調節ユニット３０４）と比べると、レベルシフトユニット３０５を増設したものである。

【0112】

前記レベルシフトユニット３０５は、その入力端が前記選択ユニット３０３の出力端に結合されており、選択ユニットの出力した電圧を予め設定された電圧範囲内に変換するように配置されている。具体的には、前記の予め設定された電圧範囲は選択ユニットよりも後段の信号処理回路の動作電圧制限に応じて決められる。

【0113】

光検出ユニットアレイの動作電圧が高圧であるため、それに対して、選択ユニット３０３によって選択されて出力された電気信号も高圧信号であり、選択ユニットよりも後段の信号処理回路に低圧動作回路がある可能性があるので、レベルシフトユニット３０５によって高圧から低圧への変換を行う。例えば、ＳｉＰＭの動作電圧が一般に高く、典型値が１０Ｖ以上に達することが可能である。後続の図１３を参照でき、選択ユニットよりも後段の信号処理回路は積分演算ユニット３０６を含んでもよく、十分な速度を達成するために、積分演算ユニット３０６は一般で低圧デバイスで実現され、例えば、その典型的な耐圧が１．８Ｖであり、低圧素子であり、レベルシフトユニット３０５によって数十ボルトの振幅値の出力信号を１．８Ｖの信号に変換し、次に積分演算ユニット３０６に入力する。

【0114】

一方、給電調節ユニットの電圧調節作用、例えばＶＤＤの変化によって光検出ユニットの出力信号の電圧が変わり、それによって後段の信号処理回路の入力、出力信号の電圧が不安定になり、後段信号処理回路中のデバイスの設計難度が向上することがある。レベルシフトユニット３０５を設置することによって、後段の信号処理回路中のデバイスの設計難度を更に低下させることができる。例えば、後続の図１３を参照でき、積分演算ユニット３０６よりも後段にアナログデジタル変換ユニット３０７（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ，ＡＤＣ）が設けられており、レベルシフトユニット３０５によって積分演算ユニット３０６の前に入力信号の電圧を低下させることで、後続のアナログデジタル変換ユニット３０７の設計難度も対応的に低下し、測定精度が高くなる。例えば、ＡＤＣの精度が１ｍＶであり、その入力電圧を１Ｖに保持する必要があり、もし電圧が不安定してＡＤＣ入力電圧が３Ｖになると、同一のＡＤＣに対して、有効ビット数が変わらなく、例えば１０ビットであり、そのように測定精度が低くなり、ただし、レベルシフトユニット３０５によって積分演算ユニット３０６の前に選択ユニットの出力信号を電圧値の安定した入力信号に変換して積分演算ユニット３０６に入力することで、これらの問題を解決できる。

【0115】

図１１は本願の一実施例におけるレベルシフトユニットの回路原理の模式図である。

【0116】

前記レベルシフトユニットは、少なくとも一つの第２スイッチユニット８０１、第１インピーダンスユニット８０２及び電流源８０３を含む。

【0117】

各前記第２スイッチユニット８０１は、前記第１給電端に結合された第１端、前記第１インピーダンスユニット８０２の一端に結合された第２端及び前記選択ユニット３０３の出力端に結合された制御端を含み、前記制御端が前記第１端と前記第２端の接続切断を制御するためのものであり、前記第１インピーダンスユニット８０２は他端が前記電流源８０３の一端に結合され、前記電流源８０３は他端が接地端に結合されている。

【0118】

図１１に示すレベルシフトユニット原理は電圧フォロワである。図において電流源８０３が出力電流を自ら能動的に調節可能な可変電流源であることが例示的に示され、電流源８０３の電流の大きさを調節することによって異なるレベルシフトを実現し、そのように光検出ユニットの出力信号の電圧が変わったときに、レベルシフトユニットはそれに追従してその出力電圧範囲を不変にする。

【0119】

いくつかの実施例では、前記第２スイッチユニット８０１はＭＯＳで実現でき、例えば、図において例示的にＮＭＯＳを示し、そのドレインが第１端であり、ソースが第２端であり、ゲートが制御端（前段の選択ユニットの出力端に結合可能）である。いくつかの実施例では、前記第１インピーダンスユニット８０２は抵抗又は直列接続された複数のＭＯＳで実現できる。前記第１インピーダンスユニット８０２のインピーダンス値（例えば、抵抗値）は固定のもの又は可変のものであってもよく、前記電流源８０３は、第１インピーダンスユニット８０２の可変のインピーダンス値に対応するように、第１インピーダンスユニット８０２のインピーダンス値の変化に伴って出力電流が変化する電流源であってもよいし、第１インピーダンスユニット８０２の変化不可能なインピーダンス値に対応するように、出力電流を自ら能動的に調節可能な可変電流源であってもよい。

【0120】

以下、複数の実施例及び図面によって、レベルシフトユニットの可能な多種の変形の回路構造を示す。

【0121】

図１２Ａ～１２Ｅは、それぞれ本願の実施例におけるレベルシフトユニットの多種の変形の回路構造の模式図を示す。

【0122】

図１２Ａに示すように、第２スイッチユニット９０１Ａは一つのＮＭＯＳで実現され、前記第１インピーダンスユニット９０２Ａは可変抵抗Ｒで実現され、前記電流源９０３Ａは電流源である。そのため、可変抵抗Ｒを設けることでレベルシフトユニットの出力電圧を調節することができる。

【0123】

図１２Ｂに示すように、第２スイッチユニット９０１Ｂは一つのＮＭＯＳで実現され、前記第１インピーダンスユニット９０２Ｂは可変抵抗Ｒで実現され、電流源９０３Ｂは可変電流源である。そのため、可変抵抗と可変電流源を同時に設けることでレベルシフトユニットの出力電圧を調節することができる。

【0124】

図１２Ｃに示すように、第２スイッチユニット９０１Ｃは並列接続された複数のＮＭＯＳで実現され、互にソース共通に接続され、ドレインがいずれも第１給電端に結合されてＶＤＤに接続され、前記第１インピーダンスユニット９０２Ｃは不可変抵抗Ｒで実現され、電流源９０３Ｃは出力電流が第１インピーダンスユニット９０２Ｃに依存する。ＮＭＯＳの数を調節することでレベルシフトユニットの出力電圧を調節する。

【0125】

図１２Ｄに示すように、第２スイッチユニット９０１Ｄは一つのＮＭＯＳで実現される。第１インピーダンスユニット９０２Ｄはトランジスタで実現できる。具体的には、前記トランジスタは電界効果トランジスタ（例えば、ＰＭＯＳ、ＮＭＯＳ）であってもよく、図１２Ｄ中の第１インピーダンスユニット９０２Ｄは例示的に複数のＮＭＯＳを直列接続して実現されることが示さされており、ＮＭＯＳ数が異なれば、対応的に達成するインピーダンス値が異なり、これによって可変抵抗を代替する。具体的には、第１インピーダンスユニット９０２Ｄにおける複数のＮＭＯＳの直列接続方式とは、各ＮＭＯＳのゲートがソースに結合され、一番目のＮＭＯＳのゲートが第２スイッチユニット９０１ＤのＮＭＯＳのソースに接続され、最後のＮＭＯＳのソースが前記電流源の一端に結合され、一番目と最後以外の他の各ＮＭＯＳのゲートがその前のＮＭＯＳのソースに結合されることである。この例において、電流源９０３Ｄの出力電流は第１インピーダンスユニット９０２Ｄのインピーダンスに依存する。ＮＭＯＳの数を調節することでレベルシフトユニットの出力電圧を調節できる。

【0126】

図１２Ａ～１２Ｄは、包括的なものではなく、ただいくつかの可能な第１インピーダンスユニットの変形を例として示している。レベルシフトユニットの第２スイッチユニットの実現、第１インピーダンスユニットの実現／可変／不可変、及び電流源の実現／可変／不可変等の間の様々な配列組合方式は、いずれも本出願の保護範囲に含まれることが可能であり、ここでは列挙しないことが理解できる。

【0127】

更に、図１２Ｅは具体的な電流源の回路構造を含むレベルシフトユニットの回路原理の模式図を示す。

【0128】

この図示実施例において、前記電流源は、第１カレントミラーと第２カレントミラーを含む。

【0129】

前記第１カレントミラーは、少なくとも一対のゲート共通のトランジスタＭ_１、Ｍ_２からそれぞれ引き出された第１分岐路と第２分岐路を含み、そのゲートが電流源の制御端に結合され、前記第１分岐路において第２インピーダンスユニットＲ_２が直列接続され、前記第１分岐路と第２分岐路の一端が第２給電端に結合され、前記第１分岐路の他端が前記第２インピーダンスユニットを経由して接地し、前記第２給電端と前記第１給電端が接続する電圧が異なる。選択可能な例において、図１２Ｅに示すように、前記第１カレントミラー中の一対のゲート共通のトランジスタＭ_１、Ｍ_２は、具体的にカスコード接続された少なくとも一つの第１ＰＭＯＳ及び少なくとも一つの第２ＰＭＯＳで実現され、即ち、トランジスタＭ_１、Ｍ_２がそれぞれ所在する分岐路は第１分岐路と第２分岐路である。それらはゲート共通に接続され且つゲートが電流源の制御端に結合され、ソース共通に接続されたソースが第２給電端に接続され、第１ＰＭＯＳのドレインが第２インピーダンスユニットを経由して接地端に結合され、ここで、前記第２給電端と前記第１給電端が接続する電圧が異なる。例えば、図において第１給電端が接続するＶＤＤは高圧ＨＶであり、第２給電端が接続する電圧は低圧ＬＶである。

【0130】

前記第２カレントミラーは、少なくとも一対のゲート共通のトランジスタ（Ｍ_３及び並列接続されたＭ_４，１～Ｍ_４，ｎ）からそれぞれ引き出された第３分岐路と第４分岐路を含み、前記第３分岐路の一端が直列接続で第２分岐路の他端に結合され、前記第３分岐路の他端が接地端に結合され、前記第４分岐路の一端が前記第１インピーダンスユニットＲ_１の一端に結合され、前記第４分岐路の他端が接地し、これによって前記第２インピーダンスユニットＲ_２と第１インピーダンスユニットＲ_１を流れる電流の間の比例関係を形成する。選択可能な例において、前記第２カレントミラー中の一対のゲート共通のトランジスタは、具体的にカスコード接続された第１ＮＭＯＳ（図示例の１つであってもよく、並列接続された複数であってもよく、即ちＭ_３である）、及び少なくとも一つの第２ＮＭＯＳ（図において並列接続された複数のものが示されており、即ちＭ_４，１～Ｍ_４，ｎである）で実現され、Ｍ_３とＭ_４，１～Ｍ_４，ｎがそれぞれ所在する分岐路が第３分岐路と第４分岐路である。Ｍ_３は、ゲートとドレインが第２ＰＭＯＳ（Ｍ_２）のドレインに結合され、ソースが接地端に結合され、Ｍ_４，１～Ｍ_４，ｎはＭ_３にゲート共通に接続され、そのドレインが前記第１インピーダンスユニットＲ_１の一端に結合され、そのソースが接地端に結合されている。

【0131】

前記第４分岐路はｎ（ｎ≧２）本の分岐路を含み、分岐路毎にトランジスタ（即ち、第２ＮＭＯＳであり、Ｍ_４，１～Ｍ_４，ｎのうちの一つである）を有し、そのうちの各分岐路のトランジスタは、前記第１インピーダンスユニットと前記第２インピーダンスユニットを流れる電流間の比例値を調節するために、第３分岐路中のトランジスタに対して接続又は切断されるように選択されることが可能である。具体的な実現実例において、例えば、図１２Ｅに示すように、Ｍ_４，１～Ｍ_４，ｎのドレイン同士が結合され、且つ前記第１インピーダンスユニットＲ_１の一端に結合され、出力電圧Ｖ_ｏｕｔを形成する。

【0132】

Ｍ_４，１～Ｍ_４，ｎはトランジスタアレイＭ４を構成する。Ｍ_４，２～Ｍ_４，ｎはゲートがそれぞれ各自の第３スイッチ素子Ｓ３を介してＭ_４，１のゲートに結合され、且つ第４スイッチ素子Ｓ４を介して接地端に結合されている。

【0133】

選択可能に、前記電流源は、更に、基準電圧Ｖ_ＲＥＦに接続する負極入力端と、前記第２インピーダンスユニットＲ_２の一端に結合されて前記基準電圧を印加する正極入力端であって、第２インピーダンスユニットＲ_２の他端が接地する正極入力端と、前記電流源の制御端とするための出力端とを含む演算増幅器を含む。具体的な実例において、Ｖ_ＲＥＦは一般に１Ｖ－１．２Ｖであり、非常に高い精度を有し且つ温度と関係なく、演算増幅器と第１ＰＭＯＳ（即ち、Ｍ_１）で構成された負帰還ループによって、電圧Ｖ_１＝Ｖ_ＲＥＦにする。

【0134】

各カレントミラーの分岐路において生成される電流は各分岐路のＭＯＳトランジスタの数の比例に関連する。図示例に示されているＭ_１、Ｍ_２、Ｍ_３、Ｍ_５はいずれも１つであるが、その実際の数が変わってもよく、例えば、複数のＭＯＳトランジスタを並列接続して実現されてもよく、図１２中の９０１Ｃ等を参照できることを説明必要である。

【0135】

例えば、第１カレントミラーにおいて、Ｍ_１とＭ_２はデバイスパラメータが同じで且つ数が等しく、そのように、Ｍ_２の所在する第２分岐路を流れる電流が第１分岐路におけるＲ_２を流れる電流と等しい。

【0136】

第２カレントミラーにおいて、Ｍ_３はＭ_４，１～Ｍ_４，ｎ中の各ＮＭＯＳのデバイスパラメータと同じであり、数の比例が１：ｎであるため、Ｒ_２とＲ_１を流れる電流の比例関係が１：ｎであり、第１インピーダンスユニットＲ_１の両端の電圧がｎ＊Ｖ_ＲＥＦ／Ｒ_２＊Ｒ_１であり、スイッチＳ３とＳ４の導通又は切断によってｎの値を調節して電流比例関係の調節を実現して、Ｒ_１両端電圧に対する精確な制御を実現する。また、安定的なＶ_ＲＥＦによって、Ｖ_ｏｕｔを安定的に出力する。第２スイッチユニットＭ_５のゲートが選択ユニットの出力端に接続され、選択された測定チャネルの光検出ユニットの出力した電圧信号を受信する。第１給電端の電圧は以上で例示したＶＤＤであり、その振幅が例として１２Ｖであってもよい。第２給電端の電圧ＬＶは振幅が例として１．８Ｖ又は５Ｖ等である。

【0137】

Ｖ_ＩＮとＶ_ｏｕｔとの間の電圧は第２スイッチ素子Ｍ_５のゲートソース間電圧（図示されておらず、Ｖ_ＧＳで表しても良い）と第１インピーダンスユニットＲ_１の両端の電圧の和である。ここで、ゲートソース間電圧Ｖ_ＧＳはただ第１インピーダンスユニットＲ_１を流れる電流に関連し、第１インピーダンスユニットＲ_１を流れる電流はＭ_３とＭ_４中のトランジスタの数の比例によって決められ、そのため、Ｍ_４中の各トランジスタのオンオフ状態を調節することによって、レベルシフトユニットの電圧調節に対する精確な制御を実現できる。具体的には、Ｍ_４中のあるトランジスタのゲートに接続されたＳ３が導通され且つＳ４が切断されると、当該トランジスタは導通状態になり、所在する分岐路を電流が流れ、或いは、Ｍ_４中のあるトランジスタのゲートに接続されたＳ３が切断され且つＳ４が導通されると、当該トランジスタは切断状態になり、所在する分岐路を電流が流れない。従って、Ｍ_４中の導通トランジスタが多いほど、第１インピーダンスユニットＲ_１を流れる電流が大きく、Ｒ_１両端の電圧を増加させ、逆には、Ｍ_４中の導通トランジスタが少ないほど、Ｒ_１両端の電圧が小さい。

【0138】

第１ＰＭＯＳ（Ｍ_１）、第２ＰＭＯＳ（Ｍ_２）、第１ＮＭＯＳ（Ｍ_３）及び少なくとも一つの第２ＮＭＯＳ（Ｍ_４，１～Ｍ_４，ｎ）、並びに第２スイッチ素子（Ｍ_５）はいずれも耐高圧性トランジスタであってもよい。

【0139】

いくつかの実施例では、異なるタイプの光検出ユニットのデバイス（例えば、ＳｉＰＭ又はＳＰＡＤ）の動作電圧が異なり、例えば、４Ｖ、８Ｖ及び１２Ｖ等である。そのため、実際の応用で、各光検出ユニットの動作電圧パラメータを予め測定し、例えば、光検出ユニットＤ１の動作電圧が４Ｖであり、光検出ユニットＤ３の動作電圧が１２Ｖ等であり、そして測定した動作電圧パラメータを記憶媒体（例えば、レジスタ、ＲＡＭ、ＲＯＭ、ハードディスク等）に記憶するようにしてもよく、そのようにして、それを読み出すことで、各測定チャネルの光検出ユニットに対応して適合する電圧値ＶＤＤを提供して光検出ユニットに適切な逆バイアス電圧を提供してその動作をアクティブ化するように、給電調節ユニットを制御する。

【0140】

なお、いくつかの実施例では、回路の環境温度を検出して更に検出された温度変化に応じて対応的に光検出ユニットの逆方向降伏電圧補償計算を行えるように、光検出回路に温度センサを増設してもよい。具体的には、異なる温度での降伏電圧値を取得して記憶媒体にフィードバックし、記憶媒体には逆方向降伏電圧変化値とマッチングする逆バイアス電圧値とを予め関連付けて記憶することができ、それによって逆方向降伏電圧変化値により適切な逆バイアス電圧値を提供でき、補償後のＶＤＤを設定するように給電調節ユニットを制御するのに用いることができる。いくつかの例において、逆バイアス電圧値を調べる目的で、逆方向降伏電圧変化値とマッチングする逆バイアス電圧値とを関連付けて記憶するためにルックアップテーブルを設置してもよい。

【0141】

図１３は本願の別の実施例における光検出回路の構造の模式図を示す。

【0142】

図１０と比べると、図１３に示すように、レベルシフトユニットよりも後段の信号処理回路は、積分演算ユニット３０６及びアナログデジタル変換ユニット３０７を更に含む。

【0143】

前記積分演算ユニット３０６は、前記レベルシフトユニット３０５の出力端に結合され、受信した電気信号により積分演算を行って演算結果を得るために用いられる。いくつかの実施例では、前記積分演算ユニット３０６は積分器を含んでもよく、前記積分器は低圧デバイスであってもよく、動作電圧が例えば１．８Ｖ、５Ｖ等であってもよく、そのようにして、前段のレベルシフトユニット３０５は選択ユニットの出力信号を高圧から積分器に適合する低圧に変換し、更に入力積分器は積分演算を行う。

【0144】

応用例において、給電調節ユニットが光検出ユニットアレイに適切な動作電圧を提供することで、適切な逆バイアス電圧を生成して光検出ユニットを正常に動作させることができる。エコー信号の検出時に、スイッチ制御信号によって、スイッチアレイにおける測定チャネルに対応する少なくとも一つの第１スイッチ素子を導通させ（同時に第２スイッチ素子を切断させてもよい）、結合した測定チャネルに属する少なくとも一つの光検出ユニットを動作状態にし、且つ非測定チャネルに対応する第１スイッチ素子を切断させ（同時に第２スイッチ素子を導通させてもよい）、結合した非測定チャネルに属する少なくとも一つの光検出ユニットを非動作状態にし、従って、非測定チャネルに属する少なくとも一つの光検出ユニットは不必要な電力消費を発生したり、外部干渉光を検出して測定チャネルにクロストークを発生したりすることがない。

【0145】

更に、測定チャネルの出力信号は選択ユニット３０３に選択されて導通され、レベルシフトユニット３０５に入力されてレベル変換され、例えば、高圧から後段の積分演算ユニット３０６に適合する低圧信号に変換され、且つ積分演算ユニット３０６に入力される。積分演算ユニット３０６は入力信号により測定チャネルの取得したエコー信号のエネルギー情報の演算を行ってエネルギー情報のアナログ信号形式を取得し、且つアナログデジタル変換ユニット３０７に出力してデジタル信号のエネルギー情報に変換でき、更に例えばレーザーレーダーの制御モジュール３０８に伝送し、当該測定チャネルの検出結果の計算に用いる。

【0146】

いくつかの実施例では、前記積分演算ユニット３０６の回路実現は例えば図１４Ａと図１４Ｂに示すようになってもよい。

【0147】

図１４Ａは本願の一実施例におけるＲＣ積分演算ユニットの回路原理図を示す。ＲＣ積分演算ユニットは一つの演算増幅器を含み、演算増幅器は、正極入力端（＋）が抵抗ＲとコンデンサＣの一端に結合され、負極入力端（－）が基準電圧に結合可能であり、コンデンサＣの他端が演算増幅器の出力端に結合され、抵抗Ｒの他端（即ち、図中の左端）には前段のレベルシフトユニットの出力信号が入力される。

【0148】

図１４Ｂは本願の一実施例におけるＧｍ－Ｃ積分演算ユニットの回路原理図を示す。Ｇｍは即ちトランスコンダクタンス増幅器であり、その出力端がコンデンサＣの一端に結合され、コンデンサＣの他端が接地する。Ｇｍの入力端には前段のレベルシフトユニットの出力信号が入力される。

【0149】

前記アナログデジタル変換ユニットは、前記積分演算ユニットの出力端に結合され、前記演算結果によりアナログデジタル変換を行うために用いられる。いくつかの実施例では、前記アナログデジタル変換ユニットは、アナログ信号からデジタル信号への変換を行うためのアナログデジタル変換器（ＡＤＣ）を含んでもよい。

【0150】

いくつかの例において、前記アナログデジタル変換ユニットは出力端がレーザーレーダーの制御モジュールに結合されてもよく、前記制御モジュールはフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）、システムオンチップ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ，ＳｏＣ）又は他の処理回路で実現できる。

【0151】

図１５は本願の更に別の具体的実施例における光検出回路の構造の模式図を示す。

【0152】

図１５は図１３の回路構造を基に、光検出ユニットアレイ１２０１、スイッチアレイ１２０２、選択ユニット１２０３、供給電圧調節ユニット１２０４、レベルシフトユニット１２０５、積分演算ユニット１２０６、アナログデジタル変換ユニット１２０７等の可能な具体的実施例での構造を提供する。アナログデジタル変換ユニット１２０７の出力したデジタル信号の演算結果を制御モジュール１２０８に伝送し、制御モジュール１２０８によってエコー信号の光エネルギー情報を計算することができる。

【0153】

具体的には、給電調節ユニット１２０４はＢｕｃｋ－Ｂｏｏｓｔスイッチング電源で実現でき、スイッチアレイ１２０２と光検出ユニットアレイ１２０１は図７Ａの実施例に示す例で実現でき、レベルシフトユニット１２０５は例として図１１の形式で示すことができ、その中の可変電流源が例えば図１２Ｅにより実現でき、積分演算ユニット１２０６は例としてＲＣ積分演算ユニットによって実現でき、また、例としてコンデンサ両端に一つのスイッチを並列接続してバイパスコンデンサの選択に用い、抵抗の一端に対応する入力端と前段のレベルシフトユニット１２０５の出力端との間の接続回路に一つのスイッチを直列接続して積分演算ユニット１２０６と前段の接続切断の制御に用いることができる。

【0154】

図１５に示す具体的な光検出回路の構造は一例に過ぎず、必要に応じて変更してもよく、その実現を制限するものとならないことが理解できる。

【0155】

図１６は本願の一実施例におけるレーザーレーダーの構造の模式図を示す。

【0156】

この例において、レーザーレーダー１３００は光射出モジュール１３０１、光検出モジュール１３０２及び制御モジュール１３０３を含む。ここで、光射出モジュール１３０１は光射出ユニットアレイ１３１１を含み、前記光射出ユニットアレイ１３１１は複数の光射出ユニット１３１１１を含む。前記光射出ユニット１３１１１は少なくとも一つの光射出装置で実現でき、前記光射出装置はレーザー装置であり得、例えば、垂直共振器型面発光レーザー（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒｓ，ＶＣＳＥＬ）、又は端面発光レーザー（Ｅｄｇｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ，ＥＥＬ）である。

【0157】

前記光射出モジュール１３０１は更に射出レンズ１３１２及び光射出ユニットアレイ１３１１の駆動回路１３１３を含んでもよい。

【0158】

前記光検出モジュール１３０２は光検出回路１３２０を含む。前記光検出回路１３２０は以上の図６、図８、図１０、図１３又は図１５の実施例中の光検出回路を参照して実現できる。前記光検出回路１３２０は、光検出ユニットアレイ１３２１及びその出力信号を読み出すための多段の信号処理回路（例えば、スイッチアレイ、選択ユニット、供給電圧調節ユニット１、レベルシフトユニット、積分演算ユニット及びアナログデジタル変換ユニットであり、更に処理モジュールを有しても、有さなくてもよい）を含む。前記光検出ユニットアレイ１３２１は複数の光検出ユニット１３２１１を含み、光検出ユニット１３２１１は少なくとも一つの光検出器（例えば、ＳｉＰＭ又はＳＰＡＤ）を含んでもよい。

【0159】

各光射出ユニット１３１１１が射出信号を出力し、射出レンズ１３１２を通過した後（例えば、整形／コリメート）、レーザーレーダー１３００から射出し、障害物Ａに当たった後反射されてエコー信号を形成し、エコー信号がレーザーレーダー１３００に入って受信レンズ１３２２を通過した後（例えば、整形／集中）、光検出ユニットアレイ１３２１中の各光検出ユニット１３２１１に検出される。いくつかの実施例では、一つの光射出ユニット１３１１１と一つの光検出ユニット１３２１１は一つの検出チャネルを構成し、即ち、一つの光射出ユニット１３１１１の射出信号が反射されて形成したエコー信号が一つの光検出ユニット１３２１１に検出され、Ｎ対の光射出ユニット１３１１１と光検出ユニット１３２１１があれば、対応的にＮ個の検出チャネルを形成でき、各検出チャネルは異なる視野に対応することが可能である。選択可能に、検出チャネル間の視野は重なっても、重ならなくてもよい。ここで、動作のために選択される検出チャネルは即ち上述した測定チャネルであり、他の動作のために選択されないのは非測定チャネルである。

【0160】

前記制御モジュール１３０３は、前記光射出モジュール１３０１及び光検出モジュール１３０２に結合されており、スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニットを駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して他の第１スイッチユニットに結合された光検出ユニットをオフさせるように配置されている。具体的には、前記制御モジュールはＦＰＧＡ、ＳｏＣ又は他の処理回路で実現できる。上記の実施例において、例えば図１３又は図１５で記述した処理モジュール３０８又は１２０８は前記制御モジュール１３０３に位置してもよく、光検出モジュール１３０２に統合されて制御モジュール１３０３に通信可能に接続されてもよい。

【0161】

本願の実施例では更に光検出方法を提供できる。前記光検出方法は、以上の実施例中のレーザーレーダーに適用されて光検出回路の動作を制御することができる。具体的には、前記方法はレーザーレーダー中の制御モジュールで実行でき、又はＥＤＡソフトウェア中の前記光検出回路の設計（Ｄｅｓｉｇｎ）のシミュレーションに実現される。

【0162】

前記光検出方法は、
スイッチアレイにスイッチング信号を伝送して一部の第１スイッチユニットのオンオフ状態を設定して、一部の第１スイッチユニットに結合された光検出ユニット（測定チャネルに属する）を駆動して起動させて光信号を検出させ、また、他の第１スイッチユニットのオンオフ状態を設定して第１スイッチユニットに結合された光検出ユニット（非測定チャネルに属する）をオフさせて不動作状態にするステップを含んでもよい。

【0163】

いくつかの実施例では、スイッチアレイ中の一部の第１スイッチユニットにスイッチング信号を印加して、結合された光検出ユニットを駆動して起動させる前記ステップは、一部のスイッチアレイ中の各第１スイッチユニットに個別にスイッチング信号を印加し、各光検出ユニットを駆動して対応的に起動させるステップを含む。

【0164】

例を挙げて上記の光検出ユニット逐次起動手順を説明する。例えば、リニアアレイ又はエリアアレイ形式の光検出ユニットアレイにおいて、検出するたびに、共に（同時であってもよい）アクティブ化される一つ又は複数の光検出ユニット（一つ又は複数の測定チャネルに対応してもよい）が検出を行い、次回に他の一又は複数の光検出ユニット（他の一つ又は複数の測定チャネルに対応する）をアクティブ化して検出させ、これによって類推し、全ての光検出ユニット（各検出チャネル）が交互に動作した後、再度繰り返す。

【0165】

ここで、共にアクティブ化される複数の光検出ユニットは光検出ユニットアレイにおける一列の光検出ユニット、一列中の一部の光検出ユニット、一行の光検出ユニット又は一行中の一部の光検出ユニット等であってもよい。或いは、光検出器アレイにおける各光検出ユニットを所在空間位置の近さによりグループ化してもよく、毎回に共にアクティブ化される複数の光検出ユニットはそれぞれ各光検出ユニットグループからのものであってもよく、各光検出ユニットグループは一つのチャネルに対応してもよく、そのように異なるチャネルに属する、共に動作する複数の光検出ユニットは空間位置的に離れ、チャネル間のクロストークを減少する。

【0166】

本願の実施例では、実行されると、前記の光検出方法を実行するプログラムコマンドを記憶しているコンピュータ可読記憶媒体を更に提供できる。即ち、上記光検出方法のステップは、前記可読記憶媒体（例えば、ＣＤ ＲＯＭ、ＲＡＭ、フレキシブルディスク、ハードディスク又は光磁気ディスク）に記憶可能なプログラムコマンド（例えば、ソフトウェア又はコンピュータコード）として実現でき、もしくは、ネットワークを介してダンロードされる、最初に遠隔記録媒体又は非一時的な機械読み取り可能な記憶媒体に記憶されており且つローカル記録媒体に記憶されるようになるプログラムコマンドとして実現でき、それによって、汎用コンピュータ、専用プロセッサ或いはプログラマブル又は専用ハードウェア（例えば、ＳｏＣ又はＦＰＧＡ等）は読み出してその中のプログラムコマンドを実行して前記光検出方法を実現することができる。

【0167】

以上をまとめると、本願で提供された光検出回路、光検出方法、レーザーレーダー及び記憶媒体において、光検出回路は、光信号を受信して対応する電気信号を生じるための複数の光検出ユニットを含む光検出ユニットアレイと、それぞれ一つの光検出ユニットに対応的に結合され、それぞれ結合した光検出ユニットの動作状態を制御して結合した光検出ユニットの信号出力端に前記電気信号を出力させるように配置されている複数の第１スイッチユニットを含むスイッチアレイと、動作状態にある光検出ユニットを選択して前記電気信号を出力させるための選択ユニットとを含む。光検出回路中のスイッチアレイの各第１スイッチユニットのオンオフ状態を設定することによって、共に動作必要な光検出ユニットを、アクティブ化して動作するように選択でき、そして動作する必要のない光検出ユニットをアクティブ化不可能な状態に設定することによって、外部環境光等の干渉を受けることを回避でき、レーザーレーダーの検出正確度を向上させると共に、不必要な電力消費をも避ける。

【0168】

従来技術においてピークホールド回路及び中低速ＡＤＣを用いてエコーパルス信号をサンプリングする方式に存在する問題に対して、本発明の実施例はパルス信号ピーク検出システムを提供し、ピークホールドサンプリング回路とＡＤＣ回路構造を基に、多重サンプルホールド回路を増設して、複数のエコーパルス信号のピーク信号をそれぞれサンプリングして保存することを実現し、そしてＡＤＣにサンプリングされるように保存されている各ピーク信号を逐次選択して導通させる。

【0169】

図１７は本発明の実施例のパルス信号ピーク検出システムの構造のブロック図を示す。

【0170】

当該実施例において、前記システムは、順に信号接続されたピーク検出回路４０１、多重サンプルホールド回路４０２及びアナログデジタル変換回路４０３を含む。
前記ピーク検出回路４０１は、検出待ちパルス信号を受信し、前記パルス信号のピーク信号を検出して前記多重サンプルホールド回路４０２に出力するために用いられ、
前記多重サンプルホールド回路４０２は、それぞれ前記検出待ちパルス信号の各ピーク信号をサンプリングして保存するために用いられ、
前記アナログデジタル変換回路４０３は、前記多重サンプルホールド回路に保存されている各ピーク信号を逐次サンプリングし、前記検出待ちパルス信号に対応するサンプリングデータを出力するために用いられる。

【0171】

実際の応用で、前記多重サンプルホールド回路４０２は二つ又は二つ以上のサンプルホールド回路を含む。前記多重サンプルホールド回路の具体的な数は、前記検出待ちパルス信号のパルス周波数範囲と前記アナログデジタル変換器の変換周波数に基づいて設定できる。

【0172】

本発明の実施例で提供されたパルス信号ピーク検出システムは、従来からピークホールドサンプリング回路と中低速ＡＤＣを用いて高速パルス信号をサンプリングする過程に存在する問題に対して、ピークホールドサンプリング回路とＡＤＣ回路構造を基に、多重サンプルホールド回路を増設し、多重サンプルホールド回路中の各サンプルホールド回路によって順に複数のエコーパルス信号のピーク信号をそれぞれサンプリングして保存し、そしてＡＤＣにサンプリングされるように保存されている各ピーク信号を逐次選択して導通させ、そのようにして、検出待ちのパルス信号中の複数のエコーパルス信号の時間間隔が比較的に接近している場合でも、各ピーク信号に対するサンプリングを実現でき、エコーパルス信号サンプリングの正確性を有効に向上させる。

【0173】

前記多重サンプルホールド回路４０２のサンプリングタイミングは第１制御信号ＣＫ＜１－Ｎ＞によって制御でき、即ち、第１制御信号ＣＫ＜１－Ｎ＞は、前記パルス信号中の各ピーク信号を順にサンプリングして保存するように、前記多重サンプルホールド回路４０２を制御する。

【0174】

図１８に示すように、前記第１制御信号ＣＫ＜１－Ｎ＞は第１コンパレータ５１とクロック発生器５２によって生成できる。

【0175】

前記第１コンパレータ５１の二つの入力端にはそれぞれ検出待ちパルス信号ＩＮＰＵＴ及び前記ピーク検出回路４０１の出力信号ＰＫＤ＿ＯＵＴが入力され、それによって前記検出待ちパルス信号ＩＮＰＵＴをデジタルパルス信号に変換して前記クロック発生器５２に出力する。

【0176】

説明が必要なこととして、前記検出待ちパルス信号は負方向パルス信号又は正方向パルス信号であってもよい。前記ピーク検出回路４０１は電圧追従機能を有し、それに対して、前記ピーク検出回路４０１の出力信号ＰＫＤ＿ＯＵＴは負方向パルス信号又は正方向パルス信号であってもよい。

【0177】

前記ピーク検出回路４０１の出力信号ＰＫＤ＿ＯＵＴが負方向パルス信号である場合に、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも大きいときに、ピーク信号を取得したことを意味し、前記クロック発生器は前記第１制御信号を出力する。逆に、前記ピーク検出回路４０１の出力信号ＰＫＤ＿ＯＵＴが正方向パルス信号である場合に、前記検出待ちパルス信号が前記ピーク検出回路の出力信号よりも小さいときに、前記クロック発生器は前記第１制御信号を出力する。以下、前記ピーク検出回路４０１の出力信号ＰＫＤ＿ＯＵＴが負方向パルス信号である場合を例として、前記第１制御信号の生成を更に説明する。

【0178】

図１９に示すように、検出待ちパルス信号ＩＮＰＵＴが負方向パルスであることを例とし、ｔ＜ｔ１のときに、ＩＮＰＵＴ＜ＰＫＤ＿ＯＵＴであり、前記第１コンパレータ５１がローレベルを出力し、ｔ１時刻において、前記ピーク検出回路４０１が検出待ちパルス信号ＩＮＰＵＴのピークを検出でき、ｔ２時刻まで当該ピークを保持し、従って、ｔ２＞ｔ＞ｔ１のときに、ＩＮＰＵＴ＞ＰＫＤ＿ＯＵＴであり、前記第１コンパレータ５１がハイレベルを出力する。ここで、ｔ１は前記ピーク検出回路４０１の出力信号中のパルスピークホールド時刻であり、ｔ２は前記ピーク検出回路４０１のリセット時刻である。ｔ２時刻において、前記ピーク検出回路４０１はリセットされ、続いて検出待ちパルス信号ＩＮＰＵＴ中の次のピーク信号を改めて検出することを開始する。

【0179】

前記クロック発生器５２は前記第１コンパレータ５１の出力したデジタルパルス信号ＣＭＰ＿ＯＵＴに基づいて第１制御信号ＣＫ＜１－Ｎ＞を生成する。

【0180】

具体的には、第１コンパレータ５１が入力信号ＩＮＰＵＴのピークの到来を検出できたときに、即ち、コンパレータがハイレベルを出力したときに、クロック発生器５２は第１制御信号ＣＫ＜１－Ｎ＞を出力してサンプルホールド回路１－Ｎを制御して順に起動させ、毎回にただ一つのサンプルホールド回路がピーク検出回路４０１に接続され、ここで、ＣＫ＜１＞は検出待ちパルス信号ＩＮＰＵＴ中の１番目のパルスピークに対応し、１番目のサンプルホールド回路をピーク検出回路４０１に接続して、１番目のサンプルホールド回路によってピーク検出回路４０１の検出できた１番目のパルスピークをサンプリングして保存するように制御するのものであり、ＣＫ＜２＞は検出待ちパルス信号ＩＮＰＵＴ中の２番目のパルスピークに対応し、２番目のサンプルホールド回路をピーク検出回路４０１に接続して、２番目のサンプルホールド回路によってピーク検出回路４０１の検出した２番目のパルスピークをサンプリングして保存するように制御するためのものであり、これによって類推する。サンプルホールド回路の数Ｎは入力信号ＩＮＰＵＴのパルス周波数とアナログデジタル変換回路４０３の変換周波数によって決められる。

【0181】

本発明の実施例のパルス信号ピーク検出システムにおいて、ピーク検出回路の出力信号に基づき、第１コンパレータとクロック発生器を用いて第１制御信号を生成して、多重サンプルホールド回路中の各サンプルホールド回路のサンプリングタイミングを制御し、それによって各サンプルホールド回路が順に複数エコーパルスのピーク信号をそれぞれサンプリングして保存し、サンプリング信号の正確性をより好適に確保できる。ＡＤＣにサンプリングされるように保存されている各ピーク信号を逐次選択して導通させることによって、検出待ちのパルス信号中の複数のエコーパルス信号の時間間隔が比較的に接近している場合でも、各ピーク信号に対するサンプリングを実現でき、エコーパルス信号サンプリングの正確性を有効に向上させる。

【0182】

更に、前記クロック発生器５２は更に前記第１コンパレータ５１の出力したデジタルパルス信号ＣＭＰ＿ＯＵＴに基づいて、前記ピーク検出回路４０１のリセットに用いられる第２制御信号ＰＫＤ＿ＲＳＴを生成することができ、つまり、前記第２制御信号ＰＫＤ＿ＲＳＴは前記ピーク検出回路４０１のリセット信号とする。具体的には、前記多重サンプルホールド回路４０２が前記検出待ちパルス信号中の各ピーク信号をサンプリングして保存した後、前記第２制御信号は前記ピーク検出回路４０１をリセットさせ、それによって前記ピーク検出回路４０１は前記検出待ちパルス信号中の次のピーク信号を改めて検出する。

【0183】

前記第２制御信号による前記ピーク検出回路４０１のリセット制御によって、前記ピーク検出回路４０１は前記検出待ちパルス信号中の複数のパルス信号ピーク全体を有効に検出できる。

【0184】

具体的な一実施例では、前記ピーク検出回路４０１は図２０に示すようになってもよく、前記ピーク検出回路４０１は、トランスコンダクタンス演算増幅器ＯＴＡ、ＭＯＳトランジスタＭ１とＭ２で構成された整流カレントミラー（Ｒｅｃｔｉｆｉｅｒ Ｃｕｒｒｅｎｔ Ｍｉｒｒｏｒｓ，ＲＣＭ）、コンデンサＣＨ及びＭＯＳトランジスタＭｒｓｔを含む。この例において、ＲＣＭ（Ｒｅｃｔｉｆｉｅｒ Ｃｕｒｒｅｎｔ Ｍｉｒｒｏｒｓ，整流カレントミラー）を用いて一方向導通作用を実現し、ＭＯＳトランジスタＭｒｓｔはスイッチング作用を果たす。当該回路の動作手順はリセット、サンプリング及び保持の３段階に分けられる。

【0185】

リセット段階において、ＲＳＴがハイであり、ＭＯＳトランジスタＭｒｓｔが導通され、出力電圧Ｖｏが０にリセットされる。

【0186】

サンプリング段階において、ＲＳＴがローであり、ＭＯＳトランジスタＭｒｓｔが切断され、Ｖｉ＞Ｖｏのときに、トランスコンダクタンス増幅器ＯＴＡはコンデンサＣＨを充電するようにＲＣＭを制御し、ここで、ＲＣＭは一方向に導通し、コンデンサＣＨのみを充電し、Ｖｏが次第に上がり、Ｖｏ＞Ｖｉになると、トランスコンダクタンス増幅器ＯＴＡの出力電圧がＶＤＤに近づき、充電電流が０に低下する。

【0187】

コンデンサＣＨはパルスピークをサンプリングできた後、保持状態に遷移し、ＶｏがＶｉに伴って変化することがない。

【0188】

具体的な一実施例では、図２１に示すように、前記多重サンプルホールド回路４０２中の各サンプルホールド回路は、サンプリングスイッチＫ１、Ｋ２、…、ＫＮ、演算増幅器ＯＰＡ及びコンデンサＣＳＨを含む。前記サンプリングスイッチは前記ピーク検出回路４０１の出力端及び前記演算増幅器ＯＰＡの正方向入力端に接続され、前記コンデンサＣＳＨは前記演算増幅器ＯＰＡの正方向入力端とグランドに接続され、前記演算増幅器ＯＰＡは負方向の入力端が前記演算増幅器ＯＰＡの出力端に接続されている。前記演算増幅器は異なるチャネル間のクロストークを回避すると共に、バッファの作用を果たすために用いられる。

【0189】

ここで、前記サンプリングスイッチＫ１、Ｋ２、…、ＫＮはそれぞれ前記第１制御信号ＣＫ＜１－Ｎ＞によって制御される。コンデンサＣＳＨはパルス信号ピークを保存するために用いられ、例えば、ＣＫ＜１＞がスイッチＫ１を制御して導通させると、ＰＫＤ＿ＯＵＴはＣＫ＜１＞に対応するサンプルホールド回路に入力され、その中のコンデンサＣＳＨを充電し、最後にコンデンサＣＳＨにＰＫＤ＿ＯＵＴ中の直流電圧、即ちパルス信号ピーク電圧が蓄積されている。増幅器の仮想短絡と仮想開放の原理により、演算増幅器ＯＰＡの出力端はコンデンサＣＳＨに蓄積されているパルス信号ピーク電圧を出力し、ＣＫ＜１＞がスイッチＫ１を制御して切断させると、ＣＳＨは放電し、次回のＣＫ＜１＞による選択導通を待つ。

【0190】

実際の応用で、前記アナログデジタル変換回路４０３は多種の方式で実現でき、以下、それぞれ例を挙げて詳細に説明する。

【0191】

図２２は本発明の実施例におけるアナログデジタル変換回路の具体的な一構造の模式図を示す。

【0192】

当該実施例において、前記アナログデジタル変換回路４０３は、マルチプレクサ４３１と、前記マルチプレクサ４３１の出力端に接続されたアナログデジタル変換器４３２（即ち、ＡＤＣ）とを含む。

【0193】

ここで、前記マルチプレクサ４３１は、前記アナログデジタル変換器４３２がサンプリングできるように、第３制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞に基づいて前記多重サンプルホールド回路４０２のうちの各サンプルホールド回路を逐次選択して導通させるために用いられる。具体的には、前記第１制御信号ＣＫ＜１－Ｎ＞が前記多重サンプルホールド回路４０２のうちの一つのサンプルホールド回路を制御して保存させた後、前記マルチプレクサ４３１は、アナログデジタル変換器４３２がサンプリングできるように、前記第３制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞に基づいて前記の一つのサンプルホールド回路を選択して導通させる。

【0194】

図１８を参照し、前記マルチプレクサ４３１の選択導通タイミングを制御するための前記第３制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞も前記クロック発生器５２によって前記第１コンパレータの出力したデジタルパルス信号ＣＭＰ＿ＯＵＴに基づいて生成できる。

【0195】

前記マルチプレクサ４３１は具体的に複数の制御スイッチを含んでもよく、各制御スイッチは一つのサンプルホールド回路の出力端及び前記アナログデジタル変換器４３２の入力端に接続されている。各制御スイッチの選択導通は前記第３制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞によって制御される。

【0196】

図２２に示すアナログデジタル変換回路構造を基に、本発明の実施例で提供されたパルス信号ピーク検出システムは図２３に示す通りである。

【0197】

当該実施例において、多重サンプルホールド回路４０２はサンプリングスイッチＫ１～ＫＮ、コンデンサＣＳＨ及び演算増幅器で構成されている。マルチプレクサ４３１はＮ個の制御スイッチＫ１１～Ｋ１Ｎで構成されている。ここで、前記演算増幅器は異なるチャネル間のクロストークを回避すると共に、バッファの作用を果たすために用いられ、出力電圧と入力電圧が同じであり、アナログデジタル変換器４３２を駆動するために用いられる。

【0198】

図１８と図２３を同時に参照し、当該実施例において、入力パルス信号ＩＮＰＵＴはそれぞれピーク検出回路４０１と第１コンパレータ５１に入力される。ピーク検出回路４０１は入力パルス信号ＩＮＰＵＴのピークを出力し、Ｎ個のパルスのピークは順にＮ個のサンプルホールド回路４０２によって保存され、次に順にマルチプレクサ４３１を経由してアナログデジタル変換器４３２に入力されてサンプリングされ、パルスピークに対応するデジタル信号が出力される。

【0199】

当該実施例において、第１制御信号ＣＫ＜１－Ｎ＞によってサンプリングスイッチＫ１～ＫＮのうちの一つを制御して導通させ、コンデンサＣＳＨを充電し、充電完了後パルスピーク電圧が蓄積されている。制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞が制御スイッチＫ１１～Ｋ１Ｎのうち、当該回路に対応するスイッチＫ１１を制御して導通させると、アナログデジタル変換器４３２は当該パルス信号に対してピークサンプリングを行う。

【0200】

説明必要なこととして、実際の応用で、前記アナログデジタル変換器４３２として逐次比較（ＳＡＲ，ｓｕｃｃｅｓｓｉｖｅ ａｐｐｒｏｘｉｍａｔｉｏｎ ｒｅｇｉｓｔｅｒ）型、パイプライン型等、様々なタイプのアナログデジタル変換器を採用することができ、これについて本発明の実施例は限定しない。

【0201】

ＳＡＲ型アナログデジタル変換器の特徴は電力損失がサンプリングレートに伴って変わることであり、ＳＡＲ型アナログデジタル変換器を例として図２３を参照すると、前記アナログデジタル変換器４３２は、第２コンパレータ６１、逐次比較論理回路６２、コンデンサ型デジタルアナログ変換器６３及びコンデンサＣを含んでもよい。ここで、前記第２コンパレータ６１は、一方の入力端が前記マルチプレクサ４３１の出力端に接続され、他方の入力端が前記コンデンサ型デジタルアナログ変換器６３の出力端に接続され、出力端が前記逐次比較論理回路６２の入力端に接続され、前記逐次比較論理回路６２の出力端は前記検出待ちパルス信号のサンプリングデータを出力し且つ前記コンデンサ型デジタルアナログ変換器６３にフィードバック信号を出力する。コンデンサＣはパルス信号ピークを保存するために用いられ、例えば、ＣＫ＿ＭＵＸ＜１＞がスイッチＫ１１を制御して導通させると、ＣＫ＜１＞に対応するサンプルホールド回路はコンデンサＣＳＨに蓄積されているパルス信号ピーク電圧を出力してコンデンサＣを充電し、ＣＫ＿ＭＵＸ＜１＞がスイッチＫ１１を制御して切断させると、コンデンサＣは放電し、次回に制御信号ＣＫ＿ＭＵＸがマルチプレクサ４３１中の一つの制御スイッチを制御して導通させることを待つ。前記アナログデジタル変換器４３２の動作原理は以下の通りである。先に一つの初期推定値を取得し、次に一連のステップによって推定値の誤差を徐々に縮小し、一般に反復によって実現する。実際の応用で、前記アナログデジタル変換器４３２はサンプリング時間を一定（例えば、２０ｎｓ毎）に保持でき、或いは、パルス信号に応じて異なるサンプリング時間を採用でき、例えば、非同期ＳＡＲ型アナログデジタル変換器を用いて異なるサンプリング時間を設定する。

【0202】

図２３に示す実施例における各信号のタイミングチャートは図２４に示す通りであり、図２３と図２４を同時に参照しながら、具体的に以下のように説明する。

【0203】

一番目のパルスが到来した時、ＣＫ＜１＞がハイレベルであり、サンプリングスイッチＫ１が導通し、他のＣＫ＜ｘ＞がローレベルであり、即ち１番目のサンプルホールド回路のみがピーク検出回路４０１の出力に接続され、パルスがピークに到達すると、第１コンパレータ出力信号ＣＭＰ＿ＯＵＴがローレベルからハイレベルに変わり、コンデンサＣＳＨが充電され、パルスピークが保持される。

【0204】

第１コンパレータ出力信号ＣＭＰ＿ＯＵＴがハイレベルからローレベルに変わったとき、一番目のパルスのピーク情報がすでに１番目のサンプルホールド回路に記憶されており、このときにクロック発生器がＣＫ＜１＞をハイレベルからローレベルに変更し、それに対してスイッチＫ１が導通から切断に変わり、コンデンサＣＳＨが放電し、それと同時にマルチプレクサの制御信号ＣＫ＿ＭＵＸ＜１＞がハイレベルを保持するときに、スイッチＫ１１を制御して導通を保持させ、アナログデジタル変換器４３２がピークサンプリングを行い、デジタル信号ＯＵＴＰＵＴを出力する。クロック発生器は一つのピーク検出回路４０１のリセットパルス（ＰＫＤ＿ＲＳＴ）を生成し、ピーク検出回路４０１を制御してリセットさせ、ＰＫＤ＿ＲＳＴがローであるときに、ピーク検出回路４０１のリセットが完了し、且つＣＫ＿ＭＵＸ＜１＞がハイレベルからローレベルに変わり、それに対してスイッチＫ１１が切断し、次のパルスの到来を待つ。

【0205】

次に、２番目のパルスが到来したとき、ＣＫ＜２＞がハイレベルであり、他のＣＫ＜ｘ＞がローレベルであり、第２サンプルホールド回路がピーク検出回路４０１の出力に接続され、以上の工程を繰り返す。マルチプレクサ４３２はサンプルホールド回路４０２での出力ＶＩＮが順にアナログデジタル変換器４３２に入力されて変換されるように制御し、アナログデジタル変換器４３２が変換を完了した後、ＣＫ＿ＭＵＸは次のチャネルに切り替えるようにマルチプレクサ４３１を制御する。

【0206】

上記過程において、第１制御信号ＣＫ＜１－Ｎ＞は多重サンプルホールド回路４０２のうちの一つのサンプルホールド回路を制御して保存させた後、マルチプレクサ４３１は、アナログデジタル変換器４３２がサンプリングできるように、第３制御信号ＣＫ＿ＭＵＸ＜１－Ｎ＞に基づいて前記の一つのサンプルホールド回路を選択して導通させる。例えば、図２４において、ＣＫ＿ＭＵＸ＜２＞の立ち上がりエッジはＭＵＸ２を選択して導通させ、ＣＫ＜２＞とＣＫ＜３＞の立ち上がりエッジの間において、即ち現在のＣＫ＜２＞において立ち上がりエッジを生じ、それによってＣＫ＜２＞が対応的に制御するサンプルホールド回路はピークサンプリングと保存を行い、ピーク保存後に次のＣＫ＜３＞において立ち上がりエッジを生じ、即ち、ＣＫ＜３＞が対応的に制御するサンプルホールド回路がピークサンプリングと保存を行う前に、マルチプレクサ４３１は現在ＭＵＸ２を選択して導通させ、アナログデジタル変換器４３２はＣＫ＜２＞が対応的に制御するサンプルホールド回路に記憶されているピーク信号をサンプリングする。

【0207】

図２５は本発明の実施例におけるアナログデジタル変換回路の別の具体的構造の模式図を示す。

【0208】

当該実施例において、前記アナログデジタル変換回路４０３は、それぞれの入力端が前記多重サンプルホールド回路のうちの一つのサンプルホールド回路の出力端に接続されている複数のアナログデジタル変換器ＡＤＣを含む。

【0209】

当該実施例において、前記アナログデジタル変換器ＡＤＣとして図２３に示すＳＡＲ型アナログデジタル変換器を採用できる。

【0210】

本発明の実施例で提供されたパルス信号ピーク検出システムは、ピークホールドサンプリング回路とＡＤＣ回路構造を基に、多重サンプルホールド回路を増設し、多重サンプルホールド回路中の各サンプルホールド回路によって順に複数のエコーパルス信号のピーク信号をそれぞれサンプリングして保存し、そしてＡＤＣにサンプリングされるように保存されている各ピーク信号を逐次選択して導通させ、そのようにして、検出待ちのパルス信号中の複数のエコーパルス信号の時間間隔が比較的に接近している場合でも、各ピーク信号に対するサンプリングを実現でき、エコーパルス信号サンプリングの正確性を有効に向上させた。

【0211】

更に、多種の方式によって、前記多重サンプルホールド回路に保存されている各ピーク信号を逐次サンプリングして出力することを実現でき、図２２に示すマルチプレクサとアナログデジタル変換器を含む構造態様において、即ち、前記アナログデジタル変換器４３２がサンプリングできるように、マルチプレクサによって前記多重サンプルホールド回路４０２のうちの各サンプルホールド回路を逐次選択して導通させる。或いは、図２５に示す複数のアナログデジタル変換器を含む構造態様において、即ち、各アナログデジタル変換器ＡＤＣの入力端が前記多重サンプルホールド回路４０２のうちの一つのサンプルホールド回路の出力端に接続され、当該サンプルホールド回路に保持されているピーク信号をデジタル信号に変換して出力する。異なる構造態様を提供ことによって、回路構造の多様性が豊富になり、ユーザが応用需要に応じて異なる選択をすることができる。本発明の実施例で提供されたパルス信号ピーク検出システムによれば、中低速ＡＤＣ（例えば、サンプリングレートが１ＭＨｚ）を用いて高速パルス信号ピークの正確な測定を実現でき、即ち、一般にシステムに必要な高速ＡＤＣの代わりに中低速ＡＤＣを使用することができ、高速ＡＤＣを用いてパルス信号ピーク検出を実現する手段と比べると、本発明のシステムはシステムのコストと電力消費を著しく低下させることができる。

【0212】

本発明の実施例は更にレーザーレーダーを提供し、図２６に示すように、前記レーザーレーダーは射出ユニット１００１、受光ユニット１００２及び上述した各実施例に記載のパルス信号ピーク検出システム１００３を含む。
射出ユニット１００１は、対象物を検出するための検出光束を射出できるように配置され、
受光ユニット１００２は、前記検出光束が対象物で反射したエコー光束を受光し、且つエコー光束をエコーパルス信号に変換できるように配置され、
パルス信号ピーク検出システム１００３は、前記エコーパルス信号をサンプリングし、サンプリング信号を出力するために用いられる。

【0213】

非限定的な一実施例において、前記受光ユニット１００２はＳｉＰＭアレイであってもよく、それは複数のＳｉＰＭを含み、各ＳｉＰＭ同士は間隔をおいて設置され、例えば、複数列のＳｉＰＭを形成してもよく、具体的には行列式配置又は交差式配置であってもよい。

【0214】

本発明の実施例におけるパルス信号ピーク検出システムに基づくレーザーレーダーによれば、前記エコーパルス信号中の複数のパルス信号の時間間隔が比較的に接近している場合でも、各ピーク信号に対する有効なサンプリングを実現でき、レーザーレーダーによるエコーパルス信号サンプリングの正確性を有効に向上させた。パルス信号ピーク検出システムが中低速ＡＤＣを用いてパルス信号をサンプリングできるので、レーザーレーダーのハードウェアコストを有効に低減させることができる。

【0215】

具体的な実施では、上記実施例に記載の各装置、製品に含まれる各モジュール／ユニットについては、それはソフトウェアモジュール／ユニットであってもよいし、ハードウェアモジュール／ユニットであってもよく、或いは、一部がソフトウェアモジュール／ユニットであり、一部がハードウェアモジュール／ユニットであるようになってもよい。

【0216】

例えば、チップに適用又は統合される各装置、製品に対して、それに含まれる各モジュール／ユニットを全て回路等のハードウェアの方式で実現でき、或いは、少なくとも一部のモジュール／ユニットをチップ内部に統合されたプロセッサで実行されるソフトウェアプログラムの方式で実現でき、他の部分のモジュール／ユニット（ある場合）を回路等のハードウェアの方式で実現できる。チップモジュールに適用又は統合される各装置、製品に対して、それに含まれる各モジュール／ユニットを全て回路等のハードウェアの方式で実現でき、異なるモジュール／ユニットがチップモジュールの同一コンポーネント（例えば、チップ、回路モジュール等）又は異なるコンポーネントに位置してよく、或いは、少なくとも一部のモジュール／ユニットをチップモジュール内部に統合されたプロセッサで実行されるソフトウェアプログラムの方式で実現でき、他の部分のモジュール／ユニット（ある場合）を回路等のハードウェアの方式で実現できる。端末に適用又は統合される各装置、製品に対して、それに含まれる各モジュール／ユニットを全て回路等のハードウェアの方式で実現でき、異なるモジュール／ユニットが端末内の同一コンポーネント（例えば、チップ、回路モジュール等）又は異なるコンポーネントに位置してよく、或いは、少なくとも一部のモジュール／ユニットを端末内部に統合されたプロセッサで実行されるソフトウェアプログラムの方式で実現でき、他の部分のモジュール／ユニット（ある場合）を回路等のハードウェアの方式で実現できる。

【0217】

理解すべきこととして、本明細書において「及び／又は」という用語は、関連対象の関連関係を説明するためのものに過ぎず、３種の関係があってもよいのを意味し、例えば、Ａ及び／又はＢは、Ａが単独して存在する、ＡとＢが同時に存在する、Ｂが単独して存在するといった３種の状況を意味してもよい。また、本明細書における符号の「／」は、前後の関連対象が「又は」という関係にあることを意味する。

【0218】

本願の実施例において出現した「複数」とは二つ又は二つ以上である。

【0219】

本願の実施例において出現した「第１」、「第２」等の記述は、記述対象を例示、区別するためのものであり、順序を区別する意図がなく、本願の実施例においてデバイスの数を特に限定するものとなることもなく、本願の実施例に何ら制限も加えない。

【0220】

本願の実施例において出現した「接続」とは、デバイス間の通信を実現するための直接的接続又は間接的接続等の各種の接続方式であってもよく、本願の実施例はこれについて何ら制限も加えない。

【0221】

上記実施例は本出願の原理及びその効果を例示的に説明するものに過ぎず、本出願を制限するためのものではない。当業者が本出願の趣旨及び範囲から逸脱することなく、上記実施例を修飾又は変更することができる。従って、所属する技術分野で通常知識を有する者は、本出願に開示された趣旨と技術的構想から逸脱することなくなされたすべての等価修飾又は変更は、本出願の請求項に含まれるべきである。

【符号の説明】

【0222】

５１ 第１コンパレータ
５２ クロック発生器
６１ 第２コンパレータ
６２ 逐次比較論理回路
６３ コンデンサ型デジタルアナログ変換器
１０１ 光検出器
１０２ 電荷感応増幅器
２０１ 抵抗アレイ
２０２ 光検出器アレイ
２０３ マルチプレクサ
２０４ 電圧増幅器
２１１ 抵抗
２２１ 光検出器
３０１ 光検出ユニットアレイ
３０２ スイッチアレイ
３０３ 選択ユニット
３０４ 給電調節ユニット
３０５ レベルシフトユニット
３０６ 積分演算ユニット
３０７ アナログデジタル変換ユニット
３０８又は１２０８ 処理モジュール
３１１ 光検出ユニット
３２１ 第１スイッチユニット
４０１ ピーク検出回路
４０２ 多重サンプルホールド回路
４０３ アナログデジタル変換回路
４３１ マルチプレクサ
４３２ アナログデジタル変換器
８０１ 第２スイッチユニット
８０２ 第１インピーダンスユニット
８０３ 電流源
９０１ 第２スイッチユニット
９０２ 第１インピーダンスユニット
９０３ 電流源
１００１ 射出ユニット
１００２ 受光ユニット
１００３ パルス信号ピーク検出システム
１２０１ 光検出ユニットアレイ
１２０２ スイッチアレイ
１２０３ 選択ユニット
１２０４ 供給電圧調節ユニット
１２０５ レベルシフトユニット
１２０６ 積分演算ユニット
１２０７ アナログデジタル変換ユニット
１２０８ 制御モジュール
１３００ レーザーレーダー
１３０１ 光射出モジュール
１３０２ 光検出モジュール
１３０３ 制御モジュール
１３１１ 光射出ユニットアレイ
１３１２ 射出レンズ
１３１３ 駆動回路
１３２０ 光検出回路
１３２１ 光検出ユニットアレイ
１３２２ 受信レンズ
１３１１１ 光射出ユニット
１３２１１ 光検出ユニット

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図12C】

【図12D】

【図12E】

【図13】

【図14A】

【図14B】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【国際調査報告】