特表 2024-528548 絶縁層を伴う微小機械加工超音波トランスデューサ、および、製造の方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-30

(54)【発明の名称】絶縁層を伴う微小機械加工超音波トランスデューサ、および、製造の方法

(51)【国際特許分類】

   H04R 17/00 20060101AFI20240723BHJP

   H04R 19/00 20060101ALI20240723BHJP

   B81B 3/00 20060101ALI20240723BHJP

   B81B 7/04 20060101ALI20240723BHJP

   B81C 1/00 20060101ALI20240723BHJP

【ＦＩ】

H04R17/00 330J

H04R19/00 330

B81B3/00

B81B7/04

B81C1/00

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023580910

(86)(22)【出願日】2021-06-30

(85)【翻訳文提出日】2024-02-16

(86)【国際出願番号】 US2021039977

(87)【国際公開番号】W WO2023277914

(87)【国際公開日】2023-01-05

(81)【指定国・地域】

(71)【出願人】

【識別番号】520342725

【氏名又は名称】エコー イメージング，インク．

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】マントラヴァディ，ナレーシュ

(72)【発明者】

【氏名】クォン，ヘソン

(72)【発明者】

【氏名】バーカムショー，ブライアン

【テーマコード（参考）】

3C081

5D019

【Ｆターム（参考）】

3C081AA13

3C081BA45

3C081BA48

3C081BA55

3C081BA72

3C081CA32

3C081DA04

3C081DA29

3C081EA39

5D019AA13

5D019AA21

5D019BB02

5D019BB03

5D019BB04

5D019BB13

5D019BB19

5D019DD01

5D019FF04

5D019GG05

5D019HH01

(57)【要約】

開示されるのは、多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイスである。デバイスは、多重ＳＯＩ基板と、ＭＵＴとを含む。ＭＵＴは、多重ＳＯＩ基板の表面に付着させられる。多重ＳＯＩ基板は、第１のＳＯＩ層と、少なくとも、第１のＳＯＩ層の上方に配される第２のＳＯＩ層とを有する。第１のＳＯＩ層および第２のＳＯＩ層は、絶縁層と半導電層とを各々が含む。第１のＳＯＩ層は、ＭＵＴのメンブレンの下に場所を定められるキャビティと、少なくとも部分的にキャビティの周辺部の周りの、１つまたは複数のトレンチとをさらに規定する。

【特許請求の範囲】

【請求項1】

多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイスであって、
多重シリコン・オン・インシュレータ（ＳＯＩ）基板と、
メンブレンを有する微小機械加工超音波トランスデューサ（ＭＵＴ）とを含み、
前記微小機械加工超音波トランスデューサ（ＭＵＴ）は、前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板の表面に付着させられ、
前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、第１のシリコン・オン・インシュレータ（ＳＯＩ）層と、少なくとも、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の上方に配される第２のシリコン・オン・インシュレータ（ＳＯＩ）層とを含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、絶縁層と半導電層とを各々が含み、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層は、
前記微小機械加工超音波トランスデューサ（ＭＵＴ）の前記メンブレンの下に場所を定められるキャビティと、
少なくとも部分的に前記キャビティの周辺部の周りの、１つまたは複数のトレンチとをさらに含む、
多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項2】

前記微小機械加工超音波トランスデューサ（ＭＵＴ）は、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項3】

前記微小機械加工超音波トランスデューサ（ＭＵＴ）は、容量性微小機械加工超音波トランスデューサ（ｃＭＵＴ）である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項4】

前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、高さにおいて４０～８０マイクロメートルである、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項5】

前記絶縁層は、埋め込み酸化物（ＢＯＸ）層である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項6】

前記ＢＯＸ層は、高さにおいて１～５マイクロメートルである、請求項５に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項7】

前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および少なくとも前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層の前記半導電層は、ハンドル層であり、前記キャビティは、前記ハンドル層および前記ＢＯＸ層のうちの少なくとも１つをエッチングすることにより創出される、請求項５に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項8】

シリコン貫通ビアをさらに含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項9】

前記半導電層は、シリコンメンブレン層である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項10】

前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、二重シリコン・オン・インシュレータ（ＳＯＩ）基板である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項11】

前記キャビティは、堆積させられた酸化物層を含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項12】

前記トレンチは、前記デバイスの１つまたは複数の層にまたがる深さまでエッチングされる、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項13】

前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の下方のハンドル層をさらに含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項14】

前記ハンドル層は、半導体層である、請求項１３に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項15】

前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層の前記半導電層は、金属コーティングを含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項16】

前記キャビティは、ガスによって充填される、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項17】

前記キャビティは、真空を内包する、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項18】

前記絶縁層は、非酸化物絶縁体を含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイス。

【請求項19】

多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイであって、
多重シリコン・オン・インシュレータ（ＳＯＩ）基板と、
メンブレンを各々が有する複数の微小機械加工超音波トランスデューサ（ＭＵＴ）とを含み、
前記複数の微小機械加工超音波トランスデューサ（ＭＵＴ）は、前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板の表面に付着させられ、
前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、第１のシリコン・オン・インシュレータ（ＳＯＩ）層の上方に配される第２のシリコン・オン・インシュレータ（ＳＯＩ）層を含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、絶縁層と半導電層とを各々が含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層は、
各キャビティが、前記複数の微小機械加工超音波トランスデューサ（ＭＵＴ）のうちの微小機械加工超音波トランスデューサ（ＭＵＴ）のメンブレンの下に場所を定められる、複数のキャビティと、
少なくとも部分的に前記複数の微小機械加工超音波トランスデューサ（ＭＵＴ）の前記複数のキャビティのうちのキャビティの周辺部の周りの、１つまたは複数のトレンチとをさらに含む、
多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイ。

【請求項20】

二重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイを製造する方法であって、
第１のシリコン・オン・インシュレータ（ＳＯＩ）層において少なくとも１つのトレンチを、前記少なくとも１つのトレンチの幅を内包するように前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の酸化物層をエッチングすることにより規定するステップと、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の前記酸化物層にフォトレジスト層を付与するステップと、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層においてキャビティを、前記キャビティの幅を内包するように前記フォトレジスト層および前記酸化物層をパターンエッチングすることにより規定するステップと、
前記キャビティおよび前記少なくとも１つのトレンチをエッチングするステップと、
前記キャビティおよび前記少なくとも１つのトレンチに酸化物層を付与するステップと、
を含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

[001]本開示は、医療環境において使用可能な半導体および微小電気機械システム（ＭＥＭＳ）技術、例えば、ＭＥＭｓ超音波トランスデューサに関係する。

【背景技術】

【0002】

[002]微小機械加工超音波のトランスデューサ（ＭＵＴ：ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ）は、医用イメージング、空気結合イメージング、距離監視、指紋監視、非破壊欠陥監視、裏面照射、バイオＭＥＭＳ、および診断を含む、ただしそれらに制限されない、多くの分野における大いなる潜在的可能性を供する。クロストークは、ＭＵＴによりしばしば直面される問題点である。

【0003】

[003]ＭＥＭＳデバイスにおいて、シリコン・オン・インシュレータ（ＳＯＩ）基板の使用が、より卑近になってきた。ＳＯＩウェハによって、民生、自動車、産業、および健康管理用途において使用される、最も進歩したＭＥＭＳ、相補型金属酸化物半導体（ＣＭＯＳ）、電力、および無線周波数（ＲＦ）構成要素の製造が可能になる。ＳＯＩウェハは、いくつものＭＥＭＳデバイスの設計において使用され得る、高品質二酸化ケイ素層（埋め込み酸化物すなわちＢＯＸ）の上の方の高品質単結晶シリコン層を可能なものにする。ＳＯＩウェハは、特有のデバイス構成の設計および製造を可能にする、いくつもの材料パラメータの精密な制御を可能なものにする。

【0004】

[004]これらの利点にもかかわらず、従来のＳＯＩウェハ技術は、幾何学的形態の精密な制御が、ＣＭＯＳ回路網との３次元（３Ｄ）垂直統合を必要とする進歩したＭＥＭＳデバイスのために必要とされる、難題に行き当たる。これらの難題は、２つのＳＯＩ基板を層にする二重ＳＯＩ技術を使用することにより減じられてきた。

【発明の概要】

【発明が解決しようとする課題】

【0005】

[005]二重ＳＯＩ技術は、さらには、圧電ＭＵＴ（ｐＭＵＴ）および容量性ＭＵＴ（ｃＭＵＴ）を含む、微小機械加工超音波のトランスデューサ（ＭＵＴ）などの、様々な微小電気機械システム（ＭＥＭＳ）デバイスの機能性を改善することがある。二重ＳＯＩ技術の使用によって、設計者が、より多くの柔軟性を伴って、デバイスの埋め込み酸化物（ＢＯＸ）層および半導体層におけるエッチングのためにキャビティ（または導波路）およびトレンチについてサイズおよび位置を定めることが可能になることがある。そうして、二重ＳＯＩ設計は、（例えば、波出力パワーを増大することにより）音響波送り出しを改善し、クロストークを低減することがある。

【0006】

[006]加えて、本明細書において開示される多重ＳＯＩプロセスによって、設計柔軟性を高める、ＭＵＴデバイスにおいてトレンチおよびキャビティをエッチングすることのプロセス中の、より良好な限界寸法制御が可能になることがある。加えて、多重ＳＯＩプロセスは、アライメント誤差からの影響を減じる、より精密なアライメント許容差をもたらすことがある。

【課題を解決するための手段】

【0007】

[007]一部の態様において、多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイスが開示される。デバイスは、多重ＳＯＩ基板を含む。デバイスは、さらには、メンブレンを有するＭＵＴを含む。デバイスは、さらには、多重ＳＯＩ基板の表面に付着させられるＭＵＴを開示する。デバイスは、さらには、第１のＳＯＩ層と、少なくとも、第１のＳＯＩ層の上方に配される第２のＳＯＩ層とを含み、第１のＳＯＩ層および第２のＳＯＩ層は、絶縁層と半導電層とを各々が含む、多重ＳＯＩ基板を開示する。第１のＳＯＩ層は、ＭＵＴのメンブレンの下に場所を定められるキャビティをさらに含む。少なくとも部分的にキャビティの周辺部の周りの、１つまたは複数のトレンチ。

【0008】

[008]一部の実施形態において、ＭＵＴは、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）である。
[009]一部の実施形態において、ＭＵＴは、容量性微小機械加工超音波トランスデューサ（ｃＭＵＴ）である。

【0009】

[010]一部の実施形態において、第２のＳＯＩ層は、高さにおいて４０～８０マイクロメートルである。
[011]一部の実施形態において、絶縁層は、埋め込み酸化物（ＢＯＸ）層である。

【0010】

[012]一部の実施形態において、ＢＯＸ層は、高さにおいて１～５マイクロメートルである。
[013]一部の実施形態において、第１のＳＯＩ層および少なくとも第２のＳＯＩ層の半導電層は、ハンドル層であり、キャビティは、ハンドル層およびＢＯＸ層のうちの少なくとも１つをエッチングすることにより創出される。

【0011】

[014]一部の実施形態において、デバイスは、シリコン貫通ビアを含む。
[015]一部の実施形態において、半導電層は、シリコンメンブレン層である。
[016]一部の実施形態において、多重ＳＯＩ基板は、二重ＳＯＩ基板である。

【0012】

[017]一部の実施形態において、キャビティは、堆積させられた酸化物層を含む。
[018]一部の実施形態において、トレンチは、デバイスの１つまたは複数の層にまたがる深さまでエッチングされる。

【0013】

[019]一部の実施形態において、デバイスは、第１のＳＯＩ層の下方のハンドル層をさらに含む。
[020]一部の実施形態において、ハンドル層は、半導体層である。

【0014】

[021]一部の実施形態において、第２のＳＯＩ層の半導電層は、金属コーティングを含む。
[022]一部の実施形態において、キャビティは、ガスによって充填される。

【0015】

[023]一部の実施形態において、キャビティは、真空を内包する。
[024]一部の実施形態において、絶縁層は、非酸化物絶縁体を含む。
[025]一態様において、多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）アレイが開示される。アレイは、多重ＳＯＩ基板を含む。アレイは、さらには、メンブレンを各々が有する複数のＭＵＴを含む。複数のＭＵＴは、多重ＳＯＩ基板の表面に付着させられた。多重ＳＯＩ基板は、第１のＳＯＩ層の上方に配される第２のＳＯＩ層を含み、第１のＳＯＩ層および第２のＳＯＩ層は、絶縁層と半導電層とを各々が含む。第１のＳＯＩ層は、複数のキャビティをさらに含み、各キャビティは、複数のＭＵＴのうちのＭＵＴのメンブレンの下に場所を定められる。第１のＳＯＩ層は、さらには、少なくとも部分的に複数のＭＵＴの複数のキャビティのうちのキャビティの周辺部の周りの、１つまたは複数のトレンチを含む。

【0016】

[026]一態様における、二重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）アレイを製造する方法。方法は、第１のＳＯＩ層において少なくとも１つのトレンチを、少なくとも１つのトレンチの幅を内包するように第１のＳＯＩ層の酸化物層をエッチングすることにより規定するステップを含む。方法は、さらには、第１のＳＯＩ層の酸化物層にフォトレジスト層を付与するステップを含む。方法は、さらには、第１のＳＯＩ層においてキャビティを、キャビティの幅を内包するようにフォトレジスト層および酸化物層をパターンエッチングすることにより規定するステップを含む。方法は、さらには、キャビティおよび少なくとも１つのトレンチをエッチングするステップを含む。方法は、さらには、キャビティおよび少なくとも１つのトレンチに酸化物層を付与するステップを含む。
参照による組み込み
[027]本明細書において述べられるすべての刊行物、特許、および特許出願は、あたかも各個々の刊行物、特許、または特許出願が、参照により組み込まれるように具体的および個々に指示されるかのように、それと同じ程度に、参照により本明細書に組み込まれる。

【0017】

[028]本主題の特徴および利点のより良好な理解は、例解的な実施形態を論述する、後に続く詳細な説明、および、付随する図面への参照により得られることになる。

【図面の簡単な説明】

【0018】

【図1A】[029]実施形態による、音響媒体に付けられる一般化されたＭＵＴアレイの断面を示す概略線図である。

【図1B】[030]実施形態による、ＭＵＴアレイの上面視図を示す図である。

【図1C】[031]実施形態による、イメージングデバイスのブロック線図である。

【図1D】[032]実施形態による、ＭＵＴの上面視図を示す図である。

【図1E】[033]実施形態による、図１Ｄにおける方向４－４に沿ってとられた、ＭＵＴの断面視図を示す図である。

【図2】[034]実施形態による、近似的に２２ｍｍにまたがる、方位方向における１２８の素子を伴うＭＵＴアレイの動きの振幅を示すグラフであり、中央の２つのＭＵＴが駆動され、他の１２６のＭＵＴが応答について監視されており、グレーレベルは、正（白の方）または負（黒の方）のダイヤフラムたわみを指示し、２つの始動させられた素子は、クロストークリップルが視覚化され得るようにプロットから除かれており、破線２３０は、１，４８０ｍ／ｓ速さを伴う波により規定されるイメージングコーンを近似的に表す。

【図3】[035]実施形態による、空間的および周波数領域におけるデータを表す、図２からのデータの空間および時間におけるフーリエ変換を示すグラフ（さらにはｆ－ｋプロットと呼称される）であり、振幅が、より高い振幅を有する白データ、黒青データによって、フーリエデータの最大振幅に相対的なｄＢにおいてプロットされ、２ＭＨｚから４ＭＨｚの間、および、０．５μｓｅｃから１．５μｓｅｃの間において円で囲まれたデータが、所望されないクロストークである。

【図4】[036]実施形態による、図２および図３のＭＵＴアレイと同様のＭＵＴアレイによってとられた超音波画像の図であり、「スポットライト」効果が、２つの矢印により強調され、一方で、「ゴースティング」アーチファクトが、円で囲まれる。

【図5】[037]実施形態による、二重ＳＯＩ ＭＥＭＳデバイスを例解する図である。

【図6】[038]実施形態による、二重ＳＯＩ ＭＥＭＳデバイスを例解する図である。

【図7】[039]二重ＳＯＩ基板の「ハンドル」ウェハにおいてキャビティおよびトレンチをエッチングするためのプロセスを例解する図である。

【図8】[040]二重ＳＯＩ基板の「ハンドル」ウェハにおいてキャビティおよびトレンチをエッチングするためのプロセスを例解する図である。

【発明を実施するための形態】

【0019】

[041]本明細書において説明されるのは、とりわけ、圧電ＭＵＴ（ｐＭＵＴ）および容量性ＭＵＴ（ｃＭＵＴ）を含む、微小機械加工超音波トランスデューサ（ＭＵＴ）の、微小電気機械システム（ＭＥＭＳ）製造のための基板としての使用のための多重ＳＯＩ構造である。本明細書において開示される具体的な実施形態において、多重ＳＯＩ構造は、二重ＳＯＩ構造である。

【0020】

[042]開示される多重ＳＯＩ構造は、ＭＵＴアレイ設計者に多くの利益を与えることがある。追加的なＳＯＩ層を追加することから結果的に生じる、デバイスの深さによって、埋め込まれたキャビティおよびトレンチが、単一ＳＯＩ構造においてよりも長いようにエッチングされることが可能になる。開示されるシステムによって、設計者が、ＭＥＭｓデバイスおよびアレイにおいて、どこにトレンチを配置すべきか、ならびに、どれほど大きくキャビティおよびトレンチを作製すべきかを決めるときに、柔軟性を有することが可能になり得る。この柔軟性によって、ＭＥＭＳ ＭＵＴアレイが、対象内への深い入り込みのために、生成される音響信号の出力パワーを増大すること、および、アレイのシリコン基板を通って進行する界面波からのクロストークの影響を減じることの、高められた能力が可能になり得る。

【0021】

[043]出力パワーを増大することは、多重ＳＯＩ基板における、埋め込まれたキャビティ、または導波路のエッチングによって実行され得る。キャビティは、それらが多重ＳＯＩ基板の複数個の層にまたがるようにエッチングされることがある。多重ＳＯＩ ＭＥＭＳデバイス製造のための、本明細書において開示される方法によって、エッチングおよびマスキングの複数個の反復による、キャビティの厚さおよび深さの精密な制御が可能になることがある。キャビティのエッジを初期のままに保つために、酸化物の層が、キャビティに付与されることがある。酸化物は、酸化物を熱成長させること、または、（例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）により）その酸化物を堆積させることにより付与されることがある。

【0022】

[044]クロストークの影響を減じるために、設計者は、多重ＳＯＩ基板の中の様々な場所において、埋め込まれたトレンチを配置することがある。トレンチは、ＭＥＭＳデバイスの基板と、クロストークトレンチの中にある材料が何であれ、その材料との間に、インピーダンス不整合を持ち込むことがある。このインピーダンス不整合が、減衰、反射、および散乱によってクロストーク波を途絶し得る。設計者は、様々な深さまで、および、キャビティの付近の様々な場所において、トレンチをエッチングすることがある。多くの事例において、エッチングされるトレンチのパターンは、ＭＥＭＳデバイス（例えば、ＭＵＴ）アレイの全域で均一であることを必要としない。

【0023】

[045]開示されるシステムによって、電子デバイスが、シリコン貫通ビア（ＴＳＶ）を使用して互いと通信することが可能になることがある。ＴＳＶは、単一のパッケージにおいて垂直に積重される複数個のシリコンダイを接続するための垂直導電構造であることがある。複数個ＳＯＩシステムを使用して、設計者は、多くのデバイスを接続する能力をもつ垂直電気接続を生み出すことができることがある。ＴＳＶを使用することは、相互接続およびデバイス密度を増大して、デバイス同士の間の接続を短くし、そうして、電気損失を低減することがある。ＴＳＶは、デバイスの上部層から下部層まで、多重ＳＯＩ基板においてコード化されることがある。例えば、多重ＳＯＩ基板において凹部を、凹部の幅を規定するためのマスクを使用して形成することがある。次いで、（例えば、異方性プロセスにより）凹部を、その凹部が基板において規定されるところにエッチングすることがある。次いで、金属、金属合金などの導電材料、または、ＴｉＮなどの導電性セラミック化合物、または、ドープされた半導体もしくは半導体合金によって、凹部を充填することがある。

【0024】

[046]本明細書において開示される多重ＳＯＩプロセスによって、設計柔軟性を高める、ＭＵＴデバイスにおいてトレンチおよびキャビティをエッチングすることのプロセス中の、より良好な限界寸法制御が可能になることがある。加えて、多重ＳＯＩプロセスは、アライメント誤差からの影響を減じる、より精密なアライメント許容差をもたらすことがある。例えば、多重ＳＯＩプロセスは、１０マイクロメートル（μｍ）の程度から３μｍの程度に、アライメント誤差について補償するために必要な許容差を低減することがある。多重ＳＯＩ構造におけるキャビティおよびトレンチは、ＳＯＩ構造が通常エッチングされる際、下部からではなく、ＳＯＩ層の上部からエッチングされることがある。このことは、エッチングプロセスからの、テーパなどのアーチファクトの形成を防止することがある。
所定の定義
[047]別段に定義されない限り、本明細書において使用されるすべての技術的用語は、本発明が属する技術分野における当業者により、通常理解されるのと同じ意味を有する。本明細書および添付される特許請求の範囲において使用される際、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈で別段に明確に指し示さない限り、複数の参照物を含む。本明細書における「または」へのいかなる言及も、別段に説述されない限り、「および／または」を包含することを意図される。
ＭＥＭＳデバイス
[048]図５は、実施形態による、二重ＳＯＩ ＭＥＭＳデバイス５００を例解する。この実施形態において、デバイスは、ｐＭＵＴデバイスである。他の実施形態において、多重ＳＯＩ ＭＥＭＳデバイスは、３、４、５、６、または１０以上のＳＯＩ層を有することがある。実施形態において使用される半導体はシリコンであるが、他の実施形態において、半導体材料は、ゲルマニウム、シリコンゲルマニウム、炭素ドープシリコン、炭素ドープシリコンゲルマニウム、または、別の材料であることがある。一般的には、ｐＭＵＴアレイは、周期的方式において繰り返される、ただし、空間的に変動するトレンチ配置を伴う、同様の構造を実現することになる。

【0025】

[049]表面層５１０は、２つの導電層の間に挟まれた圧電層を含み、二重ＳＯＩ基板に付着させられる。導電層は、ＳＲＯ（ＳｒＲｕＯ_３）、チタン、および白金を含む複数個の層から作製されることがある電極を含むことがある。電圧が導電層に付与されるとき、圧電層は、圧迫された様態になり得る。この圧迫が、音響出力波を創出するように、圧電層および導電層の下方のメンブレンを駆動することがある。圧電層は、ＰＺＴ、ＫＮＮ、ＰＺＴ－Ｎ、ＰＭＮ－Ｐｔ、ＡｌＮ、Ｓｃ－ＡｌＮ、ＺｎＯ、ＰＶＤＦ、およびＬｉＮｉＯ３などの圧電材料から作製されることがある。圧電層の厚さは、１００ｎｍから５μｍ、ことによると５μｍ以上の間で変動することがある。他の実施形態において、表面層５１０は、さらには、複数の圧電サブ層および電極を含む、多重層圧電素子（マルチモルフ）を含むことがある。

【0026】

[050]絶縁層５２０は、多重ＳＯＩ基板の上の方に堆積させられる酸化物層であることがある。酸化物層は、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素であることがある。絶縁層５２０は、０．１μｍから０．３μｍの厚さであることがある。絶縁体は、熱成長または堆積させられることがある。

【0027】

[051]第２のＳＯＩ層５３０は、絶縁層の上方に配されるシリコンメンブレン層を含むことがある。絶縁層は、埋め込み酸化物層（ＢＯＸ）と呼称されることがある酸化物層であることがある。しかしながら、絶縁層は、さらには、サファイアなどの非酸化物絶縁体から成立させられることがある。絶縁層は、導電層を互いから物理的に分離して、それらの導電層が電荷を蓄積することを防止することにより、ＭＥＭＳデバイスにおける寄生容量を低減するのに役立つことがある。

【0028】

[052]シリコンメンブレン層は、ｐＭＵＴトランスデューサによる音響波の送り出しおよび受け取りを容易にすることがある。トランスデューサは、圧電層が圧迫され、そのことがシリコンメンブレン層を駆動するときに、音響波を送り出すことがある。反射された波がトランスデューサに入射するとき、その波は、メンブレン層に圧力を提供することがあり、そのことが、圧電層における電荷における変化を誘導し得る。

【0029】

[053]シリコンメンブレン層は、シリコン直接または融着接合を使用して、絶縁層に接合されることがある。別の例において、シリコン層および酸化物層は、後に続く方法を使用して接合されることがある。シリコンウェハが、酸化され、次いで、エッチ停止層を植え込まれることがある。次いで、酸化された層は、シリコンウェハに、そのシリコンウェハの下の方で接合されることがある。次いで、接合された層は、アニールされることがある。シリコンウェハは、研磨され、エッチ停止層に至るまでエッチングされることがある。最終的には、エッチ停止層は除去され、上部シリコン層が、さらに研磨されることがある。

【0030】

[054]第１のＳＯＩ層５４０は、絶縁層の上方に配されるシリコン層を含むことがあり、その絶縁層自体は、シリコン基板の上方に配される。第１のＳＯＩ層は、第２のＳＯＩ層の下側に配されることがある。第１のＳＯＩ層は、第２のＳＯＩ層におけるシリコン層および絶縁層と同様のシリコン層および絶縁層に加えて、キャビティおよび１つまたは複数のトレンチを含むことがある。

【0031】

[055]キャビティ５５０は、ｐＭＵＴデバイスの性能を改善するための特異性を伴ってサイズを定められることがある。例えば、キャビティは、半導電層および絶縁層にまたがる深さまで、ならびに、ある深さまでシリコン基板内へと食い込んで、エッチングされることがある。設計者は、さらには、キャビティの幅を修正することがある。キャビティ５５０の深さおよび幅を修正することは、音響媒体内へのより良好な入り込みを可能なものにするように、トランスデューサにより生み出される出力波を形状設定するのに役立つことがある。多重ＳＯＩデバイスの層の数を増大することによって、キャビティ５５０がエッチングされることがある深さが増大し得る。一部の実施形態において、キャビティ５５０は、真空におけるものであることがあるが、他の実施形態において、キャビティは、あらかじめ決定された圧力においてガスによって充填されることがある。ｐＭＵＴアレイは、それぞれ、一部の場所においてメンブレンの振動性運動の自由を可能にし、他の場所においてメンブレンの振動性動きを弱めるための、真空よって充填される一部のキャビティと、ガスによって充填される他のものとを有することがある。

【0032】

[056]トレンチ５６０は、さらには、設計者の裁量においてサイズを定められ、設計者の裁量においてデバイスの中に配置されることがある。１つまたは複数のトレンチが、キャビティ５５０の周辺部の周りに場所を定められて、二重ＳＯＩデバイス５００において存することがある。トレンチは、半導電材料の層の中の様々な場所において配置されることがある。トレンチは、さらには、ｐＭＵＴデバイスの１つまたは複数のＳＯＩ層にまたがる深さまでエッチングされることがある。トランスデューサアレイにおけるトレンチの分布は、均一であることを必要としない。一部の個々のｐＭＵＴ素子は、それらの素子と並んで配される複数個のトレンチを有することがあるが、他のものは、１つのトレンチを有するのみであることがある。加えて、ｐＭＵＴアレイの中のトレンチは、二重ＳＯＩトランスデューサシステムの必要性に依存して、様々な長さ、および、表面層５１０からの距離のものであることがある。

【0033】

[057]基板５７０は、半導体層、例えば、シリコン層であることがある。基板５７０は、さらには、ハンドル層と呼称されることがあり、ＳＯＩ層のいずれよりも有意に大きいことがある。

【0034】

[058]図６は、実施形態による、二重ＳＯＩ ＭＥＭＳデバイス６００を例解する。この実施形態において、デバイスは、ｃＭＵＴデバイスである。一般的には、ｃＭＵＴアレイは、周期的方式において繰り返される、ただし、空間的に変動するトレンチ配置を伴う、同様の構造を実現することになる。

【0035】

[059]一般的には、ｃＭＵＴデバイスは、半導電基板において形成されるキャビティの上方の可撓性メンブレン層を含む。メンブレン層および基板は、電極として役立ち、直流（ＤＣ）バイアスが、それらのメンブレン層および基板に付与される。メンブレン層は、金属コーティングを含むことがある。交流（ＡＣ）がメンブレンおよび基板層をまたいで付与されるとき、変化する電圧により引き起こされる静電力（帯電物体同士の間の引力および斥力）は、可撓性メンブレンが振動することを引き起こし、そのことが、音響波を生み出す。

【0036】

[060]二重ＳＯＩ ＭＥＭＳ ｃＭＵＴデバイスは、二重ＳＯＩ ＭＥＭＳ ｐＭＵＴデバイスと同様の様式において構造化されることがある。デバイスは、上部から下部へと、（１つまたは複数の電極を含むことがある）表面層６１０と、絶縁層６２０と、第２のＳＯＩ層６３０と、第１のＳＯＩ層６４０と、半導電基板６７０とを含むことがある。第１のＳＯＩ層は、メンブレン層を含むことがあり、一方で、第２のＳＯＩ層は、音響波生成および形状設定ならびにクロストーク消失のために、１つまたは複数のキャビティ６５０と、１つまたは複数のトレンチ６６０とを含むことがある。
ＭＵＴ
[061]本開示は、例えば、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）技術、または、容量性微小機械超音波のトランスデューサ（ｃＭＵＴ：ｃａｐａｃｉｔｉｖｅ ｍｉｃｒｏｍａｃｈｉｎｅ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ）技術のいずれかを含む、微小機械加工超音波トランスデューサ（ＭＵＴ）技術を利用するイメージングデバイスの環境において利用されることがある。

【0037】

[062]適正に動作するために、ＭＵＴは、それらのＭＵＴが付けられる音響媒体内へとエネルギーを送り出すように設計され得る。図１ＡにおけるＭＵＴアレイの一般化された例を取り上げる。この事例において、ＭＵＴは、キャビティ１２０ａ、１２０ｂ、および１２０ｃにより基板１００の上部内または上に形成される可動ダイヤフラム１０１ａ、１０１ｂ、１０１ｃにより表される。ダイヤフラム１０１ａ、１０１ｂ、１０１ｃは、界面１１０において半無限音響媒体２００に音響的に結合される。音響媒体２００は、任意の物質または複数の物質であり得るものであり、卑近な媒体は、身体に対する整合層として使用される、空気、水、組織、電解ゲル、金属、シリコーンゴム、その他を含む。

【0038】

[063]動作中、ダイヤフラム１０１ａ～１０１ｃは、主としてｚ方向における動きへと励振される。励振は、一般的には、（圧電ＭＵＴ（ｐＭＵＴ）については）圧電効果または（容量性ＭＵＴ（ｃＭＵＴ）については）容量性効果により創出される。両方の事例において、ダイヤフラムの動きは、音響媒体２００内へと伝わる圧力波を創出する。しかしながら、ダイヤフラム動きは、さらには、音響媒体２００の外側の望まれない波を創出する。最も卑近な望まれない波は、基板１００の中を、および、基板１００を通って進行する弾性圧縮波、ならびに、基板１００と音響媒体２００との間の界面１１０、および、基板１００に所属させられる他の界面に沿って進行する界面波である。

【0039】

[064]音響媒体２００の外側に放射されるすべてのエネルギーは、一般的には望まれない。そのエネルギーは、無駄にされたパワーであるのみではなく、そのエネルギーは、ＭＵＴの機能実行を妨害し得る。例えば、医用イメージングにおいて、弾性圧縮波は、他の表面に反響し、音響媒体２００からの反射されたエネルギーから形成される、医学的に重要性をもつ画像を覆う、静止画像などのアーチファクトを引き起こすことになる。別の例として、界面１１０に沿って進行する界面波は、スポットライティング効果および望まれないゴースト画像を創出する、医用イメージングにおけるクロストークを創出することになる。

【0040】

[065]ＭＵＴアレイ２１０の一般化された例が、図１Ｂにおいて示される。ＭＵＴアレイ２１０は、基板１００と、複数のＭＵＴ１０１とを含む。複数のＭＵＴ１０１は、基板の表面に付着させられる。各ＭＵＴは、図１Ａにおいて示されるような可動ダイヤフラムを含む。一部の実施形態において、ＭＵＴ１０１の各々は、ｐＭＵＴである。一部の実施形態において、ＭＵＴ１０１の各々は、ｃＭＵＴである。ＭＵＴ１０１は、直交方向において配置構成される２次元アレイ２１０をなして配置構成されることがある。すなわち、ＭＵＴ１０１は、ＭＵＴ１０１の、Ｎ個の列およびＭ個の行を伴う２次元ＭｘＮアレイ２１０へと形成される。列の数（Ｎ）および行の数（Ｍ）は、同じまたは異なることがある。一部の実例において、アレイ２１０は、例えば、イメージングされている物体の、より広い角度をもたらすように、湾曲させられることがある。一部の実例において、アレイは、図１Ｂにおいて表示される標準的な正方形パッキングではなく、六角形パッキングなどの異なるパッキングを呈することがある。一部の実例において、アレイは、例えば、米国特許第１０，６５６，００７号において説明されるように、非対称的であることがあり、その米国特許の内容全体は、参照により本明細書に組み込まれる。

【0041】

[066]本開示は、中でも、ＭＵＴアレイにおける圧縮波および界面波、ならびに、それらの波が創出するクロストークの問題点に対処するための新規の解決法を提供する。図２は、水音響媒体２００に結合されるシリコン基板１００から形成される、ＭＵＴアレイにおけるこのクロストークの例を提供する。斜めのリップル２２０は、進行する圧力波を表す。２つの破線２３０は、水音響媒体の音の速度（近似的に１，４８０ｍ／ｓ）を表す。これらの線２３０の下方のリップルおよび高振幅データ２４０は、典型的には、良好な音響データを表す。２つの破線２３０の上方のデータ２５０は、クロストークの様々な形式を表す。

【0042】

[067]図２におけるデータの空間的および時間的フーリエ変換を講じることが、図３におけるｆ－ｋプロットを生む。図３において、我々は、破線３００によって円で囲まれたクロストーク音響エネルギーが、およそ２，０００から６，０００ｍ／ｓで分布させられるということを確認することができる。シリコンにおける音の縦速度は、近似的に８，８００ｍ／ｓであり、一方で、レイリー波およびせん断波についての界面波速度は、５，０００ｍ／ｓから５，５００ｍ／ｓの間である。このことは、クロストークエネルギーが、界面波およびバルク波の組み合わせに起因することがあるということを示唆する。

【0043】

[068]ファントムをイメージングするために、図２および図３において描写される出力を生み出すために使用されるＭＵＴアレイに類するＭＵＴアレイを使用することが、図４の結果に類する結果を生み出す。２つのアーチファクトが明確に可視であり、（１）画像の中央部分が縁部よりも明るい「スポットライト」効果４２０、および、（２）高反射標的の「ゴースト」画像４３０が、画像の縁部において明らかである。

【0044】

[069]図１Ｃは、本明細書において説明される原理による、コントローラ１０９により制御される選択的に変更可能なチャネル１０６、１０８を伴う、および、イメージング計算がコンピューティングデバイス１１０上で実行される、イメージングデバイス１０５のブロック線図である。イメージングデバイス１０５は、人間または動物の体の、内部組織、骨、血流、または臓器の画像を生成するために使用されることがある。よって、イメージングデバイス１０５は、体内へと信号を送り出すことがあり、イメージングされている体部分からの反射された信号を受け取る。そのようなイメージングデバイスは、光音響または超音波の効果に基づくことがある、トランシーバまたはイメージャと呼称されることがある、ｐＭＵＴまたはｃＭＵＴのいずれかを含むことがある。イメージングデバイス１０５は、他の物体もまたイメージングするために使用され得る。例えば、イメージングデバイス１０５は、医用イメージング；パイプ、スピーカ、およびマイクロホンアレイにおける流れ測定；砕石術；治療のための局所化された組織加熱；ならびに、高密度焦点式超音波（ＨＩＦＵ：ｈｉｇｈｌｙ ｉｎｔｅｎｓｉｖｅ ｆｏｃｕｓｅｄ ｕｌｔｒａｓｏｕｎｄ）外科手術において使用され得る。

【0045】

[070]人間の患者とともに使用することに加えて、イメージングデバイス１０５は、動物の内臓の画像を得るためにもまた使用されることがある。その上、内臓をイメージングすることに加えて、イメージングデバイス１０５は、さらには、ドプラモードイメージングにおいてのように、動脈および静脈における血流の方向および速さを決定するために使用されることがあり、さらには、組織硬度を測定するために使用されることがある。

【0046】

[071]イメージングデバイス１０５は、異なるタイプのイメージングを実行するために使用されることがある。例えば、イメージングデバイス１０５は、さらにはＡスキャンとして知られる１次元イメージング、さらにはＢスキャンとして知られる２次元イメージング、さらにはＣスキャンとして知られる３次元イメージング、およびドプライメージングを実行するために使用されることがある。イメージングデバイス１０５は、プログラム制御のもとで、異なるイメージングモードに切り替えられ、電子的に構成されることがある。

【0047】

[072]そのようなイメージングを容易にするために、イメージングデバイス１０５は、ｐＭＵＴまたはｃＭＵＴトランスデューサ２１０のアレイを含み、各トランスデューサ２１０は、トランスデューサ素子（すなわち、ＭＵＴ）１０１のアレイを含む。ＭＵＴ１０１は、１）体または他の塊を通過させられる圧力波を生成し、２）イメージングされることになる、体または他の塊の中の物体に反射される波を受け取るように動作する。一部の例において、イメージングデバイス１０５は、超音波の波形を同時的に送り出し受け取るように構成されることがある。例えば、所定のＭＵＴ１０１が、イメージングされている標的物体の方に圧力波を送ることがあり、一方で、他のＭＵＴ１０１が、標的物体から反射された圧力波を受け取り、受け取られた波に応答して電荷を生じさせる。

【0048】

[073]図１Ｄは、例示的なＭＵＴ４００（この例においては、ｐＭＵＴ）の上面視図を示す。図１Ｅは、本開示の実施形態による、線４－４に沿ってとられた、図１ＤにおけるＭＵＴ４００の断面視図を示す。ＭＵＴ４００は、本明細書において説明されるＭＵＴ１０１と実質的に同様であることがある。描写されるように、ＭＵＴは、基板４０２から懸架され、キャビティ４０４の上の方に配されるメンブレン層４０６と、メンブレン層（または、短くメンブレン）４０６上に配される下部電極（Ｏ）４０８と、下部電極（Ｏ）４０８上に配される圧電層４１０と、圧電層４１０上に配される上部電極（Ｘ）４１２とを含むことがある。

【0049】

[074]ＭＵＴは、ｃＭＵＴであれｐＭＵＴであれ、様々な半導体ウェハ製造工程を活用して、基板上に効率的に形成され得る。半導体ウェハは、１５．２４ｃｍ（６インチ）、２０．３２ｃｍ（８インチ）、および３０．４８ｃｍ（１２インチ）のサイズがあることがあり、数百ものトランスデューサアレイを収容する能力をもつ。これらの半導体ウェハは、シリコン基板として始まり、そのシリコン基板に関して、様々な処理ステップが実行される。そのような工程の例は、さらには絶縁酸化物として知られるＳｉＯ_２層の形成である。相互接続および接合パッドとして役立つための金属層の追加などの様々な他のステップが、他のエレクトロニクスへの接続を可能とするために実行される。機械工程のなおも別の例は、基板におけるキャビティ（例えば、図１Ｅにおけるキャビティ４０４）のエッチングである。
トレンチを伴うｐＭＵＴのための製造の方法
[075]トレンチを伴う二重ＳＯＩ ｐＭＵＴデバイスのための製造の例示的な方法が、今から説明される。

【0050】

[076]（ａ）最初に、第１のＳＯＩ層を含む第１のＳＯＩ基板が用意されることがある。第１のＳＯＩ層は、第１のシリコン層と、埋め込み酸化物層と、第２のシリコン層とを含むことがあり、第１のシリコン層および第２のシリコン層は、典型的には、単結晶シリコンである。酸化物層（典型的には二酸化ケイ素）が、第１のシリコン層の上の方に堆積させられることがある。

【0051】

[077]（ｂ）キャビティおよび１つまたは複数のクロストークトレンチが、「ハンドル」ウェハを形成するために、第１のＳＯＩ層においてパターニングおよびエッチングされることがある。トレンチエッチは、４つのステップ、（１）酸化物層をエッチングするステップ、（２）ＤＲＩＥによって第１のシリコン層をエッチングするステップ、（３）（典型的にはドライＲＩＥエッチングによって、または一部の事例において、ウェットエッチングによって）ＢＯＸをエッチングするステップ、および、（４）所望される深さまでＤＲＩＥによって第２のシリコン層をエッチングするステップを含むことがある。エッチングの後に続いて、酸化物層が、所望される場合に、キャビティおよびトレンチの上方に堆積させられることがあり、トレンチを狭くするのに役立つことがある。第２のＳＯＩ「デバイス」ウェハが、次いで、二重ＳＯＩ基板において、埋め込まれたトレンチおよびキャビティを形成するために、「ハンドル」に融着接合されることがある。「デバイス」ウェハは、二重ＳＯＩ基板の第２のＳＯＩ層を形成することがあり、第１のＳＯＩ層の第１のシリコン層は、第２のＳＯＩ層の第２のシリコン層を形成する。

【0052】

[078]大部分のＳＯＩウェハはシリコンであり、そのことは、「デバイス」ウェハおよび「ハンドル」ウェハのシリコン層は、典型的には、単結晶シリコンであることになるということを意味する。絶縁体ＢＯＸは、この事例において、典型的には、熱成長させられた二酸化ケイ素である。酸化物ＢＯＸを伴う単結晶シリコンハンドル層およびデバイス層を伴うシリコンＳＯＩウェハが、典型的には使用されることがある。デバイス層は、５μｍであることがあるが、典型的には、１００ｎｍから１００μｍの間で変動し、一方で、ハンドル層厚さは、典型的には、１００μｍから１０００μｍの間で変動する。ＢＯＸは、典型的には、１００ｎｍから５μｍの間であるが、１μｍが、多くの事例において使用されることがある。

【0053】

[079]（ｃ）所望される場合に、ウェハの裏面またはハンドルは、研削によって薄くされ、任意選択で、この時点において研磨され得る。多くの実施形態において、ハンドル層は、５００μｍから３００μｍの厚さに薄くされる。よくある厚さは、典型的には、５０μｍから１０００μｍの間で変動する。

【0054】

[080]（ｄ）キャビティそばのトレンチ１０５（図１Ｃの）が、パターニングおよびエッチングされることがある。基板１００の裏面は、典型的には、ＤＲＩＥ（深堀り反応性イオンエッチング（ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ））によってエッチングされることがある。

【0055】

[081]（ｅ）キャビティエッチは、タイミングを図られ得る。キャビティは、キャビティそばのトレンチ１０５と同時にエッチングされることがある。エッチは、ＢＯＸ上で選択的に停止することがある。キャビティは、ＫＯＨ、ＴＭＡＨ、ＨＮＡ、およびＲＩＥなどの他の技法によってエッチングされ得る。ウェハは、フォトレジスト剥離の後に完了と考えられ得る。

【0056】

[082]（ｆ）絶縁層が、次いで、二重ＳＯＩ基板の上の方に堆積させられ得る。絶縁層は、典型的には、約０．１μｍから３μｍの厚さの、何らかの形式のＳｉＯ_２である。その絶縁層は、通常、熱酸化、ＰＥＣＶＤ堆積によって、または、別の技法により堆積させられる。

【0057】

[083]（ｇ）第１の金属層４０８（図１Ｅの）（さらにはＭ１または金属１と呼称される）が、次いで堆積させられ得る。典型的には、この第１の金属層４０８は、基板に接着し、圧電体の拡散を防止し、構造化された堆積／成長において圧電体に助力する膜の、および、導電性である、組み合わせである。ＳＲＯ（ＳｒＲｕＯ３）が、（ＳｉＯ２に対するＰｔのための）接着層としてのＴｉの上部上の、拡散障壁および導電のためのＰｔの上部上の、構造化された膜成長のために使用されることがある。普通、これらの層は、２００ｎｍ未満で薄く、一部の膜は、１０から４０ｎｍである。圧迫、製造、およびコスト問題点が、普通、この積重体を１μｍ未満に制限することになる。導体（Ｐｔ）は、典型的には、構造化層（ＳＲＯ）および接着層（Ｔｉ）よりも厚い。ＳＲＯではない、他の卑近な構造化層は、数個の名前を挙げると、（Ｌａ０．５Ｓｒ０．５）ＣｏＯ３、（Ｌａ０．５Ｓｒ０．５）ＭｎＯ３、ＬａＮｉＯ３、ＲｕＯ２、ＩｒＯ２、ＢａＰｂＯ３を含む。Ｐｔは、Ｃｕ、Ｃｒ、Ｎｉ、Ａｇ、Ａｌ、Ｍｏ、Ｗ、およびＮｉＣｒなどの他の導電性材料によって置き換えられ得る。これらの他の材料は、普通、劣った拡散障壁、脆弱性、または、意に沿わない接着などの不利点を有し、Ｐｔが、使用される最も卑近な導体である。接着層、Ｔｉは、ＴｉＷ、ＴｉＮ、Ｃｒ、Ｎｉ、Ｃｒ、その他などの任意の卑近な接着層によって置き換えられ得る。

【0058】

[084]（ｈ）圧電材料４１０が、次いで堆積させられ得る。適する圧電材料の一部の卑近な例は、ＰＺＴ、ＫＮＮ、ＰＺＴ－Ｎ、ＰＭＮ－Ｐｔ、ＡｌＮ、Ｓｃ－ＡｌＮ、ＺｎＯ、ＰＶＤＦ、およびＬｉＮｉＯ３を含む。圧電層の厚さは、１００ｎｍから５μｍ、ことによると５μｍ以上の間で変動することがある。

【0059】

[085]（ｉ）第２の金属層４１２（さらにはＭ２または金属２と呼称される）が、次いで堆積させられ得る。この第２の金属層４１２は、第１の金属層４０８と同様であることがあり、同様の目的に役立つことがある。Ｍ２については、Ｍ１と同じ積重体が、ただし、構造のためのＳＲＯの上部上の、拡散を防止するためのＰｔの上部上の、接着のためのＴｉという逆順において、使用されることがある。

【0060】

[086]（ｊ）第２の金属層またはＭ２ ４１２は、次いで、圧電層上で停止するように、パターニングおよびエッチングされることがある。エッチは、例えば、ＲＩＥ（反応性イオンエッチング）、イオンミル、ウェット化学エッチング、等方性ガスエッチング、その他によって、本明細書における多くの手立てにおいてなされ得る。パターニングおよびエッチングの後に、Ｍ２をパターニングするために使用されたフォトレジスタが、ウェットおよび／またはドライエッチングによって剥離されることがある。本明細書において説明されるｃＭＵＴおよびｐＭＵＴを製造するための多くの実施形態において、エッチングの任意の数の手立てが使用されることがあり、フォトレジストは、典型的には、大部分のパターンおよびエッチステップの後に剥離される。

【0061】

[087]（ｋ）圧電層が、次いで、第１の金属層またはＭ１ ４０８において停止するように、同様にパターニングおよびエッチングされることがある。典型的には、ウェット、ＲＩＥ、および／またはイオンミルエッチが使用される。

【0062】

[088]（ｌ）第１の金属層またはＭ１ ４０８が、次いで、誘電絶縁層上で停止するように、同様にパターニングおよびエッチングされることがある。
[089]（ｍ）所望される場合に、後に続くものの１つまたは両方が追加されることがある。

【0063】

（１）Ｈ２障壁。圧電層内へのＨ２拡散は、その圧電層の寿命を制限し得る。このことを防止するために、Ｈ２障壁が使用され得る。４０ｎｍのＡＬＤ（原子層堆積）酸化アルミニウム（Ａｌ２０３）が、このことを成し遂げるために使用されることがある。他の適する材料は、ＳｉＣ、ダイヤモンドライクカーボン、その他を含むことがある。

【0064】

（２）再配線層（ＲＤＬ）。この層は、Ｍ１とＭ２との間の接続性、および、他の接続（例えば、ワイヤ接合、バンプ接合、その他）をもたらし得る。ＲＤＬは、最初に酸化物などの誘電体を追加し、誘電体においてビアをエッチングし、導体（典型的にはＡｌ）を堆積させ、最終的に導体をパターニングすることにより形成され得る。加えて、物理的引っかき、偶発的短絡、および／または湿気進入を防止するために、パッシベーション層（典型的には酸化物＋窒化物）を追加することがある。

【0065】

[090]他のプロセスが、同様の最終結果を達成するために使用されることがあるということは、本明細書における教示に基づいて、当業者により理解されることになる。
トレンチを伴うｃＭＵＴのための製造の方法
[091]（ａ）最初に、典型的には、単結晶シリコンの第１の層と、埋め込み酸化物層と、単結晶シリコン基板とを伴う第１のＳＯＩ層が用意されることがある。

【0066】

[092]（ｂ）第１のＳＯＩ層は、次いで、熱酸化されることがある。
[093]（ｃ）キャビティが、「ハンドル」ウェハを生成するために、酸化物においてパターニングおよびエッチングされることがある。このことは、典型的には、酸化物のプラズマエッチ、またはウェットエッチ（例えば、ＨＦ）によって成し遂げられる。

【0067】

[094]（ｄ）所望される場合に、埋め込まれたクロストークトレンチが、「ハンドル」ウェハの酸化物においてパターニングおよびエッチングされることがある。このことは、典型的には、酸化物のプラズマエッチ、またはウェットエッチ（例えば、ＨＦ）によって成し遂げられる。

【0068】

[095]（ｅ）シリコン層と埋め込み酸化物層とを含み、シリコン層の上方に堆積させられた追加的な酸化物層を伴う、「デバイス」ウェハが、次いで、パターニングされた酸化物「ハンドル」ウェハに融着接合されることがある。所望される場合に、「デバイス」ウェハは、「ハンドル」ウェハおよび「デバイス」ウェハの融着接合が（例えば、図９Ｂにおいて示されるような）埋め込まれたトレンチ１０４を形成するように、融着接合よりも前に、「ハンドル」ウェハにおける埋め込まれたトレンチ１０４に対応するように（例えば、ＤＲＩＥによって）パターニングおよびエッチングされることがある。

【0069】

[096]（ｆ）「デバイス」ウェハは、所望されるダイヤフラム厚さまで研削および研磨されることがある。
[097]他のプロセスが、同様の最終結果を達成するために使用されることがあるということは、本明細書における教示に基づいて、当業者により理解されることになる。
可変酸化物厚さプロセス
[098]図７は、二重ＳＯＩ基板の「ハンドル」ウェハにおいてキャビティおよびトレンチをエッチングするためのプロセス７００を例解する。初期には、第１の層は、１μｍのＢＯＸ層を含む６５μｍ ＳＯＩウェハである。他の実施形態において、ＳＯＩウェハは、４０μｍから８０μｍの間であることがあり、ＢＯＸ層は、１μｍから５μｍの間であることがある。ＳＯＩ層は、酸化されている。ＳＯＩウェハの下の方にあるのが、３００～７００μｍの厚さの「ハンドル」ウェハであることがある半導体基板である。

【0070】

[099]エッチングよりも前に、フォトマスクが、キャビティを規定するために使用されることがある。フォトマスクは、キャビティの高さおよび幅、または、ＭＥＭＳアレイのためのキャビティの高さおよび幅を規定することがある。

【0071】

[0100]第１の工程７１０において、キャビティがエッチングされることがある。最初に、酸化物が、ウェットまたはドライエッチング方法を使用してエッチングされることがある。次いで、ＳＯＩウェハのシリコン層が、ＤＲＩＥエッチングを使用してエッチングされることがある。ＢＯＸ層が、やはり、ウェットまたはドライ（例えば、ＲＩＥ）エッチング方法を使用してエッチングされることがある。最終的には、シリコン基板がエッチングされることがある。この実施形態において、キャビティは、８０μｍ＋／－２μｍ（第１のＳＯＩ層を完全に通る６５μｍ、および、ハンドル層内への１５μｍ）の深さまでエッチングされる。

【0072】

[0101]第２の工程７２０において、キャビティをエッチングすることが完了する後に、キャビティは、次いで酸化されることがある。酸化は、キャビティ形状を元のままに保って、導波路として役立つためのキャビティの能力を維持し得る。酸化物がキャビティに付与されない場合に、キャビティは、直線的なエッジの代わりに、テーパ状のエッジを有することがある。

【0073】

[0102]第３の工程７３０において、第１のＳＯＩ層が、（第２のＳＯＩ層を作り上げる）５μｍ ＳＯＩウェハに接合されることがある。第２のＳＯＩ層は、加えて、シリコン層の上方に熱成長または堆積させられた酸化物を含み得る。

【0074】

[0103]上記のステップは、多くの実施形態によるプロセス７００を示すが、当業者は、本明細書において説明される教示に基づいて、多くの変形を認識することになる。ステップは、異なる順序において完了されることがある。ステップは、追加または省略されることがある。ステップのうちの一部は、サブステップを含むことがある。ステップおよびサブステップの多くは、有益である限り何度でも繰り返されることがある。

【0075】

[0104]一部の実施形態において、キャビティは、デバイスの上部層の下方の半導体またはシリコン層内へとエッチングされないことがある。一部の実施形態において、キャビティは、上部層内へとエッチングされることがある。他の実施形態において、特に、３つ以上の層を伴う実施形態において、キャビティは、デバイスの上部層のすぐ下方の層よりも低い層内へとエッチングされることがある。
可変キャビティおよびトレンチ深さプロセス
[0105]図８は、二重ＳＯＩ基板の「ハンドル」ウェハにおいてキャビティおよびトレンチをエッチングするためのプロセス８００を例解する。

【0076】

[0106]第１の工程８１０において、オペレータは、トレンチサイズを規定する。このことは、ウェハ上のトレンチの場所を決定するためにフォトマスクを使用することにより実行されることがある。フォトマスクは、基板の全体を通してトレンチの個別のパターンまたは構成を規定するように構成されることがある。例えば、トランスデューサ素子が配置されることがあるウェハ上の場所は、マスクの中で規則的に間を空けられることがあるが、トレンチの異なる構成が、トランスデューサ素子について指定される空間と並んで配置されることがある。マスキングプロセスの後に続いて、オペレータは、トレンチを規定するために「ハンドル」ウェハの酸化物層をエッチングすることがある。酸化物層は、ドライ（例えば、ＲＩＥ）エッチングまたはウェット（例えば、フッ化水素酸（ＨＦ））エッチングされることがある。

【0077】

[0107]第２の工程８２０において、フォトレジストが、スピンコーティング方法を使用して、ウェハの酸化物表面に付与されることがある。フォトレジスト層は、紫外光に対して高感度である高分子材料であることがある。他の実施形態において、溶射、ローラコーティング、ディップコーティング、および押出コーティングを含む、代替の方法が、ウェハの酸化物表面をコーティングするために使用されることがある。

【0078】

[0108]第３の工程８３０において、フォトレジスト層は、キャビティを規定するためにパターンエッチングされることがある。パターンエッチングは、所望されるパターンを得るために、マスクを通して紫外光にフォトレジスト層を露出することにより実行されることがある。赤外線アライナが、パターンを精密にエッチングするために、ウェハ上のマスクをアライメントすることがある。

【0079】

[0109]第４の工程８４０において、キャビティが、部分的にエッチングされることがあり、一方で、トレンチ開口部が、依然としてフォトレジスト層により保護される。そうして、（異なる深さまでエッチングされることがある）キャビティおよびトレンチのエッチングは、別個に制御されることがある。フォトレジスト層が付与されない場合に、キャビティをエッチングするために使用されるエッチング液が、トレンチもまた部分的にエッチングすることがある。

【0080】

[0110]第５の工程８５０において、フォトレジストは、（例えば、化学的に）剥離されることがある。フォトレジストが剥離される後に、酸化物層が、トレンチおよびキャビティのエッチングを完了するためのハードマスクとして役立つことがある。

【0081】

[0111]オペレータは、ＢＯＸ層の下方のキャビティをエッチングし、トレンチをエッチングするために、マスクとして酸化物を使用することがある。オペレータは、次いで、キャビティ上へと酸化物を堆積させることがある。キャビティに酸化物を付与することによって、キャビティは、テーパ状のエッジではなく、直線的なエッジを有することが可能になり、そのことによって、音響波のより良好な形状設定が可能になる。

【0082】

[0112]追加的な層を伴うＭＥＭＳデバイスにおいて、オペレータは、より深いキャビティおよびトレンチをエッチングするために、マスクとして酸化物層を下方で使用し続けることがある。

【0083】

[0113]上記のステップは、多くの実施形態によるプロセス８００を示すが、当業者は、本明細書において説明される教示に基づいて、多くの変形を認識することになる。ステップは、異なる順序において完了されることがある。ステップは、追加または省略されることがある。ステップのうちの一部は、サブステップを含むことがある。ステップおよびサブステップの多くは、有益である限り何度でも繰り返されることがある。

【0084】

[0114]本発明の好まれる実施形態が、本明細書において示され説明されたが、そのような実施形態は、単に例として提供されるということが、当業者には明白であることになる。数多くの変形、改変、および代用が、今や、本発明から逸脱することなく、当業者の頭に浮かぶことになる。本明細書において説明された本発明の実施形態に対する様々な代替法が、本発明を実践することにおいて用いられることがあるということが理解されるべきである。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2024-02-16

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）デバイスであって、
多重シリコン・オン・インシュレータ（ＳＯＩ）基板と、
メンブレンを有する微小機械加工超音波のトランスデューサ（ＭＵＴ）とを含み、
前記微小機械加工超音波のトランスデューサ（ＭＵＴ）は、前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板の表面に付着させられ、
前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、第１のシリコン・オン・インシュレータ（ＳＯＩ）層と、少なくとも、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の上方に配される第２のシリコン・オン・インシュレータ（ＳＯＩ）層とを含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、絶縁層と半導電層とを各々が含み、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層は、
前記微小機械加工超音波のトランスデューサ（ＭＵＴ）の前記メンブレンの下に場所を定められるキャビティと、
少なくとも部分的に前記キャビティの周辺部の周りの、１つまたは複数のトレンチとをさらに含む、
多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項2】

前記微小機械加工超音波のトランスデューサ（ＭＵＴ）は、圧電微小機械加工超音波トランスデューサ（ｐＭＵＴ）である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項3】

前記微小機械加工超音波のトランスデューサ（ＭＵＴ）は、容量性微小機械加工超音波トランスデューサ（ｃＭＵＴ）である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項4】

前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、高さにおいて４０～８０マイクロメートルである、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項5】

前記絶縁層は、埋め込み酸化物（ＢＯＸ）層である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項6】

前記ＢＯＸ層は、高さにおいて１～５マイクロメートルである、請求項５に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項7】

前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および少なくとも前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層の前記半導電層は、ハンドル層であり、前記キャビティは、前記ハンドル層および前記ＢＯＸ層のうちの少なくとも１つをエッチングすることにより創出される、請求項５に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項8】

前記半導電層は、シリコンメンブレン層である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項9】

前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、二重シリコン・オン・インシュレータ（ＳＯＩ）基板である、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項10】

前記キャビティは、堆積させられた酸化物層を含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項11】

前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の下方のハンドル層をさらに含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項12】

前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層の前記半導電層は、金属コーティングを含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項13】

前記絶縁層は、非酸化物絶縁体を含む、請求項１に記載の多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波のトランスデューサ（ＭＵＴ）デバイス。

【請求項14】

多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイであって、
多重シリコン・オン・インシュレータ（ＳＯＩ）基板と、
メンブレンを各々が有する複数の微小機械加工超音波のトランスデューサ（ＭＵＴ）とを含み、
前記複数の微小機械加工超音波のトランスデューサ（ＭＵＴ）は、前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板の表面に付着させられ、
前記多重シリコン・オン・インシュレータ（ＳＯＩ）基板は、第１のシリコン・オン・インシュレータ（ＳＯＩ）層の上方に配される第２のシリコン・オン・インシュレータ（ＳＯＩ）層を含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層および前記第２のシリコン・オン・インシュレータ（ＳＯＩ）層は、絶縁層と半導電層とを各々が含み、前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層は、
各キャビティが、前記複数の微小機械加工超音波のトランスデューサ（ＭＵＴ）のうちの微小機械加工超音波のトランスデューサ（ＭＵＴ）のメンブレンの下に場所を定められる、複数のキャビティと、
少なくとも部分的に前記複数の微小機械加工超音波のトランスデューサ（ＭＵＴ）の前記複数のキャビティのうちのキャビティの周辺部の周りの、１つまたは複数のトレンチとをさらに含む、
多重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイ。

【請求項15】

二重シリコン・オン・インシュレータ（ＳＯＩ）微小機械加工超音波トランスデューサ（ＭＵＴ）アレイを製造する方法であって、
第１のシリコン・オン・インシュレータ（ＳＯＩ）層において少なくとも１つのトレンチを、前記少なくとも１つのトレンチの幅を内包するように前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の酸化物層をエッチングすることにより規定するステップと、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層の前記酸化物層にフォトレジスト層を付与するステップと、
前記第１のシリコン・オン・インシュレータ（ＳＯＩ）層においてキャビティを、前記キャビティの幅を内包するように前記フォトレジスト層および前記酸化物層をパターンエッチングすることにより規定するステップと、
前記キャビティおよび前記少なくとも１つのトレンチをエッチングするステップと、
前記キャビティおよび前記少なくとも１つのトレンチに酸化物層を付与するステップと、
を含む、方法。

【国際調査報告】