知財求人 - 知財ポータルサイト「IP Force」
▶ マイクロソフト テクノロジー ライセンシング，エルエルシーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-01
(54)【発明の名称】半導体層の量子スピンホール絶縁体状態への制御
(51)【国際特許分類】
H10N 52/00 20230101AFI20240725BHJP
H01L 29/82 20060101ALI20240725BHJP
H10N 60/00 20230101ALI20240725BHJP
【ＦＩ】
H10N52/00 Z ZAA
H01L29/82 Z
H10N60/00 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024502656
(86)(22)【出願日】2022-06-23
(85)【翻訳文提出日】2024-01-17
(86)【国際出願番号】 US2022034770
(87)【国際公開番号】W WO2023014446
(87)【国際公開日】2023-02-09
(31)【優先権主張番号】17/396,057
(32)【優先日】2021-08-06
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】314015767
【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】ピクリン，ドミトリー
(72)【発明者】
【氏名】ウィンクラー，ゲオルク ヴォルフガング
(72)【発明者】
【氏名】レチンスキー，ラファル マチェジ
(72)【発明者】
【氏名】グレシュ，ドミニク アンドレ
【テーマコード（参考）】
4M113
5F092
【Ｆターム（参考）】
4M113AC45
4M113AC50
4M113CA12
4M113CA13
5F092AB10
5F092AC02
5F092BA06
5F092BA23
5F092BA32
(57)【要約】
本開示に記載される例は、半導体層の量子スピンホール絶縁体状態（quantum spin Hall insulator state）への制御（gating）に関する。特定の例は、更に、量子スピンホール絶縁体をトポロジカル量子ビットとして使用することに関する。量子スピンホールシステムは、物質の状態をある相から反転バンドギャップ相に変化させることによって、量子スピンホール効果に依存することができる。一例において、本開示は、活性材料を含む半導体層を含むデバイスに関する。デバイスは、前記半導体層に結合されたゲートを更に含み、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層が量子スピンホール絶縁体状態で動作可能である。
【特許請求の範囲】
【請求項1】
デバイスであって、活性材料を含む半導体層と、
前記半導体層に結合されたゲートと、
を含み、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層が量子スピンホール絶縁体状態で動作可能である、デバイス。
【請求項2】
前記半導体層に結合された第２ゲートを更に含み、前記ゲートは、前記半導体層に正のバイアス電圧を結合するように動作可能であり、前記第２ゲートは、前記半導体層に負のバイアス電圧を結合するように動作可能である、請求項１に記載のデバイス。
【請求項3】
前記ゲートと前記半導体層との間に形成された第１誘電体層と、前記第２ゲートと前記半導体層との間に形成された第２誘電体層と、を更に含む請求項２に記載のデバイス。
【請求項4】
前記ゲートを介して前記半導体層に前記電界が印加されることに応答して、前記活性材料からの電子及び正孔のみを用いることにより、前記半導体層が量子スピンホール状態で動作可能である、請求項２に記載のデバイス。
【請求項5】
前記半導体層に隣接して形成されるか、又は前記ゲートに関連するスタック構造内の浮遊層として形成される超伝導体層を更に含み、前記超伝導体層は、前記半導体層に隣接して形成される第１誘電体層と前記第１誘電体層に対向して形成される第２誘電体層との間に形成される、請求項１に記載のデバイス。
【請求項6】
前記活性材料は、第１要素と第２要素の少なくとも１つの組み合わせを含み、前記第２要素は、前記第１要素及び前記第２要素に各々関連する伝導帯及び価電子帯の軌道特性に関して前記第１要素とは異なり、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである、請求項１に記載のデバイス。
【請求項7】
前記活性材料は、価電子帯とは異なる軌道特性を有する伝導帯を有する少なくとも１つの要素を含み、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである、請求項１に記載のデバイス。
【請求項8】
前記活性材料は、バンドギャップを有する少なくとも１つの要素を含み、前記電界は、（１）前記半導体層に関連する活性領域の化学ポテンシャルを前記バンドギャップ内に維持し、（２）前記バンドギャップを超えるように前記活性領域に関連する上面と前記活性領域に関連する下面との間に電圧差を生じる、ように選択された電圧に応答して印加される、請求項１に記載のデバイス。
【請求項9】
方法であって、活性材料を含む半導体層を提供するステップと、
前記半導体層に結合されたゲートを提供するステップと、
前記ゲートを介して前記半導体層に電界を印加することに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層を量子スピンホール絶縁体状態で動作させるステップと、
を含む方法。
【請求項10】
前記ゲートを介して前記半導体層に前記電界が印加されることに応答して、前記活性材料からの電子及び正孔のみを用いることにより、前記半導体層が量子スピンホール状態で動作可能であるように、前記半導体層の厚さと前記電界の量を選択するステップ、を更に含む請求項９に記載の方法。
【請求項11】
前記半導体層に結合された第２ゲートを提供するステップであって、前記ゲートは、前記半導体層に正バイアス電圧を結合するように動作可能であり、前記第２ゲートは、前記半導体層に負バイアス電圧を結合するように動作可能である、ステップ、を更に含む請求項９に記載の方法。
【請求項12】
前記量子スピンホール絶縁体状態で前記半導体層を動作させるために必要な前記正バイアス電圧の範囲及び前記負バイアス電圧の範囲の両方を修正するために前記活性材料を歪ませるステップ、を更に含む請求項１１に記載の方法。
【請求項13】
前記活性材料は、第１要素と第２要素の少なくとも１つの組み合わせを含み、前記第２要素は、前記第１要素及び前記第２要素に各々関連する伝導帯及び価電子帯の軌道特性に関して前記第１要素とは異なり、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである、請求項９に記載の方法。
【請求項14】
前記半導体層の少なくとも１つの表面が、前駆体として少なくとも水素を用いたプラズマ処理を用いて不動態化される、請求項９に記載の方法。
【請求項15】
前記活性材料は、価電子帯とは異なる軌道特性を有する伝導帯を有する少なくとも１つの要素を含み、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである、請求項９に記載の方法。
【発明の詳細な説明】
【背景技術】
【0001】
量子スピンホールシステムは量子スピンホール効果に依存する。量子スピンホールシステムの現在の設計は、このようなシステムが多次元最適化を必要とする材料の多層スタック又は単一原子層厚さを必要とするため、製造が困難である。従って、量子スピンホール効果を利用する改良された方法及びデバイスが必要である。
【発明の概要】
【0002】
一例において、本開示は、活性材料を含む半導体層を含むデバイスに関する。デバイスは、前記半導体層に結合されたゲートを更に含むことができ、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層が量子スピンホール絶縁体状態で動作可能である。
【0003】
別の態様では、本開示は、活性材料を含む半導体層を提供するステップを含む方法に関する。この方法は、半導体層に結合されたゲートを提供するステップを更に含むことができる。この方法は、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層を量子スピンホール絶縁体状態で動作させるステップを更に含むことができる。
【0004】
更に別の態様では、本開示は、活性材料を含む半導体層を含むデバイスに関する。デバイスは、更に、半導体層の第１表面に隣接して形成された第１誘電体層を含むことができる。デバイスは、更に、第１誘電体層に隣接して形成された第１ゲートを含むことができる。デバイスは、更に、半導体層の第１表面とは反対の第２表面に隣接して形成された第２誘電体層を含むことができる。デバイスは、更に、第２誘電体層に隣接して形成された第２ゲートを含むことができ、ここで、第１ゲート及び第２ゲートは、第１表面及び第２表面に垂直な半導体層への電場の印加に応答して活性材料からの電子及び正孔を使用することにより、半導体層が量子スピンホール絶縁体状態で動作可能であるように、半導体層に電圧を結合するように動作可能である。
【0005】
この概要は、簡略化した形式で概念の選択を紹介するために提供され、詳細な説明において以下に更に説明される。この概要は、請求される主題の主要な特徴又は必須の特徴を特定するものではなく、また、請求される主題の範囲を限定されるために使用されるべきではない。
【図面の簡単な説明】
【0006】
本開示は、例を用いて説明され、添付の図面により限定されない。図中の同様の参照符号は同様の要素を示す。図中の要素は、簡単及び明確のために図示され、必ずしも縮尺通りに描かれない。
【図1】一例による、量子スピンホール絶縁体の図を示す。
【図2】バイアス電圧を介した電界の印加に応答した半導体層の挙動を示すグラフを示している。
【図3】バイアス電圧を介した電界の印加に応答した半導体層の波動関数及びバンドスペクトルの変化を示すグラフを示している。
【図4】一例による、別の量子スピンホール絶縁体の断面図を示す。
【図5】量子スピンホール絶縁体に関連する活性材料のスラブのバンド構造の例を示している。
【図6】前述のデバイスを用いて形成された量子スピンホール（QSH）システムの例を示している。
【図7】量子スピンホールシステムを有する量子コンピューティングシステムを実装するためのシステム環境の例を示す。
【図8】一例による、量子スピンホール絶縁体を含むデバイスを動作させる方法のフローチャートを示す。
【発明を実施するための形態】
【0007】
本開示に記載される例は、半導体層の量子スピンホール絶縁体状態（quantum spin Hall insulator state）への制御（gating）に関する。特定の例は、更に、量子スピンホール絶縁体をトポロジカル量子ビットとして使用することに関する。大まかに言うと、量子スピンホールシステムは、物質の状態をある相から反転バンドギャップ相に変化させることによって、量子スピンホール効果に依存する。量子スピンホールシステムの現在の設計は、このようなシステムが多次元最適化を必要とする材料の多層スタック又は単一原子層厚さを必要とするため、製造が困難である。本開示に記載された例は、インジウム砒素（InAs）、アンチモニドインジウム（InSb）などのより広く利用可能な半導体層を使用することにより、量子スピンホール効果の生成を可能にする。量子スピンホール絶縁体を形成するために使用される材料の半導体層の厚さ及び半導体層に印加される電界の大きさを含む、量子スピンホール絶縁体に関連するパラメータを、シミュレーション及び探索実験を実行することにより選択する。有利なことに、広く利用可能な半導体の使用は、量子スピンホール効果ベースのデバイス及びシステムの製造及び使用を、従来の量子スピンホール効果ベースのデバイス及びシステムの製造及び使用よりも比較的容易にする。
【0008】
例示的なデバイス及びシステムの特定の部分は、ウェハ上の半導体又は他の材料の原位置（in-situ）成長を用いて形成することができる。例示的なウェハには、インジウム燐（InP）、インジウム砒素（InAs）、アンチモニドインジウム（InSb）、又は周期表のグループII、III、IV、V及びVIから選択された材料の他の適切な組み合わせのいずれか、又は周期表のグループII、III、IV、V及びVIから選択された材料の３つの異なる原子の任意の三元化合物を用いて形成されたウェハが含まれる。一例として、量子スピンホール効果を示すデバイスを有するウェハは、基板上のこれらの材料の組み合わせのいずれかのエピタキシャル成長又は堆積によって形成され得る。
【0009】
ある例は、更に、量子コンピュータを構築するための物理システムの一部として、半導体層の量子スピンホール絶縁体状態への制御（gating）に依存するデバイスを使用することに関連する。トラップイオン、核スピン、半導体中の電子スピン、光子、及び他のタイプのシステムを含む様々な物理システムが、量子コンピュータを構築するために提案されている。これらの各システムは、０又は１の値を持つのではなく、量子物理学の規則に従って進化するベクトルによって表される量子ビット（qubit）（ビットの量子等価物）の実現を目指している。トポロジカル量子コンピューティングは、従来の量子コンピューティングアプローチよりも優れた性能を提供する可能性がある。本開示の特定の例は、Majorana０モード（Majorana zero mode （MZM））ベースのトポロジカル量子コンピューティングシステムに関連している。本開示に記載されたMZMベースのトポロジカル量子コンピューティングシステムの例は、トポロジカル絶縁体（topological-insulator （TI））ベースのMZMに関連している。量子スピンホール効果ベースのデバイス及び方法は、主に量子コンピューティングアプリケーションで使用され得るが、その使用は、そのようなアプリケーションのみに限定されるものではない。従って、本明細書に記載された量子スピンホール絶縁体は、電波天文学システム、通信及び衛星システム、Wi-Fiシステム、レーダシステム及び他の遠隔通信（例えば、５G又は６Gセルラシステム）、防衛関連システム、赤外線検出器、ソーラーパネルなどの一部として、他のアプリケーションでも使用され得る。
【0010】
図１は、一例による、量子スピンホール絶縁体１００の図を示す。この例では、量子スピンホール絶縁体１００は、半導体製造技術を用いて形成することができる。量子スピンホール絶縁体１００は、誘電体層１０４と他の誘電体層１０６との間に配置された半導体層１０２を含むことができる。従って、誘電体層１０４を第１表面（例えば、半導体層１０２の底面）に隣接して形成し、誘電体層１０６を第２表面（例えば、半導体層１０２の上面）に隣接して形成することができる。半導体層１０２は、ゲートを介した半導体層への電界の印加に応答して、同じ活性材料からの電子及び正孔を使用することによって、この層が量子スピンホール状態で動作することを可能にする活性材料を含むことができる。量子スピンホール絶縁体１００は、更に、トップゲート１１０及びボトムゲート１１２を含むことができる。これらの層及び構造の各々は、分子ビームエピタクシー（molecular-beam epitaxy （MBE））を用いて形成することができる。一例として、MBE関連プロセスは、真空中で適切な材料の堆積を可能にするMBEシステムで実施することができる。化学蒸着（chemical vapor deposition （CVD））のような他の技術も使用することができる。
【0011】
この例では、半導体層１０２は、インジウム砒素（InAs）層又はアンチモン化インジウム（InSb）層を使用して形成することができる。一例では、半導体層１０２は、一方の表面がカチオン（陽イオン性）（インジウム）であり、他方の表面がアニオン（陰イオン性）（砒化物）である非対称構造であり得る。この例では、半導体層１０２の厚さは、２ナノメートルから１５ナノメートルの間の範囲を有し得る。本開示で使用されるように、値の範囲に関連して使用される用語「間（between）」は、範囲の端の値を含む。従って、この例では、半導体層１０２の厚さは、２ナノメートル、１５ナノメートル、又は２ナノメートルから１５ナノメートルの間の他の値を有し得る。
【0012】
図１を引き続き参照すると、誘電体層１０４及び１０６の各々は、二酸化ケイ素（SiO２）、酸化アルミニウム（Al２O３）、酸化ハフニウム（HfO２）、又は他の適切な誘電体材料のような誘電体を使用して形成されてもよい。誘電体層１０４及び１０６の各々は、複数の層からなるそのような材料のスタックを含むこともできる。一例として、誘電体層１０４及び１０６の各々は、酸化アルミニウム（Al２O３）の層及び酸化ハフニウム（HfO２）の層のスタックを含むことができる。この例では、酸化アルミニウム（Al２O３）の層は２ナノメートルの厚さを有し、酸化ハフニウム（HfO２）の層は８ナノメートルの厚さを有することができる。実際、使用される半導体プロセス技術のノードサイズに応じて、異なる厚さの他の材料がそのような層に使用されることがある。更に、誘電体層１０４及び１０６の各々は、同じ材料又は厚さを含む必要はない。誘電体層の形成後、半導体処理技術を用いて、半導体１０２の調整を可能にするためにゲートを形成することができる。半導体層１０２をトポロジカル絶縁体状態に調整するために、このようなゲートを用いて適切な電界を印加することができる。各ゲート（トップゲート１１０及びボトムゲート１１２）は、ドープされた半導体、適切な金属（例えば、金（Au）、又は金属合金（例えば、チタン金（Ti-Au））を用いて形成することができる。この例では、バイアス電圧を用いて半導体層１０２に電界を印加することができる。電界は、半導体層１０２の上面及び下面に垂直な方向に印加することができる。
【0013】
一例では、異なる量の電圧を、トップゲート１１０に結合された端子T１及びボトムゲート１１２に結合された端子T２に供給することができる。これらの電圧は、半導体層１０２に電界を形成するために使用することができる。この例では、端子T１に供給される正の電圧の量は０．５ボルトから４ボルトの間の範囲であり、端子T２に供給される負の電圧の量は－０．５ボルトから－５ボルトの間の範囲である。一具体例では、端子T１に供給される正の電圧は１ボルトであり、端子T２に供給される負の電圧は－３．７ボルトである。この例は、厚さ５ナノメートルのアンチモニドインジウム（InSb）からなる半導体層１０２、厚さ１０ナノメートルの二酸化ケイ素（SiO２）からなる誘電体層１０４、厚さ２ナノメートルの酸化アルミニウム（Al２O３）層及び厚さ８ナノメートルの酸化ハフニウム（HfO２）層を含む層の積層からなる誘電体層１０６に対応する。図１には示されていないが、端子T１及びT２は、電圧レギュレータ、電流源、チャージポンプ又は他の電圧源を使用して必要な電圧を供給されることができる。端子T１及びT２の各々に供給される電圧の量は、量子スピンホール絶縁体１００の動作をシミュレートすることによって決定することができる。一例として、バイアス電圧の値及び活性材料の厚さの異なる組み合わせを用いてバンドギャップ構造の変化を測定するためにシミュレーションを実行することができる。代替として又は追加的に、量子スピンホール絶縁体１００の動作に必要な電圧の量は、半導体層１０２のコンダクタンスを測定することによって決定することができる。この例では、電圧の選択された量は、量子化された値２e２/hに達したときに対応することができ、ここで、eは素電荷であり、hはプランク定数である。
【0014】
図１は、特定の方法で配置された量子スピンホール絶縁体１００の特定数の層を示しているが、異なる方法で配置されたより多くの又はより少ない層の数があってもよい。一例として、適切に終端されたインジウム砒素（InAs）及びインジウムアンチモン（InSb）の他に、III-V族、II-VI族又はII-IV族から選択された別の材料ファミリーを使用して半導体層１０２を形成することができる。材料の任意の組み合わせが機能するための要件の１つは、そのような材料の伝導帯及び価電子帯が以下の異なる軌道特性又は特性：例えば、（１）インジウム砒素（InAs）のシャープな（s）及び主要な（p）軌道、他の材料のp及び広がりを持つ（d）軌道、又は他の材料のd及び土台の（f）軌道、を有することである。図１ではゲートをトップゲート及びボトムゲートとしているが、図１に示す構造はゲートに関して対称であるため、これらのラベルは交換可能である。更に、空間におけるデバイスの方向に応じて、ゲートは互いに左右にあると見なすことができる。また、図１では２つのゲートを介した電界の発生について説明したが、電界は他の制御要素を用いて印加することができる。最後に、バッファ層のような追加の層を必要に応じて形成することができる。
【0015】
更に、量子スピンホール絶縁体１００は、一方のゲートが正の電圧を受け、他方のゲートが負の電圧を受ける２つのゲートに関して説明されているが、両方のゲートが正の電圧又は負の電圧を受けてもよい。一例として、半導体層１０２に対応する活性材料は、両方の電圧がシフトして半導体層１０２に関連する活性領域の化学ポテンシャルを調整し、そのようなシフトにより２つの電圧が同じ符号（例えば、正又は負）を有することができるような方法でドープされ得る。従って、一組の電圧又は電圧は、（１）半導体層１０２に関連する活性領域の化学ポテンシャルをバンドギャップ内に維持し、（２）バンドギャップを超えるように活性領域に関連する上面と活性領域に関連する下面との間に電圧差を生じる、ように選択されてよい。実際、活性領域の電位差は、間に誘電体層（例えば、図１の誘電体層１０４及び１０６）が存在するために小さくなるので、電圧差はバンドギャップよりも大きくなる必要がある。
【0016】
図２は、バイアス電圧を介した電界の印加に応答した半導体層（例えば、図１の半導体層１０２）の挙動を示すグラフ２００を示している。この例では、グラフ２００は横軸に沿ったバイアス電圧と縦軸に沿ったバンドギャップを示す。半導体層の挙動に影響を及ぼすバイアス電圧は、図１の量子スピンホール絶縁体１００の端子T１及びT２に供給される電圧から生じる。曲線２１０及び２２０は、バイアス電圧が増加すると、正のバンドギャップが縮小し、半導体層が絶縁相から反転バンドギャップ相（QSH相とも呼ばれる）に遷移し始めることを示す。バイアス電圧がある閾値に達すると、半導体層はバンドギャップが閉じる結果として導電性になる。
【0017】
図３は、バイアス電圧を介した電界の印加に応答した半導体層（例えば、図１の半導体層１０２）の波動関数及びバンドスペクトルの変化を示すグラフ３００を示している。半導体層に関連する波動関数及びバンドスペクトルを示すために、この層に関連するスラブ３１０を３次元（X、Y、Z）座標系で示す。グラフ３２０及び３３０は、半導体層に電界が印加されていない場合の波動関数及びバンドスペクトルに対応する。グラフ３４０及び３５０は、半導体層に電界が印加されている場合の波動関数及びバンドスペクトルに対応する。曲線３２２は、電界が印加されていない場合の電子の波動関数を示す。曲線３２４は、電界が印加されていない場合の正孔の波動関数を示す。グラフ要素３２６及び３２８は、電界が印加されていない場合のバンドの化学ポテンシャルを示す。グラフ３３０は、電界が印加されていない場合のX方向（KX）における電子及び正孔のエネルギ対エネルギ分散のプロットを示す。伝導帯に対応する曲線３３２は、電界が印加されていない場合のX方向における電子のエネルギ分散を示し、価電子帯に対応する曲線３３４は、電界が印加されていない場合のX方向における正孔のエネルギ分散を示す。
【0018】
図３を引き続き参照すると、グラフ３４０及び３５０は、半導体層に電界が印加されている場合の波動関数及びバンドスペクトルに対応する。曲線３４２は、電界が印加されている場合の電子の波動関数を示し、曲線３４４は、電界が印加されている場合の正孔の波動関数を示す。グラフ要素３４６及び３４８は、電界が印加されている場合のバンドの化学ポテンシャルを示す。化学ポテンシャルの変化した形は、電界の印加の結果としての電子と正孔の再分布を反映している。グラフ３５０は、電界が印加されている場合のX方向（KX）における電子及び正孔のエネルギ対エネルギ分散のプロットを示す。トポロジカル絶縁体スペクトルに対応するグラフ３５０に示すように、電界印加は電子状態と正孔状態の混成をもたらし、量子スピンホール効果をもたらす。従って、例示的な量子スピンホール絶縁体１００は、フェルミレベルで電子と正孔の両方を有するように制御（gating）することによって、単一の半導体（例えば、InAs又はInSb）で得ることができる。換言すれば、量子スピンホール絶縁体を製造するために使用される活性材料は通常の半導体であってもよいが、活性材料に電界を印加することによってトポロジカル絶縁体状態で動作するように調整することができる。
【0019】
図４は、一例による、別の量子スピンホール絶縁体４００の断面図を示す。この例では、２つのゲートのうちの１つ（例えば、図１のトップゲート１１０又はボトムゲート１１２のいずれか）は、超伝導体層と半導体層の仕事関数の違いにより電子蓄積層を生成することができる活性材料（例えば、半導体層１０２）と接触する超伝導体層によって置き換えることができる。この例では、量子スピンホール絶縁体１００のように、量子スピンホール絶縁体４００は、半導体製造技術を用いて形成することができる。量子スピンホール絶縁体４００は、誘電体層４０４と超伝導体層４０８との間に配置された半導体層４０２を含むことができる。任意の数のマスクを使用して、トポロジカル的に活性領域を定義することができる。ウェットエッチング又はドライエッチングを使用して、任意の材料をエッチング除去することができる。これらの層の各々は、分子ビームエピタクシー（molecular-beam epitaxy （MBE））を用いて形成することができる。一例として、MBE関連プロセスは、真空中で適切な材料の堆積を可能にするMBEシステムで実施することができる。化学蒸着（chemical vapor deposition （CVD））のような他の技術も使用することができる。
【0020】
この例では、半導体層４０２は、インジウム砒素（InAs）層又はアンチモン化インジウム（InSb）層を使用して形成することができる。この例では、半導体層４０２の厚さは、２ナノメートルから２０ナノメートルの範囲を有し得る。誘電体層４０４は、酸化アルミニウム（Al２O３）、酸化ハフニウム（HfO２）、又は他の適切な誘電体材料のような誘電体を用いて形成することができる。半導体処理技術を用いて、超伝導体層４０８及びゲート４１２を形成することができる。超伝導体層４０８は、超伝導体又は超伝導である金属を含むことができる。一例として、ニオブのような金属を使用して超伝導体層４０８を形成することができる。ゲート４１２は、半導体層４０２の調整を可能にする。半導体層４０２をトポロジカル絶縁体状態に調整するために、ゲート４１２を用いて適切な電界を印加することができる。ゲート４１２は、ドープされた半導体、適切な金属（例えば、金（Au）、金属合金（例えば、チタン金（Ti-Au））、又は超伝導金属（例えば、アルミニウム（Al）又はニオブ（Nb））を用いて形成することができる。この例では、バイアス電圧を用いて半導体層４０２に電界を印加することができる。電界は、半導体層４０２の上面及び下面に垂直な方向に印加することができる。
【0021】
更に図４を参照すると、一例では、ゲート４１２に結合された端子T１に電圧を供給することができる。この電圧は、半導体層４０２に電界を形成するために使用することができる。図４には示されていないが、端子T１は、電圧レギュレータ、電流源、チャージポンプ又は他の電圧源を使用して必要な電圧を供給されることができる。端子T１に供給される電圧の量は、量子スピンホール絶縁体４００の動作をシミュレートすることによって決定することができる。一例として、バイアス電圧の値及び活性材料の厚さの異なる組み合わせを用いてバンドギャップ構造の変化を測定するためにシミュレーションを実行することができる。図４は、特定の方法で配置された量子スピンホール絶縁体４００の特定数の層を示しているが、異なる方法で配置されたより多くの又はより少ない層の数があってもよい。一例として、適切に終端されたインジウム砒素（InAs）及びインジウムアンチモン（InSb）の他に、III-V族、II-VI族又はII-IV族から選択された他の材料ファミリーを使用して半導体層４０２を形成することができる。材料の任意の組み合わせが機能するための要件の１つは、そのような材料の伝導帯及び価電子帯が以下の異なる軌道特性又は特性：例えば、（１）インジウム砒素（InAs）のシャープな（s）及び主要な（p）軌道、他の材料のp及び広がりを持つ（d）軌道、又は他の材料のd及び土台の（f）軌道、を有することである。
【0022】
図４は、必要な電界を発生するための層の特定の配置及び電圧の結合方法を示しているが、層の他の配置及び電圧の結合方法も使用することができる。一例として、第２誘電体層が誘電体層４０４と反対側に形成されるように、第２誘電体層を超伝導体層４０８に隣接して形成することができる。第２誘電体層に別の端子を介して結合された電圧は、デバイスのための第２ゲートを設けることを可能にする。この場合、超伝導体層４０８は、第２ゲートに関連するスタック構造内の浮遊層として作用することができる。他のタイプの浮遊ゲート配置も使用することができる。
【0023】
図５は、量子スピンホール絶縁体に関連する活性材料のスラブのバンド構造５００の例を示している。バンド構造５００は、活性材料のスラブのBrillouinゾーンに対応するX軸方向のエネルギを示す。この例では、厚さ４．０９nmで１４単分子層（２８原子層）のインジウム砒素（InAs）を有する活性材料に対応するバンド構造をシミュレートすることによりバンド構造を得た。バンド構造５１０は、不活性化（passivation）ではない且つ電界を印加しない場合の活性材料に対応する。バンド構造５５０は、不活性化（passivation）である且つ電界を印加した場合の活性材料に対応する。量子スピンホール絶縁体（例えば、量子スピンホール絶縁体１００又は量子スピンホール絶縁体４００のいずれか）の製造は、半導体表面に損傷を引き起こす可能性がある。半導体表面への損傷は、粗さの増加と不純物の誘導を引き起こし、キャリア散乱の増加と電子と正孔の移動度の低下を引き起こす可能性がある。このような損傷に対処するために、（例えば、水素不活性化を使用して）半導体表面を不活性化することができる。
【0024】
一例では、水素不活性化は、適切に選択された前駆体（例えば、アルゴン及び水素）によるプラズマ処理を用いて実施することができる。プラズマ処理は、直流（DC）電源、パルスDC電源、又は高周波（RF）電源により電力供給されるプラズマ源を用いて実施することができる。バンド構造５１０は、表面状態が不活性化されておらず、電界が印加されていない活性材料のスラブのシミュレーションに対応する。バンド構造５５０は、上述のような、表面状態が不活性化されており、電界が印加されている活性材料のスラブのシミュレーションに対応する。追加のシミュレーションを実行して、トポロジカル絶縁体相に留まりながら反転バンドギャップを最大化する（固定不活性化の）正バイアス電圧値及び負バイアス電圧値の各々を決定してもよい。これは、最適な反転バンドギャップがバイアス電圧の量と活性材料（例えば、InAs又はInSb）の表面状態の両方に依存するためである。更に、水素プラズマの代わりに、ヘリウムプラズマ又は窒素プラズマを使用することができる。
【0025】
更に、バイアス電圧の電圧範囲は、本明細書に記載された量子スピンホール絶縁体に関連する活性材料を歪ませること（straining）によって変更することができる。歪は、活性材料を量子スピンホール領域へと調整するためにゲート上の必要な電圧を減少させる方法でバンド構造を変更するために使用することができる。歪みは、機械的に、又は適切な基板上に活性材料を成長させることによって引き起こすことができる。量子スピンホール絶縁体に関連する活性材料と原子接触し、応力を発生させる任意の材料、例えば、ガリウムアンチモニド（GaSb）を使用することができる。更に、酸化ハフニウム（HfO２）のような材料を含む、ゲートのための適切な材料を選択することにより、歪みを導入することができる。量子スピンホール絶縁体に関連する基板は、歪みを導入するために選択することができる。一例として、インジウム燐（InPh）基板を使用することができる。ドーピングも、歪みを導入するために使用される。
【0026】
図６は、前述のデバイスを用いて形成された量子スピンホール（quantum spin Hall （QSH））システム６００の例の上面図を示している。QSHシステム６００は、トポロジカル量子コンピューティングに使用することができる。QSHシステム６００はQSHバルク領域６１０及び６５０を含んでよい。QSHバルク領域６１０及び６５０は、前述の量子スピンホール絶縁体を含むことができる。電界は、前述のように、１つ以上のゲートに結合された１つ以上の端子を介して、量子スピンホール絶縁体に関連する活性材料に印加することができる。一例として、電圧供給グリッドを使用して、QSHバルク領域６１０及び６５０に関連する半導体層にバイアス電圧を供給することができる。Majorana０モード（例えば、MZM６３２、６３４６７２及び６７４）は、調整可能バリア（例えば、調整可能バリア６２２、６２４、６４２、６４４、６６２、６６４、６８２及び６８４）を使用して互いに分離された超伝導アイランド（例えば、超伝導体アイランド６１２、６１４、６１６、６５２、６５４及び６５６）間に局在化することができる。調整可能バリアの開閉は、隣接する超伝導アイランドの相互充電エネルギを制御することができる。図６に示す量子ドット（例えば、量子ドット６１１、６１３、６１５、６１７、６５１、６５３及び６５５）の各々は、量子ドットを形成するために伝導領域へと調整されるQSHバルクシステムの一部に対応する。このような調整は、所望の量子ドット位置の上に配置されたローカルゲートによって実行され得る。量子ドットはまた、活性層の特定の領域を意図的にプレドーピングすることによって形成され得る。図６には示されていないが、電荷センサを使用して、超伝導アイランド又は量子ドットのいずれかの状態を読み取ることができる。図６は、量子スピンホール（QSH）システム６００を形成するための構成要素の特定の配置を示しているが、異なる配置をされた追加又はより少ない構成要素を含むことができる。
【0027】
図７は、量子スピンホールシステムを有する量子コンピューティングシステムを実装するためのシステム環境７００の例を示す。システム環境７００は、量子コンピューティングシステム７１０と、リモートコンピュータ７５０に結合された古典的コンピューティングシステム７３０とを含む。量子コンピューティングシステム７１０は、量子プロセッサ７１２と、測定／監視装置７１４とを含むことができる。一例では、量子プロセッサ７１２と、測定／監視装置７１４は、量子プロセッサ７１２が、先に説明した量子スピンホール効果絶縁体に基づく量子ビットを用いて演算を実行できるように、極低温環境（例えば、温度が４ケルビンから７７ケルビン、圧力が１０-３Torrから１０-１０Torrの範囲）で動作するように構成することができる。古典的コンピューティングシステム７３０は、通信インタフェース７３２と、古典的プロセッサ７３４と、メモリ７３６とを含むことができる。メモリ７３６は、量子アルゴリズムの高レベル記述を量子回路へとコンパイルするためのライブラリ及び他のプログラム又はコードを含むコンパイラユニット７３８を含むことができる。任意の量子コンピューティング関連コードは、メモリ７３６又はリモートコンピュータ７５０に関連付けられたメモリ７５２に記憶され得る。量子スピンホール効果ベースのデバイス及び方法は、主に量子コンピューティングアプリケーションで使用され得るが、その使用は、そのようなアプリケーションのみに限定されるものではない。従って、本明細書に記載された量子スピンホールシステムは、電波天文学システム、通信及び衛星システム、Wi-Fiシステム、レーダシステム及び他の遠隔通信（例えば、５G又は６Gセルラシステム）、防衛関連システム、赤外線検出器、ソーラーパネルなどの一部として、他のアプリケーションでも使用され得る。
【0028】
図８は、一例による、量子スピンホール絶縁体を含むデバイスを動作させる方法のフローチャート８００を示す。ステップ８１０は、活性材料を含む半導体層を提供することを含み得る。このステップの一部として、図１の半導体層１０２又は図４の半導体層４０２は、ウェハ、ダイ、集積回路、パッケージICの一部として、又は別の構成で形成されるか又は別の方法で提供され得る。ステップ８０２は、半導体層に結合されたゲートを提供するステップを含むことができる。一例では、このステップの一部として、図１のゲート１１０又は１１２は、ウェハ、ダイ、集積回路、パッケージICの一部として、又は別の構成で形成されるか又は別の方法で提供され得る。別の例では、このステップの一部として、図４のゲート４１２は、ウェハ、ダイ、集積回路、パッケージICの一部として、又は別の構成で形成されるか又は別の方法で提供され得る。
【0029】
図８を引き続き参照すると、ステップ８３０は、ゲートを介して半導体層に電界が印加されることに応答して、活性材料からの電子及び正孔を用いることにより、半導体層を量子スピンホール絶縁体状態で動作させるステップを更に含むことができる。先に述べたように、電界を印加すると電子状態と正孔状態が混成し、量子スピンホール絶縁体状態が生じる。一例では、ゲートを介して半導体層に電界が印加されることに応答して、活性材料からの電子及び正孔のみを用いることにより、半導体層が量子スピンホール状態で動作可能である。別の例では、半導体層と超伝導体層との界面に形成された電子蓄積層からの電子状態は、超伝導体層に面した半導体層の一方の表面に関しても使用することができる。この例では、このステップの一部として、図４に関して説明したように、半導体層の他方の表面に結合された１つのゲートのみを使用して電界を印加することができる。図８は、ステップが特定の順序で実行されるように示すが、ステップは異なる順序で実行されてもよい。
【0030】
結論として、本開示は、活性材料を含む半導体層を含むデバイスに関する。デバイスは、前記半導体層に結合されたゲートを更に含むことができ、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層が量子スピンホール絶縁体状態で動作可能である。
【0031】
前記デバイスは、前記半導体層に結合された第２ゲートを更に含んでよく、前記ゲートは、前記半導体層に正のバイアス電圧を結合するように動作可能であり、前記第２ゲートは、前記半導体層に負のバイアス電圧を結合するように動作可能である。前記デバイスは、前記ゲートと前記半導体層との間に形成された第１誘電体層と、前記第２ゲートと前記半導体層との間に形成された第２誘電体層と、を更に含んでよい。
【0032】
前記デバイスの前記半導体層は、ゲートを介して半導体層に電界が印加されることに応答して、活性材料からの電子及び正孔のみを用いることにより、半導体層が量子スピンホール状態で動作可能であってよい。前記デバイスは、前記半導体層に隣接して形成されるか、又は前記ゲートに関連するスタック構造内の浮遊層として形成されてよい超伝導体層を更に含んでよく、前記超伝導体層は、前記半導体層に隣接して形成される第１誘電体層と前記第１誘電体層に対向して形成される第２誘電体層との間に形成される。
【0033】
前記活性材料は、第１要素と第２要素の少なくとも１つの組み合わせを含んでよく、前記第２要素は、前記第１要素及び前記第２要素に各々関連する伝導帯及び価電子帯の軌道特性に関して前記第１要素とは異なり、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。別の例では、前記活性材料は、価電子帯とは異なる軌道特性を有する伝導帯を有する少なくとも１つの要素を含んでよく、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。
【0034】
前記活性材料は、バンドギャップを有する少なくとも１つの要素を含んでよく、前記電界は、（１）前記半導体層に関連する活性領域の化学ポテンシャルを前記バンドギャップ内に維持し、（２）前記バンドギャップを超えるように前記活性領域に関連する上面と前記活性領域に関連する下面との間に電圧差を生じる、ように選択された電圧に応答して印加されてよい。
【0035】
別の態様では、本開示は、活性材料を含む半導体層を提供するステップを含む方法に関する。この方法は、半導体層に結合されたゲートを提供するステップを更に含むことができる。この方法は、前記ゲートを介して前記半導体層に電界が印加されることに応答して、前記活性材料からの電子及び正孔を用いることにより、前記半導体層を量子スピンホール絶縁体状態で動作させるステップを更に含むことができる。
【0036】
前記方法は、前記ゲートを介して前記半導体層に前記電界が印加されることに応答して、前記活性材料からの電子及び正孔のみを用いることにより、前記半導体層が量子スピンホール状態で動作可能であるように、前記半導体層の厚さと前記電界の量を選択するステップ、を更に含んでよい。前記方法は、前記半導体層に結合された第２ゲートを提供するステップであって、前記ゲートは、前記半導体層に正のバイアス電圧を結合するように動作可能であり、前記第２ゲートは、前記半導体層に負のバイアス電圧を結合するように動作可能である、ステップ、を更に含んでよい。
【0037】
前記方法は、前記量子スピンホール絶縁体状態で前記半導体層を動作させるために必要な前記正バイアス電圧の範囲及び前記負バイアス電圧の範囲の両方を修正するために前記活性材料を歪ませるステップ、を更に含んでよい。前記活性材料は、第１要素と第２要素の少なくとも１つの組み合わせを含んでよく、前記第２要素は、前記第１要素及び前記第２要素に各々関連する伝導帯及び価電子帯の軌道特性に関して前記第１要素とは異なり、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。
【0038】
前記半導体層の少なくとも１つの表面が、前駆体として少なくとも水素を用いたプラズマ処理を用いて不動態化されてよい。別の例では、前記活性材料は、価電子帯とは異なる軌道特性を有する伝導帯を有する少なくとも１つの要素を含んでよく、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。
【0039】
更に別の態様では、本開示は、活性材料を含む半導体層を含むデバイスに関する。デバイスは、更に、半導体層の第１表面に隣接して形成された第１誘電体層を含むことができる。デバイスは、更に、第１誘電体層に隣接して形成された第１ゲートを含むことができる。デバイスは、更に、半導体層の第１表面とは反対の第２表面に隣接して形成された第２誘電体層を含むことができる。デバイスは、更に、第２誘電体層に隣接して形成された第２ゲートを含むことができ、ここで、第１ゲート及び第２ゲートは、第１表面及び第２表面に垂直な半導体層への電場の印加に応答して活性材料からの電子及び正孔を使用することにより、半導体層が量子スピンホール絶縁体状態で動作可能であるように、半導体層に電圧を結合するように動作可能である。
【0040】
前記デバイスの前記半導体層は、ゲートを介して半導体層に電界が印加されることに応答して、活性材料からの電子及び正孔のみを用いることにより、半導体層が量子スピンホール状態で動作可能であってよい。前記活性材料は、第１要素と第２要素の少なくとも１つの組み合わせを含んでよく、前記第２要素は、前記第１要素及び前記第２要素に各々関連する伝導帯及び価電子帯の軌道特性に関して前記第１要素とは異なり、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。別の例では、前記活性材料は、価電子帯とは異なる軌道特性を有する伝導帯を有する少なくとも１つの要素を含んでよく、前記軌道特性は、シャープな（s）軌道、主要な（p）軌道、広がりを持つ（d）軌道、又は土台の（f）軌道のいずれかである。
【0041】
前記活性材料は、バンドギャップを有する少なくとも１つの要素を含んでよく、前記電界は、（１）前記半導体層に関連する活性領域の化学ポテンシャルを前記バンドギャップ内に維持し、（２）前記バンドギャップを超えるように前記活性領域に関連する上面と前記活性領域に関連する下面との間に電圧差を生じる、ように選択された電圧に応答して印加されてよい。
【0042】
理解されるべきことに、本願明細書に示された方法、モジュール、及びコンポーネントは、単なる例である。例えば、限定されることなく、例示的なタイプのデバイスは、量子コンピューティングデバイス、半導体デバイス、トポロジカル量子コンピューティングデバイスなどを含むことができる。
【0043】
更に、抽象的にではあるが、なお明確な意味で、同じ機能を達成するためのコンポーネントの任意の構成は、所望の機能が達成されるように実施的に「関連」される。従って、特定の機能を達成するために結合される本願明細書における任意の２つのコンポーネントは、アーキテクチャ又は中間コンポーネントに拘わらず、所望の機能が達成されるように、互いに「関連付けられている」と見なすことができる。同様に、そのように関連付けられた任意の２つのコンポーネントは、所望の機能を達成するために互いに「動作可能に接続されている」又は「結合されている」と見なすこともできる。
【0044】
更に、当業者は、上述の動作の機能の間の境界が単なる説明のためであることを理解するだろう。複数の動作の機能は、単一の動作に結合されてよく、及び／又は単一の動作の機能は追加の動作に分散されてよい。更に、代替の実施形態は、特定の動作の複数のインスタンスを含んでよく、動作の順序は種々の他の実施形態において変更されてよい。
【0045】
本開示は、特定の例を提供するが、種々の変更及び変化が、以下の請求の範囲に記載された本開示の範囲から逸脱することなく行われ得る。従って、明細書及び図面は、限定的意味ではなく説明であると考えられるべきである。全部のそのような変更は、本開示の範囲に含まれることが意図される。特定の例に関して本願明細書に記載された任意の利益、利点、又は問題に対するソリューションは、任意の又は全部の請求項の重要な、必要な、又は必須の特徴又は要素であると考えられるべきではない。
【0046】
更に、用語「a」又は「an」は、本願明細書で使用されるとき、１つ又は１つより多くとして定められる。また、請求項の中の「少なくとも１つ」及び「１つ以上の」のような前置語句の使用は、不定冠詞「a」又は「an」による別の請求項の要素の導入が、同一の請求項が前置語句「少なくとも１つ」又は「１つ以上の」及び「a」又は「an」のような不定冠詞を含むときでも、そのような導入された請求項の要素を含む任意の特定の請求項をそのような要素を１つだけ含む発明に限定することを意味すると解釈されるべきではない。定冠詞の使用についても同様である。定冠詞の使用についても同様である。定冠詞の使用についても同様である。
【0047】
特に断りのない限り、「第１」及び「第２」のような用語は、そのような用語が説明する要素の間を任意に区別するために使用される。従って、これらの用語は、必ずしも、そのような要素の時間的又は他の優先度を示すことを意図しない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】