特表 2024-528964 ボンデッド構造体用の保護半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-01

(54)【発明の名称】ボンデッド構造体用の保護半導体素子

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240725BHJP

   H01L 23/00 20060101ALI20240725BHJP

【ＦＩ】

H01L25/08 Y

H01L23/00 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024506506

(86)(22)【出願日】2022-07-29

(85)【翻訳文提出日】2024-03-28

(86)【国際出願番号】 US2022038921

(87)【国際公開番号】W WO2023014616

(87)【国際公開日】2023-02-09

(31)【優先権主張番号】63/203,867

(32)【優先日】2021-08-02

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518065991

【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(72)【発明者】

【氏名】ハーバ ベルガセム

(72)【発明者】

【氏名】ミルカリミ ローラ ウィルズ

(72)【発明者】

【氏名】オーブション クリストファー

(72)【発明者】

【氏名】カトカー ラジェシュ

(57)【要約】

能動回路を備えた半導体素子と、妨害層及び／又は保護回路層を含む保護素子とを含む保護半導体素子を備えたボンデッド（接合）構造体。妨害層は、能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成されている。保護回路層は、保護素子及び／又は半導体素子の能動回路への外部からのアクセスを検出し又は混乱させるよう構成されている。半導体素子と保護素子は、ボンディングインターフェースに沿って接着剤なしで互いに直にボンディングされている。

【特許請求の範囲】

【請求項1】

ボンデッド構造体であって、
能動回路を備えた半導体素子と、
ボンディングインターフェースに沿って接着剤なしで前記半導体素子に直にボンディングされた保護素子と、を有し、前記保護素子は、
前記能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成された妨害層と、
前記保護素子内に設けられた保護回路層と、を有し、前記保護回路層は、前記半導体素子の前記能動回路への外部からのアクセスを検出し又は混乱させるよう構成されている、ボンデッド構造体。

【請求項2】

前記保護素子は、前記半導体素子の能動フロントサイドと反対側の前記半導体素子のバックサイドに直にボンディングされ、前記半導体素子の前記能動回路は、前記バックサイドよりも前記能動フロントサイドの近くに設けられている、請求項１記載のボンデッド構造体。

【請求項3】

前記保護素子の前記妨害層と前記半導体素子の前記能動回路は、前記ボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて配置されている、請求項１記載のボンデッド構造体。

【請求項4】

前記保護素子の前記妨害層と前記半導体素子の前記能動回路との間隔は、少なくとも２０マイクロメートルである、請求項１記載のボンデッド構造体。

【請求項5】

前記保護素子の前記妨害層と前記半導体素子の前記能動回路との間隔は、少なくとも５０マイクロメートル～１００マイクロメートルである、請求項１記載のボンデッド構造体。

【請求項6】

前記保護素子の前記保護回路層と前記保護素子の前記妨害層は、前記ボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて配置されている、請求項１記載のボンデッド構造体。

【請求項7】

前記保護素子の前記保護回路層と前記半導体素子の前記妨害層の間隔は、少なくとも２０マイクロメートルである、請求項６記載のボンデッド構造体。

【請求項8】

前記保護素子の前記保護回路層は、前記保護素子の前記妨害層と前記ボンディングインターフェースとの間に設けられている、請求項１記載のボンデッド構造体。

【請求項9】

前記保護素子の前記妨害層は、前記保護素子の前記保護回路層と前記ボンディングインターフェースとの間に設けられている、請求項１記載のボンデッド構造体。

【請求項10】

前記保護素子の前記妨害層は、閉塞層をさらに有し、前記閉塞層は、該閉塞層の表面に平行な平面内において前記半導体素子の規定の領域を塞ぐよう構成されている、請求項１記載のボンデッド構造体。

【請求項11】

前記保護素子は、ボンディング層をさらに有し、前記保護素子は、前記半導体素子の前記ボンディング層に直にボンディングされたボンディング層をさらに有する、請求項１記載のボンデッド構造体。

【請求項12】

前記保護素子の前記ボンディング層は、前記半導体素子の前記ボンディング層の金属化パターンの少なくとも一部分に合うよう金属化されている、請求項１１記載のボンデッド構造体。

【請求項13】

前記半導体素子の前記ボンディング層は、非導電層内に設けられた複数の接触パッドを有し、前記保護素子の前記ボンディング層は、前記半導体素子の前記接触パッドに直にボンディングされた非導電層内に設けられている複数の接触パッドを有する、請求項１２記載のボンデッド構造体。

【請求項14】

前記保護素子の前記ボンディング層と前記保護素子の前記保護回路層は、少なくとも１つの垂直相互接続部を介して互いに接続されている、請求項１０記載のボンデッド構造体。

【請求項15】

前記保護素子の前記妨害層は、前記保護素子の外部からのアクセスを検出するよう構成された検出回路を有する、請求項１～１４のうちいずれか一に記載のボンデッド構造体。

【請求項16】

前記検出回路は、前記外部からのアクセスを検出するよう構成された受動電子回路素子を有する、請求項１５記載のボンデッド構造体。

【請求項17】

前記受動電子回路は、容量性回路素子及び抵抗性回路素子のうちの少なくとも一方を有する、請求項１６記載のボンデッド構造体。

【請求項18】

前記受動電子回路素子は、前記抵抗性素子を含み、前記抵抗性素子は、パターン化トレースをさらに含む、請求項１７記載のボンデッド構造体。

【請求項19】

前記受動電子回路素子は、前記容量性素子を含み、前記容量性素子は、絶縁材料によって隔てられた複数のトレースをさらに有する、請求項１７記載のボンデッド構造体。

【請求項20】

前記検出回路は、能動回路をさらに有する、請求項１５記載のボンデッド構造体。

【請求項21】

前記検出回路から前記保護素子の接触パッドまで延びる垂直相互接続部をさらに有する、請求項１５記載のボンデッド構造体。

【請求項22】

前記検出回路から前記保護素子の前記保護回路層まで延びる垂直相互接続部をさらに有する、請求項１５記載のボンデッド構造体。

【請求項23】

前記保護素子の接触パッドは、前記半導体素子の能動サイドのところで接触パッドに直にボンディングされている、請求項２１記載のボンデッド構造体。

【請求項24】

前記保護素子の前記保護回路層は、前記能動回路の外観をまねるよう構成された受動電子回路をさらに有する、請求項１～１４のうちいずれか一に記載のボンデッド構造体。

【請求項25】

前記保護素子の前記保護回路層は、第２の能動回路をさらに有する、請求項１～１４のうちずれか一に記載のボンデッド構造体。

【請求項26】

前記保護回路層の前記第２の能動回路は、暗号化タイミング信号を出すよう構成されている、請求項２５記載のボンデッド構造体。

【請求項27】

前記保護回路層の前記第２の能動回路は、前記保護回路層の変化を検出するよう構成されている、請求項２５記載のボンデッド構造体。

【請求項28】

前記保護回路層の前記第２の能動回路は、前記保護回路層の前記能動回路が前記保護回路層の物理的変化を検出したとき、前記半導体素子の前記能動回路を無効化するよう構成されている、請求項２７記載のボンデッド構造体。

【請求項29】

前記保護回路層は、前記保護回路層の前記第２の能動回路が前記保護回路層の変化を検出したとき、警報信号を出すよう構成されている、請求項２７記載のボンデッド構造体。

【請求項30】

前記保護素子の前記保護回路層から前記保護素子の接触パッドまで延びる垂直相互接続部をさらに有する、請求項２５記載のボンデッド構造体。

【請求項31】

前記半導体素子の前記能動サイドのところ又はその近くに位置する接触パッドから前記保護素子の前記接触パッドまで延びる半導体貫通ビア（ＴＳＶ）をさらに有し、前記ＴＳＶは、前記半導体素子と前記保護素子の前記保護回路層との電気的連絡をもたらす、請求項３０記載のボンデッド構造体。

【請求項32】

前記保護素子の前記保護回路層は、前記保護素子内に完全に埋め込まれている、請求項１～１４のうちいずれか一に記載のボンデッド構造体。

【請求項33】

ボンデッド構造体を形成する方法であって、
半導体素子を接着剤なしで保護素子に直にボンディングするステップを含み、前記半導体素子は、能動回路を有し、前記保護素子は、前記保護素子内に設けられた妨害層及び保護回路層を有し、前記妨害層は、前記能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成され、前記保護回路層は、前記半導体素子の前記能動回路への外部からのアクセスを検出し又は混乱させるよう構成されている、方法。

【請求項34】

前記保護素子の前記妨害層と前記保護素子の前記保護層がボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて位置するよう前記保護素子を形成するステップをさらに含む、請求項３３記載の方法。

【請求項35】

前記保護素子の前記妨害層と前記保護素子の前記保護層との間の間隔が少なくとも２０マイクロメートルであるように前記保護素子を形成するステップをさらに含む、請求項３４記載の方法。

【請求項36】

前記保護素子の前記妨害層と前記半導体素子の前記能動回路との間隔が少なくとも２０マイクロメートルであるよう前記保護素子を形成するステップをさらに含む、請求項３４記載の方法。

【請求項37】

ボンディング層を有するよう前記保護素子を形成するステップと、
ボンディング層を有するよう前記半導体素子を形成するステップと、
前記保護素子の前記ボンディング層を前記半導体素子の前記ボンディング層にボンディングするステップと、をさらに含む、請求項３３～３６のうちいずれか一に記載の方法。

【請求項38】

前記保護素子の前記ボンディング層が前記半導体素子の金属化パターンに合うよう金属化されるように前記保護素子を形成するステップをさらに含む、請求項３７記載の方法。

【請求項39】

前記保護素子の前記ボンディング層が非導電層内に設けられた複数の接触パッドを有するよう保護素子を形成するステップをさらに含み、前記接触パッドは、前記半導体素子の前記ボンディング層の複数の接触パッドと鏡像関係をなすよう構成される、請求項３８記載の方法。

【請求項40】

前記妨害層が前記保護素子への外部からのアクセスを検出するよう構成された検出回路を有するよう前記保護素子を形成するステップをさらに含む、請求項３３～３６のうちいずれか一に記載の方法。

【請求項41】

前記検出回路から前記保護素子の接触パッドまで延びる垂直相互接続部を含むよう前記保護素子を形成するステップをさらに含む、請求項４０記載の方法。

【請求項42】

前記保護素子を前記半導体素子の能動サイドと正反対のところに位置する前記半導体素子のバックサイドに直にボンディングするステップをさらに含み、前記半導体素子の前記能動回路は、前記半導体素子の前記能動サイドのところ又はその近くに設けられ、前記ボンデッド構造体は、前記半導体素子の前記能動サイドのところ又はその近くに位置する接触パッドから前記保護素子の前記接触パッドまで延びる半導体貫通ビア（ＴＳＶ）をさらに有し、前記ＴＳＶは、前記半導体素子と前記検出回路との電気的連絡をもたらす、請求項４１記載の方法。

【請求項43】

前記検出回路から前記保護素子の前記保護層まで延びる第１の垂直相互接続部、及び前記保護素子の前記保護層から前記保護素子の接触パッドまで延びる第２の垂直相互接続部を含むよう前記保護素子を形成するステップをさらに含む、請求項４０記載の方法。

【請求項44】

前記能動回路の外観をまねるよう構成された受動電子回路を有するよう前記保護回路層を形成するステップをさらに含む、請求項３３～３６のうちいずれか一に記載の方法。

【請求項45】

第２の能動回路を有するよう前記保護回路層を形成するステップをさらに含む、請求項３３～３６のうちいずれか一に記載の方法。

【請求項46】

暗号化タイミング信号を出すよう前記保護回路層の前記第２の能動回路を構成するステップをさらに含む、請求項４５記載の方法。

【請求項47】

前記保護回路層の変化を検出するよう前記保護回路層の前記第２の能動回路を構成するステップをさらに含む、請求項４５記載の方法。

【請求項48】

前記保護回路層の前記能動回路が前記保護回路層の変化を検出したとき、前記半導体素子の前記能動回路を無効化するよう前記保護回路層の前記第２の能動回路を構成するステップをさらに含む、請求項４７記載の方法。

【請求項49】

前記保護回路層の前記能動回路が前記保護回路層の変化を検出したとき、警報信号を出すよう前記保護回路層の前記第２の能動回路を構成するステップをさらに含む、請求項４７記載の方法。

【請求項50】

前記保護素子の前記保護回路層から前記保護素子の接触パッドまで延びる垂直相互接続部を含むよう前記保護素子を形成するステップをさらに含む、請求項４５のうちいずれか一に記載の方法。

【請求項51】

前記保護素子を前記半導体素子の能動サイドと正反対のところに位置する前記半導体素子のバックサイドに直にボンディングするステップをさらに含み、前記半導体素子の前記能動回路は、前記半導体素子の前記能動サイドのところ又はその近くに設けられ、前記ボンデッド構造体は、前記半導体素子の前記能動サイドのところ又はその近くに位置する接触パッドから前記保護素子の前記接触パッドまで延びる半導体貫通ビア（ＴＳＶ）をさらに有し、前記ＴＳＶは、前記半導体素子と前記保護素子の前記保護層との電気的連絡をもたらす、請求項５０記載の方法。

【請求項52】

前記保護回路層が前記保護素子内に完全に埋め込まれるよう前記保護素子を形成するステップをさらに含む、請求項３３～３６のうちいずれか一に記載の方法。

【請求項53】

ボンデッド構造体であって、
第１の能動回路を備えた半導体素子と、
ボンディングインターフェースに沿って接着剤なしで前記半導体素子に直にボンディングされた保護素子と、を有し、前記保護素子は、前記保護素子内に設けられた保護回路層を有し、前記保護回路層は、前記半導体素子の前記第１の能動回路への外部からのアクセスを検出し又は混乱させるよう構成された第２の能動回路を有する、ボンデッド構造体。

【請求項54】

前記保護素子は、前記半導体素子の能動フロントサイドと反対側の前記半導体素子のバックサイドに直にボンディングされ、前記半導体素子の前記第１の能動回路は、前記バックサイドよりも前記能動フロントサイドの近くに設けられている、請求項５３記載のボンデッド構造体。

【請求項55】

前記保護素子の前記保護層と前記半導体素子の前記能動回路は、前記ボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて配置されている、請求項５３記載のボンデッド構造体。

【請求項56】

前記保護素子の前記妨害層と前記半導体素子の前記能動回路との間隔は、少なくとも２０マイクロメートルである、請求項５５記載のボンデッド構造体。

【請求項57】

前記保護素子は、ボンディング層をさらに有し、前記半導体素子は、前記第１の半導体素子の前記ボンディング層に直にボンディングされたボンディング層をさらに有する、請求項５３～５６のうちいずれか一に記載のボンデッド構造体。

【請求項58】

前記保護素子の前記ボンディング層は、前記半導体素子の金属化パターンに合うよう金属化されている、請求項５７記載のボンデッド構造体。

【請求項59】

前記半導体素子の前記ボンディング層は、非導電層内に設けられた複数の接触パッドを有し、前記保護素子の前記ボンディング層は、前記半導体素子の前記接触パッドに直にボンディングされた非導電層内に設けられている複数の接触パッドを有する、請求項５８記載のボンデッド構造体。

【請求項60】

前記保護素子の前記保護層は、前記能動回路の外観をまねるよう構成された受動電子回路をさらに有する、請求項５３～５６のうちいずれか一に記載のボンデッド構造体。

【請求項61】

前記保護素子の前記保護層は、第２の能動回路をさらに有する、請求項５３～５６のうちずれか一に記載のボンデッド構造体。

【請求項62】

前記保護回路層の前記第２の能動回路は、暗号化タイミング信号を出すよう構成されている、請求項６１記載のボンデッド構造体。

【請求項63】

前記保護回路層の前記第２の能動回路は、前記保護素子の変化を検出するよう構成されている、請求項６１記載のボンデッド構造体。

【請求項64】

前記保護回路層の前記第２の能動回路は、前記保護回路層の前記能動回路が前記保護素子の変化を検出したとき、前記半導体素子の前記能動回路を無効化するよう構成されている、請求項６３記載のボンデッド構造体。

【請求項65】

前記保護回路層は、前記保護回路層の前記第２の能動回路が前記保護素子の変化を検出したとき、警報信号を出すよう構成されている、請求項６３記載のボンデッド構造体。

【請求項66】

前記保護素子の前記保護層から前記保護素子の接触パッドまで延びる垂直相互接続部をさらに有する、請求項６１記載のボンデッド構造体。

【請求項67】

前記保護素子は、アクティブサイドと反対側の前記半導体素子のバックサイドに直にボンディングされ、前記ボンデッド構造体は、前記半導体素子の前記能動サイドのところ又はその近くに位置する接触パッドから前記保護素子の前記接触パッドまで延びる半導体貫通ビア（ＴＳＶ）をさらに有し、前記ＴＳＶは、前記半導体素子と前記保護素子の前記保護層との電気的連絡をもたらす、請求項６６記載のボンデッド構造体。

【請求項68】

前記保護素子の前記保護回路層は、前記保護素子内に完全に埋め込まれている、請求項５３～５６のうちいずれか一に記載のボンデッド構造体。

【請求項69】

ボンデッド構造体であって、
能動回路を備えた半導体素子と、
ボンディングインターフェースに沿って接着剤なしで半導体素子のバックサイドに直にボンディングされた保護素子と、を有し、前記保護素子は、
前記半導体素子の前記能動回路への外部からのアクセスを抑止するよう構成された妨害層と、
前記保護素子内に設けられた保護回路層と、を有し、前記保護回路層は、前記半導体素子の前記能動回路への外部からのアクセスを検出し又は混乱させるよう構成されている、ボンデッド構造体。

【請求項70】

第２のボンディングインターフェースに沿って接着剤なしで前記半導体素子のフロントサイドに直にボンディングされた第２の保護素子をさらに有し、前記第２の保護素子は、
前記半導体素子の少なくとも前記フロントサイドへの外部からのアクセスを阻止するよう構成された第２の妨害層と、
前記保護素子内に設けられた第２の保護回路層と、を有し、前記保護回路層は、前記半導体素子の前記フロントサイドへの外部からのアクセスを検出し又は混乱させるよう構成されている、請求項６９記載のボンデッド構造体。

【請求項71】

前記保護素子の前記保護回路層は、前記保護素子の前記妨害層と前記ボンディングインターフェースとの間に設けられている、請求項６９記載のボンデッド構造体。

【請求項72】

前記保護素子の前記妨害層は、前記保護素子の前記保護回路層と前記ボンディングインターフェースとの間に設けられている、請求項６９記載のボンデッド構造体。

【請求項73】

ボンデッド構造体であって、
能動回路を備えた半導体素子と、
ボンディングインターフェースに沿って接着剤なしで前記半導体素子のバックサイドに直にボンディングされた保護素子と、を有し、前記保護素子は、前記半導体素子の前記能動回路への外部からのアクセスを抑止するよう構成された妨害層を有し、前記妨害層は、少なくとも２０ミクロンだけ前記能動回路から垂直方向に間隔を置いて配置されている、ボンデッド構造体。

【請求項74】

前記保護素子内に設けられた保護回路層をさらに有し、前記保護回路層は、前記半導体素子の前記能動回路への外部からのアクセスを検出し又は混乱させるよう構成されている、請求項７３記載のボンデッド構造体。

【発明の詳細な説明】

【技術分野】

【0001】

本技術分野は、能動及び／保護半導体素子を有するボンデッド（bonded：接合型）構造体及びボンデッド構造体を形成する方法に関する。

【0002】

〔関連出願の引照〕
本願は、２０２１年８月２日に出願された米国特許仮出願第６３／２０３，８６７号の優先権主張出願であり、この米国特許仮出願を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。

【背景技術】

【0003】

半導体チップ（例えば、集積化デバイスダイ）は、有益なかつ／或いは独自の（機密的な）情報、構造又はデバイスを含むセキュリティ上重要な素子が実装された能動回路を含むのがよい。例えば、かかるセキュリティ上重要な素子としては、エンティティの知的財産、ソフトウェア又はハードウェアセキュリティ（例えば、暗号化）特徴、プライバシーデータ、又は事業体がセキュリティ保護されると共に第三者から隠されたままであることを願う場合のある任意他の素子もしくはデータが挙げられる。例えば、第三者としてのバッド（悪意のある）アクターは、種々の技術を利用して経済的及び／又は地政学的な利益を得ようとしてセキュリティ上重要な素子にアクセスしようとする場合がある。したがって、第三者によるアクセス実行から半導体チップのセキュリティを高めることが要望され続けている。

【発明の概要】

【0004】

本発明の一観点によれば、ボンデッド構造体であって、能動回路を備えた半導体素子と、ボンディングインターフェースに沿って接着剤なしで半導体素子に直にボンディングされた保護素子とを有し、保護素子は、能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成された妨害層、及び保護素子内に設けられた保護回路層を有し、保護回路層は、半導体素子の能動回路への外部からのアクセスを検出し又は混乱させるよう構成されていることを特徴とするボンデッド構造体が提供される。

【0005】

本発明の別の観点によれば、ボンデッド構造体を形成する方法であって、半導体素子を接着剤なしで保護素子に直にボンディングするステップを含み、半導体素子は、能動回路を有し、保護素子は、妨害層及び保護素子内に設けられた保護回路層を有し、妨害層は、能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成され、保護回路層は、半導体素子の能動回路への外部からのアクセスを検出し又は混乱させるよう構成されていることを特徴とする方法が提供される。

【0006】

本発明のさらに別の観点によれば、ボンデッド構造体であって、第１の能動回路を備えた半導体素子と、ボンディングインターフェースに沿って接着剤なしで半導体素子に直にボンディングされた保護素子とを有し、保護素子は、保護素子内に設けられた保護回路層を有し、保護回路層は、半導体素子の第１の能動回路への外部からのアクセスを検出し又は混乱させるよう構成された第２の能動回路を有することを特徴とするボンデッド構造体が提供される。

【0007】

本発明のさらに別の観点によれば、ボンデッド構造体であって、能動回路を備えた半導体素子と、ボンディングインターフェースに沿って接着剤なしで半導体素子のバックサイドに直にボンディングされた保護素子とを有し、保護素子は、半導体素子の能動回路への外部からのアクセスを抑止するよう構成された妨害層、及び保護素子内に設けられた保護回路層を有し、保護回路層は、半導体素子の能動回路への外部からのアクセスを検出し又は混乱させるよう構成されていることを特徴とするボンデッド構造体が提供される。

【0008】

本発明のさらに別の観点によれば、ボンデッド構造体であって、能動回路を備えた半導体素子と、ボンディングインターフェースに沿って接着剤なしで半導体素子のバックサイドに直にボンディングされた保護素子とを有し、保護素子は、半導体素子の能動回路への外部からのアクセスを抑止するよう構成された妨害層を有し、妨害層は、少なくとも２０ミクロンだけ能動回路から垂直方向に間隔を置いて配置されていることを特徴とするボンデッド構造体が提供される。

【図面の簡単な説明】

【0009】

【図1】半導体チップの光学的画像化の例示の図である。

【図2】半導体チップの集束イオンビーム（ＦＩＢ）アタック（攻撃）の例示の図である。

【図3】侵入型チップアタックに対する例示の解決策を示す概略側面断面図である。

【図4A】保護層を含む保護チップの例示の図を示す概略側面断面図である。

【図4B】妨害層と関連して保護層を含む保護チップの例示の図を示す概略側面断面図である。

【図5】保護チップの追加のパラメータの例示の図である。

【発明を実施するための形態】

【0010】

本明細書において説明するように、第三者（例えば、バッドアクターである第三者）は、例えば集積化デバイスダイのような素子に実装されているセキュリティ上重要な（以下「機密（の）」という場合がある）素子にアクセスしようとする場合がある。幾つかの素子では、セキュリティ上重要な素子は、ネットリストと不揮発性メモリ（ＮＶＭ）データの組み合わせによって保護される場合がある。しかしながら、第三者は、破壊的技術と非破壊的技術の組み合わせによって、例えば、種々のプロービング技術（例えば、電気光プロービング）によりかつ／或いは素子をデレイヤリング（delayering）してセキュリティ上重要な素子を露出させ、これに対してリバースエンジニアリング（reverse engineering）を行い、違ったやり方でセキュリティ上重要な素子へのアクセスを実行することによって、セキュリティ上重要な素子をハッキングしようとする場合がある。幾つかの場合、第三者は、電磁（ＥＭ）波を素子の能動回路に対してパルシング（pulsing）を行い、フォールトインジェクション（fault injection）技術を用い、近赤外（ＮＩＲ）レーザトリガ又は回路の集束イオンビーム（ＦＩＢ）変更、化学エッチング技術、及び他の物理的、化学的、かつ／或いは電磁的ハッキングツール及びさらにリバースエンジニアリングを採用することによって、セキュリティ上重要な素子をハッキングしようとする場合がある。これらの技術は、マイクロデバイス、例えば集積回路の機密回路に物理的にアクセスして暗号化情報を直接読み取り、回路をトリガして違ったやり方で暗号化されている情報をリリースし、製造プロセスを理解し、機密設計を最終的に複製することができるのに足るほどの情報を抽出し、又はセキュリティプロトコルを完全にバイパスして正当な許可なくチップを能動状態にし又は使用するよう用いられる場合がある。例えば、幾つかの場合、ハッカーは、暗号化キーにアクセスしようとする場合があり、暗号化キーは、回路設計、メモリ、又はこれら両方の組み合わせの中に記憶されている場合がある。諸技術はまた、フォールトインジェクション入力に基づいて結果としての出力を分析することによって機密情報を間接的に読み取り、そして再帰分析により暗号化キー又はデータコンテンツを割り出すために使用される場合がある。素子上に実装されているセキュリティ上重要なコンポーネントを構造的に保護することは難題である。

【0011】

したがって、セキュリティ上重要な素子を含む種々の素子（例えば、半導体集積化デバイスダイ）のための向上したセキュリティを提供することが重要である。本明細書において開示する種々の実施形態は、第２の半導体素子にボンディングされた第１の半導体素子を含むボンデッド構造体に関する。第２の半導体素子は、第１の半導体素子の能動回路上に設けられると共に能動回路の交信を抑止するよう構成された多数の層を含む保護素子を含むのがよい。

【0012】

半導体チップは、ハードウェアレベルのアタックとソフトウェアレベルのアタックの両方に直面している。幾つかの場合、これらを単一の技術に組み合わせる場合がある。例えば、チップに対するハードウェアアタックは、間違った、もしくは偽のデータを提供することによって、又はデータを処理するために用いられる論理回路に影響を及ぼすことによって、ソフトウェアプログラムの論理を改変することができる。

【0013】

多くの技術は、機密半導体チップを損なうためにアタッカーにより採用されている。これらは、チップの機密回路をむき出しにするためにエッチング、研削（grinding）又は他のデエンキャプシュレーション（deencapsulation）技術による物理的改ざんを含む場合がある。より巧妙なアタックは、機密回路の光プロービングをさらに採用する場合がある。これらのうちで、集束イオンビーム（ＦＩＢ）及びレーザプロービングが最もはやっている。多くの保護防衛策が過去に用いられたり提案されたりしたが、以下に詳細に説明するように効果は限定的であった。

【0014】

図１は、レーザプロービングを用いた光学画像化アタックの概観を提供している。光プロービング技術を用いると、機密回路（例えば、ハッキングアタックに対して脆弱な回路）を含む半導体チップ１００の能動回路１１６（例えば、少なくとも１つのトランジスタを含む電子回路）にアクセスするよう用いられる場合がある。光プロービング技術により、アタッカーは、機密回路を再構成することができ、それにより、機密回路の信頼性及びセキュリティが損なわれる。光プロービング技術を用いると、バックサイド１１２からの光プローブ１２６が半導体素子１００のフロントサイド１１４に対するのとは異なり、任意のワイヤリング又は金属化によって遮断されないので、半導体素子１００のバックサイド１１２から能動回路１１６にアクセスすることができる。本明細書に示すデバイスでは、能動回路１１６は、素子１００のバックサイド１１２よりも半導体素子のフロントサイド１１４に近いところに位置する場合がある。例えば、能動回路１１６は、素子１００のフロントサイド１１４のところで又はその近くでパターン化される場合がある。光プローブ１２６は、レーザ源１２２、ビームスプリッタ１２０、検出器１２４、及び対物レンズ１１８を含む。レーザ源１２２は、レーザビームを生じさせてこれをビームスプリッタ１２０に方向づけ、ビームスプリッタ１２０は、ビームを、対物レンズ１１８を通って半導体素子１００に方向づけられる第１の成分とミラー１２８及び検出器１２４に方向づけられる第２の成分に分割することができる。バックサイドの光学侵入技術はまた、暗号化キーを取り出して暗号化情報を漏洩するためにビットストリーム情報を集める回路のアクティビティをモニタするために使用される場合もある。レーザプロービングは、例えばデエンキャプシュレーティングされたチップを近赤外（ＮＩＲ）レーザでスキャンしてチップ上の回路を画像化すると共に能動チップの波形情報を捕捉することによって、実施できる。回路経路のシフトする電磁場によって生じる経時的な回路経路の反射率のバリアンスを捕捉することによって、レーザプロービングを用いると、機密ビットストリーム情報を捕捉して再構成することができる。幾つかの場合、レーザプロービングは、チップ内の特定の組をなす機密トランジスタ又は回路を能動状態にするようになっている場合があり、チップは、この種のハッキング中にいったん能動状態にあると、少量のＩＲを放出する場合があり、このＩＲは、検出器によって捕捉され、ハッカーが関心を持つ正確な位置を特定する。幾つかの場合、このアタックを用いると、暗号化キーを漏洩することができる。加うるに、機密回路の画像化により、ハッカーは、機密アルゴリズム及び他のデータを再構成することができる場合がある。

【0015】

かくして、光学的侵入を阻止することは、セキュリティ上重要な素子を実装している半導体チップのセキュリティを保証するうえで重要である。従来技術では、半導体素子を保護ケーシングでパッケージング（packaging）する場合がある。しかしながら、従来型パッケージングは、巧妙であるとは言えないほどの研削、化学エッチング、及び他のパッケージ・デキャッピング（package decapping）にやられる場合があり、それにより、機密回路は、露出状態になって光学プロービングにやられる状態になる。かくして、１つ以上の保護素子を半導体素子、例えば機密回路を含む能動回路１１６を備えた能動チップに直にボンディングすることによって、光学侵入に対する保護策を設けることが望ましい場合がある。半導体素子１００、例えば集積化デバイスダイ又はチップは、他の素子上に実装され又は積み重ねられる場合がある。例えば、半導体素子１００は、キャリヤ、例えばパッケージ基板、インターポーザ、再構成ウエハ又は素子などに取り付けられる場合がある。もう１つの実施例では、半導体素子１００は、もう１つの半導体素子１００の頂部上に積み重ねられる場合があり、例えば、第１の集積化デバイスダイは、第２の集積化デバイスダイ上に積み重ねられる場合がある。幾つかの構成例では、基板貫通ビア（ＴＳＶ）が半導体素子１００の厚みを垂直方向に貫通して延び、それにより電気信号を半導体素子１００に通して、例えば半導体素子１００の第１の表面から半導体素子１００の第２の反対側の表面に伝送することができる。

【0016】

かくして、機密半導体チップ１００の光学画像化を阻止するため、保護素子は、チップそれ自体、例えば機密半導体層に被着された閉塞又は研磨層中に組み込まれる場合がある。閉塞層のダイレクトボンディングは、従来型デエンキャプシュレーション技術に対して有効であると言え、それにより研削又はエッチングに起因して生じるチップの機密回路層の露出が防止される。しかしながら、侵襲的アタックは、これらの保護策を妨害するよう用いられる場合がある。上述したように、多くの技術が機密半導体チップを損なうようアタッカーにより採用されている。例えば、ハッカーは、チップをレーザプロービングすることによって能動回路１１６の２Ｄアクティビティマップを再作製ことができる。さらに、画像化アタックは、内部に見出されるビットストリーム暗号化情報を解読するために利用される場合がある。かくして、本明細書において説明する保護半導体素子は、非接触型改ざんに対してチップ（例えば、半導体素子１００）のセキュリティの向上を助けるよう反射光信号（例えばＩＲ）を遮断し又は改変する。

【0017】

図２は、例示のＦＩＢアタックを示している。ＦＩＢアタックは、層ごとにデキャプシュレーションされたチップ層の表面を溶発させるよう集束イオンビームを用いる場合があり、それにより保護素子がなくなって機密半導体層が露出する。例えば、図２に示すように、標的ワイヤ２０４が介在する保護ワイヤ２０２Ａ，２０２Ｂのアブレーション（溶発）によって露出する場合がある。集束イオンビームを用いたアブレーションは、深さｄ′を備えた円錐形パターンをなしてチップ及び保護ワイヤ２０２Ａ，２０２Ｂを貫通する穴２０６を生じさせる場合がある。次に、ＦＩＢを低強度で用いると、機密層（例えば、ワイヤ２０４）の高精度画像化をもたらすことができる。加うるに、ＦＩＢは、電流の流れを誘起し、機密回路の素子を接続するトレースを切断し又は変えることによって能動チップの機能を改変する場合がある。これにより、アタッカーは、機密半導体層内の保護構造を変更すると共に／或いはバイパスすることができる場合がある。さらに、ＦＩＢ又はレーザプローブをアブレーションの後に用いると、ビットストリーム情報を捕捉し又は機密回路素子を画像化することができる。

【0018】

この侵襲的物理的アタックにより、ハッカーは、ＩＣのセキュリティ上重要なネットにアクセスして直接これをモニタすると共に機密情報を抽出するとができる。これらのようなアタックは、典型的には、チップのフロントサイドで起こるが、バックサイドでも起こる場合がある。

【0019】

図３は、機密半導体チップの画像化アタックを阻止するために採用される保護策の一例を示している。図３に示すように、能動チップ３１０は、妨害層３０５を含む保護チップ３００にボンディングされるのがよい（例えば、接着剤なしで直にボンディングされるのがよい）。図示のように、保護チップ３００は、フロントサイド１１４（フロントサイドは、バックサイド１１２よりも能動回路１１６の近くに位置する能動サイドを含むのがよい）とは反対側に位置する能動チップ３１０のバックサイド１１２に直にボンディングされるのがよい。幾つかの構成例では、妨害層３０５は、例えば２０２２年７月１４日に出願された米国特許出願第１７／８１２，６７５号に記載されている能動チップ３１０の能動回路層１１６のレーザプロービング、ＦＩＢ又は他のハッキング技術を阻止するよう設計された光学的に閉塞性の層であるのがよく、この米国特許出願を参照により引用し、その記載内容全体を本明細書の一部とする。上記図２に示すように、ＦＩＢアタックに対してこれがもたらす保護の程度は、制限されている。やる気満々のアタッカーは、例えば、能動チップ３１０の標的領域２０４を識別してＦＩＢアタックを採用してチップ３１０の標的領域２０４を覆っている妨害層３０５の部分を除去することができ、それにより標的領域がプロービングに対して露出状態になる。

【0020】

妨害層３０５は、絶縁材料３９３によって離隔された数個の層、例えば複数の金属化層（例えば、３４２Ａ，３４２Ｂ）を含むのがよい。幾つかの実施形態では、金属化層３４２Ａ，３４２Ｂ及び介在する絶縁材料３９３は、２つの図示の基板貫通ビア（ＴＳＶ）３３０にそれぞれ接続された正端子と負端子を備えた容量性回路を形成する。

【0021】

図示のように、ボンド又はボンディングインターフェース３１５が保護チップ３００のボンディング層３４０Ａと能動チップ３１０のボンディング層３４０Ｂとの間のボンドを含むのがよい。ダイレクトボンドは、ボンディング層３４０Ａ，３４０Ｂの非導電層３４１Ａ，３４１Ｂ（例えば、誘電体）が互いに直にボンディングされた非導電性非接着性のボンドからなるのがよい。図示のように、保護チップ３００は、能動チップ３１０のバックサイド３１２にボンディングされている。さらに、妨害層３０５は、保護チップ３１０のボンディング層３４０Ａの近くに配置されている。幾つかの実施形態では、ダイレクトボンドは、能動チップ３１０の導電接触特徴部３５０Ｂが保護チップ３００の対応の導電性接触特徴部３５０Ａに直にボンディングされ、そして能動チップ３１０の非導電領域（例えば、非導電層３４１Ｂ）が保護チップ３００の対応の非導電領域（例えば、非導電層３４１Ａ）に直にボンディングされたハイブリッドボンドからなるのがよい。さらに、各チップ３００，３１０のボンディング層３４０Ａ，３４０Ｂは、非導電層３４１Ａ，３４１Ｂ、例えば誘電層（例えば、酸化シリコン、窒化シリコン、オキシ浸炭窒化シリコンなど）内に設けられた複数の導電接触特徴部３５０Ａ，３５０Ｂを有するのがよい。導電接触特徴部３５０Ａ，３５０Ｂは、ダイレクトハイブリッドボンディングに備えて導電材料、例えば金属、例えば銅からなるのがよい。保護チップ３００の導電接触特徴部３５０Ａは、能動チップ３１０の導電接触特徴部３５０Ｂと鏡像関係をなしかつ／或いはこれに対応するよう構成されているのがよい。パッドは、保護チップと能動チップとの電気的及び／又は機械的接続部となるのがよい。本明細書で用いるようにパッドは、基板貫通ビア（ＴＳＶ）３３０又は垂直相互接続部３３０（例えば、パッド３５０Ａとして表示されている）の露出端部を有するのがよく、或いは、フィールド領域内に少なくとも部分的に埋め込まれた別々のパッド（例えば、パッド３５０Ｂとして表示されている）からなっていてもよい。

【0022】

幾つかの場合、能動チップ３１０は、保護チップ３００の変更を検出するよう構成されているのがよい。例えば、図３に示すように、保護チップ３００は、基板貫通ビア（ＴＳＶ）３３０によって能動チップ３１０の能動回路１１６に電気的に接続されるのがよく、ＴＳＶ３３０により、能動チップ３１０は、妨害層３０５からの材料の除去によって生じる保護チップ３００の特性の変化を検出することができる。幾つかの実施形態では、保護チップ３００は、ダイレクトハイブリッドボンド又は他の相互接続技術により能動チップ３１０に電気的に接続されるのがよい。能動チップ３１０は、保護チップ内に作られた妨害層３０５又は他の構造の抵抗又はキャパシタンスを測定するよう構成されているのがよい。妨害層３０５又は上記の構造の実質的な変化が起こった場合、能動チップ３１０は、この変化を検出し、そして機密回路素子を無効化するのがよい。しかしながら、ＦＩＢアタックは、極めて正確であり、ＦＩＢによって溶発された妨害層３０５の部分は、非常に小さいので、妨害層３０５の電気的性質の測定可能なほどの変化を生じさせない場合がある。本発明の諸実施形態は、侵襲的なアタックに対して耐性があり、かつセキュリティ上重要な回路又は回路素子を有する場合のある能動チップ３１０に直にボンディングされた保護層を含む保護チップ３００を有するボンデッド構造体に関する。

【0023】

図４Ａは、光学的及び／又は侵襲的ＦＩＢアタックを採用した巧妙な侵入から機密半導体素子チップ１００を保護するための他の解決策の欠点をなくすことを目的とする本発明の例示の実施形態を示している。図４Ａ及び図４Ｂに示すように、本発明の諸実施形態は、保護回路層４１０を有する保護チップ３００を含むのがよく、保護チップ３００は、能動チップ３１０に（例えば、チップ３１０のバックサイド１１２に）直にボンディングされている。保護回路層４１０は、半導体素子の保護素子及び／又は能動回路への外部からのアクセスを検出し又は混乱させるよう構成されているのがよい。幾つかの実施形態では、例えば、図４Ｂに示すように、開示した実施形態は、保護チップ３００内に形成された妨害層３０５及びこれとは別個の保護回路層４１０を含むのがよく、これらの層３０５，４１０は、能動チップ３１０の能動回路１１６を保護するよう能動チップ３１０（例えば、チップ３１０のバックサイド１１２）に直にボンディングされるのがよい。能動回路１１６は、図示の実施形態では、能動チップ３１０のフロントサイド１１４の近くに配置されている。上述したように、非接合保護構造体は、比較的容易な除去技術、例えば研削又はエッチングによる除去の影響を受けやすい場合がある。したがって、保護チップ３００及び能動チップ３１０をボンデッド構造体中に組み込むことが望ましい場合がある。

【0024】

幾つかの実施形態では、ボンドインターフェース３１５は、保護チップ３００のボンディング層３４０Ａと能動チップ３１０のボンディング層３４０Ｂとの間のボンドを有するのがよく、ボンドは、図示の実施形態では、チップ３１０のバックサイド１１２のところに形成されるのがよく又は少なくとも部分的にこのバックサイドを構成するのがよい。幾つかの実施形態では、ダイレクトボンドは、非導電性非接着性ボンドを含むのがよく、このボンド内の素子の非導電材料（例えば、誘電体及び／又は半導体３４１Ａ，３４１Ｂ）が互いに直にボンディングされている。図示の実施形態では、ダイレクトボンドは、能動チップ３１０の導電接触特徴部又はパッド３５０Ａがこれまた保護チップ３００の対応の導電接触特徴部３５０Ｂに直にボンディングされると共に、能動チップ３１０の非導電領域（例えば、ボンディング層３４０Ｂ）が保護チップ３００の対応の非導電領域（例えば、ボンディング層３４０Ａ）に直にボンディングされたハイブリッドボンドを含むのがよい。図４Ａに示すように、各チップのボンディング層３１５は、非導電材料、例えば非導電又は誘電層３４１（例えば、酸化シリコン、窒化シリコン、オキシ浸炭窒化シリコンなど）内に設けられた複数の接触パッド３５０を有するのがよい。接触パッド３５０は、導電材料、例えば金属、例えば銅からなるのがよい。これらの実施形態では、保護チップ３００の接触パッド３５０は、能動チップ３１０の接触パッド３５０と鏡像関係をなすと共に／或いはこれに対応するよう構成されるのがよい。パッド３５０は、保護チップ３００と能動チップ３１０との間に電気的及び／又は機械的接続部となることができる。同様に、能動チップ３１０のボンディング層３１５の接触パッド３５０は、ＴＳＶ３３０を介して能動チップ３１０の能動回路１１６に接続されるのがよい。保護チップ３００の接触パッド３５０Ａを能動チップ３１０の対応の接触パッド３５０Ｂにボンディングすることによって、幾つかの実施形態では、ボンデッド構造体は、かくして、能動チップ３１０の能動回路１１６と保護チップ３００の１つ以上の層との間に電気的接続部を有するのがよい。例えば、保護チップ３００は、保護回路層４１０とボンディング層３１５の接触パッド３５０との間の電気的接続部となる垂直コネクタ（例えば、垂直相互接続部）３６０を有するのがよい。この場合、保護チップ３００の保護回路層４１０は、ＴＳＶ３３０を介してボンドインターフェースを横切って能動チップ３１０の能動層１１６と連絡関係をなすよう構成されるのがよい。

【0025】

図４Ａに示すように、保護チップ３００は、保護回路層４１０を有するのがよい。本明細書において説明する保護回路層４１０は、保護チップ３００及び能動チップ３１０の能動回路１１６のうちの少なくとも一方への外部からのアクセスを検出し又は混乱させるよう構成されているのがよい。幾つかの実施形態では、例えば、保護回路層４１０は、能動チップ３１０に対して機能的処理をもたらさないが、チップ３１０の能動回路１１６を保護するためにハッカーによる侵入を検出するよう構成されるのがよい回路、例えばスローアウェイ論理（throw-away logic）を有するのがよい。これら実施形態では、保護回路層４１０中の回路は、機密能動回路の外観をまねるよう構成されているのがよい。例えば、保護チップ３００は、アタッカーの時間を浪費させて能動チップ３１０の機密の領域を識別するのに必要な分析を引き延ばすよう機密ではない回路を有する保護回路層４１０を含むのがよく、それにより、チップ３１０の能動回路１１６への外部からのアクセスを混乱させるのがよい。本明細書に示す保護チップ３００の保護回路層４１０は、能動回路層を有するのがよい。かかる実施形態では、能動保護回路層４１０は、少なくとも１つのトランジスタ、例えば複数のトランジスタを有するのがよい。これらの実施形態では、保護回路層４１０は、追加の機密ではない機能を能動チップ３１０に提供する回路を含むのがよい。幾つかの実施形態では、保護チップ３００上の保護回路層４１０内の安価な能動回路は、レーザプローブが保護されるべき能動チップ３１０からではなく、保護チップ３００上の保護回路層４１０内の安価な低論理回路によって反射されるので、光学的アタックに対して惑わす又は混乱させるデータを提供することができ、それにより、チップ３１０への外部からのアクセスを混乱させることができる。これら実施形態では、アタッカーが能動チップ３１０まで掘り下げるのにＦＩＢを採用することにより、能動チップ３１０は、保護チップ３００の介在する保護回路層４１０を溶発させることによって無効になり又は誤動作することが可能である。保護回路層４１０の１つ以上のトランジスタが壊され又は違ったやり方で改変された場合、保護回路層４１０は外部からのアクセスを検出することができ、そして侵入を指示する警報をチップ３１０の能動回路１１６に送ることができる。これに応答して、能動チップ３１０は、チップ３１０の機能を無効化することができ、能動回路１１６を自己破壊させ又は不作動状態にし、或いは、回路１１６への外部からのアクセスを阻止するのがよい。幾つかの実施形態では、保護回路層４１０は、信号又はフィードバックを能動チップ３１０の能動回路１１６に提供するよう構成された能動回路を有するのがよい。これらの実施形態では、ＦＩＢからアブレーションを通じて保護層４１０に導入される何らかのエラーがあると、それにより、保護回路層４１０からの信号が止まり又は変化し、それにより保護チップ３００が改ざんされた能動チップ３１０に警告が出される。例えば、保護層４１０は、暗号化タイミング信号を能動チップ３１０に提供するよう構成された能動回路を有するのがよい。暗号化タイミング信号が外部からの侵入の試みによって変えられた場合、外部からのアクセスについて能動チップ３１０に警告を出すことができる。

【0026】

図示の実施形態では、保護回路層４１０の能動回路は、１つ以上のトランジスタを有するのがよい。幾つかの実施形態では、能動チップ３１０の動作処理回路は、能動チップ３１０で用いられトランジスタを形成する最新式のプロセスを用いることができ、他方、保護チップ３００の（保護回路層４１０内の）能動回路は、それほど費用がかからず、それほど新型ではない処理技術を用いて作製でき、というのは、保護チップ３００は、新型回路を必要としないで基本的な機能だけを利用することができるからである。一例として、能動チップ３１０の動作処理回路１１６は、新型プロセス、例えば新型サブ２２ｎｍ以下ノードプロセスを用いることができる。これとは対照的に、保護素子３００又はチップの保護回路層４１０の能動回路層は、これよりも大きな特徴サイズ、例えば６５ｎｍ以上のレガシーノードプロセスを用いたトランジスタを有する場合がある。図示の実施形態では、保護回路層４１０は、保護素子３００の本体内（例えば、本体内全体）に設けられるのがよい。幾つかの実施形態では、保護素子３００中のトランジスタは、保護チップ３００が改ざんされたときに警告を能動チップ３１０に出すのに役立ちうる。幾つかの実施形態では、保護素子３００の保護回路層４１０中の能動回路（例えば、１つ以上のトランジスタを含む）は、能動チップ３１０の機密回路１１６を始動させ又はこの機密回路１１６を通常の仕方で動作又は機能実行を停止させるのがよい。かくして、保護回路層４１０は、ＦＩＢからの溶発によるアタックを抑止する。保護チップ３００で用いられる保護材料（妨害層３０５及び保護回路層４１０で用いられる材料を含む）としては、２０２０年４月９日に出願された米国特許出願第１６／８４４，９３２号明細書、２０２０年４月９日に出願された米国特許出願第１６／８４４，９４１号明細書、２０２０年５月２２日に出願された米国特許出願第１６／８８１，６２１号明細書、及び２０２０年４月１０日出願された米国特許出願第１６／８４６，１７７号明細書に記載されている保護材料が挙げられるが、これらには限定されず、これら米国特許出願の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。

【0027】

図４Ｂに示すように、保護チップ３００は、保護回路層４１０とは別体でありかつこれとは垂直方向に間隔を置いて配置された妨害層３０５をさらに有するのがよい。幾つかの実施形態では、妨害層３０５は、絶縁層３９３によって隔てられた複数の金属化層３４２Ａ，３４２Ｂを有するのがよく、絶縁層３９３は、層３０５をレーザプローブの照射に対して不透明にする。他の実施形態では、妨害層３０５は、光フィルタを含むのがよい。機密チップを分析するコストを増大させることを目的として、分析プロセスを遅くするために惑わせる又は混乱させるデータをアタッカーに提供することが望ましい場合がある。かくして、光信号の単なる遮断の代わりに信号を改変することが有益な場合がある。光フィルタを用いると、光信号を改変することができる。例えば、幾つかの実施形態では、光フィルタは、屈折フィルタを含むのがよい。これらの実施形態では、妨害層３０５は、アタッカーのレーザプローブに不正確な測定値を生じさせることができる。米国特許出願第１７／８１２，６７５号明細書に記載されているように（なお、この米国特許出願を参照により引用し、その記載内容を本明細書の一部とする）、閉塞層は、到来する又は出て行くビームの方向を変化させ（例えば、屈折させ）、ビームの焦点を合わせ又は焦点を外し（例えば、レンズ効果を与える）、ビームを散乱させ、ビームを拡散させ、ビームを回折させ（例えば、回折格子）、ビームを位相／波長シフトさせるなどすることができる。かくして、金属化層３４２Ａ，３４２Ｂは、機密回路をハッキングしようと試みる際に利用される入射光を遮断し又は変性する光遮断又は光変性材料を指している。

【0028】

幾つかの実施形態では、保護チップ３００のボンディング層３１５の接続型接触パッド又は特徴部（例えば、３５０Ａ）は、図４Ｂの実施形態に示すように、半導体貫通ビア垂直コネクタ３６０によって保護チップ３００の１つ以上の閉塞層にさらに接続されるのがよい。追加的に又は代替的に、図４Ｂに示すように、保護チップ３００の妨害層３０５は、能動チップ３１０の能動層１１６及び／また保護チップ３００の保護回路層４１０に接続されるのがよい。例えば、保護チップ３００の妨害層３０５は、１つ以上の垂直相互接続部３６０によって保護チップ３００の保護層４１０に電気的に接続されるのがよい。

【0029】

図４Ｂは、能動チップ３１０内に形成された接触パッド３５０Ａ，３５０Ｂ及びＴＳＶ３３０により能動チップ３１０の回路１１６に電気的に接続された妨害層３０５を示している。幾つかの実施形態では、妨害層３０５は、検出回路をさらに含むのがよい。これらの実施形態では、能動チップ３１０は、ＴＳＶ３３０を介する妨害層３０５中の検出回路の１つの以上の特性の変化に応答するよう構成されているのがよい。幾つかの実施形態では、検出回路は、保護チップ３００の妨害層３０５又は保護チップ３００の妨害層３０５の一部の抵抗の検出を可能にするよう構成されている。追加的に又は代替的に、検出回路は、保護チップ３００の妨害層３０５又は妨害層３０５の一部のキャパシタンスの検出を可能にするよう構成されているのがよい。これらの実施形態では、能動チップ３１０は、保護チップ３００の十分に大きな部分の除去に応答することができる。例えば、ＦＩＢプローブは、能動チップ３１０の機密半導体層を露出させるために保護チップ３００の妨害層３０５の幾つかの部分を溶発させるよう用いられるのがよい。保護チップ３００のこれらの部分を除去することによって、ＦＩＢは、保護チップ３００の妨害層３０５のキャパシタンス及び／又は抵抗又はインピーダンスを検出回路によって検出可能な程度まで変更することができる。これら実施形態では、能動チップ３１０は、これが保護チップ３００の妨害層３０５の変化を検出したときにシャットダウンするよう構成されているのがよい。追加的に又は代替的に、能動チップ３１０は、これが保護チップ３００の妨害層３０５の変化を検出したときに警告信号を放出するよう構成されているのがよい。保護チップ３００の妨害層３０５は、追加的に又は代替的に、追加の垂直方向コネクタ３６０によって保護チップ３００の保護回路層４１０に接続されてもよい。これらの実施形態では、保護チップ３００の保護層４１０は、保護チップ３００の妨害層３０５の諸特性の変化に応答するよう構成されるのがよい。幾つかの実施形態では、保護チップ３００の保護回路層４１０は、保護チップ３００の変化が検出されたときに能動チップ３１０を無効化するよう構成されているのがよい。

【0030】

図４Ｂに示すように、保護チップ３００の妨害層３０５は、保護チップ３００の保護層４１０と能動チップ３１０の能動層１１６との間に設けられるのがよい。当業者であれば理解されるべきこととして、これは例示目的であるに過ぎない。他の実施形態では、保護チップ３００の保護層４１０は、保護チップ３００の妨害層３０５と能動チップ３１０の能動層との間に位置するのがよい。さらに、幾つかの実施形態では、保護チップ３００は、多数の保護層４１０を有するのがよい。追加的に又は代替的に、保護チップ３００は、多数の妨害層３０５を有するのがよい。これら実施形態では、これらの層は、任意の順序で保護チップ３００内に配置されるのがよい。図示のように、保護チップ３００は、能動チップ３１０のバックサイド１１２にボンディングされている。幾つかの実施形態では、保護素子３００の保護回路層４１０と保護素子３００の妨害層３０５は、ボンディングインターフェース３１５に対して横の方向に沿って互いに間隔を置いて配置されている（すなわち、距離ｄ）。幾つかの実施形態では、妨害層３０５は、保護チップ３００か能動チップ３１０かのいずれか又はこれら両方上に配置されるのがよい。

【0031】

図５は、保護チップ３００の形態における追加の検討事項を示している。上記において詳細に説明したように、ＦＩＢの精度によって、アタッカーは、閉塞又は妨害材料の検出可能な部分を溶発させないでボンデッド構造体の妨害層３０５を掘り抜くことができる。しかしながら、ＦＩＢのアスペクト比は、かなり狭い。その結果、上記の図２に示すように、ＦＩＢは、焦点からの距離が増大するにつれて幅が広くなる。図５に示すように、ＦＩＢによるアタックが検出可能であるようにするためには、幾つかの実施形態では、保護チップ３００の妨害層３０５が能動チップ３１０の機密半導体層１１６から最小距離（例えば、Ｄ）のところに配置されるのがよく、この場合、距離Ｄは、ボンディングインターフェース３１５に対して横方向の距離を指している。これにより、能動チップ３１０の一部分を露出するために用いられるＦＩＢによるアタックが検出可能であるべき保護チップ３００の妨害層３０５の十分な材料を溶発させるようになる。幾つかの実施形態では、保護素子３００の妨害層３０５と半導体素子又は能動チップ３１０の能動回路１１６との間の間隔又は距離Ｄは、少なくとも２０マイクロメートルである。幾つかの実施形態では、距離Ｄは、２０マイクロメートル～１００マイクロメートル、例えば５０マイクロメートル～１００マイクロメートルであるのがよい。幾つかの実施形態では、距離Ｄは、１００マイクロメートル～５００マイクロメートルであるのがよい。幾つかの実施形態では、保護チップ３００は、能動回路層を備えた保護回路層４１０をさらに有するのがよい。これらの実施形態では、保護素子３００は、能動チップ３１０に追加の機密ではない機能を提供する回路を含むのがよい。さらに、幾つかの他の実施形態では、保護チップ３００は、多数の妨害層３０５を有するのがよい。頂部妨害層３０５と能動チップ３１０の能動層１１６との間の距離の増大に加えて、これらの実施形態では、ＦＩＢによるアタックは、能動チップ３１０の機密半導体層（例えば、能動回路１１６）を露出させるためには、多数の妨害層３０５を溶発して貫通する必要がある。したがって、種々の実施形態では、保護チップ３００の妨害層３０５は、能動チップ３１０の半導体層から最小距離を置いたところに配置されるのがよく、というのは、距離Ｄの増大により保護チップ３００のアブレーションを増大させる必要があるからである。保護回路（例えばトランジスタを含む能動回路及び／又は受動回路、例えばキャパシタ）を保護素子内に設けた場合の利点は、これにより、偽造者が保護素子の材料を溶発させるときに大きな穴を作らざるをえなくなる場合があり、それにより、能動チップ３１０に対する警告をトリガする可能性が増大するということにある。

【0032】

本明細書において図示した実施形態（例えば、図３～図５）は、半導体素子３１０のバックサイド１１２にボンディングされた保護素子３００を示しているが、他の実施形態では、保護素子３００は、回路のフロントサイド保護を可能にするようフロントサイド３１４に追加的に又は代替的にボンディングされてもよい。したがって、幾つかの実施形態では、ボンデッド構造体は、第２のボンディングインターフェース３１５に沿って接着剤なしで半導体素子３１０のフロントサイドに直にボンディングされた第２の保護素子３００を有するのがよく、この第２の保護素子３００は、半導体素子３１０の少なくともフロントサイド１１４への外部からのアクセスを抑止するよう構成された第２の妨害層３０５、及び保護素子３００内に設けられた第２の保護回路層４１０を含み、保護回路層４１０は、半導体素子３００のフロントサイド１１４への外部からのアクセスを検出し又は混乱させるよう構成されている。

【0033】

ダイレクトボンディング法及び直にボンディングされた構造体の実施例
本明細書において開示した種々の実施形態は、２つの素子を介在する接着剤なしで互いに直にボンディングすることができるダイレクトボンデッド構造体に関する。２つ以上の半導体素子（例えば、集積化デバイスダイ、ウエハなど、例えば素子３００，３１０）は、ボンデッド構造体を形成するよう互いに積み重ねられ又はボンディングされるのがよい。１つの素子の導電接触特徴部又はパッド（例えば、３５０Ａ，３５０Ｂ）は、もう１つの素子の対応の導電接触特徴部（例えば、３５０Ａ，３５０Ｂ）に電気的に接続されるのがよい。ボンデッド構造体中に任意適当な数の素子を積み重ねることができる。

【0034】

幾つかの実施形態では、これらの素子は、接着剤なしで互いに直にボンディングされている。種々の実施形態では、第１の素子（例えば、保護又は閉塞用素子）の非導電材料又は誘電体（例えば、３４１Ａ）は、接着剤なしで、第２の素子（例えば、能動チップ）の対応の非導電又は誘電場領域（例えば、３４１Ｂ）に直にボンディングされるのがよい。非導電材料は、第１の素子の非導電ボンディング領域又はボンディング層と呼ばれる場合がある。幾つかの実施形態では、第１の素子の非導電材料は、誘電体‐誘電体ボンディング技術を用いて第２の素子の対応の非導電材料に直にボンディングされるのがよい。例えば、誘電体‐誘電体ボンドは、少なくとも米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書に開示されたダイレクトボンディング技術を用いて接着剤なしで形成でき、これら米国特許の各々を参照により引用し、全ての目的についてこれらの記載内容を本明細書の一部とする。

【0035】

種々の実施形態では、ハイブリッドダイレクトボンドが介在接着剤なしで形成されるのがよい。例えば、誘電ボンディング表面は、高い平滑度まで研磨されるのがよい。ボンディング表面は、清浄化され、そしてこれら表面を活性化するためにプラズマ及び／又はエッチング剤に露出されるのがよい。幾つかの実施形態では、かかるボンディング表面は、活性化後又は活性化中（例えば、プラズマ及び／又はエッチング処理中）化学種末端基化されるのがよい。理論で束縛されるわけではないが、幾つかの実施形態では、活性化プロセスは、ボンディング表面のところの化学結合を壊すために実施されるのがよく、末端基化プロセスは、ダイレクトボンディング中にボンディングエネルギーを向上させる追加の化学種をボンディング表面のところにもたらすことができる。幾つかの実施形態では、活性化及び末端基化は、同一ステップで行われ、例えば、プラズマ又はウエットエッチング剤を用いて表面を活性化して末端基化する。他の実施形態では、ボンディング表面は、ダイレクトボンディングための追加の化学種を提供するよう別個の処理で末端基化されてもよい。種々の実施形態では、末端基化化学種は、窒素を含むのがよい。さらに、幾つかの実施形態では、ボンディング表面は、フッ素にさらされるのがよい。例えば、層及び／又はボンディングインターフェースの近くに１つ又は多数のフッ素ピークが存在する場合がある。かくして、ダイレクトボンデッド構造体では、２つの誘電体相互間のボンディングインターフェースは、高い窒素含有量を含むと共にボンディングインターフェースのところにフッ素ピークを持つ極めて滑らかなインターフェースを含むのがよい。活性化及び／又は末端基化処理の追加の例が米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書全体に見受けられ、これら米国特許の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。

【0036】

種々の実施形態では、第１の素子の導電接触パッドもまた、第２の素子の対応の導電接触パッドに直にボンディングされるのがよい。例えば、ハイブリッドボンディング技術を用いると、かかる導体‐導体ダイレクトボンドを、上述したように前処理された共有的に直に結合された誘電体‐誘電体表面を含むボンドインターフェース（例えば、３１５）に沿って提供することができる。種々の実施形態では、導体‐導体（例えば、接触パッド‐接触パッド）ダイレクトボンド及び誘電体‐誘電体ハイブリッドボンドは、少なくとも米国特許第９，７１６，０３３号明細書及び同第９，８５２，９８８号明細書に開示されたダイレクトボンディング技術を用いて形成でき、これら米国特許の各々を参照により引用し、全ての目的について開示内容全体を本明細書の一部とする。

【0037】

例えば、誘電ボンディング表面を前処理し、そして上記において説明したように介在する接着剤なしで互いに直にボンディングするのがよい。導電接触パッド（これは、非導電誘電場領域によって包囲されているのがよい）もまた、介在接着剤なしで互いにボンディングするのがよい。幾つかの実施形態では、それぞれの接触パッドを誘電場又は非導電ボンディング領域の外面（例えば、上面）の下に引っ込めるのがよく、例えば、３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ引っ込めるのがよく、例えば、２ｎｍから２０ｎｍまでの範囲、又は４ｎｍから１０ｎｍまでの範囲にわたり引っ込めるのがよい。非導電ボンディング領域を幾つかの実施形態では、室温で接着剤なしで互いに直にボンディングするのがよく、その後、ボンデッド構造体をアニールするのがよい。アニール時、接触パッドは、膨張して互いに接触することができ、例えば金属間ダイレクトボンドを形成することができる。有益には、ハイブリッドボンディング技術、例えばカリフォルニア州サンノゼ所在のエクスペリ（Xperi）社から市販されているダイレクト・ボンド・インターコネクト、すなわちＤＢＩ（登録商標）の使用により、ダイレクトボンドインターフェースを横切って互いに接続された高密度（例えば、規則的なアレイが得られるよう小さな又は微細なピッチ）のパッドの実現を可能にすることができる。幾つかの実施形態では、接合素子の一方のボンディング表面内に埋め込まれたボンディングパッド又は導電トレースのピッチは、４０ミクロン未満、１０ミクロン未満、又はそれどころか２ミクロン未満であるのがよい。幾つかの用途に関し、ボンディングパッドのピッチとボンディングパッドの寸法のうちの１つの比は、５未満又は３未満であり、場合によっては、望ましくは、２未満である。他の用途では、接合素子のうちの１つのボンディング表面内に埋め込まれた導電トレースの幅は、０．３ミクロンから３ミクロンまでの範囲にあるのがよい。種々の実施形態では、接触パッド及び／又はトレースは、銅からなるのがよいが、ただし、他の金属が適している場合がある。

【0038】

かくして、ダイレクトボンディングプロセスでは、第１の素子を介在接着剤なしで第２の素子に直にボンディングするのがよい。幾つかの構成例では、第１の素子は、単体化素子、例えば単体化集積化デバイスダイ又は単体化保護素子を含むのがよい。他の構成例では、第１の素子は、単体化時に複数の集積化デバイスダイを形成する複数（例えば、数十個、数百個以上）のデバイス領域を含むキャリヤ基板（例えば、ウエハ）を含むのがよい。同様に、第２の素子は、単体化素子、例えば単体化集積化デバイスダイを含むのがよい。他の構成例では、第２の素子は、キャリヤ又は基板（例えば、ウエハ）を含むのがよい。

【0039】

本明細書において説明したように、第１の素子と第２の素子は、接着剤なしで互いに直にボンディングされるのがよく、これは、デポジション（堆積）プロセスと異なっている。一用途では、ボンデッド構造体中の第１の素子の幅は、第２の素子の幅とほぼ同じであるのがよい。他の幾つかの実施例では、ボンデッド構造体中に第１の素子の幅は、第２の素子の幅とは異なっているのがよい。ボンデッド構造体中の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいのがよい。したがって、第１及び第２の素子は、非堆積素子からなるのがよい。さらに、ダイレクトボンデッド構造体は、堆積層とは異なり、ナノボイドが存在するボンドインターフェースに沿う欠陥領域を含むのがよい。ナノボイドは、ボンディング表面の活性化に起因して形成されるのがよい（例えば、プラズマへの暴露）。上述したように、ボンドインターフェースは、活性化及び／又は最後の化学処理プロセスに起因して生じる濃度の物質を含むのがよい。例えば、活性化のために窒素プラズマを利用する実施形態では、窒素ピークは、ボンドインターフェースのところに形成される場合がある。活性化のために酸素プラズマを利用する実施形態では、酸素ピークは、ボンドインターフェースのところに生じる場合がある。幾つかの実施形態では、ボンドインターフェースは、オキシ窒化シリコン、オキシ浸炭窒化シリコン、又は炭窒化シリコンからなるのがよい。本明細書において説明したように、ダイレクトボンドは、共有結合を含むのがよく、共有結合は、ファンデルワールス結合よりも強固である。ボンディング層は、高い平滑度まで平坦化された研磨表面をさらに有するのがよい。

【0040】

種々の実施形態では、接触パッド相互間の金属間ボンドは、銅結晶粒がボンドインターフェースを横切って互いの中へ成長するよう接合されるのがよい。幾つかの実施形態では、銅は、ボンドインターフェースを横切る銅拡散を向上させるために結晶面に沿って配向した結晶粒を有するのがよい。ボンドインターフェースは、実質的に全体が接合接触パッドの少なくとも一部分まで延びるのがよく、その結果、接合接触パッドのところ又はその近くには非導電ボンディング領域相互間に実質的に隙間がないようになっている。幾つかの実施形態では、バリヤ層は、接触パッド（例えば、これは、銅を含むのがよい）の下に設けられるのがよい。しかしながら、他の実施形態では、例えば米国特許出願公開第２０１９／００９６７４１号明細書に記載されているように接触パッドの下にはバリヤ層が存在しないのがよく、この米国特許出願公開を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。

【0041】

一観点では、ボンデッド構造体が提供される。ボンデッド構造体は、能動回路（例えば、１１６）を含む半導体素子を有する。ボンデッド構造体は、ボンディングインターフェースに沿って接着剤なしで半導体素子に直にボンディングされた保護素子をさらに有する。保護素子は、能動回路の少なくとも一部分への外部からのアクセスを抑止するよう構成された閉塞層（例えば、３０５）を有する。保護素子は、追加的に又は代替的に、この中に設けられた保護回路層（例えば、４１０）をさらに有するのがよく、保護回路層は、保護素子、半導体素子の能動回路、又はこれら両方への外部からのアクセスを検出し又は混乱させるよう構成されている。

【0042】

幾つかの実施形態では、保護素子の閉塞層と半導体素子の能動回路は、ボンディングインターフェースに対して互いに間隔を置いて配置されている。幾つかの実施形態では、保護素子の閉塞層と半導体素子の能動回路との間の間隔は、５０マイクロメートル～１００マイクロメートルである。幾つかの実施形態では、保護素子の保護回路層と保護素子の閉塞層は、ボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて配置されている。幾つかの実施形態では、保護素子の保護回路層と閉塞層との間の間隔は、少なくとも２０マイクロメートルである。幾つかの実施形態では、保護素子の保護回路層は、保護素子の閉塞層とボンドインターフェースの間に設けられている。幾つかの実施形態では、保護素子の妨害層は、保護素子の保護回路層とボンドインターフェースとの間に設けられている。幾つかの実施形態では、保護素子の妨害層は、閉塞層を有し、この閉塞層は、この層の表面に平行な平面内において半導体素子の規定の領域を塞ぐよう構成されている。幾つかの実施形態では、保護素子は、半導体素子のボンディング層に直にボンディングされたボンディング層を有する。幾つかの実施形態では、保護素子のボンディング層は、保護素子のボンディング層の金属パターンの少なくとも一部分に合うパターンをなして金属化されている。幾つかの実施形態では、半導体素子のボンディング層は、非導電層内に設けられた多数の接触パッドを有し、保護素子のボンディング層は、半導体素子の接触パッドに直にボンディングされた非導電層内に設けられている多数の接触パッドを有している。幾つかの実施形態では、保護素子のボンディング層と保護素子の保護回路層は、１つ以上の垂直相互接続部（例えば、３６０）を介して互いに接続されている。幾つかの実施形態では、保護素子の閉塞層は、保護素子の外部からのアクセスを検出するよう構成された検出回路を有する。幾つかの実施形態では、検出回路は、外部からのアクセスを検出するよう構成された受動電子回路素子を含む。幾つかの実施形態では、受動電子回路は、容量性回路素子、抵抗性素子、又はこれら両方を含む。幾つかの実施形態では、受動電子回路素子は、パターン化トレースを有する抵抗性素子を含む。幾つかの実施形態では、受動電子回路素子は、絶縁材料により隔てられた複数のトレースを有する容量性素子を含む。幾つかの実施形態では、検出回路は、能動回路を有する。幾つかの実施形態では、垂直相互接続部が検出回路から保護素子の接触パッドまで延びている。幾つかの実施形態では、垂直相互接続部が検出回路から保護素子の保護回路層まで延びている。幾つかの実施形態では、保護素子の１つ以上の接触パッドは、半導体素子の能動サイドで接触パッドにボンディングされている。幾つかの実施形態では、保護素子の保護回路層は、能動回路の外観をまねるよう構成された受動電子回路を含む。幾つかの実施形態では、保護素子の保護回路層は、能動回路を有する。幾つかの実施形態では、保護回路層の能動回路は、暗号化タイミング信号を放出するよう構成されている。幾つかの実施形態では、保護回路層の能動回路は、保護回路層の変化を検出するよう構成されている。幾つかの実施形態では、保護回路層の能動回路は、これが保護回路層の変化を検出したときに半導体の能動回路を無効化するよう構成されている。幾つかの実施形態では、保護回路層は、保護回路層の能動回路が保護回路層の変化を検出したときに警告信号を放出するよう構成されている。幾つかの実施形態では、垂直相互接続部が保護回路層から保護素子の接触パッドまで延びている。幾つかの実施形態では、保護素子は、能動サイド（例えば、１１４）と反対側の半導体素子のバックサイド（例えば、１１２）に直にボンディングされ、半導体貫通ビア（例えば、３３０）が半導体素子と保護素子の保護回路層の電気的連絡を可能にするよう半導体素子の能動サイドのところ又はその近くの接触パッドから保護素子の接触パッドまで延びている。幾つかの実施形態では、保護回路層は、保護素子内に完全に埋め込まれている。

【0043】

もう１つの観点では、ボンデッド構造体を形成する方法が提供される。本方法は、半導体素子を接着剤なしで保護素子に直にボンディングするステップを含む。半導体素子は、能動回路を有し、保護素子は、能動回路の一部分への外部からのアクセスを抑止するよう構成された閉塞層及び保護素子、半導体素子、又はこれら両方の素子への外部からのアクセスを検出し又は混乱させるよう構成された保護層を有する。

【0044】

幾つかの実施形態では、本方法は、保護素子の妨害層と保護素子の保護層がボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて位置するよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、保護素子の妨害層と保護素子の保護層との間の間隔が少なくとも２０マイクロメートルであるように保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、保護素子の妨害層と半導体素子の能動回路との間隔が少なくとも２０マイクロメートルであるよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、ボンディング層を有するよう保護素子を形成するステップと、ボンディング層を有するよう半導体素子を形成するステップと、保護素子のボンディング層を半導体素子のボンディング層にボンディングするステップとを含む。幾つかの実施形態では、本方法は、保護素子のボンディング層が半導体素子の金属化パターンに合うよう金属化されるように保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、保護素子のボンディング層が非導電層内に設けられた多数の接触パッドを有するよう保護素子を形成するステップを含み、接触パッドは、半導体素子のボンディング層の複数の接触パッドと鏡像関係をなすよう構成される。幾つかの実施形態では、本方法は、妨害層が保護素子への外部からのアクセスを検出するよう構成された検出回路を有するよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、検出回路から保護素子の接触パッドまで延びる垂直相互接続部を含むよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、保護素子を半導体素子の能動サイドと正反対のところに位置する半導体素子のバックサイドに直にボンディングするステップ、及び半導体素子の能動サイドのところ又はその近くに位置する接触パッドから保護素子の接触パッドまで延びる半導体貫通ビア（ＴＳＶ）を有するよう半導体素子を形成するステップを含み、ＴＳＶは、半導体素子と検出回路との電気的連絡をもたらす。幾つかの実施形態では、本方法は、検出回路から保護素子の保護層まで延びる垂直相互接続部、及び保護素子の保護層から保護素子の接触パッドまで延びる第２の垂直相互接続部を含むよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、能動回路の外観をまねるよう構成された受動電子回路を有するよう保護回路層を形成するステップを含む。幾つかの実施形態では、本方法は、能動回路を有するよう保護回路層を形成するステップを含む。幾つかの実施形態では、本方法は、暗号化タイミング信号を放出するよう保護回路層の能動回路を構成するステップを含む。幾つかの実施形態では、本方法は、保護回路層の変化を検出するよう保護回路層の能動回路を構成するステップを含む。幾つかの実施形態では、本方法は、保護回路層の能動回路が保護回路層の変化を検出したとき、半導体素子の能動回路を無効化するよう保護回路層の能動回路を構成するステップを含む。幾つかの実施形態では、本方法は、保護回路層の能動回路が保護回路層の変化を検出したとき、警報信号を出すよう保護回路層の能動回路を構成するステップを含む。幾つかの実施形態では、本方法は、保護素子の保護回路層から保護素子の接触パッドまで延びる垂直相互接続部を含むよう保護素子を形成するステップを含む。幾つかの実施形態では、本方法は、保護素子を半導体素子の能動サイドと正反対のところに位置する半導体素子のバックサイドに直にボンディングするステップ、及び半導体素子の能動サイドのところ又はその近くに位置する接触パッドから保護素子の接触パッドまで延びる半導体貫通ビア（ＴＳＶ）を有するよう半導体素子を形成するステップを含み、ＴＳＶは、半導体素子と保護素子の保護層との電気的連絡をもたらす。幾つかの実施形態では、本方法は、保護回路層が保護素子内に完全に埋め込まれるよう保護素子を形成するステップを含む。

【0045】

もう１つの観点では、ボンデッド構造体が提供される。ボンデッド構造体は、能動回路を含む半導体素子及びボンディングインターフェースに沿って接着剤なしで半導体素子に直にボンディングされた保護素子を有する。保護素子は、保護素子、半導体素子の能動回路、又はこれら両方の素子への外部からのアクセスを検出し又は混乱させるよう構成された保護回路層を有する。

【0046】

幾つかの実施形態では、保護素子の保護層と半導体素子の能動回路は、ボンディングインターフェースに対して横の方向に沿って互いに間隔を置いて配置されている。幾つかの実施形態では、保護素子の妨害層と半導体素子の能動回路との間隔は、少なくとも２０マイクロメートルである。幾つかの実施形態では、保護素子は、ボンディング層を有し、半導体素子は、保護素子のボンディング層に直にボンディングされたボンディング層を有する。幾つかの実施形態では、保護素子のボンディング層は、半導体素子の金属化パターンに合うよう金属化されている。幾つかの実施形態では、半導体素子のボンディング層は、非導電層内に設けられた多数の接触パッドを有し、保護素子のボンディング層は、半導体素子の接触パッドに直にボンディングされた、非導電層内に設けられている多数の接触パッドを有する。幾つかの実施形態では、保護素子の保護層は、能動回路の外観をまねるよう構成された受動電子回路を有する。幾つかの実施形態では、保護素子の保護層は、能動回路を有する。幾つかの実施形態では、保護回路層の能動回路は、暗号化タイミング信号を出すよう構成されている。幾つかの実施形態では、保護回路層の能動回路は、保護素子の変化を検出するよう構成されている。幾つかの実施形態では、保護回路層の能動回路は、保護回路層の能動回路が保護素子の変化を検出したときに半導体素子の能動回路を無効化するよう構成されている。幾つかの実施形態では、保護回路層は、これが保護素子の変化を検出したときに警告信号を放出するよう構成されている。幾つかの実施形態では、ボンデッド構造体は、保護素子の保護層から保護素子の接触パッドまで延びる垂直相互接続部を有する。幾つかの実施形態では、保護素子は、能動サイドと反対側の半導体素子のバックサイドに直に結合され、半導体貫通ビア（ＴＳＶ）が半導体素子の能動サイドのところ又はその近くの接触パッドから保護素子の接触パッドまで延びており、その結果、ＴＳＶは、半導体素子と保護素子の保護層との電気的連絡を可能にするようになっている。幾つかの実施形態では、保護素子の保護回路層は、保護素子内に完全に埋め込まれている。

【0047】

文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including ”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、原語出願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いられているように、第１の素子が第２の素子の「上（on）」又は「覆って（over）」位置すると説明されている場合、第１の素子は、第１の素子と第２の素子は、互いに直接的に接触するよう、第２の素子上に又はこれを覆って直接位置する場合があり、或いは第１の素子は、１つ以上の素子が第１の素子と第２の素子の間に介在するよう、第２の素子上又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。

【0048】

さらに、原文明細書で用いられている条件語、とりわけ“can”（「～のがよい」又は「～でもよい」）、“could”、“might”、“may”、“e.g.”、“for example”、“such as”などは、別段の明示の指定がなければ、又は用いられている文脈内で違ったやり方で理解されない場合、一般に、ある特定の実施形態がある特定の特徴、要素、及び／又は状態を含み、他の実施形態がある特定の特徴、要素、及び／又は状態を含まないということを意味するようになっている。かくして、かかる条件語は、一般的には、特徴、要素、及び／又は状態が、１つ以上の実施形態について必要な何らかの仕方で存在することを意味するようにはなってはいない。

【0049】

ある特定の実施形態を説明したが、これら実施形態は、例示としてのみ提供されており、本発明の範囲を限定するものではない。確かに、本明細書において説明した新規な装置、方法、及びシステムは、種々の他の形態で具体化でき、さらに、本明細書において説明した方法及びシステムの形態における種々の省略、置換、及び変更は、本発明の範囲から逸脱することなく実施できる。例えば、ブロックが所与の配置で示されているが、変形実施形態は、異なるコンポーネント及び／又は回路トポロジでほぼ同じ機能を実行することができ、幾つかのブロックを削除し、動かし、追加し、分割し、組み合わせ、かつ／或いは改造することができる。これらブロックの各々は、多種多様な仕方で具体化できる。上述の種々の実施形態の要素及び作用の任意適当な組み合わせは、別の実施形態を提供するよう組み合わせ可能である。添付の特許請求の範囲に記載された本発明の範囲及びその均等範囲は、本発明の範囲及び精神に含まれるかかる形態又は改造を含むものである。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【国際調査報告】