(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-01
(54)【発明の名称】回路基板およびこれを含む半導体パッケージ
(51)【国際特許分類】
H05K 3/28 20060101AFI20240725BHJP
H05K 1/02 20060101ALI20240725BHJP
【ＦＩ】
H05K3/28 B
H05K1/02 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024506732
(86)(22)【出願日】2022-08-02
(85)【翻訳文提出日】2024-02-02
(86)【国際出願番号】 KR2022011381
(87)【国際公開番号】W WO2023014039
(87)【国際公開日】2023-02-09
(31)【優先権主張番号】10-2021-0101422
(32)【優先日】2021-08-02
(33)【優先権主張国・地域又は機関】KR
(81)【指定国・地域】
(71)【出願人】
【識別番号】517099982
【氏名又は名称】エルジー イノテック カンパニー リミテッド
(74)【代理人】
【識別番号】100114188
【弁理士】
【氏名又は名称】小野 誠
(74)【代理人】
【識別番号】100119253
【弁理士】
【氏名又は名称】金山 賢教
(74)【代理人】
【識別番号】100129713
【弁理士】
【氏名又は名称】重森 一輝
(74)【代理人】
【識別番号】100137213
【弁理士】
【氏名又は名称】安藤 健司
(74)【代理人】
【識別番号】100183519
【弁理士】
【氏名又は名称】櫻田 芳恵
(74)【代理人】
【識別番号】100196483
【弁理士】
【氏名又は名称】川嵜 洋祐
(74)【代理人】
【識別番号】100160749
【弁理士】
【氏名又は名称】飯野 陽一
(74)【代理人】
【識別番号】100160255
【弁理士】
【氏名又は名称】市川 祐輔
(74)【代理人】
【識別番号】100219265
【弁理士】
【氏名又は名称】鈴木 崇大
(74)【代理人】
【識別番号】100203208
【弁理士】
【氏名又は名称】小笠原 洋平
(74)【代理人】
【識別番号】100216839
【弁理士】
【氏名又は名称】大石 敏幸
(74)【代理人】
【識別番号】100146318
【弁理士】
【氏名又は名称】岩瀬 吉和
(72)【発明者】
【氏名】クォン，ミュンジェ
(72)【発明者】
【氏名】ナム，サンヒュク
(72)【発明者】
【氏名】イ，サンヒュン
【テーマコード（参考）】
5E314
5E338
【Ｆターム（参考）】
5E314AA24
5E314BB06
5E314BB10
5E314BB12
5E314FF05
5E314GG21
5E338AA02
5E338AA16
5E338BB13
5E338BB25
5E338EE60
(57)【要約】
実施例に係る回路基板は、絶縁層と、前記絶縁層上に配置された第１回路パターン層と、前記第１回路パターン層上に配置され、前記絶縁層よりも狭い幅を有する第１保護層と、前記絶縁層下に配置された第２回路パターン層と、前記第２回路パターン層下に配置され、前記絶縁層よりも狭い幅を有する第２保護層と、を含み、前記絶縁層の第１面は、前記第１保護層と垂直に重なる第１領域および前記第１領域を除いた第２領域を含み、前記絶縁層の前記第１面と反対となる第２面は、前記第２保護層と垂直に重なる第３領域および前記第３領域を除いた第４領域を含み、前記第２領域の一部と前記第４領域の一部とは、垂直に重なる。
【選択図】図６ｉ
【選択図】図６ｉ
【特許請求の範囲】
【請求項1】
絶縁層と、前記絶縁層上に配置された第１回路パターン層と、
前記第１回路パターン層上に配置され、前記絶縁層よりも狭い幅を有する第１保護層と、
前記絶縁層下に配置された第２回路パターン層と、
前記第２回路パターン層下に配置され、前記絶縁層よりも狭い幅を有する第２保護層と、を含み、
前記絶縁層の第１面は、
前記第１保護層と垂直に重なる第１領域および前記第１領域を除いた第２領域を含み、
前記絶縁層の前記第１面と反対となる第２面は、
前記第２保護層と垂直に重なる第３領域および前記第３領域を除いた第４領域を含み、
前記第２領域の一部と前記第４領域の一部とは、垂直に重なる、回路基板。
【請求項2】
前記第２領域は、前記絶縁層の前記第１面のうち前記絶縁層の最外側端に隣接する領域であり、前記第４領域は、前記絶縁層の前記第２面のうち前記絶縁層の最外側端部に隣接する領域である、請求項１に記載の回路基板。
【請求項3】
前記第１領域は、前記絶縁層の前記第１面の中央領域であり、前記第２領域は、前記絶縁層の前記第１面の縁領域であり、
前記第３領域は、前記絶縁層の前記第２面の中央領域であり、
前記第４領域は、前記絶縁層の前記第２面の縁領域である、請求項１に記載の回路基板。
【請求項4】
前記第４領域は、前記第１領域と垂直に重なる第４－１領域と、
前記第４－１領域を除いた第４－２領域と、を含む、請求項１ないし請求項３のうちいずれか一項に記載の回路基板。
【請求項5】
前記第２領域は、前記第４－２領域と垂直に重なる、請求項４に記載の回路基板。
【請求項6】
前記絶縁層の前記第２領域には、前記絶縁層の前記第２面に向かって凹んだリセスを含む、請求項１ないし請求項３のうちいずれか一項に記載の回路基板。
【請求項7】
前記リセスは、前記第１回路パターン層と同じ幅を有する、請求項６に記載の回路基板。
【請求項8】
前記第１回路パターン層の少なくとも一部は、前記絶縁層に埋め込まれる、請求項１ないし請求項３のうちいずれか一項に記載の回路基板。
【請求項9】
前記第２回路パターン層は、前記絶縁層の前記第２面の下に突出する、請求項８に記載の回路基板。
【請求項10】
前記第１回路パターン層の上面の少なくとも一部は、前記第１保護層と垂直に重なり、前記第１回路パターン層の側面の少なくとも一部は、前記絶縁層で覆われる、請求項８に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
実施例は、回路基板およびこれを含む半導体パッケージに関する。
【背景技術】
【0002】
電子部品の小型化、軽量化、集積化の加速に伴い回路の線幅が微細化している。特に、半導体チップのデザインのルールがナノメートルスケールに集積化することに伴い、半導体チップを実装するパッケージ基板または回路基板の回路線幅が数マイクロメートル以下に微細化している。
【0003】
回路基板の回路集積度を高めるために、すなわち、回路線幅を微細化するために多様な工法が提案されている。銅めっきの後パターンを形成するためにエッチングする段階における回路線幅の損失を防止するための目的で、ＳＡＰ（ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）工法とＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などが提案された。
【0004】
以後、より微細な回路パターンを具現するために、銅箔を前記絶縁層の中に埋め込む埋め込みトレース（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ；以下「ＥＴＳ」と称する）工法が当業界で用いられている。ＥＴＳ工法は、銅箔回路を前記絶縁層の表面に形成する代わりに、前記絶縁層内に埋め込むタイプで製造するため、エッチングによる回路損失がないので、回路ピッチを微細化するのに有利である。
【0005】
このような回路基板の製造過程において、回路基板が熱処理される工程を経て反り（ｗａｒｐａｇｅ）が発生することがある。また、電子製品の小型、薄型化に伴って回路基板も薄板化されており、前記回路基板の薄板化が進むほど反りによる不良率が増加している。ここで、反りの発生原因は、絶縁材と金属回路基板との熱膨張係数（ＣＴＥ）の差、弾性係数の差など多様である。
【0006】
さらに、上記のようなＥＴＳ工法で製造された回路基板は、キャリア部材を中心に、その一側で順に積層工程を行うことにより製造される。
【0007】
これにより、前記ＥＴＳ工法で製造された回路基板は、最上側および最下側に配置された回路パターン層が非対称構造を有する。
【0008】
例えば、最上側回路パターン層は、前記絶縁層内に埋め込まれた構造を有する。これとは異なり、最下側回路パターン層は、前記絶縁層の下面の下に突出した構造を有する。
【0009】
そして、上記のような非対称構造を有する回路基板では、前記反りの発生程度がより深刻であるという問題がある。例えば、上記のような非対称構造を有する回路基板では、埋め込みパターンが上側に配置された場合、クライイング方向（例えば、∩）に反りが発生するという問題がある。
【0010】
これにより、非対称構造を有するＥＴＳ工法で製造された回路基板の反りを最小限に抑えることができる方策が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【0011】
実施例にでは、反りの発生が最小限に抑えられた構造を有する回路基板およびこれを含むパッケージ基板を提供しようとする。
【0012】
また、実施例では、絶縁層の上部に配置される第１保護層の開口率と、絶縁層の下部に配置される第２保護層の開口率とが互いに異なる回路基板およびこれを含むパッケージ基板を提供しようとする。
【0013】
また、実施例では、絶縁層の上面の少なくとも一部が第１保護層の開口部と垂直に重なる構造を有する回路基板およびこれを含むパッケージ基板を提供しようとする。
【0014】
また、実施例では、絶縁層の下面の少なくとも一部が第２保護層の開口部と垂直に重なる構造を有する回路基板およびこれを含むパッケージ基板を提供しようとする。
【0015】
また、実施例では、絶縁層の上面に配置された第１保護層の幅と絶縁層の下面に配置された第２保護層の幅とが互いに異なる回路基板およびこれを含むパッケージ基板とを提供しようとする。
【0016】
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた別の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解されるであろう。
【課題を解決するための手段】
【0017】
実施例に係る回路基板は、絶縁層と、前記絶縁層上に配置された第１回路パターン層と、前記第１回路パターン層上に配置され、前記絶縁層よりも狭い幅を有する第１保護層と、前記絶縁層下に配置された第２回路パターン層と、前記第２回路パターン層下に配置され、前記絶縁層よりも狭い幅を有する第２保護層と、を含み、前記絶縁層の第１面は、前記第１保護層と垂直に重なる第１領域および前記第１領域を除いた第２領域を含み、前記絶縁層の前記第１面と反対となる第２面は、前記第２保護層と垂直に重なる第３領域および前記第３領域を除いた第４領域を含み、前記第２領域の一部と前記第４領域の一部とは、垂直に重なる。
【0018】
また、前記第２領域は、前記絶縁層の前記第１面のうち前記絶縁層の最外側端に隣接する領域であり、前記第４領域は、前記絶縁層の前記第２面のうち前記絶縁層の最外側端に隣接する領域である。
【0019】
また、前記第１領域は、前記絶縁層の前記第１面の中央領域であり、前記第２領域は、前記絶縁層の前記第１面の縁領域であり、前記第３領域は、前記絶縁層の前記第２面の中央領域であり、前記第４領域は、前記絶縁層の前記第２面の縁領域である。
【0020】
また、前記第４領域は、前記第１領域と垂直に重なる第４－１領域と、前記第４－１領域を除いた第４－２領域とを含む。
【0021】
また、前記第２領域は、前記第４－２領域と垂直に重なる。
【0022】
また、前記絶縁層の前記第２領域は、前記絶縁層の前記第２面に向かって凹んだリセスを含む。
【0023】
また、前記リセスは、前記第１回路パターン層と同じ幅を有する。
【0024】
また、前記第１回路パターン層の少なくとも一部は、 前記絶縁層に埋め込まれる。
【0025】
また、前記第２回路パターン層は、前記絶縁層の前記第２面の下に突出する。
【0026】
また、前記第１回路パターン層の上面の少なくとも一部は、前記第１保護層と垂直に重なり、前記第１回路パターン層の側面の少なくとも一部は、前記絶縁層で覆われる。
【0027】
一方、実施例に係る回路基板は、絶縁層と、前記絶縁層上に配置された第１回路パターン層と、前記絶縁層および前記第１回路パターン層上に配置された第１保護層と、 前記絶縁層下に配置された第２回路パターン層と、前記絶縁層および前記第２回路パターン層下に配置された第２保護層と、を含み、前記絶縁層の下面は、前記第２保護層と垂直に重なる第１下部領域と、前記絶縁層の最外側端に隣接し、前記第２下部領域を除いた第２下部領域とを含み、前記第２下部領域は、前記第１保護層と垂直に重なる。
【0028】
また、前記第２下部領域は、前記絶縁層の下面のうち前記絶縁層の最外側端に最も隣接する縁領域である。
【0029】
また、前記第１回路パターン層のうち少なくとも一つは、前記第２下部領域と垂直に重なる。
【0030】
また、前記第２下部領域と垂直に重なる第１回路パターン層の側面は、前記絶縁層の最外側端と同じ垂直線上に位置する。
【0031】
また、前記第１回路パターン層の少なくとも一部は、前記絶縁層に埋め込まれ、前記第２回路パターン層は、前記絶縁層の下面の下に突出する。
【0032】
また、前記第１回路パターン層の上面の少なくとも一部は、前記第１保護層と垂直に重なり、前記第１回路パターン層の側面の少なくとも一部は、前記絶縁層で覆われる。
【発明の効果】
【0033】
実施例における回路基板は、反り特性を改善することができる。
【0034】
具体的には、回路基板は、絶縁層の上面に配置される第１保護層および絶縁層の下面に配置される第２保護層を含む。そして、絶縁層の上面は、第１保護層と垂直に重なる第１上部領域および前記第１上部領域を除いた第２上部領域を含む。これに対応して、絶縁層の下面は、第２保護層と垂直に重なる第１下部領域および前記第１下部領域を除いた第２下部領域を含む。このとき、前記第２上部領域の少なくとも一部は、第２下部領域の少なくとも一部と垂直に重なることがある。さらに、前記第２上部領域は、前記絶縁層の上面のうち前記絶縁層の最外側端に隣接する縁領域であり、前記第２下部領域は、前記絶縁層の下面のうち前記最外側端に隣接する縁領域である。これにより、実施例では、前記絶縁層の縁領域における第１保護層および第２保護層の硬化による収縮を減らすことができ、これにより前記回路基板の反り特性を改善することができる。
【0035】
さらに、実施例における前記絶縁層の第２下部領域は、前記絶縁層の第１上部領域と重なる第２－１領域と、前記第２－１領域を除いた第２－２領域とを含む。すなわち、実施例における第２保護層の体積は、前記第１保護層の体積に比べて前記第２－２領域の面積ほど小さくてもよい。これにより、前記第１保護層による前記絶縁層の第２上部領域における硬化収縮率は、前記第２保護層による絶縁層の第２下部領域における硬化収縮率よりも大きくてもよい。したがって、実施例における回路基板は、前記第１保護層による硬化収縮率により、上側方向に反りが発生することがある。このとき、一般的なＥＴＳ構造の回路基板は、下側方向に対応するクライイング方向に反りが発生する。これにより、実施例では、前記クライイング方向への反りの発生を抑制するか、前記回路基板の反り方向をスマイル方向にシフトさせることができ、これによる回路基板の反り特性を改善することができる。
【図面の簡単な説明】
【0036】
【図1】比較例に係る回路基板を示す図である。
【図2a】第１実施例に係る半導体パッケージを示す断面図である。
【図2b】第２実施例に係る半導体パッケージを示す断面図である。
【図2c】第３実施例に係る半導体パッケージを示す断面図である。
【図2d】第４実施例に係る半導体パッケージを示す断面図である。
【図2e】第５実施例に係る半導体パッケージを示す断面図である。
【図2f】第６実施例に係る半導体パッケージを示す断面図である。
【図2g】第７実施例に係る半導体パッケージを示す断面図である。
【図3a】実施例による回路基板の製造のためのパネルを示す図である。
【図4】第１実施例に係る回路基板の断面図である。
【図6a】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6b】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6c】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6d】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6e】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6f】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6g】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6h】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図6i】第１実施例に係る回路基板の製造方法を工程順に説明するための図である。
【図7】第２実施例に係る回路基板を示す図である。
【図9】第３実施例に係る回路基板を示す図である。
【図10】第４実施例に係る回路基板を示す図である。
【発明を実施するための形態】
【0037】
以下、添付された図面を参照して、本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似する構成要素は、同じ参照番号を付し、それに対する重複説明は省略することにする。以下の説明で使用される構成要素に対する接尾辞「モジュール」および「部」は、明細書の作成を容易にするために付与また混用されるものとして、それ自体で相互区別される意味または役割を有するものではない。また、本明細書に開示された実施例の説明において、係る公知技術に対する具体的な説明が本明細書に開示された実施例の要旨を妨害すると判断される場合には、その詳細な説明は省略する。また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想および技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解されるべきである。
【0038】
第１、第２などの序数を含む用語が多様な構成要素を説明するために使用されることができるが、前記構成要素は、前記用語によって限定されることはない。前記用語は、一つの構成要素を他の構成要素から区別する目的にのみ使用される。
【0039】
ある構成要素が他の構成要素に「連結」または「接続」されていると言及された場合には、その他の構成要素に直接的に「連結」または「接続」されていてもよく、間に他の構成要素が存在してもよいと理解されるべきである。一方、ある構成要素が他の構成要素に「直接連結」または「直接接続」されていると言及されたときには、その間に他の構成要素が存在しないものと理解されるべきである。
【0040】
単数の表現は、文脈上明らかに異なる意味を持たない限り、複数の表現を含む。
【0041】
本出願で、「含む」または「有する」等の用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組合せたものが存在することを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組合せたものの存在または付加可能性をあらかじめ排除しないものと理解されるべきである。
【0042】
以下、添付した図面を参照して、本発明の実施例の説明に先立ち、比較例について説明する。
【0043】
図１は、比較例の回路基板を示す図である。
【0044】
図１の（ａ）を参照すると、比較例では、回路パターンの微細化のためにＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法で回路基板を製造している。
【0045】
ＥＴＳ工法は、微細パターンが絶縁層中に埋め込まれる構造を有し、これにより、前記微細パターンの安定した保護が可能である。また、ＥＴＳ工法は、銅箔層をエッチングして回路パターンを形成する代わりに、シード層を用いて回路パターンを電解めっきで形成するため、エッチングによる回路パターンの形状変化がなく、これにより回路パターンを微細化することができる。
【0046】
比較例におけるＥＴＳ工法は、キャリアボードまたは支持部材の一側でめっき工程を行い、微細な回路パターンを形成して行われる。
【0047】
例えば、比較例の回路基板１は、絶縁層１０、第１回路パターン層２０、第２回路パターン層３０、第１保護層４０、および第２保護層５０を含む。
【0048】
第１回路パターン層２０は、絶縁層１０の上面に配置される。例えば、第１回路パターン層２０は、絶縁層１０内に埋め込まれる。すなわち、第１回路パターン層２０の側面および下面は、前記絶縁層１０によって覆われ得る。
【0049】
第２回路パターン層３０は、絶縁層１０の下面に配置される。例えば、第２回路パターン層３０は、前記絶縁層１０の下面の下に突出する。
【0050】
絶縁層１０内には、貫通電極６０が配置される。貫通電極６０は、絶縁層１０を貫通する。貫通電極６０は、絶縁層１０の上面に配置された第１回路パターン層２０と絶縁層１０の下面に配置された第２回路パターン層３０との間を連結することができる。
【0051】
絶縁層１０の上面および第１回路パターン層２０の上面には、第１保護層４０が配置される。前記第１保護層４０は、ソルダーレジストであり得る。
【0052】
絶縁層１０の下面および第２回路パターン層３０の下面には、第２保護層５０が配置される。前記第２保護層５０は、ソルダーレジストであり得る。
【0053】
このとき、上記のようなＥＴＳ工法で製造された回路基板１は、第１回路パターン層２０と第２回路パターン層３０との非対称構造により、反り特性が低下するという問題がある。
【0054】
そして、上記のような回路基板１の反り特性の低下は、回路基板の製造工程でも信頼性の問題を引き起こすが、回路基板の製造が完了した後、製品のアセンブリ過程でも扁平度を低下させるか、高温アセンブリ工程で反り特性が低下するという問題がある。
【0055】
例えば、図１の（ｂ）のようにＥＴＳ構造の回路基板では、埋め込まれたパターンである第１回路パターン層２０が配置された方向に凸状のクライイング（ｃｒｙｉｎｇ）反りが発生し、これは上述したような多様な信頼性の問題を引き起こす。
【0056】
－電子デバイス－
実施例の説明に先立ち、実施例の半導体パッケージを含む電子デバイスについて簡単に説明する。電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的および／または電気的に連結され得る。例えば、メインボードは、実施例の半導体パッケージと連結され得る。前記半導体パッケージには、多様な半導体素子が実装され得る。
実施例の説明に先立ち、実施例の半導体パッケージを含む電子デバイスについて簡単に説明する。電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的および／または電気的に連結され得る。例えば、メインボードは、実施例の半導体パッケージと連結され得る。前記半導体パッケージには、多様な半導体素子が実装され得る。
【0057】
前記半導体素子は、能動素子および／または受動素子を含むことができる。能動素子は、数百ないし数百万個以上の素子が一つのチップの中に集積化された集積回路（ＩＣ）型状の半導体チップであり得る。半導体素子は、ロジックチップ、メモリチップなどであり得る。ロジックチップは、セントラルプロセッサ（ＣＰＵ）、グラフィックプロセッサ（ＧＰＵ）などであり得る。例えば、ロジックチップは、セントラルプロセッサ（ＣＰＵ）、グラフィックプロセッサ（ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうち少なくとも一つを含むアプリケーションプロセッサ（ＡＰ）チップであるか、またはアナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などであるか、またはこれまで列挙したものの特定の組み合わせを含むチップセットであり得る。
【0058】
メモリチップは、ＨＢＭなどのスタックメモリであり得る。また、メモリチップは、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップを含むことができる。
【0059】
一方、実施例の半導体パッケージが適用される製品群は、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＦＣ－ＣＳＰ（Ｆｌｉｐ Ｃｈｉｐ－Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ)、ＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）、およびＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）のうちいずれか一つであり得るが、これに限定されない。
【0060】
また、前記電子機器は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、車両、高性能サーバ、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであり得る。ただし、これに限定されず、これらに加えてデータを処理する任意の他の電子機器であり得ることは言うまでもない。
【0061】
以下、実施例に係る回路基板を含む半導体パッケージについて説明する。実施例の半導体パッケージは、後述する回路基板を含む多様なパッケージ構造を有することができる。そして、一実施例における前記回路基板は、後述するパッケージ基板であり得、他の実施例における前記回路基板は、後述するインターポーザであり得る。
【0062】
図２ａは、第１実施例に係る半導体パッケージを示す断面図であり、図２ｂは、第２実施例に係る半導体パッケージを示す断面図であり、図２ｃは、第３実施例に係る半導体パッケージを示す断面図であり、図２ｄは、第４実施例に係る半導体パッケージを示す断面図であり、図２ｅは、第５実施例に係る半導体パッケージを示す断面図であり、図２ｆは、第６実施例に係る半導体パッケージを示す断面図であり、図２ｇは、第７実施例に係る半導体パッケージを示す断面図である。
【0063】
図２ａを参照すると、第１実施例の半導体パッケージは、第１基板１１００、第２基板１２００、および半導体素子１３００を含むことができる。
【0064】
前記第１基板１１００は、パッケージ基板を意味する。
【0065】
例えば、前記第１基板１１００は、少なくとも一つの外部基板が結合される空間を提供することができる。前記外部基板は、前記第１基板１１００上に結合される第２基板１２００を意味することができる。また、前記外部基板は、前記第１基板１１００の下部に結合される電子デバイスに含まれたメインボードを意味することができる。
【0066】
また、図面上には示さなかったが、前記第１基板１１００は、少なくとも一つの半導体素子が実装される空間を提供することができる。
【0067】
前記第１基板１１００は、少なくとも一つの絶縁層、前記少なくとも一つの絶縁層に配置された電極、および前記少なくとも一つの絶縁層を貫通する貫通部を含む。
【0068】
前記第１基板１１００上には、第２基板１２００が配置される。
【0069】
前記第２基板１２００は、インターポーザであり得る。例えば、前記第２基板１２００は、少なくとも一つの半導体素子が実装される空間を提供することができる。前記第２基板１２００は、前記少なくとも一つの半導体素子１３００と連結され得る。例えば、第２基板１２００は、第１半導体素子１３１０および第２半導体素子１３２０が実装される空間を提供することができる。前記第２基板１２００は、前記第１半導体素子１３１０と第２半導体素子１３２０との間を電気的に連結しながら、前記第１および第２半導体素子１３１０、１３２０と前記第１基板１１００との間を電気的に連結することができる。すなわち、前記第２基板１２００は、複数の半導体素子間の水平連結機能および半導体素子とパッケージ基板との間の垂直連結機能を果たすことができる。
【0070】
図２では、前記第２基板１２００上に２つの半導体素子１３１０、１３２０が配置されると示したが、これに限定されない。例えば、前記第２基板１２００上には、一つの半導体素子が配置され、これとは異なり、３つ以上の半導体素子が配置され得る。
【0071】
第２基板１２００は、前記半導体素子１３００と前記第１基板１１００との間に配置され得る。
【0072】
一実施例では、前記第２基板１２００は、半導体素子機能を果たすアクティブインターポーザであり得る。前記第２基板１２００が半導体素子機能を果たす場合、実施例のパッケージは、前記第１基板１１００上に垂直方向への積層構造を有して複数のロジックチップが実装され得る。そして、前記ロジックチップのうち前記アクティブインターポーザに対応する第１ロジックチップは、当該ロジックチップの機能を果たしながら、その上部に配置された第２ロジックチップと前記第１基板１１００との間の信号伝達機能を果たすことができる。
【0073】
他の実施例によれば、前記第２基板１２００は、パッシブインターポーザであり得る。例えば、前記第２基板１２００は、前記半導体素子１３００と前記第１基板１１００との間における信号中継機能を果たすことができる。例えば、前記半導体素子１３００は、５Ｇ、モノのインターネットＩＯＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）、画質の増加、通信速度の増加などの理由で端子の個数が徐々に増加している。すなわち、前記半導体素子１３００に備えられる端子の個数が増加し、これにより端子の幅や複数の端子間の間隔が減少している。このとき、前記第１基板１１００は、電子機器のメインボードと連結される。これにより、前記第１基板１１００に備えられた電極が前記半導体素子１３００および前記メインボードとそれぞれ連結されるための幅および間隔を有するためには、前記第１基板１１００の厚さが増加するか、前記第１基板１１００の層構造が複雑になるという問題がある。したがって、第１実施例は、前記第１基板１１００と前記半導体素子１３００とに第２基板１２００を配置する。そして、前記第２基板１２００は、前記半導体素子１３００の端子に対応する微細幅および間隔を有する電極を含むことができる。
【0074】
前記半導体素子１３００は、ロジックチップ、メモリチップなどであり得る。前記ロジックチップは、セントラルプロセッサ（ＣＰＵ）、グラフィックプロセッサ（ＧＰＵ）などであり得る。例えば、ロジックチップは、セントラルプロセッサ（ＣＰＵ）、グラフィックプロセッサ（ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうち少なくとも一つを含むＡＰであるか、またはアナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などであるか、またはこれまで列挙したものの特定の組み合わせを含むチップセットであり得る。そして、メモリチップは、ＨＢＭなどのスタックメモリであり得る。また、メモリチップは、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップを含むことができる。
【0075】
一方、第１実施例の半導体パッケージは、接続部を含むことができる。
【0076】
例えば、半導体パッケージは、第１基板１１００と前記第２基板１２００との間に配置される第１接続部１４１０を含む。前記第１接続部１４１０は、前記第１基板１１００に前記第２基板１２００を結合させながら、これらの間を電気的に連結する。
【0077】
例えば、半導体パッケージは、第２基板１２００と半導体素子１３００との間に配置される第２接続部１４２０を含むことができる。前記第２接続部１４２０は、前記第２基板１２００上に前記半導体素子１３００を結合させながら、これらの間を電気的に連結することができる。
【0078】
半導体パッケージは、第１基板１１００の下面に配置された第３接続部１４３０を含む。前記第３接続部１４３０は、前記第１基板１１００をメインボードに結合させながら、これらの間を電気的に連結することができる。
【0079】
このとき、前記第１接続部１４１０、第２接続部１４２０、および第３接続部１４３０は、ワイヤボンディング、ソルダーボンディング、メタル間ダイレクトボンディングのうち少なくとも一つのボンディング方式を用いて、複数の構成要素間を電気的に連結することができる。すなわち、前記第１接続部１４１０、第２接続部１４２０、および第３接続部１４３０は、複数の構成要素を電気的に連結する機能を有するため、メタル間ダイレクトボンディングを用いる場合、半導体パッケージは、ソルダーやワイヤではなく電気的に連結される部分として理解され得る。
【0080】
前記ワイヤボンディング方式は、金（Ａｕ）などの導線を用いて複数の構成要素間を電気的に連結することを意味することができる。また、前記ソルダーボンディング方式は、Ｓｎ、Ａｇ、Ｃｕのうち少なくとも一つを含む物質を用いて複数の構成要素間を電気的に連結することができる。また、メタル間ダイレクトボンディング方式は、ソルダー、ワイヤ、導電性接着剤などの部材なしで、複数の構成要素間に熱と圧力を加えて再結晶化し、これを通じて複数の構成要素間を直接結合させることを意味することができる。そして、メタル間ダイレクトボンディング方式は、前記第２接続部１４２０によるボンディング方式を意味することができる。この場合、前記第２接続部１４２０は、前記再結晶化によって複数の構成要素間に形成される金属層を意味することができる。
【0081】
具体的には、前記第１接続部１４１０、第２接続部１４２０、および第３接続部１４３０は、ＴＣ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ）ボンディング方式によって複数の構成を互いに結合させることができる。ＴＣボンディングは、前記第１接続部１４１０、第２接続部１４２０、および第３接続部１４３０に熱と圧力を加えて複数の構成間を直接結合させる方式を意味することができる。
【0082】
このとき、前記第１基板１１００および第２基板１２００のうち少なくとも一つにおいて、前記第１接続部１４１０、第２接続部１４２０、および第３接続部１４３０が配置される電極には、突出部が配置され得る。前記突出部は、前記第１基板１１００または第２基板１２００から外側方向に向かって突出し得る。
【0083】
前記突出部は、バンプ（ｂｕｍｐ）と言える。前記突出部は、ポスト（ｐｏｓｔ）とも言える。前記突出部は、ピラー（ｐｉｌｌａｒ）とも言える。好ましくは、前記突出部は、第２基板１２００の電極のうち前記半導体素子１３００との結合のための第２接続部１４２０が配置された電極を意味することができる。すなわち、前記半導体素子１３００の端子のピッチが微細化されて、前記半導体素子１３００の端子とそれぞれ連結される第２接続部１４２０の短絡が発生することがある。したがって、実施例は、前記第２接続部１４２０の体積を減らすために、前記第２接続部１４２０が配置される前記第２基板１２００の電極に突出部が含まれるようにする。前記突出部は、第２基板１２００の電極と前記半導体素子１３００の端子との間の整合度および前記第２接続部１４２０の拡散を防止することができる。
【0084】
一方、図２ｂを参照すると、第２実施例の半導体パッケージは、前記第２基板１２００に連結部材１２１０が配置される点で第１実施例の半導体パッケージとは違いがある。前記連結部材１２１０は、ブリッジ基板と言える。例えば、前記連結部材１２１０は、再配線層を含むことができる。
【0085】
一実施例では、前記連結部材１２１０は、シリコンブリッジであり得る。すなわち、前記連結部材１２１０は、シリコン基板と前記シリコン基板上に配置される再配線層とを含むことができる。
【0086】
他の実施例では、前記連結部材１２１０は、有機ブリッジであり得る。例えば、前記連結部材１２１０は、有機物を含むことができる。例えば、前記連結部材１２１０は、前記シリコン基板の代わりに有機物を含む有機基板を含む。
【0087】
前記連結部材１２１０は、前記第２基板１２００内に埋め込まれ得るが、これに限定されない。例えば、前記連結部材１２１０は、前記第２基板１２００上に突出する構造を有して配置され得る。
【0088】
また、前記第２基板１２００は、キャビティを含むことができ、前記連結部材１２１０は、前記第２基板１２００の前記キャビティ内に配置され得る。
【0089】
前記連結部材１２１０は、前記第２基板１２００上に配置される複数の半導体素子間を水平連結することができる。
【0090】
図２ｃを参照すると、第３実施例の半導体パッケージは、第２基板１２００および半導体素子１３００を含む。このとき、第３実施例の半導体パッケージは、第２実施例の半導体パッケージと比較して、第１基板１１００が除去された構造を有する。
【0091】
すなわち、第３実施例の第２基板１２００は、インターポーザ機能を果たしながらパッケージ基板の機能を果たすことができる。
【0092】
前記第２基板１２００の下面に配置された第１接続部１４１０は、電子デバイスのメインボードに前記第２基板１２００を結合させることができる。
【0093】
図２ｄを参照すると、第４実施例の半導体パッケージは、第１基板１１００および半導体素子１３００を含む。
【0094】
このとき、第４実施例の半導体パッケージは、第２実施例の半導体パッケージと比較して、第２基板１２００が除去された構造を有する。
【0095】
すなわち、第４実施例の前記第１基板１１００は、パッケージ基板機能を果たしながら、前記半導体素子１３００とメインボードとの間を連結するインターポーザ機能を果たすことができる。このために、第１基板１１００は、複数の半導体素子間を連結するための連結部材１１１０を含むことができる。前記連結部材１１１０は、複数の半導体素子間を連結するシリコンブリッジまたは有機物ブリッジであり得る。
【0096】
図２ｅを参照すると、第５実施例の半導体パッケージは、第４実施例の半導体パッケージと比較して、第３半導体素子１３３０をさらに含む。
【0097】
このために、第１基板１１００の下面には、第４接続部１４４０が配置される。
【0098】
そして、前記第４接続部１４４０には、第３半導体素子１３３０が配置され得る。すなわち、第５実施例の半導体パッケージは、上側および下側にそれぞれ半導体素子が実装される構造を有することができる。
【0099】
このとき、前記第３半導体素子１３３０は、図２ｃの半導体パッケージにおいて、第２基板１２００の下面に配置された構造を有することもできる。
【0100】
図２ｆを参照すると、第６実施例の半導体パッケージは、第１基板１１００を含む。
【0101】
前記第１基板１１００上には、第１半導体素子１３１０が配置され得る。このために、前記第１基板１１００と前記第１半導体素子１３１０との間には、前記第１接続部１４１０が配置される。
【0102】
また、前記第１基板１１００は、導電性結合部１４５０を含む。前記導電性結合部１４５０は、前記第１基板１１００から第２半導体素子１３２０に向かってさらに突出し得る。前記導電性結合部１４５０は、バンプと言え、これとは異なり、ポストとも言える。前記導電性結合部１４５０は、前記第１基板１１００の最上側に配置された電極上に突出した構造を有して配置され得る。
【0103】
前記第１基板１１００の前記導電性結合部１４５０上には、第２半導体素子１３２０が配置される。このとき、前記第２半導体素子１３２０は、前記導電性結合部１４５０を介して前記第１基板１１００と連結され得る。また、前記第１半導体素子１３１０と前記第２半導体素子１３２０との間には、第２接続部１４２０が配置され得る。
【0104】
これにより、前記第２半導体素子１３２０は、前記第２接続部１４２０を介して前記第１半導体素子１３１０と電気的に連結され得る。
【0105】
すなわち、第２半導体素子１３２０は、導電性結合部１４５０を介して第１基板１１００と連結されながら、前記第２接続部１４２０を介して前記第１半導体素子１３１０とも連結される。
【0106】
このとき、前記第２半導体素子１３２０は、前記導電性結合部１４５０を介して電源信号を提供され得る。また、前記第２半導体素子１３２０は、前記第２接続部１４２０を介して前記第１半導体素子１３１０と通信信号を送受信することができる。
【0107】
第６実施例の半導体パッケージは、導電性結合部１４５０を介して第２半導体素子１３２０に電源信号を提供することにより、前記第２半導体素子１３２０の駆動のための十分な電源を提供することができる。これにより、実施例は、前記第２半導体素子１３２０の駆動特性を向上させることができる。すなわち、実施例は、第２半導体素子１３２０に提供される電源の不足問題を解決することができる。さらに、実施例は、前記第２半導体素子１３２０の電源信号および通信信号が前記導電性結合部１４５０と第２接続部１４２０を介して互いに異なる経路を介して提供されるようにする。これを通じて、実施例は、前記電源信号によって前記通信信号の損失が発生する問題を解決することができる。例えば、実施例は、電源信号の通信信号間の相互干渉を最小限に抑えることができる。一方、第６実施例における前記第２半導体素子１３２０は、ＰＯＰ構造を有して第１基板１１００上に配置され得る。例えば、前記第２半導体素子１３２０は、メモリチップを含むメモリパッケージであり得る。そして、前記メモリパッケージは、前記導電性結合部１４５０上に結合され得る。このとき、前記メモリパッケージは、前記第１半導体素子１３１０とは連結されないことがある。
【0108】
図２ｇを参照すると、第７実施例の半導体パッケージは、第１基板１１００、第１接続部１４１０、半導体素子１３００、および第３接続部１４３０を含む。
【0109】
このとき、第７実施例の半導体パッケージは、第４実施例の半導体パッケージに比べて、連結部材１１１０が除去されており、前記第１基板１１００が複数の基板層を含むことに違いがある。
【0110】
前記第１基板１１００は、複数の基板層を含む。例えば、第１基板１１００は、パッケージ基板に対応する第１基板層１１００Ａと、連結部材の再配線層に対応する第２基板層１１００Ｂとを含むことができる。
【0111】
すなわち、前記第１基板１１００は、第１基板層１１００Ａ上に再配線層に対応する第２基板層１１００Ｂを配置する。
【0112】
言い換えれば、第７実施例の半導体パッケージは、一体に形成された第１基板層１１００Ａおよび第２基板層１１００Ｂを含む。前記第２基板層１１００Ｂの絶縁層の物質は、第１基板層１１００Ａの絶縁層の物質と異なり得る。例えば、第２基板層１１００Ｂの絶縁層の物質は、光硬化性物質を含むことができる。例えば、第２基板層１１００Ｂは、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）であり得る。そして、前記第２基板層１１００Ｂは、光硬化性物質を含むことによって電極の微細化が可能である。したがって、第７実施例は、第１基板層１１００Ａ上に光硬化性物質の絶縁層を順に積層し、前記光硬化性物質の絶縁層上に微細化された電極を形成することによって、第２基板層１１００Ｂを形成することができる。これを通じて、前記第２基板１１００Ｂは、微細化された電極を含む再配線層であり得る。
【0113】
以下、実施例の回路基板について説明する。
【0114】
実施例の回路基板の説明に先立ち、後述する回路基板は、以前の半導体パッケージに含まれた複数の基板のうちいずれか一つの基板を意味することができる。
【0115】
【0116】
実施例の回路基板は、パネル単位で製造され得る。
【0117】
【0118】
【0119】
また、パネル単位で製造された回路基板における素子実装工程や素子モールディング工程は、前記パネルを構成するストリップ単位で行われる。
【0120】
そして、ストリップ単位で回路基板の製造が完了すると、前記ストリップを構成する複数のユニットをそれぞれソーイング（ｓａｗｉｎｇ）することができる。
【0121】
具体的には、図３ａを参照すると、一般的な回路基板を製造するための基礎資材は、銅箔積層板（ＣＣＬ）の形態のパネル１００であり得る。
【0122】
前記パネル１００の横方向の幅は、４１５ｍｍ～４３０ｍｍであり得る。また、前記パネル１００の縦方向の幅は、５１０ｍｍ～５５０ｍｍであり得る。ここで、前記パネル１００の横方向の幅は、短軸方向の幅であり得、縦方向の幅は、長軸方向の幅であり得る。
【0123】
このとき、前記パネル１００は、複数のストリップ２００に区分され得る。言い換えれば、パネル１００は、複数のストリップ２００の集合からなることができる。前記複数のストリップ２００は、前記パネル１００内で横方向および縦方向にそれぞれ一定間隔で離隔し得る。例えば、一つのパネル１００は、１６個のストリップ２００に区分され得る。すなわち、一つの前記パネル１００は、横方向に２つの領域に区分され、縦方向に８つの領域に区分され得る。
【0124】
一方、それぞれのストリップ２００は、複数のユニット３００を含むことができる。例えば、一つのストリップ２００は、１２７５個のユニット３００を含むことができるが、これらに限定されない。例えば、前記一つのストリップ２００に含まれるユニット３００の数は、工程能力に応じて減少または増加することがある。
【0125】
このとき、それぞれのユニット３００は、横方向の幅が約３ｍｍであり得、縦方向の幅が約２ｍｍであり得る。一方、前記それぞれのユニット３００は、実施例の回路基板を意味することができる。
【0126】
言い換えれば、一つのストリップ２００は、１，２７５個のユニット３００を含み、パネル１００は、１６個のストリップ２００を含む。これにより、一つのパネル１００内には、１６個のストリップ２００と、２０，４００個のユニット３００とを含むことができる。
【0127】
例えば、図２ａのようなパネル１００単位で回路基板を製造する場合、一度に２０，４００個の回路基板を同時に製造することができる。
【0128】
そして、前記パネル１００単位で回路基板を製造する場合、図２ｂのように、それぞれのストリップ２００は、ユニット３００が配置されるユニット領域３００Ａ、３００Ｂ、３００Ｃ、３００Ｄおよび前記ユニット領域３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ間のダミー領域ＤＲを含む。そして、それぞれのユニットの製造が完了すると、前記ダミー領域ＤＲで、それぞれのユニット領域３００Ａ、３００Ｂ、３００Ｃ、３００Ｄを区分するソーイングラインＳＬ（ｓａｗｉｎｇ ｌｉｎｅ）を基準にそれぞれのユニット領域３００Ａ、３００Ｂ、３００Ｃ、３００Ｄをソーイングする過程を経る。
【0129】
例えば、一つのユニット領域３００Ａの回路基板を基準に見ると、ストリップ２００単位におけるユニット製造が完了すると、前記ユニット領域３００Ａを囲むソーイングラインＳＬ１、ＳＬ２を基準にソーイングが行われて、ストリップ２００でそれぞれのユニット領域に対応する回路基板を分離することができる。
【0130】
このとき、本願では、前記回路基板の製造工程中に、前記ソーイングラインＳＬ１、ＳＬ２に隣接するユニット領域に、ソルダーレジストなどの保護層の開口部が位置するようにする。好ましくは、実施例では、前記ソーイングラインＳＬ１、ＳＬ２に隣接するユニット領域における絶縁層の上面および下面のうち少なくとも一つの垂直に重なる開口部を含む保護層が形成されるようにする。
【0131】
さらに、実施例では、前記絶縁層の上面に配置される保護層の開口部のサイズと、絶縁層の下面に配置される保護層の開口部のサイズとを異なるように適用して、前記回路基板の反り特性を向上させることができるようにする。例えば、実施例では、比較例のようなクライイン方向（例えば、∩）に反りが発生することをスマイル方向（例えば、∪）にシフトさせることにより、反り特性を向上させることができるようにする。
【0132】
例えば、実施例では、上記のようなクライイング方向への反りの発生に対して、絶縁層の上部および下部にそれぞれ配置されるソルダーレジストのような保護層の硬化による回路基板の収縮程度を制御して、これをスマイル方向にシフトさせることができるようにする。
【0133】
このために、実施例では、絶縁層の下面に配置される保護層の体積を調節することによって達成され得る。例えば、絶縁層の下面のうち前記ソーイングラインＳＬ１、ＳＬ２に隣接する領域には、保護層が配置されないようにして、前記ソーイングラインに隣接する領域における硬化収縮を最小限に抑え、これにより前記回路基板でスマイル方向に反りが発生するようにする。
【0134】
これについては、以下でより詳細に説明する。
【0135】
【0136】
好ましくは、図４は、図３ｂで一つのユニット領域に含まれた回路基板をＢ－Ｂ‘方向に切断した断面図である。そして、図５ａは、図４から第１保護層が除去された状態の回路基板を上側から見た平面図であり、図５ｂは、図４から第２保護層が除去された状態の回路基板を下側から見た平面図である。
【0137】
【0138】
実施例の回路基板は、少なくとも一つのチップを実装できるようにする実装空間を提供する。実施例の前記回路基板に実装されるチップは、１つであってもよく、これとは異なって２つであってもよく、これとは異なって３つ以上であってもよい。例えば、回路基板には、１つのプロセッサチップを実装することができ、これとは異なって互いに異なる機能を果たす少なくとも２つのプロセッサチップを実装することができ、これとは異なって１つのプロセッサチップと共に１つのメモリチップを実装することができ、これとは異なって互いに異なる機能を果たす少なくとも２つのプロセッサチップと少なくとも１つのメモリチップを実装することができる。
【0139】
回路基板は、絶縁層３１０を含む。前記絶縁層３１０は、少なくとも１層以上の構造を有する。このとき、図４では、前記回路基板が絶縁層３１０の層数を基準に１層構造を有するものと示したが、これに限定されない。例えば、前記回路基板は、絶縁層３１０の層数を基準に２層以上の積層構造を有することができる。
【0140】
ただし、実施例では、説明の便宜上、絶縁層の層数を基準に回路基板が１層で構成されるものとして説明する。
【0141】
一方、前記回路基板が絶縁層の層数を基準に複数の層構造を有する場合、後述する絶縁層３１０の上面は、最上側に配置された絶縁層の上面を意味することができる。なお、回路基板の絶縁層の層数を基準に複数の層構造を有する場合、後述する絶縁層３１０の下面は、最下側に配置された絶縁層の下面を意味するものであり得る。なお、回路基板の絶縁層の層数を基準に複数の層構造を有する場合、後述する第１回路パターン層３２０は、最上側絶縁層の上面に配置された最上側の回路パターン層を意味することができる。なお、回路基板の絶縁層の層数を基準に複数の層構造を有する場合、後述する第２回路パターン層３３０は、最下側の絶縁層の下面に配置された最下側の回路パターン層を意味することができる。
【0142】
前記絶縁層３１０は、プリプレグＰＰＧ（ｐｒｅｐｒｅｇ）を含むことができる。前記プリプレグは、ガラス繊維糸（ｇｌａｓｓ ｙａｒｎ）で織られたガラスファブリック（ｇｌａｓｓ ｆａｂｒｉｃ）のような織物シート（ｆａｂｒｉｃ ｓｈｅｅｔ）形態の繊維層にエポキシ樹脂などを含浸した後、熱圧着を行うことによって形成され得る。ただし、実施例は、これに限定されず、前記絶縁層３１０を構成するプリプレグは、炭素繊維糸で織られた織物シート形態の繊維層を含むことができる。
【0143】
前記絶縁層３１０は、樹脂および前記樹脂内に配置される強化繊維を含むことができる。前記樹脂は、エポキシ樹脂であり得るが、これに限定されない。前記樹脂は、エポキシ樹脂に特に限定されず、例えば、分子内にエポキシ基を１個以上含むことができ、これと異なり、エポキシ系を２個以上含むことができ、これと異なり、エポキシ系を４個以上含むことができる。また、前記絶縁層３１０の樹脂は、ナフタレン（ｎａｐｈｔｈａｌｅｎｅ）基を含むことができ、例えば、芳香族アミン型であり得るが、これに限定されない。例えば、前記樹脂は、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、アルアルキル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフトール型エポキシ樹脂、フェノール類とフェノール性ヒドロキシル基を有する芳香族アルデヒドとの縮合物のエポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フルオレン型エポキシ樹脂、キサンテン型エポキシ樹脂、トリグリシジルイソシアヌレート、ゴム変性型エポキシ樹脂、およびリン（ｐｈｏｓｐｈｏｒｏｕｓ）系エポキシ樹脂などを挙げることができ、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂、ゴム変性型エポキシ樹脂、およびリン（ｐｈｏｓｐｈｏｒｏｕｓ）系エポキシ樹脂を含むことができる。また、前記強化繊維は、ガラス繊維、炭素繊維、アラミド繊維（例えば、アラミド系の有機材料）、ナイロン（ｎｙｌｏｎ）、シリカ（ｓｉｌｉｃａ）系の無機材料、またはチタニア（ｔｉｔａｎｉａ）系の無機材料が使用され得る。前記強化繊維は、樹脂内で平面方向に互いに交差する形態で配置され得る。
【0144】
一方、前記ガラス繊維、炭素繊維、アラミド繊維（例えば、アラミド系の有機材料）、ナイロン（ｎｙｌｏｎ）、シリカ（ｓｉｌｉｃａ）系の無機材料、またはチタニア（ｔｉｔａｎｉａ）系の無機材料が使用され得る。
【0145】
ただし、実施例は、これに限定されず、前記絶縁層３１０は、他の絶縁物質を含むことができる。
【0146】
例えば、絶縁層３１０は、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記絶縁層３１０は、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層３１０は、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラス等の化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリカーボネート（ＰＣ）などの強化或は延性プラスチックを含むか、サファイアを含むことができる。例えば、前記絶縁層３１０は光等方性フィルムを含むことができる。一例として、前記絶縁層３１０は、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。例えば、前記絶縁層３１０は、無機フィラーおよび絶縁樹脂を含む材料で形成され得る。例えば、絶縁層３１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂と共にシリカ、アルミナなどの無機フィラーのような補強材が含まれた樹脂、具体的にはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ ｒｅｓｉｎ）、ＢＴなどが使用され得る。
【0147】
前記絶縁層３１０は、１０μｍ～６０μｍの範囲の厚さを有することができる。例えば、前記絶縁層３１０は、それぞれ１２μｍ～４０μｍの範囲の厚さを有することができる。前記絶縁層３１０の厚さが５μｍ未満であると、回路基板に含まれた回路パターンが安定して保護されないことがある。前記絶縁層３１０の厚さが８０μｍを超えると、回路基板の全体的な厚さが増加することがある。また、前記絶縁層３１０の厚さが８０μｍを超えると、これに対応じて回路パターンやビアの厚さも増加し、これによる回路パターンを介して伝達される信号の損失が増加することがある。
【0148】
このとき、前記絶縁層３１０の厚さは、互いに異なる層に配置された回路パターン間の厚さ方向への距離に対応することができる。例えば、前記絶縁層３１０の厚さは、前記第１回路パターン層３２０の下面から第２回路パターン層３３０の上面までの垂直距離を意味することができる。
【0149】
前記絶縁層３１０の表面には、回路パターンが配置される。
【0150】
例えば、前記絶縁層３１０の上面には、第１回路パターン層３２０が配置され得る。例えば、前記絶縁層３１０の下面には、第２回路パターン層３３０が配置され得る。
【0151】
実施例では、回路基板は、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法を用いて製造され得る。これにより、前記回路基板に含まれた複数の回路パターンのうち少なくとも一つは、ＥＴＳ構造を有することができる。ここで、ＥＴＳ構造を有するとは、最外郭に配置された最外郭回路パターンが最外郭絶縁層に埋め込まれた構造を有することを意味することができる。これを異なって表現すると、ＥＴＳ構造では、回路基板の最上側に配置された最上側絶縁層の上面には下面に向かって凹状のキャビティが形成され、それによって回路基板の最上側に配置される回路パターンは、前記最上側絶縁層のキャビティに配置された構造を有することを意味することができる。
【0152】
例えば、前記回路基板の各層に配置された回路パターンのうち少なくとも１層に配置された回路パターンは、絶縁層に埋め込まれた構造を有することができる。例えば、実施例では、第１最上側絶縁層の上面に配置された回路パターンは、ＥＴＳ構造を有することができる。例えば、実施例では、絶縁層３１０の上面に配置された第１回路パターン層３２０は、ＥＴＳ構造を有することができる。ただし、実施例は、これに限定されず、回路基板の配置方向によって、回路基板の最下側に配置された回路パターンがＥＴＳ構造を有することもできる。以下、実施例の説明の便宜上、回路基板の最上側に配置された回路パターンがＥＴＳ構造を有するものとして説明する。
【0153】
前記第１回路パターン層３２０は、前記絶縁層３１０に埋め込まれた構造を有することができる。例えば、前記第１回路パターン層３２０の一部の領域は、前記絶縁層３１０に埋め込まれた構造を有することができる。例えば、前記第１回路パターン層３２０の全領域は、前記絶縁層３１０に埋め込まれた構造を有することができる。
【0154】
ここで、前記第１回路パターン層３２０が前記絶縁層３１０に埋め込まれた構造を有することは、前記第１回路パターン層３２０の側面の少なくとも一部が前記絶縁層３１０で覆われることを意味することができる。
【0155】
また、前記第１回路パターン層３２０がＥＴＳ構造を有することは、前記第１回路パターン層３２０の上面と前記絶縁層３１０の上面とが垂直に重ならないことを意味することができる。一方、前記第１回路パターン層３２０の下面は、前記絶縁層３１０によって覆われ得る。
【0156】
一方、第２回路パターン層３３０は、絶縁層３１０の下面に配置され得る。前記第２回路パターン層３３０は、前記絶縁層３１０の下に突出し得る。
【0157】
上記のような回路パターン層は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質で形成され得る。また、前記回路パターンは、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストで形成され得る。好ましくは、前記第１回路パターン層３２０および第２回路パターン層３３０は、電気導電性が高く、かつ価格が比較的安価な銅（Ｃｕ）で形成され得る。
【0158】
前記第１回路パターン層３２０および第２回路パターン層３３０は、５μｍ～２０μｍの範囲の厚さを有することができる。例えば、前記第１回路パターン層３２０および第２回路パターン層３３０は、６μｍ～１７μｍの範囲の厚さを有することができる。前記第１回路パターン層３２０および第２回路パターン層３３０は、７μｍ～１６μｍの範囲の厚さを有することができる。前記第１回路パターン層３２０および第２回路パターン層３３０の厚さが５μｍ未満の場合、回路パターンの抵抗が増加し、これによる信号伝送効率が減少することがある。例えば、前記第１回路パターン層３２０および第２回路パターン層３３０の厚さが５μｍ未満の場合、信号伝送損失が増加することがある。例えば、前記第１回路パターン層３２０および第２回路パターン層３３０の厚さが２０μｍを超える場合、前記回路パターンの線幅が増加し、これによる回路基板の全体的な体積が増加することがある。
【0159】
実施例の回路基板は、貫通電極３４０を含む。
【0160】
前記貫通電極３４０は、回路基板に含まれた絶縁層３１０を貫通し、これにより、互いに異なる層に配置された回路パターン間を電気的に連結することができる。
【0161】
前記貫通電極３４０は、前記第１回路パターン層３２０と第２回路パターン層３３０との間を電気的に連結することができる。例えば、前記貫通電極３４０の上面は、前記第１回路パターン層３２０のうち少なくとも一つの下面と直接連結され、前記貫通電極３４０の下面は、前記第２回路パターン層３３０のうち少なくとも一つの上面と直接連結され得る。
【0162】
このとき、前記貫通電極３４０は、前記絶縁層３１０の上面から前記絶縁層３１０の下面に行くほど幅が徐々に増加する傾斜を有することができる。すなわち、前記貫通電極３４０は、ＥＴＳ工法で製造され、これにより、前記絶縁層３１０の下面でレーザー工程が行われることによって形成された貫通孔の内部を充填して形成される。したがって、前記貫通電極３４０は、上面の幅が下面の幅よりも狭い台形状を有することができる。
【0163】
このとき、前記貫通孔は、機械、レーザー、及び化学加工のうちいずれか一つの加工方式によって形成され得る。前記貫通孔が機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、及びルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができる。前記貫通孔がレーザー加工によって形成される場合には、ＵＶやＣＯ２レーザー方式を使用することができる。前記貫通孔が化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を使用することができる。
【0164】
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かし蒸発させて、所望の形態をとる切断方法である。これは、コンピュータプログラムによる複雑な形成も容易に加工することができ、他の方法では切断しにくい複合材料も加工することができる。
【0165】
また、前記レーザーによる加工は、切断直径が最小０．００５ｍｍまで可能であり、加工可能な厚さ範囲が広いという長所がある。
【0166】
前記レーザー加工ドリルとして、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｕｍ Ｇａｒｎｅｔ）レーザーやＣＯ２レーザーや紫外線（ＵＶ）レーザーを用いることが望ましい。ＹＡＧレーザーは、銅箔層および絶縁層の両方を加工できるレーザーであり、ＣＯ２レーザーは、絶縁層のみを加工できるレーザーである。
【0167】
前記貫通孔が形成されると、前記貫通孔の内部を導電性物質で充填して前記実施例の貫通電極３４０を形成することができる。前記貫通電極３４０を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、およびパラジウム（Ｐｄ）のうちから選択されるいずれか一つの物質であり得、前記導電性物質の充填は、無電解めっき、電解めっき、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、およびディスフェンシングのうちいずれか一つまたはこれらの組み合わせた方式を用いることができる。
【0168】
一方、実施例の回路基板は、第１保護層３５０および第２保護層３６０を含むことができる。前記第１保護層３５０および第２保護層３６０は、回路基板の最上側および最下側にそれぞれ配置され得る。
【0169】
前記第１保護層３５０は、回路基板の最上側に配置された最上側絶縁層の上面に配置され得る。例えば、前記第１保護層３５０は、絶縁層３１０の上面に配置され得る。
【0170】
例えば、前記第２保護層３６０は、回路基板の最下側に配置された最下側絶縁層の下面に配置され得る。例えば、前記第２保護層３６０は、絶縁層３１０の下面に配置され得る。
【0171】
前記第１保護層３５０は、開口部を含むことができる。前記第１保護層３５０の開口部は、前記絶縁層３１０の上面と垂直に重なることがあり、前記第１回路パターン層３２０のうち少なくとも一つの上面と垂直に重なることがある。このとき、図面上では、前記第１保護層３５０の開口部のうち前記第１回路パターン層３２０と垂直に重なる開口部については示さなかった。ただし、第１保護層３５０は、第１回路パターン層３２０のパッド部（図示せず）の上面と垂直に重なる開口部をさらに含むこともある。
【0172】
一方、第１実施例における第１保護層３５０は、絶縁層３１０の上面と垂直に重なり、前記第１回路パターン層３２０の上面と垂直に重ならない第１開口部ＯＲ１を含むことができる。
【0173】
また、第２保護層３６０は、開口部を含むことができる。前記第２保護層３６０は、絶縁層３１０の下面と垂直に重なることがあり、前記第２回路パターン層３３０のうち少なくとも一つの下面と垂直に重なることがある。このとき、図面上で、前記第２保護層３６０の開口部のうち第２回路パターン層３３０と垂直に重なる開口部については示さなかった。ただし、第２保護層３６０は、第２回路パターン層３３０のパッド部（図示せず）の下面と垂直に重なる開口部をさらに含むこともできる。
【0174】
一方、第１実施例における第２保護層３６０は、絶縁層３１０の下面と垂直に重なり、前記第２回路パターン層３３０の下面とは垂直に重ならない第２開口部ＯＲ２を含むことができる。
【0175】
このとき、前記第１保護層３５０の幅は、前記絶縁層３１０の幅よりも狭くてもよい。例えば、前記第１保護層３５０は、前記絶縁層３１０の幅に比べて、前記第１開口部ＯＲ１の幅ほど狭い幅を有することができる。
【0176】
また、前記第２保護層３６０の幅は、前記絶縁層３１０の幅よりも狭くてもよい。例えば、前記第２保護層３６０は、前記絶縁層３１０の幅に比べて、前記第２開口部ＯＲ２の幅ほど狭い幅を有することができる。
【0177】
例えば、前記絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１と、前記第１上部領域ＲＴ１以外の第２上部領域ＲＴ２とを含むことができる。例えば、前記絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１を含むことができる。例えば、絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０の第１開口部ＯＲ１と垂直に重なる第２上部領域ＲＴ２を含むことができる。
【0178】
このとき、前記第１上部領域ＲＴ１は、前記第２上部領域ＲＴ２に比べて前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接することができる。例えば、前記第２上部領域ＲＴ２は、前記絶縁層３１０の上面３１０Ｔのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域であり得る。これは、前記第１保護層３５０の第１開口部ＯＲ１は、前記絶縁層３１０の上面３１０Ｔのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域と垂直に重なることを意味することができる。
【0179】
例えば、前記第２上部領域ＲＴ２は、前記絶縁層３１０の上面３１０Ｔのうち前記最外側端ＳＬ１、ＳＬ２に隣接する縁領域または外郭領域であり得る。そして、前記第１上部領域ＲＴ１は、前記第２上部領域ＲＴ２を除いた前記絶縁層３１０の上面の中央領域であり得る。
【0180】
一方、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１と、前記第１下部領域ＲＢ１以外の第２下部領域ＲＢ２とを含むことができる。例えば、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１を含むことができる。例えば、絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０の第２開口部ＯＲ２と垂直に重なる第２下部領域ＲＢ２を含むことができる。
【0181】
このとき、前記第１下部領域ＲＢ１は、前記第２下部領域ＲＢ２に比べて前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接することができる。例えば、前記第２下部領域ＲＢ２は、前記絶縁層３１０の下面３１０Ｂのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域であり得る。これは、前記第２保護層３６０の第２開口部ＯＲ２は、前記絶縁層３１０の下面３１０Ｂのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域と垂直に重なることを意味することができる。
【0182】
例えば、第２下部領域ＲＢ２は、前記絶縁層３１０の下面３１０Ｂのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する縁領域または外郭領域であり得る。そして、前記第１下部領域ＲＢ１は、前記第２下部領域ＲＢ２を除いた前記絶縁層３１０の下面３１０Ｂの中央領域であり得る。
【0183】
このとき、実施例における前記絶縁層３１０の上面３１０Ｔの第２上部領域ＲＴ２の一部は、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２の一部と垂直に重なることがある。これは、前記絶縁層３１０において、上面の一部および前記上面の一部と垂直に重なる下面の一部の領域には、第１保護層３５０および第２保護層３６０の両方が配置されていないことを意味することができる。そして、前記上面の一部および下面の一部は、それぞれ前記第２上部領域ＲＴ２および第２下部領域ＲＢ２である。例えば、前記絶縁層３１０の最外側端部ＳＬ１、ＳＬ２に隣接する上面３１０Ｔの一部の領域および前記最外側端部ＳＬ１、ＳＬ２に隣接する下面３１０Ｂの一部の領域は、それぞれ第１保護層３５０の第１開口部ＯＲ１および第２保護層３６０の第２開口部ＯＲ２と垂直に重なることがある。
【0184】
上記のように、実施例では、前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する絶縁層３１０の上面３１０Ｔの第２上部領域ＲＴ２は、前記第１保護層３５０と垂直に重ならないようにする。さらに、実施例では、前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２は、前記第２保護層３６０が垂直に重ならないようにする。
【0185】
これにより、実施例では、回路基板の製造工程において、前記第２上部領域ＲＴ２および前記第２下部領域ＲＢ２で、前記第１保護層３５０および第２保護層３６０の硬化による収縮が起こらないようにする。これにより、実施例では、前記第２上部領域ＲＴ２および第２下部領域ＲＢ２における第１保護層３５０および第２保護層３６０の硬化収縮によって発生する反りを最小限に抑えることができる。
【0186】
さらに、実施例では、前記第２上部領域ＲＴ２と前記第２下部領域ＲＢ２の面積を異ならせて、これによる回路基板の反りが特定方向に発生するようにする。例えば、実施例では、第１保護層３５０の第１開口部ＯＲ１の面積と、前記第２保護層３６０の第２開口部ＯＲ２の面積とを異ならせて、前記回路基板の反りが特定方向に発生するようにする。例えば、前記実施例では、前記第１保護層３５０の体積と第２保護層３６０の体積とを互いに異ならせて、前記回路基板の反りを特定方向に発生するようにする。
【0187】
具体的には、実施例では、前記第２上部領域ＲＴ２の面積が前記第２下部領域の面積よりも小さいようにする。例えば、実施例では、前記第１保護層３５０の第１開口部ＯＲ１の面積が前記第２保護層３６０の第２開口部ＯＲ２の面積よりも小さいようにする。例えば、実施例では、前記第１保護層３５０の体積が前記第２保護層３６０の体積よりも大きいようにする。
【0188】
これにより、実施例では、前記第２保護層３６０による前記第２下部領域ＲＢ２における硬化収縮率よりも前記第１保護層３５０による前記第２上部領域ＲＴ２における硬化収縮率がさらに大きいようにする。
【0189】
そして、前記第１保護層３５０による前記第２上部領域ＲＴ２における硬化収縮率がさらに大きいことによって、実施例では、前記絶縁層３１０の第２上部領域ＲＴ２および前記第２下部領域ＲＢ２が、前記硬化収縮率がさらに大きい第２上部領域ＲＴ２の上側方向に反ることができるようにする。このとき、比較例のように、一般的なＥＴＳ構造の回路基板では、クライイング方向に反りが発生する。そして、実施例では、上記のような硬化収縮率の調節を通じて、前記回路基板がスマイル方向に反ることができるようにして、これによる回路基板の平坦度を向上させることができるようにする。
【0190】
具体的には、絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２は、複数の領域に区分され得る。
【0191】
例えば、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２は、前記絶縁層３１０の上面３１０Ｔの第１上部領域ＲＴ１と重なる第２－１下部領域ＲＢ２－１と、前記第２－１下部領域ＲＢ２－１を除いた第２－２下部領域ＲＢ２－２とを含むことができる。そして、前記第２－２下部領域ＲＢ２－２は、前記第２－１下部領域ＲＢ２－１よりも前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接することができる。
【0192】
例えば、前記第２－２下部領域ＲＢ２－２は、前記絶縁層３１０の上面３１０Ｔの第２上部領域ＲＴ２と垂直に重なることがある。これにより、実施例では、前記第２下部領域ＲＢ２が、前記第２上部領域ＲＴ２よりも前記第２－１下部領域ＲＢ２－１ほどさらに大きい幅を有することができる。例えば、前記第２保護層３６０の第２開口部ＯＲ２は、前記第１保護層３５０の第１開口部ＯＲ１よりも前記第２－１下部領域ＲＢ２－１の幅ほど大きい幅を有することができる。
【0193】
実施例における回路基板は、反り特性を改善することができる。
【0194】
具体的には、回路基板は、絶縁層の上面に配置される第１保護層および絶縁層の下面に配置される第２保護層を含む。そして、絶縁層の上面は、第１保護層と垂直に重なる第１上部領域および前記第１上部領域を除いた第２上部領域を含む。これに対応して、絶縁層の下面は、第２保護層と垂直に重なる第１下部領域および前記第１下部領域を除いた第２下部領域を含む。このとき、前記第２上部領域の少なくとも一部は、第２下部領域の少なくとも一部と垂直に重なることがある。さらに、前記第２上部領域は、前記絶縁層の上面のうち前記絶縁層の最外側端に隣接する縁領域であり、前記第２下部領域は、前記絶縁層の下面のうち前記最外側端に隣接する縁領域である。これにより、実施例では、前記絶縁層の縁領域における第１保護層および第２保護層の硬化による収縮を減らすことができ、これにより前記回路基板の反り特性を改善することができる。
【0195】
さらに、実施例における前記絶縁層の第２下部領域は、前記絶縁層の第１上部領域と重なる第２－１領域と、前記第２－１領域を除いた第２－２領域とを含む。すなわち、実施例における第２保護層の体積は、前記第１保護層の体積に比べて前記第２－２領域の面積ほど小さくてもよい。これにより、前記第１保護層による前記絶縁層の第２上部領域における硬化収縮率は、前記第２保護層による絶縁層の第２下部領域における硬化収縮率よりも大きくてもよい。したがって、実施例における回路基板は、前記第１保護層による硬化収縮率により、上側方向に反りが発生することがある。このとき、一般的なＥＴＳ構造における回路基板は、下側方向に対応するクライイング方向に反りが発生する。これにより、実施例では、前記クライイング方向への反りの発生を抑制するか、前記回路基板の反り方向をスマイル方向にシフトさせることができ、これによる回路基板の反り特性を改善することができる。
【0196】
－パッケージ基板－
一方、実施例に係る回路基板には、少なくとも一つのチップを実装することができ、これを通じてパッケージ基板として提供され得る。パッケージ基板は、図２ａ～図２ｇに示す半導体パッケージのいずれか一つの半導体パッケージの基板領域を示すものであり得る。
一方、実施例に係る回路基板には、少なくとも一つのチップを実装することができ、これを通じてパッケージ基板として提供され得る。パッケージ基板は、図２ａ～図２ｇに示す半導体パッケージのいずれか一つの半導体パッケージの基板領域を示すものであり得る。
【0197】
例えば、実施例のパッケージ基板は、図４の回路基板上に実装される少なくとも一つのチップと、前記チップをモールディングするモールディング層と、前記チップや外部基板との結合のための接続部とを含む。
【0198】
例えば、パッケージ基板は、前記回路基板の最上側に配置された第１回路パターン層３２０上に配置される第１接続部（図示せず）を含む。前記第１接続部は、ソルダーボールであり得る。
【0199】
そして、前記ソルダーボール上にチップが実装され得る。このとき、前記チップは、プロセッサチップであり得る。例えば、前記チップは、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうちアプリケーションプロセッサ（ＡＰ）チップであり得る。
【0200】
このとき、実施例の回路基板には、少なくとも２つのチップが実装され得る。実施例では、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうち少なくとも２つのチップが、前記回路基板上に一定間隔を隔ててそれぞれ配置され得る。例えば、実施例におけるパッケージ基板には、セントラルプロセッサチップおよびグラフィックプロセッサチップを含むことができるが、これらに限定されない。
【0201】
一方、前記複数のチップは、前記回路基板上で互いに一定間隔で離隔し得る。例えば、前記複数のチップ間の離隔間隔は、１５０μｍ以下であり得る。例えば、前記複数のチップ間の離隔間隔は、１２０μｍ以下であり得る。例えば、前記複数のチップ間の離隔間隔は、１００μｍ以下であり得る。
【0202】
好ましくは、複数のチップ間の離隔間隔は、６０μｍ～１５０μｍの範囲を有することができる。好ましくは、前記複数のチップ間の離隔間隔は、７０μｍ～１２０μｍの範囲を有することができる。好ましくは、前記複数のチップ間の離隔間隔は、８０μｍ～１１０μｍの範囲を有することができる。前記複数のチップ間の離隔間隔が６０μｍよりも小さいと、前記複数のチップ間の干渉により動作信頼性に問題が発生することがある。前記複数のチップ間の間隔が１５０μｍよりも大きいと、前記複数のチップ間の距離が離れることにより、信号伝送損失が増加することがある。前記複数のチップ間の離隔間隔が１５０μｍよりも大きいと、パッケージ基板の体積が大きくなることがある。
【0203】
－回路基板の製造方法－
以下、実施例に係る回路基板の製造方法について説明する。
以下、実施例に係る回路基板の製造方法について説明する。
【0204】
実施例の回路基板は、ストリップ単位で製造され得る。例えば、実施例の回路基板は、パネル単位で製造され得る。
【0205】
以下、説明の便宜上、パネルのストリップ領域で特定の単位領域を中心に説明する。
【0206】
【0207】
実施例では、パネル単位、さらにはストリップ単位で複数の回路基板（例えば、複数のユニット）の製造を同時に行うことができる。
【0208】
図６ａを参照すると、実施例では、前記回路基板を製造するためのキャリアボードを準備する。
【0209】
前記キャリアボードは、キャリア絶縁層ＣＢ１および前記キャリア絶縁層ＣＢ１上に配置されるキャリア銅箔層ＣＢ２を含む。
【0210】
このとき、前記キャリア銅箔層ＣＢ２は、前記キャリア絶縁層ＣＢ１の上面および下面の少なくとも一つの表面に配置され得る。一例として、前記キャリア銅箔層ＣＢ２は、前記キャリア絶縁層ＣＢ１の一面のみに配置され得る。他の一例として、前記キャリア銅箔層ＣＢ２は、前記キャリア絶縁層ＣＢ１の両面に配置され得る。
【0211】
そして、前記キャリア銅箔層ＣＢ２が前記キャリア絶縁層ＣＢ１の両面にすべて配置される場合、前記キャリア絶縁層ＣＢ１の両面で同時に回路基板の製造工程を行うことができる。
【0212】
ただし、実施例では、説明の便宜上、前記キャリアボードの下側でのみ回路基板の製造工程が行われることとして説明する。
【0213】
このとき、前記キャリア絶縁層ＣＢ１および前記キャリア銅箔層ＣＢ２は、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）であり得る。
【0214】
次に、実施例では、図６ｂに示すように、前記キャリア銅箔層ＣＢ２の下面に回路パターンを形成する工程を行うことができる。
【0215】
このとき、キャリア銅箔層ＣＢ２の下面は、複数の領域に区分され得る。例えば、前記キャリア銅箔層ＣＢ２の下面は、ソーイングラインを基準に有効領域に対応するユニット領域ＵＲと、前記ユニット領域ＵＲ以外のダミー領域ＤＲとを含む。
【0216】
そして、実施例では、前記キャリア銅箔層ＣＢ２のユニット領域ＵＲの下面に第１回路パターン層３２０を形成する工程を行うことができる。
【0217】
次に、実施例では、図６ｃに示すように、前記キャリア銅箔層ＣＢ２の下面および前記第１回路パターン層３２０の下面に絶縁層３１０を積層する工程を行うことができる。このとき、前記絶縁層３１０は、前記キャリア銅箔層ＣＢ２のユニット領域ＵＲの下面だけでなく、ダミー領域ＤＲの下面にも形成され得る。
【0218】
次に、実施例では、図６ｄに示すように、前記絶縁層３１０を貫通する貫通孔ＶＨを形成する工程を行うことができる。前記貫通孔ＶＨは、レーザー工程を通じて形成され得るが、これに限定されない。
【0219】
また、前記貫通孔ＶＨは、前記絶縁層３１０を貫通し、前記第１回路パターン層３２０のうち少なくとも一つの下面と垂直に重なることがある。
【0220】
次に、図６ｅに示すように、実施例では、前記貫通孔ＶＨを充填する貫通電極３４０および前記絶縁層３１０の下面に第２回路パターン層３３０を形成する工程を行うことができる。
【0221】
次に、図６ｆに示すように、実施例では、前記キャリア絶縁層ＣＢ１および前記キャリア銅箔層ＣＢ２を除去する工程を行うことができる。これにより、絶縁層３１０の上面および第１回路パターン層３２０の上面が露出されることがある。このとき、前記絶縁層３１０の上面および下面は、ユニット領域ＵＲおよびダミー領域ＤＲを含む。
【0222】
次に、実施例では、図６ｇに示すように、前記絶縁層３１０の上面３１０Ｔに第１保護層３５０を形成し、前記絶縁層３１０の下面に第２保護層３６０を形成する工程を行うことができる。
【0223】
このとき、前記第１保護層３５０は、前記絶縁層３１０のユニット領域ＵＲにおける上面のうち一部の領域上に形成され得る。このために、前記第１保護層３５０は、第１開口部ＯＲ１を含むことができる。例えば、前記絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１と、前記第１上部領域ＲＴ１以外の第２上部領域ＲＴ２とを含むことができる。例えば、前記絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１を含むことができる。例えば、絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０の第１開口部ＯＲ１と垂直に重なる第２上部領域ＲＴ２を含むことができる。
【0224】
このとき、前記第１上部領域ＲＴ１は、前記第２上部領域ＲＴ２に比べて前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２であるダミー領域ＤＲに隣接することができる。
【0225】
これに対応して、第２保護層３６０も、前記絶縁層３１０のユニット領域ＵＲにおける下面のうち一部の領域上に形成され得る。このために、前記第２保護層３６０は第２開口部ＯＲ２を含むことができる。例えば、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１と、前記第１下部領域ＲＢ１以外の第２下部領域ＲＢ２とを含むことができる。例えば、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１を含むことができる。例えば、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０の第２開口部ＯＲ２と垂直に重なる第２下部領域ＲＢ２を含むことができる。
【0226】
そして、前記絶縁層３１０の上面３１０Ｔの第２上部領域ＲＴ２の一部は、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２の一部と垂直に重なることがある。
【0227】
【0228】
実施例における回路基板は、反り特性を改善することができる。
【0229】
具体的には、回路基板は、絶縁層の上面に配置される第１保護層および絶縁層の下面に配置される第２保護層を含む。そして、絶縁層の上面は、第１保護層と垂直に重なる第１上部領域および前記第１上部領域を除いた第２上部領域を含む。これに対応して、絶縁層の下面は、第２保護層と垂直に重なる第１下部領域および前記第１下部領域を除いた第２下部領域を含む。このとき、前記第２上部領域の少なくとも一部は、第２下部領域の少なくとも一部と垂直に重なることがある。さらに、前記第２上部領域は、前記絶縁層の上面のうち前記絶縁層の最外側端に隣接する縁領域であり、前記第２下部領域は、前記絶縁層の下面のうち前記最外側端に隣接する縁領域である。これにより、実施例では、前記絶縁層の縁領域における第１保護層および第２保護層の硬化による収縮を減らすことができ、これにより前記回路基板の反り特性を改善することができる。
【0230】
さらに、実施例における前記絶縁層の第２下部領域は、前記絶縁層の第１上部領域と重なる第２－１領域と、前記第２－１領域を除いた第２－２領域とを含む。すなわち、実施例における第２保護層の体積は、前記第１保護層の体積に比べて前記第２－２領域の面積ほど小さくてもよい。これにより、前記第１保護層による前記絶縁層の第２上部領域における硬化収縮率は、前記第２保護層による絶縁層の第２下部領域における硬化収縮率よりも大きくてもよい。したがって、実施例における回路基板は、前記第１保護層による硬化収縮率により、上側方向に反りが発生することがある。このとき、一般的なＥＴＳ構造における回路基板は、下側方向に対応するクライイング方向に反りが発生する。これにより、実施例では、前記クライイング方向への反りの発生を抑制するか、前記回路基板の反り方向をスマイル方向にシフトさせることができ、これによる回路基板の反り特性を改善することができる。
【0231】
【0232】
図７、図８ａ、および図８ｂを参照すると、第２実施例に係る回路基板３００Ａは、絶縁層３１０Ａ、第１回路パターン層３２０、第２回路パターン層３３０、貫通電極３４０、第１保護層３５０、および第２保護層３６０を含む。
【0233】
このとき、第２実施例の回路基板３００Ａにおいて、 絶縁層３１０Ａを除いた他の部分は、図３の第１実施例に係る回路基板３００と実質的に同一であり、これにより重複する部分の説明は省略する。
【0234】
第２実施例の回路基板３００Ａの絶縁層３１０Ａの上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１と、前記第１上部領域ＲＴ１以外の第２上部領域ＲＴ２を含むことができる。例えば、前記絶縁層３１０Ａの上面３１０Ｔは、前記第１保護層３５０と垂直に重なる第１上部領域ＲＴ１を含むことができる。例えば、絶縁層３１０Ａの上面３１０Ｔは、前記第１保護層３５０の第１開口部ＯＲ１と垂直に重なる第２上部領域ＲＴ２を含むことができる。
【0235】
例えば、前記第２上部領域ＲＴ２は、前記絶縁層３１０Ａの上面３１０Ｔのうち前記最外側端ＳＬ１、ＳＬ２に隣接する縁領域または外郭領域であり得る。そして、前記第１上部領域ＲＴ１は、前記第２上部領域ＲＴ２を除いた前記絶縁層３１０Ａの上面の中央領域であり得る。
【0236】
一方、前記絶縁層３１０Ａの下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１と、前記第１下部領域ＲＢ１以外の第２下部領域ＲＢ２とを含むことができる。例えば、前記絶縁層３１０Ａの下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１を含むことができる。例えば、絶縁層３１０Ａの下面３１０Ｂは、前記第２保護層３６０の第２開口部ＯＲ２と垂直に重なる第２下部領域ＲＢ２を含むことができる。
【0237】
このとき、前記第１下部領域ＲＢ１は、前記第２下部領域ＲＢ２に比べて前記絶縁層３１０Ａの最外側端ＳＬ１、ＳＬ２に隣接することができる。例えば、前記第２下部領域ＲＢ２は、前記絶縁層３１０Ａの下面３１０Ｂのうち前記絶縁層３１０Ａの最外側端ＳＬ１、ＳＬ２に隣接する領域であり得る。これは、前記第２保護層３６０の第２開口部ＯＲ２は、前記絶縁層３１０Ａの下面３１０Ｂのうち前記絶縁層３１０Ａの最外側端ＳＬ１、ＳＬ２に隣接する領域と垂直に重なることを意味することができる。
【0238】
また、前記絶縁層３１０Ａの下面３１０Ｂの第２下部領域ＲＢ２は、前記絶縁層３１０Ａの上面３１０Ｔの第１上部領域ＲＴ１と重なる第２－１下部領域ＲＢ２－１と、第２－１下部領域ＲＢ２－１を除いた第２－２下部領域ＲＢ２－２とを含むことができる。そして、前記第２－２下部領域ＲＢ２－２は、前記第２－１下部領域ＲＢ２－１よりも前記絶縁層３１０Ａの最外側端ＳＬ１、ＳＬ２に隣接することができる。
【0239】
例えば、前記第２－２下部領域ＲＢ２－２は、前記絶縁層３１０Ａの上面３１０Ｔの第２上部領域ＲＴ２と垂直に重なることがある。これにより、実施例では、前記第２下部領域ＲＢ２が、前記第２上部領域ＲＴ２よりも前記第２－１下部領域ＲＢ２－１ほどさらに大きい幅を有することができる。例えば、前記第２保護層３６０の第２開口部ＯＲ２は、前記第１保護層３５０の第１開口部ＯＲ１よりも前記第２－１下部領域ＲＢ２－１の幅ほど大きい幅を有することができる。
【0240】
一方、前記絶縁層３１０Ａの上面には、少なくとも一つのリセスＲＰが形成され得る。例えば、前記絶縁層３１０Ａの上面の第２上部領域ＲＴ２には、リセスＲＰが形成され得る。前記リセスＲＰは、前記第１回路パターン層３２０に対応する形状を有することができる。
【0241】
具体的には、第２実施例では、前記第１保護層３５０の第１開口部ＯＲ１と垂直に重なる絶縁層３１０Ａの上面には、前記第１回路パターン層３２０が除去されたリセスＲＰが形成され得る。
【0242】
例えば、第２実施例の回路基板の第１回路パターン層３２０の形成工程において、絶縁層３１０Ａの上面の第２上部領域ＲＴ２にも第１回路パターン層３２０の一部が形成され得る。
【0243】
そして、回路基板が最終的に製造された後、前記第２上部領域ＲＴ２には、前記第１保護層３５０が配置されないので、前記第２上部領域ＲＴ２に配置された第１回路パターン層３２０は、前記第１保護層３５０によって保護されないことがある。このとき、前記第１保護層３５０と垂直に重ならない前記絶縁層３１０Ａの上面の第２上部領域ＲＴ２に第１回路パターン層３２０が配置された場合、前記回路基板のアセンブリ工程でショートなどの電気的信頼性の問題が発生することがある。
【0244】
これにより、第２実施例では、前記絶縁層３１０Ａの上面３１０Ｔの第２上部領域ＲＴ２に配置された第１回路パターン層３２０をエッチングして除去する工程をさらに行うことができ、これにより、前記第２上部領域ＲＴ２には、前記第１回路パターン層３２０が除去されたリセスＲＰが形成され得る。
【0245】
このとき、前記リセスＲＰは、前記第１回路パターン層３２０の幅と同じ幅を有することができる。また、前記リセスＲＰの深さは、前記第１回路パターン層３２０の厚さと同一でもよい。例えば、前記リセスＲＰの底面は、前記第１回路パターン層３２０の下面と同一平面上に位置することができる。
【0246】
前記リセスＲＰについて具体的に説明すると、次の通りである。
【0247】
【0248】
前記ダミーパターン３２０Ｄは、前記キャリア銅箔層ＣＢ２の下面および前記第１回路パターン層３２０の下面に絶縁層３１０を積層する工程における信頼性を向上させるためのものであり得る。例えば、前記キャリア銅箔層ＣＢ２の下面に形成された第１回路パターン層３２０は、前記ダミー領域ＤＲに隣接するほど密度が低くなることがある。例えば、前記キャリア銅箔層ＣＢ２の下面のうち前記ダミー領域ＤＲに隣接するユニット領域ＵＲには、第１回路パターン層３２０が形成されないことがある。これにより、前記第１回路パターン層３２０が密集して形成された部分と、これを除いた部分における前記絶縁層３１０の積層厚さとが変わることがある。また、前記第１回路パターン層３２０の密度が低い部分では、前記絶縁層３１０内に空き空間であるボイドが含まれ得る。そして、前記ボイドは、前記絶縁層３１０の強度を減少させる要因として作用して、絶縁層３１０の平坦度を低下させる要因として作用することがある。
【0249】
これにより、実施例では、上記のようにダミー領域ＤＲおよび前記ダミー領域ＤＲに隣接する領域にダミーパターン３２０Ｄを形成した状態で、回路基板の製造工程を行うことができる。
【0250】
このとき、前記ダミーパターン３２０Ｄは、前記絶縁層の上面のうち前記第１保護層３５０と垂直に重ならない第２上部領域ＲＴ２に形成される。これにより、前記第１保護層３５０が形成された後、前記ダミーパターン３２０Ｄは、エッチングによって除去されることがあり、これによってリセスＲＰとして残ることがある。
【0251】
したがって、第２実施例に係る回路基板に含まれるリセスＲＰは、前記回路基板の製造工程において、前記ユニット領域ＵＲの縁領域と前記ダミー領域ＤＲに形成されたダミーパターン３２０が除去された部分を意味することができる。
【0252】
前記リセスＲＰの幅は、前記第１回路パターン層３２０の幅と同一でもよい。例えば、前記リセスＲＰの幅は、前記第１回路パターン層３２０のトレースの幅と同一でもよい。
【0253】
これとは異なり、前記リセスＲＰの幅は、前記第１回路パターン層３２０の幅よりも大きくてもよい。これは、前記絶縁層の積層工程において、前記ダミーパターンが形成された部分における積層信頼性（例えば、ボイド除去および平坦度向上）をさらに高めるために、前記ダミーパターン３２０Ｄの幅を前記第１回路パターン層３２０の幅よりも大きくすることができる。これにより、実施例における前記リセスＲＰの幅は、前記第１回路パターン層３２０の幅よりも大きくてもよい。例えば、前記リセスＲＰは、前記第１回路パターン層３２０と段差を有することができる。
【0254】
－第３実施例の回路基板－
図９は、第３実施例に係る回路基板を示す図である。
図９は、第３実施例に係る回路基板を示す図である。
【0255】
図９を参照すると、第３実施例に係る回路基板３００Ｂは、絶縁層３１０、第１回路パターン層３２０、第２回路パターン層３３０、貫通電極３４０、第１保護層３５０Ｂ、および第２保護層３６０を含む。
【0256】
このとき、第３実施例の回路基板３００Ｂにおいて、第１保護層３５０Ｂを除いた他の部分は、図４の第１実施例に係る回路基板３００と実質的に同一であり、これにより重複する部分の説明は省略する。
【0257】
第３実施例の回路基板３００Ｂの第１保護層３５０Ｂは、前記絶縁層３１０の上面と垂直に重なることがある。
【0258】
これにより、絶縁層３１０の上面３１０Ｔは、前記第１保護層３５０Ｂと垂直に重なる第１上部領域ＲＴ１のみを含むことができる。
【0259】
そして、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１と、前記第１下部領域ＲＢ１以外の第２下部領域ＲＢ２とを含むことができる。例えば、前記絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０と垂直に重なる第１下部領域ＲＢ１を含むことができる。例えば、絶縁層３１０の下面３１０Ｂは、前記第２保護層３６０の第２開口部ＯＲ２と垂直に重なる第２下部領域ＲＢ２を含むことができる。
【0260】
このとき、前記第１下部領域ＲＢ１は、前記第２下部領域ＲＢ２に比べて前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接することができる。例えば、前記第２下部領域ＲＢ２は、前記絶縁層３１０の下面３１０Ｂのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域であり得る。これは、前記第２保護層３６０の第２開口部ＯＲ２は、前記絶縁層３１０の下面３１０Ｂのうち前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に隣接する領域と垂直に重なることを意味することができる。
【0261】
また、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２は、前記絶縁層３１０の上面３１０Ｔの第１上部領域ＲＴ１と重なることがある。例えば、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２は、すべて前記絶縁層３１０の上面３１０Ｔの第１上部領域ＲＴ１と重なることがある。
【0262】
すなわち、第３実施例では、前記第１保護層３５０Ｂの体積は、比較例と同一に保たれた状態で、前記第２保護層３６０の体積を減らして、これによる前記回路基板の反り特性を向上させることができるようにする。
【0263】
－第４実施例の回路基板－
図１０は、第４実施例に係る回路基板を示す図である。
図１０は、第４実施例に係る回路基板を示す図である。
【0264】
図１０を参照すると、第４実施例に係る回路基板３００Ｃは、絶縁層３１０、第１回路パターン層３２０Ｃ、第２回路パターン層３３０、貫通電極３４０、第１保護層３５０Ｃ、および第２保護層３６０を含む。
【0265】
このとき、第４実施例の回路基板３００Ｃにおいて、第１回路パターン層３２０Ｃを除いた他の部分は、実質的に図８の第３実施例に係る回路基板３００Ｂと同一であり、これにより重複する部分の説明は省略する。
【0266】
第４実施例の回路基板３００Ｃの第１回路パターン層３２０Ｃの少なくとも一つは、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２と垂直に重なる。
【0267】
このとき、第２実施例では、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＴ２と垂直に重なる第１回路パターン層３２０Ｃは、ショートなどの電気的信頼性の問題により除去され、これによるリセスＲＰを含む。
【0268】
これとは異なり、第４実施例では、前記絶縁層３１０の上面３１０Ｔは、第１上部領域ＲＴ１のみを含み、これにより絶縁層３１０の上面３１０Ｔの縁領域も第１保護層３５０Ｃと垂直に重なる。
【0269】
これにより、前記第４実施例における第１回路パターン層３２０Ｃの少なくとも一つは、前記絶縁層３１０の下面３１０Ｂの第２下部領域ＲＢ２と垂直に重なることがある。
【0270】
さらに、前記第１回路パターン層３２０Ｃのうち少なくとも一つは、前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２と垂直に重なることがある。例えば、前記第１回路パターン層３２０Ｃのうち少なくとも一つの側面は、前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２と同じ垂直線上に位置することができる。例えば、前記第１回路パターン層３２０Ｃのうち少なくとも一つの側面は、前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に露出されることがある。
【0271】
例えば、図８ａ、および図８ｂで説明したように、前記回路基板の形成工程では、前記ユニット領域ＵＲおよび前記ダミー領域ＤＲには、ダミーパターン３２０Ｄが形成される。このとき、図７のように、最終回路基板において、前記ダミーパターン３２０Ｄ上に第１保護層が配置されない場合、前記ダミーパターン３２０Ｄは、エッチングにより除去されるので、リセスＲＰとして残る。
【0272】
これとは異なり、図１０のように、前記ダミーパターン３２０Ｄが第１保護層によって覆われる場合、前記ダミーパターン３２０Ｄは、除去されないことがあり、これにより前記絶縁層３１０の最外側端ＳＬ１、ＳＬ２に露出されることがある。
【0273】
実施例における回路基板は、反り特性を改善することができる。
【0274】
具体的には、回路基板は、絶縁層の上面に配置される第１保護層および絶縁層の下面に配置される第２保護層を含む。そして、絶縁層の上面は、第１保護層と垂直に重なる第１上部領域および前記第１上部領域を除いた第２上部領域を含む。これに対応して、絶縁層の下面は、第２保護層と垂直に重なる第１下部領域および前記第１下部領域を除いた第２下部領域を含む。このとき、前記第２上部領域の少なくとも一部は、第２下部領域の少なくとも一部と垂直に重なることがある。さらに、前記第２上部領域は、前記絶縁層の上面のうち前記絶縁層の最外側端に隣接する縁領域であり、前記第２下部領域は、前記絶縁層の下面のうち前記最外側端に隣接する縁領域である。これにより、実施例では、前記絶縁層の縁領域における第１保護層および第２保護層の硬化による収縮を減らすことができ、これにより前記回路基板の反り特性を改善することができる。
【0275】
さらに、実施例における前記絶縁層の第２下部領域は、前記絶縁層の第１上部領域と重なる第２－１領域と、前記第２－１領域を除いた第２－２領域とを含む。すなわち、実施例における第２保護層の体積は、前記第１保護層の体積に比べて前記第２－２領域の面積ほど小さくてもよい。これにより、前記第１保護層による前記絶縁層の第２上部領域における硬化収縮率は、前記第２保護層による絶縁層の第２下部領域における硬化収縮率よりも大きくてもよい。したがって、実施例における回路基板は、前記第１保護層による硬化収縮率により、上側方向に反りが発生することがある。このとき、一般的なＥＴＳ構造における回路基板は、下側方向に対応するクライイング方向に反りが発生する。これにより、実施例では、前記クライイング方向への反りの発生を抑制するか、前記回路基板の反り方向をスマイル方向にシフトさせることができ、これによる回路基板の反り特性を改善することができる。
【0276】
一方、上述した発明の特徴を有する回路基板がスマートフォン、サーバ用コンピュータ、ＴＶなどのＩＴ装置や家電製品に用いられる場合、信号伝送又は電力供給などの機能を安定して果たすことができる。例えば、本発明の特徴を有する回路基板が半導体パッケージ機能を果たす場合、半導体チップを外部の湿気や汚染物質から安全に保護する機能を果たすことができ、漏れ電流あるいは端子間の電気的な短絡の問題やあるいは、半導体チップに供給する端子の電気的な開放の問題を解決することができる。また、信号伝送の機能を担う場合、ノイズ問題を解決することができる。これを通じて、上述した発明の特徴を有する回路基板は、ＩＴ装置や家電製品の安定した機能を維持できるようにすることにより、全体製品と本発明が適用された回路基板とは互いに機能的一体性または技術的連動性を成すことができる。
【0277】
上述した発明の特徴を有する回路基板を車両などの輸送装置に用いる場合、輸送装置に伝送される信号の歪みの問題を解決することができ、または輸送装置を制御する半導体チップを外部から安全に保護し、漏洩電流あるいは端子間の電気的な短絡の問題やあるいは、半導体チップに供給する端子の電気的な開放の問題を解決して、輸送装置の安定性をさらに改善することができる。したがって、輸送装置と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。さらに、上述した発明の特徴を有する回路基板が車両などの運搬装置に用いられる場合、前記車両に要求される大電流の信号を高速で伝送することができ、これにより前記運搬装置の安全性を向上させることができる。さらに、前記輸送装置の多様な走行環境で発生する突発状況においても、前記回路基板およびこれを含む半導体パッケージの正常動作を可能にし、これを通じて運転者を安全に保護することができる。
【0278】
以上で実施例に説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対しても組合せまたは変形して実施可能である。したがって、このような組合せと変形に関連した内容は、実施例の範囲に含まれると解釈されるべきである。
【0279】
また、以上では実施例を中心に説明したが、これは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない様々な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に関連した差異点は、添付された請求範囲で設定する実施例の範囲に含まれると解釈されるべきである。
【図1】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図2g】
【図3a】
【図3b】
【図4】
【図5a】
【図5b】
【図6a】
【図6b】
【図6c】
【図6d】
【図6e】
【図6f】
【図6g】
【図6h】
【図6i】
【図7】
【図8a】
【図8b】
【図9】
【図10】
【手続補正書】
【提出日】2024-02-05
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
絶縁層と、前記絶縁層上に配置された第１回路パターン層と、
前記第１回路パターン層上に配置され、前記絶縁層よりも狭い幅を有する第１保護層と、
前記絶縁層下に配置された第２回路パターン層と、
前記第２回路パターン層下に配置され、前記絶縁層よりも狭い幅を有する第２保護層と、を含み、
前記絶縁層の幅、前記第１保護層の幅及び前記第２保護層の幅は互いに異なり、
前記第１保護層は、垂直方向に沿って前記第２保護層および前記第２回路パターン層と重ならない領域を含む、回路基板。
【請求項2】
前記絶縁層は、第１側端を含み、
前記第１保護層は、前記第１側端に最も隣接する第２側端を含み、
前記第１側端から前記第１側端に最も隣接する第１回路パターン層までの水平距離は、前記第１側端から前記第２側端までの水平距離以上である、請求項１に記載の回路基板。
【請求項3】
前記第２保護層は、前記第１側端に最も隣接する第３側端を含み、
前記第１側端から前記第１側端に最も隣接する第２回路パターン層までの水平距離は、前記第１側端から前記第３側端までの水平距離以上である、請求項２に記載の回路基板。
【請求項4】
前記絶縁層の第１面は、
前記第１保護層および前記第１回路パターン層のうち少なくとも一つと垂直に重なる第１領域および前記第１領域を除いた第２領域を含み、
前記絶縁層の前記第１面と反対となる第２面は、
前記第２保護層および前記第２回路パターン層のうち少なくとも一つと垂直に重なる第３領域および前記第３領域を除いた第４領域を含み、
前記第２領域の一部と前記第４領域の一部とは、垂直に重なる、請求項１に記載の回路基板。
【請求項5】
前記第２領域は、前記絶縁層の前記第１面のうち前記絶縁層の最外側端に隣接する領域であり、前記第４領域は、前記絶縁層の前記第２面のうち前記絶縁層の最外側端部に隣接する領域である、請求項４に記載の回路基板。
【請求項6】
前記第１領域は、前記絶縁層の前記第１面の中央領域であり、前記第２領域は、前記絶縁層の前記第１面の縁領域であり、
前記第３領域は、前記絶縁層の前記第２面の中央領域であり、
前記第４領域は、前記絶縁層の前記第２面の縁領域である、請求項４に記載の回路基板。
【請求項7】
前記第４領域は、前記第１領域と垂直に重なる第４－１領域と、
前記第４－１領域を除いた第４－２領域と、を含む、請求項４に記載の回路基板。
【請求項8】
前記第２領域は、前記第４－２領域と垂直に重なる、請求項７に記載の回路基板。
【請求項9】
前記絶縁層の前記第２領域には、前記絶縁層の前記第２面に向かって凹んだリセスを含み、
前記リセスは、前記第１保護層および前記第１回路パターン層と垂直方向に沿って重ならない、請求項４に記載の回路基板。
【請求項10】
前記リセスは、前記第１回路パターン層と同じ幅を有する、請求項９に記載の回路基板。
【請求項11】
前記第１回路パターン層の少なくとも一部は、前記絶縁層に埋め込まれる、請求項４に記載の回路基板。
【請求項12】
前記第２回路パターン層は、前記絶縁層の前記第２面の下に突出する、請求項１１に記載の回路基板。
【請求項13】
前記第１回路パターン層の上面の少なくとも一部は、前記第１保護層と垂直に重なり、前記第１回路パターン層の側面の少なくとも一部は、前記絶縁層で覆われる、請求項１１に記載の回路基板。
【請求項14】
上面および下面を含む絶縁層と、
前記絶縁層の上面に配置された第１回路パターン層と、
前記絶縁層の上面および前記第１回路パターン層の上面に配置された第１保護層と、
前記絶縁層の下面に配置された第２回路パターン層と、
前記絶縁層の下面および前記第２回路パターン層の下面に配置された第２保護層と、を含み、
前記絶縁層の下面は、
前記第２保護層および前記第２回路パターン層のうち少なくとも一つと垂直に重なる第１下部領域と、
前記絶縁層の最外側端に隣接し、前記第１下部領域を除いた第２下部領域と、を含み、
前記第２下部領域は、前記第１保護層と垂直に重なる、回路基板。
【請求項15】
前記第２下部領域は、
前記絶縁層の下面のうち前記絶縁層の最外側端に最も隣接する縁領域である、請求項１４に記載の回路基板。
【請求項16】
前記第１回路パターン層のうち少なくとも一つは、前記第２下部領域と垂直に重なる、請求項１４に記載の回路基板。
【請求項17】
前記第２下部領域と垂直に重なる第１回路パターン層の側面は、
前記絶縁層の最外側端と同じ垂直線上に位置する、請求項１６に記載の回路基板。
【請求項18】
前記絶縁層の外側面と前記第１保護層の外側面は、同じ垂直線上に位置し、
前記絶縁層の外側面と前記第２保護層の外側面は、段差を有する、請求項１７に記載の回路基板。
【請求項19】
前記第１回路パターン層の少なくとも一部は、前記絶縁層に埋め込まれ、
前記第２回路パターン層は、前記絶縁層の下面の下に突出する、請求項１４に記載の回路基板。
【請求項20】
前記第１回路パターン層の上面の少なくとも一部は、前記第１保護層と垂直に重なり、
前記第１回路パターン層の側面の少なくとも一部は、前記絶縁層で覆われる、請求項１８に記載の回路基板。
【国際調査報告】