知財求人 - 知財ポータルサイト「IP Force」
▶ コミサリヤ ア レネルジ アトミク エ ウ エネルジ アルタナティブの特許一覧 ▶ タレスの特許一覧 ▶ サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）の特許一覧 ▶ ウニベルシテ グルノーブル アルプの特許一覧
特表2024-529041電子デバイスおよび関連システム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-01
(54)【発明の名称】電子デバイスおよび関連システム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス
(51)【国際特許分類】
H10N 50/80 20230101AFI20240725BHJP
H10B 61/00 20230101ALI20240725BHJP
【ＦＩ】
H10N50/80 Z
H10B61/00
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024507016
(86)(22)【出願日】2022-08-04
(85)【翻訳文提出日】2024-04-05
(86)【国際出願番号】 EP2022072003
(87)【国際公開番号】W WO2023012302
(87)【国際公開日】2023-02-09
(31)【優先権主張番号】2108563
(32)【優先日】2021-08-06
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】510325651
【氏名又は名称】コミサリヤ ア レネルジ アトミク エ ウ エネルジ アルタナティブ
(71)【出願人】
【識別番号】511148123
【氏名又は名称】タレス
(71)【出願人】
【識別番号】501089863
【氏名又は名称】サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク
(71)【出願人】
【識別番号】519077687
【氏名又は名称】ウニベルシテ グルノーブル アルプ
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100153729
【弁理士】
【氏名又は名称】森本 有一
(74)【代理人】
【識別番号】100151459
【弁理士】
【氏名又は名称】中村 健一
(72)【発明者】
【氏名】ジャン－フィリップ アタヌ
(72)【発明者】
【氏名】ローラン ビラ
(72)【発明者】
【氏名】マニュエル ビベス
【テーマコード（参考）】
4M119
5F092
【Ｆターム（参考）】
4M119AA20
4M119BB01
4M119CC05
4M119DD23
4M119DD32
5F092AA05
5F092AB06
5F092AD25
5F092BB24
5F092BB36
5F092BB44
5F092BC06
(57)【要約】
本発明は、接点（Ｃ５）を備える第１電極（１６）と、強誘電分極を有する強誘電体サブアセンブリ（１８）と、入力電流をスピン分極し、強磁性材料またはフェリ磁性材料の層を含むスピン分極サブアセンブリ（２２）と、２つのサブアセンブリ（１８、２２）の間に配置され、スピン電流を電荷電流に変換する界面サブアセンブリ（２０）であって、強誘電体サブアセンブリ（１８）および界面サブアセンブリ（２０）は接点（Ｃ１）を有する、界面サブアセンブリ（２０）と、２つの接点（Ｃ２、Ｃ３、Ｃ４）を備え、分極サブアセンブリ（２２）を画定する第２電極（２４）と、を備え、第１電極（１６）の接点（Ｃ５）は、この接点（Ｃ５）と他の接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）との間に電位差を印加することによって分極状態を変化させる電子デバイス（１２）に関する。
【特許請求の範囲】
【請求項1】
積層方向（Ｚ）に沿って積層された積層体（１４）を備える電子デバイス（１２）であって、前記積層体（１４）は、少なくとも１つの電気的接点（Ｃ５）を備える第１電極（１６）と、
１つの強誘電体サブアセンブリ（１８）であって、該強誘電体サブアセンブリ（１８）は前記第１電極（１６）と接し、複数の状態を取り得る強誘電分極を有する、強誘電体サブアセンブリ（１８）と、
スピン分極サブアセンブリ（２２）であって、該スピン分極サブアセンブリ（２２）は、該スピン分極サブアセンブリ（２２）を流れる電流をスピン分極するように適合されており、前記スピン分極サブアセンブリ（２２）の少なくとも１つの層は、強磁性材料またはフェリ磁性材料で形成されている、スピン分極サブアセンブリ（２２）と、
前記強誘電体サブアセンブリ（１８）と前記スピン分極サブアセンブリ（２２）との間に配置された界面サブアセンブリ（２０）であって、該界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）の前記強誘電体分極状態に応じて、前記スピン分極電流を前記電荷電流に相互変換するように適合され、
前記強誘電体サブアセンブリ（１８）および前記界面サブアセンブリ（２０）は、それぞれ、前記積層方向（Ｚ）に沿って、前記スピン分極サブアセンブリ（２２）に重畳されている部分（３０、３４）と、前記スピン分極サブアセンブリ（２２）に重畳されていない部分（３２、３６）とを有し、前記界面サブアセンブリ（２０）および前記強誘電体サブアセンブリ（１８）の少なくとも一方が、中間電極（２６）を形成するのに適した導電層を含み、前記中間電極（２６）が、前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための電気的接点（Ｃ１）を含む、
界面サブアセンブリ（２０）と、
前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための少なくとも２つの電気的接点（Ｃ２、Ｃ３、Ｃ４）を備える第２電極（２４）であって、前記接点（Ｃ２、Ｃ３、Ｃ４）はそれぞれ、それぞれの主方向に沿って延び、少なくとも２つの主方向は互いに非平行であり、前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）を画定し、
前記第１電極（１６）の前記接点（Ｃ５）は、前記接点（Ｃ５）と前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）の少なくとも１つとの間の電位差、または前記接点（Ｃ５）と前記中間電極（２６）の前記接点（Ｃ１）との間の電位差の印加によって、前記強誘電体サブアセンブリ（１８）の前記強誘電分極状態を変化させることを可能にする、
第２電極（２４）と、
を備えるデバイス。
【請求項2】
前記界面サブアセンブリ（２０）は、少なくとも、前記強誘電体サブアセンブリ（１８）の全部または一部が導電性または半導電性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、
前記強誘電体サブアセンブリ（１８）が絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える、
請求項１に記載のデバイス。
【請求項3】
前記強誘電体サブアセンブリ（１８）は、少なくとも１つの半導電性強誘電体層または導電性もしくは半導電性の２次元材料の強誘電体層を備え、前記界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）と接合され、前記少なくとも１つの層を備える、請求項２に記載のデバイス。
【請求項4】
前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）の上に配置された層である、請求項１乃至３のいずれか一項に記載のデバイス。
【請求項5】
前記第２電極（２４）と前記スピン分極サブアセンブリ（２２）とが接合している、請求項１乃至３のいずれか一項に記載のデバイス。
【請求項6】
前記第２電極（２４）は、少なくとも３つの接点（Ｃ２、Ｃ３、Ｃ４）を有する、請求項１乃至５のいずれか一項に記載のデバイス。
【請求項7】
前記第２電極（２４）の２つの接点（Ｃ２、Ｃ４）は、平行な主方向に沿って延びており、前記第２電極（２４）の前記第３接点（Ｃ３）は、前記第２電極（２４）の他の前記２つの接点（Ｃ２、Ｃ４）の前記主方向に対して実質的に垂直な主方向に沿って延びている、請求項６に記載のデバイス。
【請求項8】
前記中間電極（２６）および前記第２電極（２４）の各接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の前記主方向は、いずれも前記積層方向（Ｚ）に対して垂直である、請求項１乃至７のいずれか一項に記載のデバイス。
【請求項9】
前記第１電極の前記接点（Ｃ５）は、前記積層方向（Ｚ）に垂直な方向に沿っているか、または、前記積層方向（Ｚ）に実質的に平行な方向に沿っているかのいずれかである、請求項１乃至８のいずれか一項に記載のデバイス。
【請求項10】
前記界面サブアセンブリ（２０）は、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体のうちの少なくとも１つの元素を含む、請求項１乃至９のいずれか一項に記載のデバイス。
【請求項11】
前記界面サブアセンブリ（２０）は、絶縁材料、特に、酸化物からなるバリアを備える、請求項１乃至１０のいずれか一項に記載のデバイス。
【請求項12】
前記スピン分極サブアセンブリ（２２）は、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類強磁性またはフェリ磁性合金を含む、請求項１乃至１１のいずれか一項に記載のデバイス。
【請求項13】
前記強誘電体サブスタック（１８）は、カチオンＡおよびＢを有するＡＢＯ３型のペロブスカイト構造を有する材料、
（Ｈｆ１－ｘＺＲｘ）Ｏ２、（Ｈｆ１－ｘＧＡｘ）Ｏ２（ｘは、０から１）、または、ＺｒやＧａなどの他の元素でドープされたＨｆＯ２、または、それらの合金、
ポリフッ化ビニリデン、
強誘電体半導体、および、
２次元強誘電体材料、
の中から選択される強誘電体材料の積層体を備える、請求項１乃至１２のいずれか一項に記載のデバイス。
【請求項14】
前記接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）は、前記中間電極（２６）の前記接点（Ｃ１）および前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、２つの他のいわゆる読み出し接点間、または、前記他のいわゆる読み出し接点の１つと基準電位との間の電圧を測定することによって、前記スピン分極サブアセンブリ（２２）の前記分極状態の読み出しを実行する、請求項１乃至１３のいずれか一項に記載のデバイス。
【請求項15】
請求項１乃至１４のいずれか一項に記載の電子デバイス（１２）を含むシステム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子デバイス、特に、メモリデバイス、論理デバイス、ニューロモルフィックデバイスに関する。
【0002】
本発明は、メモリ、論理デバイス、ニューロモルフィックデバイスなどの強誘電体デバイス、特に、情報通信技術の分野に関する。
【背景技術】
【0003】
強誘電体は分極を持つ。強誘電体の状態で情報を符号化することが可能であり、電圧を印加することで情報を書き込むことができる。以上のことから、強誘電体メモリ、論理デバイス、ニューロモルフィックデバイスが登場した。
【0004】
このような効果を利用したデバイスの一例として、強誘電体ランダムアクセスメモリ（Ｆｅ－ＲＡＭ）が知られている。Ｆｅ－ＲＡＭは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）に似たメモリデバイスであり、不揮発性を得るために強誘電体層が加えられている。Ｆｅ－ＲＡＭの利点は、ランダムアクセスメモリの高速性とフラッシュメモリの不揮発性を併せ持つことである。
【0005】
Ｆｅ－ＲＡＭの場合、記憶すべき情報の書き込みは、強誘電体層の２つの面の間に電圧を印加することによって行われる。これにより、情報は強誘電体層の分極状態で符号化される。
【0006】
読み出しは、電圧を印加し、発生する電流を測定することによって行われる。より正確には、分極を第１状態から第２状態、例えば、状態「０」から状態「１」に切り替えようとするために、強誘電体層の２つの面の間に電圧パルスが印加される。Ｆｅ－ＲＡＭが既に状態「１」にあった場合、読み出される出力電流は印加された電圧パルスに関連するもののみである。Ｆｅ－ＲＡＭが当初、状態「０」であった場合、生成される電流は、電圧パルスに関連する電流と、分極の反転に関連する脱分極電流との和となる。
【0007】
このように、読み出しメカニズムは破壊的である。読み出しは、保存されたメモリ状態を消去するため、特定のアーキテクチャによってＦｅ－ＲＡＭを書き換えることになる。
【0008】
そのため、特にメモリ用途において、非破壊的なメカニズムを用いて強誘電体層の分極状態を読み出す手段が必要とされている。
【0009】
この目的のために、本明細書では、積層方向に沿って積層された積層体を備える電子デバイスについて説明し、積層体は、第１電極であって、少なくとも１つの電気的接点を含む、第１電極と、強誘電体サブアセンブリであって、該強誘電体サブアセンブリは、該第１電極と接触しており、複数の状態を取り得る強誘電分極を有する、強誘電体サブアセンブリと、を備える。積層体はさらに、スピン分極サブアセンブリであって、スピン分極サブアセンブリは、スピン分極サブアセンブリを通って流れる電流をスピン分極するのに適しており、スピン分極サブアセンブリの少なくとも１つの層は、強磁性材料またはフェリ磁性材料で形成されている、スピン分極サブアセンブリと、強誘電体サブアセンブリとスピン分極サブアセンブリとの間に配置された界面サブアセンブリであって、界面サブアセンブリは、強誘電体サブアセンブリの強誘電分極状態に応じて、スピン分極された電流を電荷電流に変換するのに適している、界面サブアセンブリと、を含む。強誘電体サブアセンブリおよび界面サブアセンブリは、それぞれ、積層方向に沿って、スピン分極サブアセンブリに重ね合わされる部分と、スピン分極サブアセンブリに重ね合わされない部分とを有し、界面サブアセンブリおよび強誘電体サブアセンブリの少なくとも一方は、中間電極を形成するのに適した導電層を備え、中間電極は、強誘電体サブアセンブリの分極状態を読み出すための電気的接点を構成する。積層体はさらに、強誘電体サブアセンブリの分極状態を読み出すための少なくとも２つの電気的接点を備える第２電極であって、該接点はそれぞれの主方向に沿って延び、少なくとも２つの主方向は互いに非平行であり、該第２電極はスピン分極サブアセンブリを画定する、第２電極を含み、第１電極の接点は、接点と第２電極の接点の少なくとも１つとの間の電位差、または、接点と中間電極の接点との間の電位差の印加によって、強誘電体サブアセンブリの強誘電分極状態を変化させることができる。
【0010】
他の特定の実施形態によれば、電子デバイスは、個別に、または技術的に可能な全ての組み合わせに従って、以下の特徴の１つまたは複数を有する。
界面サブアセンブリは、強誘電体サブアセンブリが全てまたは部分的に導電性または半導電性である場合には、少なくとも１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、強誘電体サブアセンブリが絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える。
強誘電体サブアセンブリは、少なくとも１つの半導電性強誘電体層、または導電性もしくは半導電性の２次元材料からなる強誘電体層を備え、界面サブアセンブリは、強誘電体サブアセンブリと接合され、少なくとも１つの層を備える。
第２電極は、スピン分極サブアセンブリの上に配置された層である。
第２電極とスピン分極サブアセンブリは接合されている。
第２電極は、少なくとも３つの接点を備える。
第２電極の２つの接点は平行な主方向に沿って延び、第２電極の第３接点は、第２電極の他の２つの接点の主方向に対して実質的に垂直な主方向に沿って延びる。
中間電極と第２電極の各接点の主方向は、全て積層方向に対して垂直である。
第１電極の接点は、積層方向に垂直な方向に沿っているか、または、積層方向に実質的に平行な方向に沿っている。
界面サブアセンブリは、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体のうちの少なくとも１つを含む。
界面サブアセンブリは、絶縁材料、特に、酸化物からなるバリアを備える。
スピン分極サブアセンブリは、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類を含む強磁性またはフェリ磁性合金を含む。
強誘電体サブスタックは、カチオンＡおよびＢを有するＡＢＯ３型のペロブスカイト構造を有する材料、（Ｈｆ１－ｘＺＲｘ）Ｏ２、（Ｈｆ１－ｘＧＡｘ）Ｏ２（ｘは、０から１）、またはＺｒやＧａなどの他の元素がドープされたＨｆＯ２、またはそれらの合金、ポリフッ化ビニリデン、強誘電体半導体、および２次元強誘電体材料の中から選択される強誘電体材料を含む。
接点は、中間電極の接点および第２電極の接点から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、他の２つのいわゆる読み出し接点間、または他の１つのいわゆる読み出し接点と基準電位との間の電圧を測定することによって、スピン分極サブアセンブリの分極状態の読み出しを実行する。
界面サブアセンブリは、強誘電体サブアセンブリが全てまたは部分的に導電性または半導電性である場合には、少なくとも１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、強誘電体サブアセンブリが絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える。
強誘電体サブアセンブリは、少なくとも１つの半導電性強誘電体層、または導電性もしくは半導電性の２次元材料からなる強誘電体層を備え、界面サブアセンブリは、強誘電体サブアセンブリと接合され、少なくとも１つの層を備える。
第２電極は、スピン分極サブアセンブリの上に配置された層である。
第２電極とスピン分極サブアセンブリは接合されている。
第２電極は、少なくとも３つの接点を備える。
第２電極の２つの接点は平行な主方向に沿って延び、第２電極の第３接点は、第２電極の他の２つの接点の主方向に対して実質的に垂直な主方向に沿って延びる。
中間電極と第２電極の各接点の主方向は、全て積層方向に対して垂直である。
第１電極の接点は、積層方向に垂直な方向に沿っているか、または、積層方向に実質的に平行な方向に沿っている。
界面サブアセンブリは、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体のうちの少なくとも１つを含む。
界面サブアセンブリは、絶縁材料、特に、酸化物からなるバリアを備える。
スピン分極サブアセンブリは、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類を含む強磁性またはフェリ磁性合金を含む。
強誘電体サブスタックは、カチオンＡおよびＢを有するＡＢＯ３型のペロブスカイト構造を有する材料、（Ｈｆ１－ｘＺＲｘ）Ｏ２、（Ｈｆ１－ｘＧＡｘ）Ｏ２（ｘは、０から１）、またはＺｒやＧａなどの他の元素がドープされたＨｆＯ２、またはそれらの合金、ポリフッ化ビニリデン、強誘電体半導体、および２次元強誘電体材料の中から選択される強誘電体材料を含む。
接点は、中間電極の接点および第２電極の接点から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、他の２つのいわゆる読み出し接点間、または他の１つのいわゆる読み出し接点と基準電位との間の電圧を測定することによって、スピン分極サブアセンブリの分極状態の読み出しを実行する。
【0011】
本明細書ではさらに、電子デバイス、特に、メモリ、論理デバイス、または、ニューロモーフィックデバイスを含むシステムについて説明する。
【図面の簡単な説明】
【0012】
本発明の特徴および利点は、例としてのみ与えられるが、これに限定されるものではなく、添付の図面を参照しながら以下の説明を読むことにより明らかになるであろう。
【発明を実施するための形態】
【0013】
説明を簡単にするため、本発明の電子デバイスの応用例としてメモリを選ぶが、このようなデバイスによって論理デバイスやニューロモルフィックデバイスを製造することも可能である。
【0014】
したがって、図１は、メモリ１０の電子デバイス１２を示している。メモリ１０はさらに、読み出しユニットと書き込みユニットとを備えており、図１が分かりやすくなるように、読み出しユニットおよび書き込みユニットは図示されていない。
【0015】
電子デバイス１２は、積層体１４を備える。
【0016】
積層体１４は、積層方向Ｚに沿って積層された層である。
【0017】
次に、積層方向Ｚに垂直な２つの長手方向である、第１長手方向Ｘおよび第２長手方向Ｙが定義される。２つの長手方向Ｘ、Ｙは互いに直交し、基準軸Ｘ、Ｙ、Ｚが直行するように選択される。２つの方向Ｘ、Ｙは積層体の平面に平行な平面を定義する。
【0018】
図１を参照すると、積層方向Ｚに関する下と上という相対的な概念も定義されている。積層体は、図１のシートの表示上で下側にある場合、他の層よりも下側（下）に位置するが、積層は方向Ｚに沿って逆方向とすることができることを理解されたい。
【0019】
最後に、層の厚さは、層の積層方向Ｚに沿った寸法、即ち、その２つの面間の距離として定義される。
【0020】
図１に示す例では、積層体１４は、下から順に、第１電極１６と、強誘電体サブアセンブリ１８と、界面サブアセンブリ２０と、スピン分極サブアセンブリ２２と、第２電極２４と、を備える。
【0021】
以下、便宜上、第１電極１６を下部電極、第２電極２４を上部電極と呼ぶ。
【0022】
電子デバイス１０は、中間電極２６をさらに含み、中間電極２６は、図１において接点Ｃ１で示される接点を備える。
【0023】
本実施例では、下部電極１６は、図１において接点Ｃ５で示される接点を含み、上部電極２４は、本実施例では、３つの接点（ただし、少なくとも２つの接点で十分である）を含むため、電子デバイス１０は、少なくとも４つの接点を含む。
【0024】
そして、以下では、中間電極２６の接点を第１接点Ｃ１と呼び、上部電極２４の接点をそれぞれ第２接点Ｃ２、第３接点Ｃ３、第４接点Ｃ４と呼び、下部電極１６の接点を第５接点Ｃ５と呼ぶ。
【0025】
各接点Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は、電気的接点である。
【0026】
図１に示すように、各接点Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は、主方向に延びる平行六面体の形で表されている。
【0027】
各接点Ｃ１、Ｃ２、Ｃ３、Ｃ４は、それぞれの主方向を有するが、この形状には限定されない。
【0028】
図１に示す実施例によれば、下部電極１６は、第５接点Ｃ５およびコンタクト層２８を含む。
【0029】
変形例においては、下部電極１６は、複数の接点を含むことができる。
【0030】
本実施例においては、第５接点Ｃ５は、主に積層方向Ｚに沿って延びている。
【0031】
変形例においては、第５接点Ｃ５は、積層方向Ｚと実質的に平行な方向に沿って延びている。
【0032】
ここでいう「実質的に」とは、１５°以内の等しさを意味する。
【0033】
第５接点Ｃ５により、接点Ｃ５と第２電極２４の接点Ｃ２、Ｃ３またはＣ４の少なくとも１つとの間に電位差を印加することによって、強誘電体サブアセンブリ１８の強誘電分極状態を変化させることが可能になることは、以下の説明で明らかになる。
【0034】
あるいは、第５接点Ｃ５は、この接点Ｃ５と中間電極２６の第１接点Ｃ１との間に電位差を印加することによって、強誘電体サブアセンブリ１８の強誘電分極状態を変化させることを可能にする。
【0035】
コンタクト層２８の厚さは、通常、０．２ナノメートル（ｎｍ）から１００ｎｍの間である。
【0036】
本実施例によれば、下部電極１６は、金属材料で形成されている。
【0037】
変形例においては、下部電極１６は、ドープされた半導体材料で形成されている。
【0038】
各電極１６または２４について、電極の接点は、電極と同じ層で作ることもでき、電極を形成する層とは独立して作ることもでき、後者と同じ材料で作ることも、作らないようにすることもできる。
【0039】
強誘電体サブアセンブリ１８は、複数の状態を取り得る見かけ上の強誘電分極を有し、即ち、分極は、その面間に印加される電圧Ｖと、ヒステリシスサイクルに続く見かけ上の蓄積電荷Ｑとの間に非線形関係を有し、少なくとも２つの残留状態サブアセンブリをもたらす。
【0040】
図１に示す実施例では、強誘電体サブアセンブリ１８は、下部電極１６と接触している。
【0041】
強誘電体サブアセンブリ１８は、得られる積層体に強誘電体特性を与える１つまたは複数の材料を含む単層または多層で構成される。
【0042】
次に、強誘電体サブアセンブリ１８の少なくとも１つの層を製造するために使用できる強誘電体材料の複数の例について説明する。
【0043】
第１の実施例によれば、強誘電体材料は、ＡＢＯ３型（ＡおよびＢはカチオン）のペロブスカイト構造を有する酸化物である。
【0044】
これによって、強誘電体サブアセンブリ１８に存在する強誘電体材料は、例えば、ＢａＴｉＯ３、ＰＺＴ（即ち、ＰｂＺｒ１－ｘＴｉｘＯ３であり、ｘが０と１の間で変化する）、ＰＭＮ－ＰＴ（即ち、［１－ｘ］Ｐｂ（Ｍｇ１／３ＮＢ２／３）Ｏ３－ｘＰｂＴｉＯ３であり、ｘは０と１の間で変化する）、ＢｉＦｅＯ３（必要に応じて、例えば、Ｂｉサイトに希土類をドープしたもの、あるいは、ＦｅサイトにＭｎをドープしたもの）、ＳｒＴｉＯ３（必要に応じてドープ）、ＫＴｉＯ３（必要に応じてドープ）、Ｐｒ０，７Ｃａ０，３ＭｎＯ３（必要に応じてドープ）、または、ＹＭｎＯ３（必要に応じてドープ）で形成される。
【0045】
第２の実施例によれば、強誘電体材料は、（Ｈｆ１－ｘＺｒｘ）Ｏ２、または、（Ｈｆ１－ｘＧａｘ）Ｏ２（ｘは、０から１の間で変化する）、あるいは他の元素でドープされたＨｆＯ２、またはそれらの合金である。
【0046】
強誘電体材料は、ポリフッ化ビニリデンであってもよい。
【0047】
このような第２の実施例では、第１の実施例とは異なり、強誘電体材料はペロブスカイト構造を持たない。
【0048】
第３の実施例によれば、強誘電体材料は強誘電体半導体である。必要に応じてドープされたＧｅＴｅ、または、ＡｌＳｃＮが、強誘電体半導体材料の例である。
【0049】
第４の実施例によれば、強誘電体材料は２次元強誘電体材料である。ＳｎＴｅまたはＣｕＩｎＰ２Ｓ６は、２次元強誘電体材料の例である。
【0050】
上述の各実施例において、強誘電体材料は、その強誘電特性および輸送特性を調整するように、特定の基板上に照射、アニール、ドープまたは蒸着することができる。
【0051】
本実施例によれば、強誘電体素子の保磁力電界とその厚さは、マイクロエレクトロニクス技術に適合する電圧、即ち、１０ボルト未満（＜１０Ｖ）の電圧で分極を反転させることができるように十分に小さい。上述の材料において、１５０ｎｍ未満、好ましくは、５０ｎｍ未満の厚さであれば、そのような特性を得ることができる。強誘電体サブアセンブリ１８は繰り返しにも耐性があり、典型的には少なくとも１０４サイクルに耐えることができる。
【0052】
スピン分極サブアセンブリ２２は、強磁性材料またはフェリ磁性材料からなる少なくとも１つの磁性層を含む。
【0053】
第１のケースによれば、磁性材料は、Ｃｏ、Ｆｅ、Ｂ、Ｎｉ、Ａｌなどの元素からなる強磁性金属合金またはフェリ磁性金属合金である。
【0054】
第２のケースによれば、磁性材料は、強磁性またはフェリ磁性酸化物である。
【0055】
第３のケースによれば、磁性材料は、磁性半導体である。
【0056】
第４のケースによれば、磁性材料は、［ＦＭ／Ｍ］ｎ／ＦＭ型の複合強磁性素子またはフェリ磁性素子、即ち、複数の強磁性層またはフェリ磁性層ＦＭと金属層Ｍとが結合した積層体である。
【0057】
好ましくは、ｎは、１から５０の間である。
【0058】
強磁性またはフェリ磁性材料ＦＭは、例えば、最初の３つのケースの材料である。
【0059】
金属材料Ｍは、例えば、Ａｌ、Ｔａ、Ｒｕ、Ｐｔ、Ｗ、Ｉｒ、Ｍｏ、Ｔｉ、Ｙ、および、Ａｕから選択される。
【0060】
第５のケースによれば、磁性材料は、ホイスラー合金である。
【0061】
一例として、ホイスラー合金は、Ｃｕ２ＭｎＡｌ、Ｃｕ２ＭｎＩｎ、Ｃｕ２ＭｎＳｎ、ＮｆｉＭｎＡｌ、ＮｆｉＭｎｌｎ、ＮｆｉＭｎＳｎ、ＮｆｉＭｎＳｂ、Ｎｉ２ＭｎＧａ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＭｎＧａ、Ｃｏ２ＭｎＧｅ、ＰＤ２ＭｎＡｌ、ＰＤ２ＭｎＩｎ、ＰＤ２ＭｎＳｎ、ＰＤ２ＭｎＳｂ、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＡｌ、Ｆｅ２Ｖａｌ、Ｍｎ２ＶＧＡ、Ｃｏ２ＦｅＧｅ、ＭｎＧａ、ＭｎＧａＲｕから選択される。
【0062】
第６のケースによれば、磁性材料は、希土類を含む合金である。
【0063】
例えば、磁性材料は、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙを含む合金である。
【0064】
スピン分極サブアセンブリ２２は、スピン分極サブアセンブリ２２を流れる電荷電流をスピン分極する役割を果たす。
【0065】
スピン分極サブアセンブリ２２内のスピンは、好ましくは第１長手方向Ｘに沿って分極される。
【0066】
残留磁化が比較的大きい場合、磁化を飽和させるために第１長手方向Ｘに沿って磁場を印加することによって、このようなスピン分極方向を得ることができる。
【0067】
磁性的にソフトな材料の場合、例えば、磁場アニーリング技術を使用したり、形状異方性を利用したり、磁性層の表面を加工したり、スピン分極サブアセンブリ２２の一部である反強磁性層との交換結合を利用したりすることによって、面内に異方性を作り出すことができる。
【0068】
さらに、強磁性層の厚さは、読み出しユニットによって読み出される信号を最適化するために薄い（典型的には、１００ｎｍ未満）。
【0069】
スピン分極サブアセンブリ２２は、比較的高いスピン分極、好ましくは、０．１より大きいスピン分極を得ることができる。
【0070】
強誘電体サブアセンブリ１８およびスピン分極サブアセンブリ２２は、特定の方法で幾何学的に配置されている。
【0071】
本実施例において、強誘電体サブアセンブリ１８は、２つの部分３０と３２を有する。
【0072】
第１部分３０は、積層方向Ｚに沿ってスピン分極サブアセンブリ２２に重畳されている部分３０である。
【0073】
本実施例において、第１部分３０は、平行六面体状の部分である。
【0074】
第２部分３２は、スピン分極サブアセンブリ２２に重畳されていない部分３２である。
【0075】
本実施例において、第２部分３２はＴ字形状部分であり、Ｔ字の水平バーは第１部分３０と接触しており、Ｔ字の垂直バーは第２長手方向Ｙに沿っている。
【0076】
界面サブアセンブリ２０は、強誘電体サブアセンブリ１８を区画する。
【0077】
界面サブアセンブリ２０は、スピン分極サブアセンブリ２２と強誘電体サブアセンブリ１８との間に配置される。
強誘電体サブアセンブリ１８が半導体強誘電体材料または２次元強誘電体材料を含む場合、界面サブアセンブリ２０は強誘電体サブアセンブリ１８と接合することができる。
強誘電体サブアセンブリ１８が半導体強誘電体材料または２次元強誘電体材料を含む場合、界面サブアセンブリ２０は強誘電体サブアセンブリ１８と接合することができる。
【0078】
図１に示す実施例によれば、界面サブアセンブリ２０は２つの部分３４および３６を有する。
【0079】
界面サブアセンブリ２０の第１部分３４は、強誘電体サブアセンブリ１８の重畳されている部分３０に対応する。
【0080】
図示の場合、第１部分３４は強誘電体サブアセンブリ１８の重畳されている部分３０に重ね合わされている。
【0081】
界面サブアセンブリ２０の第２部分３６は、強誘電体サブアセンブリ１８の重畳されていない部分３２に対応する。
【0082】
この場合、第１部分３４は、強誘電体サブアセンブリ１８の重畳されていない部分３２のＴ字の水平バーに重ね合わされる。
【0083】
図１において、界面サブアセンブリ２０の第１部分３４は、このように積層方向Ｚに沿ってスピン分極サブアセンブリ２２に重ね合わされるが、界面サブアセンブリ２０の第２部分３６は、スピン分極サブアセンブリ２２に重ね合わされない。
【0084】
そうでなければ、界面サブアセンブリ２０および強誘電体サブアセンブリ１８の少なくとも一方は、中間電極２６を形成するのに適した導電層を含み、その電極は、強誘電体サブアセンブリ１８の分極状態を読み出すための電気的接点である第１接点Ｃ１を含む。
【0085】
第１の実施例によれば、界面サブアセンブリ２０は、２次元電子ガスからなるか、または、２次元電子ガスを含む。
【0086】
第２の実施例によれば、界面サブアセンブリ２０は、スピン電流を電荷電流に変換する役割を果たす１つまたは複数の界面層を含む。
【0087】
界面サブアセンブリ２０におけるスピン電流の電荷電流への変換は、強誘電体サブアセンブリ１８の強誘電性によって調整することができ、メモリのエネルギー消費を最小にするために十分に高められることに留意すべきである。
【0088】
特に、界面サブアセンブリ２０は、スピン軌道層と呼ばれる、強いスピン軌道効果を有する少なくとも１つの層を含む。
【0089】
スピン軌道層の厚さは比較的薄く、通常、１０ｎｍ以下である。
【0090】
スピン軌道層を生成するために使用される材料は、場合によって異なる。
【0091】
第１の実施例によれば、スピン軌道層の材料は、スピンホール効果を示す材料である。
【0092】
スピンホール効果を示す材料は、電荷電流をスピン電流に変換することができる材料であり、典型的には、５％より大きいスピンホール効果角を有する。
【0093】
例えば、スピン軌道スピンホール効果を示す材料としては、β相のタンタル（β－Ｔａ）、ＢｉＳｂ、β－タングステン（β－Ｗ）、ＷまたはＰｔを挙げることができる。
【0094】
他の例によれば、スピン軌道層の材料は、大きなスピン軌道効果を得るために、周期表の３ｄ、４ｄ、５ｄ、４ｆ、５ｆの列の元素、例えば、Ｗ、Ｔａ、Ｂｉ、または、５ｄの元素の組み合わせ、例えば、ＰｔＷでドープされたＣｕまたはＡｕである。
【0095】
第２のケースによれば、スピン軌道層の材料は、２次元スピン軌道材料である。
【0096】
第２のケースの例として、以下の材料、グラフェン、ＢｉＳｅ２、ＢｉＳ２、ＢｉＳｅｘＴｅ２－ｘ（ｘは０から２の間で変化する）、ＢｉＳ、ＴｉＳ、ＷＳ２、ＭｏＳ２、ＴｉＳｅ２、ＶＳｅ２、ＭｏＳｅ２、Ｂ２Ｓ３、Ｓｂ２Ｓ、Ｔ０，７５Ｓ、Ｒｅ２Ｓ７、ＬａＣＰＳ２、ＬａＯＡｓＳ２、ＳｃＯＢｉＳ２、ＧａＯＢｉＳ２、ＡＩＯＢｉＳ２、ＬａＯＳｂＳ２、ＢｉＯＢｉＳ２、ＹＯＢｉＳ２、ＩｎＯＢｉＳ２、ＬａＯＢｉＳｅ２、ＴｉＯＢｉＳ２、ＣｅＯＢｉＳ２、ＰｒＯＢｉＳ２、ＮｄＯＢｉＳ２、ＬａＯＢｉＳ２、または、ＳｒＦＢｉＳ２を挙げることができる。
【0097】
必要に応じて、上記の材料をドープすることもできる。
【0098】
第３のケースによれば、スピン軌道層の材料はトポロジカル絶縁体である。トポロジカル絶縁体とは、絶縁体ストリップ構造を持ち、金属表面状態を持つ材料である。
【0099】
例えば、スピン軌道層の材料は、Ｂｉ２ＳＥ３、ＢｉＳｂＴｅ、ＳｂＴｅ３、ＨｇＴｅ、または、α－Ｓｎである。
【0100】
第４のケースによれば、スピン軌道層の材料は、ワイル半金属である。
【0101】
このような場合、スピン軌道層の材料は、例えば、ＴａＡｓ、ＴａＰ、ＮｂＡｓ、ＮｂＰ、Ｎａ３Ｂｉ、Ｃｄ３Ａｓ２、ＷＴｅ２、または、ＭｏＴｅ２である。
【0102】
さらに、ＨｅイオンやＡｒイオンなどのイオンを照射することもできる。
【0103】
第５のケースによれば、スピン軌道層の材料は遷移金属ジカルコゲナイドであり、好ましくはＲＯＣｈ２ジカルコゲナイドである。実際、このような材料は、良好なラシュバ効果を示す。
【0104】
その場合、「Ｒ」は、例えば、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｒ、Ｇａ、Ａｌ、Ｉｎの中から選択され、「Ｃｈ」は、Ｓ、Ｓｅ、Ｔｅの中から選択される。
【0105】
変形例において、または、それに加えて、界面層は、スピン電流の電荷電流への変換を促進するために、１つまたは複数の非強磁性金属層を含む。
【0106】
例えば、界面層は、Ａｌ、Ｙ、Ｒｕ、Ｍｇ、Ｔａ、または、Ｔｉの層で形成することができる。
【0107】
上述の実施形態に適合する他の変形例によれば、界面層は、絶縁材料、特に、酸化物からなるバリアを備える。
【0108】
このようなバリアは、例えば、ＭｇＯやＡｌ２Ｏ３から形成することができ、スピン注入プロセスを改善させるだけでなく、読み出しユニットによって読み出される信号の特性も改善させる。
【0109】
上述の各実施形態において、界面サブアセンブリ２０は、スピン分極サブアセンブリ２２の面に接触している。
【0110】
さらに、界面サブアセンブリ２０は、強誘電体サブアセンブリ１８の強誘電分極状態に応じて、スピン分極電流を電荷電流に相互変換するのに適している。
【0111】
上部電極２４は、金属層３８、および、３つの接点、即ち、第２接点Ｃ２、第３接点Ｃ３、第４接点Ｃ４を含む。
【0112】
金属層３８は、スピン分極サブアセンブリ２２と接触している。
【0113】
３つの接点Ｃ２、Ｃ３、Ｃ４は、強誘電体サブアセンブリ１８の分極状態を読み出すための電気的接点である。
【0114】
本実施例によれば、第２接点Ｃ２と第４接点Ｃ４は、主に同じ方向、即ち、第２長手方向Ｙに沿って延びている。従って、２つの接点Ｃ２とＣ４は、互いに対向している。
【0115】
第３接点Ｃ３は、主に接点Ｃ２およびＣ４の主方向に対して垂直な方向に沿って延びている。
【0116】
第３接点Ｃ３は、金属層３８に電気的に接続されている。
【0117】
実際、第１接点Ｃ１は、重畳されていない部分３２上に、より正確には、重畳されていない部分３２のＴ字の垂直バー上に配置されている。
【0118】
第１接点Ｃ１は、界面サブアセンブリ２０、特に、界面サブアセンブリ２０の第１部分３４を電気的に接続する。
【0119】
さらに、第１接点Ｃ１は、スピン分極サブアセンブリ２２によって覆われていないため、上方からアクセス可能である。
【0120】
第１接点Ｃ１は、強誘電体サブアセンブリ１８の分極状態を読み出すための電気的接点である。
【0121】
次に、メモリ１０の動作について説明する。
【0122】
書き込み時には、書き込みユニットが、下部電極１６のコンタクト層２８を充電（ｃｈａｒｇｅ）する。
【0123】
例えば、書き込みユニットは、トランジスタであり、コンタクト層２８を正または負に帯電させることが可能である。
【0124】
第１の方法において、読み出し時には、読み出しユニットは、第１接点Ｃ１と第３接点Ｃ３との間に電流（または、電圧）を印加する。
【0125】
図１に示す特定の構成のため、第１接点Ｃ１と第３接点Ｃ３との間に注入される電流は、全てスピン分極サブアセンブリ２２から界面サブアセンブリ２０に流れる。
【0126】
次に、読み出しユニットは、第２接点Ｃ２と第４接点Ｃ４との間の電圧、または、第２接点Ｃ２と第４接点Ｃ４との間の接点と、基準電位との間の電圧を測定する。
【0127】
第１の方法とは逆に、第２の方法においては、読み出しユニットは、第２接点Ｃ２と第４接点Ｃ４との間に電流（または、電圧）を印加する。その後、読み出しユニットは、第１接点Ｃ１と第３接点Ｃ３との間の電圧、または、接点Ｃ１と第３接点Ｃ３との間の接点と、基準電位との間の電圧を測定する。
【0128】
したがって、この２つの方法においては、電流は、強誘電体サブアセンブリ１８には流れない。
【0129】
強誘電体サブアセンブリ１８は、スピン電流の電荷電流への相互変換を電気的かつ不揮発的に制御しているため、測定される電圧は、注入される電流と、強誘電体サブアセンブリ１８の積層方向Ｚに沿った電気分極に依存する。
【0130】
読み出しユニットは、電流を注入するためのサブユニットと電圧を測定するためのサブユニットを用いて、強誘電体サブアセンブリ１８の電気分極を測定するのに適している。
【0131】
この測定は、強誘電体サブアセンブリ１８の分極状態を保持するという特殊性があり、したがって非破壊的である。
【0132】
したがって、メモリ１０は、非破壊読み出しメモリである。
【0133】
図２、３、４を参照すれば、電子部品１０の他の実施形態も可能である。
【0134】
当該図においては、図１の実施形態と共通する要素については繰り返して示さず、相違点のみを強調している。
【0135】
図２に示すケースにおいて、第１接点Ｃ１および第３接点Ｃ３の方向と直交する方向に沿って延びる電気的接点の一方が除去される。
【0136】
ここでは、第２接点Ｃ２のみが保持される。
【0137】
動作中においては、第１接点Ｃ１と第３接点Ｃ３の間に読み出し電流が注入されると、第２接点Ｃ２を介して電荷が移動する。
【0138】
図１に示した実施形態のように電圧を測定する代わりに、読み出しユニットは、例えば、第２接点Ｃ２の電位を測定することにより、電荷の動きを測定する。
【0139】
図３の場合、第２、第３、第４接点Ｃ２、Ｃ３、Ｃ４は、スピン分極サブアセンブリ２２に作られ、上部電極３８とスピン分極サブアセンブリ２２は接合している。
【0140】
次に、メモリの他の実施形態について、図４を参照して説明する。
【0141】
【0142】
メモリ１０に適用するために提示した電子デバイス１２は、さらに他のシステム、より詳細には論理デバイスまたはニューロモルフィックデバイスの基本素子として使用することができる。ニューロモーフィックデバイスの場合、強誘電体サブアセンブリ１８は、見かけ上の電気分極の部分的な反転の安定した状態を有するように設計される。書き込み電圧と電圧が印加される時間によって、異なる読み出し電圧に対応するような状態とすることができる。
【0143】
電子デバイス１２は、さらに、論理システムの基本素子として使用することもできる。第１デバイスの読み出し電圧は、第２デバイスに供給され、第２デバイスの書き込み電圧として使用される。
【図1】
【図2】
【図3】
【図4】
【手続補正書】
【提出日】2024-04-08
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【0143】
電子デバイス１２は、さらに、論理システムの基本素子として使用することもできる。第１デバイスの読み出し電圧は、第２デバイスに供給され、第２デバイスの書き込み電圧として使用される。
［構成１］
積層方向（Ｚ）に沿って積層された積層体（１４）を備える電子デバイス（１２）であって、前記積層体（１４）は、
少なくとも１つの電気的接点（Ｃ５）を備える第１電極（１６）と、
１つの強誘電体サブアセンブリ（１８）であって、該強誘電体サブアセンブリ（１８）は前記第１電極（１６）と接し、複数の状態を取り得る強誘電分極を有する、強誘電体サブアセンブリ（１８）と、
スピン分極サブアセンブリ（２２）であって、該スピン分極サブアセンブリ（２２）は、該スピン分極サブアセンブリ（２２）を流れる電流をスピン分極するように適合されており、前記スピン分極サブアセンブリ（２２）の少なくとも１つの層は、強磁性材料またはフェリ磁性材料で形成されている、スピン分極サブアセンブリ（２２）と、
前記強誘電体サブアセンブリ（１８）と前記スピン分極サブアセンブリ（２２）との間に配置された界面サブアセンブリ（２０）であって、該界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）の前記強誘電体分極状態に応じて、前記スピン分極電流を前記電荷電流に相互変換するように適合され、
前記強誘電体サブアセンブリ（１８）および前記界面サブアセンブリ（２０）は、それぞれ、前記積層方向（Ｚ）に沿って、前記スピン分極サブアセンブリ（２２）に重畳されている部分（３０、３４）と、前記スピン分極サブアセンブリ（２２）に重畳されていない部分（３２、３６）とを有し、前記界面サブアセンブリ（２０）および前記強誘電体サブアセンブリ（１８）の少なくとも一方が、中間電極（２６）を形成するのに適した導電層を含み、前記中間電極（２６）が、前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための電気的接点（Ｃ１）を含む、
界面サブアセンブリ（２０）と、
前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための少なくとも２つの電気的接点（Ｃ２、Ｃ３、Ｃ４）を備える第２電極（２４）であって、前記接点（Ｃ２、Ｃ３、Ｃ４）はそれぞれ、それぞれの主方向に沿って延び、少なくとも２つの主方向は互いに非平行であり、前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）を画定し、
前記第１電極（１６）の前記接点（Ｃ５）は、前記接点（Ｃ５）と前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）の少なくとも１つとの間の電位差、または前記接点（Ｃ５）と前記中間電極（２６）の前記接点（Ｃ１）との間の電位差の印加によって、前記強誘電体サブアセンブリ（１８）の前記強誘電分極状態を変化させることを可能にする、
第２電極（２４）と、
を備えるデバイス。
［構成２］
前記界面サブアセンブリ（２０）は、少なくとも、
前記強誘電体サブアセンブリ（１８）の全部または一部が導電性または半導電性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、
前記強誘電体サブアセンブリ（１８）が絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える、
構成１に記載のデバイス。
［構成３］
前記強誘電体サブアセンブリ（１８）は、少なくとも１つの半導電性強誘電体層または導電性もしくは半導電性の２次元材料の強誘電体層を備え、前記界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）と接合され、前記少なくとも１つの層を備える、構成２に記載のデバイス。
［構成４］
前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）の上に配置された層である、構成１乃至３のいずれか一項に記載のデバイス。
［構成５］
前記第２電極（２４）と前記スピン分極サブアセンブリ（２２）とが接合している、構成１乃至３のいずれか一項に記載のデバイス。
［構成６］
前記第２電極（２４）は、少なくとも３つの接点（Ｃ２、Ｃ３、Ｃ４）を有する、構成１乃至５のいずれか一項に記載のデバイス。
［構成７］
前記第２電極（２４）の２つの接点（Ｃ２、Ｃ４）は、平行な主方向に沿って延びており、前記第２電極（２４）の前記第３接点（Ｃ３）は、前記第２電極（２４）の他の前記２つの接点（Ｃ２、Ｃ４）の前記主方向に対して実質的に垂直な主方向に沿って延びている、構成６に記載のデバイス。
［構成８］
前記中間電極（２６）および前記第２電極（２４）の各接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の前記主方向は、いずれも前記積層方向（Ｚ）に対して垂直である、構成１乃至７のいずれか一項に記載のデバイス。
［構成９］
前記第１電極の前記接点（Ｃ５）は、前記積層方向（Ｚ）に垂直な方向に沿っているか、または、前記積層方向（Ｚ）に実質的に平行な方向に沿っているかのいずれかである、構成１乃至８のいずれか一項に記載のデバイス。
［構成１０］
前記界面サブアセンブリ（２０）は、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体のうちの少なくとも１つの元素を含む、構成１乃至９のいずれか一項に記載のデバイス。
［構成１１］
前記界面サブアセンブリ（２０）は、絶縁材料、特に、酸化物からなるバリアを備える、構成１乃至１０のいずれか一項に記載のデバイス。
［構成１２］
前記スピン分極サブアセンブリ（２２）は、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類強磁性またはフェリ磁性合金を含む、構成１乃至１１のいずれか一項に記載のデバイス。
［構成１３］
前記強誘電体サブスタック（１８）は、
カチオンＡおよびＢを有するＡＢＯ ３ 型のペロブスカイト構造を有する材料、
（Ｈｆ １－ｘ ＺＲ ｘ ）Ｏ ２ 、（Ｈｆ １－ｘ ＧＡ ｘ ）Ｏ ２ （ｘは、０から１）、または、ＺｒやＧａなどの他の元素でドープされたＨｆＯ ２ 、または、それらの合金、
ポリフッ化ビニリデン、
強誘電体半導体、および、
２次元強誘電体材料、
の中から選択される強誘電体材料の積層体を備える、構成１乃至１２のいずれか一項に記載のデバイス。
［構成１４］
前記接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）は、前記中間電極（２６）の前記接点（Ｃ１）および前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、２つの他のいわゆる読み出し接点間、または、前記他のいわゆる読み出し接点の１つと基準電位との間の電圧を測定することによって、前記スピン分極サブアセンブリ（２２）の前記分極状態の読み出しを実行する、構成１乃至１３のいずれか一項に記載のデバイス。
［構成１５］
構成１乃至１４のいずれか一項に記載の電子デバイス（１２）を含むシステム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス。
［構成１］
積層方向（Ｚ）に沿って積層された積層体（１４）を備える電子デバイス（１２）であって、前記積層体（１４）は、
少なくとも１つの電気的接点（Ｃ５）を備える第１電極（１６）と、
１つの強誘電体サブアセンブリ（１８）であって、該強誘電体サブアセンブリ（１８）は前記第１電極（１６）と接し、複数の状態を取り得る強誘電分極を有する、強誘電体サブアセンブリ（１８）と、
スピン分極サブアセンブリ（２２）であって、該スピン分極サブアセンブリ（２２）は、該スピン分極サブアセンブリ（２２）を流れる電流をスピン分極するように適合されており、前記スピン分極サブアセンブリ（２２）の少なくとも１つの層は、強磁性材料またはフェリ磁性材料で形成されている、スピン分極サブアセンブリ（２２）と、
前記強誘電体サブアセンブリ（１８）と前記スピン分極サブアセンブリ（２２）との間に配置された界面サブアセンブリ（２０）であって、該界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）の前記強誘電体分極状態に応じて、前記スピン分極電流を前記電荷電流に相互変換するように適合され、
前記強誘電体サブアセンブリ（１８）および前記界面サブアセンブリ（２０）は、それぞれ、前記積層方向（Ｚ）に沿って、前記スピン分極サブアセンブリ（２２）に重畳されている部分（３０、３４）と、前記スピン分極サブアセンブリ（２２）に重畳されていない部分（３２、３６）とを有し、前記界面サブアセンブリ（２０）および前記強誘電体サブアセンブリ（１８）の少なくとも一方が、中間電極（２６）を形成するのに適した導電層を含み、前記中間電極（２６）が、前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための電気的接点（Ｃ１）を含む、
界面サブアセンブリ（２０）と、
前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための少なくとも２つの電気的接点（Ｃ２、Ｃ３、Ｃ４）を備える第２電極（２４）であって、前記接点（Ｃ２、Ｃ３、Ｃ４）はそれぞれ、それぞれの主方向に沿って延び、少なくとも２つの主方向は互いに非平行であり、前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）を画定し、
前記第１電極（１６）の前記接点（Ｃ５）は、前記接点（Ｃ５）と前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）の少なくとも１つとの間の電位差、または前記接点（Ｃ５）と前記中間電極（２６）の前記接点（Ｃ１）との間の電位差の印加によって、前記強誘電体サブアセンブリ（１８）の前記強誘電分極状態を変化させることを可能にする、
第２電極（２４）と、
を備えるデバイス。
［構成２］
前記界面サブアセンブリ（２０）は、少なくとも、
前記強誘電体サブアセンブリ（１８）の全部または一部が導電性または半導電性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、
前記強誘電体サブアセンブリ（１８）が絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える、
構成１に記載のデバイス。
［構成３］
前記強誘電体サブアセンブリ（１８）は、少なくとも１つの半導電性強誘電体層または導電性もしくは半導電性の２次元材料の強誘電体層を備え、前記界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）と接合され、前記少なくとも１つの層を備える、構成２に記載のデバイス。
［構成４］
前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）の上に配置された層である、構成１乃至３のいずれか一項に記載のデバイス。
［構成５］
前記第２電極（２４）と前記スピン分極サブアセンブリ（２２）とが接合している、構成１乃至３のいずれか一項に記載のデバイス。
［構成６］
前記第２電極（２４）は、少なくとも３つの接点（Ｃ２、Ｃ３、Ｃ４）を有する、構成１乃至５のいずれか一項に記載のデバイス。
［構成７］
前記第２電極（２４）の２つの接点（Ｃ２、Ｃ４）は、平行な主方向に沿って延びており、前記第２電極（２４）の前記第３接点（Ｃ３）は、前記第２電極（２４）の他の前記２つの接点（Ｃ２、Ｃ４）の前記主方向に対して実質的に垂直な主方向に沿って延びている、構成６に記載のデバイス。
［構成８］
前記中間電極（２６）および前記第２電極（２４）の各接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の前記主方向は、いずれも前記積層方向（Ｚ）に対して垂直である、構成１乃至７のいずれか一項に記載のデバイス。
［構成９］
前記第１電極の前記接点（Ｃ５）は、前記積層方向（Ｚ）に垂直な方向に沿っているか、または、前記積層方向（Ｚ）に実質的に平行な方向に沿っているかのいずれかである、構成１乃至８のいずれか一項に記載のデバイス。
［構成１０］
前記界面サブアセンブリ（２０）は、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体のうちの少なくとも１つの元素を含む、構成１乃至９のいずれか一項に記載のデバイス。
［構成１１］
前記界面サブアセンブリ（２０）は、絶縁材料、特に、酸化物からなるバリアを備える、構成１乃至１０のいずれか一項に記載のデバイス。
［構成１２］
前記スピン分極サブアセンブリ（２２）は、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類強磁性またはフェリ磁性合金を含む、構成１乃至１１のいずれか一項に記載のデバイス。
［構成１３］
前記強誘電体サブスタック（１８）は、
カチオンＡおよびＢを有するＡＢＯ ３ 型のペロブスカイト構造を有する材料、
（Ｈｆ １－ｘ ＺＲ ｘ ）Ｏ ２ 、（Ｈｆ １－ｘ ＧＡ ｘ ）Ｏ ２ （ｘは、０から１）、または、ＺｒやＧａなどの他の元素でドープされたＨｆＯ ２ 、または、それらの合金、
ポリフッ化ビニリデン、
強誘電体半導体、および、
２次元強誘電体材料、
の中から選択される強誘電体材料の積層体を備える、構成１乃至１２のいずれか一項に記載のデバイス。
［構成１４］
前記接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）は、前記中間電極（２６）の前記接点（Ｃ１）および前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、２つの他のいわゆる読み出し接点間、または、前記他のいわゆる読み出し接点の１つと基準電位との間の電圧を測定することによって、前記スピン分極サブアセンブリ（２２）の前記分極状態の読み出しを実行する、構成１乃至１３のいずれか一項に記載のデバイス。
［構成１５］
構成１乃至１４のいずれか一項に記載の電子デバイス（１２）を含むシステム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス。
【手続補正2】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
積層方向（Ｚ）に沿って積層された積層体（１４）を備える電子デバイス（１２）であって、前記積層体（１４）は、少なくとも１つの電気的接点（Ｃ５）を備える第１電極（１６）と、
１つの強誘電体サブアセンブリ（１８）であって、該強誘電体サブアセンブリ（１８）は前記第１電極（１６）と接し、複数の状態を取り得る強誘電分極を有する、強誘電体サブアセンブリ（１８）と、
スピン分極サブアセンブリ（２２）であって、該スピン分極サブアセンブリ（２２）は、該スピン分極サブアセンブリ（２２）を流れる電流をスピン分極するように適合されており、前記スピン分極サブアセンブリ（２２）の少なくとも１つの層は、強磁性材料またはフェリ磁性材料で形成されている、スピン分極サブアセンブリ（２２）と、
前記強誘電体サブアセンブリ（１８）と前記スピン分極サブアセンブリ（２２）との間に配置された界面サブアセンブリ（２０）であって、該界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）の前記強誘電体分極状態に応じて、前記スピン分極電流を前記電荷電流に相互変換するように適合され、
前記強誘電体サブアセンブリ（１８）および前記界面サブアセンブリ（２０）は、それぞれ、前記積層方向（Ｚ）に沿って、前記スピン分極サブアセンブリ（２２）に重畳されている部分（３０、３４）と、前記スピン分極サブアセンブリ（２２）に重畳されていない部分（３２、３６）とを有し、前記界面サブアセンブリ（２０）および前記強誘電体サブアセンブリ（１８）の少なくとも一方が、中間電極（２６）を形成するのに適した導電層を含み、前記中間電極（２６）が、前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための電気的接点（Ｃ１）を含む、
界面サブアセンブリ（２０）と、
前記強誘電体サブアセンブリ（１８）の前記分極状態を読み出すための少なくとも２つの電気的接点（Ｃ２、Ｃ３、Ｃ４）を備える第２電極（２４）であって、前記接点（Ｃ２、Ｃ３、Ｃ４）はそれぞれ、それぞれの主方向に沿って延び、少なくとも２つの主方向は互いに非平行であり、前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）を画定し、
前記第１電極（１６）の前記接点（Ｃ５）は、前記接点（Ｃ５）と前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）の少なくとも１つとの間の電位差、または前記接点（Ｃ５）と前記中間電極（２６）の前記接点（Ｃ１）との間の電位差の印加によって、前記強誘電体サブアセンブリ（１８）の前記強誘電分極状態を変化させることを可能にする、
第２電極（２４）と、
を備えるデバイス。
【請求項2】
前記界面サブアセンブリ（２０）は、少なくとも、前記強誘電体サブアセンブリ（１８）の全部または一部が導電性または半導電性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層を備え、あるいは、
前記強誘電体サブアセンブリ（１８）が絶縁性である場合には、１つの金属層または１つのトンネルバリアまたは１つのスピン軌道層または１つの２次元電子ガスを備える、
請求項１に記載のデバイス。
【請求項3】
前記強誘電体サブアセンブリ（１８）は、少なくとも１つの半導電性強誘電体層または導電性もしくは半導電性の２次元材料の強誘電体層を備え、前記界面サブアセンブリ（２０）は、前記強誘電体サブアセンブリ（１８）と接合され、前記少なくとも１つの層を備える、請求項２に記載のデバイス。
【請求項4】
前記第２電極（２４）は、前記スピン分極サブアセンブリ（２２）の上に配置された層である、請求項１乃至３のいずれか一項に記載のデバイス。
【請求項5】
前記第２電極（２４）と前記スピン分極サブアセンブリ（２２）とが接合している、請求項１乃至３のいずれか一項に記載のデバイス。
【請求項6】
前記第２電極（２４）は、少なくとも３つの接点（Ｃ２、Ｃ３、Ｃ４）を有する、請求項１乃至５のいずれか一項に記載のデバイス。
【請求項7】
前記第２電極（２４）の２つの接点（Ｃ２、Ｃ４）は、平行な主方向に沿って延びており、前記第２電極（２４）の前記第３接点（Ｃ３）は、前記第２電極（２４）の他の前記２つの接点（Ｃ２、Ｃ４）の前記主方向に対して実質的に垂直な主方向に沿って延びている、請求項６に記載のデバイス。
【請求項8】
前記中間電極（２６）および前記第２電極（２４）の各接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の前記主方向は、いずれも前記積層方向（Ｚ）に対して垂直である、請求項１乃至７のいずれか一項に記載のデバイス。
【請求項9】
前記第１電極の前記接点（Ｃ５）は、前記積層方向（Ｚ）に垂直な方向に沿っているか、または、前記積層方向（Ｚ）に実質的に平行な方向に沿っているかのいずれかである、請求項１乃至８のいずれか一項に記載のデバイス。
【請求項10】
前記界面サブアセンブリ（２０）は、金属、ワイル半金属、２次元材料、遷移金属ジカルコゲナイドおよびトポロジカル絶縁体からなるリストから選択される少なくとも１つの元素を含む、請求項１乃至９のいずれか一項に記載のデバイス。
【請求項11】
前記界面サブアセンブリ（２０）は、絶縁材料、特に、酸化物からなるバリアを備える、請求項１乃至１０のいずれか一項に記載のデバイス。
【請求項12】
前記スピン分極サブアセンブリ（２２）は、強磁性またはフェリ磁性金属合金、強磁性またはフェリ磁性酸化物、磁性半導体、複数の強磁性またはフェリ磁性層および金属層を有する強磁性またはフェリ磁性複合素子、ホイスラー合金、または希土類強磁性またはフェリ磁性合金を含む、請求項１乃至１１のいずれか一項に記載のデバイス。
【請求項13】
前記強誘電体サブスタック（１８）は、カチオンＡおよびＢを有するＡＢＯ３型のペロブスカイト構造を有する材料、
（Ｈｆ１－ｘＺＲｘ）Ｏ２、（Ｈｆ１－ｘＧＡｘ）Ｏ２（ｘは、０から１）、または、ＺｒやＧａなどの他の元素でドープされたＨｆＯ２、または、それらの合金、
ポリフッ化ビニリデン、
強誘電体半導体、および、
２次元強誘電体材料、
からなるリストにおいて選択される強誘電体材料の積層体を備える、請求項１乃至１２のいずれか一項に記載のデバイス。
【請求項14】
前記接点（Ｃ１、Ｃ２、Ｃ３、Ｃ４）は、前記中間電極（２６）の前記接点（Ｃ１）および前記第２電極（２４）の前記接点（Ｃ２、Ｃ３、Ｃ４）から選択された２つのいわゆる読み出し接点間に読み出し電圧を印加し、２つの他のいわゆる読み出し接点間、または、前記他のいわゆる読み出し接点の１つと基準電位との間の電圧を測定することによって、前記スピン分極サブアセンブリ（２２）の前記分極状態の読み出しを実行する、請求項１乃至１３のいずれか一項に記載のデバイス。
【請求項15】
請求項１乃至１４のいずれか一項に記載の電子デバイス（１２）を含むシステム、特に、メモリ、論理デバイスまたはニューロモルフィックデバイス。
【国際調査報告】