特表2024-529085量子チップの製造方法、装置、電子機器、コンピュータプログラム及び量子チップ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-01
(54)【発明の名称】量子チップの製造方法、装置、電子機器、コンピュータプログラム及び量子チップ
(51)【国際特許分類】
G06N 10/20 20220101AFI20240725BHJP
H10N 60/01 20230101ALI20240725BHJP
【ＦＩ】
G06N10/20
H10N60/01 Z ZAA
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024507982
(86)(22)【出願日】2023-04-25
(85)【翻訳文提出日】2024-02-08
(86)【国際出願番号】 CN2023090539
(87)【国際公開番号】W WO2023246285
(87)【国際公開日】2023-12-28
(31)【優先権主張番号】202210713974.9
(32)【優先日】2022-06-22
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517392436
【氏名又は名称】▲騰▼▲訊▼科技（深▲セン▼）有限公司
【氏名又は名称原語表記】ＴＥＮＣＥＮＴ ＴＥＣＨＮＯＬＯＧＹ （ＳＨＥＮＺＨＥＮ） ＣＯＭＰＡＮＹ ＬＩＭＩＴＥＤ
【住所又は居所原語表記】３５／Ｆ，Ｔｅｎｃｅｎｔ Ｂｕｉｌｄｉｎｇ，Ｋｅｊｉｚｈｏｎｇｙｉ Ｒｏａｄ，Ｍｉｄｗｅｓｔ Ｄｉｓｔｒｉｃｔ ｏｆ Ｈｉ－ｔｅｃｈ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】李登峰
(72)【発明者】
【氏名】▲張▼文▲竜▼
(72)【発明者】
【氏名】戴茂春
(72)【発明者】
【氏名】▲蔔▼坤亮
(72)【発明者】
【氏名】淮▲賽▼男
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AC45
4M113AC50
4M113BA01
(57)【要約】
量子チップの製造方法、装置、電子機器、コンピュータ読み取り可能な記憶媒体、コンピュータプログラム製品及び量子チップを提供する。該方法は、チップ基板の初期的な固有振動数を決定するステップと、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得するステップであって、量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである、ステップと、パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成するステップと、を含む。
【選択図】図３Ａ
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
電子機器が実行する、量子チップの製造方法であって、チップ基板の初期的な固有振動数を決定するステップと、
初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が目標パターンを有するチップ基板を取得するステップであって、前記量子動作周波数は量子回路の量子ビットの動作周波数であり、前記第２の表面は前記第１の表面とは反対の面であり、前記目標パターンは前記チップ基板の固有振動数と前記量子動作周波数との差が最大となる場合のパターンである、ステップと、
パターンエッチング処理が行われたチップ基板の第２の表面に、前記量子回路をエッチングし、量子チップを形成するステップと、を含む、方法。
【請求項2】
前記チップ基板の初期的な固有振動数を決定するステップは、前記チップ基板の第１の表面が矩形である場合、前記第１の表面の長さ及び幅を取得するステップと、
前記第１の表面の長さ及び幅に基づいて、前記チップ基板の初期的な固有振動数を決定するステップと、を含む、請求項１に記載の方法。
【請求項3】
前記第１の表面の長さ及び幅に基づいて、前記チップ基板の初期的な固有振動数を決定するステップは、前記長さに対して二乗処理を行い、第１の二乗結果を取得し、前記幅に対して二乗処理を行い、第２の二乗結果を取得するステップと、
円周率定数の二乗結果と前記第１の二乗結果との第１の比率、及び前記円周率定数の二乗結果と前記第２の二乗結果との第２の比率を決定するステップと、
前記第１の比率と前記第２の比率との合計結果に対して開平処理を行い、開平結果を取得するステップと、
前記開平結果と基板定数との比率を初期的な固有振動数とするステップであって、前記基板定数は前記チップ基板の透磁率及び前記チップ基板の誘電定数に基づいて得られる、ステップと、を含む、請求項２に記載の方法。
【請求項4】
前記初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が目標パターンを有するチップ基板を取得するステップは、初期的な固有振動数が前記量子動作周波数よりも小さい場合、前記チップ基板の固有振動数が最小値となる場合の前記第１の表面の目標パターンを取得するステップと、
初期的な固有振動数が前記量子動作周波数以上である場合、前記チップ基板の固有振動数が最大値となる場合の前記第１の表面の目標パターンを取得するステップと、
前記目標パターンに基づいて前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が前記目標パターンを有するチップ基板を取得するステップと、を含む、請求項１に記載の方法。
【請求項5】
前記チップ基板の固有振動数が最小値となる場合の前記第１の表面の目標パターンを取得するステップは、前記チップ基板の幾何学パラメータ、前記チップ基板の材質及び前記チップ基板の複数の候補パターンを取得するステップと、
第１のニューラルネットワークモデルを呼び出して、
前記幾何学パラメータに対応する幾何学特徴、前記材質に対応する材質特徴及び各前記候補パターンのパターン特徴を取得する処理と、
各前記候補パターンについて、前記幾何学特徴、前記材質特徴及び前記候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、前記第１の融合特徴に対して第１のマッピング処理を行い、前記候補パターンの予測固有振動数を取得する処理と、
前記複数の候補パターンの予測固有振動数を小さい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを前記目標パターンとする処理と、を実行するステップと、を含む、請求項４に記載の方法。
【請求項6】
前記チップ基板の固有振動数が最大値となる場合の前記第１の表面の目標パターンを取得するステップは、前記チップ基板の幾何学パラメータ、前記チップ基板の材質及び前記チップ基板の複数の候補パターンを取得するステップと、
第１のニューラルネットワークモデルを呼び出して、
前記幾何学パラメータに対応する幾何学特徴、前記材質に対応する材質特徴及び各前記候補パターンのパターン特徴を取得する処理と、
各前記候補パターンについて、前記幾何学特徴、前記材質特徴及び前記候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、前記第１の融合特徴に対して第１のマッピング処理を行い、前記候補パターンの予測固有振動数を取得する処理と、
前記複数の候補パターンの予測固有振動数を大きい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを前記目標パターンとする処理と、を実行するステップと、を含む、請求項４に記載の方法。
【請求項7】
前記チップ基板の前記第１の表面は平面であり、前記チップ基板の固有振動数が最小値となる場合の前記第１の表面の目標パターンを取得する前に、
前記チップ基板の第１の表面が再度平面となるまで、前記チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行うステップと、
各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波を前記チップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の前記電磁波の伝送周波数を取得する処理を行うステップと、
各シミュレーション切削処理に対応する伝送周波数を小さい順に並び替え、並び替え後の最上位の伝送周波数を、最小値となる場合の固有振動数として決定するステップと、をさらに含む、請求項４に記載の方法。
【請求項8】
前記チップ基板の前記第１の表面は平面であり、前記チップ基板の固有振動数が最大値となる場合の前記第１の表面の目標パターンを取得する前に、
前記チップ基板の第１の表面が再度平面となるまで、前記チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行うステップと、
各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波を前記チップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の前記電磁波の伝送周波数を取得する処理を行うステップと、
各シミュレーション切削処理に対応する伝送周波数を大きい順に並び替え、並び替え後の最上位の伝送周波数を、最大値となる場合の固有振動数として決定するステップと、をさらに含む、請求項４に記載の方法。
【請求項9】
前記シミュレーション切削処理の何れかは、砥石切削部により前記チップ基板の第１の表面に対してシミュレーション切削を行う処理、及び
前記チップ基板の第１の表面におけるシミュレーション光束の移動軌跡及び前記移動中の各位置における前記シミュレーション光束の滞留時間を取得し、前記移動軌跡及び前記滞留時間に基づいて前記チップ基板の第１の表面に対してシミュレーション切削処理を行う処理のうちの何れかである、請求項７又は８に記載の方法。
【請求項10】
初期的な固有振動数が前記量子動作周波数よりも小さい場合、前記目標パターンは前記第１の表面の中心位置に立方体凹部を有し、初期的な固有振動数が前記量子動作周波数以上である場合、前記目標パターンは前記第１の表面の中心位置に立方体凸部を有する、請求項１に記載の方法。
【請求項11】
量子チップであって、前記量子チップのチップ基板は、互いに反対となる第１の表面及び第２の表面を含み、前記第１の表面は目標パターンを有し、前記目標パターンは前記チップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであり、
前記第２の表面には量子回路が配置され、前記量子回路の量子ビットの動作周波数は前記量子動作周波数である、量子チップ。
【請求項12】
量子チップの製造装置であって、チップ基板の初期的な固有振動数を決定する決定モジュールと、
初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が目標パターンを有するチップ基板を取得するエッチングモジュールであって、前記量子動作周波数は量子回路の量子ビットの動作周波数であり、前記第２の表面は前記第１の表面とは反対の面であり、前記目標パターンは前記チップ基板の固有振動数と前記量子動作周波数との差が最大となる場合のパターンである、エッチングモジュールと、
パターンエッチング処理が行われたチップ基板の第２の表面に、前記量子回路をエッチングし、量子チップを形成する製造モジュールと、を含む、装置。
【請求項13】
コンピュータ実行可能な命令を記憶するメモリと、前記メモリに記憶されたコンピュータ実行可能な命令を実行する際に、請求項１乃至８、及び１０の何れかに記載の量子チップの製造方法を実現するプロセッサと、を含む、電子機器。
【請求項14】
コンピュータ読み取り可能な命令を含むコンピュータプログラムであって、前記コンピュータ読み取り可能な命令は、プロセッサにより実行される際に、請求項１乃至８、及び１０の何れかに記載の量子チップの製造方法を実現する、コンピュータプログラム。【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２２年６月２２日に出願した出願番号が２０２２１０７１３９７４．９である中国特許出願に基づく優先権を主張し、該中国特許出願の全ての内容を参照により本発明に援用する。
【0002】
本発明は、チップ加工技術に関し、特に量子チップの製造方法、装置、電子機器、コンピュータ読み取り可能な記憶媒体、コンピュータプログラム製品及び量子チップに関する。
【背景技術】
【0003】
量子計算は重ね合わせ状態の原理を利用して計算を行うため、量子計算は特定の問題において従来のコンピュータよりも強力な計算能力を持ち、学術界や産業界から大きな関心を集めている。量子計算の計算能力は主に緩和時間と拡張可能性に依存する。良好な拡張可能性を実現するために、通常、超伝導材料を用いて基板上に非線形の回路を作製し、量子ビットを構築する。この場合、量子ビットの緩和時間に影響する重要な因子はチップの基板固有モードである。
【0004】
基板固有モードの量子ビットのコヒーレンスへの影響により、緩和時間が短くなり、量子計算の計算能力が制限され、関連技術に有効な解決手段がない。
【発明の概要】
【0005】
本発明の実施例は、チップ基板の固有振動数の量子ビットのコヒーレンスへの影響を低下させ、量子チップのコヒーレンス時間を延長し、量子チップの計算能力を増加させることができる、量子チップの製造方法、装置、電子機器、コンピュータ読み取り可能な記憶媒体、コンピュータプログラム製品及び量子チップを提供する。
【0006】
本発明の実施例の技術的手段は、以下の通りである。
【0007】
本発明の実施例では、電子機器が実行する、量子チップの製造方法であって、チップ基板の初期的な固有振動数を決定するステップと、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が目標パターンを有するチップ基板を取得するステップであって、前記量子動作周波数は量子回路の量子ビットの動作周波数であり、前記第２の表面は前記第１の表面とは反対の面であり、前記目標パターンは前記チップ基板の固有振動数と前記量子動作周波数との差が最大となる場合のパターンである、ステップと、パターンエッチング処理が行われたチップ基板の第２の表面に、前記量子回路をエッチングし、量子チップを形成するステップと、を含む、方法を提供する。
【0008】
本発明の実施例では、量子チップの製造装置であって、チップ基板の初期的な固有振動数を決定する決定モジュールと、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、前記チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ前記第１の表面が目標パターンを有するチップ基板を取得するエッチングモジュールであって、前記量子動作周波数は量子回路の量子ビットの動作周波数であり、前記第２の表面は前記第１の表面とは反対の面であり、前記目標パターンは前記チップ基板の固有振動数と前記量子動作周波数との差が最大となる場合のパターンである、エッチングモジュールと、パターンエッチング処理が行われたチップ基板の第２の表面に、前記量子回路をエッチングし、量子チップを形成する製造モジュールと、を含む、装置を提供する。
【0009】
本発明の実施例では、量子チップであって、前記量子チップのチップ基板は、互いに反対となる第１の表面及び第２の表面を含み、前記第１の表面は目標パターンを有し、前記目標パターンは前記チップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであり、前記第２の表面には量子回路が配置され、前記量子回路の量子ビットの動作周波数は前記量子動作周波数である、量子チップを提供する。
【0010】
本発明の実施例では、コンピュータ実行可能な命令を記憶するメモリと、前記メモリに記憶されたコンピュータ実行可能な命令を実行する際に、本発明の実施例に係る量子チップの製造方法を実現するプロセッサと、を含む、電子機器を提供する。
【0011】
本発明の実施例では、コンピュータ実行可能な命令が記憶されたコンピュータ読み取り可能な記憶媒体であって、前記命令は、プロセッサにより実行される際に、本発明の実施例に係る量子チップの製造方法を実現する、記憶媒体を提供する。
【0012】
本発明の実施例では、コンピュータ読み取り可能な命令を含むコンピュータプログラム製品であって、前記コンピュータ読み取り可能な命令は、プロセッサにより実行される際に、本発明の実施例に係る量子チップの製造方法を実現する、コンピュータプログラム製品を提供する。
【0013】
本発明の実施例は、以下の有利な効果を有する。
【0014】
初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであるため、チップ基板の固有振動数の量子ビットのコヒーレンスへの影響を解消することができるため、量子チップの計算能力を増加させることができる。パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。チップ基板の第１の表面にパターニングをエッチングするため、チップ基板の第２の表面の形態及び寸法への影響がないため、量子回路を正常に製造することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の実施例に係る量子チップの製造システムの構成の概略図である。
【図2】本発明の実施例に係る電子機器の構成の概略図である。
【図4】本発明の実施例に係る量子チップの製造方法の概略的なフローチャートである。
【図5】本発明の実施例に係る量子チップの製造方法の切削の概略図である。
【図6】本発明の実施例に係る量子チップの製造方法の切削の概略図である。
【図7】本発明の実施例に係る量子チップの製造方法の固有振動数の変化の概略図である。
【図8】本発明の実施例に係る量子チップの製造方法の切削の概略図である。
【図9】本発明の実施例に係る量子チップの製造方法の切削の概略図である。
【図10】本発明の実施例に係る量子チップの製造方法の固有振動数の変化の概略図である。
【発明を実施するための形態】
【0016】
本発明の目的、技術的手段及び利点をより明確にするために、以下は、図面を参照しながら本発明の実施例をさらに詳細に説明する。説明される実施例は、本発明を制限するものではなく、当業者は、創造的な作業を行うことなく得られる他の全ての実施例は、本発明の保護の範囲に属する。
【0017】
以下の説明では、言及される「幾つかの実施例」は、全ての可能な実施例のサブセットを説明しているが、「幾つかの実施例」は、全ての可能な実施例の同一又は異なるサブセットであってもよく、矛盾しない限り、互いに組み合わせられてもよい。
【0018】
以下の説明では、言及される用語「第１の」、「第２の」、「第３の」は、単なる類似のオブジェクトを区別するためのものであり、オブジェクトの特定の順序を表すものではない。なお、「第１の」、「第２の」、「第３の」は、許可されている場合に、記載される本発明の実施例が本明細書に図示又は記載されているもの以外の順序で実施できるように、特定の順序又は前後の順序を交換されてもよい。
【0019】
特に明記されていない限り、ここで使用される全ての技術用語及び科学用語は、当業者が通常理解できる意味と同一である。本明細書で使用される用語は、単なる本発明の実施例を説明するためのものであり、本発明を制限するものではない。
【0020】
本発明の実施例をさらに詳細に説明する前に、本発明の実施例に含まれる名詞及び用語を説明し、本発明の実施例に含まれる名詞及び用語は、以下の解釈に適している。
【0021】
（１）チップ基板の固有モード：共振条件を満足して軸線の縦方向に沿って形成する定在波場であり、チップの基板が通常方形であり、チップ基板においてマイクロ波帯に形成する二次元の共振キャビティに相当するため、自身の固有モードを有する。
【0022】
（２）量子計算：量子力学規則に従って量子情報ユニットを制御して計算を行う新型の計算モードである。従来の汎用コンピュータと比較して、その理論モデルは汎用チューリングマシンである。汎用の量子コンピュータは、その理論モデルが量子力学の法則で再解釈された汎用チューリングマシンである。
【0023】
（３）量子回路：入出力回路を介して非巡回的に接続された量子ゲートの集合である。量子回路の大きさと深さはノードの数と下部接続グラフの深さである。
【0024】
（４）量子チップ：量子回路を基板上に集積したチップであり、量子情報処理の機能を担う。
【0025】
（５）量子重ね合わせ状態（Ｓｕｐｅｒｐｏｓｉｔｉｏｎ Ｓｔａｔｅ）：量子系の異なる量子状態の重ね合わせ状態であり、量子系の複数の量子状態に対して正規化の線形結合を行うことによって得られる。
【0026】
（６）緩和時間：量子ビットが量子重ね合わせ状態から古典状態に退化するために必要な時間である。
【0027】
（７）緩和速度：量子ビットが量子重ね合わせ状態から古典状態に退化する速度である。
【0028】
従来のコンピュータは一度に１ビットの決定状態しか操作できないが、量子計算は状態重ね合わせ原理を利用して、重ね合わせ状態を操作できるため、計算能力が大幅に向上する。しかし、量子力学に基づく重ね合わせ状態は環境の干渉を受け、古典状態に脱分極しやすい。脱分極にかかる時間は緩和時間と呼ばれ、緩和時間の長さは量子コンピュータの計算能力に直接影響する。緩和時間に加えて、拡張可能性も量子計算に影響する重要な指標であり、拡張可能性はコンピュータのビット数を直接決定する。超伝導に基づく量子計算のスキームは比較的によい拡張可能性を実現できる。通常、アルミニウム、タンタルなどの超伝導材料を選択してシリコン基板又はサファイア基板に非線形のインダクタンス回路を製作して量子ビットを構成する。
【0029】
この場合、量子ビットの緩和時間に影響する因子は、材料と基板による損失の他に、基板固有モードがある。基板は一般に方形であり、基板内部にも電磁波の定在波が存在するため、基板の固有モードを形成できる。超伝導の量子ビットの動作周波数は、一般的に４ギガヘルツ～６ギガヘルツであり、量子チップの製造には８ミリメートル＊８ミリメートルのシリコン基板がよく用いられ、８ミリメートル＊８ミリメートルのシリコン基板の固有振動数（「固有周波数」とも呼ばれる）は７．７ギガヘルツであり、８ミリメートル＊８ミリメートルのサファイア基板の固有振動数は約８．４ギガヘルツである。これは量子ビットの動作周波数に比較的に近く、チップ上のビット数が増加すると、チップのサイズを大きくする必要があり、例えば１０ミリメートル×１０ミリメートルのシリコンチップやサファイアチップを用いる。この場合、１０ミリメートル＊１０ミリメートルのシリコンチップの固有振動数は６．１ギガヘルツであり、１０ミリメートル＊１０ミリメートルのサファイア基板の固有振動数は６．７ギガヘルツであり、この場合、チップの固有振動数と量子ビットの動作周波数とはより近くなる。
【0030】
本発明の発明者は、本発明の実施例を実施する際に、超伝導材料の量子チップについて、基板モードによる緩和速度が式（１）を参照できることを発見した。
【0031】
【数1】
ここで、ｇは量子ビットとチップ基板モードとの結合強度を表し、Δは量子ビットの動作周波数と基板の固有振動数との周波数の差を表し、κは量子ビット周辺の電磁場モードの減衰率を表す。
【0032】
式（１）から分かるように、基板の固有振動数と量子ビットの動作周波数とが比較的に近く、即ち、Δが非常に小さい場合、基板モードによる量子ビットの緩和速度は速く、量子ビットのコヒーレンスに明らかに影響する。従って、量子ビットのコヒーレンスを向上させる重要な方法は、基板の固有振動数と量子ビットの動作周波数との差を拡大することである。
【0033】
シリコン基板の場合、関連技術では、ディープシリコンエッチングプロセスを使用してシリコン基板に周期的な貫通孔をエッチングし、微小孔の周期が電磁波の波長よりも小さい場合、微小孔の存在はチップ基板の固有モードを顕著に抑制することができる。サファイア基板の損耗はシリコン基板よりも更に低いため、量子チップでは、サファイア基板の応用はより広い。サファイアについては、現在本格的な貫通孔のプロセスがない。
【0034】
サファイア基板の場合、関連技術では、サファイア基板のサイズを変更し、量子チップの動作周波数がサファイア基板の固有振動数よりも低いため、サファイア基板のサイズを小さくすることによって、基板の固有振動数を高周波数にシフトさせることができる。例えば、量子チップの動作周波数が５ギガヘルツである場合、基板のサイズが１０ミリメートル＊１０ミリメートルであるとき、その固有振動数は６．７ギガヘルツであり、この場合、Δは１．７ギガヘルツである。８ミリメートル＊８ミリメートル基板を選択する場合、その固有振動数は８．４ギガヘルツであり、この場合、Δは３．４ギガヘルツである。６ミリメートル＊６ミリメートルのチップサイズを選択してもよく、その固有振動数は１１．２ギガヘルツであり、この場合、Δは６．５ギガヘルツである。以上から分かるように、基板サイズを小さくすると、チップ基板の固有振動数と量子ビットの動作周波数との距離を大きく拡張することができる。しかし、このような方法は、量子ビット数が少ない場合、例えば数個の量子ビットしかない場合にのみ適用できる。量子ビット数が多くなると、例えば百個の量子ビット以上になると、チップ上の回路が急激に増加するため、大きなサイズの基板を選択しなければならず、基板サイズを容易に変更することができない。
【0035】
以上のことから、基板の固有モードの量子ビットのコヒーレンスへの影響により、緩和時間が短くなり、量子計算の計算能力が制限され、関連技術に有効な解決手段がない。
【0036】
本発明の実施例は、チップ基板の固有振動数の量子ビットのコヒーレンスへの影響を低下させ、量子チップのコヒーレンス時間を延長し、量子チップの計算能力を増加させることができる、量子チップの製造方法、装置、電子機器、コンピュータ読み取り可能な記憶媒体、コンピュータプログラム製品及び量子チップを提供する。
【0037】
以下は、本発明の実施例に係る電子機器の例示的な応用を説明する。本発明の実施例に係る機器は、ノートブックコンピュータ、タブレットコンピュータ、デスクトップコンピュータ、セットトップボックス、モバイルデバイス（例えば、携帯電話、携帯音楽プレーヤ、携帯情報端末、専用メッセージデバイス、携帯ゲームデバイス）などの様々なタイプのユーザ端末として実施されてもよいし、サーバとして実施されてもよい。以下は、機器をサーバとして実施される場合の例示的な応用について説明する。
【0038】
図１は、本発明の実施例に係る量子チップの製造システムの構成の概略図である。図１に示すように、端末４００は、ネットワーク３００を介してサーバ２００に接続され、ネットワーク３００は、広域ネットワーク若しくはローカルエリアネットワーク、又は両方の組み合わせであってもよい。
【0039】
幾つかの実施例では、本発明の実施例に係る量子チップの製造方法は、端末とサーバとが協同して実施してもよい。サーバ２００はチップ基板の初期的な固有振動数を決定し、サーバ２００はチップ基板の初期的な固有振動数と量子動作周波数とを比較し、サーバ２００は数値比較結果に基づいて目標パターンを決定し、目標パターンを端末４００に送信する。端末４００はチップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである。端末４００はパターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。
【0040】
幾つかの実施例では、本発明の実施例に係る量子チップの製造方法は、端末又はサーバが単独で実施してもよい。端末が単独で実施することを一例として説明する。端末４００はチップ基板の初期的な固有振動数を決定し、端末４００はチップ基板の初期的な固有振動数と量子動作周波数とを比較し、端末４００は数値比較結果に基づいて目標パターンを決定し、目標パターンを端末４００に送信する。端末４００はチップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである。端末４００はパターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。
【0041】
幾つかの実施例では、サーバ２００は、独立した物理サーバであってもよいし、複数の物理サーバで構成されるサーバクラスタ又は分散型システムであってもよいし、クラウドサービス、クラウドデータベース、クラウドコンピューティング、クラウド関数、クラウドストレージ、ネットワークサービス、クラウド通信、中間クラウド、ドメインネームサービス、セキュリティサービス、ＣＤＮ、並びにビッグデータ及び人工知能プラットフォームなどの基本クラウドコンピューティングサービスを提供するクラウドサーバであってもよい。端末４００は、スマートフォン、タブレットコンピュータ、ノートブックコンピュータ、デスクトップコンピュータ、スマートスピーカー、スマートウォッチ、スマート音声インタラクションデバイス、スマート家電、車載端末、航空機などであってもよいが、これらに限定されない。端末とサーバとは、有線通信又は無線通信を介して直接又は間接的に接続されてもよいが、本発明はこれに限定されない。
【0042】
幾つかの実施例では、端末又はサーバは、コンピュータプログラムを実行することによって、本出願の実施例に係る量子チップの製造方法を実現してもよい。例えば、コンピュータプログラムは、オペレーティングシステムにおけるオリジナルプログラム又はソフトウェアモジュールであってもよいし、ローカル（Ｎａｔｉｖｅ）アプリケーションプログラム（ＡＰＰ：Ａｐｐｌｉｃａｔｉｏｎ）、即ち、例えば産業機器のメンテナンスＡＰＰなどのオペレーティングシステムにインストールして実行する必要のあるプログラムであってもよいし、アプレット、即ち、ブラウザ環境にダウンロードするだけで実行可能なプログラムであってもよい。言い換えれば、上記のコンピュータプログラムは、任意の形式のアプリケーション、モジュール又はプラグインソフトウェアであってよい。
【0043】
図２は、本発明の実施例に係る電子機器の構成の概略図である。図２に示すように、端末４００は、少なくとも１つのプロセッサ４１０、メモリ４５０、少なくとも１つのネットワークインターフェース４２０、及びユーザインターフェース４３０を含む。端末４００における各構成要素は、バスシステム４４０を介して接続されている。なお、バスシステム４４０は、これらの構成要素間の接続通信を実現するために使用される。バスシステム４４０は、データバスに加えて、電力バス、制御バス及び状態信号バスを含む。なお、説明の便宜上、図２における各バスをバスシステム４４０と総称する。
【0044】
プロセッサ４１０は、例えば汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、又は他のプログラマブルロジックデバイス、ディスクリートゲート又はトランジスタロジックデバイス、ディスクリートハードウェアコンポーネントなどの信号処理機能を備えた集積回路チップであってもよい。ここで、汎用プロセッサは、マイクロプロセッサ又は任意の従来のプロセッサなどであってもよい。
【0045】
ユーザインターフェース４３０は、メディア内容の表示を可能にする１つ又は複数の出力装置４３１を含み、該出力装置４３１は、１つ又は複数のスピーカー及び／又は１つ又は複数の視覚的ディスプレイを含む。ユーザインターフェース４３０は、１つ又は複数の入力装置４３２をさらに含み、該入力装置４３２は、例えばキーボード、マウス、マイクロフォン、タッチスクリーンディスプレイ、カメラ、及び他の入力ボタン及びウィジェットなどのユーザ入力を容易にするユーザインターフェースコンポーネントを含む。
【0046】
メモリ４５０は、取り外し可能なもの、取り外し不可能なもの、又はそれらの組み合わせであってもよい。例示的なハードウェアデバイスには、ソリッドステートメモリ、ハードドライブ、光学ドライブなどを含む。メモリ４５０は、好ましくは、プロセッサ４１０から物理的に離れた１つ又は複数のストレージデバイスを含む。
【0047】
メモリ４５０は、揮発性メモリ又は不揮発性メモリを含み、或いは揮発性及び不揮発性メモリの両方を含んでもよい。不揮発性メモリは、読み取り専用メモリ（ＲＯＭ：Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）であってもよく、揮発性メモリは、ランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であってもよい。本発明の実施例で説明されるメモリ４５０は、任意の適切なタイプのメモリを含むことを意図している。
【0048】
幾つかの実施例では、メモリ４５０は、様々な動作をサポートするためにデータを格納することができ、その例には、以下に例示するように、プログラム、モジュール、及びデータ構造、或いはそれらのサブセット又はスーパーセットが含まれる。
【0049】
オペレーティングシステム４５１は、様々な基本システムサービスを処理し、様々な基本サービスを実装し、ハードウェアベースのタスクを処理するためのフレームワーク層、コアライブラリ層、ドライバ層などのハードウェア関連タスクを実行するためのシステムプログラムを含む。
【0050】
ネットワーク通信モジュール４５２は、１つ又は複数の（有線又は無線）ネットワークインターフェース４２０を介して他の電子機器に到達する。ネットワークインターフェース４２０は、例えばブルートゥース（登録商標）、ワイヤレス互換性（ＷｉＦｉ）、及びユニバーサルシリアルバス（ＵＳＢ：Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などを含む。
【0051】
表示モジュール４５３は、ユーザインターフェース４３０を介して関連付けられた出力装置４３１（例えば、ディスプレイ、スピーカーなど）により情報を表示する（例えば、周辺機器を操作し、内容及び情報を表示するためのユーザインターフェース）。
【0052】
入力処理モジュール４５４は、１つ又は複数の入力装置４３２のうちの１つからの１つ又は複数のユーザ入力又はインタラクションを検出し、検出された入力又はインタラクションを翻訳する。
【0053】
幾つかの実施例では、本発明の実施例に係る装置は、ソフトウェアで実現されてもよい。図２に示すように、メモリ４５０に記憶された量子チップの製造装置４５５は、プログラム及びプラグインなどの形態のソフトウェアであってもよく、決定モジュール４５５１、エッチングモジュール４５５２及び製造モジュール４５５３を含む。これらのモジュールは、論理的であるため、実現された機能に従って任意の組み合わせ又はさらなる分割を行ってもよい。以下は、モジュールの機能を説明する。
【0054】
本発明の実施例に係る端末の例示的な応用及び実施を参照しながら、本発明の実施例に係る量子チップの製造方法を説明する。端末により実行されるステップは、端末で実行されるクライアントにより実行されてもよく、本明細書では、説明の便宜上、端末と端末で実行されるクライアントを具体的に区別しない。なお、本発明の実施例に係る量子チップの製造方法は、端末で実行される様々な形態のコンピュータプログラムにより実行されてもよく、上記の端末で実行されるクライアントに限定されず、上述したオペレーティングシステム、ソフトウェアモジュール、スクリプト及びアプレットであってもよい。
【0055】
【0056】
ステップ１０１において、チップ基板の初期的な固有振動数を決定する。
【0057】
幾つかの実施例では、ステップ１０１においてチップ基板の初期的な固有振動数を決定することは、チップ基板の第１の表面が矩形である場合、第１の表面の長さ及び幅を取得し、例えばチップ基板の第１の表面が矩形である場合、矩形の長さ及び幅を取得するステップと、第１の表面の長さ及び幅に基づいて、チップ基板の初期的な固有振動数を決定するステップと、を含む。チップ基板の厚さがチップ基板の長さ及び幅よりも遥かに小さいため、チップ基板を２次元の共振キャビティと見なして初期的な固有振動数を計算してもよい。本発明の実施例によれば、チップ基板を２次元の共振キャビティと見なして初期的な固有振動数を計算することによって、初期的な固有振動数の計算効率を向上させることができる。
【0058】
幾つかの実施例では、上記の第１の表面の長さ及び幅に基づいて、チップ基板の初期的な固有振動数を決定することは、長さに対して二乗処理を行い、第１の二乗結果を取得し、幅に対して二乗処理を行い、第２の二乗結果を取得するステップと、円周率定数の二乗結果と第１の二乗結果との第１の比率、及び円周率定数の二乗結果と第２の二乗結果との第２の比率を決定するステップと、第１の比率と第２の比率との合計結果に対して開平処理を行い、開平結果を取得するステップと、開平結果と基板定数との比率を初期的な固有振動数とするステップであって、基板定数はチップ基板の透磁率及びチップ基板の誘電定数に基づいて得られる、ステップとによって実現されてもよい。本発明の実施例によれば、チップ基板を２次元の共振キャビティと見なして初期的な固有振動数を計算することができるため、初期的な固有振動数を正確、且つ効率的に決定することができる。
【0059】
一例として、チップ基板を２次元の共振キャビティと見なして初期的な固有振動数を計算する場合、初期的な固有振動数の計算は、式（２）を参照してもよい。
【0060】
【数2】
ここで、μ及びεはそれぞれチップ基板の透磁率及び誘電定数であり、ｌ及びｗはそれぞれチップ基板の長さ及び幅であり、ｆは初期的な固有振動数であり、基板定数は
（外１）
【0061】
ステップ１０２において、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。
【0062】
一例として、量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである。
【0063】
一例として、量子動作周波数がチップ基板の固有振動数よりも小さい、或いはチップ基板の固有振動数以上である数値比較結果に応じて、基板エッチング方式を決定し、具体的には、エッチングの目標パターンを決定する。そして、目標パターンに基づいてチップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。量子動作周波数がチップ基板の固有振動数より小さい場合、目標パターンをエッチングしてチップ基板の固有振動数を高周波数にシフトさせ、即ち、チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得する。量子動作周波数がチップ基板の固有振動数以上である場合、目標パターンをエッチングしてチップ基板の固有振動数を低周波数にシフトさせ、即ち、チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得する。
【0064】
一例として、初期的なチップ基板は立方体である。立方体の厚さ（高さ）は立方体の長さ及び幅よりも遥かに小さい。初期的なチップ基板は、２つの長さの辺及び幅の辺より決定される表面（立方体の２つの互いに反対となる面である）を有し、第１の表面は２つの表面のうちの任意の一方の表面であり、第２の表面は他方の表面である。パターンエッチングが行われた表面をチップ基板の裏面（背面）（第１の表面）とし、パターンエッチングが行われておらず、且つエッチング中に完全を維持する表面をチップ基板の表面（正面）（第２の表面）とする。第２の表面が完全であることは、第２の表面に対してパターンエッチングを行っておらず、且つ第１の表面に対してパターンエッチングを行う際に、第２の表面がエッチングの影響を受けておらず、依然として完全な表面を維持すること、例えば、第２の表面が第１の表面のエッチング過程中にパンチスルーされていないことを意味する。
【0065】
幾つかの実施例では、初期的な固有振動数が量子動作周波数よりも小さい場合、目標パターンは、第１の表面の中心位置に立方体凹部を有する。初期的な固有振動数が量子動作周波数以上である場合、目標パターンは、第１の表面の中心位置に立方体凸部を有する。本発明の実施例によれば、簡単な目標パターンにより固有振動数の最小化又は最大化を実現することができ、パターンエッチング効率を有効に向上させることができる。
【0066】
一例として、チップ基板は共振キャビティとして見なされてもよい。裏面をエッチングする前に、チップ基板は二次元の共振キャビティであり、裏面をエッチングした後に、共振キャビティの形状が変化するため、軸線の縦方向に沿って形成する定在波場が変化することによって、基板の固有振動数が変化する。基板の固有振動数が量子ビットの動作周波数以上である場合、図５～図６を参照しながら説明する。図５～図６は、ダイシングマシン砥石を用いてチップ基板の裏面に凹溝を加工する方式を概略的に示している。切削する際に、砥石のチップ基板に対する切削の深さを３３０ミクロンに設定してもよく、この場合、チップ基板の残りの厚さは１００ミクロンである。ダイシングマシン砥石がチップ基板の一方側から他方側に切削する時の横方向の除去量は２００ミクロンであり、即ち、１回の切削ごとに幅２００ミクロン、深さ３３０ミクロンの溝を切り出すことができる。チップ基板の裏面を図５に示すような凸部状に加工してもよく、さらにチップ基板の裏面の周辺を順次に除去し、図６に示すような中心が突起した凸部状に加工してもよい。図７は、基板の固有振動数とチップ基板の材料除去量との関係を示す図である。チップ基板の裏面の両側又は周辺の除去量の増加に伴い、チップ基板の固有振動数が明らかに増大し、その後、除去量の継続的な増加に伴い、チップ基板の固有振動数が低下し始め、裏面の３３０ミクロン厚さの材料の除去が完了するまで低下し続ける。この場合、チップ基板の一辺の長さは１０ミリメートルであり、チップ基板の厚さは１００ミクロンであり、図７における固有振動数が最大値となる場合の対応する目標パターン、即ち、図６に示す中心が突起した立方体凸部を取得する必要があることに相当する。
【0067】
一例として、基板の固有振動数が量子ビットの動作周波数よりも小さい場合、図８を参照しながら説明する。図８は、ダイシングマシン砥石を用いてサファイア基板の裏面に凹溝を加工する方式を概略的に示している。この場合、ダイシングマシン砥石の切削パラメータを設定してもよい。例えば、中間部分に凹溝をエッチングする。同様に、１回の切削ごとに幅２００ミクロン、深さ３３０ミクロンの溝を切り出すことができる。切削の回数を正確に制御し、複数回の切削後に図８に示すような形状を得ることができる。中心領域のみを加工してもよう。しかし、ダイシングマシンは、チップの一方側からチップの他方側までしか完全に切ることができない。図１０は、サファイア基板の固有振動数とサファイア基板の除去量との関係を示す図である。材料除去量の増加に伴い、チップ基板の固有振動数が最初に明らかに低下し、その後、除去量の継続的な増加に伴い、チップ基板の固有振動数が上昇し始め、最後に初期的なチップ基板の固有振動数と接近する状況に達する。従って、実際の加工においても、チップ基板の固有振動数と量子ビット動作周波数との差の最大値に達するように材料除去量を正確に制御する必要があり、図１０における固有振動数が最小値となる場合の対応する目標パターン、即ち、図９に示す中心が凹んだ立方体凹部を取得することに相当する。
【0068】
ステップ１０３において、パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。
【0069】
一例として、パターンエッチング処理が行われたチップ基板は、ステップ１０２により得られたチップ基板であり、即ち、この際のチップ基板の第１の表面に目標パターンが含まれ、チップ基板の第２の表面（正面）には量子ビット回路（即ち、ステップ１０３における量子回路）が作製される。作製された量子回路は、読み取り回路、フィルタ、共振キャビティ及びジョセフソン接合などの回路構造を含む。
【0070】
図３Ｂは、本発明の実施例に係る量子チップの製造方法の概略的なフローチャートである。幾つかの実施例では、図３Ｂに示すように、ステップ１０２において初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得することは、図３Ｂに示すステップ１０２１～ステップ１０２３を実行することによって実現されてもよい。
【0071】
ステップ１０２１において、初期的な固有振動数が量子動作周波数よりも小さい場合、チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得する。
【0072】
ステップ１０２２において、初期的な固有振動数が量子動作周波数以上である場合、チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得する。
【0073】
ステップ１０２３において、目標パターンに基づいてチップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。
【0074】
幾つかの実施例では、上記のチップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得することは、チップ基板の幾何学パラメータ、チップ基板の材質及びチップ基板の複数の候補パターンを取得するステップと、第１のニューラルネットワークモデルを呼び出して、幾何学パラメータに対応する幾何学特徴、材質に対応する材質特徴及び各候補パターンのパターン特徴を取得する処理と、各候補パターンについて、幾何学特徴、材質特徴及び候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、第１の融合特徴に対して第１のマッピング処理を行い、候補パターンの予測固有振動数を取得する処理と、複数の候補パターンの予測固有振動数を小さい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを目標パターンとする処理と、を実行するステップとにより実現されてもよい。これによって、固有振動数が最小となる場合のチップ基板の目標パターンを取得することができる。
【0075】
幾つかの実施例では、上記のチップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得することは、チップ基板の幾何学パラメータ、チップ基板の材質及びチップ基板の複数の候補パターンを取得するステップと、第１のニューラルネットワークモデルを呼び出して、幾何学パラメータに対応する幾何学特徴、材質に対応する材質特徴及び各候補パターンのパターン特徴を取得する処理と、各候補パターンについて、幾何学特徴、材質特徴及び候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、第１の融合特徴に対して第１のマッピング処理を行い、候補パターンの予測固有振動数を取得する処理と、複数の候補パターンの予測固有振動数を大きい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを目標パターンとする処理と、を実行するステップとにより実現されてもよい。これによって、固有振動数が最大となる場合のチップ基板の目標パターンを取得することができる。
【0076】
人工知能の方式により各候補パターンの固有振動数を予測し、最大の固有振動数に対応する候補パターンを目標パターンとして選択し、或いは最小の固有振動数に対応する候補パターンを目標パターンとして選択することによって、目標パターンの取得効率を向上させ、パターンエッチング効率を向上させることができる。
【0077】
以下は、上記の第１のニューラルネットワークモデルの訓練過程を説明する。サンプルチップ基板の幾何学パラメータ、サンプルチップ基板のサンプル材質及びサンプルチップ基板の複数のサンプル候補パターンを取得する。初期化された第１のニューラルネットワークモデルを呼び出して、サンプル幾何学パラメータに対応するサンプル幾何学特徴、サンプル材質に対応するサンプル材質特徴及び各サンプル候補パターンのサンプルパターン特徴を取得する処理と、各サンプル候補パターンについて、サンプル幾何学特徴、サンプル材質特徴及びサンプル候補パターンのサンプルパターン特徴に対して融合処理を行い、第１のサンプル融合特徴を取得し、サンプル第１の融合特徴に対して第１のマッピング処理を行い、サンプル候補パターンの予測固有振動数を取得し、サンプル候補パターンの予測固有振動数とサンプル候補パターンのラベル固有振動数との誤差を決定し、誤差に基づいて第１のニューラルネットワークモデルのパラメータを更新し、誤差が最小値に収束する場合に更新された第１のニューラルネットワークモデルを後続呼び出しの第１のニューラルネットワークモデルとする処理とを実行する。
【0078】
幾つかの実施例では、チップ基板の第１の表面は平面である。チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の第１の表面が再度平面となるまで、チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行い、各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の電磁波の伝送周波数を取得する処理を行い、各シミュレーション切削処理に対応する伝送周波数を小さい順に並び替え、並び替え後の最上位の伝送周波数を、最小値となる場合の固有振動数として決定する。
【0079】
一例として、チップ基板は、初期的な厚さを有する直方体である。チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行うことは、チップ基板に対して実際の切削を行うことではなく、シミュレーション切削を行うことである。チップ基板の第１の表面が再度平面となるまで、チップ基板の切削後の第１の表面を取得することは、チップ基板が再度直方体となるまでに相当し、単に最初のものと比べて厚さが減少したものである。毎回のシミュレーション切削について異なるパターンを有する第１の表面を取得することができる。電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、シミュレーションソフトにより、電磁波を様々なパターンの第１の表面においてシミュレーション伝播させることを実現することができる。伝播中に共振現象が現れる場合の電磁波の伝送周波数を、対応するパターンの固有振動数として取得してもよい。複数回のシミュレーション切削処理に対応する伝送周波数を小さい順に並び替え、並び替え後の最上位の伝送周波数を、最小値となる場合の固有振動数として決定し、即ち、並び替え後の最上位の伝送周波数に対応するパターンを目標パターンとしてもよい。
【0080】
幾つかの実施例では、チップ基板の前記第１の表面は平面である。チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の第１の表面が再度平面となるまで、チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行い、各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の電磁波の伝送周波数を取得する処理を行い、各シミュレーション切削処理に対応する伝送周波数を大きい順に並び替え、並び替え後の最上位の伝送周波数を、最大値となる場合の固有振動数として決定する。
【0081】
一例として、チップ基板は、初期的な厚さを有する直方体である。チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行うことは、チップ基板に対して実際の切削を行うことではなく、シミュレーション切削を行うことである。チップ基板の第１の表面が再度平面となるまで、チップ基板の切削後の第１の表面を取得することは、チップ基板が再度直方体となるまでに相当し、単に最初のものと比べて厚さが減少したものである。毎回のシミュレーション切削について異なるパターンを有する第１の表面を取得することができる。電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、シミュレーションソフトにより、電磁波を様々なパターンの第１の表面においてシミュレーション伝播させることを実現することができる。伝播中に共振現象が現れる場合の電磁波の伝送周波数を、対応するパターンの固有振動数として取得してもよい。複数回のシミュレーション切削処理に対応する伝送周波数を大きい順に並び替え、並び替え後の最上位の伝送周波数を、最大値となる場合の固有振動数として決定し、即ち、並び替え後の最上位の伝送周波数に対応するパターンを目標パターンとしてもよい。
【0082】
本発明の実施例によれば、複数回のシミュレーション切削を行い、複数のシミュレーション切削後に異なるパターンを有する第１の表面を取得し、シミュレーションの方式により各パターンの第１の表面に対応する固有振動数を取得し、固有振動数が最大又は最小となるパターンを目標パターンとして決定することによって、目標パターンを正確に取得することができる。
【0083】
幾つかの実施例では、任意の１回のシミュレーション切削処理は、以下の処理のうちの何れかであってもよい。砥石切削部を取得し、砥石切削部によりチップ基板の第１の表面に対してシミュレーション切削を行ってもよい。例えば、ダイシングマシンに内蔵された顕微鏡システムを使用してチップ基板の位置を測定し、チップ基板の砥石までの高さを決定する。事前に校正された砥石に基づいて切削毎にチップ基板に対する切削パラメータを設定する。一辺の長さが１０ミリメートル、厚さが４３０ミクロンの方形のチップ基板を一例とする（砥石切削ユニット）と、４３０ミクロン厚さのチップ基板に対して、切削する時に、砥石がチップ基板に対する切削深さを３３０ミクロンに設定してもよく、この場合、チップ基板の残りの厚さは１００ミクロンである。ダイシングマシン砥石がチップ基板の一方側から他方側に切削する際に、横方向の除去量は２００ミクロンであり、即ち、一回の切削で２００ミクロン幅、３３０ミクロン深さの溝を切り出すことができる。チップ基板の第１の表面におけるシミュレーション光束の移動軌跡及び移動中の各位置におけるシミュレーション光束の滞留時間を取得し、移動軌跡及び滞留時間に基づいてチップ基板の第１の表面に対してシミュレーション切削処理を行ってもよい。例えば、集束プラズマ又はレーザを用いてチップの中心を加工してもよい。チップ基板上の材料を除去するために、まず、チップ基板上の集束プラズマの位置又はレーザビームの焦点のチップ基板上の位置を正確に制御し、その後、集束プラズマ又はレーザビームの移動の軌跡及び基板上の各位置での滞留時間をプログラムにより制御し、最後に、図９に示すように、中央に凹溝を有するチップ基板を加工する。
【0084】
幾つかの実施例では、量子チップのチップ基板は、互いに反対となる第１の表面及び第２の表面を含み、第１の表面は目標パターンを有し、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであり、第２の表面には量子回路が配置され、量子回路の量子ビットの動作周波数は前記量子動作周波数である。
【0085】
一例として、まず、チップ基板の初期的な固有振動数を決定する。そして、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである。最後に、パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。
【0086】
初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであるため、チップ基板の固有振動数の量子ビットのコヒーレンスへの影響を解消することができるため、量子チップの計算能力を増加させることができる。パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。チップ基板の第１の表面にパターニングをエッチングするため、チップ基板の第２の表面の形態及び寸法への影響がないため、量子回路を正常に製造することができる。
【0087】
以下は、実際の応用シナリオにおける本発明の実施例の適用例について説明する。
【0088】
幾つかの実施例では、本発明の実施例に係る量子チップの製造方法は、端末とサーバとが協同して実施してもよい。サーバはチップ基板の初期的な固有振動数を決定し、サーバはチップ基板の初期的な固有振動数と量子動作周波数とを比較し、サーバは数値比較結果に基づいて目標パターンを決定し、目標パターンを端末に送信する。端末はチップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである。端末はパターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。
【0089】
本発明の実施例は、基板の裏面にパターンをエッチングして基板の全体形状を変更して基板の固有振動数を調整して、量子ビット動作周波数と基板の固有振動数との距離を拡大することによって、基板モードのビットコヒーレンスへの影響を著しく低減させ、ビットコヒーレンス時間を延長することができる。
【0090】
本発明の実施例に係る量子チップの製造方法は、基板の裏面にエッチングされたパターンを利用して基板固有モードの固有振動数を変更して、量子ビットの動作周波数と基板の固有振動数の差を拡大することによって、チップ基板の固有モードの量子ビットのコヒーレンスへの影響を低減させ、コヒーレンス時間を延長することができる。
【0091】
図４は、本発明の実施例に係る量子チップの製造方法の概略的なフローチャートである。図４に示すように、ステップ２０１において、チップ基板の初期的な固有振動数を計算する。具体的には、チップ基板の厚さはチップの長さ及び幅よりも遥かに小さいため、チップ基板を２次元の共振キャビティと見なしてもよく、初期的な固有振動数の計算は式（３）を参照してもよい。
【0092】
【数3】
ここで、μ及びεはそれぞれチップ基板の透磁率及び誘電定数であり、ｌ及びｗはそれぞれチップ基板の長さ及び幅である。
【0093】
また、シミュレーションソフトウェアを用いてチップ基板の固有振動数を出力し、チップ基板の固有振動数を取得した後、初期的な固有振動数と量子ビットの動作周波数とを比較してもよい。
【0094】
ステップ２０２において、量子チップの動作周波数が固有振動数よりも高いか、それとも低いか旨の数値比較結果に基づいて、基板エッチング方式を決定する。具体的には、エッチングの目標パターンを決定し、量子ビットの動作周波数がチップ基板の固有振動数よりも小さい場合、チップ基板の固有振動数を高周波数にシフトさせるように目標パターンをエッチングし、量子ビットの動作周波数がチップ基板の固有振動数以上である場合、チップ基板の固有振動数を低周波数にシフトさせるように目標パターンをエッチングする。
【0095】
ステップ２０３において、イオン切削、レーザ切削又は機械的ダイシングによりチップ基板にエッチング加工を行う。具体的には、イオン切削、レーザ切削又は機械的ダイシングによりチップ基板の裏面にエッチングして、目標パターン、例えば凹溝構造又は凸部構造を形成し、チップ基板の固有振動数と量子ビットの動作周波数の差が最大になるように凹溝又は凸部のサイズを正確に制御する。
【0096】
ステップ２０４において、チップ基板の表面にエッチングして量子回路を形成することで量子チップを取得する。具体的には、表面の寸法及び形態がパターンエッチングの影響を受けないため、表面において量子ビット回路を作製してもよく、量子ビット回路は、読み取り回路、フィルタ、共振キャビティ及びジョセフソン接合などの構造を含む。
【0097】
ステップ２０５において、量子チップをパッケージし、量子チップに対して低温テスト処理を行う。具体的には、量子チップを冷却機に入れた後、量子アルゴリズムを実行する。
【0098】
幾つかの実施例では、基板の固有振動数が量子ビットの動作周波数以上である場合、図５～図６を参照しながら説明する。図５～図６は、ダイシングマシン砥石を使用してサファイア基板の裏面に凹溝を加工する方法を概略的に示し、このプロセスは、直接市販のダイシングマシンを使用して行うことができる。まず、サファイアの表面を専用のブルーフィルム付きのフープに貼り付け、そして、サファイアの裏面を砥石の方向に向けてダイシングマシン内に置く。次に、ダイシングマシンに内蔵された顕微鏡システムを使用してサファイアの位置を測定し、サファイアから砥石までの高さを特定する。事前にキャリブレーションされた砥石の各切削に応じてサファイアの切削パラメータを設定する。一辺の長さが１０ミリメートルであり、厚さが４３０ミクロンの方形サファイアを一例とすると、４３０ミクロンの厚さのサファイア基板ついて、切削する際に、砥石のサファイアに対する切削深さを３３０ミクロンに設定してもよく、この場合、サファイアの残りの厚さは１００ミクロンである。ダイシングマシン砥石がサファイアの一方側から他方側に切削する際に、横方向の除去量が２００ミクロンであり、即ち、１回の切削ごとに幅が２００ミクロン、深さが３３０ミクロンの溝を切り出すことができ、サファイア裏面を図５に示すような凸部状に加工してもよい。さらに、サファイアの裏面の周辺を順次除去し、図６に示すように中心が突起した凸部状に加工してもよい。
【0099】
幾つかの実施例では、図７は、サファイア基板の除去量に伴うサファイア基板の固有振動数の関係を示す。サファイアの裏面の両側又は周辺の除去量の増加に伴い、サファイアの固有振動数は明らかに増大し、その後、除去量の継続的な増加に伴い、サファイアの構造は益々薄い完全なサファイアに接近し、その後、サファイアの固有振動数が低下し始め、背面３３０ミクロンの厚さのサファイアを除去し終わるまで低下する。この時、サファイアの寸法は、辺長１０ミリメートル、厚さ１００ミクロンである。この時、サファイアの固有振動数と厚さが４３０ミクロンの時の固有振動数との差は小さい。従って、サファイアの固有振動数と量子ビットの動作周波数との差が最大になるように、実際の操作中に適切な除去量を正確に選択する必要がある。
【0100】
幾つかの実施例では、基板の固有振動数が量子ビットの動作周波数以下である場合、基板の固有振動数を低減し続けてもよい。図８は、ダイシングマシン砥石を使用してサファイア基板の裏面に凹溝を加工する方法を概略的に示す。この場合、ダイシングマシン砥石の切削パラメータを設定してもよい。例えば、中間部分に凹溝をエッチングする。同様に、各切削では、幅が２００ミクロン、深さが３３０ミクロンの凹溝を取得してもよく、切削回数を正確に制御し、複数回の切削後に図８に示す形状を得ることができる。
【0101】
幾つかの実施例では、中央領域のみを加工してもよい。しかし、ダイシングマシンは、チップの一方側からチップの他方側までしか完全に切ることができない。このため、チップの中心部だけを加工すると、ダイシングマシンは使えない。図９を参照すると、集束プラズマ又はレーザを使用してチップの中心を加工してもよい。チップ基板上の材料を除去するために、まず、チップ基板上の集束プラズマの位置又はレーザビームの焦点のチップ基板上の位置を正確に制御し、その後、集束プラズマ又はレーザビームの移動の軌跡及び基板上の各位置での滞留時間をプログラムにより制御し、最後に、図９に示すように、中央に凹溝を有するチップ基板を加工する。
【0102】
幾つかの実施例では、図１０は、サファイア基板の除去量に伴うサファイア基板の固有振動数の関係を示す図である。材料除去量の増加に伴い、チップ基板の固有振動数がまず明らかに低下し、その後、除去量の増加に伴い、チップ基板の固有振動数が上昇し始め、最後に、初期チップ基板の固有振動数と接近する状況に達する。そのため、実際の加工においても、チップ基板の固有振動数と量子ビットの動作周波数の差の最大値となるように、材料の除去量を正確に制御する必要がある。
【0103】
本発明の実施例によれば、チップ基板の背面に凸部又は凹部のパターンをエッチングすることによって、チップ基板の固有振動数を明らかに向上又は低下させ、チップ基板の固有振動数と量子ビットの動作周波数との差を増加することができるため、コヒーレンス時間を延長することができる。チップ基板の裏面にパターンをエッチングするため、チップ基板の表面の形態と寸法に影響を与えず、量子チップの後続の加工に影響を与えない。また、チップ基板の種類に要求がなく、サファイア基板以外に、シリコン基板、又は炭化シリコン基板であってもよく、よい互換性を有する。
【0104】
以下は、本発明の実施例に係る量子チップの製造装置４５５がソフトウェアモジュールとして実装される例示的な構成を引き続き説明する。幾つかの実施例では、図４に示すように、メモリ４５０に記憶された量子チップの製造装置４５５のソフトウェアモジュールは、チップ基板の初期的な固有振動数を決定する決定モジュール４５５１と、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得するエッチングモジュール４５５２であって、量子動作周波数は量子回路の量子ビットの動作周波数であり、第２の表面は第１の表面とは反対の面であり、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンである、エッチングモジュール４５５２と、パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する製造モジュール４５５３とを含む。
【0105】
幾つかの実施例では、決定モジュール４５５１は、チップ基板の第１の表面が矩形である場合、第１の表面の長さ及び幅を取得し、第１の表面の長さ及び幅に基づいて、チップ基板の初期的な固有振動数を決定するように構成される。
【0106】
幾つかの実施例では、決定モジュール４５５１は、長さに対して二乗処理を行い、第１の二乗結果を取得し、幅に対して二乗処理を行い、第２の二乗結果を取得し、円周率定数の二乗結果と第１の二乗結果との第１の比率、及び円周率定数の二乗結果と第２の二乗結果との第２の比率を決定し、第１の比率と第２の比率との合計結果に対して開平処理を行い、開平結果を取得し、開平結果と基板定数との比率を初期的な固有振動数とするように構成される。ここで、基板定数は、チップ基板の透磁率及びチップ基板の誘電定数に基づいて得られる。
【0107】
幾つかの実施例では、エッチングモジュール４５５２は、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する前に、初期的な固有振動数が量子動作周波数よりも小さい場合、チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得し、初期的な固有振動数が量子動作周波数以上である場合、チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得するように構成される。
【0108】
幾つかの実施例では、初期的な固有振動数が量子動作周波数よりも小さい場合、目標パターンは第１の表面の中心位置に立方体凹部を有し、初期的な固有振動数が量子動作周波数以上である場合、目標パターンは第１の表面の中心位置に立方体凸部を有する。
【0109】
幾つかの実施例では、エッチングモジュール４５５２は、チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の幾何学パラメータ、チップ基板の材質及びチップ基板の複数の候補パターンを取得し、第１のニューラルネットワークモデルを呼び出して、幾何学パラメータに対応する幾何学特徴、材質に対応する材質特徴及び各候補パターンのパターン特徴を取得する処理と、各候補パターンについて、幾何学特徴、材質特徴及び候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、第１の融合特徴に対して第１のマッピング処理を行い、候補パターンの予測固有振動数を取得する処理と、複数の候補パターンの予測固有振動数を小さい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを目標パターンとする処理と、を実行するように構成される。
【0110】
幾つかの実施例では、エッチングモジュール４５５２は、チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の幾何学パラメータ、チップ基板の材質及びチップ基板の複数の候補パターンを取得し、第１のニューラルネットワークモデルを呼び出して、幾何学パラメータに対応する幾何学特徴、材質に対応する材質特徴及び各候補パターンのパターン特徴を取得する処理と、各候補パターンについて、幾何学特徴、材質特徴及び候補パターンのパターン特徴に対して融合処理を行い、第１の融合特徴を取得し、第１の融合特徴に対して第１のマッピング処理を行い、候補パターンの予測固有振動数を取得する処理と、複数の候補パターンの予測固有振動数を大きい順に並び替え、並び替え後の最上位の予測固有振動数に対応する候補パターンを目標パターンとする処理と、を実行するように構成される。
【0111】
幾つかの実施例では、チップ基板の第１の表面は平面である。エッチングモジュール４５５２は、チップ基板の固有振動数が最小値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の第１の表面が再度平面となるまで、チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行い、各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の電磁波の伝送周波数を取得する処理を行い、各シミュレーション切削処理に対応する伝送周波数を小さい順に並び替え、並び替え後の最上位の伝送周波数を、最小値となる場合の固有振動数として決定するように構成される。
【0112】
幾つかの実施例では、チップ基板の第１の表面は平面である。エッチングモジュール４５５２は、チップ基板の固有振動数が最大値となる場合の第１の表面の目標パターンを取得する前に、チップ基板の第１の表面が再度平面となるまで、チップ基板の第１の表面に対して複数回のシミュレーション切削処理を行い、各シミュレーション切削処理により得られたチップ基板の第１の表面について、電磁波をチップ基板の第１の表面においてシミュレーション伝播させ、伝播中に共振現象が現れる場合の電磁波の伝送周波数を取得する処理を行い、各シミュレーション切削処理に対応する伝送周波数を大きい順に並び替え、並び替え後の最上位の伝送周波数を、最大値となる場合の固有振動数として決定するように構成される。
【0113】
幾つかの実施例では、シミュレーション切削処理の何れかは、砥石切削部を準備し、砥石切削部によりチップ基板の第１の表面に対してシミュレーション切削を行う処理、チップ基板の第１の表面におけるシミュレーション光束の移動軌跡及び移動中の各位置におけるシミュレーション光束の滞留時間を取得し、移動軌跡及び滞留時間に基づいてチップ基板の第１の表面に対してシミュレーション切削処理を行う処理のうちの何れかである。
【0114】
本発明の実施例は、量子チップであって、量子チップのチップ基板は、互いに反対となる第１の表面及び第２の表面を含み、第１の表面は目標パターンを有し、目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであり、第２の表面には量子回路が配置され、量子回路の量子ビットの動作周波数は量子動作周波数である、量子チップを提供する。
【0115】
本発明の実施例は、コンピュータ命令を含むコンピュータプログラム製品又はコンピュータプログラムをさらに提供する。該コンピュータ命令は、コンピュータ読み取り可能な記憶媒体に記憶されている。電子機器のプロセッサは、コンピュータ読み取り可能な記憶媒体からコンピュータ命令を読み出し、プロセッサは、電子機器に本発明の実施例に係る上記の量子チップの製造方法を実行させるように、コンピュータ命令を実行する。
【0116】
本発明の実施例は、コンピュータ実行可能な命令が記憶されたコンピュータ読み取り可能な記憶媒体であって、命令は、プロセッサにより実行される際に、プロセッサに本発明の実施例に係る量子チップの製造方法、例えば図３Ａ～３Ｂに示すような量子チップの製造方法を実行させる。
【0117】
幾つかの実施例では、コンピュータ読み取り可能な記憶媒体は、ＦＲＡＭ（登録商標）、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、磁気表面メモリ、光ディスク、又はＣＤ－ＲＯＭなどのメモリであってもよいし、上記のメモリの１つ又は任意の組み合わせを含む各種の機器であってもよい。
【0118】
幾つかの実施例では、実行可能な命令は、プログラム、ソフトウェア、ソフトウェアモジュール、スクリプト又はコードの形式で任意の形式のプログラミング言語（コンパイル若しくは解釈言語、又は宣言的又は手続き的言語を含む）で作成されてもよく、任意の形式で実装されてもよく、例えば、スタンドアロンプログラムとして実装されてもよいし、モジュール、コンポーネント、サブルーチン、又はコンピューティング環境での使用に適したその他のユニットとして実装されてもよい。
【0119】
一例として、実行可能な命令は、ファイルシステム内のファイルに対応してもよいし、他のプログラム又はデータを保持するためのファイルの一部として記憶されてもよい。例えば、ハイパーテキストマークアップ言語（ＨＴＭＬ：Ｈｙｐｅｒ Ｔｅｘｔ Ｍａｒｋｕｐ Ｌａｎｇｕａｇｅ）のドキュメントにおける１つ又は複数のスクリプトに記憶されてもよいし、言及されるプログラム専用の単一のファイルに記憶されてもよいし、複数の協調ファイル（例えば、１つ又は複数のモジュール、サブプログラム又はコードセクションを記憶するためのファイル）に記憶されてもよい。
【0120】
一例として、実行可能な命令は、１つの電子機器に実装されて実行されてもよいし、１つの場所に配置された複数の電子機器で実行されてもよいし、複数の場所に分散され、且つ通信ネットワークを介して相互に接続された複数の電子機器で実行されてもよい。
【0121】
上述したように、本発明の実施例によれば、初期的な固有振動数と量子動作周波数との数値比較結果に基づいて、チップ基板の第１の表面に対してパターンエッチング処理を行い、第２の表面が完全であり、且つ第１の表面が目標パターンを有するチップ基板を取得する。目標パターンはチップ基板の固有振動数と量子動作周波数との差が最大となる場合のパターンであるため、チップ基板の固有振動数の量子ビットのコヒーレンスへの影響を解消することができるため、量子チップの計算能力を増加させることができる。パターンエッチング処理が行われたチップ基板の第２の表面に、量子回路をエッチングし、量子チップを形成する。チップ基板の第１の表面にパターニングをエッチングするため、チップ基板の第２の表面の形態及び寸法への影響がないため、量子回路を正常に製造することができる。
【0122】
以上は、単に本発明の例示的な実施例を説明し、本発明を制限するものではない。本発明の主旨及び原則の範囲内で行われる変更、均等的な置換、改良などは、本発明の保護範囲内に含まれる。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【国際調査報告】