(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-08
(54)【発明の名称】撮像装置及び撮像方法
(51)【国際特許分類】
H04N 25/78 20230101AFI20240801BHJP
【ＦＩ】
H04N25/78
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022550132
(86)(22)【出願日】2022-07-21
(85)【翻訳文提出日】2022-08-24
(86)【国際出願番号】 CN2022107201
(87)【国際公開番号】W WO2024016287
(87)【国際公開日】2024-01-25
(81)【指定国・地域】
(71)【出願人】
【識別番号】516180667
【氏名又は名称】北京小米移動軟件有限公司
【氏名又は名称原語表記】Ｂｅｉｊｉｎｇ Ｘｉａｏｍｉ Ｍｏｂｉｌｅ Ｓｏｆｔｗａｒｅ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．０１８， Ｆｌｏｏｒ ８， Ｂｕｉｌｄｉｎｇ ６， Ｙａｒｄ ３３， Ｍｉｄｄｌｅ Ｘｉｅｒｑｉ Ｒｏａｄ， Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ， Ｂｅｉｊｉｎｇ １０００８５， Ｃｈｉｎａ
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100108213
【弁理士】
【氏名又は名称】阿部 豊隆
(72)【発明者】
【氏名】山下 雄一郎
(72)【発明者】
【氏名】小林 篤
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX11
5C024CX43
5C024GX03
5C024GX18
5C024GY31
5C024HX17
5C024HX23
(57)【要約】
入射光に応答して電荷を蓄積するフォトダイオード（１２１）であって、アノードが基準電位に接続されたフォトダイオード（１２１）と、入力端子がフォトダイオード（１２１）のカソードと接続された第１のトランジスタ（１２５）と、一端が基準電位に接続され、他端が第２のトランジスタ（１２３）を通じて第１のトランジスタ（１２５）の入力端子に接続された第１のキャパシタと、を含む画素と、第２のトランジスタ（１２３）がオン状態において、第１のトランジスタ（１２５）の出力端子から出力される第１の出力信号を第１のゲインで増幅し、第１のトランジスタ（１２５）の出力端子から出力される第２の出力信号を第１のゲインよりも低い第２のゲインで増幅する第１の増幅器（１４１）と、第１の増幅器（１４１）で増幅された信号をデジタル信号に変換する変換器（１４２）と、変換器（１４２）で変換されるデジタル信号であって、第１の出力信号に対応する第１のデジタル信号が飽和しない場合、第１のデジタル信号を使用し、第１のデジタル信号が飽和する場合、第２の出力信号に対応する第２のデジタル信号を選択して出力する制御回路（１５０）と、を含む。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
入射光に応答して電荷を蓄積するフォトダイオードであって、アノードが基準電位に接続されたフォトダイオードと、入力端子が前記フォトダイオードのカソードと接続された第１のトランジスタと、一端が基準電位に接続され、他端が第２のトランジスタを通じて前記第１のトランジスタの入力端子に接続された第１のキャパシタと、を含む画素と、前記第２のトランジスタがオン状態において、前記第１のトランジスタの出力端子から出力される第１の出力信号を第１のゲインで増幅し、前記第１のトランジスタの出力端子から出力される第２の出力信号を前記第１のゲインよりも低い第２のゲインで増幅する第１の増幅器と、
前記第１の増幅器で増幅された信号をデジタル信号に変換する変換器と、
前記変換器で変換されるデジタル信号であって、前記第１の出力信号に対応する第１のデジタル信号が飽和しない場合、前記第１のデジタル信号を使用し、前記第１のデジタル信号が飽和する場合、前記第２の出力信号に対応する第２のデジタル信号を選択して出力する制御回路と、
を含む撮像装置。
【請求項2】
前記制御回路は、前記フォトダイオードに入射する光量に対して、前記制御回路から出力されるデジタル信号の値を略単調連続増加させるように、前記変換器から出力されるデジタル信号を増幅する第２の増幅器を含む、請求項１に記載の撮像装置。
【請求項3】
前記制御回路は、前記第２のトランジスタがオフ状態において前記変換器で変換されるオフデジタル信号が飽和しない場合、前記オフデジタル信号を使用し、前記オフデジタル信号が飽和する場合、前記第１のデジタル信号または前記第２のデジタル信号のうちの少なくともいずれかを使用して出力する、請求項２に記載の撮像装置。
【請求項4】
前記第１の増幅器は、前記第２のトランジスタがオフ状態において、前記第１のトランジスタの出力端子から出力される第３の出力信号を第３のゲインで増幅し、前記第１のトランジスタの出力端子から出力される第４の出力信号を前記第３のゲインよりも高い第４のゲインで増幅し、前記制御回路は、前記変換器から出力される、前記第３の出力信号に対応する第３のデジタル信号と、前記第４の出力信号に対応する第４のデジタル信号と、のうちの少なくともいずれかを前記オフデジタル信号として使用して出力する、
請求項３に記載の撮像装置。
【請求項5】
一端が基準電位に接続され、他端が第３のトランジスタを通じて前記第１のトランジスタの入力端子に接続されるキャパシタであって、前記第１のキャパシタのキャパシタンスよりも小さいキャパシタンスを有する、前記第１のキャパシタと電気的に並列に設けられた第２のキャパシタをさらに含み、前記第１のキャパシタは、前記第２のトランジスタ及び前記第３のトランジスタを通じて前記第１のトランジスタの入力端子に接続された、
請求項１から請求項４のいずれか一項に記載の撮像装置。
【請求項6】
入射光に応答して電荷を蓄積するフォトダイオードであって、アノードが基準電位に接続されたフォトダイオードと、入力端子が前記フォトダイオードのカソードと接続された第１のトランジスタと、一端が基準電位に接続され、他端が第２のトランジスタを通じて前記第１のトランジスタの入力端子に接続された第１のキャパシタと、を含む画素を備える撮像装置に含まれるプロセッサが実行する制御方法であって、前記第２のトランジスタがオン状態において、前記第１のトランジスタの出力端子から出力される第１の出力信号を第１のゲインで増幅し、前記第１のトランジスタの出力端子から出力される第２の出力信号を前記第１のゲインよりも低い第２のゲインで増幅する増幅ステップと、
前記増幅ステップで増幅された信号をデジタル信号に変換する変換ステップと、
前記変換ステップにおいて変換されるデジタル信号であって、前記第１の出力信号に対応する第１のデジタル信号が飽和しない場合、前記第１のデジタル信号を使用し、前記第１のデジタル信号が飽和する場合、前記第２の出力信号に対応する第２のデジタル信号を選択して出力する制御ステップと、を含む、
撮像方法。
【請求項7】
請求項１～５のいずれか一項に記載の撮像装置を備える、端末。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像装置及び撮像方法に関する。
【背景技術】
【0002】
デジタルカメラに代表される固体撮像素子をもちいた撮像装置において、画面内の入力ダイナミックレンジが従来の撮像素子の許す範囲よりも大きい被写体を撮影するために、高ダイナミックレンジイメージング（High Dynamic Range Imaging）と呼ばれる技術がある。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０１７／０９９４２３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載のシステムは、フォトダイオードからあふれてきた電荷を画素内に設けたキャパシタに集めて保持する。当該システムでは、入力ダイナミックレンジはフォトダイオードの静電容量で決まるところ、当該キャパシタにフォトダイオードの飽和電荷を超えた信号量を蓄積できるため、入力ダイナミックレンジを広げることができる。
【0005】
しかし、特許文献１に記載のシステムでは、当該キャパシタが接続されていない画素変換ゲインが高い状態で画素から出力される信号と、当該キャパシタが接続された画素変換ゲインが低い状態で画素から出力される信号とをアナログデジタル変換してデジタル信号を得ている。この場合、高い画素変換ゲインにおける信号の量子化幅と、低い画素変換ゲインにおける信号の量子化幅との比が大きくなる。そうすると、当該システムでは、この大きい量子化幅の違いによって、その境目に等高線状のアーティファクトが生じるという問題が生じる。
【0006】
そこで、本開示は、アーティファクトの発生を抑制する撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一態様に係る撮像装置は、入射光に応答して電荷を蓄積するフォトダイオードであって、アノードが基準電位に接続されたフォトダイオードと、入力端子が前記フォトダイオードのカソードと接続された第１のトランジスタと、一端が基準電位に接続され、他端が第２のトランジスタを通じて前記第１のトランジスタの入力端子に接続された第１のキャパシタと、を含む画素と、前記第２のトランジスタがオン状態において、前記第１のトランジスタの出力端子から出力される第１の出力信号を第１のゲインで増幅し、前記第１のトランジスタの出力端子から出力される第２の出力信号を前記第１のゲインよりも低い第２のゲインで増幅する第１の増幅器と、前記第１の増幅器で増幅された信号をデジタル信号に変換する変換器と、前記変換器で変換されるデジタル信号であって、前記第１の出力信号に対応する第１のデジタル信号が飽和しない場合、前記第１のデジタル信号を使用し、前記第１のデジタル信号が飽和する場合、前記第２の出力信号に対応する第２のデジタル信号を選択して出力する制御回路と、を含む。
【0008】
本開示の一態様に係る撮像方法は、入射光に応答して電荷を蓄積するフォトダイオードであって、アノードが基準電位に接続されたフォトダイオードと、入力端子が前記フォトダイオードのカソードと接続された第１のトランジスタと、一端が基準電位に接続され、他端が第２のトランジスタを通じて前記第１のトランジスタの入力端子に接続された第１のキャパシタと、を含む画素を備える撮像装置に含まれるプロセッサが実行する制御方法であって、前記第２のトランジスタがオン状態において、前記第１のトランジスタの出力端子から出力される第１の出力信号を第１のゲインで増幅し、前記第１のトランジスタの出力端子から出力される第２の出力信号を前記第１のゲインよりも低い第２のゲインで増幅する増幅ステップと、前記増幅ステップで増幅された信号をデジタル信号に変換する変換ステップと、前記変換ステップにおいて変換されるデジタル信号であって、前記第１の出力信号に対応する第１のデジタル信号が飽和しない場合、前記第１のデジタル信号を使用し、前記第１のデジタル信号が飽和する場合、前記第２の出力信号に対応する第２のデジタル信号を選択して出力する制御ステップと、を含む。
【発明の効果】
【0009】
本開示によれば、アーティファクトの発生を抑制する撮像装置及びその制御方法を提供することができる。
【図面の簡単な説明】
【0010】
【図1】第１の実施形態に係る撮像装置の構成を説明するための模式図である。
【図2】画素からデジタル信号処理部にかけて信号が転送される状況を説明するためのブロック図である。
【図3】キャパシタが接続されていない状態での特性を示すグラフである。
【図4】キャパシタが接続されていない状態からキャパシタが接続される状態にかけての特性を示すグラフである。
【図5】比較例に係る撮像装置における特性を示すグラフである。
【図6】第１の実施形態に係る撮像装置における特性を示すグラフである。
【図7】第１の実施形態に係る撮像装置の動作タイミングを示す図である。
【図8】第２の実施形態に係る画素の構成を説明するための模式図である。
【図9】第２の実施形態におけるキャパシタが接続されていない状態から２つのキャパシタが接続される状態にかけての特性を示すグラフである。
【発明を実施するための形態】
【0011】
以下、本開示の好適な実施形態について、添付図面を参照しながら具体的に説明する。なお、以下で説明する各実施形態は、あくまで、本開示を実施するための具体的な一例を挙げるものであって、本開示を限定的に解釈させるものではない。また、説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する場合がある。
＝＝＝第１の実施形態＝＝＝
＝＝＝第１の実施形態＝＝＝
【0012】
図１を参照して、撮像装置である撮像装置１００の構成について説明する。図１は、第１の実施形態に係る撮像装置１００の構成を説明するための模式図である。なお、本開示の撮像装置は、デジタルカメラ、及びカメラ機能が搭載されたスマートフォン、タブレット、パソコン等の端末に適用される。
【0013】
図１に示すように、撮像装置１００は、例えば、ＣＭＯＳイメージセンサなどであって、制御回路１１０と、画素１２０と、信号線１３０と、読み出し回路１４０と、デジタル信号処理部１５０とを含む。
【0014】
制御回路１１０は、例えば画素１２０を駆動させる回路である。制御回路１１０は、例えば、画素１２０から読み出したデータを外部に出力する。
【0015】
画素１２０は、例えば、制御回路１１０から出力される制御信号に基づき、撮像装置１００上の映像に相当する光信号を蓄積する。なお、画素１２０は、制御回路１１０から出力される制御信号に替えて、自ら制御信号を生成してもよい。撮像装置１００には、複数の画素１２０が含まれ、複数の画素１２０が二次元配列されている。
【0016】
信号線１３０は、例えば、画素１２０から読み出された信号を伝送する導線である。信号線１３０は、例えば、複数の画素１２０の列方向（図１のＹ方向）に沿って設けられる。
【0017】
読み出し回路１４０は、信号線１３０を通じて複数の画素１２０から読み出されたアナログ信号が伝送される。読み出し回路１４０は、複数の画素１２０から読み出されたアナログ信号をデジタル信号に変換する。
【0018】
デジタル信号処理部１５０は、例えば、読み出し回路１４０から出力されるデジタル信号を処理して、データバスを通じて処理した信号をプロセッサやメモリなどに伝送する。
【0019】
なお、デジタル信号処理部１５０は、図１に示す配置構成に限定されず、例えば、撮像装置１００にデジタル信号処理部１５０が含まれず、後段のプロセッサ（不図示）にデジタル信号処理部１５０が含まれていてもよい。換言すると、本開示におけるデジタル信号処理部１５０が配置される位置（電気的な接続関係）は限定されない。
【0020】
次に、図２を参照して、画素１２０からデジタル信号処理部１５０にかけて信号が転送される状況を説明する。図２は、画素１２０からデジタル信号処理部１５０にかけて信号が転送される状況を説明するためのブロック図である。
【0021】
まず、画素１２０について説明する。図２に示すように、画素１２０は、例えば、フォトダイオード１２１と、トランジスタ１２２～１２６と、キャパシタ１２７と、ＦＤノード１２８とを含む。なお、画素１２０では、例えば、トランジスタ１２５のゲートに接続されるＦＤ（Floating Diffusion）ノード１２８を含む。ＦＤノード１２８は、例えば所定のキャパシタンスを有する。また、便宜上、それぞれのトランジスタにおける、ソースまたはドレインとなる端子を、入力端子または出力端子という。
【0022】
フォトダイオード１２１は、例えば、入射光に対応して電荷を蓄積するダイオードである。フォトダイオード１２１は、例えば、アノードが基準電位に接続され、カソードがトランジスタ１２２を通じてＦＤノード１２８に接続される。トランジスタ１２２は、例えば、ゲートに入力される制御信号ＴＸが入力されるとオン状態となる。
【0023】
ＦＤノード１２８は、例えば、トランジスタ１２３及びトランジスタ１２４を通じて電源Ｖｄｄに接続される。トランジスタ１２３は、例えば、ゲートに制御信号ＧＳが入力されるとオン状態となる。トランジスタ１２４は、例えば、ゲートに入力される制御信号ＲＥＳＥＴが入力されるとオン状態となる。
【0024】
キャパシタ１２７は、例えば、フォトダイオード１２１の飽和電荷を超えた電荷を蓄積するためのキャパシタである。撮像装置１００は、キャパシタ１２７を用いることによって、フォトダイオード１２１の静電容量で決定される入力ダイナミックレンジを広げることができる。キャパシタ１２７は、例えば、一端が基準電位に接続され、他端がトランジスタ１２３とトランジスタ１２４とが直列に接続されるノードに接続される。換言すると、キャパシタ１２７の他端はトランジスタ１２３の入力端子に接続される。すなわち、キャパシタ１２７は、例えば、トランジスタ１２３がオン状態において、蓄積された電荷をＦＤノード１２８に転送する。
【0025】
トランジスタ１２５は、例えば、ゲート端子がＦＤノード１２８に接続され、入力端子が電源Ｖｄｄに接続され、出力端子がトランジスタ１２６を通じて信号線１３０に接続される。トランジスタ１２６は、例えば、ゲートに入力される制御信号ＳＥＬが入力されるとオン状態となる。
【0026】
次に、読み出し回路１４０について説明する。図２に示すように、読み出し回路１４０は、例えば、アンプ１４１と、アナログデジタル変換器１４２と、ラインメモリ１４３とを含む。なお、図２ではアンプ１４１の負荷を定電流源１４４として例示する。
【0027】
アンプ１４１は、例えば、所定のタイミングに応じたゲインで、画素１２０から出力される信号を増幅するアンプである。アンプ１４１は、例えば、第１のタイミングでトランジスタ１２５の出力端子から出力される出力信号を第１のゲインで増幅し、第１のタイミングと連続する第２のタイミングでトランジスタ１２５の出力端子から出力される出力信号を第１のゲインとは異なる第２のゲインで増幅してもよい。
【0028】
アナログデジタル変換器１４２は、例えば、フルスケールレンジ（以下、「FSR」という。）電圧をV_FSRとした場合、アンプ１４１から出力されるLL（Lower Limit）～LL+V_FSRのアナログ信号をデジタル信号に変換する。例えばアナログ信号として電子を蓄積する場合、アナログ電圧は、光量が増えるとともに減少する。そこで、以下では、アナログデジタル変換器１４２において、LLに対応するデジタル信号の値となる場合を、「デジタル信号が飽和する場合」として説明する。また、例えばアナログ信号として正孔を蓄積する場合、アナログ電圧は、光量が増えるとともに増加する。そのため、この場合、LL+FSRに対応するデジタル信号の値となる場合を、「デジタル信号が飽和する場合」という。いずれの場合もAD変換器のデジタル信号は一般的に最大値を出力する（たとえば10bitAD変換器の場合は1023）。
【0029】
また、本実施形態の説明において、アンプ１４１を独立したブロックとして記載しているが、本実施形態の理解を容易にするためであって、これに限定されない。アンプ１４１は、例えば、アンプとアナログデジタル変換器とが回路的に組み合わせられることによって、アンプの機能とアナログデジタル変換器の機能とを有していてもよい。ここで、アンプ１４１の役割は、画素１２０から出力された信号線１３０における信号の電圧振幅の、FSRに対する比率を変更することである。すなわち、アンプ１４１は、例えば、多くのアナログデジタル変換器で行われているような参照電圧を増減させることによって、上記の比率を変更させる機能を有するアンプであってもよい。
【0030】
ラインメモリ１４３は、例えば、アナログデジタル変換器１４２から出力されるデジタル信号を保持する。ラインメモリ１４３は、例えば、ラッチ、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）などで構成される。ラインメモリ１４３は、例えば、ラインメモリ１４３ａ～１４３ｄで構成されていてもよい。読み出し回路１４０では、所定のタイミングに応じてデジタル信号を保持させるラインメモリが選択される。
【0031】
なお、読み出し回路１４０は、例えば、予め定められたタイミングに応じて選択されるラインメモリ１４３からデジタル信号をデジタル信号処理部１５０に転送する。
【0032】
次に、デジタル信号処理部１５０について説明する。図２に示すように、デジタル信号処理部１５０は、例えば、減算器１５１と、デジタルアンプ１５２と、セレクタ１５３とを含む。
【0033】
減算器１５１は、例えば、ラインメモリ１４３から伝送される複数のデジタル信号それぞれを減算する。例えば、減算器１５１は、例えば、減算器１５１ａと、減算器１５１ｂとを含む。減算器１５１ａは、例えば、ラインメモリ１４３ｃの値からラインメモリ１４３ａの値を減算する。減算器１５１ｂは、例えば、ラインメモリ１４３ｄの値からラインメモリ１４３ｂの値を減算する。
【0034】
デジタルアンプ１５２は、例えば、減算器１５１で減算されたデジタル信号を所定のゲインで増幅する。例えば、デジタルアンプ１５２は、デジタルアンプ１５２ａと、デジタルアンプ１５２ｂとを含んでいてもよい。デジタルアンプ１５２ａは、減算器１５１ａで減算されたデジタル信号が入力される。デジタルアンプ１５２ｂは、減算器１５１ｂで減算されたデジタル信号が入力される。
【0035】
セレクタ１５３は、例えば、デジタルアンプ１５２ａ及びデジタルアンプ１５２ｂから出力されるデジタル信号のうちのいずれかを選択する。セレクタ１５３は、選択したデジタル信号を出力ノード１６０に出力する。
【0036】
具体的には、セレクタ１５３は、例えば、フォトダイオード１２１に入射する光量に対してデジタル信号処理部１５０から出力されるデジタル信号の値を略単調連続増加させるように、デジタルアンプ１５２において増幅された二種類のデジタル信号のうちのいずれかのデジタル信号を選択する。
【0037】
次に、図３、図４を参照して、第１の実施形態においてアーティファクトの発生を抑制可能な仕組みについて説明する。図３は、キャパシタ１２７が接続されていない状態（トランジスタ１２３がオフ状態）での特性を示すグラフである。図４は、キャパシタ１２７が接続されていない状態からキャパシタ１２７が接続される状態（トランジスタ１２３がオン状態）にかけての特性を示すグラフである。図３及び図４では、横軸が画素１２０に入射する光量を示し、縦軸がデジタル信号処理部１５０から出力されるデジタル信号の大きさを示す。
【0038】
図３を参照して、キャパシタ１２７が接続されていない状態において、特性が略単調連続増加するように調整される様子について説明する。以下、トランジスタ１２３がオン状態でキャパシタ１２７が接続されていない状態を「高い画素変換ゲインの状態」という。
【0039】
ここで、「画素変換ゲイン」とは、例えば、フォトダイオード１２１で生成された所定の電荷に対する画素出力（信号線１３０）における電圧の比を言う。
【0040】
具体的には、トランジスタ１２３がオン状態では、フォトダイオード１２１で生成された電荷ｑ０は、トランジスタ１２３がオフ状態のＦＤノード１２８の容量（たとえば１Ｃ）とキャパシタ１２７の容量（例えば５０Ｃ）の合計容量（例えば５１Ｃ）で、トランジスタ１２５のゲートにおいて電圧に変換されて信号線１３０に出力される（トランジスタの１２５の入出力電圧ゲインを１倍と仮定すると、たとえばＶ＝ｑ０／５１Ｃ）。キャパシタ１２７の容量の値を大きく設計することで、電荷に対する信号振幅を低くすることができる。このため、トランジスタ１２３のオン状態を「低い画素変換ゲインの状態」という。
【0041】
一方、トランジスタ１２３がオフ状態では、ＦＤノード１２８の合計容量はオン状態に比べて小さく（たとえば１Ｃ）、フォトダイオード１２１で生成される電荷ｑ０は、トランジスタ１２３がオン状態に比べて大きな信号振幅を生む（トランジスタの１２５の入出力電圧ゲインを１倍と仮定すると、たとえばＶ＝ｑ０／１Ｃ）。このため、トランジスタ１２３のオフ状態を「高い画素変換ゲインの状態」という。
【0042】
図３（Ａ）では、例えば、実線Ｌ１１がアンプ１４１のゲインがゲインＧ１１のときの特性を示し、実線Ｌ１２がアンプ１４１のゲインがゲインＧ１２のときの特性を示す。以下では、一例として、ゲインＧ１１はゲインＧ１２よりも大きいゲインとする。
【0043】
図３（Ａ）に示すように、光量範囲Ｒ１１において、同一の光量につき二種類の出力が存在する。さらに、光量範囲Ｒ１２において、ゲインＧ１１からゲインＧ１２に切り替わる光量Ｉｎ１１で、デジタル信号処理部１５０から出力されるデジタル信号の大きさが略単調連続増加していない。
【0044】
そこで、図３（Ｂ）に示すように、デジタルアンプ１５２において、特性が略単調連続増加するように、実線Ｌ１２に対応するデジタル信号を増幅させる。ここで、略単調連続増加とは、例えば、画素１２０に入射する光量の増加に対して、デジタル信号処理部１５０から出力される連続するデジタル信号の大きさが略比例するように増加することをいう。なお、略単調連続増加には、例えば、図３（Ｂ）に示すように、画素１２０に入射する光量（横軸）の増加に対して、デジタル信号処理部１５０から出力される連続するデジタル信号の大きさ（縦軸）が略比例するように段階的に増加する傾向を示すものも含まれる。デジタルアンプ１５２の増幅係数は、例えばゲインＧ１とゲインＧ２との比に応じて予め設定されていてもよく、また、キャリブレーションによって微調整されてもよい。
【0045】
なお、ゲインが低い方のゲインＧ１２で増幅したデジタル信号をデジタルアンプ１５２で増幅したとき、増幅後のデジタル信号の最大値が許容値（例えば、１０ｂｉｔの場合に１０２３）を超える場合、デジタルアンプ１５２において所定の減衰係数を乗算してもよい。これにより、デジタルアンプ１５２から出力されるデジタル信号を許容値に収めることができる。
【0046】
ここで、セレクタ１５３は、例えば、ゲインが高い方のゲインＧ１１で増幅したデジタル信号が飽和せずに存在する場合、当該デジタル信号を選択する。一方、セレクタ１５３は、例えば、当該デジタル信号が飽和する場合、ゲインが低い方のゲインＧ１２で増幅したデジタル信号を選択する。具体的には、セレクタ１５３は、例えば、飽和値が１０２４である場合、９００（以下、「閾値」という）を超えたとき、ゲインＧ１２で増幅したデジタル信号を選択してもよい。セレクタ１５３には、例えば、画素のばらつきや信号のノイズを含むガードバンドに基づいて、閾値が設定されていてもよい。
【0047】
次に、図４を参照して、キャパシタ１２７が接続されている状態（トランジスタ１２３がОＮ状態）において、特性が略単調連続増加するように調整される様子について説明する。上述したように、トランジスタ１２３がオン状態でキャパシタ１２７が接続されている状態を「低い画素変換ゲインの状態」という。
【0048】
図４（Ａ）では、例えば、実線Ｌ２１が図３（Ｂ）に示す実線Ｌ１１と実線Ｌ１２とを合成した特性を示し、実線Ｌ２２がアンプ１４１のゲインがゲインＧ２１のときの特性を示す、実線Ｌ２３がアンプ１４１のゲインがゲインＧ２２のときの特性を示す。例えば、ゲインＧ２１はゲインＧ２２よりも大きいゲインである。
【0049】
図４（Ａ）に示すように、光量範囲Ｒ２１において、同一の光量につき３種類の出力が存在する。さらに、光量範囲Ｒ２２では、高い画素変換ゲインから低い画素変換ゲインに切り替わる光量Ｉｎ２１において、また、ゲインＧ２１からゲインＧ２２に切り替わる光量Ｉｎ２２において、デジタル信号処理部１５０から出力されるデジタル信号の大きさが略単調連続増加していない。
【0050】
そこで、図４（Ｂ）に示すように、デジタルアンプ１５２において、特性が略単調連続増加するように、デジタル信号が増幅される。この場合のデジタルアンプ１５２の増幅係数は、例えば、高い画素変換ゲインと低い画素変換ゲインとの比、ゲインＧ２１とゲインＧ２２との比に応じて予め設定されていてもよく、また、キャリブレーションによって微調整されてもよい。
【0051】
具体的には、図４（Ａ）における光量範囲Ｔ２２における低い画素変換ゲインの信号に対しては、高い画素変換ゲインと低い画素変換ゲインとの比（以下、「画素変換ゲイン比」という。）を、デジタルアンプ１５２で乗算することで、実線Ｌ２１と実線Ｌ２３とが略単調連続増加する。さらに、実線Ｌ２２に対応するデジタル信号に対しては、画素変換ゲイン比と、ゲインＧ２１とゲインＧ２２との比（以下、「電圧ゲイン比」という。）とを乗算することで、図４（Ｂ）に示すように実線Ｌ２１～Ｌ２３が略単調連続増加する。
【0052】
ここで、セレクタ１５３は、実線Ｌ２１に対応するデジタル信号が飽和せずに存在する場合、当該デジタル信号を選択する。一方、セレクタ１５３は、例えば、当該デジタル信号が飽和する場合、低い画素変換ゲインにおけるゲインが高い方のゲインＧ２１で増幅したデジタル信号を選択する。そして、セレクタ１５３は、例えば、ゲインＧ２１で増幅したデジタル信号が飽和する場合、ゲインが低い方のゲインＧ２２で増幅したデジタル信号を選択する。
【0053】
【0054】
以下では、高い画素変換ゲインをG_pix_highとし、低い画素変換ゲインをG_pix_lowとし、アンプ１４１における高い方のゲインをG_vol_highとし、アンプ１４１における低い方のゲインをG_vol_lowとし、キャパシタ１２７を含む画素１２０の最大飽和電荷数をQ_satとし、アナログデジタル変換器１４２の量子化ステップ数をＮとして説明する。
【0055】
また、以下では、比較例に係る撮像装置についても簡単に説明しつつ、第１の実施形態に係る撮像装置１００においてアーティファクトが抑制されることを説明する。
【0056】
比較例に係る撮像装置は、アンプ１４１においてゲインを切り替えずに一通りとする（例えば、特許文献１のシステム）。まず、図５を参照して、比較例に係る撮像装置においてアーティファクトが発生し得ることについて説明する。図５は、比較例に係る撮像装置における特性を示すグラフである。図５では、横軸が画素に入射する光量を示し、縦軸がデジタル信号処理部から出力されるデジタル信号の大きさを示す。
【0057】
高い画素変換ゲインの状態から低い画素変換ゲインの状態に切り替わる、図５に示す光量範囲Ｒ３１における高い画素変換ゲイン側での量子化幅は式（１）で求められる。
【0058】
量子化幅（Ｑ１１）＝ Qsat * (G_pix_low/G_pix_high) * (1/N) ・・・ （１）
【0059】
また、図５に示す光量範囲Ｒ３１における低い画素変換ゲイン側での量子化幅は式（２）で求められる。
【0060】
量子化幅（Ｑ１２）＝ Qsat*(1/N) ・・・ （２）
【0061】
よって、高い画素変換ゲイン側の量子化幅（Ｑ１１）と、低い画素変換ゲイン側の量子化幅（Ｑ１２）との比は式（３）で求められる。
【0062】
量子化幅の比（Ｑ１２／Ｑ１１）＝ G_pix_high/G_pix_low ・・・ （３）
【0063】
式（３）によると、例えば、G_pix_highを「１」、 G_pix_lowを「１／５０」とし、キャパシタ１２７のキャパシタンスによるダイナミックレンジ拡大を５０倍に設計したとすると、量子化幅の比は５０倍となるため、アーティファクトが発生する。
【0064】
次に、図６を参照して、比較例に係る撮像装置と比較して、第１の実施形態における撮像装置１００において量子化幅の比が改善されることについて説明する。図６は、第１の実施形態に係る撮像装置１００における特性を示すグラフである。図６では、横軸が画素に入射する光量を示し、縦軸がデジタル信号処理部１５０から出力されるデジタル信号の大きさを示す。
【0065】
高い画素変換ゲインの状態から低い画素変換ゲインの状態に切り替わる、図６に示す光量範囲Ｒ４１における高い画素変換ゲイン側での量子化幅は式（４）で求められる。
【0066】
量子化幅（Ｑ２１）＝ Qsat * (G_pix_low/G_pix_high) * (1/N) ・・・ （４）
【0067】
また、図６に示す光量範囲Ｒ４１における低い画素変換ゲイン側での量子化幅（Ｑ２１）は式（５）で求められる。なお、式（５）は、低い画素変換ゲイン側のアンプ１４１のゲインが低い方の場合の量子化幅（Ｑ２２）が求められる式である。
【0068】
量子化幅（Ｑ２２）＝ Qsat*(G_read_low/G_read_high) *(1/N) ・・・ （５）
【0069】
よって、高い画素変換ゲイン側の量子化幅（Ｑ２１）と、低い画素変換ゲイン側のアンプ１４１のゲインが低い場合の量子化幅（Ｑ２２）との比は式（６）で求められる。
【0070】
量子化幅の比（Ｑ２２／Ｑ２１）＝
(G_pix_high/G_pix_low)/(G_read_high/G_read_low) ・・・ （６）
(G_pix_high/G_pix_low)/(G_read_high/G_read_low) ・・・ （６）
【0071】
式（６）によると、例えば、アンプ１４１における、低い方のゲインを「G_read_low＝１倍」とし、高い方のゲインを「G_read_high＝８倍」とした場合、第１の実施形態における撮像装置１００の量子化幅の比は６．２５倍となる。
【0072】
すなわち、比較例に係る撮像装置では量子化幅の比が５０倍であったところ、第１の実施形態における撮像装置１００では量子化幅の比を６．２５倍まで低下させることができる。よって、撮像装置１００ではアーティファクトが抑制される。
【0073】
なお、比較例に係る撮像装置において、量子化幅の比を５０倍から６．２５倍に低下させる場合、アナログデジタル変換器１４２における量子化ステップ数を８倍（ここでは８Ｎ）にしなければならない。すなわち、低い画素変換ゲインの状態でのデジタル変換において、３ｂｉｔ多いアナログデジタル変換器１４２を別途用意する必要がある。これにより、アナログデジタル変換器１４２における変換時間が増加する。特に、シングルスロープ型などのTime to Digial Converter型のアナログデジタル変換器では、デジタル変換に要する時間が８倍になり、このような設計は現実的ではない。この点、第１の実施形態における撮像装置１００では、デジタル変換の回数が増える（例えば、図４における実線Ｌ２２に相当する変換が増える）ものの、デジタル変換の一回当たりの時間を抑制できる。すなわち、撮像装置１００では、より短い時間でデジタル変換を実行することができる。
＜＜動作＞＞
＜＜動作＞＞
【0074】
次に、図７を参照して、撮像装置１００の動作について説明する。図７は、第１の実施形態に係る撮像装置１００の動作タイミングを示す図である。図７では、撮像装置１００において、高い画素変換ゲインにおいて低いゲインと高いゲインの二通りでデジタル変換され、低い画素変換ゲインにおいて低いゲインと高いゲインの二通りでデジタル変換される場合の動作を示す。
【0075】
まず、時刻ｔ７０１において、撮像装置１００は、トランジスタ１２２，１２３，１２４をＯＮ状態にして、フォトダイオード１２１、キャパシタ１２７、ＦＤノード１２８をリセットする。リセットした後、全てのトランジスタをＯＦＦ状態にして、信号の蓄積を開始する。
【0076】
時刻７０２において、画素１２０から信号を読み出す場合、トランジスタ１２６をＯＮ状態にして、画素１２０を信号線１３０に接続する。
【0077】
まず、トランジスタ１２３がＯＦＦ状態（高い画素変換ゲインの状態）において、アンプ１４１を高いゲインに設定して、リセット状態のＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ａに記憶する。
【0078】
次に、時刻７０３において、撮像装置１００は、例えば、アンプ１４１を低いゲインに設定して、リセット状態のＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｂに記憶する。
【0079】
次に、時刻７０４において、撮像装置１００は、例えば、トランジスタ１２２をＯＮ状態として、フォトダイオード１２１からＦＤノード１２８に電荷を転送する。
【0080】
次に、時刻７０５において、撮像装置１００は、例えば、アンプ１４１を高いゲインに設定して、高い画素変換ゲインの状態で読み出されたフォトダイオード１２１の信号に応じたＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｃに記憶する。
【0081】
次に、時刻７０６において、撮像装置１００は、例えば、アンプ１４１を低いゲインに設定して、高い画素変換ゲインの状態で読み出されたフォトダイオード１２１の信号に応じたＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｄに記憶する。
【0082】
そして、時刻７０７以降において、撮像装置１００は、例えば、ラインメモリ１４３ａ～１４３ｄから順次転送される信号（四種類の信号）を処理する。
【0083】
具体的には、読み出し回路１４０は、画素１２０ごとに、ラインメモリ１４３ｃに記憶されているデジタル値からラインメモリ１４３ａに記憶されているデジタル値を減算する。これにより、高い画素変換ゲインにおけるアンプ１４１の高いゲインでのデジタル信号であって、リセット状態で生じるバラツキを除去したデジタル信号をデジタルアンプ１５２ａに入力できる。
【0084】
同様に、読み出し回路１４０は、ラインメモリ１４３ｄに記憶されているデジタル値からラインメモリ１４３ｂに記憶されているデジタル値を減算する。これにより、高い画素変換ゲインにおけるアンプ１４１の低いゲインでのデジタル信号であって、リセット状態で生じるバラツキを除去したデジタル信号をデジタルアンプ１５２ｂに入力できる。
【0085】
そして、デジタル信号処理部１５０のセレクタ１５３は、デジタルアンプ１５２ａから出力されるデジタル信号と、デジタルアンプ１５２ｂから出力されるデジタル信号とのうちいずれかを選択して、フォトダイオード１２１に入射する光量に対してデジタル信号処理部１５０から出力されるデジタル信号の値を略単調連続増加させる。これにより、図３の実線Ｌ１１とＬ１２とを合成した特性を得られる。
【0086】
次に、時刻７０７以降で具体的に示すように、撮像装置１００は、例えば、トランジスタ１２３がＯＮ状態（低い画素変換ゲインの状態）において、デジタル信号処理部１５０から出力されるデジタル信号値を略単調連続増加させる。
【0087】
まず、時刻７０７において、撮像装置１００は、例えば、トランジスタ１２３をＯＮ状態として、フォトダイオード１２１からトランジスタ１２５に電荷を転送する。
【0088】
時刻７０８において、撮像装置１００は、例えば、アンプ１４１を高いゲインに設定して、低い画素変換ゲインの状態で読み出されたフォトダイオード１２１の信号に応じたＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｃに記憶する。
【0089】
次に、時刻７０９において、アンプ１４１を低いゲインに設定して、低い画素変換ゲインの状態で読み出されたフォトダイオード１２１の信号に応じたＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｄに記憶する。
【0090】
次に、時刻７１０において、トランジスタ１２２、トランジスタ１２３、トランジスタ１２４をＯＮ状態にして、フォトダイオード１２１、キャパシタ１２７、ＦＤノード１２８をリセットする。リセットした後、全てのトランジスタをＯＦＦ状態にして、信号の蓄積を開始する。
【0091】
次に、時刻７１１において、トランジスタ１２３がＯＦＦ状態（高い画素変換ゲインの状態）において、アンプ１４１を高いゲインに設定して、リセット状態のＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ａに記憶する。
【0092】
次に、時刻７１２において、撮像装置１００は、例えば、アンプ１４１を低いゲインに設定して、リセット状態のＦＤノード１２８の電位を、アンプ１４１を通じてアナログデジタル変換器１４２でデジタル信号に変換する。変換されたデジタル信号をラインメモリ１４３ｂに記憶する。
【0093】
そして、時刻７１３以降において、撮像装置１００は、例えば、ラインメモリ１４３ａ～１４３ｄから順次転送される信号（四種類の信号）を処理する。
【0094】
具体的には、読み出し回路１４０は、画素１２０ごとに、ラインメモリ１４３ｃに記憶されているデジタル値からラインメモリ１４３ａに記憶されているデジタル値を減算する。これにより、低い画素変換ゲインにおけるアンプ１４１の高いゲインでのデジタル信号であって、リセット状態で生じるバラツキを除去したデジタル信号をデジタルアンプ１５２ａに入力できる。
【0095】
同様に、読み出し回路１４０は、ラインメモリ１４３ｄに記憶されているデジタル値からラインメモリ１４３ｂに記憶されているデジタル値を減算する。これにより、低い画素変換ゲインにおけるアンプ１４１の低いゲインでのデジタル信号であって、リセット状態で生じるバラツキを除去したデジタル信号をデジタルアンプ１５２ｂに入力できる。
【0096】
そして、デジタル信号処理部１５０のセレクタ１５３は、デジタルアンプ１５２ａから出力されるデジタル信号と、デジタルアンプ１５２ｂから出力されるデジタル信号とのうちいずれかを選択して、フォトダイオード１２１に入射する光量に対してデジタル信号処理部１５０から出力されるデジタル信号の値を略単調連続増加させる。これにより、図４の実線Ｌ２２とＬ２３とを合成した特性を得られる。
【0097】
以上より、撮像装置１００は、図４に示す実線Ｌ２１、Ｌ２２、Ｌ２３を合成した特性を得ることができる。
＜＜第１の変形例＞＞
＜＜第１の変形例＞＞
【0098】
上記において、セレクタ１５３は、ゲインが高い方のゲインＧ１１で増幅したデジタル信号が飽和せずに存在する場合には当該デジタル信号を選択し、当該デジタル信号が飽和する場合にはゲインが低い方のゲインＧ１２で増幅したデジタル信号を選択することとして説明したが、これに限定されない。
【0099】
例えば、セレクタ１５３は、ゲインが高い方のゲインＧ１１で増幅したデジタル信号が飽和する近傍において、ゲインＧ１１で増幅したデジタル信号と、ゲインＧ１２で増幅したデジタル信号とを合成してもよい。ここで、デジタル信号が飽和する近傍とは、例えば、デジタル変換におけるｂｉｔ数に対応するデジタル値（例えば１０ｂｉｔでデジタル値が１０２３）における８０％（例えばデジタル値が８００）であってもよい。
【0100】
なお、第１の変形例において、セレクタ１５３は、例えば、複数の信号を加算する加算器の機能を有していればよい。具体的には、セレクタ１５３は、例えば、ゲインＧ１１で増幅したデジタル信号及びゲインＧ１２で増幅したデジタル信号のそれぞれに係数（例えば、０～１）である重みを掛け合わせて、合成した信号を出力する。
【0101】
例えば、セレクタ１５３は、ゲインＧ１１で増幅したデジタル信号が飽和に近づくほど、ゲインＧ１１で増幅したデジタル信号に対するゲインＧ１２で増幅したデジタル信号の重みを大きくして信号を合成してもよい。
【0102】
第１の変形例によると、画素変換ゲインの状態が切り替わるタイミングにおける量子化幅の変化をより抑制できるため、アーティファクトをより抑制することができる。
＜＜第２の変形例＞＞
＜＜第２の変形例＞＞
【0103】
上記において、撮像装置１００は、画素１２０の画素列に対して一系統のアンプ１４１及びアナログデジタル変換器１４２を有するように説明したが、これに限定されない。
【0104】
例えば、撮像装置１００は、一系統のアンプ１４１及びアナログデジタル変換器１４２とは異なる系統のアンプ及びアナログデジタル変換器を有していてもよい。この場合、一系統のアンプ１４１及びアナログデジタル変換器１４２から第１のタイミングにおいてゲインＧ１１で増幅したデジタル信号を出力し、異なる系統のアンプ及びアナログデジタル変換器から同じ第１のタイミングにおいてゲインＧ１２で増幅したデジタル信号を出力してもよい。すなわち、撮像装置１００は、図７に示すような、アンプ１４１を高いゲインに設定した場合のデジタル信号と、アンプ１４１を低いゲインに設定した場合のデジタル信号とを異なるタイミング（例えば、連続するタイミング）でラインメモリ１４３に記憶することに替えて、それぞれのデジタル信号を同じタイミングでラインメモリ１４３に記憶することができる。ここで、同じタイミングとは、重なり合うタイミングに加えて、例えば数クロック以内のようにわずかにずれるタイミングを含む。
【0105】
第２の変形例によると、より短い時間でアーティファクトを抑制することができる。
＜＜第３の変形例＞＞
＜＜第３の変形例＞＞
【0106】
また、撮像装置１００は、ＦＤノード１２８に現れる、高い画素変換ゲインの状態での信号と、低い画素変換ゲインの状態での信号とを、アナログデジタル変換器１４２からデジタル信号として出力する方法につき、例えば、所定のｂｉｔごと（例えば１０ｂｉｔごと）に独立して出力してもよい。また、高い画素変換ゲインの状態での信号と、低い画素変換ゲインの状態での信号とを合成して、合成した信号をアナログデジタル変換器１４２から所定のｂｉｔ（例えば１２ｂｉｔ～１６ｂｉｔ）の信号としてまとめて出力してもよい。この場合、量子化幅がQsat*(G_read_low/G_read_high) *(1/N)程度に収まるように、所定のｂｉｔが設定されることが望ましい。
【0107】
第３の変形例によると、より短い時間でアーティファクトを抑制することができる。
＝＝＝第２実施形態＝＝＝
＝＝＝第２実施形態＝＝＝
【0108】
図８、図９を参照して、第２実施形態に係る撮像装置２００について説明する。撮像装置２００では、撮像装置１００において、画素１２０が入力ダイナミックレンジを広げるためのキャパシタとしてキャパシタ１２７のみを有するとして説明したが、これに限定されない。撮像装置２００は、例えば、撮像装置１００のキャパシタ１２７に加えて、それぞれが並列接続される複数のキャパシタを有する。これにより、撮像装置１００と比較してアーティファクトをより抑制することができる。以下では、撮像装置１００と異なる構成要素についてのみ説明することとし、撮像装置１００と同様の構成要素についてはその説明を省略する。
【0109】
図８を参照して、撮像装置２００における複数のキャパシタを有する画素２２０の構成について説明する。図８は、第２実施形態に係る画素２２０の構成を説明するための模式図である。なお、図８では、一例として、キャパシタ１２７に加えてキャパシタ２２２を並列に接続した構成を示す。
【0110】
図８に示すように、画素２２０は、例えば、画素１２０に対して、トランジスタ２２１及びキャパシタ２２２をさらに含む。
【0111】
キャパシタ２２２は、例えば、フォトダイオード１２１の飽和電荷を超えた電荷を蓄積するためのキャパシタである。キャパシタ２２２は、例えば、一端が基準電位（例えばグランド）に接続され、他端がトランジスタ２２１を通じてトランジスタ１２５の入力端子に接続される。キャパシタ２２２は、例えば、キャパシタ１２７のキャパシタンスよりも小さいキャパシタンスを有することが望ましい。ここで、キャパシタ１２７は、トランジスタ１２３及びトランジスタ２２１を通じてトランジスタ１２５の入力端子に接続される。
【0112】
次に、図９を参照して、撮像装置２００が、画素２２０の構成によって、撮像装置１００と比較してアーティファクトを抑制できる仕組みについて説明する。図９は、三種類の画素変換ゲインに対して、アンプ１４１による二種類のゲインで信号を増幅したことによって得られる特性を模式的に示したグラフである。
【0113】
図９に示すように、撮像装置２００は、トランジスタ２２１がオフ状態（高い画素変換ゲインの状態であって、図９のG_pix_high）において、トランジスタ１２５から出力される出力信号を、アンプ１４１（不図示）において高いゲイン（図９のG_read_high）と低いゲイン（図９のG_read_low）のそれぞれで増幅する。図９では、それぞれのゲインで増幅されたアナログ信号がアナログデジタル変換器１４２（不図示）で変換されたデジタル信号の特性を特性Ｔ１１と特性Ｔ１２とで示す。
【0114】
また、撮像装置２００は、トランジスタ２２１がオン状態（中間の画素変換ゲインの状態であって、図９のG_pix_mid）においてトランジスタ１２５から出力される出力信号を、アンプ１４１において、高いゲイン（図９のG_read_high）と低いゲイン（図９のG_read_low）のそれぞれで増幅する。図９では、それぞれのゲインで増幅されたアナログ信号がアナログデジタル変換器１４２で変換されたデジタル信号の特性を特性Ｔ２１と特性Ｔ２２とで示す。
【0115】
また、撮像装置２００は、トランジスタ２２１及びトランジスタ１２３がオン状態（低い画素変換ゲインの状態であって、図９のG_pix_low）において、トランジスタ１２５から出力される出力信号を、アンプ１４１において高いゲイン（図９のG_read_high）と低いゲイン（図９のG_read_low）のそれぞれで増幅する。図９では、それぞれのゲインで増幅されたアナログ信号がアナログデジタル変換器１４２で変換されたデジタル信号の特性を特性Ｔ３１と特性Ｔ３２とで示す。
【0116】
撮像装置２００では、同一の画素変換ゲインの状態における異なるゲインで増幅された特性と、これと異なる画素変換ゲインの状態における所定のゲインで増幅された特性とを合成する。具体的には、撮像装置２００では、例えば、セレクタ１５３（不図示）において、高い画素変換ゲインの状態における特性Ｔ１１及び特性Ｔ１２の特性を示すデジタル信号と、中間の画素変換ゲインにおける高いゲインの特性Ｔ２１の特性を示すデジタル信号とを合成する。また、撮像装置２００では、例えば、セレクタ１５３（不図示）において、低い画素変換ゲインの状態における特性Ｔ３１及び特性Ｔ３２の特性を示すデジタル信号と、中間の画素変換ゲインの状態における低いゲインの特性Ｔ２２の特性を示すデジタル信号とを合成する。
【0117】
さらに言うと、例えば、セレクタ１５３は、高い画素変換ゲインの状態におけるデジタル信号の特性が飽和に近づくほど、中間の画素変換ゲインの状態における高いゲインで増幅したデジタル信号の重みを大きくして信号を合成してもよい（より多くのデジタル信号を合成してもよい）。
【0118】
これにより、撮像装置２００は、撮像装置１００よりもよりアーティファクトを抑制することができる。さらに言うと、撮像装置２００は、撮像装置１００と比較して、例えば二枚の元データしか得られない場合、撮像装置１００では三枚のデータが作成されてしまうところ、二枚のデータによってアーティファクトを抑制することができるため、処理するデータ量を減らすことができる。
＝＝＝まとめ＝＝＝
＝＝＝まとめ＝＝＝
【0119】
第１の実施形態に係る撮像装置１００は、入射光に応答して電荷を蓄積するフォトダイオードであって、アノードが基準電位に接続されたフォトダイオード１２１と、入力端子（例えばベース）がフォトダイオード１２１のカソードと接続されたトランジスタ１２５（第１のトランジスタ）と、一端が基準電位に接続され、他端がトランジスタ１２３（第２のトランジスタ）を通じてトランジスタ１２５（第１のトランジスタ）の入力端子（例えばゲート）に接続されたキャパシタ１２７（第１のキャパシタ）と、を含む画素１２０と、トランジスタ１２３（第２のトランジスタ）がオン状態において、トランジスタ１２５（第１のトランジスタ）の出力端子（例えばドレイン又はソース）から出力される第１の出力信号を第１のゲインで増幅し、トランジスタ１２５（第１のトランジスタ）の出力端子（例えばドレイン又はソース）から出力される第２の出力信号を第１のゲインよりも低い第２のゲインで増幅するアンプ１４１（第１の増幅器）と、アンプ１４１（第１の増幅器）で増幅された信号をデジタル信号に変換するアナログデジタル変換器１４２（変換器）と、アナログデジタル変換器１４２（変換器）で変換されるデジタル信号であって、第１の出力信号に対応する第１のデジタル信号が飽和しない場合、第１のデジタル信号を使用し、第１のデジタル信号が飽和する場合、第２の出力信号に対応する第２のデジタル信号を選択して出力するデジタル信号処理部１５０（制御回路）と、を含む。これにより、入力ダイナミックレンジを広げるためのキャパシタを有する撮像装置において、画素変換ゲインの切り替わりにより生じるアーティファクトの発生を抑制することができる。
【0120】
また、第１の実施形態に係る撮像装置１００のデジタル信号処理部１５０（制御回路）は、フォトダイオード１２１に入射する光量に対して、デジタル信号処理部１５０（制御回路）から出力されるデジタル信号の値を略単調連続増加させるように、アナログデジタル変換器１４２（変換器）から出力されるデジタル信号を増幅するデジタルアンプ１５２（第２の増幅器）を含む。これにより、画素変換ゲインの切り替わりにより生じるアーティファクトの発生を抑制することができる。
【0121】
また、第１の実施形態に係る撮像装置１００のデジタル信号処理部１５０（制御回路）は、トランジスタ１２３（第２のトランジスタ）がオフ状態においてアナログデジタル変換器１４２（変換器）で変換されるデジタル信号（オフデジタル信号）が飽和しない場合、当該デジタル信号（以下、オフデジタル信号という）を使用し、オフデジタル信号が飽和する場合、第１のデジタル信号または第２のデジタル信号のうちの少なくともいずれかを使用して出力する。これにより、画素変換ゲインの切り替わりにより生じるアーティファクトの発生を抑制することができる。
【0122】
また、第１の実施形態に係る撮像装置１００のアンプ１４１（第１の増幅器）は、トランジスタ１２３（第２のトランジスタ）がオフ状態において、トランジスタ１２５（第１のトランジスタ）の出力端子（例えばドレイン又はソース）から出力される第３の出力信号を第３のゲインで増幅し、トランジスタ１２５（第１のトランジスタ）の出力端子（例えばドレイン又はソース）から出力される第４の出力信号を第３のゲインよりも高い第４のゲインで増幅し、デジタル信号処理部１５０（制御回路）は、アナログデジタル変換器１４２（変換器）から出力される、第３の出力信号に対応する第３のデジタル信号と、第４の出力信号に対応する第４のデジタル信号と、のうちの少なくともいずれかを上記のオフデジタル信号として使用して出力する。これにより、画素変換ゲインの切り替わりにより生じるアーティファクトの発生をより抑制することができる。
【0123】
また、第２の本実施形態に係る撮像装置２００は、一端が基準電位に接続され、他端がトランジスタ２２１（第３のトランジスタ）を通じてトランジスタ１２５（第１のトランジスタ）の入力端子（例えばゲート）に接続されるキャパシタであって、キャパシタ１２７（第１のキャパシタ）のキャパシタンスよりも小さいキャパシタンスを有する、キャパシタ１２７（第１のキャパシタ）と電気的に並列に設けられたキャパシタ２２２（第２のキャパシタ）をさらに含み、キャパシタ１２７（第１のキャパシタ）は、トランジスタ１２３（第２のトランジスタ）及びトランジスタ２２１（第３のトランジスタ）を通じてトランジスタ１２５（第１のトランジスタ）の入力端子（例えばゲート）に接続された。これにより、より少ない情報処理量で、画素変換ゲインの切り替わりにより生じるアーティファクトの発生をより抑制することができる。
【0124】
以上説明した各実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
【符号の説明】
【0125】
１００、２００…撮像装置、１１０…制御回路、１２０…画素、１２１…フォトダイオード、１２２～１２６…トランジスタ、１２７…キャパシタ、１２８…ＦＤノード、１３０…信号線、１４０…読み出し回路、１４１…アンプ、１４２…アナログデジタル変換器、１４３…ラインメモリ、１５０…デジタル信号処理部、１５１…減算器、１５２…デジタルアンプ、１５３…セレクタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【手続補正書】
【提出日】2022-09-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項7】
請求項１～４のいずれか一項に記載の撮像装置を備える、端末。
【国際調査報告】