特表 2024-529693 複数の障壁とデュアルコンバージョンゲインをもつ小面積の自己較正障壁変調画素

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-08

(54)【発明の名称】複数の障壁とデュアルコンバージョンゲインをもつ小面積の自己較正障壁変調画素

(51)【国際特許分類】

   H04N 25/76 20230101AFI20240801BHJP

   H04N 25/77 20230101ALI20240801BHJP

【ＦＩ】

H04N25/76

H04N25/77

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024508646

(86)(22)【出願日】2022-08-10

(85)【翻訳文提出日】2024-02-09

(86)【国際出願番号】 US2022040005

(87)【国際公開番号】W WO2023018839

(87)【国際公開日】2023-02-16

(31)【優先権主張番号】102021120779.7

(32)【優先日】2021-08-10

(33)【優先権主張国・地域又は機関】DE

(31)【優先権主張番号】63/263,861

(32)【優先日】2021-11-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】524053720

【氏名又は名称】エーエムエス・センサーズ・ユーエスエー・インコーポレイテッド

(71)【出願人】

【識別番号】523367130

【氏名又は名称】エーエムエス・センサーズ・ベルギー・ベーフェーベーアー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】デンヴァ―・ロイド

(72)【発明者】

【氏名】アディ・シャコニ

(72)【発明者】

【氏名】スコット・ジョンソン

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CX06

5C024CX43

5C024GX03

5C024GX16

5C024GX18

5C024GY31

5C024HX13

5C024HX17

5C024HX35

5C024HX47

5C024HX50

(57)【要約】

画素配列が提供され、この画素配列は、電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器と、光検出器に電気的に結合された移転トランジスタと、移転トランジスタに電気的に結合された拡散ノードと、拡散ノードおよび画素電源電圧に電気的に結合されたリセットトランジスタと、少なくとも第１のキャパシタおよび第２のキャパシタを備えるサンプルホールド段と、増幅器を介して拡散ノードに電気的に結合されているサンプルホールド段の入力とを備え、移転トランジスタが、蓄積された電荷キャリアの複数の部分を拡散ノードに移転するために異なる電圧レベルへとパルス駆動されるように構成され、少なくとも第２のキャパシタが、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成され、第１のキャパシタが、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するように構成される。さらに、画素配列を動作させる方法および画素配列を備えるイメージセンサが提供される。

【特許請求の範囲】

【請求項1】

電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器（２０）と、
前記光検出器（２０）に電気的に結合された移転トランジスタ（３０）と、
前記移転トランジスタ（３０）に電気的に結合された拡散ノード（４２）と、
前記拡散ノード（４２）および画素電源電圧（ＶＤＤ）に電気的に結合されたリセットトランジスタ（５０）と、
少なくとも第１のキャパシタ（７０）および第２のキャパシタ（８０）を備えるサンプルホールド段であって、前記サンプルホールド段の入力が増幅器（６０）を介して前記拡散ノード（４２）に電気的に結合される、サンプルホールド段と、
を備え、
前記移転トランジスタ（３０）が、前記蓄積された電荷キャリアの複数の部分を前記拡散ノード（４２）に移転するために異なる電圧レベルへとパルス駆動されるように構成され、
少なくとも前記第２のキャパシタ（８０）が、前記蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成され、
前記第１のキャパシタ（７０）が、前記蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するように構成される、画素配列（１０）。

【請求項2】

前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号が共通のノイズレベルを備え、
前記高コンバージョンゲイン信号が、画素固有のニーポイント値に応じて画素出力信号を調整するための較正レベルを示す、請求項１に記載の画素配列（１０）。

【請求項3】

デュアルコンバージョンゲイントランジスタ（１４０）と、
デュアルコンバージョンゲインキャパシタ（１５０）と、
をさらに備え、
前記デュアルコンバージョンゲイントランジスタ（１４０）が、前記拡散ノード（４２）を前記デュアルコンバージョンゲインキャパシタ（１５０）の端子ノードに接続し、
前記リセットトランジスタ（５０）が、前記端子ノードおよび前記デュアルコンバージョンゲイントランジスタ（１４０）を介して前記拡散ノード（４２）に電気的に結合される、請求項１から２のいずれか一項に記載の画素配列（１０）。

【請求項4】

少なくとも２つのスイッチングトランジスタ（９０、１００）をさらに備え、
各スイッチングトランジスタ（９０、１００）が、前記サンプルホールド段のそれぞれのキャパシタ（７０、８０）に割り当てられ、前記それぞれのキャパシタ（７０、８０）の端子ノードを前記サンプルホールド段の前記入力に結合する、請求項１から３のいずれか一項に記載の画素配列（１０）。

【請求項5】

前記サンプルホールド段が厳密に２つのキャパシタ（７０、８０）を備える、請求項１から４のいずれか一項に記載の画素配列（１０）。

【請求項6】

前記サンプルホールド段が、所定の数の追加のキャパシタ（７５）をさらに備え、前記追加のキャパシタ（７５）の各々が、前記蓄積された電荷キャリアのさらなる部分を表す追加の信号を貯蔵するように構成される、請求項１から５のいずれか一項に記載の画素配列（１０）。

【請求項7】

前記サンプルホールド段の出力に結合されたさらなる増幅器（１１０）と、選択トランジスタ（１２０）とをさらに備え、前記選択トランジスタ（１２０）が、前記さらなる増幅器（１１０）を列バス（１３０）に電気的に接続する、請求項１から６のいずれか一項に記載の画素配列（１０）。

【請求項8】

請求項１から７のいずれか一項に記載の画素配列（１０）を備える、イメージセンサ（２００）。

【請求項9】

画素配列（１０）を動作させる方法であって、
露光期間（ＥＰ）の間に、
第１の統合期間（Ｔ１）において、前記画素配列（１０）が備える光検出器（２０）を用いて電荷キャリアを蓄積するステップと、
前記第１の統合期間（Ｔ１）の終わりにおいて、前記蓄積された電荷キャリアのある分量を拡散ノード（４２）に移転するために第１の電圧レベル（Ｖ１）へと移転トランジスタ（３０）をパルス駆動するステップであって、前記分量が電源電圧（ＶＤＤ）に排出されるように構成される、ステップと、
第２の統合期間（Ｔ２）において、前記光検出器（２０）を用いて電荷キャリアを蓄積し続けるステップと、
貯蔵期間（ＦＳ）の間に、
前記蓄積された電荷キャリアの第１の部分を前記拡散ノード（４２）に移転するために前記第１の電圧レベル（Ｖ１）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記第１の部分を表す低コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された少なくとも第２のキャパシタ（８０）に貯蔵するステップと、
前記蓄積された電荷キャリアの残りの部分を前記拡散ノード（４２）に移転するためにフル電圧レベル（Ｖｆ）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記残りの部分を表す高コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された第１のキャパシタ（７０）に貯蔵するステップと、
読み出し期間（ＲＯ）の間に、
前記キャパシタ（７０、８０）に貯蔵されている前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号を読み出すステップと、
を備える、方法。

【請求項10】

前記露光期間（ＥＰ）の間に、前記第２の統合期間（Ｔ２）の後、
それぞれのさらなる電圧レベル（Ｖ２、Ｖ３）へと前記移転トランジスタ（３０）を少なくとも１回追加でパルス駆動するステップをさらに備え、
各々の追加のパルス駆動により、前記蓄積された電荷キャリアの追加の分量が、前記電源電圧（ＶＤＤ）に排出されるように構成され、各々の追加のパルス駆動の後、それぞれの追加の統合期間（Ｔ３、Ｔ４）において、前記光検出器（２０）を用いて電荷キャリアを追加で蓄積し続ける、請求項９に記載の方法。

【請求項11】

前記露光期間の間の連続するパルスが加えられる際の電圧レベル（Ｖ１、Ｖ２、Ｖ３）が等しく、またはパルスごとに低下する、請求項１０に記載の方法。

【請求項12】

前記露光期間（ＥＰ）の間の前記パルス駆動の後の統合期間（Ｔ１、Ｔ２、Ｔ３、Ｔ４）が、統合期間ごとに低下する、請求項９から１０のいずれか一項に記載の方法。

【請求項13】

前記高コンバージョンゲイン信号が、前記蓄積された電荷キャリアの前記残りの部分に基づく較正レベルを示す、請求項９から１２のいずれか一項に記載の方法。

【請求項14】

前記較正レベルに基づいて決定される画素固有のニーポイント値に応じて、前記低コンバージョンゲイン信号および／または前記高コンバージョンゲイン信号に基づいて画素出力信号を調整するステップをさらに備える、請求項１３に記載の方法。

【請求項15】

前記低コンバージョンゲイン信号を読み取ることがダブルデルタサンプリングを備え、前記高コンバージョンゲイン信号を読み取ることが相関ダブルサンプリングを備える、請求項９から１４のいずれか一項に記載の方法。

【請求項16】

前記貯蔵期間（ＦＳ）の間に、
前記蓄積された電荷キャリアのさらなる部分を前記拡散ノード（４２）に移転するために前記それぞれのさらなる電圧レベルへと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記さらなる部分を表すさらなる信号を、前記拡散ノード（４２）に結合されたさらなるキャパシタ（７５）に貯蔵するステップと、
をさらに備える、請求項１０に記載の方法。

【請求項17】

前記さらなる信号が、前記蓄積された電荷キャリアの前記さらなる部分に基づくさらなる較正レベルを示し、
前記画素出力信号を調整するステップが、前記さらなる較正レベルに基づいて決定されるさらなる画素固有のニーポイント値に応じて行われる、請求項１６に記載の方法。

【請求項18】

前記読み出し期間（ＲＯ）の間に、
前記さらなるキャパシタ（７５）に貯蔵されている前記さらなる信号を読み出すステップをさらに備え、前記さらなる信号を読み出すステップが相関ダブルサンプリングを備える、請求項１６に記載の方法。

【請求項19】

画素配列（１０）を動作させる方法であって、
露光期間（ＥＰ）の間に、前記画素配列（１０）が備える光検出器（２０）を用いて電荷キャリアを蓄積し、前記蓄積の間に、
前記蓄積された電荷キャリアのある分量を拡散ノード（４２）に移転するために第１の電圧レベル（Ｖ１）へと移転トランジスタ（３０）をパルス駆動する第１のステップであって、前記分量が電源電圧（ＶＤＤ）に排出されるように構成される、ステップ、
前記蓄積された電荷キャリアの第１の部分を前記拡散ノード（４２）に移転するために前記第１の電圧レベル（Ｖ１）へと前記移転トランジスタ（３０）をパルス駆動する第２のステップ、および
前記蓄積された電荷キャリアの前記第１の部分を表す低コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された少なくとも第２のキャパシタ（８０）に貯蔵するステップ
を実行するステップと、
前記露光期間（ＥＰ）の終わりにおいて、前記蓄積された電荷キャリアの残りの部分を前記拡散ノード（４２）に移転するためにフル電圧レベル（Ｖｆ）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記フル電圧レベル（Ｖｆ）への前記パルス駆動の後、前記蓄積された電荷キャリアの前記残りの部分を表す高コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された第１のキャパシタ（７０）に貯蔵するステップと、
読み出し期間（ＲＯ）の間に、前記キャパシタ（７０、８０）に貯蔵されている前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号を読み出すステップと、
を備える、方法。

【請求項20】

前記第１の電圧レベル（Ｖ１）への第１のパルス駆動の後および前記第１の電圧レベル（Ｖ１）への第２のパルス駆動の前に、前記蓄積された電荷キャリアのそれぞれのさらなる分量を前記拡散ノード（４２）に移転するためにそれぞれのさらなる電圧レベル（Ｖ２、Ｖ３）へと前記移転トランジスタ（３０）を少なくとも１回追加でパルス駆動するステップをさらに備え、前記さらなる分量が前記電源電圧（ＶＤＤ）に排出されるように構成される、請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

優先権の主張および相互参照
本出願は、２０２１年１１月１０日に出願された米国仮出願第６３／２６３，８６１号、および２０２１年８月１０日に出願されたドイツ特許出願第１０２０２１１２０７７９．７号の利益を主張し、これらは全体が参照によって本明細書に組み込まれる。

【0002】

本発明は、画素配列、イメージセンサ、および画素配列を動作させるための方法に関する。

【背景技術】

【0003】

ＣＭＯＳイメージセンサは、カメラモジュールおよびスマートフォン、タブレットコンピュータ、ラップトップなどの、広範囲の用途に使用される。一部の用途では、たとえば８５ｄＢを超える高いダイナミックレンジ（ＨＤＲ）が必要とされる。ダイナミックレンジ（ＤＲ）は、一方では弱光条件においてノイズフロアにより制約され、他方では強光条件において飽和効果により制約される。さらに、そのようなイメージセンサが備える画素のサイズは小さく保たれなければならない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

達成されるべき目的は、ダイナミックレンジの高い画素配列およびそのような画素配列を動作させるための方法を提供することである。達成されるべきさらなる目的は、ダイナミックレンジの高い画素配列を備えるイメージセンサを提供することである。

【課題を解決するための手段】

【0005】

これらの目的は、独立請求項の主題を用いて達成される。さらなる発展および実施形態は従属請求項に記述される。

【0006】

ここでは、および以下では、「画素」および「画素配列」という用語は、他の画素とともに、マトリックスとも呼ばれる２次元アレイに並べられ得る受光素子を指す。アレイの中の画素は、行および列に並べられる。「行」および「列」という用語は交換可能に使用することができ、それは、それらが画素アレイの向きにしか依存しないからである。画素は、画素へのおよび画素からの信号を制御するための回路も含み得る。したがって、画素はいわゆるアクティブピクセルを形成し得る。画素は任意の波長範囲の光を受け取り得る。「光」という用語は、たとえば赤外（ＩＲ）放射、紫外（ＵＶ）放射、および可視（ＶＩＳ）光を含む、電磁放射を全般に指し得る。

【0007】

ある実施形態では、画素配列は、電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器を備える。画素配列は、グローバルシャッタ画素、特にＶＧＳ画素と省略される電圧ドメイングローバルシャッタ画素を形成し得る。画素がローリングシャッタ画素を形成することも可能である。光検出器は特に、フォトダイオードまたはピン留めフォトダイオードであり得る。フォトダイオードは基板、特に半導体基板に配置され得る。

【0008】

ある実施形態では、画素配列は、光検出器に電気的に結合された移転トランジスタを備える。ある実施形態では、画素配列は、移転トランジスタに電気的に結合された拡散ノードを備える。移転トランジスタはスイッチを形成する。移転トランジスタの第１の端子は光検出器に接続され、移転トランジスタの第２の端子は拡散ノードに接続される。移転信号を移転トランジスタのゲートに加えることによって、電荷キャリアが拡散ノードに向かって光検出器から拡散することができる。拡散ノードは、ＦＤノードと省略されるフローティング拡散ノードであり得る。ＦＤノードは、電荷キャリアを一時的に貯蔵するための静電容量を備え得る。以下では、ＦＤノードおよび拡散ノードという用語は同義的に使用される。

【0009】

ある実施形態では、画素配列は、拡散ノードおよび画素電源電圧に電気的に結合されたリセットトランジスタを備える。リセットトランジスタは、ＦＤノードをリセットするために設けられる。リセットトランジスタはスイッチを形成する。リセットトランジスタの第１の端子は画素電源電圧に接続され、第２の端子はＦＤノードに結合される。リセット信号をリセットトランジスタのゲートに加えることによって、あらゆる余計な電荷キャリアが画素電源に排出される。

【0010】

ある実施形態では、画素配列は、少なくとも第１のキャパシタおよび第２のキャパシタを備えるサンプルホールド段を備える。サンプルホールド段の入力は、増幅器を介して拡散ノードに電気的に結合される。サンプルホールド段はＳ／Ｈ段と省略され得る。第１のキャパシタおよび第２のキャパシタはＳ／Ｈキャパシタと呼ばれ得る。Ｓ／Ｈ段は増幅器を備え得る。増幅器は、ソースフォロワとしても知られているドレイン共通増幅器として形成され得る。ソースフォロワのゲート端子は、ＦＤノードに接続され、増幅器の入力端子としての役割を果たす。共通の端子は電源電圧に接続され得る。増幅された信号は、ＦＤノードにおける電荷信号に基づいて増幅器の出力端子において生成される。増幅器は電圧バッファとして使用され得る。増幅器は、信号をバッファリングし、それによりさらなる画素コンポーネントからＦＤノードを切り離すように構成され得る。キャパシタは、スイッチングトランジスタを介して増幅器の出力端子に電気的に結合される。キャパシタは同じまたは似た静電容量を有し得る。

【0011】

ある実施形態では、移転トランジスタは、蓄積された電荷キャリアの複数の部分を拡散ノードに移転するために異なる電圧レベルへとパルス駆動されるように構成される。異なる電圧レベルは部分的な電圧レベルであり得る。したがって、光検出器と拡散ノードとの間のポテンシャル障壁が、改変または変調され得る。したがって、画素配列は障壁変調のために使用され得る。障壁に応じて、蓄積された電荷キャリアの一部が障壁を乗り越えることができ、拡散ノードに移転され得る。

【0012】

ある実施形態では、少なくとも第２のキャパシタは、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成される。低コンバージョンゲイン信号はＬＣＧ信号と呼ばれ得る。ＬＣＧ信号は、第２のキャパシタに貯蔵されてもよく、または第１のキャパシタと第２のキャパシタの両方に再分配されてもよい。ＬＣＧ信号は、低ゲインで生成された信号を指す。これは、信号が蓄積された電荷キャリアの一部だけ、特に第１の部分だけに基づくことを意味し得る。これは、ＬＣＧ信号が追加で減衰されることも意味し得る。

【0013】

ある実施形態では、第１のキャパシタは、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するように構成される。高コンバージョンゲイン信号はＨＣＧ信号と呼ばれ得る。ＨＣＧ信号は第１のキャパシタに貯蔵される。ＨＣＧ信号は、高ゲインで生成された信号を指す。これは、主要な部分であり得る蓄積された電荷キャリアの残りの部分に、信号が基づくことを意味し得る。これは、ＨＣＧ信号が追加で増幅されることも意味し得る。

【0014】

画素配列障壁は、移転ゲートの障壁変調を利用する。障壁変調によって、画素配列のダイナミックレンジを上げることができる。さらに、画素配列のこの機能を実現するには、２つのキャパシタしか必要とされない。これは、画素配列の面積を小さくすることを可能にする。

【0015】

ある実施形態では、画素配列は、電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器と、光検出器に電気的に結合された移転トランジスタと、移転トランジスタに電気的に結合された拡散ノードと、拡散ノードおよび画素電源電圧に電気的に結合されたリセットトランジスタと、少なくとも第１のキャパシタおよび第２のキャパシタを備えるサンプルホールド段と、増幅器を介して拡散ノードに電気的に結合されるサンプルホールド段の入力とを備え、移転トランジスタは、蓄積された電荷キャリアの複数の部分を拡散ノードに移転するために異なる電圧レベルへとパルス駆動されるように構成され、少なくとも第２のキャパシタは、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成され、第１のキャパシタは、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するように構成される。

【0016】

ある実施形態では、低コンバージョンゲイン信号および高コンバージョンゲイン信号は、共通のノイズレベルを備える。共通のノイズレベルは、特に熱ノイズおよびリセットノイズからなり得る。したがって、ＨＣＧ信号の基準レベルとしてＬＣＧ信号が使用され得る。これは、ＨＣＧが相関ダブルサンプリング（ＣＤＳ）を用いて入手され得ることを意味する。ＨＣＧ信号は弱光条件において使用されるので、熱ノイズは重要なパラメータである。この場合、ＬＣＧ信号は、どのようなビデオ情報も伴わずにノイズだけを備え得る。ＨＣＧ信号は、ＬＣＧ信号と追加のビデオ信号を足したものに等しくてもよく、追加のビデオ信号はノイズのない純粋なビデオ信号を表してもよい。したがって、ＨＣＧ信号のノイズは、ＬＣＧ信号のノイズと相関している。熱ノイズおよびリセットノイズは、ＣＤＳにより効果的に抑制され得る。ＣＤＳを実行することは、ＬＣＧ信号がＨＣＧ信号から差し引かれることを意味し得る。強光条件では、ＬＣＧはさらに処理される。ここでは、熱ノイズはあまり重要ではなく、それは、高い照度ではフォトンショットノイズが支配的であるからである。ここでは、ダブルデルタサンプリング（ＤＤＳ）で十分である。それぞれの振幅レベルに基づいて、さらなる処理のためにＬＣＧ信号を使用するか、またはＨＣＧ信号を使用するかが決定され得る。

【0017】

ある実施形態では、高コンバージョンゲイン信号は、画素固有のニーポイント値に応じて画素出力信号を調整するための較正レベルを示す。したがって、較正レベルに基づいて決定される画素固有のニーポイント値に応じて、ＬＣＧ信号およびＨＣＧ信号に基づいて画素出力信号を調整することが可能である。障壁変調のための電圧レベルおよびＨＣＧ信号を知っていると、障壁についての情報を推測することができる。したがって、ＨＣＧ信号はＬＣＧ信号のための較正レベルとして使用され得る。これは、較正レベルがＨＣＧ信号に等しいことを意味し得る。

【0018】

ある実施形態では、画素配列は、デュアルコンバージョンゲイントランジスタおよびデュアルコンバージョンゲインキャパシタをさらに備える。デュアルコンバージョンゲイントランジスタは、拡散ノードをデュアルコンバージョンゲインキャパシタの端子ノードに接続し、リセットトランジスタは、前記端子ノードおよびデュアルコンバージョンゲイントランジスタを介して拡散ノードに電気的に結合される。デュアルコンバージョンゲインはＤＣＧと省略され得る。ＤＣＧキャパシタは、以下では第３のキャパシタとも名付けられることがある。ＤＣＧトランジスタは、以下では結合トランジスタと名付けられることがある。ＤＣＧトランジスタおよびＤＣＧキャパシタによって、ＬＣＧ信号およびＨＣＧ信号のコンバージョンゲインが調整され得る。ある実施形態では、画素配列は少なくとも２つのスイッチングトランジスタをさらに備え、各スイッチングトランジスタは、サンプルホールド段のそれぞれのキャパシタに割り当てられ、それぞれのキャパシタの端子ノードをサンプルホールド段の入力に結合する。それぞれのスイッチ信号を加えることによって、ＬＣＧ信号およびＨＣＧ信号はそれぞれのキャパシタに移転され、そこに貯蔵され得る。

【0019】

ある実施形態では、サンプルホールド段の第１のキャパシタおよび第２のキャパシタは並列に配置される。この実施形態では、キャパシタは、割り当てられたスイッチングトランジスタによって独立に制御され得る。

【0020】

ある実施形態では、サンプルホールド段の少なくとも２つのキャパシタはカスケード接続で配置される。この実施形態では、第１のスイッチングトランジスタは、増幅器の出力端子を第１のキャパシタの端子ノードに結合する。第２のスイッチングトランジスタは、第１のキャパシタの端子ノードを第２のキャパシタの端子ノードに結合する。並列配置の場合よりも、必要な回路コンポーネントが少ない。

【0021】

ある実施形態では、サンプルホールド段は２つだけのキャパシタを備える。

【0022】

ある実施形態では、サンプルホールド段は、所定の数の追加のキャパシタをさらに備え、追加のキャパシタの各々は、蓄積された電荷キャリアのさらなる部分を表す追加の信号を貯蔵するように構成される。さらに、追加の信号の各々は、画素出力信号を調整するための追加の較正レベルを示し得る。

【0023】

ある実施形態では、画素配列は、サンプルホールド段の出力に結合されたさらなる増幅器と、さらなる増幅器を列バスに電気的に接続する選択トランジスタとを備える。

【0024】

さらに、上の実施形態の１つで説明されるような画素配列を備えるイメージセンサが提供される。具体的には、イメージセンサは画素配列のアレイを備え得る。これは、画素配列について開示されたすべての特徴が、イメージセンサについても開示されて適用可能であり、その逆も成り立つことを意味する。

【0025】

イメージセンサは、スマートフォン、タブレットコンピュータ、ラップトップ、またはカメラモジュールなどの、光電子デバイスにおいて便利に利用され得る。たとえば、カメラモジュールは、写真および／またはビデオ撮影のために可視領域で動作するように構成される。さらに、画素配列は、グローバルシャッタモードで動作するのに特に適しており、それは、信号が画素レベルメモリ、すなわち第１のキャパシタおよび第２のキャパシタに貯蔵されるからである。グローバルシャッタモードは赤外用途に特に適しており、このとき、イメージセンサデバイスは、画素と同期される光源をさらに備える。したがって、そのようなイメージセンサを備える光電子デバイスは、たとえば３Ｄイメージングおよび／または識別の目的で、赤外（ＩＲ）領域においても機能し得る。赤外線を感じるイメージセンサは、ビデオフィードが必要とされるような暗い環境において使用され得る。そのような用途は、携帯電話の顔によるロック解除から運転手監視システムにまでわたる。それらの両方において、電話のユーザ／運転手が自身を照らす光により眩惑されないように、近赤外線（ＳＷＩＲ）スペクトルにある照明器を配備することができる。

【0026】

さらに、画素配列を動作させるための方法が提供される。上で説明された画素配列は、本明細書で説明される画素配列を動作させるための方法のために好ましくは利用され得る。これは、画素配列が以下の方法に従って動作するように構成され得ることを意味し得る。画素配列およびイメージセンサについて開示されたすべての特徴が、画素配列を動作させるための方法についても開示され、その逆も成り立つ。

【0027】

方法のある実施形態では、方法は、露光期間の間に、第１の統合期間において、画素配列が備える光検出器を用いて電荷キャリアを蓄積するステップを備える。方法はさらに、露光期間の間に、第１の統合期間の終わりにおいて、蓄積された電荷キャリアのある分量を拡散ノードに移転するために、第１の電圧レベルへと移転トランジスタをパルス駆動するステップを備え、前記分量は電源電圧に排出されるように構成される。第１の統合期間は露光期間の一部である。これは、露光期間がいくつかの統合期間、たとえば第１の統合期間および第２の統合期間へと再分割されることを意味し得る。第１の電圧レベルは、移転トランジスタの閾値電圧未満の電圧レベルであり得る。これは、第１の電圧レベルが部分的な電圧レベルであることを意味し得る。第１の電圧レベルを移転トランジスタに加えることによって、光検出器と拡散ノードとの間のポテンシャル障壁が低くなる。したがって、余剰の電荷キャリアは、低くなったポテンシャル障壁を乗り越え、光検出器から拡散ノードに移転され得る。これらの余剰の電荷キャリアは、蓄積された電荷キャリアの前記分量と呼ばれる。前記分量は電源電圧に排出されるように構成される。これは、前記部分が拡散ノードに移転された後、拡散ノードがリセットされることを意味し得る。拡散ノードのリセットは、上で言及されたように、拡散ノードと画素電源端子との間で接続されるリセットトランジスタにリセット信号を加えることによって実現され得る。前記分量の排出は、露光期間の終わりに、または露光期間の後に、たとえば貯蔵期間または専用の排出期間の最初に行われ得る。

【0028】

ある実施形態では、方法はさらに、露光期間の間に、第２の統合期間において、光検出器を用いて電荷キャリアを蓄積し続けるステップを備える。第２の統合期間は露光期間の一部である。第２の統合期間は第１の統合期間より後にある。第２の統合期間は第１の統合期間の直後にあり得る。露光期間は、第１の統合期間および第２の統合期間を備えてもよく、またはそれらからなっていてもよい。露光期間はより多くの統合期間を備えてもよい。第２の統合期間の後でフォトダイオードに蓄積される電荷キャリアは、第１の統合期間および第２の統合期間の間に蓄積された電荷キャリアから、排出されることになる電荷キャリアの分量を引いたものを備え得る。

【0029】

ある実施形態では、方法はさらに、貯蔵期間の間に、蓄積された電荷キャリアの第１の部分を拡散ノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動するステップと、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を、拡散ノードに結合された少なくとも第２のキャパシタに貯蔵するステップとを備える。貯蔵期間は露光期間の直後にあり得る。蓄積された電荷キャリアの第１の部分を移転することは、蓄積された電荷キャリアの分量を排出するための拡散ノードをリセットした後に行われ得る。蓄積された電荷キャリアの第１の部分は、蓄積された電荷キャリアの分量とは異なる。しかしながら、第１の電圧レベルが再び移転ゲートに加えられるので、ポテンシャル障壁は同じ量だけ下がる。したがって、蓄積された電荷キャリアの第１の部分は、第２の統合期間の間に蓄積された余剰の電荷キャリアに対応する。蓄積された電荷キャリアの第１の部分は排出されず、貯蔵される。上で言及されたように、２つのキャパシタがカスケード接続で配置される場合、蓄積された電荷キャリアの第１の部分を表すＬＣＧ信号は両方のキャパシタに分配され得る。キャパシタが並列に配置される場合、ＬＣＧ信号は第２のキャパシタに貯蔵され得る。ＬＣＧ信号を貯蔵することは、キャパシタに割り当てられたそれぞれのスイッチ（スイッチングトランジスタ）にスイッチ信号を加えることによって実現され得る。

【0030】

ある実施形態では、方法はさらに、貯蔵期間の間に、蓄積された電荷キャリアの残りの部分を拡散ノードに移転するためにフル電圧レベルへと移転トランジスタをパルス駆動するステップと、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を、拡散ノードに結合された第１のキャパシタに貯蔵するステップとを備える。フル電圧レベルへと移転トランジスタをパルス駆動することは、第１の電圧レベルへと移転トランジスタをパルス駆動することより後に行われる。フル電圧レベルは、移転トランジスタの閾値電圧レベルを超える電圧レベルであり得る。したがって、フル電圧レベルを加えることによって、移転トランジスタは導電状態になる。したがって、フル電圧レベルを加えることによって、光検出器と拡散ノードとの間のポテンシャル障壁は、第１の電圧レベルが加えられるときポテンシャル障壁より低い。具体的には、ポテンシャル障壁は完全に放散され得る。したがって、光検出器において蓄積された残りの電荷キャリアは拡散ノードに移転される。

【0031】

ある実施形態では、方法はさらに、読み出し期間の間に、キャパシタに貯蔵されている低コンバージョンゲイン信号および高コンバージョンゲイン信号を読み出すステップを備える。読み出し期間は貯蔵期間の直後にあり得る。上で言及されたように、それぞれの信号を読み出すことは、選択信号を選択トランジスタに加えることによって行われ得る。選択信号は、信号が貯蔵されているキャパシタを画素の列バスに接続する。上で説明されたように、キャパシタは、さらなる増幅器を介して列バスに電気的に結合され得る。さらなる増幅器は、さらなるソースフォロワとして実装され得る。

【0032】

説明される方法は、移転トランジスタの障壁変調を備える。障壁変調によって、画素配列のダイナミックレンジを上げることができる。具体的には、画素配列のダイナミックレンジは、強光条件において蓄積された電荷キャリアのある分量を排出することによって上げられる。ＨＣＧ信号は、画素出力信号の線形化の間に必要とされるニーポイント較正値を含む。具体的には、第１の統合期間および第２の統合期間のそれぞれの長さ、ならびに第１の電圧レベルを知っていると、線形化された信号を再構築することが可能である。各画素の移転トランジスタは、製造プロセスにおけるばらつきおよび変動の対象である。したがって、移転トランジスタの閾値電圧は各画素に対して異なる。これは、光検出器と拡散ノードとの間の障壁が、第１の電圧レベルを加えるときに各画素に対して異なることを意味し得る。しかしながら、固定パターンノイズ（ＦＰＮ）を乗り除くために、厳密な障壁レベルを知っていることは重要である。第１の電圧レベルおよび画素のＨＣＧ信号（第１の電圧レベルを加えた後の蓄積された電荷キャリアの残りの部分に対応する）から、障壁に対する出力信号の依存性についての情報が導出され得る。その上、露光期間の間に加えられる第１の電圧レベルは貯蔵期間の間にも加えられるので、第１の統合期間と第２の統合期間の比およびＨＣＧ信号が、第１の統合期間の終わりにおいて電源電圧に排出された電荷キャリアの量がどれだけ多かったかを決定するために使用され得る。この量およびＬＣＧ信号が与えられると、強光条件において使用される画素出力信号が再構築され得る。

【0033】

さらに、ＬＣＧ信号はＨＣＧ信号のための基準レベルとなってもよく、それは、拡散ノードがＬＣＧ信号の貯蔵とＨＣＧ信号の貯蔵との間でリセットされないので、両方の信号が共通のノイズレベルに基づくからである。したがって、ＣＤＳは、弱光条件において使用されるＨＣＧ信号のために実行され得る（弱光条件では、ＬＣＧ信号はノイズしか含まず、ビデオ情報を含まない）。

【0034】

ある実施形態では、方法は、露光期間の間に、第１の統合期間において、画素配列が備える光検出器を用いて電荷キャリアを蓄積するステップと、第１の統合期間の終わりに、蓄積された電荷キャリアのある分量を拡散ノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動するステップであって、前記分量が電源電圧に排出されるように構成される、ステップと、第２の統合期間において、光検出器を用いて電荷キャリアを蓄積し続けるステップとを備える。方法はさらに、貯蔵期間の間に、蓄積された電荷キャリアの第１の部分を拡散ノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動するステップと、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を、拡散ノードに結合された少なくとも第２のキャパシタに貯蔵するステップと、蓄積された電荷キャリアの残りの部分を拡散ノードに移転するためにフル電圧レベルへと移転トランジスタをパルス駆動するステップと、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を、拡散ノードに結合された第１のキャパシタに貯蔵するステップと、を備える。方法はさらに、読み出し期間の間に、キャパシタに貯蔵されている低コンバージョンゲイン信号および高コンバージョンゲイン信号を読み出すステップを備える。

【0035】

ある実施形態では、方法はさらに、露光期間の間および第２の統合期間の後に、移転トランジスタをそれぞれのさらなる電圧レベルへと少なくとも１回追加でパルス駆動するステップを備え、各々の、蓄積された電荷キャリアの追加の分量を追加でパルス駆動することは、画素電源電圧に排出されるように構成される。各々の追加のパルス駆動に続いて、それぞれの追加の統合期間において、光検出器を用いて電荷キャリアを追加で蓄積し続ける。ある例では、さらなる電圧レベルは、それぞれ第２の電圧レベルまたは第３のレベルである。ある例では、追加の統合期間は、それぞれ第３の統合期間または第４の統合期間である。第３の統合期間は、第２の電圧レベルへのパルスの後にあってもよい。第４の統合期間は、第３の電圧レベルへのパルスの後にあってもよく、以下同様である。言い換えると、露光期間の間に、移転トランジスタは、いくつかの部分的な電圧レベルへとｎ回パルス駆動されてもよく、電荷が電源に排出される。蓄積された電荷キャリアの複数の分量を電源に排出することは、露光期間の後に行われ得る。したがって、ｎ個の追加の障壁レベルを利用できるので、ダイナミックレンジがさらに拡張され得る。

【0036】

ある実施形態では、露光期間の間に連続するパルスが加えられる際の電圧レベルは等しく、またはパルスごとに低下する。ある例では、第１の電圧レベルは第２の電圧レベル以上である。ある例では、第２の電圧レベルは第３の電圧レベル以上であり、以下同様である。

【0037】

ある実施形態では、露光期間の間のパルス駆動に続く統合期間は、統合期間ごとに減少する。これは、前記統合期間の時間間隔が減少することを意味する。ある例では、第１の統合期間は第２の統合期間より長い。ある例では、第２の統合期間は第３の統合期間より長く、第３の統合期間は第４の統合期間より長くてもよく、以下同様である。このようにして、蓄積された電荷キャリアの量は、統合期間ごとに減少する。したがって、蓄積された電荷キャリアの排出される分量についての情報は失われず、電圧レベルおよび統合期間の知識に基づいて再構築され得る。したがって、線形化された画素出力信号を再構築することが可能である。

【0038】

ある実施形態では、高コンバージョンゲイン信号は、蓄積された電荷キャリアの残りの部分に基づく較正レベルを示す。ＨＣＧ信号は較正レベルを含み、それは、露光期間の間に加えられる第１の電圧レベルは貯蔵期間の間にも加えられるからである。

【0039】

ある実施形態では、方法はさらに、較正レベルに基づいて決定される画素固有のニーポイント値に応じて、低コンバージョンゲイン信号および／または高コンバージョンゲイン信号に基づいて画素出力信号を調整するステップを備える。第１の電圧レベルおよびＨＣＧ信号が与えられると、障壁についての情報が導出され得る。したがって、ＨＣＧ信号はＬＣＧ信号のための較正レベルとして使用され得る。これは、較正レベルがＨＣＧ信号に等しいことを意味し得る。言い換えると、蓄積された電荷キャリアの排出された部分についての情報は失われず、第１の電圧レベルおよびＨＣＧ信号および統合期間に基づいて再構築され得る。さらに、移転トランジスタのばらつきにより引き起こされるＦＰＮを取り除くために、後処理において較正レベルが必要とされる。較正レベルは、統合の間に発生した追加のｎ－１個のパルスにより引き起こされるＦＰＮのばらつきを取り除くための基準としても使用され得る。

【0040】

ある実施形態では、低コンバージョンゲイン信号を読み出すことは、ダブルデルタサンプリング（ＤＤＳ）を備える。ＤＤＳは、ＬＣＧ信号のための基準レベルとしてリセットレベルを使用することによって実行され得る。リセットレベルは、たとえばＨＣＧ信号およびＬＣＧ信号が読み出された後で、読み出し期間の間のあるステップにおいて読み出され得る。ＦＤノードをリセットすることは、リセット信号をリセットトランジスタに加えることによって実行される。リセットレベルは画素配列の非ビデオ信号を指し、すなわち光検出器からのビデオ信号を伴わない。ＦＤノードをリセットすることによって、ＨＣＧ信号およびＬＣＧ信号のノイズと相関しない追加のノイズがもたらされる。しかしながら、画素配列のリセットレベルは、固定パターンノイズ（ＦＰＮ）についての情報を備える。

【0041】

ある実施形態では、高コンバージョンゲイン信号を読み取ることは、相関ダブルサンプリングを備える。上で言及されたように、ＣＤＳを実行するためのＨＣＧ信号の基準レベルとしてＬＣＧ信号を使用することができ、それは、両方の信号が共通のノイズレベルに基づくからである。したがって、ＬＣＧ信号は、ＨＣＧ信号から差し引かれ得る。

【0042】

ある実施形態では、拡散ノードは、蓄積された電荷キャリアの第１の部分を移転することと蓄積された電荷キャリアの残りの部分を移転することとの間でリセットされないので、高コンバージョンゲイン信号および低コンバージョンゲイン信号は共通のノイズレベルに基づく。

【0043】

ある実施形態では、方法はさらに、貯蔵期間の間に、蓄積された電荷キャリアのさらなる部分を拡散ノードに移転するためにそれぞれのさらなる電圧レベルへと移転トランジスタをパルス駆動するステップと、蓄積された電荷キャリアのさらなる部分を表すさらなる信号を、拡散ノードに結合されたさらなるキャパシタに貯蔵するステップとを備える。これは、Ｓ／Ｈ段が、第１のキャパシタおよび第２のキャパシタにカスケード接続されて配置される、またはそれらと並列に配置される、さらなるキャパシタを備え得ることを意味し得る。さらなる電圧レベルは、露光期間の間に加えられるそれぞれの電圧レベルであり得る。すなわち、さらなる電圧レベルは、第２の電圧レベル、第３の電圧レベルなどであり得る。移転トランジスタをそれぞれのさらなる電圧レベルへとパルス駆動することは、貯蔵期間の間に移転トランジスタを第１の電圧レベルへとパルス駆動するより前にあり得る。対応する電圧レベルが貯蔵期間の間に加えられる順序は、露光期間において対応するパルスが加えられる順序の逆であり得る。したがって、蓄積された電荷キャリアの対応するさらなる部分は、対応するパルスにおいて露光期間の間にそれぞれの電圧レベルへ排出された電荷キャリアの分量についての情報を与えるので、さらなる較正レベルとしての役割を果たし得る。

【0044】

ある実施形態では、さらなる信号は、蓄積された電荷キャリアのさらなる部分に基づくさらなる較正レベルを示し、画素出力信号を調整するステップは、さらなる較正レベルに基づいて決定されるさらなる画素固有のニーポイント値に応じて行われる。

【0045】

ある実施形態では、方法はさらに、読み出し期間の間に、さらなるキャパシタに貯蔵されているさらなる信号を読み出すステップを備え、さらなる信号を読み取ることは相関ダブルサンプリングを備える。これは、さらなる信号、ＬＣＧ信号、およびＨＣＧ信号が共通のノイズレベルに基づくことを意味し得る。

【0046】

さらに、画素配列を動作させるための別の方法が提供される。上で説明された画素配列は、この動作方法のためにも使用され得る。これは、画素配列およびイメージセンサについて開示されたすべての特徴が、画素配列を動作させる以下の方法についても開示されること、およびその逆も成り立つことを意味する。さらに、上で論じられた方法の態様は以下の方法に対しても重要である。したがって、上記の方法の実施形態は、以下の方法についても開示され、適用可能である。

【0047】

ある実施形態では、画素配列を動作させる方法は、露光期間の間に、画素配列が備える光検出器を用いて電荷キャリアを蓄積するステップを備える。方法はさらに、蓄積の間に、蓄積された電荷キャリアのある分量を拡散ノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動する第１のステップであって、前記分量が電源電圧に排出されるように構成される、ステップ、蓄積された電荷キャリアの第１の部分を拡散ノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動する第２のステップ、および、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を、拡散ノードに結合された少なくとも第２のキャパシタに貯蔵するステップという、ステップを実行するステップを備える。露光期間の終わりに、方法はさらに、蓄積された電荷キャリアの残りの部分を拡散ノードに移転するためにフル電圧レベルへと移転トランジスタをパルス駆動するステップを備える。フル電圧レベルへの前記パルス駆動の後で、方法はさらに、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を、拡散ノードに結合された第１のキャパシタに貯蔵するステップを備える。

【0048】

ある実施形態では、方法はさらに、読み出し期間の間に、キャパシタに貯蔵されている低コンバージョンゲイン信号および高コンバージョンゲイン信号を読み出すステップを備える。

【0049】

第１の電圧レベルはフル電圧レベルより低くてもよい。フル電圧レベルは、たとえば２．８Ｖであってもよい。第１の電圧レベルは、たとえば０．８Ｖであってもよい。キャパシタに高コンバージョンゲイン信号および低コンバージョンゲイン信号を貯蔵することは、貯蔵期間の間に行われ得る。したがって、貯蔵期間は露光期間と重複し得る。第１の電圧レベルへの第１のパルスから第１の電圧レベルへの第２のパルスまでの期間は、第１の統合期間と呼ばれ得る。上で説明されたように、蓄積された電荷キャリアのその分量を排出することは、リセット信号をリセットトランジスタに加えることによって達成される。

【0050】

有利には、画素配列を動作させる方法は、画素配列のダイナミックレンジを上げるために、移転トランジスタの障壁変調を使用する。有利には、貯蔵キャパシタ、すなわち第１のキャパシタおよび第２のキャパシタだけが必要であり、それらのキャパシタの一方は蓄積された電荷キャリアの第１の部分を表すＬＣＧ信号を貯蔵し、それらのキャパシタの他方は蓄積された電荷キャリアの残りの部分を表すＨＣＧ信号を貯蔵する。有利には、画素出力信号は、ＬＣＧ信号およびＨＣＧ信号に基づいて再構築され得る。ＨＣＧ信号は、特に強光条件において、障壁変調のための較正レベルを示し得る。ＬＣＧ信号は、特に弱光条件において、相関ダブルサンプリングのための基準レベルを示し得る。

【0051】

ある実施形態では、蓄積された電荷キャリアの第１の部分は、低コンバージョンゲインを加えることによって貯蔵される。これは、ＬＣＧ信号が低コンバージョンゲインでサンプリング／貯蔵されることを意味し得る。これは、結合トランジスタへの結合信号を有効にすることによって達成され得る。結合トランジスタはデュアルコンバージョンゲイントランジスタと名付けられ得る。ある実施形態では、蓄積された電荷キャリアの残りの部分は、高コンバージョンゲインを加えることによって貯蔵される。これは、ＬＣＧ信号が低コンバージョンゲインでサンプリング／貯蔵されることを意味し得る。これは、結合信号を無効にすることによって達成され得る。結合信号をデュアルコンバージョンゲイントランジスタに加えることによって、拡散ノードは、第３のキャパシタと名付けられ得るデュアルコンバージョンゲインキャパシタに電気的に接続される。したがって、拡散ノードおよびデュアルコンバージョンゲインキャパシタは短絡され得る。拡散ノードとデュアルコンバージョンゲインキャパシタを短絡することによって、全体の静電容量が増大する。電荷を一定に保つと、これは電圧信号の低下につながる。したがって、拡散ノード上の電圧が下げられ得る。したがって、静電容量を大きくすることによって、ゲインが低下する。これは、拡散ノードと第３のキャパシタが短絡される場合、画素配列のゲインが低下することを意味する。言い換えると、第３のキャパシタが拡散ノードから電気的に切り離される場合、画素配列のゲインは増大する。したがって、２つの異なるコンバージョンゲインが提供され得る。デュアルゲインを使用すると、画素配列のより大きいダイナミックレンジが可能になる。有利には、デュアルゲインを障壁変調と組み合わせることができ、さらにより大きなダイナミックレンジを可能にする。有利には、２つの貯蔵キャパシタ、すなわち第１のキャパシタおよび第２のキャパシタしか必要とされない。したがって、デュアルコンバージョンゲインモードでは、両方のゲインが画素レベルキャパシタに貯蔵され、列レベルでの再構築のために利用可能である。

【0052】

第１のキャパシタおよび第２のキャパシタは、並列に配置され、またはカスケード接続で配置され得る。露光期間の前に、フォトダイオードおよび拡散ノードからあらゆる余剰の電荷キャリアを取り除くためのリセット期間があり得る。

【0053】

ある実施形態では、方法はさらに、第１の電圧レベルへの第１のパルス駆動の後および第１の電圧レベルへの第２のパルス駆動の前に、蓄積された電荷キャリアのそれぞれのさらなる分量を拡散ノードに移転するためにそれぞれのさらなる電圧レベルへと移転トランジスタを少なくとも１回追加でパルス駆動するステップを備え、前記さらなる分量は電源電圧に排出されるように構成される。

【0054】

ある例では、方法は、蓄積された電荷キャリアのさらなる分量を拡散ノードに移転するために第２の電圧レベルへと移転トランジスタをパルス駆動するステップを備え、前記さらなる分量は電源電圧に排出されるように構成される。第２の電圧レベルは第１の電圧レベルより低くてもよい。第２の電圧レベルは、たとえば０．４Ｖであってもよい。第２の電圧レベルへのパルスから第１の電圧レベルへの第２のパルスまでの期間は、第２の統合期間と呼ばれ得る。したがって、第２の統合期間は、第１の統合期間より短く、第１の統合期間と重複する。

【0055】

ある実施形態では、第１の電圧レベルへの第２のパルス駆動まで連続するパルスが加えられる際の電圧レベルは等しく、またはパルスごとに低下する。ある実施形態では、高コンバージョンゲイン信号は、蓄積された電荷キャリアの残りの部分に基づく較正レベルを示す。ある実施形態では、方法はさらに、較正レベルに基づいて決定される画素固有のニーポイント値に応じて、低コンバージョンゲイン信号および／または高コンバージョンゲイン信号に基づいて画素出力信号を調整するステップを備える。ある実施形態では、低コンバージョンゲイン信号を読み取ることは、ダブルデルタサンプリング読み取りである。ある実施形態では、高コンバージョンゲイン信号を読み取ることは、相関ダブルサンプリング読み取りである。

【0056】

方法のさらなる実施形態は、上で説明された画素配列の実施形態および画素配列を動作させる方法から当業者に明らかになり、その逆も成り立つ。画素配列は、電圧ドメイングローバルシャッタ画素を形成し得る。代替として、画素配列はローリングシャッタ画素を形成する。開示される方法は、画素のパイプラインモード（Ｓ／Ｈキャパシタへのそれぞれの信号のパイプライン化）に影響を及ぼすことなくＨＤＲを達成する。複数の障壁を使用することによって、ダイナミックレンジがさらに拡張され得る。画素配列は、２つのＳ／Ｈキャパシタのみを利用することにより面積を小さくすることができる。さらに、デュアルコンバージョンゲインコンポーネントを利用することによって、弱光性能が改善され得る。方法は自己較正障壁変調を利用するので、追加の読み取りは不要である。これは、追加の障壁を較正するための基準レベルとして較正レベルをＨＣＧ信号が含むので可能である。本開示は、読み取りの１つがニーポイント較正として使用され、第１のニーポイントを基準レベルとして使用して追加のニーポイントが使用されて較正されるような、あらゆるシステムに適用される。

【0057】

さらに、イメージングデバイスを動作させるための方法が提供され、イメージングデバイスは上で説明されたような画素配列を備える。これは、画素配列およびイメージセンサについて開示されたすべての特徴が、イメージングデバイスを動作させる方法についても開示され、その逆も成り立つことを意味する。

【0058】

ある実施形態では、イメージングデバイスを動作させる方法は、
露光期間の間に、
第１の統合期間において、イメージングデバイスが備える画素の光検出器を用いて電荷キャリアを蓄積するステップと、
第１の統合期間の終わりに、第１の電圧レベルへと移転トランジスタをパルス駆動する第１のステップであって、移転トランジスタが光検出器に電気的に結合される、ステップと、
第２の統合期間において、光検出器を用いて電荷キャリアを蓄積し続けるステップと、
第２の統合期間の終わりに、第２の電圧レベルへと移転トランジスタをパルス駆動する第２のステップと、
第３の統合期間において、光検出器を用いて電荷キャリアを蓄積し続けるステップと、
貯蔵期間の間に、
移転トランジスタに電気的に結合された拡散ノードおよび拡散ノードに電気的に結合されたゲインコンバージョンノードをリセットするステップと、
蓄積された電荷キャリアの第１の部分を拡散ノードおよびゲインコンバージョンノードに移転するために第１の電圧レベルへと移転トランジスタをパルス駆動する第３のステップと、
蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を、拡散ノードに電気的に結合されたキャパシタのペアに貯蔵するステップと、
蓄積された電荷キャリアの残りの部分を拡散ノードに移転するために閾値電圧レベルへと移転トランジスタをパルス駆動する第４のステップと、
蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を、キャパシタのペアの第１のキャパシタに貯蔵するステップと、
読み出し期間の間に、
キャパシタのペアに貯蔵された低コンバージョンゲイン信号および高コンバージョンゲイン信号を読み出すステップと、を備える。

【0059】

ある実施形態では、方法はさらに、
露光期間の間に、
第３の統合期間の後で、それぞれのさらなる電圧レベルへと移転トランジスタを少なくとも１回さらにパルス駆動するステップを備え、
各々のさらなるパルス駆動の後に、それぞれのさらなる統合期間において、光検出器を用いて電荷キャリアをさらに蓄積し続ける。

【0060】

ある実施形態では、露光期間の間の各パルス駆動により、蓄積された電荷キャリアのある分量が画素電源電圧に排出される。

【0061】

ある実施形態では、第１の電圧レベルは第２の電圧レベルより高い。

【0062】

ある実施形態では、低コンバージョンゲイン信号を読み出すことはダブルデルタサンプリングを備え、高コンバージョンゲイン信号を読み出すことは相関ダブルサンプリングを備える。

【0063】

ある実施形態では、拡散ノードは、蓄積された電荷キャリアの第１の部分を移転することと蓄積された電荷キャリアの残りの部分を移転することとの間でリセットされないので、高コンバージョンゲイン信号および低コンバージョンゲイン信号は共通のノイズレベルに基づく。

【0064】

ある実施形態では、高コンバージョンゲイン信号は、蓄積された電荷キャリアの残りの部分に基づく較正レベルを示す。

【0065】

ある実施形態では、方法はさらに、較正レベルに基づいて決定される画素固有のニーポイント値に応じて、読み出された低コンバージョンゲイン信号および高コンバージョンゲイン信号に基づいて画素出力信号を調整するステップを備える。

【0066】

さらに、上で説明されたような画素配列を備えるイメージングデバイスが提供される。これは、画素配列およびイメージセンサについて開示されたすべての特徴はイメージングデバイスについても開示され、その逆も成り立つことを意味する。

【0067】

ある実施形態では、イメージングデバイスは複数の画素を備え、各画素は、
電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器と、
光検出器に電気的に結合された移転トランジスタと、
移転トランジスタに電気的に結合された拡散ノードと、
ゲインスイッチを介して拡散ノードに電気的に結合されたゲインコンバージョンノードと、
ゲインスイッチを介して拡散ノードに電気的に結合されたリセットスイッチと、
キャパシタのペアを備えるサンプルホールド段であって、サンプルホールド段の入力が増幅器を介して拡散ノードに電気的に結合される、サンプルホールド段とを備え、
移転トランジスタが異なる電圧レベルへとパルス駆動されるように構成され、
キャパシタのペアが、蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成され、
キャパシタのペアの第１のキャパシタが、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するようにさらに構成される。

【0068】

ある実施形態では、イメージングデバイスはさらに、ゲインコンバージョンノードに電気的に結合されたデュアルゲインキャパシタを備える。

【0069】

ある実施形態では、キャパシタのペアは第１のキャパシタおよび第２のキャパシタを備え、第１のキャパシタの第１の端子は、第１のスイッチを介して増幅器に電気的に結合され、第２のキャパシタの第１の端子は、第２のスイッチを介して第１のキャパシタの第１の端子に電気的に結合され、サンプルホールド段の出力を形成しており、両方のキャパシタの第２の端子は定電圧ノードに電気的に接続される。

【0070】

ある実施形態では、イメージングデバイスはさらに、さらなる増幅器を介してサンプルホールド段の出力を列バスに電気的に接続する選択スイッチを備える。

【0071】

図面の以下の説明は、画素配列の態様および画素配列を動作させる方法をさらに例示して説明し得る。機能的に同一である、または同一の効果をもつ画素配列のコンポーネントおよび部分は、同一の参照記号によって表記される。同一のまたは実質的に同一のコンポーネントおよび部分は、それらが最初に現れる図面に関してのみ説明される。それらの説明は、連続する図面において必ずしも繰り返されない。

【図面の簡単な説明】

【0072】

【図1】画素配列の模範的な実施形態を示す図である。

【図2】イメージセンサの模範的な実施形態を示す図である。

【図3】画素配列によって実行される模範的な動作を示す図である。

【図4】画素配列のための模範的な信号タイミングを示す図である。

【図5】障壁変調の間のフォトダイオードにおける電荷を示す図である。

【図6】画素配列の模範的な特性を示す図である。

【図7】線形の再構築された信号を示す図である。

【図8】画素配列の別の模範的な実施形態を示す図である。

【図9】画素配列の別の模範的な実施形態を示す図である。

【図10】画素配列のための別の模範的な信号タイミングを示す図である。

【図11】画素配列のための別の模範的な信号タイミングを示す図である。

【図12】画素配列のための別の模範的な信号タイミングを示す図である。

【図13】画素配列の別の模範的な特性を示す図である。

【発明を実施するための形態】

【0073】

図１において、イメージセンサ２００が備える画素配列１０の模範的な実施形態が示されている。示される画素配列１０は、高いダイナミックレンジ（ＨＤＲ）を達成するように動作させられ得る。画素配列１０は、電磁放射を高コンバージョンゲイン（ＨＣＧ）信号および低コンバージョンゲイン（ＬＣＧ）信号に変換するように構成される。

【0074】

画素配列１０は、電磁放射を電荷キャリアへと変換するように構成されるフォトダイオード２０を備える。フォトダイオード２０は光検出器２０とも呼ばれ得る。フォトダイオード２０はアノード端子およびカソード端子を備える。フォトダイオード２０のアノード端子は、グラウンド（ＧＮＤ）でもあり得る負の画素電源電圧ＶＳＳに接続される。フォトダイオード２０は、任意の波長の光、たとえば可視光、赤外光、および／または紫外光を変換し得る。

【0075】

画素はさらに、フォトダイオード２０と拡散ノード４２との間に移転トランジスタ３０を備える。移転トランジスタ３０はスイッチとして働く。移転トランジスタ３０は、蓄積された電荷キャリアの複数の部分を拡散ノード４２に移転するために異なる電圧レベルへとパルス駆動されるように構成される。移転トランジスタ３０の第１の端子は、フォトダイオード２０のカソード端子に電気的に接続される。移転トランジスタ３０の第２の端子は、拡散ノード４２に電気的に接続される。拡散ノード４２は、以下ではフローティング拡散（ＦＤ）ノードと名付けられ得る。ＦＤノード４２は、静電容量４０を有してもよく、またはそれに接続されてもよい（図８に示される）。静電容量は、キャパシタ（図示せず）として実装されてもよく、ＦＤ静電容量と呼ばれることがある。代替として、静電容量は寄生容量によって形成されてもよい。移転トランジスタ３０は、フォトダイオード２０からＦＤノード４２に電荷キャリアを移転するために移転信号ＴＸを受信するように構成される。ＦＤノード４２、特にＦＤ静電容量は、フォトダイオード２０からの電荷キャリアをバッファリングし、または一時的に貯蔵するように構成される。ＦＤ静電容量は、電荷キャリアを電圧信号へと変換するように構成され得る。

【0076】

画素配列１０はさらに、ＦＤノード４２をリセットするための、ＦＤノード４２に電気的に結合されたリセットトランジスタ５０を備える。リセットトランジスタ５０はスイッチとして働く。リセットトランジスタ５０の第１の端子は、画素電源電圧ＶＤＤに電気的に接続される。リセットトランジスタ５０の第２の端子は、結合トランジスタ１４０を介してＦＤノードに電気的に接続される。結合トランジスタ１４０は、デュアルコンバージョンゲイン（ＤＣＧ）トランジスタ１４０と名付けられ得る。リセットトランジスタ３０は、画素電源電圧ＶＤＤを加え、それによりあらゆる余剰の電荷キャリアを排出することによって、ＦＤノード４２をリセットするためのリセット信号ＲＳＴを受信するように構成される。

【0077】

画素配列１０はさらに増幅器６０を備え、これはＦＤノード４２に電気的に接続される。増幅器６０は、ＦＤノード４２における静電容量電圧に応じて、低コンバージョンゲイン（ＬＣＧ）信号および高コンバージョンゲイン（ＨＣＧ）信号をそれぞれ生成するように構成される。図１に示されるように、増幅器６０は、ソースフォロワとしても知られているドレイン共通増幅器を形成し得る。ソースフォロワのゲート端子６２は、ＦＤノード４２に接続され、増幅器６０の入力端子６２としての役割を果たす。共通の端子が電源電圧ＶＤＤに接続される。それぞれの増幅された信号は、増幅器６０の出力端子６４において生成される。

【0078】

画素配列１０はさらに、第１のキャパシタ７０および第２のキャパシタ８０を備える。第１のキャパシタ７０は、端子ノード７２およびさらなる端子ノード７４を備える。図１に示されるように、さらなる端子ノード７４は基準電位ＶＳＳ１に接続され得る。さらに、第２のキャパシタ８０は、端子ノード８２およびさらなる端子ノード８４を備える。図１に示されるように、さらなる端子ノード８４は基準電位ＶＳＳ１に接続され得る。少なくとも第２のキャパシタ８０は、蓄積された電荷キャリアの第１の部分を表すＬＣＧ信号を貯蔵するように構成される。第１のキャパシタ７０は、蓄積された電荷キャリアの残りの部分を表すＨＣＧ信号を貯蔵するように構成される。

【0079】

画素配列１０はさらに、増幅器６０の出力端子６４と第１のキャパシタ７０との間に第１のスイッチ９０を備える。ＬＣＧ信号およびＨＣＧ信号をキャパシタ７０、８０の一方または両方に移転するために、第１のスイッチ９０が設けられる。第１のスイッチ９０は第１のスイッチングトランジスタ９０によって形成され得る。第１のスイッチングトランジスタは、第１のスイッチ信号Ｓ１を受信するように構成されるゲート端子を備える。第１のスイッチングトランジスタ９０の第１の端子は、増幅器６０の出力端子６４に接続される。第１のスイッチングトランジスタ９０の第２の端子は、第１のキャパシタ７０の端子ノード７２に接続される。

【0080】

画素配列１０はさらに、増幅器６０の出力端子６４と第２のキャパシタ８０との間に配置される第２のスイッチ１００を備える。ＬＣＧ信号またはＨＣＧ信号を第２のキャパシタ８０に移転するために、第２のスイッチ１００が設けられる。第２のスイッチ１００は第２のスイッチングトランジスタ１００によって形成され得る。第２のスイッチングトランジスタ１００は、第２のスイッチ信号Ｓ２を受信するように構成されるゲート端子を備え得る。第２のスイッチングトランジスタ１００の第１の端子は、第１のスイッチングトランジスタ９０の第２の端子および第１のキャパシタ７０の端子ノード７２に接続される。第２のスイッチングトランジスタ１００の第２の端子は、第２のキャパシタ８０の端子ノード８２に接続される。

【0081】

図１による画素配列１０はさらに、増幅器６０の出力端子６４に電気的に結合されたプリチャージトランジスタ１６０を備える。第１のキャパシタ７０および第２のキャパシタ８０をプリチャージするためのプリチャージトランジスタ１６０が設けられてもよく、これは特に、新しい信号が貯蔵される前にキャパシタ７０、８０が放電されることを意味し得る。プリチャージトランジスタ１６０は、増幅器６０の出力端子６４に接続された第１の端子および基準電位ＶＳＳ１に接続された第２の端子を備える。プリチャージ信号ＰＣをプリチャージトランジスタ１６０に加えることによって、第１のキャパシタ７０および第２のキャパシタ８０が放電され、バイアス電流が増幅器６０に流れる。

【0082】

示されていない代替の実施形態では、プリチャージトランジスタ１６０の第２の端子は、基準電圧ＶＳＳ１とは異なり得るさらなる基準電位ＶＳＳ＿ＰＣに接続される。

【0083】

図１による画素配列１０はさらなる増幅器１００をさらに備え、これは、第２のキャパシタ８０に電気的に接続された入力端子１１２を備え、さらなる増幅器１１０の出力端子１１４において画素出力信号を生成するように構成される。増幅器６０のように、さらなる増幅器１１０はソースフォロワとして実装されてもよく、このとき、ゲート１１２は入力端子１１２として機能し、共通の端子は画素電源電圧ＶＤＤに接続される。

【0084】

画素配列１０はさらに、画素出力信号を列バス１３０に移転するために、さらなる増幅器１１０の出力端子１１４と列バス１３０との間に選択トランジスタ１２０を備える。選択トランジスタ１２０は、さらなる増幅器１１０の出力端子１１４に接続された第１の端子および列バス１３０に接続された第２の端子を備える。選択信号ＳＥＬを選択トランジスタ１２０に加えることによって、画素出力信号は列バス１３０に転送される。

【0085】

画素配列１０はさらに、ＦＤノード４２とリセットトランジスタ５０との間に結合トランジスタ１４０を備える。さらに、画素配列１０は第３のキャパシタ１５０を備える。第３のキャパシタ１５０は、端子ノード１５２およびさらなる端子ノード１５４を備える。第３のキャパシタ１５０のさらなる端子ノード１５４は、ＶＳＳでもあり得る第２のさらなる基準電位Ｖｒｅｆに接続される。結合トランジスタ１４０は、ＦＤノード４２に接続された第１の端子および第３のキャパシタ１５０の端子ノード１５２に接続された第２の端子を備える。結合信号ＤＣＧを結合トランジスタ１４０に加えることによって、ＦＤノード４２は第３のキャパシタ１５０の端子ノード１５２と短絡される。したがって、全体の静電容量が増大し、コンバージョンゲインが低下する。結合トランジスタ１４０はデュアルコンバージョンゲイントランジスタ１４０と名付けられてもよく、第３のキャパシタ１５０はデュアルコンバージョンゲインキャパシタ１５０と名付けられてもよい。結合信号ＤＣＧは、デュアルコンバージョンゲイン信号ＤＣＧと呼ばれ得る。

【0086】

ＦＤノード４２の静電容量は、たとえば、増幅器６０の入力端子６２、移転トランジスタ３０の端子のｐｎ接合の静電容量、および結合トランジスタ１４０の第１の端子のｐｎ接合の静電容量を備える。したがって、ＦＤノード４２に接続されたトランジスタの寄生容量は、ＦＤノード４２の静電容量をもたらし得る。ＦＤノード４２の静電容量の値は、ＦＤノード４２に接続されたトランジスタの寄生容量の値の合計であり得る。任意選択で、画素配列１０は、たとえばＦＤノード４２に接続されたキャパシタ（図示せず）を含む。このキャパシタは静電容量に寄与し得る。

【0087】

たとえば、第１のキャパシタ７０の静電容量と第２のキャパシタ８０の静電容量は等しい。第１のキャパシタ７０の静電容量は、たとえばＦＤノード４２の静電容量の値より高い。第２のキャパシタ８０の静電容量は、たとえばＦＤノード４２の静電容量の値より大きい。第３のキャパシタ１５０の静電容量は、たとえばＦＤノード４２の静電容量の値より大きい。第１のキャパシタ７０および第２のキャパシタ８０は、たとえば金属－絶縁体－金属キャパシタとして、または金属－絶縁体－半導体キャパシタとして実現される。第３のキャパシタ１５０は、たとえば金属－絶縁体－金属キャパシタとして、または金属－絶縁体－半導体キャパシタとして実現される。

【0088】

第１のキャパシタ７０および第２のキャパシタ８０ならびに第１のスイッチングトランジスタ９０および第２のスイッチングトランジスタ１００は、増幅器６０を介して拡散ノード４２に電気的に結合されているサンプルホールド段を形成する。増幅器６０および／またはさらなる増幅器１１０および／またはプリチャージトランジスタ１６０は、サンプルホールド段の一部であり得る。

【0089】

図２は、画素配列１０を伴うイメージセンサ２００の模範的な実施形態を示す。イメージセンサ２００は画素配列１０のアレイを備える。その上、イメージセンサ２００はさらに、移転信号ＴＸ、結合信号ＤＣＧ、リセット信号ＲＳＴ、プリチャージ信号ＰＣ、第１のスイッチ信号Ｓ１、第２のスイッチ信号Ｓ２、および選択信号ＳＥＬを画素配列１０のアレイに提供する、行ドライバ２０４を備える。行ドライバ２０４は、行の各々のためのこれらの信号を提供する。イメージセンサ２００は、列バス１３０において信号をデジタル化するための評価回路２０５を含む。

【0090】

以下では、画素配列１０の動作が説明される。図３は、図１に示される画素配列１０によって実行される模範的な動作を示す。図３では、動作はブロックで示される。画素配列１０を動作させるための方法は、たとえば手順またはステップと名付けられ得る以下のブロックを備える。

【0091】

ブロック３５０： 露光の開始：電磁放射がフォトダイオード２０によって電荷キャリアに変換される。これは、電荷キャリアがフォトダイオード２０に蓄積されることを意味する。この段階は露光期間ＥＰと呼ばれ得る。露光期間ＥＰは、いくつかの後続の統合期間Ｔ１、Ｔ２、Ｔ３などに再分割され得る。統合期間の数は少なくとも２であり得る。

【0092】

ブロック３５１： 移転障壁がシステム入力に基づいて改変される。移転トランジスタ３０に提供される移転信号ＴＸは、フォトダイオード２０とＦＤノード４２との間の障壁を制御する。移転トランジスタは、移転信号ＴＸの第１の電圧レベルＶ１へとパルス駆動される。移転信号ＴＸの第１の電圧レベルＶ１は、フォトダイオード２０とＦＤノード４２との間の電荷キャリアの流れの障壁が低くなるように選択される。それは、蓄積された電荷キャリアのある分量がＦＤノード４２に移転されることを意味する。その後、電荷キャリアは蓄積され続ける。移転トランジスタは、移転信号ＴＸの第２の電圧レベルＶ２へとパルス駆動され得る。移転信号ＴＸの第２の電圧レベルＶ２は、第１の電圧レベルＶ１が第２の電圧レベルＶ２より大きくなるように選択され得る。第２のパルスによって、蓄積された電荷キャリアのさらなる分量がＦＤノード４２に移転される。全体の露光の間に任意の数のパルスが加えられ得る。たとえば、第３の電圧レベルＶ３への第３のパルスが加えられる。ある例では、第１の電圧レベルＶ１は第２の電圧レベルＶ２以上である。一般に、後続のパルスのそれぞれの電圧レベルは、先行するパルスの電圧レベル以下であり得る。これは、Ｖ１≧Ｖ２≧Ｖ３などを意味し得る。

【0093】

蓄積された電荷キャリアの前記分量は、画素電源電圧に排出されることになる。前記分量を画素電源電圧ＶＤＤに排出することは、リセット信号ＲＳＴおよび結合信号ＤＣＧを同時に加えることによって行われ得るので、ＦＤノード４２は画素電源電圧ＶＤＤに電気的に接続される。前記分量の排出は、露光期間ＥＰの間に、または露光期間ＥＰの終わりに、または露光期間ＥＰの後に、たとえば貯蔵期間ＦＳの最初または専用の排出期間Ｄ（図４参照）において行われ得る。

【0094】

言い換えると、全体の露光時間の間に、移転トランジスタ３０は何らかの部分的なレベルへとｎ回パルス駆動されてもよく、電荷はＤＣＧトランジスタ１４０およびリセットトランジスタ１５０を通って電源ＶＤＤに排出される。したがって、複数の障壁が、露光の間に使用されてもよく、ダイナミックレンジをさらに拡張する基準点として第１の障壁レベルを使用するために較正されてもよい。

【0095】

ある例では、第１の統合期間Ｔ１の後、移転トランジスタ３０は第１の（部分的な）電圧レベルＶ１へとパルス駆動され、フォトダイオード電荷の一部が電源ＶＤＤに排出される。何らかの時間の後、移転トランジスタ３０は再び第２の電圧レベルＶ２にパルス駆動され得る。第１の電圧レベルＶ１への第１のパルスと第２の電圧レベルＶ２への第２のパルスとの間の時間は、第２の統合期間Ｔ２と名付けられ得る。第２の電圧レベルＶ２への第２のパルスの後の時間は第３の統合期間Ｔ３と名付けられ得る。第１の電圧レベルＶ１は第２の電圧レベルＶ２より大きくてもよく、すなわちＶ１＞Ｖ２である。

【0096】

ブロック３５２： フォトダイオード２０によって蓄積された電荷キャリアの第１の部分が、ＦＤノード４２および第３のキャパシタ１５０へ移転される。移転信号ＴＸのパルスが、第１の電圧レベルＶ１に対応する移転トランジスタ３０に与えられる。それは、第１の電圧レベルＶ１が移転トランジスタ３０に加えられることを意味する。結合信号ＤＣＧのパルスは結合トランジスタ１４０に加えられる。最後の統合期間において蓄積される電荷キャリアに対応する電荷キャリアの第１の部分は、移転トランジスタ３０および結合トランジスタ１４０を介して、フォトダイオード２０からＦＤノード４２および第３のキャパシタ１５０の静電容量４０に移転される。したがって、電荷キャリアは、増幅器６０の入力６２において静電容量電圧ＶＣを生成する。ＦＤノードおよび第３のキャパシタの全体の静電容量は大きいので、増幅器６０の入力端子６２において加えられる信号のゲインは下がる（低ゲイン）。

【0097】

ブロック３５３： 貯蔵期間ＦＳの第１の段階ＦＳ１において、第１のキャパシタ７０および第２のキャパシタ８０に電荷キャリアの第１の部分を貯蔵する。第１のスイッチングトランジスタ９０および第２のスイッチングトランジスタ１００は、ＦＤノード４２から第２のキャパシタ８０に電荷キャリアの第１の部分を移転するために導通状態に設定される。これは、増幅された静電容量電圧が第１のキャパシタ７０および第２のキャパシタ８０に加えられることを意味し得る。第２のスイッチ信号Ｓ２は、第１のキャパシタ７０および第２のキャパシタ８０における電圧を等しくするための短いパルスを有し得る。これは、信号が第１のキャパシタ７０および第２のキャパシタ８０に再分配されることを意味し得る。前記増幅された静電容量電圧は、低コンバージョンゲイン（ＬＣＧ）信号に対応する。

【0098】

ブロック３５４： 読み出し期間ＲＯの第１の段階ＲＯ１における、第２のキャパシタ８０の読み出しである。：第２のキャパシタ８０において引き出される出力電圧ＶＯは、さらなる増幅器１１０によって増幅される。選択トランジスタ１２０が読み出し期間ＲＯの第１の読み出し段階ＲＯ１において導通状態に設定される場合、増幅された出力電圧は、デジタル化のために列線１３０に与えられる。第１のデジタル化された値は、たとえば評価回路（図２に示される）によって、出力電圧ＶＯの第１の値の関数として生成される。出力電圧ＶＯの前記第１の値はＬＣＧ信号に対応する。

【0099】

ブロック３５５： 残りの電荷キャリアをＦＤノード４２に移転する：移転信号ＴＸの第２のパルスは、フォトダイオード２０からＦＤノード４２に残りの電荷キャリアを移転するための移転トランジスタ３０に加えられる。第２のパルスは、移転トランジスタ３０のフル電圧レベルＶｆに対応し得るので、フォトダイオード２０とＦＤノード４２との間の障壁が最小になり、またはなくなる。

【0100】

移転信号の第１の電圧レベルＶ１は、フル電圧レベルＶｆより高い障壁をもたらす。ある例では、Ｖ１＜Ｖｆである。結合トランジスタ１４０は非導通状態にとどまるので、ＦＤノード４２の単一の静電容量は、増幅器６０の入力端子６２において加えられる信号のゲインを高くする。

【0101】

ブロック３５６： 貯蔵期間ＦＳの第２の段階ＦＳ２において、フォトダイオード２０によって蓄積された残りの電荷キャリアを第１のキャパシタ７０に貯蔵する。これは、ＦＤノード４２において引き出される静電容量電圧ＶＣが増幅器６０によって増幅されることを意味し得る。増幅された静電容量電圧は、第１のスイッチ信号Ｓ１のパルスを第１のスイッチングトランジスタ９０に与えることによって、第１のキャパシタ７０に与えられる。前記増幅された静電容量電圧は、高コンバージョンゲイン（ＨＣＧ）信号に対応する。

【0102】

ブロック３５７： 読み出し期間ＲＯの第２の段階ＲＯ２における、第１のキャパシタ７０の読み出しである。：第２のキャパシタ８０における出力電圧ＶＯが第１の読み出し段階ＲＯ１におけるブロック３５４において読み出された後、第２のスイッチングトランジスタ１００が導通状態に設定される。したがって、第１のキャパシタ７０および第２のキャパシタ８０における電圧は等しくなる。静電容量電圧ＶＣはそれでも増幅器６０によって増幅されるので、第２のキャパシタ８０における出力電圧ＶＯは増幅された静電容量電圧に等しい。出力電圧ＶＯはさらなる増幅器１１０によって増幅される。選択トランジスタ１２０が読み出し段階ＲＯの第２の読み出し段階ＲＯ２において導通状態に設定されるとき、増幅された出力電圧はデジタル化のための列線１３０に与えられる。第２のデジタル化された値は、評価回路によって出力電圧ＶＯの第２の値の関数として生成される。出力電圧ＶＯの前記第２の値はＨＣＧ信号に対応する。

【0103】

通常、ブロック３５２、３５３、３５５、３５６のステップは、フレーム貯蔵期間ＦＳにおいて実行される。ブロック３５４、３５７のステップは読み出し期間ＲＯにおいて実行される。

【0104】

ブロック３５８： 第２のキャパシタ８０の電圧または第２のキャパシタ８０の電圧のデジタル化された値を、第１のキャパシタ７０の電圧または第１のキャパシタ７０の電圧のデジタル化された値から差し引く。フォトダイオード２０の照度ＩＬを表す出力信号は、第１のデジタル化された値（ブロック３５３から得られる）および第２のデジタル化された値（ブロック３５７から得られる）の関数である。ある例では、第１のデジタル化された値（ブロック３５３から得られる）は、評価回路によって第２のデジタル化された値（ブロック３５７から得られる）から差し引かれる。この演算によって、第１の（デジタル化された）値および第２の（デジタル化された）値が共通のノイズレベルに基づくので、ＨＣＧ信号が相関ダブルサンプリング（ＣＤＳ）を用いて入手され得る。

【0105】

ブロック３５９： ＬＣＧ信号のゲインを上げる。これは、ＬＣＧ信号が調整されることを意味し得る。具体的には、ＬＣＧ信号は増幅され得る。ＬＣＧ信号を調整または増幅することは、評価回路２０５によって実行され得る。ＬＣＧ信号は、ダイナミックレンジを上げるために、第３のキャパシタ１５０（デュアルコンバージョンゲインキャパシタ１５０）によってより低いゲインでサンプリングされる。このゲイン調整を訂正するために、ブロック３５９においてＬＣＧ信号のゲインが上げられる。加えて、ＬＣＧ信号はダブルデルタサンプリング（ＤＤＳ）を用いて入手され得る。ＬＣＧ信号は高い照度の場合に使用され、このとき、フォトンショットノイズが支配的であるので、熱ノイズは重要ではない。したがって、ビデオ信号からノイズを取り除くための相関ダブルサンプリングは必要ではない。しかしながら、ビデオ信号から固定パターンノイズ（ＦＰＮ）を取り除くことが望まれることがある。ダブルデルタサンプリング（ＤＤＳ）を実行することによって、ＦＰＮがＬＣＧ信号から取り除かれ得る。ＤＤＳは、ＬＣＧ信号からリセットレベルを差し引くことによって実行されてもよく、リセットレベルは、第２の読み出し段階ＲＯ２の後の読み出し期間ＲＯの第３の段階ＲＯ３において読み出され得る。

【0106】

ブロック３６０： 画素ニーポイント較正ごとに、ＨＣＧ信号は、移転トランジスタ３０の閾値電圧に影響する、移転トランジスタ３０のばらつきにより引き起こされるＦＰＮを取り除くために、後処理に必要な第１の較正レベルを含む。露光期間の間に障壁変調のために加えられたのと同じ第１の電圧レベルＶ１がフレーム貯蔵の間にも加えられるので、ＨＣＧ信号は、線形化の間に、およびＦＰＮ訂正のために必要とされる、ニーポイント較正値を備える。統合の間の移転トランジスタ３０の（たとえば、第２の電圧レベルＶ２への）さらなるパルスのためのニーポイント訂正は、マッピングされ、第１の電圧レベルＶ１の厳密な較正値を基準点として利用することができる。較正値は、統合の間に発生した追加のパルスによって引き起こされるＦＰＮのばらつきを取り除くための基準としても使用される。任意の数のパルスが全体の露光の間に加えられ得るので、第１の電圧レベルＶ１の厳密な較正値が、そのようなさらなるパルスを訂正するための基準としても使用され得る。たとえば、第３の電圧レベルＶ３への第３のパルスの場合、Ｖ１の厳密なレベルを基準として使用することによって、Ｖ３パルスを訂正することができる。ニーポイント較正は、各画素に対して別々に実行される。さらに、画素配列１０は自己較正するものであり、それは、障壁情報がＨＣＧ信号に含まれるからである。したがって、追加の読み出しは必要ではない。ブロック３６０は任意選択である。

【0107】

ブロック３６１： 線形化である。線形化された画素出力信号、すなわち照度レベルに線形に依存する画素出力信号を再構築することが可能である。そのような再構築は以下で説明される。統合期間の長さは画素出力信号を再構築するために使用され得る。移転トランジスタ３０の障壁変調のためのパルスの電圧レベルＶ１、Ｖ２などは任意選択で、画素出力信号を再構築するために使用され得る。

【0108】

図４は、たとえば図１に示される画素配列１０によって実行される模範的なタイミング図を示す。以下の信号、すなわち移転信号ＴＸ、結合信号ＤＣＧ、リセット信号ＲＳＴ、第１のスイッチ信号Ｓ１、および第２のスイッチ信号Ｓ２は、時間の関数として示される。示される信号タイミングはむしろ例であり、変わり得ることに留意されたい。さらに、時間間隔の縮尺は厳密な指示として解釈されるべきではない。

【0109】

図４は、リセット期間Ｒ、露光期間ＥＰ、排出期間Ｄ、および（フレーム）貯蔵期間ＦＳを示す。読み出し期間ＲＯは示されていない。読み出し期間ＲＯは貯蔵期間ＦＳの後にある。貯蔵期間ＦＳは露光期間ＥＰの後にある。露光期間ＥＰはリセット期間Ｒの後にある。露光期間ＥＰは、第１の統合期間Ｔ１、第２の統合期間Ｔ２、および第３の統合期間Ｔ３を含む。第３の統合期間は第２の統合期間Ｔ２の後にあり、第２の統合期間Ｔ２は第１の統合期間Ｔ１の後にある。貯蔵期間ＦＳは、第１の貯蔵段階ＦＳ１および第２の貯蔵段階ＦＳ２を含む。第２の貯蔵段階ＦＳ２は第１の貯蔵段階ＦＳ１の後にある。貯蔵期間ＦＳは、画素アレイ内の各画素に対するグローバル貯蔵期間であり得る。読み出し期間ＲＯは各行に対して別々に実行され得る。したがって、第２の貯蔵段階ＦＳ２と読み出し期間ＲＯとの間に時間ギャップがあり得る。

【0110】

リセット期間Ｒの間に、リセット信号ＲＳＴ、結合信号ＤＣＧ、および移転信号ＴＸが加えられる。これは、リセットトランジスタ５０、結合トランジスタ１４０（デュアルコンバージョンゲイントランジスタ１４０）、および移転トランジスタ３０がパルス駆動され、フォトダイオード２０およびＦＤノード４２を画素電源電圧ＶＤＤに接続することによってあらゆる余剰の電荷キャリアが排出されるようになることを意味し得る。移転トランジスタ３０は、フル電圧レベルＶｆへとパルス駆動され得る。

【0111】

第１の統合期間Ｔ１の間に、電荷キャリアがフォトダイオード２０によって蓄積される。蓄積された電荷キャリアの量は、第１の統合期間Ｔ１の長さに依存する。第１の統合期間Ｔ１の終わりにおいて、移転ゲート３０が第１の電圧レベルＶ１へとパルス駆動される。これは、拡散ノード４２への蓄積された電荷キャリアのある分量の移転につながる。前記分量は、最後の段階において画素電源電圧ＶＤＤに排出されるように構成される。

【0112】

移転ゲート３０の前記パルスの後、電荷キャリアは、フォトダイオード２０によって第２の統合期間Ｔ２において蓄積され続ける。第２の統合期間Ｔ２は、第１の統合期間Ｔ１より短くてもよい。第２の統合期間Ｔ２における蓄積された電荷キャリアの量は、第２の統合期間Ｔ２の長さに依存する。

【0113】

第２の統合期間Ｔ２の終わりにおいて、移転ゲート３０が、第１の電圧レベルより低くてもよい第２の電圧レベルＶ２へとパルス駆動される。これは、拡散ノード４２への蓄積された電荷キャリアのさらなる分量の移転につながる。前記さらなる分量は、後の段階において画素電源電圧ＶＤＤに排出されるようにも構成される。

【0114】

移転ゲート３０の前記パルスの後、電荷キャリアは、フォトダイオード２０によって第３の統合期間Ｔ３において蓄積され続ける。第３の統合期間Ｔ３は第２の統合期間Ｔ２より短くてもよい。第３の統合期間Ｔ３における蓄積された電荷キャリアの量は、第３の統合期間Ｔ３の長さに依存する。

【0115】

後続の排出期間において、リセットパルスＲＳＴおよび結合パルスＤＣＧが第３の統合期間Ｔ３の終わりに加えられる。これは、拡散ノード４２からのあらゆる余剰の電荷キャリアを取り除き、具体的には、ＴＸパルス（Ｖ１、Ｖ２など）によって露光期間の間に移転された、蓄積された電荷キャリアの分量を取り除く。したがって、前記分量は画素電源電圧ＶＤＤに排出される。

【0116】

貯蔵期間ＦＳの以下の第１の貯蔵段階ＦＳ１において、移転ゲート３０は第１の電圧レベルＶ１へと再びパルス駆動される。これは、ＦＤノード４２への蓄積された電荷キャリアの第１の部分の移転につながる。前記第１の部分は、最後の統合期間、たとえば第３の統合期間Ｔ３の間に蓄積される電荷キャリアに対応し得る。同時に、結合信号ＤＣＧがハイになり、第３のキャパシタ１５０とＦＤノードを短絡することによってゲインを下げる。次いで、第１のスイッチ信号Ｓ１および第２のスイッチ信号Ｓ２が、ソースフォロワ６０を介してＦＤノード４２に電気的に結合されるキャパシタ７０、８０のペアに、蓄積された電荷キャリアの第１の部分を表すＬＣＧ信号を貯蔵するために適用される。ＬＣＧ信号は、第１のキャパシタ７０および第２のキャパシタ８０に再分配され得る。

【0117】

第２の貯蔵段階ＦＳ２は、蓄積された電荷キャリアの残りの部分をＦＤノード４２に移転するためにフル電圧レベルＶｆへと移転トランジスタ３０をパルス駆動することの後にある。すべての残りの電荷キャリアが移転される。結合信号ＤＣＧは低いままであるので、高コンバージョンゲインが達成される。次いで、蓄積された電荷キャリアの残りの部分を表すＨＣＧ信号を第１のキャパシタ７０に貯蔵するための第１のスイッチ信号Ｓ１が、第１のスイッチ９０に加えられる。

【0118】

図５は、障壁変調をさらに示し、露光期間ＥＰに関して図４のタイミング図を補足する。図５において、フォトダイオード２０において露光期間ＥＰの間に蓄積された電荷Ｑｏｕｔが経時的に示されている。第１の統合期間Ｔ１において、電荷はフォトダイオード２０において蓄積される。そして、電荷信号Ｑｏｕｔが増大する。図５に示されるように、蓄積された電荷は飽和レベルＱｓａｔに達し得る。第１の統合期間Ｔ１の終わりにおいて、パルスによって第１の電圧レベルＶ１へと障壁が変調される。この結果は、フォトダイオード２０における電荷信号Ｑｏｕｔの低下である。電荷信号Ｑｏｕｔは、第１の電圧レベルＶ１に対応する第１の障壁レベルＱｂａｒｒ１に低下する。第２の統合期間Ｔ２において、電荷信号Ｑｏｕｔは、フォトダイオード２０における光変換により、第１の障壁レベルＱｂａｒｒ１から増大し続ける。第２の統合期間Ｔ２の終わりにおいて、第２の電圧レベルＶ２へのパルスが加えられ、これは電荷信号Ｑｏｕｔのさらなる低下につながる。第２の電圧レベルＶ２が第１の電圧レベルＶ１より低い場合、電荷信号Ｑｏｕｔは、第１の障壁レベルＱｂａｒｒ１より高い第２の障壁レベルＱｂａｒｒ２に低下する。第３の統合期間Ｔ３において、電荷信号Ｑｏｕｔは、フォトダイオード２０における光変換により、第２の障壁レベルＱｂａｒｒ２から増大し続ける。上で説明されたように、図５に示される信号低下に対応する電荷は電源に排出される。したがって、フォトダイオード２０における電荷信号Ｑｏｕｔは、スキミング動作／障壁変調の両方により影響を受ける。

【0119】

図６は、画素配列１０の模範的な特性を示す。擬似単位での応答信号ＳＩＧは、擬似単位での照度ＩＬの関数として示されている。応答信号ＳＩＧは、サンプルホールドキャパシタ（第１のキャパシタ７０および第２のキャパシタ８０）上の電荷等価信号であり得る。信号ＳＩＧ１（細い実線）は第１の統合期間Ｔ１から生じる信号である。信号ＳＩＧ１はより高い露光レベルでは飽和し、それは、第１の電圧レベルＶ１へと移転ゲート３０をパルス駆動することが、画素電源電圧ＶＤＤに余剰の電荷キャリアを排出することにつながるからである。

【0120】

信号ＳＩＧ２（点線）は、第２の統合期間Ｔ２から生じる信号である。信号ＳＩＧ２の傾きは信号ＳＩＧ１の傾きより緩やかであり、それは統合期間Ｔ２が統合期間Ｔ１より短いことがあるからである。代替または追加として、信号ＳＩＧ２の傾きは信号ＳＩＧ１の傾きより緩やかであり、それは両方の信号が異なるコンバージョンゲインにおいて得られるからである。たとえば、信号ＳＩＧ１（ニーポイントまで）は高コンバージョンゲインで得られる。たとえば、信号ＳＩＧ２は低コンバージョンゲインで得られる。したがって、傾きは、たとえばＦＤノード４２の静電容量の値に、および第３のキャパシタ１５０の静電容量値に依存する。傾きの差はゲインの比に依存する。信号ＳＩＧ２はより高い照度レベルでは飽和することがあり、それは、第１の電圧レベルＶ２への移転ゲート３０のパルス駆動が、画素電源電圧ＶＤＤへの余剰の電荷キャリアの排出につながるからである。

【0121】

信号ＳＩＧ３（破線）は、第３の統合期間Ｔ３から生じる信号である。信号ＳＩＧ３の傾きは信号ＳＩＧ２の傾きより緩やかであり、それは、統合期間Ｔ３が統合期間Ｔ２より短いことがあるからである。代替または追加として、信号ＳＩＧ３の傾きは信号ＳＩＧ２の傾きより緩やかであり、それは、両方の信号が異なるコンバージョンゲインで得られるからである。たとえば、信号ＳＩＧ２（そのニーポイントまで）は高コンバージョンゲインで得られる。たとえば、信号ＳＩＧ３は低コンバージョンゲインで得られる。したがって、傾きは、たとえばＦＤノード４２の静電容量の値に、および第３のキャパシタ１５０の静電容量値に依存する。傾きの差はゲインの比に依存する。

【0122】

出力信号ＳＩＧ４（太い実線）は、信号ＳＩＧ１、ＳＩＧ２、およびＳＩＧ３の組合せによって得られる信号である。さらに、出力信号ＳＩＧ３は、信号ＳＩＧ１、信号ＳＩＧ２、信号ＳＩＧ３、およびリセット信号（図示せず）の関数であり得る。信号ＳＩＧ１、ＳＩＧ２、およびＳＩＧ３を組み合わせることによって、画素配列１０のダイナミックレンジを上げることができる。信号ＳＩＧ１の厳密な飽和レベルをＨＣＧ信号から決定することができ、それは、第１の電圧レベルＶ１へのパルスの後には、ＨＣＧ信号が残りの電荷キャリアに対応するからである。これは、信号ＳＩＧ１がＨＣＧ信号に対応することを意味し得る。信号ＳＩＧ３はＬＣＧ信号に対応し得る。さらに、信号ＳＩＧ２の厳密な飽和レベルも、統合期間Ｔ１～Ｔ３の長さおよび電圧レベルＶ１～Ｖ２の知識に基づいて、ＨＣＧ信号から決定され得る。言い換えると、Ｖ２のためのニーポイント訂正は、マッピングされ、Ｖ１の厳密な較正値を基準点として利用する。

【0123】

図７は、光強度ＩＬに依存した、再構築された線形信号Ｑｌｉｎを示す。線形化された信号Ｑｌｉｎおよび光強度／照度は、擬似単位で示されている。図７に示される強度範囲は、図６に示される強度範囲に対応することに留意されたい。線形化された信号Ｑｌｉｎは、再構築の後の実効的な信号である。線形化された信号Ｑｌｉｎは、図６に示される信号ＳＩＧ１、ＳＩＧ２、およびＳＩＧ３に基づき得る。これは、線形化された信号Ｑｌｉｎが、露光期間ＥＰの間に得られた信号ＳＩＧ１からＳＩＧ３を使用して再構築されることを意味し得る。示されるように、線形化された信号Ｑｌｉｎは、非常に高い照度レベルでは飽和し得る。しかしながら、障壁変調により、ダイナミックレンジは上がる。

【0124】

図８において、画素配列１０の別の実施形態が示されている。図８による実施形態は、キャパシタ７０、８０がカスケード接続で配置されず並列に配置されるという点で、図１による実施形態と異なる。これは、第２のキャパシタ８０に結合される第２のスイッチ１００が、図１のように第１のスイッチ９０を介してではなく、増幅器６０の出力端子６４に直接接続されることを意味する。プリチャージゲート１６０はまた、固定電流を提供するように構成される定電流源としても実装され得ることに留意されたい。さらに、図８による実施形態はさらに、第２のキャパシタ８０に結合された第２のさらなる増幅器１１０’およびさらなる選択ゲート１２０’を備え、一方、さらなる増幅器１１０および選択ゲート１２０は第１のキャパシタ７０に結合される。しかしながら、示される実施形態は単なる例としてキャパシタ７０、８０の並列配置を示すことに留意されたい。他の配置が可能である。たとえば、並列配置のキャパシタ７０、８０は、追加のスイッチによって共通のさらなる増幅器１１０を共有し得る。図４に示されるような類似する信号タイミングをどのように実装するかが、当業者により理解されるだろう。しかしながら、信号タイミングはフレーム貯蔵および読み出しの間にわずかに変化することがあり、それは、第１のスイッチと第２のスイッチが独立に動作させられ得るからである。

【0125】

画素配列１０は、図８において楕円によって示されるような、類似する方法で配置されたさらなるキャパシタを備え得る。このようにして、少なくとも１つのさらなる信号は、さらなるキャパシタに貯蔵され得る。さらなる信号は、図６に示される信号に対応し得る。たとえば、さらなる信号は信号ＳＩＧ２に対応し得る。信号ＳＩＧ２は、その飽和レベルに対応し得るさらなる較正レベルを示す。したがって、画素出力信号は、さらなる較正レベルに基づいて決定され得る。この場合、画素配列１０を動作させるための方法は、さらなる貯蔵段階、たとえば第３の貯蔵段階ＦＳ３を備えてもよく、そこで、さらなる信号がさらなるキャパシタに貯蔵される。さらなる貯蔵段階は、第１の貯蔵段階ＦＳ１の前にあり得る。さらなる貯蔵段階は、それぞれの電圧レベル、たとえば第２の電圧レベルＶ２への移転トランジスタ３０のパルスによってもたらされ得る。一般に、画素配列１０は、最初を除くすべての読み取りがＣＤＳ読み取りである（最初の読み取りはＤＤＳである）ような、ｎ個のさらなる自己較正点を可能にするｎ個のサンプルホールド（Ｓ／Ｈ）キャパシタを備え得る。したがって、ダイナミックレンジを拡張することができ、ニーポイント較正および線形化に必要とされる、複数の障壁に対応する較正レベルが直接入手され得る。

【0126】

図９において、画素配列１０の別の実施形態が示されている。図９による実施形態は、第１のキャパシタ７０および第２のキャパシタ８０とカスケード接続で配置されたさらなるキャパシタ７５を備えるという点で、図１による実施形態とは異なる。さらなるスイッチングトランジスタ９５がさらなるキャパシタ７５に割り当てられる。すなわち、さらなるスイッチングトランジスタ９５は、第１のキャパシタ７０の端子ノードをさらなるキャパシタ７５の端子ノードに接続する。第２のスイッチングトランジスタ１００は、さらなるキャパシタ７５の端子ノードを第２のキャパシタ８０の端子ノードに接続する。画素配列１０は、楕円によって示されるのと似た方法で配置された第２のさらなるキャパシタを備え得る。図８の実施形態のように、少なくとも１のさらなる信号が（さらなる）キャパシタ７０、７５、８０に貯蔵され得るので、画素出力信号を決定するために、さらなる自己較正点が貯蔵され得る。そのために、画素配列１０を動作させるための方法は、さらなる貯蔵段階、たとえば第３の貯蔵段階ＦＳ３を備えてもよく、そこで、さらなる信号が、さらなるキャパシタ７５に貯蔵され、または、Ｓ／Ｈキャパシタ７０、７５、８０の少なくともいくつかにそれぞれ再分配される。そのようにして、複数の障壁に対応する較正レベルが直接入手され得る。

【0127】

図１０は、図１に示される画素配列１０によって実行される動作方法の別の実施形態によるタイミング図を示す。図４のように、移転信号ＴＸ、結合信号ＤＣＧ、リセット信号ＲＳＴ、第１のスイッチ信号Ｓ１、および第２のスイッチ信号Ｓ２という信号が、時間の関数として示されている。示される信号タイミングむしろ例であり、変化し得ることに留意されたい。さらに、時間間隔の縮尺は、厳密なものとして解釈されるべきではない。

【0128】

タイミングは露光期間ＥＰを含み、その間に、画素配列１０を備える光検出器２０を用いて電荷キャリアが蓄積される。露光期間ＥＰの前に、フル電圧レベルＶｆへのＴＸパルスが移転トランジスタ３０に加えられる。リセット信号ＲＳＴおよび結合信号ＤＣＧは同時にハイであるので、これはフォトダイオード２０および拡散ノード４２のリセットにつながり、このとき、あらゆる余剰の電荷キャリアが取り除かれ、それにより、画素配列１０は新しいフレームを捉える準備ができる。図１０に示されるように、結合信号ＤＣＧおよびリセット信号ＲＳＴは、露光期間ＥＰ内の所定の期間、ハイにとどまり得る。

【0129】

電荷キャリアの蓄積の間、すなわち露光期間ＥＰの間、以下のステップが実行される。

【0130】

移転トランジスタが、蓄積された電荷キャリアのある分量を拡散ノード４２に移転するために第１の電圧レベルＶ１へとパルス駆動される。前記分量は電源電圧へと排出されるように構成され、これは、結合信号ＤＣＧとリセット信号ＲＳＴの両方がハイであるという事実によって達成される。したがって、フローティング拡散ノード４２は、画素電源電圧ＶＤＤに電気的に接続される。

【0131】

次いで、移転トランジスタ３０は、蓄積された電荷キャリアのさらなる分量を拡散ノード４２に移転するために第２の電圧レベルＶ２へとパルス駆動される。第２の電圧レベルＶ２は第１の電圧レベルＶ１より低く、フォトダイオード２０と拡散ノード４２との間により高い障壁をもたらす。前記さらなる分量は電源電圧ＶＤＤに排出されるように構成され、これは、結合信号ＤＣＧとリセット信号ＲＳＴの両方がまだハイであるという事実により達成される。その後、リセット信号ＲＳＴは低下するので、拡散ノード４２はもはや画素電源電圧ＶＤＤに接続されない。

【0132】

次いで、移転トランジスタ３０は、蓄積された電荷キャリアの第１の部分を拡散ノード４２に移転するために第１の電圧レベルＶ１へとパルス駆動される。第１の部分を表すものは、低コンバージョンゲイン信号（ＬＣＧ信号）として貯蔵されるように構成される。ＬＣＧ信号は低コンバージョンゲインで貯蔵され、これは、ＤＣＧ信号がまだハイであるという事実により達成されるので、拡散ノード４２は結合キャパシタ１５０に電気的に接続され、静電容量の増大をもたらす。

【0133】

蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号は、増幅器６０およびスイッチングキャパシタ９０、１００を介して拡散ノード４２に結合される第２のキャパシタ８０に貯蔵される。これは、スイッチ信号Ｓ１とＳ２の両方がハイになることによって達成される。低コンバージョンゲイン信号は、第１のキャパシタ７０および第２のキャパシタ８０に再分配され得る。その後、拡散ノード４２はもはや結合キャパシタ１５０に接続されないので、結合信号ＤＣＧはコンバージョンゲインを上げるためにローになる。

【0134】

露光期間の終わりにおいて、移転トランジスタ３０は、蓄積された電荷キャリアの残りの部分を拡散ノード４２に移転するためにフル電圧レベルＶｆへとパルス駆動される。残りの部分を表すものは、高コンバージョンゲイン信号（ＨＣＧ信号）として貯蔵されるように構成される。ＨＣＧ信号は高コンバージョンゲインで貯蔵され、これは、ＤＣＧ信号がローであるという事実によって達成される。

【0135】

フル電圧レベルＶｆへの前記パルス駆動の後、蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号は、増幅器６０および第１のスイッチングトランジスタ９０を介して拡散ノード４２に結合される第１のキャパシタ７０に貯蔵される。これは、第１のスイッチ信号Ｓ１がハイになることによって達成される。代替として、第１のスイッチ信号Ｓ１は、破線によって示されるように、ＬＣＧ信号を貯蔵した後ハイにとどまり得る。読み出し期間（図示せず）の間、キャパシタに貯蔵されている低コンバージョンゲイン信号および高コンバージョンゲイン信号が読み取られ、列バス１３０を介して評価回路に転送される。

【0136】

示される例では、第１の電圧レベルＶ１への第１のパルスから第１の電圧レベルへの第２のパルスまでの期間はＴ１によって表記される。第２の電圧レベルＶ２へのパルスから第１の電圧レベルへの第２のパルスまでの期間はＴ２によって表記される。ＬＣＧ信号は、期間Ｔ１および期間Ｔ２の間の露光についての情報を提供する。

【0137】

ＨＣＧ信号は、露光期間（弱光）または第１の障壁（強光）の間の全体の露光についての情報を提供する。線形化された信号を再構築することは、光条件に依存する。

【0138】

以下では、リセットレベルに対応する信号からＬＣＧ信号を引いたものは、ＤＤＳ信号と呼ばれる。ＬＣＧ信号に対応する信号からＨＣＧ信号を引いたものは、ＣＤＳ信号と呼ばれる。

【0139】

障壁パルスＴＸのいずれもがフォトダイオードの電荷に影響しない弱光条件では、ＣＤＳ信号を読み取ることによって再構築が達成される。

【0140】

第２の障壁パルスＴＸ（第２の電圧レベルＶ２へのパルス）だけがフォトダイオードの電荷に影響する弱光条件から中光条件では、再構築はデジタル領域においてＣＤＳ信号とＤＤＳ信号を加算することによって達成される。

【0141】

両方の障壁パルス（第１および第２の電圧レベルへの）がフォトダイオードの電荷に影響する中光条件から強光条件において、ＤＤＳ信号だけを使用することによって再構築が達成される。線形化のために、期間の比ＥＰ／Ｔ１と乗じられる。

【0142】

障壁パルスＴＸがフォトダイオードの電荷に影響する中光条件から強光条件において、ＤＤＳ信号だけを使用することによって再構築が達成される。オフセットが差し引かれ得る（第２の障壁レベルＱｂａｒｒ２－第１の障壁レベルＱｂａｒｒ１）。第１の障壁レベルＱｂａｒｒ１はＣＤＳ読み取りに等しく、第２の障壁レベルＱｂａｒｒ２は推定され得る。

【0143】

線形化のために、オフセット除去の後のＤＤＳ信号は、期間の比ＥＰ／Ｔ２と乗じられる。

【0144】

示される例は、２つの障壁を用いた障壁変調を使用することによって、画素配列１０を動作させるための方法を示す。しかしながら、経験のある読者が容易に認識するように、方法は追加の障壁を用いて拡張され得る。

【0145】

図１１は、図１に示される画素配列１０のための別の信号タイミングを示す。図１１による信号タイミングは図４の信号タイミングと似ており、違いは、移転トランジスタ３０が第２の電圧レベルＶ２へとパルス駆動されないということである。したがって、露光期間は、第１の統合期間Ｔ１および第２の統合期間Ｔ２のみを備える。言い換えると、画素配列１０を動作させる方法は、ダイナミックレンジを上げるために、移転トランジスタ３０の１つの障壁だけを利用する。図１１のさらなる説明では、図４についてのコメントが参考にされる。

【0146】

図１２は、図１に示される画素配列１０のための別の信号タイミングを示す。図１２による信号タイミングは図１０の信号タイミングと似ており、違いは、移転トランジスタ３０が第２の電圧レベルＶ２へとパルス駆動されないことである。言い換えると、画素配列１０を動作させる方法は、ダイナミックレンジを上げるために、移転トランジスタ３０の１つだけの障壁を利用する。図１２のさらなる説明については、図１０についてのコメントが参考にされる。

【0147】

図１３は、図１１または図１２に示されるように１つだけの障壁を利用する画素配列１０の別の模範的な特性を示す。図６におけるように、擬似単位での応答信号ＳＩＧが、擬似単位での照度ＩＬの関数として示されている。応答信号ＳＩＧは、サンプルホールドキャパシタ上の電荷等価信号であり得る。出力信号ＳＩＧ３は、信号ＳＩＧ１とＳＩＧ２の組合せによって得られる信号である。さらに、出力信号ＳＩＧ３は、信号ＳＩＧ１、信号ＳＩＧ２、およびリセット信号（図示せず）の関数であり得る。信号ＳＩＧ１、ＳＩＧ２を組み合わせることによって、画素配列１０のダイナミックレンジを上げることができる。

【0148】

信号ＳＩＧ２は、第１の電圧レベルＶ１への第１のパルス駆動と第１の電圧レベルＶ１への第２のパルス駆動との間の統合期間（図１２による第１の統合期間Ｔ１）から生じる信号である。それはＬＣＧ信号を表し得る。信号ＳＩＧ１は弱光信号であり、すなわち、それはＨＣＧ信号を表し得る。信号ＳＩＧ１は、全体の露光期間ＥＰから生じ得る。それは高い照度レベルでは飽和する。飽和レベルは、高い照度レベルで出力信号を再構築するために較正レベルとして使用され得る。ＳＩＧ１とＳＩＧ２との間の傾きの差は、ゲイン比および／または異なる統合期間に依存し得る。さらなる詳細については、図６の説明が参考にされる。

【0149】

画素配列１０および本明細書で開示されるそのような画素配列１０を動作させる方法の実施形態は、新規性のある考え方の態様に読者を慣れさせる目的で論じられた。好ましい実施形態が示され説明されたが、開示される概念の多くの変更、改変、均等物、および置換が、特許請求の範囲から不必要に逸脱することなく、当業者によって行われ得る。

【0150】

本開示は開示される実施形態に限定されず、上で特に示されて説明されたものに限定されないことが理解されるだろう。むしろ、別個の従属請求項または説明に記載された特徴が有利に組み合わせられ得る。さらに、本開示の範囲はそれらの変形および改変を含み、それらは当業者に明らかであり、添付の特許請求の範囲内にある。

【0151】

「備える」という用語は、請求項または説明において使用される限り、対応する特徴または手順の他の要素またはステップを除外しない。「ａ」または「ａｎ」という用語が特徴とともに使用された場合、それらは複数のそのような特徴を除外しない。その上、請求項におけるあらゆる参照符号は、範囲を制限するものとして解釈されるべきではない。

【符号の説明】

【0152】

１０ 画素配列
２０ フォトダイオード
３０ 移転トランジスタ
４０ 静電容量
４２ 拡散ノード
４４ 静電容量のさらなる端子ノード
５０ リセットトランジスタ
６０ 増幅器
６２ 増幅器の入力端子
６４ 増幅器の出力端子
７０ 第１のキャパシタ
７２ 第１のキャパシタの端子ノード
７４ 第１のキャパシタのさらなる端子ノード
７５ 追加のキャパシタ
８０ 第２のキャパシタ
８２ 第２のキャパシタ端子ノード
８４ 第２のキャパシタのさらなる端子ノード
９０ 第１のスイッチ、スイッチングトランジスタ
９５ さらなるスイッチ、スイッチングトランジスタ
１００ 第２のスイッチ、スイッチングトランジスタ
１１０ さらなる増幅器
１１２ さらなる増幅器の入力端子
１１４ さらなる増幅器の出力端子
１２０ 選択トランジスタ
１３０ 列バス
１４０ デュアルコンバージョンゲイントランジスタ
１５０ デュアルコンバージョンゲイン（第３の）キャパシタ
１５２ 第３のキャパシタの端子ノード
１５４ 第３のキャパシタのさらなる端子ノード
１６０ プリチャージトランジスタ
２００ イメージセンサ
２０４ 行ドライバ
２０５ 評価回路
３５０ ブロック
３５１ ブロック
３５２ ブロック
３５３ ブロック
３５４ ブロック
３５５ ブロック
３５６ ブロック
３５７ ブロック
３５８ ブロック
３５９ ブロック
３６０ ブロック
３６１ ブロック
Ｄ 排出期間
ＤＣＧ 結合信号、デュアルコンバージョンゲイン信号
ＦＳ１ 貯蔵段階
ＦＳ２ 貯蔵段階
ＩＬ 照度／光強度
Ｑｂａｒｒ１ 第１の障壁レベル
Ｑｂａｒｒ２ 第２の障壁レベル
Ｑｌｉｎ 線形化された信号
Ｑｏｕｔ 電荷信号
Ｑｓａｔ 飽和レベル
ＲＳＴ リセット信号
Ｓ１ スイッチ信号
Ｓ２ スイッチ信号
ＳＩＧ１ 信号
ＳＩＧ２ 信号
ＳＩＧ３ 信号
ＳＩＧ４ 信号
Ｔ１ 統合期間
Ｔ２ 統合期間
Ｔ３ 統合期間
ＥＰ 画素露光、露光期間
ＦＳ 貯蔵期間
ＲＯ 画素読み出し、読み出し期間
Ｒ リセット期間
ＴＸ 移転信号
Ｖ１ 電圧レベル
Ｖ２ 電圧レベル
Ｖｆ フル電圧レベル
Ｖｒｅｆ 第２のさらなる基準電位
ＶＳＳ 負の画素電源電圧、ＧＮＤ
ＶＳＳ１ 基準電位
ＶＳＳ＿ＰＣ さらなる基準電位
ＶＤＤ 画素電源電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【手続補正書】

【提出日】2024-02-09

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電磁放射を変換することによって電荷キャリアを蓄積するように構成される光検出器（２０）と、
前記光検出器（２０）に電気的に結合された移転トランジスタ（３０）と、
前記移転トランジスタ（３０）に電気的に結合された拡散ノード（４２）と、
前記拡散ノード（４２）および画素電源電圧（ＶＤＤ）に電気的に結合されたリセットトランジスタ（５０）と、
少なくとも第１のキャパシタ（７０）および第２のキャパシタ（８０）を備えるサンプルホールド段であって、前記サンプルホールド段の入力が増幅器（６０）を介して前記拡散ノード（４２）に電気的に結合される、サンプルホールド段と、
を備え、
前記移転トランジスタ（３０）が、前記蓄積された電荷キャリアの複数の部分を前記拡散ノード（４２）に移転するために異なる電圧レベルへとパルス駆動されるように構成され、
少なくとも前記第２のキャパシタ（８０）が、前記蓄積された電荷キャリアの第１の部分を表す低コンバージョンゲイン信号を貯蔵するように構成され、
前記第１のキャパシタ（７０）が、前記蓄積された電荷キャリアの残りの部分を表す高コンバージョンゲイン信号を貯蔵するように構成され、
前記低コンバージョンゲイン信号が前記高コンバージョンゲイン信号の基準レベルとして使用可能であり、それにより相関ダブルサンプリングを可能にする、画素配列（１０）。

【請求項2】

前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号が共通のノイズレベルを備え、
前記高コンバージョンゲイン信号が、画素固有のニーポイント値に応じて画素出力信号を調整するための較正レベルを示す、請求項１に記載の画素配列（１０）。

【請求項3】

デュアルコンバージョンゲイントランジスタ（１４０）と、
デュアルコンバージョンゲインキャパシタ（１５０）と、
をさらに備え、
前記デュアルコンバージョンゲイントランジスタ（１４０）が、前記拡散ノード（４２）を前記デュアルコンバージョンゲインキャパシタ（１５０）の端子ノードに接続し、
前記リセットトランジスタ（５０）が、前記端子ノードおよび前記デュアルコンバージョンゲイントランジスタ（１４０）を介して前記拡散ノード（４２）に電気的に結合される、請求項１に記載の画素配列（１０）。

【請求項4】

少なくとも２つのスイッチングトランジスタ（９０、１００）をさらに備え、
各スイッチングトランジスタ（９０、１００）が、前記サンプルホールド段のそれぞれのキャパシタ（７０、８０）に割り当てられ、前記それぞれのキャパシタ（７０、８０）の端子ノードを前記サンプルホールド段の前記入力に結合する、請求項１に記載の画素配列（１０）。

【請求項5】

前記サンプルホールド段が厳密に２つのキャパシタ（７０、８０）を備える、請求項１に記載の画素配列（１０）。

【請求項6】

前記サンプルホールド段が、所定の数の追加のキャパシタ（７５）をさらに備え、前記追加のキャパシタ（７５）の各々が、前記蓄積された電荷キャリアのさらなる部分を表す追加の信号を貯蔵するように構成される、請求項１に記載の画素配列（１０）。

【請求項7】

前記サンプルホールド段の出力に結合されたさらなる増幅器（１１０）と、選択トランジスタ（１２０）とをさらに備え、前記選択トランジスタ（１２０）が、前記さらなる増幅器（１１０）を列バス（１３０）に電気的に接続する、請求項１に記載の画素配列（１０）。

【請求項8】

請求項１に記載の画素配列（１０）を備える、イメージセンサ（２００）。

【請求項9】

画素配列（１０）を動作させる方法であって、
露光期間（ＥＰ）の間に、
第１の統合期間（Ｔ１）において、前記画素配列（１０）が備える光検出器（２０）を用いて電荷キャリアを蓄積するステップと、
前記第１の統合期間（Ｔ１）の終わりにおいて、前記蓄積された電荷キャリアのある分量を拡散ノード（４２）に移転するために第１の電圧レベル（Ｖ１）へと移転トランジスタ（３０）をパルス駆動するステップであって、前記分量が電源電圧（ＶＤＤ）に排出されるように構成される、ステップと、
第２の統合期間（Ｔ２）において、前記光検出器（２０）を用いて電荷キャリアを蓄積し続けるステップと、
貯蔵期間（ＦＳ）の間に、
前記蓄積された電荷キャリアの第１の部分を前記拡散ノード（４２）に移転するために前記第１の電圧レベル（Ｖ１）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記第１の部分を表す低コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された少なくとも第２のキャパシタ（８０）に貯蔵するステップと、
前記蓄積された電荷キャリアの残りの部分を前記拡散ノード（４２）に移転するためにフル電圧レベル（Ｖｆ）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記残りの部分を表す高コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された第１のキャパシタ（７０）に貯蔵するステップと、
読み出し期間（ＲＯ）の間に、
前記キャパシタ（７０、８０）に貯蔵されている前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号を読み出すステップと、
前記低コンバージョンゲイン信号を前記高コンバージョンゲイン信号の基準レベルとして使用することによって、相関ダブルサンプリングを実行するステップと、
を備える、方法。

【請求項10】

前記露光期間（ＥＰ）の間に、前記第２の統合期間（Ｔ２）の後、
それぞれのさらなる電圧レベル（Ｖ２、Ｖ３）へと前記移転トランジスタ（３０）を少なくとも１回追加でパルス駆動するステップをさらに備え、
各々の追加のパルス駆動により、前記蓄積された電荷キャリアの追加の分量が、前記電源電圧（ＶＤＤ）に排出されるように構成され、各々の追加のパルス駆動の後、それぞれの追加の統合期間（Ｔ３、Ｔ４）において、前記光検出器（２０）を用いて電荷キャリアを追加で蓄積し続ける、請求項９に記載の方法。

【請求項11】

前記露光期間の間の連続するパルスが加えられる際の電圧レベル（Ｖ１、Ｖ２、Ｖ３）が等しく、またはパルスごとに低下する、請求項１０に記載の方法。

【請求項12】

前記露光期間（ＥＰ）の間の前記パルス駆動の後の統合期間（Ｔ１、Ｔ２、Ｔ３、Ｔ４）が、統合期間ごとに低下する、請求項９または１０に記載の方法。

【請求項13】

前記高コンバージョンゲイン信号が、前記蓄積された電荷キャリアの前記残りの部分に基づく較正レベルを示す、請求項９に記載の方法。

【請求項14】

前記較正レベルに基づいて決定される画素固有のニーポイント値に応じて、前記低コンバージョンゲイン信号および／または前記高コンバージョンゲイン信号に基づいて画素出力信号を調整するステップをさらに備える、請求項１３に記載の方法。

【請求項15】

前記低コンバージョンゲイン信号を読み取ることがダブルデルタサンプリングを備える、請求項９に記載の方法。

【請求項16】

前記貯蔵期間（ＦＳ）の間に、
前記蓄積された電荷キャリアのさらなる部分を前記拡散ノード（４２）に移転するために前記それぞれのさらなる電圧レベルへと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記蓄積された電荷キャリアの前記さらなる部分を表すさらなる信号を、前記拡散ノード（４２）に結合されたさらなるキャパシタ（７５）に貯蔵するステップと、
をさらに備える、請求項１０に記載の方法。

【請求項17】

前記さらなる信号が、前記蓄積された電荷キャリアの前記さらなる部分に基づくさらなる較正レベルを示し、
前記画素出力信号を調整するステップが、前記さらなる較正レベルに基づいて決定されるさらなる画素固有のニーポイント値に応じて行われる、請求項１６に記載の方法。

【請求項18】

前記読み出し期間（ＲＯ）の間に、
前記さらなるキャパシタ（７５）に貯蔵されている前記さらなる信号を読み出すステップをさらに備え、前記さらなる信号を読み出すステップが相関ダブルサンプリングを備える、請求項１６に記載の方法。

【請求項19】

画素配列（１０）を動作させる方法であって、
露光期間（ＥＰ）の間に、前記画素配列（１０）が備える光検出器（２０）を用いて電荷キャリアを蓄積し、前記蓄積の間に、
前記蓄積された電荷キャリアのある分量を拡散ノード（４２）に移転するために第１の電圧レベル（Ｖ１）へと移転トランジスタ（３０）をパルス駆動する第１のステップであって、前記分量が電源電圧（ＶＤＤ）に排出されるように構成される、ステップ、
前記蓄積された電荷キャリアの第１の部分を前記拡散ノード（４２）に移転するために前記第１の電圧レベル（Ｖ１）へと前記移転トランジスタ（３０）をパルス駆動する第２のステップ、および
前記蓄積された電荷キャリアの前記第１の部分を表す低コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された少なくとも第２のキャパシタ（８０）に貯蔵するステップ
を実行するステップと、
前記露光期間（ＥＰ）の終わりにおいて、前記蓄積された電荷キャリアの残りの部分を前記拡散ノード（４２）に移転するためにフル電圧レベル（Ｖｆ）へと前記移転トランジスタ（３０）をパルス駆動するステップと、
前記フル電圧レベル（Ｖｆ）への前記パルス駆動の後、前記蓄積された電荷キャリアの前記残りの部分を表す高コンバージョンゲイン信号を、前記拡散ノード（４２）に結合された第１のキャパシタ（７０）に貯蔵するステップと、
読み出し期間（ＲＯ）の間に、前記キャパシタ（７０、８０）に貯蔵されている前記低コンバージョンゲイン信号および前記高コンバージョンゲイン信号を読み出すステップと、
前記低コンバージョンゲイン信号を前記高コンバージョンゲイン信号の基準レベルとして使用することによって、相関ダブルサンプリングを実行するステップと、
を備える、方法。

【請求項20】

前記第１の電圧レベル（Ｖ１）への第１のパルス駆動の後および前記第１の電圧レベル（Ｖ１）への第２のパルス駆動の前に、前記蓄積された電荷キャリアのそれぞれのさらなる分量を前記拡散ノード（４２）に移転するためにそれぞれのさらなる電圧レベル（Ｖ２、Ｖ３）へと前記移転トランジスタ（３０）を少なくとも１回追加でパルス駆動するステップをさらに備え、前記さらなる分量が前記電源電圧（ＶＤＤ）に排出されるように構成される、請求項１９に記載の方法。

【国際調査報告】