(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-14
(54)【発明の名称】インバンド通信インターフェースの電力管理フェンス
(51)【国際特許分類】
G06F 1/3287 20190101AFI20240806BHJP
G06F 1/3209 20190101ALI20240806BHJP
【ＦＩ】
G06F1/3287
G06F1/3209
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024500486
(86)(22)【出願日】2022-07-08
(85)【翻訳文提出日】2024-02-02
(86)【国際出願番号】 IB2022056343
(87)【国際公開番号】W WO2023281464
(87)【国際公開日】2023-01-12
(31)【優先権主張番号】17/372,253
(32)【優先日】2021-07-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】508301087
【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー
【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ
【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ
(74)【代理人】
【識別番号】100108833
【弁理士】
【氏名又は名称】早川 裕司
(74)【代理人】
【識別番号】100111615
【弁理士】
【氏名又は名称】佐野 良太
(74)【代理人】
【識別番号】100162156
【弁理士】
【氏名又は名称】村雨 圭介
(72)【発明者】
【氏名】チ ヤン ハーバート シェック
(72)【発明者】
【氏名】コスタンティノス ダニー クリスティディス
【テーマコード（参考）】
5B011
【Ｆターム（参考）】
5B011EA02
5B011KK03
5B011KK12
5B011LL11
(57)【要約】
構成要素間のデータ転送プロトコルに効率的な電力管理を提供するための装置及び方法が開示される。ソースは、要求を生成し、デスティネーションは、要求をサービスする。ソース及びデスティネーションは、要求のタイプごとに転送チャネル及び１つ以上のトランザクションチャネルの両方を含む通信プロトコルをサポートする。ソース及びデスティネーションは、転送チャネルの有効信号及びレディ信号に依存して、電力消費を自律的に管理する。ソース及びデスティネーションは、外部電力管理への依存関係を全て除去し、電力管理をサポートするために通信プロトコルに信号拡張機能を追加する必要をなくす。
【選択図】図５
【選択図】図５
【特許請求の範囲】
【請求項1】
装置であって、複数の転送チャネルを管理するように構成されたインターフェースであって、各転送チャネルは、前記装置が要求を処理する準備ができているかどうかを示す第１の信号を含む、インターフェースと、
受信した要求を処理するように構成された処理ユニットと、
電力制御ユニットと、を備え、
前記電力制御ユニットは、
前記処理ユニットが要求を処理するか否かの変更を引き起こすイベントが発生したと判定したことに少なくとも部分的に基づいて、
前記処理ユニットの電源投入又は電源切断を自律的に実行することによって、前記処理ユニットの電力管理状態を調整することと、
前記複数の転送チャネルの各々の前記第１の信号を、前記処理ユニットの電力管理状態に基づいて、前記装置が要求を処理する準備ができているかどうかを示す状態に維持することと、
を行うように構成されている、
装置。
【請求項2】
前記インターフェースは、前記複数の転送チャネルとは異なる複数のトランザクションチャネル上で、要求の対象となる１つ以上のデータの転送及び前記要求の完了ステータスを管理するように構成されている、請求項１の装置。
【請求項3】
前記電力制御ユニットは、発生したイベントがアイドル条件を含むと判定したことに少なくとも部分的に基づいて、
前記処理ユニットを自律的に電源切断して、要求を処理するのを停止する非動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記装置が要求を処理する準備ができていないことを示す状態に維持することと、
を行うように構成されている、
請求項１の装置。
【請求項4】
前記アイドル条件が発生したと判定することは、特定のタイプの要求が閾値期間にわたって受信されていないと判定したことを含む、請求項３の装置。
【請求項5】
前記複数の転送チャネルの各々は、前記特定のタイプの要求を送信する準備ができているかどうかを示す第２の信号を含む、請求項４の装置。
【請求項6】
前記電力制御ユニットは、発生したイベントが電源投入条件を含むと判定したことに少なくとも部分的に基づいて、
前記処理ユニットを自律的に電源投入して、要求を処理するのを許可する動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記装置が要求を処理する準備ができていることを示す状態に維持することと、
を行うように構成されている、
請求項１の装置。
【請求項7】
前記電源投入条件は、受信された要求の数が閾値を超えていると判定したことを含む、請求項６の装置。
【請求項8】
方法であって、デスティネーションが、複数の転送チャネルを管理することであって、各転送チャネルは、前記デスティネーションが要求を処理する準備ができているかどうかを示す第１の信号を含む、ことと、
前記デスティネーションが要求をサービスするか否かの変更を引き起こすイベントが発生したと判定したことに応じて、
前記処理ユニットの電源投入又は電源切断を自律的に実行することによって、前記処理ユニットの電力管理状態を調整することと、
前記複数の転送チャネルの各々の前記第１の信号を、前記処理ユニットの電力管理状態に基づいて、前記装置が要求を処理する準備ができているかどうかを示す状態に維持することと、を含む、
方法。
【請求項9】
前記複数の転送チャネルの各々の前記第１の信号が、閾値期間にわたって、前記デスティネーションが要求を処理する準備ができていないことを示すと判定したことに応じて、ソースが、前記デスティネーションによって処理される要求の生成を自律的に低減することを含む、請求項８の方法。
【請求項10】
発生したイベントがアイドル条件を含むと判定したことに応じて、前記処理ユニットを自律的に電源切断して、要求を処理するのを停止する非動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記装置が要求を処理する準備ができていないことを示す状態に維持することと、を含む、
請求項８の方法。
【請求項11】
前記アイドル条件が発生したと判定することは、特定のタイプの要求が、閾値期間にわたって、ソースによって前記デスティネーションに送信される準備ができていないと判定することを含む、請求項１０の方法。
【請求項12】
前記複数の転送チャネルの各々は、前記特定のタイプの要求が処理のために前記デスティネーションに送信される準備ができているかどうかを示す第２の信号を含む、請求項１１の方法。
【請求項13】
発生したイベントが電源投入条件を含むと判定したことに応じて、前記処理ユニットを自律的に電源投入して、要求を処理するのを許可する動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記装置が要求を処理する準備ができていることを示す状態に維持することと、を含む、
請求項８の方法。
【請求項14】
前記電源投入条件は、受信された要求の数が閾値を超えていると判定したことを含む、請求項１３の方法。
【請求項15】
コンピューティングシステムであって、デスティネーションと、
前記デスティネーションに結合された複数の転送チャネルであって、各転送チャネルは、前記デスティネーションが要求を処理する準備ができているかどうかを示す第１の信号を含む、複数の転送チャネルと、を備え、
前記デスティネーションは、
受信した要求を処理するように構成された処理ユニットと、
電力制御ユニットと、を備え、
前記電力制御ユニットは、
前記処理ユニットが要求を処理するか否かの変更を引き起こすイベントが発生したと判定したことに少なくとも部分的に基づいて、
前記処理ユニットの電源投入又は電源切断を自律的に実行することによって、前記処理ユニットの電力管理状態を調整することと、
前記複数の転送チャネルの各々の前記第１の信号を、前記処理ユニットの電力管理状態に基づいて、前記装置が要求を処理する準備ができているかどうかを示す状態に維持することと、
を行うように構成されている、
コンピューティングシステム。
【請求項16】
前記電力制御ユニットは、発生したイベントがアイドル条件を含むと判定したことに少なくとも部分的に基づいて、
前記処理ユニットを自律的に電源切断して、要求を処理するのを停止する非動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記デスティネーションが要求を処理する準備ができていないことを示す状態に維持することと、
を行うように構成されている、
請求項１５のコンピューティングシステム。
【請求項17】
前記アイドル条件が発生したと判定することは、特定のタイプの要求が、閾値期間にわたって、ソースから前記デスティネーションに送信される準備ができていないと判定することを含む、請求項１６のコンピューティングシステム。
【請求項18】
前記複数の転送チャネルの各々は、前記特定のタイプの要求が処理のために前記デスティネーションに送信される準備ができているかどうかを示す第２の信号を含む、請求項１７のコンピューティングシステム。
【請求項19】
前記電力制御ユニットは、発生したイベントが電源投入条件を含むと判定したことに少なくとも部分的に基づいて、
前記処理ユニットを自律的に電源投入して、要求を処理するのを許可する動作状態にすることと、
前記複数の転送チャネルの各々の前記第１の信号を、前記デスティネーションが要求を処理する準備ができていることを示す状態に維持することと、
を行うように構成されている、
請求項１５のコンピューティングシステム。
【請求項20】
前記電源投入条件は、受信された要求の数が閾値を超えていると判定したことを含む、請求項１９のコンピューティングシステム。
【発明の詳細な説明】
【背景技術】
【0001】
（関連技術の説明）
現代の集積回路（integrated circuit、ＩＣ）の電力消費は、半導体チップの世代ごとに増大する設計課題となっている。電力消費が増加するにつれて、過剰な熱を除去してＩＣの故障を防ぐために、より大型のファン及びヒートシンク等のより高価な冷却システムを利用しなければならない。しかしながら、冷却システムは、システムコストを増加させる。ＩＣの電力損の抑制は、ポータブルコンピュータ及びモバイル通信デバイスにとって課題であるだけでなく、高性能マイクロプロセッサを利用するデスクトップコンピュータ及びサーバにとっても課題である。これらのマイクロプロセッサは、複数のプロセッサコア又はコア、及び、コア内の複数のパイプラインを含む。
現代の集積回路（integrated circuit、ＩＣ）の電力消費は、半導体チップの世代ごとに増大する設計課題となっている。電力消費が増加するにつれて、過剰な熱を除去してＩＣの故障を防ぐために、より大型のファン及びヒートシンク等のより高価な冷却システムを利用しなければならない。しかしながら、冷却システムは、システムコストを増加させる。ＩＣの電力損の抑制は、ポータブルコンピュータ及びモバイル通信デバイスにとって課題であるだけでなく、高性能マイクロプロセッサを利用するデスクトップコンピュータ及びサーバにとっても課題である。これらのマイクロプロセッサは、複数のプロセッサコア又はコア、及び、コア内の複数のパイプラインを含む。
【0002】
様々なサーバ等の様々なコンピューティングデバイスは、システム機能を提供するために複数のタイプのＩＣを統合する異種統合（heterogeneous integration）を利用する。複数の機能は、オーディオ／ビデオ（audio/video、Ａ／Ｖ）データ処理、医療及びビジネス分野のための他の高度なデータ並列アプリケーション、汎用命令セットアーキテクチャ（instruction set architecture、ＩＳＡ）の命令処理、デジタル、アナログ、混成信号、及び、高周波（radio-frequency、ＲＦ）機能等を含む。複数のタイプのＩＣを統合するためのシステムパッケージングについて、様々な選択が存在する。いくつかのコンピューティングデバイスでは、システムオンチップ（system-on-a-chip、ＳＯＣ）が使用され、その一方で、他のコンピューティングデバイスでは、より小型でより高い歩留まりのチップが、マルチチップモジュール（multi-chip module、ＭＣＭ）内の大型チップとしてパッケージングされる。更に、他の機構は、システムインパッケージ（system-in-package、ＳｉＰ）内の２つ以上のダイを垂直に積層し、電気的に接続する。システムパッケージングの選択にかかわらず、コンピューティングシステムの電源切断がより複雑になる。
【0003】
上記の観点から、構成要素間のデータ転送プロトコルのための効率的な電力管理を実行するための効率的な方法及びシステムが望まれる。
【図面の簡単な説明】
【0004】
【図1】通信インターフェースの一般化された図である。
【図2】チャネルの通信プロトコルに従った書き込み動作の信号波形の一実施形態の一般化された図である。
【図3】チャネルの通信プロトコルに従った読み取り動作の信号波形の一実施形態の一般化された図である。
【図4】コンピューティングシステムの一実施形態の一般化された図である。
【図5】デスティネーション回路の自律的電源切断を効率的に実行するための方法の一実施形態の一般化された図である。
【図6】デスティネーション回路の自律的電源投入を効率的に実行するための方法の一実施形態の一般化された図である。
【図7】ソース回路の自律的電源切断を効率的に実行するための方法の一実施形態の一般化された図である。
【図8】ソース回路の自律的電源投入を効率的に実行するための方法の一実施形態の一般化された図である。
【発明を実施するための形態】
【0005】
本発明は、様々な修正及び代替形態の余地があるが、具体的な実施形態が例として図面に示されており、本明細書で詳細に説明される。しかしながら、図面及びその詳細な説明は、開示された特定の形態に本発明を限定することを意図するものではなく、逆に、本発明は、添付の特許請求の範囲によって定義される本発明の範囲に含まれる全ての修正、均等物及び代替物を包含するものであることを理解されたい。
【0006】
以下の説明では、本発明の十分な理解を提供するために、多数の具体的な詳細が記載されている。しかしながら、当業者は、これらの具体的な詳細なしに本発明が実施され得ることを認識すべきである。いくつかの例では、本発明を不明瞭にすることを避けるために、周知の回路、構造及び技術が詳細に示されていない。更に、説明の簡略性及び明確性のために、図に示される要素は、必ずしも縮尺どおりに描画されていないことが理解されよう。例えば、いくつかの要素の寸法は、他の要素に対して誇張されている。
【0007】
構成要素間のデータ転送プロトコルに効率的な電力管理を提供する装置及び方法が企画される。ソースは要求を生成し、デスティネーションは要求を処理（services）する。一実施形態では、ソースはビデオデコーダであり、デスティネーションはメモリコントローラのハブである。他の実施形態では、コンピューティングシステムにおいて、ソースは、様々なタイプの処理ユニットのうち何れかであり、デスティネーションは、様々なタイプのエンドポイントのうち何れかである。ソース及びデスティネーションのインターフェースは、それらの間で転送される信号のための通信プロトコルをサポートする。いくつかの実施形態では、通信プロトコルは、アームアドバーンストマイクロコントローラバスアーキテクチャ（Arm Advanced Microcontroller Bus Architecture、ＡＭＢＡ）オンチップ相互接続仕様のアドバーンストエクステンシブルインターフェース（Advanced extensible Interface、ＡＸＩ）プロトコルである。ソース及びデスティネーションが通信プロトコルの他の例をサポートすることが可能であり、企図される。
【0008】
様々な実施形態では、通信プロトコルには、アクセス要求（又は要求）のタイプごとに転送チャネル及び１つ以上のトランザクションチャネルの両方が含まれる。アクセス要求のタイプは、読み取りアクセス要求及び書き込みアクセス要求である。本明細書で使用される場合、「転送チャネル」とは、アクセス要求の対象となるデータがソースとデスティネーションの間で交換される前に、デスティネーションがアクセス要求を処理する準備ができているかどうかを判定するために使用される制御信号を含む、ソースとデスティネーションとの間のチャネルを指す。制御信号の例は、有効信号及びレディ信号である。有効信号は、ソースが、処理のためにデスティネーションに送信される準備ができている特定のタイプの要求を有するかどうかを指し示す。レディ信号は、デスティネーションが要求を処理する準備ができているかどうかを指し示す。一例では、書き込み転送チャネルの書き込み有効信号が、処理のためにソースからデスティネーションに送信する準備ができている書き込み要求をソースが有することを指し示す状態にある場合に、書き込み転送チャネルの書き込み有効信号がアサートされる。書き込み転送チャネルの書き込みレディ信号が、デスティネーションが書き込み要求を処理する準備ができていることを指し示す状態にある場合に、書き込み転送チャネルの書き込みレディ信号がアサートされる。読み取り転送チャネルの制御信号も同様の方式でアサートされる。
【0009】
本明細書で使用される場合、「トランザクションチャネル」とは、要求の対象となる１つ以上のデータと、対応する転送チャネルでデスティネーションが要求を処理する準備ができていることをデスティネーションが指し示した後に要求の完了ステータスを交換（転送）する、ソースとデスティネーションとの間のチャネルを指す。一例では、書き込み要求は、書き込み転送チャネル、書き込みデータトランザクションチャネル及び書き込み応答トランザクションチャネルを使用する。読み取り要求は、読み取り転送チャネル及び読み取り応答トランザクションチャネルを使用する。
【0010】
一実施形態では、ソース及びデスティネーションは、少なくとも動作状態及び非動作状態を含む複数の電力管理状態をサポートする。デスティネーションがソースによって生成された要求を処理する場合に、デスティネーションは動作状態を使用する。動作状態では、デスティネーションは、複数の電力性能状態（Ｐ－状態）のうち何れかを使用する。Ｐ－状態は、少なくとも動作電圧及び動作クロック周波数を含む。より高い性能のＰ－状態は、より大きい動作電圧及びより大きい動作クロック周波数を使用する。デスティネーションが要求を処理しない場合に、デスティネーションは非動作状態を使用する。非動作状態では、デスティネーションは、複数のＰ－状態のうち１つ以上の複数のスリープ状態の何れかを使用する。スリープ状態は、動作電圧又は動作クロック周波数がゼロであるかどうか、電源生成回路がオフか切断されているか、クロック生成回路がオフか切断されているか、特定の状態情報が維持されているかどうか等を指し示す。より深いスリープ状態では、デスティネーションは電力消費を更に低減するが、ウェイクアップして動作状態に移行して要求を再び処理する準備ができるようになるまでの時間が長くなる。いくつかの実施形態では、ソースとデスティネーションは、Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ（ＡＣＰＩ）仕様の電力管理状態をサポートする。例えば、動作状態は、ＡＣＰＩ仕様のＣ０状態とすることができ、この場合、複数のＰ－状態のうち何れかが、要求を処理する間に使用される。非動作状態は、低性能Ｐ－状態であるように選択された複数のＰ－状態のうち何れかであり得る。付加的に、非動作状態は、ＡＣＰＩ仕様のＣ１、Ｃ２、．．．、Ｃｎスリープ状態のうち何れかであり得る。
【0011】
デスティネーションが要求を処理するかどうかの変更を引き起こすイベントが発生したとデスティネーションが判定すると、デスティネーションは、デスティネーションの電源投入又は電源切断を自律的に実行することにより、動作状態と非動作状態の何れかを含むデスティネーションの状態を調整する。例えば、ソースからの要求を待っている間に、デスティネーションが、アイドル条件が発生したと判定すると、デスティネーションは、自律的に電源切断する（例えば、非動作状態に）。本明細書で使用される場合、電源切断又は電源投入等の動作を「自律」方式で実行することは、外部電力管理、集中コントローラ又は他の同様のユニットと対話することなく独立して動作を実行することを指す。例えば、デスティネーションは、外部の電力管理と対話することなく、ローカル回路にデスティネーションの１つ以上の構成要素の性能の低い電力性能状態（Ｐ－状態）を選択させることによって、自律電源切断を実行する。言い換えれば、デスティネーションは、外部電力管理に通知するか又は外部電力管理からの許可を待つことなく、この選択を実行する。デスティネーションは、外部電力管理に通知するか又は外部電力管理からの許可を待つことなく、複数のスリープ状態のうち何れかを選択することにより自律電源切断を実行することもできる。加えて、デスティネーションは、転送チャネルのレディ信号をネゲートされたままに維持する。言い換えれば、デスティネーションは、デスティネーションが要求を処理する準備ができていないことを指し示す状態でレディ信号を維持する。したがって、ソースは、デスティネーションが要求を処理する準備ができていないことを認識している。
【0012】
アイドル条件の一例は、転送チャネルの有効信号が閾値期間にわたってネゲートされているとデスティネーションが判定することである。ネゲートにされた有効信号は、ソースが処理に対する特定のタイプの要求を有していないことをデスティネーションに通知する。書き込み転送チャネルの書き込み有効信号の各々は、ソースが送信する書き込み要求を有しないことを指し示し、読み取り転送チャネルの読み取り有効信号は、ソースが送信する読み取り要求を閾値期間中に有しないことを指し示している場合、デスティネーションは、アイドル条件が発生したと判定する。
【0013】
ソースは、書き込み転送チャネルの書き込みレディ信号及び読み取り転送チャネルの読み取りレディ信号の両方がネゲートされたままである期間を測定する。測定された期間が閾値に達した場合、ソースは、デスティネーションに送信する要求の生成を自律的に低減する。本明細書で使用されるように、デスティネーションに送信するためのソース「フェンス」要求（source “fencing” requests）は、デスティネーションに送信するための要求の生成をソースが自律的に低減することを指す。言い換えれば、ソースは、外部電力管理又は他のコントローラと対話することなく、要求の生成を低減する。
【0014】
デスティネーションが非動作状態にあり、受信された要求の数が閾値を超えると判定する場合に、デスティネーションは、電源投入条件が発生したと判定する。電源投入条件は、デスティネーションが要求を処理するかどうかの変更を引き起こすイベントである。デスティネーションが、電源投入条件が発生したと判定すると、デスティネーションは、要求の処理を可能にする動作状態に自律的に電源投入する。例えば、デスティネーションは、スリープ状態又はより低い性能のＰ－状態からより高い性能のＰ－状態に移行する。加えて、デスティネーションは、転送チャネルのレディ信号をアサートされたままに維持する。言い換えれば、デスティネーションは、デスティネーションが要求を処理する準備ができていることを指し示す状態でレディ信号を維持する。電力消費を管理するために通信プロトコルの転送チャネルの有効信号及びレディ信号等の制御信号を使用することにより、ソース及びデスティネーションは、外部電力管理又は他の集中コントローラへの依存関係を除去し、電力管理をサポートするために通信プロトコルに信号拡張を追加する必要がなくなる。
【0015】
図１を参照すると、コンピューテーションインターフェース１００の一実施形態の一般化したブロック図が示されている。示されるように、通信インターフェース１００は、チャネル１２２～１３０を介してデスティネーション１４０に電気信号として情報を送信するソース１１０を含む。同様に、デスティネーション１４０は、チャネル１２２～１３０を介してソース１１０に電気信号として情報を送信することができる。したがって、ソース１１０のインターフェース１１６及びデスティネーション１４０のインターフェース１４６の各々は、電気信号をドライブするための複数の発信機、及び、電気信号を受信するための複数の受信機を含む。ソース１１０及びデスティネーション１４０の各々は、様々な機能ブロックのうち何れかを表す。場合によっては、ソース１１０及びデスティネーション１４０は同じダイ内にある。他の場合には、ソース１１０及びデスティネーション１４０は個別のダイ上にある。例えば、一実施形態では、ソース１１０及びデスティネーション１４０は、システムオンチップ（ＳＯＣ）等の集積回路（ＩＣ）上の個々のダイである。他の実施形態では、ソース１１０及びデスティネーション１４０は、システムインパッケージ（system-in-package、ＳｉＰ）又はマルチチップモジュール（multi-chip module、ＭＣＭ）における個々のダイである。
【0016】
ソース１１０は、処理ユニット１１２及び電力制御ユニット１１４を含む。単一の処理ユニットが示されているが、ソースが複数の処理ユニットを含むことが可能であり、企図される。処理ユニット１１２は、汎用プロセッサコア及びオンダイキャッシュメモリサブシステムの回路を含む様々な処理ユニットを表す。処理ユニット１１２の別の例には、かなりの数の並列実行レーンを有する高並列データマイクロアーキテクチャの回路が挙げられる。処理ユニット１１２の他の例には、特定用途向け集積回路（application specific integrated circuit、ＡＳＩＣ）、デジタル信号プロセッサ（digital signa processor、ＤＳＰ）、フィールドプログラマブルゲートアレイ（field programmable gate array、ＦＰＧＡ）等のための回路が挙げられる。同様に、処理ユニット１４２の例には、同様の回路、並びに、周辺デバイス及びメモリ管理ハブ及びモジュール用の回路が挙げられる。
【0017】
５つのチャネル１２２～１３０が通信インターフェース１００内に示されているが、別の数のチャネルが可能であり、企図される。「チャネル」という用語は「バス」とも呼ばれ、各チャネルは複数の伝送線を含むことに留意されたい。本明細書で使用される場合、「伝送線」は、「レーン」、「トレース」又は「ワイヤ」と呼ばれることもある。チャネル１２２～１３０の各々は、複数の伝送線を含む。チャネル１２２～１３０の伝送線は、半導体製造中に様々な好適な金属源から構築され、様々な任意の好適な絶縁材料によって囲まれる。
【0018】
様々な実施形態では、ソース１１０は、トランザクション又は要求のイニシエータであり、デスティネーション１４０は、トランザクションのコンプリータである。チャネル１２２～１３０は、特定の伝送線上で信号をドライブできる複数のソースを伝送線が有するバスではなく、ソース１１０とデスティネーション１４０との間でポイントツーポイント伝送線を使用する。チャネル１２２～１３０のうち特定のチャネルの複数のワイヤのうち１つ以上は単方向であり、データは、ソース１１０からデスティネーション１４０にドライブされる。
【0019】
書き込みアクセス要求（又は書き込み要求若しくは書き込み動作）の場合、ソース１１０は、対象アドレス、書き込みデータ及び有効な書き込みデータが送信されるときを指し示す少なくとも有効信号等の制御信号を含む情報をデスティネーション１４０に送信する。デスティネーション１４０は、書き込み要求のステータスを伴う肯定応答等の応答を含む情報をソース１１０に送信する。ソース１１０とデスティネーション１４０との間で送信される情報のタイミングは、インターフェース１１６及び１４６によってサポートされる通信プロトコルに基づく。同様に、読み取りアクセス要求（又は読み取り要求若しくは読み取り動作）の場合、ソース１１０は、少なくとも対象アドレスを含む情報をデスティネーション１４０に送信する。デスティネーション１４０は、読み取り応答データ等の応答及び読み取り要求のステータスを有する肯定応答を含む情報をソース１１０に送信する。ソース１１０とデスティネーション１４０との間で送信される情報のタイミングは、インターフェース１１６及び１４６によってサポートされる通信プロトコルに基づく。
【0020】
インターフェース１１６及び１４６の各々は、処理要求及び対応する応答を記憶するためのキューを含む。また、インターフェース１１６及び１４６は、チャネル１２２～１３０上の信号の発信及び受信のための特定の通信プロトコルをサポートする回路等のハードウェアを含む。通信プロトコルは、クロックサイクルごとに送信されるデータ量、信号電圧レベル、信号のタイミング、信号及びクロックの位相、クロック周波数等の情報を送信するために使用される値を判定する。通信プロトコルの例は、アームアドバーンストマイクロコントローラバスアーキテクチャ（ＡＭＢＡ）オンチップ相互接続仕様のアドバーンストエクステンシブルインターフェース（ＡＸＩ）プロトコルである。インターフェース１１６及び１４６は、通信プロトコルの他の例をサポートすることが可能であり、企図される。
【0021】
インターフェース１１６及び１４６は、書き込み動作のためのチャネルのセットと、読み取り動作のためのチャネルの個別のセットと、をサポートする。インターフェース１１６及び１４６が書き込み動作及び読み取り動作のための２つの独立したチャネルのセットをサポートすることにより、通信インターフェース１００の帯域幅及びその結果として生じる性能が増大する。例えば、インターフェース１１６及び１４６は、書き込み動作及び個別の読み取り動作の同時実行をサポートする。示されるように、書き込み動作の場合、インターフェース１１６及び１４６は、書き込み転送チャネル１２２、書き込みデータトランザクションチャネル１２４及び書き込み応答トランザクションチャネル１２６をサポートする。読み取り動作の場合、インターフェース１１６及び１４６は、読み取り転送チャネル１２８及び読み取り応答トランザクションチャネル１３０をサポートする。本明細書で使用される場合、「転送」は、単一の情報交換を指すことができるが、「トランザクション」は、情報のアドレス交換、情報の１つ以上のデータ交換、及び、ステータス情報の１つ以上の応答交換を含む１つの情報のバースト全体を指すことができる。転送及び対応するトランザクションの使用の例は、（図２及び図３の）信号波形２００及び３００の次の説明において提供される。
【0022】
いくつかの実施形態では、デスティネーション１４０の電力制御ユニット１４４は、処理ユニット１４２の１つ以上の構成要素についてそれぞれの電力性能状態（Ｐ－状態）を選択するハードウェアを利用する。Ｐ－状態は、少なくとも動作電圧及び動作クロック周波数を含む。電力制御ユニット１４４は、収集された情報のステータスを判定することに基づいて、１つ以上のＰ－状態を選択する。収集された情報の例は、所定のサンプル間隔中の所定のサンプリングされた信号、並びに、オンダイ電流センサ及び温度センサからの測定値である。追加の例は、書き込み転送チャネル１２２及び読み取り転送チャネル１２８のうち１つ以上の信号のうち何れかである。電力制御ユニット１４４は、アイドル条件が発生したと判定したことに基づいて、処理ユニット１４２の１つ以上の構成要素の自律的な電源切断を開始する。例えば、電力制御ユニット１４４は、処理ユニット１４２の１つ以上の構成要素を、要求の処理を停止する非動作状態に自律的に電源切断する。アイドル条件の一例は、書き込み転送チャネル１２２の特定の信号を検出することであり、読み取り転送チャネル１２８は、時間の閾値持続時間（又は期間）にわたってネゲートされている。一実施形態では、この特定の信号は、特定のタイプの動作がデスティネーション１４０によって処理される準備ができていることを指し示す、書き込み転送チャネル１２２及び読み取り転送チャネル１２８のレディ信号である。
【0023】
いくつかの実施形態では、転送チャネル１２２及び１２８の各々は、ソース１１０がデスティネーション１４０によって処理される準備ができている要求又は動作を有することを指し示すために、第１の信号を使用する。いくつかの例では、この第１の信号は、有効信号である。例えば、書き込み転送チャネル１２２は、アサートされた場合にソース１１０がデスティネーション１４０によって処理される準備ができている書き込み動作を有することを指し示す書き込み有効信号を含む。同様に、読み取り転送チャネル１２８は、アサートされた場合にソース１１０がデスティネーション１４０によって処理される準備ができている読み取り動作を有することを指し示す読み取り有効信号を含む。デスティネーション１４０の処理ユニット１４２が動作を処理する準備ができている場合に、インターフェース１４６は、転送チャネル１２２及び１２８のそれぞれの１つの第２の信号をアサートして、デスティネーション４０が動作を処理する準備ができていることを指し示す。例えば、書き込み転送チャネル１２２は、アサートされた場合にデスティネーション１４０がソース１１０からの書き込み動作を処理する準備ができていることを指し示す書き込みレディ信号を含む。同様に、読み取り転送チャネル１２８は、アサートされた場合にデスティネーション１４０がソース１１０からの読み取り動作を処理する準備ができていることを指し示す読み取りレディ信号を含む。
【0024】
ソース１１０が転送チャネル１２２及び１２８のうち何れかでアサートされたレディ信号を受信すると、ソース１１０は、対応する有効信号をネゲートする。付加的に、ソース１１０は、処理される動作に対応する情報をデスティネーション１４０に送信する。電力制御ユニット１４４は、書き込み転送チャネル１２２の書き込み有効信号及び読み取り転送チャネル１２８の読み取り有効信号のうち何れかが閾値時間期間にわたってネゲートされている場合を検出する。それに応じて、電力制御ユニット１４４は、処理ユニット１４２の１つ以上の構成要素を自律的に電源切断する。例えば、電力制御ユニット１４４は、処理ユニット１４２の１つ以上の構成要素について、より低い性能のＰ－状態を選択する。代替的に、電力制御ユニット１４４は、処理ユニット１４２の１つ以上の構成要素にアイドル又はスリープ状態に移行するように指示し、処理ユニット１４２によって使用される１つ以上のクロック信号をディセーブルする。
【0025】
電力制御ユニット１４４は、これらのステップを外部電力管理から独立して実行する。したがって、電力制御ユニット１４４は、集中的且つ依存的な方式ではなく、分散され独立した方式でデスティネーション１４０の電力管理を実行する。同様に、ソース１１０の電力制御ユニット１１４は、書き込み転送チャネル１２２の書き込みレディ信号及び読み取り転送チャネル１２８の読み取りレディ信号のうち一方が閾値期間にわたってネゲートされている場合を検出する。これに応じて、電力制御ユニット１１４は、デスティネーション１４０によって処理される要求の生成を自律的に低減する。いくつかの実施形態では、電力制御ユニット１１４は、処理ユニット１１２の１つ以上の構成要素を電源切断する。例えば、電力制御ユニット１１４は、処理ユニット１１２の１つ以上の構成要素について、より低い性能のＰ－状態を選択する。代替的に、電力制御ユニット１４４は、処理ユニット１１２の１つ以上の構成要素にアイドル又はスリープ状態に移行するように指示し、処理ユニット１１２によって使用される１つ以上のクロック信号をディセーブルする。外部電力管理に依存しないことにより、電力制御ユニット１１４は、集中的且つ依存的な方式ではなく、分散的且つ独立した方式でソース１１０の電力管理を実行する。
【0026】
図２に戻ると、チャネルのための通信プロトコルによる書き込み動作の信号波形２００の一実施形態の一般化されたブロック図が示されている。信号波形２００は、ソース（又はイニシエータ）とデスティネーション（又はコンプリータ）との間の書き込み動作を実施する通信プロトコルによってサポートされる信号タイプ及び信号遷移を例示する。クロック２０２は、通信プロトコルによって設定された周波数を有するクロック信号であり、対応するクロックサイクルは、イベント間のタイミングを制御するために使用される。信号波形２００は、書き込み転送チャネル２１０、書き込みデータトランザクションチャネル２２０及び書き込み応答トランザクションチャネル２３０を含む。書き込み転送チャネル２１０の書き込みレディ２１６信号がアサートされるまで、書き込みデータトランザクションチャネル２２０及び書き込み応答トランザクションチャネル２３０のイベントが開始されない。
【0027】
本明細書で使用される場合、回路ノード又は信号線は、ノード又は線が、電圧レベルを受け取るトランジスタをイネーブルする電圧レベルを記憶する場合に、「アサート」される。例えば、ｎ型トランジスタは、論理ハイレベル等のソース端子上の電圧レベルを超える少なくとも閾値電圧である正の非ゼロ電圧レベルをゲート端子で受け取ると、イネーブルされる。本明細書で使用される場合、ブール論理高（ハイ）レベルは、論理高（ハイ）レベルとも呼ばれる。同様に、ブール論理低（ロー）レベルは、論理低（ロー）レベルとも呼ばれる。様々な実施形態では、論理高レベルは電源基準レベルに等しく、論理低レベルは接地基準レベルに等しい。一例では、書き込み転送チャネルの書き込み有効信号が、処理のためにソースからデスティネーションに送信する準備ができている書き込み要求をソースが有することを指し示す状態にある場合に、書き込み転送チャネルの書き込み有効信号がアサートされる。書き込み転送チャネルの書き込みレディ信号が、デスティネーションが書き込み要求を処理する準備ができていることを指し示す状態にある場合に、書き込み転送チャネルの書き込みレディ信号がアサートされる。読み取り転送チャネルの制御信号も同様の方式でアサートされる。
【0028】
本明細書で使用される場合、回路ノード又は線は、ノード又は線が、電圧レベルを受けるトランジスタをディセーブルする電圧レベルを蓄える場合に、「ネゲート」される。ｎ型トランジスタは、ｎ型トランジスタが、論理ローレベル等のソース端子上の電圧レベルを下回る閾値電圧である電圧レベルをゲート端子で受け取ると、ディセーブルされる。同様に、ｐ型トランジスタは、ｐ型トランジスタが、論理ローレベル等のソース端子上の電圧レベルを下回る少なくとも閾値電圧である電圧レベルをゲート端子で受け取ると、イネーブルされる。ｐ型トランジスタは、ｐ型トランジスタが、論理ハイレベル等のソース端子上の電圧レベルを超える少なくとも閾値電圧である電圧レベルをゲート端子で受け取ると、ネゲートされる。一例では、書き込み転送チャネルの書き込み有効信号が、処理するためにソースからデスティネーションに送信する準備ができている書き込み要求をソースが有しないことを指し示す状態にある場合に、書き込み転送チャネルの書き込み有効信号がネゲートされる。書き込み転送チャネルの書き込みレディ信号が、デスティネーションが書き込み要求を処理する準備ができていないことを指し示す状態にある場合に、書き込み転送チャネルの書き込みレディ信号がネゲートされる。読み取り転送チャネルの制御信号も同様の方式でネゲートされる。
【0029】
以下の説明では、論理ハイレベルは、信号がアサートされるものとして説明するために使用され、論理ローレベルは、信号がネゲートされるものとして説明するために使用される。しかしながら、他の実施形態では、反対の極性を使用することができる。書き込み転送チャネル２１０は、ソースとデスティネーションとの間で書き込み動作をいつ開始することができるかを判定する。ソースは、書き込みアドレス２１２信号（又は書き込みアドレス２１２）及び書き込み有効２１４信号（又は書き込み有効２１４）をドライブする。デスティネーションは、書き込みレディ２１６をドライブする。いくつかの実施形態では、ソースは、書き込み有効２１４とともに書き込みアドレス２１２を送信する。他の実施形態では、ソースは、書き込みアドレス２１２を書き込みデータトランザクションチャネル２２０の一部として送信し、書き込み識別子（ＩＤ）を書き込み転送チャネル２１０の一部として送信する。
【0030】
デスティネーションが書き込み有効２１４のアサートされた値を受信すると、デスティネーション内の回路は、デスティネーションがいつ対応する書き込み動作を処理することができるかを判定する。例えば、デスティネーションは、処理されている現在の動作のステータス、及び、他の未処理の動作のステータスをチェックする。デスティネーションが対応する書き込み動作を処理することができる場合に、デスティネーションは、アサートされた書き込みレディ２１６をソースに送信する。示された例では、ソースは、クロックサイクル２において書き込み有効２１４をアサートする。付加的に、ソースは、クロックサイクル２において、対応する書き込みアドレス２１２をデスティネーションに送信する。デスティネーションは、クロックサイクル３において書き込みレディ２１６をアサートすることによって応答する。したがって、クロックサイクル４において、ソース及びデスティネーションの各々は、書き込みアドレス２１２、書き込み有効２１４及び書き込みレディ２１６上の値をネゲートすることができる。これらのステップは、書き込み動作を開始するためのソースとデスティネーションとの間のハンドシェイクシーケンスを完了する。
【0031】
上記のシーケンスが完了した後、ソースは、書き込みデータを書き込みデータトランザクションチャネル２２０上でデスティネーションに送信する。書き込み動作のための一連のイベントの第１のイベントは、デスティネーションが書き込みデータレディ２２６をアサートすることである。通信プロトコルに応じて、ソースは、アサートされた書き込みデータ有効２２４を書き込みデータ２２２上のデータ値とともに送信する前に、クロックサイクル（又は複数のサイクル）を待たないか、又は、所定の数のサイクルを待つ。ここで、デスティネーションは、サイクル５においてアサートされた書き込みデータレディ２２６を送信し、それに応じて、ソースは、サイクル６において、アサートされた書き込みデータ有効２２４及び第１のデータワードを送信する。この例では、ソースは、３つのデータワードを送信する。いくつかの実施形態では、ソースは、書き込みアドレス２１２とともに書き込み転送チャネル２１０内のデータワードの数の指標を送信する。他の実施形態では、ソースは、アサートされた書き込みデータ有効２２４とともに、メタデータ内のデータワードの数の指標を送信する。指標を送信することの全ての組み合わせが、可能であり、企図される。
【0032】
ソースは、サイクル７及び１０で更に２つのデータワードを送信し、これらのサイクルで書き込みデータ有効２２４をアサートする。また、ソースは、最後のデータワードがデスティネーションに送信される間、サイクル１０において書き込みデータラスト２２８をアサートする。デスティネーションは、書き込み応答トランザクションチャネル２３０を使用して、書き込み動作が完了したことを確認する。デスティネーションは、書き込み応答レディ２３６をアサートし、その後、デスティネーションは、書き込み応答有効２３４をアサートする。示されるように、デスティネーションは、サイクル１０で書き込み応答レディ２３６をアサートし、サイクル１１で書き込み応答有効２３４をアサートするが、後のサイクルも可能である。
【0033】
付加的に、サイクル１１において、デスティネーションは、書き込み応答２３２で書き込み動作のステータスを送信する。ステータスの一例は、「ＯＫ」であり、又は、書き込み動作が正常に完了したことを指定する別の指標である。別の例は、「エラー」であり、又は、書き込み動作が不成功であったことを指定する別の指標である。エラーコードは、デスティネーションによってソースに送信することもできる。そのような書き込み動作では、ソースとデスティネーションとの間の通信プロトコルは、バースト長情報と関連付けられる単一のアドレスを使用して単一の書き込み動作で複数のデータワードを送信するバーストベースのプロトコルをサポートする。データワードの何れかがエラーを含むとデスティネーションが判定した場合、一実施形態では、デスティネーションがエラーのソースを知らせる前に、デスティネーションは、バースト全体が完了するまで待つ。
【0034】
書き込み転送チャネル２１０に戻ると、上記の例に示されるように、ソースは、サイクル２で書き込み有効２１４をアサートする。したがって、デスティネーションは、処理に対する保留中の書き込み動作を認識する。しかしながら、デスティネーションが、書き込み有効２１４が閾値期間にわたってネゲートされたままであると判定した場合に、デスティネーションは、デスティネーションの１つ以上の構成要素を自律的に電源切断して要求を処理することを停止する非動作状態にする。例えば、デスティネーションは、デスティネーションの１つ以上の構成要素に対してより低い性能のＰ－状態を選択する。代替的に、デスティネーションは、デスティネーションの１つ以上の構成要素を複数のスリープ状態のうち何れかに移行するように指示し、デスティネーションは、これらのスリープ状態の１つ以上でデスティネーションにより使用される１つ以上のクロック信号をディセーブルする。
【0035】
付加的に、デスティネーションは、書き込みレディ２１６でネゲートされた値を維持する。したがって、デスティネーションが低電力状態にあり、ソースが書き込み有効２１４をアサートしている場合、デスティネーションは、アサートされた書き込みレディ２１６で応答する前に、デスティネーションの１つ以上の構成要素に対してより高性能のＰ－状態を選択するのに長い時間がかかる可能性がある。その間、ソースは、保留中の書き込み動作に対応する情報を記憶し続ける。デスティネーションがコンピューティングシステムの電力消費を低減する間、データ破損が発生しない。更に、外部電力管理が使用されず、拡張又は側波帯信号等の追加信号が使用されない。むしろ、電力消費の低減は、書き込み有効２１４及び書き込みレディ２１６等の既存の信号を使用して達成される。様々な実施形態では、これらの２つの信号は、サポートされる通信プロトコル内に既に存在する。
【0036】
更に、書き込みレディ２１６が閾値期間にわたってネゲートされたままであるとソースが判定した場合、ソースは、デスティネーションによって処理される書き込み動作の生成を自律的に低減する。ソースは、デスティネーションに送信する要求の生成を低減し、電力消費も低減するために、デスティネーションについて上述したのと同様のステップを実行することができる。言い換えれば、ソースは、デスティネーションによって処理されるべき要求をフェンスする。ソース及びデスティネーションの各々は、互いに依存することなく再び電源投入する能力を含む。一例では、デスティネーションは他のソースから入力信号を受信する。一実施形態では、ソースは、ビデオデコーダであり、デスティネーションは、メモリコントローラとインターフェースするメモリ管理ハブ（又はハブ）である。メモリコントローラは、ハブが必要とされるとき、及び、メモリコントローラが電源切断しているときをハブに命令する。電源切断される場合に、ビデオデコーダがハブのための作業を有していない場合、閾値期間の後、ハブは、書き込み有効２１４及び書き込みレディ２１６を使用して自律的に電源切断する。いくつかの実施形態では、電源切断を判定する場合、デスティネーションは、書き込み有効２１４をソースからの同様の読み取り有効信号と組み合わせる。例えば、デスティネーションは、閾値期間にわたってソースから書き込み動作及び読み取り動作が受信されなくなるまで、電源切断しない。
【0037】
図３を参照すると、チャネルのための通信プロトコルによる読み取り動作の信号波形３００の一実施形態の一般化されたブロック図が示されている。信号波形３００は、ソース（又はイニシエータ）とデスティネーション（又はコンプリータ）との間の読み取り込み動作を実施する通信プロトコルによってサポートされる信号タイプ及び信号遷移を例示する。クロック３０２は、通信プロトコルによって設定された周波数を有するクロック信号であり、対応するクロックサイクルは、イベント間のタイミングを制御するために使用される。信号波形３００は、読み取り転送チャネル３１０及び読み取り応答トランザクションチャネル３２０を含む。読み取り応答トランザクションチャネル３２０のイベントは、読み取り転送チャネル３１０の読み取りレディ３１６信号がアサートされるまで開始されない。
【0038】
デスティネーションが読み取り有効３１４のアサートされた値を受信すると、デスティネーション内の回路は、デスティネーションがいつ対応する読み取り動作を処理することができるかを判定する。デスティネーションが対応する読み取り動作を処理することができる場合、デスティネーションは、アサートされた読み取りレディ３１６をソースに送信する。示された例では、ソースは、サイクル２において読み取り有効３１４をアサートする。付加的に、ソースは、サイクル２において、対応する読み取りアドレス３１２をデスティネーションに送信する。デスティネーションは、サイクル３において読み取りレディ３１６をアサートすることによって応答する。したがって、サイクル４において、ソース及びデスティネーションの各々は、読み取りアドレス３１２、読み取り有効３１４及び読み取りレディ３１６上の値をネゲートすることができる。これらのステップは、読み取り動作を開始するためのソースとデスティネーションとの間のハンドシェイクシーケンスを完了する。
【0039】
上記のシーケンスが完了した後、デスティネーションは、読み取り応答トランザクションチャネル３２０上で読み取りデータをソースに送信する。先に説明した書き込み動作と同様に、デスティネーションは、アサートされた読み取りデータレディ３２６をサイクル５で送信し、アサートされた読み取りデータ有効３２４及び第１のデータワードをサイクル６で送信する。付加的に、デスティネーションは、読み取り応答３３０上で第１のデータワードに対する読み取り動作のステータスを送信する。この例では、ソースは、３つのデータワードを要求し、デスティネーションは、サイクル７及び１０において次の２つのデータワードを送信する。デスティネーションは、サイクル１０で読み取りデータラスト３２８をアサートし、サイクル１１で読み取りデータレディ３２６をネゲートする。書き込み動作と同様に、通信プロトコルに応じて、特定の制御信号のアサートの間に所定数のサイクルが挿入され、読み出すデータワード数の指標が読み取り転送チャネル３１０及び読み取り応答トランザクションチャネル３２０の何れかに挿入される。
【0040】
読み取り転送チャネル３１０に戻ると、上記の例に示されるように、ソースは、サイクル２で読み取り有効３１４をアサートする。したがって、デスティネーションは、処理するための保留中の読み取り動作を認識される。しかしながら、デスティネーションが読み取り有効３１４が閾値期間にわたってネゲートされたままであると判定した場合、デスティネーションは、デスティネーションの１つ以上の構成要素を自律的に電源切断して要求を処理することを停止する非動作状態にする。例えば、デスティネーションは、デスティネーションの１つ以上の構成要素に対してより低い性能のＰ－状態を選択する。代替的に、デスティネーションは、デスティネーションの１つ以上の構成要素をアイドル又はスリープ状態に移行するように指示し、デスティネーションは、デスティネーションにより使用される１つ以上のクロック信号をディセーブルする。付加的に、デスティネーションは、読み取りレディ３１６上でネゲートされた値を維持する。ソースが、読み取りレディ３１６が閾値期間にわたってネゲートされたままであると判定した場合に、ソースは、デスティネーションによって処理される読み取り動作の生成を自律的に低減する。ソース及びデスティネーションの各々は、上述したように、１つ以上の関連する構成要素のＰ－状態を自律的に低減することができる。
【0041】
図４に戻ると、コンピューティングシステム４００の一実施形態の一般化したブロック図が示されている。示されるように、コンピューティングシステム４００は、クライアント４１０、メモリコントローラ４８０及びリンクインターフェース４９０の各々の間の通信ファブリック４５０を含む。いくつかの実施形態では、処理ノード４００の構成要素は、システムオンチップ（ＳＯＣ）等の集積回路（ＩＣ）上の個々のダイである。他の実施形態では、構成要素は、システムインパッケージ（ｓｙｓｔｅｍ－ｉｎ－ｐａｃｋａｇｅ、ＳｉＰ）又はマルチチップモジュール（ｍｕｌｔｉ－ｃｈｉｐ ｍｏｄｕｌｅ、ＭＣＭ）における個々のダイである。
【0042】
例示された実施形態では、クライアント４１０は、中央処理ユニット（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ、ＣＰＵ）４２０、グラフィックス処理ユニット（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ、ＧＰＵ）４３０、及び、ハブ４４０を含む。ハブ４４０は、マルチメディアエンジン４４６と通信するために使用される。ＣＰＵ４２０、ＧＰＵ４３０及びマルチメディアエンジン４４６は、アプリケーションを処理することができるコンピューティングリソースの例である。示されていないが、他の実施形態では、他のタイプのコンピューティングリソースがクライアント４１０に含まれる。ＣＰＵ４２０内の１つ以上のプロセッサコアの各々は、所定の選択された命令セットアーキテクチャ（ＩＳＡ）に従って命令を実行するための回路を含む。様々な実施形態では、ＣＰＵ４２０内のプロセッサコアの各々は、所定のＩＳＡの命令を処理するために使用されるスーパースカラマルチスレッドマイクロアーキテクチャを含む。一実施形態では、ＧＰＵ４３０は、かなりの数の並列実行レーンを有する高並列データマイクロアーキテクチャを含む。一実施形態では、マイクロアーキテクチャは、並列実行レーンのために、単一命令複数データ（ＳＩＭＤ）パイプラインを使用する。マルチメディアエンジン４４６は、マルチメディアアプリケーションのためのオーディオデータ及びビジュアルデータを処理するためのプロセッサを含む。
【0043】
単一のメモリコントローラ４８０が示されているが、他の実施形態では、コンピューティングシステム４００において別の数のメモリコントローラが使用される。様々な実施形態では、メモリコントローラ４８０は、ファブリック４５０を介してクライアント４１０からメモリ要求を受信し、メモリ要求をスケジュールし、スケジュールされたメモリ要求をシステムメモリ及び主メモリのうち何れかに送信する。また、メモリコントローラ４８０は、システムメモリ及び主メモリからも応答を受信し、その応答を、クライアント４１０内の要求の対応するソースに送信する。様々な実施形態では、システムメモリは、Ｉ／Ｏコントローラ及びバス４８２並びにメモリバス４８２を介した主メモリからのデータで満たされる。元のメモリ要求を完了するために、要求されたブロックを有する対応するキャッシュフィルラインが主メモリからクライアント４１０のキャッシュメモリサブシステムの対応する何れかに搬送される。キャッシュフィルラインは、１つ以上のレベルのキャッシュ内に置かれる。
【0044】
いくつかの実施形態では、コンピューティングシステム４００のアドレス空間は、少なくともＣＰＵ４２０、ＧＰＵ４３０及びハブ４４０と、入力／出力（Ｉ／Ｏ）周辺デバイス（図示せず）及びリンクインターフェース（ｉｎｔｅｆａｃｅ）４９０を介してアクセスされる他のタイプの周辺デバイス等の１つ以上の他の構成要素と、の間で分割される。メモリマップは、何れのアドレスが何れの構成要素にマッピングされるか、したがって、特定のアドレスに対するメモリ要求がＣＰＵ４２０、ＧＰＵ４３０及びハブ４４０の何れにルーティングされるべきかを判定するために維持される。一実施形態では、システムメモリは、様々なダイナミックランダムアクセスメモリ（ＤＲＡＭ）のうち何れかであり、対応するプロトコルは、メモリコントローラ４８０によってサポートされる。いくつかの実施形態では、主メモリは、様々なタイプの不揮発性ランダムアクセス二次データ記憶装置のうち何れかである。主メモリの例は、ハードディスクドライブ（hard disk drive、ＨＤＤ）及びソリッドステートディスク（solid-state disk、ＳＳＤ）である。マルチメディアエンジン４４６と通信するために使用されるハブ４４０と同様に、ハブ４６０及び４７０は、メモリコントローラ４８０と通信するために使用される。
【0045】
様々な実施形態では、通信ファブリック４５０（又はファブリック４５０）は、リンクインターフェース４９０を介して、クライアント４１０と、メモリコントローラ４８０と、他の周辺デバイスと、の間でデータを往復して転送する。ファブリック４５０を介して転送されるデータは、コマンド、メッセージ、プローブ、割込み、並びに、コマンド及びメッセージに対応するデータ等のデータを含む。いくつかの実施形態では、ファブリック４５０は、少なくとも、要求及び応答を記憶するためのキュー、内部ネットワークを介して要求を送信する前に受信した要求の間で調停するための選択ロジック、パケットを構築及びデコードするためのロジック、及び、パケットのルートを選択するためのロジックを含む。
【0046】
示されるように、クライアント４１０、ハブ４６０及び４７０、並びに、リンクインターフェース４９０は、それぞれの通信プロトコルをサポートするためのインターフェースを含む。例えば、ＣＰＵ４２０はインターフェース４２２を含み、ＧＰＵ４３０はインターフェース４３２を含み、ハブ４４０はインターフェース４４２を含む等である。いくつかの実施形態では、ファブリック４５０に接続されたこれらのインターフェースの伝送線は、ポイントツーポイント通信チャネルである。物理レベルにおいて、リンクは、１つ以上のレーンを含む。いくつかの実施形態では、インターフェース４２２、４３２、４４２、４６２、４７２、４９２は、アームアドバーンストマイクロコントローラバスアーキテクチャ（ＡＭＢＡ）オンチップ相互接続仕様のアドバーンストエクステンシブルインターフェース（ＡＸＩ）プロトコルをサポートする。これらのインターフェースは、通信プロトコルの他の例をサポートすることが可能であり、企図される。いくつかの実施形態では、これらのインターフェースの各々は、各々がそれぞれのタイプのパケットを記憶するための複数のキューを含む。付加的に、各々が複数のキューのそれぞれから候補パケットを選択するための複数のキューアービタがある。
【0047】
加えて、クライアント４１０並びにハブ４６０及び４７０は、ローカル電力管理のための電力制御ユニット（すなわちpower control unit、ＰＣＵ）を含む。例えば、ＣＰＵ４２０は電力制御ユニット４２４（すなわちＰＣＵ４２４）を含み、ＧＰＵ４３０はＰＣＵ４３４を含み、ハブ４４０はＰＣＵ４４４を含み、ハブ４６０はＰＣＵ４６４を含み、ハブ４７０はＰＣＵ４７４を含む。ＰＣＵは、対応するユニットのそれぞれの電力性能状態（Ｐ－状態）を選択し、及び／又は、アイドル又はスリープ状態を選択する。様々な実施形態において、ＰＣＵは、対応するインターフェースによってサポートされる転送チャネルの信号を監視する。例えば、ＰＣＵは、転送チャネルの有効信号及びレディ信号を監視する。再び、図２及び図３を簡単に参照すると、これらの信号の例は、書き込み転送チャネル２１０の書き込み有効２１４及び書き込みレディ２１６、並びに、読み取り転送チャネル３１０の読み取り有効３１４及び読み取りレディ３１６である。ＰＣＵは、これらの監視された信号に基づいて、対応するユニットのＰ－状態を自律的に選択する。ＰＣＵは、Ｐ－状態を選択するために集中電力管理と通信しない。一例では、マルチメディアエンジン４４６はビデオデコーダを含み、ハブ４７０を介してシステムメモリにアクセスする。インターフェース４４２は、図１のソース１１０のインターフェース１１６等のソースに対するインターフェースとして機能し、インターフェース４７２は、デスティネーション１４０（図１）のインターフェース１４６等のデスティネーションに対するインターフェースとして機能する。
【0048】
以下に説明する方法５００～８００は、ソース及びデスティネーションのインターフェースに使用される。ソースは要求を生成し、デスティネーションは要求を処理する。ソース及びデスティネーションのインターフェースは、それらの間で転送される信号のための通信プロトコルをサポートする。様々な実施形態では、通信プロトコルには、要求のタイプごとに転送チャネル及び１つ以上のトランザクションチャネルの両方が含まれる。例えば、書き込み要求は、書き込み転送チャネル、書き込みデータトランザクションチャネル及び書き込み応答トランザクションチャネルを使用する。読み取り要求は、読み取り転送チャネル及び読み取り応答トランザクションチャネルを使用する。いくつかの実施形態では、通信プロトコルの例は、アームアドバーンストマイクロコントローラバスアーキテクチャ（ＡＭＢＡ）オンチップ相互接続仕様のアドバーンストエクステンシブルインターフェース（ＡＸＩ）プロトコルである。ソース及びデスティネーションが通信プロトコルの他の例をサポートすることが可能であり、企図される。先に説明した装置、処理ユニット及びシステムのうち何れかを使用して、方法５００～８００のステップを実施することができる。方法５００～８００は、電力消費を自律的に低減するためにソース及びデスティネーションによって実行されるステップを説明する。これらのステップの更なる説明が、以下の説明において提供される。
【0049】
図５を参照すると、デスティネーション回路の自律電源切断を効率的に実行するための方法５００の一実施形態が示されている。説明のために、この実施形態（並びに図６～図８）におけるステップを順番に示す。しかしながら、他の実施形態では、いくつかのステップは、図示した順序とは異なる順序で起こり、いくつかのステップは、同時に実行され、いくつかのステップは、他のステップと組み合わされ、いくつかのステップは、存在しない。
【0050】
デスティネーションは、ソースからの要求が処理（サービス）される準備ができていることを示す状態にある有効信号を受信する（ブロック５０２）。例えば、有効信号がアサートされる。デスティネーションは、デスティネーションが要求を処理（サービス）する準備ができていることを指し示す状態でレディ信号をソースに送信する（ブロック５０４）。例えば、レディ信号がアサートされる。デスティネーションは、ソースからの有効信号がアサートされている状態からネゲートされている状態に移行したことを検出する（ブロック５０６）。デスティネーションは、ソースから受信した未処理の要求を処理（サービス）する（ブロック５０８）。未処理の処理要求がある場合（条件ブロック５１０：「はい」）、デスティネーションは、アイドル時間の測定値をリセットする（ブロック５１２）。
【0051】
未処理の処理要求がない場合（条件ブロック５１０：「いいえ」）、デスティネーションは、アイドル時間の期間を測定する（ブロック５１４）。アイドル時間が閾値に達したことをデスティネーションが検出しない場合（条件ブロック５１６：「いいえ」）、方法５００の制御フローは条件ブロック５１０に戻り、未処理の処理（サービス）要求があるかどうかが判定される。デスティネーションが、期間が閾値に達したことを検出した場合（条件ブロック５１６：「はい」）、デスティネーションは、要求を処理（サービス）すること停止する非動作状態に自律的に電源切断するステップを実行する（ブロック５１８）。付加的に、デスティネーションは、レディ信号をネゲートされたままに維持する。
【0052】
図６に戻ると、デスティネーション回路の自律的電源投入を効率的に実行するための方法６００の一実施形態が示されている。電源切断されたデスティネーションは、自律的に電源投入する条件を検出する（ブロック６０２）。いくつかの実施形態では、電源投入条件が発生したと判定することは、受信された要求の数が閾値を超えるか、又は、特定のタイプの要求がデスティネーションのインターフェースにおいて受信されたと判定することを含む。それに応じて、デスティネーションは、要求の処理（サービス）を可能にする動作状態に自律的に電源投入する。例えば、インターフェースは、デスティネーションの構成要素が低性能のＰ－状態又は複数のスリープ状態のうち何れかからより高い性能のＰ－状態に移行する必要があることを指定するデスティネーションのローカル電力制御ユニットに指標を送信する。デスティネーションは、要求の処理（サービス）を可能にするために、デスティネーションの動作パラメータを調整する（ブロック６０４）。動作パラメータは、少なくとも動作電圧及び動作クロック周波数を含む。デスティネーションは、要求が処理（サービス）される準備ができていることを指し示すソースからの有効信号を検出する（ブロック６０６）。デスティネーションは、デスティネーションが要求を処理（サービス）する準備ができていることを指し示すレディ信号をソースに送信する（ブロック６０８）。デスティネーションは、調整された動作パラメータを使用して、ソースから受信した未処理の要求を処理（サービス）する（ブロック６１０）。
【0053】
図７に戻ると、ソース回路の自律的電源切断を効率的に実行するための方法７００の一実施形態が示されている。ソースは、転送チャネルの有効信号を要求がデスティネーションによって処理（サービス）される準備ができていることを指し示すデスティネーションに送信する（ブロック７０２）。例えば、ソースは、書き込み転送チャネルの書き込み有効信号及び読み取り転送チャネルの読み取り有効信号のうち１つ以上のアサートされた値をデスティネーションに送信する。ソースは、転送チャネルのレディ信号の何れかが、デスティネーションが要求を処理（サービス）する準備ができていることを指し示す状態に設定されるのを待つ（ブロック７０４）。ソースは、期間を測定する（ブロック７０６）。ソースが、アサートされるようになる転送チャネルの任意のレディ信号を検出した場合（条件ブロック７０８：「はい」）、ソースは、期間の測定をリセットする（ブロック７１０）。ソースは、１つ以上の要求をデスティネーションに送信し、対応する結果を受信するステップを実行する（ブロック７１２）。例えば、ソースは、サポートされる通信プロトコルの制御信号のタイミングに従う。
【0054】
ソースが、アサートされるようになる転送チャネルのレディ信号を検出しない場合（条件ブロック７０８：「いいえ」）、及び、ソースが、期間が閾値に達することを判定しない場合（条件付きブロック７１４：「いいえ」）、方法７００の制御フローは、ソースが期間を測定するブロック７０６に戻る。ソースが、アサートされるようになる転送チャネルのレディ信号を検出しない場合（条件ブロック７０８：「いいえ」）、及び、ソースが、期間が閾値に達していると判定する場合（条件ブロック７１４：「はい」）、ソースは、デスティネーションによって処理（サービス）される要求の生成を低減するためのステップを実行する（ブロック７１６）。様々な実施形態では、ソースは、これらのステップを自律的に実行する。例えば、ソースは、外部電力管理に通知し、又は、外部電力管理からの許可を待たずに、１つ以上の構成要素のより低性能なＰ－状態を選択する。
【0055】
図８に戻ると、ソース回路の自律的電源投入を効率的に実行するための方法８００の一実施形態が示されている。ソースは、動作パラメータ及び条件を更新して、デスティネーションによって処理（サービス）される要求の生成を低減する（ブロック８０２）。様々な実施形態では、ソースは、これらの更新を自律的に実行する。ソースは、デスティネーションが要求を処理（サービス）する準備ができていることを指し示す信号を待つ（ブロック８０４）。例えば、ソースは、転送チャネルのレディ信号の何れかが、デスティネーションが要求を処理する準備ができていることを指し示す状態に設定されるのを待つ。ソースがこの信号を受信しない場合（条件ブロック８０６：「いいえ」）、方法８００の制御フローは、ブロック８０４に戻り、そこでソースは、更新された動作パラメータを使用して、他の未処理のタスク（存在する場合）を対処しながら待つ。
【0056】
デスティネーションが要求を処理（サービス）する準備ができていることを指し示す信号をソースが受信した場合（条件ブロック８０６：「はい」）、ソースは、要求をデスティネーションに送信する（ブロック８０８）。ソースは、動作パラメータを更新して、デスティネーションによって処理（サービス）される要求の生成を増加させる（ブロック８１０）。例えば、ソースは、外部電力管理に通知し、又は、外部電力管理からの許可を待たずに、１つ以上の構成要素のより高性能なＰ－状態を選択する。
【0057】
上述された実施形態のうち１つ以上は、ソフトウェアを含むことに留意されたい。そのような実施形態では、方法及び／又は機構を実装するプログラム命令は、コンピュータ可読媒体上に搬送又は記憶される。プログラム命令を記憶するように構成されている多数のタイプの媒体が利用可能であり、例えば、ハードディスク、フロッピー（登録商標）ディスク、ＣＤ－ＲＯＭ、ＤＶＤ、フラッシュメモリ、プログラマブルＲＯＭ（Programmable ROM、ＰＲＯＭ）、ランダムアクセスメモリ（random access memory、ＲＡＭ）、及び、様々な他の形態の揮発性又は不揮発性記憶装置が挙げられる。一般的に言えば、コンピュータアクセス可能記憶媒体は、命令及び／又はデータをコンピュータに提供するために、使用中にコンピュータによってアクセス可能な任意の記憶媒体を含む。例えば、コンピュータアクセス可能記憶媒体としては、磁気又は光学媒体（例えば、ディスク（固定又は取り外し可能）、テープ、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ＣＤ－Ｒ、ＣＤ－ＲＷ、ＤＶＤ－Ｒ、ＤＶＤ－ＲＷ、Ｂｌｕ－Ｒａｙ（登録商標）等）の記憶媒体が挙げられる。記憶媒体としては、ＲＡＭ（例えば、同期ダイナミックＲＡＭ（synchronous dynamic RAM、ＳＤＲＡＭ）、ダブルデータレート（ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ、ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）ＳＤＲＡＭ、低電力ＤＤＲ（ｌｏｗ－ｐｏｗｅｒ ＤＤＲ、ＬＰＤＤＲ２等）ＳＤＲＡＭ、ラムバスＤＲＡＭ（Rambus DRAM、ＲＤＲＡＭ）、スタティックＲＡＭ（static RAM、ＳＲＡＭ）等）、ＲＯＭ、フラッシュメモリ等の揮発性又は不揮発性メモリ媒体、ユニバーサルシリアルバス（Universal Serial Bus、ＵＳＢ）インターフェース等の周辺インターフェースを介してアクセス可能な不揮発性メモリ（例えば、フラッシュメモリ）等が更に挙げられる。記憶媒体としては、微小電気機械システム（microelectromechanical system、ＭＥＭＳ）、並びに、ネットワーク及び／又はワイヤレスリンク等の通信媒体を介してアクセス可能な記憶媒体が挙げられる。
【0058】
付加的に、様々な実施形態では、プログラム命令は、Ｃ等の高レベルプログラミング言語、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の設計言語（design language、ＨＤＬ）、又は、ＧＤＳＩＩストリームフォーマット（ＧＤＳＩＩ）等のデータベースフォーマットでのハードウェア機能の動作レベル記述又はレジスタ転送レベル（register-transfer level、ＲＴＬ）記述を含む。場合によっては、記述は、合成ライブラリからゲートのリストを含むネットリストを生成するために記述を合成する合成ツールによって読み出される。ネットリストは、システムを含むハードウェアの機能も表すゲートのセットを含む。ネットリストは、次いで、マスクに適用される幾何学的形状を記述するデータセットを生成するために、配置及びルーティングされ得る。次に、マスクは、システムに対応する半導体回路又は回路を生成するために、様々な半導体製作ステップで使用され得る。代替的に、コンピュータアクセス可能記憶媒体上の命令は、必要に応じて、ネットリスト（合成ライブラリを有する若しくは有しない）又はデータセットである。付加的に、命令は、Ｃａｄｅｎｃｅ（登録商標）、ＥＶＥ（登録商標）及びＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ（登録商標）等のベンダからのハードウェアベースのタイプのエミュレータによるエミュレーションのために利用される。
【0059】
上記の実施形態は、かなり詳細に説明されているが、上記の開示が十分に理解されると、多数の変形及び修正が当業者には明らかになるであろう。以下の特許請求の範囲は、全てのそのような変形及び修正を包含すると解釈されることが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】