知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-23
(54)【発明の名称】連続重み付けＰＰＭ持続時間信号を用いるデータ伝送
(51)【国際特許分類】
G06G 7/161 20060101AFI20240816BHJP
G06N 3/063 20230101ALI20240816BHJP
G06G 7/60 20060101ALI20240816BHJP
G06G 7/16 20060101ALI20240816BHJP
【ＦＩ】
G06G7/161
G06N3/063
G06G7/60
G06G7/16 510
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024505582
(86)(22)【出願日】2022-08-08
(85)【翻訳文提出日】2024-01-30
(86)【国際出願番号】 IB2022057361
(87)【国際公開番号】W WO2023017395
(87)【国際公開日】2023-02-16
(31)【優先権主張番号】17/399,147
(32)【優先日】2021-08-11
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】安田 岳雄
(72)【発明者】
【氏名】岡崎 篤也
(57)【要約】
信号を処理するためのコンピュータ実装方法であって、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、活性化関数（ＡＦ）によって、ＭＡＣ演算の結果から入力アナログ信号を有利に生成することとを含む、コンピュータ実装方法が提供される。
【特許請求の範囲】
【請求項1】
信号を処理するためのコンピュータ実装方法であって、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、
前記ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、
前記メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、
活性化関数（ＡＦ）によって、前記ＭＡＣ演算の結果から前記入力アナログ信号を生成することと
を含む、コンピュータ実装方法。
【請求項2】
前記ＣＷ ＰＰＭ持続時間信号が、ネットワークを介してプレニューロンからポストニューロンへ伝送される、請求項１に記載のコンピュータ実装方法。
【請求項3】
前記ＣＷ ＰＰＭ持続時間信号が、指数関数的に減衰する重み付け信号である、請求項１または２に記載のコンピュータ実装方法。
【請求項4】
前記指数関数的に減衰する重み付け信号が、前記指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく、請求項３に記載のコンピュータ実装方法。
【請求項5】
前記ＭＡＣおよび前記ＡＦの出力である入力アナログ値から生成された前記ＣＷ ＰＰＭ持続時間信号を使用することによって、各ステップを繰り返すことをさらに含む、請求項１ないし４のいずれか一項に記載のコンピュータ実装方法。
【請求項6】
前記ＣＷ ＰＰＭ持続時間信号は、持続時間パルスを短くすることによってデータ伝送を可能にする、請求項１ないし５のいずれか一項に記載のコンピュータ実装方法。
【請求項7】
前記メモリ・アクセス信号が、スロープ信号とウィンドウ信号とに分けられる、請求項１ないし６のいずれか一項に記載のコンピュータ実装方法。
【請求項8】
前記スロープ信号と前記ウィンドウ信号とが、データ伝送を制御するためのメモリ・アクセス量を決定する、請求項７に記載のコンピュータ実装方法。
【請求項9】
信号を処理するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品が、プログラム命令が組み込まれたコンピュータ可読記憶媒体を含み、前記プログラム命令が、コンピュータに、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、
前記ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、
前記メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、
活性化関数（ＡＦ）によって、前記ＭＡＣ演算の結果から前記入力アナログ信号を生成することと
を実行させるように、前記コンピュータによって実行可能である、コンピュータ・プログラム製品。
【請求項10】
前記ＣＷ ＰＰＭ持続時間信号が、ネットワークを介してプレニューロンからポストニューロンへ伝送される、請求項９に記載のコンピュータ・プログラム製品。
【請求項11】
前記ＣＷ ＰＰＭ持続時間信号が、指数関数的に減衰する重み付け信号である、請求項９または１０に記載のコンピュータ・プログラム製品。
【請求項12】
前記指数関数的に減衰する重み付け信号が、前記指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく、請求項１１に記載のコンピュータ・プログラム製品。
【請求項13】
前記ＭＡＣおよび前記ＡＦの出力である入力アナログ値から生成された前記ＣＷ ＰＰＭ持続時間信号を使用することによって、各ステップを繰り返すことをさらに含む、請求項９ないし１２のいずれか一項に記載のコンピュータ・プログラム製品。
【請求項14】
前記ＣＷ ＰＰＭ持続時間信号が、持続時間パルスを短くすることによってデータ伝送を可能にする、請求項９ないし１３のいずれか一項に記載のコンピュータ・プログラム製品。
【請求項15】
前記メモリ・アクセス信号が、スロープ信号とウィンドウ信号とに分けられる、請求項９ないし１４のいずれか一項に記載のコンピュータ・プログラム製品。
【請求項16】
前記スロープ信号と前記ウィンドウ信号とが、データ伝送を制御するためのメモリ・アクセス量を決定する、請求項１５に記載のコンピュータ・プログラム製品。
【請求項17】
アナログ・ニューラル・ネットワーク・デバイスのための信号処理システムであって、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成するための信号発生器と、
前記ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換するための変換器と、
前記メモリ・アクセス信号を用いてメモリにアクセスすることによって処理するための積和（ＭＡＣ）演算器と、
前記ＭＡＣ演算器の結果を処理し、前記信号発生器に対して前記入力アナログ信号を生成するための活性化関数（ＡＦ）演算器と
を備える、信号処理システム。
【請求項18】
前記ＣＷ ＰＰＭ持続時間信号が、ネットワーク・ルータを介してプレニューロンからポストニューロンへ伝送される、請求項１７に記載のシステム。
【請求項19】
前記ＣＷ ＰＰＭ持続時間信号が、指数関数的に減衰する重み付け信号である、請求項１７または１８に記載のシステム。
【請求項20】
前記指数関数的に減衰する重み付け信号が、前記指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく、請求項１９に記載のシステム。
【請求項21】
前記ＣＷ ＰＰＭ持続時間信号が、持続時間パルスを短くすることによってデータ伝送を可能にする、請求項１７ないし２０のいずれか一項に記載のシステム。
【請求項22】
前記メモリ・アクセス信号が、スロープ信号とウィンドウ信号とに分けられる、請求項１７ないし２１のいずれか一項に記載のシステム。
【請求項23】
前記スロープ信号と前記ウィンドウ信号とが、データ伝送を制御するためのメモリ・アクセス量を決定する、請求項２２に記載のシステム。
【請求項24】
アレイ構造であって、複数のビット線と複数のワード線との間に組み込まれた複数のメモリ・セルを備え、各メモリ・セルが、
ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、
前記ＦＥＴの前記ドレイン・コンタクトに電気的に接続された一端部、および１つのメモリ・セルの２つのワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器と
を含み、
スロープ信号が、前記ワード線のうちの１つに供給され、ウィンドウ信号が、前記ＦＥＴの前記ゲート・コンタクトに接続された別のワード線に供給されて、前記スロープ信号と前記ウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようになっている、アレイ構造。
【請求項25】
アレイ構造を構成するための方法であって、複数のビット線と複数のワード線との間に複数のメモリ・セルを組み込むことであって、各メモリ・セルが、
ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、
前記ＦＥＴの前記ドレイン・コンタクトに電気的に接続された一端部、および１つのメモリ・セルの２つのワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器と
を含む、複数のメモリ・セルを組み込むことと、
スロープ信号を前記ワード線のうちの１つに供給し、ウィンドウ信号を、前記ＦＥＴの前記ゲート・コンタクトに接続された別のワード線に供給して、前記スロープ信号と前記ウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようにすることと
を含む方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、データ伝送技術に関し、より詳細には、連続重み付けパルス位置変調（ＰＰＭ）持続時間信号を用いるデータ伝送（data transfer）に関する。
【背景技術】
【0002】
電子工学において、変調は、何かに対して制御するまたは変化する影響を与えることである。変調は、人の声などのピッチ、強度、または周波数のトーンの変化とも呼ばれる。しかしながら、用途に関し、変調技術は、直流（ＤＣ）モータまたは発光ダイオード（ＬＥＤ）などのデバイスの制御のために使用されることがある。このような場合、この技術はパルス幅変調（ＰＷＭ）と呼ばれる。
【0003】
変調は、デバイスまたはシステムに制御を加える能力を指す。したがって、電子工学の分野内の無数の用途における方法が存在する。制御方法としてのより一般的な変調の使用のうちの１つが、ＰＷＭである。ＰＷＭは、その適応性により、広く使用されている。ＰＷＭは、印加される電気信号の供給可能な電力の平均量を減らす技術である。さらに、プロセスは、信号を別個の部分に効果的に分割することによって実現される。機能的な動作に関し、ＰＷＭは、負荷に供給する平均電流および電圧を制御することによって、この制御を実現する。この方法は、負荷とソースとの間でスイッチを迅速にオンおよびオフにすることによって実現される。しかしながら、スイッチのオン期間とオフ期間とを比較すると、オフ時間に対してオン時間が増加することにより、負荷に供給される総電力が増加する。
【0004】
さらに、ＰＷＭスイッチング周波数は、負荷に影響を及ぼさないように十分高い必要があるが、結果として負荷が感知する波形はまた、平滑でなければならない。通常、電力供給を切り替えなければならない周波数は、デバイスおよびその用途に応じて幅広く変化する。例えば、スイッチングを、１分間に数回行わなければならず、ＰＣ電源および音声増幅器については数十または数百ｋＨｚに及ぶ。ＰＷＭを使用する利点のうちの１つは、スイッチング・デバイスの電力損失が実質的に低いことである。実際に、スイッチのオフ段階中、電流は事実上存在しない。また、スイッチのオン段階中、電力を負荷に伝送する間のスイッチの電圧降下は実際には存在しない。電力損失は電圧および電流の両方の結果であるため、これは、ＰＷＭについての電力損失が事実上ゼロであることになる。その結果、ＰＷＭを、データ伝送用途に連続して使用することができる。
【0005】
特に、ハードウェア・ニューラル・ネットワーク・プロセッサ・コアは、アナログ・メモリを使用して、ＰＷＭ信号を用いるデータ伝送を実現することができる。そのようなニューラル・ネットワーク・プロセッサ・コアの出力は、アナログ・データであるが、信号レベルはデジタル信号の信号レベルと同じである。ＰＷＭ信号を用いるデータ伝送により、アナログ－デジタル（ＡＤＣ）変換およびデジタル－アナログ変換（ＤＡＣ）のないアナログ・データ伝送が可能になる。しかしながら、ＰＷＭ信号は、持続時間の幅がデータの値に対応するため、大きい値のデータを伝送するために長い期間を必要とする。データ伝送期間が短縮されなければ、システムのパフォーマンス（動作速度）を高めることは難しい。したがって、効率的なデータ伝送を実現するために、他の手法が必要である。
【発明の概要】
【0006】
実施形態によれば、信号を処理するためのコンピュータ実装方法が提供される。コンピュータ実装方法は、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、活性化関数（ＡＦ）によって、ＭＡＣ演算の結果から入力アナログ信号を生成することとを含む。
【0007】
別の実施形態によれば、信号を処理するためのコンピュータ・プログラム製品が提供される。コンピュータ・プログラム製品は、プログラム命令が組み込まれたコンピュータ可読記憶媒体を含み、プログラム命令は、コンピュータに、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、活性化関数（ＡＦ）によって、ＭＡＣ演算の結果から入力アナログ信号を生成することとをさせるように、コンピュータによって実行可能である。
【0008】
さらに別の実施形態によれば、アナログ・ニューラル・ネットワーク・デバイスのための信号処理システムが提供される。信号処理システムは、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成するための信号発生器と、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換するための変換器と、メモリ・アクセス信号を用いてメモリにアクセスすることによって処理するための積和（ＭＡＣ）演算器と、ＭＡＣ演算器の結果を処理し、信号発生器に対する入力アナログ信号を生成するための活性化関数（ＡＦ）演算器とを備える。
【0009】
別の実施形態によれば、アレイ構造が提供される。アレイ構造は、複数のビット線と複数のワード線との間に組み込まれた複数のメモリ・セルを含み、各メモリ・セルは、ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、ＦＥＴのドレイン・コンタクトに電気的に接続された一端部、および複数のワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器とを含み、スロープ信号が、ワード線に供給され、ウィンドウ信号が、ＦＥＴのゲート・コンタクトに供給されて、スロープ信号とウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようになっている。
【0010】
さらに別の実施形態によれば、アレイ構造を構成するための方法が提供される。方法は、複数のビット線と複数のワード線との間に複数のメモリ・セルを組み込むことであって、各メモリ・セルが、ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、ＦＥＴのドレイン・コンタクトに電気的に接続された一端部、および複数のワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器とを含む、複数のメモリ・セルを組み込むことと、スロープ信号をワード線に供給し、ウィンドウ信号をＦＥＴのゲート・コンタクトに供給して、スロープ信号とウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようにすることとを含む。
【0011】
本発明の利点は、大量のデータの効率的なデータ伝送を提供することを含む。本発明の利点は、大量のデータの効率的なデータ伝送による、より効率的な中央処理装置（ＣＰＵ）の利用およびより効率的な入力／出力（Ｉ／Ｏ）帯域幅の利用をさらに含む。さらなる利点は、より高い品質、コスト削減、より明確な範囲、より高速なパフォーマンス、より少ないアプリケーション・エラー、およびより少ないデータ・エラーを含む。
【0012】
１つの好ましい態様において、ＣＷ ＰＰＭ持続時間信号は、ネットワーク経路を介してプレニューロンからポストニューロンへ伝送される。
【0013】
別の好ましい態様において、ＣＷ ＰＰＭ持続時間信号は、指数関数的に減衰する重み付け信号である。
【0014】
さらに別の好ましい態様において、指数関数的に減衰する重み付け信号は、指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく。
【0015】
さらに別の好ましい態様において、ＭＡＣおよびＡＦの出力である入力アナログ値から生成されたＣＷ ＰＰＭ持続時間信号を使用することによって、ステップが繰り返される。
【0016】
さらに別の好ましい態様において、ＣＷ ＰＰＭ持続時間信号は、持続時間パルスを短くすることによってデータ伝送を可能にする。
【0017】
さらに別の好ましい態様において、メモリ・アクセス信号は、スロープ信号とウィンドウ信号とに分けられる。
【0018】
さらに別の好ましい態様において、スロープ信号とウィンドウ信号とは、データ伝送を制御するためのメモリ・アクセス量を決定する。
【0019】
例示的な実施形態が、異なる主題を参照して説明されることに留意すべきである。特に、一部の実施形態は、方法タイプの請求項を参照して説明され、他の実施形態は、装置タイプの請求項を参照して説明される。しかしながら、当業者は、上記および以下の説明から、別段の通知がない限り、１つのタイプの主題に属する特徴の任意の組合せに加えて、異なる主題に関する特徴の任意の組合せ、特に方法タイプの請求項の特徴と装置タイプの請求項の特徴との任意の組合せも、本明細書内に記載されていると考えられることを推測するだろう。
【0020】
これらその他の特徴および利点は、例示的な実施形態の以下の詳細な説明から明らかになり、以下の詳細な説明は、添付図面と関連して読まれるべきである。
【0021】
本発明は、以下の図面を参照して、好ましい実施形態の以下の説明において詳細を提供する。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態による、例示的な連続重み付けパルス位置変調（ＰＰＭ）持続時間方式を示す図である。
【図2】本発明の実施形態による、メモリ・アクセス量についての例示的なメモリ・アクセス信号を示す図である。
【図3】本発明の実施形態による、連続重み付けＰＰＭ持続時間方式の例示的なデータ・プロセス・フローのブロック／フロー図である。
【図4】本発明の実施形態による、例示的な電流－電圧変換器を示す図である。
【図5】本発明の実施形態による、連続重み付けＰＰＭ持続時間方式の例示的な信号処理システムを示す図である。
【図6】本発明の実施形態による、例示的な連続重み付けＰＰＭ持続時間信号発生器を示す図である。
【図7】本発明の実施形態による、例示的な連続重み付けＰＰＭ持続時間信号－アクセス信号変換器を示す図である。
【図8】本発明の実施形態による、メモリ・アクセス信号を用いた例示的なセルおよびアレイ構造を示す図である。
【図9】本発明の実施形態による連続重み付けＰＰＭ持続時間方式を使用する、例示的な処理システムのブロック／フロー図である。
【図10】本発明の実施形態による、例示的なクラウド・コンピューティング環境のブロック／フロー図である。
【図11】本発明の実施形態による、例示的な抽象化モデル層の概略図である。
【図12】本発明の実施形態による、連続重み付けＰＰＭ持続時間方式を使用する実際の用途を示す図である。
【図13】本発明の実施形態による、連続重み付けＰＰＭ持続時間方式を使用するための例示的な方法のブロック／フロー図である。
【発明を実施するための形態】
【0023】
図面全体を通して、同一または同様の参照符号は、同一または同様の要素を表す。
【0024】
本発明による実施形態は、持続時間パルスの位置に対する連続重み付けを使用して、持続時間パルスを短くするための方法およびデバイスを提供する。追加された連続重み付けにより、連続重み付けパルス位置変調（ＰＰＭ）信号をメモリ・アクセス信号に変換することによって、持続時間パルスを短くすることができる。変換された信号を用いてアナログ・メモリにアクセスした後、メモリ・アレイおよび電流－電圧変換器を用いて積和（ＭＡＣ）演算が実現される。ＭＡＣの結果が活性化関数（ＡＦ）に送られ、持続時間信号パルスが発生する。持続時間信号パルスは、連続重み付けＰＰＭ持続時間信号に変換される。
【0025】
ＰＰＭは、各データ・パケットがコンピュータに到達するのにかかる時間を測定することによって、コンピュータがデータを共有することを可能にする信号変調技術である。ＰＰＭは、データを通信するために電気パルス、電磁パルス、または光パルスをコンピュータまたは他のデバイスに送ることによって機能する。ＰＰＭは、両方のデバイスを同じクロックに同期させる必要があり、したがって、一連のパルスが送られると、デバイスは、パルスがブロードキャストされたときに基づいて情報を復号する。本明細書では、ＰＰＭを使用して、大量のデータを有利に伝送することができる。
【0026】
現在の競争が激化する市場において、迅速かつ決定的に実行する能力が、組織の成功には重要である。企業が利用できる情報の量は、急速に増加しており、しばしば圧倒的な量になっている。このような膨大な量のデータを効果的かつ効率的に管理し、情報を使用してビジネス上の決定を行う組織は、市場における競争優位性を実現する。このような競争優位性を、大量のデータを迅速かつ効率的に伝送する、本明細書に示す連続重み付け（ＣＷ）ＰＰＭ持続時間方式を使用することによって実現することができる。
【0027】
本発明を、所与の例示的なアーキテクチャに関して説明するが、他のアーキテクチャ、構造、基板材料、プロセスの特徴、およびステップ／ブロックを、本発明の範囲内で変化させることができることを理解されたい。明確化のために、一部の機能をすべての図に示すことはできないことに留意されたい。これは、任意の特定の実施形態、または説明図、または特許請求の範囲を限定するものと解釈されることを意図するものではない。
【0028】
図１は、本発明の実施形態による、例示的な連続重み付けパルス位置変調（ＰＰＭ）持続時間方式を示す図である。
【0029】
波形５は、持続時間－アクセス信号変換の入力を示し、波形５’は、持続時間－アクセス信号変換の出力を示す。例示的な実施形態は、波形５をメモリ・アクセス量に変換する。両方の波形についての最大持続時間データ期間が、２ｎから（ｌｎ２ｎ＋α）以下に短縮される。
【0030】
図２は、本発明の実施形態による、メモリ・アクセス量についての例示的なメモリ・アクセス信号を示す図である。
【0031】
メモリ・アクセス量を、「スロープ」信号と「ウィンドウ」信号とに有利に分けることができる。第１のメモリ・アクセス量信号１０を、スロープ信号１２とウィンドウ信号１４とに分けることができる。ウィンドウ信号１４は、幅ｗ１を有することができる。第２のメモリ・アクセス量信号２０を、スロープ信号２２とウィンドウ信号２４とに分けることができる。ウィンドウ信号２４は、幅ｗ２を有することができ、ｗ２＜ｗ１である。第３のメモリ・アクセス量信号３０を、スロープ信号３２とウィンドウ信号３４とに分けることができる。ウィンドウ信号３４は、幅ｗ３を有することができ、ｗ３＜ｗ２＜ｗ１である。
【0032】
この対応関係を、以下の記載によって説明することができる。メモリ・アクセス量信号１０（メモリ・アクセス量１）は、開始点タイミングからの遅延のない、指数関数的に減衰する信号であってよい。メモリ・アクセス量信号２０（メモリ・アクセス量２）は、開始点タイミングからの遅延ｘ１がある、指数関数的に減衰する信号であってよく、メモリ・アクセス量信号３０（メモリ・アクセス量３）は、開始点タイミングからの遅延ｘ２がある、同じ信号であってよい。メモリ・アクセス量を、指数関数的に減衰する信号の有効波形期間によって制御することができる。ｘｉは、この場合ｘｉ＋ｗｉ＋１が一定であるため、有効波形期間ｗｉ＋１を決定する。したがって、メモリ・アクセス量を、指数関数的に減衰する信号の開始点タイミングと有効波形周期（ｗｉ＋１）とによって決定することができる。したがって、データ伝送速度をＣＷ ＰＰＭ持続時間信号によって制御することができる。
【0033】
ＰＰＭは、パルスの振幅および幅が一定に維持され、基準パルスの位置に対する各パルスの位置が、メッセージ信号の瞬時サンプリング値に従って変化する、アナログ変調方式である。送信機は、送信機と受信機とを同期させて維持するために、同期パルスを送らなければならない。この同期パルスは、パルスの位置を維持するのを助ける。パルス位置変調は、パルス幅変調信号に従って行われる。パルス幅変調信号の各トレーリング（trailing）が、ＰＰＭ信号のパルスの開始点になる。したがって、これらのパルスの位置は、ＰＷＭパルスの幅に比例する。
【0034】
図３は、本発明の実施形態による、連続重み付けＰＰＭ持続時間方式の例示的なデータ・プロセス・フローのブロック／フロー図である。
【0035】
ブロック４０で、持続時間－アクセス信号変換が行われる。
【0036】
ブロック４２で、積和（ＭＡＣ）演算がメモリ・セルで行われる。
【0037】
ブロック４４で、電流－電圧変換が行われる。
【0038】
ブロック４６で、活性化関数が実装される。
【0039】
ブロック４８で、持続時間生成が実行される。
【0040】
ブロック４９で、ネットワーク・ルータが有利に使用される。
【0041】
図４は、本発明の実施形態による、例示的な電流－電圧変換器を示す図である。
【0042】
電流－電圧変換器５０は、第１の電界効果トランジスタ（ＦＥＴ）５２と第２のＦＥＴ５４とを含み、第２のＦＥＴ５４は第３のＦＥＴ５６に接続されている。第３のＦＥＴ５６は第４のＦＥＴ５８に接続され、第４のＦＥＴ５８はキャパシタ５９に接続されている。第３のＦＥＴ５６および第４のＦＥＴ５８は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタであってよく、第１のＦＥＴ５２および第２のＦＥＴ５４は、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタであってよい。当業者は、電流－電圧変換を実現するために複数の異なるＦＥＴ構成を検討することができる。
【0043】
図５は、本発明の実施形態による、連続重み付けＰＰＭ持続時間方式の例示的な信号処理システムを示す図である。
【0044】
信号処理システム６０は、信号発生器６２と、変換器６４と、ＭＡＣ演算ユニット６６と、活性化関数演算ユニット６８と、出力６９とを有利に含むことができる。したがって、アナログ・ニューラル・ネットワーク・デバイスのための信号処理システム６０は、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成する信号発生器６２と、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換するための変換器６４と、上記のメモリ・アクセス信号を用いてメモリにアクセスすることによって処理を行う積和（ＭＡＣ）演算ユニット６６と、ＭＡＣ演算ユニットの結果６９を処理し、信号発生器に対して入力アナログ信号を生成する活性化関数（ＡＦ）演算ユニット６８とを含むことができる。
【0045】
図６は、本発明の実施形態による例示的な連続重み付けＰＰＭ持続時間信号発生器を示す図である。
【0046】
入力信号ｖｄｇ＿ｌｅｖｅｌ＿ｉｎ（７０）は、比較器８８の正端子によって受け取られる。比較器８８の形態の演算増幅器を有利に使用して、指定範囲よりも大きい入力電圧の値を見つけることができる。他の実施形態において、基準電圧源のある一定の値が反転入力に関連する場合に、比較器８８の形態の演算増幅器を使用して、正電圧および負電圧の値を有利に見つけることができる。
【0047】
信号ｖｄｇ＿ｓｙｎｃ＿ｉｎ（７２）が、同期タイミング・コントローラ７４によって受け取られる。同期タイミング・コントローラ７４は、４つの信号を出力する。第１の信号ｖｄｇ＿ｄｅｌａｙｅｄ＿ｓｙｎｃ（７６）は、波形統合器９０によって受け取られる。ｖｄｇ＿ｄｅｌａｙｅｄ＿ｓｙｎｃ（７６）はまた、比較器８８のイネーブルメントをトリガするｅｎ＿ｔｒｉｇ入力として、比較器８８に供給される。第２の信号ｖｄｇ＿ｄｕｒａｔｉｏｎ＿ｅｎｄ（７８）は、比較器８８の出力ｖｄｇ＿ｃｍｐ＿ｒｅｓｕｌｔ（８９）をゼロにリセットするリセット・トリガ信号（ｒｓｔ＿ｔｒｉｇ）として、比較器８８に供給される。第３の信号ｖｄｇ＿ｓｙｎｃ１（８０）は、供給される信号によりオン／オフ・スイッチとして機能する伝送ゲート（Ｔ－ゲート）８１に供給される。第４の信号ｖｄｇ＿ｓｙｎｃ２（８２）は、抵抗器ＲおよびキャパシタＣを有する回路構成８５内のＴ－ゲート８３によって受け取られる。回路構成８５の出力は、比較器８８の負端子に接続されたアナログ・バッファ８７に供給される信号ｖｄｇ＿ｒｃ＿ｓｌｏｐｅ（８４）である。比較器８８は、比較結果を信号ｖｄｇ＿ｃｍｐ＿ｒｅｓｕｌｔ（８９）として有利に出力する。信号ｖｄｇ＿ｃｍｐ＿ｒｅｓｕｌｔ（８９）は、信号ｖｄｇ＿ｄｅｌａｙｅｄ＿ｓｙｎｃ（７６）と共に波形統合器９０に供給される。
【0048】
比較器８８の負端子に供給された信号ｖｄｇ＿ｒｃ＿ｓｌｏｐｅ（８４）は、指数関数的に減衰する信号であり、比較器８８の正端子に供給された入力信号ｖｄｇ＿ｌｅｖｅｌ＿ｉｎ（７０）は、アナログレベル信号である。比較器８８は、これらの信号を比較し、出力信号ｖｄｇ＿ｏｕｔ（９２）を有利に供給する。波形統合器９０の出力である連続重み付けＰＰＭ持続時間信号（９２）は、右下角に示されている。
【0049】
図７は、本発明の実施形態による、例示的な連続重み付けＰＰＭ持続時間信号－アクセス信号変換器を示す図である。
【0050】
信号ｖｄａｓｃ＿ｉｎ（１００）は、同期持続時間分離器１０２によって受け取られる。信号ｖｄａｓｃ＿ｉｎ（１００）は、図６のＣＷ ＰＰＭ持続時間信号発生器によって生成された信号（９２）である。
【0051】
同期持続時間分離器１０２は、３つの信号を有利に出力する。第１の信号は、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ（１０４）である。第２の信号ｖｄａｓｃ＿ｓｙｎｃ１（１０６）は、Ｔゲート１０７に供給される。第３の信号ｖｄａｓｃ＿ｓｙｎｃ２（１０８）は、抵抗器ＲおよびキャパシタＣを有する回路構成１１５のＴゲート１０９に供給される。アナログ・バッファ１１２は、信号ｖｄａｓｃ＿ｓｙｎｃ１（１０６）および信号ｖｄａｓｃ＿ｓｙｎｃ２（１０８）から生成された信号ｖｄａｓｃ＿ｒｃ＿ｓｌｏｐｅ（１１０）を受け取る。アナログ・バッファ１１２の出力は、信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ（１１４）である。アナログ・バッファ１１２が入力アナログ信号を単に駆動し、出力アナログ信号を生成するため、入力信号ｖｄａｓｃ＿ｒｃ＿ｓｌｏｐｅ（１１０）および出力信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ（１１４）の波形は、略同じである。信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ（１１４）は、指数関数的に減衰する信号である。したがって、信号ｖｄａｓｃ＿ｉｎ（１００）は、メモリ・アクセス信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ（１１４）に有利に変換されている。
【0052】
図８は、本発明の実施形態による、メモリ・アクセス信号を用いた例示的なセルおよびアレイ構造を示す図である。
【0053】
アレイ構造１９０は複数のセルを含む。第１のセル１３０は、ＦＥＴ１３２と可変抵抗器１３４とを含む。可変抵抗器１３４を、ＦＥＴ１３２のドレイン（Ｄ）に接続することができる。ＦＥＴ１３２のソース（Ｓ）を、ビット線１９２に接続することができる。ビット線１９２は、様々なセルのいくつかのＦＥＴのソース（Ｓ）を接続することができる。例えば、セル１５０およびセル１７０は、セル１３０に垂直に位置合わせされる。セル１５０は、可変抵抗器１５４とＦＥＴ１５２とを含み、セル１７０は、可変抵抗器１７４とＦＥＴ１７２とを含む。同様に、セル１４０をセル１３０に水平に位置合わせすることができ、セル１６０をセル１５０に水平に位置合わせすることができ、セル１８０をセル１７０に水平に位置合わせすることができる。例えば、セル１４０は、可変抵抗器１４４とＦＥＴ１４２とを含む。ＦＥＴ１４０のソース（Ｓ）を、ビット線１９４に接続することができる。ビット線１９４は、様々なセル、すなわちセル１６０、１８０のいくつかのＦＥＴのソース（Ｓ）を接続することができる。
【0054】
信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿０（１２０）は、第１の一連の水平セル１３０、１４０などのワード線１３６のうちの１つによって有利に受け取られる。信号ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿０（１２２）は、セル１３０のＦＥＴ１３２およびセル１４０のＦＥＴ１４２などのゲートに接続された別のワード線１３８によって有利に受け取られる。信号１２０は、指数関数的に減衰する信号であってよく、信号１２２は、パルス信号であってよい。パルス信号は、幅ｗ４を有することができる。メモリ・アクセス量を、ｗ４で表すことができる。ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿０（１２０）は、指数関数的に減衰するフル信号であり、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿０（１２２）は、限定された期間（ｗ４）中に高くなる。これら２つの信号により、メモリ・セル１３０からのアクセス電流は、ｗ４期間中のみｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿０（１２０）のレベルに比例する。これは、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿０（１２２）が高いレベルのときにＦＥＴ１３２がオンになるからである。言い換えると、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿０（１２２）が低いレベルのときには、読出し電流がセル１３０から流れることはない。
【0055】
信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿１（１２４）は、第１の一連の水平セル１５０、１６０などのワード線１５６のうちの１つによって有利に受け取られる。信号ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿１（１２６）は、セル１５０のＦＥＴ１５２およびセル１６０のＦＥＴ１６２などのゲートに接続された別のワード線１５８によって有利に受け取られる。信号１２４は、指数関数的に減衰する信号であってよく、信号１２６は、パルス信号であってよい。パルス信号は、幅ｗ５を有することができる。メモリ・アクセス量を、ｗ５で表すことができる。ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿１（１２４）は、指数関数的に減衰するフル信号であり、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿１（１２６）は、限定された期間（ｗ５）中に高くなる。これら２つの信号により、メモリ・セル１５０からのアクセス電流は、ｗ５期間中のみｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿１（１２４）のレベルに比例する。これは、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿１（１２６）が高いレベルのときにＦＥＴ１５２がオンになるからである。言い換えると、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿１（１２６）が低いレベルのときには、読出し電流がセル１５０から流れることはない。
【0056】
信号ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿ｎ－１（１２８）は、第１の一連の水平セル１７０、１８０などのワード線１７６のうちの１つによって有利に受け取られる。信号ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿ｎ－１（１２９）は、セル１７０のＦＥＴ１７２およびセル１８９のＦＥＴ１８２などのゲートに接続された別のワード線１７８によって有利に受け取られる。信号１２８は、指数関数的に減衰する信号であってよく、信号１２９は、パルス信号であってよい。パルス信号は、幅ｗ６を有することができる。メモリ・アクセス量を、ｗ６で表すことができる。ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿ｎ－１（１２８）は、指数関数的に減衰するフル信号であり、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿ｎ－１（１２９）は、限定された期間（ｗ６）中に高くなる。これら２つの信号により、メモリ・セル１７０からのアクセス電流は、ｗ６期間中のみｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿ｎ－１（１２８）のレベルに比例する。これは、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿ｎ－１（１２９）が高いレベルのときにＦＥＴ１７２がオンになるからである。言い換えると、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿ｎ－１（１２９）が低いレベルのときには、読出し電流がセル１７０から流れることはない。したがって、ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿０（１２０）、ｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿１（１２４）、…、およびｖｄａｓｃ＿ｓｌｏｐｅ＿ｏｕｔ＿ｎ－１（１２８）は、すべて同じ形状であるが、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿０（１２２）、ｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿１（１２４）、…、およびｖｄａｓｃ＿ｗｉｎｄｏｗ＿ｏｕｔ＿ｎ－１（１２９）は、ワードごとに異なる。
【0057】
したがって、ＣＷ ＰＰＭ持続時間信号を用いてデータ伝送を実現することができる。データ伝送速度は、所与の期間にネットワーク上の２つの点の間で送られるデータの量の測定値である。高いデータ伝送速度により、オンライン・ストリーミングなどの複雑なタスクにネットワークを使用できるようにすることは、最新のビジネス・ネットワーキングにおいて重要な概念である。データ伝送速度を把握することが、ビジネス独自のネットワークのパフォーマンスを向上させるのに役立ち得る。データ伝送速度は、通常、ビット／秒（ｂｐｓ）で測定され、１「ビット」は個々の２進数に等しい。これは、同じくｂｐｓで測定される帯域幅のネットワーキングの概念と同様である。しかしながら、伝送速度と帯域幅とは、２つの異なるものである。伝送速度は、２つの異なる点の間で実際に伝送されたデータの量に注目するが、帯域幅は、ネットワーク上のある点の理論上の最大伝送容量の測定値である。
【0058】
あらゆるネットワーク・アプリケーションは、効果的に機能するために、ある一定量のデータを必要とする。例えば、ウェブ・ブラウザは、ユーザが新しいページにナビゲートするたびに、必要なウェブ・ページ・データを受け取る必要がある。低い伝送速度は、このデータをアプリケーションに供給することを実質上妨げる。これは、通常、速度の低下またはストリーミングの途切れなどの速度の遅い機能を生じさせる。加えて、非常に低い伝送速度により、一部のアプリケーションが動作を完全に停止することがある。一部のオンライン・タスクは、他よりも高いデータ伝送速度を必要とする。例えば、オンライン・ストリーミングは、実質上、コンピュータが、ほんの一瞬ごとに１回、新しい画像をダウンロードすることを必要とする。これは、例えば、電子メールを送るよりもはるかに多くのデータを消費する。したがって、低いデータ伝送速度の影響は、データ集約型アプリケーションを定期的に扱う組織および個人が最も容易にわかる。図１～図８に示す、本明細書で使用するＣＷ ＰＰＭ持続時間信号は、高速かつ効率的なデータ伝送速度を有利に実現することができる。
【0059】
図９は、本発明の実施形態による連続重み付けＰＰＭ持続時間方式を使用する、例示的な処理システムのブロック／フロー図である。
【0060】
図９は、コンピューティング・デバイス２０５を備えるシステム２００のコンポーネントのブロック図である。図９は、一実装形態の例示を単に提供するものであり、異なる実施形態を実装可能な環境に関するいかなる限定をも示唆するものではないことを理解すべきである。図示の環境に対する多くの修正を行うことができる。
【0061】
コンピューティング・デバイス２０５は通信ファブリック２０２を含み、通信ファブリック２０２は、コンピュータ・プロセッサ２０４、メモリ２０６、永続ストレージ２０８、通信ユニット２１０、および入力／出力（Ｉ／Ｏ）インターフェース２１２の間の通信を提供する。通信ファブリック２０２は、プロセッサ（マイクロプロセッサ、通信およびネットワーク・プロセッサなど）、システム・メモリ、周辺デバイス、ならびにシステム内の任意の他のハードウェア・コンポーネントの間で、データまたは制御情報あるいはその両方を渡すように設計された任意のアーキテクチャで実装されてもよい。例えば、通信ファブリック２０２は、１つまたは複数のバスで実装されてもよい。
【0062】
メモリ２０６、キャッシュ・メモリ２１６、および永続ストレージ２０８は、コンピュータ可読記憶媒体である。本実施形態において、メモリ２０６は、ランダム・アクセス・メモリ（ＲＡＭ）２１４を含む。別の実施形態において、メモリ２０６は、フラッシュ・メモリであってもよい。一般に、メモリ２０６は、任意の適切な揮発性または不揮発性のコンピュータ可読記憶媒体を含むことができる。
【0063】
本発明の一部の実施形態において、プログラム２２５が含まれ、このプログラム２２５は、コンピューティング・デバイス２０５のコンポーネントとしてのＡＩアクセラレータ・チップ２２２によって動作する。他の実施形態において、プログラム２２５は、永続ストレージ２０８に格納され、メモリ２０６のうちの１つまたは複数のメモリを介してそれぞれのコンピュータ・プロセッサ２０４のうちの１つまたは複数と共に、ＡＩアクセラレータ・チップ２２２によって実行される。ＡＩアクセラレータ・チップ２２２は、ＣＷ ＰＰＭ持続時間信号処理４９６を介してニューラル・ネットワーク・デバイス２５０に有利に電力供給することができる。本実施形態において、永続ストレージ２０８は、磁気ハード・ディスク・ドライブを含む。磁気ハード・ディスク・ドライブの代わりにまたはそれに加えて、永続ストレージ２０８は、ソリッド・ステート・ハード・ドライブ、半導体ストレージ・デバイス、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭ）、フラッシュ・メモリ、または、プログラム命令もしくはデジタル情報を格納できる任意の他のコンピュータ可読記憶媒体を含むことができる。
【0064】
永続ストレージ２０８によって使用される媒体は、取外し可能であってもよい。例えば、取外し可能なハード・ドライブを永続ストレージ２０８に使用することができる。他の例として、永続ストレージ２０８の一部でもある別のコンピュータ可読記憶媒体に転送するためにドライブに挿入される光ディスクおよび磁気ディスク、サム・ドライブ、ならびにスマート・カードが挙げられる。
【0065】
これらの例では、通信ユニット２１０は、分散データ処理環境のリソースを含む他のデータ処理システムまたはデバイスとの通信を提供する。これらの例では、通信ユニット２１０は、１つまたは複数のネットワーク・インターフェース・カードを含む。通信ユニット２１０は、物理的な通信リンクおよび無線通信リンクのいずれかまたは両方を使用して通信を提供することができる。深層学習プログラム２２５を、通信ユニット２１０を通じて永続ストレージ２０８にダウンロードすることができる。
【0066】
Ｉ／Ｏインターフェース２１２は、コンピューティング・システム２００に接続され得る他のデバイスとのデータの入力および出力を可能にする。例えば、Ｉ／Ｏインターフェース２１２は、キーボード、キーパッド、タッチ・スクリーン、または他の適切な入力デバイス、あるいはその組合せなどの外部デバイス２１８への接続を提供することができる。外部デバイス２１８は、例えば、サム・ドライブ、携帯型光ディスクまたは磁気ディスク、およびメモリ・カードなどの携帯型コンピュータ可読記憶媒体を含むこともできる。
【0067】
ディスプレイ２２０は、データをユーザに表示するための機構を提供し、例えば、コンピュータ・モニタであってよい。
【0068】
図１０は、本発明の実施形態による、例示的なクラウド・コンピューティング環境のブロック／フロー図である。
【0069】
本発明は、クラウド・コンピューティングに関する詳細な説明を含むが、本明細書に記載される教示の実装はクラウド・コンピューティング環境に限定されるものではないことを理解されたい。むしろ、本発明の実施形態は、現在既知であるか、または今後開発される任意の他の種類のコンピューティング環境と共に実装することができる。
【0070】
クラウド・コンピューティングは、最小限の管理労力またはサービスのプロバイダとの対話によって迅速にプロビジョニングおよびリリースされ得る構成可能なコンピューティング・リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共用プールへの便利なオンデマンド・ネットワーク・アクセスを可能にするためのサービス配信のモデルである。このクラウド・モデルは、少なくとも５つの特徴と、少なくとも３つのサービス・モデルと、少なくとも４つの配備モデルとを含むことができる。
【0071】
特徴は以下の通りである。
【0072】
オンデマンド・セルフサービス：クラウド消費者は、サービスのプロバイダとの人的対話を必要とせずに、必要に応じて自動的に、サーバ時間およびネットワーク・ストレージなどのコンピューティング機能を一方的にプロビジョニングすることができる。
【0073】
広帯域ネットワーク・アクセス：機能はネットワークを介して利用可能であり、異種のシンまたはシック・クライアント・プラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による使用を促進する標準機構を通じてアクセスされる。
【0074】
リソース・プール：マルチテナント・モデルを使用して複数の消費者に対応するために、プロバイダのコンピューティング・リソースがプールされ、需要に応じて異なる物理リソースおよび仮想リソースが動的に割り当てられ、再割当てされる。消費者は一般に、提供されるリソースの正確な場所について制御することができないかまたは知らないが、より高い抽象化レベルの場所（例えば、国、州、またはデータセンタ）を指定できるという点で、場所独立感がある。
【0075】
迅速な順応性：機能は、迅速かつ順応的に、場合によっては自動的にプロビジョニングされて、迅速にスケール・アウトすることができ、かつ迅速にリリースされて、迅速にスケール・インすることができる。消費者にとって、プロビジョニングのために利用可能な機能は、多くの場合、無制限であるように見え、いつでも任意の量を購入することができる。
【0076】
従量制サービス：クラウド・システムが、サービスの種類（例えば、ストレージ、処理、帯域幅、およびアクティブ・ユーザ・アカウント）に適切な何らかの抽象化レベルの計量機能を活用することによって、リソースの使用を自動的に制御し、最適化する。リソース使用量を監視、制御、および報告して、利用サービスのプロバイダおよび消費者の両方に透明性を提供することができる。
【0077】
サービス・モデルは以下の通りである。
【0078】
サービスとしてのソフトウェア（ＳａａＳ）：消費者に提供される機能は、クラウド・インフラストラクチャ上で実行されるプロバイダのアプリケーションを使用することである。アプリケーションは、ウェブ・ブラウザ（例えば、ウェブ・ベースの電子メール）などのシン・クライアント・インターフェースを通じて様々なクライアント・デバイスからアクセス可能である。消費者は、限られたユーザ固有アプリケーション構成設定を例外として、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または個々のアプリケーション機能も含む、基礎となるクラウド・インフラストラクチャを管理または制御しない。
【0079】
サービスとしてのプラットフォーム（ＰａａＳ）：消費者に提供される機能は、クラウド・インフラストラクチャ上に、プロバイダによってサポートされるプログラミング言語およびツールを使用して作成された、消費者作成アプリケーションまたは消費者取得アプリケーションを配備することである。消費者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基礎となるクラウド・インフラストラクチャを管理または制御しないが、配備されたアプリケーションと、場合によってはアプリケーション・ホスティング環境構成とを制御することができる。
【0080】
サービスとしてのインフラストラクチャ（ＩａａＳ）：消費者に提供される機能は、処理、ストレージ、ネットワーク、およびその他の基本的なコンピューティング・リソースをプロビジョニングすることであり、消費者は、オペレーティング・システムおよびアプリケーションを含み得る任意のソフトウェアを配備および実行することができる。消費者は、基礎となるクラウド・インフラストラクチャを管理または制御しないが、オペレーティング・システム、ストレージ、配備されたアプリケーションを制御することができ、場合によっては選択されたネットワーキング・コンポーネント（例えば、ホスト・ファイアウォール）の限定的な制御を行うことができる。
【0081】
配備モデルは以下の通りである。
【0082】
プライベート・クラウド：このクラウド・インフラストラクチャは、組織のためにのみ運用される。これは、組織または第３者によって管理されてよく、オンプレミスまたはオフプレミスに存在してよい。
【0083】
コミュニティ・クラウド：このクラウド・インフラストラクチャは、いくつかの組織によって共用され、共通の関心事（例えば、任務、セキュリティ要件、ポリシ、およびコンプライアンス事項）を有する特定のコミュニティをサポートする。これは、組織または第３者によって管理されてよく、オンプレミスまたはオフプレミスに存在してよい。
【0084】
パブリック・クラウド：このクラウド・インフラストラクチャは、一般人または大規模業界団体が利用することができ、クラウド・サービスを販売する組織によって所有される。
【0085】
ハイブリッド・クラウド：このクラウド・インフラストラクチャは、２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の複合体であり、それらのクラウドは、固有のエンティティのままであるが、データおよびアプリケーションの移植性を可能にする標準化技術または専有技術（例えば、クラウド間のロード・バランシングのためのクラウド・バースティング）によって共に結合される。
【0086】
クラウド・コンピューティング環境は、ステートレス性、疎結合性、モジュール性、および意味的相互運用性に焦点を合わせたサービス指向型である。クラウド・コンピューティングの核心にあるのは、相互接続されたノードのネットワークを含むインフラストラクチャである。
【0087】
次に図１０を参照して、本発明の使用事例を可能にするクラウド・コンピューティング環境３５０を示す。図示するように、クラウド・コンピューティング環境３５０は、１つまたは複数のクラウド・コンピューティング・ノード３１０を含み、この１つまたは複数のクラウド・コンピューティング・ノード３１０と、例えば、パーソナル・デジタル・アシスタント（ＰＤＡ）もしくは携帯電話３５４ａ、デスクトップ・コンピュータ３５４ｂ、ラップトップ・コンピュータ３５４ｃ、または自動車コンピュータ・システム３５４ｎ、あるいはその組合せなどの、クラウド消費者によって使用されるローカル・コンピューティング・デバイスとが、通信することができる。ノード３１０は相互に通信することができる。ノード３１０は、前述したプライベート・クラウド、コミュニティ・クラウド、パブリック・クラウド、またはハイブリッド・クラウド、またはそれらの組合せなどの１つまたは複数のネットワークにおいて、物理的または仮想的にグループ化（図示せず）され得る。これにより、クラウド・コンピューティング環境３５０は、インフラストラクチャ、プラットフォーム、またはソフトウェア、あるいはその組合せを、クラウド消費者がそのためにローカル・コンピューティング・デバイス上でリソースを維持する必要がないサービスとして提供することができる。図１０に示すコンピューティング・デバイス３５４ａ～３５４ｎの種類は、単なる例示であり、コンピューティング・ノード３１０およびクラウド・コンピューティング環境３５０が、（例えば、ウェブ・ブラウザを使用して）任意の種類のネットワークまたはネットワーク・アドレス可能接続あるいはその両方を介して任意の種類のコンピュータ化デバイスと通信することができるものと理解される。
【0088】
図１１は、本発明の実施形態による、例示的な抽象化モデル層の概略図である。図１１に示すコンポーネント、層、および機能は、単なる例示であり、本発明の実施形態はこれらに限定されないことを予め理解すべきである。図示するように、以下の層および対応する機能が提供される。
【0089】
ハードウェアおよびソフトウェア層４６０は、ハードウェア・コンポーネントおよびソフトウェア・コンポーネントを含む。ハードウェア・コンポーネントの例として、メインフレーム４６１、縮小命令セット・コンピュータ（ＲＩＳＣ）・アーキテクチャ・ベースのサーバ４６２、サーバ４６３、ブレード・サーバ４６４、ストレージ・デバイス４６５、ならびにネットワークおよびネットワーキング・コンポーネント４６６が挙げられる。一部の実施形態において、ソフトウェア・コンポーネントとして、ネットワーク・アプリケーション・サーバ・ソフトウェア４６７およびデータベース・ソフトウェア４６８が挙げられる。
【0090】
仮想化層４７０は抽象化層を提供し、この抽象化層から、仮想エンティティの以下の例、すなわち、仮想サーバ４７１、仮想ストレージ４７２、仮想プライベート・ネットワークを含む仮想ネットワーク４７３、仮想アプリケーションおよびオペレーティング・システム４７４、ならびに仮想クライアント４７５を提供することができる。
【0091】
一例において、管理層４８０は、以下に記載の機能を提供することができる。リソース・プロビジョニング４８１は、クラウド・コンピューティング環境内でタスクを実行するために利用されるコンピューティング・リソースおよび他のリソースの動的調達を行う。計量および価格設定４８２は、リソースがクラウド・コンピューティング環境内で利用されるときの費用追跡、およびこれらのリソースの消費に対する請求書発行またはインボイス処理を行う。一例において、これらのリソースは、アプリケーション・ソフトウェア・ライセンスを含むことができる。セキュリティは、クラウド消費者およびタスクの本人確認と、データおよび他のリソースの保護とを行う。ユーザ・ポータル４８３は、消費者およびシステム管理者にクラウド・コンピューティング環境へのアクセスを提供する。サービス・レベル管理４８４は、必要なサービス・レベルが満たされるように、クラウド・コンピューティング・リソース割当ておよび管理を行う。サービス品質保証契約（ＳＬＡ）の計画および履行４８５は、将来の要件がＳＬＡに従って予測されるクラウド・コンピューティング・リソースの事前手配および調達を行う。
【0092】
作業負荷層４９０は、クラウド・コンピューティング環境をそのために利用することができる機能の例を提供する。この層から提供できる作業負荷および機能の例として、マッピングおよびナビゲーション４９１、ソフトウェア開発およびライフサイクル管理４９２、仮想教室教育配信４９３、データ解析処理４９４、トランザクション処理４９５、およびＣＷ ＰＰＭ持続時間信号処理４９６が挙げられる。
【0093】
図１２は、本発明の実施形態による、連続重み付けＰＰＭ持続時間方式を使用する実際の用途を示す図である。
【0094】
人工知能（ＡＩ）アクセラレータ・チップ５０１は、ＣＷ ＰＰＭ持続時間信号処理４９６を介してニューラル・ネットワーク・デバイス２５０を実装するまたはこれに電力供給することができ、限定されないが、ロボット工学５１０、工業用途５１２、モバイルまたはインターネット・オブ・シングス（ＩｏＴ）５１４、パーソナル・コンピュータ５１６、家電製品５１８、サーバ・データ・センタ５２０、物理的および化学的用途５２２、医療用途５２４、および金融用途５２６を含む多種多様な実際の用途に使用することができる。
【0095】
例えば、ロボティック・プロセス・オートメーション（ＲＰＡ）５１０は、組織が作業を自動化し、プロセスを効率化し、従業員の生産性を向上させ、最終的に満足な顧客体験を提供することを可能にする。ＲＰＡ５１０の使用を通じて、ロボットは、大量の繰り返し作業を行い、会社の資源を、より価値の高い活動に取り組むために解放することができる。ＲＰＡロボット５１０は、人が手動の繰り返し作業を行うこと、規定された一連のルールに基づいて決定を行うこと、および既存の用途と統合することをエミュレートする。このすべてが、コンプライアンスを維持し、エラーを減らし、顧客体験および従業員エンゲージメントを向上させながら行われる。
【0096】
図１３は、本発明の実施形態による、連続重み付けＰＰＭ持続時間方式を使用するための例示的な方法のブロック／フロー図である。
【0097】
ブロック６０２で、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成する。
【0098】
ブロック６０４で、ＣＷ ＰＰＭ持続時間信号を、ネットワーク経路を介してプレニューロンからポストニューロンへ伝送する。
【0099】
ブロック６０６で、ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換する。
【0100】
ブロック６０８で、メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行する。
【0101】
ブロック６１０で、活性化関数（ＡＦ）によって、ＭＡＣ演算の結果から上記の入力アナログ信号を生成する。
【0102】
本発明は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであってよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令を有する１つまたは複数のコンピュータ可読記憶媒体を含むことができる。
【0103】
コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持し格納することができる有形デバイスであってよい。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、または上記の任意の適切な組合せであってよいが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、以下のもの、すなわち、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ、読取り専用メモリ、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭもしくはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ、携帯型コンパクト・ディスク読取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピ（Ｒ）・ディスク、パンチカードもしくは命令が記録されている溝内の隆起構造などの機械的に符号化されたデバイス、および上記の任意の適切な組合せが含まれる。本明細書で使用されるコンピュータ可読記憶媒体は、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の伝送媒体を伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または電線を介して伝送される電気信号などの、一過性の信号自体であると解釈されるべきではない。
【0104】
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスにダウンロードすることができ、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して、外部コンピュータまたは外部ストレージ・デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それらのコンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に格納するために転送する。
【0105】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語および「Ｃ」プログラミング言語もしくは同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードであってよい。コンピュータ可読プログラム命令は、全体的にユーザのコンピュータ上で、一部がユーザのコンピュータ上で、独立型ソフトウェア・パッケージとして、一部がユーザのコンピュータ上かつ一部がリモート・コンピュータ上で、または全体的にリモート・コンピュータもしくはサーバ上で実行することができる。後者の場合、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意の種類のネットワークを介してユーザのコンピュータに接続することができ、または（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに接続することができる。一部の実施形態において、本発明の態様を実行するために、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路が、コンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行することができる。
【0106】
本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照しながら、本発明の態様について本明細書で説明している。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実装できることが理解されよう。
【0107】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサによって実行される命令が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックまたはモジュールに指定される機能／動作を実施する手段を作り出すべく、汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置の少なくとも１つのプロセッサに提供されてマシンを作り出すものであってよい。これらのコンピュータ可読プログラム命令は、命令が格納されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックまたはモジュールに指定される機能／動作の態様を実施する命令を含んだ製品を含むべく、コンピュータ可読記憶媒体に格納されて、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに特定の方式で機能するように指示できるものであってもよい。
【0108】
コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックまたはモジュールに指定される機能／動作を実施するように、コンピュータによって実施されるプロセスを作り出すべく、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされ、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ブロック／ステップを実行させるものであってもよい。
【0109】
図におけるフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表すことができる。一部の代替実装形態において、ブロックに記載された機能は、図に記載された順序以外で生じる場合がある。例えば、連続して示す２つのブロックは、実際には、実質的に同時に実行することができ、またはそれらのブロックは、時には、関与する機能に応じて、逆の順序で実行することができる。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定された機能もしくは動作を実行する、または専用ハードウェアとコンピュータ命令との組合せを実行する専用ハードウェア・ベースのシステムによって実施することができることにも留意されたい。
【0110】
本明細書における、本原理の「１つの実施形態」または「一実施形態」およびそれらの他の変形形態への言及は、実施形態に関連して説明される特定の機能、構造、または特徴などが、本原理の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な箇所に現れる「１つの実施形態において」または「一実施形態において」という言い回しおよび任意の他の変形は、必ずしもすべて同じ実施形態を指すわけではない。
【0111】
「／」、「または～あるいはその両方」、「～のうちの少なくとも１つ」のうちいずれかの使用は、例えば、「Ａ／Ｂ」、「ＡまたはＢあるいはその両方」、「ＡおよびＢのうちの少なくとも１つ」の場合、第１の列挙される選択肢（Ａ）のみの選択、または第２の列挙される選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を包含することを意図することを理解されたい。さらなる例として、「Ａ、Ｂ、またはＣ、あるいはその組合せ」および「Ａ、Ｂ、およびＣのうち少なくとも１つ」の場合、そのような言い回しは、第１の列挙される選択肢（Ａ）のみの選択、または第２の列挙される選択肢（Ｂ）のみの選択、または第３の列挙される選択肢（Ｃ）のみの選択、または第１の列挙される選択肢と第２の列挙される選択肢（ＡおよびＢ）のみの選択、または第１の列挙される選択肢と第３の列挙される選択肢（ＡおよびＣ）のみの選択、または第２の列挙される選択肢と第３の列挙される選択肢（ＢおよびＣ）のみの選択、または３つの選択肢（ＡおよびＢおよびＣ）のすべての選択を包含することを意図する。これは、当該技術分野および関連技術分野において当業者によって容易に明らかであるように、列挙される多くの項目に対しても拡大することができる。
【0112】
連続重み付けパルス位置変調（ＰＰＭ）持続時間信号を用いるデータ伝送のための方法の好ましい実施形態（これは例示することを意図したものであり、限定することを意図していない）について説明したが、上記の教示に照らして、当業者によって修正および変形を行うことができることに留意されたい。したがって、説明された特定の実施形態において変更を行うことができ、これらは、添付の特許請求の範囲によって概説されるような発明の範囲内にあることを理解されたい。したがって、特許法によって必要とされる詳細および特定性と共に本発明の態様を説明したが、特許証によって主張され、保護が望まれるものは、添付の特許請求の範囲に記載されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【手続補正書】
【提出日】2024-07-30
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
信号を処理するためのコンピュータ実装方法であって、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成することと、
前記ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換することと、
前記メモリ・アクセス信号を用いて積和（ＭＡＣ）演算を実行することと、
活性化関数（ＡＦ）によって、前記ＭＡＣ演算の結果から前記入力アナログ信号を生成することと
を含む、コンピュータ実装方法。
【請求項2】
前記ＣＷ ＰＰＭ持続時間信号が、ネットワークを介してプレニューロンからポストニューロンへ伝送される、請求項１に記載のコンピュータ実装方法。
【請求項3】
前記ＣＷ ＰＰＭ持続時間信号が、指数関数的に減衰する重み付け信号である、請求項１に記載のコンピュータ実装方法。
【請求項4】
前記指数関数的に減衰する重み付け信号が、前記指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく、請求項３に記載のコンピュータ実装方法。
【請求項5】
前記ＭＡＣおよび前記ＡＦの出力である入力アナログ値から生成された前記ＣＷ ＰＰＭ持続時間信号を使用することによって、前記方法の各ステップを繰り返すことをさらに含む、請求項１に記載のコンピュータ実装方法。
【請求項6】
前記ＣＷ ＰＰＭ持続時間信号は、持続時間パルスを短くすることによってデータ伝送を可能にする、請求項１に記載のコンピュータ実装方法。
【請求項7】
前記メモリ・アクセス信号が、スロープ信号とウィンドウ信号とに分けられる、請求項１に記載のコンピュータ実装方法。
【請求項8】
前記スロープ信号と前記ウィンドウ信号とが、データ伝送を制御するためのメモリ・アクセス量を決定する、請求項７に記載のコンピュータ実装方法。
【請求項9】
信号を処理するためのコンピュータ・プログラムであって、コンピュータに、請求項１ないし８のいずれか１項に記載の方法の各ステップを実行させるためのコンピュータ・プログラム。
【請求項10】
アナログ・ニューラル・ネットワーク・デバイスのための信号処理システムであって、時間連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号を入力アナログ信号から生成するための信号発生器と、
前記ＣＷ ＰＰＭ持続時間信号をメモリ・アクセス信号に変換するための変換器と、
前記メモリ・アクセス信号を用いてメモリにアクセスすることによって処理するための積和（ＭＡＣ）演算器と、
前記ＭＡＣ演算器の結果を処理し、前記信号発生器に対して前記入力アナログ信号を生成するための活性化関数（ＡＦ）演算器と
を備える、信号処理システム。
【請求項11】
前記ＣＷ ＰＰＭ持続時間信号が、ネットワーク・ルータを介してプレニューロンからポストニューロンへ伝送される、請求項１０に記載のシステム。
【請求項12】
前記ＣＷ ＰＰＭ持続時間信号が、指数関数的に減衰する重み付け信号である、請求項１０に記載のシステム。
【請求項13】
前記指数関数的に減衰する重み付け信号が、前記指数関数的に減衰する重み付け信号の直前に同期パルスが加えられたときからの時間に基づく、請求項１２に記載のシステム。
【請求項14】
前記ＣＷ ＰＰＭ持続時間信号が、持続時間パルスを短くすることによってデータ伝送を可能にする、請求項１０に記載のシステム。
【請求項15】
前記メモリ・アクセス信号が、スロープ信号とウィンドウ信号とに分けられる、請求項１０に記載のシステム。
【請求項16】
前記スロープ信号と前記ウィンドウ信号とが、データ伝送を制御するためのメモリ・アクセス量を決定する、請求項１５に記載のシステム。
【請求項17】
アレイ構造であって、複数のビット線と複数のワード線との間に組み込まれた複数のメモリ・セルを備え、各メモリ・セルが、
ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、
前記ＦＥＴの前記ドレイン・コンタクトに電気的に接続された一端部、および１つのメモリ・セルの２つのワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器と
を含み、
スロープ信号が、前記ワード線のうちの１つに供給され、ウィンドウ信号が、前記ＦＥＴの前記ゲート・コンタクトに接続された別のワード線に供給されて、前記スロープ信号と前記ウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようになっている、アレイ構造。
【請求項18】
アレイ構造を構成するための方法であって、複数のビット線と複数のワード線との間に複数のメモリ・セルを組み込むことであって、各メモリ・セルが、
ゲート・コンタクト、ソース・コンタクト、およびドレイン・コンタクトを含む電界効果トランジスタ（ＦＥＴ）と、
前記ＦＥＴの前記ドレイン・コンタクトに電気的に接続された一端部、および１つのメモリ・セルの２つのワード線のうちの１つのワード線に電気的に接続された他端部を有する可変抵抗器と
を含む、複数のメモリ・セルを組み込むことと、
スロープ信号を前記ワード線のうちの１つに供給し、ウィンドウ信号を、前記ＦＥＴの前記ゲート・コンタクトに接続された別のワード線に供給して、前記スロープ信号と前記ウィンドウ信号とが組み合わさって、連続重み付けパルス位置変調（ＣＷ ＰＰＭ）持続時間信号から導き出されたメモリ・アクセス信号を形成するようにすることと
を含む方法。
【国際調査報告】