特表 2024-530940 ディスプレイ装置及びディスプレイシステムを構成するシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-27

(54)【発明の名称】ディスプレイ装置及びディスプレイシステムを構成するシステム及び方法

(51)【国際特許分類】

   G09F 9/33 20060101AFI20240820BHJP

   G09G 3/20 20060101ALI20240820BHJP

   G09G 3/32 20160101ALI20240820BHJP

   G09F 9/30 20060101ALI20240820BHJP

   G09F 9/40 20060101ALI20240820BHJP

   H01L 33/00 20100101ALI20240820BHJP

   G09F 9/00 20060101ALI20240820BHJP

【ＦＩ】

G09F9/33

G09G3/20 611F

G09G3/20 680H

G09G3/20 680G

G09G3/20 680E

G09G3/32 A

G09G3/20 631T

G09G3/20 632A

G09G3/20 631C

G09G3/20 633B

G09F9/30 365

G09F9/40 301

H01L33/00 L

G09F9/00 346Z

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024506998

(86)(22)【出願日】2022-08-04

(85)【翻訳文提出日】2024-04-04

(86)【国際出願番号】 US2022074542

(87)【国際公開番号】W WO2023015257

(87)【国際公開日】2023-02-09

(31)【優先権主張番号】63/229,642

(32)【優先日】2021-08-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523185970

【氏名又は名称】スナップ インコーポレイテッド

(74)【代理人】

【識別番号】110000176

【氏名又は名称】弁理士法人一色国際特許事務所

(72)【発明者】

【氏名】カイルズ，イアン

(72)【発明者】

【氏名】ビーチ，クライブ デビッド

【テーマコード（参考）】

5C080

5C094

5C380

5F142

5G435

【Ｆターム（参考）】

5C080AA06

5C080AA07

5C080BB05

5C080CC03

5C080DD23

5C080DD28

5C080FF13

5C080GG11

5C080JJ02

5C080JJ06

5C080KK01

5C080KK43

5C080KK52

5C094AA42

5C094AA43

5C094AA44

5C094BA02

5C094BA25

5C094BA27

5C094CA19

5C094DA01

5C094DA09

5C094DB01

5C094DB05

5C094EB05

5C094FA01

5C094HA05

5C094HA10

5C380AA03

5C380AB04

5C380AB34

5C380AB40

5C380AB45

5C380CE13

5C380CE22

5C380CF01

5C380CF06

5C380CF09

5C380CF48

5C380CF64

5C380DA34

5C380DA56

5C380EA01

5F142AA86

5F142BA32

5F142CB23

5F142CD02

5F142DB24

5F142GA02

5G435AA17

5G435CC09

5G435EE12

5G435EE32

5G435HH20

5G435LL15

5G435LL17

(57)【要約】

ディスプレイ及びシステム及び方法は、プロジェクタと、ヘッドアップディスプレイと、ヘッドセットやその他のニアアイ（ｎｅａｒ－ｅｙｅ）デバイス・システム等の、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）用、複合現実（ＭＲ：Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）用、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）用のシステム・デバイスとを含む用途で利用可能であるが、これらに限定されない。本発明における、タイル型又はタイル化可能なディスプレイ及び方法により、様々なサイズのディスプレイが提供される。従って、タイル型の又はタイル化可能なディスプレイは、ディスプレイを必要とするか又はディスプレイが組み込まれる様々なウェアラブルデバイス及びモバイルデバイスにおいて、それらが必要とするディスプレイサイズに適応するように構成される。

【選択図】図１

【特許請求の範囲】

【請求項1】

ディスプレイ装置であって、
発光ダイであって、
発光素子基板に結合されているか、形成されているか、一体化されているかのうちの少なくとも１つで構成されている少なくとも１つ発光素子を備える発光ダイと、
前記発光ダイに結合されたバックプレーンデバイスと
を備え、
前記バックプレーンデバイスは、バックプレーン基板と、ピクセル回路要素とを有しており、
前記ピクセル回路要素は、前記バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されており、
前記ピクセル回路要素は、ピクセル論理回路要素と、入出力論理回路要素とを備える、
ディスプレイ装置。

【請求項2】

請求項１に記載のディスプレイ装置であって、
前記ピクセル回路要素は、駆動回路要素を備える、
ディスプレイ装置。

【請求項3】

請求項１に記載のディスプレイ装置であって、
前記少なくとも１つの発光素子は、３つの発光素子を備える、
ディスプレイ装置。

【請求項4】

請求項１に記載のディスプレイ装置であって、
前記発光素子は、ＬＥＤである、
ディスプレイ装置。

【請求項5】

請求項４に記載のディスプレイ装置であって、
前記ＬＥＤは、マイクロＬＥＤである、
ディスプレイ装置。

【請求項6】

請求項１に記載のディスプレイ装置であって、
前記ピクセル回路要素は、前記少なくとも１つの発光素子に電気的に結合されており、
前記ピクセル回路要素は、前記少なくとも１つの発光素子を駆動する、
ディスプレイ装置。

【請求項7】

請求項１に記載のディスプレイ装置であって、
前記ピクセル回路要素は、導電要素によって、前記少なくとも１つの発光素子に電気的に結合されており、
前記ピクセル回路要素は、前記少なくとも１つの発光素子を駆動する、
ディスプレイ装置。

【請求項8】

請求項１に記載のディスプレイ装置であって、
前記バックプレーンデバイスは、その内部にトランジスタを形成可能なシリコン又は他の半導体を含む材料から製造される、
ディスプレイ装置。

【請求項9】

請求項１に記載のディスプレイ装置であって、
前記発光素子は、導電部分を有し、
前記ピクセル回路要素は、前記発光素子をそれぞれのピクセル回路に電気的に結合するための導電部分を備える、
ディスプレイ装置。

【請求項10】

請求項１に記載のディスプレイ装置であって、
前記バックプレーンデバイスは、シリコン貫通ビア（ＴＳＶ）を有し、
前記バックプレーンデバイスの上側は、シリコン貫通ビアの端部にある導電材料又はデバイスにより前記バックプレーンデバイスの裏側に接続されている、
ディスプレイ装置。

【請求項11】

請求項１０に記載のディスプレイ装置であって、
プリント回路基板（ＰＣＢ）と前記バックプレーンデバイスとを前記シリコン貫通ビアを用いて結合する導電要素を介して、前記バックプレーンデバイスに電気的に結合されたプリント回路基板を更に備える、
ディスプレイ装置。

【請求項12】

請求項３に記載のディスプレイ装置であって、
前記少なくとも３つの発光素子は、第１マスターピクセルを形成している、
ディスプレイ装置。

【請求項13】

請求項１２に記載のディスプレイ装置であって、
第２マスターピクセルを更に備え、
前記第２マスターピクセルは、電気導電性のコンポーネント又はワイヤ線を介して、前記第１マスターピクセルに電気的に結合されている、
ディスプレイ装置。

【請求項14】

請求項１３に記載のディスプレイ装置であって、
前記第１マスターピクセルと前記第２マスターピクセルは、タイルを形成する、
ディスプレイ装置。

【請求項15】

ディスプレイ装置であって、
複数のタイルを備え、
１つのタイルは
発光ダイであって、
発光素子基板に結合されているか、形成されているか、一体化されているかのうちの少なくとも１つで構成されている少なくとも１つ発光素子を備える発光ダイと、
前記発光ダイに結合されたバックプレーンデバイスであって、
該バックプレーンデバイスは、バックプレーン基板及びピクセル回路要素を備えており、
前記ピクセル回路要素が、該バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されており、
前記ピクセル回路要素が、ピクセル論理回路要素と入力出力論理回路要素とを備える、バックプレーンデバイスと、
プリント回路基板（ＰＣＢ）であって、
前記複数のタイルは、
前記バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つの少なくとも１つで構成された回路要素を介し、且つ、
前記プリント回路基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つの少なくとも１つで構成された回路要素とを介して、
電気的に結合されている、プリント回路基板と
を備える、
ディスプレイ装置。

【請求項16】

請求項１５に記載のディスプレイ装置であって、
前記ピクセル論理回路要素は、前記バックプレーン基板の第１ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている、
ディスプレイ装置。

【請求項17】

請求項１５に記載のディスプレイ装置であって、
入出力論理回路要素は、前記バックプレーン基板の第２ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている、
ディスプレイ装置。

【請求項18】

ディスプレイシステムであって、
タイルコントローラであって、
該タイルコントローラは、アレイ内のタイルそれぞれの動作又は複数のタイルの動作を制御し、且つ、前記複数のタイルのそれぞれの動作ダイに設けられているか又は一体化されており、
前記複数のタイルのタイルそれぞれは、タイルアドレスを有する、
タイルコントローラと、
マスターコントローラであって、
前記複数のタイル又はタイルアレイのうちの少なくとも１つのタイルに結合されたマスターコントローラと
を備え、
前記マスターコントローラは、自身が結合されたタイルにデータを送信し、
前記タイルコントローラは、前記マスターコントローラから受信したデータのうちのタイルデータを識別し、
タイルデータは、前記マスターコントローラから送信されたデータのサブセットであり、
前記タイルアドレスに対応付けられた前記タイルコントローラは、タイル内のメモリコンポーネント、又は、タイルに対応付けられたメモリコンポーネントに、前記タイルデータを記憶する、
ディスプレイシステム。

【請求項19】

請求項１８に記載のディスプレイシステムであって、
前記マスターコントローラから送信されたデータは、前記マスターコントローラから送信されたデータのヘッダにタイルアドレスを含む、
ディスプレイシステム。

【請求項20】

請求項１９に記載のディスプレイシステムであって、
前記マスターコントローラは、第１形式の第１デバイスから、データを受信し、
前記マスターコントローラは、前記データを第２形式に変換し、
前記第２形式は、前記タイルに又は前記タイルに対応付けられた前記タイルコントローラに、適しているか又は読み取り可能又は処理可能なものである、
ディスプレイシステム。

【請求項21】

請求項２０に記載のディスプレイシステムであって、
前記第１デバイスは、画像又は画像データを生成するか又は出力するデバイスである、
ディスプレイシステム。

【請求項22】

請求項１８に記載のディスプレイシステムであって、
前記複数のタイル又はタイルアレイのうちの前記タイルは、電気的に直列に接続されている、
ディスプレイシステム。

【請求項23】

請求項２２に記載のディスプレイシステムであって、
画像又はビデオデータは、現在のフレーム用の画像又はビデオデータがタイルに表示されている間に、次のフレームでの表示のために前記タイルに送信される、
ディスプレイシステム。

【請求項24】

請求項１８に記載のディスプレイシステムであって、
タイルはそれぞれ、発光素子を備え、
発光素子はそれぞれ、第１記憶装置と第２記憶装置とに結合されている、
ディスプレイシステム。

【請求項25】

請求項２３に記載のディスプレイシステムであって、
論理関数回路要素とラッチに電気的に結合される論理関数回路要素を更に備え、
前記論理関数回路要素は、等価関数又は比較関数等の演算又はブール論理関数を実行し、前記論理関数回路要素が結合されているラッチが受信する出力を生成し、
前記ラッチは前記論理関数回路要素の出力を格納し、
前記ラッチは電流駆動回路又はコンポーネントにも電気的に結合され、
前記電流駆動回路又はコンポーネントは発光素子に電気的に結合され、
前記電流駆動回路又はコンポーネントは変調された電流を前記発光素子に供給し、
前記電流駆動回路又はコンポーネントは前記論理関数回路要素によって生成された出力に従って変調された電流を前記発光素子に供給してもよい、
ディスプレイシステム。

【請求項26】

ディスプレイシステムであって、
ピクセル素子のピクセルアレイと、
タイルコントローラと
を備え、
前記ピクセルアレイのピクセルの発光素子それぞれ又はマスターピクセルの発光素子それぞれは、ピクセル回路要素に電気的に結合されており、
前記ピクセル回路要素は、
第１記憶装置又は受信ピクセルメモリ装置と、
前記受信ピクセルメモリ装置に電気的に結合された、第２記憶装置又はアクティブピクセルメモリ装置と、
前記アクティブピクセルメモリ装置に結合された論理関数回路要素と、
前記論理関数回路要素に結合されたラッチと、
前記ラッチに結合された電流駆動装置であって、前記ピクセルアレイのピクセルそれぞれの動作又は前記ピクセルアレイのマスターピクセルそれぞれの動作を駆動する電流駆動装置と
を有しており、
前記タイルコントローラは、
前記受信記憶装置から入力データを受信するデシリアライザと、
デコーダと
を備えており、
前デコーダは、前記デシリアライザに電気的に結合されており、
前記デシリアライザは、前記タイルコントローラの前記デシリアライザで受信したデータストリームから、前記データストリーム内にタイルのアドレスがあることに従って又はある場合に、画像又はビデオデータを抽出し、
前記デシリアライザは、前記抽出したデータの前記第１記憶装置又は受信ピクセルメモリ装置への書き込みを制御する、
ディスプレイシステム。

【請求項27】

請求項２６に記載のディスプレイシステムであって、
前記デコーダは、前記抽出されたデータを、前記データストリームから抽出した後に復号し、
前記タイルコントローラは、前記抽出されてその後復号されたデータを、データバスに配置するように書き込むことを、制御論理ブロックに指示をするものであり、
前記データバスは、発光素子か、ピクセルか、マスターピクセルか、ＬＥＤか、各ＬＥＤの集合体を、備える又は含む列に、対応するか又は対応付けられており、
前記発光素子、前記ピクセル、前記マスターピクセル、前記ＬＥＤ、前記各ＬＥＤの集合体は、前記抽出されてその後復号されたデータの書き込み先として識別されたものである、
ディスプレイシステム。

【請求項28】

請求項２７に記載のディスプレイシステムであって、
前記タイルコントローラは、前記発光素子か、前記ピクセルか、前記マスターピクセルか、前記ＬＥＤか、前記各ＬＥＤの集合体の前記行に、ＲＯＷ／ＷＲＩＴＥ出力又は信号を出力し、
前記発光素子、前記ピクセル、前記マスターピクセル、前記ＬＥＤ、前記各ＬＥＤの集合体は、前記抽出されてその後復号されたデータを受信すべきと識別されたものである、
ディスプレイシステム。

【請求項29】

請求項２８に記載のディスプレイシステムであって、
前記タイルコントローラの制御論理回路要素を更に備え、
前記タイルコントローラの前記制御論理回路要素は、前記受信記憶装置から前記第２又はアクティブ記憶装置へのデータ転送を開始する、ＬＯＡＤ出力電圧又は信号を出力する
ディスプレイシステム。

【請求項30】

請求項２９に記載のディスプレイシステムであって、
時間変化値（ＴＶＶ：Ｔｉｍｅ－Ｖａｒｙｉｎｇ Ｖａｌｕｅ）生成器を更に備え、
前記第２又はアクティブ記憶装置へデータが転送された後に、ディスプレイ・サイクルが開始し、
前記ディスプレイ・サイクル中に、前記時間変化値生成器は、
ピクセル論理回路又はピクセル論理デバイスにより前記第２又はアクティブ記憶装置の値又は電圧と組み合わされた、変化する値又は電圧を、時間変化値（ＴＶＶ）バスに供給し、
マスターピクセル又はマスター発光素子に電気的に結合された電流駆動回路又はデバイスを変調するために用いられる時間変化電圧を生成する、
ディスプレイシステム。

【請求項31】

請求項３０に記載のディスプレイシステムであって、
前記タイルコントローラの前記時間変化値生成器内のカウンタによって生成されたＣＯＭＰＵＴＥ信号又は出力は、前記時間変化値生成器による前記時間変化値バスが変化するごとに、前記ピクセルアレイの論理関数回路要素又はラッチ又はその両方に対して送信され、
前記論理関数回路要素は、ブール論理関数を演算又は実行し、シングルビット出力又は信号を生成して、ラッチに出力し、
前記ラッチの出力は、電流源のオン／オフ状態を直接制御し、それにより、前記ピクセルか、前記マスターピクセルか、前記ＬＥＤか、前記各ＬＥＤの集合体の、オン／オフ状態が制御される、
ディスプレイシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年８月５日に出願された米国特許出願６３／２２９，６４２号に対する利益を主張するものであり、その内容を本出願に援用する。

【0002】

本開示は、ディスプレイに関するものであり、例えば、発光ダイオード（ＬＥＤ）ディスプレイ（ＬＥＤディスプレイ、有機ＥＬ（ＯＬＥＤ）ディスプレイ等）、及び、これらのマイクロディスプレイ又はこれらのマイクロ版（マイクロＬＥＤ及びマイクロ有機ＥＬディスプレイ等）に関する。特に、本開示は、構成可能なＬＥＤディスプレイに関する。

【背景技術】

【0003】

通常、ポータブル又はウェアラブル又はモバイル又はハンドヘルドのデバイス（即ち、マイクロディスプレイではなく、モニターやテレビ等でもないデバイス）用の中型ディスプレイにおける、直視する用途のものは、ＴＦＴバックプレーンを備えた透過型液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）又は有機ＥＬ技術で作成されていることが多い。有機ＥＬディスプレイは寿命が短く、輝度が限られているという欠点がある一方、ＬＣＤディスプレイはバックライトを必要とするため、ピクセルのオン／オフに関係なくピクセル毎に電力が消費される。ＴＦＴは安価であるものの（電力を無駄にする）過剰な抵抗があり、各ピクセル下に高度な回路要素を作成するには大きすぎる。そのため、ＴＦＴは、各ピクセルのデューティサイクルを非常に短くしてディスプレイの各行を順番に駆動する駆動スキームに限定されるものであり、ＴＦＴで適切な輝度を得るには高い電流密度を必要とする。対照的に、マイクロＬＥＤディスプレイは長寿命であるが、マイクロＬＥＤアレイをシリコンバックプレーンに結合してマイクロＬＥＤディスプレイを形成した場合は、ランダムな欠陥のあるディスプレイが製造されることが多い。

【0004】

物理的にサイズが大きい用途（即ち、マイクロディスプレイではなく、例えば、ＶＲヘッドセット、腕時計類等のウェアラブルデバイス、スマートフォン又はモニター／テレビ等の、直視型ディスプレイ用）向けの、シリコンバックプレーンを有するマイクロＬＥＤディスプレイを構築する場合、様々な形状やサイズのものを構築するには、通常、ディスプレイと製造工程を新しい用途毎に再設計する必要がある。ディスプレイのサイズが大きくなるにつれて歩留まりが下がり続けるので、用途によってはコストが非常に高くなるか又は少なくとも競争力がなくなる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示の実施形態におけるディスプレイは、プロジェクタと、ヘッドアップディスプレイと、ヘッドセットやその他のニアアイ（ｎｅａｒ－ｅｙｅ）デバイス・システム等の、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）用、複合現実（ＭＲ：Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）用、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）用のシステム・デバイスとを含む用途で利用可能であるが、これらに限定されない。本開示の実施形態における、タイル型の又はタイル化可能なディスプレイ及び方法により、様々なサイズのディスプレイが提供される。従って、タイル型の又はタイル化可能なディスプレイは、ディスプレイを必要とするか又はディスプレイが組み込まれる様々なウェアラブルデバイス及びモバイルデバイスにおいて、それらが必要とするディスプレイサイズに適応するように構成される。

【図面の簡単な説明】

【0006】

【図1】本開示の実施形態における円形状の腕時計類のディスプレイ用のタイルアレイを示す。

【図2】本開示の実施形態における継ぎ目を有するタイルを示す。

【図3】本開示の実施形態における動作ダイ（バックプレーンダイ等）へ変換を示しており、ほぼシームレスな当接が可能な形態に変換されている。

【図4】本開示の実施形態におけるプリント回路基板上のタイルの断面図を示す。

【図5】本開示の実施形態におけるタイルの裏側を示す。

【図6】本開示の実施形態におけるアレイを形成するタイルの接続を示す。

【図7】本開示の実施形態におけるタイルバックプレーン回路要素を示す。

【図8】本開示の実施形態における個々のピクセル回路要素を示す。

【図9】本開示の実施形態におけるシリアルストリーム形式を示す。

【発明を実施するための形態】

【0007】

詳細な実施形態が必要に応じて本明細書に開示される。開示された実施形態は、様々な且つ代替となる形態を例示したものにすぎないことを理解されたい。本明細書で使用される「例示」という語は、説明・見本・モデル・パターンとしての役割を果たす実施形態を言及するために、広範に使用される。図面は必ずしも縮尺通りではなく、特定の要素の詳細を示すために一部の特徴が誇張又は最小化されている場合がある。他の場合には、当業者に知られている周知の要素・システム・材料・方法については、本開示の不明瞭化を避けるために詳細に説明していない。従って、本明細書に開示される特定の構成及び機能の詳細は、限定として解釈されるべきではなく、単に特許請求の範囲の根拠として且つ当業者に教示するための代表的な基礎として解釈されるべきである。

【0008】

本開示では、互いに関連なく個別に製造され且つ互いに関連なくテストされた各「タイル」で構成されるディスプレイを使用する（各タイルは、より小型であり且つ製造工程においてテストされるものであり、製造工程が完了する前に修理可能であることから、歩留まりを向上し、歩留まりの限界が解消される）。更に、様々なウェアラブルデバイスやモバイルデバイスのメーカーは、ディスプレイのサイズや形状の種類に幅を持たせた工業設計で自身の差別化を図っている。このため、顧客毎に新しい設計を必要となってしまうが、しかし、本開示の実施形態におけるタイル型又はタイル化可能なディスプレイと方法を用いることにより、プリント回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）上にタイルを配列することによって新しいディスプレイを設計したり構成したりすることが可能となる（新しいシリコンダイとマイクロＬＥＤアレイを創製するのと比較して、迅速な設計及び製造が可能となる）。

【0009】

図１は、ディスプレイ用タイルの擬似円形アレイを示す。本開示のある実施形態においては、タイル又はディスプレイ用タイルのアレイは略円形であり、円形状デバイス用のディスプレイ装置（ＬＥＤディスプレイ装置又はＬＥＤパネル等）として利用可能である。本開示のある実施形態においては、任意の数のタイルを、任意の形状に配置することができる。本開示のある実施形態においては、発光デバイス（タイル等）は、発光ダイ（ＬＥＤダイ等）と動作ダイ（バックプレーンダイ等）を有する。

【0010】

本開示のある実施形態においては、発光ダイ（ＬＥＤダイ等）は、発光基板（ＧａＮ基板等）に結合又は一体化された発光素子を有する。本開示のある実施形態においては、複数の発光素子は、例えば発光素子（任意の種類又はサイズのＬＥＤ等）のアレイは、発光基板に形成されている。複数の発光素子（ＬＥＤ等）又は発光アレイ（発光素子のアレイ等）と、発光基板（ＬＥＤ基板等）とは、互いに一体化されており又は結合されており又はその両方により、発光ダイ（ＬＥＤダイ等）を形成している。

【0011】

本開示のある実施形態においては、発光ダイの各発光素子を、（少なくともピクセル回路要素を有する）回路要素に結合（例えば、電気的に結合）することにより、ピクセルが形成されており、この回路要素は、制御を司るか又は動作（例えば、１つ又は複数の発光素子それぞれを駆動させることを含む）に利用されるものである。本開示のある実施形態においては、ピクセル回路要素は、少なくとも駆動回路要素を備える。本開示のある実施形態においては、駆動回路要素は、時間の関数としてピクセルのオン／オフ状態を決定するピクセル論理回路要素と、ＬＥＤに電流を供給する入出力回路要素とを少なくとも有する。本開示のある実施形態においては、発光素子（ＬＥＤ等）それぞれに対して、１セットのピクセル回路要素が設けられている。

【0012】

本開示のある実施形態においては、発光ダイ（ＬＥＤダイ等）はそれぞれ、動作ダイ（バックプレーンダイ等）に結合（電気的に結合等）される。動作ダイ（バックプレーンダイ等）は、バックプレーン基板と、ピクセル回路要素又はピクセル関連回路要素又はその両方とを備える。

【0013】

本開示のある実施形態においては、このダイは、シリコンから形成されており、シリコン動作ダイ（バックプレーンダイ等）と呼ばれる。本開示のある実施形態においては、動作ダイ（バックプレーンダイ等）は、回路要素（ピクセル回路要素等）を有しており、この回路要素は、バックプレーン基板に、配置、結合、一体化、形成、堆積又は埋め込まれたものである。

【0014】

本開示のある実施形態においては、回路要素（ピクセル回路要素等）又は駆動回路要素は、少なくともピクセル論理回路要素と入出力回路要素とに分離されている。本開示のある実施形態においては、ピクセル論理回路要素は、バックプレーン基板の１つ又は複数の区域において稼動するか又は配置されており、この１つ又は複数の区域は、入出力回路要素が稼動するか又は配置されている、バックプレーン基板の１つ又は複数の区域とは異なるものである。

【0015】

本開示のある実施形態においては、ピクセル論理回路要素は、バックプレーン基板の１つ又は複数のストリップ又はストリップ状区域において稼動するか又は配置されており、この１つ又は複数の区域は、入出力回路要素が稼動するか又は配置されている、バックプレーン基板の１つ又は複数のストリップ又はストリップ状区域とは異なるものである。

【0016】

本開示のある実施形態においては、各発光素子はそれぞれ、ピクセル回路要素に対応付けられている（即ち、発光素子を駆動する（例えば、発光素子のためにグレイレベル出力を決定する）駆動回路又は駆動回路要素に対応付けられている）。本開示のある実施形態においては、各発光素子はそれぞれ、それぞれが有するピクセル回路要素に対応付けられている（即ち、発光素子を駆動する（例えば、発光素子のためにグレイレベル出力を決定する）駆動回路又は駆動回路要素に対応付けられている）。本開示のある実施形態においては、各発光素子はそれぞれ、ピクセル論理回路要素又はピクセル論理回路と、入出力回路要素又は入出力回路とに、対応付けられている。本開示のある実施形態においては、発光素子（ＬＥＤ等）それぞれとその回路要素（ピクセル回路要素等）との組み合わせにより、タイルのピクセルが形成されており、発光素子（ＬＥＤ等）それぞれの回路要素は駆動回路要素を含むがこれに限定されない。本開示のある実施形態においては、ＬＥＤとピクセル回路要素は接合前に異なるウェハ上に存在するので、ＬＥＤとピクセル回路要素の間に電気的接触要素が存在する。本開示のある実施形態においては、電気的接触要素は、各ＬＥＤが配置されたウェハ上に存在するか、又は、ピクセル回路要素が配置されたウェハ上に存在する。

【0017】

本開示のある実施形態においては、発光素子（ＬＥＤ等）それぞれとその回路要素との組み合わせにより、タイルのピクセルが形成されており、例えば、発光素子（ＬＥＤ等）それぞれとその回路要素（その発光素子のピクセル論理回路要素及びその発光素子の入出力回路要素等）の組み合わせにより、タイルのピクセルが形成される。

【0018】

本開示のある実施形態においては、発光素子は、マスター発光素子である。本開示のある実施形態においては、マスター発光素子は、２つ以上の発光素子（ＬＥＤ等）を有する。本開示のある実施形態においては、マスター発光素子は、少なくとも３つの発光素子を有し、例えば、３つの発光素子（ＬＥＤ等）のセットを１つ有する。

【0019】

本開示のある実施形態においては、発光素子（ＬＥＤ等）を、回路要素（ピクセル回路要素等）に結合（例えば、電気的に結合）することにより、ピクセルが形成されており、この回路要素は、発光素子（ＬＥＤ等）それぞれを駆動するものである。本開示のある実施形態においては、マスター発光素子（複数の、例えば３つのＬＥＤの集合体又はセット等）を、回路要素（ピクセル回路要素等）に結合（例えば、電気的に結合）することにより、マスターピクセルが形成されており、この回路要素は、マスター発光素子の発光素子（ＬＥＤ等）それぞれを駆動するものである。本開示のある実施形態においては、各発光素子（ＬＥＤ等）は３原色の集合体であり、ＬＥＤが集合体としてグループ化されると、それらの間にギャップはあるものの、知覚的にはシームレスな当接が実現される。本開示のある実施形態においては、１つのタイルは、２つ以上のマスターピクセルを有し、例えば、複数のマスターピクセルのアレイを有する。本開示のある実施形態においては、ピクセル回路要素は、少なくとも駆動回路要素を有する。本開示のある実施形態においては、駆動回路要素は、ピクセル論理回路要素と、入出力回路要素とを少なくとも有する。

【0020】

本開示のある実施形態においては、各タイルは、例えばプリント回路基板上に、例えば任意のパターンで、配置されてもよい。本開示のある実施形態においては、例えばプリント回路基板上に、例えば任意のパターンで、各タイルを配置することにより、ディスプレイを形成してもよい。本開示の実施形態における各タイルの使用を例示するために、タイルの擬似円形アレイを図１に示す。例えば、図１に示すように、各ディスプレイタイルの擬似円形アレイは、プリント回路基板（ＰＣＢ）（不図示）に配置されており、腕時計類の文字盤ディスプレイに利用される。図示した例においては、例えば、本開示の実施形態によると、タイル毎に６０×６０個のピクセルを含む３．６ｍｍ×３．６ｍｍのタイルが８８個、直径３６ｍｍの、腕時計類の文字盤を形成するために配列されている。しかしながら、タイルの数、タイル毎のピクセルの数又はマスターピクセルの数又はその両方、タイルの形状又はタイルのアレイの形状又はその両方については、異なってもよいことは、当業者であれば理解し得ることである。本開示のある実施形態においては、プリント回路基板上のタイルのパターン又は配置は、異なっていてもよい。

【0021】

本開示のある実施形態においては、図２に示すように、隣接するタイルは、それらの間に空間、隙間又は継ぎ目を有した状態でプリント回路基板上に配置されている。図２に示すように、本開示のある実施形態においては、隣接する２つのタイルの側面又は縁同士の間に、空間、隙間又は継ぎ目が存在している（各タイルは、１つ又は複数のマスターピクセルを有するか、又は、（各ＬＥＤとそれらに対応付けられたピクセル回路要素等）３つの発光素子から成る集合体を１つ以上有する）。ＬＥＤに言及する場合は、あらゆる種類のＬＥＤ（ＬＥＤ、有機ＥＬ、マイクロＬＥＤ又はマイクロ有機ＥＬ等）を含むことは、当業者であれば理解し得ることである。図２に示すように、本開示のある実施形態においては、隣接するタイルの間に、空間、隙間又は継ぎ目が存在している。マスター発光素子又はマスターピクセル（ＬＥＤのセット又は各ＬＥＤのそれぞれに電気的に結合された回路要素のセット又はその両方等）におけるＬＥＤの数及び色が異なっていてもよいことは、当業者であれば理解し得ることである。

【0022】

本開示のある実施形態においては、ピッチ（即ち、発光素子（ＬＥＤ等）の集合体又は各マスターピクセル又は各マスター発光素子等の、各発光素子間の中心間距離）は、発光素子（ＬＥＤ等）の集合体又は各マスターピクセル又は各マスター発光素子又は各ピクセル等の、発光素子同士の間の空間が、ピクセルピッチを妨げないだけの空間、隙間、継ぎ目を許容するのに十分であるようにする必要がある（ピクセルピッチとは、即ち、マスターピクセル又はマスター発光素子等である、ある発光素子の中心と、マスターピクセル又はマスター発光素子等である、別の発光素子の中心の間の距離である）。同時に、隣接する（各マスター発光素子又は各マスターピクセル等）各発光素子の全て又は少なくとも一部について、ピクセルピッチが同じとなるか又は実質的に／ほぼ同じとなることを維持する空間、隙間、継ぎ目を許容するのに十分であるようにする必要がある。本開示のある実施形態においては、タイルが単色タイルである場合、マスターピクセルとピクセルは同じものである。

【0023】

図３は、従来のバックプレーンダイと、タイル型又はタイル化可能な動作ダイ（バックプレーンダイ等）との違いを示す。例えば、本開示の実施形態における動作ダイ（シリコンバックプレーンダイ等のバックプレーンダイ等）は、各マスター発光素子同士又は各マスターピクセル同士間のピッチが同じであるので、タイルが見掛け上シームレスに当接する形態を有する。従来のダイの平面配置は、１／０及び論理回路要素領域を有するか又は設けられている（これにより、入力領域には１／０バッファが設けられており、これらのバッファは、外部で使用される論理レベルと内部論理レベルの間の変換に利用されている。論理領域は、レジスタと、ステートマシンと、ピクセル駆動回路要素とを有しており、外部から画像データを受信してそれをアクティブ領域のピクセルに分配するために利用される）。

【0024】

従来のダイの配置においては、入力領域と論理領域がディスプレイのアクティブ領域（即ち、画像等を生成するピクセルを含む領域）の周囲に配置されているか又は位置付けられている。動作ダイのある実施形態においては、本開示の実施形態における動作ダイ（タイル化可能なバックプレーンや、シリコンバックプレーン等のバックプレーンダイ等）は、ピクセル論理回路要素と１／０回路要素とが交互に配置されたストリップを有する。本開示のある実施形態においては、１／０回路要素は１／０バッファを有しており、このバッファは、外部で使用される論理レベルと内部論理レベルとの間の変換に利用される。本開示のある実施形態においては、論理領域は、レジスタと、ステートマシンと、ピクセル駆動回路要素とを有しており、外部から画像データを受信してそれをアクティブ領域のピクセルに分配するために利用される。アレイ内のＬＥＤピクセルへの接続が維持されるように、配線は行列状に配置される。本開示のある実施形態においては、各発光素子、例えばＬＥＤは、ピクセル論理回路要素又はストリップの上に配置されているか、１／０回路要素又はストリップの上に配置されているか、又は、ピクセル論理回路要素又はストリップと１／０回路要素又はストリップの、両方の上に配置されている。本開示のある実施形態においては、回路要素ストリップは、動作ダイバックプレーン基板内に埋め込まれている。

【0025】

従来のバックプレーンには通常、１／０バッファを回路要素基板又はパッケージに接続するために、シリコンダイ上に周辺接合パッドを含むか、シリコンダイ上にバンプ／ピラー接続を含む。本開示の実施形態によれば、タイル型又はタイル化可能なバックプレーンはシリコン貫通ビア（ＴＳＶ：Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ Ｖｉａ）を有しており、この点において、タイル型又はタイル化可能バックプレーンは従来のバックプレーンとは異なる。シリコン貫通ビアは、（シリコンバックプレーンダイ等のバックプレーンダイ等）動作ダイの一方の面又は前面を、同動作ダイの第２の面若しくは裏面に又はプリント回路基板の回路要素に又はその両方に、接続するか又は電気的に結合するために利用される。動作ダイには、発光ダイ（ピクセル回路要素に接続又は電気的に結合されてマスターピクセルを形成するＬＥＤの集合体、発光素子（ＬＥＤ等）、又はマスター発光素子を含む）が配置されている。

【0026】

図４は、プリント回路基板上のタイルの断面図を示す。本開示のある実施形態においては、タイルは、従来技術における既知の接合及び接続方法を用いて、発光ダイ（ＬＥＤウェハ又はダイ等）に結合（例えば、接合及び／又は電気的に結合）された動作ダイ（シリコンバックプレーン等のバックプレーンダイ又はウェハ等）を備える。

【0027】

発光ダイのある実施形態においては、本開示の実施形態によると、各ＬＥＤは、ＧａＮ基板等の基板に、形成されているか、一体化されているか、又は、製造される。しかしながら、基板材料は異なっていてもよく、例えば、基板は発光構造を形成可能な任意の半導体材料から構成されていてもよいことは、当業者であれば理解し得ることである。本開示のある実施形態においては、（シリコンダイ又はシリコン動作ダイ等のバックプレーンダイ等）動作ダイに（ＬＥＤダイ等）発光ダイを電気的に結合するための金属製の接点が、発光ダイに結合されているか又は一体化されている。

【0028】

本開示の実施形態によると、発光デバイス（タイル等）は、ビア（基板貫通ビア又はシリコン貫通ビア等）を有する。このビアは、（シリコンダイ等の）動作ダイの第１の面又は裏面と、第２の面又は表面との間の接続と、電力供給と、インターフェイスとを、形成するのに用いられる。また、この接続等の形成は、タイル回路要素（１／０論理回路要素、１／０論理ストリップ、ピクセル回路要素論理回路要素、ピクセル回路要素論理ストリップ）、又は、導電性回路要素部分（銅堆積又は他の導電要素等）、又は、その両方に対して、電力を供給するようになされており、この導電性回路要素部分は、プリント回路基板に、堆積されているか、結合されているか、又は、一体化されている。本開示のある実施形態においては、ビア（基板貫通ビア又はシリコン貫通ビア（ＴＳＶ）等）は、１／０バッファでのデータ電圧入力を受け、電源用且つ接地用の、デバイス又はコンポーネント又はソース又はこれらの組み合わせを、発光ダイ（ＬＥＤダイ等）又は動作ダイ（バックプレーンダイ等）又はその両方に接続するために利用される。

【0029】

本開示のある実施形態においては、基板貫通ビアの各開口部、例えばシリコン貫通ビア（ＴＳＶ）の開口部は、動作ダイ（シリコンダイ等）の裏面に開口しており、これらの開口部には、その下層のプリント回路基板に又は下層のプリント回路基板の回路要素にはんだ取付するための、はんだ又は他の導電材料が塗布される。

【0030】

本開示のある実施形態においては、タイル回路要素（１／０論理回路又は１／０回路要素ストリップ及びピクセル回路要素論理ストリップ又は駆動回路要素論理ストリップ等）は、動作ダイ（バックプレーン基板、シリコン動作ダイ又はバックプレーンダイやシリコンダイ等）に、堆積されているか、形成されているか、埋め込まれているか、一体化されている。本開示のある実施形態においては、発光ダイ（ＬＥＤダイ等）は、動作ダイに、少なくとも電気的に接続又は結合又は接合されているかのうちの少なくとも１つで構成されており、シリコンダイは、ＰＣに、接続されているか、結合されているか、電気的に結合又は接続又は接合されているかのうちの少なくとも１つで構成されている。本開示のある実施形態においては、プリント回路基板（即ち、各タイルを収容する基板や、各タイルが配置、結合、接合又は位置づけられている基板）を介して、各タイル同士の間の接続又は各タイルアレイ内の接続が構成されている。

【0031】

本開示のある実施形態においては、回路要素又は１つ又は複数の導電要素は、プリント回路基板（プリント回路基板の１つ又は複数の面等）に堆積、製造又は一体化されている。また、回路要素又は１つ又は複数の導電要素は、例えば、（１）発光ダイ（ＬＥＤダイ等）又は動作ダイ（バックプレーンダイ等）又はその両方を、電源又は電力又はデータソース又は電圧源又は電流源又はこれらを組み合わせたものに、電気的に接続するために用いられるか、又は、（２）データ、電圧、その他の入力を受信するために用いられるか、又は、その両方である。本開示のある実施形態においては、プリント回路基板上にある、回路要素又は導電要素又は堆積物は、銅材料から構成されており、銅トレース又は銅配線とも呼ばれる。しかしながら、導電物は、銅以外の導電材料から構成されてもよいことは、当業者であれば理解し得ることである。プリント回路基板は、さらに、タイルアレイに対して、支持又は剛性を与えたり又は剛性の表面を提供したりする構造物としても機能する。本開示のある実施形態においては、プリント回路基板は、１層又は２層以上の回路要素（任意のタイル関連回路要素等）を備えてもよい。

【0032】

図５は、タイルの裏側を示す。本開示のある実施形態においては、図５に示すように、タイル裏面又は底面にはシリコン貫通ビア開口部のアレイがあり、これらは、例えば入力データや電圧、出力データや電圧、又は、信号を受信するために利用される。本開示のある実施形態においては、シリコン貫通ビア開口部は、発光ダイ（ＬＥＤダイ等）をプリント回路基板の回路要素に電気的に接続するために用いられてもよい（例えば、この回路要素については、（１）電源又は電力又はデータソース又は電圧源又は電流源又はこれらを組み合わせたものに、ＬＥＤダイを電気的に接続するための回路要素、又は、（２）データ、電圧、他の入力を受信するための回路要素、又は、これらの両方が挙げられる）。本開示のある実施形態においては、シリコン貫通ビアは、タイルからデータを出力するために用いられてもよい。

【0033】

図５に示すように、例えば、動作ダイ（シリコンダイ等）には各ビアが存在しており、これらのビアは、（電圧源又は他の電力源に接続されていてもよい）プリント回路基板と、発光ダイ（ＬＥＤダイ等）との間の電力接続を確立するために用いられる。また、図５は、本開示の一実施形態を示しており、これは、プリント回路基板の例示的なＩ層配線パターンの一例となっており、例えば、プリント回路基板上に堆積されているか又はプリント回路基板内に埋め込まれている、配線又は導電要素を有している。本開示のある実施形態においては、Ｄ１とラベル付けされたシリコン貫通ビアは、コントローラからのシリアルデータ入力をタイルへ接続するために利用される（このコントローラについては、図６に示すものであり、タイルアレイコントローラ、アレイコントローラ、マスターコントローラなどとも呼ばれる）。本開示のある実施形態においては、図６に示すコントローラは、タイル又はタイルアレイ又はその両方の外部にある。本開示のある実施形態においては、コントローラ（タイルアレイコントローラ又はマスターコントローラ等）は、プリント回路基板等の基板に配置されているか又は接続されており、この基板は、タイルが接続される又は配置されるものである。本開示のある実施形態においては、このコントローラは、タイルアレイ内の各タイルであるタイルの動作を制御するか、又は、１つのユニットとしてのタイルアレイの動作を制御するか、又は、その両方である。本開示のある実施形態においては、コントローラ（タイルアレイコントローラ又はマスターコントローラ等）は、データをタイルに分配し、且つ、新たなデータを表示する際にタイルを制御する。本開示のある実施形態においては、図６のコントローラとの間の矢印と図６のタイル同士の間の矢印は、プリント回路基板に対する、図５に示すシリアルデータ及びクロックのタップ付き伝送線（Ｃｌｏｃｋ Ｔａｐｐｅｄ Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅｓ、即ち、導電要素（銅線ワイヤ要素等のワイヤ線要素等））を表す。

【0034】

ＣＫとラベル付けされたシリコン貫通ビアは、コントローラから出力されたクロック電圧を各タイルに接続してシリアルデータをサンプリングし、タイルの論理回路要素にクロックを提供するために使用される。図６を参照して説明するように、タイルはコントローラからのシリアルデータ（ＤＩ）とクロック出力（ＣＫ）を受信する。

【0035】

本開示のある実施形態においては、タイル又は発光ダイ（ＬＥＤダイ等）又はその両方に、電力を接続又は供給するために、少なくとも１つのビアを用いる。このとき、例えば、動作ダイ（バックプレーンダイ又はシリコン動作ダイ等）に結合されているか又は電気的に接続されている電力レールを介して、電力を接続又は供給する（この電力レールは、例えば、導電要素、接地要素か接地コンポーネント、ワイヤ線、又は、その他のコンポーネント、又は、これらを組み合わせたものであり、これらは、プリント回路基板に結合されているか又は堆積されているか又は埋め込まれているか又は一体化されているか又はこれらを組み合わせたもののいずれかである）。その結果、本開示の実施形態によると、電力が発光デバイス（例えば、タイルや発光ダイ（ＬＥＤダイ等））に供給される。

【0036】

本開示のある実施形態においては、発光ダイ（ＬＥＤダイ等）は、動作ダイ（シリコン動作ダイ又はバックプレーンダイ等）に結合されている。本開示のある実施形態においては、発光ダイ（ＬＥＤダイ等）又はタイル又はその両方の電力レール（つまり、ＶＤＤ）にプリント回路基板を接続するために、シリコン貫通ビア（４つのＴＳＶ等）が用いられており、十分な電流容量と低い抵抗をもたらしている。電源、又は、ディスプレイシステムのその他のコンポーネント、又は、プリント回路基板、又は、プリント回路基板のその他のコンポーネント（又は、プリント回路基板に電気的に接続されたコンポーネント）、又は、これらを組み合わせたものに、動作ダイ（バックプレーンダイ等）のコンポーネントを接続するために用いられるビアの数が異なってもよいことは、当業者であれば理解し得ることである。

【0037】

本開示のある実施形態においては、コントローラ（タイルアレイコントローラ、アレイコントローラ、マスターコントローラ、マスターコントローラチップ等）は、全てのタイルにデータをブロードキャストする又は送信する、又は、全てのタイル又は各タイルの少なくとも一部にデータをブロードキャストする又は送信するのに用いられる。それぞれのタイル（又は各タイルの少なくともいくつか）は、その（即ち、タイルの）アドレスに基づいて、又は、例えばタイルのアドレスピンがどのように結び付けられているかに基づいて、自身が保持すべきデータがどの部分であるかを認識する。本開示のある実施形態においては、コントローラ（アレイコントローラ等）は、最初のタイルにデータを送信し、その後、データはタイルアレイ内の次のタイルにストリーミングされる又は送信される。本開示のある実施形態においては、図６に示すように、タイルはそれぞれ、コントローラ（アレイコントローラ、マスターコントローラ、マスターコントローラチップ等）から送信されたデータに対応付けられたヘッダ内の情報に従って、当該タイル宛てのデータを識別し、抽出する。本開示のある実施形態においては、タイルはそれぞれ、コントローラ（アレイコントローラ、マスターコントローラ又はマスターコントローラチップ等）からアレイで受信したデータのアドレスビットにおいて識別されたタイルのアドレスに従って、データ（電圧波形やパルスで表されるデータ等）を受信してもよい。例えば、本開示のある実施形態においては、Ａ０～Ａ５とラベル付けされた各シリコン貫通ビアのそれぞれは、ＬＥＤアレイ又はマスターピクセルアレイ内の位置を識別しており、ＬＥＤアレイ又はマスター発光素子アレイ又はマスターピクセルアレイ内の、ピクセル又はマスターピクセル又はＬＥＤに電気的に接続されている。

【0038】

本開示のある実施形態においては、図６に示すように、各タイルは、タイルアレイ内に組み込まれており、例えばデータ信号と場合によりクロック信号とで構成されるシリアルバスを介して（例えばワイヤ線によって）、電気的に相互接続されている。本開示のある実施形態においては、図６に示すように、コントローラ（アレイコントローラ、マスターコントローラ又はマスターコントローラチップ等）は、ある形式、例えば、標準形式（ＭＩＰＩ ＤＳＩ等）の入力画像又はビデオデータを、タイルが処理可能なカスタムシリアル形式に変換する。

【0039】

図６の第１の側又は左側はタイルアレイを示しており、タイルの第２の側又は右側（矢印が指している側）は、アレイが複数のタイルで構成されていることを示している。この複数のタイルは、直列に接続されており、且つ、コントローラ（アレイコントローラ、マスターコントローラ、又はマスターコントローラチップ等）により制御されている。このコントローラは、一連のタイルの各タイル又は複数のタイルの各タイルのうちの少なくとも１つに結合されている。

【0040】

本開示のある実施形態においては、カスタム形式は、全てのタイルにデータを分配することが可能な実施形態であって且つタイルがそれぞれデータの自らに該当する部分を簡単に取得できるようにする実施形態に従って、決定されている。本開示のある実施形態においては、図５で説明したように、タイルそれぞれは、アレイ内の所定の位置を有しており、且つ、当該タイル用に識別されたデータを保存する又は表示する又はその両方を行う。このとき、タイルは、自身のアドレスを認識又は知っており、且つ、自身のアドレスに対応付けられているか又はアレイ内における自身の地理的位置若しくはアレイの部分（つまり、アレイ全体又はアレイの少なくとも一部）に対応付けられているバスに沿って移動する際にシリアルデータ入力上のデータがどのように配置されるかを分かっている。本開示のある実施形態においては、タイルは、そのタイルのアドレスに対応付けられていないシリアルバス上のデータを無視する。

【0041】

本開示のある実施形態においては、末端にターミネーションを有するタップ付き伝送線は、複数の伝送線セグメントを有しており、各伝送線セグメント（つまり、直列に繋がる２つのタイル間の伝送線セグメント）は、伝送線整合方法の実施形態に従って幅を調整することにより調整される（この伝送線整合方法とは、即ち、反射等の障害のない伝送路を設ける方法であって、且つ、伝送線が電気的に接続されている各タイルと（電気部品等）他のコンポーネントとのうち少なくとも１つと該伝送線との間のインピーダンスを整合する方法であり、タイルそれぞれのデータ入力又はデータ入力ピン接続の入力容量と組み合わされる場合に、制御された伝送線インピーダンスが与えられる）。

【0042】

本開示のある実施形態においては、例えば、新しいデータが画像又はビデオデータのソースからタイルに到着している間に、前の画像又はビデオフレームのデータが表示されて、新しいデータ又は次のフレームのデータが、ビデオフレーム（つまり、表示中のフレーム）の全体の期間にわたって送信されることが可能となっており、これにより必要なデータレートが削減される。例えば、図１に示すように、本開示の一実施形態におけるアレイ（マスターピクセル又はマスター発光素子のアレイ等）により、例えば、それぞれが８ビットのデータを必要とする６６０，０００個のサブ発光素子（例えば、赤色、緑色、青色ＬＥＤ等サブピクセル）を有する２２０，０００個のピクセルが設けられ、その輝度を定義する。本開示のある実施形態においては、図１に示す実施形態に対応するために必要なシリアルデータレートは、１５８．４Ｍｂ／ｓで６０Ｈｚのリフレッシュレートである。

【0043】

図７は、本開示の実施形態におけるバックプレーン回路要素のある実施形態を示しており、例として、動作ダイ（シリコンダイ又はタイルバックプレーン等）回路要素を示している。本開示のある実施形態においては、（１）タイルの動作ダイ（バックプレーン又はバックプレーンダイ等）回路要素には、ＤＩＮ（即ち、データ入力／信号）及びＣＬＫ入力／信号（シリアルデータ及びクロック電圧入力等）用の受信機と、論理回路要素と、アルゴリズムかソフトウェアアルゴリズムと、又はモジュールとを、有するか又はそれらに接続されており、受信論理回路又は回路要素又はブロックで受信したシリアルデータが復号され、（２）タイルの動作ダイ（バックプレーン又はバックプレーンダイ等）回路要素は、このようなシリアルデータをピクセル回路要素のアレイにいつロードするか、及び、ロードされたデータを表示するピクセルをいつ更新するべきかを決定する。本開示のある実施形態においては、各ピクセル回路（図７に示すように）は、動作ダイ（バックプレーン、バックプレーンダイ又はシリコンダイ等）回路要素に含まれており、各ピクセル回路は、受信記憶装置とアクティブ記憶装置（メモリ装置等）の両方を含む。各ピクセル回路が当該ピクセル回路を駆動するために任意の変調方法を使用できることは、当業者であれば理解し得ることである。本開示の実施形態におけるピクセル構造は、図８において更に説明される。

【0044】

タイルコントローラの論理回路要素又はタイルコントローラデバイス又はその両方は、シリアルバスを介して送信されたタイル宛てのシリアルデータストリーム（例えば、電圧波形で表される）からデータを抽出し、そのデータを書き込む対象のピクセルアレイの列用のＤＡＴＡバス上に置き、その後、ＲＯＷ－ＷＲＩＴＥストローブを使用してそのデータをマスターピクセルにロードする。

【0045】

タイルコントローラは、図８で詳細に説明するように、また、タイル（又は少なくともタイルのサブセット）内の全てのマスターピクセル又はマスター発光素子へのＬＯＡＤ出力制御電圧を生成し、時間変化値（ＴＶＶ：Ｔｉｍｅ Varyｉｎｇ Ｖａｌｕｅ）をＴＶＶバスに出力する。このＬＯＡＤ出力制御電圧は、受信メモリからアクティブメモリへの転送データを制御する。

【0046】

タイル制御のロジック／回路要素／ソフトウェア／デバイスは、時間変化値（ＴＶＶ）生成器を更に備え、この時間変化値生成器は、ピクセルで使用する、変化するデジタルパターンを作成する。本開示のある実施形態においては、バイアス制御の回路／ソフトウェア／デバイスは、デジタル値をＤＡＣに供給する輝度制御レジスタと、レジスタ値を電流に変換する電流ＤＡＣとを含む。次に、電流は、電圧に変換されるが、この電圧は、個々のピクセルに電気的に結合された電流源又はピクセルに電気的に結合されたピクセル回路要素にバイアスをかけるのに適した電圧である。

【0047】

本開示のある実施形態においては、コンフィギュレーション（Ｃｏｎｆｉｇ）レジスタは、デシリアライザによって受信された入力シリアルデータから抽出されたデータへの又はからの書き込みができ、バイアス制御の回路要素やデバイスによって設定されるバイアス電流を制御するために使用することができる。本開示のある実施形態においては、Ｃｏｎｆｉｇレジスタは、タイル型ディスプレイのＸピクセル数とＹピクセル数（つまり、各行のピクセル数と各列のピクセル数）及びタイルのアクティビティ状態（スリープ又はウェイク等）についての情報を格納してもよく、格納することもできる。

【0048】

図８に示すように、本開示のある実施形態においては、サブピクセルそれぞれ（マスターピクセル又はマスター発光素子毎の３つのサブピクセルのセットのうちの１つのサブピクセル）は、発光素子（例えば、ＬＥＤ、マイクロＬＥＤ、有機ＥＬ又はマイクロＬＥＤデバイス若しくはコンポーネント）を含んでいる。この発光素子は、メモリ要素（例えば２セットのメモリ要素）と、論理関数回路要素と、最終ラッチと、電流ドライバとに電気的に接続される。この論理関数回路要素は、自身に電気的に結合されたラッチ（最終ラッチ等）を制御する出力を有する。この電流ドライバは、変調された電流をＬＥＤに供給する。メモリ素子とラッチと電流ドライバの数が異なっていてもよいことは、当業者であれば理解し得ることである。

【0049】

本開示のある実施形態においては、受信記憶装置（メモリ装置又は受信ピクセルメモリ装置等）には、タイルコントローラから画像データ又はビデオデータ（画像又はビデオのグレースケールデータ等）がロードされる。このタイルコントローラは、デシリアライザとデコーダによってシリアルデータストリームから抽出された、タイルに書き込むべきデータを、書き込み対象のピクセル又はマスターピクセルを含む列のデータバス上に配置又は送信する。その後、タイルコントローラは、書き込み対象のピクセルの行に対するＲＯＷ－ＷＲＩＴＥ信号を出力する。ＲＯＷ－ＷＲＩＴＥ動作を制御するために他の行・列走査方法を使用できることは、当業者であれば理解し得ることである。

【0050】

そして、本開示のある実施形態においては、タイルコントローラは、ＬＯＡＤ出力電圧又は信号を出力する。このＬＯＡＤ出力電圧又は信号は、受信記憶装置（メモリ装置又は受信記憶メモリ装置等）からアクティブ記憶装置（メモリ又はアクティブピクセルメモリ装置等）へのデータ転送を開始するものである。本開示のある実施形態においては、その後、ディスプレイ・サイクルが開始される。このサイクルの間、タイルコントローラは、時間変化値（ＴＶＶ）バスに変化する値又は電圧を供給する。この変化する値又は電圧は、例えば、電流の変調に用いられるシングルビット電圧、電圧パルス又は信号といった時間変化電圧を生成するために、ピクセル論理ハードウェアやソフトウェア、又は、ピクセル論理ハードウェアデバイス又は手段やソフトウェア機能、アルゴリズム又はモジュールにより、（ソフトウェアの場合は）値、又は、メモリ等のアクティブ記憶装置における電圧で表される値と、組み合わされたものである。本開示のある実施形態においては、タイルコントローラによって時間変化値バスが変更されるたびに、タイルコントローラ内のカウンタによって生成されたＣＯＭＰＵＴＥ信号又は出力が、論理関数回路要素又はラッチ又はその両方に、アサート又は出力されて、シングルビット出力又は信号の演算を引き起こし、最終ラッチにそれをラッチする。最終ラッチの出力は、電流源のオン／オフ状態を直接制御するものである。ピクセル論理ハードウェアやソフトウェアによる変調は、例えば、結果として生じる様々なデジタルパターン、例えば、ＰＷＭ又はバイナリ加重パルス幅といったパターンのいずれかであり、記憶装置（メモリ等）にロードされたデータに従って各ピクセルの輝度を変化させるのに用いられる。

【0051】

本開示のある実施形態においては、タイルアレイコントローラ又はマスターコントローラからタイルへのシリアルデータストリームは、継続時間と周波数においてディスプレイのリフレッシュレートに対応するフレームにフォーマット化される。本開示のある実施形態においては、図９に示すように、フレームそれぞれは、フレーム開始（ＳＯＦ：Start－Ｏｆ－Ｆｒａｍｅ）マーカーを有しており、このフレーム開始マーカーは、タイルコントローラの復号論理回路要素が（即ち、タイルが受信したデータにおける）フレームの開始を確実に検出するために使用できる固有のパターンを含んでいる。フレーム開始マーカーの後に、ビデオデータの内容を記載したヘッダ情報が続く。ビデオデータの内容は、データストリーム内で想定されるワード数や各ワードのビット数等、設定されたディスプレイ内の行毎のピクセル数に関する情報である。また、輝度制御やスリープ／ウェイクステータス等のグローバル（つまり、ピクセルアレイ全体又はその所定の部分の）レジスタ更新を含む情報が含まれる。

【0052】

本開示のある実施形態においては、タイルコントローラ又はディスプレイコントローラからタイルに送信されたデータのシリアルストリームは、堅牢な送受信、エラーの検出、フレームの開始やその他の制御目的（タイルの電源状態制御等）のための固有のシンボルを提供するために、例えば８ｂ／１０ｂ又は８ｂ／９ｂエンコードでエンコードされてもよい。タイルはそれぞれ、自身のアドレスを使用して受信したピクセルデータにインデックスを付け、そのタイル宛てのデータの開始と終了を識別することにより、自身の個別のデータを保存する。

【0053】

本開示の幾つかの実施形態によれば、ディスプレイ装置は、発光ダイと、発光ダイに結合されたバックプレーンデバイスとを備え、発光ダイは、発光素子基板に結合されているか、形成されているか、一体化されているかのうちの少なくとも１つで構成されている少なくとも１つ発光素子を備えており、バックプレーンデバイスは、バックプレーン基板と、ピクセル回路要素とを有しており、前記ピクセル回路要素は、バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されており、ピクセル回路要素は、ピクセル論理回路要素と、入出力論理回路要素とを備える。

【0054】

幾つかの実施形態によれば、ピクセル回路要素は、駆動回路要素を備える。幾つかの実施形態によれば、少なくとも１つの発光素子は、３つの発光素子を備える。発光素子は、幾つかの実施形態におけるＬＥＤであり、且つ、他の実施形態におけるマイクロＬＥＤである。幾つかの実施形態によれば、ピクセル回路要素は、少なくとも１つの発光素子に電気的に結合されており、ピクセル回路要素は、少なくとも１つの発光素子を駆動する。幾つかの実施形態によれば、ピクセル回路要素は、導電要素によって、少なくとも１つの発光素子に電気的に結合されており、ピクセル回路要素は、少なくとも１つの発光素子を駆動する。

【0055】

幾つかの実施形態によれば、バックプレーンデバイスは、その内部にトランジスタを形成可能なシリコン又は他の半導体を含む材料から製造される。幾つかの実施形態によれば、発光素子は、導電部分を有し、ピクセル回路要素は、発光素子をそれぞれのピクセル回路に電気的に結合するための導電部分を備える。幾つかの実施形態におけるバックプレーンデバイスは、シリコン貫通ビア（ＴＳＶ）を有し、バックプレーンデバイスの上側は、ＴＳＶの端部にある導電材料又はデバイスによりバックプレーンデバイスの裏側に接続されている。幾つかの実施形態によれば、プリント回路基板は、プリント回路基板（ＰＣＢ）とバックプレーンデバイスとをＴＳＶを用いて結合する導電要素を介して、バックプレーンデバイスに電気的に結合されている。幾つかの実施形態によれば、少なくとも３つの発光素子は、第１マスターピクセルを形成している。幾つかの実施形態において、ディスプレイ装置は、第２マスターピクセルを更に備え、第２マスターピクセルは、電気導電性のコンポーネント又はワイヤ線を介して、第１マスターピクセルに電気的に結合されている。幾つかの実施形態によれば、第１マスターピクセルと第２マスターピクセルは、タイルを形成する。

【0056】

幾つかの実施形態によれば、ディスプレイ装置は、複数のタイルを備え、１つのタイルは発光ダイを備える。発光ダイは、発光素子基板に結合されているか、形成されているか、一体化されているかのうちの少なくとも１つで構成されている少なくとも１つ発光素子を備える。バックプレーンデバイスは、発光ダイに結合されている。バックプレーンデバイスは、バックプレーン基板及びピクセル回路要素を備えており、ピクセル回路要素が、バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている。ピクセル回路要素は、ピクセル論理回路要素と入出力論理回路要素と、プリント回路基板（ＰＣＢ）を備える。複数のタイルは、バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つの少なくとも１つで構成された回路要素を介し、且つ、プリント回路基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つの少なくとも１つで構成された回路要素とを介して、電気的に結合されている。

【0057】

幾つかの実施形態によれば、ピクセル論理回路要素は、バックプレーン基板の第１ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている。入出力論理回路要素は、幾つかの実施形態におけるバックプレーン基板の第２ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている。

【0058】

幾つかの実施形態によれば、ディスプレイシステムは、タイルコントローラを備え、タイルコントローラは、アレイ内のタイルそれぞれの動作又は複数のタイルの動作を制御し、且つ、複数のタイルのそれぞれの動作ダイに設けられているか又は一体化されており、複数のタイルのタイルそれぞれは、タイルアドレスを有する。マスターコントローラは、複数のタイル又はタイルアレイのうちの少なくとも１つのタイルに結合されており、マスターコントローラは、自身が結合されたタイルにデータを送信し、タイルコントローラは、マスターコントローラから受信したデータのうちのタイルデータを識別し、タイルデータは、マスターコントローラから送信されたデータのサブセットであり、タイルアドレスに対応付けられたタイルコントローラは、タイル内のメモリコンポーネント、又は、タイルに対応付けられたメモリコンポーネントに、タイルデータを記憶する。

【0059】

幾つかの実施形態によれば、マスターコントローラから送信されたデータは、マスターコントローラから送信されたデータのヘッダにタイルアドレスを含む。幾つかの実施形態によれば、マスターコントローラは、第１形式の第１デバイスから、データを受信し、且つ、マスターコントローラは、データを第２形式に変換し、第２形式は、タイルに又はタイルに対応付けられたタイルコントローラに、適しているか又は読み取り可能又は処理可能なものである。

【0060】

幾つかの実施形態によれば、第１デバイスは、画像又は画像データを生成するか又は出力するデバイスである。幾つかの実施形態によれば、複数のタイル又はタイルアレイのうちのタイルは、電気的に直列に接続されている。幾つかの実施形態によれば、画像又はビデオデータは、現在のフレーム用の画像又はビデオデータがタイルに表示されている間に、次のフレームでの表示のために前記タイルに送信される。幾つかの実施形態によれば、タイルはそれぞれ、発光素子を備え、且つ、発光素子はそれぞれ、第１記憶装置と第２記憶装置とに結合されている。

【0061】

幾つかの実施形態によれば、ディスプレイシステムは、論理関数回路要素とラッチに電気的に結合される論理関数回路要素を更に備え、論理関数回路要素は、等価関数又は比較関数等の演算又はブール論理関数を実行し、論理関数回路要素が結合されているラッチが受信する出力を生成し、ラッチは論理関数回路要素の出力を格納し、電流駆動回路又はコンポーネントは発光素子に電気的に結合され、電流駆動回路又はコンポーネントは変調された電流を発光素子に供給し、電流駆動回路又はコンポーネントは論理関数回路要素によって生成された出力に従って変調された電流を発光素子に供給してもよい。

【0062】

幾つかの実施形態によれば、ディスプレイシステムは、ピクセル素子のピクセルアレイを備え、ピクセルアレイのピクセルの発光素子それぞれ又はマスターピクセルの発光素子それぞれは、ピクセル回路要素に電気的に結合されており、ピクセル回路要素は、第１記憶装置又は受信ピクセルメモリ装置と、前記受信ピクセルメモリ装置に電気的に結合された、第２記憶装置又はアクティブピクセルメモリ装置とを備える。論理関数回路要素は、アクティブピクセルメモリ装置に結合されている。ラッチは、論理関数回路要素に結合されており、電流駆動装置は、ラッチに結合されており、電流駆動装置は、ピクセルアレイのピクセルそれぞれの動作又はピクセルアレイのマスターピクセルそれぞれの動作を駆動する。タイルコントローラは、受信記憶装置から入力データを受信するデシリアライザとを備える。デコーダは、デシリアライザに電気的に結合されており、デシリアライザは、タイルコントローラのデシリアライザで受信したデータストリームから、データストリーム内にタイルのアドレスがあることに従って又はある場合に、画像又はビデオデータを抽出し、デシリアライザは、抽出したデータの第１記憶装置又は受信ピクセルメモリ装置への書き込みを制御する。

【0063】

幾つかの実施形態によれば、デコーダは、抽出されたデータを、データストリームから抽出した後に復号し、タイルコントローラは、抽出されてその後復号されたデータを、データバスに配置するように書き込むことを、制御論理ブロックに指示をするものであり、データバスは、発光素子か、ピクセルか、マスターピクセルか、ＬＥＤか、各ＬＥＤの集合体を、備える又は含む列に、対応するか又は対応付けられており、発光素子、ピクセル、マスターピクセル、ＬＥＤ、各ＬＥＤの集合体は、抽出されてその後復号されたデータの書き込み先として識別されたものである。幾つかの実施形態によれば、タイルコントローラは、発光素子か、ピクセルか、マスターピクセルか、ＬＥＤか、各ＬＥＤの集合体の行に、ＲＯＷ／ＷＲＩＴＥ出力又は信号を出力し、発光素子、ピクセル、マスターピクセル、ＬＥＤ、各ＬＥＤの集合体は、抽出されてその後復号されたデータを受信すべきと識別されたものである。

【0064】

幾つかの実施形態によれば、ディスプレイシステムは、タイルコントローラの制御論理回路要素を更に備え、タイルコントローラの制御論理回路要素は、受信記憶装置から第２又はアクティブ記憶装置へのデータ転送を開始する、ＬＯＡＤ出力電圧又は信号を出力する。幾つかの実施形態によれば、ディスプレイシステムは、時間変化値（ＴＶＶ：Ｔｉｍｅ－Ｖａｒｙｉｎｇ Ｖａｌｕｅ）生成器を更に備え、第２又はアクティブ記憶装置へデータが転送された後に、ディスプレイ・サイクルが開始し、ディスプレイ・サイクル中に、時間変化値生成器は、ピクセル論理回路又はピクセル論理デバイスにより第２又はアクティブ記憶装置の値又は電圧と組み合わされた、変化する値又は電圧を、時間変化値（ＴＶＶ）バスに供給し、マスターピクセル又はマスター発光素子に電気的に結合された電流駆動回路又はデバイスを変調するために用いられる時間変化電圧を生成する。

【0065】

幾つかの実施形態によれば、タイルコントローラの時間変化値生成器内のカウンタによって生成されたＣＯＭＰＵＴＥ信号又は出力は、時間変化値生成器による時間変化値バスが変化するごとに、ピクセルアレイの論理関数回路要素又はラッチ又はその両方に対して送信され、論理関数回路要素は、ブール論理関数を演算又は実行し、シングルビット出力又は信号を生成して、ラッチに出力し、ラッチの出力は、電流源のオン／オフ状態を直接制御し、それにより、ピクセルか、マスターピクセルか、ＬＥＤか、各ＬＥＤの集合体の、オン／オフ状態が制御される。

【0066】

上記の実施形態は、原理を明確に理解するために記載された実装の例示的な説明にすぎない。特許請求の範囲から逸脱することなく上記の実施形態の変形、修正、及び組み合わせを行うことが可能である。このような変形、修正、及び組み合わせは全て、本開示及び特許請求の範囲の範囲によって本明細書に包含される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2024-04-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ディスプレイ装置であって、
複数のタイルを備え、
１つのタイルは
発光ダイであって、
発光素子基板に結合されているか、形成されているか、一体化されているかのうちの少なくとも１つで構成されている少なくとも１つ発光素子を備える発光ダイと、
前記発光ダイに結合されたバックプレーンデバイスであって、
該バックプレーンデバイスは、バックプレーン基板及びピクセル回路要素を備えており、
前記ピクセル回路要素が、該バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されており、
前記ピクセル回路要素は、
前記バックプレーン基板の第１ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されているピクセル論理回路要素と、
入出力論理回路要素と
を備える、
バックプレーンデバイスと、
プリント回路基板（ＰＣＢ）であって、
前記複数のタイルが、
前記バックプレーン基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成された回路要素を介し、且つ、
前記プリント回路基板に埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成された回路要素とを介して、
電気的に結合されている、プリント回路基板と
を備える、
ディスプレイ装置。

【請求項2】

請求項１に記載のディスプレイ装置であって、
前記入出力論理回路要素は、前記バックプレーン基板の第２ストリップ領域に配置されているか、埋め込まれているか、一体化されているか、形成されているか、結合されているのうちの少なくとも１つで構成されている、
ディスプレイ装置。

【請求項3】

ディスプレイシステムであって、
タイルコントローラであって、
該タイルコントローラは、アレイ内のタイルそれぞれの動作又は複数のタイルの動作を制御し、且つ、前記複数のタイルのそれぞれの動作ダイに設けられているか又は一体化されており、
前記複数のタイルのタイルそれぞれは、タイルアドレスを有する、
タイルコントローラと、
マスターコントローラであって、
前記複数のタイル又はタイルアレイのうちの少なくとも１つのタイルに結合されたマスターコントローラと
を備え、
前記マスターコントローラは、タイルアドレスを含むヘッダを有するデータを、自身が結合されたタイルに送信し、
前記タイルコントローラは、前記マスターコントローラから受信したデータのうちのタイルデータを識別し、
タイルデータは、前記マスターコントローラから送信されたデータのサブセットであり、
前記タイルアドレスに対応付けられた前記タイルコントローラは、タイル内のメモリコンポーネント、又は、タイルに対応付けられたメモリコンポーネントに、前記タイルデータを記憶する、
ディスプレイシステム。

【請求項4】

請求項３に記載のディスプレイシステムであって、
前記マスターコントローラは、第１形式の第１デバイスから、データを受信し、
前記マスターコントローラは、前記データを第２形式に変換し、
前記第２形式は、前記タイルに又は前記タイルに対応付けられた前記タイルコントローラに、適しているか又は読み取り可能又は処理可能なものである、
ディスプレイシステム。

【請求項5】

請求項４に記載のディスプレイシステムであって、
前記第１デバイスは、画像又は画像データを生成するか又は出力するデバイスである、
ディスプレイシステム。

【請求項6】

請求項３に記載のディスプレイシステムであって、
前記複数のタイル又はタイルアレイのうちの前記タイルは、電気的に直列に接続されている、
ディスプレイシステム。

【請求項7】

請求項６に記載のディスプレイシステムであって、
画像又はビデオデータは、現在のフレーム用の画像又はビデオデータがタイルに表示されている間に、次のフレームでの表示のために前記タイルに送信される、
ディスプレイシステム。

【請求項8】

請求項３に記載のディスプレイシステムであって、
タイルはそれぞれ、発光素子を備え、
発光素子はそれぞれ、第１記憶装置と第２記憶装置とに結合されている、
ディスプレイシステム。

【請求項9】

ディスプレイシステムであって、
ピクセル素子のピクセルアレイと、
タイルコントローラと
を備え、
前記ピクセルアレイのピクセルの発光素子それぞれ又はマスターピクセルの発光素子それぞれは、ピクセル回路要素に電気的に結合されており、
前記ピクセル回路要素は、
受信ピクセルメモリ装置と、
前記受信ピクセルメモリ装置に電気的に結合されたアクティブピクセルメモリ装置と、
前記アクティブピクセルメモリ装置に結合された論理関数回路要素と、
前記論理関数回路要素に結合されたラッチと、
前記ラッチに結合された電流駆動装置であって、前記ピクセルアレイのピクセルそれぞれの動作又は前記ピクセルアレイのマスターピクセルそれぞれの動作を駆動する電流駆動装置と
を有しており、
前記タイルコントローラは、
データストリームを受信するデシリアライザと、
前記デシリアライザに電気的に結合されたデコーダと
を備えており、
前記デシリアライザは、
前記データストリーム内にタイルのアドレスがあることに従って又はある場合に、前記データストリームから画像又はビデオデータを抽出し、且つ、
前記画像又はビデオデータの前記受信ピクセルメモリ装置への書き込みを制御し、
前記デコーダは、前記抽出された画像又はビデオデータを、前記データストリームから抽出した後に復号し、
前記タイルコントローラは、前記抽出されてその後復号された画像又はビデオデータを、データバスに書き込むことを、制御論理ブロックに指示をするものであり、
前記データバスは、発光素子か、ピクセルか、マスターピクセルか、ＬＥＤか、各ＬＥＤの集合体を、備える又は含む列に、対応するか又は対応付けられており、
前記発光素子、前記ピクセル、前記マスターピクセル、前記ＬＥＤ、前記各ＬＥＤの集合体は、前記抽出されてその後復号された画像又はビデオデータの書き込み先として識別されたものである、
ディスプレイシステム。

【請求項10】

請求項９に記載のディスプレイシステムであって、
前記タイルコントローラは、前記発光素子か、前記ピクセルか、前記マスターピクセルか、前記ＬＥＤか、前記各ＬＥＤの集合体の行に、ＲＯＷ／ＷＲＩＴＥ出力又は信号を出力し、
前記発光素子、前記ピクセル、前記マスターピクセル、前記ＬＥＤ、前記各ＬＥＤの集合体は、前記抽出されてその後復号されたデータを受信すべきと識別されたものである、
ディスプレイシステム。

【請求項11】

請求項１０に記載のディスプレイシステムであって、
前記タイルコントローラの制御論理回路要素を更に備え、
前記タイルコントローラの前記制御論理回路要素は、前記受信記憶装置から前記アクティブピクセルメモリ装置へのデータ転送を開始する、ＬＯＡＤ出力電圧又は信号を出力する
ディスプレイシステム。

【請求項12】

請求項１１に記載のディスプレイシステムであって、
時間変化値（ＴＶＶ：Ｔｉｍｅ－Ｖａｒｙｉｎｇ Ｖａｌｕｅ）生成器を更に備え、
前記アクティブピクセルメモリ装置へデータが転送された後に、ディスプレイ・サイクルが開始し、
前記ディスプレイ・サイクル中に、前記時間変化値生成器は、
ピクセル論理回路又はピクセル論理デバイスにより前記アクティブピクセルメモリ装置の値又は電圧と組み合わされた、変化する値又は電圧を、時間変化値（ＴＶＶ）バスに供給し、
マスターピクセル又はマスター発光素子に電気的に結合された電流駆動回路又はデバイスを変調するために用いられる時間変化電圧を生成する、
ディスプレイシステム。

【請求項13】

請求項１２に記載のディスプレイシステムであって、
前記タイルコントローラの前記時間変化値生成器内のカウンタによって生成されたＣＯＭＰＵＴＥ信号又は出力は、前記時間変化値生成器による前記時間変化値バスが変化するごとに、前記ピクセルアレイの論理関数回路要素又はラッチ又はその両方に対して送信され、
前記論理関数回路要素は、ブール論理関数を演算又は実行し、シングルビット出力又は信号を生成して、ラッチに出力し、
前記ラッチの出力は、電流源のオン／オフ状態を直接制御し、それにより、前記ピクセルか、前記マスターピクセルか、前記ＬＥＤか、前記各ＬＥＤの集合体の、オン／オフ状態が制御される、
ディスプレイシステム。

【請求項14】

請求項１に記載のディスプレイ装置であって、
前記少なくとも１つの発光素子は、３つの発光素子を備える、
ディスプレイ装置。

【請求項15】

請求項１４に記載のディスプレイ装置であって、
前記少なくとも３つの発光素子は、第１マスターピクセルを形成している、
ディスプレイ装置。

【請求項16】

請求項１に記載のディスプレイ装置であって、
前記少なくとも１つの発光素子は、少なくとも1つのＬＥＤである、
ディスプレイ装置。

【請求項17】

請求項１６に記載のディスプレイ装置であって、
前記少なくとも1つのＬＥＤは、少なくとも１つのマイクロＬＥＤである、
ディスプレイ装置。

【請求項18】

請求項９に記載のディスプレイ装置であって、
前記ピクセルアレイのピクセルそれぞれ又はマスターピクセルそれぞれは、３つの発光素子を備える、
ディスプレイ装置。

【請求項19】

請求項９に記載のディスプレイ装置であって、
前記発光素子は、ＬＥＤである、
ディスプレイ装置。

【請求項20】

請求項１９に記載のディスプレイ装置であって、
前記ＬＥＤは、マイクロＬＥＤである、
ディスプレイ装置。

【国際調査報告】