特表 2024-531013 表示基板、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】表示基板、表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240822BHJP

   H10K 59/10 20230101ALI20240822BHJP

   H10K 77/10 20230101ALI20240822BHJP

   H10K 59/122 20230101ALI20240822BHJP

   H10K 59/35 20230101ALI20240822BHJP

   H10K 50/842 20230101ALI20240822BHJP

【ＦＩ】

G09F9/30 349Z

G09F9/30 365

G09F9/30 338

H10K59/10

H10K77/10

H10K59/122

H10K59/35 452

H10K59/35 553

H10K50/842 428

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023551780

(86)(22)【出願日】2022-08-24

(85)【翻訳文提出日】2023-08-24

(86)【国際出願番号】 CN2022114390

(87)【国際公開番号】W WO2023030110

(87)【国際公開日】2023-03-09

(31)【優先権主張番号】202111014705.5

(32)【優先日】2021-08-31

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(71)【出願人】

【識別番号】511121702

【氏名又は名称】成都京東方光電科技有限公司

【氏名又は名称原語表記】ＣＨＥＮＧＤＵ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１１８８，Ｈｅｚｕｏ Ｒｄ．，（Ｗｅｓｔ Ｚｏｎｅ），Ｈｉ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ，６１１７３１，Ｐ．Ｒ．ＣＨＩＮＡ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲劉▼ 肖楠

(72)【発明者】

【氏名】李 ▲軍▼

(72)【発明者】

【氏名】池 昶恂

(72)【発明者】

【氏名】尚 庭▲華▼

(72)【発明者】

【氏名】徐 ▲倩▼

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107DD11

3K107DD89

3K107EE07

3K107EE54

3K107FF15

5C094AA43

5C094BA03

5C094BA27

5C094CA19

5C094CA20

5C094EC03

5C094EC04

5C094FA01

5C094FA02

5C094GB01

5C094HA08

5C094JA08

(57)【要約】

本開示は、表示基板、表示装置を提供し、表示技術分野に属し、少なくとも従来技術の課題の一部を解決している。本開示の表示基板は、ベース基板と、前記ベース基板上にアレイ間隔を空けて配列された複数のサブ画素とを含み、隣接する前記サブ画素の間は、機能ビットを有する第1間隔領域と、機能ビットのない第2間隔領域とを含む間隔領域があり、少なくとも一部の前記機能ビットに機能部品を設け、第1方向又は第2方向に沿って配列される隣接する2つの前記サブ画素の間の前記第1間隔領域の幅は、それと同方向に配列される隣接する2つの前記サブ画素の間の前記第2間隔領域の幅よりも大きく、前記間隔領域の幅は、当該間隔領域に対応する2つの前記サブ画素の境界の間の最短距離に等しい。

【特許請求の範囲】

【請求項1】

ベース基板と、前記ベース基板上にアレイ状に配列された複数のサブ画素とを含む表示基板であって、
隣接する前記サブ画素の間には、機能ビットを有する第1間隔領域と、機能ビットのない第2間隔領域とを含む間隔領域があり、
少なくとも一部の前記機能ビットに機能部品を設け、
第1方向又は第2方向に沿って配列される隣接する2つの前記サブ画素の間の前記第1間隔領域の幅は、それと同方向に配列される隣接する2つの前記サブ画素の間の前記第2間隔領域の幅よりも大きく、前記間隔領域の幅は、当該間隔領域に対応する2つの前記サブ画素の境界の間の最短距離に等しいことを特徴とする表示基板。

【請求項2】

前記第1間隔領域の幅は20μm以上であることを特徴とする請求項1に記載の表示基板。

【請求項3】

前記機能部品の境界と最も近いサブ画素の境界との間の距離は3μm以上であることを特徴とする請求項1に記載の表示基板。

【請求項4】

第2間隔領域の幅は、19μm以下であることを特徴とする請求項1に記載の表示基板。

【請求項5】

少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の境界の間の最短接続線は、当該第1間隔領域における機能部品を通過することを特徴とする請求項1に記載の表示基板。

【請求項6】

前記最短接続線を通って前記ベース基板に垂直な断面において、当該第1間隔領域に対応する2つのサブ画素の境界の間の距離は20μm以上であり、当該第1間隔領域における機能部品と前記サブ画素との間の距離は3μm以上であることを特徴とする請求項5に記載の表示基板。

【請求項7】

少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の幾何中心間の接続線は、当該第1間隔領域における前記機能部品を通過することを特徴とする請求項1に記載の表示基板。

【請求項8】

少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の幾何中心間の接続線は、該第1間隔領域における前記機能部品の幾何中心を通過することを特徴とする請求項7に記載の表示基板。

【請求項9】

少なくとも一部の第1間隔領域は第3方向に沿って延び、
少なくとも一部の第1間隔領域は第4方向に沿って延び、前記第4方向は前記第3方向と交差し、
少なくとも一部が第3方向に沿って延びる第1間隔領域と、第4方向に沿って延びる第1間隔領域とは重複領域を有し、少なくとも一部の機能部品は重複領域と少なくとも部分的に重複することを特徴とする請求項1に記載の表示基板。

【請求項10】

隣接する前記機能部品間の距離は、100μmから300μmの間であることを特徴とする請求項1に記載の表示基板。

【請求項11】

前記機能部品が設けられた機能ビットの数は、前記機能部品の総数に占める割合が少なくとも15%であることを特徴とする請求項1に記載の表示基板。

【請求項12】

画素定義層をさらに含み、
前記画素定義層は、画素定義層開口と、前記画素定義層開口の間に位置する画素定義部とを含み、
前記画素定義層開口は、前記サブ画素の発光領域を画定し、
前記機能部品は、前記画素定義部の前記ベース基板から離れる側に設けられていることを特徴とする請求項1に記載の表示基板。

【請求項13】

前記機能部品と前記画素定義部は一体構造であることを特徴とする請求項12に記載の表示基板。

【請求項14】

少なくとも一部の前記機能部品に隣接する複数のサブ画素のうち、少なくとも1つのサブ画素の幾何学中心は、第1方向に沿って延びる一直線からずれ、且つ当該サブ画素と第1方向において同一列に位置する少なくとも2つのサブ画素の幾何中心は、当該直線上に位置する、及び/又は
少なくとも一部の前記機能部品に隣接する複数のサブ画素のうち、少なくとも1つのサブ画素の幾何学中心は、第2方向に沿って延びる一直線からずれ、且つ当該サブ画素と第2方向において同一列に位置する少なくとも2つのサブ画素の幾何中心は、当該直線上に位置し、前記第2方向は前記第1方向と交差することを特徴とする請求項1に記載の表示基板。

【請求項15】

前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
前記第1サブ画素及び前記第3サブ画素は、第1方向に沿って交互に配列されて第1画素組を形成し、第2方向に沿って交互に配列されて第3画素組を形成し、前記第2方向は前記第1方向と交差し、
前記第2サブ画素は、第1方向に沿って配列されて第2画素組を形成し、第2方向に沿って配列されて第4画素組を形成し、
前記第1画素組と前記第2画素組とは前記第2方向に沿って交互に配列され、前記第3画素組と前記第4画素組とは前記第1方向に沿って交互に配列されることを特徴とする請求項1に記載の表示基板。

【請求項16】

前記第3画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域であり、
前記第1画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は、前記第2間隔領域であることを特徴とする請求項15に記載の表示基板。

【請求項17】

前記第3画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域と前記第2間隔領域であり、
2つの隣接する前記第3画素組のうちの1つの前記第3画素組のうちの1つの前記第1間隔領域と、もう1つの前記第3画素組の1つの前記第2間隔領域とは、第1方向に沿って配列された同じ2列のサブ画素の間に位置することを特徴とする請求項16に記載の表示基板。

【請求項18】

アレイ状に配列された2つの前記第1サブ画素と2つの前記第3サブ画素の幾何中心との順次接続線は、仮想台形を構成し、
前記仮想台形の底辺に対応する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は前記第1間隔領域であり、前記仮想台形の頂辺に対応する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は前記第2間隔領域であることを特徴とする請求項17に記載の表示基板。

【請求項19】

前記仮想台形の底辺は、前記第2方向に平行であることを特徴とする請求項18に記載の表示基板。

【請求項20】

前記仮想台形は、仮想二等辺台形であることを特徴とする請求項18に記載の表示基板。

【請求項21】

少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記機能部品の幾何中心は、当該第1間隔領域に対応する前記第1サブ画素の幾何中心と前記第3サブ画素の幾何中心との間の接続線上に位置することを特徴とする請求項16に記載の表示基板。

【請求項22】

少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記第2方向に沿って、前記機能部品の幾何中心と当該第1間隔領域に対応する前記第1サブ画素の幾何中心との間の距離は、前記機能ビットの幾何中心と当該第1間隔領域に対応する前記第3サブ画素の幾何中心との間の距離よりも小さいことを特徴とする請求項16に記載の表示基板。

【請求項23】

少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記第2方向に沿って、前記機能部品の幾何中心は、それに対応する基準線が該第1間隔領域に対応する前記第1サブ画素に近い側に位置し、前記機能ビットの基準線は、第1方向において該機能ビットの両側に位置する2つの前記第2サブ画素の幾何中心間の接続線であることを特徴とする請求項22に記載の表示基板。

【請求項24】

前記第1サブ画素の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行であり、
前記第3サブ画素の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行であることを特徴とする請求項15に記載の表示基板。

【請求項25】

少なくとも一部の前記第3サブ画素は、その幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、
前記第2方向に沿って隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、少なくとも一部の前記第1間隔領域は、前記第3サブ画素の第1部分と隣接する第1サブ画素との間の間隔領域であることを特徴とする請求項15に記載の表示基板。

【請求項26】

前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
第1サブ画素ペアと前記第3サブ画素は、第1方向に沿って交互に配列されて第5画素組を形成し、前記第1サブ画素ペアは、第2方向に沿って配列されて1つの前記第1サブ画素及び1つの前記第2サブ画素を含み、前記第2方向は、前記第1方向と交差し、
前記第1サブ画素と前記第2サブ画素は、第2方向に沿って交互に配列されて第6画素組を形成し、
前記第3サブ画素は、第2方向に沿って配列されて第7画素組を形成し、
前記第6画素組と前記第7画素組とは、前記第1方向に沿って交互に配列され、複数の前記第5画素組は、前記第2方向に沿って配列されていることを特徴とする請求項1に記載の表示基板。

【請求項27】

前記第7画素組において隣接する前記第3サブ画素の間の前記間隔領域において、少なくとも一部の前記間隔領域は前記第1間隔領域であり、
前記第5画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域、及び隣接する前記第2サブ画素と前記第3サブ画素との間の前記間隔領域は前記第2間隔領域であり、
前記第5画素組において隣接する前記第1サブ画素と前記第2サブ画素との間の前記間隔領域は、前記第2間隔領域であることを特徴とする請求項26に記載の表示基板。

【請求項28】

少なくとも一部の前記第7画素組において隣接する前記第3サブ画素の間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域と前記第2間隔領域であることを特徴とする請求項27に記載の表示基板。

【請求項29】

少なくとも一部の前記第3サブ画素は、その幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、
前記第2方向に沿って隣接する前記第3サブ画素の間に位置する前記第1間隔領域において、少なくとも一部の前記第1間隔領域が前記第3サブ画素の第1部分の間の間隔領域であることを特徴とする請求項26に記載の表示基板。

【請求項30】

前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
第2サブ画素ペア、前記第1サブ画素、前記第3サブ画素は第1方向に沿って交互に配列されて第8画素組を形成し、前記第2サブ画素ペアは、前記第2方向に沿って配列された2つの前記第2サブ画素を含み、前記第2方向は前記第1方向と交差し、
複数の前記第8画素組は、前記第2方向に沿って配列され、
2つの隣接する前記第8画素組のうち、1つの前記第8画素組の1つの前記第2サブ画素ペアは前記第1方向に沿って他方の前記第8画素組の1つの前記第1サブ画素と1つの前記第3サブ画素との間に位置することを特徴とする請求項1に記載の表示基板。

【請求項31】

2つの隣接する前記第8画素組にそれぞれ位置し、隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域であることを特徴とする請求項30に記載の表示基板。

【請求項32】

2つの隣接する前記第8画素組にそれぞれ位置し、隣接する前記第1サブ画素と前記第2サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域であることを特徴とする請求項30に記載の表示基板。

【請求項33】

前記第2サブ画素ペアにおける2つの第2サブ画素は、前記第1方向に平行な線に対して対称に分布することを特徴とする請求項30に記載の表示基板。

【請求項34】

前記第1サブ画素は赤色サブ画素であり、前記第2サブ画素は緑色サブ画素であり、前記第3サブ画素は青色サブ画素であることを特徴とする請求項15から33のいずれか1項に記載の表示基板。

【請求項35】

前記機能はスペーサビットを含み、前記機能部品はスペーサを含むことを特徴とする請求項1に記載の表示基板。

【請求項36】

請求項1から請求項35のいずれか1項に記載の表示基板を含む表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は表示技術分野に属し、具体的に表示基板、表示装置に関する。

【背景技術】

【0002】

有機エレクトロルミネッセンス（OLED、Organic Light Emitting Diode）表示は重要な表示方式であり、液晶表示（LCD、Liquid Crystal Display）に比べて、低消費電力、低コスト、自発光、広視野角、応答速度が速いなどの利点を有するため、携帯電話、タブレットコンピュータ、デジタルカメラなどの分野で広く使用されている。

【0003】

OLED表示基板は、主にベース基板と、ベース基板上にアレイ状（例えば、マトリックス状）に配列された複数のサブ画素（又は画素ユニットと称する）とを含み、各サブ画素は、OLED素子を含む。OLEDデバイスは、蒸着工程によって形成され、即ち、有機材料が高精細メタルマスク（FMM、Fine Metal Mask）の開口によって、OLEDデバイスの発光層（EML）を形成するなどの構造である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示は、少なくとも従来技術の課題の一部を解決する表示基板、表示装置を提供する。

【0005】

第1の態様において、本開示実施例は、ベース基板と、前記ベース基板上にアレイ状に配列された複数のサブ画素とを含み、
隣接する前記サブ画素の間は、機能ビットを有する第1間隔領域と、機能ビットのない第2間隔領域とを含む間隔領域があり、
少なくとも一部の前記機能ビットに機能部品を設け、
第1方向又は第2方向に沿って配列される隣接する2つの前記サブ画素の間の前記第1間隔領域の幅は、それと同方向に配列される隣接する2つの前記サブ画素の間の前記第2間隔領域の幅よりも大きく、前記間隔領域の幅は、当該間隔領域に対応する2つの前記サブ画素の境界の間の最短距離に等しい表示基板を提供する。

【0006】

幾つかの実施例において、前記第1間隔領域の幅は20μm以上である。

【0007】

幾つかの実施例において、前記機能部品の境界と最も近いサブ画素の境界との間の距離は3μm以上である。

【0008】

幾つかの実施例において、第2間隔領域の幅は、19μm以下である。

【0009】

幾つかの実施例において、少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の境界の間の最短接続線は、当該第1間隔領域における機能部品を通過する。

【0010】

幾つかの実施例において、前記最短接続線を通って前記ベース基板に垂直な断面において、当該第1間隔領域に対応する2つのサブ画素の境界の間の距離は20μm以上であり、当該第1間隔領域における機能部品と前記サブ画素との間の距離は3μm以上である。

【0011】

幾つかの実施例において、少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の幾何中心間の接続線は、当該第1間隔領域における前記機能部品を通過する。

【0012】

幾つかの実施例において、少なくとも一部の前記第1間隔領域に対応する2つのサブ画素の幾何中心間の接続線は、該第1間隔領域における前記機能部品の幾何中心を通過する。

【0013】

幾つかの実施例において、少なくとも一部の第1間隔領域は第3方向に沿って延び、
少なくとも一部の第1間隔領域は第4方向に沿って延び、前記第4方向は前記第3方向と交差し、
少なくとも一部が第3方向に沿って延びる第1間隔領域と、第4方向に沿って延びる第1間隔領域とは重複領域を有し、少なくとも一部の機能部品は重複領域と少なくとも部分的に重複する。

【0014】

幾つかの実施例において、隣接する前記機能部品間の距離は、100μmから300μmの間である。

【0015】

幾つかの実施例において、前記機能部品が設けられた機能ビットの数は、前記機能部品の総数に占める割合が少なくとも15%である。

【0016】

幾つかの実施例において、前記表示基板は、画素定義層をさらに含み、
前記画素定義層は、画素定義層開口と、前記画素定義層開口の間に位置する画素定義部とを含み、
前記画素定義層開口は、前記サブ画素の発光領域を画定し、
前記機能部品は、前記画素定義部の前記ベース基板から離れる側に設けられている。

【0017】

幾つかの実施例において、前記機能部品と前記画素定義部は一体構造である。

【0018】

幾つかの実施例において、少なくとも一部の前記機能部品に隣接する複数のサブ画素のうち、少なくとも1つのサブ画素の幾何学中心は、第1方向に沿って延びる一直線からずれ、且つ当該サブ画素と第1方向において同一列に位置する少なくとも2つのサブ画素の幾何中心は、当該直線上に位置する、及び/又は
少なくとも一部の前記機能部品に隣接する複数のサブ画素のうち、少なくとも1つのサブ画素の幾何学中心は、第2方向に沿って延びる一直線からずれ、且つ当該サブ画素と第2方向において同一列に位置する少なくとも2つのサブ画素の幾何中心は、当該直線上に位置し、前記第2方向は前記第1方向と交差する。

【0019】

幾つかの実施例において、前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
前記第1サブ画素及び前記第3サブ画素は、第1方向に沿って交互に配列されて第1画素組を形成し、第2方向に沿って交互に配列されて第3画素組を形成し、前記第2方向は前記第1方向と交差し、
前記第2サブ画素は、第1方向に沿って配列されて第2画素組を形成し、第2方向に沿って配列されて第4画素組を形成し、
前記第1画素組と前記第2画素組とは前記第2方向に沿って交互に配列され、前記第3画素組と前記第4画素組とは前記第1方向に沿って交互に配列されている。

【0020】

幾つかの実施例において、前記第3画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域であり、
前記第1画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は、前記第2間隔領域である。

【0021】

幾つかの実施例において、前記第3画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域と前記第2間隔領域であり、
2つの隣接する前記第3画素組のうちの1つの前記第3画素組のうちの1つの前記第1間隔領域と、もう1つの前記第3画素組の1つの前記第2間隔領域とは、第1方向に沿って配列された同じ2列のサブ画素の間に位置する。

【0022】

幾つかの実施例において、アレイ状に配列された2つの前記第1サブ画素と2つの前記第3サブ画素の幾何中心との順次接続線は、仮想台形を構成し、
前記仮想台形の底辺に対応する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は前記第1間隔領域であり、前記仮想台形の頂辺に対応する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域は前記第2間隔領域である。

【0023】

幾つかの実施例において、前記仮想台形の底辺は、前記第2方向に平行である。

【0024】

幾つかの実施例において、前記仮想台形は、仮想二等辺台形である。

【0025】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記機能部品の幾何中心は、当該第1間隔領域に対応する前記第1サブ画素の幾何中心と前記第3サブ画素の幾何中心との間の接続線上に位置する。

【0026】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記第2方向に沿って、前記機能部品の幾何中心と当該第1間隔領域に対応する前記第1サブ画素の幾何中心との間の距離は、前記機能ビットの幾何中心と当該第1間隔領域に対応する前記第3サブ画素の幾何中心との間の距離よりも小さい。

【0027】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、前記第2方向に沿って、前記機能部品の幾何中心は、それに対応する基準線が該第1間隔領域に対応する前記第1サブ画素に近い側に位置し、前記機能ビットの基準線は、第1方向において該機能ビットの両側に位置する2つの前記第2サブ画素の幾何中心間の接続線である。

【0028】

幾つかの実施例において、前記第1サブ画素の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行であり、
前記第3サブ画素の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行である。

【0029】

幾つかの実施例において、少なくとも一部の前記第3サブ画素は、その幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、
前記第2方向に沿って隣接する前記第1サブ画素と前記第3サブ画素との間に位置する前記第1間隔領域において、少なくとも一部の前記第1間隔領域は、前記第3サブ画素の第1部分と隣接する第1サブ画素との間の間隔領域である。

【0030】

幾つかの実施例において、前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
第1サブ画素ペアと前記第3サブ画素は、第1方向に沿って交互に配列されて第5画素組を形成し、前記第1サブ画素ペアは、第2方向に沿って配列されて1つの前記第1サブ画素及び1つの前記第2サブ画素を含み、前記第2方向は、前記第1方向と交差し、
前記第1サブ画素と前記第2サブ画素は、第2方向に沿って交互に配列されて第6画素組を形成し、
前記第3サブ画素は、第2方向に沿って配列されて第7画素組を形成し、
前記第6画素組と前記第7画素組とは、前記第1方向に沿って交互に配列され、複数の前記第5画素組は、前記第2方向に沿って配列されている。

【0031】

幾つかの実施例において、前記第7画素組において隣接する前記第3サブ画素の間の前記間隔領域において、少なくとも一部の前記間隔領域は前記第1間隔領域であり、
前記第5画素組において隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域、及び隣接する前記第2サブ画素と前記第3サブ画素との間の前記間隔領域は前記第2間隔領域であり、
前記第5画素組において隣接する前記第1サブ画素と前記第2サブ画素との間の前記間隔領域は、前記第2間隔領域である。

【0032】

幾つかの実施例において、少なくとも一部の前記第7画素組において隣接する前記第3サブ画素の間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域と前記第2間隔領域である。

【0033】

幾つかの実施例において、少なくとも一部の前記第3サブ画素は、その幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、
前記第2方向に沿って隣接する前記第3サブ画素の間に位置する前記第1間隔領域において、少なくとも一部の前記第1間隔領域が前記第3サブ画素の第1部分の間の間隔領域である。

【0034】

幾つかの実施例において、前記サブ画素は、第1サブ画素、第2サブ画素、及び第3サブ画素を含み、
第2サブ画素ペア、前記第1サブ画素、前記第3サブ画素は第1方向に沿って交互に配列されて第8画素組を形成し、前記第2サブ画素ペアは、前記第2方向に沿って配列された2つの前記第2サブ画素を含み、前記第2方向は前記第1方向と交差し、
複数の前記第8画素組は、前記第2方向に沿って配列され、
2つの隣接する前記第8画素組のうち、1つの前記第8画素組の1つの前記第2サブ画素ペアは前記第1方向に沿って他方の前記第8画素組の1つの前記第1サブ画素と1つの前記第3サブ画素との間に位置する。

【0035】

幾つかの実施例において、2つの隣接する前記第8画素組にそれぞれ位置し、隣接する前記第1サブ画素と前記第3サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域である。

【0036】

幾つかの実施例において、2つの隣接する前記第8画素組にそれぞれ位置し、隣接する前記第1サブ画素と前記第2サブ画素との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域である。

【0037】

幾つかの実施例において、前記第2サブ画素ペアにおける2つの第2サブ画素は、前記第1方向に平行な線に対して対称に分布する。

【0038】

幾つかの実施例において、前記第1サブ画素は赤色サブ画素であり、前記第2サブ画素は緑色サブ画素であり、前記第3サブ画素は青色サブ画素である。

【0039】

幾つかの実施例において、前記機能はスペーサビットを含み、前記機能部品はスペーサを含む。

【0040】

第2の態様において、本開示実施例は、上記のいずれかの表示基板を含む表示装置をさらに提供する。

【図面の簡単な説明】

【0041】

【図1】一部の関連技術における表示基板が蒸着中に高精細メタルマスクを支持する時の断面構造模式図である。

【図2】一部の関連技術における表示基板が蒸着中に高精細メタルマスクと分離する時の断面構造模式図である。

【図3】本開示実施例が提供する表示基板のサブ画素における画素回路の回路図である。

【図4】本開示実施例が提供する表示基板の部分的な断面構造模式図である。

【図5】本開示実施例が提供する表示基板におけるサブ画素とその発光領域との関係を示す図である、

【図6】本開示実施例が提供する表示基板における一部の構造の部分的な分布の位置模式図である。

【図7】図6の表示基板において、XX’線に沿った断面における一部の構造の位置模式図である。

【図8】本開示実施例が提供する表示基板における一部の構造の部分的な分布の位置模式図である。

【図9】図8の部分的な拡大構造模式図である。

【図10】図8の別の形態の部分的な拡大構造概略図である。

【図11】本開示実施例が提供する別の表示基板における一部の構造の分布の位置模式図である。

【図12】本開示実施例が提供する別の表示基板における一部の構造の部分的な分布の位置模式図である。

【図13】図12の部分的な拡大構造模式図である。

【図14】本開示実施例が提供する別の表示基板における一部の構造の部分的な分布の位置模式図である。

【図15】本開示実施例が提供する表示基板における一部の構造の部分的な分布の位置模式図である。

【図16】図15の一形態の部分的な拡大構造模式図である。

【図17】図15の別の形態の部分的な拡大構造概略図である。

【図18】本開示実施例が提供する表示装置の構成ブロック図である。

【発明を実施するための形態】

【0042】

本開示の技術案を当業者がよりよく理解できるように、以下では、本開示について、図面および具体的な実施形態を組み合わせてさらに詳細に説明する。

【0043】

ここで説明される具体的な実施例及び図面は、本開示を説明するために用いられ、本開示を限定するものと理解すべきではない。

【0044】

矛盾することがなければ、本開示の各実施例及び実施例における各特徴は互いに組み合わせることができる。

【0045】

説明の便宜上、本開示の図面では、本開示実施例に関連する部分のみが示され、本開示実施例に関連しない部分は図面に示されていないと理解すべきである。

【0046】

特に定義されない限り、本開示で使用される技術用語又は科学用語は、本開示が属する分野において一般的なスキルを有する者によって理解される一般的な意味である。ここで、「第1」、「第2」、及び類似する単語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。同様に、「1つ」、「一」又は「当該」などの類似用語も数量制限を表すのではなく、少なくとも1つ存在することを表す。「含む」又は「備える」などの類似の単語は、当該単語の前に出現する要素又は物品が、当該単語の後に列挙された要素又は物品およびその均等物を包含することを意味し、その他の要素又は物品を排除しない。「接続」又は「連結」などの類似の単語は、物理的又は機械的な接続に限定されるものではなく、電気的に接続されることを含むことができ、直接的なものであるか間接的なものであるかにかかわらず、「上」、「下」、「左」、「右」などは相対的な位置関係を表すためにのみ用いられ、記述対象の絶対位置が変わると、その相対的な位置関係もそれに応じて変わる可能性がある。

【0047】

本開示実施例の技術案について詳細に説明する前に、以下に、まずそのうちの一部の概念について例示的に説明する。

【0048】

本開示実施例において、表示基板とは、表示装置に用いられる、表示構造を有する板状構造を指し、より具体的には、薄膜トランジスタアレイを有するアレイ基板、さらに有機エレクトロルミネッセンス（OLED、Organic Light Emitting Diode）表示のアレイ基板を指す。

【0049】

本開示実施例において、表示基板はベース基板（又は基板、ベースと称する）を含み、表示基板における他の表示構造を載置するための基礎であり、即ち、表示基板のその他の表示構造はベース基板「に設けられる」。ベース基板は、ガラスなどの剛性材料を含む剛性のものであってもよく、又は、ポリマーなどのフレキシブル材料を含むフレキシブルなものであってもよく、湾曲可能な表示装置（例えば、フレキシブル表示装置、折り畳み表示装置など）に用いられてもよい。

【0050】

本開示実施例において、各「サブ画素（又は、画素ユニットと称する）」とは、独立して制御されて所望の輝度の光を発することができる最小の構造を指す。具体的には、サブ画素は有機エレクトロルミネッセンス素子（OLED）であってもよい。有機エレクトロルミネッセンス素子は、堆積された陰極（Cathode）、発光層、陽極（Anode）からなる素子であり、その発光層は、流れる電流の大きさに応じて異なる輝度の光を発することができる。ここで、発光層は、具体的には、正孔注入層（HIL）、正孔輸送層（HTL）、有機発光層（EML）、電子輸送層（ETL）、電子注入層（EIL）などの複数の堆積されたサブ層を含んでもよい。

【0051】

本開示実施例において、第1サブ画素、第2サブ画素、第3サブ画素は、3種類の異なる色のサブ画素、即ち、異なる色の光を発する3種類のサブ画素を代表する。ここで、第1サブ画素、第2サブ画素、第3サブ画素の3つの色は、「3原色を組み合わせた」3つの色であってもよく、さらに、赤色サブ画素、緑色サブ画素、青色サブ画素であってもよい。本開示実施例の一部の内容において、第1サブ画素が赤色サブ画素であり、第2サブ画素が緑色サブ画素であり、第3サブ画素が青色サブ画素であることを例として説明するが、以上の第1サブ画素が赤色サブ画素であり、第2サブ画素が緑色サブ画素であり、第3サブ画素が青色サブ画素であるとの説明は、本開示実施例の保護範囲を制限するものではない。ここで、異なる種類のサブ画素に異なる色の光を発光させる具体的な方式は多様であり、例えば、異なる種類のサブ画素の有機エレクトロルミネッセンス素子の発光層の材料が異なるか、異なる種類のサブ画素に異なる色のカラーフィルタ膜（CF）などが設けられてもよく、ここでは詳細に説明しない。

【0052】

本開示実施例において、各サブ画素の構造はいずれもベース基板上に設けられ、且つ異なるサブ画素の所在位置の間に間隔を有し、以上の間隔が駆動サブ画素を設けるための画素回路及び画素回路に駆動信号を提供するための各種のリード線、電極などである。例えば、図3を参照して、画素回路は、第1のトランジスタT1と、第2のトランジスタT2と、第3のトランジスタT3と、第4のトランジスタT4と、第5のトランジスタT5と、第6のトランジスタT6と、第7のトランジスタT7と、蓄積コンデンサCstとを含み、そして、正極駆動信号（VDD）、負極駆動信号（VSS）、ゲート駆動信号（Gtae）、データ駆動信号（Data）、リセット駆動信号（Reset’）、初期化駆動信号（Vinit）、スイッチ駆動信号（EM）などの駆動信号の制御の下、対応するサブ画素の有機エレクトロルミネッセンス素子（OLED）を駆動して動作させ、所望の輝度の光を発することができる。当該画素回路は、7つのトランジスタと1つのコンデンサを有するため、7T1C画素回路と呼ばれる。ただし、画素回路はその他の具体的な形態であってもよく、例えば、2T1C画素回路、3T1C画素回路などである。
本開示実施例において、サブ画素の有機エレクトロルミネッセンスの一部の層は、当該サブ画素の範囲を超えてもよく、例えば、表示基板全体における全てのサブ画素の陰極が一体の陰極層を形成し、各サブ画素の発光層がカバーする範囲がサブ画素の範囲を超えてもよい。したがって、本開示実施例において、サブ画素の範囲は、陰極、発光層、陽極の三者が直接接触して堆積され、発光可能な領域を形成する。

【0053】

本開示実施例において、画素定義層（PDL、Pixel Definition Layer）は、以上のサブ画素の範囲を限定するためのものである。画素定義層は複数の画素定義層開口を含み、画素定義層開口の間は画素定義部であり、陰極、発光層、陽極の三者は画素定義層開口でのみ接触して有機エレクトロルミネッセンス素子を形成し、画素定義部に陰極、発光層、陽極の三者が同時に存在しても、そのうちの1つ（例えば陽極）は画素定義部と他の両方（例えば発光層と陰極）によって隔てられ、接触して有機エレクトロルミネッセンス素子を形成することができない。従って、各サブ画素は、画素定義層の画素定義層開口に位置する、即ち、画素定義層開口の範囲がサブ画素の範囲であり、画素定義部は、サブ画素間の間隔に対応する。

【0054】

本開示実施例において、第1の方向及び第2の方向は、2つの互いに交差する、ベース基板に平行な方向であり、即ち、第1の方向と第2の方向との間の夾角はいずれも0でない任意の角度であってもよい。本開示実施例の1つの形態として、第1方向及び第2方向は、互いに垂直であってもよく、例えば、第1方向及び第2方向の一方が行方向であり、他方が列方向である。本開示実施例の一部の内容において、第1方向を行方向、第2方向を列方向として説明する。ただし、以上の行方向、列方向は、表示基板における2つの対向方向にすぎず、表示基板の形状、配列方式などと何ら必然的な関係がないことを理解されたい。

【0055】

本開示実施例の表示基板の構造をさらに説明するために、以下、当該表示基板の製造方法と組み合わせて、本開示実施例の表示基板における部分的な膜層構造を例示的に説明し、ここで、図1は、本開示実施例の表示基板の部分的な断面構造模式図である。

【0056】

図1から図17に示すように、本開示実施例に係る表示基板の製造方法は、具体的に以下のステップを含んでもよい。

【0057】

S001：ガラスキャリア板上にベース基板を製造する。

【0058】

本開示実施例の一形態として、表示基板のベース基板010は、フレキシブルなベース基板であってもよい。

【0059】

例えば、ベース基板010は、順次堆積されている第1のフレキシブル材料層と、第1の無機材料層と、半導体層と、第2のフレキシブル材料層と、第2の無機材料層とを含んでもよい。ここで、第1のフレキシブル材料層、第2のフレキシブル材料層の材料は、ポリイミド（PI）、ポリエチレンテレフタレート（PET）又は表面処理されたポリマー軟膜などの材料を用いることができる。第1の無機材料層、第2の無機材料層の材料は、窒化ケイ素（SiNx）又は酸化ケイ素（SiOx）などを用いることができ、ベース基板010の耐水酸化能力を高めるために用いられ、このため当該第1の無機材料層、第2の無機材料層はバリア層（Barrier）と呼ばれる。半導体層の材料としては、アモルファスシリコン（a-si）を用いることができる。

【0060】

例えば、ベース基板010の各堆積構造の材料がPI1/Barrier 1/a-si/PI2/Barrier 2であることを例として、その製造過程は、まず、ガラスキャリア板上に1層のポリイミドを塗布し、硬化して成膜した後、第1材料層（PI 1）を形成し、その後、第1フレキシブル材料層の上に1層の無機材料を堆積し、第1材料層を覆う第1バリア（Barrier 1）層を形成し、その後、第1バリア層の上に1層のアモルファスシリコンを堆積し、第1バリア層を覆うアモルファスシリコン層（a-si）を形成し、その後、アモルファスシリコン層の上にさらに一層のポリイミドを塗布し、硬化して成膜した後、第2材料層（PI2）を形成し、その後、第2フレキシブル材料層の上に無機材料を一層堆積し、第2フレキシブル材料層を覆う第2バリア層（Barrier 2）を形成し、最後に、レーザ剥離などの方式により、第1フレキシブル材料層とガラスキャリア板とを分離させて、ベース基板010を得ることを含んでもよい。

【0061】

S002：前記構造を形成するベース基板010上に駆動構造層を製造する。

【0062】

駆動構造層は、複数の画素回路と、画素回路に各種駆動信号を供給するリード線などを含む。ここで、各画素回路は、複数のトランジスタと、少なくとも1つの蓄積コンデンサCstとを含んでもよく、例えば、以上の7T1C画素回路、2T1C画素回路、3T1C画素回路などである。

【0063】

図1及び以下の説明では、各サブ画素Pの画素回路について、1つのトランジスタ（図3における第6トランジスタT6）の構成のみを例として説明するが、画素回路における全ての構成を代表するものではないことを理解されたい。それに応じて、駆動構造層の製造工程は以下のステップを含むことができる。

【0064】

ベース基板010上に第1絶縁薄膜及び半導体薄膜を順次堆積し、パターニング工程により半導体薄膜をパターニングし、ベース基板010全体を覆う第1絶縁層011及び第1絶縁層011上に設けられた活性層パターンを形成する。ここで、活性層パターンは、各トランジスタの活性領域を含み、異なる活性領域を接続するリード線などとして、部分的に導体化された半導体構造を有してもよい。

【0065】

続いて、第2絶縁薄膜及び第1金属薄膜を順次堆積し、パターニング工程により第1金属薄膜をパターニングし、活性層パターンを覆う第2絶縁層012及び第2絶縁層012上に設けられた第1ゲート金属層パターンを形成する。ここで、第1ゲート金属層パターンは、一部のトランジスタのゲート電極と、蓄積コンデンサCstの第1電極とを含む。

【0066】

続いて、第3絶縁薄膜及び第2金属薄膜を順次堆積し、パターニング工程により第2金属薄膜をパターニングし、第1ゲート金属層を覆う第3絶縁層013及び第3絶縁層013上に設けられた第2ゲート金属層パターンを形成する。第2ゲート金属層パターンは、蓄積コンデンサCstの第1電極と対向する蓄積コンデンサCstの第2電極などを含む。

【0067】

続いて、第4絶縁薄膜を堆積し、パターニング工程により第4絶縁薄膜をパターニングし、第2ゲート金属層を覆う第4絶縁層014を形成し、第4絶縁層014に少なくとも2つの第1ビアホールが開設され、2つの第1ビアホール内の第4絶縁層014、第3絶縁層013及び第2絶縁層012がエッチングされ、活性領域の表面が露出する。

【0068】

続いて、第3の金属薄膜を堆積し、パターニング工程により第3の金属薄膜をパターニングし、第4の絶縁層014上にソース・ドレイン金属層パターンを形成し、ソース・ドレイン金属層は一部のトランジスタ（図3における第6のトランジスタT6）のソース電極及びドレイン電極を含み、ソース電極及びドレイン電極はそれぞれ第1のビアホールを介して対応する活性領域に接続することができる。

【0069】

本開示実施例の1つの形態として、第1絶縁層011、第2絶縁層012、第3絶縁層013、第4絶縁層014は、無機絶縁材料、例えば、シリコン酸化物（SiOx）、シリコン窒化物（SiNx）、酸窒化シリコン（SiON）のうちのいずれか1種又は複数種の組み合わせを採用することができる。ここで、各絶縁層は、単層構造又は多層複合構造などであってもよい。

【0070】

第1の絶縁層011はバッファ層（Buffer）とも呼ばれ、ベース基板010の耐水酸化能力を向上させ、後続の構造のベース基板010に対する付着力を向上させるためのものである。第2絶縁層012及び第3絶縁層013は、トランジスタのゲート電極と活性領域を絶縁するために用いられるため、ゲート絶縁層（GI、Gate Insulator）とも呼ばれる。第4絶縁層014は、異なる層に設けられた導電構造の一部を絶縁するためのものであり、層間絶縁層（ILD、Interlayer Dielectric）とも呼ばれる。

【0071】

第1の金属薄膜、第2の金属薄膜、及び第3の金属薄膜は、導電性金属材料、例えば、銀（Ag）、銅（Cu）、アルミニウム（Al）、チタン（Ti）、モリブデン（Mo）のうちのいずれか1つ、又は複数の金属の組み合わせ（合金）、例えば、アルミニウムネオジム合金（AlNd）、モリブデンニオブ合金（MoNb）などを用いる。各金属薄膜は、単層構造であってもよく、又は、Ti/Al/Ti多層複合構造などの多層複合構造であってもよい。

【0072】

活性層薄膜は、半導体材料、例えば、非晶質の酸化インジウムガリウム亜鉛材料（a-IGZO）、窒素酸化亜鉛（ZnON）、酸化インジウム亜鉛スズ（IZTO）などの金属酸化物半導体材料、又は、アモルファスシリコン（a-Si）、多結晶シリコン（p-Si）などのシリコン系半導体材料、又は、ヘキサチオフェン、ポリチオフェンなどの有機半導体材料などであり、すなわち、本開示は、酸化物（Oxide）技術、シリコン技術および有機物技術に基づいて製造されたトランジスタに適用される。

【0073】

S003：前記構造を形成するベース基板010上に平坦化層（PLN、Planarization）を形成する。

【0074】

本開示実施例の一形態として、前記構造を形成するベース基板010に有機材料の平坦化薄膜を塗布し、ベース基板010全体を覆う平坦化層015を形成し、マスク、露光、現像などの工程により、平坦層015に複数の第2のビアホールを形成し、各サブ画素Pのトランジスタ（図3における第6のトランジスタT6）のドレイン電極の表面をそれぞれ露出させる。

【0075】

平坦層015は、大きな厚さと良好なレベリング性を有し、下方構造の段差（起伏）を解消し、後続の有機エレクトロルミネッセンス素子（OLED）を比較的平坦に形成し、その発光効果を改善することができる。

【0076】

S004：前記構造を形成するベース基板010に、第1電極パターンを形成する。

【0077】

本開示実施例の一形態として、前記構造を形成するベース基板010に導電性薄膜を堆積し、パターニング工程により導電性薄膜をパターニングし、第1電極パターンを形成し、第1電極パターンは各サブ画素Pの有機エレクトロルミネッセンス素子の第1電極を含み、各第1電極はそれぞれ第2ビアホールを介してトランジスタ（図3における第6トランジスタT 6）のドレイン電極に接続されている。

【0078】

幾つかの例において、第1電極は陽極213であり、さらに反射陽極である。

【0079】

幾つかの例において、陽極213は、金属材料、例えば、マグネシウム（Mg）、銀（Ag）、銅（Cu）、アルミニウム（Al）、チタン（Ti）及びモリブデン（Mo）のうちのいずれか1種又は複数種の組み合わせ（合金）であってもよく、例えば、アルミニウムネオジム合金（AlNd）又はモリブデンニオブ合金（MoNb）であり、陽極213は、単層構造であってもよく、又は、多層複合構造、例えば、Ti/Al/Ti多層構造であってもよく、又は、陽極213は、反射金属及び透明導電材料で形成されたスタック構造、例えば、ITO/Ag/ITO、Mo/AlNd/ITOなどのスタック構造であってもよい。

【0080】

S005：前記構造を形成するベース基板010上に、画素定義層パターンを形成する。

【0081】

本開示実施例の一形態として、前記構造を形成するベース基板010上に画素定義薄膜を塗布し、マスク、露光、現像工程により、一部の位置の画素定義薄膜を除去し、画素定義層（PDL、Pixel Definitition Layer）を形成する。

【0082】

画素定義層30は、複数の上記画素定義フィルムが除去された位置に対応する複数の画素定義層開口301と、画素定義層開口301の間に位置する画素定義部302とを含み、画素定義層開口301は、各サブ画素Pの陽極213の少なくとも一部の表面を露出させる。これにより、後続に形成される発光層216は、画素定義層開口301において対応するサブ画素Pの陽極213にしか接触せず、画素定義層開口301はサブ画素Pの位置を限定し、画素定義部302はサブ画素Pの間の間隔である。

【0083】

幾つかの例において、画素定義層30は、ポリイミド、アクリル又はポリエチレンテレフタレートなどの材料を用いて構成されてもよい。

【0084】

本開示実施例の一形態として、画素定義層30を形成すると同時に、スペーサ34（PS、Post Spacer、又はPixel SuPort）をさらに形成してもよい。

【0085】

ここで、スペーサ34は、画素定義部302に位置し、即ち、サブ画素Pの間の間隔に位置し、画素定義部302に対して「突出している」ことで、後続の蒸着過程において高精細メタルマスク（FMM、Fine Metal Mask）を支持することができる。

【0086】

ここで、画素定義フィルムに対するマスク、露光工程において、「ハーフトーンマスク」又は「グレースケールマスク」を用いて、画素定義フィルムの異なる位置に対して異なる程度の露光を行うことができ、それにより、現像工程の後に、一部の位置（画素定義層開口301に対応する）の画素定義フィルムを除去し、一部の位置（画素定義部302に対応する箇所）に薄い画素定義フィルムを保留し、部分位置（スペーサ34を有する画素定義部302に対応する）に厚い画素定義フィルムを保留し、つまり、画素定義部302と「一体構造」のスペーサ34を得、したがってスペーサ34の材料も画素定義層30の材料と同一である。

【0087】

ここで、スペーサ34は、一部のサブ画素Pの間の間隔だけに分布してもよく、例えば、図1における3つのサブ画素Pを参照すると、スペーサ34は1つのみ設けられている。

【0088】

もちろん、単独の工程によって、画素定義層30から独立したスペーサ34を形成することも可能である。

【0089】

ここで、図7を参照して、製造工程の制限に基づいて、実際に形成された各種の実体構造（例えばスペーサ34及び画素定義部302）のエッジ部分は、通常、その境界から内部に徐々に厚くなる構造であり、又は「勾配角」を有する。

【0090】

よって、本開示実施例において、各種の実体構造の境界は、いずれも当該構造が「勾配角」部分を含む場合、占有する最大の位置、又は、当該構造「全体」のベース基板010における正投影の境界である。例えば、画素定義部302の領域は、図7における符号d1の領域であり、スペーサ34の領域は、図7における2つの符号d2領域の間の領域である。

【0091】

それに応じて、非実体の領域の境界は、対応する実体構造の境界によって限定され、例えば、画素定義層開口301（つまり、サブ画素P）の領域は、画素定義部302の領域（図7における符号d1の領域）以外の領域である。

【0092】

スペーサ34と画素定義部302とが一体構造である場合、両者は同一の材料であり、かつその間に明確な分割界面がない。画素定義部302の上側が略平坦な表面を有し、スペーサ34が当該略平坦な表面に設けられているため、図7を参照して、表面と当該平坦な表面との間の夾角が閾値（例えば、閾値は20度、25度、30度などであってもよい）を超える部分をスペーサ34の境界（即ち「勾配角」部分）としてもよい。

【0093】

S006：前記構造を形成するベース基板010上に、有機エレクトロルミネッセンス素子の発光層及び第2電極を順次形成する。

【0094】

幾つかの例において、第1電極は陰極218であり、さらに透明陰極である。

【0095】

有機エレクトロルミネッセンス素子は、透明陰極を介してベース基板010から遠い側から光を発光し、トップエミッションを実現することができる。したがって、陰極218は、酸化インジウムスズ（ITO）などの透明材料を用いることができる。

【0096】

幾つかの例において、有機エレクトロルミネッセンス素子の発光層は、ベース基板010から離れる方向に、正孔注入層（HIL）214、正孔輸送層（HTL）215、有機発光層（EML）216、電子輸送層（ETL）217を順次に含む複数の堆積されたサブ層を含む。

【0097】

ここで、各サブ画素Pの有機エレクトロルミネッセンス素子の正孔注入層214、正孔輸送層215、電子輸送層217、陰極218は一体構造であってもよいため、これらは、前記構造を形成するベース基板010にオープンマスク（Open Mask）を用いて順次蒸着形成することができる。

【0098】

ここで、図1を参照して、異なるサブ画素Pに対応する有機発光層216は、異なる材料であってもよく、それにより、異なるサブ画素P（例えば、第1サブ画素P01、第2サブ画素P02、第3サブ画素P03）の有機発光層216は、前記構造を形成するベース基板010にパターニング工程によりそれぞれ順次に製造されてもよい。

【0099】

ここで、図1を参照して、各サブ画素Pに対応する有機発光層216は、サブ画素P（有機エレクトロルミネッセンス素子）自体の範囲を超えてもよく、従って、1つのサブ画素P（又は複数の同一色の隣接サブ画素P）はより大きい有機発光層216に対応してもよく、当該有機発光層216が位置する領域は、当該サブ画素Pの「発光領域P99」と呼ばれる。

【0100】

例えば、図5を参照して、第1サブ画素P01、第2サブ画素P02、第3サブ画素P03の実際面積は小さくてもよく、それらに対応する発光領域P99の面積はいずれも自身の面積を超え、例えば、サブ画素Pの実際面積と対応する発光領域P99の面積との比は、1:（1.01～10.5）であってもよく、さらに1:（1.1～1.3）であってもよい。

【0101】

ここで、当該発光領域P99の形状及び寸法は、当該サブ画素Pの有機発光層を形成する際に用いられる高精細メタルマスクにおける開口に略対応する。

【0102】

工程上、有機発光層を形成する際に用いられる高精細メタルマスクにおける開口位置は、互いに接するか又は重なっていてもよく、即ち、異なるサブ画素Pが間隔を置いて設けられていてもよいが、図5を参照して、異なるサブ画素Pの発光領域P99は、接するか又は重なっていてもよい。

【0103】

幾つかの例において、陰極218は、半透過半透過陰極であってもよく、これにより、半透過半透過陰極と反射陽極との間に「共振マイクロキャビティ」を形成して、光の純度及び輝度を強化することができる。

【0104】

よって、発光層は、異なるサブ画素Pの間の「共振マイクロキャビティ」の厚さを調整するために、正孔輸送層215と有機発光層216との間に位置するマイクロキャビティ調整層をさらに含んでもよい。

【0105】

幾つかの例示的な実施形態において、陰極218は、マグネシウム（Mg）、銀（Ag）、アルミニウム（Al）のうちのいずれか1つ又は複数の組み合わせ（合金）を採用してもよく、又は、陰極218は、透明導電材料、例えば、酸化インジウムスズ（ITO）を採用してもよく、又は、陰極218は、金属と透明導電材料との多層複合構造を採用してもよい。

【0106】

幾つかの例において、陰極244のベース基板010から離れた側に光結合層がさらに形成されてもよく、光結合層は複数のサブ画素Pの共通層であってもよい。光結合層は、透明陰極と協働して、光出力を増加させる役割を果たすことができる。例えば、光結合層の材料として半導体材料を用いることができる。

【0107】

S007：前記構造を形成するベース基板010上に、封止層を形成する。

【0108】

本開示実施例の1つの形態として、前記構造を形成するベース基板010に引き続き封止層を形成して、これにより、その下方に位置する様々な構造を封止し、それら（特に発光層）が環境における水蒸気や酸素によって浸食されることを回避する。

【0109】

幾つかの例において、封止層は、順次堆積された第1封止層41、第2封止層42及び第3封止層43を含んでもよく、第1封止層41は無機材料、第2封止層42は有機材料、第3封止層43は無機材料を採用することができ、即ち封止層は無機層/有機層/無機層の三層堆積構造を採用することができる。もちろん、封止層の具体的な形態はこれに限らず、例えば、他の幾つかの例において、封止層は、無機層/有機層/無機層/有機層/無機層の5層堆積構造を採用してもよい。

【0110】

幾つかの関連技術において、図1を参照して、スペーサ34を形成した後、引き続き蒸着工程により後続の各構造を形成する場合、高精細メタルマスクFMMはスペーサ34に接触して支持される必要がある。

【0111】

ベース基板010は、重力及び高精細メタルマスクFMMの貼り合わせ用の吸着磁力（ガウス力）の二重の影響を受けるため、一定の変形及び応力が存在し、応力の伝達はスペーサ34と高精細メタルマスクFMMとの間に微小な摩擦を生じさせ、スペーサ34に高精細メタルマスクFMMと接触する材料（例えば、正孔注入層214の材料）が脱落し、パーティクルPT（Particle）が発生する。

【0112】

図2を参照して、高精細メタルマスクFMMと表示基板とが分離された後、上記粒子PTは高精細メタルマスクFMMに付着するか、又は表示基板のサブ画素Pの所在する領域に落ち、ダークスポット、死点などの不良を引き起こし、表示効果を低下させ、信頼性及び歩留まりの問題を引き起こす可能性がある。

【0113】

第1の態様において、図1から図17を参照して、本開示実施例は、表示基板を提供する。

【0114】

本開示実施例の表示基板は、アレイ（Array）基板であってもよく、有機エレクトロルミネッセンス（OLED、Organic Light Emitting Diode）表示のアレイ基板であってもよい。

【0115】

本開示実施例の表示基板は、ベース基板010と、前記ベース基板010上にアレイ間隔を空けて配列された複数のサブ画素Pとを含む。

【0116】

隣接する前記サブ画素Pの間には、機能ビットを有する第1間隔領域91と、機能ビットのない第2間隔領域92とを含む間隔領域を有し、
少なくとも一部の前記機能ビットに機能部品が設けられ、
前記第1間隔領域91の幅は、第2間隔領域92の幅よりも大きく、前記間隔領域の幅は、当該間隔領域に対応する2つの前記サブ画素Pの境界間の最短距離に等しい。

【0117】

ここで、各間隔領域（例えば、第1間隔領域91、第2間隔領域92）は、2つのサブ画素Pの間に位置することで、1つの間隔領域の幅、即ち、その両側の2つのサブ画素Pの間の距離（即ち、2つのサブ画素Pの配列方向における間隔）であり、例えば、当該2つのサブ画素Pの幾何中心を結ぶ線上において、当該2つのサブ画素Pの最も近い境界間の距離であり、これにより、上記接続線の延在方向（又は2つのサブ画素Pの配列方向）、即ち、当該間隔領域の幅方向である。

【0118】

さらに、各間隔領域の両側の2つのサブ画素Pは、必ず一定の方向（例えば行方向又は列方向）に沿って配列され、したがって、異なる間隔領域（第1間隔領域91と第2間隔領域92）の幅の比較は、同一方向（又はほぼ同一方向に沿って配列されたサブ画素Pの間に位置する間隔領域の幅の比較であるはずであり、又は、2つの間隔領域の幅方向が同一（又は、ほぼ同一である）である場合（つまり、2つの間隔領域が同一方向に沿って配列されたサブ画素Pの間に位置する場合）に、両者の幅を比較することができる。

【0119】

ここで、「機能ビット」とは、サブ画素Pの間に位置する間隔領域における、機能部品を設けるのに用いることのできる位置を指す。また、「機能部品」とは、上記の間隔領域に設けられ、一定の機能を実現するための構成をいう。

【0120】

例えば、上記機能部品は、センサ、例えば、赤外線センサ、指紋センサなどであってもよく、又は、機能部品は、陰極に接続して導電作用を補助するための補助導電柱であってもよく、又は、機能部品は、光学的又は電気的な遮断作用を実現するための阻止構造などであってもよく、例えば、一部の膜層、例えば、共通層（電子輸送層、正孔輸送層、陰極など）を遮断して、クロストークを減らす遮断構造であってもよく、又は、機能部品は、光取り出し効率を高めるためのレンズ構造、反射構造などであってもよい。

【0121】

一部の実施例において、機能ビットのベース基板における投影は、2つのサブ画素P（例えば、画素定義層開口）の間に位置するが、機能部品は、必ずしもサブ画素Pの少なくとも一部のフィルム層と同層に位置せず、例えば、画素定義層の上に位置してもよく、又は、機能部品は、画素定義層と同層に位置してもよく（例えば、画素定義層において、表示のためのサブ画素開口以外の機能開口を有し、機能部品は、画素定義層の機能開口に位置する）、又は、機能部品は、画素規定層のベース基板に近接する側（例えば、サブ画素の陽極の間隔に位置し、又は、陽極のベース基板に近接する側の平坦層開口などに位置する）に位置してもよい。

【0122】

幾つかの実施例において、機能ビットはスペーサを設けるスペーサビット911であり、機能部品はスペーサ34（PS）である。

【0123】

本開示実施例の一形態として、機能部品は、支持作用を奏するスペーサ34であり、対応する機能ビットは、上記スペーサを設けるスペーサビット911である。もちろん、スペーサ34を設けるためのスペーサビット911に対しても、その他の機能部品（以上のセンサ、補助導電柱、遮断構造、レンズ構造など）を設けることができる。

【0124】

本開示実施例の以下の部分では、スペーサビット911を機能ビットとした例として、スペーサ34を機能品とした例について説明する。以下の説明におけるスペーサビット911はいずれも機能ビットに置き換えられてもよく、スペーサ34はいずれも機能部品に置き換えられてもよいが、機能ビット、機能部品はいずれも以上のスペーサビット911とスペーサ34に限らない。

【0125】

本開示実施例において、図6を参照して、サブ画素Pの間の間隔は2種類に区分され、そのうちの1種類の幅が大きく（関連技術における間隔と比べて大きくなる）、第1間隔領域91であり、その中にスペーサビット911があり、他の種類の幅が小さく（関連技術における間隔と比べて変わらない）、第2間隔領域92であり、スペーサ34（PS）はスペーサビット911のみに設けられる（しかし、全てのスペーサビットト911にスペーサ34が設けられなければならないわけではない）。

【0126】

つまり、本開示実施例において、スペーサ34は、幅が大きい第1間隔領域91のみに設けられ、第2間隔領域92にはスペーサが設けられる可能性はない。

【0127】

よって、本開示実施例に係る表示基板において、一部のサブ画素Pの間の間隔（第1間隔領域91）を「引き伸ばす」ことに相当し、スペーサ34を「引き伸ばす」間隔に設けることにより、スペーサ34とサブ画素Pとの間の距離を大きくし、蒸着工程における粒子PTの発生を低減させ、ひいては粒子PTのダークスポット、死点などの不良を低減し、製品の歩留まりと信頼性を向上させ、表示基板生産物の500h（時間）、1000hに対する8585テスト（85℃と85%相対湿度でのテスト）の通過率を増加させ、表示品質を改善する。

【0128】

同時に、本開示実施例に係る表示基板において、スペーサ34を設ける可能性のある第1の間隔領域91の寸法のみが「引き伸ばされる」が、その他のサブ画素P間の第2間隔領域92の寸法が変化しないことにより、サブ画素Pの全体的な分布が変化せず、即ち、表示基板の解像度（PI、Pixel Per Inch）が変わらず（もちろん、開口率をある程度低下させる可能性がある）。表示効果に顕著な影響を与えず、高解像度の要件を満たすことができる。

【0129】

幾つかの実施例において、前記第1間隔領域91の幅は20μm以上である。

【0130】

幾つかの実施例において、前記スペーサ34（スペーサビット911）の境界と最も近いサブ画素Pの境界との間の距離は3μm以上である。

【0131】

幾つかの実施例において、前記第2間隔領域92の幅は19μm以下である。

【0132】

出願人は検討を経て、図6、図7を参照して、スペーサ34を有する第1間隔領域91の幅（つまり、画素定義部302全体の幅）d1が20μm以上であり、スペーサ34と最も近いサブ画素Pとの境界までの距離（つまり、スペーサ34の境界とそれが位置する画素定義部302の境界との間の距離）d2が3μm以上である場合、粒子PTの発生を好ましく回避する効果が良好に得られることを創造的に見出した。

【0133】

ここで、間隔領域に画素定義部302が設けられている場合、画素定義部302が位置する箇所が間隔領域である。工程制限により、図7を参照して、画素定義部302のエッジ部分は、通常、その境界から内部に向かって徐々に厚くなる構造、又は「勾配角」を有するため、画素定義部302の断面は略台形の形状であり、これにより、間隔領域は画素定義部302の全体が位置する領域、即ち、画素定義部302の台形底辺の「最も広い」箇所における寸法に対応するはずであり、例えば、間隔領域は、一般に、陽極213の縁を覆う。

【0134】

ここで、1つのスペーサ34（即ち、つまり）は、複数のサブ画素Pに隣接している可能性があるが、この場合、当該スペーサ34と複数の隣接サブ画素Pとの間にも複数の距離が存在するが、これらの距離は、全て同一であってもよく、全て異なる（即ち、任意の2つの距離が異なる）ものであってもよく、一部が同一であり、一部が異なるものであってもよい。

【0135】

これに対して、スペーサが配列されていない第2間隔領域92の幅（又は、関連技術におけるサブ画素Pの間の間隔の幅）は、19μm以下であってもよい。

【0136】

ここで、スペーサ34を有する第1間隔領域91の幅d1は、21μm以上、22μm以上、24μm以上、26μm以上、28μm以上、30μm以下などである。

【0137】

ここで、スペーサビット911と最も近いサブ画素Pとの境界の距離d2はさらに、4μm以上、5μm以上、6μm以上、7μm以上、8μm以下などであってもよい。

【0138】

ここで、スペーサが存在しない第2間隔領域92の幅d1はさらに、18μm以下、16μm以下などであってもよい。

【0139】

例えば、以下の表1に示すように、2つのサブ画素Pの間のスペーサ34の寸法及び間隔寸法が異なる場合、それに対応するスペーサ形態（Profile）の判定も異なり、本開示実施例の上記の要求に合致する寸法は、スペーサ形態の判定が合格であることを保証することができる。

【0140】

【表1】

【0141】

幾つかの実施例において、少なくとも一部の前記第1間隔領域91に対応する2つのサブ画素Pの境界の間の最短距離は、当該第1間隔領域91におけるスペーサ34を通過する。

【0142】

幾つかの実施例において、前記最短接続線を通って前記ベース基板010に垂直な断面において、当該第1間隔領域91に対応する2つのサブ画素Pの境界の間の距離は20μm以上であり、当該第1間隔領域91における前記スペーサビット911と前記サブ画素Pとの間の距離は3μm以上である。

【0143】

本開示実施例の一形態として、図6を参照して、少なくとも一部のスペーサビット911は、隣接するサブ画素Pの間の最短位置を通過することができ、これにより、これらのスペーサビット911にスペーサ34が設けられている場合、それに対応する2つのサブ画素Pの境界の間の最短の接続線も、当該スペーサビット911上のスペーサ34を通過するものであり、且つ図7を参照し、この場合、当該最短位置の断面において、当該スペーサビット911及び間隔の寸法も以上の要求に合致する。

【0144】

幾つかの実施例において、少なくとも一部の前記第1間隔領域91に対応する2つのサブ画素Pの幾何学中心間の接続線は、当該第1間隔領域91における前記スペーサ34を通過する。

【0145】

幾つかの実施例において、少なくとも一部の前記第1間隔領域91に対応する2つのサブ画素Pの幾何学中心間の接続線は、当該第1間隔領域91における前記スペーサ34の幾何学的中心を通過する。

【0146】

本開示実施例の他の形態として、図6を参照して、少なくとも一部のスペーサビット911（及びその上のスペーサ34）は、隣接するサブ画素Pの幾何中心間の接続線を通過してもよく、さらに、スペーサビット911（及びその上のスペーサ34）自体の幾何中心は、以上の隣接サブ画素Pの幾何中心間の接続線上に位置してもよい。

【0147】

スペーサ34は、上記の任意の接続線を通るとともにベース基板010の断面に垂直な図形であり、左右対称であってもよく、例えば、図7を参照する台形である。

【0148】

幾つかの実施例において、少なくとも一部の第1間隔領域91は第3方向に沿って延在し、少なくとも一部の第1間隔領域91は第4方向に沿って延在し、前記第4方向は前記第3方向と交差し、少なくとも一部が第3方向に沿って延びる第1間隔領域91と第4方向に沿って延びる第1間隔領域91とは、重複領域を有し、少なくとも一部の前記スペーサ34は、前記重複領域と少なくとも部分的に重複する。

【0149】

図6を参照して、任意の隣接するサブ画素Pの間に間隔領域が設けられてもよく、サブ画素Pが異なる方向に隣接してもよく、異なる方向に隣接するサブ画素Pの間に異なる方向に延びる間隔領域を有し、例えば、図6において「横方向に隣接する」サブ画素Pの間に「横方向に延びる」の間隔領域が設けられ、「縦方向に隣接する」サブ画素Pの間に「縦方向に延びる」の間隔領域が設けられる。また、上記異なる間隔領域は重複領域をさらに有する可能性がある。

【0150】

これにより、異なる方向に延びる2つの第1間隔領域91が重複領域を有する場合、スペーサ34（スペーサビット911）が少なくとも部分的に重複領域に位置するか、又は完全に上記重複領域に位置することができる。即ち、図6を参照して、以上のスペーサ34（スペーサビット911）は同時に複数の「対」の異なる隣接するサブ画素Pの間に位置することで、「同時に」複数の第1間隔領域91に属すこともできる。

【0151】

スペーサ34（スペーサビット911）が複数の間隔領域に同時に属する場合、いずれの間隔領域も上記第1間隔領域91であるはずであり、且ついずれも上記の幅要件を満たすはずである。

【0152】

ここで、上記第3方向、第4方向は2つの異なる方向を示すにすぎず、両者は必ずしも垂直であるとは限らない。

【0153】

ここで、間隔領域の延在方向は、その幅が位置する方向であってもよく、例えば、その両側の2つのサブ画素Pの幾何中心の接続線の延在方向である。

【0154】

ここで、間隔領域の具体的な形状は多様であり、それが位置する2つのサブ画素Pの間の領域の形状に応じて決定され、例えば、間隔領域は、ストライプ状（又は矩形状）であってもよく、円形、楕円形などであってもよく、また、例えば、間隔領域は、規則的な、対称軸を有する対称形状であってもよく、その他の不規則な形状などであってもよい。

【0155】

間隔領域の具体的な形状に関わらず、幅方向における寸法が上記要件を満たす限り、上記第1間隔領域91に属し、即ちスペーサ34（スペーサビット911）を設けることができる。

【0156】

幾つかの実施例において、隣接する前記スペーサー34の間の距離は、100μmから300μmの間である。

【0157】

前述の通り、スペーサビット911はスペーサ34を設ける可能性のある位置であるが、スペーサ34をスペーサビット911毎に実際に設けることを意味するものではなく、スペーサ34の設置密度が高精細メタルマスクFMMを支持する要求を満たせばよい。以上の支持要件を満たすスペーサー34間の距離は、100μm～300μmの範囲であってもよく、120μm～280μmであってもよく、150μm～250μmであってもよい。

【0158】

幾つかの実施例において、スペーサ34が設けられたスペーサビット911の数は、スペーサ34の総数における割合は少なくとも15%である。

【0159】

本開示実施例において、少なくとも15%のスペーサビット911はスペーサ34が設けられている。もちろん、スペーサ34が設けられたスペーサビット911の割合は、少なくとも25%、50%、75%などであったり、全てのスペーサビット911にスペーサ34が設けられたりしてもよい。

【0160】

これにより、隣接する第1間隔領域91の間の間隔が上記範囲より小さければ、図6を参照して、複数の第1間隔領域91のスペーサビット911のうち、スペーサ34は1つのスペーサビット911だけに実際に設けられている。

【0161】

幾つかの実施例において、前記表示基板は、画素定義層30をさらに含み、

【0162】

前記画素定義層30は、画素定義層開口301と、前記画素定義層開口301の間に位置する画素定義部302とを含み、
前記画素定義層開口301は、前記サブ画素Pの発光領域を画定し、
前記スペーサ34は、画素定義部302の前記ベース基板010から離れた側に設けられている。

【0163】

幾つかの実施例において、前記スペーサ34は、前記画素定義部302と一体構造である。

【0164】

本開示実施例の一形態として、サブ画素Pが実際に発光可能な領域（即ち、サブ画素P）は、画素定義層（PDL、Pixel Definition Layer）30の画素定義層開口301に対応することができるため、サブ画素Pの間隔は、画素定義層30の画素定義部302に対応し、スペーサ34は画素定義部302の上方に設けられている。

【0165】

本開示実施例の一形態として、スペーサ34は、画素定義部302と一体構造であってもよく、即ち、一つの材料層によって一回のパターニング工程で形成されてもよい。

【0166】

もちろん、スペーサ34は、独立したパターニング工程によって、画素定義部302上に単一の材料層で形成された独立した構造であってもよい。

【0167】

もちろん、機能部品がスペーサ34ではなく、その他の構造であれば、独立したパターニング工程によって形成されたものである可能性があり、他の構造と同層に設けられたもの（例えば、一回のパターニング工程で形成されたもの）である可能性もあり、かつ当該機能部品と同層に設けられたその他の構造とが互いに一体に接続されていてもよいし、互いに独立していてもよい。

【0168】

以下、表示基板に採用される一部の具体的なサブ画素Pの配列方式、及び対応する第1間隔領域91（及びそのうちスペーサビット911）及び第2間隔領域92の設置方式について例示的に説明する。

【0169】

幾つかの実施例において、少なくとも一部の前記スペーサ34に隣接する複数のサブ画素Pのうち、少なくとも1つのサブ画素Pの幾何学中心は、第1方向に沿って延びる一直線からずれ、且つ当該サブ画素Pの第1方向において同一列に位置する少なくとも2つのサブ画素Pの幾何中心は、該直線上に位置し、及び/又は
少なくとも一部の前記スペーサ34に隣接する複数のサブ画素Pのうち、少なくとも1つのサブ画素Pの幾何学中心は、第2方向に沿って延びる一直線からずれ、且つ当該サブ画素Pと第2方向において同一列に位置する少なくとも2つのサブ画素Pの幾何学的中心は当該直線上に位置し、前記第2方向は前記第1方向と交差する。

【0170】

以下の説明では、第1方向を行方向、第2方向を列方向として説明する。ただし、以上の方向は本開示の請求範囲を限定するものではないと理解すべきである。

【0171】

つまり、各サブ画素P1は、行方向（第1方向）、列方向（第2方向）に複数行、複数列に並んでいてもよい。また、同行の複数のサブ画素P1において、スペーサ34（スペーサビット911）に隣接するサブ画素P1は、当該行の他のサブ画素P1（幾何中心の位置で計算）から「ずれ」てもよく、例えば、それに隣接するスペーサ34から離れる方向にずれていてもよく、同列の複数のサブ画素P1において、スペーサ34（スペーサビット911）に隣接するサブ画素P1も、当該列の他のサブ画素P1（幾何中心の位置で計算）から「ずれ」てもよく、例えば、それに隣接するスペーサ34から離れる方向にずれていてもよい。

【0172】

これにより、スペーサ34（スペーサビット911）が設けられる間隔領域に十分なスペースを確保し、第1間隔領域91の幅要求を満たすことができる。

【0173】

幾つかの実施例において、前記第1サブ画素P01は赤色サブ画素であり、前記第2サブ画素P02は緑色サブ画素であり、前記第3サブ画素P03は青色サブ画素である。

【0174】

本開示実施例の一形態として、異なる色の有機エレクトロルミネッセンス素子（OLED）の発光効率及び人間の目の異なる色の光に対する敏感度を総合的に考慮し、異なるサブ画素Pの色は以上の方式であってもよい。しかし、以上のサブ画素Pの色が対応する場合、本開示の請求範囲を限定するものではない。

【0175】

例えば、図8を参照して、サブ画素Pはアレイに配列され、当該アレイは複数行の第1画素行と複数行の第2画素行を含み、且つ第1画素行と第2画素行が交互に設けられている。第1画素行は、交互に設けられた赤色サブ画素及び青色サブ画素によって形成され、且つ複数行の第1画素行において同一列に位置する赤色サブ画素及び青色サブ画素は、同様に交互に設けられている。第2画素行は、複数の緑サブ画素が並んで形成され、緑サブ画素は、隣接する行の赤サブ画素及び青サブ画素と交互に配列される。このような画素配列は、当該画素アレイをアレイ状に配列された繰り返し単位に分割することができ、各繰り返し単位は2行4列のサブ画素を含み、即ち、各繰り返し単位に1つの赤色サブ画素、1つの青色サブ画素及び2つの緑色サブ画素が含まれ、赤色サブ画素及び青色サブ画素が共通サブ画素であり、仮想アルゴリズムにより、4つのサブ画素が2つの仮想画素ユニットの表示を実現することができる。例えば、1行目の2番目の繰り返し単位における赤色のサブ画素と1行目の1番目の繰り返し単位における青色のサブ画素とそれに最も近い緑色のサブ画素とが1つの仮想画素ユニットを形成するとともに、1行目の2番目の繰り返し単位における赤色のサブ画素とさらに当該繰り返し単位における青色のサブ画素とそれに最も近い緑色のサブ画素とによって1つの仮想画素ユニットが形成され、また、1行目の2番目の繰り返し単位における青色のサブ画素はさらに当該繰り返し単位におけるもう1つの緑色のサブ画素と1行目の3番目の繰り返し単位における最も近い赤色のサブ画素とによって1つの仮想画素ユニットを形成することにより、当該画素アレイを適用する表示パネルの解像度を効果的に向上させることができる。

【0176】

幾つかの実施例において、前記サブ画素Pは、第1サブ画素P01、第2サブ画素P 02、第3サブ画素P03を含み、
前記第1サブ画素P01と前記第3サブ画素P03は、第1方向に沿って交互に配列されて第1画素組A01を形成し、第2方向に沿って交互に配列されて第3画素組A03を形成し、前記第2方向は前記第1方向と交差し、
前記第2サブ画素P 02は、第1方向に沿って配列して第2画素組A02を形成し、第2方向に沿って配列して第4画素組A04を形成し、
ここで、前記第1画素組A01と前記第2画素組A02とは前記第2方向に沿って交互に配列され、前記第3画素組A03と前記第4画素組A04とは前記第1方向に沿って交互に配列されている。

【0177】

図8、図9を参照して、本開示実施例の一形態として、表示基板において、第1サブ画素P01と第3サブ画素P03とは複数行の第1画素組A01に交互に配列可能であり、第2サブ画素P02は複数行の第2画素組A02に配列され、列方向において、第1画素組A01と第2画素組A02とは交互に配列され、同時に、第1サブ画素P01と第3サブ画素P03とは複数列の第3画素組A03に交互に配列され、第2サブ画素P02は複数列の第4画素組A04に配列され、行方向において、第3画素組A03と第4画素組A04とは交互に配列されている。

【0178】

幾つかの実施例において、前記第3画素組A03において隣接する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域91であり、
前記第1画素組A01において、隣接する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域は、前記第2間隔領域92である。

【0179】

本開示実施例の一形態として、図8、図9を参照して、行方向に隣接する第1サブ画素P01と第3サブ画素P03との間の間隔領域は、いずれもスペーサビットが設けられていない第2間隔領域92であり、列方向において隣接する第1サブ画素P01と第3サブ画素P03との間の間隔領域は、少なくとも部分的にスペーサビット911（スペーサ34）が設けられた第1間隔領域91である。

【0180】

ここで、同一行に位置する複数の第2の間隔領域92（即ち、2つの隣接する行のサブ画素Pの間に位置する複数の第2の間隔領域92）は、その幅が同一又はほぼ同一であるべきである。例えば、同一行の複数の第2の間隔領域92のうち幅が最も小さい第2の間隔領域92の幅を0.8とし、そのうち最も幅が大きい第2の間隔領域92の相対幅は1.2を超えてはならない。

【0181】

幾つかの実施例において、前記第3画素組A03において隣接する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域91と前記第2間隔領域92であり、
2つの隣接する前記第3画素組A03のうち、一方の前記第3画素組A03における一方の前記第1間隔領域91と、他方の前記第3画素組A03における1つの前記第2間隔領域92とは第1方向に沿って配列された2列のサブ画素Pの間に位置する。

【0182】

本開示実施例の一形態として、図8、図9を参照して、各列の第1サブ画素P01と第3サブ画素P03との間の間隔領域において、第1間隔領域91と第2間隔領域92とが交互に設けられ、2つの隣接する第3画素組A03の間に位置する複数の間隔領域において、第1間隔領域91と第2間隔領域92とが交互に設けられている。例えば、図8、図9を参照して、任意の列に位置する第1サブ画素P01と第3サブ画素P03との間の間隔領域において、第3サブ画素P03が上に位置し、第1サブ画素P01が下に位置する間隔領域が第1間隔領域91であり、それに対応して、第3サブ画素P03が下に位置し、第1サブ画素P01が上に位置する間隔領域が第2間隔領域92である。これにより、隣接する2つの第3の画素組A03において同一列の第1間隔領域91と第2間隔領域92に位置し（もちろん、これらの2つの間隔領域も必然的に隣接する）、いずれも2つの隣接する行のサブ画素Pの間に位置し、例えば、図8における符号Hに位置する2行のサブ画素Pの間に位置する。

【0183】

これにより、スペーサビット911（スペーサ34）は、表示基板においても比較的均一に分布され、スペーサビット911（スペーサ34）の設置に有利である。

【0184】

ここで、同一行に位置する複数の第1間隔領域91（即ち、2つの隣接する行のサブ画素Pの間に位置する複数の第1間隔領域91）の幅は同一であってもよく、同一行に位置する複数の第2間隔領域92（即ち、2つの隣接する行のサブ画素Pの間に位置する複数の第2間隔領域92）の幅のページも同一であってもよく、これにより、サブ画素Pの規則的な配列を実現する。

【0185】

幾つかの実施例において、アレイ状に配列された2つの前記第1サブ画素P01と2つの前記第3サブ画素P03の幾何中心との順次接続線は、仮想台形を構成し、
前記仮想台形の底辺に対応する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域は前記第1間隔領域91であり、前記仮想台形の頂辺に対応する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域は前記第2間隔領域92である。

【0186】

本開示実施例の一形態として、図9を参照して、4つの第1サブ画素P01及び第3サブ画素P03ごとに幾何中心が接続される仮想「四角形」は「台形」であり、且つスペーサビット911（第1間隔領域91）は仮想台形の底辺（長辺）に対応する位置に位置し、仮想台形の頂辺（短辺）は第2間隔領域92に対応する。

【0187】

言い換えれば、各列の第1サブ画素P01及び第3サブ画素03に対して、一部の第1サブ画素P01と第3サブ画素P03との間の距離を「引き延ばす」ことができ（その他の第1サブ画素P01と第3サブ画素P03との間の距離は明らかに相応に縮小されたものである）、スペーサビット911（第1間隔領域91）を当該間隔が「引き伸ばされた」位置に設けることにより、スペーサ34とサブ画素Pとの間の距離を増大させ、粒子PTの発生を減少させ、信頼性及び歩留まりを改善する。

【0188】

幾つかの実施例において、前記仮想台形の底辺は、前記第2方向に平行である。

【0189】

幾つかの実施例において、前記仮想台形は、仮想二等辺台形である。

【0190】

さらに、仮想台形の底辺は、列方向に平行であってもよく、さらに、仮想二等辺台形（即ち、第1サブ画素P01と第3サブ画素P03とが移動する距離が同一である）であってもよい。

【0191】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素P01と前記第3サブ画素P03との間に位置する前記第1間隔領域91において、前記スペーサ34の幾何中心は、当該第1間隔領域91に対応する前記第1サブ画素P01の幾何中心と前記第3サブ画素P03の幾何中心との間の接続線上に位置する。

【0192】

本開示実施例の一形態として、図9を参照して、少なくとも一部のスペーサビット911及びその上に位置するスペーサ34の幾何中心は、対応する第1サブ画素P01と第3サブ画素P03の幾何中心との間の接続線（例えば、前記仮想台形の底辺）上に設けられてもよい。

【0193】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素P01と前記第3サブ画素P03との間に位置する前記第1間隔領域91において、前記第2方向に沿って、前記スペーサ34の幾何中心と当該第1間隔領域91に対応する前記第1サブ画素P01の幾何中心との間の距離は、前記スペーサビット911の幾何中心と当該第1間隔領域91に対応する前記第3サブ画素P03の幾何中心との間の距離よりも小さい。

【0194】

本開示実施例の一形態として、図9を参照して、少なくとも一部の第1間隔領域91におけるスペーサビット911上に設けられたスペーサ34は、列方向において、それに対応する第1のサブ画素P01及び第3のサブ画素P03「中間」ではなく、それに対応する第1のサブ画素P01により「接近し」、それに対応する第3のサブ画素P03からより「離れ」、又は、スペーサビット911の位置は「下寄り」である。

【0195】

幾つかの実施例において、少なくとも一部が隣接する前記第1サブ画素P01と前記第3サブ画素P03との間に位置する前記第1間隔領域91において、前記第2方向に沿って、前記スペーサ34の幾何中心は、それに対応する基準線9111が当該第1間隔領域91に対応する前記第1サブ画素P01に接近する側に位置し、前記スペーサビット911の基準線9111は、第1方向において当該スペーサビット911の両側に位置する2つの前記第2サブ画素P02の幾何中心間の接続線である。

【0196】

本開示実施例の一形態として、図9を参照して、少なくとも第1間隔領域91におけるスペーサビット911に設けられたスペーサ34に対して、列方向において、その同行の第2のサブ画素P2に対して、対応する第1のサブ画素P01により接近してもよい。例えば、同行の第2サブ画素P2の幾何学的中心（参考線9111）は、対応する仮想台形の辺の中点と底辺の中点の間の接続線上に位置してもよく、即ち、第2サブ画素P2は、第1サブ画素P01と第3サブ画素P03との中間に位置し、第2サブ画素P2は、相対的に第1サブ画素P01（より下）に接近してもよい。

【0197】

幾つかの実施例において、前記第1サブ画素P01の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行である、

【0198】

前記第3サブ画素P03の形状は正方形又は丸み正方形を含み、前記正方形又は丸み正方形の一方の対角線は前記第1方向に平行であり、他方の対角線は前記第2方向に平行である。

【0199】

本開示実施例の1つの形態として、図8、図9を参照して、以上の第1サブ画素P01、第3サブ画素P03の形状は、正方形であってもよく、又は丸み正方形（即ち、正方形の各角が円角になった後に得られた形状）であってもよく、且つその正方形（又は、丸み正方形）の2つの対角線がそれぞれ行方向及び列方向に沿って設けられている。

【0200】

もちろん、以上の第2サブ画素P02は、正方形又は丸み正方形、又は、非正方形の矩形又は円角矩形、又は矩形又は円角矩形の一部を「欠いて」得られた形状であってもよく、ここでは詳細に説明しない。

【0201】

幾つかの実施例において、少なくとも一部の前記第3サブ画素P03は幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、前記第2方向に沿って隣接する前記第1サブ画素P01と前記第3サブ画素P03との間に位置する前記第1間隔領域91において、少なくとも一部の前記第1間隔領域91は、前記第3サブ画素P03の第1部分と、隣接する第1サブ画素P01との間の間隔領域である。

【0202】

本開示実施例の他の形態として、図10、図11も参照可能であり、少なくとも一部の第3サブ画素P03は、第1方向に平行な軸「非対称」の形状であってもよく、その一方の側（第1部分、図10における下側）は他方の側（第2部分、図10における上側）に対して一部「欠け」ており、その第1部分の第2方向における寸法は「より短い」。これにより、第1間隔領域91を第3サブ画素P03の「より短い」第1部分が位置する側と第1サブ画素P 01との間に設けることができる。つまり、第3サブ画素P03は、必ずしも「移動」する必要はなく、その形状の変化によって第1間隔領域91の幅の要求を満たすことができる（もちろん、第3サブ画素P03が「移動する」と同時にその一方の側も一部を「欠く」ことも可能である）。

【0203】

さらに、図11を参照して、一部の位置にのみスペーサ34が設けられている場合、異なる第3サブ画素P03の第1部分の向きが異なり、これによりスペーサ34が設けられる位置を形成する。

【0204】

幾つかの実施例において、前記第2サブ画素P02の面積は、前記第1サブ画素P 01の面積よりも小さく、
前記第2サブ画素P02の面積は、前記第3サブ画素P03の面積よりも小さい。

【0205】

本開示実施例の一形態として、図8、図9を参照して、以上の第2サブ画素P02（例えば、緑色サブ画素）の面積は最小であってもよく、例えば、第3サブ画素P03（例えば、青色サブ画素）の面積が最も大きく、第2サブ画素P02（例えば、緑色サブ画素）の面積が最も小さく、第1サブ画素P01（例えば、赤色サブ画素）の面積が中程度である。

【0206】

幾つかの実施例において、前記サブ画素Pは、第1サブ画素P01、第2サブ画素P02、第3サブ画素P03を含み、
第1サブ画素ペアP91及び前記第3サブ画素P03は、第1方向に沿って交互に配列されて第5画素組A05を形成し、前記第1サブ画素ペアP91は、第2方向に沿って配列された1つの前記第1サブ画素P01及び1つの前記第2サブ画素P02を含み、前記第2方向は、前記第1方向と交差し、
前記第1サブ画素P01及び前記第2サブ画素P02は、第2方向に沿って交互に配列されて第6画素組A06を形成し、
前記第3サブ画素P03は、第2方向に沿って配列されて第7画素組A07を形成し、
ここで、前記第6画素組A06と前記第7画素組A07とは、前記第1方向に沿って交互に配列され、複数の前記第5画素組A05は、前記第2方向に沿って配列されている。

【0207】

本開示実施例の他の方式として、図12、図13を参照して、列方向に隣接する1つの第1サブ画素P01と、1つの第2サブ画素P02とは、1つの「第1サブ画素ペアP91」を構成し、第1サブ画素ペアP91は、第3サブ画素P03と交互に配列されて複数行の第5画素組A05となり、第1サブ画素ペアP91は、さらに、複数列の第6画素組A06に配列され、第3サブ画素P03は、複数列の第7画素組A07に配列され、行方向において、第7画素組A07及び第6画素組A06は、交互に配列されてもよい。

【0208】

幾つかの実施例において、前記第7画素組A07において隣接する前記第3サブ画素P03の間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域91であり、
前記第5画素組A05において隣接する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域、及び隣接する前記第2サブ画素P02と前記第3サブ画素P03との間の前記間隔領域は、前記第2間隔領域92であり、
前記第5画素組A05において隣接する前記第1サブ画素P01と前記第2サブ画素P02との間の前記間隔領域は、前記第2間隔領域92である。

【0209】

本開示実施例の他の方式として、図12、図13を参照して、第1間隔領域91は、列方向に隣接する第3のサブ画素P03の間に位置し、行方向に隣接する第3のサブ画素P03と第1のサブ画素P01との間の間隔領域、行方向に隣接する第3のサブ画素P03と第2のサブ画素P02との間の間隔領域、列方向に隣接する第1のサブ画素P01と第2のサブ画素P02との間の間隔領域は、いずれも第2間隔領域92である。

【0210】

即ち、少なくとも一部の同列の第3サブ画素P03間の間隔を「引き伸ばす」ことで、スペーサビット911とサブ画素Pとの間の距離を大きくすることができる（例えば、図13におけるd3を5μmから10μmに増大させる）。

【0211】

幾つかの実施例において、少なくとも一部の前記第7画素組A07において隣接する前記第3サブ画素P03の間の前記間隔領域は、前記第2方向に沿って交互に前記第1間隔領域91と前記第2間隔領域92である。

【0212】

図12、図13を参照して、少なくとも一部の第7の画素組A07における間隔領域は、スペーサービット911の分布がより均一になるように、第1間隔領域域91と第2間隔領域92とに交互に設けられてもよい。

【0213】

幾つかの実施例において、前記第3サブ画素P03の面積は、前記第1サブ画素P01の面積よりも大きく、
前記第3サブ画素P03の面積は、前記第2サブ画素P02の面積よりも大きい。

【0214】

本開示実施例の一形態として、図12、図13を参照して、前記第3サブ画素P03（例えば、青色サブ画素）の面積は最大であってもよく、例えば、第3サブ画素P03（例えば、青色サブ画素）の面積が最も大きく、第2サブ画素P02（例えば、緑色サブ画素）の面積が中程度であり、第1サブ画素P01（例えば、赤色サブ画素）の面積が最も小さい。

【0215】

ここで、第1サブ画素P01、第2サブ画素P02、第3サブ画素P02の形状は多様であってもよく、例えば、図12、図13も参照することができ、第1サブ画素P01、第2サブ画素P02、第3サブ画素P02の形状はいずれも矩形又は円角矩形であり、且つ矩形（又は円角矩形）の2つの辺はそれぞれ行方向及び列方向に平行である。

【0216】

幾つかの実施例において、少なくとも一部の前記第3サブ画素P03は、その幾何中心を通り且つ前記第1方向に平行な直線に沿って非対称な第1部分と第2部分とに分けられ、第2方向に沿って、前記第1部分の最大寸法は前記第2部分の最大寸法よりも小さく、

【0217】

前記第2方向に沿って隣接する前記第3サブ画素P03の間に位置する前記第1間隔領域91において、少なくとも一部の前記第1間隔領域91は、前記第3サブ画素P03の第1部分の間の間隔領域である。

【0218】

本開示実施例の他の形態として、図14も参照することができ、少なくとも一部の第3サブ画素P03は、第1方向に平行な軸に対して「非対称」の形状であってもよく、その一方側が他方側に対して一部「欠け」ており（図14において上の第3サブ画素P03の下側、及び、下の第3サブ画素P03の上側）、その第1部分の第2方向における寸法が「より短く」てもよい。これにより、第1間隔領域91の幅の要件を満たすように、2つの第3サブ画素P03の「より短い」第1部分の間に第1間隔領域91を設けることができる。

【0219】

ここで、以上の第3サブ画素P03の側が一部を「欠いており」、且つ第1間隔領域91が第3サブ画素P03の「欠けている」側に設けられているという技術案は、サブ画素Pの具体的な形状に対する設置であるため、各サブ画素P自体が位置する位置、各間隔領域が位置する位置とはいずれも必要な関係がないため、上記技術案とその他の各種サブ画素P、間隔領域の配列技術案とは、いずれも「互いに互換性」がある。

【0220】

ここで、第3サブ画素P03の側が一部を「欠いて」もよいことに加えて、その他のサブ画素Pが第1間隔領域91に対応する位置も、第1間隔領域91の幅の要件を満たすように、一部を「欠いて」もよいと理解すべきである。

【0221】

幾つかの実施例において、前記サブ画素Pは、第1サブ画素P01、第2サブ画素P02、第3サブ画素P03を含む、

【0222】

第2サブ画素ペアP92、前記第1サブ画素P01、前記第3サブ画素P03は、第1方向に沿って交互に配列されて第8画素組A08を形成し、前記第2サブ画素ペアP92は、前記第2方向に沿って配列された2つの前記第2サブ画素P02を含み、前記第2方向は、前記第1方向と交差し、
複数の前記第8画素組A08は、前記第2方向に沿って配列され、
2つの隣接する前記第8画素組A08のうち、1つの前記第8画素組A08の一方の前記第2サブ画素ペアP92は、前記第1方向に沿って他方の前記第8画素組A08の1つの前記第1サブ画素P01と1つの前記第3サブ画素P03との間に位置する。

【0223】

本開示実施例の一形態として、図15、図16、図17を参照して、列方向に隣接する2つの第2サブ画素P02は、1つの第2サブ画素ペアP92を構成し、第2サブ画素ペアP92、第1サブ画素P01、第3サブ画素P03は、交互に配列されて複数行の第8画素組A08を形成し、且つ隣接する行の第8画素組A08は「1列半」の位置ずれてもよい。

【0224】

幾つかの実施例において、2つの隣接する前記第8画素組A08にそれぞれ位置し、且つ隣接する前記第1サブ画素P01と前記第3サブ画素P03との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域91である。

【0225】

本開示実施例の一形態として、図16を参照して、第2サブ画素ペアP92における2つの第2サブ画素P02間の距離を「引き寄せる」ことができ、これにより、隣接する第8画素組A08（隣接行）における、斜め方向に隣接する第2サブ画素P02と第3サブ画素P03との間の距離を増大させることにより、スペーサビット911（第1間隔領域91）を当該第2サブ画素P02と第3サブ画素P03との間に設けることができる。もちろん、当該スペーサビット911は、同時に、隣接する第8画素組A08における、斜め方向に隣接する2つの第1サブ画素P01の間にも位置する。

【0226】

幾つかの実施例において、2つの隣接する前記第8画素組A08にそれぞれ位置し、隣接する前記第1サブ画素P01と前記第2サブ画素P02との間の前記間隔領域において、少なくとも一部の前記間隔領域が前記第1間隔領域91である。

【0227】

本開示実施例の他の方式として、図17を参照して、第1サブ画素P01及び第3サブ画素P03を列方向に沿って「圧縮する」ことによって隣接する第8画素組A08（隣接行）における、斜め方向に隣接する第1サブ画素P01と第3サブ画素P03との間の距離を大きくすることで、スペーサビット911（第1間隔領域91）が当該第1サブ画素P01と第3サブ画素P03との間に設けられてもよい。もちろん、当該スペーサビット911は、隣接する第8画素組A08における斜め方向に隣接する2つの第2サブ画素P02の間にも同時に位置する。

【0228】

このような方式によれば、隣接する第8画素組A08における、それぞれ上寄り及び下寄りに位置する第1サブ画素P01の位置が「同行」に近くなり、より良好な表示効果を実現できる。

【0229】

幾つかの実施例において、前記第2サブ画素ペアP92における2つの第2サブ画素P02は、前記第1方向に平行な線に対して対称に分布している。

【0230】

図15、図16、図17を参照して、各第2サブ画素ペアP92における2つの第2サブ画素P02は、第2サブ画素ペアP92の分布の均一性を向上させるために、上下対称であってもよい。

【0231】

ここで、第1サブ画素P01、第2サブ画素P02、第3サブ画素P02の形状は多様であってもよい。例えば、図15、図16、図17を参照して、第1サブ画素P01及び第3サブ画素P02は、いずれも六角形であってもよく、且つ各六角形は上下対称の2つの部分に分割されてもよく、各第2サブ画素P02は1つの五角形であってもよく、即ち、各第2サブ画素ペアP92における2つの第2サブ画素P02が合わさると、六角形になる。

【0232】

幾つかの実施例において、前記第2サブ画素P02の面積は、前記第1サブ画素P01の面積よりも小さく、
前記第2サブ画素P02の面積は、前記第3サブ画素P03の面積よりも小さい。

【0233】

本開示実施例の一形態として、図15、図16、図17を参照して、前記第2サブ画素P02（例えば、緑色サブ画素）の面積は最小であってもよく、例えば、第3サブ画素P03（例えば、青色サブ画素）の面積が最も大きく、第2サブ画素P02（例えば、緑色サブ画素）の面積が最も小さく、第1サブ画素P01（例えば、赤色サブ画素）の面積が中程度である。

【0234】

幾つかの実施例において、表示基板の解像度は1000PPI以下である。

【0235】

本開示実施例の表示基板は、解像度が低い場合に適用され、例えば解像度が1000PPI（pixel per inch、インチ画素数）を超えず、さらには800PPIを超えず、さらに600PPIなどを超えない場合である。表示基板の解像度が高すぎると、そのサブ画素P間において理論的に可能な間隔が小さすぎて、前記間隔条件を実現することが困難となる。

【0236】

第2の態様において、図18を参照して、本開示実施例は、上記のいずれかの表示基板を含む表示装置をさらに提供する。

【0237】

前記表示基板をその他の構成（例えば、カセット基板、駆動部品、電源部品、ハウジングなど）と組み合わせて、独立した表示機能を有する製品、即ち、表示装置を形成することができる。

【0238】

具体的には、当該表示装置は、有機エレクトロルミネッセンス（OLED、Organic Light Emitting Diode）ディスプレイパネル、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなどの表示機能を有する任意の製品又は部品であってもよい。

【0239】

以上の実施形態は、本開示の原理を説明するために採用された例示的な実施形態に過ぎず、本開示はこれについて限定しないことを理解されたい。当業者であれば、本開示の精神及び実質を逸脱することなく、様々な変形及び改良が可能であり、これらの変形及び改良も本開示の請求範囲と見なされる。

【符号の説明】

【0240】

010 ベース基板
011 第1絶縁層
012 第2絶縁層
013 第3絶縁層
014 第4絶縁層
015 平坦層
213 陽極
214 正孔注入層（HIL）
215 正孔輸送層（HTL）
216 有機発光層（EML）
217 電子輸送層（ETL）
218 陰極
301 画素定義層開口
302 画素定義部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【国際調査報告】