特表2024-531014 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 芯原微電子（上海）股▲ふん▼有限公司の特許一覧 ▶ 芯原微電子（成都）有限公司の特許一覧 ▶ 芯原微電子（南京）有限公司の特許一覧

特表2024-531014クロスリンク方法、装置、電子機器およびコンピュータプログラム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】クロスリンク方法、装置、電子機器およびコンピュータプログラム

(51)【国際特許分類】

G06F 8/54 20180101AFI20240822BHJP

【ＦＩ】

G06F8/54

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023554384

(86)(22)【出願日】2022-08-17

(85)【翻訳文提出日】2023-09-06

(86)【国際出願番号】 CN2022113080

(87)【国際公開番号】W WO2024036517

(87)【国際公開日】2024-02-22

(81)【指定国・地域】

(71)【出願人】

【識別番号】519371507

【氏名又は名称】芯原微電子（上海）股▲ふん▼有限公司

(71)【出願人】

【識別番号】521431804

【氏名又は名称】芯原微電子（成都）有限公司

(71)【出願人】

【識別番号】521148094

【氏名又は名称】芯原微電子（南京）有限公司

【氏名又は名称原語表記】ＶＥＲＩＳＩＬＩＣＯＮＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＳ（ＮＡＮＪＩＮＧ）ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】２２／Ｆ，ＢｌｏｃｋＢ，ＣｈｕａｎｇｚｈｉＢｕｉｌｄｉｎｇ１７ＸｉｎｇｈｕｏＲｏａｄ，ＪｉａｎｇｂｅｉＮｅｗＤｉｓｔｒｉｃｔＮａｎｊｉｎｇ，Ｊｉａｎｇｓｕ２１１５００Ｃｈｉｎａ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】于亭亭

(72)【発明者】

【氏名】張珂

(72)【発明者】

【氏名】林舒晞

【テーマコード（参考）】

5B081

【Ｆターム（参考）】

5B081CC51

(57)【要約】

本出願は、クロスリンク方法、装置、電子機器および記憶媒体を提供する。クロスリンク方法は、ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、第１操作命令におけるレジスタアドレスを変更するステップと、変更された第１操作命令をメインプログラムにリンクするステップとを含み、マッピングテーブルは、メインプログラムの宛先レジスタアドレスとライブラリ関数のレジスタアドレスとのマッピング関係を含み、メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、第１アドレスビット数が第２アドレスビット数よりも大きく、変更された第１操作命令におけるレジスタアドレスがマッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。これにより、作業員がライブラリ関数を作成するすべてのコンパイラを第１アドレスビット数にアップグレードする必要もなく、作業員にかかる負担を軽減し、後続プロジェクトの開発を加速することができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、前記第１操作命令におけるレジスタアドレスを変更するステップと、
前記変更された第１操作命令をメインプログラムにリンクするステップとを含み、
前記マッピングテーブルは、前記メインプログラムの宛先レジスタアドレスと前記ライブラリ関数のレジスタアドレスとのマッピング関係を含み、前記メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、前記ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、第１アドレスビット数が第２アドレスビット数よりも大きく、変更された第１操作命令におけるレジスタアドレスが前記マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである
ことを特徴とするクロスリンク方法。

【請求項2】

前記ライブラリ関数におけるすべての命令をスキャンする前に、
前記ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、前記ライブラリ関数に対応するレジスタをリネームするステップをさらに含む
ことを特徴とする請求項１に記載の方法。

【請求項3】

ライブラリ関数のアドレス操作命令が予め作成したマッピングテーブルにある場合、前記ライブラリ関数のアドレス操作命令におけるレジスタアドレスを変更する前に、
前記ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である前記第１操作命令を特定するステップと、
前記第１操作命令におけるレジスタアドレスを前記マッピングテーブルとマッチングするステップとをさらに含む
ことを特徴とする請求項１に記載の方法。

【請求項4】

前記ライブラリ関数におけるすべての命令をスキャンする前に、
第２アドレスビット数である、呼び出されたライブラリ関数に入力パラメータを提供するための宛先レジスタアドレスと、ソースレジスタアドレスとを含む前記メインプログラムのパラメータ伝送命令を取得するステップと、
前記宛先レジスタアドレスを第１アドレスビット数に上げるとともに、前記呼び出されたライブラリ関数の、その自身の入力パラメータのアドレスであるレジスタアドレスと関連付けるステップと、
ビット数が上げられた前記宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいて前記マッピングテーブルを構築するステップと、をさらに含む
ことを特徴とする請求項３に記載の方法。

【請求項5】

前記メインプログラムのパラメータ伝送命令を取得する前に、
第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードを前記メインプログラムにコンパイルするステップと、
第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードを前記ライブラリ関数にコンパイルするステップと、をさらに含む
ことを特徴とする請求項４に記載の方法。

【請求項6】

前記マッピングテーブルにあるレジスタアドレスおよび前記マッピングテーブルにないレジスタアドレスが前記第１操作命令に存在する場合、
前記マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、前記マッピングテーブルを更新するステップと、
更新されたマッピングテーブルに基づいて前記第１操作命令におけるレジスタアドレスを変更するステップとをさらに含む
ことを特徴とする請求項１に記載の方法。

【請求項7】

前記第１操作命令は、ロード命令、ストア命令、演算命令のうちのいずれか一種を含むことを特徴とする請求項１～６のいずれか一項に記載の方法。

【請求項8】

ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、前記第１操作命令におけるレジスタアドレスを変更する処理モジュールと、
前記変更された第１操作命令をメインプログラムにリンクするリンクモジュールとを含み、
前記マッピングテーブルは、前記メインプログラムの宛先レジスタアドレスと前記ライブラリ関数のレジスタアドレスとのマッピング関係を含み、前記メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、前記ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、第１アドレスビット数が第２アドレスビット数よりも大きく、変更された第１操作命令におけるレジスタアドレスが前記マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである
ことを特徴とするクロスリンク装置。

【請求項9】

前記ライブラリ関数におけるすべての命令をスキャンする前に、前記ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、前記ライブラリ関数に対応するレジスタをリネームするリネームモジュールをさらに含む
ことを特徴とする請求項８に記載の装置。

【請求項10】

ライブラリ関数のアドレス操作命令が予め作成したマッピングテーブルにある場合、前記ライブラリ関数のアドレス操作命令におけるレジスタアドレスを変更する前に、前記ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である前記第１操作命令を特定し、前記第１操作命令におけるレジスタアドレスを前記マッピングテーブルとマッチングするマッチングモジュールをさらに含む
ことを特徴とする請求項８に記載の装置。

【請求項11】

前記ライブラリ関数におけるすべての命令をスキャンする前に、第２アドレスビット数である、呼び出されたライブラリ関数に入力パラメータを提供するための宛先レジスタアドレスと、ソースレジスタアドレスとを含む前記メインプログラムのパラメータ伝送命令を取得し、前記宛先レジスタアドレスを第１アドレスビット数に上げるとともに、前記呼び出されたライブラリ関数の、その自身の入力パラメータのアドレスであるレジスタアドレスと関連付け、ビット数が上げられた前記宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいて前記マッピングテーブルを構築する構築モジュールをさらに含む
ことを特徴とする請求項１０に記載の装置。

【請求項12】

前記メインプログラムのパラメータ伝送命令を取得する前に、第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードを前記メインプログラムにコンパイルし、第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードを前記ライブラリ関数にコンパイルするコンパイルモジュールをさらに含む
ことを特徴とする請求項１１に記載の装置。

【請求項13】

前記マッピングテーブルにあるレジスタアドレスおよび前記マッピングテーブルにないレジスタアドレスが前記第１操作命令に存在する場合、前記マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、前記マッピングテーブルを更新し、更新されたマッピングテーブルに基づいて前記第１操作命令におけるレジスタアドレスを変更する更新モジュールをさらに含む
ことを特徴とする請求項８に記載の装置。

【請求項14】

前記第１操作命令は、ロード命令、ストア命令、演算命令のうちのいずれか一種を含むことを特徴とする請求項８～１３のいずれか一項に記載の装置。

【請求項15】

プロセッサと、
前記プロセッサに接続され、前記プロセッサに実行されて請求項１～７のいずれか一項に記載の方法を実行させるプログラムを記憶しているメモリと、を含む
ことを特徴とする電子機器。

【請求項16】

コンピュータに実行されると、請求項１～７のいずれか一項に記載の方法を実行させるコンピュータプログラムを記憶している
ことを特徴とするコンピュータ読取可能な記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、コンピュータの技術分野に関し、具体的に、クロスリンク方法、装置、電子機器および記憶媒体に関する。

【背景技術】

【0002】

コンパイル・リンクは、高級言語プログラム（ソースコード）をハードウェアで実行可能なプログラム（実行可能コードまたは機械語）に変換するプロセスであり、主にコンパイルとリンクの２つのステップを含む。コンパイルは、高級言語ソースコードを中間コード（オブジェクトファイル）に変換するものである。リンクは、オブジェクトファイルと呼び出されるライブラリファイル（ライブラリ関数を含む）を結合して最終的な実行可能コードを作成するものである。

【0003】

例えば、アドレス長のビット数によって、コンパイラは、６４ビットのコンパイラと３２ビットのコンパイラを含む。コンパイラがマルチハードウェアプラットフォームやマルチプログラミング言語をサポートしている場合、一部のプログラムが３２ビットのフロントエンドにより作成され、一部のプログラムが６４ビットのフロントエンドにより作成されるという複雑な状況が発生する。具体的に、６４ビットの実行可能プログラムが必要となるが、ライブラリ関数が３２ビットのコンパイラで作成された場合、クロスリンクする際に、従来のリンカは、この場合に作成された機械語の正確性を確保できないため、作業員は、すべてのライブラリ関数を６４ビットにアップグレードせざるを得ない。このため、ライブラリ関数を作成するすべてのコンパイラを６４ビットにアップグレードする必要があり、作業員に大きな負担がかかる。従来のコンパイル・リンクによって、ライブラリ関数をアップグレードせずにビット数が異なるプログラムのクロスリンクを実現することができない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願の実施形態は、アドレスビット数が異なるプログラムのクロスリンクを実現できるクロスリンク方法、装置、電子機器および記憶媒体を提供することを目的とする。

【課題を解決するための手段】

【0005】

本出願は、以下のように実現される。

【0006】

第１の形態において、本出願の実施形態は、クロスリンク方法を提供する。クロスリンク方法は、ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、前記第１操作命令におけるレジスタアドレスを変更するステップと、前記変更された第１操作命令をメインプログラムにリンクするステップとを含み、前記マッピングテーブルは、前記メインプログラムの宛先レジスタアドレスと前記ライブラリ関数のレジスタアドレスとのマッピング関係を含み、前記メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、前記ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、第１アドレスビット数が第２アドレスビット数よりも大きく、変更された第１操作命令におけるレジスタアドレスが前記マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。

【0007】

本出願の実施形態において、ライブラリ関数の操作命令をメインプログラムにリンクする前に、予め作成したマッピングテーブルを検索し、第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、マッピングテーブルのマッピング関係にしたがい第１操作命令におけるレジスタアドレスを変更し（つまり、第１アドレスビット数に上げる）、変更された第１操作命令をメインプログラムにリンクする。これによって、ライブラリ関数をメインプログラムにリンクする際の正確性とアドレスビット数の統一性を確保する。このようにして、作業員がライブラリ関数を作成するすべてのコンパイラを第１アドレスビット数にアップグレードする必要もなく、作業員にかかる負担を軽減し、後続プロジェクトの開発を加速することができる。

【0008】

上記第１の形態による技術案では、いくつかの実現可能な方式において、前記ライブラリ関数におけるすべての命令をスキャンする前に、前記方法は、前記ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、前記ライブラリ関数に対応するレジスタをリネームするステップをさらに含む。

【0009】

本出願の実施形態において、ライブラリ関数におけるすべての命令をスキャンする前に、ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、まず、ライブラリ関数に対応するレジスタをリネームする。リネームにより、その後レジスタのビット数を上げる際に混乱してライブラリ関数のリンクに影響を及ぼすことを防ぐ。

【0010】

上記第１の形態による技術案では、いくつかの実現可能な方式において、ライブラリ関数のアドレス操作命令が予め作成したマッピングテーブルにある場合、前記ライブラリ関数のアドレス操作命令におけるレジスタアドレスを変更する前に、前記方法は、前記ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である前記第１操作命令を特定するステップと、前記第１操作命令におけるレジスタアドレスを前記マッピングテーブルとマッチングするステップとをさらに含む。

【0011】

本出願の実施形態において、まず、ライブラリ関数のすべての命令をスキャンし、命令がアドレス操作命令である場合のみ、マッピングテーブルとマッチングする動作を行う。これにより、リンク効率を向上させることができる。

【0012】

上記第１の形態による技術案では、いくつかの実現可能な方式において、前記ライブラリ関数におけるすべての命令をスキャンする前に、前記方法は、第２アドレスビット数である、呼び出されたライブラリ関数に入力パラメータを提供するための宛先レジスタアドレスと、ソースレジスタアドレスとを含む前記メインプログラムのパラメータ伝送命令を取得するステップと、前記宛先レジスタアドレスを第１アドレスビット数に上げるとともに、前記呼び出されたライブラリ関数の、その自身の入力パラメータのアドレスであるレジスタアドレスと関連付けるステップと、ビット数が上げられた前記宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいて前記マッピングテーブルを構築するステップと、をさらに含む。

【0013】

本出願の実施形態において、すべてのレジスタアドレスのマッピング関係を含むマッピングテーブルを構築することなく、メインプログラムのパラメータ伝送命令に基づいてパラメータレジスタアドレスのビット数を変更し、所望のマッピングテーブルを動的に作成する。これにより、リンク効率を向上させる。

【0014】

上記第１の形態による技術案では、いくつかの実現可能な方式において、前記メインプログラムのパラメータ伝送命令を取得する前に、前記方法は、第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードを前記メインプログラムにコンパイルするステップと、第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードを前記ライブラリ関数にコンパイルするステップとをさらに含む。

【0015】

本出願の実施形態において、第１アドレスビット数のコンパイラによりメインプログラムのソースコードをコンパイルし、第２アドレスビット数のコンパイラによりライブラリ関数のソースコードをコンパイルすることができるため、作業員がライブラリ関数を作成するすべてのコンパイラを第１アドレスビット数にアップグレードする必要もなく、作業員にかかる負担を軽減し、後続プロジェクトの開発を加速することができる。

【0016】

上記第１の形態による技術案では、いくつかの実現可能な方式において、前記マッピングテーブルにあるレジスタアドレスおよび前記マッピングテーブルにないレジスタアドレスが前記第１操作命令に存在する場合、前記方法は、前記マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、前記マッピングテーブルを更新するステップと、更新されたマッピングテーブルに基づいて前記第１操作命令におけるレジスタアドレスを変更するステップとをさらに含む。

【0017】

本出願の実施形態において、マッピングテーブルにあるレジスタアドレスおよびマッピングテーブルにないレジスタアドレスが第１操作命令に存在する場合、マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、マッピングテーブルを更新する。これにより、ライブラリ関数をリンクする過程においてマッピングテーブルの更新を実現し、ライブラリ関数をメインプログラムにリンクする際の正確性とアドレスビット数の統一性を確保することができる。

【0018】

上記第１の形態による技術案では、いくつかの実現可能な方式において、前記第１操作命令は、ロード命令、ストア命令、演算命令のうちのいずれか一種を含む。

【0019】

第２の形態において、本出願の実施形態は、クロスリンク装置を提供する。クロスリンク装置は、ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、前記第１操作命令におけるレジスタアドレスを変更する処理モジュールと、前記変更された第１操作命令をメインプログラムにリンクするリンクモジュールとを含み、前記マッピングテーブルは、前記メインプログラムの宛先レジスタアドレスと前記ライブラリ関数のレジスタアドレスとのマッピング関係を含み、前記メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、前記ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、変更された第１操作命令におけるレジスタアドレスが前記マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。

【0020】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記装置は、前記ライブラリ関数におけるすべての命令をスキャンする前に、前記ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、前記ライブラリ関数に対応するレジスタをリネームするリネームモジュールをさらに含む。

【0021】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記装置は、ライブラリ関数のアドレス操作命令が予め作成したマッピングテーブルにある場合、前記ライブラリ関数のアドレス操作命令におけるレジスタアドレスを変更する前に、前記ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である前記第１操作命令を特定し、前記第１操作命令におけるレジスタアドレスを前記マッピングテーブルとマッチングするマッチングモジュールをさらに含む。

【0022】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記装置は、前記ライブラリ関数におけるすべての命令をスキャンする前に、第２アドレスビット数である、呼び出されたライブラリ関数に入力パラメータを提供するための宛先レジスタアドレスと、ソースレジスタアドレスとを含む前記メインプログラムのパラメータ伝送命令を取得し、前記宛先レジスタアドレスを第１アドレスビット数に上げるとともに、前記呼び出されたライブラリ関数の、その自身の入力パラメータのアドレスであるレジスタアドレスと関連付け、ビット数が上げられた前記宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいて前記マッピングテーブルを構築する構築モジュールをさらに含む。

【0023】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記装置は、前記メインプログラムのパラメータ伝送命令を取得する前に、第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードを前記メインプログラムにコンパイルし、第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードを前記ライブラリ関数にコンパイルするコンパイルモジュールをさらに含む。

【0024】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記装置は、前記マッピングテーブルにあるレジスタアドレスおよび前記マッピングテーブルにないレジスタアドレスが前記第１操作命令に存在する場合、前記マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、前記マッピングテーブルを更新し、更新されたマッピングテーブルに基づいて前記第１操作命令におけるレジスタアドレスを変更する更新モジュールをさらに含む。

【0025】

上記第２の形態による技術案では、いくつかの実現可能な方式において、前記第１操作命令は、ロード命令、ストア命令、演算命令のうちのいずれか一種を含む。

【0026】

第３の形態において、本出願の実施形態は、電子機器を提供する。電子機器は、プロセッサと、前記プロセッサに接続され、前記プロセッサに呼び出されて上記第１の形態の実施形態および／または上記第１の形態の実施形態に関連するいくつかの実現可能な方式による方法を実行させるプログラムを記憶しているメモリと、を含む。

【0027】

第４の形態において、本出願の実施形態は、コンピュータ読取可能な記憶媒体を提供する。コンピュータ読取可能な記憶媒体は、プロセッサに実行されると、上記第１の形態の実施形態および／または上記第１の形態の実施形態に関連するいくつかの実現可能な方式による方法を実行させるコンピュータプログラムを記憶している。

【図面の簡単な説明】

【0028】

本出願の実施形態の技術案をより明瞭に説明するために、以下、本出願の実施形態の説明に必要な図面を簡単に説明する。以下の図面は、本出願の一部の実施形態を示すものにすぎず、範囲を限定するものではない。当業者は、発明能力を用いなくても、これらの図面に基づいて他の関連図面を得ることが可能である。

【0029】

【図1】図１は、本出願の実施形態による電子機器のモジュールのブロック図である。

【図2】図２は、本出願の実施形態によるクロスリンク方法のフローチャートである。

【図3】図３は、本出願の実施形態によるクロスリンクのフローチャートである。

【図4】図４は、本出願の実施形態によるクロスリンク装置のモジュールのブロック図である。

【発明を実施するための形態】

【0030】

以下、本出願の実施形態の図面を参照しながら、本出願の実施形態に係る技術案を説明する。

【0031】

図１を参照し、図１は、本出願の実施形態によるクロスリンク方法および装置を用いた電子機器１００の模式的構造ブロック図である。本出願の実施形態において、電子機器１００は、端末またはサーバであってもよい。端末は、パーソナルコンピュータ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ、ＰＣ）、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ、ＰＤＡ）、モバイルインターネットデバイス（ＭｏｂｉｌｅＩｎｔｅｒｎｅｔＤｅｖｉｃｅ、ＭＩＤ）などであってもよいが、これらに限定されない。サーバは、ネットワークサーバ、データベースサーバ、クラウドサーバまたは複数のサブサーバからなるサーバ統合装置などであってもよいが、これらに限定されない。もちろん、上記に挙げた装置は、本出願の実施形態を容易に理解させるためのものにすぎず、本実施形態を限定するものではない。

【0032】

電子機器１００は、構成として、プロセッサ１１０とメモリ１２０とを含んでいてもよい。

【0033】

プロセッサ１１０は、データの伝送や通信のために、メモリ１２０と直接または間接的に電気的に接続される。例えば、これらの素子は、１つまたは複数の通信バスまたは信号線を介して互いに電気的に接続されてもよい。クロスリンク装置は、メモリ１２０にソフトウェアとして記憶されるか、または電子機器１００のオペレーティングシステム（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ、ＯＳ）にファームウェア（Ｆｉｒｍｗａｒｅ）として組み込まれることができるソフトウェアモジュールを少なくとも１つ含む。プロセッサ１１０は、メモリ１２０に記憶される、クロスリンク装置に含まれるソフトウェア機能モジュールやコンピュータプログラムなどの実行可能なモジュールを実行し、クロスリンク方法を実現させる。プロセッサ１１０は、実行命令を受信すると、コンピュータプログラムを実行することができる。

【0034】

本出願の実施形態において、プロセッサ１１０は、画像処理装置（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ、ＧＰＵ）である。画像処理装置に配置されているコンパイラは、ＧＬＳＬ（ＯｐｅｎＧＬＳｈａｄｉｎｇＬａｎｇｕａｇｅ、シェーディング言語）、ＨＬＳＬ（ＨｉｇｈＬｅｖｅｌＳｈａｄｅｒＬａｎｇｕａｇｅ、高レベルシェーディング言語）などのシェーディング用の高級言語をサポートするとともに、ＯｐｅｎＣＬ（ＯｐｅｎＣｏｍｐｕｔｉｎｇＬａｎｇｕａｇｅ、オープンシーエル）、ＣＵＤＡ（ＣｏｍｐｕｔｅＵｎｉｆｉｅｄＤｅｖｉｃｅＡｒｃｈｉｔｅｃｔｕｒｅ、並列コンピューティングのためのプラットフォーム）などの計算用の汎用高級言語もサポートし、また、ＤＸＩＬ、ＳＰＩＲ－Ｖなどのバイナリの中間コードの表現もサポートする。

【0035】

もちろん、プロセッサ１１０は、信号処理能力を有する集積回路チップであってもよい。プロセッサ１１０は、中央処理装置（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ、ＣＰＵ）のような汎用プロセッサ、デジタルシグナルプロセッサ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ、ＤＳＰ）、特定用途向け集積回路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、ＡＳＩＣ）、ディスクリートゲート又はトランジスタ論理デバイス、ディスクリートハードウェアコンポーネントであってもよく、本出願の実施形態に開示される各方法、ステップ及び論理ブロック図を実現又は実行可能である。なお、汎用プロセッサは、マイクロプロセッサ又は如何なる従来のプロセッサなどであってもよい。

【0036】

メモリ１２０は、ランダムアクセスメモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ、ＲＡＭ）、リードオンリーメモリ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ、ＲＯＭ）、プログラマブル読み出し専用メモリ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ－ＯｎｌｙＭｅｍｏｒｙ、ＰＲＯＭ）、消去可能なプログラマブル読み出し専用メモリ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ－ＯｎｌｙＭｅｍｏｒｙ、ＥＰＲＯＭ）、および電気的に消去可能なプログラマブル読み出し専用メモリ（ＥｌｅｃｔｒｉｃＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ－ＯｎｌｙＭｅｍｏｒｙ、ＥＥＰＲＯＭ）であってもよいが、これらに限定されない。メモリ１２０は、実行命令を受信したプロセッサ１１０により実行されるプログラムを記憶している。

【0037】

また、図１に示す構造は例示的なものにすぎず、本出願の実施形態による電子機器１００は、図１より少ないまたは多い部品を有してもよく、あるいは図１と異なる構成であってもよい。なお、図１に示す各部品は、ソフトウェア、ハードウェアまたはこれらの組み合わせにより実現されることが可能である。

【0038】

図２は、本出願の実施形態によるクロスリンク方法のフローチャートであり、図２に示すように、この方法が図１に示す電子機器１００に用いられる。また、本出願の実施形態によるクロスリンク方法は、ステップＳ１０１～ステップＳ１０２を含むが、図２および以下に示す順番に限定されない。

【0039】

ステップＳ１０１：ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、第１操作命令におけるレジスタアドレスを変更する。

【0040】

マッピングテーブルは、メインプログラムの宛先レジスタアドレスとライブラリ関数のレジスタアドレスとのマッピング関係を含む。メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数である。変更された第１操作命令におけるレジスタアドレスは、マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。

【0041】

また、第１アドレスビット数は、第２アドレスビット数よりも大きく、第１アドレスビット数がメインプログラムのソースコードにより特定され、第２アドレスビット数がライブラリ関数のソースコードのアドレスビット数により特定される。例えば、メインプログラムのソースコードは６４ビットであれば、第１アドレスビット数が６４ビットとなり、ライブラリ関数のソースコードのアドレスビット数は３２ビットであれば、第２アドレスビット数が３２ビットとなる。もちろん、他の実施形態において、第１アドレスビット数が３２ビット、第２アドレスビット数が１６ビットであってもよいし、第１アドレスビット数が１２８ビット、第２アドレスビット数が６４ビットであってもよいし、第１アドレス数が６４ビット、第２アドレスビット数が１６ビットであってもよく、本出願では限定されない。理解を容易にするために、以下の例では、いずれも、第１アドレスビット数を６４ビット、第２アドレスビット数を３２ビットとして説明する。

【0042】

上記「マッピングテーブルにある」とは、ライブラリ関数の第１操作命令におけるレジスタアドレスが、マッピングテーブルにおけるレジスタアドレスのいずれかと同じであると理解できる。

【0043】

１つの実施形態として、ステップＳ１０１の前に、この方法は、ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である第１操作命令を特定し、第１操作命令におけるレジスタアドレスをマッピングテーブルとマッチングするステップをさらに含む。

【0044】

上記の第１操作命令は、ロード命令（ｌｏａｄ）、ストア命令（ｓｔｏｒｅ）、演算命令のうちのいずれか一種を含む。

【0045】

演算命令は、加算命令（ａｄｄ）、減算命令（ｓｕｂ）、乗算命令（ｍｕｌ）、除算命令（ｄｉｖ）を含むが、これらに限定されない。

【0046】

本出願の実施形態において、まず、ライブラリ関数におけるすべての命令をスキャンし、命令がアドレス操作命令である場合のみ、マッピングテーブルとマッチングする動作を行う。これにより、リンク効率を向上させることができる。

【0047】

もちろん、第１命令は、ライブラリ関数におけるすべての命令であってもよく、本出願では限定されない。

【0048】

任意で、上記のライブラリ関数におけるすべての命令をスキャンする動作を実行する前に、この方法は、ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、ライブラリ関数に対応するレジスタをリネームするステップをさらに含む。

【0049】

例示的に、以下のようになる。

【0050】

００１：ｕａｄｄｕｉｎｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ３２ｔｅｍｐ（１０６７），ｕｉｎｔ３２ｔｅｍｐ（１０６９）；
・・・
００７：ｕａｄｄｕｉｎｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ３２ｔｅｍｐ（１０６８），１０。

【0051】

そのうち、００１と００７は、ライブラリ関数における２つの加算命令を表す。ｕｉｎｔ３２が３２ビット整数型、ｔｅｍｐ（＊）がレジスタを表す。例えば、ｔｅｍｐ（１０７９）が１０７９番のレジスタを表す。命令００１と命令００７において、いずれもｔｅｍｐ（１０７９）に値を一度代入した。その後レジスタのビット数を上げる際に、同じレジスタを一部の命令で６４ビットに上げる必要があるに対して、他の一部の命令（例えば：アドレス操作命令以外の命令）では上げる必要がないというような混乱を避けるために、ｔｅｍｐ（１０７９）を未使用の新しいレジスタｔｅｍｐ（１２６７）にリネームすることができる。すると、上記命令は以下のようになる。

【0052】

００１：ｕａｄｄｕｉｎｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ３２ｔｅｍｐ（１０６７），ｕｉｎｔ３２ｔｅｍｐ（１０６９）
・・・
００７：ｕａｄｄｕｉｎｔ３２ｔｅｍｐ（１２６７），ｕｉｎｔ３２ｔｅｍｐ（１０６８），１０

【0053】

よって、本出願の実施形態において、ライブラリ関数におけるすべての命令をスキャンする前に、ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、まず、ライブラリ関数に対応するレジスタをリネームする。リネームにより、その後レジスタのビット数を上げる際に混乱することを防ぐ。

【0054】

任意で、上記のライブラリ関数におけるすべての命令をスキャンする動作を実行する前に、この方法は、メインプログラムのパラメータ伝送命令を取得するステップと、パラメータ伝送命令における宛先レジスタアドレスを第１アドレスビット数に上げるとともに、呼び出されたライブラリ関数のレジスタアドレスと関連付けるステップと、ビット数が上げられた宛先レジスタアドレスと呼び出されたライブラリ関数のレジスタアドレスに基づいてマッピングテーブルを構築するステップと、を含む。

【0055】

パラメータ伝送命令は、宛先レジスタアドレスと、ソースレジスタアドレスとを含む。

【0056】

宛先レジスタアドレスは、もともと第２アドレスビット数である。宛先レジスタアドレスは、呼び出されたライブラリ関数に入力パラメータを提供するためのアドレスである。呼び出されたライブラリ関数のレジスタアドレスは、呼び出されたライブラリ関数自身の入力パラメータのアドレスである。

【0057】

例示的に、以下のようになる。

【0058】

ｍｏｖｐａｒａｍｕｉｎｔ３２ｔｅｍｐ（６６）ｕｉｎｔ６４ｔｅｍｐ（３４）

【0059】

上記命令は、メインプログラムのパラメータ伝送命令である。ｕｉｎｔ６４は６４ビット整数型を表す。この命令は、３４番のレジスタの値を６６番のレジスタに代入することを意味する。ｔｅｍｐ（３４）はソースレジスタアドレスであり、ｔｅｍｐ（３４）のオペランドはソースオペランドである。ｔｅｍｐ（６６）は宛先レジスタアドレスであり、ｔｅｍｐ（６６）のオペランドはデスティネーションオペランドである。ｔｅｍｐ（６６）は、呼び出されたライブラリ関数に入力パラメータを提供するためのアドレスである。

【0060】

メインプログラムが６４ビットであるため、ここで命令のデスティネーションオペランドを変更し、それを６４ビットに上げる。変更された命令は以下のとおりである。

【0061】

ｍｏｖｐａｒａｍｕｉｎｔ６４ｔｅｍｐ（６６）ｕｉｎｔ６４ｔｅｍｐ（３４）

【0062】

よって、宛先レジスタアドレスｔｅｍｐ（６６）が、３２ビットから６４ビットに上げられた。

【0063】

例示的に、呼び出されたライブラリ関数の、この入力パラメータのアドレスに対応するレジスタアドレスは、ｕｉｎｔ３２ｔｅｍｐ（１０６７）である。すなわち、ｕｉｎｔ３２ｔｅｍｐ（１０６７）は、呼び出されたライブラリ関数のレジスタアドレスでもあり、呼び出されたライブラリ関数自身の入力パラメータのアドレスでもある。

【0064】

そして、ビット数が上げられた宛先レジスタアドレスを呼び出されたライブラリ関数のレジスタアドレスと関連付け、マッピングテーブルを構築する。

【0065】

マッピングテーブルにおいて、ビット数が上げられた宛先レジスタアドレスと、呼び出されたライブラリ関数のレジスタアドレスとのマッピング関係は以下のとおりである。

【0066】

ｕｉｎｔ３２ｔｅｍｐ（１０６７）＜―＞ｕｉｎｔ６４ｔｅｍｐ（６６）

【0067】

また、メインプログラムにおける命令がアドレス操作命令以外の命令である場合、通常のリンク方式でリンクすればよい。

【0068】

【0069】

任意で、メインプログラムのパラメータ伝送命令を取得する前に、この方法は、第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードをメインプログラムにコンパイルするステップと、第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードをライブラリ関数にコンパイルするステップとをさらに含む。

【0070】

例示的に、６４ビットのコンパイラにより、６４ビットのメインプログラムのソースコードをメインプログラムにコンパイルし、３２ビットのコンパイラにより、３２ビットのライブラリ関数のソースコードをライブラリ関数にコンパイルすることができる。

【0071】

また、上記実施形態におけるメインプログラムおよびライブラリ関数は、いずれも中水準中間コード（ｍｉｄｄｌｅｌｅｖｅｌｉｎｔｅｒｍｅｄｉａｔｅｃｏｄｅ）である。リンクする前に、コンパイラによりソースコードをコンパイルする必要がある。本出願の実施形態において、第１アドレスビット数のコンパイラによりメインプログラムのソースコードをコンパイルし、第２アドレスビット数のコンパイラによりライブラリ関数のソースコードをコンパイルすることができるため、作業員がライブラリ関数を作成するすべてのコンパイラを第１アドレスビット数にアップグレードする必要がない。

【0072】

テーブルを予め構築し、ライブラリ関数の第１操作命令を特定した後、第１操作命令におけるレジスタアドレスをマッピングテーブルとマッチングする。以下、具体的な例を参照しながら説明する。第１操作命令は、以下のようなロード命令である。

【0073】

ｌｏａｄｆｌｏａｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ３２ｔｅｍｐ（１０６７），０

【0074】

マッピングテーブルを検索し、ｕｉｎｔ３２ｔｅｍｐ（１０６７）がメインプログラムのｕｉｎｔ６４ｔｅｍｐ（６６）にマップされ、メインプログラムのｔｅｍｐ（６６）のビット数が６４ビットに上げられた。この場合、この操作命令をメインプログラムにリンクする際に、６４ビットに上げる必要があることを表す。ここで、第１操作命令を変更し、変更された第１操作命令は以下のとおりである。

【0075】

ｌｏａｄｆｌｏａｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ６４ｔｅｍｐ（６６），０。

【0076】

一実施形態において、マッピングテーブルにあるレジスタアドレスおよびマッピングテーブルにないレジスタアドレスが第１操作命令に存在する場合、この方法は、マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、マッピングテーブルを更新するステップと、更新されたマッピングテーブルに基づいて第１操作命令におけるレジスタアドレスを変更するステップとをさらに含む。

【0077】

具体的に、第１操作命令に複数のレジスタアドレスが存在するとき、一部のレジスタアドレスがマッピングテーブルにあり、もう一部のレジスタアドレスがマッピングテーブルにない場合がある。アドレスビット数を統一するために、もう一部のレジスタアドレスに対応するメインプログラムの宛先レジスタのみを第１アドレスビット数に上げ、マッピングテーブルを更新する。最後に、更新されたマッピングテーブルに基づいて第１操作命令におけるレジスタアドレスを変更する。

【0078】

符号拡張の方法は、本分野の公知常識であるため、ここで説明を省略する。

【0079】

以下、具体的な例を参照しながら説明する。第１操作命令は、以下のような加算命令である。

【0080】

ｕａｄｄｕｉｎｔ３２ｔｅｍｐ（１０７９），ｕｉｎｔ３２ｔｅｍｐ（１０６７），ｕｉｎｔ３２ｔｅｍｐ（１０６９）

【0081】

マッピングテーブルを検索し、ｕｉｎｔ３２ｔｅｍｐ（１０６７）がマッピングテーブルにあり、メインプログラムのｕｉｎｔ６４ｔｅｍｐ（６６）に対応するが、ｕｉｎｔ３２ｔｅｍｐ（１０７９）とｕｉｎｔ３２ｔｅｍｐ（１０６９）がマッピングテーブルにない。そのため、アドレスビット数を統一するため、ｕｉｎｔ３２ｔｅｍｐ（１０７９）およびｕｉｎｔ３２ｔｅｍｐ（１０６９）に対応するメインプログラムの宛先レジスタを６４ビットに上げ、マッピングテーブルを更新する。

【0082】

更新されたマッピングテーブルは、以下のマッピング関係を含む。

【0083】

ｕｉｎｔ３２ｔｅｍｐ（１０６７）＜―＞ｕｉｎｔ６４ｔｅｍｐ（６６）
ｕｉｎｔ３２ｔｅｍｐ（１０７９）＜―＞ｕｉｎｔ６４ｔｅｍｐ（７８）
ｕｉｎｔ３２ｔｅｍｐ（１０６９）＜―＞ｕｉｎｔ６４ｔｅｍｐ（６９）

【0084】

最後に、更新されたマッピングテーブルに基づいて第１操作命令におけるレジスタアドレスを変更する。変更された第１操作命令は以下のとおりである。

【0085】

ｕａｄｄｕｉｎｔ６４ｔｅｍｐ（７８），ｕｉｎｔ６４ｔｅｍｐ（６６），ｕｉｎｔ６４ｔｅｍｐ（６９）

【0086】

本出願の実施形態において、マッピングテーブルにあるレジスタアドレスおよびマッピングテーブルにないレジスタアドレスが第１操作命令に存在する場合、マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、マッピングテーブルを更新する。以上により、ライブラリ関数をリンクする過程においてマッピングテーブルの更新を実現し、ライブラリ関数をメインプログラムにリンクする際の正確性とアドレスビット数の統一性を確保することができる。

【0087】

他の実施形態において、シンボルテーブルにおける符号のマッピング関係により、上記のビット数を上げることも可能であり、本出願は限定されない。

【0088】

ステップＳ１０２：変更された第１操作命令をメインプログラムにリンクする。

【0089】

最後に、変更された第１操作命令をメインプログラムにリンクする。リンクされたメインプログラムは、その後の機種非依存の最適化と機種依存の最適化を行い、実行可能コード、つまり機械語を作成する。

【0090】

以下、具体的な例を参照しながら上記クロスリンク方法を説明する。図３に示すように、電子機器は、６４ビットのメインプログラムのソースコードおよび３２ビットのライブラリ関数のソースコードを取得してから、まずコンパイルする。すなわち、６４ビットのコンパイラにより、６４ビットのメインプログラムのソースコードをメインプログラムにコンパイルし、３２ビットのコンパイラにより、３２ビットのライブラリ関数のソースコードをライブラリ関数にコンパイルする。そして、メインプログラムとライブラリ関数をリンクする。まず、メインプログラムのパラメータ伝送命令を取得する。パラメータ伝送命令は、宛先レジスタアドレスと、ソースレジスタアドレスとを含む。宛先レジスタアドレスは、３２ビットであり、呼び出されたライブラリ関数に入力パラメータを提供するためのアドレスである。宛先レジスタアドレスを６４ビットに上げ、呼び出されたライブラリ関数のレジスタアドレスと関連付ける。呼び出されたライブラリ関数のレジスタアドレスは、呼び出されたライブラリ関数自身の入力パラメータのアドレスである。ビット数が上げられた宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいてマッピングテーブルを構築する。そして、ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、ライブラリ関数に対応するレジスタをリネームする。その後、ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である第１操作命令を特定し、第１操作命令におけるレジスタアドレスをマッピングテーブルとマッチングする。ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、第１操作命令におけるレジスタアドレスを変更する。変更された第１操作命令におけるレジスタアドレスは、マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。最後に、変更された第１操作命令をメインプログラムにリンクして実行可能コードを得る。

【0091】

以上のように、本出願の実施形態において、ライブラリ関数の操作命令をメインプログラムにリンクする前に、予め作成したマッピングテーブルを検索し、第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、マッピングテーブルのマッピング関係にしたがい第１操作命令におけるレジスタアドレスを変更し（つまり、第１アドレスビット数に上げる）、変更された第１操作命令をメインプログラムにリンクする。これによって、ライブラリ関数をメインプログラムにリンクする際の正確性とアドレスビット数の統一性を確保する。このようにして、作業員がライブラリ関数を作成するすべてのコンパイラを第１アドレスビット数にアップグレードする必要もなく、作業員にかかる負担を軽減し、後続プロジェクトの開発を加速させることができる。

【0092】

図４に示すように、同じ発明の思想に基づき、本出願の実施形態は、クロスリンク装置２００をさらに提供し、この装置は、処理モジュール２１０とリンクモジュール２２０とを含む。

【0093】

処理モジュール２１０は、ライブラリ関数の第１操作命令におけるレジスタアドレスが予め作成したマッピングテーブルにある場合、前記第１操作命令におけるレジスタアドレスを変更する。前記マッピングテーブルは前記メインプログラムの宛先レジスタアドレスと前記ライブラリ関数のレジスタアドレスとのマッピング関係を含み、前記メインプログラムの宛先レジスタアドレスが第１アドレスビット数に上げられ、前記ライブラリ関数の操作命令におけるレジスタアドレスが第２アドレスビット数であり、第１アドレスビット数は第２アドレスビット数より大きく、変更された第１操作命令におけるレジスタアドレスは前記マッピングテーブルにおける対応するメインプログラムの宛先レジスタアドレスである。

【0094】

リンクモジュール２２０は、前記変更された第１操作命令をメインプログラムにリンクする。

【0095】

任意で、この装置は、マッチングモジュールをさらに含む。

【0096】

マッチングモジュールは、ライブラリ関数のアドレス操作命令が予め作成したマッピングテーブルにある場合、前記ライブラリ関数のアドレス操作命令におけるレジスタアドレスを変更する前に、前記ライブラリ関数におけるすべての命令をスキャンし、アドレス操作命令である前記第１操作命令を特定し、前記第１操作命令におけるレジスタアドレスを前記マッピングテーブルとマッチングする。

【0097】

任意で、この装置は、リネームモジュールをさらに含む。

【0098】

リネームモジュールは、前記ライブラリ関数におけるすべての命令をスキャンする前に、前記ライブラリ関数におけるそれぞれのレジスタにそれぞれ１つの命令で値を代入するように、前記ライブラリ関数に対応するレジスタをリネームする。

【0099】

任意で、この装置は、構築モジュールをさらに含む。

【0100】

構築モジュールは、前記ライブラリ関数におけるすべての命令をスキャンする前に、前記メインプログラムのパラメータ伝送命令を取得し、宛先レジスタアドレスを第１アドレスビット数に上げるとともに、呼び出されたライブラリ関数のレジスタアドレスと関連付け、ビット数が上げられた前記宛先レジスタアドレスと前記呼び出されたライブラリ関数のレジスタアドレスに基づいて前記マッピングテーブルを構築する。前記パラメータ伝送命令は、第２アドレスビット数の前記宛先レジスタアドレスと、ソースレジスタアドレスとを含み、前記宛先レジスタアドレスが前記呼び出されたライブラリ関数に入力パラメータを提供するためのアドレスであり、前記呼び出されたライブラリ関数のレジスタアドレスが、前記呼び出されたライブラリ関数自身の入力パラメータのアドレスである。

【0101】

任意で、この装置は、コンパイルモジュールをさらに含む。

【0102】

コンパイルモジュールは、前記メインプログラムのパラメータ伝送命令を取得する前に、第１アドレスビット数のコンパイラにより、第１アドレスビット数のメインプログラムのソースコードを前記メインプログラムにコンパイルし、第２アドレスビット数のコンパイラにより、第２アドレスビット数のライブラリ関数のソースコードを前記ライブラリ関数にコンパイルする。

【0103】

任意で、この装置は、更新モジュールをさらに含む。

【0104】

更新モジュールは、前記マッピングテーブルにあるレジスタアドレスおよび前記マッピングテーブルにないレジスタアドレスが前記第１操作命令に存在する場合、前記マッピングテーブルにないレジスタアドレスに対応するメインプログラムの宛先レジスタを符号拡張により第１アドレスビット数に上げ、前記マッピングテーブルを更新し、更新されたマッピングテーブルに基づいて前記第１操作命令におけるレジスタアドレスを変更する。

【0105】

なお、以上説明したシステム、装置、ユニットの作業プロセスについて、当業者は、上記方法の実施形態における該当するプロセスを参照できるため、説明の便宜及び簡潔のために、ここで説明を省略する。

【0106】

同じ発明思想に基づき、本出願の実施形態は、実行されるとき上記実施形態による方法を実行するコンピュータプログラムを記憶しているコンピュータ読取可能な記憶媒体をさらに提供する。

【0107】

この記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体、または１つ以上の利用可能な媒体を集積して形成されたサーバ、データセンターなどのデータ記憶装置であってもよい。前記利用可能な媒体は、磁気媒体（例えばフロッピーディスク、ハードディスク、磁気テープ）、光学媒体（例えばＤＶＤ）、または半導体媒体（例えばソリッドステートドライブ：ＳｏｌｉｄＳｔａｔｅＤｉｓｋ（ＳＳＤ））等であってもよい。

【0108】

本出願による実施形態において、記載された装置及び方法は、他の方式により実現することが可能である。上記に説明された装置の実施形態は、例示的なものにすぎない。例えば、前記のユニットの区分は、単に論理的な機能区分であり、実際の実現では別の区分であってもよい。例えば、複数のユニット又はコンポーネントを組み合わせ、又は別のシステムに統合してもよく、或いは一部の特徴を省略又は不実行にしてもよい。また、示したもしくは論じた相互結合又は直接結合又は通信接続は、いくつかのインターフェース、装置又はユニットを介する間接結合又は通信接続であってもよく、また、電気的、機械的又は他の形式による接続であってもよい。

【0109】

また、別個の部品として説明されたユニットは、物理的に別個であってもなくてもよい。ユニットとして示した部材は、物理的なユニットであってもなくてもよく、つまり、同一位置に配置してもよく、複数のネットワークユニットに分散してもよい。本実施形態の案の目的を達成するために実際の要求に応じて一部又は全部のユニットを選択することが可能である。

【0110】

なお、本出願の各実施形態に係る各機能モジュールは、集積して形成された１つの独立部分であってもよく、単独の各モジュールであってもよく、２つ以上のモジュールにより集積して形成された１つの独立部分であってもよい。

【0111】

本明細書において、第１及び第２などのような関係用語は、１つのエンティティ若しくはアクションを別のエンティティ若しくはアクションから、必ずしもそのようなエンティティ若しくはアクション間に如何なる事実上のそのような関係又は順序も要求又は暗示することなく、区別するためだけに用いられることができる。

【0112】

以上は本出願の実施形態にすぎず、本出願の保護範囲を限定するものではない。当業者は、本出願に対して改良または変更をすることができる。本出願の主旨から逸脱せずになされた変更、均等置換または改良などは、いずれも本出願の保護範囲に属する。

【符号の説明】

【0113】

１００…電子機器
１１０…プロセッサ
１２０…メモリ
２００…クロスリンク装置
２１０…処理モジュール
２２０…リンクモジュール

【図1】