特表 2024-531109 実装面積を効率的に活用可能なテスト回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】実装面積を効率的に活用可能なテスト回路

(51)【国際特許分類】

   H01L 21/66 20060101AFI20240822BHJP

   G01R 31/26 20200101ALI20240822BHJP

   G01R 31/28 20060101ALI20240822BHJP

【ＦＩ】

H01L21/66 B

G01R31/26 J

G01R31/28 J

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024506602

(86)(22)【出願日】2022-07-08

(85)【翻訳文提出日】2024-01-31

(86)【国際出願番号】 KR2022009982

(87)【国際公開番号】W WO2023043020

(87)【国際公開日】2023-03-23

(31)【優先権主張番号】10-2021-0122259

(32)【優先日】2021-09-14

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】524042920

【氏名又は名称】テックウィズユー カンパニー リミテッド

【氏名又は名称原語表記】ＴＥＣＨＷＩＤＵ ＣＯ．， ＬＴＤ．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】キム，ヒョン レ

(72)【発明者】

【氏名】イ，ドン ヨル

(72)【発明者】

【氏名】ハ，ジュン ヒョン

【テーマコード（参考）】

2G003

2G132

4M106

【Ｆターム（参考）】

2G003AA10

2G003AG04

2G003AG08

2G132AE08

2G132AE22

2G132AE25

2G132AE27

4M106AA01

4M106BA01

4M106DD03

4M106DD10

4M106DD11

(57)【要約】

【課題】自動テスト装置（ＡＴＥ、Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）から検査命令の提供を受けてＤＵＴをテストするテスト回路を提供する。
【解決手段】本発明によるテスト回路は、ＤＵＴと電気的に連結されて動作をテストする複数のアナログ検査回路及びアナログ検査回路の動作を制御するデジタル制御回路を含み、デジタル制御回路とアナログ検査回路は互いに離隔されて位置する。
【選択図】図２

【特許請求の範囲】

【請求項1】

自動テスト装置（ＡＴＥ、Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）から検査命令の提供を受けてＤＵＴをテストするテスト回路であって、前記テスト回路は、
前記ＤＵＴと電気的に連結されて動作をテストする複数のアナログ検査回路と、
前記アナログ検査回路の動作を制御するデジタル制御回路と、を含み、
前記デジタル制御回路と前記アナログ検査回路は互いに離隔されて位置することを特徴とするテスト回路。

【請求項2】

前記デジタル制御回路は、
制御部で提供されたデジタル命令をデコーディングするデコーダーと、
前記デコーディングされたデジタル命令に従って検査を遂行する前記アナログ検査回路を選択する検査回路セレクターと、
前記検査を遂行する前記アナログ検査回路を制御する検査回路制御命令をエンコードする命令エンコーダーと、を含むことを特徴とする請求項１に記載のテスト回路。

【請求項3】

前記アナログ検査回路は、
それぞれが前記ＤＵＴと連結された複数のチャンネルと、
エンコードされた検査回路制御命令をデコーディングする制御命令デコーダーと、
デコーディングされた制御命令に従って前記チャンネルを制御するチャンネル制御部と、を含むことを特徴とする請求項１に記載のテスト回路。

【請求項4】

前記デジタル制御回路は、
前記複数のアナログ検査回路のうちの少なくとも一部を制御することを特徴とする請求項１に記載のテスト回路。

【請求項5】

前記アナログ検査回路のうちの何れか１つ以上は、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレーター、直流－直流変換器、電源スイッチ、アナログ信号スイッチ、またはアナログデジタル変換器のうちの何れか１つ以上を含むことを特徴とする請求項１に記載のテスト回路。

【請求項6】

前記アナログ検査回路はアナログ信号処理領域に位置し、
前記デジタル制御回路は前記アナログ信号処理領域とは区別されるデジタル信号処理領域に位置することを特徴とする請求項１に記載のテスト回路。

【請求項7】

前記アナログ検査回路及び前記デジタル制御回路は基板に形成されたプローブカードに属し、
前記アナログ信号処理領域は前記基板の第１面に形成され、
前記デジタル信号処理領域は前記基板の前記第１面とは異なる第２面に形成されたことを特徴とする請求項６に記載のテスト回路。

【請求項8】

前記基板は多層基板（Ｍｕｌｔｉ－ｌａｙｅｒ ｂｏａｒｄ）またはマルチワイヤボード（Ｍｕｌｔｉ Ｗｉｒｅ Ｂｏａｒｄ）であることを特徴とする請求項７に記載のテスト回路。

【請求項9】

前記アナログ信号処理領域は前記プローブカード内に分散されて位置することを特徴とする請求項７に記載のテスト回路。

【請求項10】

前記アナログ信号処理領域と前記デジタル信号処理領域は、
前記プローブカードが形成された基板の互いに異なる領域に位置することを特徴とする請求項７に記載のテスト回路。

【請求項11】

前記デジタル制御回路は、
前記アナログ検査回路と連結された複数のチャンネルを個別制御が可能なことを特徴とする請求項１に記載のテスト回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デジタル制御回路とアナログ検査回路を分離して形成し、配置することでプローブカードの実装面積を効率的に活用することができるテスト回路に関する。

【背景技術】

【0002】

半導体ウェハーに微細パターンを形成し、これらをダイシングして半導体ダイを形成し、パッケージングして最終製品を形成する。ウェハーに形成された半導体素子が小型化、高密度化、及び高集積化されることによって、ウェハー状態で半導体素子が目的とする機能を遂行するか否かの不良判断が重要なイシューとして登場している。

【0003】

プローブカード（ｐｒｏｂｅ ｃａｒｄ）は、ウェハー上に形成された半導体素子の動作を検査するために半導体チップとテスト装備を連結する装置である。プローブカードにはウェハーに形成された半導体素子と電気的に連結されるプローブピンが形成され、プローブピンは半導体素子と電気的に連結されて電気信号を提供し、半導体素子が提供した信号を検出する。

【0004】

プローブカードにはテスト対象装置（ＤＵＴ、Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）の電力素子（電力素子ＤＵＴ）に連結された電源用スイッチＩＣ及びテスト対象装置の信号処理素子（信号処理ＤＵＴ）に連結された信号スイッチＩＣが多数個含まれる。

【0005】

現在半導体の集積化は非常に高い水準でなされた状態であり、これはプローブカード一枚に非常に多くの数のスイッチＩＣが実装されることを要求している。しかし、プローブカードの面積はテスト環境上、制限されるために複数のスイッチＩＣをプローブカードに実装すること自体にも困難を経験しているし、各スイッチＩＣを制御するための信号線の数も増えたスイッチＩＣの数程度増加されるためにプローブカード基板の複雑度は非常に高くなった状態である。

【0006】

このようなプローブカードの複雑度の増加は、プローブカード設計時間の増加と、プローブカードのレイヤー増加による製造費用の増加につながるが、半導体集積度が向上するほど複雑度は増加するしかないためにその解決に困難を経験している。

【発明の概要】

【発明が解決しようとする課題】

【0007】

プローブカードが半導体素子のテストを遂行するために、プローブピン（ｐｒｏｂｅ ｐｉｎ）にウェハーの入出力パッドを正確に接触させてテスト対象素子（ＤＵＴ）に信号を提供し、テスト対象素子（ＤＵＴ）から信号の伝送を受けてテストを進行しなければならない。しかし、プローブピンに入出力パッドが正確に接触するように整列（ａｌｉｇｎ）させる過程で長時間が消費されて半導体の生産性が低くなる。

【0008】

一枚のウェハーをテストするのに一回の接触過程だけ遂行することが理想的であるが、微細化が進行するほど単一のウェハーに形成されたテスト対象素子（ＤＵＴ）が増加する趨勢であるので、検査時間を減少させるためにウェハー上の入出力パッドに連結されなければならないプローブピンの個数は増加しなければならないし、プローブピンと連結されなければならない電源用スイッチＩＣ及び信号スイッチＩＣの個数も増加しなければならない。

【0009】

しかし、プローブカードに実装される電源用スイッチＩＣ及び信号スイッチＩＣの個数が増加することによって実装可能面積または実装余裕面積が減少し、電気的信号を伝達する線路が形成された基板の複雑度が増加するという難点が発生している。
本発明が解決しようとする課題は、このような従来技術の難点を解消することにある。

【課題を解決するための手段】

【0010】

本発明は、自動テスト装置（ＡＴＥ、Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）から検査命令の提供を受けてＤＵＴをテストするテスト回路であり、前記テスト回路は、前記ＤＵＴと電気的に連結されて動作をテストする複数のアナログ検査回路と、前記アナログ検査回路の動作を制御するデジタル制御回路と、を含み、前記デジタル制御回路と前記アナログ検査回路は互いに離隔されて位置する。

【0011】

本発明の一様態によれば、前記デジタル制御回路は、制御部で提供されたデジタル命令をデコーディングするデコーダーと、前記デコーディングされたデジタル命令に従って検査を遂行する前記アナログ検査回路を選択する検査回路セレクターと、前記検査を遂行する前記アナログ検査回路を制御する検査回路制御命令をエンコードする命令エンコーダーと、を含む。

【0012】

本発明の一様態によれば、前記アナログ検査回路は、それぞれが前記ＤＵＴと連結された複数のチャンネルと、エンコードされた検査回路制御命令をデコーディングする制御命令デコーダーと、デコーディングされた制御命令に従って前記チャンネルを制御するチャンネル制御部と、を含む。

【0013】

本発明の一様態によれば、前記デジタル制御回路は、前記複数のアナログ検査回路のうちの少なくとも一部を制御する。

【0014】

本発明の一様態によれば、前記アナログ検査回路のうちの何れか１つ以上は、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレーター、直流－直流変換器、電源スイッチ、アナログ信号スイッチ、またはアナログデジタル変換器のうちの何れか１つ以上を含む。

【0015】

本発明の一様態によれば、前記アナログ検査回路はアナログ信号処理領域に位置し、前記デジタル制御回路は前記アナログ信号処理領域とは区別されるデジタル信号処理領域に位置する。

【0016】

本発明の一様態によれば、前記アナログ検査回路及び前記デジタル制御回路は基板に形成されたプローブカードに属し、前記アナログ信号処理領域は前記基板の第１面に形成され、前記デジタル信号処理領域は前記基板の前記第１面とは異なる第２面に形成される。

【0017】

本発明の一様態によれば、前記基板は多層基板（Ｍｕｌｔｉ－ｌａｙｅｒ ｂｏａｒｄ）またはマルチワイヤボード（（Ｍｕｌｔｉ Ｗｉｒｅ Ｂｏａｒｄ）である。

【0018】

本発明の一様態によれば、前記アナログ信号処理領域は前記プローブカード内に分散されて位置する。

【0019】

本発明の一様態によれば、前記アナログ信号処理領域と前記デジタル信号処理領域は、前記プローブカードが形成された基板の互いに異なる領域に位置する。

【0020】

本発明の一様態によれば、前記デジタル制御回路は、前記アナログ検査回路と連結された複数のチャンネルを個別制御が可能である。

【発明の効果】

【0021】

本発明によれば、デジタル制御回路とアナログ検査回路を分離して形成し、配置することでプローブカードの実装面積を効率的に活用することができるという長所が提供される。

【0022】

また、従来技術は複数のＤＵＴと連結された複数のチャンネルを制御するためにチャンネルの個数程度の信号線路が必要であった。しかし、本発明はデジタル制御回路がコマンド（ｃｏｍｍａｎｄ）によって複数のアナログ検査回路を制御するので、結局アナログ検査回路と連結された複数のチャンネルに対して個別制御が可能であるという効果がある。さらに、アナログ検査回路と連結された複数のチャンネルに対する各チャンネル当たりに必要な制御信号数を減少させて設計を容易にできる長所がある。

【0023】

本発明の効果は、以上で言及されたものに限定されず、言及されない他の解決課題は以下の記載から当業者には明確に理解されることができるであろう。

【図面の簡単な説明】

【0024】

【図1】プローブカード１０の構成要素及び構成要素間の連結関係を概略的に示すブロック図である。

【図2】本発明によるテスト回路１００を概略的に示すブロック図である。

【図3】本実施例によるプローブカード１０の動作を説明するための概略図である。

【図4】本実施例によるプローブカード１０の断面を概略的に示す図である。

【発明を実施するための形態】

【0025】

本発明の実施例による実装面積を効率的に活用可能なテスト回路は、自動テスト装置（ＡＴＥ、Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）から検査命令の提供を受けてＤＵＴをテストするテスト回路であり、上記テスト回路は、ＤＵＴと電気的に連結されて動作をテストする複数のアナログ検査回路及びアナログ検査回路の動作を制御するデジタル制御回路を含み、デジタル制御回路とアナログ検査回路は互いに離隔されて位置することを特徴とする。

【0026】

以下、図面を参照して本発明の望ましい実施例を詳しく説明する。この前に、本明細書に使用された用語や単語は一般的であるか、または辞書的な意味に限定して解釈されてはならないし、発明者はその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に即して本発明の技術的思想に符合する意味と概念で解釈されなければならない。よって、本明細書に記載された実施例と図面に示された構成は本発明の望ましい一実施例に過ぎず、本発明の技術的思想をすべて代弁するものではないので、本出願時点においてこれらを取り替えることができる多様な均等物と変形例があり得ることを理解しなければならない。

【0027】

本明細書で使用された用語は、特定の実施例を説明するために使用されるのであって、本発明を限定するためではない。本明細書で使用されたところのように、単数形態は文脈上、他の場合を明確に指摘するものでないなら複数形態を含むことができる。

【0028】

以下では図面を参照して本発明のプローブカードを説明する。簡潔で明確な説明のために、以下では論理ハイ状態で活性化されるアクティブハイ（ａｃｔｉｖｅ ｈｉｇｈ）シグナリング方式を例示する。但し、これは例示のためのものであり、図示された例とは異なり、論理ロー状態で活性化されるアクティブロー（ａｃｔｉｖｅ ｌｏｗ）シグナリング方式で動作することができることは勿論である。

【0029】

図１は、プローブカード１０の構成要素及び構成要素間の連結関係を概略的に示すブロック図である。図１を参照すれば、プローブカード１０は、テスト対象素子（ＤＵＴ、Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）と電気的に連結されて動作をテストする複数のアナログ検査回路３００と、アナログ検査回路３００の動作を制御する複数のデジタル制御回路２００と、検査命令（ＣＭＤ）の提供を受けて対応するＤＵＴを検査するようにデジタル制御回路２００を制御する制御命令（ＣＯＭ＿Ｄ）を提供する制御部５００とを含む。

【0030】

一実施例で、アナログ検査回路３００は、アナログ信号処理領域（ＡＡ）に位置し、制御部５００及びデジタル制御回路２００は、アナログ信号処理領域（ＡＡ）とは区別されるデジタル信号処理領域（ＤＡ）に位置する。

【0031】

図２は、本発明によるテスト回路１００を概略的に示すブロック図であり、図３は、本実施例によるテスト回路１００の動作を説明するための概略図である。図１～図３を参照すれば、テスト回路１００は、自動テスト装置（ＡＴＥ、Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）と連結されて動作する。自動テスト装置（ＡＴＥ）は、ＤＵＴと電気的に連結されて使用者から提供を受けたテストベクターによって実際にテストを遂行し、ＤＵＴから信号を受けて不良如何を把握する装置である。自動テスト装置（ＡＴＥ）は、固有の信号プロトコルによって検査命令（ＣＭＤ）を形成して制御部５００に提供する。

【0032】

制御部５００は、自動テスト装置（ＡＴＥ）の信号の提供を受けて、目的とするＤＵＴを検査できるように、自動テスト装置（ＡＴＥ）が提供した信号に対応するデジタル制御命令（ＣＯＭ＿Ｄ）を形成する。アナログ検査回路３００の各チャンネルとＤＵＴが連結されたマッピング関係に関する情報は、自動テスト装置（ＡＴＥ）に伝達されない。したがって、制御部５００は、自動テスト装置（ＡＴＥ）が提供された検査命令（ＣＭＤ）を変換し、適切なテスト対象素子（ＤＵＴ）がテストされるようにデジタル制御命令（ＣＯＭ＿Ｄ）を形成する。

【0033】

自動テスト装置（ＡＴＥ）の命令プロトコル（ｃｏｍｍａｎｄ ｐｒｏｔｏｃｏｌ）は、一般的にプローブカード１０で使用されるプロトコルとは異なる。よって、制御部５００は、自動テスト装置（ＡＴＥ）のプロトコルによって自動テスト装置（ＡＴＥ）が提供した検査命令（ＣＭＤ）を解釈し、プローブカード１０で使用される命令プロトコルによって制御命令（ＣＯＭ＿Ｄ）を形成してデジタル制御回路２００に出力する。このような過程はすべてデジタル領域で遂行される。

【0034】

制御部５００は、自動テスト装置（ＡＴＥ）が固有のプロトコルで提供した検査命令（ＣＭＤ）の提供を受けて、これに対応する制御命令（ＣＯＭ＿Ｄ）を形成し、デジタル制御回路２００に提供してデジタル制御回路２００を制御する。一実施例で、制御部５００が提供する制御命令（ＣＯＭ＿Ｄ）は、８ビット線路を通じてデジタル制御回路２００に提供される。一例で、制御部５００はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で具現される。

【0035】

デコーダー２１０は、制御部５００が提供したデジタル制御命令（ＣＯＭ＿Ｄ）の提供を受けて、これをデコーディングして検査回路セレクター２２０を制御し、目的とするアナログ検査回路３００が活性化されるようにする。検査回路セレクター２２０は、該当アナログ検査回路及び目的とするチャンネルが活性化されるように制御命令を提供し、制御命令エンコーダー２３０は、エンコードされた検査回路制御命令（ＣＯＭ＿Ａ）を検査回路セレクター２２０が指定したアナログ検査回路３００に出力する。

【0036】

一実施例で、検査回路制御命令（ＣＯＭ＿Ａ）は、複数のアナログ検査回路３００のうち、テストを遂行するアナログ検査回路３００の選択、チャンネル活性化、及び／またはアナログ検査回路３００を制御する信号である。一例で、アナログ検査回路制御命令（ＣＯＭ＿Ａ）は、デジタル制御回路２００とアナログ検査回路３００との間に連結された１ビット～２ビットの伝送線路を通じて伝送される。

【0037】

一実施例で、デジタル制御回路２００は、デジタル演算、デジタル信号の入力及び出力、デジタル信号処理を遂行する回路であり、マイクロプロセッサを含む。

【0038】

アナログ検査回路３００の制御命令デコーダー３１０は、提供を受けた検査回路制御命令（ＣＯＭ＿Ａ）をデコーディングしてチャンネル制御部３２０に出力する。チャンネル制御部３２０は、目的とするＤＵＴに対する検査が遂行されるようにデコーディングされた検査回路制御命令に対応したチャンネルを活性化させる。

【0039】

一実施例で、アナログ検査回路３００はアナログマルチプレクサーを含む。よって、単一のアナログ検査回路３００は、複数個のチャンネルを通じて複数個のテスト対象素子（ＤＵＴ）と連結される。それぞれのチャンネルは、アナログ検査回路制御命令（ＣＯＭ＿Ａ）に制御されて駆動が制御される。したがって、１つのアナログ検査回路３００を通じて複数個のテスト対象素子（ＤＵＴ）を検査することができる。

【0040】

また、アナログ検査回路３００は、テスト対象素子（ＤＵＴ）に自動テスト装置（ＡＴＥ）が提供するアナログ信号（Ａｎａｌｏｇ ｓｉｇｎａｌ）を提供して検査を遂行するアナログ回路を含み、アナログ回路は、一実施例で、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレーター、直流－直流変換器、及びアナログデジタル変換器のうちの何れか１つ以上を含む。

【0041】

一実施例で、アナログ検査回路３００を通じてＤＵＴに提供されるアナログ信号（Ａｎａｌｏｇ ｓｉｇｎａｌ）は、ＤＵＴの特性を測定することに使用される。一例で、ＤＵＴの消費電流量を測定する場合に、自動テスト装置（ＡＴＥ）はアナログ信号で提供される電流の大きさを測定する。

【0042】

他の例で、ＤＵＴの電源電圧を微調節しながらＤＵＴが正しい動作をするかをテストする時、自動テスト装置（ＡＴＥ）は自動テスト装置（ＡＴＥ）の電源に連結されたアナログ信号線路の電圧を調節して提供し、ＤＵＴの動作を検出する。

【0043】

また他の例で、ＤＵＴの入出力での漏洩電流を測定する時、自動テスト装置（ＡＴＥ）はＤＵＴの入出力ピン（ｐｉｎ）に連結されたアナログ信号線に漏洩する電流を測定する。

【0044】

図４は、本実施例によるテスト回路１００が属するプローブカードの断面を概略的に示す図である。図４を参照すれば、アナログ検査回路３００、デジタル制御回路２００、及び制御部５００は基板（ｓｕｂ）に位置する。一実施例で、基板（ｓｕｂ）は、印刷回路基板（ＰＣＢ）であり、導電性線路が複数層で形成された多層基板（Ｍｕｌｔｉ－ｌａｙｅｒ Ｂｏａｒｄ）及びマルチワイヤボード（Ｍｕｌｔｉ Ｗｉｒｅ Ｂｏａｒｄ）のうちの何れか１つである。

【0045】

制御部５００とデジタル制御回路２００は導電性線路で連結され、一例で、８ビット線路で連結される。デジタル制御回路２００とアナログ検査回路３００は基板（ｓｕｂ）に形成された導電性線路で連結され、デジタル制御回路２００とアナログ検査回路３００のそれぞれは１ビット～２ビット導線で連結される。

【0046】

アナログ検査回路３００は、基板（ｓｕｂ）のアナログ信号処理領域（ＡＡ）に位置し、制御部５００とデジタル制御回路２００は、基板（ｓｕｂ）のアナログ信号処理領域（ＡＡ）とは区別されるデジタル信号処理領域（ＤＡ）に位置する。図４に例示された実施例で、制御部５００とデジタル制御回路２００が位置するデジタル信号処理領域（ＤＡ）は基板（ｓｕｂ）の第１面であり、アナログ検査回路３００が位置するアナログ信号処理領域（ＡＡ）は基板（ｓｕｂ）の第２面である。

【0047】

従来技術において、プローブカード１０の基板設計時、アナログ検査回路３００に提供されるアナログ信号及びデジタル信号のすべてが、テスト対象素子に連結されたスイッチＩＣまで伝達されるようにレイアウトしなければならない。今後、配線線路を形成する過程で基板の複雑度が増加し、線路面積の増加による実装面積の減少という問題があった。

【0048】

しかし、本実施例によれば、制御部５００がデジタル制御回路２００に提供するデジタル信号である制御命令（ＣＯＭ＿Ｄ）は、デジタル制御回路２００までレイアウトされれば十分であるので、基板上の実装面積の消費を最小化することができ、基板設計の複雑度を減少させることができる。

【0049】

さらに、デジタル制御回路２００がアナログ検査回路３００に提供するアナログ検査回路制御命令（ＣＯＭ＿Ａ）は１～２ビットに過ぎず、アナログ検査回路３００には主にアナログ信号が入出力されるので、信号線路及び基板が単純化されるという長所が提供される。

【0050】

図示しない実施例で、アナログ検査回路３００が位置するアナログ信号処理領域（ＡＡ）は基板（ｓｕｂ）の第２面であり、アナログ検査回路３００はプローブカード１０に部分的に散在して位置する。よって、プローブカード１０の実装空間を高い密度で活用することができてプローブカードの実装効率を向上させることができるし、狭い面積に信号線路が殺到することを防止して基板単純化に役に立つ。

【0051】

以下では、図１～図４を参照して本実施例のテスト回路１００の動作を説明する。図１～図４を参照すれば、自動テスト装置（ＡＴＥ）は、制御部５００にＤＵＴを特定して検査命令（ＣＭＤ）を送る。上述したように検査命令（ＣＭＤ）は自動テスト装置（ＡＴＥ）のプロトコルによる信号である。

【0052】

制御部５００は、自動テスト装置（ＡＴＥ）のプロトコルによって形成された検査命令（ＣＭＤ）をデコーディングしてテストされなければならないＤＵＴを確認する。制御部５００は、確認されたＤＵＴに連結されたチャンネルを把握し、該当チャンネルが活性化されるようにデジタル制御回路２００にデジタル制御命令（ＣＯＭ＿Ｄ）を提供する。デジタル制御回路２００は、デジタル制御命令（ＣＯＭ＿Ｄ）を受信し、制御命令（ＣＯＭ＿Ｄ）に対応するチャンネルが活性化されるように検査回路制御命令（ＣＯＭ＿Ａ）を提供してアナログ検査回路３００を制御する。アナログ検査回路３００とＤＵＴ間のチャンネルが活性化されれば、自動テスト装置（ＡＴＥ）のアナログ回路部は、テストベクターを含むアナログ信号をＤＵＴに提供し、自動テスト装置（ＡＴＥ）はアナログ信号からＤＵＴの動作を評価する。

【0053】

自動テスト装置（ＡＴＥ）は、プローブカード１０に含まれたアナログ検査回路３００を通じてＤＵＴと電気的に連結される。これから自動テスト装置（ＡＴＥ）とＤＵＴは相互アナログ信号を送信及び受信することができるように連結され、このような連結によって動作評価、漏洩電流測定などのアナログ特性を評価することができる。

【0054】

従来技術によれば、デジタル回路とアナログ回路を統合して形成し、統合された回路部ごとにデジタル命令が提供されなければならず、これを処理するために回路部を形成するための面積が多く、面積の側面で損害が大きかった。しかし、本実施例のように、デジタル命令を処理する回路とアナログ信号を処理する回路を分離し、デジタル命令を処理する領域を別々の回路で形成することで、面積の無駄使いとオーバーヘッド（ｏｖｅｒｈｅａｄ）を減少させることができる。

【0055】

また、従来技術において、プローブカード１０製作時、アナログ信号及びデジタル信号のすべてをＤＵＴと連結された検査回路の位置まで設計しなければならなかった。これにより、面積と設計の難易度が増加した。

【0056】

しかし、本実施例によれば、デジタル命令転送のための複数のデジタル信号線路はデジタル制御回路２００まで連結されれば十分であり、アナログ検査回路３００は主にアナログ信号のみを入力し、出力する。したがって、これにより、ＣＭＤ関連信号の長さが大幅に減少してプローブカード及び線路の複雑性を減少させることができるという長所が提供される。

【0057】

従来技術は、複数のＤＵＴと連結された複数のチャンネルを制御するために、チャンネルの個数程度の信号線路が必要であった。しかし、本実施例は、デジタル制御回路２００がアナログ検査回路３００を命令で制御するので、アナログ検査回路３００と連結された複数のチャンネルに対して個別制御が可能である。さらに、各チャンネル当たり制御信号数を減少させて設計を容易にすることができるという長所が提供される。

【0058】

本明細書で使用された用語は、特定の実施例を説明するために使用されるので、本発明を限定するためのものではない。本明細書で使用されたように、単数形態は、文脈上、異なる場合を明確に指摘するものでなければ複数の形態を含む。

【符号の説明】

【0059】

１０ プローブカード
１００ テスト回路
２００ デジタル制御回路
２１０ （コマンド）デコーダー
２２０ （検査回路）セレクター
２３０ 制御命令（ＣＯＭ＿Ａ）エンコーダー
３００ アナログ検査回路
３１０ 制御命令（ＣＭＤ）デコーダー
３２０ チャンネル制御部（Ｃｈ．コントローラー）
５００ 制御部

【図1】

【図2】

【図3】

【図4】

【国際調査報告】