特表 2024-531139 メタデータ予測器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】メタデータ予測器

(51)【国際特許分類】

   G06F 9/38 20180101AFI20240822BHJP

【ＦＩ】

G06F9/38 330A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024507895

(86)(22)【出願日】2022-08-15

(85)【翻訳文提出日】2024-02-07

(86)【国際出願番号】 EP2022072767

(87)【国際公開番号】W WO2023020997

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】17/406,513

(32)【優先日】2021-08-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(72)【発明者】

【氏名】マレイ、エドワード、トーマス

(72)【発明者】

【氏名】コルラ、アダム、ベンジャミン

(72)【発明者】

【氏名】プラスキー、ブライアン、ロバート

(72)【発明者】

【氏名】ボナンノー、ジェームズ

(72)【発明者】

【氏名】ディトマソ、ドミニク

【テーマコード（参考）】

5B013

【Ｆターム（参考）】

5B013AA05

5B013BB01

5B013BB17

(57)【要約】

メタデータ予測器のための実施形態。インデックス・パイプラインは、インデックス・バッファ内にインデックスを生成し、インデックスは、メモリ・デバイスを読み出すために使用される。予測キャッシュには、メモリ・デバイスから読み取られた命令のメタデータがポピュレートされる。予測パイプラインは、予測キャッシュからの命令のメタデータを使用して予測を生成し、命令のメタデータを予測キャッシュにポピュレートすることは、予測パイプラインの動作と非同期的に実施される。

【特許請求の範囲】

【請求項1】

コンピュータ実行方法であって、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させることと、
命令のメタデータを予測キャッシュにポピュレートすることであって、前記命令のメタデータが、前記メモリ・デバイスから読み取られる、前記ポピュレートすることと、
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させることと
を含む、コンピュータ実行方法。

【請求項2】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項１に記載のコンピュータ実行方法。

【請求項3】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項１に記載のコンピュータ実行方法。

【請求項4】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項5】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項6】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項7】

前記予測が、順不同の命令実行パイプラインに送られ、前記順不同の命令実行パイプラインが、前記インデックス・パイプラインおよび前記予測パイプラインと並列に動作する、請求項１に記載のコンピュータ実行方法。

【請求項8】

システムであって、
コンピュータ可読命令を有するメモリと、
前記コンピュータ可読命令を実行するための１つまたは複数のプロセッサであって、前記コンピュータ可読命令が、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させること、
前記メモリ・デバイスからの命令のメタデータを予測キャッシュにポピュレートすること、および
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させること
を含むプロセスを実施するように前記１つまたは複数のプロセッサを制御する、前記プロセッサと
を備える、システム。

【請求項9】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項８に記載のシステム。

【請求項10】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項８に記載のシステム。

【請求項11】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項８に記載のシステム。

【請求項12】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項８に記載のシステム。

【請求項13】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項８に記載のシステム。

【請求項14】

前記予測が、順不同の命令実行パイプラインに送られ、前記順不同の命令実行パイプラインが、前記インデックス・パイプラインおよび前記予測パイプラインと並列に動作する、請求項８に記載のシステム。

【請求項15】

プログラム命令を具体化したコンピュータ可読ストレージ媒体を備えるコンピュータ・プログラム製品であって、前記プログラム命令が、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させることと、
前記メモリ・デバイスからの命令のメタデータを予測キャッシュにポピュレートすることと、
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させることと
を含むプロセスを１つまたは複数のプロセッサに実施させるように前記１つまたは複数のプロセッサによって実行可能な、コンピュータ・プログラム製品。

【請求項16】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項１５に記載のコンピュータ・プログラム製品。

【請求項17】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項１５に記載のコンピュータ・プログラム製品。

【請求項18】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項１５に記載のコンピュータ・プログラム製品。

【請求項19】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項１５に記載のコンピュータ・プログラム製品。

【請求項20】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項１５に記載のコンピュータ・プログラム製品。

【請求項21】

コンピュータ実行方法であって、
リセット・アドレスを使用してインデックス・アクセラレータに問い合わせることと、
前記問い合わせに応答して、インデックス・ラインが前記インデックス・アクセラレータ内に存在すると決定することと、
前記インデックス・アクセラレータ内の前記インデックス・ラインへのシーケンシャル・ラインを決定することと、
インデックス・バッファに前記シーケンシャル・ラインを入れることと
を含む、コンピュータ実行方法。

【請求項22】

前記インデックス・アクセラレータが、前記インデックス・ラインに基づいて、１つまたは複数の他のシーケンシャル・ラインを決定するように構成され、
前記インデックス・アクセラレータが、予測パイプラインによって必要とされる前記シーケンシャル・ラインおよび前記１つまたは複数の他のシーケンシャル・ラインの前に、前記シーケンシャル・ラインおよび前記１つまたは複数の他のシーケンシャル・ラインを前記インデックス・バッファに入れるように構成される、
請求項２１に記載のコンピュータ実行方法。

【請求項23】

前記インデックス・ラインが、所与のエントリ命令アドレスに対する分岐の出口ターゲット命令アドレスを含む、請求項２１に記載のコンピュータ実行方法。

【請求項24】

コンピュータ実行方法であって、
メタデータを使用して主予測および補助予測を生成することと、
前記主予測と前記補助予測とが異なると決定することと、
前記主予測と前記補助予測とが異なることに応答して、前記補助予測を選択することと、
所定の時間にわたって予測パイプラインの長さを延長することと、
前記補助予測を命令実行パイプラインに送ることと
を含む、コンピュータ実行方法。

【請求項25】

前記補助予測が、前記主予測より長い処理時間を必要とする、請求項２４に記載のコンピュータ実行方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般に、コンピュータ・システムに関し、より詳細には、メタデータ予測器用に構成および配置されたコンピュータ実行方法、コンピュータ・システム、およびコンピュータ・プログラム製品に関する。

【背景技術】

【0002】

パイプライン・マイクロプロセッサには、特定のタスクを実施する複数のステージに分割された経路、チャネル、またはパイプラインがある。特定のタスクのそれぞれは、プログラム化命令によって指図される全動作の一部である。ソフトウェア・アプリケーション・プログラムのプログラム化命令またはマクロ命令のそれぞれは、マイクロプロセッサによって順番に実行される。プログラム化命令がパイプラインの第１のステージに入ると、特定のタスクが遂行される。命令は、次いで、その後のタスクの遂行のために、その後のステージに渡される。最後のタスクの完了後、命令は実行を完了し、パイプラインを出る。パイプライン・マイクロプロセッサによるプログラム化命令の実行は、組立ラインでの品物の製造に類似している。任意の組立ラインの明らかな態様のうちの１つは、任意の所与の時点の中で、連続的な組立ステージにおけるラインに複数の品物があることである。パイプライン・マイクロプロセッサについても同じである。パイプライン・クロック信号の任意のサイクル中、様々なステージに複数の命令が存在し、命令のそれぞれは、連続的な完了レベルにある。したがって、マイクロプロセッサは、同じ回路による複数の命令の重複実行を可能にしている。回路は通常、複数のステージに分割され、各ステージは、１つの命令の特定の部分を一度に処理し、部分的な結果を次のステージに渡す。

【発明の概要】

【0003】

本発明の実施形態は、メタデータ予測器用のコンピュータ実行方法を対象とする。コンピュータ実行方法の非限定的例は、インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、インデックスがメモリ・デバイスを読み出すために使用される、動作させることと、メモリ・デバイスから読み取られた命令のメタデータを予測キャッシュにポピュレートすることとを含む。コンピュータ実行方法は、予測キャッシュからの命令のメタデータを使用して予測を生成するように予測パイプラインを動作させることであって、命令のメタデータを予測キャッシュにポピュレートすることが、予測パイプラインの動作と非同期的に実施される、動作させることを含む。

【0004】

コンピュータ実行方法の非限定的例は、リセット・アドレスを使用してインデックス・アクセラレータに問い合わせることと、問い合わせに応答して、インデックス・ラインがインデックス・アクセラレータ内に存在すると決定することとを含む。コンピュータ実行方法は、インデックス・アクセラレータ内のインデックス・ラインへのシーケンシャル・ラインを決定することと、インデックス・バッファにシーケンシャル・ラインを入れることとを含む。

【0005】

コンピュータ実行方法の非限定的例は、メタデータを使用して主予測および補助予測を生成することと、主予測と補助予測とが異なると決定することと、主予測と補助予測とが異なることに応答して、補助予測を選択することとを含む。コンピュータ実行方法は、所定の時間にわたって予測パイプラインの長さを延長することと、補助予測を命令実行パイプラインに送ることとを含む。

【0006】

本発明の他の実施形態は、コンピュータ・システムおよびコンピュータ・プログラム製品で上述の方法の特徴を実施する。

【0007】

本発明の技術を通じて、追加の技術的特徴および利益が実現される。本発明の実施形態および態様が本明細書で詳細に説明され、特許請求される主題の一部とみなされる。より良く理解するために、詳細な説明および図面を参照する。

【0008】

本明細書に記載の排他的権利の詳細は、本明細書の結論における特許請求の範囲において具体的に指摘され、明確に特許請求される。本発明の実施形態の前述および他の特徴および利点は、添付の図面と併用して行われる以下の詳細な説明から明らかである。

【図面の簡単な説明】

【0009】

【図1】本発明の１つまたは複数の実施形態と併用して使用するためのコンピュータ・システムの例のブロック図である。

【図2】本発明の１つまたは複数の実施形態による、プロセッサにおけるメタデータ予測器のブロック図である。

【図3】本発明の１つまたは複数の実施形態による、メタデータ予測キャッシュを有するメタデータ予測器のブロック図である。

【図4】本発明の１つまたは複数の実施形態による、親ベース・デザインにおけるメタデータ予測キャッシュを有するメタデータ予測器のブロック図である。

【図5】本発明の１つまたは複数の実施形態による、メタデータ予測器プロセスのブロック図である。

【図6】本発明の１つまたは複数の実施形態による、メタデータ予測器キャッシュの例のブロック図である。

【図7】本発明の１つまたは複数の実施形態による、パイプラインの実例のブロック図である。

【図8】本発明の１つまたは複数の実施形態による、メタデータ予測器キャッシュの例のブロック図である。

【図9】本発明の１つまたは複数の実施形態による、パイプラインの実例のブロック図である。

【図10】本発明の１つまたは複数の実施形態による、メタデータ予測器を使用するためのコンピュータ実行方法のフローチャートである。

【図11】本発明の１つまたは複数の実施形態による、ライン・インデックス・アクセラレータに書き込むためのアクセラレータ・フローのフローチャートである。

【図12】本発明の１つまたは複数の実施形態による、ライン・インデックス・アクセラレータを読み取るためのアクセラレータ・フローのフローチャートである。

【図13】本発明の１つまたは複数の実施形態による、ライン・インデックス・アクセラレータのレイテンシ・アクセラレータ・エントリの例のブロック図である。

【図14】本発明の１つまたは複数の実施形態による、ペイロード・マッチングを実施するためのアクセラレータ・フローのフローチャートである。

【図15】本発明の１つまたは複数の実施形態による、アクセラレータの例のブロック図である。

【図16】本発明の１つまたは複数の実施形態による、アクセラレータの例のブロック図である。

【図17】本発明の１つまたは複数の実施形態による、ライン・オフセットのないライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。

【図18】本発明の１つまたは複数の実施形態による、ライン・オフセットのあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。

【図19】本発明の１つまたは複数の実施形態による、ライン・オフセットのあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。

【図20】本発明の１つまたは複数の実施形態による、ライン・オフセットおよびイントラライン分岐のあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。

【図21】本発明の１つまたは複数の実施形態による、ライン・インデックス・アクセラレータを使用してメタデータ予測器のライン・インデックス・バッファ用のインデックスを決定するためのコンピュータ実行方法のフローチャートである。

【図22】本発明の１つまたは複数の実施形態による、主予測器および補助予測器を含む予測ロジックのブロック図である。

【図23】本発明の１つまたは複数の実施形態による、いつ補助予測器を使用するべきか、または予測パイプラインを延長するべきか、あるいはその両方を決定するための可変長メタデータ予測パイプライン・フローのフローチャートである。

【図24】本発明の１つまたは複数の実施形態による、下流の混雑を描写したパイプラインの実例のブロック図である。

【図25】本発明の１つまたは複数の実施形態による、補助予測器が主予測器とは異なる予測を行ったことを描写したパイプラインの実例のブロック図である。

【図26】本発明の１つまたは複数の実施形態による、補助予測器が主予測器と同じ予測を行ったことを描写したパイプラインの実例のブロック図である。

【図27】本発明の１つまたは複数の実施形態による、可変長メタデータ予測パイプラインを使用するためのコンピュータ実行方法のフローチャートである。

【図28】本発明の１つまたは複数の実施形態による、メタデータ予測器をデザイン／レイアウトすることになるシステムのブロック図である。

【図29】本発明の１つまたは複数の実施形態による、図２８の集積回路を製作する方法のプロセス・フローである。

【図30】本発明の１つまたは複数の実施形態による、クラウド・コンピューティング環境の図である。

【図31】本発明の１つまたは複数の実施形態による、抽象化モデル層の図である。

【発明を実施するための形態】

【0010】

本発明の１つまたは複数の実施形態は、メタデータ予測器キャッシュをメタデータ予測器に設置するように配置および構成されたコンピュータ実行方法、コンピュータ・システム、およびコンピュータ・プログラム製品を提供する。１つまたは複数の実施形態は、低レイテンシ分岐予測を確保し、これにより、フェッチの不正確さおよび下流の分岐ペナルティを最小化するために、予測メタデータのキャッシングおよび再使用を実施することによってプロセッサ性能を改善する。さらに、１つまたは複数の実施形態は、メタデータ予測器ライン・インデックス・アクセラレータに予測キャッシュを設置するように構成および配置される。アクセラレータは、ライン・インデックス・バッファ（ＬＩＢ：line index buffer）をポピュレートするように構成され、メタデータ・バッファ（例えば、分岐ターゲット・バッファ（ＢＴＢ：branch target buffer）または他のバッファ）が予測パイプラインより先にアクセスされることを可能にし、これにより、予測レイテンシを最小化する。さらに、１つまたは複数の実施形態は、メタデータ予測器内に可変長メタデータ予測パイプラインを設置するように構成および配置される。

【0011】

メタデータ予測器は、メタデータを使用して、マイクロプロセッサで命令またはデータあるいはその両方についての情報を予測するシステムである。ロード命令がストア命令に依存することは、メタデータ予測器で予測可能な情報のタイプの例である。ライン・プリフェッチ予測器は、別の例である。分岐予測は、メタデータ予測のさらに別のタイプであり、パイプライン型高周波数マイクロプロセッサの性能に不可欠な構成要素である。分岐予測は、分岐命令の指示（例えば、行われる対行われない）およびターゲット・アドレスを予測するために使用される。これは、分岐の結論が決定されるのを待つ必要なく、分岐の予測経路に沿って処理を続けることを可能にするので有益である。分岐が誤って予測された場合のみ、ペナルティを受ける。

【0012】

分岐ターゲット・バッファ（ＢＴＢ）は、分岐およびターゲット・アドレス情報を含むメタデータを格納する構造である。ＢＴＢは、まもなく起こる分岐を見つけるための命令フェッチと並列かつ独立してサーチされることが可能であり、この場合、ＢＴＢは、非同期分岐予測と呼ばれる先取り分岐予測のために利用される。追加として、ＢＴＢは、命令のフェッチと同時に、またはその後、あるいはその両方でアクセスされ、同期分岐予測と呼ばれる、遭遇した各分岐命令についての予測を行うための命令境界を決定するために使用されることが可能である。どちらの場合でも、ＢＴＢの性能利益は、ＢＴＢから提供される予測の正確度と、ＢＴＢにアクセスするのに必要なレイテンシとの関数である。

【0013】

メタデータ予測キャッシュは、メタデータ予測器出力をキャプチャし、予測を繰り返し行うために同じコード・セクションにとどまりながら、メタデータ予測器出力を再使用することができる。メタデータ予測器は、親ベース・デザインによる可変ライン・サイズを有するように編成可能である。メタデータ予測器のマルチレベル階層が可能である。これは、マルチレベル命令またはデータ・キャッシュ階層に類似している。２レベル階層のうちの第１のレベルは、より大きく遅くなるはずの第２のレベルより、アクセスが小さく速くなるはずである。メタデータ予測器階層のデザインは、命令またはデータ・キャッシュ階層のデザインより柔軟である。これは、メタデータが、他のキャッシュと違ってプロセッサの適切な機能に対して、存在することおよび正確であることが必要ないからである。

【0014】

様々な用語が本明細書で利用され得る。

【0015】

ＬＩＢは、ライン・インデックス・バッファである。ＬＯＢは、ライン出力バッファである。ＢＴＢは、分岐ターゲット・バッファである。ＩＬは、イントラライン分岐であり、ターゲットが命令テキスト（ｉｔｅｘｔ）の同じライン内にある分岐である。ＤＧＴは、動的に推測される行われる分岐（dynamically guessed taken branch）を指す。出口分岐は、ラインＸから他のいくつかのラインへのフローを行う分岐を指す。エントリ・ポイントは、メタデータ予測器が、出口分岐を見つけた後、サーチを始める命令アドレス（ＩＡ：instruction address）であり、したがって、事実上、出口分岐のターゲット命令アドレスである。行われる分岐オフセットは、エントリ・ポイントと出口分岐との間のラインの数である。ＳＫＯＯＴは、スキップ・オーバー・オフセットを表し、分岐を含まないのでサーチされる必要がないラインの数を示す。

【0016】

ここで図１に移ると、本発明の１つまたは複数の実施形態によるコンピュータ・システム１００が全体的に示されている。コンピュータ・システム１００は、本明細書に記載のような、様々な通信技術を利用した、任意の数のコンピューティング・デバイスおよびネットワーク、ならびにその組合せを備える、または採用する、あるいはその両方の、電子的なコンピュータ・フレームワークであることが可能である。コンピュータ・システム１００は、容易に拡大縮小可能であること、拡張可能であること、およびモジュール方式であることが可能であり、異なるサービスに変更すること、または他とは無関係のいくつかの特徴を再構成することができる。コンピュータ・システム１００は、例えば、サーバ、デスクトップ・コンピュータ、ラップトップ・コンピュータ、タブレット・コンピュータ、またはスマートフォンでもよい。一部の例では、コンピュータ・システム１００は、クラウド・コンピューティング・ノードでもよい。コンピュータ・システム１００は、コンピュータ・システムによって実行される、プログラム・モジュールなど、コンピュータ・システム実行可能命令の一般的な文脈で説明されてもよい。一般に、プログラム・モジュールは、特定のタスクを実施するか、特定の抽象データ型を実行する、ルーチン、プログラム、オブジェクト、コンポーネント、ロジック、データ構造などを含んでもよい。コンピュータ・システム１００は、通信ネットワークを通じてリンクされたリモート処理デバイスによってタスクが実施される分散型クラウド・コンピューティング環境で実践されてもよい。分散型クラウド・コンピューティング環境では、プログラム・モジュールは、メモリ・ストレージ・デバイスを含むローカルおよびリモート両方のコンピュータ・システム・ストレージ媒体に置かれてもよい。

【0017】

図１に示されているように、コンピュータ・システム１００には、１つまたは複数の中央処理ユニット（ＣＰＵ：central processing unit）１０１ａ、１０１ｂ、１０１ｃ等（まとめてまたは全体的にプロセッサ１０１と呼ばれる）がある。プロセッサ１０１は、シングルコア・プロセッサ、マルチコア・プロセッサ、コンピューティング・クラスタ、または任意の数の他の構成であることが可能である。プロセッサ１０１は、処理回路とも呼ばれ、システム・バス１０２を介してシステム・メモリ１０３および様々な他の構成要素に連結される。システム・メモリ１０３は、リード・オンリ・メモリ（ＲＯＭ：read only memory）１０４およびランダム・アクセス・メモリ（ＲＡＭ：random access memory）１０５を含むことができる。ＲＯＭ１０４は、システム・バス１０２に連結され、コンピュータ・システム１００の特定の基本機能を制御する、基本入出力システム（ＢＩＯＳ）、または、ユニファイド・エクステンシブル・ファームウェア・インターフェース（ＵＥＦＩ）のようなその後続種を有してもよい。ＲＡＭは、プロセッサ１０１による使用のためにシステム・バス１０２に連結されたリード・ライト・メモリである。システム・メモリ１０３は、動作中に前記命令の動作のための一時的なメモリ空間を提供する。システム・メモリ１０３は、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ、フラッシュ・メモリ、または任意の他の適切なメモリ・システムを含むことができる。

【0018】

コンピュータ・システム１００は、システム・バス１０２に連結された入出力（Ｉ／Ｏ）アダプタ１０６および通信アダプタ１０７を備える。Ｉ／Ｏアダプタ１０６は、ハードディスク１０８、または任意の他の類似の構成要素、あるいはその両方と通信するスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）アダプタでもよい。Ｉ／Ｏアダプタ１０６およびハードディスク１０８は、本明細書ではまとめて、マス・ストレージ１１０と呼ばれる。

【0019】

コンピュータ・システム１００で実行するためのソフトウェア１１１は、マス・ストレージ１１０に格納されてもよい。マス・ストレージ１１０は、プロセッサ１０１によって可読の有形ストレージ媒体の例であり、ソフトウェア１１１は、様々な図を参照しながら本明細書で後述されるように、コンピュータ・システム１００を動作させるためのプロセッサ１０１による実行用の命令として格納される。コンピュータ・プログラム製品の例、およびこのような命令の実行は、本明細書でより詳細に論じられる。通信アダプタ１０７は、システム・バス１０２をネットワーク１１２と相互接続し、ネットワーク１１２は外部ネットワークでもよく、コンピュータ・システム１００が他のこのようなシステムと通信することを可能にする。１つの実施形態では、システム・メモリ１０３およびマス・ストレージ１１０の一部が、オペレーティング・システムをまとめて格納し、オペレーティング・システムは、図１に示されている様々な構成要素の機能を協調させるための任意の適切なオペレーティング・システムでもよい。

【0020】

追加の入出力デバイスが、ディスプレイ・アダプタ１１５およびインターフェース・アダプタ１１６を介してシステム・バス１０２に接続されているように示されている。１つの実施形態では、アダプタ１０６、１０７、１１５、および１１６は、中間のバス・ブリッジ（図示せず）を介してシステム・バス１０２に接続された１つまたは複数のＩ／Ｏバスに接続されてもよい。ディスプレイ１１９（例えば、スクリーンまたはディスプレイ・モニタ）は、ディスプレイ・アダプタ１１５によってシステム・バス１０２に接続され、ディスプレイ・アダプタ１１５は、グラフィックス負荷の大きなアプリケーションの性能を改善するためのグラフィックス・コントローラ、およびビデオ・コントローラを含んでもよい。キーボード１２１、マウス１２２、スピーカ１２３等は、インターフェース・アダプタ１１６を介してシステム・バス１０２に相互接続可能であり、インターフェース・アダプタ１１６は、例えば、複数のデバイス・アダプタを単一の集積回路に統合したスーパーＩ／Ｏチップを含んでもよい。ハードディスク・コントローラ、ネットワーク・アダプタ、およびグラフィックス・アダプタなどの周辺デバイスを接続するのに適切なＩ／Ｏバスは、典型的には、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）、およびペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）などの、共通プロトコルを含む。したがって、図１に構成されたように、コンピュータ・システム１００は、プロセッサ１０１の形の処理能力と、システム・メモリ１０３およびマス・ストレージ１１０を含むストレージ能力と、キーボード１２１およびマウス１２２などの入力手段と、スピーカ１２３およびディスプレイ１１９を含む出力能力とを含む。

【0021】

一部の実施形態では、通信アダプタ１０７は、特にインターネット・スモール・コンピュータ・システム・インターフェースなどの、任意の適切なインターフェースまたはプロトコルを使用してデータを伝送することができる。ネットワーク１１２は、特にセルラー・ネットワーク、無線ネットワーク、ワイド・エリア・ネットワーク（ＷＡＮ）、ローカル・エリア・ネットワーク（ＬＡＮ）、またはインターネットでもよい。外部コンピューティング・デバイスが、ネットワーク１１２を通じてコンピュータ・システム１００に接続してもよい。一部の例では、外部コンピューティング・デバイスは、外部ウェブサーバまたはクラウド・コンピューティング・ノードでもよい。

【0022】

図１のブロック図は、コンピュータ・システム１００が、図１に示されている構成要素の全てを含むべきであることを指示することを意図するものではないことを理解されたい。むしろ、コンピュータ・システム１００は、図１に例示されていない任意の適切なより少ないまたは追加の構成要素（例えば、追加のメモリ構成要素、組み込み型コントローラ、モジュール、追加のネットワーク・インターフェース等）を含むことができる。さらに、コンピュータ・システム１００に関する本明細書に記載の実施形態は、任意の適切なロジックで実行されてもよく、本明細書で呼ばれるようなロジックは、様々な実施形態における、任意の適切なハードウェア（例えば、特にプロセッサ、組み込み型コントローラ、もしくは特定用途向け集積回路）、ソフトウェア（例えば、特にアプリケーション）、ファームウェア、または、ハードウェア、ソフトウェア、およびファームウェアの任意の適切な組合せを含むことができる。

【0023】

図２は、本発明の１つまたは複数の実施形態による、プロセッサ１０１のメタデータ予測器２００のブロック図である。プロセッサ１０１は、図１のコンピュータ・システム１００で論じられたプロセッサ１０１のいずれかを表したものでもよい。メタデータ予測器２００は、命令実行パイプライン２５０の外側にあり、命令実行パイプライン２５０とは非同期に実行される。命令実行パイプライン２５０は、順不同のパイプラインであることが可能であり、当業者によって理解されるように、プロセッサ・コアの一部として動作するためのモジュール／ブロックを含む。メタデータ予測器２００は、命令実行パイプライン２５０と通信する（例えば、命令実行パイプライン２５０からデータを送る、および受け取る）ように構成される。命令実行パイプライン２５０は、任意の命令パイプラインであることが可能である。プロセッサ・コアを備えるいくつかのユニットの命令実行パイプライン２５０の例では、分岐予測ロジックには、命令フェッチおよび分岐予測ユニット（ＩＦＢ：instruction fetch and branch prediction unit）における命令フェッチおよび分岐予測の責任がある。ＩＦＢは、コアのナビゲータであり、両方のスレッドのための全てのパイプライン・リスタート・ポイントを調停する。さらに、ＩＦＢは、命令キャッシュおよびマージ（ＩＣＭ）ユニットを誘導し、レベル１命令キャッシュから命令テキストをフェッチすることを担当し、正しい投機的コード経路であると考えるものに対する命令テキストだけが命令デコードおよびディスパッチ・ユニット（ＩＤＵ）に配信されることを確保しようとすることを担当する。パイプラインは、次いで、順不同の実行パイプラインを維持する命令シーケンス・ユニット（ＩＳＵ）に送り出す。固定小数点ユニット（ＦＸＵ）、ベクトルおよび浮動小数点ユニット（ＶＦＵ）、ロード－ストア・ユニット（ＬＳＵ）等において命令を実行するために、命令発行待ち行列が使用される。トランスレータ・ユニット（ＸＵ）によってアドレス変換が実施され、回復ユニット（ＲＵ）によってチェックポインティングが管理される。命令が分岐であるとデコードされると、この分岐の動的予測情報は、ＩＤＵが正常に適用されたはずであるという任意の命令テキスト・ベースの静的推測を破棄する。

【0024】

メタデータ予測器２００は、ライン・インデックス・アクセラレータ２０２、ライン・インデックス・バッファ（ＬＩＢ）２０４、分岐ターゲット・バッファ（ＢＴＢ１）２０６、ライン出力バッファ（ＬＯＢ）２０８、アクセラレータ・ロジック２２２、ＬＩＢロジック２２４、ＬＯＢロジック２２８、および予測ロジック２３０を含む様々なハードウェア構成要素を含み、ハードウェア構成要素は、キャッシュ、組合せロジック、メモリ等を含む。簡潔さのために示されていないが、１つまたは複数の実施形態では、メタデータ予測器２００は、ＢＴＢ１より大きいＢＴＢ２を含んでもよく、メタデータをＢＴＢ１に供給することができる。さらに、メタデータ予測器２００の様々なハードウェア構成要素は、専用ハードウェア（例えば、組み込み型コントローラ、配線された回路等のような、アプリケーション固有ハードウェア、特定用途向け集積回路（ＡＳＩＣ））のような、またはこれらのいくつかの組合せもしくは複数の組合せのような、あるいはその両方のようなハードウェア・モジュールと共に、マイクロコントローラで実行される（コンピュータ実行可能命令のような）ファームウェアを含む。例では、本明細書に記載のモジュールは、ハードウェアとプログラミングとの組合せであることが可能である。プログラミングは、有形メモリに格納されたプロセッサ実行可能命令であることが可能であり、ハードウェアは、これらの命令を実行するための処理回路を含むことができる。代替または追加として、モジュールは、本明細書に記載の技術を実施するための、１つまたは複数の集積回路、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け特殊プロセッサ（ＡＳＳＰ：Application Specific Special Processor）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、または、専用ハードウェアの前述の例の任意の組合せなどの、専用ハードウェアを含むことができる。さらに、メタデータ予測器２００のモジュールは、本明細書で論じられるように機能させるための様々なデジタル論理回路を含むことができる。

【0025】

図３は、本発明の１つまたは複数の実施形態による、予測キャッシュを有するメタデータ予測器２００のブロック図である。図４は、本発明の１つまたは複数の実施形態による、予測キャッシュ親ベース・デザインによるメタデータ予測器２００のブロック図である。ＢＴＢ１ ２０６は、例えば４つの四半部といった、使用のために四半部に分けられることが可能である。より具体的には、ＢＴＢ１ ２０６はメモリ構造であるが、ＢＴＢ１ ２０６は、図４の親ベース・デザインの複数のセクションとして動作される。図４では、ＢＴＢ１ ２０６は、親０および１に対するＢＴＢ１ ２０６＿０およびＢＴＢ１ ２０６＿１としてそれぞれ利用されるＢＴＢ１ ２０６を描写した２つの四半部で表されている。同様に、各四半部は、図４の親ベース・デザインのＬＯＢ２０８＿０およびＬＯＢ２０８＿１として描写された独自のＬＯＢ２０８を有する。マルチプレクサ４０２＿０および４０２＿１は、選択の所定の様式に基づいて、予測ロジック２３０へのメタデータの適切なラインを設けるために利用されてもよい。

【0026】

ＢＴＢ１ ２０６は、ライン毎に読み出され、出力は、ＬＯＢ２０８（ＬＯＢ２０８＿０および２０８＿１を含む）などの予測キャッシュに書き込まれ、このライン内にとどまりながら再使用されることになる。インデックス・パイプライン（例えば、図５に描写されたインデックス・パイプライン５５２）は、ＢＴＢ１ ２０６を読み取り、出力をＬＯＢ２０８に送るように構成される。予測パイプライン（例えば、図５に描写された予測パイプライン５５４）は、ＢＴＢ１ ２０６（ＢＴＢ１ ２０６＿０およびＢＴＢ１ ２０６＿１を含む）からのＢＴＢデータと、ＬＯＢ２０８（ＬＯＢ２０８＿０および２０８＿１を含む）からのＬＯＢデータとを使用して、プロセッサ１０１の予測ロジック２３０を介して予測するように構成される。メタデータ予測器２００では、インデックス・パイプライン５５２および予測パイプライン５５４は、命令実行パイプライン２５０と非同期的に動作することに加えて、連結解除され、互いに独立して動作する。

【0027】

分岐予測レイテンシは、いずれかのプロセッサにとって性能問題の原因である可能性があり、下流のパイプラインは、命令あたりのサイクル（ＣＰＩ：cycle per instruction）を低く維持するために、可能な限り素早く命令テキストを正確にフェッチしなければならない。正確な分岐予測は、このようなフェッチを可能にする。しかし、予測が利用できない場合、プロセッサは、先に進み、誤分岐ペナルティの危険を犯して間違った命令テキストをフェッチするか、新しい分岐予測が利用可能になるのを待ち、したがって、ＣＰＩを増大させる可能性がある。１つまたは複数の実施形態によれば、ＬＩＢ２０４およびＬＯＢ２０８へのバッファリング、ならびにＬＯＢ２０８内の予測メタデータの再使用は、低レイテンシ分岐予測を可能にし、これにより、命令フェッチを命令実行の前に置いておき、節電利益をもたらす。インデックス・パイプライン５５２と予測パイプライン５４との連結解除によって、インデックス・パイプライン５５２は、予測パイプライン５５４の前になることができ、これにより、他の予測レイテンシ誘導イベント（例えば、リード／ライト衝突等）を隠すことができる。さらに、予測パイプライン５５４が予測を可能な限り素早く生成できるようにするために、インデックス・パイプライン５５２は、予測パイプライン５５４の前に読み取られることになる。

【0028】

インデックス・パイプライン５５２および予測パイプライン５５４の詳細をさらに例示するために、図５は、１つまたは複数の実施形態による、メタデータ予測器２００用のメタデータ予測キャッシュ・プロセス５００を描写している。メタデータ予測キャッシュ・プロセス５００は、本明細書で論じられた他の図と共に、図１、図２、図３、および図４のプロセッサ１０１によって実行されるコンピュータ実行プロセスである。図５に示されているメタデータ予測キャッシュ・プロセス５００の説明は、適切であれば、図１、図２、図３、および図４を参照しながら行われる。

【0029】

インデックス・パイプライン５５２のブロック５０２において、メタデータ予測器２００は、ＬＩＢ２０４をポピュレートするように構成される。ＬＩＢ２０４には、命令実行パイプライン２５０または予測ロジック２３０あるいはその両方からのリセット命令アドレスがポピュレートされることが可能である。追加として、ＬＩＢ２０４は、アクセラレータ命令アドレスでポピュレートされることが可能である。アクセラレータ命令アドレスは、ライン・インデックス・アクセラレータ２０２からＬＩＢ２０４に送られることが可能である。ライン・インデックス・アクセラレータ２０２については、本明細書でさらに論じられる。ＬＩＢ２０４は、先入れ先出しバッファ（ＦＩＦＯ：first in first out）でも、別のタイプのバッファでもよい。リセット命令は、ＬＩＢ２０４内にインデックスまたはインデックス・ラインあるいはその両方を入れるために使用され、インデックス・ラインは、ＢＴＢ１ ２０６をサーチすること、またはＢＴＢ１ ２０６に問い合わせること、あるいはその両方のために格納され、最終的に利用される。ＬＩＢ２０４内のインデックスまたはインデックス・ラインあるいはその両方は、ＢＴＢ１ ２０６にアクセスするためにＬＩＢ２０４によって使用される命令アドレス・ビットのサブセットを指す。１つまたは複数の実施形態では、ＢＴＢ１ ２０６内の各エントリは、１２８バイト（Ｂ）ラインを表してもよく、ＬＩＢ２０４内のインデックス／インデックス・ラインは、ＢＴＢ１のサイズに基づいて、命令アドレス・ビット（４８：５６）などの、命令アドレス・ビットのサブセット（例えば、１２８Ｂラインのサブセット）を使用することができ、命令アドレス・ビット（４８：５６）は、ＢＴＢ１ ２０６を読み取るために利用される命令アドレスの命令アドレス・ビット４８～５６を指す。１つまたは複数の実施形態では、ＬＩＢ２０４内のインデックス／インデックス・ラインは、命令アドレス・ビットの任意の所定のサブセットであり、１２８Ｂが例として例示される。したがって、ＬＩＢ２０４のインデックス・ラインは、ＢＴＢ１ ２０６に問い合わせるために利用される。さらに、誤分岐など、命令実行パイプライン２５０の命令実行パイプライン・イベントは、インデックス・パイプライン５５２、予測パイプライン５５４、およびライン・インデックス・アクセラレータ２０２をリスタートさせることができる。

【0030】

ブロック５０４において、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、ＬＩＢ２０４を読み出すように構成され、これにより、命令アドレスを有するインデックスがＬＩＢ２０４から読み出される。ＬＩＢ２０４は、命令アドレスのインデックスを一度に読み出してもよい。

【0031】

ブロック５０６において、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、受け取った命令アドレスが有効であるか否かをチェックするように構成される。（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、実際の命令アドレスがＬＩＢ２０４から読み出されたかどうか、または出力が空であるかどうかをチェックするように構成される。各命令アドレスは、ライン（例えば、キャッシュ・ライン）におけるエントリとして、またはエントリのグループ／ブロックとして、あるいはその両方として、（例えば、連続的に）一度に１つ読み出されてもよい。（「ＮＯ」）命令アドレスが空の場合、フローは、ブロック５０４に戻り、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、インデックスがポピュレートされているはずのＬＩＢ２０４を読み取るように構成される。「ＹＥＳ」命令アドレスが有効である（すなわち、存在する）場合、フローは、ブロック５０８に進む。また、「ＹＥＳ」命令アドレスが有効である（すなわち、存在する）場合、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、ブロック５１０において、これがＬＩＢ２０４の最後のエントリであるかどうかチェックするように構成される。ブロック５１０は、このエントリがＬＩＢ内の最後のインデックスであるかどうかチェックする。このエントリがＬＩＢ内の最後のエントリでない（「ＮＯ」）場合、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、ブロック５０４に戻ることによって、ＬＩＢ内の次のエントリを読み出すように構成される。（「ＹＥＳ」）このエントリがＬＩＢ２０４内の最後のエントリである場合、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、ブロック５１２においてＬＩＢ２０４の最後尾にポピュレートするために、現在のライン（例えば、ラインＸ）の後の、次の連続したラインに進むことによって、ラインＸ＋１を生成するように構成され、フローは、ブロック５０４に戻る。メタデータ予測器２００は、ラインＸ＋１をＬＩＢの最後尾に書き込み、「有効な」経路上のラインＸの処理を終えると、メタデータ予測器２００は、ラインＸ＋１を処理することになる。例えば、ラインＸ＋１は、ラインＸの後の命令テキストの次の連続した１２８Ｂラインを指す。１つまたは複数の実施形態では、ブロック５１０は、アクセラレータがもはやどこに行くべきかわからず、したがって、ＬＩＢが、ＢＴＢ１にアクセスするためのインデックスを使い果たしていても、予測を移動させ続けることが認識できる。このようなケースでは、インデックス・パイプライン５５２は、次のシーケンシャル・ラインを生成し、これを使用してＢＴＢ１をサーチするように構成される。

【0032】

ブロック５０８において、メタデータ予測器２００は、ＢＴＢ１ ２０６へのアクセスおよび問い合わせを行うために、ＬＩＢ２０４からインデックスのリストを送ることによって、ＢＴＢ１ ２０６にインデックスを付けるように構成される。インデックスの各インデックスは、ＢＴＢ１ ２０６を読み出すために利用される。インデックスは、ＢＴＢ１内のエントリにアクセスするために使用されるアドレス・ビットのサブセット（すなわち、同じインデックスを共有する複数のアドレス）である。タグは、ＢＴＢ１から取り出されたものが、探しているアドレスにマッチすることを検証するために使用される。図示されていないが、該当する場合、データを保持するために、インデックス・パイプライン５５２および予測パイプライン５５４において様々な待ち行列を利用することができる。分岐ターゲット・バッファとして、ＢＴＢ１ ２０６は、分岐すると推測された（または分岐すると決められた、あるいはその両方）、および分岐しないと推測された分岐を、そのターゲットと共に含み、追跡する。ＢＴＢ１ ２０６は、分岐詳細についてのメタデータを含む大きいアレイまたはキャッシュあるいはその両方である。ＢＴＢ１ ２０６は、サーチに備えて、命令アドレス・ビットをタグとして保持する。

【0033】

ブロック５１４において、メタデータ予測器２００は、ＢＴＢ１ ２０６内にヒットがないかチェックするように構成される。（例えば）ＢＴＢ１内のタグは、インデックスにおける現在のサーチ・タグと比較される。これらがマッチすると、ＢＴＢ１から読み取られたメタデータのラインは、予測パイプライン５５４への入力として使用されることになる。ＢＴＢ１内のタグが現在のサーチ・タグにマッチしない場合、ラインは、予測用に使用されない。１つまたは複数の実施形態では、ヒットがあるか否かは、フローに影響を及ぼさず、メタデータ予測器２００は、ヒットに関わらずメタデータをＬＯＢに書き込むことができる。したがって、ブロック５１４からのフローは、実装形態に基づいて修正されてもよく、１つの実装形態は、このメタデータを予測用に使用できないので、このメタデータを削除することを選んでもよい。

【0034】

予測パイプライン５５４のブロック５２０において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、ＢＴＢ１ ２０６からのデータをＬＯＢ２０８にポピュレートするように構成される。ＬＩＢ２０４およびＬＯＢ２０８は、サイズおよび容量がＢＴＢ１ ２０６より小さいことに留意されたい。ＬＯＢ２０８には、ＢＴＢ１ ２０６のキャッシュ・ヒットからデータがポピュレートされる。ＢＴＢ１ ２０６と全く同じように、ＬＯＢ２０８は、ロケーション、方向、およびターゲットを含む分岐およびターゲット・アドレス情報を格納する。ＢＴＢ１およびＬＯＢは分岐予測に利用可能であるが、どのような目的であっても、任意のメタデータと共に利用可能であることを理解されたい。

【0035】

ブロック５２２において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、ＬＯＢ２０８内のライン（例えば、キャッシュ・ライン）を読み出すように構成される。例えば、ＬＩＢ２０４からのインデックス／インデックス・ラインが、ＢＴＢ１ ２０６からのメタデータのラインを読み取るために使用される。１つまたは複数の実施形態では、ＬＯＢ２０８の出力は、ＬＩＢ２０４からのインデックスによって、サーチされた命令テキストの１２８Ｂラインに関連付けられた分岐予測メタデータのラインである。

【0036】

ブロック５２４において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、ＬＯＢ２０８のラインに対して何かが読み出された（例えば、読み出された命令アドレスについてのメタデータのラインであった）かどうかをチェックするように構成される。キャッシュ・ラインについてのデータが読み出されなかった（「ＮＯ」）（すなわち、空）場合、フローは、ブロック５２２に戻る。「ＹＥＳ」データ（例えば、命令アドレスについてのメタデータのライン）が読み出された場合、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、予測を生成し、ブロック５２６において、予測（例えば、ターゲット・アドレス）を下流に送るように構成される。例えば、予測ターゲット・アドレスは、処理のために、命令実行パイプライン２５０の命令キャッシュおよびマージャ（ＩＣＭ）ユニット、ならびに、命令デコードおよびディスパッチ・ユニット（ＩＤＵ）に送られる。追加として、ブロック５２８において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、メタデータのラインにおける予測ターゲット・アドレスがイントララインであるかどうかをチェックするように構成される。予測ターゲット・アドレスがイントララインのとき、これは、予測ターゲット・アドレスが、ＬＯＢ２０８から読み出された命令テキストについてのメタデータの同じ／現在のライン内にあることを意味する。「ＹＥＳ」予測ターゲット・アドレスが、ＬＯＢ２０８から読み出された現在のライン内にある場合、ブロック５３０において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、エントリ命令アドレスをアップデートし、別のラインがＬＯＢ２０８から読み取られる必要なく、別の予測を生成するために使用されることになるアップデートされたエントリ命令アドレス（同じラインの次のターゲット・アドレス）を出力するように構成され、フローは、ブロック５３０に戻る。エントリ命令アドレスのアップデートは、予測のためにどの分岐が次に考慮されるかを指す。１２８Ｂラインを使用する例を続けると、このラインの第１のサーチが、この１２８Ｂラインのバイト２０におけるものであったと想定する。これは、バイト０から１９に分岐がある場合、処理がこの命令テキストを超えて既に分岐されているので、メタデータ予測器２００は、これらの分岐に関心がないことを意味する。イントラライン分岐は、（例えば、小さいループの場合）メタデータ予測器２００をバイト２０にすぐに戻すが、場合によっては、処理を異なるバイトにすることもある。イントラライン分岐のターゲットが、処理をバイト２０ではなく、バイト１０にすることだった場合、メタデータ予測器２００が最後の予測を行っていなかったとしても、メタデータ予測器２００は、バイト１０から１９におけるいずれか分岐を考慮しなければならないはずである。したがって、実質的に、サーチ開始位置は、イントラライン・ターゲットに基づいて移動される。ブロック５２６、５２８、および５３０は、アップデートされた命令アドレス（すなわち、アップデートされたターゲット・アドレス）を有する現在のラインを使用して新しい予測を生成する予測パイプライン５５４におけるループ５５０の実行を続けることができ、これにより、別の／その後のライン（またはエントリ）を読み出す必要がないことにより、メタデータ予測器２００を速くする。

【0037】

予測ターゲット・アドレスがイントララインでない（「ＮＯ」）場合、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、ブロック５３２において、読み取りポインタをインクリメントするように構成され、フローは、ブロック５２２に戻る。これにより、ＬＯＢ２０８が、次のラインを読み出す。１つまたは複数の実施形態では、ＬＯＢは、ＬＩＢのように、ＦＩＦＯのように実行可能であり、その一方で、他の実装形態が可能である。したがって、イントラライン分岐がないと、メタデータ予測器２００が決定した場合、これは、メタデータ予測器２００がこのＬＯＢエントリで実施され、ＦＩＦＯ内の次のエントリにインクリメント可能であることを意味する。

【0038】

図６は、１つまたは複数の実施形態による、メタデータ予測器キャッシュの例のブロック図である。図６は、ラインＸ、ラインＹ、およびラインＺである３つのコード・ラインを例示しており、これらのラインのそれぞれは、動的に推測される行われる（ＤＧＴ：dynamically guessed taken）分岐を含む。これらの分岐についての情報は、ＢＴＢ１ ２０６に収集されている。言い換えれば、ラインＸ、Ｙ、およびＺ（Ｘ、Ｙ、およびＺについてのメタデータのライン）は、ＬＯＢ２０８（すなわち、予測キャッシュ）に格納される。ＬＩＢ２０４からのインデックスを使用して、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント６０２においてＬＯＢ２０８のコードのラインＸ上の命令アドレスをサーチし、イベント６０４における、ＬＯＢ２０８内のコードのラインＹに分岐するコードのラインＸ上の動的に行われる分岐を（例えば、予測ロジック２３０を使用して）予測する。コードのラインＹ上のターゲット命令アドレスに分岐した後、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント６０６においてコードのラインＹ上の命令アドレスをサーチし、イベント６０８における、ＬＯＢ２０８内のコードのラインＺに分岐するコードのラインＹ上の動的に行われる分岐を（例えば、予測ロジック２３０を使用して）予測する。コードのラインＺ上のターゲット命令アドレスに分岐した後、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント６１０においてＬＯＢ２０８のコードのラインＺ上の命令アドレスをサーチし、プロセスは続く。

【0039】

図７は、１つまたは複数の実施形態による、インデックス・パイプライン５５２および予測パイプライン５５４を含む一般的なパイプラインの実例のブロック図である。図５のフローを再び参照すると、（例えば、点模様で描写された）オレンジ色の全てが、点線の左側のプロセスを指し、緑色の全てが、点線の右側のプロセスを指す。（オレンジ色の）各Ｂ０は、エントリがＬＩＢから読み取られること、および、ＢＴＢ１にインデックスを付けるためにエントリが使用されることを示している。（例えば、右肩上がりの斜線で描写された、緑色の）各Ｂ２は、エントリがＬＯＢから読み取られたものであること、およびエントリが予測を生成するためのものであることを示している。

【0040】

図８は、１つまたは複数の実施形態による、メタデータ予測器キャッシュの例のブロック図である。図８は、ラインＸ、ラインＹ、およびラインＺであり、動的に推測され行われる（ＤＧＴ）分岐を含む、３つのコード・ラインを例示している。これらの分岐についての情報は、ＢＴＢ１ ２０２に収集される。図８は、イントララインのケースの例である。ＬＩＢ２０４からのインデックスを使用して、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント８０２においてコードのラインＸの命令アドレスを最初にサーチするように構成され、このサーチが、イベント８０４において動的に推測される行われる分岐（ＤＧＴ）をもたらし、この分岐が、メタデータ予測器２００を、コードのラインＸ（すなわち、イントラライン）における別の命令アドレスに至らせる。予測パイプライン５５４において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント８０４におけるイントラライン分岐を認識し、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、ラインＸのメタデータをフェッチし直すためにＢＴＢ１ ２０６に戻るのではなく、イベント８０６において、新しいスタート命令（Ｘ’）を使用して、ＬＯＢ２０８（例えば、予測器キャッシュ）からのラインＸのメタデータを再使用することを決定し、再使用することができる。イベント８０６において、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、メタデータを有するコードの同じラインＸ上のターゲット命令アドレス（Ｘ’）をサーチする。ＬＯＢ２０８からメタデータをフェッチし直さずに、ＬＯＢ２０８から以前に読み出されたコードのラインＸのメタデータを再使用するこのプロセスは、全てがコードの同じラインＸ上にある動的に推測される行われる分岐に分岐する数多くの命令アドレスのための（図５に描写された）ループ５５０として続くことができる。これにより、分岐予測が速くなる。ある時点で、イベント８０８における動的に推測される行われる分岐（Ｘ’）が、例えばコードのラインＹ上にあるなど、コードのラインＸ上にないターゲット命令アドレスに分岐するので、ループ５５０は、終了のための条件を満たす。コードのラインＹ上のターゲット命令アドレスに分岐した後、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント８１０においてコードのラインＹ上のターゲット命令アドレス（Ｙ）をサーチし、イベント８１２における、ＬＯＢ２０８内のコードのラインＺに分岐するコードのラインＹ上の動的に行われる分岐を（例えば、予測ロジック２３０を使用して）予測する。コードのラインＺ上のターゲット命令アドレスに分岐した後、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、イベント８１４においてＬＯＢ２０８のコードのラインＺ上の命令アドレス（Ｚ）をサーチし、プロセスは続く。

【0041】

図９は、１つまたは複数の実施形態による、インデックス・パイプライン５５２および予測パイプライン５５４を含む一般的なパイプラインの実例のブロック図である。イベント６０４における分岐。特に、図９は、メタデータ予測器２００が、ＬＯＢ２０８の１回の読み取りから２つの分岐を予測したイントララインの例を例示している。図７と同様に、２つの独立したインデックスおよび予測パイプラインがある。しかし、図９は、イントラライン分岐を例示している。インデックス・パイプライン５５２の挙動は変わらないが、予測パイプライン５５４は、インデックス・パイプラインを介した追加のＢＴＢ１へのアクセスなく、追加の予測を生成することができる。

【0042】

図１０は、本発明の１つまたは複数の実施形態による、メタデータ予測器２００を使用してＢＴＢ１ ２０８にインデックスを付け、ＬＯＢ２０８をポピュレートし、予測を生成するための、コンピュータ実行方法１０００のフローチャートである。コンピュータ実行プロセス１０００は、図１のコンピュータ・システム１００を使用して実施されてもよい。図１のプロセッサ１０１は、本明細書で論じられる任意の他のプロセッサと共に、本明細書で論じられたプロセッサ１０１の機能を含むこと、または実行すること、あるいはその両方が可能である。プロセッサ１０１の機能は、図３１に描写されたハードウェアおよびソフトウェア層６０のハードウェア構成要素において使用または実行あるいはその両方が可能である。

【0043】

コンピュータ実行方法１０００のブロック１００２において、メタデータ予測器２００は、インデックスがメモリ・デバイス（例えば、ＢＴＢ１）を読み出すために使用されるインデックス・バッファ（例えば、ＬＩＢ２０４）内にインデックスを生成するために、（例えば、ＬＩＢロジック２２４を使用する）インデックス・パイプライン５５２を動作させるように構成される。ブロック１００４において、メタデータ予測器２００は、メモリ・デバイス（例えば、ＢＴＢ１）からの命令のメタデータを予測キャッシュ（例えば、ＬＯＢ２０８）にポピュレートするように構成される。ブロック１００６において、メタデータ予測器２００は、予測キャッシュ（例えば、ＬＯＢ２０８）からの命令のメタデータを使用して予測を生成するために、予測パイプライン５５４を動作させるように構成され、命令のメタデータを予測キャッシュにポピュレートすることが、予測パイプラインの動作と非同期的に実施される。

【0044】

命令のメタデータを予測キャッシュにポピュレートすることが、予測パイプラインの動作と非同期的に実施されることは、予測パイプラインのプロセスとは独立して、予測キャッシュについてのメタデータを読み出すためのメモリ・デバイス（例えば、ＢＴＢ１ ２０６）に絶えずインデックスを付けることを含む。例えば、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、図５のインデックス・パイプライン５５２のブロック５０４、５０６、５０８、５１０、５１２を実行し、その結果、図５の予測パイプライン５５４のブロック５２２、５２４、５２６、５２８、５３０、５３２の実行を何も誘発することなく、およびこれとは無関係に、ＢＴＢ１ ２０６からのメタデータをＬＯＢ２０８にポピュレートする（または、メタデータをＬＯＢ２０８に格納する）ように構成される。

【0045】

インデックス・バッファ（例えば、ＬＩＢ２０４）は、予測キャッシュ（例えば、ＬＯＢ２０８）からのメタデータを使用して、（例えば、予測ロジック２３０によって）予測を生成することを当てにせず、予測を生成する前に、予測キャッシュについてのメタデータでメモリ・デバイス（例えば、ＢＴＢ１ ２０６）を読み出すように構成される。例えば、（例えば、ＬＩＢロジック２２４を使用する）メタデータ予測器２００は、図５のインデックス・パイプライン５５２のブロック５０４、５０６、５０８、５１０、５１２を実行するように構成され、インデックス・パイプライン５５２は、図５の予測パイプライン５５４のブロック５２６において予測ロジック２３０を介して予測結果を生成することを当てにせず、予測結果を生成する前に、ＢＴＢ１ ２０６からのメタデータをＬＯＢ２０８に読み出す。予測パイプライン５５４は、予測キャッシュ（例えば、ＬＯＢ２０８）から命令のメタデータのラインを出力するように構成される。例えば、（例えば、ＬＯＢロジック２２８を使用する）メタデータ予測器２００は、予測パイプライン５５４におけるさらなる処理のために、ＬＯＢ２０８からメタデータのラインを読み出すように構成される。

【0046】

予測パイプライン５５４は、メモリ・デバイス（例えば、ＢＴＢ１）にアクセスし直す必要なく、予測キャッシュからの命令のメタデータのラインを絶えず再使用するように構成される。例えば、プロセッサ１０１のメタデータ予測器２００は、動的に推測される行われる分岐がイントララインである（すなわち、ＬＯＢ２０８から以前に読み取られたメタデータの同じライン上にある）とき、ＬＯＢ２０８にアクセスし直す（ＬＯＢ２０８を読み出す）必要なく、予測パイプライン５５４のブロック５２６、５２８、５３０を含むループ５５０を実行するように構成される。

【0047】

予測パイプライン５５４は、前の予測が、メタデータの（同じ）ラインに対して予測されたことに応答して、新しい予測を生成するために、予測キャッシュから出力された命令のメタデータのラインを絶えず再使用するように構成される。例えば、プロセッサ１０１のメタデータ予測器２００は、動的に推測される行われる分岐についての前の予測がイントララインであること（すなわち、ＬＯＢ２０８から以前に読み取られたメタデータの同じライン上にあること）に応答して、ブロック５２６において予測ロジック２３０を使用して新しい予測を生成するために、ＬＯＢ２０８から出力された命令のメタデータのラインを絶えず再使用するために、予測パイプライン５５４のブロック５２６、５２８、５３０を含むループ５５０を実行するように構成される。

【0048】

予測は、順不同の命令実行パイプライン２５０に提供され、順不同の命令実行パイプライン２５０は、インデックス・パイプライン５５２および予測パイプライン５５４と並列に動作する。

【0049】

本明細書で論じられるように、ＬＩＢ２０４にインデックスが付けられることが可能である。追加として、メタデータ予測器２００のライン・インデックス・アクセラレータ２０２は、ＬＩＢ２０４をさらにポピュレートするために利用されることが可能であり、ＢＴＢ１が予測パイプライン５５４より先にアクセスされることを可能にし、これにより、予測レイテンシを最小化させる。１つまたは複数の実施形態では、実装形態の例は、ＢＴＢ１内のエントリの数が５１２であるはずなので、命令アドレスのビット４８：５６を使用して、ＢＴＢ１にアクセスしてもよい。例は、１２８Ｂライン（すなわち、１２８Ｂに対応する５７：６３＝７ビット）上で実装形態の例が動作するので、ビット５６において停止可能である。

【0050】

１つまたは複数の実施形態によれば、ライン・インデックス・アクセラレータ２０２は、所与のエントリ・ポイント（すなわち、エントリ命令アドレス）のための、次の出口分岐ターゲット（すなわち、出口ターゲット命令アドレス）のレコードを含む。ライン・インデックス・アクセラレータ２０２におけるレコードは、ライン出口分岐と、連続してアクセスされるラインとの両方の指示を含む。例えば、ライン・インデックス・アクセラレータ２０２内部の配列は、ライン出口分岐およびシーケンシャル・ライン使用についての情報を含むことができる。ライン・インデックス・アクセラレータ２０２は、シーケンシャル・ライン・インデックスにアクセスする必要がある場合に、シーケンシャル・ライン・インデックスを生成するシーケンシャル・ライン・オフセット・エンジンを含むことができる。ライン・インデックス・アクセラレータ２０２は、この情報を使用して、（ＢＴＢ１ ２０６にインデックスを付けるために使用される）ＬＩＢ２０４をポピュレートし、これにより、予測パイプライン５５４の前にＢＴＢ１ ２０６を読み取ることができる。ＢＴＢ１ ２０６が読み取られると、残りの出口分岐のターゲット・アドレス（すなわち、分岐のための出口点におけるターゲット命令アドレスの残り）が、初期ターゲット比較メカニズムを介して決定されてもよい。このターゲット比較メカニズムは、ペイロード・マッチング・メカニズムと呼ばれてもよい。

【0051】

メタデータ予測器２００のライン・インデックス・アクセラレータ２０２の詳細を例示するために、図１１は、１つまたは複数の実施形態による、ライン・インデックス・アクセラレータ２０２に書き込むためのアクセラレータ・フロー１１００のフローチャートである。ライン・インデックス・アクセラレータ２０２は、アクセラレータ・フロー１１００、および、図１２で後述されるアクセラレータ・フロー１２００を実施するためのアクセラレータ・ロジック２２２を含むこと、または利用すること、あるいはその両方が可能である。

【0052】

アクセラレータ・フロー１１００のブロック１１０２において、ライン・インデックス・アクセラレータ２０２は、成功した予測を受け取るように構成される。成功した予測は、予測パイプライン５５４から、または命令実行パイプライン２５０から、あるいはその両方から、出力として受け取られることが可能である。成功した予測は、行われても行われなくてもよい分岐を有する命令アドレスについてのものであることが可能である。ブロック１１０４において、ライン・インデックス・アクセラレータ２０２は、分岐が行われたか行われなかったかをチェックするように構成される。（「Ｎｏ」）分岐が行われなかった場合、ライン・インデックス・アクセラレータ２０２は、ブロック１１０６において、オフセットをインクリメントするように構成され、フローは、ブロック１１０２に戻る。ライン・インデックス・アクセラレータ２０２には何も書き込まれない。オフセットをインクリメントすることは、ライン・インデックス・アクセラレータが、行われた分岐を見つけなかったので、ライン・インデックス・アクセラレータに格納する用意できた次のメタデータのラインを処理することを指す。「Ｙｅｓ」分岐が行われた場合、ライン・インデックス・アクセラレータ２０２は、ブロック１１０８において、行われた分岐がイントララインであったかどうかチェックするように構成される。本明細書で言及されたように、イントララインは、ターゲット・アドレスが、サーチされる命令アドレスと同じメタデータのライン上にあることを指す（すなわち、エントリ命令アドレスとターゲット・アドレスとが、メタデータの同じライン上にある）。「Ｙｅｓ」行われた分岐のターゲット・アドレスがイントララインである場合、ライン・インデックス・アクセラレータ２０２は、ブロック１１０２に戻るように構成され、ライン・インデックス・アクセラレータ２０２には何も書き込まれない。一方で、（「Ｎｏ」）行われた分岐のターゲット・アドレスがイントララインではない場合、ライン・インデックス・アクセラレータ２０２は、ブロック１１１０において、行われた分岐のターゲット・アドレスが正確であるかどうかチェックするように構成される。「Ｙｅｓ」ターゲット・アドレスが正確な場合、フローは、ブロック１１０２に進み、ライン・インデックス・アクセラレータ２０２には何も書き込まれない。言い換えれば、ターゲット・アドレスに必要な次のラインは、既にインデックス・パイプライン５５２および予測パイプライン５５４内にある。（「Ｎｏ」）行われた分岐のターゲット・アドレスが正確でない場合、ライン・インデックス・アクセラレータ２０２は、ブロック１１１２において、ライン・インデックス・アクセラレータ２０２をリスタートさせ、ブロック１１１４において、ライン・インデックス・アクセラレータ２０２をアップデートするように構成される。さらに、リスタート・イベントは、アクセラレータ、インデックス、および予測パイプラインを含む全てのパイプラインをリスタートさせる。ライン・インデックス・アクセラレータ２０２をアップデートすることは、行われる分岐のために正しいターゲット・アドレスが利用可能になるように、行われる分岐の正しいターゲット・アドレスを追加することを含むことができる。また、ライン・インデックス・アクセラレータ２０２をアップデートすることは、ヒットを判定するために使用される、分岐オフセットおよび任意のタグ情報をアップデートすることを含むことができる。

【0053】

図１２は、１つまたは複数の実施形態による、ライン・インデックス・アクセラレータ２０２をＬＩＢ２０４に読み出すためのアクセラレータ・フロー１２００のフローチャートである。ライン・インデックス・アクセラレータ２０２は、アクセラレータ・フロー１２００を実施するための、アクセラレータ・ロジック２２２を含むこと、または利用すること、あるいはその両方が可能である。アクセラレータ・フロー１２００のブロック１２０２において、ライン・インデックス・アクセラレータ２０２は、リセット・イベントを受け取るように構成され、リセット・イベントは、リセット・アドレスとしての命令アドレスを有する。リセット・イベントの例は、誤分岐であることが可能である。ブロック１２０４において、ライン・インデックス・アクセラレータ２０２は、リセット・アドレスを使用して、ライン・インデックス・アクセラレータ２０２にインデックスを付ける（例えば、ライン・インデックス・アクセラレータ２０２に問い合わせる）ように構成される。ブロック１２０６において、ライン・インデックス・アクセラレータ２０２は、リセット・アドレスがライン・インデックス・アクセラレータ２０２内のヒットであるかどうかチェックするように構成される。（「Ｎｏ」）命令アドレス（すなわち、リセット・アドレス）からのヒットがない場合、ライン・インデックス・アクセラレータ２０２は、ブロック１２０８において、ライン・インデックス・アクセラレータ２０２をシャットダウンし、次のリセット・アドレスから待つように構成される。「Ｙｅｓ」命令アドレス（すなわち、リセット・アドレス）からのヒットがある場合、ライン・インデックス・アクセラレータ２０２は、ブロック１２１０において、ライン・インデックス・アクセラレータ２０２から読み出されたラインが、シーケンシャル・ラインを必要とするかどうかチェックするように構成される。（「Ｎｏ」）ライン・インデックス・アクセラレータ２０２から読み出されたラインが、シーケンシャル・ラインを必要としない場合、ライン・インデックス・アクセラレータ２０２は、ブロック１２１４において、読み出されたライン（すなわち、ターゲット・ライン）を多重化するように構成され、その結果、ブロック１２１６において、ラインがＬＩＢ２０４に書き込まれる。さらに、読み出されたライン（すなわち、ターゲット・ライン）が、次の出口分岐のために、ライン・インデックス・アクセラレータ２０２に問い合わせる／インデックスを付けるために使用されるように、フローは、ブロック１２０４に戻る。

【0054】

「Ｙｅｓ」ライン・インデックス・アクセラレータ２０２から読み出されたラインが、シーケンシャル・ラインを必要とする場合、ライン・インデックス・アクセラレータ２０２は、ブロック１２１２において、シーケンシャル・ラインを出力するためにライン・オフセットを実施するように構成される。ブロック１２１４において、ライン・インデックス・アクセラレータ２０２は、ＬＩＢ２０４へのシーケンシャル・ラインを多重化し、ブロック１２１６において、シーケンシャル・ラインをＬＩＢ２０４に書き込むように構成される。例えば、ライン・インデックス・アクセラレータ２０２から読み出されたラインがラインＸの場合、ライン・インデックス・アクセラレータ２０２は、ライン・オフセットを実施してラインＸ＋１を取得するように構成され、ラインＸ＋１は、ＢＴＢ１ ２０６内にラインＸ＋１がないかサーチするのに必要な命令アドレス・ビットのサブセットに対応し、したがって、ライン・インデックス・アクセラレータ２０２は、ＬＩＢ２０４内のラインＸの直後にラインＸ＋１を格納する。ライン・オフセットを実施することは、ＢＴＢ１ ２０６内のシーケンシャル・ラインについてのメタデータの対応するラインに問い合わせるためのインデックスとして使用されるシーケンシャル・ライン（例えば、ラインＸ＋１）を作り出すために、所定の数のビットを前のライン（例えば、ラインＸ）に追加することを指す。ＢＴＢ１ ２０６内のメタデータの各ラインが、既知のフォーマットである（例えば、メタデータのラインが１２８Ｂである）ので、オフセットは、次のライン（すなわち、シーケンシャル・ライン）に移動するための固定量である。シーケンシャル・ライン（例えば、シーケンシャル・ラインＸ＋１）は、ブロック１２１０にフィードバックされ、ライン・インデックス・アクセラレータ２０２は、別のシーケンシャル・ラインが必要であるかどうかチェックするように構成され、必要な場合、例えばシーケンシャル・ラインＸ＋２など、次のシーケンシャル・ラインを生成するために、ブロック１２１２において、ライン・オフセットが追加される。このループは、１つまたは複数の実施形態では、３回続けることが可能であり、シーケンシャル・ラインＸ＋１、Ｘ＋２、Ｘ＋３になり、これらのそれぞれが、ＬＩＢ２０４に書き込まれる。１つまたは複数の実施形態では、シーケンシャル・ラインＸ＋１、Ｘ＋２、Ｘ＋３は、ＬＩＢ２０４に連続的に書き込まれることが可能である。１つまたは複数の実施形態では、シーケンシャル・ラインＸ＋１、Ｘ＋２、Ｘ＋３は全て、例えばＬＩＢ２０４と平行に、同時に書き込まれることが可能である。

【0055】

図１３は、１つまたは複数の実施形態による、ライン・インデックス・アクセラレータ２０２のレイテンシ・アクセラレータ・エントリの例のブロック図である。アクセラレータ・エントリの例には、ＬＩＢ２０４に何が書き込まれる（格納される）か、およびライン・インデックス・アクセラレータ２０２のサーチをどのように続けるかを決定するために使用される第１の部分１３５０がある。ライン・インデックス・アクセラレータ２０２がもはやシーケンシャル・ラインの生成を必要としなくなると、次のサーチのエントリ・ポイントになる出口分岐のターゲットは、新しいラインを読み取るためにライン・インデックス・アクセラレータ２０２にフィードバックされる。アクセラレータ・エントリの例の第１の部分１３５０は、出口分岐ターゲット・フィールド１３０２を、例えば命令アドレス・ビット４８：６２として、オフセット・フィールド１３０４をビット０：１として、およびＳＫＯＯＴフィールド１３０６をビット０：１として含む。

【0056】

アクセラレータ・エントリの例の第２の部分１３５２は、ライン・インデックス・アクセラレータ２０２内のヒット検出用に使用される。第２の部分１３５２は、例えば命令アドレス・ビット４８：５３としてのエントリ・ポイント・フィールド１３０８、命令アドレス０：１としてのグローバル経路ベクトル（ＧＰＶ）フィールド１３１０、およびトランザクション・レジスタ（ＴＩＤ）フィールド１３１２を含む。

【0057】

図１４は、１つまたは複数の実施形態による、ペイロード・マッチングを実施するためのアクセラレータ・フロー１４００のフローチャートである。ライン・インデックス・アクセラレータ２０２は、アクセラレータ・フロー１４００を実施するための、アクセラレータ・ロジック２２２を含むこと、または利用すること、あるいはその両方が可能である。ペイロード・マッチングは、ヒット検出に必要な命令アドレス・ビットを見つけるために、ＢＴＢ１データをアクセラレータ・データと組み合わせる。アクセラレータ・フロー１４００のブロック１４０２、１４０４において、ライン・インデックス・アクセラレータ２０２は、メタデータのラインのための命令アドレス・ビットである中身を使用してＬＩＢ２０４にポピュレートし、出力を「ＯＲ」演算する（"OR"）ように構成される。１つまたは複数の実施形態では、ライン・インデックス・アクセラレータ２０２は、ＢＴＢ１からの出力を多重化（ｍｕｘ）することができる。ＬＩＢ２０４は、独自に動作する。ＢＴＢ１にインデックスを付けるためにまだ使用されたことがない有効なエントリをＬＩＢ２０４が含む場合、ＬＩＢ２０４は、インデックスを付けるために、これらをＢＴＢ１に送ることになり、ＢＴＢ１が読み取られると、その中身は、ペイロード・マッチングのために、次のＬＩＢエントリと併用して使用されることになる。例えば、ペイロード・マッチングは、２つのＬＩＢエントリのＩＡ（４８：６２）を使用する（２つのＬＩＢエントリは、この例では、Ｙ（３２：４７）を見つけるためのＸ（４８：６２）およびＹ（４８：６２）であり、Ｙ（３２：４７）は、次のサーチに必要になる）。ライン・インデックス・アクセラレータ２０２は、次のサーチ中にＢＴＢ１に問い合わせるためにＹ（３２：４７）を必要としないが、例えば、本明細書で論じられたブロック５１４において、ライン・インデックス・アクセラレータ２０２には、ヒット検出のためにＹ（３２：４７）が必要になる。タグは、現在のサーチ・ラインのビットＹ（３２：４７）である。ＢＴＢ１は、読み出された１２８Ｂラインのビット３２：４７（例えば、これは、ＢＴＢ１（３２：４７）と呼ばれることもある）を含む。ヒットがあるか判定するために、Ｙ（３２：４７）およびＢＴＢ１（３２：４７）は、マッチしなければならず、マッチしない場合、読み取られたものは、異なるラインのためのものである。ペイロード・マッチングは、次のサーチのためのＹ（３２：４７）を見つけるために、現在のサーチＸのターゲット・アドレスの全てを見る。ＢＴＢ１ ２０６は、親ベース・デザインで動作可能であり、ＢＴＢ１ ２０６は、４つの四半部ＢＴＢ１ ２０６＿０、ＢＴＢ１ ２０６＿１、ＢＴＢ１ ２０６＿２、ＢＴＢ１ ２０６＿３（全体的にＢＴＢ１ ２０６と呼ばれる）に分けられるか、これらにおいて動作される。インデックスを付けられた後（例えば、サーチされた後）、それぞれのＢＴＢ１ ２０６＿０、ＢＴＢ１ ２０６＿１、ＢＴＢ１ ２０６＿２、ＢＴＢ１ ２０６＿３は、その出力を行う。１つまたは複数の実施形態では、それぞれのＢＴＢ１ ２０６＿０、ＢＴＢ１ ２０６＿１、ＢＴＢ１ ２０６＿２、ＢＴＢ１ ２０６＿３は、６つまでの分岐のためのターゲット命令アドレス・ビット（３２：６２）を出力することができる。

【0058】

図１５は、１つまたは複数の実施形態による、アクセラレータの例のブロック図である。図１５は、ライン・インデックス・アクセラレータ２０２内の（分岐を伴う）ラインＸ、ラインＹ、およびラインＺである３つのコードのラインを例示している。これらの分岐についての情報（すなわち、メタデータ）は、ＢＴＢ１ ２０２内に収集されたものである。インデックス・パイプライン５５２において、ライン・インデックス・アクセラレータ２０２は、ラインＸ用のエントリ命令アドレス（Ｘ）を用いてインデックスを付けられる（例えば、問い合わされる）ように構成され、ライン・インデックス・アクセラレータ２０２は、ラインＹ用のエントリ命令アドレス（Ｙ）へのポインタを見つける。したがって、ライン・インデックス・アクセラレータ２０２は、ラインＹ用のエントリ命令アドレス（Ｙ）をＬＩＢ２０４に書き込むように構成される。また、ラインＸ用のエントリ命令アドレス（Ｘ）には、ラインＸ上の出口分岐がある。

【0059】

ライン・インデックス・アクセラレータ２０２は、ラインＹ用のエントリ命令アドレス（Ｙ）を用いてインデックスを付けられるように構成され、ライン・インデックス・アクセラレータ２０２は、ラインＺ用のエントリ命令アドレス（Ｚ）へのポインタを見つける。したがって、ライン・インデックス・アクセラレータ２０２は、ラインＺ用のエントリ命令アドレス（Ｚ）をＬＩＢ２０４に書き込むように構成される。ラインＹ用のエントリ命令アドレス（Ｙ）には、ラインＹ上の出口分岐がある。さらに、ライン・インデックス・アクセラレータ２０２は、ラインＺ用のエントリ命令アドレス（Ｚ）を用いてインデックスを付けられるように構成され、プロセスは続く。

【0060】

図１６は、１つまたは複数の実施形態による、アクセラレータの例のブロック図である。図１６は、ライン・インデックス・アクセラレータ２０２内の４つのコードのラインを例示しており、シーケンシャル・ラインの使用が描写されている。これらの分岐についての情報（例えば、メタデータ）は、ＢＴＢ１ ２０２内に収集されたものである。インデックス・パイプライン５５２において、ライン・インデックス・アクセラレータ２０２は、ラインＸ用のエントリ命令アドレス（Ｘ）を用いてインデックスを付けられるように構成され、ライン・インデックス・アクセラレータ２０２は、ラインＹ用のエントリ命令アドレス（Ｙ）へのポインタを見つける。ラインＹ上のエントリ命令アドレス（Ｙ）へのポインタを見つけるために、ライン・インデックス・アクセラレータ２０２は、（例えば、図１２のブロック１２１０で論じられたように）シーケンシャル・ラインを必要とすることをラインＸ用のエントリ命令アドレス（Ｘ）が指示することを決定するように構成される。ライン・インデックス・アクセラレータ２０２は、シーケンシャル・ラインＸ＋１を生成し、（例えば、図１２のブロック１２１２、１２１４、１２１６で論じられたように）シーケンシャル・ラインＸ＋１をＬＩＢ２０４に書き込むように構成される。ブロック１２１０、１２１２、１２１４、１２１６のループは３回続けてもよく、シーケンシャル・ラインＸ＋１、Ｘ＋２、Ｘ＋３になる。しかし、シーケンシャル・ラインＸ＋１だけが、図１６に描写されている。シーケンシャル・ラインＸ＋１は、ラインＸ（すなわち、次の連続したライン）の後にあり、ラインＹの前にあることに留意されたい。同じことが、ラインＸ＋１およびＸ＋２についても当てはまる。別のケースでは、ライン・インデックス・アクセラレータ２０２は、シーケンシャル・ラインＸ＋１、Ｘ＋２、Ｘ＋３のそれぞれをＬＩＢ２０４に書き込むはずである。図１６の例に戻ると、その後、ライン・インデックス・アクセラレータ２０２は、エントリ命令アドレス（Ｙ）をＬＩＢ２０４に書き込む。

【0061】

ライン・インデックス・アクセラレータ２０２は、（例えば、図１２のブロック１２１０からブロック１２０４に戻るフローとして描写された）ラインＹ用のエントリ命令アドレス（Ｙ）を用いてインデックスを付けられるように構成され、ライン・インデックス・アクセラレータ２０２は、ラインＺ用のエントリ命令アドレス（Ｚ）へのポインタを見つける。したがって、ライン・インデックス・アクセラレータ２０２は、エントリ命令アドレス（Ｚ）をＬＩＢ２０４に書き込むように構成される。さらに、ライン・インデックス・アクセラレータ２０２は、ラインＺ用のエントリ命令アドレス（Ｚ）を用いてインデックスを付けられるように構成され、プロセスは続く。

【0062】

図１７は、１つまたは複数の実施形態による、ライン・オフセットのないライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。この例では、ライン・インデックス・アクセラレータ２０２は、ポピュレートされている。図１７は、図７および図９で上述されたパイプライン図に類似しているが、ここでは、ライン・インデックス・アクセラレータ２０２は、混ぜ合わされた状態で追加されている（例えば、左肩上がりの斜線として描写された黄色のブロック）。リセットされると、インデックス・パイプラインおよびアクセラレータ・パイプライン両方が、リセット・アドレスを使用し始める。サイクル１において、アクセラレータがまだパイプラインの１つのパスを完了していないので、インデックス・パイプラインは、（例えば、図５のブロック５１２として描写された）ラインＸ＋１を、ＬＩＢに書き込む。サイクル４において、ライン・インデックス・アクセラレータ２０２は、これが、ラインＸ＋１ではなく、代わりにラインＹを必要としていることを知り、したがって、ラインＸ＋１用のインデックス・パイプラインはキャンセルされ、ラインＸ＋１用のＬＩＢエントリがラインＹと取り替えられ、ラインＹ用のＢ０が始められる。Ｘ＋１サーチは、ライン・インデックス・アクセラレータ２０２からの新しい情報でキャンセルされたので、これは、予測の配信においてバブルを作り出す（サイクル６にＢ４がない）。

【0063】

図１８は、１つまたは複数の実施形態による、ライン・オフセットのあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。この例では、ライン・インデックス・アクセラレータ２０２は、ポピュレートされている。図１８は、図１７に類似しているが、ここでは、図１８は、シーケンシャル・ラインを混ぜ合わされた状態で追加している。１つの例のケースでは、ライン・インデックス・アクセラレータ２０２が、ラインＸ＋１を望んでいることを知ったとしても、ライン・インデックス・アクセラレータ２０２は、既にスタートしたＸ＋１インデックス・パイプライン（サイクル２でスタートしたもの）を盲目的にキャンセルし、別のものを２サイクル後でトリガして、図１７にあった同じ予測配信バブルを生じる。

【0064】

図１９は、１つまたは複数の実施形態による、ライン・オフセットのあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。この例では、ライン・インデックス・アクセラレータ２０２は、ポピュレートされている。図１９は、固定された、または、図１８の例に追加された、あるいはその両方の効率を表している。したがって、Ｘ＋１ラインが自動で起こるはずなので、アクセラレータ・パイプラインを実施するライン・インデックス・アクセラレータ２０２は、リセット・サーチがＬＩＢ用のＸ＋１ラインを生成する必要がないことを認識するように構成される。したがって、ライン・インデックス・アクセラレータ２０２は、ＬＩＢが書き込むＸ＋１を生成するのではなく、ラインＹをＬＩＢの最後尾に書き込む。別のケースでは、２つのシーケンシャル・ラインが必要であったことを初期のアクセラレータ・サーチが知っており、ライン・インデックス・アクセラレータ２０２が、Ｘ＋２およびＹをＬＩＢに書き込んだはずであることが想定されている。この潜在的な問題を解決することによって、Ｘ＋１のインデックス・パイプライン・サーチはキャンセルされず、予測バブルは発生しない。

【0065】

図２０は、１つまたは複数の実施形態による、ライン・オフセットおよびイントラライン分岐のあるライン・インデックス・アクセラレータを含むパイプラインの実例のブロック図である。この例では、ライン・インデックス・アクセラレータ２０２は、ポピュレートされている。図１８と同様に、図２０は、ここでは、ラインＸが２回アクセスされるように、イントラライン分岐を混ぜ合わされた状態で追加している。ラインＸにはイントラライン分岐があるので、図１８の潜在的問題によって作り出された予測バブルは隠されている。存在するＸ＋１の潜在的問題の解決に関わらず、予測バブルは、図１７から依然として存在していてもよい。しかし、イントラライン分岐の存在が、このバブルを隠すはずである。

【0066】

図２１は、本発明の１つまたは複数の実施形態による、ＢＴＢ１ ２０６をＬＯＢ２０８に読み出すためにインデックスが必要になる前に、ライン・インデックス・アクセラレータ２０２を使用して、メタデータ予測器２００のＬＩＢ２０４用のインデックスを決定するための、コンピュータ実行方法２１００のフローチャートである。コンピュータ実行方法２１００は、図１のコンピュータ・システム１００を使用して実施されてもよい。図１のプロセッサ１０１は、本明細書で論じられる任意の他のプロセッサと共に、本明細書で論じられたメタデータ予測器２００の機能を含むこと、または実行すること、あるいはその両方が可能である。本明細書で言及されたように、プロセッサ１０１の機能は、図３１に描写されたハードウェアおよびソフトウェア層６０のハードウェア構成要素において使用されること、または実行されること、あるいはその両方が可能である。

【0067】

コンピュータ実行方法２１００のブロック２１０２において、メタデータ予測器２００は、リセット・アドレスを使用してインデックス・アクセラレータ（例えば、ライン・インデックス・アクセラレータ２０２）に問い合わせるように構成される。ブロック２１０４において、メタデータ予測器２００は、問い合わせに応答して、インデックス・ライン（例えば、ラインＸ）がインデックス・アクセラレータ（例えば、ライン・インデックス・アクセラレータ２０２）内に存在すると決定するように構成される。ブロック２１０６において、メタデータ予測器２００は、インデックス・ラインがインデックス・アクセラレータ内にシーケンシャル・ラインを有するかチェックしたことに応答して、インデックス・アクセラレータ（例えば、ライン・インデックス・アクセラレータ２０２）内のインデックス・ラインへのシーケンシャル・ラインを決定するように構成される。例えば、図１２のブロック１２１０に描写されたように、ライン・インデックス・アクセラレータ２０２は、ライン・インデックス・アクセラレータ２０２がインデックス・ライン（例えば、ラインＸ）への、例えばシーケンシャル・ラインＸ＋１といった、シーケンシャル・ラインを含むかチェックするように構成される。ブロック２１０８において、メタデータ予測器２００は、インデックス・バッファにシーケンシャル・ラインを入れる（書き込む）ように構成される。

【0068】

インデックス・アクセラレータは、インデックス・ライン（例えば、ラインＸ）に基づいて、１つまたは複数の他のシーケンシャル・ライン（例えば、シーケンシャル・ラインＸ＋２、Ｘ＋３）を決定するように構成される。インデックス・アクセラレータ（例えば、ライン・インデックス・アクセラレータ２０２）は、予測パイプライン（例えば、予測パイプライン５５４または命令実行パイプライン２５０あるいはその両方）によって必要とされるシーケンシャル・ラインおよび１つまたは複数の他のシーケンシャル・ラインの前に、シーケンシャル・ラインおよび１つまたは複数の他のシーケンシャル・ラインをインデックス・バッファに入れるように構成される。インデックス・ラインは、所与のエントリ命令アドレスに対する分岐の出口ターゲット命令アドレスを含む。１つまたは複数の実施形態では、インデックス・ラインは、出口分岐命令アドレスおよび出口分岐のターゲット命令アドレスを考慮するように形成されたハッシュを含んでもよい。

【0069】

１つまたは複数の実施形態によるライン・インデックス・アクセラレータを有するプロセッサを使用することによる、多くの技術的利益および技術的ソリューションがある。ライン・インデックス・アクセラレータは、予測パイプラインの前にインデックス・パイプラインを維持し、これは、予測を生成するためにＬＯＢからの出力が必要になる前に、ＬＩＢが、ＢＴＢ１をＬＯＢに読み出すためのインデックスを有し使用することを意味する。例えば、ライン・インデックス・アクセラレータは、１つまたは複数の実施形態で準備されると、予測レイテンシを４サイクルから２サイクルに低減させる。また、インデックス・アクセラレータによってインデックスがＬＩＢに予め提供された結果として、インデックス・パイプラインが先に読み取ることができるので、ライン・インデックス・アクセラレータは、インデックス・パイプラインにおける遅延が予測レイテンシに及ぼす影響を小さくする。さらなる技術的利益およびソリューションとして、ライン・インデックス・アクセラレータは、行われるイントラライン分岐および全ての行われない分岐を無視する。どのＢＴＢ１のインデックスがサーチされる必要があるかを決定しようとするとき、行われない分岐は、どれも関係がない。したがって、これにより、予測パイプラインは、インデックス・パイプラインに影響を及ぼすことなくメタデータ予測キャッシュ（例えば、ＬＯＢ）を活用することができ、これにより、レイテンシ・アクセラレータの容量を実質的に大きくする。ライン・インデックス・アクセラレータを使用する１つまたは複数の実施形態は、セット・アソシエーティビティを可能にし、したがって、複数の有益な出口分岐が、同じインデックスにおいて保存可能になる。追加の技術的利益およびソリューションとして、１つまたは複数の実施形態は、ペイロード・マッチング中に、残りの命令アドレス・ビットを見つけるためのＢＴＢ１の読み取りの実施を活用することによって、コードを通じて分岐予測をトラバースすることが必要な（例えば、ライン・インデックス・アクセラレータに格納されることになる）アドレス・ビットの数を限定する。これは、スモール・ライン・インデックス・アクセラレータおよびＬＩＢ配列の使用を可能にする。

【0070】

１つまたは複数の実施形態によれば、プロセッサ１０１のメタデータ予測器２００は、本明細書でさらに論じられるような、可変長メタデータ予測パイプラインを含んでもよい。例えば、可変長メタデータ予測パイプラインは、予測パイプライン５５４に含まれてもよく、可変性は、予測パイプライン５５４において予測を出力するための時間を戦略的に遅延させることに基づく。１つまたは複数の実施形態では、予測パイプライン５５４の予測ロジック２３０は、当業者によって理解されるような他のデジタル論理回路（図示せず）と共に、図２２に描写されているような、主予測器２２０２および補助予測器２２０４（例えば、補助予測器１、２、３）を含むことができる。１つまたは複数の実施形態は、必要に応じて予測パイプライン５５４の長さ（レイテンシ）を動的に増大させることによって、より遅くより高い精度の補助予測器、および外部遅延を、予測パイプライン５５４に組み込むように構成される。主予測器２２０２は、補助予測器２２０４の精度を有していなくてもよいが、より速い予測を行う典型的なメタデータ予測器であることが可能である。１つまたは複数の実施形態では、主予測器２２０２は、依存関係予測器、ロード／ストア依存関係予測器、分岐履歴テーブル予測器、行われる分岐もしくは行われない分岐の予測器、他のメタデータ予測器、または同じものの組合せ、あるいはその組合せを含むことができる。補助予測器２２０４は、仮想化された重みを有するパーセプトロン分岐予測器、有益性追跡を備えた補助分岐予測器、他のメタデータ予測器、または同じものの組合せ、あるいはその組合せを含むことができる。

【0071】

ほとんどの分岐は、ＢＴＢ情報から直接的に予測可能であり、可能な限り低いレイテンシ分岐予測を生ずる。一部の分岐は、より複雑であり、より高い精度の補助予測器からの助けを必要とする。しばしば、これらの補助予測器は、予測を生成するのにより多くの時間をかける、または、（シリコン面積の制限により）予測パイプラインに物理的に近くない、あるいはその両方である。これらのあまり頻繁に使用されない補助予測器を受け入れるために全ての予測を遅延させることは、浪費的なものになるはずである。したがって、１つまたは複数の実施形態は、主予測器２２０２によって実施される、より速く簡単な（主）予測を遅延させることなく、必要に応じて、補助予測器２２０４によるこれらのより遅い（補助）予測が予測パイプライン５５４に組み込まれることを可能にする、動的な可変長の予測パイプラインを実行する。

【0072】

メタデータ予測器２００の可変長メタデータ予測パイプラインのさらなる詳細を例示するために、図２３は、１つまたは複数の実施形態による、（主予測器２２０２が使用されるときでも）いつ補助予測器２２０４を使用するべきか、またはいつ予測パイプラインを延長するべきか、あるいはその両方を決定するための、可変長メタデータ予測パイプライン・フロー２３００のフローチャートである。メタデータ予測器２００において、本明細書で論じられる可変長メタデータ予測パイプライン・フロー２３００を実施するために、主予測器２２０２、補助予測器２２０４、およびロジックを含む予測ロジック２３０が利用可能である。

【0073】

可変長メタデータ予測パイプライン・フロー２３００のブロック２３０２において、メタデータ予測器２００は、ＬＯＢ２０８からメタデータのラインを読み出すように構成される。例えば、ＬＩＢ２０４は、インデックス／インデックス・ラインを用いてＢＴＢ１ ２０６に問い合わせるように構成され、ＢＴＢ１ ２０６の出力は、ＬＯＢ２０８をポピュレートする。ＬＯＢ２０８は、ＬＯＢ２０８が利用可能になると同時に、メタデータを独自に処理する。ブロック２３０４において、メタデータ予測器２００は、出力されたメタデータのラインが有効であるかどうかチェックするように構成される。例えば、何かがＬＯＢ２０８から実際に読み出されたかチェックする。（「Ｎｏ」）メタデータのラインが実際に読み出されなかった場合、フローは、２３０２に戻る。「Ｙｅｓ」メタデータのラインが有効な場合、メタデータ予測器２００は、ブロック２３０６において、予測器ロジック２３０の主予測器２２０２を使用して予測を生成することと、ブロック２３０８において、予測器ロジック２３０の補助予測器２２０４（例えば、補助予測器１、２、３）を使用して補助予測を生成することとを同時に行うように構成される。ブロック２３１０において、メタデータ予測器２００は、主予測器２２０２からの主予測を、補助予測器２２０４（例えば、補助予測器１、２、３）からの補助予測と多重化するように構成される。補助予測は、補助予測と主予測とが異なるときに選択可能である。

【0074】

ブロック２３１２において、メタデータ予測器２００は、主予測器２２０２からの主予測が補助予測器２２０４からの補助予測と異なるかどうかチェックするように構成される。（「Ｎｏ」）予測が同じ場合、フローは、ブロック２３１６に進む。「Ｙｅｓ」主予測と補助予測とが異なる場合（例えば、指示で行われた、対、指示で行われなかったの場合）、メタデータ予測器２００は、ブロック２３２０において、補助予測が「ＡＮＤ」ロジックに渡されるべきであることを指示するために、ビット（例えば、０または１）の選択をマルチプレクサに提供するように構成される。そうでない場合、例えば、ブロック２３１２からの選択器信号がない場合、マルチプレクサは主予測を渡す。さらに、「Ｙｅｓ」主予測と補助予測とが異なる場合、メタデータ予測器２００は、ブロック２３１４において、補助予測が完了したか、または用意できているか、あるいはその両方であるかチェックするように構成される。補助予測が完了したか／用意できているかチェックすることは、補助予測からの情報全てが利用可能であると確認することを含む。補助予測は、補助予測が主予測とは異なると決定するのに十分な情報を含んでいたが、補助予測は、適切な指示またはターゲット情報あるいはその両方が予測パイプライン５５４に送られ、処理されるのをまだ待っていてもよい。実装形態の例では、メタデータ予測器２００は、主予測が正しいことと、マルチプレクサ２３１０に既に選択させているので補助予測器２２０４が必要ではなくなることとを想定するように構成されてもよい。補助予測が異なることをメタデータ予測器２００が知ると、メタデータ予測器２００は、正しい多重化の選択を生成するための一部のその後のサイクルまで待ち、（補助予測器２２０４からの新しいターゲット／指示情報を使用して）予測をブロードキャストできるように構成される。「Ｙｅｓ」補助予測が用意できている場合、「ＡＮＤ」ロジックに知らされてもよい。（「Ｎｏ」）補助予測が完了していない／用意できていない場合、メタデータ予測器２００は、ブロック２３１６において、予測パイプライン５５４の長さまたはレイテンシが延長されるべきかどうかチェックするように構成される。場合によっては、予測パイプライン５５４の長さまたはレイテンシは、補助予測が用意できるまで延長されてもよいが、ブロック２３１２またはブロック２３０２あるいはその両方に戻る。追加として、命令実行パイプライン２５０が、ブロック２３１８から新しい予測を受け取る用意ができていないという信号または指示あるいはその両方をメタデータ予測器２００が受け取った場合、メタデータ予測器２００は、命令実行パイプライン２５０までの、新しい予測（すなわち、補助予測、またはことによると主予測、あるいはその両方）の下流へのブロードキャストを遅延させることによって、予測パイプライン５５４の時間（すなわち、レイテンシ）を延長するように構成される。１つまたは複数の実施形態では、メタデータ予測器２００は、パイプラインを延長するために、フローをルートし直してブロック２３１２に戻すことができ、これにより、時間（すなわち、レイテンシ）を延長し、その後、新しい予測が、命令実行パイプライン２５０まで下流にブロードキャストされる。１つまたは複数の実施形態では、メタデータ予測器２００は、パイプラインを延長するために、フローをルートし直してブロック２３０２に戻すことができ（ルートし直すことが、ここでは示されている）、これにより、時間（すなわち、レイテンシ）を延長し、その後、新しい予測が、命令実行パイプライン２５０まで下流にブロードキャストされる。１つまたは複数の実施形態では、メタデータ予測器２００は、パイプラインを延長するために、（例えば、１つまたは複数のラッチまたは他のデジタル・ロジック構成要素あるいはその両方を使用して）所定の数のクロック・サイクルにわたって新しい予測を保持するように「ＡＮＤ」ロジックに命令することができ、これにより、時間（すなわち、レイテンシ）を延長し、その後、新しい予測が、命令実行パイプライン２５０まで下流にブロードキャストされる。１つまたは複数の実施形態では、メタデータ予測器２００は、パイプラインを延長するために、所定の数のクロック・サイクルにわたってカウントするようにカウンタ（図示せず）に命令することができ、これにより、時間（すなわち、レイテンシ）を延長し、その後、新しい予測が、命令実行パイプライン２５０まで下流にブロードキャストされる。メタデータ予測器２００は、ブロック２３１６において、延長する必要がないかチェックし続けるように構成される。

【0075】

（「Ｎｏ」）命令実行パイプライン２５０が、ブロック２３１８から新しい予測を受け取る用意ができていないという信号もしくは指示またはその両方（例えば、ビット）の受け取りをメタデータ予測器２００が停止すると、および／あるいは、補助予測が用意できると、メタデータ予測器２００は、ブロック２３２０、２３２２において、命令実行パイプライン２５０まで新しい予測（例えば、補助予測）を、ロジックを介して下流に渡すことを「ＡＮＤ」ロジックに行わせるように構成される。

【0076】

図２４は、１つまたは複数の実施形態による、下流の混雑を描写したパイプラインの実例のブロック図である。この例は、命令実行パイプライン２５０の一部であるか、または命令実行パイプライン２５０に連結されているか、あるいはその両方でもよい下流のロジックが、予測ロジック２３０からの予測（例えば、主予測または補助予測あるいはその両方）の用意ができていないことを例示している。したがって、メタデータ予測器２００の予測ロジック２３０は、ブロック２３１６に描写されたように、予測パイプライン５５４を延長するように構成され、（新しい）予測をスタートさせたメタデータのラインが、ＬＯＢ２０８内にまだ存在していることに留意されたい。用意できていることを命令実行パイプライン２５０が指示すると、メタデータ予測器２００は、（新しい）予測をスタートさせたメタデータの同じラインの出力を繰り返すためにＬＯＢポインタを移動させることができ、その結果、新しい予測が命令実行パイプライン２５０にすぐに渡され（すなわち、遅延または延長あるいはその両方がない状態で渡され）、これにより、可変長（例えば、時間）メタデータ予測パイプラインを用意する。

【0077】

図２５は、１つまたは複数の実施形態による、補助予測器２２０４が主予測器２２０２とは異なる予測を有することを描写した、パイプラインの実例のブロック図である。予測ＬＹにおける第１の試行において、異なる補助予測があるとき、メタデータ予測器２００は、主予測を、使用するべきものであるはずと想定して、選ぶ。しかし、サイクル６において、メタデータ予測器２００が予測をブロードキャストしようとしているとき、メタデータ予測器２００は、補助予測器が異なる情報を有していることを知る。その結果、メタデータ予測器２００は、主予測のブロードキャストをキャンセルし、新しい補助予測を選択する（例えば、多重度を下げる）。１つの実装形態の例では、これは実際には、はるばるＢ２まで戻り（これは、「ｂ２」がｂ４の下の丸括弧に現れる理由である）、メタデータ予測器２００がここで、補助予測を認識しているので、予測を生成し直す。２サイクル後のＢ６において、新しい予測がレポート可能になり、フローは、次のＬＯＢエントリに移動可能である。

【0078】

図２６は、１つまたは複数の実施形態による、補助予測器２２０４が主予測器２２０２と同じ予測を有することを描写したパイプラインの実例のブロック図である。この例は、延長または遅延あるいはその両方がない状態で予測パイプライン５５４が動作でき、これにより、延長もしくは遅延またはその両方が発生したときの複雑な分岐、および／あるいは、延長もしくは遅延またはその両方が発生したときの単純な分岐に対処するために、予測パイプライン５５４の可変性をもたらすことを例示している。したがって、予測パイプライン５５４は、例えば、補助予測と主予測とが同じとき、２クロック・サイクル緩まない／遅延しない。

【0079】

図２７は、本発明の１つまたは複数の実施形態による、可変長メタデータ予測パイプラインを使用するためのコンピュータ実行方法２７００のフローチャートである。コンピュータ実行方法２７００は、図１のコンピュータ・システム１００を使用して実施されてもよい。図１のプロセッサ１０１は、本明細書で論じられる任意の他のプロセッサと共に、本明細書で論じられたメタデータ予測器２００の機能を含むこと、または実行すること、あるいはその両方が可能である。プロセッサ１０１の機能は、図３１に描写されたハードウェアおよびソフトウェア層６０のハードウェア構成要素において使用されること、または実行されること、あるいはその両方が可能である。

【0080】

コンピュータ実行方法２７００のブロック２７０２において、メタデータ予測器２００は、（ＬＯＢ２０８からの）メタデータのラインを使用して、主予測を（例えば、主予測器２２０２を介して）、および補助予測を（例えば、補助予測器２２０４を介して）生成するように構成される。ブロック２７０４において、メタデータ予測器２００は、主予測と補助予測とが異なると決定するように構成される。ブロック２７０６において、メタデータ予測器２００は、主予測と補助予測とが異なることに応答して、補助予測の使用を選択または決定するように構成される。ブロック２７０８において、メタデータ予測器２００は、所定の時間（例えば、所定の数のクロック・サイクル）にわたって予測パイプライン５５４の長さを延長するように構成される。ブロック２７１０において、メタデータ予測器２００は、所定の時間にわたって延長したことに応答して、補助予測を命令実行パイプライン２５０に提供するように構成される。補助予測は、主予測より長い処理時間（例えば、より多くのクロック・サイクル）を必要とする。

【0081】

１つまたは複数の実施形態による、可変長メタデータ予測パイプラインを有するプロセッサを使用することによってもたらされる多くの技術的利益および技術的ソリューションがある。本明細書で論じられるように、基本的な予測の短いレイテンシを犠牲にすることなく、より遅くより精密な予測が予測パイプラインに組み込まれることが可能である。下流の命令フェッチに影響を及ぼす前に、より遅い予測が適用される。技術的利益およびソリューションによって、補助予測器は、面積を節約するために、集積回路チップ上に予測パイプラインから物理的に離れて存在することが可能である。例えば、下流のロジックがより多くの予測情報を受け入れることができないときの事例を、可変長メタデータ予測パイプラインは考慮することができる。可変長メタデータ予測パイプラインは、メタデータ予測器キャッシュ（例えば、ＬＯＢ）およびイントラライン分岐の再使用と併用して使用可能である。さらに、可変長メタデータ予測パイプラインは、親ベースのシステムに組み込み可能である。

【0082】

図２８は、本発明の実施形態による、メタデータ予測器２００用のシステム２８００のブロック図である。システム２８００は、最終的に集積回路２８２０に製作されるデザイン２８３０（メタデータ予測器２００を含む）を生成するために使用される処理回路２８１０を含む。集積回路２８２０の製作に含まれるステップは、よく知られており、本明細書に簡潔に記載されている。ルーティング計画の最適化を容易にするために、本発明の実施形態によるメタデータ予測器２００に部分的に基づいて物理レイアウト２８４０が最終決定されると、最終決定された物理レイアウト２８４０は、ファウンドリに送られる。最終決定された物理レイアウトに基づいて集積回路の層毎にマスクが生成される。次いで、ウエハは、マスク順のシーケンスで加工される。処理は、フォトリソグラフィおよびエッチングを含む。これは、図２９を参照しながらさらに論じられる。

【0083】

図２９は、本発明の例示的実施形態による、集積回路を製作する方法のプロセス・フローである。メタデータ予測器２００に部分的に基づく物理的なデザイン・データが取得されると、集積回路１２０は、図２９を参照しながら全体的に説明される既知のプロセスに従って製作可能である。一般に、最終的なデザインの複数のコピーを有するウエハは、各ダイが、集積回路２８２０の１つのコピーであるように、製作およびカットされる（すなわち、さいの目に切られる）。ブロック２９１０において、プロセスは、最終決定された物理レイアウトに基づいてリソグラフィ用のマスクを製作することを含む。ブロック２９２０において、ウエハを製作することは、マスクを使用して、フォトリソグラフィおよびエッチングを実施することを含む。ウエハがさいの目に切られると、ブロック２９３０において、欠陥のあるダイを全て取り除くために、各ダイの検査および分類が実施される。

【0084】

本開示は、クラウド・コンピューティングについての詳細な説明を含むが、本明細書で列挙される教示の実装形態は、クラウド・コンピューティング環境に限定されないことを理解されたい。むしろ、本発明の実施形態は、現在知られているか、後で開発される、他の任意のタイプのコンピューティング環境と併用して実施される能力がある。

【0085】

クラウド・コンピューティングは、最低限の管理努力またはサービスの提供者との対話で素早く提供および解放可能な、構成可能なコンピューティング・リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共用プールへの便利なオンデマンドのネットワーク・アクセスを可能にするためのサービス配信のモデルである。このクラウド・モデルは、少なくとも５つの特性、少なくとも３つのサービス・モデル、および少なくとも４つの展開モデルを含んでもよい。

【0086】

特性は以下の通りである。
オンデマンド・セルフサービス：クラウド利用者は、サービスの提供者との人間対話を必要とせず、必要に応じて自動的に、サーバ時間およびネットワーク・ストレージなどのコンピューティング能力を一方的に提供可能である。
ブロード・ネットワーク・アクセス：能力は、ネットワークを介して利用可能であり、異種混合のシンまたはシック・クライアント・プラットフォーム（例えば、モバイル・フォン、ラップトップ、およびＰＤＡ）による使用を促進する標準メカニズムを通じてアクセスされる。
リソース・プーリング：提供者のコンピューティング・リソースは、マルチ・テナント・モデルを使用して複数の利用者をサーブするためにプールされ、種々の物理および仮想リソースが、要求に応じて動的に割り当てられ、再割当てされる。利用者には一般に、提供されるリソースの正確な位置についての制御権も知識もなく、抽象化のより高いレベル（例えば、国、州、またはデータセンタ）の位置を指定し得るという点で、位置独立の意味がある。
迅速な弾力性：能力は、素早くスケール・アウトするために迅速かつ伸縮自在に、場合によっては自動的に提供され、素早くスケール・インするために迅速に解放可能である。利用者にとって、提供のために利用可能な能力は無制限のように見えることが多く、いつでも任意の量で購入可能である。
測定されるサービス：クラウド・システムは、サービスのタイプに適した何らかの抽象化レベル（例えば、ストレージ、処理、帯域幅、および有効なユーザ・アカウント）で計量能力を活用することによって、リソース使用量を自動的に制御し、最適化する。リソース使用率は、監視、制御、レポートされることが可能であり、利用されるサービスの提供者と利用者双方に透明性をもたらす。

【0087】

サービス・モデルは以下の通りである。
サービスとしてのソフトウェア（ＳａａＳ）：利用者に提供される能力は、クラウド・インフラストラクチャ上で動く提供者のアプリケーションを使用することである。アプリケーションは、ウェブ・ブラウザ（例えば、ウェブ・ベースのｅメール）などの、シン・クライアント・インターフェースを通じて様々なクライアント・デバイスからアクセス可能である。利用者は、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または、ことによると個々のアプリケーション能力を含む、基礎をなすクラウド・インフラストラクチャの管理も制御も行わないが、限定的なユーザ固有アプリケーション構成設定を例外とする可能性がある。
サービスとしてのプラットフォーム（ＰａａＳ）：利用者に提供される能力は、提供者によってサポートされるプログラミング言語およびツールを使用して制作された利用者制作または獲得アプリケーションを、クラウド・インフラストラクチャ上に配置することである。利用者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む、基礎をなすクラウド・インフラストラクチャの管理も制御も行わないが、配置されたアプリケーション、および場合によっては、アプリケーション・ホスティング環境構成に対する制御を行う。
サービスとしてのインフラストラクチャ（ＩａａＳ）：利用者に提供される能力は、処理、ストレージ、ネットワーク、ならびに、オペレーティング・システムおよびアプリケーションを含み得る任意のソフトウェアを利用者が展開して動かすことができる他の基本的なコンピューティング・リソースを提供することである。利用者は、基礎をなすクラウド・インフラストラクチャの管理も制御も行わないが、オペレーティング・システム、ストレージ、展開されたアプリケーションに対する制御、および場合によっては、選択されたネットワーキング構成要素（例えば、ホスト・ファイアウォール）の限定的な制御を行う。

【0088】

展開モデルは以下の通りである。
プライベート・クラウド：クラウド・インフラストラクチャは、組織のためにだけ運用される。クラウド・インフラストラクチャは、この組織または第三者によって管理されてもよく、オンプレミスまたはオフプレミスで存在することができる。
コミュニティ・クラウド：クラウド・インフラストラクチャは、いくつかの組織によって共有され、懸念（例えば、ミッション、セキュリティ要件、ポリシ、およびコンプライアンス考慮）を共有してきた固有のコミュニティをサポートする。クラウド・インフラストラクチャは、組織または第三者によって管理され、オンプレミスまたはオフプレミスで存在することができる。
パブリック・クラウド：クラウド・インフラストラクチャは、一般大衆または大規模業界団体に対して利用可能にされ、クラウド・サービスを売る組織によって所有される。
ハイブリッド・クラウド：クラウド・インフラストラクチャは、一意のエンティティのままであるが、データおよびアプリケーション移植を可能にする標準または独自の技術（例えば、クラウド間の負荷分散のためのクラウド・バースティング）によって一緒に結びつけられた２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の合成物である。

【0089】

クラウド・コンピューティング環境は、ステートレス性、低結合性、モジュール性、およびセマンティック相互運用性に焦点を置いたサービス指向のものである。クラウド・コンピューティングの中心には、相互接続ノードのネットワークを含むインフラストラクチャがある。

【0090】

ここで図３０を参照すると、例示的なクラウド・コンピューティング環境５０が描写されている。図示のように、クラウド・コンピューティング環境５０は、例えば、パーソナル・デジタル・アシスタント（ＰＤＡ）もしくはセルラー電話５４Ａ、デスクトップ・コンピュータ５４Ｂ、ラップトップ・コンピュータ５４Ｃ、または自動車コンピュータ・システム５４Ｎ、あるいはその組合せなど、クラウド利用者によって使用されるローカル・コンピューティング・デバイスが通信し得る、１つまたは複数のクラウド・コンピューティング・ノード１０を含む。ノード１０は、互いに通信してもよい。ノード１０は、本明細書で上述したようなプライベート、コミュニティ、パブリック、またはハイブリッド・クラウド、あるいはその組合せなど、１つまたは複数のネットワークにおいて、物理的または仮想的にグループ化されてもよい（図示せず）。これにより、クラウド・コンピューティング環境５０は、クラウド利用者がローカル・コンピューティング・デバイス上でリソースを維持する必要のない、サービスとしてのインフラストラクチャ、プラットフォーム、またはソフトウェア、あるいはその組合せを提供することができる。図３０に示されているコンピューティング・デバイス５４Ａ～Ｎのタイプは、例示にすぎないことが意図され、コンピューティング・ノード１０およびクラウド・コンピューティング環境５０は、（例えば、ウェブ・ブラウザを使用して）任意のタイプのネットワークまたはネットワーク・アドレス可能接続あるいはその両方を介して、任意のタイプのコンピュータ化デバイスと通信可能であることが理解される。

【0091】

ここで図３１を参照すると、クラウド・コンピューティング環境５０（図３０）によって提供される機能抽象化層のセットが示されている。図３１に示されている構成要素、層、および機能は、例示にすぎないことが意図され、本発明の実施形態は、これらに限定されないことを予め理解されたい。描写されたように、以下の層および対応する機能が提供される。

【0092】

ハードウェアおよびソフトウェア層６０は、ハードウェアおよびソフトウェア構成要素を含む。ハードウェア構成要素の例は、メインフレーム６１、ＲＩＳＣ（縮小命令セット・コンピュータ）アーキテクチャ・ベースのサーバ６２、サーバ６３、ブレード・サーバ６４、ストレージ・デバイス６５、ならびにネットワークおよびネットワーキング構成要素６６を含む。一部の実施形態では、ソフトウェア構成要素は、ネットワーク・アプリケーション・サーバ・ソフトウェア６７、およびデータベース・ソフトウェア６８を含む。

【0093】

仮想化層７０は、仮想サーバ７１、仮想ストレージ７２、仮想プライベート・ネットワークを含む仮想ネットワーク７３、仮想アプリケーションおよびオペレーティング・システム７４、ならびに仮想クライアント７５という、仮想エンティティの例が提供され得る抽象化層を提供する。

【0094】

１つの例では、管理層８０は、後述の機能を提供してもよい。リソース・プロビジョニング８１は、クラウド・コンピューティング環境内でタスクを実施するために利用されるコンピューティング・リソースおよび他のリソースの動的な調達を行う。計量および価格設定８２は、クラウド・コンピューティング環境内でリソースが利用されるときのコスト追跡、および、これらのリソースの利用量に対する請求またはインボイスを行う。１つの例では、これらのリソースは、アプリケーション・ソフトウェア・ライセンスを含んでもよい。セキュリティは、クラウド利用者およびタスクの本人確認、ならびに、データおよび他のリソースの保護を行う。ユーザ・ポータル８３は、利用者およびシステム・アドミニストレータに、クラウド・コンピューティング環境へのアクセスを提供する。サービス・レベル管理８４は、要求されるサービス・レベルが満たされるように、クラウド・コンピューティング・リソースの配分および管理を行う。サービス・レベル・アグリーメント（ＳＬＡ）計画および実行８５は、ＳＬＡに応じて、将来の要件が予想されるクラウド・コンピューティング・リソースの事前配置および調達を行う。

【0095】

ワークロード層９０は、クラウド・コンピューティング環境が利用され得る機能の例を提供する。この層から提供され得るワークロードおよび機能の例は、マッピングおよびナビゲーション９１、ソフトウェア開発およびライフサイクル管理９２、仮想クラスルーム教育配信９３、データ分析処理９４、トランザクション処理９５、ならびに、ワークロードおよび機能９６を含む。

【0096】

本発明の様々な実施形態は、関連する図面を参照しながら本明細書で説明される。本発明の代替実施形態は、本発明の範囲から逸脱することなく考案されることが可能である。以下の説明および図面において、要素の間の様々な接続および位置関係（例えば、上、下、隣、等）が説明される。これらの接続または位置関係あるいはその両方は、別途指定のない限り、直接的または間接的であることが可能であり、本発明は、この点に関して、限定することを意図するものではない。したがって、エンティティの連結は、直接的または間接的連結を指すことができ、エンティティ間の位置関係は、直接的または間接的位置関係であることが可能である。その上、本明細書に記載の様々なタスクおよびプロセスのステップは、本明細書で詳細に記載されていない追加のステップまたは機能を有する、より包括的な手順またはプロセスに組み込まれることが可能である。

【0097】

本明細書に記載の方法のうちの１つまたは複数は、データ信号に基づいて論理機能を実行するための論理ゲートを有する個別の論理回路、適切な組合せ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラム可能ゲート・アレイ（ＰＧＡ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等、当技術分野でそれぞれよく知られている任意の技術または技術の組合せで、実行可能である。

【0098】

簡潔さのために、本発明の態様の実施および使用に関係のある従来の技術は、本明細書で詳細に説明されることもされないこともある。特に、本明細書に記載の様々な技術的特徴を実施するためのコンピューティング・システムおよび特定のコンピュータ・プログラムの様々な態様が、よく知られている。したがって、簡潔さのために、多くの従来の実装形態の詳細は、本明細書では簡潔に言及されるだけであるか、あるいは、よく知られたシステムもしくはプロセスまたはその両方の詳細を提供することなく全面的に省略される。

【0099】

一部の実施形態では、様々な機能または行為は、所与のロケーションで、または、１つもしくは複数の装置もしくはシステムの動作と共に、あるいはその両方で、実施可能である。一部の実施形態では、所与の機能または行為の一部は、第１のデバイスまたはロケーションにおいて実施可能であり、残りの機能または行為は、１つまたは複数の追加のデバイスまたはロケーションにおいて実施可能である。

【0100】

本明細書で使用される専門用語は、特定の実施形態を説明するためのものにすぎず、限定することを意図するものではない。本明細書で使用されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、別途文脈が明白に指示しない限り、複数形も同様に含むことを意図している。用語「備える（comprises）」または「備える（comprising）」あるいはその両方は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素構成要素、またはそのグループ、あるいはその組合せの存在または追加を排除しないことがさらに理解されよう。

【0101】

下記の特許請求の範囲における全ての手段またはステップおよび機能要素の対応する構造、材料、行為、および同等物は、具体的に特許請求されるような他の請求要素と組み合わせて機能を実施するためのいずれかの構造、材料、または行為を含むことを意図している。本開示は、例示および説明のために提示されてきたが、網羅的であること、または開示の形式に限定されることを意図するものではない。本開示の範囲および思想から逸脱しない多くの変更形態および変形形態が当業者には明らかであろう。実施形態は、本開示の原理および実用的な用途を最も良く説明するために、および、想定される特定の使用に適するような様々な修正を伴う様々な実施形態についての開示を、他の当業者が理解できるようにするために、選ばれ、記載された。

【0102】

本明細書で描写された図は例示である。本開示の思想から逸脱しない、記載された図またはステップ（もしくは動作）に対する多くの変形形態が存在する可能性がある。例えば、アクションは、異なる順序で実施可能であるか、またはアクションは、追加、削除、もしくは修正可能である。また、用語「連結される」は、２つの要素間の信号経路を有することを表し、介在要素／接続が間にない要素間の直接接続を示唆していない。これらの変形形態の全ては、本開示の一部であるとみなされる。

【0103】

以下の定義および省略形は、特許請求の範囲および本明細書の解釈のために使用されることになる。本明細書で使用されるように、用語「備える（comprises）」、「備える（comprising）」、「含む（includes）」、「含む（including）」、「有する（has）」、「有する（having）」、「収める（contains）」、もしくは「収める（containing）」、またはこれらの他の任意の変形形態は、非排他的な包含を含めることを意図している。例えば、要素のリストを含む構造、混合、プロセス、方法、項目、または装置は、必ずしもこれらの要素にだけ限定されるのではなく、明確に列挙されていない、またはこのような構成物、混合、プロセス、方法、項目、もしくは装置に内在しない他の要素を含むことができる。

【0104】

追加として、用語「例示的」は、「例、事例、または例示として機能すること」を意味するために本明細書で使用される。「例示的」として本明細書で説明される任意の実施形態またはデザインは、他の実施形態またはデザインより好ましいまたは有利なものとして必ずしも解釈されるべきではない。用語「少なくとも１つ」および「１つまたは複数」は、１以上の任意の整数、すなわち１、２、３、４等を含むものと理解されている。用語「複数」は、２以上の任意の整数、すなわち２、３、４、５等を含むものと理解されている。用語「接続」は、間接的「接続」および直接的「接続」両方を含むことができる。

【0105】

用語「約（about）」、「実質的に（substantially）」、「およそ（approximately）」、およびこれらの変形形態は、本出願を提出したときに利用可能な機器に基づく特定の量の測定値に関連付けられたある程度の誤差を含むことを意図している。例えば、「約（about）」は、±８％もしくは５％の範囲、または所与の値の２％を含むことができる。

【0106】

本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組合せでもよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読ストレージ媒体（または複数の媒体）を含んでもよい。

【0107】

コンピュータ可読ストレージ媒体は、命令実行デバイスによる使用のための命令を保持および格納可能な有形デバイスであることが可能である。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述の任意の適切な組合せでもよいがこれらに限定されない。コンピュータ可読ストレージ媒体のより具体的な例の完全に網羅されていないリストは、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ（ＲＯＭ）、消去可能プログラマブル・リード・オンリ・メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・オンリ・メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、命令を記録したパンチ・カードまたは溝内隆起構造などの機械的にエンコードされたデバイス、および前述の任意の適切な組合せを含む。本明細書で使用されるようなコンピュータ可読ストレージ媒体は、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の伝送媒体を通じて伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて伝送される電気信号など、本質的に一時的な信号であると解釈されるべきではない。

【0108】

本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、あるいは、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくはワイヤレス・ネットワーク、またはその組合せといったネットワークを介して外部コンピュータまたは外部ストレージ・デバイスに、ダウンロード可能である。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを備えてもよい。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受け取り、それぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に格納するためにコンピュータ可読プログラム命令を転送する。

【0109】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、もしくは同様のものなどのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードでもよい。コンピュータ可読プログラム命令は、全面的にユーザのコンピュータ上で、または、部分的にユーザのコンピュータ上で、スタンド・アロンのソフトウェア・パッケージとして、あるいは、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、または全面的にリモート・コンピュータもしくはサーバ上で実行してもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されてもよく、または接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを通じて）外部コンピュータに対して行われてもよい。一部の実施形態では、プログラム可能論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別化することによって、コンピュータ可読プログラム命令を実行してもよい。

【0110】

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照しながら本明細書で説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実行可能であることが理解されよう。

【0111】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実行するための手段を作り出すべく、機械を生み出すために汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてもよい。これらのコンピュータ可読プログラム命令はまた、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為の態様を実行する命令を含む製品を、命令を格納したコンピュータ可読ストレージ媒体が備えるべく、コンピュータ可読ストレージ媒体に格納されてもよく、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに特定の様式で機能するように指図可能である。

【0112】

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実行するべく、コンピュータ実行処理を生み出すために、コンピュータ、他のプログラム可能装置、または他のデバイスで一連の動作ステップを実施するために、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされてもよい。

【0113】

図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。この点に関して、フローチャートまたはブロック図の中の各ブロックは、指定の論理機能を実施するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または一部を表してもよい。一部の代替実装形態では、ブロックに記された機能は、図に記された順序とは無関係に行われてもよい。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、ときには、含まれる機能に応じて逆の順序で実行されてもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、および、ブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定の機能もしくは行為を行うか、または、専用ハードウェアとコンピュータ命令との組合せを実行する、専用ハードウェア・ベースのシステムによって実行可能であることにも留意されたい。

【0114】

本発明の様々な実施形態の説明は、例示のために提示されてきたが、網羅的であること、または、開示された実施形態に限定されることを意図するものではない。説明された実施形態の範囲および思想から逸脱することなく、多くの変更形態および変形形態が当業者には明らかであろう。本明細書で使用される専門用語は、実施形態の原理、実用的用途、もしくは市場で見つかる技術に対する技術的改善を最もよく説明するように、または、本明細書に記載の実施形態を他の当業者が理解できるように、選ばれた。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【手続補正書】

【提出日】2024-07-30

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

コンピュータ実行方法であって、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させることと、
命令のメタデータを予測キャッシュにポピュレートすることであって、前記命令のメタデータが、前記メモリ・デバイスから読み取られる、前記ポピュレートすることと、
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させることと
を含む、コンピュータ実行方法。

【請求項2】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項１に記載のコンピュータ実行方法。

【請求項3】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項１に記載のコンピュータ実行方法。

【請求項4】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項5】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項6】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項１に記載のコンピュータ実行方法。

【請求項7】

前記予測が、順不同の命令実行パイプラインに送られ、前記順不同の命令実行パイプラインが、前記インデックス・パイプラインおよび前記予測パイプラインと並列に動作する、請求項１に記載のコンピュータ実行方法。

【請求項8】

システムであって、
コンピュータ可読命令を有するメモリと、
前記コンピュータ可読命令を実行するための１つまたは複数のプロセッサであって、前記コンピュータ可読命令が、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させること、
前記メモリ・デバイスからの命令のメタデータを予測キャッシュにポピュレートすること、および
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させること
を含むプロセスを実施するように前記１つまたは複数のプロセッサを制御する、前記プロセッサと
を備える、システム。

【請求項9】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項８に記載のシステム。

【請求項10】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項８に記載のシステム。

【請求項11】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項８に記載のシステム。

【請求項12】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項８に記載のシステム。

【請求項13】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項８に記載のシステム。

【請求項14】

前記予測が、順不同の命令実行パイプラインに送られ、前記順不同の命令実行パイプラインが、前記インデックス・パイプラインおよび前記予測パイプラインと並列に動作する、請求項８に記載のシステム。

【請求項15】

プログラム命令を具体化したコンピュータ可読ストレージ媒体を備えるコンピュータ・プログラムであって、コンピュータに、
インデックス・バッファ内にインデックスを生成するためにインデックス・パイプラインを動作させることであって、前記インデックスがメモリ・デバイスを読み出すために使用される、前記動作させることと、
前記メモリ・デバイスからの命令のメタデータを予測キャッシュにポピュレートすることと、
前記予測キャッシュからの前記命令の前記メタデータを使用して予測を生成するように予測パイプラインを動作させることであって、前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施される、前記動作させる、コンピュータ・プログラム。

【請求項16】

前記命令の前記メタデータを前記予測キャッシュに前記ポピュレートすることが、前記予測パイプラインの前記動作と非同期的に実施されることが、前記予測パイプラインのプロセスとは独立して、前記予測キャッシュについての前記メタデータを読み出すために前記メモリ・デバイスに絶えずインデックスを付けることを含む、請求項１５に記載のコンピュータ・プログラム。

【請求項17】

前記インデックス・バッファが、前記予測キャッシュからの前記メタデータを使用して前記予測を生成することを当てにせず、前記予測を生成する前に、前記予測キャッシュについての前記メタデータを有する前記メモリ・デバイスを読み出すように構成される、請求項１５に記載のコンピュータ・プログラム。

【請求項18】

前記予測パイプラインが、前記予測キャッシュからの前記命令の前記メタデータのラインを出力するように構成される、請求項１５に記載のコンピュータ・プログラム。

【請求項19】

前記予測パイプラインが、前記メモリ・デバイスにアクセスし直す必要なく、前記予測キャッシュからの前記命令の前記メタデータのラインを絶えず再使用するように構成される、請求項１５に記載のコンピュータ・プログラム。

【請求項20】

前の予測が、前記メタデータのラインに対して予測されたことに応答して、前記予測パイプラインが、新しい予測を生成するために、前記予測キャッシュから出力された前記命令の前記メタデータの前記ラインを絶えず再使用するように構成される、請求項１５に記載のコンピュータ・プログラム。

【請求項21】

コンピュータ実行方法であって、
リセット・アドレスを使用してインデックス・アクセラレータに問い合わせることと、
前記問い合わせに応答して、インデックス・ラインが前記インデックス・アクセラレータ内に存在すると決定することと、
前記インデックス・アクセラレータ内の前記インデックス・ラインへのシーケンシャル・ラインを決定することと、
インデックス・バッファに前記シーケンシャル・ラインを入れることと
を含む、コンピュータ実行方法。

【請求項22】

前記インデックス・アクセラレータが、前記インデックス・ラインに基づいて、１つまたは複数の他のシーケンシャル・ラインを決定するように構成され、
前記インデックス・アクセラレータが、予測パイプラインによって必要とされる前記シーケンシャル・ラインおよび前記１つまたは複数の他のシーケンシャル・ラインの前に、前記シーケンシャル・ラインおよび前記１つまたは複数の他のシーケンシャル・ラインを前記インデックス・バッファに入れるように構成される、
請求項２１に記載のコンピュータ実行方法。

【請求項23】

前記インデックス・ラインが、所与のエントリ命令アドレスに対する分岐の出口ターゲット命令アドレスを含む、請求項２１に記載のコンピュータ実行方法。

【請求項24】

コンピュータ実行方法であって、
メタデータを使用して主予測および補助予測を生成することと、
前記主予測と前記補助予測とが異なると決定することと、
前記主予測と前記補助予測とが異なることに応答して、前記補助予測を選択することと、
所定の時間にわたって予測パイプラインの長さを延長することと、
前記補助予測を命令実行パイプラインに送ることと
を含む、コンピュータ実行方法。

【請求項25】

前記補助予測が、前記主予測より長い処理時間を必要とする、請求項２４に記載のコンピュータ実行方法。

【国際調査報告】