知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-531525積層型スピン軌道トルク磁気抵抗ランダム・アクセス・メモリ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-29
(54)【発明の名称】積層型スピン軌道トルク磁気抵抗ランダム・アクセス・メモリ
(51)【国際特許分類】
H10B 61/00 20230101AFI20240822BHJP
H10N 50/80 20230101ALI20240822BHJP
【ＦＩ】
H10B61/00
H10N50/80 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024513755
(86)(22)【出願日】2022-08-11
(85)【翻訳文提出日】2024-02-29
(86)【国際出願番号】 EP2022072616
(87)【国際公開番号】W WO2023041267
(87)【国際公開日】2023-03-23
(31)【優先権主張番号】17/480,095
(32)【優先日】2021-09-20
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ウー、ヘン
(72)【発明者】
【氏名】レズニチェク、アレクサンダー
(72)【発明者】
【氏名】ヘクマットショアータバリ、バーマン
(72)【発明者】
【氏名】シエ、ルイロン
【テーマコード（参考）】
4M119
5F092
【Ｆターム（参考）】
4M119AA01
4M119AA11
4M119BB01
4M119BB20
4M119CC05
4M119DD05
4M119DD17
4M119DD26
4M119DD32
4M119EE05
4M119GG01
4M119JJ13
5F092AA04
5F092AA12
5F092AB07
5F092AC12
5F092AC25
5F092AC26
5F092AD26
5F092BC03
5F092BD13
5F092CA03
(57)【要約】
半導体構造は、下部固定層と下部バリア層と下部自由層とを有する、下部ＭＴＪスタックを含む。半導体構造はまた、上部固定層と上部バリア層と上部自由層とを有する、上部ＭＴＪスタックを含む。更に、半導体構造はまた、誘電体と上部重金属層と下部重金属層とを有する、スピン・ホール効果（ＳＨＥ）レールも含む。
【特許請求の範囲】
【請求項1】
半導体構造体であって、下部固定層、前記下部固定層の上にあり前記下部固定層に接触している下部バリア層、および前記下部バリア層の上にあり前記下部バリア層に接触している下部自由層を含む、下部磁気トンネル接合（ＭＴＪ）スタックと、
上部固定層、前記上部固定層の下にあり前記上部固定層に接触している上部バリア層、および前記上部バリア層の下にあり前記上部バリア層に接触している上部自由層を含む、上部ＭＴＪスタックと、
誘電体、前記誘電体の上方にあって前記誘電体に接触しておりかつ前記上部ＭＴＪスタックの前記上部自由層の下にあって前記上部自由層に接触している上部重金属層、および、前記誘電体の下にあって前記誘電体に接触しておりかつ前記下部ＭＴＪスタックの前記下部自由層の上にあり前記下部自由層に接触している下部重金属層を含む、スピン・ホール効果（ＳＨＥ）レールと
を備える、半導体構造体。
【請求項2】
前記下部ＭＴＪスタックの前記下部固定層の下にあり前記下部固定層に接触している下部電極を更に備える、請求項１に記載の半導体構造体。
【請求項3】
前記上部ＭＴＪスタックの前記上部固定層の上にあり前記上部固定層に接触している上部電極を更に備える、請求項２に記載の半導体構造体。
【請求項4】
前記上部電極の上にあり前記上部電極に接触している上部コンタクトと、前記下部電極の下にあり前記下部電極に接触している下部コンタクトと
を更に備える、請求項３に記載の半導体構造体。
【請求項5】
前記下部ＭＴＪスタックを被覆している下部窒化ケイ素キャップ層を更に備える、請求項１に記載の半導体構造体。
【請求項6】
前記上部ＭＴＪスタックを被覆している上部窒化ケイ素キャップ層を更に備える、請求項５に記載の半導体構造体。
【請求項7】
前記上部ＭＴＪスタックと前記下部ＭＴＪスタックとを包囲している酸化物層を更に備える、請求項６に記載の半導体構造体。
【請求項8】
上部重金属層と下部重金属層との間に挟まれこれらに接触している金属書き込み線を更に備える、請求項１に記載の半導体構造体。
【請求項9】
前記金属書き込み線は前記上部ＭＴＪスタックを覆って延びこれを包囲している、請求項８に記載の半導体構造体。
【請求項10】
前記金属書き込み線の下側部分を酸化物層が覆っており、前記金属書き込み線の上側部分は前記酸化物層から露出している、請求項９に記載の半導体構造体。
【請求項11】
半導体構造体を製造する方法であって、誘電体基板に下部金属コンタクトを形成することと、
前記誘電体基板上に下部金属電極を形成し、前記下部金属コンタクトに接触させることと、
前記下部金属電極上に下部磁気トンネル接合（ＭＴＪ）スタックを形成することであって、前記下部ＭＴＪスタックは下部固定層、下部トンネル・バリア層、および下部自由層を備える、前記形成することと、
前記下部ＭＴＪスタック上に共有されるスピン・ホール効果（ＳＨＥ）レールを形成することであって、前記ＳＨＥレールは下部重金属層、誘電体層、および上部重金属層を備える、前記形成することと、
前記ＳＨＥレール上に上部ＭＴＪスタックを形成することによって第１の前駆体構造体を作成することであって、前記上部ＭＴＪスタックは上部自由層、上部トンネル・バリア層、および上部固定層を備える、前記作成することと
を含む、方法。
【請求項12】
前記第１の前駆体構造体の側面を前記誘電体基板までイオン・ビーム・エッチングすることによって、第２の前駆体構造体を作成することを更に含む、請求項１１に記載の方法。
【請求項13】
前記第２の前駆体構造体上に窒化ケイ素キャップ層を堆積させることによって、第３の前駆体構造体を作成することを更に含む、請求項１２に記載の方法。
【請求項14】
前記第３の前駆体構造体上に酸化物層を堆積させることと、化学機械的平坦化を行うことと、
前記酸化物層をエッチ・バックすることと
を更に含む、請求項１３に記載の方法。
【請求項15】
前記窒化シリコン・キャップを前記酸化物層までエッチングし剥離することによって、第４の前駆体構造体を作成することを更に含む、請求項１４に記載の方法。
【請求項16】
前記第４の前駆体構造体上に非晶質シリコン（ａ－Ｓｉ）を堆積させエッチ・バックすることによって、第５の前駆体構造体を作成することを更に含む、請求項１５に記載の方法。
【請求項17】
前記第５の前駆体構造体上への第２の窒化シリコン・キャップ層の堆積およびエッチ・バックを更に含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電気技術、電子技術、およびコンピュータ技術に関し、より詳細には、磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）に関する。
【背景技術】
【0002】
ＭＲＡＭは情報を記憶する技術である。これは不揮発性ランダム・アクセス・メモリの一種で、磁気ドメインにデータを記憶する。ＭＲＡＭのアクセス時間は、スピン軌道トルク（ＳＯＴ）などの電子スピン移動技術を用いて改善することができる。ＭＲＡＭはトンネル磁気抵抗を利用してデータを記憶する。
【0003】
磁気トンネル接合スタックは、不揮発性メモリ・デバイスおよび磁界センサを含め、様々な電子的用途での使用に適している。磁気ランダム・アクセス・メモリ（ＭＲＡＭ）は例えば、フラッシュ・メモリよりも動作速度が速い。ＭＲＡＭデバイスは、用途によってはダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・デバイスを置き換え可能な場合がある。ＭＲＡＭは、磁気デバイスと標準的なシリコン・ベースのマイクロエレクトロニクスを組み合わせた不揮発性メモリで、不揮発性、高速の読み取り／書き込み動作、高い読み取り／書き込み耐久性、およびデータ保持力といった属性の組合せが得られる。ＭＲＡＭでは、データは電荷の代わりに磁気状態または磁気特性（例えば極性または磁気モーメントなど）として記憶される。典型的な構成では、各ＭＲＡＭセルは、データ記憶用の磁気トンネル接合（ＭＴＪ）デバイス（すなわちメモリセル）と、ビット線と、ワード線とを含む。一般に、ＭＴＪの電気抵抗は、特定のＭＴＪ層の相対的な磁気状態に基づいて高くなるかまたは低くなる。特定の磁界または電荷電流を印加してＭＴＪ層の磁気状態を切り替えることによって、ＭＴＪにデータが書き込まれる。ＭＴＪの抵抗を検出することでデータが読み取られる。磁気状態／特性を使用して記憶を行うことには２つの主要な利点がある。第１に、電荷とは異なり、磁気状態は時間とともに流出しないため、システムの電源を切っても記憶されたデータは残る。第２に、磁気状態の切り替えには、既知の摩耗メカニズムはない。「磁気抵抗（ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）」という用語は、ＭＴＪ記憶素子の特定の磁気状態が変化することによってＭＴＪ抵抗が変化する効果を表しており、これが「磁気抵抗（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）」ＲＡＭという名前の由来となっている。
【0004】
トンネル磁気抵抗（ＴＭＲ）は磁気トンネル接合（ＭＴＪ）において生じる磁気抵抗効果である。磁気トンネル接合は、２つの磁性層と、磁性層同士の間に配置されたトンネル・バリア層とを含む。磁性層はそれぞれ「参照」層と「自由」層として特徴付けることができ、トンネル・バリアは薄いトンネル酸化物層とすることができる。接合の１つの層の磁化方向は固定されており、この結果これは参照層として機能する。自由層の磁化は電気的入力によって決定することができる。ＭＴＪは２つの安定した抵抗状態を含む。参照層から自由層への電荷電流によって、エネルギー障壁が克服されてＭＴＪの状態が切り替わる。
【0005】
磁気トンネル接合は薄膜技術で製造される。工業規模では成膜はマグネトロン・スパッタ蒸着で行われ、実験室規模では、分子線エピタキシ、パルス・レーザ蒸着、および電子ビーム物理蒸着も利用される。接合はフォトリソグラフィで作製される。
【0006】
ＭＲＡＭビットを形成するためのＭＴＪ製造は困難な場合がある。１つの課題は、エッチング技術を用いたＭＴＪピラーの形成に関し、ピラー上に金属残渣を残す可能性がある。そのような残渣はトンネル・バリア間で電気短絡を引き起こすか、またはそれ以外でデバイス性能を損なう可能性がある。イオン・ビーム・エッチング（ＩＢＥ）は、複数材料のスタックのエッチングを可能にし、除去される材料の蒸気圧を無視できるが、性能に悪影響を及ぼす金属残渣を残す可能性がある。ＩＢＥ後の空気中での金属残渣の酸化は、ＭＴＪピラー上の残渣の大きさが不均一であることに一部起因して、制御が困難である。ＭＴＪピラーのＩＢＥ処理では、残渣の量およびサイズはエッチング・パターン密度とエッチング深さの関数である。金属残渣の通常の酸化を用いると、全体的な磁気反応、デバイス性能、およびプロセス再現性に悪影響を及ぼす可能性がある。
【発明の概要】
【0007】
本発明の原理は、積層型のスピン軌道トルク磁気抵抗ランダム・アクセス・メモリ（ＳＯＴ－ＭＲＡＭ）のための技術を提供する。一態様では、本発明のある態様に係る例示的な半導体構造は、下部固定層と、下部固定層の上にあり下部固定層に接触している下部バリア層と、下部バリア層の上にあり下部バリア層に接触している下部自由層とを含む、下部磁気トンネル接合（ＭＴＪ）スタックを含む。この例示的な半導体構造はまた、上部固定層と、上部固定層の下にあり上部固定層に接触している上部バリア層と、上部バリア層の下にあり上部バリア層に接触している上部自由層とを含む、上部ＭＴＪスタックも含む。更に、この例示的な半導体構造はまた、誘電体と、誘電体の上方にあって誘電体に接触しておりかつ上部ＭＴＪスタックの上部自由層の下にあってこの上部自由層に接触している上部重金属層と、誘電体の下にあって誘電体に接触しておりかつ下部ＭＴＪスタックの下部自由層の上にありこの下部自由層に接触している下部重金属層とを含む、スピン・ホール効果（ＳＨＥ）レールも含む。
【0008】
別の態様において、例示的な半導体構造は、下部固定層、下部固定層の上にあり下部固定層に接触している下部バリア層、および下部バリア層の上にあり下部バリア層に接触している下部自由層を含む、下部磁気トンネル接合（ＭＴＪ）スタックと、上部固定層、上部固定層の下にあり上部固定層に接触している上部バリア層、および上部バリア層の下にあり上部バリア層に接触している上部自由層を含む、上部ＭＴＪスタックと、誘電体、誘電体の上方にあって誘電体に接触しておりかつ上部ＭＴＪスタックの上部自由層の下にあってこの上部自由層に接触している上部重金属層、および、誘電体の下にあって誘電体に接触しておりかつ下部ＭＴＪスタックの下部自由層の上にありこの下部自由層に接触している下部重金属層を含む、スピン・ホール効果（ＳＨＥ）レールと、上部重金属層と下部重金属層との間に挟まれこれらに接触している金属書き込み線とを備える。
【0009】
別の態様によれば、半導体構造を製造する例示的な方法は、誘電体基板に下部金属コンタクトを形成することと、誘電体基板上に下部金属電極を形成し、下部金属コンタクトに接触させることと、下部金属電極上に下部磁気トンネル接合（ＭＴＪ）スタックを形成することであって、下部ＭＴＪスタックは下部固定層、下部トンネル・バリア層、および下部自由層を備える、下部ＭＴＪスタックを形成することと、下部ＭＴＪスタック上に共有されるスピン・ホール効果（ＳＨＥ）レールを形成することであって、ＳＨＥレールは下部重金属層、誘電体層、および上部重金属層を備える、ＳＨＥレールを形成することと、ＳＨＥレール上に上部ＭＴＪスタックを形成することによって第１の前駆体構造を作成することであって、上部ＭＴＪスタックは上部自由層、上部トンネル・バリア層、および上部固定層を備える、第１の前駆体構造を作成することと、を含む。
【0010】
上記を鑑みれば、本発明の技術はかなりの有益な技術的効果を提供し得る。例えば、１つまたは複数の実施形態は、以下のうちの１つまたは複数を実現する。
【0011】
ＭＴＪ（磁気トンネル接合）スタックの堆積およびパターニングを上部ＳＯＴ－ＭＲＡＭセルおよび下部ＳＯＴ－ＭＲＡＭセルの両方で一緒に行うこと、このことによって製造コストが削減され、アライメントの正確度が改善され、バック・スパッタの問題が軽減される。
【0012】
誘電体を薄い重金属層で挟むこと、このことは良好な誘電体絶縁および十分なスピン・ホール電流をもたらす。
【0013】
同じサイズの上部ＳＯＴ ＭＲＡＭおよび下部ＳＯＴ ＭＲＡＭ、このことは、ＭＲＡＭセルのフットプリントが節約され、バック・スパッタの問題を軽減するのにも役立つ。
【0014】
２つの積層型ＳＯＴ－ＭＲＡＭが中央で同じスピン・ホール効果（ＳＨＥ）パワー・レールを共有すること、このことはチップ上のスペースの効率的な使用またはより低い電力消費あるいはその両方につながる。
【0015】
実施形態によってはこれらの潜在的な利点を有しない場合もあり、これらの潜在的な利点は必ずしも全ての実施形態に要求されるものではない。本願の発明のこれらのおよび他の特徴および利点は、添付の図面と関連させて読まれることになる、その例示的な実施形態の以下の詳細な説明から、明らかになるであろう。
【図面の簡単な説明】
【0016】
【図1】磁気トンネル接合（ＭＴＪ）スタックを含むスピン・トルク伝達磁気抵抗（ＳＴＴ－ＭＲＡＭ）メモリ構造を描いた図である。
【図2】ＭＴＪスタックを含むスピン軌道トルク磁気抵抗（ＳＯＴ－ＭＲＡＭ）メモリ構造を描いた図である。
【図3】下部プレートおよび上部プレートが中間のＭＴＪスタックよりも幅広のプロトタイプのＳＯＴ－ＭＲＡＭを描いた図である。
【図4】例示的な実施形態に係る、２ビットのデータ記憶を可能にする共有されたスピン・ホール効果（ＳＨＥ）レールを有する、対のＳＯＴ－ＭＲＡＭ構造の磁区を描いた図である。
【発明を実施するための形態】
【0017】
本発明の原理を例示となる実施形態に即して説明する。ただし、本明細書において例示的に示され説明される特定の実施形態または方法あるいはその両方は、限定的なものではなく例示と見なされるべきであることを諒解されたい。また更に、本明細書の教示を与えられた当業者には、示されている実施形態に請求項の範囲内にある多数の修正を行い得ることが明らかになるであろう。つまり、本明細書に示され説明されている実施形態に関して限定は意図されていないか、またはそのような限定があると推測すべきではない。
【0018】
シリコン・ベースのデバイスは通常、電界効果トランジスタ（ＦＥＴ）またはその他の構造を含むデバイス（フロント・エンド・オブ・ライン／ＦＥＯＬ）層の上方に、複数の相互接続メタライゼーション層を含む。ミドル・オブ・ライン（ＭＯＬ）処理には、電界効果トランジスタ（ＦＥＴ）、抵抗器、ダイオード、コンデンサなどの論理回路構成要素用の金属コンタクトを製造するために通常使用されるステップが含まれる。バックエンド・オブ・ライン（ＢＥＯＬ）処理には、ＦＥＯＬ処理で形成されたデバイス同士を接続して電気回路を形成するための、相互接続金属ワイヤの作成が含まれる。相互接続ワイヤを含む金属線はＦＥＯＬ層の上方に順に堆積され（例えばＭ１、Ｍ２、Ｍ３、等）、導電体で充填されているトレンチおよびビアを備える誘電体層を含む。トレンチ開口部は従来、例えば知られているダマシン技術またはデュアル・ダマシン技術を用いて、誘電体層に形成される。Ｍ２線およびＭ３線はＭ１線よりもピッチが広い場合がある。各金属線中の相互接続ワイヤは、他の金属線中の相互接続ワイヤに、およびＦＥＯＬ層中のデバイスに電気接続されている。
【0019】
メモリ・デバイスをチップ上の特別なセクション内にではなくＦＥＯＬ層の近くに組み込むことで、アクセス時間および全体的な回路性能を得られる可能性がある。ＭＲＡＭはメモリ・デバイスの一種で、例えばＭ２線とＭ３線との間または層の間など、ＦＥＯＬ層のすぐ上方にある、ＢＥＯＬ ＣＭＯＳ処理と統合することができる。
【0020】
図１には、下部電極１０１上に取り付けられた磁気トンネル接合（ＭＴＪ）スタック１１２、１１４、１１６を含む、スピン・トルク伝達磁気抵抗（ＳＴＴ－ＭＲＡＭ）メモリ構造１００が描かれている。ビット線１０２およびソース線１０４は、固定層１１２と自由層１１４と誘電体１１６とを含むスタックに、読み出し電圧／書き込み電圧を供給する。ワード線１０６は、アクセス・トランジスタ１０８を介して読み出し／書き込み電圧の印加を制御する。単一の読み取り／書き込み経路１１０は、ビット線１０２から、スタック１１２、１１４、１１６、下部電極１０１、およびアクセス・トランジスタ１０８を通って、ソース線１０４へと流れる。
【0021】
図２には、下部電極２０１上に取り付けられたＭＴＪスタック２１２、２１４、２１６を含む、スピン軌道トルク磁気抵抗（ＳＯＴ－ＭＲＡＭ）メモリ構造２００が描かれている。読み出し線２０２、書き込み線２０３、およびソース線２０４は、固定層２１２と自由層２１４と誘電体２１６とを備えるスタックに、読み出し電圧および書き込み電圧を供給する。ワード線２０６は、アクセス・トランジスタ２０８を介して読み出し電圧および書き込み電圧の印加を制御する。読み取り経路２１０は、読み取り線２０２から、スタック２１２、２１４、２１６、下部電極２０１、およびアクセス・トランジスタ２０８を通って、ソース線２０４へと流れる。書き込み経路２１１は、書き込み線２０３から、スタック２１２、２１４、２１６、下部電極２０１、およびアクセス・トランジスタ２０８を通って、ソース線２０４へと流れる。
【0022】
図３には、下部電極３０２とＭＴＪスタック３０４、３０６と上部電極３０８とを有するＳＯＴ－ＭＲＡＭ構造３００を製造するための手法が描かれている。より幅の狭いＭＴＪスタック３０４、３０６は例えば、非選択的プロセスであるイオン・ビーム・エッチング（ＩＢＥ）によって形成することができる。１つまたは複数の実施形態では反応性イオン・エッチング（ＲＩＥ）技術は使用されないが、その理由は、ＭＴＪスタック３０４、３０６が材料の異なる多数の非常に薄い層（１オングストロームまたは更に薄い）を含み、そのためＲＩＥの選択的プロセスが容易に制御可能とならないためである。しかしながらＩＢＥでは、幅広の下部電極３０２からＭＴＪスタック３０４、３０６の側面上へのバック・スパッタの問題がある。バック・スパッタされた材料はスタック３０４、３０６を短絡させ、構造３００の動作に悪影響を及ぼす可能性がある。
【0023】
図４は、例示的な実施形態に係る、対のＳＯＴ－ＭＲＡＭ構造４００のあり得るメモリ状態を描いた図である。対のＳＯＴ－ＭＲＡＭ構造４００は、共有されたスピン・ホール効果（ＳＨＥ）レール４０６によって中央で接続されている、上側ＭＴＪスタック４０２および下側ＭＴＪスタック４０４を含む。上側スタック４０２および下側スタック４０４のそれぞれの固定層４０７、４０９は一定の磁気極性を有する。上側スタック４０２および下側スタック４０４のそれぞれの自由層４０８、４１０は、ＵＰ（０）矢印およびＤＯＷＮ（１）矢印で表される同じまたは異なる磁気極性を帯びることができ、その結果、構造４００全体が２ビットのデータを不揮発的に保持することができる。
【0024】
【0025】
図５には第１の前駆体構造５００が描かれている。方法１７００は、１７０２において、誘電体基板５０２に下部金属コンタクト５０４を形成することを含む。１７０４において、誘電体基板上に下部金属電極５０６を形成し、下部金属コンタクトに接触させる。１７０６において、下部金属電極上に下部磁気トンネル接合（ＭＴＪ）スタック５０７を形成する。下部ＭＴＪスタックは、下部固定層５０８と、下部トンネル・バリア層５１０と、下部自由層５１２と、を含む。１７０８において、下部ＭＴＪスタック上に共有されるスピン・ホール効果（ＳＨＥ）レール５１３を形成する。ＳＨＥレールは、下部重金属層５１４と、誘電体層５１６と、上部重金属層５１８とを備える。１７１０において、ＳＨＥレール上に上部ＭＴＪスタック５１９を形成することによって第１の前駆体構造５０を作り出し、このとき上部ＭＴＪスタックは、上部自由層５２０と、上部トンネル・バリア層５２２と、上部固定層５２４とを備える。したがって、構造５００は、誘電体基板５０２と、下部金属コンタクト５０４と、下部金属電極５０６とを含む。下部電極５０６の上方には下部ＭＴＪスタック５０７があり、これには強磁性下部参照（固定）層５０８と、下部トンネル・バリア５１０（例えば、酸化アルミニウムまたは酸化マグネシウム誘電体）と、強磁性下部自由層５１２とが含まれる。下部ＭＴＪスタック５０７の上方には共有されるＳＨＥレール５１３があり、これには下部重金属層５１４と、誘電体５１６と、および上部重金属５１８とが含まれる。１つ以上の実施形態において、例示的な重金属としては、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タンタル（Ｔａ）が挙げられる。共有されるＳＨＥレール５１３の上方には、上部自由層５２０と上部トンネル・バリア５２２と上部参照（固定）層５２４とを含む、上部ＭＴＪスタック５１９がある。上部ＭＴＪスタック５１９の上方には上部電極５２６がある。
【0026】
垂直ＭＴＪ構造に基づく高性能ＭＲＡＭには、良好に画定された界面と界面制御とが関係している。１つまたは複数の実施形態において、ＭＴＪ構造は、コバルト（Ｃｏ）・ベースの合成反強磁性体（ＳＡＦ）と、コバルト－鉄－ホウ素（ＣｏＦｅＢ）ベースの参照層と、酸化マグネシウム（ＭｇＯ）・ベースのトンネル・バリアと、ＣｏＦｅＢベースの自由層と、例えばタンタル（Ｔａ）またはルテニウム（Ｒｕ）あるいはその両方を含有する、キャッピング層とを含む。埋設型ＭＴＪ構造は多くの場合、ブランケットＭＴＪスタックのパターニングによって形成される。そのようなＭＴＪスタックの反応性イオン・エッチング（ＲＩＥ）処理およびイオン・ビーム・エッチング（ＩＢＥ）処理は、そのような処理が通常は、ＭＴＪスタック側壁上への厚い下部金属層の再スパッタリングに起因する短絡につながるため、大きな課題となっている。有利なことに、１つまたは複数の実施形態は、金属再スパッタリングによる短絡のリスクが低減された方法によって形成された、埋設型のＭＴＪ構造を提供する。
【0027】
図６には、構造５００をイオン・ビーム・エッチング（ＩＢＥ）するステップ１７１２の後の、第２の前駆体構造６００が描かれている。基板５０２は誘電体であるため、ＩＢＥ中のバック・スパッタによるスタック５０７、５１９の側面（図５に最もよく見えている）上で短絡するリスクのないことに留意されたい。
【0028】
図７には、構造６００上に窒化シリコン・キャップ層７２８を堆積させるステップ１７１４の後の、第３の前駆体構造７００が描かれている。
【0029】
図８には、構造７００上への酸化物層８３０の堆積、化学機械的平坦化、および酸化物８３０のエッチ・バックのステップ１７１６の後の、第４の前駆体構造８００が描かれている。
【0030】
図９には、窒化シリコン・キャップ７２８を酸化物層８３０までエッチングして剥離するステップ１７１８の後の、第５の前駆体構造９００が描かれている。
【0031】
図１０には、構造９００上に非晶質シリコン（ａ－Ｓｉ）１０３２を堆積させエッチ・バックするステップ１７２０の後の、第６の前駆体構造１０００が描かれている。
【0032】
図１１には、構造１０００上に第２の窒化シリコン・キャップ層１１３４を堆積させエッチ・バックするステップ１７２２の後の、第７の前駆体構造１１００が描かれている。
【0033】
図１２には、ａ－Ｓｉ １０３２を除去し、誘電体５１６を部分的にエッチングするステップ１７２４の後の、第８の前駆体構造１２００が描かれている。
【0034】
図１３には、構造１２００上に金属（例えば窒化チタン）の書き込み線１３３６を化学気相成長または原子層堆積させるステップ１７２６の後の、第９の前駆体構造１３００が描かれている。ＳＨＥレール５１３は（図５に最もよく見えているように）上部スタック５０７と下部スタック５１９との間で共有されているため、書き込み線１３３６は、上部自由層５２０または下部自由層５１２のいずれかに、あるいは両方に、書き込み電圧を供給することができる。
【0035】
図１４には、構造１３００上に上側酸化物層１４３８を堆積させエッチ・バックするステップ１７２８の後の、第１０の構造１４００が描かれている。
【0036】
図１５には、金属１３３６を上側酸化物層１４３８まで剥離するステップ１７３０の後の、第１１の構造１５００が描かれている。
【0037】
図１６には、最終酸化物層１６４２および上部金属コンタクト１６４４を堆積させるステップ１７３２の後の、最終構造１６００が描かれている。最終構造１６００は、構造４００の実施形態の詳細図である。
【0038】
上で検討した図面の図には、例示的な構造の製造における例示的な処理ステップ／段階が描かれている。全体的な製造方法およびそれにより形成される構造は完全に新規であるが、この方法を実施するために必要な個々の特定の処理ステップが、従来の半導体製造技術および従来の半導体製造ツーリングを利用する場合がある。これらの技術およびツーリングは、本明細書の教示を与えられた関連技術の当業者には、既に馴染みの深いものであろう。
【0039】
半導体デバイスの製造には、デバイスのパターニング工程の様々なステップが含まれる。例えば、半導体チップの製造は、例えばＣＡＤ（コンピュータ支援設計）によって生成された複数のデバイス・パターンから始まって、その後これに続いて、これらのデバイス・パターンを基板に複製する取り組みが行われる場合がある。複製工程には、様々な露光技術、および、様々なサブトラクティブな材料処理手順（エッチング）またはアディティブな材料処理手順（蒸着）あるいはその両方が含まれ得る。
【0040】
その場（in situ）でドープされる半導体材料のエピタキシャル堆積には、いくつかの異なる前駆体が使用され得る。いくつかの実施形態において、エピタキシャルに形成されるその場でドープされる半導体材料を堆積させるためのガス源は、シラン、ジシラン、トリシラン、テトラシラン、ヘキサクロロジシラン、テトラクロロシラン、ジクロロシラン、トリクロロシラン、ジシラン、およびこれらの組合せから堆積されるシリコン（Ｓｉ）を含み得る。他の例では、その場でドープされる半導体材料がゲルマニウムを含む場合、ゲルマニウム・ガス源は、ゲルマン、ジゲルマン、ハロゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン、およびこれらの組合せから成る群から選択され得る。本明細書に記載する半導体層の成長に採用され得る他のエピタキシャル成長工程の例としては、急速熱化学気相成長法（ＲＴＣＶＤ）、低エネルギー・プラズマ堆積法（ＬＥＰＤ）、超高真空化学気相成長法（ＵＨＶＣＶＤ）、大気圧化学気相成長法（ＡＰＣＶＤ）、および分子線エピタキシ法（ＭＢＥ）が挙げられる。
【0041】
「その場（in situ）」とは、ドープ層の導電型を決定するドーパントが、ドープ層を形成する工程ステップ、例えばエピタキシャル成長中に導入されることを意味する。「エピタキシャル成長」または「エピタキシャル堆積」あるいは「エピタキシャル成長および堆積」、ならびに、「エピタキシャルに形成された」または「エピタキシャルに堆積された」あるいは「エピタキシャルに形成および堆積された」という用語は、別の半導体材料（結晶性材料）の堆積面上に半導体材料（結晶性材料）を成長させることを意味し、その場合、成長させる半導体材料（結晶性被覆層）は、堆積面（シード材料）の半導体材料と実質的に同じ結晶特性を有する。エピタキシャル堆積工程では、ソース・ガスによって提供される化学反応物が制御され、システム・パラメータは、堆積する原子が、半導体基板の堆積面上を動き回りその結果堆積する原子が自身を堆積面の原子の結晶配列に合わせて配向するのに十分なエネルギーを伴って、堆積面に到達するように設定される。したがって、エピタキシャルに成長させた半導体材料は、エピタキシャルに成長させた材料が形成されている堆積面と実質的に同じ結晶特性を有する。
【0042】
本明細書で使用する場合、「導電型」という用語は、ドーパント領域がｐ型またはｎ型であることを表す。更に本明細書で使用する場合、「ｐ型」とは、真性半導体に、価電子の欠損を生じさせる不純物を添加することを指す。シリコン含有基板では、ｐ型ドーパント、すなわち不純物の例としては、ホウ素、アルミニウム、ガリウム、およびインジウムが挙げられるが、これらに限定されない。本明細書で使用する場合、「ｎ型」とは、真性半導体に、自由電子を与える不純物を添加することを指す。シリコン含有基板中のｎ型ドーパント、すなわち不純物の例としては、アンチモン、ヒ素、リンなどが挙げられるが、これらに限定されない。
【0043】
例示的なサブトラクティブ工程として、フォトリソグラフィ工程では、まず基板の上にフォト・レジスト材料の層が適用され、次にこれが、予め決定された１つまたは複数のデバイス・パターンに従って、選択的に露光される。光または他の電離放射線（例えば、紫外線、電子線、Ｘ線、等）に曝されたフォト・レジストの部分は、特定の溶液に対するその溶解性に、いくつかの変化が生じる場合がある。次いでフォト・レジストを現像液で現像することができ、このことにより、レジスト層の非照射部分（ネガ・レジストである）または照射部分（ポジ・レジストである）が除去され、フォト・レジストのパターンすなわちフォト・マスクが形成され得る。フォト・レジストのパターンすなわちフォト・マスクはその後、フォト・レジストのパターンの下にある基板に複写または転写される。
【0044】
半導体構造を作成する様々な段階で材料を除去するために当業者によって使用される技術が、数多く存在する。本明細書で使用する場合、これらの工程を総称的に「エッチング」と呼ぶ。例えば、エッチングには、ウェット・エッチング、ドライ・エッチング、化学的酸化物除去（ＣＯＲ）エッチング、反応性イオン・エッチング（ＲＩＥ）などの技術があるが、これらは全て、半導体構造を形成する際に選択された材料を除去するための、既知の技術である。スタンダード・クリーン１（ＳＣ１）は、強塩基、典型的には水酸化アンモニウムと、過酸化水素とを含有している。ＳＣ２は塩酸などの強酸と過酸化水素とを含有している。エッチングの技術および適用は当業者にはよく理解されており、したがって、そのような工程のより詳細な説明は本明細書には提示しない。
【0045】
指摘したように、全体的な製造方法およびそれにより形成される構造は新規であるが、この方法を実施するために必要な個々の特定の処理ステップが、従来の半導体製造技術および従来の半導体製造ツーリングを利用する場合がある。同じく指摘したように、これらの技術およびツーリングは、本明細書の教示を与えられた関連技術の当業者には既に馴染みの深いものであろう。また更に、半導体デバイスを製造するために使用される処理ステップおよびツーリングのうちの１つまたは複数は、いくつかの容易に入手可能な刊行物にも記載されており、例えば以下が挙げられ、これらはいずれも参照により本明細書に組み込まれる：Ｊａｍｅｓ Ｄ． Ｐｌｕｍｍｅｒら、「Ｓｉｌｉｃｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ： Ｆｕｎｄａｍｅｎｔａｌｓ， Ｐｒａｃｔｉｃｅ， ａｎｄ Ｍｏｄｅｌｉｎｇ 第１版」、Ｐｒｅｎｔｉｃｅ Ｈａｌｌ、２００１年、およびＰ．Ｈ． Ｈｏｌｌｏｗａｙら、「Ｈａｎｄｂｏｏｋ ｏｆ Ｃｏｍｐｏｕｎｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ： Ｇｒｏｗｔｈ， Ｐｒｏｃｅｓｓｉｎｇ， Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ， ａｎｄ Ｄｅｖｉｃｅｓ」、Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、２００８年。本明細書にはいくつかの個々の処理ステップが記載されているが、それらのステップは単に例示のためのものであり、適用可能と考えられるいくつかの等しく好適な代替形態に当業者が精通している可能性のあることを強調しておく。
【0046】
添付の図に示す様々な層または領域あるいはその組合せが、正確な縮尺では描かれていない場合のあることを諒解されたい。また更に、説明を容易にするために、そのような集積回路デバイスで一般に使用されるタイプの１つまたは複数の半導体層を、所与の図において明示的に示していない場合がある。このことは、明示的に示されていない半導体層が実際の集積回路デバイスにおいて省略されていることを示唆するものではない。
【0047】
これまでの考察によって、一般的な観点から、本発明のある態様に係る例示的な半導体構造５００が、下部固定層５０８と、下部固定層の上にあり下部固定層に接触している下部バリア層５１０と、下部バリア層の上にあり下部バリア層に接触している下部自由層５１２とを含む、下部磁気トンネル接合（ＭＴＪ）スタック５０７を含むことが、諒解されるであろう。この例示的な半導体構造５００はまた、上部固定層５２４と、上部固定層の下にあり上部固定層に接触している上部バリア層５２２と、上部バリア層の下にあり上部バリア層に接触している上部自由層５２０とを含む、上部ＭＴＪスタック５１９も含む。更に、この例示的な半導体構造５００はまた、誘電体５１６と、誘電体の上方にあって誘電体に接触しておりかつ上部ＭＴＪスタックの上部自由層の下にあってこの上部自由層に接触している上部重金属層５１８と、誘電体の下にあって誘電体に接触しておりかつ下部ＭＴＪスタックの下部自由層の上にありこの下部自由層に接触している下部重金属層５１４とを含む、スピン・ホール効果（ＳＨＥ）レール５１３も含む。したがって、有利なことに、ＳＨＥレールは、上部ＭＴＪスタックと下部ＭＴＪスタックとの間で共有され、１つまたは複数の実施形態では、これらのスタックは示されているような様式で一緒に動作することができる。
【0048】
１つまたは複数の実施形態において、半導体構造はまた、下部ＭＴＪスタックの下部固定層の下にありこの下部固定層に接触している、下部電極５０６も含む。
【0049】
１つまたは複数の実施形態において、半導体構造はまた、上部ＭＴＪスタックの上部固定層の上にありこの上部固定層に接触している、上部電極５２６も含む。
【0050】
１つまたは複数の実施形態において、半導体構造はまた、上部電極の上にあり上部電極に接触している上部コンタクト１６４４と、下部電極の下にあり下部電極に接触している下部コンタクト５０４と、を含む。
【0051】
１つまたは複数の実施形態において、半導体構造はまた、下部ＭＴＪスタックを被覆している下部窒化シリコン・キャップ層７２８も含む。
【0052】
１つまたは複数の実施形態では、半導体構造はまた、上部ＭＴＪスタックを被覆している上部窒化シリコン・キャップ層１１３４も含む。
【0053】
１つまたは複数の実施形態では、半導体構造はまた、上部ＭＴＪスタックおよび下部ＭＴＪスタックを包囲している酸化物層８３０、１６４２も含む。
【0054】
本発明の別の態様によれば、例示的な半導体構造１３００は、下部固定層、下部固定層の上にあり下部固定層に接触している下部バリア層、および下部バリア層の上にあり下部バリア層に接触している下部自由層を含む、下部磁気トンネル接合（ＭＴＪ）スタック５０７と、上部固定層、上部固定層の下にあり上部固定層に接触している上部バリア層、および上部バリア層の下にあり上部バリア層に接触している上部自由層を含む、上部ＭＴＪスタック５１９と、誘電体、誘電体の上方にあって誘電体に接触しておりかつ上部ＭＴＪスタックの上部自由層の下にあってこの上部自由層に接触している上部重金属層、誘電体の下にあって誘電体に接触しておりかつ下部ＭＴＪスタックの下部自由層の上にありこの下部自由層に接触している下部重金属層、および、上部重金属層と下部重金属層との間に挟まれこれらに接触している金属書き込み線１３３６を含む、スピン・ホール効果（ＳＨＥ）レール５１３とを含む。
【0055】
１つまたは複数の実施形態において、金属書き込み線は上部ＭＴＪスタックを覆って延び、これを包囲している。
【0056】
１つまたは複数の実施形態では、金属書き込み線の下側部分を酸化物層が覆っており、金属書き込み線の上側部分はこの酸化物層から露出している。
【0057】
１つまたは複数の実施形態では、半導体構造はまた、下部ＭＴＪスタックを被覆している下部窒化シリコン・キャップ層も含む。
【0058】
１つまたは複数の実施形態では、半導体構造はまた、上部ＭＴＪスタックを被覆している上部窒化シリコン・キャップ層も含む。
【0059】
１つまたは複数の実施形態では、半導体構造はまた、上部ＭＴＪスタックおよび下部ＭＴＪスタックならびに金属書き込み線を包囲している、酸化物層も含む。
【0060】
別の態様によれば、半導体構造を製造する例示的な方法１７００は、１７０２において、誘電体基板５０２に下部金属コンタクト５０４を形成することと、１７０４において、誘電体基板上に下部金属電極５０６を形成し、下部金属コンタクトに接触させることと、１７０６において、下部金属電極上に下部磁気トンネル接合（ＭＴＪ）スタック５０７を形成することであって、下部ＭＴＪスタックは下部固定層５０８、下部トンネル・バリア層５１０、および下部自由層５１２を備える、下部ＭＴＪスタックを形成することと、１７０８において、下部ＭＴＪスタック上に共有されるスピン・ホール効果（ＳＨＥ）レール５１３を形成することであって、ＳＨＥレールは下部重金属層５１４、誘電体層５１６、および上部重金属層５１８を備える、ＳＨＥレールを形成することと、１７１０において、ＳＨＥレール上に上部ＭＴＪスタック５１９を形成することによって第１の前駆体構造５００を作成することであって、上部ＭＴＪスタックは、上部自由層５２０と、上部トンネル・バリア層５２２と、上部固定層５２４とを備える、第１の前駆体構造を作成することと、を含む。
【0061】
１つまたは複数の実施形態において、この例示的な方法は、１７１２において、第１の前駆体構造の側面を誘電体基板までイオン・ビーム・エッチングすることによって第２の前駆体構造６００を作成することも含む。
【0062】
１つまたは複数の実施形態において、この例示的な方法はまた、１７１４において、第２の前駆体構造上に窒化シリコン・キャップ層を堆積させることによって、第３の前駆体構造７００を作成することも含む。
【0063】
１つまたは複数の実施形態において、この例示的な方法はまた、１７１６において、第３の前駆体構造上への酸化物層の堆積、化学機械的平坦化、および酸化物層のエッチ・バックによって、第４の前駆体構造８００を作成することも含む。
【0064】
１つまたは複数の実施形態において、この例示的な方法はまた、１７１８において、窒化シリコン・キャップを酸化物層までエッチングし剥離することによって、第５の前駆体構造９００を作成することも含む。
【0065】
１つまたは複数の実施形態において、この例示的な方法はまた、１７２０において、第５の前駆体構造上に非晶質シリコン（ａ－Ｓｉ）を堆積させエッチ・バックすることによって、第６の前駆体構造１０００を作成することも含む。
【0066】
１つまたは複数の実施形態において、この例示的な方法はまた、１７２２において、第６の前駆体構造上に第２の窒化シリコン・キャップ層を堆積させエッチ・バックすることによって、第７の前駆体構造１１００を作成することも含む。
【0067】
上記した技術の少なくとも一部は集積回路内で実装され得る。集積回路の形成では、半導体ウエハの表面上に繰り返しのパターンで同一のダイが製造されるのが一般的である。各ダイは本明細書に記載するデバイスを含み、他の構造または回路あるいはその両方を含んでもよい。ウエハから個々のダイが切断またはダイシングされ、その後集積回路としてパッケージングされる。当業者であれば、ウエハをダイシングしダイをパッケージングして集積回路を作成する方法が分かるであろう。
【0068】
上で検討した例示的な構造を、未加工の形態で（つまり、複数のパッケージングされていないチップを有する単一のウエハ）、ベア・ダイとして、パッケージングされた形態で、または、例示的な実施形態のうちの１つもしくは複数に従って形成された磁気トンネル接合を含む構造を有することで恩恵を受ける中間製品もしくは最終製品の一部として組み込まれた状態で、流通され得ることを、当業者は諒解するであろう。
【0069】
本明細書に記載する実施形態の説明は、様々な実施形態の一般的理解を提供することを意図しており、本明細書に記載する回路および技術を使用し得る装置およびシステムの、全ての要素および特徴の完全な記載としての役割を果たすことは意図されていない。他の多くの実施形態が本明細書の教示から当業者には明らかになるであろう。本発明の範囲から逸脱することなく構造的および論理的な置換および変更を行うことができるように、他の実施形態を利用することができ、また同教示から他の実施形態を導出することができる。いくつかの代替的実装形態において、例示的な方法のステップのうちのいくつかは、図に記されたものとは異なる順序で行われ得ることにも留意すべきである。例えば、連続して示される２つのステップが、実際には実質的に並行して実行されてもよく、または、時には特定のステップが、関わる機能性に応じて逆の順序で実行されてもよい。図面もまた単に具象化したものに過ぎず、正確な縮尺では描かれていない。したがって、本明細書および図面は、限定的な意味ではなく例示的な意味において検討されるべきである。
【0070】
本明細書では、実施形態が用語「実施形態」によって個々にまたはまとめてあるいはその両方で言及される場合があるが、これは単に便宜上のことであり、実際には２つ以上が示されている場合に、本願の範囲を何らかの単一の実施形態または発明概念に限定することは意図していない。したがって、本明細書には特定の実施形態が説明され記載されているが、示されているそれら特定の実施形態を、同じ目的を達成する構成で置換できることが理解されるべきである。本明細書の教示があれば、上記の実施形態の組合せ、および本明細書に明確に記載されていない他の実施形態が、当業者には明らかであろう。
【0071】
本明細書において使用される専門用語は、特定の実施形態を説明するためのものに過ぎず、限定的なものとなることは意図していない。本明細書で使用する場合、単数形の「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈上そうでないことが明確に示されていない限り、複数形も含むことを意図している。用語「ｃｏｍｐｒｉｓｅｓ（含む、備える）」または「ｃｏｍｐｒｉｓｉｎｇ（含む、備える）」あるいはその両方は、本明細書で使用するとき、述べられた特徴、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を指定するが、１つまたは複数の他の特徴、ステップ、動作、要素、構成要素、またはそれらの群、あるいはその組合せの存在または追加を除外しないことが、更に理解されるであろう。比高とは異なる、高さ要素または構造の互いに対する相対的な配置を示すために、「～の上（ａｂｏｖｅ）」および「～の下（ｂｅｌｏｗ）」および「垂直方向の（ｖｅｒｔｉｃａｌ）」などの用語が使用される。
【0072】
下記の特許請求の範囲におけるどのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の対応する構造、材料、動作、および均等物も、明確に特許請求される他の特許請求される要素と組み合わせて機能を実行するための任意の構造、材料、または動作を含むことを意図している。例示および説明の目的で様々な実施形態の説明を提示してきたが、これは網羅的であること、または開示される形態に限定されることは意図していない。当業者には、記載されている実施形態の範囲から逸脱することなく、多くの修正および変更が明らかであろう。実施形態は、原理および実際の適用を最もうまく説明するように、ならびに、他の当業者が、企図される特定の用途に適した様々な修正を行った様々な実施形態を理解できるように、選択され記載された。
【0073】
要約書は連邦規則集第３７編１．７２（ｂ）に準拠するように提供されている。要約書は、それが特許請求の範囲の範囲または意味を解釈または限定するのに使用されるものではないとの理解のもとで提示される。更に、上記の「発明を実施するための形態」において、本開示を合理化する目的で、様々な特徴が単一の実施形態において１つにまとめられているのが見られる場合がある。この開示の方法は、特許請求される実施形態が各請求項に明示的に記載されているよりも多くの特徴を要求する、という意図を反映しているものとして解釈されるべきではない。むしろ、付属の特許請求の範囲に反映されているように特許請求される主題は、単一の実施形態の全特徴よりも少ない特徴で成り立ち得る。したがって、以下の特許請求の範囲は本明細書において「発明を実施するための形態」に組み込まれており、各請求項は個別に特許請求される主題としてそれ自体で成立している。
【0074】
本明細書において提供される教示があれば、当業者は本教示および開示される実施形態の他の実装形態および応用形態を企図できるであろう。本明細書において添付の図面を参照して例示となる実施形態を説明したが、例示となる実施形態はこれらの厳密な実施形態に限定されないこと、ならびに、それらにおいて当業者によって付属の特許請求の範囲から逸脱することなく様々な他の変更および修正が行われることを理解されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【国際調査報告】