▶ マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドの特許一覧
特表2024-531574異種パッケージングのための無線周波数トランジスタ増幅器ダイにおけるメタル・ピラー接続トポロジ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-29
(54)【発明の名称】異種パッケージングのための無線周波数トランジスタ増幅器ダイにおけるメタル・ピラー接続トポロジ
(51)【国際特許分類】
H01L 21/60 20060101AFI20240822BHJP
H01L 25/07 20060101ALI20240822BHJP
H01L 21/336 20060101ALI20240822BHJP
H01L 21/338 20060101ALI20240822BHJP
H01L 23/12 20060101ALI20240822BHJP
【ＦＩ】
H01L21/60 311Q
H01L25/04 C
H01L29/78 301B
H01L29/78 301P
H01L29/80 H
H01L29/80 U
H01L29/80 L
H01L23/12 301Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024514451
(86)(22)【出願日】2022-08-30
(85)【翻訳文提出日】2024-04-23
(86)【国際出願番号】 US2022075631
(87)【国際公開番号】W WO2023034773
(87)【国際公開日】2023-03-09
(31)【優先権主張番号】17/466,783
(32)【優先日】2021-09-03
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518066415
【氏名又は名称】マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド
【氏名又は名称原語表記】ＭＡＣＯＭ ＴＥＣＨＮＯＬＯＧＹ ＳＯＬＵＴＩＯＮＳ ＨＯＬＤＩＮＧＳ， ＩＮＣ．
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】ラデュルスク、ファビアン
(72)【発明者】
【氏名】ノーリ、バシム
(72)【発明者】
【氏名】シェパード、スコット
(72)【発明者】
【氏名】リム、クワンモ、クリス
【テーマコード（参考）】
5F044
5F102
5F140
【Ｆターム（参考）】
5F044KK02
5F044LL01
5F044QQ06
5F044RR16
5F102GB01
5F102GB02
5F102GC01
5F102GD01
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ06
5F102GJ10
5F102GK04
5F102GL04
5F102GM04
5F102GQ01
5F102GS07
5F102GS09
5F102GT01
5F102GT03
5F102GT05
5F102GV03
5F102HC01
5F140AA01
5F140BA01
5F140BA02
5F140BA06
5F140BA07
5F140BA09
5F140BA16
5F140BC12
5F140BF05
5F140BF06
5F140BF07
5F140BF08
5F140BF10
5F140BF53
5F140BH03
5F140BH05
5F140BJ05
5F140BJ06
5F140BJ07
5F140BJ08
5F140BJ10
5F140BJ25
5F140BJ28
5F140BJ30
5F140CC02
5F140CC03
5F140CC08
5F140CC09
(57)【要約】
無線周波数（「ＲＦ」）トランジスタ増幅器ダイは、複数のトランジスタ・セルを含む半導体層構造と、半導体層構造の表面上の絶縁層とを含む。導電ピラー構造は、半導体層構造の表面とは反対の絶縁層から突出し、トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成される。接地接続は、トランジスタ・セルへの入力及び／又は出力信号接続の間に配置される。関連するデバイス及びパッケージも議論される。
【特許請求の範囲】
【請求項1】
無線周波数（「ＲＦ」）トランジスタ増幅器ダイであって、複数のトランジスタ・セルを含む半導体層構造と、
前記半導体層構造の表面上の絶縁層と、
前記半導体層構造の前記表面とは反対の前記絶縁層から突出する複数の導電ピラー構造と、を備え、前記導電ピラー構造のそれぞれは、前記トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成され、
前記接地接続は、前記トランジスタ・セルへの前記入力信号接続及び／又は前記出力信号接続の間に配置される、
ＲＦトランジスタ増幅器ダイ。
【請求項2】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記入力信号接続及び前記出力信号接続のそれぞれを提供するように構成された前記導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置される、請求項１に記載のＲＦトランジスタ増幅器ダイ。
【請求項3】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記導電ピラー構造の第２のサブセットは、前記入力信号接続又は前記出力信号接続の一方を提供するように構成され、前記第２のサブセットのそれぞれの導電ピラー構造は、前記第１のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項１に記載のＲＦトランジスタ増幅器ダイ。
【請求項4】
前記導電ピラー構造の第３のサブセットは、前記入力信号接続又は前記出力信号接続のもう一方を提供するように構成され、前記第３のサブセットのそれぞれの導電ピラー構造は、前記第１のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項３に記載のＲＦトランジスタ増幅器ダイ。
【請求項5】
前記トランジスタ・セルは、前記半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含み、前記第１のサブセットの前記それぞれの導電ピラー構造は、前記ソース・フィンガに結合され、前記第２のサブセットの前記それぞれの導電ピラー構造は、前記ゲート・フィンガ又は前記ドレイン・フィンガに結合される、請求項３又は４に記載のＲＦトランジスタ増幅器ダイ。
【請求項6】
前記第１のサブセットの前記それぞれの導電ピラー構造は、前記ソース・フィンガの対向する端の間にあり、及び／又は前記第２のサブセットの前記それぞれの導電ピラー構造は、前記ゲート・フィンガ若しくは前記ドレイン・フィンガの対向する端の間にある、請求項５に記載のＲＦトランジスタ増幅器ダイ。
【請求項7】
前記第１のサブセットの前記それぞれの導電ピラー構造は、前記ソース・フィンガのそれぞれのエクステンション領域に結合され、及び／又は前記第２のサブセットの前記それぞれの導電ピラー構造は、前記ゲート・フィンガ若しくは前記ドレイン・フィンガのそれぞれのエクステンション領域に結合される、請求項５に記載のＲＦトランジスタ増幅器ダイ。
【請求項8】
前記ゲート・フィンガ、前記ドレイン・フィンガ、及び／又は前記ソース・フィンガのそれぞれは、相互から間隔を空けられたフィンガ・セグメントを含み、前記それぞれのエクステンション領域は、前記フィンガ・セグメントの間に配置される、請求項７に記載のＲＦトランジスタ増幅器ダイ。
【請求項9】
前記トランジスタ・セルは、前記半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含み、前記導電ピラー構造の前記それぞれによって提供される前記入力信号接続、前記出力信号接続、又は前記接地接続は、前記ゲート・フィンガ、前記ドレイン・フィンガ、又は前記ソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている、請求項１から４までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項10】
前記導電ピラー構造のうちの少なくとも１つは、その間にある１つ以上の介在する金属層によって、複数の前記ゲート・フィンガ、複数の前記ドレイン・フィンガ、又は複数の前記ソース・フィンガに結合される、請求項９に記載のＲＦトランジスタ増幅器ダイ。
【請求項11】
前記導電ピラー構造は、前記ＲＦトランジスタ増幅器ダイの最上部に隣接した前記絶縁層から突出し、その上に前記絶縁層を有する前記表面と反対の前記半導体層構造上の基板と、
前記基板を通じて延在する導電ビア構造と、を更に備え、前記導電ビア構造のそれぞれは、前記トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成される、請求項１から１０までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項12】
前記導電ピラー構造の前記それぞれは、前記入力信号接続、前記出力信号接続、及び前記接地接続を提供するように、前記トランジスタ・セルを含むアクティブ領域内に配置される、請求項１から１１までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項13】
前記トランジスタ・セルは、前記半導体層構造の前記表面に沿って延在するゲート・フィンガを含み、前記入力信号接続は、前記ゲート・フィンガの対向する端の間に配置される、請求項１から４までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項14】
無線周波数（「ＲＦ」）トランジスタ増幅器ダイであって、複数のトランジスタ・セルを含む半導体層構造と、
前記半導体層構造の表面上の絶縁層と、
前記半導体層構造の前記表面とは反対の前記絶縁層から突出する複数の導電ピラー構造と、を備え、前記導電ピラー構造のそれぞれは、前記トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成され、
前記トランジスタ・セルは、前記半導体層構造上で延在するゲート・フィンガを含み、前記入力信号接続は、その対向する端の間で前記ゲート・フィンガに結合される、
ＲＦトランジスタ増幅器ダイ。
【請求項15】
前記接地接続は、前記トランジスタ・セルへの前記入力信号接続と前記出力信号接続との間に配置される、請求項１４に記載のＲＦトランジスタ増幅器ダイ。
【請求項16】
前記導電ピラー構造の第１のサブセットは、前記入力信号接続を提供するように構成され、前記導電ピラー構造の第２のサブセットは、前記接地接続を提供するように構成され、前記第１のサブセットのそれぞれの導電ピラー構造は、前記第２のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項１４に記載のＲＦトランジスタ増幅器ダイ。
【請求項17】
前記導電ピラー構造の第３のサブセットは、前記出力信号接続を提供するように構成され、前記第３のサブセットのそれぞれの導電ピラー構造は、前記第２のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項１６に記載のＲＦトランジスタ増幅器ダイ。
【請求項18】
前記トランジスタ・セルは、前記半導体層構造上で延在するソース・フィンガ及びドレイン・フィンガを更に含み、前記第２のサブセットの前記それぞれの導電ピラー構造は、前記ソース・フィンガの対向する端の間にあり、及び／又は前記第３のサブセットの前記それぞれの導電ピラー構造は、前記ドレイン・フィンガの対向する端の間にある、請求項１７に記載のＲＦトランジスタ増幅器ダイ。
【請求項19】
前記第１のサブセット、前記第２のサブセット、及び／又は前記第３のサブセットの前記それぞれの導電ピラー構造は、前記ゲート・フィンガ、前記ソース・フィンガ、及び／又は前記ドレイン・フィンガのそれぞれのフィンガ・セグメントの間でそれぞれのエクステンション領域に結合される、請求項１８に記載のＲＦトランジスタ増幅器ダイ。
【請求項20】
前記導電ピラー構造は、前記ＲＦトランジスタ増幅器ダイの最上部に隣接した前記絶縁層から突出し、その上に前記絶縁層を有する前記表面と反対の前記半導体層構造上の基板と、
前記基板を通じて延在する導電ビア構造と、を更に備え、前記導電ビア構造のそれぞれは、前記トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成される、請求項１４から１９までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項21】
前記導電ピラー構造の前記それぞれは、前記入力信号接続、前記出力信号接続、及び前記接地接続を提供するように、前記トランジスタ・セルを含むアクティブ領域内に配置される、請求項１４から２０までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項22】
前記トランジスタ・セルは、前記半導体層構造上で延在するドレイン・フィンガ及びソース・フィンガを更に含み、前記導電ピラー構造の前記それぞれによって提供される前記入力信号接続、前記出力信号接続、又は前記接地接続は、前記ゲート・フィンガ、前記ドレイン・フィンガ、又は前記ソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている、請求項１４から１７までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項23】
無線周波数（「ＲＦ」）トランジスタ増幅器ダイであって、その表面に隣接した複数のトランジスタ・セルを含む半導体層構造と、
前記半導体層構造の前記表面から離れて突出する複数の導電ピラー構造と、を備え、前記導電ピラー構造のそれぞれは、前記トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成され、
前記トランジスタ・セルは、前記半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含み、前記導電ピラー構造の前記それぞれによって提供される前記入力信号接続、前記出力信号接続、又は前記接地接続は、前記ゲート・フィンガ、前記ドレイン・フィンガ、又は前記ソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている、
ＲＦトランジスタ増幅器ダイ。
【請求項24】
前記導電ピラー構造は、その対向する端の間で前記ソース・フィンガに結合された第１のサブセット、その対向する端の間で前記ゲート・フィンガに結合された第２のサブセット、及び／又はその対向する端の間で前記ドレイン・フィンガに結合された第３のサブセットを含む、請求項２３に記載のＲＦトランジスタ増幅器ダイ。
【請求項25】
前記接地接続は、前記入力信号接続及び／又は前記出力信号接続の間に配置される、請求項２３に記載のＲＦトランジスタ増幅器ダイ。
【請求項26】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記入力信号接続及び前記出力信号接続のそれぞれを提供するように構成された前記導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置される、請求項２５に記載のＲＦトランジスタ増幅器ダイ。
【請求項27】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記導電ピラー構造の第２のサブセットは、前記入力信号接続又は前記出力信号接続の一方を提供するように構成され、前記第２のサブセットのそれぞれの導電ピラー構造は、前記第１のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項２５に記載のＲＦトランジスタ増幅器ダイ。
【請求項28】
前記第１のサブセットの前記それぞれの導電ピラー構造は、前記ソース・フィンガのそれぞれのエクステンション領域に結合され、及び／又は前記第２のサブセットの前記それぞれの導電ピラー構造は、前記ゲート・フィンガ若しくは前記ドレイン・フィンガのそれぞれのエクステンション領域に結合される、請求項２７に記載のＲＦトランジスタ増幅器ダイ。
【請求項29】
前記ゲート・フィンガ、前記ドレイン・フィンガ、及び／又は前記ソース・フィンガのそれぞれは、相互から間隔を空けられたフィンガ・セグメントを含み、前記それぞれのエクステンション領域は、前記フィンガ・セグメントの間に配置される、請求項２８に記載のＲＦトランジスタ増幅器ダイ。
【請求項30】
前記導電ピラー構造のうちの少なくとも１つは、その間にある１つ以上の介在する金属層によって、複数の前記ゲート・フィンガ、複数の前記ドレイン・フィンガ、又は複数の前記ソース・フィンガに結合される、請求項２３から２９までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項31】
前記ＲＦトランジスタ増幅器ダイの最上部に隣接した前記半導体層構造の前記表面上の絶縁層であって、前記導電ピラー構造は、前記絶縁層から突出する、絶縁層と、その上に前記絶縁層を有する前記表面と反対の前記半導体層構造上の基板と、
前記基板を通じて延在する導電ビア構造と、を更に備え、前記導電ビア構造のそれぞれは、前記トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成される、請求項２３から３０までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項32】
前記導電ピラー構造の前記それぞれは、前記入力信号接続、前記出力信号接続、及び前記接地接続を提供するように、前記トランジスタ・セルを含むアクティブ領域内に配置される、請求項２３から３１までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ。
【請求項33】
複数のトランジスタ・セルを含む半導体層構造と、前記半導体層構造の表面上の絶縁層と、前記半導体層構造の前記表面とは反対の前記絶縁層から突出する複数の導電ピラー構造とを含む無線周波数（「ＲＦ」）トランジスタ増幅器ダイと、前記導電ピラー構造の配置に対応する導電接続パターンを含むパッケージ基板と、を備え、前記導電ピラー構造のそれぞれは、前記パッケージ基板の前記導電接続パターンに前記ＲＦトランジスタ増幅器ダイを取り付け、前記トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成され、
前記接地接続は、前記入力信号接続及び／若しくは前記出力信号接続の間に配置され、並びに／又は前記入力信号接続は、前記トランジスタ・セルのゲート・フィンガの対向する端の間に配置される、
集積回路デバイス・パッケージ。
【請求項34】
前記導電ピラー構造は、前記ＲＦトランジスタ増幅器ダイの最上部に隣接した前記絶縁層から突出し、前記ＲＦトランジスタ増幅器ダイは、その上に前記絶縁層を有する前記表面と反対の前記半導体層構造上の基板と、
前記基板を通じて延在する導電ビア構造と、を更に含み、前記導電ビア構造のそれぞれは、前記トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成される、請求項３３に記載の集積回路デバイス・パッケージ。
【請求項35】
前記導電ピラー構造の前記それぞれによって提供される前記入力信号接続、前記出力信号接続、又は前記接地接続は、前記トランジスタ・セルの前記ゲート・フィンガ、前記ドレイン・フィンガ、又は前記ソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている、請求項３３又は３４に記載の集積回路デバイス・パッケージ。
【請求項36】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記入力信号接続及び前記出力信号接続のそれぞれを提供するように構成された前記導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置される、請求項３３から３５までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項37】
前記導電ピラー構造の第１のサブセットは、前記接地接続を提供するように構成され、前記導電ピラー構造の第２のサブセットは、前記入力信号接続又は前記出力信号接続の一方を提供するように構成され、前記第２のサブセットのそれぞれの導電ピラー構造は、前記第１のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項３３から３５までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項38】
前記導電ピラー構造の第３のサブセットは、前記入力信号接続又は前記出力信号接続のもう一方に結合され、前記第３のサブセットのそれぞれの導電ピラー構造は、前記第１のサブセットのそれぞれの導電ピラー構造の間に配置される、請求項３７に記載の集積回路デバイス・パッケージ。
【請求項39】
前記導電ピラー構造の前記それぞれは、前記入力信号接続、前記出力信号接続、及び前記接地接続を提供するように、前記トランジスタ・セルを含むアクティブ領域内に配置される、請求項３３から３８までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項40】
前記半導体層構造は、ワイド・バンドギャップ半導体材料の１つ以上のエピタキシャル層を含む、請求項１から３９までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ又は集積回路デバイス・パッケージ。
【請求項41】
前記半導体層構造は、シリコン・カーバイド基板上のＩＩＩ族窒化物材料を含む、請求項１から３９までのいずれか一項に記載のＲＦトランジスタ増幅器ダイ又は集積回路デバイス・パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
優先権の主張
本出願は、米国特許商標庁に２０２１年９月３日に出願された米国特許出願第１７／４６６，７８３号に対する優先権を主張し、その開示がその全体で参照することによって本明細書に組み込まれる。
本出願は、米国特許商標庁に２０２１年９月３日に出願された米国特許出願第１７／４６６，７８３号に対する優先権を主張し、その開示がその全体で参照することによって本明細書に組み込まれる。
【0002】
本開示は、集積回路（「ＩＣ」）デバイスに向けられ、より詳細には、電力増幅器デバイス、デバイス・パッケージング、及び関連する製造方法に向けられる。
【背景技術】
【0003】
０．５～１ＧＨｚ、３ＧＨｚ、１０ＧＨｚ、又はそれ以上などの高周波数において動作する間に高電力を扱う能力を必要とする電気回路が近年ではより普及してきている。特に、ワイヤレス通信システムに対する基地局など、様々な用途において無線（マイクロ波を含む）周波数におけるＲＦ信号を増幅するために使用される無線周波数（「ＲＦ」）電力増幅器に対して高い需要が現在では存在する。ＲＦ電力増幅器によって増幅された信号は、メガヘルツ（ＭＨｚ）～ギガヘルツ（ＧＨｚ）の範囲にある周波数を有する変調された搬送波を有する信号を含むことが多い。それらのＲＦ電力増幅器は、高い信頼性、良好な線形性を示し、高い出力電力レベルを扱うために必要とされ得る。
【0004】
多くのＲＦ電力増幅器設計は、増幅デバイスとして半導体切り替えデバイスを利用する。それらの切り替えデバイスの例は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＤＭＯＳ（二重拡散金属酸化膜半導体）トランジスタ、ＨＥＭＴ（高電子移動度トランジスタ）、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）、ＬＤＭＯＳ（横方向拡散金属酸化膜半導体）トランジスタなどを含む電界効果トランジスタ（ＦＥＴ）デバイスなど、電力トランジスタ・デバイスを含む。
【0005】
ＲＦトランジスタ増幅器は典型的には、半導体集積回路チップとして形成される。ほとんどのＲＦトランジスタ増幅器は、シリコンにおいて又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料（すなわち、１．４０ｅＶよりも大きいバンドギャップを有する）を使用して実装される。本明細書で使用されるように、用語「ＩＩＩ族窒化物」は、窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成されるそれらの半導体化合物を指す。用語はまた、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物を指す。それらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合する実験式を有する。
【0006】
ＲＦトランジスタ増幅器は、１つ以上の増幅段階を含み得、各々の段階は典型的には、トランジスタ増幅器として実装される。出力電力及び電流を扱う能力を高めるために、ＲＦトランジスタ増幅器は典型的には、「ユニット・セル」構成において実装され、ユニット・セル構成では、多数の個々の「ユニット・セル」トランジスタ構造が電気的に並列して配置される。ＲＦトランジスタ増幅器は、単一の集積回路チップ若しくは「ダイ」のトランジスタ・セルによって実装され得、又は複数のダイを含み得る。ダイ又はチップは、電子回路素子がその上で製造される半導体材料又は他の基板の小型ブロックを指し得る。複数のＲＦトランジスタ増幅器ダイが使用されるとき、それらは、直列に及び／又は並列に接続され得る。
【0007】
シリコン・ベースＲＦトランジスタ増幅器は典型的には、ＬＤＭＯＳトランジスタを使用して実装され、相対的に高価でない製造による高いレベルの線形性を示す場合がある。ＩＩＩ族窒化物ベースＲＦ増幅器は典型的には、ＬＤＭＯＳトランジスタ増幅器が固有の性能制限を有し得る高電力及び／又は高周波数動作を必要とする用途において主に、ＨＥＭＴを使用して実装される。
【0008】
ＨＥＭＴデバイスの動作では、異なるバンドギャップ・エネルギーを有する２つの半導体材料のヘテロ接合において二次元電子ガス（２ＤＥＧ）が形成され、より小さいバンドギャップ材料は、より高い電子親和力を有する。２ＤＥＧは、より小さいバンドギャップ材料における蓄積層であり、非常に高いシート電子濃度を包含する場合がある。加えて、よりワイドなバンドギャップの半導体材料内において生じる電子は、２ＤＥＧ層に転移し、イオン化不純物の散乱が低減することに起因して、高い電子移動度を可能にする。高いキャリア濃度及び高いキャリア移動度のこの組み合わせは、ＨＥＭＴに非常に大きい相互コンダクタンスを与える場合があり、高周波数用途のために金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）よりも強い性能の利点を提供し得る。ＩＩＩ族窒化物ベース材料システムにおいて製造された高い電子移動度トランジスタも、前述の高い絶縁破壊電界、ワイド・バンドギャップ、大きな伝導帯オフセット、及び／又は高い飽和電子ドリフト速度を含む材料特性の組み合わせを理由に、大量の無線周波数（ＲＦ）電力を生成するための電位を有する。
【0009】
ＲＦトランジスタ増幅器は、整合回路、又はアクティブ・トランジスタ・ダイ（例えば、ＭＯＳＦＥＴ、ＨＥＭＴ、ＬＤＭＯＳなどを含む）と基本的な動作周波数においてＲＦ信号に対してそれに接続された伝送ラインとの間のインピーダンス整合を改善するように設計されたインピーダンス整合回路、並びに二次及び三次調波積などのデバイス動作の間に生成され得る調波積を少なくとも部分的に終端するように設計された調波終端回路などの回路を含むことが多い。調波積の終端も、相互変調歪み積の発生に影響を及ぼす。
【0010】
トランジスタ・ダイ（複数可）と共にインピーダンス整合及び調波終端回路は、デバイス・パッケージ内で取り囲まれ得る。集積回路パッケージングは、物理損傷及び／又は腐食からダイを保護し、外部回路への接続のための電気接点を支持する支持ケース又はパッケージ内で１つ以上のダイを封入することを指し得る。電気リードは、トランジスタ・ダイを、入力及び出力ＲＦ伝送ライン並びにバイアス電圧源などの外部システム及び／又は回路素子に電気的に接続するために、パッケージから延在し得る。集積回路デバイス・パッケージ内の入力及び出力整合回路は典型的には、インピーダンス整合回路の少なくとも一部分を提供するＬＣネットワークを含み、インピーダンス整合回路は、アクティブ・トランジスタ・ダイのインピーダンスを固定値に整合させるように構成される。典型的には、入力及び出力ＲＦ整合回路は、パッケージ・フットプリントを増大させ得る、オフダイ・コンポーネント及び実装態様を採用する。
【0011】
ダイとオフダイ・コンポーネント又は他の外部回路との間など、パッケージ内の接続は、ワイヤボンドに依存し得る。ワイヤボンドは、ダイ・レベルの加工工程を通じて形成され得る。そのような従来の接続のジオメトリは、制御することが困難であり得、及び／又はより複雑なＲＦ ＩＣ設計に対する精度を制限し得る。また、ワイヤボンドを通じた信号ルーティング・オプションは、ワイヤボンド接点パッドに対する相対的にかさばり且つ大きなダイ・エリア要件に起因して制限され得る。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】米国特許第ＲＥ３４，８６１号
【特許文献2】米国特許第４，９４６，５４７号
【特許文献3】米国特許第５，２００，０２２号
【特許文献4】米国特許第６，２１８，６８０号
【特許文献5】米国特許第５，２１０，０５１号
【特許文献6】米国特許第５，３９３，９９３号
【特許文献7】米国特許第５，５２３，５８９号
【特許文献8】米国特許第７，０３０，４２８号
【特許文献9】米国特許第８，５６３，３７２号
【特許文献10】米国特許第９，２１４，３５２号
【特許文献11】米国特許第５，１９２，９８７号
【特許文献12】米国特許第５，２９６，３９５号
【特許文献13】米国特許第６，３１６，７９３号
【特許文献14】米国特許第６，５４８，３３３号
【特許文献15】米国特許第７，５４４，９６３号
【特許文献16】米国特許第７，５４８，１１２号
【特許文献17】米国特許第７，５９２，２１１号
【特許文献18】米国特許第７，６１５，７７４号
【特許文献19】米国特許第７，７０９，２６９号
【特許文献20】米国特許第８，０４９，２５２号
【特許文献21】米国特許第７，０４５，４０４号
【特許文献22】米国特許第８，１２０，０６４号
【特許文献23】米国特許出願第１６／８８９，４３２号
【発明の概要】
【0013】
いくつかの実施例によれば、集積回路デバイスは、無線周波数（「ＲＦ」）トランジスタ増幅器ダイを含み、ＲＦトランジスタ増幅器ダイは、複数のトランジスタ・セルを含む半導体層構造と、半導体層構造の表面上の絶縁層と、半導体層構造の表面とは反対の絶縁層から突出する複数の導電ピラー構造とを含む。導電ピラー構造のそれぞれは、トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成される。接地接続は、トランジスタ・セルへの入力信号接続及び／又は出力信号接続の間に配置される。
【0014】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、入力信号接続及び出力信号接続のそれぞれを提供するように構成され得る導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置され得る。
【0015】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、導電ピラー構造の第２のサブセットは、入力信号接続又は出力信号接続の一方を提供するように構成され得、第２のサブセットのそれぞれの導電ピラー構造は、第１のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0016】
いくつかの実施例では、導電ピラー構造の第３のサブセットは、入力信号接続又は出力信号接続のもう一方を提供するように構成され得、第３のサブセットのそれぞれの導電ピラー構造は、第１のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0017】
いくつかの実施例では、トランジスタ・セルは、半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含み得る。第１のサブセットのそれぞれの導電ピラー構造は、ソース・フィンガに結合され得、第２のサブセットのそれぞれの導電ピラー構造は、ゲート・フィンガ又はドレイン・フィンガに結合され得る。
【0018】
いくつかの実施例では、第１のサブセットのそれぞれの導電ピラー構造は、ソース・フィンガの対向する端の間にあり得、及び／又は第２のサブセットのそれぞれの導電ピラー構造は、ゲート・フィンガ若しくはドレイン・フィンガの対向する端の間にあり得る。
【0019】
いくつかの実施例では、第１のサブセットのそれぞれの導電ピラー構造は、ソース・フィンガのそれぞれのエクステンション領域に結合され得、及び／又は第２のサブセットのそれぞれの導電ピラー構造は、ゲート・フィンガ若しくはドレイン・フィンガのそれぞれのエクステンション領域に結合され得る。
【0020】
いくつかの実施例では、ゲート・フィンガ、ドレイン・フィンガ、及び／又はソース・フィンガのそれぞれは、相互から間隔を空けられたフィンガ・セグメントを含み得、それぞれのエクステンション領域は、フィンガ・セグメントの間に配置され得る。
【0021】
いくつかの実施例では、トランジスタ・セルは、半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含み、導電ピラー構造のそれぞれによって提供される入力信号接続、出力信号接続、又は接地接続は、ゲート・フィンガ、ドレイン・フィンガ、又はソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている。
【0022】
いくつかの実施例では、導電ピラー構造のうちの少なくとも１つは、その間にある１つ以上の介在する金属層によって、複数のゲート・フィンガ、複数のドレイン・フィンガ、又は複数のソース・フィンガに結合され得る。
【0023】
いくつかの実施例では、導電ピラー構造は、ＲＦトランジスタ増幅器ダイの最上部に隣接した絶縁層から突出し得る。基板は、その上に絶縁層を有する表面と反対の半導体層構造上に提供され得、導電ビア構造は、ＲＦトランジスタ増幅器ダイの底部に隣接した基板を通じて延在し得る。導電ビア構造のそれぞれは、トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成され得る。
【0024】
いくつかの実施例では、導電ピラー構造のそれぞれは、入力信号接続、出力信号接続、及び接地接続を提供するように、トランジスタ・セルを含むアクティブ領域内に配置され得る。
【0025】
いくつかの実施例では、トランジスタ・セルは、半導体層構造の表面に沿って延在するゲート・フィンガを含み得、入力信号接続は、ゲート・フィンガの対向する端の間に配置され得る。
【0026】
いくつかの実施例によれば、無線周波数（「ＲＦ」）トランジスタ増幅器ダイは、複数のトランジスタ・セルを含む半導体層構造と、半導体層構造の表面上の絶縁層と、半導体層構造の表面とは反対の絶縁層から突出する複数の導電ピラー構造とを含む。導電ピラー構造のそれぞれは、トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成される。トランジスタ・セルは、半導体層構造上で延在するゲート・フィンガを含み、入力信号接続は、その対向する端の間でゲート・フィンガに結合される。
【0027】
いくつかの実施例では、接地接続は、トランジスタ・セルへの入力信号接続と出力信号接続との間に配置され得る。
【0028】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、入力信号接続を提供するように構成され得、導電ピラー構造の第２のサブセットは、接地接続を提供するように構成され得、第１のサブセットのそれぞれの導電ピラー構造は、第２のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0029】
いくつかの実施例では、導電ピラー構造の第３のサブセットは、出力信号接続を提供するように構成され得、第３のサブセットのそれぞれの導電ピラー構造は、第２のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0030】
いくつかの実施例では、トランジスタ・セルは、半導体層構造上で延在するソース・フィンガ及びドレイン・フィンガを更に含み得る。第２のサブセットのそれぞれの導電ピラー構造は、ソース・フィンガの対向する端の間にあり得、及び／又は第３のサブセットのそれぞれの導電ピラー構造は、ドレイン・フィンガの対向する端の間にあり得る。
【0031】
いくつかの実施例では、第１のサブセット、第２のサブセット、及び／又は第３のサブセットのそれぞれの導電ピラー構造は、ゲート・フィンガ、ソース・フィンガ、及び／又はドレイン・フィンガのそれぞれのフィンガ・セグメントの間でそれぞれのエクステンション領域に結合され得る。
【0032】
いくつかの実施例では、導電ピラー構造は、ＲＦトランジスタ増幅器ダイの最上部に隣接した絶縁層から突出し得る。基板は、その上に絶縁層を有する表面と反対の半導体層構造上に提供され得、導電ビア構造は、ＲＦトランジスタ増幅器ダイの底部に隣接した基板を通じて延在し得る。導電ビア構造のそれぞれは、トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成され得る。
【0033】
いくつかの実施例では、導電ピラー構造のそれぞれは、入力信号接続、出力信号接続、及び接地接続を提供するように、トランジスタ・セルを含むアクティブ領域内に配置され得る。
【0034】
いくつかの実施例では、トランジスタ・セルは、半導体層構造上で延在するドレイン・フィンガ及びソース・フィンガを更に含み得、導電ピラー構造のそれぞれによって提供される入力信号接続、出力信号接続、又は接地接続は、ゲート・フィンガ、ドレイン・フィンガ、又はソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放され得る。
【0035】
いくつかの実施例によれば、無線周波数（「ＲＦ」）トランジスタ増幅器ダイは、その表面に隣接した複数のトランジスタ・セルを含む半導体層構造と、半導体層構造の表面から離れて突出する複数の導電ピラー構造とを含む。導電ピラー構造のそれぞれは、トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成される。トランジスタ・セルは、半導体層構造上で延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを含む。導電ピラー構造のそれぞれによって提供される入力信号接続、出力信号接続、又は接地接続は、ゲート・フィンガ、ドレイン・フィンガ、又はソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放されている。
【0036】
いくつかの実施例では、導電ピラー構造は、その対向する端の間でソース・フィンガに結合された第１のサブセット、その対向する端の間でゲート・フィンガに結合された第２のサブセット、及び／又はその対向する端の間でドレイン・フィンガに結合された第３のサブセットを含み得る。
【0037】
いくつかの実施例では、接地接続は、入力信号接続及び／又は出力信号接続の間に配置され得る。
【0038】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、入力信号接続及び出力信号接続のそれぞれを提供するように構成され得る導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置され得る。
【0039】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、導電ピラー構造の第２のサブセットは、入力信号接続又は出力信号接続の一方を提供するように構成され、第２のサブセットのそれぞれの導電ピラー構造は、第１のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0040】
いくつかの実施例では、第１のサブセットのそれぞれの導電ピラー構造は、ソース・フィンガのそれぞれのエクステンション領域に結合され得、及び／又は第２のサブセットのそれぞれの導電ピラー構造は、ゲート・フィンガ若しくはドレイン・フィンガのそれぞれのエクステンション領域に結合され得る。
【0041】
いくつかの実施例では、ゲート・フィンガ、ドレイン・フィンガ、及び／又はソース・フィンガのそれぞれは、相互から間隔を空けられたフィンガ・セグメントを含み得、それぞれのエクステンション領域は、フィンガ・セグメントの間に配置され得る。
【0042】
いくつかの実施例では、導電ピラー構造のうちの少なくとも１つは、その間にある１つ以上の介在する金属層によって、複数のゲート・フィンガ、複数のドレイン・フィンガ、又は複数のソース・フィンガに結合され得る。
【0043】
いくつかの実施例では、絶縁層は、ＲＦトランジスタ増幅器ダイの最上部に隣接した半導体層構造の表面上で延在し得、導電ピラー構造は、絶縁層から突出し得る。基板は、その上に絶縁層を有する表面と反対の半導体層構造上で提供され得る。導電ビア構造は、ＲＦトランジスタ増幅器ダイの底部に隣接した基板を通じて延在し得る。導電ビア構造のそれぞれは、トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成され得る。
【0044】
いくつかの実施例では、導電ピラー構造のそれぞれは、入力信号接続、出力信号接続、及び接地接続を提供するように、トランジスタ・セルを含むアクティブ領域内に配置され得る。
【0045】
いくつかの実施例によれば、集積回路デバイス・パッケージは、無線周波数（「ＲＦ」）トランジスタ増幅器ダイを含み、ＲＦトランジスタ増幅器ダイは、複数のトランジスタ・セルを含む半導体層構造と、半導体層構造の表面上の絶縁層と、半導体層構造の表面とは反対の絶縁層から突出する複数の導電ピラー構造とを含む。集積回路デバイス・パッケージは、パッケージ基板を更に含み得、パッケージ基板は、導電ピラー構造の配置に対応する導電接続パターンを含み、導電ピラー構造のそれぞれは、パッケージ基板の導電接続パターンにＲＦトランジスタ増幅器ダイを取り付け、トランジスタ・セルに入力信号接続、出力信号接続、又は接地接続を提供するように構成される。接地接続は、入力信号接続及び／若しくは出力信号接続の間に配置される。加えて又は代わりに、入力信号接続は、トランジスタ・セルのゲート・フィンガの対向する端の間に配置される。
【0046】
いくつかの実施例では、導電ピラー構造は、ＲＦトランジスタ増幅器ダイの最上部に隣接した絶縁層から突出し得、基板は、その上に絶縁層を有する表面と反対の半導体層構造上で提供され得る。導電ビア構造は、ＲＦトランジスタ増幅器ダイの底部に隣接した基板を通じて延在し得る。導電ビア構造のそれぞれは、トランジスタ・セルに他の入力信号接続、出力信号接続、又は接地接続を提供するように構成される。
【0047】
いくつかの実施例では、導電ピラー構造のそれぞれによって提供される入力信号接続、出力信号接続、又は接地接続は、トランジスタ・セルのゲート・フィンガ、ドレイン・フィンガ、又はソース・フィンガに電気的に接続するワイヤボンド接続パッドから解放され得る。
【0048】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、入力信号接続及び出力信号接続のそれぞれを提供するように構成され得る導電ピラー構造の第２のサブセットと第３のサブセットとの間に配置され得る。
【0049】
いくつかの実施例では、導電ピラー構造の第１のサブセットは、接地接続を提供するように構成され得、導電ピラー構造の第２のサブセットは、入力信号接続又は出力信号接続の一方を提供するように構成され得、第２のサブセットのそれぞれの導電ピラー構造は、第１のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0050】
いくつかの実施例では、導電ピラー構造の第３のサブセットは、入力信号接続又は出力信号接続のもう一方に結合され得、第３のサブセットのそれぞれの導電ピラー構造は、第１のサブセットのそれぞれの導電ピラー構造の間に配置され得る。
【0051】
いくつかの実施例では、導電ピラー構造のそれぞれは、入力信号接続、出力信号接続、及び接地接続を提供するように、トランジスタ・セルを含むアクティブ領域内に配置され得る。
【0052】
いくつかの実施例では、半導体層構造は、ワイド・バンドギャップ半導体材料の１つ以上のエピタキシャル層を含み得る。
【0053】
いくつかの実施例では、半導体層構造は、シリコン・カーバイド基板上でＩＩＩ族窒化物材料を含み得る。
【0054】
以下の図面及び詳細な説明を見ると、いくつかの実施例に係る他のデバイス、装置、及び／又は方法が当業者にとって明白になるであろう。上記実施例のいずれか及び全ての組み合わせに加えて、全てのそのような追加の実施例がこの説明に含まれ、発明の範囲内にあり、添付の請求項によって保護されることが意図される。
【図面の簡単な説明】
【0055】
【図1】本開示のいくつかの実施例に係る、ＲＦトランジスタ増幅器ダイ又はデバイスの概略的な平面図である。
【図2A】本開示のいくつかの実施例に係る、おもて側ピラー接続構造の様々な配置を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの概略的な断面図である。
【図2B】本開示のいくつかの実施例に係る、おもて側ピラー接続構造の様々な配置を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの概略的な断面図である。
【図2C】本開示のいくつかの実施例に係る、おもて側ピラー接続構造の様々な配置を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの概略的な断面図である。
【図2D】本開示のいくつかの実施例に係る、おもて側ピラー接続構造の様々な配置を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの概略的な断面図である。
【図3A】本開示のいくつかの実施例に係る、裏側接続パッド又は接点を有さないおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図3B】本開示のいくつかの実施例に係る、裏側接続パッド又は接点を有さないおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図4】本開示のいくつかの実施例に係る、おもて側ピラー接続構造及び裏側接続パッド又は接点の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図5】本開示のいくつかの実施例に係る、ワイヤボンド接続パッドが介在することなく、インタレースされた入力信号接続及び出力信号接続並びに接地接続を有する、ソース・フィンガ、ゲート・フィンガ、及びドレイン・フィンガに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図6A1】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図6A2】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図6B1】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図6B2】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図6C1】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図6C2】本開示のいくつかの実施例に係る、分岐構造にあるおもて側ピラー接続構造の断面図である。
【図7A】本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間でインタレースされた接地接続を有するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのエッジにおけるそれぞれのエクステンションに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図7B】本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間でインタレースされた接地接続を有するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのエッジにおけるそれぞれのエクステンションに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図8A】本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間でインタレースされた接地接続を有するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのセグメントの間のそれぞれのエクステンションに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図8B】本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間でインタレースされた接地接続を有するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのセグメントの間のそれぞれのエクステンションに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。
【図9A】本開示のいくつかの実施例に係る、おもて側ピラー接続構造を使用してパッケージ基板にＲＦトランジスタ増幅器ダイを取り付ける実例を例示する、断面図である。
【図9B】本開示のいくつかの実施例に係る、おもて側ピラー接続構造を使用してパッケージ基板にＲＦトランジスタ増幅器ダイを取り付ける実例を例示する、平面図である。
【図10】本開示のいくつかの実施例に係る、おもて側ピラー接続構造を有するＲＦトランジスタ増幅器ダイを含むデバイス・パッケージの実例を例示する断面図である。
【図11】本開示のいくつかの実施例に係る、おもて側ピラー接続構造を有するＲＦトランジスタ増幅器ダイを含むデバイス・パッケージの実例を例示する断面図である。
【図12】本開示のいくつかの実施例に係る、おもて側ピラー接続構造を有するＲＦトランジスタ増幅器ダイを含むデバイス・パッケージの実例を例示する断面図である。
【発明を実施するための形態】
【0056】
本開示の実施例は、集積回路デバイス・パッケージ内のワイヤボンドと関連付けられたいくつかの不利な点を低減させることができ又は取り除くことができるデバイス及び製造方法に向けられる。例えば、ワイヤボンドは、ワイヤがかさばること及び接点パッド・エリア要件に起因して、パッケージ・サイズ、信号ルーティング、及びアセンブリに対して制限を課し得る。加えて、ワイヤボンドは、特により高い周波数のＲＦ用途において整合回路（入力／出力インピーダンス整合回路及び／又は調波終端回路を含む）の有効性を低減させ又は無効にする場合がある望ましくない一連のインダクタンスを導入し得る。
【0057】
本開示のいくつかの実施例は、単独で又は導電ビア構造（本明細書で基板貫通ビア又は裏側ビアとも称される）との組み合わせで、導電ピラー構造（本明細書でおもて側ピラー接続構造、おもて側ピラー構造、又はおもて側ピラーとも称される）など、ＲＦトランジスタ増幅器ダイ又はデバイスのおもて側又はおもて面上で電気的接続構造を使用する統合デバイス及び製造方法を提供し、導電ビア構造は、裏側接続又は接点を提供し、それによって、パッケージ内のワイヤボンド接続を低減させ又は取り除く。本明細書で使用されるように、ダイ又はデバイスの「おもて側」又は「おもて面」は、デバイスの半導体層構造内のアクティブ・トランジスタ・セルに隣接し得ると共に、ダイ又はデバイスの「裏側」又は「裏面」は、おもて側（いくつかの実施例では、その上に半導体層構造が形成され、又は別の形で提供される基板を含み得る）の反対であり得る。
【0058】
おもて側ピラーは、導電構造（金属メッキ又は他の金属構造を含む）であり得、導電構造は、ウェーハ上で統合させることができ（すなわちウェーハ・レベルの加工を使用して）、例えば、おもて側ピラーと、入力、出力、又は接地接続のうちの少なくとも１つがおもて側ピラーによって提供される裏側接続とのいずれかの組み合わせを使用して、パッケージにトランジスタ・ダイを接続するための設計の柔軟性によりジオメトリに対して制御することを改善することができる。おもて側ピラーは、高解像度パターニング方法、例えば、ステッパ・リソグラフィを使用して製造され得る。リソグラフィ工程を通じておもて側ピラー構造を定義することは、高度に統合されたパッケージング・システム、例えば、異種システム・オン・パッケージ（ＳＯＰ）、３Ｄスタッキングなどにおいて使用され得るより効果的な接続方法を可能にすることができる。特に、本明細書で説明されるようなおもて側ピラーを含むデバイスは、下向きのおもて側ピラーにより「反転」させることができ、その結果、おもて側ピラーは、外部接続のために（例えば、「オフ・チップ」接続とも称される、入力、出力、及び／又は接地接続）、プリント回路基板（ＰＣＢ）、再配線層（ＲＤＬ）構造、及び／又は熱強化パッケージ（例えば、ＴＥＰＡＣ又はＴ３ＰＡＣパッケージ）を含む他のパッケージ基板に、デバイスの１つ以上の端子（例えば、トランジスタ・ダイのソース、ドレイン、及び／又はゲートの端子）を接続することができる。
【0059】
おもて側ピラーはまた、トランジスタ・ダイをルーティング・オン及びオフする入力及び出力信号を含む、オフ・チップ接続の異なるルーティングを提供するように配置させることができる。特に、本明細書で説明される本発明の実施例は、入力／出力ＲＦ信号整合性、パッケージング複雑度、及びトランジスタ・ダイ設計を改善又は最適化することができる、方法及びおもて側ピラーを含むトポロジを提供する。いくつかの実施例は、トランジスタ・ダイ表面（おもて及び裏）、適切な又は所望のトランジスタ機能のための接地の配置、並びに信号整合性に対する関係における入力及び出力信号ルーティングに関する設計トレードオフを考慮し得る。例えば、全ての３つのＦＥＴ端子（ゲート、ドレイン、及びソース）は、いくつかの実施例では、入力、出力、及び接地接続を提供するように、ダイ（例えば、おもて側）の同一の側にルーティングされ得ると共に、他の実施例は、おもて側ピラー及び裏側接続の様々な組み合わせを含み得る。裏側グラウンド・プレーンを必要とし得るＲＦ ＩＣ設計では、接地接続のために（例えば、ＦＥＴソース端子への接続のために）、導電基板貫通ビアが使用され得る。複数のタイプの接続（例えば、出力接続及び接地接続の両方）が裏側にルーティングされる場合、それぞれのタイプの接続に対する接続パッドの間で電気的隔離を提供するために、裏側金属パターニング工程が使用され得る。いくつかの実施例では、おもて側ピラー接続は、裏側ビア接続に対する必要性を取り除き得る。
【0060】
図１は、本開示の実施例に係る半導体ダイ１００の部分の概略的な平面図である。ダイ１００は、電力トランジスタ・デバイス、例えば、ＲＦ電力増幅器のトランジスタ・セルを含み得る。図２Ａ～図２Ｄは、デバイス又はダイ１００のユニット・セル・トランジスタ構造２００ａ～２００ｄ（集合的に２００、本明細書でトランジスタ構造又はトランジスタ・セルとも称される）の概略的な断面図である。図１の平面図は、図２Ａ～図２Ｄの線Ｉ～Ｉ’に沿って取られる。
【0061】
図１及び図２Ａ～図２Ｄに示されるように、ＩＩＩ族窒化物又は他のワイド・バンドギャップ半導体ＨＥＭＴ若しくはＭＯＳＦＥＴに対する半導体構造などの半導体層構造３９０は、シリコン・カーバイド基板又はサファイア基板などの基板３２２上で形成され得る。基板３２２は、例えば、４Ｈポリタイプのシリコン・カーバイドであり得る半絶縁シリコン・カーバイド基板であり得る。他のシリコン・カーバイド候補ポリタイプは、３Ｃ、６Ｈ、及び１５Ｒポリタイプを含み得る。基板３２２は、Ｃｒｅｅ，Ｉｎｃ．から利用可能な、Ｈｉｇｈ Ｐｕｒｉｔｙ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ（ＨＰＳＩ）基板であり得る。用語「半絶縁」は、絶対的な意味ではなく、本明細書で説明的に使用される。
【0062】
本開示のいくつかの実施例では、基板３２２のシリコン・カーバイド・バルク結晶は、室温において約１×１０５オーム・センチメートル以上の抵抗率を有し得る。そのようなＳｉＣ基板を生産する方法は、例えば、米国特許第ＲＥ３４，８６１号、米国特許第４，９４６，５４７号、米国特許第５，２００，０２２号、米国特許第６，２１８，６８０号において説明され、その開示がその全体で参照することによって本明細書に組み込まれる。シリコン・カーバイドが基板３２２として採用され得るが、本開示の実施例は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウム・ガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、及びリン化インジウム（ＩｎＰ）など、基板３２２に対するいずれかの適切な基板を利用し得ることを理解されよう。
【0063】
基板３２２は、シリコン・カーバイド・ウェーハであり得、デバイス１００は、少なくとも部分的にウェーハ・レベルの加工を介して形成され得、ウェーハは次いで、複数の個々のユニット・セル・トランジスタ（それぞれが本明細書で２００として指定される）を含むデバイス１００を提供するようにダイシングされ得る。いくつかの実施例では、基板３２２の厚み（例えば、図２Ａ～図２Ｄにおける垂直又はＺ方向での）は、１００μｍよりも大きく、２００μｍよりも大きく、又は４００μｍよりも大きくあり得る。いくつかの実施例では、トランジスタ構造２００は、薄型基板３２２を含み得る。いくつかの実施例では、基板３２２は、約１００μｍ以下、例えば、７５μｍ以下、又は５０μｍ以下の厚み（例えば、垂直又はＺ方向での）に薄くされ得る。
【0064】
半導体層構造３９０は、基板３２２の表面上で（又は、本明細書で更に説明される任意選択の層上で）形成される。例示される実例では、半導体層構造３９０は、エピタキシャル成長によって形成されたワイド・バンドギャップ半導体材料であり、よって、１つ以上のエピタキシャル層３２４を含む。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号、及び米国特許第５，５２３，５８９号において説明されており、その開示もその全体で参照することによって本明細書に組み込まれる。例示の目的のために１つ以上のエピタキシャル層３２４を参照して半導体層構造３９０が示されると共に、半導体層構造３９０は、基板３２２及び１つ以上のエピタキシャル層３２４、並びに／又はエピタキシャル層３２４の上部表面３２４Ａ上のキャップ層上で又はそれらの間で、バッファ及び／又は核形成層（複数可）などの追加の層／構造／素子を含み得る。例えば、ＡｌＮバッファ層は、シリコン・カーバイド基板３２２とトランジスタ構造２００の層の残りとの間の適切な結晶構造転移を提供するように、基板３２２の上部表面３２２Ａ上で形成され得る。加えて、例えば、その開示がその全体で参照することによって本明細書に組み込まれる、同一出願人による米国特許第７，０３０，４２８号において一般的に説明されるように、歪バランシング転移層（複数可）が加えて及び／又は代わりに提供され得る。任意選択のバッファ／核形成／転移層は、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、及び／又は水素化物気相エピタキシ（ＨＶＰＥ）によって蒸着され得る。
【0065】
なおも図１及び図２Ａ～図２Ｄを参照して、ダイ１００のおもて側１００ｆにおいて、ソース接点３１５及びドレイン接点３０５は、エピタキシャル層３２４の表面３２４Ａ上で形成され得、相互から横方向に間隔を空けられ得る。ユニット・セル・トランジスタ２００のソース領域は、ソース接点３１５の真下にある半導体層構造３９０の部分であり、ユニット・セル・トランジスタ２００のドレイン領域は、ドレイン接点３０５の真下にある半導体層構造３９０の部分である。ゲート接点３１０は、ソース接点３１５とドレイン接点３０５との間でエピタキシャル層３２４上に形成され得る。ゲート接点３１０の材料は、エピタキシャル層３２４の組成物に基づいて選択され得、いくつかの実施例では、Ｓｃｈｏｔｔｋｙ接点であり得る。例えば、ニッケル（Ｎｉ）、白金（Ｐｔ）、ニッケル・シリサイド（ＮｉＳｉｘ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、タングステン（Ｗ）、及び／又は窒化タングステン・シリコン（ＷＳｉＮ）など、ＩＩＩ族窒化物ベース半導体材料へのＳｃｈｏｔｔｋｙ接点を作成することが可能ないくつかの材料が使用され得る。ゲート接点３１０、ドレイン接点３０５、及びソース接点３１５は、各々のユニット・セル・トランジスタ２００のゲート端子、ドレイン端子、及びソース端子をそれぞれ提供し得る。
【0066】
ソース接点３１５及び／又はドレイン接点３０５は、ＩＩＩ族窒化物ベース半導体材料へのオーミック接点を形成することができる金属を含み得る。適切な金属は、Ｔｉ、Ｗ、チタン・タングステン（ＴｉＷ）、シリコン（Ｓｉ）、窒化チタン・タングステン（ＴｉＷＮ）、タングステン・シリサイド（ＷＳｉ）、レニウム（Ｒｅ）、ニオブ（Ｎｂ）、Ｎｉ、金（Ａｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ＮｉＳｉｘ、チタン・シリサイド（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、ＷＳｉＮ、及びＰｔなどの高融点金属を含み得る。よって、ソース接点３１５及び／又はドレイン接点３０５は、エピタキシャル層３２４（例えば、ＨＥＭＴデバイス内のバリア層）に直接接触したオーミック接点部分を包含し得る。いくつかの実施例では、ソース接点３１５及び／又はドレイン接点３０５は、オーミック接点を形成するように、複数の層から形成され得、オーミック接点は、例えば、その開示がその全体で参照することによって本明細書に組み込まれる、同一出願人による米国特許第８，５６３，３７２号及び米国特許第９，２１４，３５２号において説明されるように提供され得る。
【0067】
いくつかの実施例では、トランジスタ・セル２００は、ＨＥＭＴ構造であり得、エピタキシャル層構造３２４は、基板３２２の表面３２２Ａ上で形成されたチャネル層及びチャネル層の表面上で形成されたバリア層を含み得る。チャネル層は、バリア層のバンドギャップ未満であるバンドギャップを有し得、チャネル層は、バリア層よりも大きい電子親和力をも有し得る。チャネル層及びバリア層は、ＩＩＩ族窒化物ベース材料を含み得る。上記議論されたように、従来のＨＥＭＴデバイスに関して、チャネル層とバリア層との間の分岐において、チャネル層内で２ＤＥＧ層が誘発される。２ＤＥＧ層は、ソース接点３１５及びドレイン接点３０５のそれぞれの下にあるデバイスのソース領域とドレイン領域との間の導電を可能にする高度導電層として作用し得る。基板、チャネル層、バリア層、及び他の層を含むＨＥＭＴ構造は、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号、及び米国特許第７，７０９，２６９号において実例として議論され、その開示がその全体で参照することによってこれにより本明細書に組み込まれる。
【0068】
当業者によって理解されるように、トランジスタ・セル２００（例えば、ＨＥＭＴ、ＭＯＳＦＥＴ、ＬＤＭＯＳなど）は、ゲート接点３１０の制御の下でソース接点３１５とドレイン接点３０５との間のアクティブ領域によって定義され得る。いくつかの実施例では、図１に例示されるように、ソース接点３１５、ドレイン接点３０５、及びゲート接点３１０は、複数のトランジスタユニット・セル２００を形成するように、エピタキシャル層３２４上で交互に配置された複数のソース接点３１５、ドレイン接点３０５、及びゲート接点３１０として形成され得、ゲート接点３１０は、隣接するドレイン接点３０５とソース接点３１５との間に配置される。ユニット・セル２００など、ＲＦトランジスタ増幅器ダイ又はデバイス１００を提供するように、数百又は数千のユニット・セルが半導体基板上で形成され得、並列して電気的に接続され得る。
【0069】
図１及び図２Ａ～図２Ｄの実例では、ダイ１００は、複数のトランジスタ・セル２００を含み得、それぞれの接点は、オフ・チップ接続（例えば、入力、出力、又は接地接続）を提供するように並列して接続される。例えば、図１に示されるように、ゲート３１０、ドレイン３０５、及びソース３１５の接点の各々は、ゲートＧ、ドレインＤ、及び／又はソースＳの「フィンガ」を定義するように第１の方向（例えば、Ｙ－方向）において延在し得、ゲートＧ、ドレインＤ、及び／又はソースＳの「フィンガ」は、いくつかの実施例では、半導体層構造３９０の上部表面３２４Ａ上で又は隣接して、１つ以上の任意選択のバスによって（例えば、図１に破線で示される、ゲート・バス３１０ｂ及びドレイン・バス３０５ｂによって）並びに／又はそれに結合されたワイヤボンド接続パッドによって接続され得る。ゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳ（及び、接続バス及びワイヤボンド接続パッド）は、デバイス１００のゲート接続電極、ドレイン接続電極、及びソース接続電極それぞれの一部を形成し得、ゲート接続電極、ドレイン接続電極、及びソース接続電極は、いくつかの実施例では、本明細書で説明されるおもて側ピラー３６６（図１に破線で示される）が結合され得る１つ以上の最上部若しくはおもて側メタライゼーション層又はバス・パッドによって定義され得る。他の実施例では、おもて側ピラー３６６は、バス・パッド又はワイヤボンド接続パッドが介在することなく、ゲート・フィンガＧ、ドレイン・フィンガＤ、又はソース・フィンガＳのうちの１つ以上に結合され得る。したがって、ダイ１００は、ダイ１００のエッジにおいてワイヤボンド接続パッド及び／又は接続バスから解放されてい得、その結果、トランジスタ・セル２００は、ダイ１００のより大きなエリアを占有し得る。おもて側メタライゼーション構造の様々な導電素子を相互から隔離する誘電層は、図を簡易化するために図１では示されない。ゲート・フィンガＧが共に電気的に接続され、ドレイン・フィンガＤが共に電気的に接続され、ソース・フィンガＳが共に電気的に接続されるので、ユニット・セル・トランジスタ２００が全て、並列して共に電気的に接続されることを把握させることができる。
【0070】
図２Ａ～図２Ｄに示されるように、トランジスタ・セル２００は、おもて側１００ｆに隣接した３５０、３５５、及び３６０として例示される、１つ以上の誘電層又は絶縁層を更に含み得る。第１の絶縁層３５０は、半導体層構造３９０の上部表面（例えば、エピタキシャル層３２４の上部表面３２４Ａ）に直接接触し得る。第２の絶縁層３５５は、第１の絶縁層３５０上に形成され得、第３の絶縁層３６０は、第２の絶縁層３５５上に形成され得る。いくつかの実施例では、３つよりも少ない又は３つよりも多い絶縁層が含まれ得ることも認識されよう。絶縁層３５０、３５５、及び／又は３６０のうちの１つ以上は、トランジスタ構造２００に対する不活性化層としての役割を果たし得る。絶縁層３５０、３５５、３６０は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素、及び／又は他の適切な保護材料、例えば、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム、及び／又は酸窒化アルミニウムなどの誘電材料であり得る。より一般的に、絶縁層３５０、３５５、３６０は、単一の層であり得、又は均一な組成物及び／若しくは非均一な組成物の複数の層を含み得、並びに／又はオーミック接点の後続のアニールの間に下層のエピタキシャル層（複数可）３２４を保護するように（例えば、ソース接点３１５及び／若しくはドレイン接点３０５を提供するように）十分に厚くあり得る。
【0071】
ソース接点３１５、ドレイン接点３０５、及びゲート接点３１０は、ダイ１００のおもて側１００ｆに隣接した第１の絶縁層３５０内で形成され得る。いくつかの実施例では、ゲート接点３１０の少なくとも一部分は、第１の絶縁層３５０の表面上にあり得る。いくつかの実施例では、ゲート接点３１０は、Ｔ形状ゲート及び／又はガンマ・ゲートとして形成され得、その形成は、米国特許第８，０４９，２５２号、米国特許第７，０４５，４０４号、及び米国特許第８，１２０，０６４号において実例として議論され、その開示がその全体で参照することによって本明細書に組み込まれる。第２の絶縁層３５５は、第１の絶縁層３５０上で、並びにドレイン接点３０５、ゲート接点３１０、及びソース接点３１５の部分上で形成され得る。
【0072】
それぞれの金属接点３６５は、接点３０５、３１０、３１５のうちの１つ以上に接触するように、絶縁層（複数可）３６０、３５５、３５０のうちの１つ以上を通じて延在して形成され得る。例えば、第２の絶縁層３５５は、金属接点３６５を配置するためのソース接点３１５及び／又はドレイン接点３０５を露出するウインドウを形成するようにパターニングされ得る。ウインドウは、ソース接点３１５及び／又はドレイン接点３０５に関して、パターニングされたマスク及び低損傷エッチ加工を利用してエッチ加工され得る。金属接点３６５を形成するように、ソース接点３１５及び／又はドレイン接点３０５の露出された部分上で、導電金属が形成され得る。
【0073】
金属接点３６５は、ダイ１００のおもて側１００ｆにおいてトランジスタ・セル２００の接点３０５、３１０、３１５のうちの１つ以上に直接接触し得る。金属接点３６５は、ゲート・バス３１０ｂ、ドレイン・バス３０５ｂ、及び／又はソース・バスへの接続を提供するために使用され得る。金属接点３６５は、例えば、銅、コバルト、金、及び／又は複合金属を含む、金属又は他の高度な導電材料を包含し得る。第３の絶縁層３６０（絶縁層３５０及び／又は３５５と同様又は異なる組成物の）は、最終不活性化層として金属接点３６５上で形成され得、最終不活性化層は、電気的接続のための、例えば、１つ以上の外部デバイスへの「オフ・チップ」入力信号接続及び／若しくは出力信号接続、並びに／又は電気接地への接地接続のための金属接点３６５を露出する開口を定義するようにパターニングされ得る。
【0074】
特に、ＲＦトランジスタ増幅器ダイ１００のそれぞれのユニット・セル・トランジスタ２００の端子の１つ（例えば、ゲート接点３１０）は、ＲＦ入力信号に結合されるように構成された入力信号接続を提供し得る。それぞれのユニット・セル・トランジスタ２００の端子の１つ（例えば、ドレイン接点３０５）は、ＲＦ出力信号を出力するように構成された出力信号接続を提供し得る。ＲＦトランジスタ増幅器ダイ１００のそれぞれのユニット・セル・トランジスタ２００の端子の１つ（例えば、ソース接点３１５）は、電気接地などの基準信号に結合されるように構成された接地接続を提供し得る。よって、金属接点３６５は、ダイ１００の１つ以上のトランジスタ構造２００の対応する端子（例えば、ＨＥＭＴ又はＬＤＭＯＳトランジスタなど、ＦＥＴのゲート３１０、ドレイン３０５、及び／又はソース３１５の端子）に直接又は間接的に接続され得る、入力（例えば、ゲート）、出力（例えば、ドレイン）、又は接地（例えば、ソース）接点パッド又は端子を定義し得る。
【0075】
本開示の実施例では、それぞれの導電ピラー構造３６６（本明細書でおもて側接続又はピラーとも称される）は、ダイ１００のおもて側１００ｆ上で、金属接点３６５のうちの１つ以上の上で形成され得る。よって、おもて側ピラー３６６は、ユニット・セル・トランジスタ２００のそれぞれの端子（例えば、入力信号、出力信号、又は接地接続の端子）に電気的に接続され、半導体層構造３９０の表面３２４Ａとは反対の及び表面３２４Ａから離れた絶縁層３６０から突出し得る。おもて側ピラー３６６は、平面図において楕円形又は円形（例えば、金属接点３６５を露出する開口と同様の又は対応する）を有し得る。おもて側ピラー３６６は、いくつかの実施例では、相対的に厚型導電メッキ構造であり得る。例えば、おもて側ピラー３６６は、Ｃｕ又は他の金属メッキ構造であり得る。よって、おもて側ピラー３６６は、例えば「フリップ・チップ」（デバイス１００が上下に反転され、デバイス１００のおもて側１００ｆに隣接したピラー３６６によってその上の基板又はデバイス（複数可）に取り付けられ及び電気的に接続される）として、及び／又は積層されたマルチ・チップ・パッケージ内で、トランジスタ・セル２００の１つ以上の端子（例えば、入力、出力、接地）と、１つ以上の外部デバイスとの間のそれぞれの電気的接続（例えば、入力信号接続、出力信号接続、又は接地接続）を提供し得る。図２Ａ～図２Ｄに示されるように、電気的接続及び／又は取り付けのために、おもて側ピラー３６６上で半田層３６７が提供され得る。
【0076】
図２Ａ～図２Ｄは、本発明のいくつかの実施例に係る、おもて側ピラー３６６を使用して実装される、様々な入力信号接続、出力信号接続、及び接地接続の非限定的な実例を例示する。特に、図２Ａに示されるようないくつかの実施例では、おもて側ピラー３６６は、例えば、ダイ１００のおもて側１００ｆにおいて、入力信号接続、出力信号接続、及び接地接続をそれぞれ提供するように、トランジスタ構造２００ａの全ての３つの端子（ゲート３１０、ドレイン３０５、及びソース３１５）に電気的に結合される。
【0077】
図２Ｂに示されるようないくつかの実施例では、おもて側ピラー３６６は、例えば、ダイ１００のおもて側１００ｆにおいて、入力信号接続及び出力信号接続をそれぞれ提供するように、トランジスタ構造２００ｂのゲート３１０及びドレイン３０５の端子に電気的に結合される。導電ビア接続又は構造３６８（本明細書で裏側ビアとも称される）は、例えば、接地接続を提供するために、ダイ１００の裏側１００ｂ上で金属接点３４５にソース接点３１５を結合するように、基板３２２及びエピタキシャル層３２４を通じて延在する。
【0078】
図２Ｃに示されるようないくつかの実施例では、おもて側ピラー３６６は、例えば、ダイ１００のおもて側１００ｆにおいて入力信号接続を提供するように、トランジスタ構造２００ｃのゲート端子３１０に電気的に結合される。それぞれの導電基板貫通ビア接続３６８は、例えば、ソース接点３１５への接地接続を提供し、ドレイン接点３０５への出力信号接続を提供するために、ダイ１００の裏側１００ｂ上でそれぞれの金属接点３４５にソース接点３１５及びドレイン接点３０５を結合するように、基板３２２及びエピタキシャル層３２４を通じて延在する。それぞれの金属接点３４５の間で電気的隔離を提供するために、裏側金属パターニング工程が使用され得る。
【0079】
図２Ｄに示されるようないくつかの実施例では、おもて側ピラー３６６は、例えば、出力信号接続及び接地接続をそれぞれ提供するように、ダイ１００のおもて側１００ｆにおいてトランジスタ構造２００ｄのドレイン３０５及びソース３１５の端子に電気的に結合される。導電基板貫通ビア接続又は構造３６８は、例えば、入力信号接続を提供するために、ダイ１００の裏側１００ｂ上で金属接点３４５にゲート３１０を結合するように、基板３２２及びエピタキシャル層３２４を通じて延在する。
【0080】
図２Ｃ及び図２Ｄの実例に示されるように、入力信号接続及び／又は出力信号接続が基板３２２を通じてルーティングされるトランジスタ構造は、本明細書で、「ホット・ビア」構成と称され得る。より一般的に、本発明の実施例では、おもて側ピラー３６６は、１つ以上の裏側ビア３６８との様々な組み合わせにおける一部の例では、デバイス１００のおもて側１００ｆ上で１つ以上のトランジスタ端子（例えば、入力、出力、接地）への接続を提供し得、１つ以上の裏側ビア３６８は、デバイス１００の裏側１００ｂ上でトランジスタ端子のもう一方（例えば、入力、出力、接地）への接続を提供する。すなわち、本発明の実施例は、入力信号接続、出力信号接続、又は接地接続をそれぞれが提供するおもて側ピラー３６６及び裏側ビア３６８のいずれかの組み合わせを含み得る。
【0081】
絶縁層３６０から突出するおもて側ピラー３６６を含むデバイス１００のおもて側１００ｆは、ウェーハ・キャリアに（例えば、更なる加工オペレーションのための構造的支持を提供するために）、又はパッケージ基板に（例えば、プリントＰＣＢ若しくはＲＤＬ構造）に「反転され」及び取り付けられ得（おもて側１００ｆが下向きになる）、その結果、おもて側ピラー３６６は、電気信号ルーティングのために、例えば、半田層３６７によって、パッケージ基板上で対応する導電トレースに物理的に取り付けられ、及び電気的に接続される。おもて側ピラー３６６は、デバイス１００の絶縁層３５０、３５５、３６０から突出し得るが、いくつかの実施例では、追加の支持層（例えば、追加の絶縁層及び／又は接着層）は、機械的支持のためにピラー３６６を取り囲み得又は封入し得る。ＲＤＬ構造は、導電層パターン及び／又は導電ビア構造（本明細書で導電ビアと称される）を有する基板又はラミネートを指す。ＲＤＬ構造は、例えば、基材上で導電層及び絶縁層及び／又はパターンを蒸着することによって、並びにＲＤＬ構造を通じて信号を伝達するための構造内でビア及び銅ルーティング・パターンを形成することによって、半導体加工技術を使用して製造され得る。それによって、いくつかの実施例では、ワイヤボンドの必要性及び／又は使用（特に、より高い周波数のＲＦ用途において、インピーダンス整合ネットワーク及び／又は調波終端回路の有効性を低減させ又は無効にする場合がある一連のインダクタンスを導入し得る）が低減され得又は取り除かれ得る。
【0082】
加えて、パッケージ統合に応じて、おもて側ピラー３６６は、ダイ１００のエッジ又は周囲から離れて、おもて側及び／又は裏側入力／出力／接地接続のいずれかの組み合わせにより、接続パッド又はピラーの配置を可能にすることによって、一部のチップ－チップ分離又はチップ－ボード分離を提供し得、デバイス１００のおもて側１００ｆからの熱放散を増大させ得、機械的強度を増大させ得、及び／又は（特に、「フリップ・チップ」・パッケージでは）設計柔軟性を増大し得る。本発明のいくつかの実施例に係る、おもて側ピラー３６６の配置を含むデバイスを形成する製造オペレーションは、例えば、Ａｌｃｏｒｎらによる米国特許出願第１６／８８９，４３２号において説明され、その開示が参照することによって本明細書に組み込まれる。
【0083】
本発明の実施例は、それによって、おもて側ピラー構造が入力信号接続、出力信号接続、又は接地接続のうちの少なくとも１つを提供するいずれかの組み合わせを含み得る。例えば、ゲート・ライン又はフィンガと関連したおもて側ピラーの配置（例えば、線形若しくは「ストリップ」配置、又はスパース若しくは「ドット」配置での）は、ゲート抵抗を低減させ、及び／又はＲＦ信号隔離を増大させるために使用され得る。特に、本発明のいくつかの実施例は、おもて側ピラーの配置を提供し得、おもて側ピラーの配置は、トランジスタ・セルの入力、出力、又は接地接続のうちの１つ以上に結合され、入力信号接続と出力信号接続との間に（その間でのＲＦ信号の隔離を増大させるために）及び／又はゲート・フィンガの対向する端の間に（ＲＦ信号伝播パスを短くし、よって、抵抗を低減させるために）配置される。本開示の実施例に係る、おもて側ピラー及び裏側接続の様々な組み合わせは、図３Ａ～図３Ｂ、図４、図５、図７、及び図８の実例を参照して以下で説明される。
【0084】
図３Ａは、本開示のいくつかの実施例に係る、ＲＦトランジスタ増幅器ダイの概略的な平面図である。図３Ａに示されるように、トランジスタ増幅器ダイ３００ａは、裏側接点の使用なしに、ダイ３００ａのおもて側１００ｆにおいて、入力信号接続、出力信号接続、及び接地接続のそれぞれを提供するように、ゲート接点３１０、ドレイン接点３０５、及びソース接点３１５に結合されたおもて側ピラー接続３６６を含む。よって、おもて側ピラー３６６は、ユニット・セル・トランジスタ２００の端子（例えば、入力信号、出力信号、又は接地接続端子）に電気的に接続され、半導体層構造３９０の表面３２４Ａとは反対に及び表面３２４Ａから離れて絶縁層３６０から突出する（Ｚ－方向に）。特に、入力信号接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３１０ｇ（ゲート・バス３１０ｂに電気的に接続された）に結合され、出力信号接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３０５ｄ（ドレイン・バス３０５ｂに電気的に接続された）に結合される。接地接続を提供するおもて側ピラー３６６は、電気的接続パス内でワイヤボンド接続パッドが解放されていて、又はワイヤボンド接続パッドが介在することなく、ソース・フィンガＳの対向する端の間でソース接点３１５に結合される。
【0085】
入力信号接続、出力信号接続、及び接地接続を提供するおもて側ピラー３６６は、ダイ３００ａの対向するエッジの間で（Ｙ－方向に）単一の入力ＲＦ信号パス、単一の出力ＲＦ信号パスを提供するように、パッケージ基板上で対応する導電接続パターン（Ｘ－方向にダイ３００ａの幅に沿って延在する「導電ストリップ」３２１ｇ、３２１ｄ、及び３２１ｓとして図３Ａにおいて破線で示される）と位置合わせされる。言い換えると、パッケージ基板（ダイ３００ａがその上に取り付けられ得る）は、ピラー３６６と位置合わせされた導電接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓを含み、ピラー３６６は、入力信号接続、出力信号接続、及び接地接続のそれぞれを提供する。接地接続（例えば、ソース・フィンガＳに結合された）を提供するおもて側ピラー３６６は、入力信号接続と出力信号接続（例えば、パッド３１０ｇ及び３０５ｄに結合されたおもて側ピラー３６６によって提供されるような）との間に配置され、それは、ＲＦ入力信号とＲＦ出力信号との間の隔離を改善し得る。ダイ３００ａが取り付けられ得るパッケージ基板は、ゲート・パッド、ドレイン・パッド、及びソース・パッドのそれぞれとして、対応して配置された接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓを含み得る。
【0086】
各々のソース・フィンガＳに接続された２つのおもて側ピラー３６６を参照して図３Ａに示されるが、より少ない又は多いおもて側ピラー３６６が各々のソース・フィンガＳに接続され得、フィンガＳごとにピラー３６６が多いと、ソース・インピーダンスを低減させ得ることを理解されよう。また、図３Ａでは、入力信号接続を提供するおもて側ピラー３６６は、パッド３１０ｇ（ゲート・バス又はマニフォールド３１０ｂに電気的に接続された）に結合され、出力信号接続を提供するおもて側ピラー３６６は、パッド３０５ｄ（ドレイン・バス又はマニフォールド３０５ｂに電気的に接続された）に結合され、ワイヤボンド接続パッド３１０ｇ及び３０５ｄは、ダイ３００ａの対向するエッジに位置付けられる。よって、ＲＦ信号は、ダイ３００ａの対向するエッジの間の全長を伝播するはずであり（Ｙ－方向に沿って）、その結果、入力信号パスは、相対的に高い抵抗を有し得、特に、より高い動作周波数において、待ち時間問題及び／又は損失を結果としてもたらし得る。
【0087】
図３Ｂは、本開示の更なる実施例に係る、裏側接続パッド又は接点を有さないおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。図３Ｂに示されるように、トランジスタ増幅器ダイ３００ｂは、ダイ３００ｂのおもて側１００ｆにおいて、入力信号接続、出力信号接続、及び接地接続のそれぞれを提供するように、ゲート接点３１０、ドレイン接点３０５、及びソース接点３１５に結合されたおもて側ピラー接続３６６を含む。おもて側ピラー３６６は、半導体層構造３９０の表面３２４Ａとは反対に及び表面３２４Ａから離れて絶縁層３６０から突出し（Ｚ－方向に）、その結果、ダイ３００ｂは、裏側接点から解放されてい得る。特に、出力信号接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３０５ｄ（ドレイン・バス３０５ｂに電気的に接続された）に結合され、接地接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３１５ｓ（ソース・バス３１５ｂに電気的に接続された）に結合される。入力信号接続を提供するおもて側ピラー３６６は、その間の電気的接続パス内でワイヤボンド接続パッドから解放されていて、ゲート・フィンガＧの対向する端の間でゲート接点３１０に結合される。各々のゲート・フィンガＧに接続された２つのおもて側ピラー３６６を参照して図３Ｂに示されるが、より少ない又は多いおもて側ピラー３６６が各々のゲート・フィンガＧに接続され得ることを理解されよう。いくつかの実施例では、入力信号接続を提供する各々のおもて側ピラー３６６は、「分岐された」ゲート接続と称され得る、２つ以上のゲート・フィンガＧに接続され得る。例えば、分岐されたゲート接続では、おもて側ピラー３６６は、図６Ａ２に示されるように、それぞれのより低いレベル（例えば、Ｍ１）金属層及びＭ１金属層を接続する共通上位レベル（例えば、Ｍ２）金属層を介して、それぞれのゲート接点３１０に結合され得る。ゲート・フィンガＧの対向する端の間のおもて側ピラー３６６の接続は、信号タイミング又は伝播遅延に関して均一性を高め得、分岐されたゲート配置は、ゲート・フィンガＧの密度を増大させることを可能にし得る（複数のゲート・フィンガＧが１つのおもて側ピラー３６６に接続され得るように）。
【0088】
入力信号接続、出力信号接続、及び接地接続を提供するおもて側ピラー３６６は、単一の入力ＲＦ信号パス、単一の出力ＲＦ信号パスを提供するように、パッケージ基板上で対応する導電パッド構造（Ｘ－方向にダイ３００ｂの幅に沿って延在する接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓとして図３Ｂに破線で示される）と位置合わせされる。よって、接地接続（例えば、ソース・フィンガＳに結合された）を提供するおもて側ピラー３６６は、ダイ３００ｂの１つのエッジに配置され、入力信号接続（例えば、ゲート・フィンガＧに結合された）を提供するおもて側ピラー３６６は、ダイの対向するエッジにおいて接地接続と出力信号接続との間に配置される。ダイ３００ｂが取り付けられ得るパッケージ基板は、対応して配置された接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓを含み得る。
【0089】
ダイ３００ｂの中間でゲート・フィンガＧに結合された入力信号接続を提供するおもて側ピラー３６６の配置は、入力信号パス長を短くし得、それによって、ゲート抵抗Ｒｇを低減させ、ＲＦゲインを改善する。しかしながら、図３Ａのダイ３００ａとの比較では、ダイ３００ｂは、ダイ３００ｂの対向するエッジにおいて、接地接続及び出力信号接続のそれぞれを提供するワイヤボンド接続パッド３１５ｓと３０５ｄとの間で入力信号接続を提供するおもて側ピラー３６６を配置する。ドレイン・バス・パッド３０５ｄに結合されたおもて側ピラー３６６によって提供される出力信号接続に対して、入力信号接続を提供するおもて側ピラー３６６がより近接することは、ＲＦ入力信号とＲＦ出力信号との間の隔離を低減させ得る。
【0090】
本明細書で説明されるようなおもて側ピラー３６６を使用してトランジスタ・ダイのおもて側１００ｆにおいて入力、出力、及び接地接続の全てを提供することは、製造複雑度に関して有利であり得ると共に、本開示の更なる実施例は、裏側接点３４５との組み合わせにおいておもて側ピラー３６６を含み得る。しかしながら、入力信号接続、出力信号接続、又は接地接続のうちの少なくとも１つを提供するおもて側ピラーのいずれかの組み合わせが使用され得ることを理解されよう。
【0091】
図４は、本開示のいくつかの実施例に係る、おもて側ピラー接続構造及び裏側接続パッド又は接点の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。図４に示されるように、トランジスタ増幅器ダイ４００は、接地接続を提供するように導電基板貫通ビア３６８によってソース接点３１５に結合された裏側接点３４５との組み合わせにおいて、ダイ４００のおもて側表面１００ｆにおいて、入力信号接続及び出力信号接続のそれぞれを提供するように、ゲート接点３１０及びドレイン接点３０５に結合されたおもて側ピラー３６６を含む。よって、おもて側ピラー３６６は、半導体層構造３９０の表面３２４Ａから離れて、及び裏側接点３４５を含む表面３２２Ｂとは反対に、絶縁層３６０から突出する（Ｚ－方向に）。
【0092】
特に、入力信号接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３１０ｇに結合され、出力信号接続を提供するおもて側ピラー３６６は、ワイヤボンド接続パッド３０５ｄに結合され、接地接続は、裏側表面１００ｂからのそれぞれの基板貫通ビア３６８によって、ソース接点３１５に結合された裏側接点３４５によって提供される。接地接続を提供する基板貫通ビア３６８は、ソース・フィンガＳの対向する端の間でソース接点３１５に結合され、裏側接点３４５との電気的接続を提供するように、半導体層構造３９０及び基板３２２を通じて延在する。
【0093】
入力信号接続及び出力信号接続を提供するおもて側ピラー３６６は、ダイ４００の対向するエッジの間で（Ｙ－方向に）単一の入力ＲＦ信号パス、単一の出力ＲＦ信号パスを提供するように、パッケージ基板上で対応する導電パッド構造（Ｘ－方向にダイ４００の幅に沿って延在する接続ストリップ３２１ｇ及び３２１ｄとして図４に破線で示される）と位置合わせされる。しかしながら、入力信号接続及び／又は出力信号接続を提供するおもて側ピラー３６６の間でおもて側ピラー３６６が接地接続を介在させることなく、図４に示される一連の入力－出力接続は、ＲＦ信号隔離に関する課題を提示し得、入力対出力の近接性は、より高い電力用途に対する制限を提示し得る。
【0094】
図５、図７、及び図８は、入力信号接続及び／又は出力信号接続が接地接続とインタレースされた実例を例示する。図５、図７、及び図８では裏側接点なしにおもて側ピラーによって提供される入力信号接続、出力信号接続、及び接地接続を参照して例示されるが、いくつかの実施例では、入力接続、出力接続、又は接地接続のうちの１つ以上は、本明細書で説明されるようなそれぞれの導電ビア３６８を使用してダイの裏側にルーティングされ得ることを理解されよう。
【0095】
図５は、本開示のいくつかの実施例に係る、接地接続及び入力信号接続並びに出力信号接続がインタレースされたＲＦトランジスタ増幅器ダイの概略的な平面図である。図５に示されるように、トランジスタ・ダイ５００は、ダイ５００のエッジにおいて外部ワイヤボンド接続パッド又はバス・パッドではなく、ゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳそれぞれの対向する端の間でゲート接点３１０、ドレイン接点３０５、及びソース接点３１５に結合されたおもて側ピラー３６６を含む。おもて側ピラー３６６は、入力信号接続、出力信号接続、及び接地接続を提供し、ダイ５００の対向するエッジの間で（Ｘ－方向に）単一の入力ＲＦ信号パス、単一の出力ＲＦ信号パスを提供するように、パッケージ基板上で対応する導電接続パターン又はパッド構造（Ｘ－方向にダイ５００の幅に沿って延在する接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓとして図５において破線で示される）と位置合わせされる。
【0096】
接地接続（例えば、ソース・フィンガＳの対向する端の間に結合された）を提供するおもて側ピラー３６６は、本明細書でＧＳＧ（接地－信号－接地）構成と称される、入力信号接続（例えば、ゲート・フィンガＧの対向する端に結合された）及び出力信号接続（例えば、ドレイン・フィンガＤの対向する端の間に結合された）を提供するおもて側ピラー３６６と、交互の方式又はインタレースされた方式において配置される。特に、図５では、入力信号接続（例えば、ゲート・フィンガＧに結合された）を提供するおもて側ピラー３６６は、入力ＧＳＧ構成において接地接続（例えば、ソース・フィンガＳに結合された）を提供するおもて側ピラー３６６の間に配置される。同様に、出力信号接続（例えば、ドレイン・フィンガＤに結合された）を提供するおもて側ピラー３６６は、出力ＧＳＧ構成において接地接続を提供するおもて側ピラー３６６の間に配置される。しかしながら、いくつかの実施例では、入力信号接続又は出力信号接続のいずれかは、接地接続と交互に又はインタレースされて配置され得ることを理解されよう。すなわち、ＲＦ信号接続（入力において、出力において、又はその両方）は、その間で接地接続を提供するおもて側ピラー３６６をインタレースすることによって、ＧＳＧ構成において提供され得る。
【0097】
パッケージ基板（その上に、下向きの又はパッケージ基板の表面に向かうおもて側ピラー３６６によりトランジスタ・ダイ５００は反転され及び取り付けることができる）は、接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓを含み、接続ストリップ３２１ｇ、３２１ｄ、及び３２１ｓは、入力、出力、及び接地接続のそれぞれのためのゲート・パッド、ドレイン・パッド、及びソース・パッドを提供するおもて側ピラー３６６の配置に対応して位置合わせされる。特に、パッケージ基板は、隣接した接地（例えば、ソース）接続ストリップ３２１ｓの間でインタレース又はインタデジテートされた入力（例えば、ゲート）接続ストリップ３２１ｇと、隣接した接地接続ストリップ３２１ｓの間でインタレース又はインタデジテートされた出力（例えば、ドレイン）接続ストリップ３２１ｄとを含む。すなわち、パッケージ基板内及び／又は上の導電ルーティング３２１ｇ、３２１ｄ、及び３２１ｓは、入力及び／又は出力ＧＳＧ構成に対応するように配置される。図５の実例では、中間接続ストリップ３２１ｓは、入力ＧＳＧ及び出力ＧＳＧの両方に含まれる。
【0098】
入力及び／又は出力ＧＳＧ構成は、隣接した接地接続の間で入力（及び／又は出力）信号接続を効果的に挟むことによって、入力ＲＦ信号と出力ＲＦ信号との間のＲＦ隔離を改善すると共に、信号整合性を改善し得る。また、ゲート・フィンガＧの対向する端の間に入力信号接続を提供するおもて側ピラー３６６を配置することは、入力信号伝播パスを短くし得、それによって、抵抗Ｒｇを低減させる。おもて側ピラー３６６のそれぞれの位置も、信号待ち時間問題に対処及び／又は平準化するように配置され得る。
【0099】
図５の実例では、おもて側ピラー３６６は、その間でワイヤボンド接続パッド又はバス・パッドが介在することなく、ゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳに結合される。すなわち、トランジスタ・ダイ５００は、ゲート接点３１０、ドレイン接点３０５、及び／又はソース接点３１５（又は、接点３１０、３０５、３１５に電気的に接続された介在する金属層３６５）に接触するように、１絶縁層３５０、３５５、及び／又は３６０のうちの１つ以上を通じて延在するそれぞれのおもて側ピラーとの、ゲート・バス、ドレイン・バス、及び／又はソース・バス／ボンド・パッドなどのワイヤボンド接続パッドから解放されてい得る。ワイヤボンド接続パッド又はバス・パッドが介在することなく、入力、出力、及び／又は接地接続を提供するように、トランジスタ・セル２００に対するアクティブ領域５０２を含むダイの中心エリアに（ダイ５００のエッジではなく）おもて側ピラー３６６を配置することによって、ゲート・フィンガＧ、ドレイン・フィンガＤ、及び／又はソース・フィンガＳは、最大でダイ５００の全長に沿って延在し得、それによって、トランジスタ・アクティブ領域５０２に対するダイ５００上の利用可能なエリアを増大させる。
【0100】
図６Ａ１、図６Ｂ１、及び図６Ｃ１に示されるように、入力信号接続、出力信号接続、又は接地接続を提供するおもて側ピラー３６６は、いくつかの実施例では、１つ以上の介在する金属層Ｍ１、Ｍ２によって、ゲート３１０、ドレイン３０５、又はソース３１５の接点のそれぞれに結合され得る。代わりに、図６Ａ２、図６Ｂ２、及び図６Ｃ２に示されるように、入力信号接続、出力信号接続、又は接地接続を提供するおもて側ピラー３６６の各々は分岐された配置において、複数の（２つとして例示される）ゲート接点３１０、ドレイン接点３０５、又はソース接点３１５のそれぞれに結合され得る。例えば、各々のおもて側ピラー３６６は、それぞれのＭ１金属層及びＭ１金属層を接続するＭ２金属層を介して、それぞれのゲート接点３１０、ドレイン接点３０５、又はソース接点３１５に結合され得る。それぞれの接点３１０、３０５への同様の入力信号パス長又は出力信号パス長を提供すると共に、フィンガＧ、Ｄ、Ｓの密度を増大させるように、おもて側ピラー３６６が配置され得るように（複数のより狭いフィンガＧ、Ｄ、Ｓが１つのおもて側ピラー３６６に接続され得るように）、分岐構造において接点３１０、３０５におもて側ピラー３６６を結合することは、信号タイミング又は伝播遅延に関する均一性を高め得る。
【0101】
図７Ａ及び図７Ｂは、本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間で交互の又はインタレースされた接地接続により、ゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのエッジにおけるそれぞれのエクステンションに結合された、おもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。図７Ａ及び図７Ｂに示されるように、トランジスタ・ダイ７００ａ、７００ｂは、フィンガＧ、Ｄ、及びＳの対向するエッジにおけるそれぞれのエクステンション３１０ｅ、３０５ｅ、及び３１５ｅによって、ゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳ（よって、ゲート３１０、ドレイン３０５、及びソース３１５の接点）に結合されたおもて側ピラー３６６を含む。エクステンション３１０ｅ、３０５ｅ、３１５ｅ（本明細書でフィンガ・エクステンション又はエクステンション領域とも称される）及びそれに接続されたおもて側ピラー３６６は、ダイ７００ａ、７００ｂの対向するエッジの間で単一の入力ＲＦ信号パス、単一の出力ＲＦ信号パスを提供するように（Ｙ－方向に）、パッケージ基板上で対応する導電接続パターン又はパッド構造（幅に沿って相互から又はＸ－方向に離れて間隔を空けられた「接続ドット」７２１ｇ、７２１ｄ、及び７２１ｓとして、図７Ａ及び７Ｂにおいて破線で示される）と位置合わせされる。言い換えると、パッケージ基板（その上にダイ７００ａ、７００ｂが取り付けられ得る）は、接続ドット７２１ｇ、７２１ｄ、及び７２１ｓによって実装された導電接続パターンを含み、接続ドット７２１ｇ、７２１ｄ、及び７２１ｓはそれぞれ、入力信号接続、出力信号接続、及び接地接続のそれぞれを提供するおもて側ピラー３６６と位置合わせされる。
【0102】
トランジスタ・ダイ７００ａ、７００ｂは、ＧＳＧ構成においてインタレースされた方式又は交互の方式において配置された接地接続と共に、入力信号接続及び出力信号接続を含むが、いくつかの実施例では、入力信号接続又は出力信号接続のいずれかが接地接続とインタレースされて配置され得ることを理解されよう。特に、入力信号接続（例えば、ゲート・フィンガ・エクステンション３１０ｅに結合された）を提供するおもて側ピラー３６６は、入力ＧＳＧ構成において接地接続（例えば、ソース・フィンガ・エクステンション３１５ｅに結合された）を提供するおもて側ピラー３６６の間に配置される。加えて又は代わりに、出力信号接続（例えば、ドレイン・フィンガ・エクステンション３０５ｅに結合された）を提供するおもて側ピラー３６６は、出力ＧＳＧ構成において接地接続を提供するおもて側ピラー３６６の間に配置される。
【0103】
パッケージ基板（その上にダイ７００ａ、７００ｂが取り付けられ得る）は、入力、出力、及び接地接続を提供するように、エクステンション領域３１０ｅ、３０５ｅ、及び３１５ｅ上のおもて側ピラー３６６の配置に対応して配置されたゲート・パッド、ドレイン・パッド、及びソース・パッドとして、接続ドット７２１ｇ、７２１ｄ、及び７２１ｓを含み得る。特に、入力（例えば、ゲート）接続ドット７２１ｇは、パッケージ基板の１つの端に沿って隣接した接地（例えば、ソース）接続ドット７２１ｓの間で交互にされ又はインタレースされ得、出力（例えば、ドレイン）接続ドット７２１ｄは、パッケージ基板の対向する端に沿って隣接した接地接続ドット７２１ｓの間で交互にされ又はインタレースされ得る。したがって、ゲート・フィンガ・レベル、ドレイン・フィンガ・レベル、及びソース・フィンガ・レベルにおいて入力及び出力ＧＳＧ構成が提供され得、それぞれの接続ドット７２１ｇ、７２１ｄ、又は７２１ｓは、それぞれのおもて側ピラー３６６及びフィンガ・エクステンション３１０ｅ、３０５ｅ、又は３１５ｅによって、それぞれのフィンガＧ、Ｄ、又はＳに結合される。図７Ｂのダイ７００ｂは、図３Ａを参照して上記議論されたソース・パッド３２１ｓと同様の方式において、追加の入力－出力隔離を提供するように、パッケージ基板上の追加のソース・パッド又はストラップ７２１ｓ’の接続パターン（図７Ｂにおいて破線で示される）と位置合わせされた、それらの対向する端の間で（すなわち、入力ＧＳＧと出力ＧＳＧとの間で）ソース・フィンガＳに結合された追加のおもて側ピラー３６６を含む。
【0104】
パッケージ基板は、パッケージの中に又はパッケージから外にＲＦ信号をルーティングするように、入力接続ドット７２１ｇ又は出力接続ドット７２１ｄに電気的に接続する、その中に又はその上で電気的接続を更に含み得る。例えば、図７Ａ及び図７Ｂの例示されるデバイス７００ａ、７００ｂでは、パッケージ基板は、パッケージの中に及びパッケージから外へとそれぞれＲＦ信号をルーティングするための、ＲＦ入力信号パスを結合する導電トレース及びＲＦ出力信号パスを結合する導電トレースを含み得る。
【0105】
入力及び／又は出力ＧＳＧ構成は、それぞれの入力及び／又は出力信号パスに対するＲＦ信号隔離を提供することによって、並列入力接続及び／又は並列出力接続の間の信号干渉を低減させ又は回避し得る。例えば、いくつかの従来の設計では、ダイへの入力又は出力は、複数の入力又は出力ワイヤボンドを包含する入力又は出力ワイヤ・バンドルを含み得るが、各々の入力又は出力ワイヤ・バンドル内で伝播する信号は、相互と干渉し得る。隣接した入力又は出力ワイヤ上で伝播する信号の間の干渉を軽減するために、オフ・パッド（例えば、パッド－パッド）レジスタがそのような設計において使用され得る。しかしながら、本明細書で説明される入力及び／又は出力ＧＳＧ構成は、隣接した入力又は出力信号パス上で伝播する信号の間で介在する接地接続を含み得、それによって、隣接した入力フィンガ・エクステンション３１０ｅの間及び／又は隣接した出力フィンガ・エクステンション３０５ｅの間でレジスタを使用することなく、各々の入力バンドル３１０ｅ又は出力バンドル３０５ｅ内で隔離を増大させ、信号干渉を低減させ又は回避する。
【0106】
図７Ａの実例では、おもて側ピラー３６６は、トランジスタ・アクティブ領域７０２（その上でゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳを含む）の外側のエリア内で、ダイ７００ａの対向する端におけるゲート・フィンガ・エクステンション３１０ｅ、ドレイン・フィンガ・エクステンション３０５ｅ、及びソース・フィンガ・エクステンション３１５ｅに結合される。すなわち、エクステンション領域３１０ｅ、３０５ｅ、及び／又は３１５ｅは、フィンガＧ、Ｄ、Ｓの対向する端において提供され得、その結果、トランジスタ・ダイ７００ａのアクティブ領域７０２は、おもて側ピラー接続３６６から解放されてい得る。
【0107】
また、図７Ａ及び図７Ｂの実例では、ゲート・フィンガＧのサブセットは、それぞれのゲート・フィンガ・エクステンション３１０ｅによって共通おもて側ピラー３６６に結合され、インタレースされ又はインタデジテートされたソース・フィンガ・エクステンション３１５ｅによってゲート・フィンガＧの他のサブセットから電気的に隔離される。ゲート・フィンガＧのサブセットの間の隔離は、アクティブ領域７０２内でゲート密度を高くすることを可能にし得る。ドレイン・フィンガＤのサブセットが同様に、それぞれのドレイン・フィンガ・エクステンション３０５ｅによって各々のおもて側ピラー３６６に結合され、インタレースされ又はインタデジテートされたソース・フィンガ・エクステンション３１５ｅによってドレイン・フィンガＤの他のサブセットから電気的に隔離される。すなわち、おもて側ピラー３６６によって定義されたそれぞれのＧＳＧグループの間の隔離を提供するように、ダイ７００ａ、７００ｂの一方の側上の入力エクステンション領域３１０ｅの間、及び／又はダイ７００ａ、７００ｂの他方の側上の出力エクステンション領域３０５ｅの間で接地エクステンション領域３１５ｅが提供され得る。言い換えると、入力及び／又は出力信号接続は各々、複数の（３つのとして示される）ＧＳＧ構成を含み得、各々のＧＳＧグループにおいてエクステンション領域３１０ｅ又は３０５ｅの間でインタレースされ又は交互に配置された接地エクステンション３１５ｅによって隔離が提供される。図７Ｂでは、ソース・ストラップ７２１ｓ’に結合されるように配置されたピラー３６６によって、入力信号接続と出力信号接続との間で追加の隔離が提供される。
【0108】
トランジスタ・ダイ７００ａ、７００ｂは、エクステンション領域３１０ｅ、３０５ｅ、３１５ｅの実例のパターンを含み、各々の入力エクステンション領域３１０ｅ及び出力エクステンション領域３０５ｅは、接地接続３１５ｅとは反対に配置されるが、本発明の実施例は、そのような配置に限定されない。同様に、各々のエクステンション領域３１０ｅ、３０５ｅ、３１５ｅに接続された１つのおもて側ピラー３６６を参照して図７Ａ及び図７Ｂに示されるが、より少ない又は多いおもて側ピラー３６６が各々のソース・フィンガＳに接続され得、フィンガＳごとにピラー３６６が多いと、ソース・インピーダンスを低減させ得ることを理解されよう。また、図７Ａ及び図７Ｂでは、入力信号接続を提供するおもて側ピラー３６６は、ゲート・エクステンション３１０ｅに結合され、出力信号接続を提供するおもて側ピラー３６６は、ドレイン・エクステンション３０５ｅに結合され、エクステンション３１０ｅ及び３０５ｅは、ダイ７００ａ、７００ｂの対向するエッジに位置付けられる。よって、ＲＦ信号は、ダイ７００ａ、７００ｂの対向するエッジの間の全長を伝播するはずであり（Ｙ－方向に沿って）、その結果、入力信号パスは、相対的に高い抵抗を有し得、特に、より高い動作周波数において、待ち時間問題及び／又は損失を結果としてもたらし得る。
【0109】
図８Ａ及び図８Ｂは、本開示のいくつかの実施例に係る、入力信号接続の間及び出力信号接続の間でインタレースされた接地接続により、ゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガのセグメントの間のそれぞれのエクステンションに結合されたおもて側ピラー接続構造の配置を含むＲＦトランジスタ増幅器ダイの概略的な平面図である。図８Ａ及び図８Ｂに示されるように、トランジスタ・ダイ８００ａ、８００ｂは、それぞれのエクステンション３１０ｅ、３０５ｅ、及び３１５ｅによって、ゲート・フィンガＧ、ドレイン・フィンガＤ、及びソース・フィンガＳのそれぞれのセグメント（よって、ゲート３１０、ドレイン３０５、及びソース３１５の接点）に結合されたおもて側ピラー３６６を含む。図８Ａ及び図８Ｂでは、エクステンション３１０ｅ、３０５ｅ、３１５ｅ（フィンガ・エクステンション又はエクステンション領域とも称される）は、フィンガＧ、Ｄ、Ｓのセグメントの間に配置される。エクステンション３１０ｅ、３０５ｅ、３１５ｅ、及びこれらに接続されたおもて側ピラー３６６は、この実例では、ダイ８００ａ、８００ｂの対向する端又はエッジにおける２つの出力ＲＦ信号パスにより、中心入力ＲＦ信号パス又はゲート・フィードを提供するように配置された、パッケージ基板（幅に沿って又はＸ－方向に相互から離れて間隔を空けられた接続ドット８２１ｇ、８２１ｄ、及び８２１ｓとして、図８Ａ及び図８Ｂにおいて破線で示される）上で対応する導電パッド構造と位置合わせされる。しかしながら、図８Ａ及び図８Ｂに示されるパターンは、１つ以上の方向において（例えば、Ｘ－方向及び／又はＹ－方向に沿って）繰り返され得ることを理解されよう。したがって、図８Ａ及び図８Ｂのトランジスタ・ダイ８００ａ、８００ｂ内のおもて側ピラー３６６の構成は、出力信号接続（ＲＦ出力）のペアの間でそれぞれの入力信号接続（ＲＦ入力）を提供し得る。
【0110】
パッケージ基板は、入力、出力、及び接地接続のそれぞれを提供するおもて側ピラー３６６の配置と位置合わせされるように配置された接続ドット８２１ｇ、８２１ｄ、及び８２１ｓを含む。特に、入力（例えば、ゲート）接続ドット８２１ｇは、フィンガ・セグメントＧ、Ｄ、Ｓの間の隣接した接地（例えば、ソース）接続ドット８２１ｓの間でインタレースされ得、出力（例えば、ドレイン）接続ドット８２１ｄは、フィンガ・セグメントＧ、Ｄ、Ｓのエッジにおける隣接した接地接続ドット８２１ｓの間でインタレースされ得る。したがって、ゲート・フィンガ・レベル、ドレイン・フィンガ・レベル、及びソース・フィンガ・レベルにおいて入力及び出力ＧＳＧ構成が提供され得、それぞれの接続ドット８２１ｇ、８２１ｄ、又は８２１ｓは、それぞれのおもて側ピラー３６６及びフィンガ・エクステンション３１０ｅ、３０５ｅ、又は３１５ｅによってフィンガＧ、Ｄ、又はＳのそれぞれのセグメントに結合される。パッケージ基板は、パッケージの中に又はパッケージから外にそれぞれＲＦ信号をルーティングするための、入力接続ドット８２１ｇ又は出力接続ドット８２１ｄを電気的に接続する、その中又はその上に電気的接続を更に含み得る。例えば、図８Ａ及び図８Ｂの例示されるデバイス８００ａ、８００ｂでは、パッケージ基板は、パッケージの中に又はパッケージから外にそれぞれＲＦ信号をルーティングするための、ダイ８００ａ、８００ｂの中心領域におけるＲＦ入力信号パスを結合する導電トレースと、ダイ８００ａ、８００ｂの対向するエッジにおけるＲＦ出力信号パスを結合する導電トレースとを含み得る。図８Ｂの実例では、パッケージ基板は、入力信号パスと出力信号パスとの間の接地接続を結合する追加の導電トレース８２１ｓ’を含み得る。
【0111】
図８Ａ及び図８Ｂの実例では、ゲート・フィンガＧのサブセットは、それぞれのゲート・フィンガ・エクステンション３１０ｅ（ゲート・フィンガＧのセグメントの間に位置付けられた）によって共通おもて側ピラー３６６に結合され、インタレースされたソース・フィンガ・エクステンション３１５ｅによってゲート・フィンガＧの他のサブセットから電気的に隔離される。すなわち、フィンガＧ、Ｓ、Ｄの個々のセグメントは、入力ＧＳＧ構成を提供するエクステンション領域３１０ｅ、３１５ｅによって相互から分離される。接地エクステンション領域３１５ｅは、おもて側ピラー３６６によって定義されたそれぞれのＧＳＧグループの間で隔離を提供するように、ダイ８００ａ、８００ｂの中心領域内で入力エクステンション領域３１０ｅの間で、及び出力エクステンション領域３０５ｅの対向するペアの間で提供され得る。図８Ｂのダイ８００ｂは、図３Ａを参照して上記議論されたソース・パッド３２１ｓと同様の方式において、追加の入力－出力隔離を提供するように、パッケージ基板（図８Ｂにおいて破線で示される）上で追加のソース・パッド又はストラップ８２１ｓ’の接続パターンと位置合わせされた、その対向する端の間で（すなわち、入力ＧＳＧと出力ＧＳＧの間で）ソース・フィンガＳに結合された、追加のおもて側ピラー３６６を含む。
【0112】
図７Ａ及び図７Ｂの実例にあるように、入力及び／又は出力信号接続は、複数のＧＳＧ構成によって定義され得、入力及び出力信号を搬送するフィンガＧ又はＤのグループの間の隔離は、各々のＧＳＧグループ内のおもて側ピラー３６６とエクステンション３１０ｅ又は３０５ｅとの間でインタレースされたソース・フィンガＳに結合されたおもて側ピラー３６６及び接地エクステンション３１５ｅによって提供される。介在するおもて側ピラー３６６及びエクステンション領域３１５ｅによるゲート・フィンガＧのサブセットの間の隔離は、アクティブ領域８０２内のゲート密度を高くすることを可能にし得る。加えて、図７Ａ及び図７Ｂの構成との比較では、ＲＦ入力とＲＦ出力との間の信号パスが短くなり得るにつれて（すなわち、ゲート・フィンガＧのそれぞれのセグメントの長さに）、ゲート・フィンガＧのセグメントの間で入力信号接続のためにおもて側ピラー３６６及びエクステンション領域３１０ｅを提供することは、ゲート抵抗Ｒｇを低減させ得る。
【0113】
したがって、本発明の実施例は、おもて側ピラー及び裏側接続のいずれかの組み合わせを含み得、裏側接続では、入力信号接続、出力信号接続、又は接地接続のうちの少なくとも１つがおもて側ピラーによって提供される。ワイヤボンド接続の使用をワイヤボンド接続パッド（例えば、３１０ｇ、３０５ｄ）と比較すると、本開示の実施例に係る導電ピラー構造３６６を含むトポロジは、接続パスを短くすることができ、及び／又はより複合的な入力／出力／接地接続パターンを可能にすることができる。例えば、アクティブ・エリア内のゲート・フィンガの中間で入力パスにアクセスすることは、著しく、ゲート抵抗を低減させることができ、ＲＦゲインを改善することができる。加えて又は代わりに、入力信号接続及び／又は出力信号接続を提供する導電ピラー構造３６６を、接地されたストリップ又はドットを提供する導電ピラー構造３６６とインタレースすることによって、入力及び／又は出力信号整合性のための追加の隔離が達成され得る。ダイの裏側に接続を提供する導電ビア構造３６８との組み合わせでダイのおもて側上の導電ピラー構造３６６の様々な配置は、パッケージ統合オプションを増加させることができる。
【0114】
図９Ａ及び図９Ｂは、本開示のいくつかの実施例に係るおもて側ピラー接続構造とのＲＦトランジスタ増幅器ダイの基板取り付けの実例をそれぞれが例示する、断面図及び平面図である。図９Ａを参照して、前の実施例のいずれかに係る導電おもて側ピラー構造３６６を含むトランジスタ・ダイ９００は、いくつかの実施例では、ワイヤボンド接続パッドから解放されてい、オフ・チップ電気的接続を提供するようにパッケージ基板９２０上に搭載され得る。
【0115】
特に、図９Ａに示されるように、ダイ９００は、パッケージ基板９２０の表面に面するおもて側１００ｆにより「反転」され、その結果、おもて側ピラー３６６は、デバイス・パッケージ（その実例が図１０～図１２に示される）の中への及びデバイス・パッケージから外への電気信号ルーティングのための入力信号接続、出力信号接続、又は接地接続を提供するように、パッケージ基板９２０にダイ９００を物理的に取り付け、パッケージ基板９２０上の対応する導電接続パターン（導電トレース９２１として示される）にトランジスタ・セルを電気的に接続する（例えば、半田層３６７によって）。いくつかの実施例では、パッケージ基板は、電気信号ルーティング（例えば、電気接地への結合）及び基板（その実例が図１１～図１２に示される）を通じた熱伝達の両方のための熱伝導ヒート・シンク（例えば熱強化パッケージの導電フランジ）を含み得る。
【0116】
図９Ｂを参照して、パッケージ基板９２０は、入力信号接続、出力信号接続、及び／又は接地接続を提供するための、ダイ９００上の導電ピラー構造３６６の配置に対応する導電接続パターン又はトレース９２１を含む。
【0117】
例えば、パッケージ基板９２０は、ＰＣＢ又はＲＤＬ構造であり得、導電パターン又はトレース９２１は、ＲＦ入力信号パスと、パッケージの中に及びパッケージから外にルーティングするためのＲＦ出力信号パスを結合する導電トレースとを結合し得る。実例として、図９Ｂに示される導電パターン又はトレースのルーティングは、それぞれの入力及び出力ＧＳＧ構成を提供するインタデジテートされた接続ストリップ９２１ｇ、９２１ｄ、９２１ｓを実装する。しかしながら、本開示の実施例に係るパッケージ基板は、本明細書で説明されるものを含むがそれらに限定されない、導電ピラー構造のいずれかの配置に対応する、その中又はその上に導電接続パターンを含み得ることを理解されよう。
【0118】
図１０は、本開示のいくつかの実施例に係る、ＲＦトランジスタ増幅器ダイ９００を含むオーバ・モールド－タイプ集積回路デバイス・パッケージの実例を例示する断面図である。図１０に示されるように、パッケージ１０００は、ＰＣＢ又はＲＤＬ構造などの基板１０２０上でそれぞれの導電トレース１０２１に、おもて側ピラー３６６及びダイ取り付け材料層（例えば、半田層３６７）によって反転及び搭載された、本明細書で説明される実施例のいずれかと同様のコンポーネント及び接続を有するデバイス９００を含む。図１０の実例では、オーバ・モールド－タイプ・パッケージング材料１０１３は、デバイス１００を実質的に取り囲み得又は封入し得ると共に、パッケージ１０００の外側にある回路又はデバイスへの接続のためのワイヤボンド接続１０２５を介したパッケージ・リード（例えば、ゲート・リード及びドレイン・リード）１０１１ｉ、１０１１ｏ（集合的に１０１１）へのアクセスを提供する。オーバ・モールド１０１３は、プラスチック又はプラスチック・ポリマ化合物から形成され得、それによって、外部環境からの保護を提供する。オーバ・モールド－タイプ・パッケージング材料１０１３のいくつかの利点は、パッケージ１０００の全体的な高さ又は厚み、並びにリード１０１１の配置及び／又はリード１０１１の間の間隔のための設計柔軟性を低減させることを含む。
【0119】
特に、図１０の実例では、入力リード１０１１ｉは、ワイヤボンド１０２５、パッケージ基板１０２０上の導電トレース１０２１、及び対応するおもて側ピラー３６６によってゲート３１０に結合され、出力リード１０１１ｏは、ワイヤボンド１０２５、パッケージ基板１０２０上の導電トレース１０２１、及び対応するおもて側ピラー３６６によってドレイン３０５に結合され、ソース３１５は、パッケージ基板１０２上の導電トレース１０２１及び対応するおもて側ピラー３６６を通じて接地される。
【0120】
図１１及び図１２は、本開示のいくつかの実施例に係る、ＲＦトランジスタ増幅器ダイ１００を含む熱強化集積回路デバイス・パッケージの実例を例示する断面図である。図１１及び図１２に示されるように、オープン－キャビティ・パッケージ１１００、１２００は、本明細書で説明される実施例のいずれかと同様であるが、導電基部又はフランジ１１２０、１２２０上に搭載され、熱強化パッケージのリッド部材１１１３、１２１３によって保護された、コンポーネント及び接続を有するデバイス９００を含む。特に、図１１は、本開示の実施例に係る、熱強化パッケージの第１の実装態様（ＴＥＰＡＣパッケージ１１００と称され得る）を例示し、図１２は、熱強化パッケージの第２の実装態様（Ｔ３ＰＡＣパッケージ１２００と称され得る）を例示する。いくつかの実施例では、フランジ１１２０、１２２０は、ダイ９００及びＰＣＢ又はＲＤＬ構造１０２０（及び／又は、パッケージの他のコンポーネント）に対する両方の取り付け表面と共に、パッケージ１１００、１２００の外に、コンポーネントによって生じた熱を放散し又は別の形で伝達するための熱伝導性（例えば、ヒート・シンク）を提供し得る。フランジ１１２０、１２２０はまた、パッケージ１１００、１２００に対する端子の１つを提供し得る。例えば、フランジ１１２０、１２２０は、電気的接地接続を提供するように構成され得る。
【0121】
図１１のＴＥＰＡＣパッケージ１１００は、リッド部材１１１３及びフレーム部材（側壁１１１０ｆとして断面で示される）によって定義された上部筐体を含むセラミック・ベース・パッケージであり得る。リッド部材１１１３及び／又は側壁１１１０ｆは、セラミック材料（例えば、アルミナ）を含み得、導電基部又はフランジ１１２０上でダイ１００を取り囲むオープン－キャビティを定義し得る。リッド部材１１１３は、エポキシ接着剤を使用して、側壁１１１０ｆに接着され得る。側壁１１１０ｆは、ロウ付けを介して基部１１２０に取り付けられ得る。
【0122】
図１２のＴ３ＰＡＣパッケージ１２００は、基部１２２０とリッド部材１２１３及びフレーム部材（側壁１２１０ｆとして断面で示される）を有する上部筐体とを含むセラミック・ベース・パッケージであり得る。リッド部材１２１３及び側壁１２１０ｆは同様に、導電基部又はフランジ１２２０上でダイ１００を取り囲むオープン－キャビティを定義し得る。パッケージ１２００では、リッド部材１２１３は、セラミック材料（例えば、アルミナ）であり得ると共に、側壁１２１０ｆは、プリント回路基板（ＰＣＢ）であり得る。
【0123】
図１１及び図１２では、フランジ１１２０、１２２０は、導電材料、例えば、銅層／ラミネート又は合金又はその金属マトリックス複合材料であり得る。いくつかの実施例では、フランジ１１２０は、銅－モリブデン（ＣｕＭｏ）層、ＣＰＣ（Ｃｕ／ＭｏＣｕ／Ｃｕ）、若しくは銅－タングステンＣｕＷなどの他の銅合金、及び／又は他のラミネート／多層構造を含み得る。図１１の実例では、フランジ１１２０は、側壁１１１０ｆ及び／又はリッド部材１１１３が取り付けられたＣＰＣベース構造であり得る。図１２の実例では、フランジ１２２０は、例えば、導電接着剤によって、側壁１２１０ｆ及び／又はリッド部材１２１３が取り付けられた銅－モリブデン（ＲＣＭ６０）ベース構造であり得る。
【0124】
図１１及び図１２では、ダイ９００の端子の１つ（例えば、ソース接点３１５）は、フランジ１１２０、１２２０に取り付けられ得、よって、フランジ１１２０、１２２０は、パッケージ１１００、１２００に対するソース・リードを提供し得る。導電リード１１１１、１２１１は、パッケージ１１００のゲート・リード及びドレイン・リードを提供し得、フランジ１１２０、１２２０に取り付けられ、それぞれの側壁１１１０ｆ、１２１０ｆによって支持される。図１１及び図１２の実例では、よって、それぞれのワイヤボンド１１２５、１２２５は、パッケージ１１００、１２００の外側にある回路又はデバイスへの接続のためにダイ９００にパッケージ・リード１１１１、１２１１を接続するために使用される。他の実施例では、ワイヤボンド１１２５、１２２５が省略され得、異なる電気的接続が使用され得る。より一般的に、本明細書で説明されるパッケージ１０００、１１００、１２００は、パッケージの入力リード、出力リード、及び／又は接地リードに端子３１０、３０５、３１５を電気的に接続するための、導電ビア、ワイヤボンド、及び／又は導電ピラーのいずれかの組み合わせを含み得る。
【0125】
図では、他の非導電材料による封入なしに、導電ピラー３６６は、自立型として例示される。そのような自立型ピラー３６６は、例えば、ＲＦ寄生結合、例えば、ピラー－ピラー、チップ－チップ／ボード及び／又はピラー－チップ／ボードを低減させることを含むがそれらに限定されない、利点を提供し得る。しかしながら、本明細書で説明されるような導電ピラー３６６を有する実施例のいずれかは、ピラー３６６に対する追加の保護（機械的、湿度など）及び／又は支持を提供するための、絶縁層３５０、３５５、３６０と取り付け基板との間で、オーバ・モールド、ピラー３６６上の、又はピラー３６６をカバーするなど、封入材料を更に含み得ることを理解されよう。いくつかの実施例では、ピラー３６６が自立型であるか又は封入材料によって支持されるかどうかは、設計要素（例えば、電力、周波数、整合回路、パッケージングなど）に基づいて可変であり得る。
【0126】
本開示の実施例は、基板又はラミネート（例えば、ＲＤＬラミネート）上で組み立てることができ、現代の強化されたウェーハ・レベル・パッケージング技術を使用して数回に分けて組み立てることができる。ダイは、例えば、ＲＦ電力増幅器を定義する、電力トランジスタ・デバイスのトランジスタ・セルを含み得る。いくつかの実施例では、ダイは、離散多段階、及びモノリシック・マイクロ波集積回路（ＭＭＩＣ）、並びに／又はマルチ・パス（例えば、Ｄｏｈｅｒｔｙ）トランジスタ・デバイスを含み得る。
【0127】
ＨＥＭＴトランジスタ構造を主に参照して説明されると共に、本開示の実施例に係る製造工程及びトランジスタ構造は限定されないことを理解されよう。例えば、本明細書で説明されるデバイス及び製造方法は、酸化層又は他の絶縁層によってエピタキシャル層３２４の表面から分離されたゲート接点３１０を有する、垂直又は横方向ＭＯＳＦＥＴ構造を含むがそれらに限定されない、他のトランジスタ構造に適用され得る。横方向構造を有するデバイスでは、デバイスの端子（例えば、電力ＭＯＳＦＥＴデバイスに対するドレイン、ゲート及びソースの端子）は、半導体層構造の同一の主要な表面（すなわち、最上部又は底部）上にある。対照的に、垂直構造を有するデバイスでは、半導体層構造の各々の主要な表面上に少なくとも１つの端子が提供される（例えば、垂直ＭＯＳＦＥＴデバイスでは、ソースは、半導体層構造の最上部表面上にあり得、ドレインは、半導体層構造の底部表面上にあり得る）。ＭＯＳＦＥＴトランジスタを含む垂直電力半導体デバイスは、半導体層構造の最上部でトランジスタのゲート電極が形成される標準的なゲート電極設計を有することができ、代わりに、典型的にはゲート・トレンチＭＯＳＦＥＴと称される、半導体層構造内のトレンチ内に埋められたゲート電極を有し得る。
【0128】
本開示の実施例は、例えば、５Ｇ及び基地局の用途に対する様々なセルラ・インフラストラクチャ（ＣＩＦＲ）ＲＦ電力製品（５Ｗ、１０Ｗ、２０Ｗ、４０Ｗ、６０Ｗ、８０Ｗ、及び異なる周波数帯域を含むがそれらに限定されない）において使用され得る。本開示の実施例はまた、レーダ及びＭＭＩＣ－タイプの用途に適用され得る。より一般的に、本開示の実施例は、ＧａＮ ＨＥＭＴ離散及びＲＦ ＩＣ技術と共に、電力ＭＯＳＦＥＴ、Ｓｃｈｏｔｔｋｙ、又は外部接続のためにワイヤボンドを使用し得るいずれかのデバイスにおいて適用され得る。
【0129】
本明細書では、例示的な実施例が示されている添付の図面を参照して、様々な実施例について説明してきた。しかしながら、これらの実施例は、異なる形態で具体化することができ、本明細書に記載の実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、本開示が徹底的且つ完全であり、本発明の概念を当業者に十分に伝えるために提供されている。本明細書で説明される例示的な実施例及び一般的な原理及び特徴に対する様々な修正は容易に明らかになるであろう。図面において、層及び領域のサイズ及び相対的なサイズは、一定の縮尺で示されておらず、場合によっては、明確にするために誇張されている場合がある。
【0130】
「第１」、「第２」などの用語が本明細書では様々な要素を説明するために使用され得るが、これらの要素はこれらの用語によって限定されるべきではないことを理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素は第２の要素と呼ばれ得、同様に、第２の要素は第１の要素と呼ばれ得る。本明細書で使用される場合、「及び／又は」という用語には、関連する列挙された項目の１つ又は複数のあらゆる組み合わせが含まれる。用語「少なくとも１つ」も同様に、関連する列挙された項目の１つ以上のあらゆる組み合わせを含むが、関連する列挙された項目のそれぞれの１つを必要としないこともある。
【0131】
本明細書で使用される用語は、特定の実施例を説明することのみを目的としており、本発明を限定することを意図したものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上明らかに別段の指示がない限り、複数形も含むものとする。更に、「含む（ｃｏｍｐｒｉｓｅｓ）」「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用される場合、記載された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を指定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらのグループの存在又は追加を排除するものではないことを更に理解されよう。
【0132】
別段の定義がない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有するものとして解釈されるべきであり、本明細書で明示的に定義されない限り、理想化された意味又は過度に形式的な意味で解釈されないことを更に理解されよう。
【0133】
層、領域、又は基板などの要素が、別の要素「上に」、「取り付けられる」、又は「上に」延在すると称される場合、それは別の要素上に直接存在することもできるし、介在する要素が存在することもできることを理解されよう。対照的に、要素が別の要素に「直接上に」又は「直接取り付けられている」、又は「直接上に」延在すると称される場合、介在する要素は存在しない。また、要素が別の要素に「接続」又は「結合」されると言及される場合、別の要素に直接接続又は結合され得るか、又は介在要素が存在し得ることも理解されよう。対照的に、要素が別の要素に「直接接続」又は「直接結合」されていると称される場合、介在する要素は存在しない。
【0134】
「下」又は「上」又は「上部」又は「下部」又は「水平」又は「横」又は「垂直」などの相対的な用語は、本明細書では、１つの要素、層、又は領域と図面に例示されるような別の要素、層、又は領域との関係を説明するために使用され得る。これらの用語は、図に示された向きに加えて、デバイスの異なる向きを包含することを意図していることを理解されよう。
【0135】
本明細書では、本発明の理想的な実施例（及び中間構造）の概略図である断面図を参照して本発明の実施例を説明する。図面における層及び領域の厚さは、明確にするために誇張され得る。更に、製造技術や公差などの結果として、図の形状が異なることが予測されよう。したがって、本発明の実施例は、本明細書に示される領域の特定の形状に限定されるものとして解釈されるべきではなく、例えば、製造から生じる形状の偏差を含むものとする。点線で示された要素は、図示された実施例ではオプションであり得る。
【0136】
同様の番号は、全体を通じて同様の要素を指す。したがって、同一又は類似の番号は、対応する図面で言及又は説明されていない場合でも、他の図面を参照して説明され得る。また、参照番号が示されていない要素は、他の図面を参照して説明され得る。
【0137】
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは一般的且つ説明的な意味でのみ使用されており、限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示される。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4】
【図5】
【図6A1】
【図6A2】
【図6B1】
【図6B2】
【図6C1】
【図6C2】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【国際調査報告】