知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-531624抵抗変化型ランダム・アクセス・メモリにおけるフィラメント閉じ込め
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-08-29
(54)【発明の名称】抵抗変化型ランダム・アクセス・メモリにおけるフィラメント閉じ込め
(51)【国際特許分類】
H10B 63/00 20230101AFI20240822BHJP
H10N 70/20 20230101ALI20240822BHJP
【ＦＩ】
H10B63/00
H10N70/20
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024515288
(86)(22)【出願日】2022-08-25
(85)【翻訳文提出日】2024-03-07
(86)【国際出願番号】 EP2022073694
(87)【国際公開番号】W WO2023046408
(87)【国際公開日】2023-03-30
(31)【優先権主張番号】17/481,180
(32)【優先日】2021-09-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【復代理人】
【識別番号】100091568
【弁理士】
【氏名又は名称】市位 嘉宏
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】リ、ジュンタオ
(72)【発明者】
【氏名】チョン、カングオ
(72)【発明者】
【氏名】コン、ドーシン
(72)【発明者】
【氏名】シュウ、ジェン
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083FZ10
5F083JA39
5F083JA40
5F083JA60
5F083PR03
5F083PR04
5F083PR05
5F083PR21
5F083PR22
5F083ZA28
(57)【要約】
本明細書で開示される実施形態は、ＲＲＡＭセルを含む。ＲＲＡＭセルは、第１のワード線電極に電気的に接続された第１のナノワイヤを含むことができる。ナノワイヤは、第１のワード線電極から遠位にある第１の尖端を含むことができる。ＲＲＡＭセルは、ビット線電極に電気的に接続された金属コンタクトと、ナノワイヤと金属コンタクトとの丁度間にある高誘電率誘電体層も含むことができる。
【特許請求の範囲】
【請求項1】
抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルであって、第１のワード線電極に電気的に接続され、前記第１のワード線電極から遠位にある第１の尖端を含む第１のナノワイヤと、
ビット線電極に電気的に接続された金属コンタクトと、
前記ナノワイヤと前記金属コンタクトとの丁度間にある高誘電率誘電体層とを含む、ＲＲＡＭセル。
【請求項2】
第２のＲＲＡＭセルを含み、前記第２のＲＲＡＭセルが、第２のワード線電極に電気的に接続され、前記第２のワード線電極から遠位にある第２の尖端を含む第２のナノワイヤと、
前記第２のナノワイヤと前記金属コンタクトの丁度間にある第２の高誘電率誘電体層とを含む、請求項１に記載のＲＲＡＭセル。
【請求項3】
前記第１の尖端が前記金属コンタクトの第１の側部にめり込み、前記第２の尖端が前記第１の側部とは反対側の前記金属コンタクトの第２の側部にめり込んでいる、請求項２に記載のＲＲＡＭセル。
【請求項4】
前記第１のワード線電極の上方、および電気的に前記第１のワード線電極と前記ナノワイヤとの間に、側壁金属コンタクトをさらに含む、請求項１に記載のＲＲＡＭセル。
【請求項5】
前記側壁金属コンタクトと前記ビット線電極との間に側壁誘電体キャップを含む、請求項４に記載のＲＲＡＭセル。
【請求項6】
前記ナノワイヤが窒化チタンを含み、前記高誘電率誘電体層が酸化ハフニウムを含む、請求項１に記載のＲＲＡＭセル。
【請求項7】
抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルの製作方法であって、第１の犠牲層と第２の犠牲層の間のワイヤ層を含む垂直フィン部分を形成することと、
凹部を形成するように前記第１の犠牲層と前記第２の犠牲層の側方端部を陥凹させることと、
前記第１の犠牲層と前記第２の犠牲層の前記凹部に内部スペーサを形成することと、
前記ワイヤ層を露出させるように前記第１の犠牲層と前記第２の犠牲層を除去することと、
第１の尖端を含む第１のナノワイヤと第２の尖端を含む第２のナノワイヤとを形成するように前記ワイヤ層をエッチングすることと、
前記第１のナノワイヤと前記第２のナノワイヤの上に高誘電率誘電体層を形成することと、
金属コンタクトを形成することとを含み、
前記高誘電率誘電体層が前記第１のナノワイヤと前記金属コンタクトとの丁度間にあり、且つ前記第２のナノワイヤと前記金属コンタクトのとの間の丁度間にある、方法。
【請求項8】
前記垂直フィン部分が第１のワード線電極と第２のワード線電極との間に形成される、請求項７に記載の方法。
【請求項9】
前記第１のワード線電極と前記第１のナノワイヤとの間に側壁コンタクトを形成することを含む、請求項８に記載の方法。
【請求項10】
前記ワード線電極が半導体構造体のデバイス層の上に形成される、請求項８に記載の方法。
【請求項11】
前記ワイヤ層のエッチングが等方性エッチングを含む、請求項７に記載の方法。
【請求項12】
前記金属コンタクトに電気的に接続されたビット線を形成することを含む、請求項７に記載の方法。
【請求項13】
前記第１の犠牲層と前記第２の犠牲層の前記側方端部を陥凹させる前に、前記垂直フィン部分の上に、マンドレルと、前記マンドレルの対向する両側のスペーサとを形成することを含む、請求項７に記載の方法。
【請求項14】
前記第１の犠牲層と前記第２の犠牲層とを陥凹させることが、前記スペーサの下と少なくとも部分的に前記マンドレルの下とを陥凹させることを含む、請求項１３に記載の方法。
【請求項15】
抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルの製作方法であって、第１の側方端部で第１の内部スペーサによって支持され、且つ第２の側方端部で第２の内部スペーサによって支持されたワイヤ層を含むワイヤ・スタックを形成することであって、前記ワイヤ層が前記第１の内部スペーサと前記第２の内部スペーサとの間の領域において露出している、前記ワイヤ・スタックを形成することと、
第１のナノワイヤと第２のナノワイヤとを形成するために前記領域内のワイヤ層を等方性エッチングすることであって、前記エッチングが前記第１の内部スペーサと前記第２の内部スペーサとに対して非反応性である、前記ワイヤ層を等方性エッチングすることとを含む、方法。
【請求項16】
第１のワード線電極と前記第１のナノワイヤとの間に側壁コンタクトを形成することを含む、請求項１５に記載の方法。
【請求項17】
前記ワード線電極が半導体構造体のデバイス層の上に形成される、請求項１６に記載の方法。
【請求項18】
前記第１のナノワイヤと前記第２のナノワイヤとの上に高誘電率誘電体層を形成することと、金属コンタクトを形成することとを含み、
前記高誘電率誘電体層が前記第１のナノワイヤと前記金属コンタクトとの丁度間にあり、且つ前記第２のナノワイヤと前記金属コンタクトとの丁度間にある、請求項１５に記載の方法。
【請求項19】
前記金属コンタクトに電気的に接続されたビット線を形成することを含む、請求項１８に記載の方法。
【請求項20】
前記第１の内部スペーサと前記第２の内部スペーサとを形成するために犠牲層の側方端部を陥凹させる前に、前記ワイヤ・スタックの上に、マンドレルと、前記マンドレルの対向する両側のスペーサとを形成することをさらに含む、請求項１５に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般には半導体デバイス製作の分野に関し、より具体的には閉じ込めフィラメントを有する抵抗変化型ランダム・アクセス・メモリの製作に関する。
【背景技術】
【0002】
抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）は、新興の不揮発性（ＮＶ）ランダム・アクセス・メモリ（ＲＡＭ）である。ＲＲＡＭは、従来型メモリ用途とニューロモーフィック・コンピューティングの両方の潜在用途を有する。
【0003】
ＲＡＭ半導体デバイスでは、２つの電極の間にメモリスタ素子が挟まれている。メモリスタ・フィルムに酸素空孔などの欠陥が意図的に導入され、それによってメモリ・セルをセット状態とリセット状態の２つの状態の一方にプログラムすることを可能にする。セット状態では、メモリ・セルは「低」抵抗状態を有する。リセット状態では、メモリ・セルは「高」抵抗状態を有する。メモリ・セルのセット状態とリセット状態は、メモリ・セルをスイッチさせるために異なる閾値電圧を必要とする。リセット閾値電圧は、オーム加熱によってメモリ・セルを溶融させるために克服する必要があるリセット状態のメモリ・セルの電圧降下である。セット閾値電圧は、オーム加熱によってメモリ・セルを溶融させるために克服する必要がある、セット状態のメモリ・セルの電圧降下である。リセット状態のメモリ・セルの閾値電圧は、セット状態のメモリ・セルの閾値電圧より比較的に高い。したがって、セット状態のメモリ・セルを溶融させるがリセット状態では溶融させないプログラム電圧を印加することが可能である。通常、メモリ・セルの初期状態がリセット状態である場合、リセット状態に書き込むときにリセット上書きが起こる。リセット上書きは、メモリ・セルにおける初期リセット状態が溶融され、冷却され、リセット状態に再プログラムし戻されるプロセスである。
【発明の概要】
【0004】
本発明の一実施形態の態様は、抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルを含む。このＲＲＡＭセルは、第１のワード線電極に電気的に接続された第１のナノワイヤを含むことができる。ナノワイヤは、第１のワード線電極から遠位にある第１の尖端を含むことができる。ＲＲＡＭセルは、ビット線電極に電気的に接続された金属コンタクトと、ナノワイヤと金属コンタクトとの丁度間にある高誘電率誘電体層も含むことができる。
【0005】
本発明の一実施形態の態様は、抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルの製作方法を含む。この方法は、第１の犠牲層と第２の犠牲層との間のワイヤ層を含む垂直フィン部分を形成することと、凹部を形成するように第１の犠牲層と第２の犠牲層の側方端部を陥凹させることと、第１の犠牲層と第２の犠牲層の凹部内に内部スペーサを形成することと、ワイヤ層を露出させるように第１の犠牲層と第２の犠牲層とを除去することと、第１の尖端を含む第１のナノワイヤと第２の尖端を含む第２のナノワイヤとを形成するようにワイヤ層をエッチングすることと、第１のナノワイヤと第２のナノワイヤとの上に高誘電率誘電体層を形成することと、金属コンタクトを形成することとを含むことができ、高誘電率誘電体層は、第１のナノワイヤと第２のナノワイヤとの丁度間にあり、且つ第２のナノワイヤと金属コンタクトの丁度間にある。
【0006】
本発明の一実施形態の態様は、抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）セルの製作方法を含み、この方法は、第１の側方端部で第１の内部スペーサによって支持され、且つ第２の側方端部で第２の内部スペーサによって支持されたワイヤ層を含むワイヤ・スタックを形成することを含む。ワイヤ層は、第１の内部スペーサと第２の内部スペーサとの間の領域において露出させることができる。方法は、第１のナノワイヤと第２のナノワイヤとを形成するために、その領域内のワイヤ層を等方性エッチングすることも含むことができる。エッチングは、第１の内部スペーサと第２の内部スペーサに対して非反応性とすることができる。
【図面の簡単な説明】
【0007】
【図1】本発明の一実施形態による、製作プロセスの一段階におけるＲＲＡＭセルを示す断面側面図である。
【図15】本発明の一実施形態による、製作プロセスの一段階におけるＲＲＡＭセルを示す断面側面図である。
【発明を実施するための形態】
【0008】
以下の詳細な説明では、本発明の実施形態の特定の実施例を示す添付図面を参照する。これらの実施形態について、当業者がそれらを実施することができるように十分に詳細に説明するが、他の実施形態も使用可能であることと、記載されている実施形態から逸脱することなく構造的、論理的および電気的変更を加えてもよいことを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、含まれる実施形態は添付の特許請求の範囲によって定義される。
【0009】
本明細書では、特許請求される構造および方法の詳細な実施形態について説明するが、本開示の実施形態は、様々な形態で具現化可能な、特許請求される構造および方法の例示に過ぎないことを理解されたい。さらに、様々な実施形態に関連して示す実施例のそれぞれは、例示を意図しており、制限的であることは意図していない。また、図面は必ずしも一律の縮尺ではなく、一部の特徴が特定のコンポーネントの詳細を示すために誇張されている場合がある。したがって、本明細書で開示されている特定の構造的または機能的詳細は、限定と解釈されるべきではなく、当業者に本開示の方法および構造を様々に採用するように教示するための代表的な基礎と解釈されるべきである。また、同様の対応する要素は、同様の参照番号によって参照されていることにも留意されたい。
【0010】
以下の説明では、本出願の様々な実施形態を理解することができるように、特定の構造、コンポーネント、材料、寸法、処理ステップおよび技術など、多くの特定の詳細が記載されている。しかし、本出願の様々な実施形態はこれらの特定の詳細がなくても実施可能であることが、当業者にはわかるであろう。また他の場合には、本出願をわかりにくくするのを避けるために、よく知られている構造または処理ステップについては詳細に説明していない。
【0011】
本明細書で「一実施形態」、「実施形態」、「例示の実施形態」などと言う場合、記載されている実施形態が特定の特徴、構造または特性を含み得ることを示している。また、このような語句は必ずしも同じ実施形態を指しているとは限らない。また、ある実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることが他の当業者の知識の範囲内にあるものと認められる。
【0012】
以下の説明において、「右」、「左」、「垂直」、「水平」、「最上部」、「最下部」という用語およびこれらの派生語は、開示されている構造および方法に対して、図面における向きの通りの関係にあるものする。「重なっている」、「～の上に」、または「～上に位置する」、または「～の上に位置する」という用語は、第１の構造体などの第１の要素が、第２の構造体などの第２の要素の上に存在することを意味し、その際、第１の要素と第２の要素との間に境界面構造体などの介在要素が存在し得る。「直接接触」または「丁度間(directly between)」という用語は、第１の構造体などの第１の要素と第２の構造体などの第２の要素とが、それら２つの要素の境界面に中間の導電層も絶縁層も半導体層もなしに接続されることを意味する。
【0013】
ある要素が層、領域または基板として別の要素の「上」または「上方」にあると言う場合、その要素は他方の要素の直上にあることができ、または介在要素も存在してもよい。それに対して、ある要素が別の要素の「直上」または「直接上方」にあると言う場合、介在要素は存在しない。また、ある要素が別の要素の別の要素の「下」または「下方」にあると言う場合、その要素は他方の要素の直接下または直接下方にあってよく、あるいは介在要素が存在してもよい。それに対して、ある要素が別の要素の「直接下」または「直接下方」にあるという場合、介在要素は存在しない。
【0014】
トランジスタおよび集積回路の製作に関して、主要面とは、たとえば平面プロセスにおいて複数のトランジスタがその中または周囲に製作される半導体層の表面を指す。本明細書で使用される「垂直」という用語は、主要面に対して実質的に直角であることを意味し、「水平」は主要面に対して実質的に平行であることを意味する。典型的には、主要面は上にトランジスタ・デバイスが製作される単結晶シリコン層の面に沿っている。
【0015】
抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）半導体デバイスの機能には、メディア中でのフィラメント形成（フォーメーション）を利用する。しかし、フィラメント形成は、特にＲＲＡＭ半導体デバイスの周縁部に沿ってランダムなプロセスであることが多い。これらの周縁作用は、より微小なＲＲＡＭ半導体デバイスにおいて顕著になり、反応性イオン・エッチングなどのある種の形成プロセスは、個別デバイスのセル密度が高くなるにつれてＲＲＡＭピラー側壁に損傷を与える可能性がある。しかし、より高速でより効率的な回路の需要が増大し続けているため、チップ内部の利用可能面積内でＲＲＡＭセル密度を向上させる必要がある。ＲＲＡＭアレイの密度は、形成プロセス時のフィラメント形成の場所を制御する能力を向上させることによって高くすることができる。したがって、本発明は、尖端を有するナノワイヤを備えることにより、フィラメント形成の閉じ込め度合を高めることによる密度向上と、ＲＲＡＭセルを介する信号フローの直通性向上を可能にするＲＲＡＭセルの構造および形成方法を提供する。
【0016】
次に図面を参照すると、図１は、本発明の一実施形態による、製作プロセスの一段階におけるＲＲＡＭセルの断面側面図を示す。ＲＲＡＭセル１００は、論理演算のためのトランジスタなどの図示されていない半導体デバイス、分離構造体またはコンタクトを含むことができる基板１０２を有する。基板１０２は、半導体製作において一般的に使用されているように単結晶シリコン層のみを含んでもよい。特定の実施形態では、半導体基板は、シリコン（Ｓｉ）、シリコン・ゲルマニウム（ＳｉＧｅ）、シリコン・カーバイド（ＳｉＣ）、Ｓｉ：Ｃ（炭素ドープ・シリコン）、シリコン・ゲルマニウム・カーバイド（ＳｉＧｅＣ）、炭素ドープ・シリコン・ゲルマニウム（ＳｉＧｅ：Ｃ）、ＩＩ－Ｖ族化合物半導体またはその他の同様の半導体を含むがこれらには限定されない、半導体材料を含む。さらに、半導体材料の複数の層を基板の半導体材料として使用することができる。半導体基板は、バルク基板、または、たとえば埋め込み酸素層または窒素層などの埋め込み絶縁体層を含む、シリコン・オン・インシュレータ、シリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）またはＩＩＩ－Ｖオン・インシュレータ基板などの半導体オン・インシュレータ基板とすることができる。基板１０２の上方で、ＲＲＡＭセル１００は、第１のワード線１０４ａと第２のワード線１０４ｂとを有する電極層を含むことができる。ワード線１０４ａ、１０４ｂは、基板１０２上に製作された大きなアレイとしての複数のＲＲＡＭセルのための行として配置することができる。ワード線１０４ａ、１０４ｂの間に、ＲＲＡＭセル１００は、ワード線１０４ａ、１０４ｂを相互に、そしてその他のワード線とから絶縁する層間誘電体（ＩＬＤ）１０６を含む。ＩＬＤ１０６は、二酸化シリコン（ＳｉＯ２）、非ドープ・ケイ酸塩ガラス（ＵＳＧ）、フルオロケイ酸塩ガラス（ＦＳＧ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ）、スピン・オン低誘電率誘電体層、化学気相堆積（ＣＶＤ）低誘電率誘電体層、またはこれらの任意の組合せなどの非結晶固体材料とすることができる。本出願全体を通じて使用される「低誘電率」という用語は、二酸化シリコンより低い誘電率を有する誘電材料を指す。
【0017】
ワード線１０４ａ、１０４ｂの上方に、ＲＲＡＭセル１００は、第１の犠牲層１１０と、ワイヤ層１１２と、第２の犠牲層１１４とを含むスタック１０８を含む。犠牲層１１０、１１４は、ＩＬＤ１０６およびワイヤ層１１２からエッチング選択的な酸化シリコンまたはその他の酸化物を含んでもよい。ワイヤ層１１２は、これらには限らないが、犠牲層１１０、１１４からエッチング選択的な、チタン・ベースの材料（たとえば窒化チタン材料（たとえばＴｉＮ））、タンタル・ベースの材料（たとえば窒化タンタル材料（たとえばＴａＮ））、およびタングステン・ベースの材料（たとえばを含んでもよい。この説明の文脈におけるエッチング選択的とは、２つの材料の間で、材料のうちの一方に関し、他方の材料をエッチング等により劣化させずにエッチング可能なエッチング・プロセス（たとえば化学ウェット・エッチング）が存在することを意味する。
【0018】
図２に、同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の上面図を示す。分離トレンチ１１６と、スタック材料（すなわち第１の犠牲層１１０とワイヤ層１１２と第２の犠牲層１１４）の垂直フィン１１８とを形成するようにスタック１０８がエッチングされる。図２の線Ａ－ＡでのＲＲＡＭセル１００の断面が図１および後続の各図で示されている。本発明の実施形態では、各分離トレンチ１１６は、エッチング・プロセスまたは分離トレンチ１１６内からスタック１０８を選択的に除去する選択的エッチング・プロセスによって形成可能である。実施形態によっては、エッチングは、反応性イオンエッチング（ＲＩＥ）などの異方性エッチングを使用して行うことができる。各分離トレンチ１１６をエッチングする前に、スタック１０８の最上部に、エッチングに侵されないマスキング材料（図示せず）が塗布されてもよく、たとえば図２に示す形状など、分離トレンチ１１６の所望の形状を形成するために使用することができる。実施形態によっては、マスキング材料は、フォトリソグラフィを使用してパターン形成されたフォトレジストであってもよい。
【0019】
図３に、前の各図の同様の参照番号が同様の特徴を指す、制作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。垂直フィン１１８は、第１の犠牲層１１０とワイヤ層１１２と第２の犠牲層１１４の、同じ３層を有する垂直フィン部分１２０を形成するようにさらにエッチングされる。垂直フィン部分１２０の上方に、ＲＲＡＭセル１００はマンドレル１２２とスペーサ１２４とを含むことができる。スペーサ１２４は、垂直フィン部分１２０の上のマンドレル１２２の対向する両側に形成可能である。マンドレル１２２は、これらには限定されないが、非結晶シリコン（ａ－Ｓｉ）、非結晶炭素、多結晶シリコン、多結晶シリコン・ゲルマニウム、非結晶シリコン・ゲルマニウム、多結晶ゲルマニウム、または非結晶ゲルマニウム、あるいはこれらの組合せを含み得る。スペーサ１２４は、ＲＲＡＭセル１００の残りの部分に対してエッチング選択的な材料を含むことができる。具体的には、スペーサ１２４は、少なくとも１つの材料を含むことができ、これらには限らないが、窒化シリコン（ＳｉｘＮｙ）、酸窒化シリコン（ＳｉＯＮ）、または炭窒化シリコン（ＳｉＣＮ）、あるいはこれらの組合せ、または酸化シリコン（ＳｉＯｘ）などの酸化物あるいはこれらの組合せなどの、絶縁体材料を含んでよい。
【0020】
マンドレル１２２とスペーサ１２４は、知られている堆積技術とエッチング技術によって形成可能である。たとえば、マンドレル１２２は、堆積（たとえば、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、蒸着またはスピン・オン・コーティング）と、その後に分離トレンチ１１６の形成に関して上述したようにマスキング（たとえばフォトリソグラフィ）とエッチングを使用することによって形成可能である。スペーサ１２４は、スペーサ１２４の材料がブランケット層として塗布され、次に方向性エッチングによってマンドレル１２２、ワード線１０４ａ、１０４ｂおよびＩＬＤ１０６の上方の水平状部分を除去し、一方、マンドレル１２２の側部の垂直状部分が図３に示すように残される、エッチ・バック技術を使用して形成されてもよい。
【0021】
図４に、同様の参照番号が同様の特徴を指す、製作プロセスの図３に示す段階での図１のＲＲＡＭセル１００の上面図を示す。図４は、垂直フィン部分１２０の間の空間がマンドレル１２２とスペーサ１２４の材料で満たされるように、マンドレル１２２とスペーサ１２４がワード線１０４ａ、１０４ｂと長手方向を揃えて形成されることを示している。
【0022】
図５に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。第１の犠牲層１１０と第２の犠牲層１１４が、犠牲層１１０、１１４に対してのみエッチング選択的なエッチング・プロセスを使用してエッチ・バックされる。エッチ・バックによって第１の側方端部１２８ａと第２の側方端部１２８ｂが露出する。エッチング・プロセスにより、凹部１２６が露出点１３０においてマンドレル１２２を露出させるのに十分な程度に犠牲層１１０、１１４をエッチングすることができる。
【0023】
図６に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。ワイヤ層１１２が第１の側方端部１３２ａで第１の内部スペーサ１３２ａによって支持され、且つ第２の側方端部１３４ｂで第２の内部スペーサ１３２ｂによって支持されるように、凹部１２６が内部スペーサ１３２で充填される。
【0024】
図７に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。ＲＲＡＭセル１００は、マンドレル１２２およびスペーサ１２４を備えた垂直フィン部分１２０の対向する両側にさらに堆積させたＩＬＤ材料１３６を含む。ＩＬＤ１３６とマンドレル１２２とスペーサ１２４は、ＲＲＡＭセル１００が上面１３８において均一に平坦であるように、平坦化することができる。
【0025】
図８に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。スペーサ１２４と内部スペーサ１３２ａ、１３２ｂとワイヤ層１１２とＩＬＤ１３６とがエッチングされたり、劣化したりする等の影響を受けないように、マンドレル１２２と第１の犠牲層１１０と第２の犠牲層１１４が選択的にエッチングされる。このようにしてワイヤ層１１２は、第１の内部スペーサ１３２ａと第２の内部スペーサ１３２ｂとの間の領域１４０において露出する。図８に示すように領域１４０は、ワイヤ層１１２の中央部が領域１４０内の流体と接触することができるようにワイヤ層１１２の上下だけでなく四方を露出させる。
【0026】
図９に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階での図１のＲＲＡＭセル１００の断面側面図を示す。たとえば等方性エッチング・プロセスを使用して、ワイヤ層１１２を互いに対向する尖った形状の２つの部分になるようにエッチングすることができる。「等方性エッチング」という用語は、無方向性であるエッチング・プロセスを指す。「無方向性」とは、いずれの一方向でもエッチ・レートがすべてのエッチング方向と比較して実質的に大きくならないことを意味する。等方性エッチングは、ウェット化学エッチングまたはドライ・エッチングであってもよい。たとえば、エッチャントは腐食液、またはプラズマなどの化学活性イオン化ガスであってもよい。ワイヤ層１１２は、第１の尖端１４６ａを有する第１のナノワイヤ１４４ａと、第２の尖端１４６ｂを有する第２のナノワイヤ１４４ｂとを形成するようにエッチングされる。ワイヤ層１１２は、ワイヤ層１１２の領域１４０の中央にある部分が内部スペーサ１３２ａ、１３２ｂにより近い部分よりも高速にエッチングされるように、等方性エッチングによりエッチング可能である。内部スペーサ１３２ａ、１３２ｂからより遠くでより高速にエッチングされることにより、ワイヤ層１１２の中央が、残りのナノワイヤ１１４ａ、１１４ｂがあまりエッチングされないうちに完全にエッチング除去される。したがって、第１の尖端１４６ａが金属コンタクト１５０の第１の側部にめり込み、第２の尖端１４６ｂが金属コンタクト１５０の第１の側部と反対側の第２の側部にめり込む。
【0027】
図１０に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。領域１４０（この時点で第１のナノワイヤ１４４ａと第２のナノワイヤ１４４ｂの間にある）内で、ＲＲＡＭセル１００は高誘電率誘電体層１４８と金属コンタクト１５０とを含む。高誘電率誘電体層１４８は、第１のナノワイヤ１４４ａと金属コンタクト１５０との丁度間と、第２のナノワイヤ１４４ｂと金属コンタクト１５０との丁度間とにあってよい。したがって、第１の尖端１４６ａが金属コンタクト１５０の第１の側部にめり込み、第２の尖端１４６ａが金属コンタクト１５０の第１の側部とは反対側の第２の側部にめり込む。高誘電率誘電体層１４８は、酸化ハフニウムを含んでもよい。実施形態によっては、高誘電率誘電体層１４８は、遷移金属酸化物である。ＲＲＡＭ誘電体に適切な可能性がある材料の例には、ＮｉＯｘ、ＴａｙＯｘ、ＴｉＯｘ、ＴａｙＯｘ、ＷＯｘ、ＺｒＯｘ、ＡｌｙＯｘ、ＳｒＴｉＯｘが含まれ、金属コンタクト１５０は任意の金属またはその他の導電材料を含み得る。金属コンタクトは、金属窒化物（たとえば窒化チタン、窒化タンタル、または窒化タングステン）、Ａｌ含有合金（たとえばＴｉＡｌ、ＴｉＡｌＣ、ＴａＡｌ、ＴａＡｌＣ）、チタン、タンタル、またはこれらのうちの少なくとも１つを含む組合せの、スタック構造体（図示せず）を含んでもよい。具体的には、金属コンタクトは、窒化チタンとＴｉＡｌＣのスタック構造体を含むことができる。高誘電率誘電体層１４８をブランケット堆積で形成し、その後に金属コンタクト１５０を堆積させることができる。次に、両者をエッチ・バックして、金属コンタクト１５０の上方に誘電体キャップ１５２のための空間を領域１４０に作ることができる。
【0028】
図１１に、前の各図の同様の参照癌号が同様の特徴を指す、製作プロセスの後続の段階の図１のＲＲＡＭセル１００の断面側面図を示す。ＲＲＡＭセル１００は、第１のワード線１０４ａを第１のナノワイヤ１４４ａに電気的に接続する第１の側壁金属コンタクト１５４ａと、第２のワード線１０４ｂを第２のナノワイヤ１４４ｂに電気的に接続する第２の側壁金属コンタクト１５４ｂとを含むことができる。側壁金属コンタクト１５４ａ、１５４ｂは、尖端１４６ａ、１４６ｂがワード線が１０４ａ、１０４ｂから遠位にあるように、ワード線１０４ａ、１０４ｂをナノワイヤ１４４、１４４ｂに電気的に接続する。側壁金属コンタクト１５４ａ、１５４ｂは、典型的にはタングステンを含むが、他の材料も含んでもよい。側壁金属コンタクト１５４ａ、１５４ｂは、ＩＬＤ１３６に対してエッチング選択的であるがスペーサ１２４、内部スペーサ１３２ａ、１３２ｂそしてナノワイヤ１４４ａ、１４４ｂに対してはエッチング選択的ではない化学洗浄または方向性エッチングを使用する自己整列エッチング・プロセスを使用して形成可能である。このプロセスによって、側壁金属コンタクト１５４ａ、１５４ｂがワード線１０４ａ、１０４ｂおよびナノワイヤ１４４ａ、１４４ｂと直接接触し、それによってＩＬＤ１３６からの材料によって低減されない電気接続を可能にする。
【0029】
図１２に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。ＲＲＡＭセル１００は、側壁金属コンタクト１５４ａ、１５４ｂの上方に側壁誘電体キャップ１５６ａ、１５６ｂを含むことができる。側壁誘電体キャップ１５６ａ、１５６ｂは、誘電体キャップ１５２と同じ誘電材料で製作されてもよく、またはエッチング選択性を有する異なる材料で製作されてもよい。
【0030】
図１３に、同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の上面透視図を示す。図１３には図示されていないけれども金属コンタクト１５０、高誘電率誘電体層１４８が、図示されているスペーサ１２４、誘電体キャップ１５２および側壁誘電体キャップ１５６ａ、１５６ｂとともに、最初はワード線１０４ａ、１０４ｂと平行に上方を延びるストリップとして製作される。図１３は、ナノワイヤ１４４ａ、１４４ｂの対を分離するように、スペーサ１２４と金属コンタクト１５０と高誘電率誘電体層１４８と誘電体キャップ１５２と側壁誘電体キャップ１５６ａ、１５６ｂとがエッチングされる製作段階を示す。具体的には、図１３は、各ナノワイヤ１４４が、すべての他のナノワイヤ１４４から側方に電気的に分離されることを可能にする、分離構造体１５８示す。分離構造体１５８は、ＩＬＤ１３６と同じ材料で形成されてもよいが、異なる材料または異なる時点で堆積させた材料を含んでもよい。第１のナノワイヤ１４４ａは、第１のワード線１０４ａに電気的に接続されているが、分離構造体１５８が、ナノワイヤが金属コンタクト１５０を介して互いに直接短絡しないことを確実にする。
【0031】
図１４に、前の各図と同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１のＲＲＡＭセル１００の断面側面図を示す。ＲＲＡＭセル１００は、誘電体キャップを１５２置き換え、アレイを形成するようにワード線１０４に対して直角に延びるビット線１６０を含む。すなわち、ワード線１０４はＲＲＡＭ回路の行であり、ビット線１６０はＲＲＡＭ回路の列である。
【0032】
ＲＲＡＭセル１００の動作は、ワード線１０４とビット線１６０への信号を必要とする。第１のワード線１０４ａとビット線１６０との適切な組合せにセット信号が送信されると、第１のナノワイヤ１４４ａがセットされる。ＲＲＡＭセルをセットすることはフィラメント１６２の形成を伴うが、第１のナノワイヤ１４４ａの場合、フィラメント形成は第１の尖端１４６ａに閉じ込められる。すなわち、尖端１４６ａは、セット信号が、第１のワード線１０４ａとビット線１６０との間を通るための準備が整った経路を提供し、フィラメントが形成される。さらに、第１の尖端１４６ａは、フィラメントが形成された後の読み出し信号のための準備が整った経路も提供する。同様の動作が、ビット線１６０と第２のワード線１０４ｂとの間のセット信号および読み出し信号のために第２のナノワイヤ１４４についても実施可能である。図１３は、アレイ内のこのようなナノワイヤを６本（すなわち、第１のワード線１０４ａのための３本のナノワイヤ１４４ａと、第２のワード線１０４ｂのための３本のナノワイヤ１４４ｂ）示しているが、当技術分野ではこのようなアレイに数千または数百万のＲＲＡＭセル１００が製作可能であることが知られている。
【0033】
図１５に、この処理方法の一製作段階におけるＲＲＡＭセル２００の一実施形態の断面側面図を示す。図１５のＲＲＡＭセル２００は、図１～図６と類似した方式で形成可能であり、基板２０２とワード線２０４ａ、２０４ｂとスタック２０８と内部スペーサ２３２ａ、２３２ｂと、マンドレル２２２とスペーサ２２４とがすべて、第１の実施形態で説明した方式で形成される。しかし、以下で説明する実施形態では、側壁金属コンタクト２５４ａ、２５４ｂが形成されてから、マンドレル２２２がエッチングされ、ＩＬＤ２３６が形成される。側壁金属コンタクト２５４は、ブランケット堆積と、それに続くマンドレル２２２の上方の水平状部分を除去する方向性エッチ・バックによって形成可能である。これにより、図のように、垂直状部分に沿って金属材料が残る。
【0034】
図１６に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１５のＲＲＡＭセル２００の断面側面図を示す。側壁金属コンタクト２５４ａ、２５４ｂがさらに後退させられ、ＩＬＤ材料２３６が付加され、その後、ＩＬＤ２３６とマンドレル２２２とスペーサ２２４をすべて水平になるようにＲＲＡＭセル２００に化学機械平坦化（ＣＭＰ）を施してよい。ＩＬＤ２３６は、様々な方式で形成可能である。たとえば、ＩＬＤ２３６材料を堆積させる前に側壁金属コンタクト２５４を後退させてもよい。一方、ＩＬＤ２３６を側壁金属コンタクト２５４の隣に堆積させ、次にＩＬＤ２３６と側壁金属コンタクト２５４とＩＬＤ２３６の第２の層とをエッチ・バックしてもよい。ＩＬＤ２３６は、図の実施形態では、上述の実施形態における側壁誘電体キャップ１５６に取って代わる。
【0035】
図１７に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１５のＲＲＡＭセル２００の断面側面図を示す。マンドレル２２２と、スタックの犠牲層２１０、２１４が、スペーサ２２４および内部スペーサ２３２ａ、２３２ｂ同士の間の領域２４０から除去される。マンドレル２２２と犠牲層２１０、２１４の除去に続いて、上述のような尖端２４６ａ、２４６ｂを有するナノワイヤ２４４ａ、２４４ｂを形成するためにスタック２０８内に位置するワイヤ層２１２がエッチングされる。
【0036】
図１８に、前の各図の同様の参照番号が同様の特徴を指す、製作プロセスの後続の段階における図１５のＲＲＡＭセル２００の断面側面図を示す。ＲＲＡＭセル２００は、ワード線２０４ａ、２０４ｂと連動した論理演算のために尖端２４６ａ、２４６ｂをビット線２６０に接続する高誘電率誘電体層２４８と金属コンタクト２５０の堆積で完成する。
【0037】
図１７と図１８との相違で示すように、高誘電率誘電体２４８と金属コンタクト２５０とビット線２６０とを形成するステップのうちの１つまたは複数のステップは、ＩＬＤ２３６の高さがナノワイヤ２４４ａ、２４４ｂの形成時よりも短くなるようにＣＭＰを含んでもよい。
【0038】
側壁金属コンタクト２５４とビットライン２６０との間にＩＬＤ２３６絶縁を備えたＲＲＡＭセル２００は、側壁誘電体キャップ１５６を有するＲＲＡＭセル１００と同様に動作する。すなわち、第１のワード線２０４ａとビット線２６０とにセット信号を送信して第１のナノワイヤ２４４ａをセットできるが、それによって高誘電率誘電体層２４８内にフィラメントが形成される。フィラメントは、第１の尖端２４６ａ付近の領域に閉じ込められる。すなわち、尖端２４６ａが、セット信号が第１のワード線２０４ａとビット線２６０との間を通過するための準備が整った経路を提供し、フィラメントが形成される。さらに、第１の尖端２４６ａは、フィラメントが形成された後で読み出し信号のための準備が整った経路を提供する。同様の動作は、ビット線２６０と第２のワード線２０４ｂとの間のセット信号および読み出し信号のために第２のナノワイヤ２４４ｂについても実施可能である。
【0039】
上述のような方法は、集積回路チップの製作に使用される。その結果の集積回路チップは、製作者によって生ウエハの形態で（たとえば複数のパッケージ化されていないチップを有する単一のウエハとして）、またはベア・ダイとして、またはパッケージ化された形態で配布することができる。後者の場合、チップはシングル・チップ・パッケージ（たとえばマザーボードまたはその他のより高水準のキャリアに装着されるリードを備えたプラスチック・キャリア）に、またはマルチチップ・パッケージ（たとえば表面相互接続または埋め込み相互接続の一方または両方を有するセラミック・キャリア）に実装される。いずれの場合も、チップは他のチップ、個別回路素子、または他の信号処理デバイスあるいはこれらの組合せとともに、中間製品または最終製品の一部として集積可能である。
【0040】
本発明の様々な実施形態の説明を例示のために示したが、網羅的であることまたは開示している実施形態に限定されることは意図していない。記載されている実施形態の範囲から逸脱することなく多くの修正および変形が当業者には明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場に見られる技術に対する技術的改良を最もよく説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択された。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【手続補正書】
【提出日】2024-04-17
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【0007】
【図1】本発明の一実施形態による、製作プロセスの一段階におけるＲＲＡＭセルを示す断面側面図である。
【図15】本発明の一実施形態による、製作プロセスの一段階におけるＲＲＡＭセルを示す断面側面図である。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【0017】
ワード線１０４ａ、１０４ｂの上方に、ＲＲＡＭセル１００は、第１の犠牲層１１０と、ワイヤ層１１２と、第２の犠牲層１１４とを含むスタック１０８を含む。犠牲層１１０、１１４は、ＩＬＤ１０６およびワイヤ層１１２からエッチング選択的な酸化シリコンまたはその他の酸化物を含んでもよい。ワイヤ層１１２は、これらには限らないが、犠牲層１１０、１１４からエッチング選択的な、チタン・ベースの材料（たとえば窒化チタン材料（たとえばＴｉＮ））、タンタル・ベースの材料（たとえば窒化タンタル材料（たとえばＴａＮ））、およびタングステン・ベースの材料（たとえば窒化タングステン材料（たとえばＷＮ）を含んでもよい。この説明の文脈におけるエッチング選択的とは、２つの材料の間で、材料のうちの一方に関し、他方の材料をエッチング等により劣化させずにエッチング可能なエッチング・プロセス（たとえば化学ウェット・エッチング）が存在することを意味する。
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図12】
【国際調査報告】