特表2024-531655 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ユニバーサルクオンタムリミテッドの特許一覧

特表2024-531655量子計算における、又は量子計算に関する改善

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】量子計算における、又は量子計算に関する改善

(51)【国際特許分類】

G06N 10/40 20220101AFI20240822BHJP

【ＦＩ】

G06N10/40

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024515519

(86)(22)【出願日】2022-09-09

(85)【翻訳文提出日】2024-03-08

(86)【国際出願番号】 GB2022052298

(87)【国際公開番号】W WO2023037126

(87)【国際公開日】2023-03-16

(31)【優先権主張番号】2112871.5

(32)【優先日】2021-09-09

(33)【優先権主張国・地域又は機関】GB

(81)【指定国・地域】

(71)【出願人】

【識別番号】524002175

【氏名又は名称】ユニバーサルクオンタムリミテッド

(74)【代理人】

【識別番号】110000176

【氏名又は名称】弁理士法人一色国際特許事務所

(72)【発明者】

【氏名】ノース，リチャード

(57)【要約】

本発明によれば、イオントラップ量子コンピュータのためのタイミングシステムが提供され、イオントラップ量子コンピュータは、期間ｔのタイミング信号を出力するクロックと、クロックに結合されており、各々が、ｔ未満の異なる遅延を入力するように構成された複数の遅延線と、遅延を選択するように構成された遅延選択機構と、を備え、遅延線の各々による遅延は、期間ｔの異なる端数である。
【選択図】図２

【特許請求の範囲】

【請求項1】

イオントラップ量子プロセッサであって、
複数のＤＡＣを備えるイオントラップであって、各々が、対応する電極に結合されており、前記イオントラップが、期間ｔの運動トラップ周波数を有する、イオントラップと、
期間Ｔのタイミング信号を出力するクロックと、
前記クロックに結合されており、各々が、ｔ未満の異なる遅延を入力するように構成された複数の遅延線と、
前記複数のＤＡＣのうちの１つに結合されており、前記遅延を選択するように構成された遅延選択機構と、を備え、
前記遅延線の各々による前記遅延が、前記期間ｔの１未満の異なる端数である、プロセッサ。

【請求項2】

ｎ個の遅延線を備え、各遅延線が、ｔｘ／ｎの異なる遅延を有し、式中、ｘが、０～ｎ－１の正の整数である、請求項１に記載のプロセッサ。

【請求項3】

前記ＤＡＣが、所定の無線周波数を生成するように構成されたＤＣＤＡＣ及び無線周波数ＤＡＣを含む、請求項１に記載のプロセッサ。

【請求項4】

前記クロックと前記遅延線との間に結合された一次バッファを更に備える、請求項１に記載のプロセッサ。

【請求項5】

前記遅延選択機構の後に配置された二次バッファを更に備える、請求項１又は４に記載のプロセッサ。

【請求項6】

第２の一次バッファと、
前記第２の一次バッファに結合されており、各々が、ｔ未満の異なる遅延を入力するように構成された第２の複数の遅延と、
第２のＤＡＣに対する前記遅延を選択するように構成された第２の遅延選択機構と、を更に備え、
前記第２の遅延線の各々による前記遅延が、前記期間ｔの１未満の異なる端数である、請求項１又は４に記載のプロセッサ。

【請求項7】

コントローラを更に備え、前記コントローラが、遅延線を選択するように前記遅延選択機構を制御する、請求項１に記載のプロセッサ。

【請求項8】

各ＤＡＣ及び電極が、対応する一次バッファと、複数の遅延線と、遅延選択機構とを有し、前記クロックが、同じタイミング信号を各一次バッファに出力する、請求項１に記載のプロセッサ。

【請求項9】

トラップされたイオンを更に備える、請求項１に記載のプロセッサ。

【請求項10】

請求項１に記載のプロセッサを備える量子コンピュータ。

【請求項11】

イオントラップ型量子プロセッサでタイミング信号を生成するための方法であって、前記イオントラップ型量子プロセッサが、電極に各々結合された複数のＤＡＣを有するイオントラップを備え、前記イオントラップが、期間ｔの運動トラップ周波数を有し、前記方法が、
期間Ｔのクロック信号を生成することと、
複数の線でｔ未満の複数の遅延を生成することであって、前記遅延の各々が、ｔの１未満の異なる端数である、生成することと、
前記遅延のうちの１つを選択し、かつ前記クロック信号に追加することと、
修正されたクロック信号を前記複数のＤＡＣのうちの１つに送信することと、を含む、方法。

【請求項12】

前記ＤＡＣが、ＤＣＤＡＣ及びＲＦＤＡＣを含み、前記方法は、前記ＤＣＤＡＣがＤＣ信号を複数の前記電極に印加することと、前記ＲＦＤＡＣがＲＦ信号を複数の前記電極に印加することと、を含む、請求項１２に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高精度タイミングイオントラップ量子コンピュータを提供することに関する。

【発明の概要】

【0002】

一般に、いわゆる「古典的計算」とは異なり、量子計算は、データを生み出すか又は変更するための粒子又は物質の量子力学的特性に依存する。データは、２つの状態量子力学的システムである量子ビット又は「キュービット」によって表され得る。古典的計算とは異なり、キュービットは量子状態の重ね合わせであり得る。量子計算の別の特徴は、１つの粒子又は原子の状態が別の粒子又は原子によって影響を受けるキュービット間のもつれである。

【0003】

量子力学的キュービットは、ゼロと１との組み合わせとして情報を同時に符号化することができる。このような特性により、古典的コンピュータでは伝統的に困難であった数多くの複雑な数値アプリケーションが可能になる。例としては、人工知能、画像処理及び認識、暗号、又は安全な通信などが挙げられる。

【0004】

イオン超微細電子状態（Ｚｅｅｍａｎ分割状態）内では、磁界の使用、及び異なるキュービット状態として使用される異なる電子レベル、及びマイクロ波放射又はレーザーを使用してレベル間を移動する電子によって明らかにすることができる。

【0005】

イオントラップ量子コンピュータ（量子荷電結合デバイス）では、イオントラップは、量子計算で使用されるイオンを制御するために使用され得、表面電極は、自由空間に浮遊するイオンを操作及びトラップするための電界を生成するために使用される。イオントラップの表面電極電位は、次々にＤＡＣによって制御される。最先端の量子コンピュータは、同じタイプの多くのＤＡＣ、例えば、１ＭＨｚを超える更新レートを有する１６ビットＤＡＣを使用する。

【0006】

各個々の電極は、独立して制御可能であり、各電極は、それに結合された対応するＤＡＣを有する。電極電圧を設定するタイミングを慎重に制御する必要があり、ＤＡＣ信号のタイミングが慎重に制御されることを確実にするようにクロック信号が各ＤＡＣに送信される。

【0007】

量子システム内のクロック信号は、多くの場合、１ＭＨｚのレートで更新される。したがって、電極への信号は、１μｓごとにのみ更新され得る。しかしながら、非断熱的な運動については、１０^－６ｓごとよりも高い精度で信号を更新する必要がある。

【0008】

非断熱的なシャトリングのために、電極電圧は、イオン振動相に合致するように、又はイオンに運動量のインパルスを正確に追加若しくは除去するような方法で、一度に印加されなければならない。電極電圧が正しい時間に印加されない場合、追加的な振動が生じ、ひいては、運動ノイズが発生する。

【0009】

したがって、本発明の目的は、低減された運動ノイズでの非断熱的なシャッタリングを可能にすることである。

【0010】

本発明によれば、イオントラップ量子プロセッサが提供され、イオントラップ量子プロセッサは、複数のＤＡＣを備えるイオントラップであって、各々が電極に結合されており、イオントラップが、期間ｔの運動（永年）トラップ周波数を有する、イオントラップと、期間ｔＴのタイミング信号を出力するクロックと、クロックに結合されており、各々が、ｔ未満の異なる遅延を入力するように構成された複数の遅延線と、複数のＤＡＣのうちの１つに結合されており、遅延を選択するように構成された遅延選択機構と、を備え、遅延線の各々による遅延が異なる。

【0011】

遅延は、任意のイオンに対するトラップ周波数の期間よりも短いように、１０μｓ未満、又は好ましくは２μｓ未満であり得る。

【0012】

遅延は、期間ｔの端数（１未満）であり得る。代替的に、これは、期間Ｔの端数（１未満）であり得る。これにより、異なる遅延が可能になり、これは、好ましくは、選択されるべきトラップ周波数の期間の端数である。プロセッサは、特定のイオンのイオントラップであるように構成され得る。一実施例として、イオントラップが、イッテルビウムイオンのイオントラップであるように構成されており、遅延が、イッテルビウムイオンのトラップ周波数の端数である場合がある。

【0013】

ｎ個の遅延線が存在し得、各遅延線は、ｔｘ／ｎの異なる遅延を有し、式中、ｘは、０～ｎ－１の正の整数である。代替として、特定のクロック信号線に対する遅延の非線形配置があり得る。

【0014】

遅延選択機構は、正確に時間制限された電圧を印加するように電極に結合されている第１のＤＡＣに結合される。クロックと遅延線との間に結合された一次バッファがあり得る。追加的に、遅延選択機構の後に配置された二次バッファがあり得る。

【0015】

各クロック信号線は、一次バッファと、一次バッファに結合されており、各々が、ｔ未満の異なる遅延を入力するように構成された複数の遅延線と、特定のＤＡＣの遅延を選択するように構成された遅延選択機構と、を備え得る。各クロック信号線は、中央クロックからクロック信号を受信する。

【0016】

コントローラがあることが好ましく、コントローラは、各クロック信号線内の遅延線を選択するように遅延選択機構を制御する。

【0017】

各ＤＡＣ及び電極は、対応する一次バッファと、複数の遅延線と、遅延選択機構とを有し得、クロックは、同じタイミング信号を各一次バッファに出力する。プロセッサは、量子コンピュータの一部を形成し得る。

【0018】

本発明によれば、イオントラップ型量子プロセッサでタイミング信号を生成するための方法が提供され、イオントラップ型量子プロセッサは、電極に各々結合された複数のＤＡＣを有するイオントラップを備え、イオントラップは、期間ｔの運動トラップ周波数を有し、方法は、期間Ｔのクロック信号を生成することと、複数の線でｔ未満の複数の遅延を生成することであって、遅延の各々が、ｔの１未満の異なる端数である、生成することと、遅延のうちの１つを選択して、クロック信号に追加することと、修正されたクロック信号を複数のＤＡＣのうちの１つに送信することと、を含む。

【0019】

ＤＡＣは、ＤＣＤＡＣ及びＲＦＤＡＣを含み得、方法は、ＤＣＤＡＣがＤＣ信号を複数の電極に印加することと、ＲＦＤＡＣがＲＦ信号を複数の電極に印加することと、を含み得る。

【図面の簡単な説明】

【0020】

【図1】本発明と関連して使用される電極のアレイを示す。

【図2】本発明によるクロック遅延線を示す。

【図3】本発明による配置を示す。

【0021】

図１を参照すると、本発明と関連して使用される電極の例示的な配置がある。図１は、イオントラップ型量子コンピュータ１０におけるｘ接合デバイス１２を示す。ｘ接合１２は、ｘ接合デバイス１２の領域にイオンをトラップするように構成された複数の電極２２を備える。各電極２２は、ＤＡＣによって駆動されて、ｘ接合デバイス１２の領域の機能を実行する。ｘ接合デバイス１２は、領域に分割される。ｘ接合デバイス１２の領域は、各領域で実行される機能に応じて、結晶オペレーション１４、接合シャトリング１６、論理領域／ゲートゾーン１８、及びリニアシャトリング２０に分割され得る。

【0022】

ｘ接合は、北セクション（図１に示すような中央の上方）、東セクション（図１に示すような中央の右）、南セクション（図１に示すような中央の下方）、及び西セクション（図１に示すような中央の左）の４つのセクションに分割される。セクション内にイオンがない場合、電極のうちのいずれにも信号は印加されない場合がある。代替的に、信号があり得るが、信号の変化はない。同様に、イオンが左から中央へとシャトリングされている場合、北東又は南のセクションの電極に信号は印加されない場合がある。

【0023】

イオントラップは、三次元におけるイオンの位置を制御するために、それぞれの電極に信号を印加するＤＣＤＡＣ及び無線周波数（ＲＦ）ＤＡＣの両方を備える。ＤＣＤＡＣに結合された電極は、長手方向のイオンの位置を制御し、ＲＦＤＡＣに結合された電極は、軸方向のイオンの位置を制御する。ＲＦ電極は、典型的に、１０～４０ＭＨｚの信号を放出する。

【0024】

無線周波数信号は、軸方向トラップ周波数を生成する１０～４０ＭＨｚの範囲内であり得る。例えば、これは３ＭＨｚであり得る。

【0025】

ＤＣＤＡＣは、最大電圧Ｖｄａｃを有する。ＤＣ電極の使用可能な（又は最大）範囲は、十分に作り出された電位の勾配を制御し、ひいては、イオンが長手方向に物理的に振動する周波数である、（特定のタイプのイオンに対する）運動トラップ周波数を制御する。これはまた、永年周波数と呼ばれ得る。典型的な運動トラップ周波数は、１００～１０００ｋＨｚの範囲内であり得、例示的な実施例は、５００ｋＨｚであり得る。運動トラップ周波数の期間は、ｔによって与えられる。したがって、運動トラップ周波数は、長手方向の電圧勾配によって制御される。

【0026】

イオントラップは、特定のイオンに対して構成され得る。使用されるイオンの例は、^１７１Ｙｂ^＋、^４０Ｃａ^＋、^４３Ｃａ^＋、^９Ｂｅ^＋、Ｓｒ^＋、Ｈｇ^＋である。イオントラップは、特定のイオンに対して構成され得る。代替的に、イオントラップは、任意のタイプのトラップされたイオンに対する運動トラップ周波数の端数である、１０μｓ未満又は２μｓ未満の遅延で構成され得る。

【0027】

図２は、本発明によるクロック信号線２００を示す。クロック５０は、クロック信号を生成する。この実施例では、クロック周波数は、１００ｋＨｚであるが、代替的なクロック周波数は、アプリケーションに従って使用され得る。クロック信号は、パルス信号であるが、他の信号を使用することができる。

【0028】

クロック信号は、バッファ２１に供給され、次いで、複数のクロック遅延線２２０、２２１、２２２、２２３に分割される。これらのクロック遅延線の各々は、運動トラップ周波数ｔの期間の端数である遅延を導入する。本実施形態では、第１の遅延線２２０は、遅延を生じさせず、第２の遅延線２２１は、０．５μｓの遅延を導入し、第３の遅延線は、１μｓの遅延を導入し、第３の遅延線は、１．５μｓの遅延を導入する。運動トラップ周波数の端数である遅延を使用することにより、信号をトラップ振動上の特定の点に同期させることが可能になり、ひいては、イオントラップ型キュービットに付与された任意の信号を、イオントラップ型キュービットの振動に対して正確に時間設定することができる。適切な遅延を使用することにより、任意のゲート機能が、非断熱的に適用されることを確実にすることができる。

【0029】

本実施形態は、４つの遅延線を使用するが、正しい遅延を生成するために、任意の数の遅延線を使用することができる。本実施形態では、異なる遅延線によって導入される遅延は、均等に分割される、すなわち、期間ｔの運動トラップ周波数を有するシステムで動作するｎ個の遅延線の場合、各遅延線は、０≦ｘ≦ｎ－１に対して（ｘ／ｎ）ｔの遅延を有する。しかしながら、遅延の代替的な非線形分布を使用することができ、必要に応じて異なる遅延を選択することができる。例えば、非断熱的な適用のために５ｔ／７の遅延が必要な場合である。

【0030】

次に、どの遅延線が使用され、かつ第２のクロックバッファ２４に送信されるかを選択する、遅延セレクタ２３がある。遅延セレクタは、どの遅延線が選択されるかを制御するコントローラ６０によって制御される。

【0031】

結果として生じる遅延クロック信号は、電極２６を制御するＤＡＣ２５に送信される。

【0032】

図３は、単一のクロック５０信号が２つの異なるクロック信号線に送信される配置を示す。第１のクロック信号線２００は、４つのクロック遅延線（図２に示すように）を有し、第２のクロック信号線３００は、０、０．４μｓ、０．８μｓ、１．２μｓ、及び１．６μｓの遅延を伴う５つのクロック遅延線３２０、３２１、３２２、３２３、３２４を有する。

【0033】

各クロック信号線は、第１のバッファ２１、３１及び遅延セレクタ２３、３３を有する。各線の遅延セレクタは、コントローラ６０によって制御される。コントローラ６０は、各クロック信号線を独立して制御する。

【0034】

各クロック信号線制御は、電圧信号を異なる電極２６、３６に送信する異なるＤＡＣ２５、３５に信号を送信する。同じクロック信号が使用されるが、異なる端数遅延を異なるクロック信号線に適用することができ、ひいては、異なるタイミングを異なる電極に適用することができる。例えば、イオンがゲートゾーン間でシャトリングされている場合、異なるタイミングをイオンの経路に沿って異なる電極に適用する必要がある。本発明は、（クロック信号によって許容されるものよりも高い精度までの）正確なタイミングを、各電極に適用し、したがって、トラップされたイオンに適用することを可能にする。

【0035】

遅延線の数が多いほど、クロック信号線に、より異なるタイミング遅延を適用することができる。より多くの遅延線は、より多くの異なる正確なタイミングの可能性をもたらし得るが、代替案は、使用される遅延を伴うクロック遅延線のみを含むことである。例えば、図１は、一連の電極を示し、経路に沿った各電極のクロック信号線に異なる遅延を使用することができる。

【0036】

上述の実施形態は、遅延線の後に配置された遅延セレクタを使用する。しかしながら、代替案は、第１のバッファと遅延線との間に遅延セレクタを配置することであり、これにより、クロック信号が常に全ての遅延線に送信されることが回避され、システム内のノイズを低減することになる。

【0037】

本明細書で使用される場合、「及び／又は」は、他方を有する、又は有さない２つの特定の特徴又は構成要素の各々の特定の開示として取られるべきである。例えば、「Ａ及び／又はＢ」は、各々が本明細書に個別に記載されているかのように、（ｉ）Ａ、（ｉｉ）Ｂ、及び（ｉｉｉ）Ａ及びＢの各々の特定の開示として取られるべきである。

【0038】

文脈が別途指示しない限り、上述の特徴の説明及び定義は、本発明の任意の特定の態様又は実施形態に限定されず、記載される全ての態様及び実施形態に等しく適用される。

【0039】

当業者であれば、本発明はいくつかの実施形態を参照して例として説明されているが、更に理解するであろう。開示された実施形態に限定されず、代替的な実施形態は、添付の特許請求の範囲に定義される本発明の範囲から逸脱することなく構築され得る。

【図1】