特表 2024-531830 オンチップファラデーケージ下で光伝導半導体スイッチと結合された集積回路のオンチップＥＭＦ絶縁

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-29

(54)【発明の名称】オンチップファラデーケージ下で光伝導半導体スイッチと結合された集積回路のオンチップＥＭＦ絶縁

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240822BHJP

【ＦＩ】

H01L27/04 H

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024533931

(86)(22)【出願日】2022-08-18

(85)【翻訳文提出日】2024-02-14

(86)【国際出願番号】 US2022040735

(87)【国際公開番号】W WO2023023238

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】17/406,541

(32)【優先日】2021-08-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】524059674

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】デジャ－ル，マシュー

(72)【発明者】

【氏名】ラロッシュ，ジェフリー アール．

(72)【発明者】

【氏名】トルッリ，スーザン シー．

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038BH19

5F038EZ01

5F038EZ02

5F038EZ20

(57)【要約】

集積回路構造（１０）は、上面（１８）を有する基板（１６）と、基板の上面に配置された窒化ガリウム層（２０）と、当該集積回路構造に集積された窒化ガリウム層（２０）上にトランジスタ（１２）と並んで横方向に配置された光伝導半導体スイッチ（１４）と、基板、窒化ガリウム層、及び集積回路構造に集積された窒化ガリウム層上にトランジスタと横方向に並んで配置された光伝導半導体スイッチを囲むＥＭＦシールド（４０）と、光伝導半導体スイッチと電子的に結合された信号線（５６）であって、ＥＭＦシールド（４０）を貫く信号線（５６）と、を含む。

【特許請求の範囲】

【請求項1】

ＥＭＦシールド集積回路構造であって、
上面を有する基板と
前記基板の前記上面に配置された半導体層と、
当該集積回路構造に集積された前記半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチと、
前記基板、前記半導体層、及び当該集積回路構造に集積された前記半導体層上に前記トランジスタと並んで横方向に配置された前記光伝導半導体スイッチを囲むＥＭＦシールドと、
前記光伝導半導体スイッチに電子的に結合された信号線であって、前記ＥＭＦシールドを貫く信号線と、
を含むＥＭＦシールド集積回路構造。

【請求項2】

前記基板が、ケイ素材料及び炭化ケイ素材料のうちの少なくとも１つを含む、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項3】

前記基板及び前記半導体層がウエハを含む、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項4】

前記トランジスタが、電界効果トランジスタを含む、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項5】

前記光伝導半導体スイッチが、前記半導体層上に配置された第１の電気接点及び第２の電気接点を含む、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項6】

前記ＥＭＦシールドが、一時的部分を含み、前記一時的部分は、光源からの放射を前記ＥＭＦシールドを通って前記光伝導半導体スイッチに届けるように構成される、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項7】

前記一時的部分が、メッシュ、孔、透明材料、半透明材料、及びそれらの組み合わせからなる群から選択される、請求項６に記載のＥＭＦシールド集積回路構造。

【請求項8】

前記ＥＭＦシールドが、ＥＭＦ放射線が前記ＥＭＦシールドの壁を通過するのを防止するように構成される、請求項１に記載のＥＭＦシールド集積回路構造。

【請求項9】

前記光伝導半導体スイッチに光学的に結合された光源と、
前記光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して前記光源を停止するように構成されたコントローラと、
をさらに含む請求項１に記載のＥＭＦシールド集積回路構造。

【請求項10】

ＥＭＦシールドを備えた横方向に集積された回路であって、
上面を有する基板と、
前記基板の前記上面上に配置された窒化ガリウム層と、
集積回路構造に集積された前記窒化ガリウム層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチと、
内部及び前記内部の反対側の外部を形成する壁を有する容器を含むＥＭＦシールドであって、前記容器は、前記基板、前記窒化ガリウム層、及び前記集積回路構造に集積された前記窒化ガリウム層上に前記トランジスタと並んで横方向に配置された前記光伝導半導体スイッチを囲む、ＥＭＦシールドと、
前記光伝導半導体スイッチと電子的に結合された信号線であって、前記ＥＭＦシールドの前記容器の前記壁を貫く信号線と、
前記光伝導半導体スイッチに光学的に結合された光源と、
前記壁に形成された一時的部分であって、前記光源からの放射を、前記ＥＭＦシールドを通して前記光伝導半導体スイッチに届けるように構成された一時的部分と、
を含む横方向に集積された回路。

【請求項11】

前記光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して前記光源を停止するように構成されたコントローラ、
をさらに含む請求項１０に記載の集積回路構造。

【請求項12】

前記コントローラと電子通信するＥＭＦ検出器であって、前記ＥＭＦ放射線を検出するように構成されたＥＭＦ検出器、
をさらに含む請求項１１に記載の集積回路構造。

【請求項13】

前記光伝導半導体スイッチが、前記ＧａＮ層上に配置された第１の電気接点及び第２の電気接点を含む、請求項１０に記載の集積回路構造。

【請求項14】

横方向に集積された回路をＥＭＦから保護するプロセスであって、
前記横方向に集積された回路をＥＭＦシールドによって囲むことであって、前記横方向に集積された回路は、
上面を有する基板と、
前記基板の前記上面に配置された半導体層と、
集積回路構造に集積された前記半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチと
を含み、
前記ＥＭＦシールドは、
内部と前記内部の反対側の外部を形成する壁を有する容器であって、前記基板、前記半導体層、及び前記集積回路構造に集積された前記半導体層上に前記トランジスタと並んで横方向に配置された前記光伝導半導体スイッチを囲む容器と、前記壁に形成された一時的部分であって、光源からの放射を前記壁を通して前記光伝導半導体スイッチに届けるように構成された一時的部分と
を含む、囲むことと、
前記光伝導半導体スイッチに信号線を結合することであって、前記信号線は前記ＥＭＦシールドの前記容器の前記壁を貫く、結合することと、
前記光伝導半導体スイッチに前記光源を光学的に結合することと、
を含む前記プロセス。

【請求項15】

前記光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して前記光源を停止するように構成されたコントローラ、を結合すること、
をさらに含む請求項１４に記載のプロセス。

【請求項16】

前記コントローラと電子通信するＥＭＦ検出器であって、前記ＥＭＦ放射線を検出するように構成されたＥＭＦ検出器、を結合すること、
をさらに含む請求項１５に記載のプロセス。

【請求項17】

ＥＭＦ放射線の検出に応答して、前記ＥＭＦ放射線が前記信号線を通って前記ＥＭＦシールドの前記壁を通過するのを防止すること、
をさらに含む請求項１６に記載のプロセス。

【請求項18】

前記光伝導半導体スイッチが、前記ＧａＮ層上に配置された第１の電気接点及び第２の電気接点を含む、請求項１４に記載のプロセス。

【請求項19】

前記一時的部分を通って前記光伝導半導体スイッチに前記光源を光学的に結合する前記ステップに応答して、前記光伝導半導体スイッチを作動させること、
をさらに含む請求項１４に記載のプロセス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、集積回路技術のための電磁界（ＥＭＦ）保護に関し、特に、ＧａＮ光伝導半導体スイッチ（ＰＣＳＳ）及び／または光伝導スイッチトランジスタとＧａＮトランジスタ及び付随する集積回路構造との両方のための導電性ＥＭＦシールドとを含む構造に関する。

【背景技術】

【0002】

電磁界（ＥＭＦ）干渉は、多くの無線周波数（ＲＦ）デバイスを含む敏感な電子デバイスにとって重大な懸念である。浮遊するまたは強すぎる電磁界は、デバイスの機能不全を引き起こし得る、またはデバイスが壊滅的に故障することさえある。

【0003】

ＥＭＦからデバイスをシールドする１つの一般的な方法は、ファラデーケージを使用することである。ファラデーケージは一般的に、到来するＥＭＦを吸収し、これをケージ全体に分散させて、ＥＭＦが内部の回路と相互作用するのを防止する導電性金属である。完璧なケージであれば、電子デバイスのすべてを完全に取り囲む。しかしながら、オンチップデバイスの場合、信号線または電力線は、ケージの外側に延在している場合がある。信号線は、保護ケージを通過するＥＭＦ漏れの原因として潜在的な問題を呈する。ファラデーケージの外側のこの信号線とＥＭＦが相互作用する可能性があり、干渉が信号線を通って伝播し、内部の回路に影響を与え得る。この「裂け目」は、ＥＭＦシールドの失敗の原因になり得る。

【0004】

Ｓｉ ＣＭＯＳ集積回路とのインターコネクトを形成する１つの一般的な方法は、誘電体構造内に銅線インターコネクトを形成することである。銅を処理するために、（減法的である）ダマシンプロセスが開発された。Ｃｕダマシンプロセスでは、銅のためのホスト絶縁材料、典型的には下にある絶縁層（通常は二酸化ケイ素）が、銅が形成されるべき箇所を開放されたトレンチにしてパターン形成される。トレンチを過剰に充填する銅の厚いコーティングが絶縁層に堆積され、化学機械的平坦化（ＣＭＰ）を使用して、絶縁層の上部を超えて延在する過剰な銅を除去する。絶縁層のトレンチ内に充填されたＣｕは除去されず、パターニングされた導電インターコネクトとなる。銅が周囲の材料に拡散すると、その特性が低下するので、バリア層が、すべての銅インターコネクトを完全に取り囲む。典型的には、トレンチは、Ｃｕ金属インターコネクトの底面及び側面に沿った拡散バリアとして機能する（Ｔａ／ＴａＮ／Ｃｕめっきシード金属スタックの一部としての）薄いタンタル（Ｔａ）及び／または窒化タンタル（ＴａＮ）金属層でライニングされる。ＣｕのＣＭＰ後、インターコネクト金属の上部がＳｉＮでコーティングされ、それが、上部界面拡散バリアとして機能し、層間酸化物堆積中の酸化を防止し、追加のインターコネクト形成のための（二酸化ケイ素のトレンチエッチング中の）ストップエッチング層として機能する。当該技術分野で知られているように、これは、化合物半導体の製造は、一般的にリフトオフ及び金ベースなので、化合物半導体を用いた製造では一般的に使用されない。

【0005】

光伝導半導体スイッチ（ＰＣＳＳ）及び光伝導スイッチトランジスタは、金属ゲートによって加えられるバイアスではなく、光によってスイッチングされる高電圧スイッチング能力、超高速スイッチング速度、または高速エネルギーパルスを提供する異なるデバイスである。したがって、それらは、従来のＧａＮ ＨＥＭＴスイッチ及びＲＦデバイスと比較して、動作電圧を増加させる可能性につながる。

【0006】

必要なのは、電子機器をＥＭＦからシールドする構造により保護された、コンパクトに集積された光伝導半導体スイッチ及び光伝導性スイッチトランジスタである。

【発明の概要】

【0007】

本開示によれば、ＥＭＦシールド集積回路構造が提供され、ＥＭＦシールド集積回路構造は、上面を有する基板と、基板の上面上に配置された半導体層と、当該集積回路構造に集積された半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチと、基板、半導体層、及び当該集積回路構造に集積された半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチを囲むＥＭＦシールドと、光伝導半導体スイッチと電子的に結合された信号線であって、ＥＭＦシールドを貫く信号線とを含む。

【0008】

前述の実施形態のいずれかのさらなる実施形態は、基板がケイ素材料及び炭化ケイ素材料のうちの少なくとも１つを含むことを、追加的及び／または代替的に含み得る。

【0009】

前述の実施形態のいずれかのさらなる実施形態は、基板及び半導体層がウエハを含むことを、追加的及び／または代替的に含み得る。

【0010】

前述の実施形態のいずれかのさらなる実施形態は、トランジスタが電界効果トランジスタを含むことを、追加的及び／または代替的に含み得る。

【0011】

前述の実施形態のうちのいずれかのさらなる実施形態は、光伝導半導体スイッチが、ＧａＮ層上に配置された第１の電気接点及び第２の電気接点を含むことを、追加的及び／または代替的に含み得る。

【0012】

前述の実施形態のいずれかのさらなる実施形態は、ＥＭＦシールドが一時的部分を含み、一時的部分は、光源からの放射を、ＥＭＦシールドを通して光伝導半導体スイッチに届けることを、追加的及び／または代替的に含み得る。

【0013】

前述の実施形態のいずれかのさらなる実施形態は、一時的部分が、メッシュ、孔、透明材料、半透明材料、及びそれらの組み合わせからなる群から選択されることを、追加的及び／または代替的に含み得る。

【0014】

前述の実施形態のいずれかのさらなる実施形態は、ＥＭＦシールドが、ＥＭＦ放射線がＥＭＦシールドの壁を通過するのを防止するように構成されることを、追加的に及び／または代替的に含み得る。

【0015】

前述の実施形態のいずれかのさらなる実施形態は、ＥＭＦシールド集積回路構造が、光伝導半導体スイッチに光学的に結合された光源と、光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して光源を停止するように構成されたコントローラとをさらに含むことを、追加的及び／または代替的に含み得る。

【0016】

本開示によれば、ＥＭＦシールドを有する横方向に集積された回路が提供され、横方向に集積された回路は、上面を有する基板と、基板の上面上に配置された窒化ガリウム層と、集積回路構造に集積された窒化ガリウム層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチと、内部と該内部と反対側の外部とを形成する壁を有する容器を含むＥＭＦシールドであって、容器は、基板、窒化ガリウム層、及び集積回路構造に集積された窒化ガリウム層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチを囲む、ＥＭＦシールドと、光伝導半導体スイッチと電子的に結合された信号線であって、ＥＭＦシールド容器の壁を貫く信号線と、光伝導半導体スイッチに光学的に結合された光源と、壁に形成された一時的部分であって、光源からの放射をＥＭＦシールドを通過して光伝導半導体スイッチに届けるように構成された一時的部分とを含む。

【0017】

前述の実施形態のいずれかのさらなる実施形態は、集積回路構造が光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して光源を停止するように構成されたコントローラをさらに含むことを、追加的及び／または代替的に含み得る。

【0018】

前述の実施形態のいずれかのさらなる実施形態は、集積回路構造がコントローラと電子通信するＥＭＦ検出器であって、ＥＭＦ放射線を検出するように構成されたＥＭＦ検出器をさらに含むことを、追加的及び／または代替的に含み得る。

【0019】

前述の実施形態のうちのいずれかのさらなる実施形態は、光伝導半導体スイッチが、ＧａＮ層上に配置された第１の電気接点及び第２の電気接点を含むことを、追加的及び／または代替的に含み得る。

【0020】

本開示によれば、横方向に集積された回路をＥＭＦから保護するプロセスが提供され、プロセスは、横方向に集積された回路をＥＭＦシールドで囲むことであって、横方向に集積された回路は、上面を有する基板と、基板の上面に配置された半導体層と、集積回路構造に集積された半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチとを含み、ＥＭＦシールドは、内部と該内部と反対側の外部を形成する壁を有する容器であって、基板、半導体層、及び集積回路構造に集積された半導体層上にトランジスタと並んで横方向に配置された光伝導半導体スイッチを囲む容器と、壁に形成された一時的部分であって、光源からの放射が壁を通過して光伝導半導体スイッチに届くように構成された一時的部分とを含む、囲むことと、信号線を光伝導半導体スイッチに結合することであって、信号線がＥＭＦシールド容器の壁を貫く、結合することと、光源を一時的部分を通して光伝導半導体スイッチに光学的に結合することとを含む。

【0021】

前述の実施形態のいずれかのさらなる実施形態は、プロセスが、光源と電子通信するコントローラであって、ＥＭＦ放射線検出に応答して光源を停止するように構成されたコントローラを結合することをさらに含むことを、追加的及び／または代替的に含み得る。

【0022】

前述の実施形態のいずれかのさらなる実施形態は、プロセスが、コントローラと電子通信するＥＭＦ検出器であって、ＥＭＦ放射線を検出するように構成されたＥＭＦ検出器を結合することをさらに含むことを、追加的及び／または代替的に含み得る。

【0023】

前述の実施形態のいずれかのさらなる実施形態は、プロセスが、ＥＭＦ放射線の検出に応答して信号線を介してＥＭＦ放射線がＥＭＦシールドの壁を通過するのを防ぐことをさらに含むことを、追加的及び／または代替的に含み得る。

【0024】

前述の実施形態のうちのいずれかのさらなる実施形態は、光伝導半導体スイッチが、ＧａＮ層上に配置された第１の電気接点及び第２の電気接点を含むことを、追加的及び／または代替的に含み得る。

【0025】

前述の実施形態のいずれかのさらなる実施形態は、プロセスが、光源を一時的部分を通して光伝導半導体スイッチに光学的に結合するステップに応答して、光伝導半導体スイッチを作動させることをさらに含むことを、追加的及び／または代替的に含み得る。

【0026】

前述の実施形態のいずれかのさらなる実施形態は、金属インターコネクト、及びＥＭＦシールドが銅（Ｃｕ）ダマシン統合から形成されて、銅トレースが誘電体材料に埋め込まれている場合を、追加的及び／または代替的に含み得る。

【0027】

前述の実施形態のいずれかのさらなる実施形態は、金属インターコネクト、及びＥＭＦシールドがＡｕベースの金属インターコネクトから形成される場合を、追加的及び／または代替的に含み得る。

【0028】

前述の実施形態のいずれかのさらなる実施形態は、トランジスタが元素半導体から形成されている場合を、追加的及び／または代替的に含み得る。

【0029】

前述の実施形態のいずれかのさらなる実施形態は、トランジスタがＧａＮ以外の化合物半導体から形成されている場合を、追加的及び／または代替的に含み得る。

【0030】

前述の実施形態のいずれかのさらなる実施形態は、ＰＣＳＳがＧａＮ以外の直接的なバンドギャップ半導体から形成されている場合を、追加的及び／または代替的に含み得る。

【0031】

光伝導半導体スイッチを有するＥＭＦシールド集積回路の他の詳細は、以下の詳細な説明及び添付の図面に記載される。図中、類似の参照番号は類似の要素を示す。

【図面の簡単な説明】

【0032】

【図1】ファラデーケージを有する例示的な横方向に集積された回路構造の概略断面図である。

【発明を実施するための形態】

【0033】

図１を参照すると、横方向に集積された回路構造１０が示されている。横方向に集積された回路構造１０は、ＰＣＳＳ１４と電気的に結合されたトランジスタ１２を含み、それぞれ、横方向に集積され、共通の基板１６上に支持される。トランジスタ１２は、元素半導体または化合物半導体の電界効果トランジスタ（ＦＥＴ）、ここでは例えばシリコン（Ｓｉ）相補型金属酸化物半導体（ＣＭＯＳ）トランジスタ、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）ベースのトランジスタ、ヒ化ガリウム（ＧａＡｓ）、及び炭化ケイ素（ＳｉＣ）、ならびに付随する集積回路構造であってよい。ＰＣＳＳ１４は、直接的なバンドギャップ化合物半導体ＰＣＳＳ、ここでは例えばＧａＮ、ＧａＡｓ、またはＩｎＰを含み得る。基板１６は、元素半導体または化合物半導体、ここでは例えばケイ素ＳｉまたはＳｉＣまたはＧａＡｓまたはＧａＮまたはＩｎＰ材料を含み得る。多くの用途において、ＳｉまたはＳｉＣなどの間接的なバンドギャップ基板が、キャリアの活性化をＰＣＳＳ１４に限定するのに好ましい場合があることに留意されたい。あるいは、光源３２のバンドギャップよりも大きなバンドギャップを有する基板を利用して、基板１６におけるキャリアの発生を制限することができる。基板１６は上面１８を含む。

【0034】

例示的な実施形態では、窒化ガリウム（ＧａＮ）層２０が基板１６の上面１８に配置されて、ＧａＮ－ｏｎ－Ｓｉウエハ２２を形成する。ＧａＮ層２０は、トランジスタ１２とＰＣＳＳ１４とが横方向に集積されて同一集積回路に組み込まれるように、トランジスタ１２とＰＣＳＳ１４をタンデムに支持する。例示的なＧａＮの実施形態及び追加の例示的な代替実施形態は、先に説明した様々な材料から形成することができ、これらの実施形態について、以下の段落において説明する。

【0035】

ＦＥＴ１２は、ＧａＮ層２０上に配置された窒化アルミニウムガリウム（ＡｌＧａＮ）層２４を含む。ＦＥＴ１２は、ＦＥＴ１２のドレインＤ、ゲートＧ及びソースＳの各々に近接してＡｌＧａＮ層２４上に配置された窒化ケイ素誘電体（ＳｉＮ／誘電体）層２６を含む。二酸化ケイ素誘電体（ＳｉＯ_２／誘電体）層２８が、トランジスタ１２回路ならびに中間層３０、ここでは例えばＳｉＮｘ、及び二酸化ケイ素誘電体層２８内に配置された導電インターコネクト３１を絶縁する。誘電体２８、２６及び中間層３０は、ＰＣＳＳ１４伝導経路をトリガするために利用される光源３２に対して透明であることができる。例示的な実施形態では、誘電体または中間層が透明でない場合、光を透過させるために膜に窓を開けることができる。

【0036】

ＰＣＳＳ１４は、ＧａＮ層２０上に配置された第１の電気接点３４（ＰＣＳＳ－１）及び第２の電気接点３６（ＰＣＳＳ－２）を含み得る。例示的な実施形態では、二酸化ケイ素誘電体層２８は、光伝導半導体スイッチ１４の第１の電気接点３４及び第２の電気接点３６のそれぞれを絶縁する。例示的な実施形態では、誘電体層２８は、窒化ケイ素、または二酸化ケイ素材料等であってよい。他の例示的な実施形態では、第１の電気接点３４及び第２の電気接点３６は、誘電体絶縁を有しない。光伝導半導体スイッチ１４は、半導体材料（例えばＧａＮ）の領域であり、この領域は通常、非常に高い抵抗性を有しており、例えば意図せずにドーピングされているか、または深いレベル、例えば炭素または鉄でドーピングされている。これにより、該材料は、非常に少ないリークで相当量の電圧をブロックすることができる。しかしながら、バンドギャップエネルギーを超えるまたはバンドギャップエネルギーに近いエネルギーを有する光源３２によって照らされると、大量の励起キャリアが生成される。これらの励起キャリアは、ここで、スイッチングに使用される低抵抗の伝導経路を形成する。ＰＣＳＳ１４は、高電圧スイッチング能力、超高速スイッチング速度、または高速エネルギーパルスを提供する。トランジスタ１２への入力電圧は、ＰＣＳＳ１４のオンオフ状態によって制御することができ、または逆にも制御することができる。

【0037】

横方向に集積された回路１０の周囲にファラデーケージまたはＥＭＦシールド４０が配置されている。ＥＭＦシールド４０は、横方向に集積された回路１０を囲むことができ、これによって電界及びＥＭＦ放射線４２がＥＭＦシールド４０に侵入して横方向に集積された回路１０に悪影響を及ぼすことができなくなる。ＥＭＦシールド４０は、内部４６及び外部４８を画定する容器４４であってよい。ＥＭＦシールド４０は、ＥＭＦ放射線４２が容器４４を通過するのを防止するように構成された導電性材料、例えばワイヤメッシュ、金属プレート等から形成することができる。ＥＭＦシールド４０は、横方向に集積された回路１０を外部電界／ＥＭＦ放射線４２から保護するように構成される。ＥＭＦシールド４０を使用して、外部の電磁干渉（ＥＭＩ）または電気ノイズが横方向に集積された回路１０と干渉するのを防止することができる。ＥＭＦシールド４０は、光源３２に光学的に結合された一時的部分５０を含む。一時的部分５０は、光源３２の放射５２がＥＭＦシールド４０を通過して、ＰＣＳＳ１４をトリガするように構成される。一時的部分５０は、放射５２がＥＭＦシールド４０を通過することを可能にし得る孔、スロット、物理的貫通部、透明／半透明材料などを、ＥＭＦシールド４０の容器４４の壁５４に含み得る。

【0038】

信号線５６は、ＰＣＳＳ１４に電気的に結合される。信号線５６は、ＰＣＳＳ１４及び外部回路５８と直列であってよい。信号線５６は、ＥＭＦシールド４０の壁５４を貫いている。信号線５６は、横方向に集積された回路１０の外側の外部回路５８からの信号を、ＥＭＦシールド４０を通ってＰＣＳＳ１４内に伝送し、ＰＣＳＳ１４を作動させるとき、ＰＣＳＳ１４を通過するように構成されている。ＰＣＳＳ１４が作動されないとき、信号線５６は、ＥＭＦシールド４０を通って信号またはさらにＥＭＦ放射線４２を通過させるのを遮断し、これにより、ＥＭＦ放射線４２が横方向に集積された回路１０と干渉するのを防ぐ。

【0039】

ＥＭＦシールド４０、導電インターコネクト３１及び信号線５６は、Ｃｕダマシンまたは金ベースであることができることに留意されたい。Ｃｕダマシンプロセスの実施形態には、誘電体に埋め込まれたＣｕ金属トレースを有するプレーナプロセスであるという利点がある。このことによりまた、追加のＣｕ層を順次追加することが可能となり、これによって垂直及び水平の要素を有する複雑なＥＭＦシールド４０の導電インターコネクト３１を形成することができる。他の実施形態は、金ベースのインターコネクト、ならびに電子ビーム堆積による金属のリフトオフ及び／またはめっきによって形成されたＥＭＦシールドを含んでよく、ＥＭＦシールドは、誘電体トレンチ、エアブリッジのような構造への金属堆積によって形成される、またはＰＣＳＳを含む集積回路上のキャビティへのＥＭＦシールドの接合によって形成される。

【0040】

ＰＣＳＳ１４及び信号線５６と結合されたＥＭＦシールド４０の配置によって、横方向に集積された回路１０からＥＭＦシールド４０の外側にＥＭＦ放射線４２が放出されるのを防ぎ、したがって、横方向に集積された回路１０からの放射から他のいずれの回路も保護される。

【0041】

例示的な実施形態では、コントローラ６０は、光源３２と電子通信することができる。コントローラ６０は、光源３２の自動作動のためのプロセッサ６２を含み得る。光源コントローラ６０は、受信したデータを記録、処理、及び記憶するための１つまたは複数のプロセッサ６２（例えば、中央処理装置及びメモリを有するコンピュータシステム）を含み得る。プロセッサ６２は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラムマブルロジックデバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネント、またはこれらの任意の組み合わせを含み得る。ＥＭＦ検出器６４は、コントローラ６０と電子通信することができる。ＥＭＦ検出器６４は、ＥＭＦ放射線４２を検出するように構成することができる。コントローラ６０は、ＥＭＦ放射線４２を検出すると、不要なＥＭＦ放射線４２が信号線５４に沿って横方向に集積された回路１０内に伝達されることを許すＰＣＳＳ１４の不用意な作動を防止するために、光源３２の作動を防止するように構成することができる。

【0042】

光源３２は、集積回路構造１０全体の外部にあってよい、または、実施形態のプレーナ型Ｃｕダマシン構造の上層に配置されてよい。Ｃｕダマシンは、構造の上層内への材料、デバイス、またはそれらの組み合わせのダイからウエハへの接合、もしくはウエハからウエハへの接合を可能にし、上層は、次に、追加のＣｕ導電性インターコネクトを用いて制御回路に接続される。

【0043】

本開示の技術的利点には、不要なＥＭＦ放射線を防止しながら、光学的にゲートされるスイッチの固有の高電圧能力及び迅速な応答時間を可能にするために、光学的にゲートされるスイッチをＧａＮ－ｏｎ－Ｓｉプロセスフローに直接、統合することが含まれる。

【0044】

本開示の別の技術的な利点は、集積回路をＥＭＦから保護する構造を含み、この構造は、信号／電力線に直列の高抵抗ＰＣＳＳを含み、これにより、ファラデーケージの外部からの浮遊信号が内部の集積回路に干渉するのを防止する。

【0045】

本開示の別の技術的利点は、光伝導半導体スイッチを有する集積回路を囲むファラデーケージを含む構造を含む。

【0046】

本開示の別の技術的な利点は、同一のウエハ内に同種（ホモジニアス）集積されているＧａＮプラスＳｉデバイスを制御する、またはＧａＮプラスＳｉデバイスによって制御されるＰＣＳＳデバイスを含む。

【0047】

本開示の別の技術的利点は、ＰＣＳＳを制御するために必要な放射に対して透明であるが集積回路に損傷を与える波長のＥＭＦから保護するファラデーケージ材料を有する構造を含む。

【0048】

本開示の別の技術的利点は、ローカルＦＥＴ／集積回路に信号を中継するＰＣＳＳデバイスを含む。

【0049】

本開示の別の技術的な利点は、ＧａＮ ＰＣＳＳを製造することが、Ｓｉファウンドリに伝統的な技術を利用した層減法ベースであることができること、を含む。

【0050】

本開示の別の技術的な利点は、ＧａＮ ＰＣＳＳトランジスタ及びＧａＮ／Ｓｉトランジスタの双方が、同じ処理ステップを使用して同時に製造されることを含む。

【0051】

本開示の別の技術的利点は、スタンドアロンＧａＮ－ｏｎ－Ｓｉ、またはスタンドアロンＰＣＳＳデバイスでは使用されない層及び構造を利用するので、わずかな追加ではない、ＧａＮ－ｏｎ－ＳｉにＰＣＳＳを追加することを含む。

【0052】

本開示の別の技術的利点は、多種多様な集積回路またはＦＥＴ用途とともに機能し得る構造を含む。

【0053】

本開示の別の技術的な利点は、Ｃｕダマシンの使用により、作製されたウエハ断面内での光源、トランジスタ及びＰＣＳＳの複数層の３Ｄ集積が可能になることである。このように、他のＥＭＦシールド回路と通信できるＥＭＦシールド回路を含む複数の層が存在しうる。あるいは、１つまたは複数の非シールド領域（複数可）は、１つまたは複数のシールド領域（複数可）及び／または１つまたは複数の外部光源及び検出器と通信してよい。

【0054】

光伝導半導体スイッチを備えたＥＭＦシールド集積回路を提供した。光伝導半導体スイッチを備えたＥＭＦシールド集積回路をその特定の実施形態の文脈で記載したが、他の予期しない代替形態、修正形態、及び変形形態が、上記説明を読んだ当業者には明らかとなろう。したがって、添付の特許請求の広い範囲に含まれる代替形態、修正形態、及び変形形態を包含することが意図されている。

【図1】

【国際調査報告】