特表 2024-532471 突出部を含むパッド相互接続子を有する基板を備えたパッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-05

(54)【発明の名称】突出部を含むパッド相互接続子を有する基板を備えたパッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240829BHJP

   H05K 1/18 20060101ALI20240829BHJP

   H05K 3/34 20060101ALI20240829BHJP

【ＦＩ】

H01L23/12 501B

H05K1/18 J

H05K3/34 501D

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024513829

(86)(22)【出願日】2022-07-15

(85)【翻訳文提出日】2024-02-29

(86)【国際出願番号】 US2022037345

(87)【国際公開番号】W WO2023038711

(87)【国際公開日】2023-03-16

(31)【優先権主張番号】17/470,924

(32)【優先日】2021-09-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】バート、アニルーダ

(72)【発明者】

【氏名】ニュー、イーリン

(72)【発明者】

【氏名】サーモン、ジェイ・スコット

【テーマコード（参考）】

5E319

5E336

【Ｆターム（参考）】

5E319AA03

5E319AC11

5E319CC33

5E319GG03

5E336AA04

5E336BB03

5E336BC28

5E336BC34

5E336CC31

5E336EE03

5E336GG06

(57)【要約】

基板と、基板に結合された集積デバイスとを含む、パッケージ。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【特許請求の範囲】

【請求項1】

パッケージであって、
基板と、前記基板は、
少なくとも１つの誘電体層と、
第１のパッド相互接続子を備える複数の相互接続子と、を備え、前記第１のパッド相互接続子は、
第１の幅を有する第１の部分と、
前記第１の幅とは異なる第２の幅を有する第２の部分と、を備える、
前記基板に結合された集積デバイスと、
を備える、パッケージ。

【請求項2】

前記第２の部分は、円形の平面断面を含む、請求項１に記載のパッケージ。

【請求項3】

前記第２の部分は、非円形の平面断面を含む、請求項１に記載のパッケージ。

【請求項4】

前記第２の部分は、十字の平面断面を含む、請求項１に記載のパッケージ。

【請求項5】

前記第２の部分は、十字と円が組み合わされた形状を有する平面断面を含む、請求項１に記載のパッケージ。

【請求項6】

前記第１のパッド相互接続子は、前記基板の第２の面の上に配置されている、請求項１に記載のパッケージ。

【請求項7】

前記第１のパッド相互接続子は、前記基板の第１の面の上に配置されている、請求項１に記載のパッケージ。

【請求項8】

前記集積デバイスは、前記第１のパッド相互接続子を通じて前記基板に結合されている、請求項１に記載のパッケージ。

【請求項9】

前記少なくとも１つの誘電体層の第１の面の上に配置されたはんだレジスト層を更に備え、前記はんだレジスト層は、前記第１のパッド相互接続子の厚さ以上の厚さを有する、請求項１に記載のパッケージ。

【請求項10】

前記第１のパッド相互接続子の前記第１の部分の一部の上に配置されたはんだレジスト層を更に備える、請求項１に記載のパッケージ。

【請求項11】

前記はんだレジスト層は、前記第１のパッド相互接続子の前記第１の部分の厚さ以上の厚さを有する、請求項１０に記載のパッケージ。

【請求項12】

前記集積デバイスは、はんだ相互接続子を通じて前記基板の前記第１のパッド相互接続子に結合されており、
前記はんだ相互接続子が、前記基板の前記第１のパッド相互接続子の前記第１の部分及び／又は前記第２の部分に結合されている、
請求項１に記載のパッケージ。

【請求項13】

前記基板の前記第１のパッド相互接続子の前記第１の部分及び／又は前記第２の部分に結合されたはんだ相互接続子を更に備える、請求項１に記載のパッケージ。

【請求項14】

前記基板はコア層を含む、請求項１に記載のパッケージ。

【請求項15】

装置であって、
基板を備え、前記基板は、
少なくとも１つの誘電体層と、
第１のパッド相互接続子を備える複数の相互接続子と、を備え、前記第１のパッド相互接続子は、
第１の幅を有する第１の部分と、
前記第１の幅とは異なる第２の幅を有する第２の部分と、を備える、
装置。

【請求項16】

前記第２の部分は、円形の平面断面を含む、請求項１５に記載の装置。

【請求項17】

前記第２の部分は、非円形の平面断面を含む、請求項１５に記載の装置。

【請求項18】

前記第１のパッド相互接続子は、前記基板の第２の面の上に配置されている、請求項１５に記載の装置。

【請求項19】

前記第１のパッド相互接続子は、前記基板の第１の面の上に配置されている、請求項１５に記載の装置。

【請求項20】

前記少なくとも１つの誘電体層の第１の面の上に配置されたはんだレジスト層を更に備え、前記はんだレジスト層は、前記第１のパッド相互接続子の厚さ以上の厚さを有する、請求項１５に記載の装置。

【請求項21】

前記第１のパッド相互接続子の前記第１の部分の一部の上に配置されたはんだレジスト層を更に備える、請求項１５に記載の装置。

【請求項22】

前記基板の前記第１のパッド相互接続子の前記第１の部分及び／又は前記第２の部分に結合されたはんだ相互接続子を更に備える、請求項１５に記載の装置。

【請求項23】

前記基板はコア層を含む、請求項１５に記載の装置。

【請求項24】

前記装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、及び自動車車両内のデバイスからなる群から選択されるデバイスを含む、請求項１５に記載の装置。

【請求項25】

基板を製造するための方法であって、
少なくとも１つの誘電体層を提供することと、
第１のパッド相互接続子を含む複数の相互接続子を形成することと、を備え、前記第１のパッド相互接続子は、
第１の幅を有する第１の部分と、
前記第１の幅とは異なる第２の幅を有する第２の部分と、を備える、
方法。

【請求項26】

前記第２の部分は、円形の平面断面を含む、請求項２５に記載の方法。

【請求項27】

前記第２の部分は、非円形の平面断面を含む、請求項２５に記載の方法。

【請求項28】

前記第１のパッド相互接続子は、前記基板の第２の面の上に配置されている、請求項２５に記載の方法。

【請求項29】

前記第１のパッド相互接続子は、前記基板の第１の面の上に配置されている、請求項２５に記載の方法。

【発明の詳細な説明】

【関連出願の相互参照】

【0001】

[0001] 本出願は、２０２１年９月９日に米国特許庁に出願された非仮出願第１７／４７０，９２４号に対する優先権及び利益を主張するものであり、この非仮出願の内容全体は、その全体が以下に完全に記載されるかのように、かつ全ての適用可能な目的のために、参照により本明細書に組み込まれる。

【技術分野】

【0002】

[0002] 様々な特徴は、基板を有するパッケージに関する。

【背景技術】

【0003】

[0003] パッケージは、基板及び集積デバイスを含み得る。これらの構成要素は、一体に結合されることにより、様々な電気的機能を実行することが可能なパッケージを提供する。パッケージの接合部におけるクラックは、パッケージの性能に影響を及ぼす可能性がある。より良く性能を発揮するパッケージを提供する必要が継続的にある。

【発明の概要】

【0004】

[0004] 様々な特徴は、基板を有するパッケージに関する。

【0005】

[0005] 一例は、基板と、基板に結合された集積デバイスとを含む、パッケージを提供する。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【0006】

[0006] 別の例は、基板を含む装置を提供する。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【0007】

[0007] 別の例は、基板を製造するための方法を提供する。本方法は、少なくとも１つの誘電体層を提供する。本方法は、第１のパッド相互接続子を含む複数の相互接続子を形成する。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【図面の簡単な説明】

【0008】

[0008] 図面と併せて以下に記載される「発明を実施するための形態」から、様々な特徴、性質、及び利点が明らかとなり得、図面においては、同様の参照符号が全体を通して対応するものを特定している。

【図1】[0009] 突出部を含むパッド相互接続子を有する基板を含むパッケージの例示的な横断面図である。

【図2】[0010] 突出部を含むパッド相互接続子を有する基板を含むパッケージの例示的な拡大図である。

【図3】[0011] 突出部を含むパッド相互接続子を有する基板を含むパッケージの例示的な横断面図である。

【図4】[0012] 突出部を含むパッド相互接続子を有する基板を含むパッケージの例示的な拡大図である。

【図5】[0013] 突出部を含むパッド相互接続子の例示的な図である。

【図6】[0014] はんだとパッド相互接続子との間のクラックの一例を示す図である。

【図7】[0015] はんだと突出部を含むパッド相互接続子との間のクラックの一例を示す図である。

【図8】[0016] 異なる形状を有する突出部を含むパッド相互接続子の例示的な側面図及び平面図である。

【図9A】[0017] 突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図9B】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図9C】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図9D】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図10】[0018] 突出部を含むパッド相互接続子を有する基板を製造するための方法の例示的なフローチャートである。

【図11A】[0019] 突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図11B】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図11C】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図11D】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図11E】突出部を含むパッド相互接続子を有する基板を製造するための例示的なシーケンスを示す図である。

【図12】[0020] 突出部を含むパッド相互接続子を有する基板を製造するための方法の例示的なフローチャートである。

【図13A】[0021] 突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンスを示す図である。

【図13B】突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンスを示す図である。

【図14A】[0022] 突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンスを示す図である。

【図14B】突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンスを示す図である。

【図15】[0023] 突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための方法の例示的なフローチャートである。

【図16】[0024] ダイ、電子回路、集積デバイス、集積受動デバイス（integrated passive device；ＩＰＤ）、受動部品、パッケージ、及び／又は本明細書で説明されるデバイスパッケージを統合することが可能な、様々な電子デバイスを示す図である。

【発明を実施するための形態】

【0009】

[0025] 以下の説明では、本開示の様々な態様の完全な理解をもたらすために、具体的な詳細が記載される。しかしながら、当業者には、これらの具体的な詳細を伴わずとも、諸態様を実践することができる点が理解されるであろう。例えば、不必要な詳細で諸態様を不明瞭にすることを回避するために、回路がブロック図で示される場合がある。他の事例では、本開示の諸態様を不明瞭にすることがないように、周知の回路、構造、及び技術が、詳細には示されない場合がある。

【0010】

[0026] 本開示は、基板と、基板に結合された集積デバイスとを含む、パッケージについて説明する。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。第１の幅は、第２の幅より大きくてよい。第２の幅は、第１の幅より小さくてよい。第１の部分は、第１のパッド相互接続子の基部であり得、第２の部分は、第１のパッド相互接続子の突出部であり得る。第２の部分は、第１のパッド相互接続子とはんだ相互接続子との間に存在し得るクラックの伝播を防止するのに役立つ。接合部におけるクラックの存在を低減することは、改善された信号を提供するのに役立ち、集積デバイス及び／又はパッケージにおける改善された性能を提供するのに役立ち得る。

【0011】

突出部を含むパッド相互接続子を有する基板を備えた例示的なパッケージ
[0027] 図１は、突出部を含むパッド相互接続子を有する基板を含むパッケージ１００の横断面図を示す。パッケージ１００は、基板１０２、集積デバイス１０４、カプセル化層１０８、及び金属層１０９を含む。金属層１０９は、シールド（例えば、電磁干渉（ＥＭＩ）シールド）として構成される。パッケージ１００は、複数のはんだ相互接続子１３０を通じてボード１９０（例えば、プリント回路基板）に結合されている。ボード１９０は、複数のボード相互接続子１９２を含む。パッケージ１００は、複数のはんだ相互接続子１３０を通じて複数のボード相互接続子１９２に結合されている。

【0012】

[0028] 基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続子１２２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。基板１０２は、コアレス基板（例えば、埋め込みトレース基板（embedded trace substrate；ＥＴＳ））であり得る。基板１０２は、第１の表面（例えば、上面）と第２の表面（例えば、底面）とを含み得る。はんだレジスト層１２４は、基板１０２の第１の面の上に配置され得る。はんだレジスト層１２６は、基板１０２の第２の面の上に配置され得る。複数の相互接続子１２２は、パッド相互接続子１２２ａと、パッド相互接続子１２２ｂとを含む。パッド相互接続子１２２ａは、基板１０２の第２の面（例えば、底面）の上に配置され得る。パッド相互接続子１２２ｂは、基板１０２の第１の面（例えば、上面）の上に配置され得る。以下で更に説明するように、パッド相互接続子（例えば、１２２ａ、１２２ｂ）は、第１の部分と第２の部分とを含み得る。第１の部分は、パッド相互接続子の基部（例えば、基部部分）であり得、第２の部分は、パッド相互接続の突出部であり得る。パッド相互接続子の第１の部分及び／又は第２の部分は、集積デバイス１０４が基板１０２に結合されるとき、及び／又はパッケージ１００がボード１９０に結合されるときに生じ得るクラックの伝播を低減するのに役立つ。

【0013】

[0029] 複数のはんだ相互接続子１３０は、基板１０２の複数の相互接続子１２２に結合され得る。複数のはんだ相互接続子１３０からのはんだ相互接続子は、パッド相互接続子１２２ａに結合されている。集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板１０２の第１の面（例えば、上面）に結合されている。例えば、集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板１０２の複数の相互接続子１２２に結合されている。複数のはんだ相互接続子１４０からのはんだ相互接続子は、パッド相互接続子１２２ｂに結合され得る。

【0014】

[0030] カプセル化層１０８は、基板１０２の第１の面の上に設けられて（例えば、形成されて）いる。カプセル化層１０８は、集積デバイス１０４をカプセル化し得る。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。

【0015】

[0031] 金属層１０９は、カプセル化層１０８の面及び基板１０２の側面の上に配置されている。金属層１０９は、集積デバイス１０４及び／又はパッケージ１００のための電磁干渉（ＥＭＩ）シールドとして構成され得る。金属層１０９は、接地に結合されるように構成され得る。金属層１０９は、複数の相互接続子１２２からの相互接続子に結合されるように構成され得る。

【0016】

[0032] 図２は、パッケージの例示的な拡大図を示す。図２は、図１のパッケージ１００の例示的な表現を示し得る。図２に示したように、集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板１０２に結合されている。基板１０２は、少なくとも１つの誘電体層１２０と複数の相互接続子１２２とを含む。複数の相互接続子１２２は、パッド相互接続子１２２ａ及びパッド相互接続子１２２ｂを含む。

【0017】

[0033] パッド相互接続子１２２ａは、基板１０２の第２の面（例えば、底面）の上に配置されている。パッド相互接続子１２２ａは、第１の部分２０２ａ及び第２の部分２０４ａを含む。第２の部分２０４ａは、第１の部分２０２ａに結合されている。第１の部分２０２ａは第１の幅（例えば、第１の直径）を有し、第２の部分２０４ａは第２の幅（例えば、第２の直径）を有する。第２の幅は、第１の幅とは異なる。第２の幅は、第１の幅より小さい。第１の部分２０２ａは、パッド相互接続子１２２ａの基部であり得、第２の部分２０４ａは、パッド相互接続子１２２ａの突出部であり得る。第１の部分２０２ａ及び第２の部分２０４ａは、少なくとも１つの誘電体層１２０の第２の面（例えば、底面）の上に配置されている。複数のはんだ相互接続子１３０からのはんだ相互接続子は、パッド相互接続子１２２ａに結合されている。例えば、複数のはんだ相互接続子１３０からのはんだ相互接続子が、パッド相互接続子１２２ａの第１の部分２０２ａ及び／又は第２の部分２０４ａに結合され得る。以下で更に説明するように、第２の部分２０４ａは、はんだが結合され得る表面積を増大させ、このことは、はんだ相互接続子がパッド相互接続子１２２ａに結合するのを助ける。第２の部分２０４ａはまた、接合部に角度を生成し、このことは、はんだ相互接続子とパッド相互接続子１２２ａとの間の接合部においてクラックが伝播するのを止めるのに役立つ。このことは、信号がパッケージ内を移動するためのより堅牢かつ信頼性の高い接合部を提供するのに役立つ。はんだレジスト層１２６は、パッド相互接続子１２２ａの第１の部分２０２ａの一部の上に位置してもよい。

【0018】

[0034] パッド相互接続子１２２ｂは、基板１０２の第１の面（例えば、上面）の上に配置されている。パッド相互接続子１２２ｂは、第１の部分２０２ｂ及び第２の部分２０４ｂを含む。第２の部分２０４ｂは、第１の部分２０２ｂに結合されている。第１の部分２０２ｂは第１の幅（例えば、第１の直径）を有し、第２の部分２０４ｂは第２の幅（例えば、第２の直径）を有する。第２の幅は、第１の幅とは異なる。第２の幅は、第１の幅より小さい。第１の部分２０２ｂは、パッド相互接続子１２２ｂの基部であり得、第２の部分２０４ｂは、パッド相互接続子１２２ｂの突出部であり得る。第１の部分２０２ｂは、少なくとも１つの誘電体層１２０内に配置されている。第２の部分２０４ｂは、少なくとも１つの誘電体層１２０の第１の面（例えば上面）の上に配置されている。複数のはんだ相互接続子１４０からのはんだ相互接続子は、パッド相互接続子１２２ｂに結合されている。例えば、複数のはんだ相互接続子１４０からのはんだ相互接続子が、パッド相互接続子１２２ｂの第１の部分２０２ｂ及び／又は第２の部分２０４ｂに結合され得る。以下で更に説明するように、第２の部分２０４ｂは、はんだが結合され得る表面積を増大させ、このことは、はんだ相互接続子がパッド相互接続子１２２ｂに高い信頼性で結合するのを助ける。第２の部分２０４ｂはまた、接合部に角度を生成し、このことは、はんだ相互接続子とパッド相互接続子１２２ｂとの間の接合部においてクラックが伝播するのを止めるのに役立つ。このことは、信号がパッケージ内を移動するためのより堅牢かつ信頼性の高い接合部を提供するのに役立つ。はんだレジスト層１２４は、パッド相互接続子１２２ｂの第１の部分２０２ｂの一部の上に位置してもよい。

【0019】

[0035] はんだレジスト層１２４の厚さは、パッド相互接続子１２２ｂの第２の部分２０４ｂの厚さよりも厚い。はんだレジスト層１２４は、パッド相互接続子１２２ｂの第２の部分２０４ｂの厚さとほぼ同じ厚さを有する。はんだレジスト層１２６の厚さは、パッド相互接続子１２２ａの第１の部分２０２ａと第２の部分２０４ａとを合わせた厚さよりも厚い。いくつかの実装形態では、はんだレジスト層１２６は、パッド相互接続子１２２ａの第１の部分２０２ａと第２の部分２０４ａとを合わせた厚さとほぼ同じ厚さを有する。突出部を有するパッド相互接続子の厚さ以上の厚さを有するはんだレジスト層を有することは、基板のための平坦な表面を確保するのに役立つ。

【0020】

[0036] 図３は、突出部を含むパッド相互接続子を有するコア付き基板を含むパッケージ３００の横断面図を示す。パッケージ３００は、基板３０２、集積デバイス１０４、カプセル化層１０８、及び金属層１０９を含む。金属層１０９は、集積デバイス１０４及び／又はパッケージ３００のためのシールド（例えば、電磁干渉（ＥＭＩ）シールド）として構成される。パッケージ３００は、複数のはんだ相互接続子１３０を通じてボード１９０に結合されている。ボード１９０は、複数のボード相互接続子１９２を含む。パッケージ３００は、複数のはんだ相互接続子１３０を通じて複数のボード相互接続子１９２に結合されている。

【0021】

[0037] 基板３０２は、コア付き基板であってもよい。基板３０２は、コア層３０１と、少なくとも１つの誘電体層３２０と、少なくとも１つの誘電体層３４０と、複数のコア相互接続子３１２と、複数の相互接続子３２２と、複数の相互接続子３４２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。基板３０２は、第１の面（例えば、上面）と第２の面（例えば、底面）とを含み得る。はんだレジスト層１２４は、基板３０２の第１の面の上に配置され得る。はんだレジスト層１２６は、基板３０２の第２の面の上に配置され得る。複数の相互接続子３２２はパッド相互接続子３２２ａを含む。複数の相互接続子３４２は、パッド相互接続子３４２ａを含む。以下で更に説明するように、パッド相互接続子（例えば、３２２ａ、３４２ａ）は、第１の部分と第２の部分（例えば、突出部）とを含み得る。

【0022】

[0038] 複数のはんだ相互接続子１３０は、基板３０２の複数の相互接続子３４２に結合されている。例えば、複数のはんだ相互接続子１３０からのはんだ相互接続子は、パッド相互接続子３４２ａに結合され得る。集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板３０２の第１の面（例えば、上面）に結合されている。例えば、集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板３０２の複数の相互接続子３２２に結合されている。複数のはんだ相互接続子１４０からのはんだ相互接続子は、パッド相互接続子３２２ａに結合され得る。

【0023】

[0039] カプセル化層１０８は、基板３０２の第１の面の上に設けられて（例えば、形成されて）いる。カプセル化層１０８は、集積デバイス１０４をカプセル化し得る。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。

【0024】

[0040] 金属層１０９は、カプセル化層１０８の面及び基板３０２の側面の上に配置されている。金属層１０９は、集積デバイス１０４及び／又はパッケージ３００のための電磁干渉（ＥＭＩ）シールドとして構成され得る。金属層１０９は、接地に結合されるように構成され得る。金属層１０９は、複数の相互接続子１２２からの相互接続子に結合されるように構成され得る。

【0025】

[0041] 図４は、パッケージの例示的な拡大図を示す。図４は、図３のパッケージ３００の例示的な表現を示し得る。図４に示したように、集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板３０２に結合されている。基板３０２は、コア層３０１と、少なくとも１つの誘電体層３２０と、少なくとも１つの誘電体層３４０と、複数のコア相互接続子３１２と、複数の相互接続子３２２と、複数の相互接続子３４２とを含む。複数の相互接続子３２２はパッド相互接続子３２２ａを含む。複数の相互接続子３４２は、パッド相互接続子３４２ａを含む。

【0026】

[0042] パッド相互接続子３２２ａは、基板３０２の第１の面（例えば、上面）の上に配置されている。パッド相互接続子３２２ａは、第１の部分４２２及び第２の部分４２４を含む。第１の部分４２２及び第２の部分４２４は、少なくとも１つの誘電体層３２０の表面に配置され得る。第１の部分４２２は第１の幅（例えば、第１の直径）を有し、第２の部分４２４は第２の幅（例えば、第２の直径）を有する。第２の幅は、第１の幅とは異なる。第２の幅は、第１の幅より小さい。第１の部分４２２は、パッド相互接続子３２２ａの基部であり得、第２の部分４２４は、パッド相互接続子３２２ａの突出部であり得る。第１の部分４２２及び第２の部分４２４は、少なくとも１つの誘電体層３２０の第１の面（例えば、上面）の上に配置されている。複数のはんだ相互接続子１４０からのはんだ相互接続子は、パッド相互接続子３２２ａに結合されている。例えば、複数のはんだ相互接続子１４０からのはんだ相互接続子が、パッド相互接続子３２２ａの第１の部分４２２及び／又は第２の部分４２４に結合され得る。以下で更に説明するように、第２の部分４２４は、はんだが結合され得る表面積を増大させ、このことは、はんだ相互接続子がパッド相互接続子３２２ａに高い信頼性で結合するのを助ける。第２の部分４２４はまた、接合部に角度を生成し、このことは、はんだ相互接続子とパッド相互接続子３２２ａとの間の接合部においてクラックが伝播するのを止めるのに役立つ。このことは、信号がパッケージ内を移動するためのより堅牢かつ信頼性の高い接合部を提供するのに役立つ。はんだレジスト層１２４は、パッド相互接続子３２２ａの第１の部分４２２の一部の上に配置され得る。

【0027】

[0043] パッド相互接続子３４２ａは、基板３０２の第２の面（例えば、底面）の上に配置されている。パッド相互接続子３４２ａは、第１の部分４４２及び第２の部分４４４を含む。第１の部分４４２及び第２の部分４４４は、少なくとも１つの誘電体層３４０の面の上に配置され得る。第１の部分４４２は第１の幅（例えば、第１の直径）を有し、第２の部分４４４は第２の幅（例えば、第２の直径）を有する。第２の幅は、第１の幅とは異なる。第２の幅は、第１の幅より小さい。第１の部分４４２は、パッド相互接続子３４２ａの基部であり得、第２の部分４４４は、パッド相互接続子３４２ａの突出部であり得る。第１の部分４４２及び第２の部分４４４は、少なくとも１つの誘電体層３４０の第２の面（例えば、底面）の上に配置されている。複数のはんだ相互接続子１３０からのはんだ相互接続子は、パッド相互接続子３４２ａに結合されている。例えば、複数のはんだ相互接続子１３０からのはんだ相互接続子が、パッド相互接続子３４２ａの第１の部分４４２及び／又は第２の部分４４４に結合され得る。以下で更に説明するように、第２の部分４４４は、はんだが結合され得る表面積を増大させ、このことは、はんだ相互接続子がパッド相互接続子３４２ａに結合するのを助ける。第２の部分４４４はまた、接合部に角度を生成し、このことは、はんだ相互接続子とパッド相互接続子３４２ａとの間の接合部においてクラックが伝播するのを防止するのに役立つ。このことは、信号がパッケージ内を移動するためのより堅牢かつ信頼性の高い接合部を提供するのに役立つ。はんだレジスト層１２６は、パッド相互接続子３４２ａの第１の部分４４２の一部の上に配置され得る。

【0028】

[0044] はんだレジスト層１２４の厚さは、パッド相互接続子３２２ａの第１の部分４２２と第２の部分４２４とを合わせた厚さよりも厚い。いくつかの実装形態では、はんだレジスト層１２４は、パッド相互接続子３２２ａの第１の部分４２２と第２の部分４２４とを合わせた厚さとほぼ同じ厚さを有する。はんだレジスト層１２６の厚さは、パッド相互接続子３４２ａの第１の部分４４２と第２の部分４４４とを合わせた厚さよりも厚い。いくつかの実装形態では、はんだレジスト層１２６は、パッド相互接続子３４２ａの第１の部分４４２と第２の部分４４４とを合わせた厚さとほぼ同じ厚さを有する。

【0029】

[0045] 突出部を有するパッド相互接続子は、基板（例えば、１０２、３０２）の一方の面（例えば、底面又は上面）、又は基板（例えば、１０２、３０２）の両方の面（例えば、底面及び上面）の上に配置され得ることに留意されたい。説明されるパッド相互接続子は、インターポーザ及び／又はボード（例えば、プリント回路基板）において実装され得ることにも留意されたい。

【0030】

[0046] 図５は、突出部を有するパッド相互接続子の例示的な図を示す。図５は、トレース相互接続子５１０に結合されたパッド相互接続子５００を示す。パッド相互接続子５００は、本開示で説明する突出部を有するパッド相互接続子のいずれかを表し得る。トレース相互接続子５１０は、本開示で説明するトレース相互接続子のいずれかを表し得る。

【0031】

[0047] パッド相互接続子５００は、第１の部分５０２及び第２の部分５０４を含む。第２の部分５０４は、第１の部分５０２に結合されている。第１の部分５０２は、トレース相互接続子５１０に結合されている。第１の部分５０２は第１の幅（例えば、第１の直径）を有し、第２の部分５０４は第２の幅（例えば、第２の直径）を有する。第２の幅は、第１の幅とは異なる。第２の幅は、第１の幅より小さい。パッド相互接続子５００の第１の部分５０２は、第１の円の平面断面形状（例えば、第１の円形の平面断面）を有する。パッド相互接続子５００の第２の部分５０４は、第２の円の平面断面形状（例えば、第２の円形の平面断面）を有する。第２の円は、第１の円よりも小さい大きさを有する。第１の部分５０２は、パッド相互接続子５００の基部であり得、第２の部分５０４は、パッド相互接続子５００の突出部であり得る。パッド相互接続子５００は、シルクハット形状を有してもよい。第２の部分５０４は、はんだが結合することができる表面積を増大させる。第２の部分５０４はまた、はんだ相互接続子とパッド相互接続子との間のクラックの伝播を止めるのを助けるためのクラック停止部として構成され得る。第２の部分５０４の側壁は、クラックがパッド相互接続子の他の部分を通って伝播することを防止するのに役立つ障壁を形成する。はんだ相互接続子は、パッド相互接続子５００の第１の部分５０２及び／又は第２の部分５０４に結合され得る。

【0032】

[0048] 図６及び図７は、異なるパッド相互接続子においてクラックがどのように存在し得るかの例示的な図を示す。図６は、パッド相互接続子６００及びパッド相互接続子６１０に結合されたはんだ相互接続子６２０を示す。パッド相互接続子６００は、基板のパッド相互接続子であってもよい。パッド相互接続子６１０は、集積デバイスのパッド相互接続子又はボード（例えば、プリント回路基板）のパッド相互接続子であり得る。図６に示すように、はんだ相互接続子６２０とパッド相互接続子６００との間の接合部には、クラック６３０が存在する。パッド相互接続子６００が比較的平坦な表面を有するので、クラック６３０は、はんだ相互接続子６２０とパッド相互接続子６００との間の接合部全体を通って伝播することができる。クラック６３０は、開いた接合部（open joint）又は弱いジョイントを引き起こす可能性があり、その結果、パッド相互接続子６００及びはんだ相互接続子６２０を通って移動する信号がなくなる、信号が弱くなる、かつ／又は信号が信頼できなくなる可能性がある。

【0033】

[0049] 図７は、パッド相互接続子５００及びパッド相互接続子７１０に結合されたはんだ相互接続子７２０を示す。パッド相互接続子５００は、基板のパッド相互接続子であってもよい。パッド相互接続子７１０は、集積デバイスのパッド相互接続子又はボード（例えば、プリント回路基板）のパッド相互接続子であり得る。図７に示すように、はんだ相互接続子６２０とパッド相互接続子５００との間の接合部にはクラック７３０が存在する。パッド相互接続子５００の突出部が、パッド相互接続子５００とはんだ相互接続子７２０との間でクラック７３０がそれ以上伝播することを防止するのを助けるので、クラック７３０はクラック６３０よりも小さい。

【0034】

[0050] クラック７３０の大きさが小さいことは、パッド相互接続子５００とはんだ相互接続子７２０との間のより強くより信頼性の高い接合部を提供するうえで役立ち、結果として、パッド相互接続子５００及びはんだ相互接続子７２０を通って進む改善された信号及び／又はより信頼性の高い信号をもたらし得る。

【0035】

[0051] パッド相互接続子は、異なるタイプの形状を有してもよい。図８は、異なる形状を有する突出部を有する異なるパッド相互接続子の一例を示す。図８は、パッド相互接続子５００、パッド相互接続子８００、及びパッド相互接続子８１０を示す。

【0036】

[0052] パッド相互接続子５００は、第１の部分５０２及び第２の部分５０４を含む。第２の部分５０４は、第１の部分５０２に結合されている。第１の部分５０２は、円の形状の平面断面を有する。第２の部分５０４は、円の形状の平面断面を有する。

【0037】

[0053] パッド相互接続子８００は、第１の部分８０２及び第２の部分８０４を含む。第２の部分８０４は、第１の部分８０２に結合されている。第１の部分８０２は、円の形状の平面断面を有する。第２の部分８０４は、十字の形状の平面断面（例えば、十字の平面断面）を有する。

【0038】

[0054] パッド相互接続子８１０は、第１の部分８１２及び第２の部分８１４を含む。第２の部分８１４は、第１の部分８１２に結合されている。第１の部分８１２は、円の形状の平面断面を有する。第２の部分８１４は、十字と円が組み合わされた（例えば、組み合わされた円及び十字）形状の平面断面を有する。

【0039】

[0055] パッド相互接続子（例えば、５００、８００、８１０）の第１の部分（例えば、５０２、８０２、８１２）及び／又は第２の部分（例えば、５０４、８０４、８１４）に、はんだ相互接続子が結合され得る。パッド相互接続子の第１の部分及び第２部分は、様々な組み合わせの様々な形状を有していてもよいことに留意されたい。例えば、第１の部分及び／又は第２の部分は、円形又は非円形である平面断面を含んでもよい。非円形の平面断面の非限定的な例としては、三角形、長方形、正方形、台形、多角形、及び／又はこれらの組み合わせが挙げられる。

【0040】

[0056] 突出部を有するパッド相互接続子の第１の部分及び第２の部分は、１つの部分、又は２つ以上の部分と見なされ得ることに留意されたい。突出部を有するパッド相互接続子の部分の間に１つ以上の界面があってもよいし、なくてもよい。

【0041】

[0057] 集積デバイス（例えば、１０４）は、ダイ（例えば、半導体ベアダイ）を含み得る。集積デバイスは、集積回路を含み得る。集積デバイスは、電源管理用集積回路（power management integrated circuit；ＰＭＩＣ）を含み得る。集積デバイスは、アプリケーションプロセッサを含み得る。集積デバイスは、モデムを含み得る。集積デバイスは、無線周波数（radio frequency；ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベースの集積デバイス、表面弾性波（surface acoustic wave；ＳＡＷ）フィルタ、バルク弾性波（bulk acoustic wave；ＢＡＷ）フィルタ、発光ダイオード（light emitting diode；ＬＥＤ）集積デバイス、シリコン（Ｓｉ）ベースの集積デバイス、炭化ケイ素（ＳｉＣ）ベースの集積デバイス、メモリ、電源管理プロセッサ、及び／又はこれらの組み合わせを含み得る。集積デバイス（例えば、１０４）は、少なくとも１つの電子回路（例えば、第１の電子回路、第２の電子回路、など）を含み得る。集積デバイスは、電気構成要素及び／又は電気デバイスの一例であり得る。

【0042】

[0058] パッケージ（例えば、１００、３００）は、無線周波数（radio frequency；ＲＦ）パッケージにおいて実装され得る。ＲＦパッケージは、無線周波数フロントエンド（radio frequency front end；ＲＦＦＥ）パッケージであり得る。パッケージ（例えば、１００、３００）は、ワイヤレスフィデリティ（Wireless Fidelity；ＷｉＦｉ）通信及び／又はセルラー通信（例えば、２Ｇ、３Ｇ、４Ｇ、５Ｇ）を提供するように構成され得る。パッケージ（例えば、１００、３００）は、モバイル用グローバルシステム（Global System for Mobile；ＧＳＭ（登録商標））通信、ユニバーサルモバイル電気通信システム（Universal Mobile Telecommunications System；ＵＭＴＳ）、及び／又はロングタームエボリューション（Long-Term Evolution；ＬＴＥ（登録商標））をサポートするように構成され得る。パッケージ（例えば、１００、３００）は、異なる周波数及び／又は通信プロトコルを有する信号を送信及び受信するように構成され得る。

【0043】

[0059] いくつかの実装形態では、パッケージ（例えば、１００、３００）は、カプセル化層１０８と同様の底部カプセル化層を含み得る。底部カプセル化層は、基板（例えば、１０２、３０２）の底面に結合され得る。底部カプセル化層は、はんだレジスト層１２６の上に配置され得る。底部カプセル化層は、複数のはんだ相互接続子１３０を横方向に囲み得る。

【0044】

[0060] 基板を有する様々なパッケージを説明してきたが、次に、基板を製造するためのいくつかの方法が以下で説明される。

【0045】

基板を製造するための例示的なシーケンス
[0061] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図９Ａ～図９Ｄは、基板を提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図９Ａ～図９Ｄのシーケンスを使用して、基板１０２を提供又は製造することができる。しかしながら、図９Ａ～図９Ｄのプロセスを使用して、本開示で説明される基板のうちのいずれかを製造することもできる。

【0046】

[0062] 図９Ａ～図９Ｄのシーケンスは、基板を提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。

【0047】

[0063] 段階１は、図９Ａに示すように、キャリア９００が提供された後の状態を示す。シード層９０１及び相互接続子９０２は、キャリア９００の上に配置され得る。相互接続子９０２は、シード層９０１の上に配置され得る。マスキングプロセス、めっきプロセス、及びエッチングプロセスを使用して、相互接続子９０２を形成することができる。いくつかの実装形態では、キャリア９００には、シード層９０１と、相互接続子９０２を形成するようにパターニングされる金属層とを設けることができる。相互接続子９０２は、複数の相互接続子１２２からの少なくともいくつかの相互接続子を表し得る。相互接続子９０２は、パッド相互接続子の部分を表す相互接続子を含み得る。

【0048】

[0064] 段階２は、誘電体層９２０が、キャリア９００と、シード層９０１と、相互接続子９０２との上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、誘電体層９２０を形成することができる。誘電体層９２０は、プリプレグ及び／又はポリイミドを含み得る。誘電体層９２０は光画像形成可能な誘電体を含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。

【0049】

[0065] 段階３は、複数のキャビティ９１０が誘電体層９２０に形成された後の状態を示す。複数のキャビティ９１０は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。

【0050】

[0066] 段階４は、相互接続子９１２が、複数のキャビティ９１０内及び複数のキャビティ９１０の上を含めて、誘電体層９２０内及び誘電体層９２０の上に形成された後の状態を示す。例えば、ビア、パッド、及び／又はトレースを形成することができる。マスキングプロセス、めっきプロセス、及び／又はエッチングプロセスを使用して、相互接続子を形成することができる。

【0051】

[0067] 段階５は、誘電体層９２２が誘電体層９２０及び相互接続子９１２の上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、誘電体層９２２を形成することができる。誘電体層９２２は、プリプレグ及び／又はポリイミドを含み得る。誘電体層９２２は光画像形成可能な誘電体を含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。

【0052】

[0068] 段階６は、図９Ｂに示されるように、複数のキャビティ９３０が、誘電体層９２２に形成された後の状態を示す。複数のキャビティ９３０は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。

【0053】

[0069] 段階７は、相互接続子９１４が、複数のキャビティ９３０内及び複数のキャビティ９３０の上を含めて、誘電体層９２２内及び誘電体層９２２の上に形成された後の状態を示す。例えば、ビア相互接続子、パッド相互接続子、及び／又はトレース相互接続子を形成することができる。マスキングプロセス、めっきプロセス、及び／又はエッチングプロセスを使用して、相互接続子を形成することができる。複数の相互接続子９０２、複数の相互接続子９１２、及び／又は複数の相互接続子９１４は、複数の相互接続子１２２によって表され得る。誘電体層９２０及び／又は誘電体層９２２を、少なくとも１つの誘電体層１２０によって表すことができる。少なくとも１つの誘電体層１２０は光画像形成可能な誘電体を含み得る。少なくとも１つの誘電体層１２０は、プリプレグ及び／又はポリイミドを含み得る。段階５～７を反復して実行することによって、追加の誘電体層及び相互接続子が形成され得ることに留意されたい。

【0054】

[0070] 段階８は、マスク９５６が少なくとも１つの誘電体層１２０の上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、少なくとも１つの誘電体層１２０の表面上にマスク９５６を形成することができる。

【0055】

[0071] 段階９は、相互接続部分９４６が複数の相互接続子９１４の上に形成された後の状態を示す。例えば、相互接続部分９４６は、（複数の相互接続子１２２の一部であり得る／複数の相互接続子１２２によって表され得る）複数の相互接続子９１４からのパッド相互接続子の上に形成され得る。相互接続部分９４６は突出部を表してもよい。相互接続部分９４６とパッド相互接続子との組み合わせは、突出部を有するパッド相互接続子を形成することができる。めっきプロセス及び／又はエッチングプロセスを使用して、相互接続部分９４６を形成することができる。突出部を有する２つ以上のパッド相互接続子が形成されてもよい。相互接続部分９４６と複数の相互接続子９１４からのパッド相互接続子との間に界面があってもよいし、なくてもよい。

【0056】

[0072] 段階１０は、図９Ｃに示されているように、マスク９５６が除去された後の状態を示す。分離プロセスが、マスク９５６を除去するために使用されてもよい。

【0057】

[0073] 段階１１は、はんだレジスト層１２６が少なくとも１つの誘電体層１２０の上に形成された後の状態を示す。堆積プロセスを使用して、はんだレジスト層１２６を形成することができる。はんだレジスト層１２６は、突出部を有するパッド相互接続子の厚さ以上の厚さを有することができる。はんだレジスト層１２６は、例えば図２に記載されているように、はんだレジスト層１２６が、突出部を含むパッド相互接続子の第１の部分の一部の上に配置され得るように形成され得る。

【0058】

[0074] 段階１２は、キャリア９００が少なくとも１つの誘電体層１２０及びシード層９０１から分離（例えば、剥離、除去、研削）され、シード層９０１の一部が除去（例えば、エッチング除去）されて、少なくとも１つの誘電体層１２０と、複数の相互接続子１２２と、はんだレジスト層１２６とを含む基板１０２が残された後の状態を示す。

【0059】

[0075] 段階１３は、マスク９５４が少なくとも１つの誘電体層１２０上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、少なくとも１つの誘電体層１２０の表面上にマスク９５４を形成することができる。

【0060】

[0076] 段階１４は、図９Ｄに示すように、相互接続部分９４４が複数の相互接続子９０２の上に形成された後の状態を示す。例えば、相互接続部分９４４は、（複数の相互接続子１２２の一部であり得る／複数の相互接続子１２２によって表され得る）複数の相互接続子９０２からのパッド相互接続子の上に形成され得る。相互接続部分９４４は突出部を表してもよい。相互接続部分９４４とパッド相互接続子との組み合わせは、突出部を有するパッド相互接続子を形成することができる。めっきプロセス及び／又はエッチングプロセスを使用して、相互接続部分９４４を形成することができる。突出部を有する２つ以上のパッド相互接続子が形成されてもよい。相互接続部分９４４と複数の相互接続子９０２からのパッド相互接続子との間に界面があってもよいし、なくてもよい。

【0061】

[0077] 段階１５は、マスク９５４が取り除かれた後の状態を示す。分離プロセスが、マスク９５４を除去するために使用されてもよい。

【0062】

[0078] 段階１６は、はんだレジスト層１２４が少なくとも１つの誘電体層１２０の上に形成された後の状態を示す。堆積プロセスを使用して、はんだレジスト層１２４を形成することができる。はんだレジスト層１２４は、突出部を有するパッド相互接続子の厚さ以上の厚さを有することができる。はんだレジスト層１２４は、例えば図２に記載されているように、はんだレジスト層１２４が、突出部を含むパッド相互接続子の第１の部分の一部の上に配置され得るように形成され得る。段階１６は、少なくとも１つの誘電体層１２０と、パッド相互接続子１２２ａと、パッド相互接続子１２２ｂと、はんだレジスト層１２４と、はんだレジスト層１２６とを含む基板を示し得る。

【0063】

[0079] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（ＣＶＤ）プロセス及び／又は物理気相成長（ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。１つ以上の相互接続子を形成するプロセスは、デスミア、マスキング、マスクの除去、及び／又はエッチングを含み得る。

【0064】

基板を製造するための方法の、例示的なフロー図
[0080] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１０は、基板を提供又は製造するための方法１０００の、例示的なフロー図を示す。いくつかの実装形態では、図１０の方法１０００を使用して、図１及び図２の基板を提供又は製造することができる。例えば、図１０の方法１０００を使用して、基板１０２を製造することができる。

【0065】

[0081] 図１０の方法１０００は、基板を提供又は製造するための方法を簡略化及び／又は明確化するために、１つ以上のプロセスを組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。

【0066】

[0082] 本方法は、（１００５において）キャリア（例えば、９００）を提供する。異なる実装形態は、キャリア９００のために異なる材料を使用してもよい。キャリア９００は、シード層（例えば、９０１）を含み得る。シード層９０１は、金属（例えば、銅）を含んでもよい。キャリアは、基板、ガラス、石英、及び／又はキャリアテープを含み得る。図９Ａの段階１は、提供されているシード層を有するキャリアの一例を図示及び説明している。

【0067】

[0083] 本方法は、（１０１０において）キャリア９００及びシード層９０１の上に相互接続子を形成し、パターニングする。金属層は、相互接続子を形成するようにパターニングすることができる。めっきプロセスを使用して、金属層及び相互接続子を形成することができる。いくつかの実装形態では、キャリア及びシード層は、金属層を含み得る。金属層はシード層の上に配置され、金属層は、相互接続子（例えば、９０２）を形成するようにパターニングされ得る。図９Ａの段階１は、シード層及びキャリアの上の相互接続子の一例を図示及び説明している。

【0068】

[0084] 本方法は、（１０１５において）シード層９０１、キャリア９００、及び相互接続子９０２の上に誘電体層９２０を形成する。堆積及び／又は積層プロセスを使用して、誘電体層９２０を形成することができる。誘電体層９２０は、プリプレグ及び／又はポリイミドを含み得る。誘電体層９２０は光画像形成可能な誘電体を含み得る。誘電体層９２０を形成することはまた、誘電体層９２０内に複数のキャビティ（例えば、９１０）を形成することも含み得る。複数のキャビティは、エッチングプロセス（例えば、フォトエッチング）又はレーザプロセスを使用して形成することができる。図９Ａの段階２、３は、誘電体層と誘電体層内のキャビティとを形成することの一例を図示及び説明している。

【0069】

[0085] 本方法は、（１０２０において）誘電体層内及び誘電体層の上に相互接続子を形成する。例えば、相互接続子９１２を、誘電体層９２０内及び誘電体層９２０の上に形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。相互接続子を形成することは、誘電体層の上及び／又は誘電体層内に、パターニングされた金属層を設けることを含み得る。相互接続子を形成することはまた、誘電体層のキャビティ内に相互接続子を形成することも含み得る。図９Ａの段階４は、誘電体層内及び誘電体層の上に相互接続子を形成することの一例を図示及び説明している。

【0070】

[0086] 本方法は、（１０２５において）誘電体層９２０と相互接続子９１２の上に誘電体層９２２を形成する。堆積及び／又は積層プロセスを使用して、誘電体層９２２を形成することができる。誘電体層９２２は、プリプレグ及び／又はポリイミドを含み得る。誘電体層９２２は光画像形成可能な誘電体を含み得る。誘電体層９２２を形成することはまた、誘電体層９２２内に複数のキャビティ（例えば、９３０）を形成することも含み得る。複数のキャビティは、エッチングプロセス（例えば、フォトエッチング）又はレーザプロセスを使用して形成することができる。図９Ａ～図９Ｂの段階５、６は、誘電体層と誘電体層内のキャビティとを形成することの一例を図示及び説明している。

【0071】

[0087] 本方法は、（１０３０において）誘電体層内及び誘電体層の上に相互接続子を形成する。例えば、相互接続子９１４を、誘電体層９２２内及び誘電体層９２２の上に形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。相互接続子を形成することは、誘電体層の上及び／又は誘電体層内に、パターニングされた金属層を設けることを含み得る。相互接続子を形成することはまた、誘電体層のキャビティ内に相互接続子を形成することも含み得る。図９Ｂの段階７は、誘電体層内及び誘電体層の上に相互接続子を形成することの一例を図示及び説明している。

【0072】

[0088] 本方法はまた、（１０３０において）少なくとも１つの誘電体層の第２の面の上に、突出部を含むパッド相互接続子を形成し得る。例えば、本方法は、第１の部分及び第２の部分を備えるパッド相互接続子を形成することができ、第１の部分は第１の幅を含み、第２の部分は第１の幅よりも小さい第２の幅を含む。突出部を含むパッド相互接続子を形成することは、誘電体層の上にマスクを形成することと、パッド相互接続子の上に相互接続部分を形成することとを含み得る。相互接続部分は、パッド相互接続子の一部となり得る。相互接続部分が形成されたら、マスクを除去して、突出部を有するパッド相互接続子を残すことができる。図９Ｂ及び図９Ｃの段階８～１０は、突出部を有するパッド相互接続子を形成することの一例を図示及び説明している。

【0073】

[0089] いくつかの実装形態では、本方法はまた、（１０３０において）少なくとも１つの誘電体層１２０の第２の面の上にはんだレジスト層（例えば、１２６）を形成することができる。はんだレジスト層は、突出部を含むパッド相互接続子の第１の部分の一部の上に形成されてもよい。堆積プロセスを使用して、はんだレジスト層を形成することができる。図９Ｃの段階１１は、はんだレジスト層を形成することの一例を図示及び説明している。

【0074】

[0090] 本方法は、（１０３５において）シード層（例えば、９０１）からキャリア（例えば、９００）を分離する。キャリア９００は、取り外されてもよく、かつ／又は接地されてもよい。本方法はまた、（１０３５において）シード層（例えば、９０１）の一部を除去し得る。エッチングプロセスが、シード層９０１の一部を除去するために使用され得る。図９Ｃの段階１２は、キャリアを分離してシード層を除去することの一例を図示及び説明している。

【0075】

[0091] 本方法は、（１０４０において）少なくとも１つの誘電体層の第１の面の上に、突出部を含むパッド相互接続子を形成する。例えば、本方法は、第１の部分及び第２の部分を備えるパッド相互接続子を形成することができ、第１の部分は第１の幅を含み、第２の部分は第１の幅よりも小さい第２の幅を含む。突出部を含むパッド相互接続子を形成することは、誘電体層の上にマスクを形成することと、パッド相互接続子の上に相互接続部分を形成することとを含み得る。相互接続部分は、パッド相互接続子の一部となり得る。相互接続部分が形成されると、マスクを除去して、突出部を有するパッド相互接続子を残すことができる。図９Ｃ及び図９Ｄの段階１３～１５は、突出部を有するパッド相互接続子を形成することの一例を図示及び説明している。

【0076】

[0092] いくつかの実装形態では、本方法は、少なくとも１つの誘電体層１２０の第１の面の上にはんだレジスト層（例えば、１２４）を形成することができる。はんだレジスト層は、突出部を含むパッド相互接続子の第１の部分の一部の上に形成されてもよい。堆積プロセスを使用して、はんだレジスト層を形成することができる。図９Ｄの段階１６は、はんだレジスト層を形成することの一例を図示及び説明している。

【0077】

[0093] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（ＣＶＤ）プロセス及び／又は物理気相成長（ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。１つ以上の相互接続子を形成するプロセスは、デスミア、マスキング、マスクの除去、及び／又はエッチングを含み得る。

【0078】

基板を製造するための例示的なシーケンス
[0094] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１１Ａ～図１１Ｅは、基板を提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図１１Ａ～図１１Ｅのシーケンスを使用して、基板３０２を提供又は製造することができる。しかしながら、図１１Ａ～図１１Ｅのプロセスを使用して、本開示で説明される基板のうちのいずれかを製造することもできる。

【0079】

[0095] 図１１Ａ～図１１Ｅのシーケンスは、基板を提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。

【0080】

[0096] 段階１は、図１１Ａに示すように、コア層３０１が準備された後の状態を示す。第１のシード層（図示せず）は、コア層３０１の第１の面（例えば、上面）の上に配置され得、第２のシード層（図示せず）は、コア層３０１の第２の面（例えば、底面）の上に配置され得る。シード層は、金属層（例えば、銅層）を含んでもよい。シード層が存在する場合、相互接続子及び／又は誘電体層は、コア層３０１及びシード層の上に形成され得る。

【0081】

[0097] 段階２は、複数のキャビティ１１１１がコア層３０１に形成された後の状態を示す。コア層３０１の厚さを貫通する少なくとも１つのキャビティを形成するために、レーザプロセス（例えば、レーザアブレーション）が使用されてもよい。複数のキャビティ１１１１は、コア層３０１の第１の面及び第２の面を貫通するように形成されてもよい。

【0082】

[0098] 段階３は、複数のコア相互接続子３１２が複数のキャビティ１１１１に形成された後の状態を示す。段階３はまた、複数の相互接続子１１１２がコア層３０１の第１の面の上に形成され、複数の相互接続子１１１４がコア層３０１の第２の面の上に形成された後の状態を示す。めっきプロセスを使用して、コア相互接続子３１２を形成することができる。相互接続子１１１２及び／又は相互接続子１１１４を形成するためにめっきプロセス又はエッチングプロセスが使用され得る。相互接続子１１１２及び／又は相互接続子１１１４のうちのいくつかは、コア相互接続子３１２に結合され得る。

【0083】

[0099] 段階４は、誘電体層１１２０がコア層３０１の第１の面の上及び複数の相互接続子１１１２の上に形成された後の状態を示す。段階４はまた、誘電体層１１４０がコア層３０１の第２の面及び複数の相互接続子１１１４の上に形成された後の状態を示す。誘電体層１１２０と誘電体層１１４０とを形成するために堆積及び／又は積層プロセスが使用され得る。誘電体層１１２０及び／又は誘電体層１１４０は、ポリイミドを含み得る。誘電体層１１２０及び／又は誘電体層１１４０は、光画像形成可能な誘電体を含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。

【0084】

[0100] 段階５は、複数のキャビティ１１２１が誘電体層１１２０に形成され、複数のキャビティ１１４１が誘電体層１１４０に形成された後の状態を示す。複数のキャビティ１１２１及び／又は複数のキャビティ１１４１は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。

【0085】

[0101] 段階６は、図１１Ｂに示されているように、複数の相互接続子１１２２が誘電体層１１２０の上に形成され、複数の相互接続子１１４４が誘電体層１１４０の上に形成された後の状態を示す。複数の相互接続子１１２２及び／又は複数の相互接続子１１４４を形成するために、めっきプロセス及びエッチングプロセスが使用され得る。

【0086】

[0102] 段階７は、誘電体層１１６０が誘電体層１１２０及び複数の相互接続子１１２２の上に形成された後の状態を示す。段階７はまた、誘電体層１１８０が誘電体層１１４０及び複数の相互接続子１１４４の上に形成された後の状態を示す。誘電体層１１６０と誘電体層１１８０とを形成するために堆積及び／又は積層プロセスが使用され得る。誘電体層１１６０及び／又は誘電体層１１８０は、ポリイミドを含み得る。誘電体層１１６０及び／又は誘電体層１１８０は、光画像形成可能な誘電体を含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。

【0087】

[0103] 段階８は、複数のキャビティ１１６１が誘電体層１１６０に形成され、複数のキャビティ１１８１が誘電体層１１８０に形成された後の状態を示す。複数のキャビティ１１６１及び／又は複数のキャビティ１１８１は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。

【0088】

[0104] 段階９は、図１１Ｃに示されているように、複数の相互接続子１１６２が誘電体層１１６０の上に形成され、複数の相互接続子１１８４が誘電体層１１８０の上に形成された後の状態を示す。複数の相互接続子１１６２及び／又は複数の相互接続子１１８４を形成するために、めっきプロセス及びエッチングプロセスが使用され得る。誘電体層１１２０及び／又は誘電体層１１６０を、少なくとも１つの誘電体層３２０によって表すことができる。複数の相互接続子１１１２、複数の相互接続子１１２２、及び／又は複数の相互接続子１１６２は、複数の相互接続子３２２によって表され得る。誘電体層１１４０及び／又は誘電体層１１８０を、少なくとも１つの誘電体層３４０によって表すことができる。複数の相互接続子１１１４、複数の相互接続子１１４４、及び／又複数の相互接続子１１８４は、複数の相互接続子３４２によって表され得る。

【0089】

[0105] 段階１０は、マスク１１９４が基板３０２の第１の面の上に形成され、マスク１１９６が基板３０２の第２の面の上に形成された後の状態を示す。マスク１１９４は、少なくとも１つの誘電体層３２０の上に形成され得る。マスク１１９６は、少なくとも１つの誘電体層３４０の上に形成され得る。堆積プロセスを使用して、マスク１１９４とマスク１１９６とを形成することができる。

【0090】

[0106] 段階１１は、図１１Ｄに示すように、相互接続子１１６４が複数の相互接続子３２２の上に形成された後の状態を示す。相互接続部分１１６４は、複数の相互接続子３２２からの少なくともいくつかのパッド相互接続子の上に形成され得る。相互接続部分１１６４は、突出部を表し得る。相互接続部分１１６４は、パッド相互接続子と組み合わせて、基板３０２の第１の面の上の突出部を有するパッド相互接続子を形成及び／又は画定することができる。例えば、相互接続部分１１６４とパッド相互接続子との組み合わせは、第１の部分及び第２の部分を含むパッド相互接続子を形成及び／又は画定することができる。めっきプロセス及び／又はエッチングプロセスを使用して、相互接続部分を形成することができる。

【0091】

[0107] また段階１１は、相互接続部分１１８６が複数の相互接続子３４２の上に形成された後の状態を示す。相互接続部分１１８６は、複数の相互接続子３４２からの少なくともいくつかのパッド相互接続子の上に形成され得る。相互接続部分１１８６は、突出部を表し得る。相互接続部分１１８６は、パッド相互接続子と組み合わせて、基板３０２の第２の面の上の突出部を有するパッド相互接続子を形成及び／又は画定することができる。例えば、相互接続部分１１８６とパッド相互接続子との組み合わせは、第１の部分及び第２の部分を含むパッド相互接続子を形成及び／又は画定することができる。めっきプロセス及び／又はエッチングプロセスを使用して、相互接続部分を形成することができる。

【0092】

[0108] 段階１２は、マスク１１９４及びマスク１１９６が除去された後の状態を示す。マスク１１９４は、少なくともパッド相互接続子３２２ａを残して、少なくとも１つの誘電体層３２０から分離され得る。マスク１１９６は、少なくともパッド相互接続子３４２ａを残して、少なくとも１つの誘電体層３４０から分離され得る。

【0093】

[0109] 段階１３は、はんだレジスト層１２４が少なくとも１つの誘電体層３２０の上に形成され、はんだレジスト層１２６が少なくとも１つの誘電体層３４０の上に形成された後の状態を示す。堆積プロセスを使用して、はんだレジスト層１２４及びはんだレジスト層１２６を形成することができる。はんだレジスト層１２４は、例えば図４に記載されるように、はんだレジスト層１２４が、突出部を含むパッド相互接続子の第１の部分の一部の上に配置され得るように形成され得る。はんだレジスト層１２６は、例えば図４に記載されるように、はんだレジスト層１２６が、突出部を含むパッド相互接続の第１の部分の一部の上に配置され得るように形成され得る。いくつかの実装形態では、少なくとも１つの誘電体層３２０の上及び／又は少なくとも１つの誘電体層３４０の上には、はんだレジスト層が形成されない場合もあれば、１つのはんだレジスト層が形成される場合もある。はんだレジスト層１２４及びはんだレジスト層１２６は、基板３０２の一部とみなされ得る。

【0094】

[0110] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（ＣＶＤ）プロセス及び／又は物理気相成長（ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。１つ以上の相互接続子を形成するプロセスは、デスミア、マスキング、マスクの除去、及び／又はエッチングを含み得る。

【0095】

基板を製造するための方法の、例示的なフロー図
[0111] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１２は、基板を提供又は製造するための方法１２００の、例示的なフロー図を示す。いくつかの実装形態では、図１２の方法１２００を使用して、図３及び図４の基板を提供又は製造することができる。例えば、図１２の方法１２００を使用して、基板３０２を製造することができる。

【0096】

[0112] 図１２の方法１２００は、基板を提供又は製造するための方法を簡略化及び／又は明確化するために、１つ以上のプロセスを組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。

【0097】

[0113] 本方法は、（１２０５において）コア層（例えば、３０１）を提供する。様々な実装形態では、コア層３０１のために様々な材料を使用してもよい。いくつかの実装形態では、第１のシード層（図示せず）がコア層３０１の第１の面（例えば、上面）の上に配置されてよく、第２のシード層（例えば、図示せず）がコア層３０１の第２の面（例えば、底面）の上に配置されてよい。シード層は、金属層（例えば、銅層）を含んでもよい。図１１Ａの段階１は、提供されたコア層の一例を図示及び説明している。

【0098】

[0114] 本方法は、（１２１０において）コア層（例えば、３０１）にキャビティ（例えば、１１１１）を形成する。コア層３０１の厚さを貫通する少なくとも１つのキャビティを形成するために、レーザプロセス（例えば、レーザアブレーション）が使用されてもよい。キャビティ１１１１は、コア層３０１の第１の面及び第２の面を貫通するように形成されてもよい。図１１Ａの段階２は、コア層にキャビティを形成することの一例を図示及び説明している。

【0099】

[0115] 本方法は、（１２１５において）複数の相互接続子を形成するために、コア層内及びコア層の上に金属層を形成しパターニングする。例えば、複数のコア相互接続子３１２は、複数のキャビティ１１１１内に形成され得る。複数の相互接続子１１１２は、コア層３０１の第１の面の上に形成されてもよく、複数の相互接続子１１１４は、コア層３０１の第２の面の上に形成されてもよい。相互接続子１１１２及び／又は相互接続子１１１４を形成するためにめっきプロセス又はエッチングプロセスが使用され得る。図１１Ａの段階３は、相互接続子を形成することの一例を図示及び説明している。

【0100】

[0116] 本方法は、（１２２０において）コア層の上に誘電体層を形成する。例えば、誘電体層１１２０が、コア層３０１の第１の面及び複数の相互接続子１１１２の上に形成され得る。誘電体層１１４０は、コア層３０１の第２の面及び複数の相互接続子１１１４の上に形成され得る。誘電体層１１２０と誘電体層１１４０とを形成するために堆積及び／又は積層プロセスが使用され得る。誘電体層１１２０及び／又は誘電体層１１４０は、ポリイミドを含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。図１１Ａの段階４は、誘電体層を形成することの一例を図示及び説明している。

【0101】

[0117] 本方法は、（１２２５において）誘電体層内及び／又は誘電体層の上に相互接続子を形成する。相互接続子を形成することは、誘電体層にキャビティを形成することを含み得る。例えば、複数のキャビティ１１２１が誘電体層１１２０に形成されてもよく、複数のキャビティ１１４１が誘電体層１１４０に形成されてもよい。複数のキャビティ１１２１及び／又は複数のキャビティ１１４１は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。複数の相互接続子を形成することは、誘電体層１１２０の上に複数の相互接続子１１２２を形成することと、誘電体層１１４０の上に複数の相互接続子１１４４を形成することとを含み得る。複数の相互接続子１１２２及び／又は複数の相互接続子１１４４を形成するために、めっきプロセス及びエッチングプロセスが使用され得る。図１１Ａ、図１１Ｂの段階５、６は、キャビティ及び相互接続子を形成することの一例を図示及び説明している。

【0102】

[0118] 本方法は、（１２３０において）誘電体層及び相互接続子の上に追加の誘電体層（例えば、１１６０、１１８０）を形成する。例えば、誘電体層１１２０及び複数の相互接続子１１２２の上に誘電体層１１６０を形成することができる。誘電体層１１８０は、誘電体層１１４０及び複数の相互接続子１１４４の上に形成され得る。誘電体層１１６０と誘電体層１１８０とを形成するために堆積及び／又は積層プロセスが使用され得る。誘電体層１１６０及び／又は誘電体層１１８０は、ポリイミドを含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。図１１Ｂの段階７は、誘電体層を形成することの一例を図示及び説明している。

【0103】

[0119] 本方法は、（１２３５において）誘電体層内及び／又は誘電体層の上に相互接続子を形成する。相互接続子を形成することは、誘電体層内にキャビティを形成することを含み得る。例えば、複数のキャビティ１１６１が誘電体層１１６０に形成されてもよく、複数のキャビティ１１８１が誘電体層１１８０に形成されてもよい。複数のキャビティ１１６１及び／又は複数のキャビティ１１８１は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。複数の相互接続子１１６２が誘電体層１１６０の上に形成されてもよく、複数の相互接続子１１８４が誘電体層１１８０の上に形成されてもよい。マスキングプロセス、めっきプロセス、及びエッチングプロセスを使用して、複数の相互接続子１１６２及び／又は複数の相互接続子１１８４を形成することができる。複数の相互接続子３２２の上に相互接続部分１１６４が形成され得る。複数の相互接続子３４２の上に相互接続部分１１８６が形成される。

【0104】

[0120] 誘電体層１１２０及び／又は誘電体層１１６０を、少なくとも１つの誘電体層３２０によって表すことができる。複数の相互接続子１１１２、複数の相互接続子１１２２、複数の相互接続子１１６２、及び／又は相互接続部分１１６４は、複数の相互接続子３２２によって表され得る。複数の相互接続子３２２はパッド相互接続子３２２ａを含む。パッド相互接続子３２２ａは、基板３０２の第１の面の上に配置され得る。パッド相互接続子３２２ａは、第１の部分と、第１の部分に結合された第２の部分とを含む。第１の部分は第１の幅を含み、第２の部分は第２の幅を含む。第２の幅は、第１の幅より小さい。誘電体層１１４０及び／又は誘電体層１１８０を、少なくとも１つの誘電体層３４０によって表すことができる。複数の相互接続子１１１４、複数の相互接続子１１４４、複数の相互接続子１１８４、及び／又は相互接続部分１１８６は、複数の相互接続子３４２によって表され得る。複数の相互接続子３４２は、パッド相互接続子３４２ａを含む。パッド相互接続子３４２ａは、基板３０２の第２の面の上に配置され得る。パッド相互接続子３４２ａは、第１の部分と、第１の部分に結合された第２の部分とを含む。第１の部分は第１の幅を含み、第２の部分は第２の幅を含む。第２の幅は、第１の幅より小さい。図１１Ｂ～図１１Ｄの段階８～１２は、キャビティ及び相互接続子を形成することの一例を図示及び説明しており、相互接続のうちの少なくともいくつかは、突出部を有するパッド相互接続子を含む。

【0105】

[0121] いくつかの実装形態では、本方法は、基板（例えば、３０２）の上に、はんだレジスト層（例えば、１２４、１２６）を形成し得る。はんだレジスト層（例えば、１２４、１２６）は、例えば図４で説明したように、はんだレジスト層（例えば、１２４、１２６）が、突出部を含むパッド相互接続子の第１の部分の一部の上に配置され得るように形成され得る。図１１Ｅの段階１３は、はんだレジスト層を形成することの一例を図示及び説明している。

【0106】

[0122] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（ＣＶＤ）プロセス及び／又は物理気相成長（ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。１つ以上の相互接続子を形成するプロセスは、デスミア、マスキング、マスクの除去、及び／又はエッチングを含み得る。

【0107】

突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンス
[0123] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図１３Ａ及び図１３Ｂは、相互接続子を有する基板を含むパッケージを提供又は製造するための例示的なシーケンスを示す。いくつかの実装形態では、図１３Ａ及び図１３Ｂのシーケンスを使用して、パッケージ１００を提供又は製造することができる。しかしながら、図１３Ａ及び図１３Ｂのプロセスは、本開示で説明するパッケージのうちのいずれかを製造するために使用され得る。

【0108】

[0124] 図１３Ａ及び図１３Ｂのシーケンスは、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。

【0109】

[0125] 段階１は、図１３Ａに示されるように、基板１０２が提供された後の状態を示している。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続子１２２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。

【0110】

[0126] 図２で述べたように、複数の相互接続子１２２は、パッド相互接続子１２２ａ及びパッド相互接続子１２２ｂを含み得る。異なる実装形態は、異なる数の金属層を有する、異なる基板を使用することができる。基板１０２は、図９Ａ～図９Ｄで説明した方法を使用して製造することができる。

【0111】

[0127] 段階２は、集積デバイス１０４が複数のはんだ相互接続子１４０を通じて基板１０２に結合された後の状態を示す。はんだリフロープロセスを使用して、集積デバイス１０４を基板１０２に結合することができる。集積デバイス１０４は、基板１０２の第１の面（例えば、上面）に結合され得る。図２は、集積デバイス１０４がどのように基板１０２に結合され得るかの一例を示す。異なる実装形態では、異なる構成要素及び／又はデバイスを基板１０２に結合し得る。

【0112】

[0128] 段階３は、カプセル化層１０８が基板１０２の第１の面の上に提供された（例えば、形成された）後の状態を示す。カプセル化層１０８は、集積デバイス１０４をカプセル化し得る。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。

【0113】

[0129] 段階４は、図１３Ｂに示されているように、金属層１０９がカプセル化層１０８の面及び基板１０２の側面の上に形成された後の状態を示す。金属層１０９は、電磁干渉（ＥＭＩ）シールドとして構成され得る。金属層１０９は、接地に結合されるように構成され得る。金属層１０９は、基板１０２の複数の相互接続子１２２からの相互接続子に結合され得る。スパッタリングプロセスが、金属層を形成するために使用され得る。

【0114】

[0130] 段階５は、複数のはんだ相互接続子１３０が、基板１０２に結合された後の状態を示す。はんだリフロープロセスを使用して、複数のはんだ相互接続子１３０を基板１０２に結合することができる。複数のはんだ相互接続子１３０は、複数の相互接続子１２２に結合され得る。

【0115】

[0131] 本開示で説明されるパッケージ（例えば、１００）は、１つずつ製造されてもよく、又は、１つ以上のウェハの一部として一体に製造されてから、個々のパッケージに個片化されてもよい。

【0116】

突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための例示的なシーケンス
[0132] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図１４Ａ及び図１４Ｂは、相互接続子を有する基板を含むパッケージを提供又は製造するための例示的なシーケンスを示す。いくつかの実装形態では、図１４Ａ及び図１４Ｂのシーケンスを使用して、パッケージ３００を提供又は製造することができる。しかしながら、図１４Ａ及び図１４Ｂのプロセスは、本開示で説明するパッケージのうちのいずれかを製造するために使用され得る。

【0117】

[0133] 図１４Ａ及び図１４Ｂのシーケンスは、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。

【0118】

[0134] 段階１は、図１４に示されているように、基板３０２が提供された後の状態を示している。基板３０２は、コア層３０１と、少なくとも１つの誘電体層３２０と、少なくとも１つの誘電体層３４０と、複数のコア相互接続子３１２と、複数の相互接続子３２２と、複数の相互接続子３４２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。基板３０２は、第１の面（例えば、上面）と第２の面（例えば、底面）とを含み得る。はんだレジスト層１２４は、基板３０２の第１の面の上に配置され得る。はんだレジスト層１２６は、基板３０２の第２の面の上に配置され得る。複数の相互接続子３２２はパッド相互接続子３２２ａを含む。複数の相互接続子３４２は、パッド相互接続子３４２ａを含む。異なる実装形態は、異なる数の金属層を有する、異なる基板を使用することができる。基板３０２は、図１１Ａ～図１１Ｅで説明した方法を使用して製造することができる。

【0119】

[0135] 段階２は、集積デバイス１０４が複数のはんだ相互接続子１４０を通じて基板３０２に結合された後の状態を示す。はんだリフロープロセスを使用して、集積デバイス１０４を基板３０２に結合することができる。集積デバイス１０４は、基板３０２の第１の面（例えば、上面）に結合され得る。図４は、集積デバイス１０４がどのように基板３０２に結合され得るかの一例を示す。異なる実装形態では、異なる構成要素及び／又はデバイスを基板３０２に結合し得る。

【0120】

[0136] 段階３は、カプセル化層１０８が基板３０２の第１の面の上に提供された（例えば、形成された）後の状態を示す。カプセル化層１０８は、集積デバイス１０４をカプセル化し得る。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。

【0121】

[0137] 段階４は、図１４Ｂに示されているように、金属層１０９がカプセル化層１０８の面及び基板３０２の側面の上に形成された後の状態を示す。金属層１０９は、電磁干渉（ＥＭＩ）シールドとして構成され得る。金属層１０９は、接地に結合されるように構成され得る。金属層１０９は、基板３０２の複数の相互接続子３２２からの相互接続子及び／又は複数の相互接続子３４２からの相互接続子に結合され得る。スパッタリングプロセスが、金属層を形成するために使用され得る。

【0122】

[0138] 段階５は、複数のはんだ相互接続子１３０が、基板３０２に結合された後の状態を示す。はんだリフロープロセスを使用して、複数のはんだ相互接続子１３０を基板３０２に結合することができる。複数のはんだ相互接続子１３０は、複数の相互接続子３４２に結合され得る。

【0123】

[0139] 本開示で説明されるパッケージ（例えば、３００）は、１つずつ製造されてもよく、又は、１つ以上のウェハの一部として一体に製造されてから、個々のパッケージに個片化されてもよい。

【0124】

突出部を含むパッド相互接続子を有する基板を備えるパッケージを製造するための方法の例示的なフロー図
[0140] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図１５は、相互接続子を有する基板を備えるパッケージを提供又は製造するための方法１５００の、例示的なフロー図を示す。いくつかの実装形態では、図１５の方法１５００を使用して、本開示で説明されるパッケージ１００を提供又は製造することができる。しかしながら、方法１５００は、本開示で説明したパッケージのうちのいずれか（例えば、３００）を提供又は製造するために使用され得る。

【0125】

[0141] 図１５の方法は、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上のプロセスを組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。

【0126】

[0142] 本方法は、（１５０５において）基板（例えば、１０２、３０２）を提供する。基板は、供給元によって提供される場合もあれば、又は製造される場合もある。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続子１２２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。基板３０２は、コア層３０１と、少なくとも１つの誘電体層３２０と、少なくとも１つの誘電体層３４０と、複数のコア相互接続子３１２と、複数の相互接続子３２２と、複数の相互接続子３４２と、はんだレジスト層１２４と、はんだレジスト層１２６とを含む。基板は、少なくとも図１～図５において説明したように、突出部を含む少なくとも１つのパッド相互接続子を含み得る。しかしながら、異なる実装形態では、基板を製造するために、異なるプロセスを使用することもできる。図９Ａ～図９Ｄは、相互接続子を有する基板を製造することの一例を図示及び説明している。図１１Ａ～図１１Ｅは、相互接続子を有するコア付き基板を製造することの一例を図示及び説明している。図１３Ａの段階１は、相互接続子を有する基板を提供することの一例を図示及び説明している。図１４Ａの段階１は、相互接続子を有する基板を提供することの一例を図示及び説明している。

【0127】

[0143] 本方法は、（１５１０において）基板に集積デバイス（例えば、１０４）を結合する。例えば、集積デバイス１０４は、基板１０２の第１の面（例えば、上面）に結合され得る。集積デバイス１０４は、複数のはんだ相互接続子１４０を通じて基板１０２に結合されている。はんだリフロープロセスを使用して、集積デバイス１０４を基板１０２に結合することができる。図１３Ａの段階２は、集積デバイスを基板に結合することの一例を図示及び説明している。図１４Ａの段階２は、集積デバイスを基板に結合することの一例を図示及び説明している。

【0128】

[0144] 本方法は、（１５１５において）基板（例えば、１０２、３０２）の第１の面の上にカプセル化層（例えば、１０８）を形成する。カプセル化層１０８が提供され、基板（例えば、１０２、３０２）及び集積デバイス１０４の上及び／又はそれらの周囲に形成され得る。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。図１３Ａの段階３は、カプセル化層を形成することの一例を図示及び説明している。図１４Ａの段階３は、カプセル化層を形成することの一例を図示及び説明している。

【0129】

[0145] 本方法は、（１５２０において）カプセル化層１０８の表面及び基板（例えば、１０２、３０２）の側面の上に金属層（例えば、１０９）を形成する。金属層１０９は、電磁干渉（ＥＭＩ）シールドとして構成され得る。金属層１０９は、接地に結合されるように構成され得る。金属層１０９は、基板（例えば、１０２、３０２）の相互接続子に結合され得る。スパッタリングプロセスが、金属層を形成するために使用され得る。図１３Ｂの段階４は、金属層を形成することの一例を図示及び説明している。図１４Ｂの段階４は、金属層を形成することの一例を図示及び説明している。

【0130】

[0146] 本方法は、（１５２５において）複数のはんだ相互接続子（例えば、１３０）を基板（例えば、１０２、３０２）に結合する。はんだリフロープロセスを使用して、複数のはんだ相互接続子１３０を基板に結合することができる。図１３Ｂの段階４は、はんだ相互接続子を基板に結合することの一例を図示及び説明している。図１４Ｂの段階４は、はんだ相互接続子を基板に結合することの一例を図示及び説明している。

【0131】

[0147] 本開示で説明されるパッケージ（たとえば、１００、３００）は、１つずつ製造されてもよく、又は、１つ以上のウェハの一部として一体に製造されてから、個々のパッケージに個片化されてもよい。

【0132】

例示的な電子デバイス
[0148] 図１６は、前述のデバイス、集積デバイス、集積回路（integrated circuit；ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（package-on-package；ＰｏＰ）、システムインパッケージ（System in Package；ＳｉＰ）、又はシステムオンチップ（System on Chip；ＳｏＣ）のうちのいずれかと統合され得る、様々な電子デバイスを示す。例えば、携帯電話デバイス１６０２、ラップトップコンピュータデバイス１６０４、固定位置端末デバイス１６０６、ウェアラブルデバイス１６０８、又は自動車車両１６１０は、本明細書で説明されるようなデバイス１６００を含み得る。デバイス１６００は、例えば、本明細書で説明されるデバイス及び／又は集積回路（ＩＣ）パッケージのうちのいずれかとすることができる。図１６に示されているデバイス１６０２、１６０４、１６０６、及び１６０８、並びに車両１６１０は、単なる例に過ぎない。他の電子デバイスもまた、デバイス１６００により特徴付けられ得るものであり、それらの電子デバイスとしては、限定するものではないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（personal communication system；ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（global positioning system；ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読み取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（例えば、時計、眼鏡）、モノのインターネット（Internet of things；ＩｏＴ）デバイス、サーバ、ルータ、自動車車両（例えば、自律走行車）内に実装されている電子デバイス、又は、データ若しくはコンピュータ命令を記憶するか若しくは取り出す任意の他のデバイス、あるいはこれらの任意の組み合わせを含む、デバイス（例えば、電子デバイス）の群が挙げられる。

【0133】

[0149] 図１～図８、図９Ａ～図９Ｄ、図１０、図１１Ａ～図１１Ｅ、図１２、図１３Ａ～図１３Ｂ、図１４Ａ～図１４Ｂ、及び／又は図１５～図１６に示す構成要素、プロセス、特徴、及び／又は機能のうちの１つ又は複数は、単一の構成要素、プロセス、特徴、若しくは機能に再構成及び／又は組み合わされてもよく、あるいはいくつかの構成要素、プロセス、又は機能に組み込まれてもよい。追加的な要素、構成要素、プロセス、及び／又は機能もまた、本開示から逸脱することなく追加することができる。図１～図８、図９Ａ～図９Ｄ、図１０、図１１Ａ～図１１Ｅ、図１２、図１３Ａ～図１３Ｂ、図１４Ａ～図１４Ｂ、及び／又は図１５～図１６並びに本開示におけるその対応する説明は、ダイ及び／又はＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図１～図８、図９Ａ～図９Ｄ、図１０、図１１Ａ～図１１Ｅ、図１２、図１３Ａ～図１３Ｂ、図１４Ａ～図１４Ｂ、及び／又は図１５～図１６並びにその対応する説明が、デバイス及び／又は集積デバイスを製造、作製、提供、及び／又は生産するために使用されてもよい。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、放熱デバイス、及び／又はインターポーザを含み得る。

【0134】

[0150] 本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、及び／又はトランジスタの、実際の表現及び／又は概念的表現を表し得る点に留意されたい。いくつかの事例では、図は、正確な縮尺ではない場合がある。いくつかの事例では、明瞭化の目的のために、全ての構成要素及び／又は部品が示されてはいない場合もある。いくつかの事例では、図中の様々な部品及び／又は構成要素の、位置、場所、大きさ、及び／又は形状は、例示的なものであり得る。いくつかの実装形態では、図中の様々な構成要素及び／又は部品は、任意選択的なものであり得る。

【0135】

[0151] 「例示的（exemplary）」という語は、「例、事例、又は例示としての役割を果たすこと」を意味するために本明細書で使用される。「例示的」として本明細書で説明されている、いかなる実装形態又は態様も、必ずしも本開示の他の態様よりも好ましいか又は有利であるとして解釈されるべきではない。同様に、「態様（aspects）」という用語は、本開示のすべての態様が、説明した特徴、利点、または動作モードを含むことを必要とするとは限らない。「結合されている（coupled）」という用語は、本明細書では、２つの物体間の直接的又は間接的な結合（例えば、機械的結合）を指すために使用されている。例えば、物体Ａが物体Ｂに物理的に接触しており、物体Ｂが物体Ｃに接触している場合には、物体Ａと物体Ｃとは、それらが互いに物理的に直接接触していない場合であっても、依然として互いに結合されていると見なすことができる。物体Ｂに結合される物体Ａは、物体Ｂの少なくとも一部に結合され得る。「電気的に結合される（electrically coupled）」という用語は、電流（例えば、信号、電力、接地）が２つの物体間を移動し得るように、２つの物体が一緒に直接的又は間接的に結合されることを意味し得る。電気的に結合されている２つの物体は、それら２つの物体の間に電流を伝播させる場合もあれば、又は伝播させない場合もある。用語「第１」、「第２」、「第３」、及び「第４」（及び／又は、第４を上回るいずれかのもの）の使用は、恣意的なものである。説明されている構成要素のうちのいずれも、第１の構成要素、第２の構成要素、第３の構成要素、又は第４の構成要素とすることができる。例えば、第２の構成要素と称されている構成要素は、第１の構成要素、第２の構成要素、第３の構成要素、又は第４の構成要素とすることもできる。「カプセル化する（encapsulate）」、「カプセル化すること（encapsulating）」という用語、及び／又はその派生語は、物体が別の物体を部分的にカプセル化する、又は完全にカプセル化し得ることを意味する。「上部（top）」及び「底部（bottom）」という用語は、恣意的なものである。上部に配置されている構成要素は、底部に配置されている構成要素の上に配置されている場合がある。上部の構成要素が底部の構成要素と見なされる場合もあり、その逆も同様である。本開示で説明されるように、第２の構成要素「の上に（over）」配置されている第１の構成要素とは、どのように底部又は上部が恣意的に定義されているかに応じて、その第１の構成要素が、第２の構成要素の上方に配置されていること又は下方に配置されていることを意味し得る。別の実施例では、第１の構成要素は、第２の構成要素の第１の表面の上に（例えば、上方に）配置されている場合があり、第３の構成要素は、第２の構成要素の第２の表面の上に（例えば、下方に）配置されている場合があり、この場合、第２の表面は、第１の表面の反対側にある。ある１つの構成要素が別の構成要素の上に配置されている文脈において、本出願で使用される場合の「の上に」という用語は、別の構成要素上に、及び／又は別の構成要素内に存在している（例えば、構成要素の表面上に存在しているか、又は構成要素内に埋め込まれている）構成要素を意味するために使用することができる点に更に留意されたい。それゆえ、例えば、第２の構成要素の上に存在している第１の構成要素とは、（１）第１の構成要素が第２の構成要素の上に存在しているが、第２の構成要素には直接接触していないこと、（２）第１の構成要素が第２の構成要素上に（例えば、第２の構成要素の表面上に）存在していること、及び／又は（３）第１の構成要素が第２の構成要素内に存在している（例えば、第２の構成要素内に埋め込まれている）ことを意味し得る。第２の構成要素「内に（in）」配置されている第１の構成要素は、部分的に第２の構成要素内に配置されている場合もあれば、又は、完全に第２の構成要素内に配置されている場合もある。約Ｘ～ＸＸである値は、Ｘ及びＸＸを含む、ＸとＸＸとの間である値を意味し得る。ＸとＸＸとの間の値は、離散的であっても、又は連続的であってもよい。本開示で使用される場合の「約（about）『値Ｘ』」又は「およそ（approximately）値Ｘ」という用語は、「値Ｘ」の１０パーセントの範囲内を意味する。例えば、約１又はおよそ１の値とは、０．９～１．１の範囲の値を意味することになる。

【0136】

[0152] いくつかの実装形態では、相互接続子とは、２つの点、要素、及び／又は構成要素間の電気的接続を可能にするか若しくは容易にする、デバイス又はパッケージの要素又は構成要素である。いくつかの実装形態では、相互接続子は、トレース（例えば、トレース相互接続子）、ビア（例えば、ビア相互接続子）、パッド（例えば、パッド相互接続子）、ピラー、メタライゼーション層、再配線層、及び／又はアンダーバンプメタライゼーション（under bump metallization；ＵＢＭ）層／相互接続子を含み得る。いくつかの実装形態では、相互接続子は、信号（例えば、データ信号）、接地、及び／又は電力に関する、電気経路を提供するように構成することが可能な、導電性材料を含み得る。相互接続子は、２つ以上の要素又は構成要素を含み得る。相互接続子は、１つ以上の相互接続子によって定義することができる。相互接続子の間に１つ以上の界面があってもよいし、なくてもよい。相互接続子は、１つ以上の金属層を含み得る。相互接続子は、回路の一部とすることができる。異なる実装形態は、相互接続子を形成するために、異なるプロセス及び／又はシーケンスを使用することができる。いくつかの実装形態では、化学気相成長（ＣＶＤ）プロセス、物理気相成長（ＰＶＤ）プロセス、スパッタリングプロセス、スプレー塗布、及び／又はめっきプロセスを使用して、相互接続子を形成することができる。１つ以上の相互接続子を形成するプロセスは、デスミア、マスキング、マスクの除去、及び／又はエッチングを含み得る。

【0137】

[0153] また、本明細書に含まれている様々な開示は、フローチャート、フロー図、構造図、又はブロック図として示されているプロセスとして、説明される場合がある点にも留意されたい。フローチャートは、動作を逐次プロセスとして説明することがあるが、動作の多くは並列に又は同時に実行することができる。加えて、工程の順序は並べ替えられてもよい。プロセスは、その動作が完了すると終了する。

【0138】

[0154] 以下では、さらなる例が、本発明の理解を容易にするために説明される。

【0139】

[0155] 態様１：基板と、基板に結合された集積デバイスとを備えるパッケージ。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を含む第１の部分と、第１の幅とは異なる第２の幅を含む第２の部分とを含む。

【0140】

[0156] 態様２：第２の部分は、円形の平面断面を含む、態様１に記載のパッケージ。

【0141】

[0157] 態様３：第２の部分は、非円形の平面断面を含む、態様１に記載のパッケージ。

【0142】

[0158] 態様４：第２の部分は、十字の平面断面を含む、態様１に記載のパッケージ。

【0143】

[0159] 態様５：第２の部分は、十字と円が組み合わされた形状を有する平面断面を含む、態様１に記載のパッケージ。

【0144】

[0160] 態様６：第１のパッド相互接続子は、基板の第２の面の上に配置されている、態様１～５に記載のパッケージ。

【0145】

[0161] 態様７：第１のパッド相互接続子は、基板の第１の面の上に配置されている、態様１～５に記載のパッケージ。

【0146】

[0162] 態様８：集積デバイスは、第１のパッド相互接続子を通じて基板に結合されている、態様１～７に記載のパッケージ。

【0147】

[0163] 態様９：少なくとも１つの誘電体層の第１の面の上に配置されたはんだレジスト層を更に備え、はんだレジスト層は、第１のパッド相互接続子の厚さ以上の厚さを有する、態様１～８に記載のパッケージ。

【0148】

[0164] 態様１０：第１のパッド相互接続子の第１の部分の一部の上に配置されたはんだレジスト層を更に備える、態様１～８に記載のパッケージ。

【0149】

[0165] 態様１１：はんだレジスト層は、第１のパッド相互接続子の第１の部分の厚さ以上の厚さを有する、態様１０に記載のパッケージ。

【0150】

[0166] 態様１２：集積デバイスは、はんだ相互接続子を通じて基板の第１のパッド相互接続子に結合されており、はんだ相互接続子は、基板の第１のパッド相互接続子の第１の部分及び／又は第２の部分に結合されている、態様１～１１に記載のパッケージ。

【0151】

[0167] 態様１３：基板の第１のパッド相互接続子の第１の部分及び／又は第２の部分に結合されたはんだ相互接続子を更に備える、態様１～１１に記載のパッケージ。

【0152】

[0168] 態様１４：基板はコア層を含む、態様１～１３に記載のパッケージ。

【0153】

[0169] 態様１５：装置は基板を含む。基板は、少なくとも１つの誘電体層と、第１のパッド相互接続子を含む複数の相互接続子とを含む。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【0154】

[0170] 態様１６：第２の部分は、円形の平面断面を含む、態様１５に記載の装置。

【0155】

[0171] 態様１７：第２の部分は、非円形の平面断面を含む、態様１５に記載の装置。

【0156】

[0172] 態様１８：第１のパッド相互接続子は、基板の第２の面の上に配置されている、態様１５～１７に記載の装置。

【0157】

[0173] 態様１９：第１のパッド相互接続子は、基板の第１の面の上に配置されている、態様１５～１７に記載の装置。

【0158】

[0174] 態様２０：少なくとも１つの誘電体層の第１の面の上に配置されたはんだレジスト層を更に備え、はんだレジスト層は、第１のパッド相互接続子の厚さ以上の厚さを有する、態様１５～１９に記載の装置。

【0159】

[0175] 態様２１：第１のパッド相互接続子の第１の部分の一部の上に配置されたはんだレジスト層を更に備える、態様１５～１９に記載の装置。

【0160】

[0176] 態様２２：基板の第１のパッド相互接続子の第１の部分及び／又は第２の部分に結合されたはんだ相互接続子を更に備える、態様１５～２１に記載の装置。

【0161】

[0177] 態様２３：基板はコア層を含む、態様１５～２２に記載の装置。

【0162】

[0178] 態様２４：装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、及び自動車車両内のデバイスからなる群から選択されるデバイスを含む、態様１５～２３に記載の装置。

【0163】

[0179] 態様２５：基板を製造するための方法。本方法は、少なくとも１つの誘電体層を提供する。本方法は、第１のパッド相互接続子を含む複数の相互接続子を形成する。第１のパッド相互接続子は、第１の幅を有する第１の部分と、第１の幅とは異なる第２の幅を有する第２の部分とを含む。

【0164】

[0180] 態様２６：第２の部分は、円形の平面断面を含む、態様２５に記載の方法。

【0165】

[0181] 態様２７：第２の部分は、非円形の平面断面を含む、態様２５に記載の方法。

【0166】

[0182] 態様２８：第１のパッド相互接続子は、基板の第２の面の上に配置されている、態様２５～２７に記載の方法。

【0167】

[0183] 態様２９：第１のパッド相互接続子は、基板の第１の面の上に配置されている、態様２５～２７に記載の方法。

【0168】

[0184] 本明細書で説明されている本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装することができる。本開示の上記の態様は、単なる例に過ぎず、本開示を限定するものとして解釈されるべきではない点に留意されたい。本開示の諸態様の説明は、例示的であることが意図されており、特許請求の範囲を限定することを意図するものではない。それゆえ、本教示は、他のタイプの装置に容易に適用することができ、当業者には、多くの代替形態、修正形態、及び変形形態が明らかとなるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図9D】

【図10】

【図11A】

【図11B】

【図11C】

【図11D】

【図11E】

【図12】

【図13A】

【図13B】

【図14A】

【図14B】

【図15】

【図16】

【国際調査報告】