特表 2024-532890 イメージセンサ、制御方法、制御装置、電子機器と記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-10

(54)【発明の名称】イメージセンサ、制御方法、制御装置、電子機器と記憶媒体

(51)【国際特許分類】

   H04N 25/76 20230101AFI20240903BHJP

   H04N 25/11 20230101ALI20240903BHJP

   H04N 25/702 20230101ALI20240903BHJP

【ＦＩ】

H04N25/76

H04N25/11

H04N25/702

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024513107

(86)(22)【出願日】2022-08-25

(85)【翻訳文提出日】2024-02-26

(86)【国際出願番号】 CN2022114701

(87)【国際公開番号】W WO2023025229

(87)【国際公開日】2023-03-02

(31)【優先権主張番号】202110984568.1

(32)【優先日】2021-08-25

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．アンドロイド

２．ＡＮＤＲＯＩＤ

３．ｉＯＳ

(71)【出願人】

【識別番号】517372494

【氏名又は名称】維沃移動通信有限公司

【氏名又は名称原語表記】ＶＩＶＯ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１， ｖｉｖｏ Ｒｏａｄ， Ｃｈａｎｇ’ａｎ， Ｄｏｎｇｇｕａｎ，Ｇｕａｎｇｄｏｎｇ ５２３８６３， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(72)【発明者】

【氏名】ルオ，イー

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CX41

5C024EX52

5C024GY39

5C024GY41

5C024HX13

5C024HX17

5C024HX23

5C024HX50

(57)【要約】

本出願は、イメージセンサ、制御方法、制御装置、電子機器と記憶媒体を開示し、電子機器技術分野に属する。このイメージセンサは、画素回路アレイであって、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、少なくとも二つのカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、少なくとも二つの画素回路行は、一つの制御信号線を共用し、少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、画素回路行は、白色画素回路又は、カラー画素回路を含み、画素回路列は、白色画素回路又は、カラー画素回路を含む画素回路アレイと、出力信号線に接続される画素信号処理モジュールとを含む。
【選択図】図６

【特許請求の範囲】

【請求項1】

イメージセンサであって、
画素回路アレイであって、前記画素回路アレイは、複数の画素群回路を含み、各前記画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、前記少なくとも二つのカラー画素回路は、前記白色画素回路を取り囲んで設置され、前記画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、前記少なくとも二つの画素回路行は、一つの制御信号線を共用し、前記少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、前記画素回路行は、前記白色画素回路又は、前記カラー画素回路を含み、前記画素回路列は、前記白色画素回路又は、前記カラー画素回路を含む画素回路アレイと、
前記出力信号線に接続される画素信号処理モジュールとを含む、イメージセンサ。

【請求項2】

前記画素信号処理モジュールは、
複数の選択モジュールであって、前記選択モジュールは、第一の出力信号線、第二の出力信号線に接続され、ここで前記第一の出力信号線は、白色画素回路列に対応する出力信号線であり、前記第二の出力信号線は、前記白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、前記白色画素回路列は、前記白色画素回路を含む画素回路列であり、前記カラー画素回路列は、前記カラー画素回路を含む画素回路列である複数の選択モジュールと、
第一の処理モジュールであって、前記第一の処理モジュールは、
複数の第一のサブ処理モジュールであって、前記第一のサブ処理モジュールが前記選択モジュールに接続される複数の第一のサブ処理と、
複数の第二のサブ処理モジュールであって、前記第二のサブ処理モジュールは、第三の出力信号線に接続され、前記第三の出力信号線は、前記白色画素回路列に隣接する他の前記カラー画素回路列に対応する出力信号線である複数の第二のサブ処理モジュールとを含む、第一の処理モジュールと、
前記第一の処理モジュールに接続される第一の処理バッファモジュールとを含む、請求項１に記載のイメージセンサ。

【請求項3】

前記第一の処理バッファモジュールは、
複数の第一の逆多重化モジュールであって、前記第一の逆多重化モジュールが前記第一のサブ処理モジュールに接続される複数の第一の逆多重化モジュールと、
複数の第一のバッファモジュールであって、前記第一のバッファモジュールが前記第一の逆多重化モジュールに接続される複数の第一のバッファモジュールと、
複数の第二のバッファモジュールであって、前記第二のバッファモジュールが前記第一の逆多重化モジュールに接続され、又は前記第二のバッファモジュールが前記第二のサブ処理モジュールに接続される複数の第二のバッファモジュールと、
前記第一のバッファモジュールと前記第二のバッファモジュールに接続される第一の画像処理モジュールとを含む、請求項２に記載のイメージセンサ。

【請求項4】

前記画素信号処理モジュールは、
複数の第一のサンプリングモジュールをさらに含み、前記第一のサンプリングモジュールは、前記出力信号線の出力端に接続される、請求項２に記載のイメージセンサ。

【請求項5】

前記白色画素回路が複数のサブ白色画素回路を含み、前記カラー画素回路が複数のサブカラー画素回路を含む場合、
前記画素回路行は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、
前記画素回路列は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含む、請求項１から４のいずれか１項に記載のイメージセンサ。

【請求項6】

前記画素信号処理モジュールは、
複数の第二の処理モジュールであって、前記第二の処理モジュールが前記出力信号線に接続される複数の第二の処理モジュールと、
第二の処理バッファモジュールであって、前記第二の処理バッファモジュールは、
複数の第二の逆多重化モジュールを含み、前記第二の逆多重化モジュールは、第一のターゲット処理モジュールに接続され、ここで前記第一のターゲット処理モジュールは、第一のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第一のターゲット画素回路列は、前記サブ白色画素回路及び前記サブカラー画素回路を含む画素回路列である第二の処理バッファモジュールと、
複数の第三のバッファモジュールであって、前記第三のバッファモジュールが前記第二の逆多重化モジュールに接続される複数の第三のバッファモジュールと、
複数の第四のバッファモジュールであって、前記第四のバッファモジュールが前記第二の逆多重化モジュールに接続され、又は前記第四のバッファモジュールが第二のターゲット処理モジュールに接続され、前記第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第二のターゲット画素回路列は、前記サブカラー画素回路を含む画素回路列である複数の第四のバッファモジュールと、
第二の画像処理モジュールであって、前記第三のバッファモジュールと前記第四のバッファモジュールに接続される第二の画像処理モジュールとを含む、請求項５に記載のイメージセンサ。

【請求項7】

前記第二の処理バッファモジュールは、
複数の信号合成モジュールをさらに含み、前記信号合成モジュールは、前記第二の画像処理モジュール、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに接続され、前記第一のターゲットバッファモジュールと前記第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである、請求項６に記載のイメージセンサ。

【請求項8】

前記画素信号処理モジュールは、
複数の第二のサンプリングモジュールをさらに含み、前記第二のサンプリングモジュールは、前記第二の処理モジュールと前記出力信号線との間に接続される、請求項６に記載のイメージセンサ。

【請求項9】

請求項１から８のいずれか１項に記載のイメージセンサを含む、電子機器。

【請求項10】

イメージセンサの制御方法であって、前記イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、前記画素回路アレイは、複数の画素群回路を含み、各前記画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、前記複数のカラー画素回路は、前記白色画素回路を取り囲んで設置され、前記画素回路アレイの各画素回路行は、一つの制御信号線を共用し、前記画素回路アレイの各画素回路列は、一つの出力信号線を共用し、前記画素信号処理モジュールは、前記出力信号線に接続され、
前記画素回路行が前記白色画素回路又は、前記カラー画素回路を含み、前記画素回路列が前記白色画素回路又は、前記カラー画素回路を含む場合、前記画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、
前記制御方法は、
前記選択モジュールが第一のターゲット信号を前記第一のサブ処理モジュールに伝送するように制御することと、
前記第一のサブ処理モジュールが前記第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ前記第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の前記第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第一の処理バッファモジュールが前記第一のターゲット信号及び前記第三の出力信号を記憶し、及び前記第一のターゲット信号及び前記第三の出力信号に対して画像処理を行うように制御することとを含み、
前記第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、前記第一の出力信号線は、白色画素回路列に対応する出力信号線であり、前記第二の出力信号線は、前記白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、前記第三の出力信号線は、前記白色画素回路列に隣接する他の前記カラー画素回路列に対応する出力信号線であり、前記白色画素回路列は、前記白色画素回路を含む画素回路列であり、前記カラー画素回路列は、前記カラー画素回路を含む画素回路列である、イメージセンサの制御方法。

【請求項11】

前記第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、
前記の、前記第一の処理バッファモジュールが前記第一のターゲット信号及び前記第三の出力信号に対して順に記憶処理と画像処理を行うように制御することは、
前記第一の逆多重化モジュールが前記第一の出力信号を前記第一のバッファモジュールに記憶し、及び前記第二の出力信号を前記第二のバッファモジュールに記憶するように制御することと、
前記第二のバッファモジュールが前記第三の出力信号を記憶するように制御することと、
前記第一の画像処理モジュールが前記第一のバッファモジュールに記憶された前記第一の出力信号に対して画像処理を行うことにより、前記第一の出力信号の信号品質を向上させ、及び前記第二のバッファモジュールに記憶された前記第二の出力信号及び前記第三の出力信号に対して画像処理を行うことにより、前記第二の出力信号及び前記第三の出力信号の信号品質を向上させるように制御することとを含む、請求項１０に記載の制御方法。

【請求項12】

前記白色画素回路が複数のサブ白色画素回路を含み、前記カラー画素回路が複数のサブカラー画素回路を含む場合、前記画素回路行は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素回路列は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、前記第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、
前記制御方法は、
前記第二の処理モジュールが前記出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の前記出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第二の逆多重化モジュールが第四の出力信号を前記第三のバッファモジュールに記憶し、及び第五の出力信号を前記第四のバッファモジュールに記憶するように制御することと、
前記第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、
前記第二の画像処理モジュールが前記第三のバッファモジュールに記憶された前記第四の出力信号に対して画像処理を行うことにより、前記第四の出力信号の信号品質を向上させ、及び前記第四のバッファモジュールに記憶された前記第五の出力信号及び前記第六の出力信号に対して画像処理を行うことにより、前記第五の出力信号及び前記第六の出力信号の信号品質を向上させるように制御することをさらに含み、
ここで、前記第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、前記第一のターゲット画素回路列は、前記サブ白色画素回路及び前記サブカラー画素回路を含む画素回路列であり、前記第五の出力信号は、前記第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、前記第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第二のターゲット画素回路列は、前記サブカラー画素回路を含む画素回路列である、請求項１０に記載の制御方法。

【請求項13】

前記第二の処理バッファモジュールは、信号合成モジュールをさらに含み、
前記制御方法は、
前記信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御し、前記第一のターゲットバッファモジュールと前記第二のターゲットバッファモジュールとは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールであることをさらに含む、請求項１２に記載の制御方法。

【請求項14】

前記第二の画像処理モジュールが前記信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、前記第二のターゲット信号を強化するように制御し、前記第二のターゲット信号は、前記ターゲット画素群回路におけるサブカラー画素回路の信号であることをさらに含む、請求項１３に記載の制御方法。

【請求項15】

イメージセンサの制御装置であって、前記イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、前記画素回路アレイは、複数の画素群回路を含み、各前記画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、前記複数のカラー画素回路は、前記白色画素回路を取り囲んで設置され、前記画素回路アレイの各画素回路行は、一つの制御信号線を共用し、前記画素回路アレイの各画素回路列は、一つの出力信号線を共用し、前記画素信号処理モジュールは、前記出力信号線に接続され、
前記画素回路行が前記白色画素回路又は、前記カラー画素回路を含み、前記画素回路列が前記白色画素回路又は、前記カラー画素回路を含む場合、前記画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、
前記制御装置は、
前記選択モジュールが第一のターゲット信号を前記第一のサブ処理モジュールに伝送するように制御することと、
前記第一のサブ処理モジュールが前記第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ前記第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の前記第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第一の処理バッファモジュールが前記第一のターゲット信号及び前記第三の出力信号を記憶し、及び前記第一のターゲット信号及び前記第三の出力信号に対して画像処理を行うように制御することとに用いられ、
前記第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、前記第一の出力信号線は、白色画素回路列に対応する出力信号線であり、前記第二の出力信号線は、前記白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、前記第三の出力信号線は、前記白色画素回路列に隣接する他の前記カラー画素回路列に対応する出力信号線であり、前記白色画素回路列は、前記白色画素回路を含む画素回路列であり、前記カラー画素回路列は、前記カラー画素回路を含む画素回路列である、イメージセンサの制御装置。

【請求項16】

前記第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、
前記制御モジュールはさらに、
前記第一の逆多重化モジュールが前記第一の出力信号を前記第一のバッファモジュールに記憶し、及び前記第二の出力信号を前記第二のバッファモジュールに記憶するように制御することと、
前記第二のバッファモジュールが前記第三の出力信号を記憶するように制御することと、
前記第一の画像処理モジュールが前記第一のバッファモジュールに記憶された前記第一の出力信号に対して画像処理を行うことにより、前記第一の出力信号の信号品質を向上させ、及び前記第二のバッファモジュールに記憶された前記第二の出力信号及び前記第三の出力信号に対して画像処理を行うことにより、前記第二の出力信号及び前記第三の出力信号の信号品質を向上させるように制御することとに用いられる、請求項１５に記載のイメージセンサの制御装置。

【請求項17】

前記白色画素回路が複数のサブ白色画素回路を含み、前記カラー画素回路が複数のサブカラー画素回路を含む場合、前記画素回路行は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素回路列は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、前記第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、
前記制御モジュールはさらに、
前記第二の処理モジュールが前記出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の前記出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第二の逆多重化モジュールが第四の出力信号を前記第三のバッファモジュールに記憶し、及び第五の出力信号を前記第四のバッファモジュールに記憶するように制御することと、
前記第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、
前記第二の画像処理モジュールが前記第三のバッファモジュールに記憶された前記第四の出力信号に対して画像処理を行うことにより、前記第四の出力信号の信号品質を向上させ、及び前記第四のバッファモジュールに記憶された前記第五の出力信号及び前記第六の出力信号に対して画像処理を行うことにより、前記第五の出力信号及び前記第六の出力信号の信号品質を向上させるように制御することとに用いられ、
ここで、前記第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、前記第一のターゲット画素回路列は、前記サブ白色画素回路及び前記サブカラー画素回路を含む画素回路列であり、前記第五の出力信号は、前記第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、前記第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第二のターゲット画素回路列は、前記サブカラー画素回路を含む画素回路列である、請求項１５に記載のイメージセンサの制御装置。

【請求項18】

前記第二の処理バッファモジュールは、信号合成モジュールをさらに含み、
前記制御モジュールはさらに、
前記信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御するために用いられ、前記第一のターゲットバッファモジュールと前記第二のターゲットバッファモジュールとは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである、請求項１７に記載のイメージセンサの制御装置。

【請求項19】

前記制御モジュールはさらに、
前記第二の画像処理モジュールが前記信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、前記第二のターゲット信号を強化するように制御するために用いられ、前記第二のターゲット信号は、前記ターゲット画素群回路におけるサブカラー画素回路の信号である、請求項１８に記載のイメージセンサの制御装置。

【請求項20】

プロセッサと、メモリと、前記メモリに記憶されており、前記プロセッサ上で運行できるプログラム又は命令とを含む電子機器であって、前記プログラム又は命令が前記プロセッサにより実行される時、請求項１０から１４のいずれか１項に記載のイメージセンサの制御方法のステップを実現する、電子機器。

【請求項21】

プログラム又は命令が記憶されており、前記プログラム又は命令がプロセッサにより実行される時、請求項１０から１４のいずれか１項に記載のイメージセンサの制御方法のステップを実現する、可読記憶媒体。

【請求項22】

プロセッサと通信インターフェースとを含み、前記通信インターフェースは、前記プロセッサと結合され、前記プロセッサは、プログラム又は命令を運行し、請求項１０から１４のいずれか１項に記載の方法を実現するために用いられる、チップ。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２１年０８月２５日に提出された、出願番号が２０２１１０９８４５６８．１であり、発明名称が「イメージセンサ、制御方法、制御装置、電子機器と記憶媒体」である中国特許出願の優先権を主張しており、その内容のすべては、援用により本出願に取り込まれる。

【0002】

本出願は、電子機器技術分野に属し、具体的にイメージセンサ、制御方法、制御装置、電子機器と記憶媒体に関する。

【背景技術】

【0003】

現在、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）表示技術によって触発された五画素のカラーフィルタアレイ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ、ＣＦＡ）、即ちＲＧＢＷ３．０は、コダックＲＧＢＷ ＣＦＡ、ベイヤーＲＧＢ ＣＦＡなどの従来のＣＦＡアーキテクチャの応用における多くの弊害（例えば色解像度の低下など）を解決した。しかしながら、ＲＧＢＷ３．０の構造は、従来のＣＦＡアーキテクチャに比べて大きく変化し、現在対応する画素アレイの画素信号処理回路方案がないため、ＲＧＢＷ３．０を正確に制御することができなくなる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願の実施例の目的は、関連技術において対応する画素アレイの画素信号処理回路方案がないため、カラーフィルタアレイを正確に制御することができなくなる問題を解決することができるイメージセンサ、制御方法、制御装置、電子機器と記憶媒体を提供することである。

【課題を解決するための手段】

【0005】

第一の態様によれば、本出願の実施例は、イメージセンサを提供し、このイメージセンサは、
画素回路アレイであって、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、少なくとも二つのカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、少なくとも二つの画素回路行は、一つの制御信号線を共用し、少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、画素回路行は、白色画素回路又は、カラー画素回路を含み、画素回路列は、白色画素回路又は、カラー画素回路を含む画素回路アレイと、
出力信号線に接続される画素信号処理モジュールとを含む。

【0006】

第二の態様によれば、本出願の実施例は、電子機器を提供し、この電子機器は、第一の態様に示すイメージセンサを含む。

【0007】

第三の態様によれば、本出願の実施例は、イメージセンサの制御方法を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、この制御方法は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含み、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0008】

第四の態様によれば、本出願の実施例は、イメージセンサの制御装置を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、この制御装置は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、及び第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含み、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0009】

第五の態様によれば、本出願の実施例は、電子機器を提供し、この電子機器は、プロセッサと、メモリと、メモリに記憶され、且つプロセッサ上で運行できるプログラム又は命令とを含み、プログラム又は命令がプロセッサにより実行される時に、第二の態様に記載の方法のステップを実現する。

【0010】

第六の態様によれば、本出願の実施例は、可読記憶媒体を提供し、可読記憶媒体上には、プログラム又は命令が記憶されており、プログラム又は命令がプロセッサにより実行される時に、第二の態様の方法のステップを実現する。

【0011】

第七の態様によれば、本出願の実施例は、チップを提供し、チップは、プロセッサと通信インターフェースとを含み、通信インターフェースは、プロセッサと結合され、プロセッサは、プログラム又は命令を運行し、第二の態様の方法を実現するために用いられる。

【0012】

本出願の実施例では、画素回路アレイは、複数の画素群回路で構成される。画素回路アレイの各画素回路行は、一つの制御信号線路を共用し、画素回路アレイの各画素回路列は、一つの出力信号線路を共用し、具体的に、各行のカラー画素回路は、一つの制御信号線を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。

【発明の効果】

【0013】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡの相補型金属酸化半導体イメージセンサ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｍａｇｅ Ｓｅｎｓｏｒ、ＣＩＳ）における広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【図面の簡単な説明】

【0014】

【図1】本出願の実施例の相補型金属酸化半導体イメージセンサの画素アレイ配置及び画素群配置の概略図である。

【図2】本出願の実施例の相補型金属酸化半導体イメージセンサの画素の構造概略図のその一である。

【図3】本出願の実施例の相補型金属酸化半導体イメージセンサの画素の構造概略図のその二である。

【図4】本出願の実施例の相補型金属酸化半導体イメージセンサの画素回路アレイアーキテクチャの概略図である。

【図5】本出願の実施例の画素回路アレイの構造概略図のその一である。

【図6】本出願の実施例の画素信号処理モジュールの構造概略図のその一である。

【図7】本出願の実施例のアナログデータマルチプレクサの構造概略図である。

【図8】本出願の実施例のデジタルデータ逆多重化装置の構造概略図である。

【図9】本出願の実施例の画素回路アレイの構造概略図のその二である。

【図10】本出願の実施例の画素信号処理モジュールの構造概略図のその二である。

【図11】本出願の実施例の加算器の構造概略図のその一である。

【図12】本出願の実施例の加算器の構造概略図のその二である。

【図13】本出願の実施例のイメージセンサの制御方法のフローチャート概略図である。

【図14】本出願の実施例のイメージセンサの制御装置の概略ブロック図である。

【図15】本出願の実施例の電子機器の概略ブロック図のその一である。

【図16】本出願の実施例の電子機器の概略ブロック図のその二である。

【発明を実施するための形態】

【0015】

以下は、本出願の実施例における図面を結び付けながら、本出願の実施例における技術案を明瞭に記述し、明らかに、記述された実施例は、本出願の一部の実施例であり、すべての実施例ではない。本出願における実施例に基づき、当業者により得られたすべての他の実施例は、いずれも本出願の保護範囲に属する。

【0016】

本出願の明細書と特許請求の範囲における用語である「第一」、「第二」などは、類似している対象を区別するものであり、特定の順序又は前後手順を記述するためのものではない。理解すべきこととして、このように使用される用語は、適切な場合に交換可能であり、それにより本出願の実施例は、ここで図示又は記述されたもの以外の順序で実施されることが可能である。なお、明細書及び請求項における「及び／又は」は、接続される対象のうちの少なくとも一つを表し、文字である「／」は、一般的には前後関連対象が「又は」の関係であることを表す。

【0017】

ＲＧＢＷ３．０を用いるＣＩＳの画素アレイ（Ｐｉｘｅｌ Ａｒｒａｙ）は、画素群で構成される。図１に示すように、各画素群１００は、５つの画素（Ｐｉｘｅｌ）を有し、そのうち４つの有色画素（即ちカラー画素）は、赤色画素１０２、青色画素１０４及び二つの緑色画素１０６を含み、いずれも「Ｌ」形状であり、無色透明の白色画素１０８は、依然として正方形であり、白色画素１０８は、画素群１００の真ん中に位置し、４つの「Ｌ」型の有色画素によって包まれて取り囲まれる。各有色画素のカラーフィルタの下は、感光素子であり、例えばフォトダイオードであり、その役割は、カラーフィルタによってフィルタリングされた光線を、例えば電流、電圧、電位エネルギーなどのバックエンド処理に用いられる電気的信号に変換することである。

【0018】

現代のＣＩＳ製造プロセスにおいて、異形画素（即ち「Ｌ」型）は、そのプロセス及び歩留まりの問題のため、現在依然として消費者向けＣＩＳ製品に大規模に応用することができない。実践を成功させるために、ＲＧＢＷ３．０内の「Ｌ」型有色画素は、複数の矩形画素に分割される。図２と図３に示すように、二つの方案となる。図２に示すように、方案１において、赤領域２０２、青領域２０４、緑領域２０６は、いずれも３つの画素で構成される。中間の白色領域２０８は、４つの画素で構成され、各画素の大きさは、いずれも一致する。図３に示すように、方案２において、各有色領域は、５つの画素で構成され、中心の白色領域２０８は、１６個の画素で構成される。上記いずれの方法においても、緑色画素、赤色画素、青色画素の個数比は、変わらず、常に２：１：１である。しかしながら白色画素の個数変化により、白色領域の画素群領域における占有率が変わり、方法１における白色画素と有色画素との比は、１：３であり、方法２における白色画素と有色画素との比は、４：５である。

【0019】

ＲＧＢＷ３．０を用いるＣＩＳ画素回路アレイアーキテクチャは、図４に示すように、各行の画素は、いずれも一組の画素制御信号を共有し、画素制御信号は、画素のリセット時間を制御するための画素リセット信号（φｒｓｔ）、画素の露光時間を制御するための電荷転送スイッチ信号（φｔｒａｎ）、及び画素の読み取り時間を制御するための画素信号読み取りスイッチ信号（φｓｅｌ）を含み、画素制御信号は、画素制御信号生成モジュール４０２によって生成される。各列の画素は、一つの画素出力信号（Ｖｏｕｔ）伝送線路を共用し、各行の画素は、この共有される伝送線路を順番に使用してＶｏｕｔをバックエンド信号処理回路に伝送する。

【0020】

各画素について、いずれも一つの画素回路を含む。図４に示すように、画素回路４０４は、４トランジスタアクティブ画素ンサ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ、ＡＰＳ）回路を含み、ここで感光のフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）は、光線を電子に変換した後に電荷転送トランジスタ（φｔｒａｎによってそのスイッチを制御する）によってフローティングディフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、ＦＤ）領域に転送する。画素が選択されて読み取られると（φｓｅｌレベルが引き上げられる）、ＦＤにおける電荷量は、Ｍｓｆ及びＭｓｅｌからなるソースフォロワ（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ）によって電圧信号として読み出されてＶｏｕｔとして出力される。

【0021】

ＲＧＢＷ３．０ ＣＦＡを用いた後、それは、ベイヤーＲＧＢ及びコダックＲＧＢＷなどの従来のＣＦＡ形式に比べて、構造が大きく変化したため、従来の画素アレイに対応する画素信号処理回路を適用することができない。本出願によるイメージセンサ及び電子機器は、上記問題を解決することができる。

【0022】

以下では、図面を結び付けながら、具体的な実施例及びその応用シナリオによって本出願の実施例によるイメージセンサ、制御方法、制御装置、電子機器と記憶媒体を詳細に説明する。

【0023】

本出願の実施例は、イメージセンサを提供し、このイメージセンサは、
画素回路アレイであって、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、少なくとも二つのカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、少なくとも二つの画素回路行は、一つの制御信号線を共用し、少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、画素回路行は、白色画素回路又は、カラー画素回路を含み、画素回路列は、白色画素回路又は、カラー画素回路を含む画素回路アレイと、
出力信号線に接続される画素信号処理モジュールとを含む。

【0024】

この実施例では、「Ｌ」型画素構造の方案に対して、画素層のＣＦＡは、図１に示すレイアウトを用い、各画素群は、４つのカラー画素及び１つの白色画素を含み、ここで４つのカラー画素は、赤色画素（Ｒ）、青色画素（Ｂ）及び二つの緑色画素（Ｇ）を含み、いずれも「Ｌ」形状であり、無色透明の白色画素（Ｗ）は、正方形であり、白色画素は、画素群の真ん中に位置し、４つの「Ｌ」型のカラー画素によって包まれて取り囲まれる。

【0025】

画素アレイ６００及び画素アレイ６００に対応する画素回路アレイ７００の回路構造は、図５に示すように、画素回路アレイ７００は、複数の画素群回路７０２で構成され、一つの画素群回路７０２は、複数の画素回路７０４（画素アレイ６００における一つの画素群６０２は、一つの画素群回路６０４に対応し、画素アレイ６００における一つの画素は、一つの画素回路７０４に対応する）で構成され、各行の画素回路は、いずれも画素制御信号生成モジュール８００によって制御される。

【0026】

画素回路行に白色画素回路又は、カラー画素回路が含まれ、且つ画素回路列に白色画素回路又は、カラー画素回路が含まれ、それは、画素回路アレイの各画素回路行が一つの制御信号線路を共用し、画素回路アレイの各画素回路列が一つの出力信号線路を共用することに相当し、具体的に、各行のカラー画素回路は、一つの画素制御信号（即ち制御信号線路）を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。各列のカラー画素回路の出力電圧信号は、Ｖｏｕｔであり、各列の白色画素回路から出力される電圧信号は、Ｖｏｕｔ＿ｗであり、信号伝送線路は、各列の出力信号（Ｖｏｕｔ及びＶｏｕｔ＿ｗ）を画素信号処理モジュール９００に伝送し、画素信号処理モジュール９００によって処理される。

【0027】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【0028】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の選択モジュールであって、選択モジュールは、第一の出力信号線、第二の出力信号線に接続され、ここで第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である複数の選択モジュールと、第一の処理モジュールであって、第一の処理モジュールは、複数の第一のサブ処理モジュールであって、第一のサブ処理モジュールが選択モジュールに接続される複数の第一のサブ処理モジュールと、複数の第二のサブ処理モジュールであって、第二のサブ処理モジュールは、第三の出力信号線に接続され、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線である、複数の第二のサブ処理モジュールとを含む第一の処理モジュールと、第一の処理モジュールに接続される第一の処理バッファモジュールとを含む。

【0029】

ここで、選択モジュールは、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を第一のサブ処理モジュールに伝送し、第一のサブ処理モジュールは、第一の出力信号又は、第二の出力信号に対して増幅処理を行い、及び増幅処理後の第一の出力信号又は、第二の出力信号に対してアナログデジタル変換処理を行い、第二のサブ処理モジュールは、第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うために用いられる。第一の処理バッファモジュールは、第一の出力信号、第二の出力信号及び第三の出力信号を記憶し、且つ記憶された第一の出力信号、第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第一の出力信号、第二の出力信号及び第三の出力信号の信号品質を向上させるために用いられ、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0030】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0031】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられる。

【0032】

例示的に、図６に示すように、画素信号処理モジュール９００は、アナログデータマルチプレクサ（Ａｎａｌｏｇ Ｄａｔａ Ｍｕｌｔｉｐｌｅｘｅｒ、ＭＵＸ）９０２、第一のサブ処理モジュール９０４、第二のサブ処理モジュール９０６及び第一の処理バッファモジュール９０８を含む。各列のカラー画素回路７０４２の出力信号は、Ｖｏｕｔであり、各列の白色画素回路７０４４の出力信号は、Ｖｏｕｔ＿ｗであり、一つの出力信号Ｖｏｕｔ及び一つの出力信号Ｖｏｕｔ＿ｗは、一つのＭＵＸ ９０２を通過した後、一つの第一のサブ処理モジュール９０４を多重化し、ここで、ＭＵＸは、即ち上記選択モジュールであり、第一のサブ処理モジュール９０４は、一つのプログラマブルゲインアンプ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）回路９０４２及び一つのアナログデジタル変換器（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ、ＡＤＣ）回路９０４４を含み、第二のサブ処理モジュール９０６は、一つのＰＧＡ回路９０６２及び一つのＡＤＣ回路９０６４を含む。ＰＧＡ回路は、信号に対して増幅処理を行うために用いられ、その出力された信号ＶＰＧＡはさらに、ＡＤＣ回路に入力され、ＡＤＣ回路は、信号ＶＰＧＡに対してアナログデジタル変換処理を行うために用いられる。第一の処理バッファモジュール９０８は、ＩＳＰ及び画像バッファであり、信号に対して記憶と画像処理を行うために用いられる。

【0033】

説明すべきこととして、図６に示すように、ＭＵＸ９０２の二つの入力信号は、それぞれ一列の画素群回路における一つの白色画素回路列の出力信号Ｖｏｕｔ＿ｗ、及びこの列の画素群回路におけるいずれか一つのカラー画素回路列の出力信号Ｖｏｕｔである。

【0034】

行ごとに走査する方式で画素回路の信号を読み取る場合、まず１行目の画素を読み取り、例えばカラー画素Ｒの信号及びカラー画素Ｇの信号を読み取り、カラー画素Ｒの信号は、ＭＵＸ ９０２に伝送され、さらにＰＧＡ回路、ＡＤＣ回路に伝送して処理され、カラー画素Ｇの信号がＰＧＡ回路、ＡＤＣ回路に直接伝送されて処理される。次に２行目の画素を読み取り、例えば白色画素Ｗの信号を読み取り、白色画素Ｗの信号をＭＵＸ ９０２に伝送し、さらにＰＧＡ回路、ＡＤＣ回路に伝送し、且つカラー画素Ｒの信号と同じＰＧＡ回路、ＡＤＣ回路を共用する。１行目の画素と２行目の画素を同時に読み取らないため、ＰＧＡ回路、ＡＤＣ回路の処理が競合することはない。

【0035】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0036】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュールであって、第一の逆多重化モジュールが第一のサブ処理モジュールに接続される複数の第一の逆多重化モジュールと、複数の第一のバッファモジュールであって、第一のバッファモジュールが第一の逆多重化モジュールに接続される複数の第一のバッファモジュールと、複数の第二のバッファモジュールであって、第二のバッファモジュールが第一の逆多重化モジュールに接続されるか又は、第二のバッファモジュールが第二のサブ処理モジュールに接続される複数の第二のバッファモジュールと、第一のバッファモジュールと第二のバッファモジュールに接続される第一の画像処理モジュールとを含む。

【0037】

ここで、第一のバッファモジュールは、第一の出力信号を記憶するために用いられ、第二のバッファモジュールが第一の逆多重化モジュールに接続される場合、第二の出力信号を記憶するために用いられ、第二のバッファモジュールが第二のサブ処理モジュールに接続される場合、第三の出力信号を記憶するために用いられ、第一の画像処理モジュールは、第一の出力信号、第二の出力信号及び第三の出力信号に対して画像処理を行うために用いられる。

【0038】

この実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュール、複数の第一のバッファモジュール、複数の第二のバッファモジュールと第一の画像処理モジュールを含む。第一の逆多重化モジュールは、第一のサブ処理モジュールから出力された第一の出力信号及び第二の出力信号をそれぞれ異なるバッファモジュールに伝送するために用いられる。具体的に、第一の出力信号は、第一のバッファモジュールに伝送され、第二の出力信号は、第二のバッファモジュールに伝送され、第三の出力信号は、第二のバッファモジュールに伝送され、つまり、第一のバッファモジュールに白色画素回路列の出力信号が記憶され、第二のバッファモジュールにカラー画素回路列の出力信号が記憶される。

【0039】

第一の画像処理モジュールはさらに、第一のバッファモジュールと第二のバッファモジュール内に記憶された信号に対して画像処理を行う。

【0040】

説明すべきこととして、複数の第一の逆多重化モジュールの数は、選択モジュールの数と等しい。

【0041】

例示的に、図６に示すように、第一の処理バッファモジュール９０８に入った後、第一の処理バッファモジュール９０８のデジタルデータ逆多重化装置（Ｄｉｇｉｔａｌ Ｄａｔａ Ｄｅｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）９０８２によって第一の出力信号及び第二の出力信号を異なるバッファモジュール（Ｂｕｆｆｅｒ及びＢｕｆｆｅｒ＿Ｗ）に記憶し、ＤＥＭＵＸは、即ち上記第一の逆多重化モジュールである。具体的に、第二の出力信号及び第三の出力信号（即ちカラー画素列の出力信号）は、Ｂｕｆｆｅｒにバッファリングされ、第一の出力信号（即ち白色画素列の出力信号）は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされる。バッファリングされた信号はさらに、ＩＳＰ ９０８４に入ってデジタル画像処理に関連するステップが行われる。

【0042】

上記方式により、カラー画素列の出力信号と白色画素列の出力信号とに対して独立したバッファリングを行い、第一の画像処理モジュールは、任意の場所でカラー画素列の出力信号又は、白色画素列の出力信号を選択して後処理を行うことができ、画像信号処理の種類を大幅に豊富にする。

【0043】

説明すべきこととして、ＤＥＭＵＸ ９０８２の回路構造は、図８に示すように、ＤＥＭＵＸ ９０８２は、φＳｅｌ２信号によって制御され、ＡＤＣの出力信号をそれぞれＢｕｆｆｅｒとＢｕｆｆｅｒ＿Ｗに入力する。

【0044】

一般的なバッファモジュールは、ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＤＲＡＭ）、スタティックランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＳＲＡＭ）などがある。

【0045】

図６では、データ逆多重化装置は、ＡＤＣの前に配備されてもよく、この時にデータ逆多重化装置は、デジタルデータ逆多重化装置ではなくアナログデータ逆多重化装置を使用しなければならない。

【0046】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の第一のサンプリングモジュールをさらに含み、第一のサンプリングモジュールは、出力信号線の出力端に接続される。

【0047】

第一のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0048】

この実施例では、画素信号処理モジュールは、複数の第一のサンプリングモジュールをさらに含み、第一のサンプリングモジュールの一端は、出力信号線の出力端に接続され、第一のサンプリングモジュールの他端は、選択モジュール又は、第二のサブ処理モジュールに接続され、第一のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0049】

例示的に、図６に示すように、各列のカラー画素回路の出力信号は、Ｖｏｕｔであり、各列の白色画素回路の出力信号は、Ｖｏｕｔ＿ｗであり、出力信号Ｖｏｕｔ及び出力信号Ｖｏｕｔ＿ｗは、いずれも独立した相関二重サンプリング（Ｃｏｒｒｏｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ、ＣＤＳ）回路９１０（即ち第一のサンプリングモジュール）によってノイズ除去処理を行う。具体的に、二回のサンプリング（サンプリング信号がコンデンサＣ１とコンデンサＣ２に記憶される）により、演算増幅器ＡＣＤＳを使用して信号減算を行って二回のサンプリング信号の差を得て、即ちＶＣＤＳ信号を得る。ＣＤＳ回路９１０から出力されたＶＣＤＳ信号は、ＰＧＡ回路に入力されて調整可能な信号増幅操作が行われる。

【0050】

図７に示すように、ＭＵＸは、スイッチＳ１、スイッチＳ２及び演算増幅器を含み、ＭＵＸは、φＳｅｌ１信号によって制御され、ＣＤＳから出力されるＶＣＤＳとＶＣＤＳ＿Ｗ信号は、ＭＵＸに入って信号合成が行われる。

【0051】

上記方式により、カラー画素回路列の出力信号及び白色画素回路列の出力信号に対してノイズ除去処理を行い、信号の正確性を向上させることを実現する。

【0052】

説明すべきこととして、図６に示すように、画素信号処理モジュール９００における各画素信号処理リンク上のサブモジュールは、いずれも信号処理＆制御信号モジュール９１２によってタイミング及び制御信号を提供する必要がある。画素信号が全てのリンク上のサブモジュールを走査完了し且つＢｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされた後、信号は、ＩＳＰ ９０８４に入ってデジタル画像処理に関連するステップを行う。処理が完了した後にＩ／Ｏ ９１４によって最後の画像信号がＣＩＳチップの外に出力される。

【0053】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含む。

【0054】

この実施例では、白色画素を複数の矩形サブ白色画素に分割し、カラー画素を複数の矩形サブカラー画素に分割する合成画素方案（図２と図３に示す）について、図２に示す構造を例として、画素アレイ６００の各画素群６０２は、１６個のサブ画素を含み、従って図９に示すように、画素回路アレイ７００の各画素群回路７０２は、１６個のサブ画素回路７０６を含み、具体的に４個のサブ白色画素回路及び１２個のサブカラー画素回路である。各行のサブ画素回路は、いずれも画素制御信号生成モジュール８００によって制御され、各列のサブ画素回路の出力信号は、画素信号処理モジュール９００に伝送され、画素信号処理モジュール９００によって処理される。

【0055】

画素回路アレイにおいて、各行におけるサブ画素回路は、二つの状況を含み、一つは、各行にサブカラー画素回路のみを含み、もう一つは、各行にサブ白色画素回路及びサブカラー画素回路が含まれ、各列におけるサブ画素回路は、二つの状況を含み、一つは、各列にサブカラー画素回路のみを含み、もう一つは、各列にサブ白色画素回路及びサブカラー画素回路が含まれる。

【0056】

各行の全てのサブ画素回路（サブカラー画素回路であろうとサブ白色画素回路であろうと）は、いずれも画素制御信号生成モジュールによって制御され、つまり、各行の全てのサブ画素回路は、一つの画素制御信号（即ち制御信号線）を共用する。各列の全てのサブ画素回路（サブカラー画素回路であろうとサブ白色画素回路であろうと）から出力される信号は、画素信号処理モジュールへ一本の信号伝送線路（即ち出力信号線）を共用する。

【0057】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）の合成画素方案に適用され、ＣＦＡの合成画素方案が従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、画素回路アレイにおける各画素回路は、いずれも信号処理及び読み出しを行うことができ、ＣＦＡ画素構造を適応して用いると同時に、画素間の信号のクロストークを効果的に回避する。

【0058】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、第二の処理モジュールが出力信号線に接続される複数の第二の処理モジュールと、第二の処理バッファモジュールであって、第二の処理バッファモジュールは、複数の第二の逆多重化モジュールを含み、第二の逆多重化モジュールは、第一のターゲット処理モジュールに接続され、ここで第一のターゲット処理モジュールは、第一のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列である第二の処理バッファモジュールと、第二の逆多重化モジュールに接続される複数の第三のバッファモジュールと、複数の第四のバッファモジュールであって、第四のバッファモジュールが第二の逆多重化モジュールに接続され、又は第四のバッファモジュールが第二のターゲット処理モジュールに接続され、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である複数の第四のバッファモジュールと、第三のバッファモジュールと第四のバッファモジュールに接続される第二の画像処理モジュールとを含む。

【0059】

ここで、第二の処理モジュールは、出力信号線の出力信号に対して増幅処理を行い、且つ増幅処理を行った後の出力信号に対してアナログデジタル変換処理を行うために用いられ、第三のバッファモジュールは、第四の出力信号を記憶するために用いられ、第四の出力信号が第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第四のバッファモジュールは、第二の逆多重化モジュールに接続される場合、第五の出力信号を記憶するために用いられ、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第四のバッファモジュールは、第二のターゲット処理モジュールに接続される場合、第二のターゲット処理モジュールの第六の出力信号を記憶するために用いられ、第二の画像処理モジュールは、第四の出力信号、第五の出力信号及び第六の出力信号に対して画像処理を行い、それにより第四の出力信号、第五の出力信号及び第六の出力信号の信号品質を向上させるために用いられ、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0060】

この実施例では、合成画素方案について、画素信号処理モジュールは、複数の第二の処理モジュール及び一つの第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、複数の第二の逆多重化モジュール、複数の第三のバッファモジュール、複数の第四のバッファモジュール及び一つの第二の画像処理モジュールを含む。第二の処理モジュールは、出力信号線の出力信号に対して増幅処理とアナログデジタル変換処理を行うために用いられ、第二の逆多重化モジュールは、増幅処理とアナログデジタル変換処理を行った後の第一のターゲット画素回路列の出力信号をそれぞれ異なるバッファモジュール（即ち第三のバッファモジュールと第四のバッファモジュール）に伝送して記憶する。具体的に、第一のターゲット画素回路列の出力信号は、サブ白色画素回路の信号（即ち第四の出力信号）及びサブカラー画素回路の信号（即ち第五の出力信号）を含み、第二の逆多重化モジュールを利用して第四の出力信号を第三のバッファモジュールに伝送して記憶し、第二の逆多重化モジュールを利用して第五の出力信号を第四のバッファモジュールに伝送して記憶する。

【0061】

また、第二のターゲット画素回路列の出力信号は、サブカラー画素回路の信号（即ち第六の出力信号）のみを含み、第二のターゲット画素回路列の出力信号を、第二のターゲット処理モジュールを利用して増幅処理とアナログデジタル変換処理を行った後、第四のバッファモジュールに直接伝送して記憶する。

【0062】

第二の画像処理モジュールはさらに、第三のバッファモジュールと第四のバッファモジュール内に記憶された信号に対して画像処理を行う。

【0063】

ここで、第一のターゲット処理モジュールと第二のターゲット処理モジュールは、いずれも一つのＰＧＡ回路及び一つのＡＤＣ回路を含む。ＰＧＡ回路は、信号に対して増幅処理を行うために用いられ、その出力された信号ＶＰＧＡ又は、信号ＶＰＧＡ／Ｗはさらに、ＡＤＣ回路に入力され、ＡＤＣ回路は、信号ＶＰＧＡ又は、信号ＶＰＧＡ／Ｗに対してアナログデジタル変換処理を行うために用いられる。

【0064】

例示的に、図１０に示すように、画素信号処理モジュール９００は、第一のターゲット処理モジュール９１６、第二のターゲット処理モジュール９１８及び第二の処理バッファモジュール９２０を含む。各サブカラー画素回路列の出力信号は、Ｖｏｕｔであり、サブ白色画素回路及びサブカラー画素回路を含む各画素回路列の出力信号は、Ｖｏｕｔ／ｗであり、出力信号Ｖｏｕｔは、第二のターゲット処理モジュール９１８を通過し、出力信号Ｖｏｕｔ／ｗは、第一のターゲット処理モジュール９１６を通過し、ＩＳＰ及び画像バッファ（即ち第二の処理バッファモジュール９２０）に入る。第一のターゲット処理モジュール９１６は、一つのＰＧＡ回路９１６２及び一つのＡＤＣ回路９１６４を含み、第二のターゲット処理モジュール９１８は、一つのＰＧＡ回路９１８２及び一つのＡＤＣ回路９１８４を含む。

【0065】

一つの画素群において、サブ白色画素は、中間の二列のみに存在するため、サブ白色画素が存在する列リンクに一つのＤＥＭＵＸ ９２０２を設置し、出力信号Ｖｏｕｔ／ｗがＤＥＭＵＸ ９２０２を通過した後、サブカラー画素情報（即ち上記第五の出力信号）とサブ白色画素情報（即ち上記第四の出力信号）をそれぞれ異なるバッファモジュール（Ｂｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗ）にバッファリングする。具体的に、第五の出力信号は、Ｂｕｆｆｅｒにバッファリングされ、第四の出力信号は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされる。また、サブカラー画素回路のみを含む画素回路列の出力信号Ｖｏｕｔ（即ち上記第六の出力信号）は、Ｂｕｆｆｅｒにバッファリングされる。

【0066】

行ごとに走査する方式で画素回路の信号を読み取る場合、まず１行目の画素を読み取り、例えばサブカラー画素Ｒ１、Ｒ２、Ｇ１、Ｇ２の信号を読み取り、サブカラー画素Ｒ１、Ｇ２の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、対応するＢｕｆｆｅｒに記憶され、サブカラー画素Ｒ２、Ｇ１の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、ＤＥＭＵＸによって対応するＢｕｆｆｅｒに割り当てられて記憶される。次に２行目の画素を読み取り、例えばサブカラー画素Ｒ３、Ｇ３の信号及びサブ白色画素Ｗ１、Ｗ２の信号を読み取り、サブカラー画素Ｒ３、Ｇ３の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、対応するＢｕｆｆｅｒに記憶され、サブ白色画素Ｗ１、Ｗ２の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、ＤＥＭＵＸによって対応するＢｕｆｆｅｒ＿Ｗに割り当てられて記憶される。

【0067】

上記方式により、画素信号処理モジュールは、合成画素方案の画素アレイを適応して用い、異なるバッファモジュールを使用することによってサブカラー画素回路の信号とサブ白色画素回路の信号に対して独立したバッファリングを行い、信号間の混乱と混雑を回避し、ＩＳＰが後処理を行うことに利便性を提供する。

【0068】

説明すべきこととして、一般的なバッファモジュールは、ＤＲＡＭ、ＳＲＡＭなどがある。ＤＥＭＵＸの回路構造は、図８に示す。図１０では、データ逆多重化装置は、ＡＤＣの前に配備されてもよく、この時にデータ逆多重化装置は、デジタルデータ逆多重化装置ではなくアナログデータ逆多重化装置を使用しなければならない。

【0069】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、複数の信号合成モジュールをさらに含み、信号合成モジュールは、第二の画像処理モジュール、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに接続され、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0070】

ここで、信号合成モジュールは、第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるために用いられ、即ち第一のターゲットバッファモジュールの出力信号及び第二のターゲットバッファモジュールの出力信号を強化する。

【0071】

この実施例では、合成画素方案では、同色画素の信号融合が必要な場合があるため、サブカラー画素の同色画素合成は、一般的に画素アレイにおいて発生し、サブ白色画素の信号合成は、画素アレイにおいて比較的実現しにくい。

【0072】

これに対して、本出願の実施例は、サブ白色画素の信号融合方案を提供し、サブカラー画素信号融合を用いる場合、信号合成モジュールを利用して対応するサブ白色画素信号を信号融合させる。具体的に、第二の処理バッファモジュールは、複数の信号合成モジュールを含み、信号合成モジュールは、ターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号に用いられ、隣接する行の二つのサブ白色画素回路の信号は、それぞれ第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに記憶された信号であり、ターゲット画素群回路は、画素回路アレイにおけるいずれか一つの画素群回路である。

【0073】

例示的に、図１０に示すように、二つの隣接するＢｕｆｆｅｒ＿Ｗの出力端に一つの加算器９２０６（即ち上記信号合成モジュール）を設置することにより、サブ白色画素（例えば、サブ白色画素Ｗ１とサブ白色画素Ｗ２、又は、サブ白色画素Ｗ３とサブ白色画素Ｗ４）の信号融合を容易に実現することができる。説明すべきこととして、図１０に示すように、加算器９２０６は、ＡＤＣの後であるため、デジタル信号合成を行うこととなる。

【0074】

加算器の回路構造は、図１１に示すように、加算器は、複数の全加算器で構成され、全加算器の回路構造を図１２に示す。Ｎビットのバイナリデジタル信号Ａ１、Ａ２、．．．．．．、ＡＮとＮビットのバイナリデジタル信号Ｂ１、Ｂ２、．．．．．．、ＢＮは、加算器を通過した後にそれぞれＮビットのバイナリデジタル信号Ｓ１、Ｓ２、．．．．．．、ＳＮを生成する。Ｃ１、Ｃ２、．．．．．．ＣＮは、加算における桁上げである。

【0075】

上記方式により、隣接する二つのサブ白色画素信号の融合を実現し、ＩＳＰの後処理に利便性を提供する。

【0076】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の第二のサンプリングモジュールをさらに含み、第二のサンプリングモジュールは、第二の処理モジュールと出力信号線との間に接続される。ここで、第二のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0077】

この実施例では、画素信号処理モジュールは、複数の第二のサンプリングモジュールをさらに含み、第二のサンプリングモジュールの一端は、出力信号線の出力端に接続され、第二のサンプリングモジュールの他端は、第二の処理モジュールに接続され、第二のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0078】

例示的に、図１０に示すように、サブカラー画素回路のみを含む各画素回路列の出力信号は、Ｖｏｕｔであり、サブカラー画素回路及びサブ白色画素回路を含む各画素回路列の出力信号は、Ｖｏｕｔ／ｗであり、出力信号Ｖｏｕｔ及び出力信号Ｖｏｕｔ／ｗは、いずれも独立したＣＤＳ ９２２（即ち第二のサンプリングモジュール）によってノイズ除去処理を行う。

【0079】

上記方式により、出力信号線の出力信号に対してノイズ除去処理を行い、信号の正確性を向上させることを実現する。

【0080】

説明すべきこととして、図１０に示すように、画素信号処理モジュールにおける各画素信号処理リンク上のサブモジュールは、いずれも信号処理＆制御信号モジュール９１２によってタイミング及び制御信号を提供する必要がある。画素信号が全てのリンク上のサブモジュールを走査完了し且つＢｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされた後、信号は、ＩＳＰ ９２０４に入ってデジタル画像処理に関連するステップを行う。処理が完了した後にＩ／Ｏ ９１４によって最後の画像信号がＣＩＳチップの外に出力される。

【0081】

本出願の実施例は、電子機器を提供し、この電子機器は、上記実施例のイメージセンサを含む。

【0082】

この実施例では、イメージセンサの画素回路アレイは、複数の画素群回路で構成される。画素回路アレイの各画素回路行は、一つの制御信号線路を共用し、画素回路アレイの各画素回路列は、一つの出力信号線路を共用し、具体的に、各行のカラー画素回路は、一つの制御信号線を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。

【0083】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【0084】

この電子機器は、移動電子機器であってもよく、非移動電子機器であってもよい。例示的には、移動電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、パームトップコンピュータ、車載電子機器、ウェアラブルデバイス、ウルトラモバイルパーソナルコンピュータ（Ｕｌｔｒａ－Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＵＭＰＣ）、ネットブック又はパーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、ＰＤＡ）などであってもよく、非移動電子機器は、サーバ、ネットワーク接続型ストレージ（Ｎｅｔｗｏｒｋ Ａｔｔａｃｈｅｄ Ｓｔｏｒａｇｅ、ＮＡＳ）、パーソナルコンピュータ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＰＣ）、テレビ（Ｔｅｌｅｖｉｓｉｏｎ、ＴＶ）、預入支払機又はセルフサービス機などであってもよく、本出願の実施例は、具体的に限定しない。

【0085】

本出願の実施例における電子機器は、オペレーティングシステムを有する装置であってもよい。このオペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ）オペレーティングシステムであってもよく、ｉｏｓオペレーティングシステムであってもよく、他の可能なオペレーティングシステムであってもよく、本出願の実施例は、具体的に限定しない。

【0086】

本出願の実施例は、イメージセンサの制御方法を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、図１３に示すように、制御方法は、
ステップ１３０２において、選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
ステップ１３０４において、第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
ステップ１３０６において、第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含む。

【0087】

ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0088】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0089】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0090】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0091】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号に対して順に記憶処理と画像処理を行うように制御することは、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとを含む。

【0092】

この実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュール、複数の第一のバッファモジュール、複数の第二のバッファモジュールと第一の画像処理モジュールを含む。第一の逆多重化モジュールは、第一のサブ処理モジュールから出力された第一の出力信号及び第二の出力信号をそれぞれ異なるバッファモジュールに伝送するために用いられる。具体的に、第一の出力信号は、第一のバッファモジュールに伝送され、第二の出力信号は、第二のバッファモジュールに伝送され、第三の出力信号は、第二のバッファモジュールに伝送され、つまり、第一のバッファモジュールに白色画素回路列の出力信号が記憶され、第二のバッファモジュールにカラー画素回路列の出力信号が記憶される。

【0093】

第一の画像処理モジュールはさらに、第一のバッファモジュールと第二のバッファモジュール内に記憶された信号に対して画像処理を行い、ここで画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0094】

上記方式により、カラー画素列の出力信号と白色画素列の出力信号とに対して独立したバッファリングを行い、第一の画像処理モジュールは、任意の場所でカラー画素列の出力信号又は、白色画素列の出力信号を選択して後処理を行うことができ、画像信号処理の種類を大幅に豊富にする。

【0095】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、この制御方法は、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとをさらに含み、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0096】

この実施例では、合成画素方案について、画素信号処理モジュールは、複数の第二の処理モジュール及び一つの第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、複数の第二の逆多重化モジュール、複数の第三のバッファモジュール、複数の第四のバッファモジュール及び一つの第二の画像処理モジュールを含む。第二の処理モジュールは、出力信号線の出力信号に対して増幅処理とアナログデジタル変換処理を行うために用いられ、第二の逆多重化モジュールは、増幅処理とアナログデジタル変換処理を行った後の第一のターゲット画素回路列の出力信号をそれぞれ異なるバッファモジュール（即ち第三のバッファモジュールと第四のバッファモジュール）に伝送して記憶する。具体的に、第一のターゲット画素回路列の出力信号は、サブ白色画素回路の信号（即ち第四の出力信号）及びサブカラー画素回路の信号（即ち第五の出力信号）を含み、第二の逆多重化モジュールを利用して第四の出力信号を第三のバッファモジュールに伝送して記憶し、第二の逆多重化モジュールを利用して第五の出力信号を第四のバッファモジュールに伝送して記憶する。

【0097】

また、第二のターゲット画素回路列の出力信号は、サブカラー画素回路の信号（即ち第六の出力信号）のみを含み、第二のターゲット画素回路列の出力信号を、第二のターゲット処理モジュールを利用して増幅処理とアナログデジタル変換処理を行った後、第四のバッファモジュールに直接伝送して記憶する。

【0098】

第二の画像処理モジュールはさらに、第三のバッファモジュールと第四のバッファモジュール内に記憶された信号に対して画像処理を行い、ここで画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0099】

上記方式により、画素信号処理モジュールは、合成画素方案の画素アレイを適応して用い、異なるバッファモジュールを使用することによってサブカラー画素回路の信号とサブ白色画素回路の信号に対して独立したバッファリングを行い、信号間の混乱と混雑を回避し、ＩＳＰが後処理を行うことに利便性を提供する。

【0100】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、この制御方法は、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御し、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールであることをさらに含む。

【0101】

この実施例では、合成画素の方案では、同色画素の信号融合が必要な場合があるため、サブカラー画素の同色画素合成は、一般的に画素アレイにおいて発生し、サブ白色画素の信号合成は、画素アレイにおいて比較的実現しにくい。

【0102】

これに対して、本出願の実施例は、サブ白色画素の信号融合方案を提供し、サブカラー画素信号融合を用いる場合、信号合成モジュールを利用して対応するサブ白色画素信号を信号融合させる。具体的に、第二の処理バッファモジュールは、複数の信号合成モジュールを含み、信号合成モジュールは、ターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号に用いられ、隣接する行の二つのサブ白色画素回路の信号は、それぞれ第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに記憶された信号であり、ターゲット画素群回路は、画素回路アレイにおけるいずれか一つの画素群回路である。

【0103】

上記方式により、隣接する二つのサブ白色画素信号の融合を実現し、ＩＳＰの後処理に利便性を提供する。

【0104】

さらに、本出願の一つの実施例では、この制御方法は、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御し、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号であることをさらに含む。

【0105】

この実施例では、サブカラー画素信号が互いに信号融合を行い、及びサブ白色画素信号も互いに信号整合を行う場合、同一の画素群における融合完了後のサブ白色画素信号と融合完了後のサブカラー画素信号とをペアリングさせ、つまり、第二の画像処理モジュールを利用して同一の画素群におけるサブ白色画素信号とサブカラー画素信号との信号融合を実現し、それによりサブカラー画素の感光程度を強化する。

【0106】

上記方式により、ＩＳＰの後処理に利便性を提供し、同時に画像信号処理の種類を大幅に豊富にする。

【0107】

説明すべきこととして、本出願の実施例によるイメージセンサの制御方法について、実行本体は、イメージセンサの制御装置、又は、このイメージセンサの制御装置におけるイメージセンサの制御方法を実行するための制御モジュールであってもよい。本出願の実施例ではイメージセンサの制御装置がイメージセンサの制御方法を実行することを例にし、本出願の実施例によるイメージセンサの制御装置を説明する。

【0108】

本出願の実施例は、イメージセンサの制御装置を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、図１４に示すように、この制御装置は、制御モジュール１４０２を含み、この制御モジュール１４０２は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとに用いられ、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0109】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0110】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0111】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0112】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、制御モジュール１４０２はさらに、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとに用いられる。

【0113】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、制御モジュール１４０２はさらに、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとに用いられ、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0114】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、制御モジュール１４０２はさらに、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御ために用いられ、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0115】

さらに、本出願の一つの実施例では、制御モジュール１４０２はさらに、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御するために用いられ、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号である。

【0116】

本出願の実施例におけるイメージセンサの制御装置１４００は、装置であってもよく、端末における部材、集積回路又はチップであってもよい。この装置は、移動電子機器であってもよく、非移動電子機器であってもよい。例示的には、移動電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、パームトップコンピュータ、車載電子機器、ウェアラブルデバイス、ウルトラモバイルパーソナルコンピュータ（Ｕｌｔｒａ－Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＵＭＰＣ）、ネットブック又はパーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、ＰＤＡ）などであってもよく、非移動電子機器は、サーバ、ネットワーク接続型ストレージ（Ｎｅｔｗｏｒｋ Ａｔｔａｃｈｅｄ Ｓｔｏｒａｇｅ、ＮＡＳ）、パーソナルコンピュータ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＰＣ）、テレビ（Ｔｅｌｅｖｉｓｉｏｎ、ＴＶ）、預入支払機又はセルフサービス機などであってもよく、本出願の実施例は、具体的に限定しない。

【0117】

本出願の実施例におけるイメージセンサの制御装置１４００は、オペレーティングシステムを有する装置であってもよい。このオペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ）オペレーティングシステムであってもよく、ｉｏｓオペレーティングシステムであってもよく、他の可能なオペレーティングシステムであってもよく、本出願の実施例は、具体的に限定しない。

【0118】

本出願の実施例によるイメージセンサの制御装置１４００は、図１３の方法の実施例において実現される各プロセスを実現することができ、説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0119】

選択的に、図１５に示すように、本出願の実施例は、電子機器１５００をさらに提供し、プロセッサ１５０２と、メモリ１５０４と、メモリ１５０４に記憶されており、且つプロセッサ１５０２上で運行できるプログラム又は命令とを含み、このプログラム又は命令がプロセッサ１５０２により実行される時、上記画素アレイの制御方法の実施例の各プロセスを実現し、且つ同じ技術的効果を達成することができ、説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0120】

注意すべきこととして、本出願の実施例における電子機器は、上記の移動電子機器と非移動電子機器を含む。

【0121】

図１６は、本出願の実施例を実現する電子機器のハードウェア構造概略図である。

【0122】

この電子機器１６００は、無線周波数ユニット１６０２、ネットワークモジュール１６０４、オーディオ出力ユニット１６０６、入力ユニット１６０８、センサ１６１０、表示ユニット１６１２、ユーザ入力ユニット１６１４、インターフェースユニット１６１６、メモリ１６１８、及びプロセッサ１６２０などの部材を含むが、それらに限らない。

【0123】

当業者であれば理解できるように、電子機器１６００は、各部材に給電する電源（例えば、電池）をさらに含んでもよく、電源は、電源管理システムによってプロセッサ１６２０にロジック的に接続されてもよく、それにより電源管理システムによって充放電管理及び消費電力管理などの機能を実現することができる。図１６に示す電子機器構造は、電子機器に対する限定を構成せず、電子機器は、図示された部材の数よりも多く又は少ない部材、又はいくつかの部材の組み合わせ、又は異なる部材の配置を含んでもよく、ここでこれ以上説明しない。

【0124】

ここで、電子機器１６００のセンサ１６１０は、イメージセンサを含み、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含む。プロセッサ１６２０は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとに用いられ、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0125】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0126】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0127】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0128】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、プロセッサ１６２０はさらに、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとに用いられる。

【0129】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、プロセッサ１６２０はさらに、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとに用いられ、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0130】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、プロセッサ１６２０はさらに、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御するために用いられ、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0131】

さらに、本出願の一つの実施例では、プロセッサ１６２０はさらに、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御するために用いられ、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号である。

【0132】

理解すべきこととして、本出願の実施例では、無線周波数ユニット１６０２は、情報を送受信し又は、通話中の信号を送受信するために用いられてもよく、具体的に、基地局の下りリンクデータを受信し又は、基地局に上りリンクデータを送信する。無線周波数ユニット１６０２は、アンテナ、少なくとも一つの増幅器、送受信機、カプラ、低雑音増幅器、デュプレクサなどを含むが、それらに限らない。

【0133】

ネットワークモジュール１６０４は、ユーザに無線のブロードバンドインターネットアクセスを提供し、例えばユーザが電子メールを送受信し、ウェブページを閲覧し及びストリーミングメディアにアクセスすることなどに役立つ。

【0134】

オーディオ出力ユニット１６０６は、無線周波数ユニット１６０２又は、ネットワークモジュール１６０４によって受信された、又は、メモリ１６１８に記憶されたオーディオデータを、オーディオ信号に変換して音声として出力することができる。また、オーディオ出力ユニット１６０６は、電子機器１６００が実行する特定の機能に関するオーディオ出力（例えば、呼び出し信号受信音、メッセージ受信音など）を提供することもできる。オーディオ出力ユニット１６０６は、スピーカ、ブザー、受話器などを含む。

【0135】

入力ユニット１６０８は、オーディオ又は、ビデオ信号を受信するために用いられる。入力ユニット１６０８は、グラフィックスプロセッサ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）１６０８２とマイクロホン１６０８４を含んでもよく、グラフィックスプロセッサ１６０８２は、ビデオキャプチャモード又は画像キャプチャモードにおいて画像キャプチャ装置（例えば、カメラ）によって得られた静止画像又はビデオの画像データを処理する。処理された画像フレームは、表示ユニット１６１２上に表示されてもよく、又は、メモリ１６１８（又は、他の記憶媒体）に記憶されてもよく、又は、無線周波数ユニット１６０２又は、ネットワークモジュール１６０４を介して送信されてもよい。マイクロホン１６０８４は、音声を受信することができ、且つ音声をオーディオデータとして処理することができ、処理されたオーディオデータは、電話通話モードの場合に、無線周波数ユニット１６０２を介して移動通信基地局に送信できるフォーマットに変換されて出力されることができる。

【0136】

電子機器１６００は、指紋センサ、圧力センサ、虹彩センサ、分子センサ、ジャイロスコープ、気圧計、湿度計、温度計、赤外線センサ、光センサ、モーションセンサ、及び他のセンサなど、少なくとも一つのセンサ１６１０をさらに含む。

【0137】

表示ユニット１６１２は、ユーザによって入力された情報又は、ユーザに提供する情報を表示するために用いられる。表示ユニット１６１２は、表示パネル１６１２２を含んでもよく、液晶ディスプレイ、有機発光ダイオードなどの形式で表示パネル１６１２２が構成されてもよい。

【0138】

ユーザ入力ユニット１６１４は、入力された数字又は、文字情報を受信し、電子機器のユーザ設定及び機能制御に関連するキー信号入力を生成するために用いられてもよい。具体的には、ユーザ入力ユニット１６１４は、タッチパネル１６１４２及び他の入力機器１６１４４を含む。タッチパネル１６１４２は、タッチスクリーンとも呼ばれ、ユーザのその上又は、近傍でのタッチ操作を収集することができる。タッチパネル１６１４２は、タッチ検出装置とタッチコントローラという二つの部分を含んでもよい。ここで、タッチ検出装置は、ユーザのタッチ方位を検出し、且つタッチ操作による信号を検出し、信号をタッチコントローラに伝送し、タッチコントローラは、タッチ検出装置からタッチ情報を受信し、且つそれを接点座標に変換し、さらにプロセッサ１６２０に送信し、プロセッサ１６２０から送信されたコマンドを受信し且つ実行する。他の入力機器１６１４４は、物理的キーボード、機能キー（例えば、音量制御ボタン、スイッチボタンなど）、トラックボール、マウス、操作レバーを含んでもよいが、それらに限らず、ここでこれ以上説明しない。

【0139】

さらに、タッチパネル１６１４２は、表示パネル１６１２２上に覆われてもよく、タッチパネル１６１４２がその上又は、近傍のタッチ操作を検出すると、プロセッサ１６２０に伝送してタッチイベントのタイプを決定し、続いてプロセッサ１６２０は、タッチイベントのタイプに基づいて表示パネル１６１２２に対応する視覚出力を提供する。タッチパネル１６１４２と表示パネル１６１２２は、二つの独立した部材とすることができ、又は、一つの部材に統合されてもよい。

【0140】

インターフェースユニット１６１６は、外部装置と電子機器１６００とを接続するインターフェースである。例えば、外部装置は、有線又は、無線ヘッドセットポート、外部電源（又は、電池充電器）ポート、有線又は、無線データポート、メモリカードポート、識別モジュールを有する装置を接続するためのポート、オーディオ入力／出力（Ｉ／Ｏ）ポート、ビデオＩ／Ｏポート、イヤホンポートなどを含んでもよい。インターフェースユニット１６１６は、外部機器からの入力（例えば、データ情報、電力など）を受信し且つ受信した入力を電子機器１６００内の一つ又は、複数の素子に伝送するために用いられてもよいか、又は、電子機器１６００と外部装置との間でデータを伝送するために用いられてもよい。

【0141】

メモリ１６１８は、ソフトウェアプログラム及び様々なデータを記憶するために用いられてもよい。メモリ１６１８は、主にプログラム記憶領域とデータ記憶領域を含んでもよい。ここで、プログラム記憶領域は、オペレーティングシステム、少なくとも一つの機能に必要なアプリケーションプログラム（例えば、音声再生機能、画像再生機能など）などを記憶することができ、データ記憶領域は、移動端末の使用により作成されたデータ（例えば、オーディオデータ、電話帳など）などを記憶することができる。なお、メモリ１６１８は、高速ランダムアクセスメモリを含んでもよく、非揮発性メモリ、例えば少なくとも一つの磁気ディスクメモリデバイス、フラッシュメモリデバイス、又は他の揮発性ソリッドステートメモリデバイスを含んでもよい。

【0142】

プロセッサ１６２０は、メモリ１６１８内に記憶されたソフトウェアプログラム及び／又はモジュールを運行又は実行し、またメモリ１６１８内に記憶されたデータを呼び出し、電子機器１６００の各種機能を実行し、データを処理することにより、電子機器１６００全体をモニタリングする。プロセッサ１６２０は、一つ又は複数の処理ユニットを含んでもよく、好ましくは、プロセッサ１６２０は、アプリケーションプロセッサとモデムプロセッサを統合してもよい。ここで、アプリケーションプロセッサは、主にオペレーティングシステム、ユーザインタフェース及びアプリケーションプログラムなどを処理するためのものであり、モデムプロセッサは、主に無線通信を処理するためのものである。

【0143】

説明すべきこととして、本明細書では、用語である「含む」、「包含する」又はその他の任意の変形は、非排他的な「含む」を意図的にカバーするものであり、それによって一連の要素を含むプロセス、方法、物品又は装置は、それらの要素を含むだけではなく、明確にリストアップされていない他の要素も含み、又はこのようなプロセス、方法、物品又は装置に固有の要素も含む。それ以上の制限がない場合に、「……を１つ含む」という文章で限定された要素について、この要素を含むプロセス、方法、物品又は装置には他の同じ要素も存在することが排除されるものではない。なお、指摘すべきこととして、本出願の実施形態における方法と装置の範囲は、図示又は討論された順序で機能を実行することに限らず、関わる機能に基づいて基本的に同時である方式又は逆の順序で機能を実行することを含んでもよく、例えば記述されたものとは異なる手順で記述された方法を実行することができるとともに、様々なステップを追加、省略又は組み合わせることができる。また、いくつかの例を参照して記述された特徴は、他の例で組み合わせられることができる。

【0144】

以上の実施形態の記述によって、当業者であればはっきりと分かるように、上記実施例の方法は、ソフトウェアと必要な汎用ハードウェアプラットフォームの形態によって実現されることができる。無論、ハードウェアによって実現されてもよいが、多くの場合、前者は、より好適な実施形態である。このような理解を踏まえて、本出願の技術案は、実質には又は従来の技術に寄与した部分がコンピュータソフトウェア製品の形式によって具現化されてもよい。このコンピュータソフトウェア製品は、一つの記憶媒体（例えばＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク）に記憶されており、一台の端末（携帯電話、コンピュータ、サーバ、又はネットワーク機器などであってもよい）に本出願の各実施例に記載の方法を実行させるための若干の命令を含む。

【0145】

以上は、図面を結び付けながら、本出願の実施例を記述したが、本出願は、上記の具体的な実施形態に限らない。上記の具体的な実施形態は、例示的なものに過ぎず、制限性のあるものではない。当業者は、本出願の示唆で、本出願の趣旨と請求項が保護する範囲から逸脱しない限り、多くの形式を行うこともでき、いずれも本出願の保護範囲に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【手続補正書】

【提出日】2024-02-26

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２１年０８月２５日に提出された、出願番号が２０２１１０９８４５６８．１であり、発明名称が「イメージセンサ、制御方法、制御装置、電子機器と記憶媒体」である中国特許出願の優先権を主張しており、その内容のすべては、援用により本出願に取り込まれる。

【0002】

本出願は、電子機器技術分野に属し、具体的にイメージセンサ、制御方法、制御装置、電子機器と記憶媒体に関する。

【背景技術】

【0003】

現在、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）表示技術によって触発された五画素のカラーフィルタアレイ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ、ＣＦＡ）、即ちＲＧＢＷ３．０は、コダックＲＧＢＷ ＣＦＡ、ベイヤーＲＧＢ ＣＦＡなどの従来のＣＦＡアーキテクチャの応用における多くの弊害（例えば色解像度の低下など）を解決した。しかしながら、ＲＧＢＷ３．０の構造は、従来のＣＦＡアーキテクチャに比べて大きく変化し、現在対応する画素アレイの画素信号処理回路方案がないため、ＲＧＢＷ３．０を正確に制御することができなくなる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願の実施例の目的は、関連技術において対応する画素アレイの画素信号処理回路方案がないため、カラーフィルタアレイを正確に制御することができなくなる問題を解決することができるイメージセンサ、制御方法、制御装置、電子機器と記憶媒体を提供することである。

【課題を解決するための手段】

【0005】

第一の態様によれば、本出願の実施例は、イメージセンサを提供し、このイメージセンサは、
画素回路アレイであって、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、少なくとも二つのカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、少なくとも二つの画素回路行は、一つの制御信号線を共用し、少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、画素回路行は、白色画素回路又は、カラー画素回路を含み、画素回路列は、白色画素回路又は、カラー画素回路を含む画素回路アレイと、
出力信号線に接続される画素信号処理モジュールとを含む。

【0006】

第二の態様によれば、本出願の実施例は、電子機器を提供し、この電子機器は、第一の態様に示すイメージセンサを含む。

【0007】

第三の態様によれば、本出願の実施例は、イメージセンサの制御方法を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、この制御方法は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含み、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0008】

第四の態様によれば、本出願の実施例は、イメージセンサの制御装置を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、この制御装置は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、及び第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含み、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0009】

第五の態様によれば、本出願の実施例は、電子機器を提供し、この電子機器は、プロセッサと、メモリと、メモリに記憶され、且つプロセッサ上で運行できるプログラム又は命令とを含み、プログラム又は命令がプロセッサにより実行される時に、第二の態様に記載の方法のステップを実現する。

【0010】

第六の態様によれば、本出願の実施例は、可読記憶媒体を提供し、可読記憶媒体上には、プログラム又は命令が記憶されており、プログラム又は命令がプロセッサにより実行される時に、第二の態様の方法のステップを実現する。

【0011】

第七の態様によれば、本出願の実施例は、チップを提供し、チップは、プロセッサと通信インターフェースとを含み、通信インターフェースは、プロセッサと結合され、プロセッサは、プログラム又は命令を運行し、第二の態様の方法を実現するために用いられる。

【0012】

本出願の実施例では、画素回路アレイは、複数の画素群回路で構成される。画素回路アレイの各画素回路行は、一つの制御信号線路を共用し、画素回路アレイの各画素回路列は、一つの出力信号線路を共用し、具体的に、各行のカラー画素回路は、一つの制御信号線を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。

【発明の効果】

【0013】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡの相補型金属酸化半導体イメージセンサ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｍａｇｅ Ｓｅｎｓｏｒ、ＣＩＳ）における広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【図面の簡単な説明】

【0014】

【図1】本出願の実施例の相補型金属酸化半導体イメージセンサの画素アレイ配置及び画素群配置の概略図である。

【図2】本出願の実施例の相補型金属酸化半導体イメージセンサの画素の構造概略図のその一である。

【図3】本出願の実施例の相補型金属酸化半導体イメージセンサの画素の構造概略図のその二である。

【図4】本出願の実施例の相補型金属酸化半導体イメージセンサの画素回路アレイアーキテクチャの概略図である。

【図5】本出願の実施例の画素回路アレイの構造概略図のその一である。

【図6】本出願の実施例の画素信号処理モジュールの構造概略図のその一である。

【図7】本出願の実施例のアナログデータマルチプレクサの構造概略図である。

【図8】本出願の実施例のデジタルデータ逆多重化装置の構造概略図である。

【図9】本出願の実施例の画素回路アレイの構造概略図のその二である。

【図10】本出願の実施例の画素信号処理モジュールの構造概略図のその二である。

【図11】本出願の実施例の加算器の構造概略図のその一である。

【図12】本出願の実施例の加算器の構造概略図のその二である。

【図13】本出願の実施例のイメージセンサの制御方法のフローチャート概略図である。

【図14】本出願の実施例のイメージセンサの制御装置の概略ブロック図である。

【図15】本出願の実施例の電子機器の概略ブロック図のその一である。

【図16】本出願の実施例の電子機器の概略ブロック図のその二である。

【発明を実施するための形態】

【0015】

以下は、本出願の実施例における図面を結び付けながら、本出願の実施例における技術案を明瞭に記述し、明らかに、記述された実施例は、本出願の一部の実施例であり、すべての実施例ではない。本出願における実施例に基づき、当業者により得られたすべての他の実施例は、いずれも本出願の保護範囲に属する。

【0016】

本出願の明細書と特許請求の範囲における用語である「第一」、「第二」などは、類似している対象を区別するものであり、特定の順序又は前後手順を記述するためのものではない。理解すべきこととして、このように使用される用語は、適切な場合に交換可能であり、それにより本出願の実施例は、ここで図示又は記述されたもの以外の順序で実施されることが可能である。なお、明細書及び請求項における「及び／又は」は、接続される対象のうちの少なくとも一つを表し、文字である「／」は、一般的には前後関連対象が「又は」の関係であることを表す。

【0017】

ＲＧＢＷ３．０を用いるＣＩＳの画素アレイ（Ｐｉｘｅｌ Ａｒｒａｙ）は、画素群で構成される。図１に示すように、各画素群１００は、５つの画素（Ｐｉｘｅｌ）を有し、そのうち４つの有色画素（即ちカラー画素）は、赤色画素１０２、青色画素１０４及び二つの緑色画素１０６を含み、いずれも「Ｌ」形状であり、無色透明の白色画素１０８は、依然として正方形であり、白色画素１０８は、画素群１００の真ん中に位置し、４つの「Ｌ」型の有色画素によって包まれて取り囲まれる。各有色画素のカラーフィルタの下は、感光素子であり、例えばフォトダイオードであり、その役割は、カラーフィルタによってフィルタリングされた光線を、例えば電流、電圧、電位エネルギーなどのバックエンド処理に用いられる電気的信号に変換することである。

【0018】

現代のＣＩＳ製造プロセスにおいて、異形画素（即ち「Ｌ」型）は、そのプロセス及び歩留まりの問題のため、現在依然として消費者向けＣＩＳ製品に大規模に応用することができない。実践を成功させるために、ＲＧＢＷ３．０内の「Ｌ」型有色画素は、複数の矩形画素に分割される。図２と図３に示すように、二つの方案となる。図２に示すように、方案１において、赤領域２０２、青領域２０４、緑領域２０６は、いずれも３つの画素で構成される。中間の白色領域２０８は、４つの画素で構成され、各画素の大きさは、いずれも一致する。図３に示すように、方案２において、各有色領域は、５つの画素で構成され、中心の白色領域２０８は、１６個の画素で構成される。上記いずれの方法においても、緑色画素、赤色画素、青色画素の個数比は、変わらず、常に２：１：１である。しかしながら白色画素の個数変化により、白色領域の画素群領域における占有率が変わり、方法１における白色画素と有色画素との比は、１：３であり、方法２における白色画素と有色画素との比は、４：５である。

【0019】

ＲＧＢＷ３．０を用いるＣＩＳ画素回路アレイアーキテクチャは、図４に示すように、各行の画素は、いずれも一組の画素制御信号を共有し、画素制御信号は、画素のリセット時間を制御するための画素リセット信号（φｒｓｔ）、画素の露光時間を制御するための電荷転送スイッチ信号（φｔｒａｎ）、及び画素の読み取り時間を制御するための画素信号読み取りスイッチ信号（φｓｅｌ）を含み、画素制御信号は、画素制御信号生成モジュール４０２によって生成される。各列の画素は、一つの画素出力信号（Ｖｏｕｔ）伝送線路を共用し、各行の画素は、この共有される伝送線路を順番に使用してＶｏｕｔをバックエンド信号処理回路に伝送する。

【0020】

各画素について、いずれも一つの画素回路を含む。図４に示すように、画素回路４０４は、４トランジスタアクティブ画素ンサ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ、ＡＰＳ）回路を含み、ここで感光のフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）は、光線を電子に変換した後に電荷転送トランジスタ（φｔｒａｎによってそのスイッチを制御する）によってフローティングディフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、ＦＤ）領域に転送する。画素が選択されて読み取られると（φｓｅｌレベルが引き上げられる）、ＦＤにおける電荷量は、Ｍｓｆ及びＭｓｅｌからなるソースフォロワ（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ）によって電圧信号として読み出されてＶｏｕｔとして出力される。

【0021】

ＲＧＢＷ３．０ ＣＦＡを用いた後、それは、ベイヤーＲＧＢ及びコダックＲＧＢＷなどの従来のＣＦＡ形式に比べて、構造が大きく変化したため、従来の画素アレイに対応する画素信号処理回路を適用することができない。本出願によるイメージセンサ及び電子機器は、上記問題を解決することができる。

【0022】

以下では、図面を結び付けながら、具体的な実施例及びその応用シナリオによって本出願の実施例によるイメージセンサ、制御方法、制御装置、電子機器と記憶媒体を詳細に説明する。

【0023】

本出願の実施例は、イメージセンサを提供し、このイメージセンサは、
画素回路アレイであって、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、少なくとも二つのカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、少なくとも二つの画素回路行は、一つの制御信号線を共用し、少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、画素回路行は、白色画素回路又は、カラー画素回路を含み、画素回路列は、白色画素回路又は、カラー画素回路を含む画素回路アレイと、
出力信号線に接続される画素信号処理モジュールとを含む。

【0024】

この実施例では、「Ｌ」型画素構造の方案に対して、画素層のＣＦＡは、図１に示すレイアウトを用い、各画素群は、４つのカラー画素及び１つの白色画素を含み、ここで４つのカラー画素は、赤色画素（Ｒ）、青色画素（Ｂ）及び二つの緑色画素（Ｇ）を含み、いずれも「Ｌ」形状であり、無色透明の白色画素（Ｗ）は、正方形であり、白色画素は、画素群の真ん中に位置し、４つの「Ｌ」型のカラー画素によって包まれて取り囲まれる。

【0025】

画素アレイ６００及び画素アレイ６００に対応する画素回路アレイ７００の回路構造は、図５に示すように、画素回路アレイ７００は、複数の画素群回路７０２で構成され、一つの画素群回路７０２は、複数の画素回路７０４（画素アレイ６００における一つの画素群６０２は、一つの画素群回路７０２に対応し、画素アレイ６００における一つの画素は、一つの画素回路７０４に対応する）で構成され、各行の画素回路は、いずれも画素制御信号生成モジュール８００によって制御される。

【0026】

画素回路行に白色画素回路又は、カラー画素回路が含まれ、且つ画素回路列に白色画素回路又は、カラー画素回路が含まれ、それは、画素回路アレイの各画素回路行が一つの制御信号線路を共用し、画素回路アレイの各画素回路列が一つの出力信号線路を共用することに相当し、具体的に、各行のカラー画素回路は、一つの画素制御信号（即ち制御信号線路）を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。各列のカラー画素回路の出力電圧信号は、Ｖｏｕｔであり、各列の白色画素回路から出力される電圧信号は、Ｖｏｕｔ＿ｗであり、信号伝送線路は、各列の出力信号（Ｖｏｕｔ及びＶｏｕｔ＿ｗ）を画素信号処理モジュール９００に伝送し、画素信号処理モジュール９００によって処理される。

【0027】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【0028】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の選択モジュールであって、選択モジュールは、第一の出力信号線、第二の出力信号線に接続され、ここで第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である複数の選択モジュールと、第一の処理モジュールであって、第一の処理モジュールは、複数の第一のサブ処理モジュールであって、第一のサブ処理モジュールが選択モジュールに接続される複数の第一のサブ処理モジュールと、複数の第二のサブ処理モジュールであって、第二のサブ処理モジュールは、第三の出力信号線に接続され、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線である、複数の第二のサブ処理モジュールとを含む第一の処理モジュールと、第一の処理モジュールに接続される第一の処理バッファモジュールとを含む。

【0029】

ここで、選択モジュールは、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を第一のサブ処理モジュールに伝送し、第一のサブ処理モジュールは、第一の出力信号又は、第二の出力信号に対して増幅処理を行い、及び増幅処理後の第一の出力信号又は、第二の出力信号に対してアナログデジタル変換処理を行い、第二のサブ処理モジュールは、第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うために用いられる。第一の処理バッファモジュールは、第一の出力信号、第二の出力信号及び第三の出力信号を記憶し、且つ記憶された第一の出力信号、第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第一の出力信号、第二の出力信号及び第三の出力信号の信号品質を向上させるために用いられ、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0030】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0031】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられる。

【0032】

例示的に、図６に示すように、画素信号処理モジュール９００は、アナログデータマルチプレクサ（Ａｎａｌｏｇ Ｄａｔａ Ｍｕｌｔｉｐｌｅｘｅｒ、ＭＵＸ）９０２、第一のサブ処理モジュール９０４、第二のサブ処理モジュール９０６及び第一の処理バッファモジュール９０８を含む。各列のカラー画素回路７０４２の出力信号は、Ｖｏｕｔであり、各列の白色画素回路７０４４の出力信号は、Ｖｏｕｔ＿ｗであり、一つの出力信号Ｖｏｕｔ及び一つの出力信号Ｖｏｕｔ＿ｗは、一つのＭＵＸ ９０２を通過した後、一つの第一のサブ処理モジュール９０４を多重化し、ここで、ＭＵＸは、即ち上記選択モジュールであり、第一のサブ処理モジュール９０４は、一つのプログラマブルゲインアンプ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）回路９０４２及び一つのアナログデジタル変換器（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ、ＡＤＣ）回路９０４４を含み、第二のサブ処理モジュール９０６は、一つのＰＧＡ回路９０６２及び一つのＡＤＣ回路９０６４を含む。ＰＧＡ回路は、信号に対して増幅処理を行うために用いられ、その出力された信号ＶＰＧＡはさらに、ＡＤＣ回路に入力され、ＡＤＣ回路は、信号ＶＰＧＡに対してアナログデジタル変換処理を行うために用いられる。第一の処理バッファモジュール９０８は、ＩＳＰ及び画像バッファであり、信号に対して記憶と画像処理を行うために用いられる。

【0033】

説明すべきこととして、図６に示すように、ＭＵＸ９０２の二つの入力信号は、それぞれ一列の画素群回路における一つの白色画素回路列の出力信号Ｖｏｕｔ＿ｗ、及びこの列の画素群回路におけるいずれか一つのカラー画素回路列の出力信号Ｖｏｕｔである。

【0034】

行ごとに走査する方式で画素回路の信号を読み取る場合、まず１行目の画素を読み取り、例えばカラー画素Ｒの信号及びカラー画素Ｇの信号を読み取り、カラー画素Ｒの信号は、ＭＵＸ ９０２に伝送され、さらにＰＧＡ回路、ＡＤＣ回路に伝送して処理され、カラー画素Ｇの信号がＰＧＡ回路、ＡＤＣ回路に直接伝送されて処理される。次に２行目の画素を読み取り、例えば白色画素Ｗの信号を読み取り、白色画素Ｗの信号をＭＵＸ ９０２に伝送し、さらにＰＧＡ回路、ＡＤＣ回路に伝送し、且つカラー画素Ｒの信号と同じＰＧＡ回路、ＡＤＣ回路を共用する。１行目の画素と２行目の画素を同時に読み取らないため、ＰＧＡ回路、ＡＤＣ回路の処理が競合することはない。

【0035】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0036】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュールであって、第一の逆多重化モジュールが第一のサブ処理モジュールに接続される複数の第一の逆多重化モジュールと、複数の第一のバッファモジュールであって、第一のバッファモジュールが第一の逆多重化モジュールに接続される複数の第一のバッファモジュールと、複数の第二のバッファモジュールであって、第二のバッファモジュールが第一の逆多重化モジュールに接続されるか又は、第二のバッファモジュールが第二のサブ処理モジュールに接続される複数の第二のバッファモジュールと、第一のバッファモジュールと第二のバッファモジュールに接続される第一の画像処理モジュールとを含む。

【0037】

ここで、第一のバッファモジュールは、第一の出力信号を記憶するために用いられ、第二のバッファモジュールが第一の逆多重化モジュールに接続される場合、第二の出力信号を記憶するために用いられ、第二のバッファモジュールが第二のサブ処理モジュールに接続される場合、第三の出力信号を記憶するために用いられ、第一の画像処理モジュールは、第一の出力信号、第二の出力信号及び第三の出力信号に対して画像処理を行うために用いられる。

【0038】

この実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュール、複数の第一のバッファモジュール、複数の第二のバッファモジュールと第一の画像処理モジュールを含む。第一の逆多重化モジュールは、第一のサブ処理モジュールから出力された第一の出力信号及び第二の出力信号をそれぞれ異なるバッファモジュールに伝送するために用いられる。具体的に、第一の出力信号は、第一のバッファモジュールに伝送され、第二の出力信号は、第二のバッファモジュールに伝送され、第三の出力信号は、第二のバッファモジュールに伝送され、つまり、第一のバッファモジュールに白色画素回路列の出力信号が記憶され、第二のバッファモジュールにカラー画素回路列の出力信号が記憶される。

【0039】

第一の画像処理モジュールはさらに、第一のバッファモジュールと第二のバッファモジュール内に記憶された信号に対して画像処理を行う。

【0040】

説明すべきこととして、複数の第一の逆多重化モジュールの数は、選択モジュールの数と等しい。

【0041】

例示的に、図６に示すように、第一の処理バッファモジュール９０８に入った後、第一の処理バッファモジュール９０８のデジタルデータ逆多重化装置（Ｄｉｇｉｔａｌ Ｄａｔａ Ｄｅｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）９０８２によって第一の出力信号及び第二の出力信号を異なるバッファモジュール（Ｂｕｆｆｅｒ及びＢｕｆｆｅｒ＿Ｗ）に記憶し、ＤＥＭＵＸは、即ち上記第一の逆多重化モジュールである。具体的に、第二の出力信号及び第三の出力信号（即ちカラー画素列の出力信号）は、Ｂｕｆｆｅｒにバッファリングされ、第一の出力信号（即ち白色画素列の出力信号）は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされる。バッファリングされた信号はさらに、ＩＳＰ ９０８４に入ってデジタル画像処理に関連するステップが行われる。

【0042】

上記方式により、カラー画素列の出力信号と白色画素列の出力信号とに対して独立したバッファリングを行い、第一の画像処理モジュールは、任意の場所でカラー画素列の出力信号又は、白色画素列の出力信号を選択して後処理を行うことができ、画像信号処理の種類を大幅に豊富にする。

【0043】

説明すべきこととして、ＤＥＭＵＸ ９０８２の回路構造は、図８に示すように、ＤＥＭＵＸ ９０８２は、φＳｅｌ２信号によって制御され、ＡＤＣの出力信号をそれぞれＢｕｆｆｅｒとＢｕｆｆｅｒ＿Ｗに入力する。

【0044】

一般的なバッファモジュールは、ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＤＲＡＭ）、スタティックランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＳＲＡＭ）などがある。

【0045】

図６では、データ逆多重化装置は、ＡＤＣの前に配備されてもよく、この時にデータ逆多重化装置は、デジタルデータ逆多重化装置ではなくアナログデータ逆多重化装置を使用しなければならない。

【0046】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の第一のサンプリングモジュールをさらに含み、第一のサンプリングモジュールは、出力信号線の出力端に接続される。

【0047】

第一のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0048】

この実施例では、画素信号処理モジュールは、複数の第一のサンプリングモジュールをさらに含み、第一のサンプリングモジュールの一端は、出力信号線の出力端に接続され、第一のサンプリングモジュールの他端は、選択モジュール又は、第二のサブ処理モジュールに接続され、第一のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0049】

例示的に、図６に示すように、各列のカラー画素回路の出力信号は、Ｖｏｕｔであり、各列の白色画素回路の出力信号は、Ｖｏｕｔ＿ｗであり、出力信号Ｖｏｕｔ及び出力信号Ｖｏｕｔ＿ｗは、いずれも独立した相関二重サンプリング（Ｃｏｒｒｏｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ、ＣＤＳ）回路９１０（即ち第一のサンプリングモジュール）によってノイズ除去処理を行う。具体的に、二回のサンプリング（サンプリング信号がコンデンサＣ１とコンデンサＣ２に記憶される）により、演算増幅器ＡＣＤＳを使用して信号減算を行って二回のサンプリング信号の差を得て、即ちＶＣＤＳ信号を得る。ＣＤＳ回路９１０から出力されたＶＣＤＳ信号は、ＰＧＡ回路に入力されて調整可能な信号増幅操作が行われる。

【0050】

図７に示すように、ＭＵＸは、スイッチＳ１、スイッチＳ２及び演算増幅器を含み、ＭＵＸは、φＳｅｌ１信号によって制御され、ＣＤＳから出力されるＶＣＤＳとＶＣＤＳ＿Ｗ信号は、ＭＵＸに入って信号合成が行われる。

【0051】

上記方式により、カラー画素回路列の出力信号及び白色画素回路列の出力信号に対してノイズ除去処理を行い、信号の正確性を向上させることを実現する。

【0052】

説明すべきこととして、図６に示すように、画素信号処理モジュール９００における各画素信号処理リンク上のサブモジュールは、いずれも信号処理＆制御信号モジュール９１２によってタイミング及び制御信号を提供する必要がある。画素信号が全てのリンク上のサブモジュールを走査完了し且つＢｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされた後、信号は、ＩＳＰ ９０８４に入ってデジタル画像処理に関連するステップを行う。処理が完了した後にＩ／Ｏ ９１４によって最後の画像信号がＣＩＳチップの外に出力される。

【0053】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含む。

【0054】

この実施例では、白色画素を複数の矩形サブ白色画素に分割し、カラー画素を複数の矩形サブカラー画素に分割する合成画素方案（図２と図３に示す）について、図２に示す構造を例として、画素アレイ６００の各画素群６０２は、１６個のサブ画素を含み、従って図９に示すように、画素回路アレイ７００の各画素群回路７０２は、１６個のサブ画素回路７０６を含み、具体的に４個のサブ白色画素回路及び１２個のサブカラー画素回路である。各行のサブ画素回路は、いずれも画素制御信号生成モジュール８００によって制御され、各列のサブ画素回路の出力信号は、画素信号処理モジュール９００に伝送され、画素信号処理モジュール９００によって処理される。

【0055】

画素回路アレイにおいて、各行におけるサブ画素回路は、二つの状況を含み、一つは、各行にサブカラー画素回路のみを含み、もう一つは、各行にサブ白色画素回路及びサブカラー画素回路が含まれ、各列におけるサブ画素回路は、二つの状況を含み、一つは、各列にサブカラー画素回路のみを含み、もう一つは、各列にサブ白色画素回路及びサブカラー画素回路が含まれる。

【0056】

各行の全てのサブ画素回路（サブカラー画素回路であろうとサブ白色画素回路であろうと）は、いずれも画素制御信号生成モジュールによって制御され、つまり、各行の全てのサブ画素回路は、一つの画素制御信号（即ち制御信号線）を共用する。各列の全てのサブ画素回路（サブカラー画素回路であろうとサブ白色画素回路であろうと）から出力される信号は、画素信号処理モジュールへ一本の信号伝送線路（即ち出力信号線）を共用する。

【0057】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）の合成画素方案に適用され、ＣＦＡの合成画素方案が従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、画素回路アレイにおける各画素回路は、いずれも信号処理及び読み出しを行うことができ、ＣＦＡ画素構造を適応して用いると同時に、画素間の信号のクロストークを効果的に回避する。

【0058】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、第二の処理モジュールが出力信号線に接続される複数の第二の処理モジュールと、第二の処理バッファモジュールであって、第二の処理バッファモジュールは、複数の第二の逆多重化モジュールを含み、第二の逆多重化モジュールは、第一のターゲット処理モジュールに接続され、ここで第一のターゲット処理モジュールは、第一のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列である第二の処理バッファモジュールと、第二の逆多重化モジュールに接続される複数の第三のバッファモジュールと、複数の第四のバッファモジュールであって、第四のバッファモジュールが第二の逆多重化モジュールに接続され、又は第四のバッファモジュールが第二のターゲット処理モジュールに接続され、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である複数の第四のバッファモジュールと、第三のバッファモジュールと第四のバッファモジュールに接続される第二の画像処理モジュールとを含む。

【0059】

ここで、第二の処理モジュールは、出力信号線の出力信号に対して増幅処理を行い、且つ増幅処理を行った後の出力信号に対してアナログデジタル変換処理を行うために用いられ、第三のバッファモジュールは、第四の出力信号を記憶するために用いられ、第四の出力信号が第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第四のバッファモジュールは、第二の逆多重化モジュールに接続される場合、第五の出力信号を記憶するために用いられ、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第四のバッファモジュールは、第二のターゲット処理モジュールに接続される場合、第二のターゲット処理モジュールの第六の出力信号を記憶するために用いられ、第二の画像処理モジュールは、第四の出力信号、第五の出力信号及び第六の出力信号に対して画像処理を行い、それにより第四の出力信号、第五の出力信号及び第六の出力信号の信号品質を向上させるために用いられ、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0060】

この実施例では、合成画素方案について、画素信号処理モジュールは、複数の第二の処理モジュール及び一つの第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、複数の第二の逆多重化モジュール、複数の第三のバッファモジュール、複数の第四のバッファモジュール及び一つの第二の画像処理モジュールを含む。第二の処理モジュールは、出力信号線の出力信号に対して増幅処理とアナログデジタル変換処理を行うために用いられ、第二の逆多重化モジュールは、増幅処理とアナログデジタル変換処理を行った後の第一のターゲット画素回路列の出力信号をそれぞれ異なるバッファモジュール（即ち第三のバッファモジュールと第四のバッファモジュール）に伝送して記憶する。具体的に、第一のターゲット画素回路列の出力信号は、サブ白色画素回路の信号（即ち第四の出力信号）及びサブカラー画素回路の信号（即ち第五の出力信号）を含み、第二の逆多重化モジュールを利用して第四の出力信号を第三のバッファモジュールに伝送して記憶し、第二の逆多重化モジュールを利用して第五の出力信号を第四のバッファモジュールに伝送して記憶する。

【0061】

また、第二のターゲット画素回路列の出力信号は、サブカラー画素回路の信号（即ち第六の出力信号）のみを含み、第二のターゲット画素回路列の出力信号を、第二のターゲット処理モジュールを利用して増幅処理とアナログデジタル変換処理を行った後、第四のバッファモジュールに直接伝送して記憶する。

【0062】

第二の画像処理モジュールはさらに、第三のバッファモジュールと第四のバッファモジュール内に記憶された信号に対して画像処理を行う。

【0063】

ここで、第一のターゲット処理モジュールと第二のターゲット処理モジュールは、いずれも一つのＰＧＡ回路及び一つのＡＤＣ回路を含む。ＰＧＡ回路は、信号に対して増幅処理を行うために用いられ、その出力された信号ＶＰＧＡ又は、信号ＶＰＧＡ／Ｗはさらに、ＡＤＣ回路に入力され、ＡＤＣ回路は、信号ＶＰＧＡ又は、信号ＶＰＧＡ／Ｗに対してアナログデジタル変換処理を行うために用いられる。

【0064】

例示的に、図１０に示すように、画素信号処理モジュール９００は、第一のターゲット処理モジュール９１６、第二のターゲット処理モジュール９１８及び第二の処理バッファモジュール９２０を含む。各サブカラー画素回路列の出力信号は、Ｖｏｕｔであり、サブ白色画素回路及びサブカラー画素回路を含む各画素回路列の出力信号は、Ｖｏｕｔ／ｗであり、出力信号Ｖｏｕｔは、第二のターゲット処理モジュール９１８を通過し、出力信号Ｖｏｕｔ／ｗは、第一のターゲット処理モジュール９１６を通過し、ＩＳＰ及び画像バッファ（即ち第二の処理バッファモジュール９２０）に入る。第一のターゲット処理モジュール９１６は、一つのＰＧＡ回路９１６２及び一つのＡＤＣ回路９１６４を含み、第二のターゲット処理モジュール９１８は、一つのＰＧＡ回路９１８２及び一つのＡＤＣ回路９１８４を含む。

【0065】

一つの画素群において、サブ白色画素は、中間の二列のみに存在するため、サブ白色画素が存在する列リンクに一つのＤＥＭＵＸ ９２０２を設置し、出力信号Ｖｏｕｔ／ｗがＤＥＭＵＸ ９２０２を通過した後、サブカラー画素情報（即ち上記第五の出力信号）とサブ白色画素情報（即ち上記第四の出力信号）をそれぞれ異なるバッファモジュール（Ｂｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗ）にバッファリングする。具体的に、第五の出力信号は、Ｂｕｆｆｅｒにバッファリングされ、第四の出力信号は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされる。また、サブカラー画素回路のみを含む画素回路列の出力信号Ｖｏｕｔ（即ち上記第六の出力信号）は、Ｂｕｆｆｅｒにバッファリングされる。

【0066】

行ごとに走査する方式で画素回路の信号を読み取る場合、まず１行目の画素を読み取り、例えばサブカラー画素Ｒ１、Ｒ２、Ｇ１、Ｇ２の信号を読み取り、サブカラー画素Ｒ１、Ｇ２の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、対応するＢｕｆｆｅｒに記憶され、サブカラー画素Ｒ２、Ｇ１の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、ＤＥＭＵＸによって対応するＢｕｆｆｅｒに割り当てられて記憶される。次に２行目の画素を読み取り、例えばサブカラー画素Ｒ３、Ｇ３の信号及びサブ白色画素Ｗ１、Ｗ２の信号を読み取り、サブカラー画素Ｒ３、Ｇ３の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、対応するＢｕｆｆｅｒに記憶され、サブ白色画素Ｗ１、Ｗ２の信号が対応するＰＧＡ回路、ＡＤＣ回路に伝送された後、ＤＥＭＵＸによって対応するＢｕｆｆｅｒ＿Ｗに割り当てられて記憶される。

【0067】

上記方式により、画素信号処理モジュールは、合成画素方案の画素アレイを適応して用い、異なるバッファモジュールを使用することによってサブカラー画素回路の信号とサブ白色画素回路の信号に対して独立したバッファリングを行い、信号間の混乱と混雑を回避し、ＩＳＰが後処理を行うことに利便性を提供する。

【0068】

説明すべきこととして、一般的なバッファモジュールは、ＤＲＡＭ、ＳＲＡＭなどがある。ＤＥＭＵＸの回路構造は、図８に示す。図１０では、データ逆多重化装置は、ＡＤＣの前に配備されてもよく、この時にデータ逆多重化装置は、デジタルデータ逆多重化装置ではなくアナログデータ逆多重化装置を使用しなければならない。

【0069】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、複数の信号合成モジュールをさらに含み、信号合成モジュールは、第二の画像処理モジュール、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに接続され、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0070】

ここで、信号合成モジュールは、第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるために用いられ、即ち第一のターゲットバッファモジュールの出力信号及び第二のターゲットバッファモジュールの出力信号を強化する。

【0071】

この実施例では、合成画素方案では、同色画素の信号融合が必要な場合があるため、サブカラー画素の同色画素合成は、一般的に画素アレイにおいて発生し、サブ白色画素の信号合成は、画素アレイにおいて比較的実現しにくい。

【0072】

これに対して、本出願の実施例は、サブ白色画素の信号融合方案を提供し、サブカラー画素信号融合を用いる場合、信号合成モジュールを利用して対応するサブ白色画素信号を信号融合させる。具体的に、第二の処理バッファモジュールは、複数の信号合成モジュールを含み、信号合成モジュールは、ターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号に用いられ、隣接する行の二つのサブ白色画素回路の信号は、それぞれ第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに記憶された信号であり、ターゲット画素群回路は、画素回路アレイにおけるいずれか一つの画素群回路である。

【0073】

例示的に、図１０に示すように、二つの隣接するＢｕｆｆｅｒ＿Ｗの出力端に一つの加算器９２０６（即ち上記信号合成モジュール）を設置することにより、サブ白色画素（例えば、サブ白色画素Ｗ１とサブ白色画素Ｗ２、又は、サブ白色画素Ｗ３とサブ白色画素Ｗ４）の信号融合を容易に実現することができる。説明すべきこととして、図１０に示すように、加算器９２０６は、ＡＤＣの後であるため、デジタル信号合成を行うこととなる。

【0074】

加算器の回路構造は、図１１に示すように、加算器は、複数の全加算器で構成され、全加算器の回路構造を図１２に示す。Ｎビットのバイナリデジタル信号Ａ１、Ａ２、．．．．．．、ＡＮとＮビットのバイナリデジタル信号Ｂ１、Ｂ２、．．．．．．、ＢＮは、加算器を通過した後にそれぞれＮビットのバイナリデジタル信号Ｓ１、Ｓ２、．．．．．．、ＳＮを生成する。Ｃ１、Ｃ２、．．．．．．ＣＮは、加算における桁上げである。

【0075】

上記方式により、隣接する二つのサブ白色画素信号の融合を実現し、ＩＳＰの後処理に利便性を提供する。

【0076】

さらに、本出願の一つの実施例では、画素信号処理モジュールは、複数の第二のサンプリングモジュールをさらに含み、第二のサンプリングモジュールは、第二の処理モジュールと出力信号線との間に接続される。ここで、第二のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0077】

この実施例では、画素信号処理モジュールは、複数の第二のサンプリングモジュールをさらに含み、第二のサンプリングモジュールの一端は、出力信号線の出力端に接続され、第二のサンプリングモジュールの他端は、第二の処理モジュールに接続され、第二のサンプリングモジュールは、出力信号線の出力信号に対してノイズ除去処理を行うために用いられる。

【0078】

例示的に、図１０に示すように、サブカラー画素回路のみを含む各画素回路列の出力信号は、Ｖｏｕｔであり、サブカラー画素回路及びサブ白色画素回路を含む各画素回路列の出力信号は、Ｖｏｕｔ／ｗであり、出力信号Ｖｏｕｔ及び出力信号Ｖｏｕｔ／ｗは、いずれも独立したＣＤＳ ９２２（即ち第二のサンプリングモジュール）によってノイズ除去処理を行う。

【0079】

上記方式により、出力信号線の出力信号に対してノイズ除去処理を行い、信号の正確性を向上させることを実現する。

【0080】

説明すべきこととして、図１０に示すように、画素信号処理モジュールにおける各画素信号処理リンク上のサブモジュールは、いずれも信号処理＆制御信号モジュール９１２によってタイミング及び制御信号を提供する必要がある。画素信号が全てのリンク上のサブモジュールを走査完了し且つＢｕｆｆｅｒ又は、Ｂｕｆｆｅｒ＿Ｗにバッファリングされた後、信号は、ＩＳＰ ９２０４に入ってデジタル画像処理に関連するステップを行う。処理が完了した後にＩ／Ｏ ９１４によって最後の画像信号がＣＩＳチップの外に出力される。

【0081】

本出願の実施例は、電子機器を提供し、この電子機器は、上記実施例のイメージセンサを含む。

【0082】

この実施例では、イメージセンサの画素回路アレイは、複数の画素群回路で構成される。画素回路アレイの各画素回路行は、一つの制御信号線路を共用し、画素回路アレイの各画素回路列は、一つの出力信号線路を共用し、具体的に、各行のカラー画素回路は、一つの制御信号線を共用し、各行の白色画素回路は、一つの画素制御信号を共用することと、各列のカラー画素回路は、一つの出力信号線を共用し、各列の白色画素回路は、一つの出力信号線を共用することとを含む。各行の白色画素回路が共用する画素制御信号と各行のカラー画素回路が共用する画素制御信号とは、互いに独立し、カラー画素回路の出力信号線と白色画素回路の出力信号線は、互いに独立している。

【0083】

本出願の実施例は、ＲＧＢＷの画素回路アレイアーキテクチャを提供し、従来の画素回路アレイに対して、画素回路アレイの再レイアウトを実現する。一方では、この画素回路アレイアーキテクチャは、ＣＦＡタイプ（例えば、ＲＧＢＷ３．０ ＣＦＡ）に適用され、ＣＦＡが従来の画素回路アレイを使用できないという問題を解決し、ＣＦＡのＣＩＳにおける広範な応用に基礎を提供し、他方では、カラー画素と白色画素との間の信号の独立処理を実現し、ＣＦＡ画素構造を適応して用いると同時に、カラー画素と白色画素との間の信号のクロストークを効果的に回避し、イメージセンサの感度を向上させる。

【0084】

この電子機器は、移動電子機器であってもよく、非移動電子機器であってもよい。例示的には、移動電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、パームトップコンピュータ、車載電子機器、ウェアラブルデバイス、ウルトラモバイルパーソナルコンピュータ（Ｕｌｔｒａ－Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＵＭＰＣ）、ネットブック又はパーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、ＰＤＡ）などであってもよく、非移動電子機器は、サーバ、ネットワーク接続型ストレージ（Ｎｅｔｗｏｒｋ Ａｔｔａｃｈｅｄ Ｓｔｏｒａｇｅ、ＮＡＳ）、パーソナルコンピュータ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＰＣ）、テレビ（Ｔｅｌｅｖｉｓｉｏｎ、ＴＶ）、預入支払機又はセルフサービス機などであってもよく、本出願の実施例は、具体的に限定しない。

【0085】

本出願の実施例における電子機器は、オペレーティングシステムを有する装置であってもよい。このオペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ）オペレーティングシステムであってもよく、ｉｏｓオペレーティングシステムであってもよく、他の可能なオペレーティングシステムであってもよく、本出願の実施例は、具体的に限定しない。

【0086】

本出願の実施例は、イメージセンサの制御方法を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、図１３に示すように、制御方法は、
ステップ１３０２において、選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
ステップ１３０４において、第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
ステップ１３０６において、第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとを含む。

【0087】

ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0088】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0089】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0090】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0091】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号に対して順に記憶処理と画像処理を行うように制御することは、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとを含む。

【0092】

この実施例では、第一の処理バッファモジュールは、複数の第一の逆多重化モジュール、複数の第一のバッファモジュール、複数の第二のバッファモジュールと第一の画像処理モジュールを含む。第一の逆多重化モジュールは、第一のサブ処理モジュールから出力された第一の出力信号及び第二の出力信号をそれぞれ異なるバッファモジュールに伝送するために用いられる。具体的に、第一の出力信号は、第一のバッファモジュールに伝送され、第二の出力信号は、第二のバッファモジュールに伝送され、第三の出力信号は、第二のバッファモジュールに伝送され、つまり、第一のバッファモジュールに白色画素回路列の出力信号が記憶され、第二のバッファモジュールにカラー画素回路列の出力信号が記憶される。

【0093】

第一の画像処理モジュールはさらに、第一のバッファモジュールと第二のバッファモジュール内に記憶された信号に対して画像処理を行い、ここで画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0094】

上記方式により、カラー画素列の出力信号と白色画素列の出力信号とに対して独立したバッファリングを行い、第一の画像処理モジュールは、任意の場所でカラー画素列の出力信号又は、白色画素列の出力信号を選択して後処理を行うことができ、画像信号処理の種類を大幅に豊富にする。

【0095】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、この制御方法は、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとをさらに含み、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0096】

この実施例では、合成画素方案について、画素信号処理モジュールは、複数の第二の処理モジュール及び一つの第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、複数の第二の逆多重化モジュール、複数の第三のバッファモジュール、複数の第四のバッファモジュール及び一つの第二の画像処理モジュールを含む。第二の処理モジュールは、出力信号線の出力信号に対して増幅処理とアナログデジタル変換処理を行うために用いられ、第二の逆多重化モジュールは、増幅処理とアナログデジタル変換処理を行った後の第一のターゲット画素回路列の出力信号をそれぞれ異なるバッファモジュール（即ち第三のバッファモジュールと第四のバッファモジュール）に伝送して記憶する。具体的に、第一のターゲット画素回路列の出力信号は、サブ白色画素回路の信号（即ち第四の出力信号）及びサブカラー画素回路の信号（即ち第五の出力信号）を含み、第二の逆多重化モジュールを利用して第四の出力信号を第三のバッファモジュールに伝送して記憶し、第二の逆多重化モジュールを利用して第五の出力信号を第四のバッファモジュールに伝送して記憶する。

【0097】

また、第二のターゲット画素回路列の出力信号は、サブカラー画素回路の信号（即ち第六の出力信号）のみを含み、第二のターゲット画素回路列の出力信号を、第二のターゲット処理モジュールを利用して増幅処理とアナログデジタル変換処理を行った後、第四のバッファモジュールに直接伝送して記憶する。

【0098】

第二の画像処理モジュールはさらに、第三のバッファモジュールと第四のバッファモジュール内に記憶された信号に対して画像処理を行い、ここで画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0099】

上記方式により、画素信号処理モジュールは、合成画素方案の画素アレイを適応して用い、異なるバッファモジュールを使用することによってサブカラー画素回路の信号とサブ白色画素回路の信号に対して独立したバッファリングを行い、信号間の混乱と混雑を回避し、ＩＳＰが後処理を行うことに利便性を提供する。

【0100】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、この制御方法は、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御し、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールであることをさらに含む。

【0101】

この実施例では、合成画素の方案では、同色画素の信号融合が必要な場合があるため、サブカラー画素の同色画素合成は、一般的に画素アレイにおいて発生し、サブ白色画素の信号合成は、画素アレイにおいて比較的実現しにくい。

【0102】

これに対して、本出願の実施例は、サブ白色画素の信号融合方案を提供し、サブカラー画素信号融合を用いる場合、信号合成モジュールを利用して対応するサブ白色画素信号を信号融合させる。具体的に、第二の処理バッファモジュールは、複数の信号合成モジュールを含み、信号合成モジュールは、ターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号に用いられ、隣接する行の二つのサブ白色画素回路の信号は、それぞれ第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに記憶された信号であり、ターゲット画素群回路は、画素回路アレイにおけるいずれか一つの画素群回路である。

【0103】

上記方式により、隣接する二つのサブ白色画素信号の融合を実現し、ＩＳＰの後処理に利便性を提供する。

【0104】

さらに、本出願の一つの実施例では、この制御方法は、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御し、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号であることをさらに含む。

【0105】

この実施例では、サブカラー画素信号が互いに信号融合を行い、及びサブ白色画素信号も互いに信号整合を行う場合、同一の画素群における融合完了後のサブ白色画素信号と融合完了後のサブカラー画素信号とをペアリングさせ、つまり、第二の画像処理モジュールを利用して同一の画素群におけるサブ白色画素信号とサブカラー画素信号との信号融合を実現し、それによりサブカラー画素の感光程度を強化する。

【0106】

上記方式により、ＩＳＰの後処理に利便性を提供し、同時に画像信号処理の種類を大幅に豊富にする。

【0107】

説明すべきこととして、本出願の実施例によるイメージセンサの制御方法について、実行本体は、イメージセンサの制御装置、又は、このイメージセンサの制御装置におけるイメージセンサの制御方法を実行するための制御モジュールであってもよい。本出願の実施例ではイメージセンサの制御装置がイメージセンサの制御方法を実行することを例にし、本出願の実施例によるイメージセンサの制御装置を説明する。

【0108】

本出願の実施例は、イメージセンサの制御装置を提供し、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、図１４に示すように、この制御装置は、制御モジュール１４０２を含み、この制御モジュール１４０２は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとに用いられ、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0109】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0110】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0111】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0112】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、制御モジュール１４０２はさらに、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとに用いられる。

【0113】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、制御モジュール１４０２はさらに、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとに用いられ、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0114】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、制御モジュール１４０２はさらに、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御ために用いられ、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0115】

さらに、本出願の一つの実施例では、制御モジュール１４０２はさらに、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御するために用いられ、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号である。

【0116】

本出願の実施例におけるイメージセンサの制御装置１４００は、装置であってもよく、端末における部材、集積回路又はチップであってもよい。この装置は、移動電子機器であってもよく、非移動電子機器であってもよい。例示的には、移動電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、パームトップコンピュータ、車載電子機器、ウェアラブルデバイス、ウルトラモバイルパーソナルコンピュータ（Ｕｌｔｒａ－Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＵＭＰＣ）、ネットブック又はパーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、ＰＤＡ）などであってもよく、非移動電子機器は、サーバ、ネットワーク接続型ストレージ（Ｎｅｔｗｏｒｋ Ａｔｔａｃｈｅｄ Ｓｔｏｒａｇｅ、ＮＡＳ）、パーソナルコンピュータ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ、ＰＣ）、テレビ（Ｔｅｌｅｖｉｓｉｏｎ、ＴＶ）、預入支払機又はセルフサービス機などであってもよく、本出願の実施例は、具体的に限定しない。

【0117】

本出願の実施例におけるイメージセンサの制御装置１４００は、オペレーティングシステムを有する装置であってもよい。このオペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ）オペレーティングシステムであってもよく、ｉｏｓオペレーティングシステムであってもよく、他の可能なオペレーティングシステムであってもよく、本出願の実施例は、具体的に限定しない。

【0118】

本出願の実施例によるイメージセンサの制御装置１４００は、図１３の方法の実施例において実現される各プロセスを実現することができ、説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0119】

選択的に、図１５に示すように、本出願の実施例は、電子機器１５００をさらに提供し、プロセッサ１５０２と、メモリ１５０４と、メモリ１５０４に記憶されており、且つプロセッサ１５０２上で運行できるプログラム又は命令とを含み、このプログラム又は命令がプロセッサ１５０２により実行される時、上記画素アレイの制御方法の実施例の各プロセスを実現し、且つ同じ技術的効果を達成することができ、説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0120】

注意すべきこととして、本出願の実施例における電子機器は、上記の移動電子機器と非移動電子機器を含む。

【0121】

図１６は、本出願の実施例を実現する電子機器のハードウェア構造概略図である。

【0122】

この電子機器１６００は、無線周波数ユニット１６０２、ネットワークモジュール１６０４、オーディオ出力ユニット１６０６、入力ユニット１６０８、センサ１６１０、表示ユニット１６１２、ユーザ入力ユニット１６１４、インターフェースユニット１６１６、メモリ１６１８、及びプロセッサ１６２０などの部材を含むが、それらに限らない。

【0123】

当業者であれば理解できるように、電子機器１６００は、各部材に給電する電源（例えば、電池）をさらに含んでもよく、電源は、電源管理システムによってプロセッサ１６２０にロジック的に接続されてもよく、それにより電源管理システムによって充放電管理及び消費電力管理などの機能を実現することができる。図１６に示す電子機器構造は、電子機器に対する限定を構成せず、電子機器は、図示された部材の数よりも多く又は少ない部材、又はいくつかの部材の組み合わせ、又は異なる部材の配置を含んでもよく、ここでこれ以上説明しない。

【0124】

ここで、電子機器１６００のセンサ１６１０は、イメージセンサを含み、イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、画素回路アレイは、複数の画素群回路を含み、各画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、複数のカラー画素回路は、白色画素回路を取り囲んで設置され、画素回路アレイの各画素回路行は、一つの制御信号線を共用し、画素回路アレイの各画素回路列は、一つの出力信号線を共用し、画素信号処理モジュールは、出力信号線に接続され、画素回路行が白色画素回路又は、カラー画素回路を含み、画素回路列が白色画素回路又は、カラー画素回路を含む場合、画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含む。プロセッサ１６２０は、
選択モジュールが第一のターゲット信号を第一のサブ処理モジュールに伝送するように制御することと、
第一のサブ処理モジュールが第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
第一の処理バッファモジュールが第一のターゲット信号及び第三の出力信号を記憶し、及び第一のターゲット信号及び第三の出力信号に対して画像処理を行うように制御することとに用いられ、
ここで、第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、第一の出力信号線は、白色画素回路列に対応する出力信号線であり、第二の出力信号線は、白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、第三の出力信号線は、白色画素回路列に隣接する他のカラー画素回路列に対応する出力信号線であり、白色画素回路列は、白色画素回路を含む画素回路列であり、カラー画素回路列は、カラー画素回路を含む画素回路列である。

【0125】

この実施例では、画素信号処理モジュールは、複数の選択モジュール、第一の処理モジュール及び第一の処理バッファモジュールを含み、第一の処理モジュールは、複数の第一のサブ処理モジュール及び複数の第二のサブ処理モジュールを含む。白色画素回路列に対応する出力信号線（即ち第一の出力信号線）の出力信号及びそれに隣接する一つのカラー画素回路列に対応する出力信号線（即ち第二の出力信号線）の出力信号は、一つの選択モジュールによって同一の第一のサブ処理モジュールを多重化する。第一の出力信号線に隣接する他のカラー画素回路列に対応する出力信号線（即ち第三の出力信号線）の出力信号は、第二のサブ処理モジュールを使用する。

【0126】

第一の処理バッファモジュールは、全ての第一のサブ処理モジュール、全ての第二のサブ処理モジュールに接続され、増幅処理とアナログデジタル変換処理を行った後の第一の出力信号、第二の出力信号及び第三の出力信号に対して順に記憶と画像処理を行うために用いられ、ここで、画像処理は、具体的に線形補正、不良点除去、補間、ホワイトバランス、自動露出制御などの後処理を含む。

【0127】

本出願の実施例では、白色画素とカラー画素の数が異なり且つ異なる横行にあるため、白色画素の信号処理リンクとカラー画素処理リンクの一部のサブモジュールを多重化することができ、それにより空間とエネルギー消費を節約する。

【0128】

さらに、本出願の一つの実施例では、第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、プロセッサ１６２０はさらに、第一の逆多重化モジュールが第一の出力信号を第一のバッファモジュールに記憶し、及び第二の出力信号を第二のバッファモジュールに記憶するように制御することと、第二のバッファモジュールが第三の出力信号を記憶するように制御することと、第一の画像処理モジュールが第一のバッファモジュールに記憶された第一の出力信号に対して画像処理を行うことにより、第一の出力信号の信号品質を向上させ、及び第二のバッファモジュールに記憶された第二の出力信号及び第三の出力信号に対して画像処理を行うことにより、第二の出力信号及び第三の出力信号の信号品質を向上させるように制御することとに用いられる。

【0129】

さらに、本出願の一つの実施例では、白色画素回路が複数のサブ白色画素回路を含み、カラー画素回路が複数のサブカラー画素回路を含む場合、画素回路行は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素回路列は、サブカラー画素回路を含み、又は、サブ白色画素回路及びサブカラー画素回路を含み、画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、プロセッサ１６２０はさらに、第二の処理モジュールが出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、第二の逆多重化モジュールが第四の出力信号を第三のバッファモジュールに記憶し、及び第五の出力信号を第四のバッファモジュールに記憶するように制御することと、第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、第二の画像処理モジュールが第三のバッファモジュールに記憶された第四の出力信号に対して画像処理を行うことにより、第四の出力信号の信号品質を向上させ、及び第四のバッファモジュールに記憶された第五の出力信号及び第六の出力信号に対して画像処理を行うことにより、第五の出力信号及び第六の出力信号の信号品質を向上させるように制御することとに用いられ、ここで、第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、第一のターゲット画素回路列は、サブ白色画素回路及びサブカラー画素回路を含む画素回路列であり、第五の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、第二のターゲット画素回路列は、サブカラー画素回路を含む画素回路列である。

【0130】

さらに、本出願の一つの実施例では、第二の処理バッファモジュールは、信号合成モジュールをさらに含み、プロセッサ１６２０はさらに、信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御するために用いられ、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである。

【0131】

さらに、本出願の一つの実施例では、プロセッサ１６２０はさらに、第二の画像処理モジュールが信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、第二のターゲット信号を強化するように制御するために用いられ、第二のターゲット信号は、ターゲット画素群回路におけるサブカラー画素回路の信号である。

【0132】

理解すべきこととして、本出願の実施例では、無線周波数ユニット１６０２は、情報を送受信し又は、通話中の信号を送受信するために用いられてもよく、具体的に、基地局の下りリンクデータを受信し又は、基地局に上りリンクデータを送信する。無線周波数ユニット１６０２は、アンテナ、少なくとも一つの増幅器、送受信機、カプラ、低雑音増幅器、デュプレクサなどを含むが、それらに限らない。

【0133】

ネットワークモジュール１６０４は、ユーザに無線のブロードバンドインターネットアクセスを提供し、例えばユーザが電子メールを送受信し、ウェブページを閲覧し及びストリーミングメディアにアクセスすることなどに役立つ。

【0134】

オーディオ出力ユニット１６０６は、無線周波数ユニット１６０２又は、ネットワークモジュール１６０４によって受信された、又は、メモリ１６１８に記憶されたオーディオデータを、オーディオ信号に変換して音声として出力することができる。また、オーディオ出力ユニット１６０６は、電子機器１６００が実行する特定の機能に関するオーディオ出力（例えば、呼び出し信号受信音、メッセージ受信音など）を提供することもできる。オーディオ出力ユニット１６０６は、スピーカ、ブザー、受話器などを含む。

【0135】

入力ユニット１６０８は、オーディオ又は、ビデオ信号を受信するために用いられる。入力ユニット１６０８は、グラフィックスプロセッサ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）１６０８２とマイクロホン１６０８４を含んでもよく、グラフィックスプロセッサ１６０８２は、ビデオキャプチャモード又は画像キャプチャモードにおいて画像キャプチャ装置（例えば、カメラ）によって得られた静止画像又はビデオの画像データを処理する。処理された画像フレームは、表示ユニット１６１２上に表示されてもよく、又は、メモリ１６１８（又は、他の記憶媒体）に記憶されてもよく、又は、無線周波数ユニット１６０２又は、ネットワークモジュール１６０４を介して送信されてもよい。マイクロホン１６０８４は、音声を受信することができ、且つ音声をオーディオデータとして処理することができ、処理されたオーディオデータは、電話通話モードの場合に、無線周波数ユニット１６０２を介して移動通信基地局に送信できるフォーマットに変換されて出力されることができる。

【0136】

電子機器１６００は、指紋センサ、圧力センサ、虹彩センサ、分子センサ、ジャイロスコープ、気圧計、湿度計、温度計、赤外線センサ、光センサ、モーションセンサ、及び他のセンサなど、少なくとも一つのセンサ１６１０をさらに含む。

【0137】

表示ユニット１６１２は、ユーザによって入力された情報又は、ユーザに提供する情報を表示するために用いられる。表示ユニット１６１２は、表示パネル１６１２２を含んでもよく、液晶ディスプレイ、有機発光ダイオードなどの形式で表示パネル１６１２２が構成されてもよい。

【0138】

ユーザ入力ユニット１６１４は、入力された数字又は、文字情報を受信し、電子機器のユーザ設定及び機能制御に関連するキー信号入力を生成するために用いられてもよい。具体的には、ユーザ入力ユニット１６１４は、タッチパネル１６１４２及び他の入力機器１６１４４を含む。タッチパネル１６１４２は、タッチスクリーンとも呼ばれ、ユーザのその上又は、近傍でのタッチ操作を収集することができる。タッチパネル１６１４２は、タッチ検出装置とタッチコントローラという二つの部分を含んでもよい。ここで、タッチ検出装置は、ユーザのタッチ方位を検出し、且つタッチ操作による信号を検出し、信号をタッチコントローラに伝送し、タッチコントローラは、タッチ検出装置からタッチ情報を受信し、且つそれを接点座標に変換し、さらにプロセッサ１６２０に送信し、プロセッサ１６２０から送信されたコマンドを受信し且つ実行する。他の入力機器１６１４４は、物理的キーボード、機能キー（例えば、音量制御ボタン、スイッチボタンなど）、トラックボール、マウス、操作レバーを含んでもよいが、それらに限らず、ここでこれ以上説明しない。

【0139】

さらに、タッチパネル１６１４２は、表示パネル１６１２２上に覆われてもよく、タッチパネル１６１４２がその上又は、近傍のタッチ操作を検出すると、プロセッサ１６２０に伝送してタッチイベントのタイプを決定し、続いてプロセッサ１６２０は、タッチイベントのタイプに基づいて表示パネル１６１２２に対応する視覚出力を提供する。タッチパネル１６１４２と表示パネル１６１２２は、二つの独立した部材とすることができ、又は、一つの部材に統合されてもよい。

【0140】

インターフェースユニット１６１６は、外部装置と電子機器１６００とを接続するインターフェースである。例えば、外部装置は、有線又は、無線ヘッドセットポート、外部電源（又は、電池充電器）ポート、有線又は、無線データポート、メモリカードポート、識別モジュールを有する装置を接続するためのポート、オーディオ入力／出力（Ｉ／Ｏ）ポート、ビデオＩ／Ｏポート、イヤホンポートなどを含んでもよい。インターフェースユニット１６１６は、外部機器からの入力（例えば、データ情報、電力など）を受信し且つ受信した入力を電子機器１６００内の一つ又は、複数の素子に伝送するために用いられてもよいか、又は、電子機器１６００と外部装置との間でデータを伝送するために用いられてもよい。

【0141】

メモリ１６１８は、ソフトウェアプログラム及び様々なデータを記憶するために用いられてもよい。メモリ１６１８は、主にプログラム記憶領域とデータ記憶領域を含んでもよい。ここで、プログラム記憶領域は、オペレーティングシステム、少なくとも一つの機能に必要なアプリケーションプログラム（例えば、音声再生機能、画像再生機能など）などを記憶することができ、データ記憶領域は、移動端末の使用により作成されたデータ（例えば、オーディオデータ、電話帳など）などを記憶することができる。なお、メモリ１６１８は、高速ランダムアクセスメモリを含んでもよく、非揮発性メモリ、例えば少なくとも一つの磁気ディスクメモリデバイス、フラッシュメモリデバイス、又は他の揮発性ソリッドステートメモリデバイスを含んでもよい。

【0142】

プロセッサ１６２０は、メモリ１６１８内に記憶されたソフトウェアプログラム及び／又はモジュールを運行又は実行し、またメモリ１６１８内に記憶されたデータを呼び出し、電子機器１６００の各種機能を実行し、データを処理することにより、電子機器１６００全体をモニタリングする。プロセッサ１６２０は、一つ又は複数の処理ユニットを含んでもよく、好ましくは、プロセッサ１６２０は、アプリケーションプロセッサとモデムプロセッサを統合してもよい。ここで、アプリケーションプロセッサは、主にオペレーティングシステム、ユーザインタフェース及びアプリケーションプログラムなどを処理するためのものであり、モデムプロセッサは、主に無線通信を処理するためのものである。

【0143】

説明すべきこととして、本明細書では、用語である「含む」、「包含する」又はその他の任意の変形は、非排他的な「含む」を意図的にカバーするものであり、それによって一連の要素を含むプロセス、方法、物品又は装置は、それらの要素を含むだけではなく、明確にリストアップされていない他の要素も含み、又はこのようなプロセス、方法、物品又は装置に固有の要素も含む。それ以上の制限がない場合に、「……を１つ含む」という文章で限定された要素について、この要素を含むプロセス、方法、物品又は装置には他の同じ要素も存在することが排除されるものではない。なお、指摘すべきこととして、本出願の実施形態における方法と装置の範囲は、図示又は討論された順序で機能を実行することに限らず、関わる機能に基づいて基本的に同時である方式又は逆の順序で機能を実行することを含んでもよく、例えば記述されたものとは異なる手順で記述された方法を実行することができるとともに、様々なステップを追加、省略又は組み合わせることができる。また、いくつかの例を参照して記述された特徴は、他の例で組み合わせられることができる。

【0144】

以上の実施形態の記述によって、当業者であればはっきりと分かるように、上記実施例の方法は、ソフトウェアと必要な汎用ハードウェアプラットフォームの形態によって実現されることができる。無論、ハードウェアによって実現されてもよいが、多くの場合、前者は、より好適な実施形態である。このような理解を踏まえて、本出願の技術案は、実質には又は従来の技術に寄与した部分がコンピュータソフトウェア製品の形式によって具現化されてもよい。このコンピュータソフトウェア製品は、一つの記憶媒体（例えばＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク）に記憶されており、一台の端末（携帯電話、コンピュータ、サーバ、又はネットワーク機器などであってもよい）に本出願の各実施例に記載の方法を実行させるための若干の命令を含む。

【0145】

以上は、図面を結び付けながら、本出願の実施例を記述したが、本出願は、上記の具体的な実施形態に限らない。上記の具体的な実施形態は、例示的なものに過ぎず、制限性のあるものではない。当業者は、本出願の示唆で、本出願の趣旨と請求項が保護する範囲から逸脱しない限り、多くの形式を行うこともでき、いずれも本出願の保護範囲に属する。

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

イメージセンサであって、
画素回路アレイであって、前記画素回路アレイは、複数の画素群回路を含み、各前記画素群回路は、一つの白色画素回路及び少なくとも二つのカラー画素回路を含み、前記少なくとも二つのカラー画素回路は、前記白色画素回路を取り囲んで設置され、前記画素回路アレイは、少なくとも二行の画素回路行及び少なくとも二列の画素回路列を含み、前記少なくとも二つの画素回路行は、一つの制御信号線を共用し、前記少なくとも二つの画素回路列は、一つの出力信号線を共用し、ここで、前記画素回路行は、前記白色画素回路又は、前記カラー画素回路を含み、前記画素回路列は、前記白色画素回路又は、前記カラー画素回路を含む画素回路アレイと、
前記出力信号線に接続される画素信号処理モジュールとを含む、イメージセンサ。

【請求項2】

前記画素信号処理モジュールは、
複数の選択モジュールであって、前記選択モジュールは、第一の出力信号線、第二の出力信号線に接続され、ここで前記第一の出力信号線は、白色画素回路列に対応する出力信号線であり、前記第二の出力信号線は、前記白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、前記白色画素回路列は、前記白色画素回路を含む画素回路列であり、前記カラー画素回路列は、前記カラー画素回路を含む画素回路列である複数の選択モジュールと、
第一の処理モジュールであって、前記第一の処理モジュールは、
複数の第一のサブ処理モジュールであって、前記第一のサブ処理モジュールが前記選択モジュールに接続される複数の第一のサブ処理と、
複数の第二のサブ処理モジュールであって、前記第二のサブ処理モジュールは、第三の出力信号線に接続され、前記第三の出力信号線は、前記白色画素回路列に隣接する他の前記カラー画素回路列に対応する出力信号線である複数の第二のサブ処理モジュールとを含む、第一の処理モジュールと、
前記第一の処理モジュールに接続される第一の処理バッファモジュールとを含む、請求項１に記載のイメージセンサ。

【請求項3】

前記第一の処理バッファモジュールは、
複数の第一の逆多重化モジュールであって、前記第一の逆多重化モジュールが前記第一のサブ処理モジュールに接続される複数の第一の逆多重化モジュールと、
複数の第一のバッファモジュールであって、前記第一のバッファモジュールが前記第一の逆多重化モジュールに接続される複数の第一のバッファモジュールと、
複数の第二のバッファモジュールであって、前記第二のバッファモジュールが前記第一の逆多重化モジュールに接続され、又は前記第二のバッファモジュールが前記第二のサブ処理モジュールに接続される複数の第二のバッファモジュールと、
前記第一のバッファモジュールと前記第二のバッファモジュールに接続される第一の画像処理モジュールとを含む、請求項２に記載のイメージセンサ。

【請求項4】

前記画素信号処理モジュールは、
複数の第一のサンプリングモジュールをさらに含み、前記第一のサンプリングモジュールは、前記出力信号線の出力端に接続される、請求項２に記載のイメージセンサ。

【請求項5】

前記白色画素回路が複数のサブ白色画素回路を含み、前記カラー画素回路が複数のサブカラー画素回路を含む場合、
前記画素回路行は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、
前記画素回路列は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含む、請求項１に記載のイメージセンサ。

【請求項6】

前記画素信号処理モジュールは、
複数の第二の処理モジュールであって、前記第二の処理モジュールが前記出力信号線に接続される複数の第二の処理モジュールと、
第二の処理バッファモジュールであって、前記第二の処理バッファモジュールは、
複数の第二の逆多重化モジュールを含み、前記第二の逆多重化モジュールは、第一のターゲット処理モジュールに接続され、ここで前記第一のターゲット処理モジュールは、第一のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第一のターゲット画素回路列は、前記サブ白色画素回路及び前記サブカラー画素回路を含む画素回路列である第二の処理バッファモジュールと、
複数の第三のバッファモジュールであって、前記第三のバッファモジュールが前記第二の逆多重化モジュールに接続される複数の第三のバッファモジュールと、
複数の第四のバッファモジュールであって、前記第四のバッファモジュールが前記第二の逆多重化モジュールに接続され、又は前記第四のバッファモジュールが第二のターゲット処理モジュールに接続され、前記第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第二のターゲット画素回路列は、前記サブカラー画素回路を含む画素回路列である複数の第四のバッファモジュールと、
第二の画像処理モジュールであって、前記第三のバッファモジュールと前記第四のバッファモジュールに接続される第二の画像処理モジュールとを含む、請求項５に記載のイメージセンサ。

【請求項7】

前記第二の処理バッファモジュールは、
複数の信号合成モジュールをさらに含み、前記信号合成モジュールは、前記第二の画像処理モジュール、第一のターゲットバッファモジュールと第二のターゲットバッファモジュールに接続され、前記第一のターゲットバッファモジュールと前記第二のターゲットバッファモジュールは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールである、請求項６に記載のイメージセンサ。

【請求項8】

前記画素信号処理モジュールは、
複数の第二のサンプリングモジュールをさらに含み、前記第二のサンプリングモジュールは、前記第二の処理モジュールと前記出力信号線との間に接続される、請求項６に記載のイメージセンサ。

【請求項9】

請求項１から８のいずれか１項に記載のイメージセンサを含む、電子機器。

【請求項10】

イメージセンサの制御方法であって、前記イメージセンサは、画素回路アレイ及び画素信号処理モジュールを含み、前記画素回路アレイは、複数の画素群回路を含み、各前記画素群回路は、一つの白色画素回路及び複数のカラー画素回路を含み、前記複数のカラー画素回路は、前記白色画素回路を取り囲んで設置され、前記画素回路アレイの各画素回路行は、一つの制御信号線を共用し、前記画素回路アレイの各画素回路列は、一つの出力信号線を共用し、前記画素信号処理モジュールは、前記出力信号線に接続され、
前記画素回路行が前記白色画素回路又は、前記カラー画素回路を含み、前記画素回路列が前記白色画素回路又は、前記カラー画素回路を含む場合、前記画素信号処理モジュールは、選択モジュール、第一のサブ処理モジュール、第二のサブ処理モジュール及び第一の処理バッファモジュールを含み、
前記制御方法は、
前記選択モジュールが第一のターゲット信号を前記第一のサブ処理モジュールに伝送するように制御することと、
前記第一のサブ処理モジュールが前記第一のターゲット信号に対して増幅及びアナログデジタル変換処理を行うように制御し、且つ前記第二のサブ処理モジュールが第三の出力信号線の第三の出力信号に対して増幅処理を行い、及び増幅処理後の前記第三の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第一の処理バッファモジュールが前記第一のターゲット信号及び前記第三の出力信号を記憶し、及び前記第一のターゲット信号及び前記第三の出力信号に対して画像処理を行うように制御することとを含み、
前記第一のターゲット信号は、第一の出力信号線の第一の出力信号又は、第二の出力信号線の第二の出力信号を含み、前記第一の出力信号線は、白色画素回路列に対応する出力信号線であり、前記第二の出力信号線は、前記白色画素回路列に隣接する一つのカラー画素回路列に対応する出力信号線であり、前記第三の出力信号線は、前記白色画素回路列に隣接する他の前記カラー画素回路列に対応する出力信号線であり、前記白色画素回路列は、前記白色画素回路を含む画素回路列であり、前記カラー画素回路列は、前記カラー画素回路を含む画素回路列である、イメージセンサの制御方法。

【請求項11】

前記第一の処理バッファモジュールは、第一の逆多重化モジュール、第一のバッファモジュール、第二のバッファモジュールと第一の画像処理モジュールを含み、
前記の、前記第一の処理バッファモジュールが前記第一のターゲット信号及び前記第三の出力信号に対して順に記憶処理と画像処理を行うように制御することは、
前記第一の逆多重化モジュールが前記第一の出力信号を前記第一のバッファモジュールに記憶し、及び前記第二の出力信号を前記第二のバッファモジュールに記憶するように制御することと、
前記第二のバッファモジュールが前記第三の出力信号を記憶するように制御することと、
前記第一の画像処理モジュールが前記第一のバッファモジュールに記憶された前記第一の出力信号に対して画像処理を行うことにより、前記第一の出力信号の信号品質を向上させ、及び前記第二のバッファモジュールに記憶された前記第二の出力信号及び前記第三の出力信号に対して画像処理を行うことにより、前記第二の出力信号及び前記第三の出力信号の信号品質を向上させるように制御することとを含む、請求項１０に記載の制御方法。

【請求項12】

前記白色画素回路が複数のサブ白色画素回路を含み、前記カラー画素回路が複数のサブカラー画素回路を含む場合、前記画素回路行は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素回路列は、前記サブカラー画素回路を含み、又は、前記サブ白色画素回路及び前記サブカラー画素回路を含み、前記画素信号処理モジュールは、第二の処理モジュールと第二の処理バッファモジュールを含み、前記第二の処理バッファモジュールは、第二の逆多重化モジュール、第三のバッファモジュール、第四のバッファモジュール及び第二の画像処理モジュールを含み、
前記制御方法は、
前記第二の処理モジュールが前記出力信号線の出力信号に対して増幅処理を行い、及び増幅処理後の前記出力信号線の出力信号に対してアナログデジタル変換処理を行うように制御することと、
前記第二の逆多重化モジュールが第四の出力信号を前記第三のバッファモジュールに記憶し、及び第五の出力信号を前記第四のバッファモジュールに記憶するように制御することと、
前記第四のバッファモジュールが第二のターゲット処理モジュールの第六の出力信号を記憶するように制御することと、
前記第二の画像処理モジュールが前記第三のバッファモジュールに記憶された前記第四の出力信号に対して画像処理を行うことにより、前記第四の出力信号の信号品質を向上させ、及び前記第四のバッファモジュールに記憶された前記第五の出力信号及び前記第六の出力信号に対して画像処理を行うことにより、前記第五の出力信号及び前記第六の出力信号の信号品質を向上させるように制御することをさらに含み、
ここで、前記第四の出力信号は、第一のターゲット画素回路列に対応する出力信号線から出力されるサブ白色画素回路の信号であり、前記第一のターゲット画素回路列は、前記サブ白色画素回路及び前記サブカラー画素回路を含む画素回路列であり、前記第五の出力信号は、前記第一のターゲット画素回路列に対応する出力信号線から出力されるサブカラー画素回路の信号であり、前記第二のターゲット処理モジュールは、第二のターゲット画素回路列に対応する出力信号線に接続される第二の処理モジュールであり、前記第二のターゲット画素回路列は、前記サブカラー画素回路を含む画素回路列である、請求項１０に記載の制御方法。

【請求項13】

前記第二の処理バッファモジュールは、信号合成モジュールをさらに含み、
前記制御方法は、
前記信号合成モジュールが第一のターゲットバッファモジュールの出力信号を第二のターゲットバッファモジュールの出力信号と融合させるように制御し、前記第一のターゲットバッファモジュールと前記第二のターゲットバッファモジュールとは、それぞれターゲット画素群回路における隣接する行の二つのサブ白色画素回路の信号を記憶する第三のバッファモジュールであることをさらに含む、請求項１２に記載の制御方法。

【請求項14】

前記第二の画像処理モジュールが前記信号合成モジュールの出力信号を第二のターゲット信号と融合させることにより、前記第二のターゲット信号を強化するように制御し、前記第二のターゲット信号は、前記ターゲット画素群回路におけるサブカラー画素回路の信号であることをさらに含む、請求項１３に記載の制御方法。

【請求項15】

プロセッサと、メモリと、前記メモリに記憶されており、前記プロセッサ上で運行できるプログラム又は命令とを含む電子機器であって、前記プログラム又は命令が前記プロセッサにより実行される時、請求項１０から１４のいずれか１項に記載のイメージセンサの制御方法のステップを実現する、電子機器。

【国際調査報告】